JP2004186522A - Manufacture method of semiconductor device - Google Patents

Manufacture method of semiconductor device Download PDF

Info

Publication number
JP2004186522A
JP2004186522A JP2002353231A JP2002353231A JP2004186522A JP 2004186522 A JP2004186522 A JP 2004186522A JP 2002353231 A JP2002353231 A JP 2002353231A JP 2002353231 A JP2002353231 A JP 2002353231A JP 2004186522 A JP2004186522 A JP 2004186522A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor
wafer
tape
hot melt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002353231A
Other languages
Japanese (ja)
Inventor
Haruo Amada
春男 天田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002353231A priority Critical patent/JP2004186522A/en
Publication of JP2004186522A publication Critical patent/JP2004186522A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To deposit gold coating on a rear face of a semiconductor wafer with a superior throughput by finishing the coating in a thin state without generating any break or crack. <P>SOLUTION: A protective tape 24 is bonded to a semiconductor element forming face 21 of a semiconductor wafer 20 in a vacuum state with a hot melt gluing layer 25 made up of thermoplastic resin with few amount of gas discharge. The rear face of the semiconductor wafer is polished and wet-etched in this state, and a gold coating is deposited on the rear face of the semiconductor wafer. By making the coating thin while reinforcing the semiconductor wafer with the protective tape, the semiconductor wafer can be protected from warping, bent, pitching or crack. Gas discharge can be prevented in a gold coating forming step for the rear face of the semiconductor wafer, so the throughput can be improved by reducing a landing time until it is reduced in pressure to the prescribed degree of vacuum. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、半導体素子を含む集積回路が作り込まれた半導体ウエハを薄仕上げ加工する工程および薄仕上げ加工した半導体ウエハの裏面に金属膜を形成する工程に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体装置の製造方法として、半導体素子を含む集積回路が第一の主面（以下、半導体素子形成面という。）に形成された半導体ウエハを製造する前工程と、半導体ウエハの半導体素子形成面と反対側の第二の主面（以下、裏面という。）を薄仕上げ処理する裏面処理工程と、この裏面に金属膜を形成する金属膜形成工程と、半導体ウエハを半導体チップに分断するダイシング工程とを備えている半導体装置の製造方法がある。
【０００３】
最近、ＩＣカードに代表されるように、薄型パッケージに半導体装置（半導体チップ）を実装することが要求されており、裏面電極なしメモリ系ＩＣやＬＳＩにおいては半導体チップ厚さが２５μｍのものが要求されている。また、電気伝導キャリアを半導体チップの厚さ方向に移動することで半導体素子動作を行なうバイポーラトランジスタ構造の裏面電極を有する半導体装置においても、半導体チップ厚さ５０μｍ以下が要求されている。
【０００４】
半導体ウエハの裏面を薄仕上げ加工後に半導体ウエハ裏面から電極を引き出す必要のある半導体装置の製造方法としては、半導体ウエハ裏面に金属電極膜を蒸着後に、その裏面電極膜に電気導電性粘着テープを貼り付け、この電気導電性テープを貼り付けた状態で半導体チップサイズにダイシングし、さらに、電気導電性テープを貼り付けた状態で半導体チップをダイボンディングする半導体装置の製造方法、がある（例えば、特許文献１参照）。この半導体装置の製造方法においては、半導体ウエハ裏面に金属電極膜を蒸着後に電気導電性テープを貼り付けた状態で１８０μｍに薄型化した半導体ウエハをハンドリングできることから、薄型化した半導体ウエハの割れ欠けを防止することができ、特に、半導体ウエハ径が大口径化し、半導体ウエハ仕上げ厚さが１８０μｍに薄型化した際に発生する半導体ウエハ割れや欠けの発生を防止することができる。
【０００５】
また、半導体ウエハを補強しながら半導体ウエハ裏面を研削によって薄仕上げ加工する半導体装置の製造方法としては、半導体ウエハに対する粘着力を１００〜３００ｇ／２５ｍｍに抑えたアクリル系樹脂粘着剤を用い、基材フィルムとしてポリプロピレンまたはポリエステルとエチレン酢酸ビニル共重合体を用いた粘着テープを半導体ウエハ表面に貼り付ける半導体装置の製造方法、がある（例えば、特許文献２参照）。この半導体装置の製造方法によれば、この半導体ウエハ表面に貼り付けた粘着テープによって半導体ウエハ裏面研削時の半導体ウエハ割れ、薬液エッチング処理時の半導体素子形成面への薬液浸透、粘着テープ貼り付け後の経時的粘着剤劣化に伴う粘着テープ剥離時の半導体素子形成面への粘着剤残り、粘着力増強化に伴う半導体ウエハ割れ発生の問題点を防止することができる。
【０００６】
薄型化された半導体ウエハに割れや欠けを発生させることなく、クリーンな状態で薄型化された半導体ウエハ裏面に金属膜を形成することができる半導体装置の製造方法としては、第一の主面に半導体素子を含む集積回路が形成された半導体ウエハを製造する前工程と、半導体ウエハの前記第一の主面に各層毎に剥離可能な二層構造以上の保護部材を貼り付ける保護部材貼付工程と、半導体ウエハの前記第一の主面と反対側の第二の主面を処理する裏面処理工程と、少なくとも一層を残した状態で前記保護部材を除去する保護部材除去工程とを備えている半導体装置の製造方法、がある（例えば、特許文献３参照）。この半導体装置の製造方法によれば、半導体ウエハの第一の主面に各層毎に剥離可能な二層構造以上の保護部材を貼り付けた状態で、半導体ウエハの第二の主面を薄仕上げ加工することができる。保護部材を貼り付けた状態で、半導体ウエハを薄仕上げ加工できることから、常に、保護部材により補強しながら、半導体ウエハを薄仕上げ加工やハンドリングすることができる。この結果、半導体ウエハ薄仕上げ加工時やハンドリング時に、半導体ウエハの反りや撓み変形量を低減することができ、かつ、半導体ウエハの剛性向上が図れることから、半導体ウエハに割れや欠けを発生させることなく、半導体ウエハを薄仕上げ加工することができる。さらに、半導体ウエハ薄仕上げ加工後に、半導体ウエハ主面に貼り付けられた、二層構造以上の保護部材の上層部保護部材を剥離することから、半導体ウエハ薄仕上げ加工処理時に、保護部材に付着した異物（研削加工屑、研磨加工屑、ウエットエッチング付着異物等）を上層部保護部材と一緒に除去することができる。
【０００７】
【特許文献１】
特開平１０−９２７７８号公報
【特許文献２】
特開平５−８２４９２号公報
【特許文献３】
特開２００２−２７０６７６号公報
【０００８】
【発明が解決しようとする課題】
前記特許文献１に記載された半導体装置の製造方法においては、薄型化された半導体ウエハ裏面に金属電極膜を蒸着する処理工程からダイシング工程およびダイボンディング工程で発生する半導体ウエハの割れや欠けは防止することができるが、半導体ウエハ裏面薄仕上げ加工処理工程後から半導体ウエハ裏面電極形成処理工程までの半導体ウエハ割れや欠けの発生を防止することはできない。特に、直径が１５０ｍｍ以上の半導体ウエハが１２０μｍ以下の厚さに薄型化されると、半導体ウエハの半導体素子形成面に形成されたパッシベーション膜の残留ストレスによって半導体ウエハの反り量が３ｍｍ以上になるために、半導体ウエハ裏面に金属電極膜を成膜する際に、裏面金属膜成膜装置内で半導体ウエハの反りによってハンドリング中に半導体ウエハの割れが生じる。例えば、ＳＥＭＩ規格で統一化された２５枚収納型標準ウエハカセットのウエハ収納スロット幅は１．５〜１．７ｍｍであるために、半導体ウエハ裏面に金属電極膜成膜後に３ｍｍ以上に反った半導体ウエハをメカニカルハンドラによって収納する際に、３ｍｍ以上反った裏面金属成膜半導体ウエハはウエハカセットに衝突する状態になり、半導体ウエハの割れが生じる。さらに、直径が１５０ｍｍ以上の半導体ウエハの厚さが１２０μｍ厚以下に薄くなると、半導体ウエハ自体の機械的剛性力が小さくなるために、半導体ウエハに局所的な力が作用すると、その作用点で半導体ウエハの割れや欠けが生じる。
【０００９】
前記特許文献２に記載された半導体装置の製造方法においては、半導体ウエハの割れや欠けは防止することができるが、半導体ウエハ裏面への金属膜の真空成膜時に粘着テープのアクリル系樹脂粘着剤からのガス放出量が多いために、真空金属膜成膜を行うのに必要な真空成膜処理室内が所定の真空度（１×１０−４Ｐａ〜１×１０−５Ｐａ）に到達する時間が、通常の場合が３０分以内に対して３倍以上の長い時間を浪費する状況になり、金属膜成膜処理能力が極めて低下することが、本発明者によって究明された。すなわち、一般に市販されている半導体ウエハ研削保護テープ（テープ基材は厚さが５０〜１００μｍのポリエステル樹脂フィルムで、テープ粘着層は厚さが１０〜５０μｍのアクリル樹脂粘着剤のアクリル系樹脂テープ）を試料として、ガスの放出量をガスクロマトグラフ質量分析装置（以下、ＧＣ−ＭＳという。）によって分析したところ、直径１５０ｍｍの半導体ウエハに貼り付ける半導体研削保護テープの体積相当に換算した試料からのガス放出量は５００〜２０００ｐｐｍであった。さらに、ガス放出量の要因を分析したところ、約８０〜９５％は試料からのガス放出量であることが判明した。なお、実験条件は試料を１５０〜２００℃に加熱し、１分間に放出されるガス量をＧＣ−ＭＳによって計測した。
また、真空成膜処理室が大気圧（１．０１３２５×１０５ Ｐａ）から所定の真空度（１×１０−４Ｐａ）に到達するまでに、アクリル系樹脂粘着剤が発泡し、アクリル系樹脂粘着剤の粘着力が変化（粘着力が強くなり）、粘着テープを半導体ウエハから剥離することができなくなることも、究明された。そして、所定の真空度（１×１０−４Ｐａ〜１×１０−５Ｐａ）の真空中において、半導体ウエハ温度が１００℃以上に加熱されると、ガス放出および粘着剤発泡の問題はさらに顕在化する。
【００１０】
前記特許文献３に記載された半導体装置の製造方法においては、１００μｍ厚以下に薄仕上げ加工し機械的剛性強さが低下した半導体ウエハの機械的剛性強さを補強する目的で半導体ウエハ表面に機械的剛性強さを増した保護テープを半導体ウエハに貼り付けると、保護テープが半導体ウエハの外周縁の面取り部（テーパー形状部）の形状に馴染まずに貼り付かない。この状態で、半導体ウエハ裏面研削を行なうと、研削水や研削回転砥石の影響によって半導体ウエハの外周縁の保護テープと半導体ウエハとの界面に研削水が浸透したり、半導体ウエハの周辺部のバタツキによるチッピングが発生する。
【００１１】
本発明の目的は、半導体ウエハの割れや欠けを発生させることなく、半導体ウエハを薄仕上げ加工し、半導体ウエハの裏面に金属膜を成膜する半導体装置の製造方法を提供することにある。
【００１２】
本発明の他の目的は、半導体ウエハの半導体素子形成面を保護しながら半導体ウエハ裏面に金属膜を真空成膜する際に、ガスの放出を防止してスループットを向上させることができる半導体装置の製造方法を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【００１５】
すなわち、第一の手段は、第一主面に半導体素子を含む集積回路が形成された半導体ウエハを製造する前工程と、この前工程の後に前記半導体ウエハの第一主面に少なくともホットメルト接着層を有する保護テープを貼り付ける保護テープ貼付工程と、この保護テープ貼付工程の後に前記半導体ウエハの第二主面を加工する加工工程と、この加工工程の後に半導体ウエハの第二主面に金属膜を成膜する成膜工程と、この成膜工程の後に前記半導体ウエハの第一主面に貼り付けた保護テープを剥離する剥離工程とを備えていることを特徴とする半導体装置の製造方法、である。
第一の手段によれば、ホットメルト接着層は加熱溶融することにより、半導体ウエハの外周縁部の面取り部分や半導体素子形成面のパターン段差部に入り込むために、ホットメルト接着層の密着度が向上し、半導体ウエハ裏面の薄仕上げ加工時に、加工液や加工屑等が半導体素子形成面に浸透するのを防止することができるとともに、加工時に半導体ウエハがばたついたり、チッピングしたりするのを防止することができる。
ホットメルト接着層は１．０１３２５×１０５ Ｐａ〜１×１０−４Ｐａ（好ましくは１×１０−５Ｐａ）においてガスの放出量が少ない熱可塑性樹脂によって形成することにより、金属膜を半導体ウエハ裏面に真空成膜する際に、真空成膜処理室内の真空到達時間を短縮することができる。
ホットメルト接着層は結晶性熱可塑性樹脂材料であるポリエチレンテレフタレート（ポリエステル）系熱可塑性樹脂もしくはポリオレフィン系熱可塑性樹脂等々、または、非晶性熱可塑性樹脂材料であるポリアミドイミド系熱可塑性樹脂もしくはポリイミイド系熱可塑性樹脂等々を単独または積層または複合して形成することができる。
第二の手段は、第一主面に半導体素子を含む集積回路が形成された半導体ウエハを製造する前工程と、この前工程の後に前記半導体ウエハの第一主面にホットメルト接着層によって補強板を貼り付ける補強板貼付工程と、この補強板貼付工程の後に前記半導体ウエハの第二主面を加工する加工工程と、この加工工程の後に半導体ウエハの第二主面に金属膜を成膜する成膜工程と、この成膜工程の後に前記半導体ウエハの第一主面に貼り付けた補強板を剥離する剥離工程とを備えていることを特徴とする半導体装置の製造方法、である。
第二の手段によれば、ホットメルト接着層の機械的剛性を補強板によって高めて、半導体ウエハを補強した状態で半導体ウエハ裏面を薄仕上げ加工することができるので、半導体ウエハの反り量や撓み量を矯正することができ、半導体ウエハ裏面の薄仕上げ加工時に半導体ウエハの割れや欠けの発生を防止することができる。
例えば、半導体ウエハ裏面薄仕上げ加工方法としては、研削加工方法、研磨加工方法（化学的機械的研磨方法を含む）、化学的エッチング加工方法、物理化学的エッチング方法を単独もしくはこれらの加工方法を二つ以上組合せて使用することができる。
第三の手段は、前記第一の手段と前記第二の手段において、半導体素子形成面に保護テープまたは補強板を貼り付けた状態で、薄仕上げ加工した半導体ウエハ裏面に金属膜を真空成膜する半導体装置の製造方法、である。
第三の手段によれば、薄仕上げ加工後の薄仕上げ半導体ウエハの半導体素子形成面を保護テープまたは補強板で補強しながら、半導体ウエハの裏面に金属膜を形成することができるので、半導体ウエハに半導体素子形成面からの割れや欠けを発生させることなく、薄仕上げ半導体ウエハの裏面に金属膜を形成することができる。
第四の手段としては、前記第一の手段と前記第二の手段において、半導体素子形成面に貼り付けたホットメルト接着層を加熱または溶媒によって接着力を低下させてから剥離することを特徴とする半導体装置の製造方法、である。
第四の手段によれば、半導体素子形成面に貼り付けた保護テープまたは補強板の接着力を半導体ウエハの機械的剛性力より小さくできるので、これらを剥離する際に、半導体ウエハの割れや欠けの発生を防止することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に即して説明する。
【００１７】
本実施の形態においては、説明を理解し易くするために、直径が１５０ｍｍ、厚さが５００μｍのシリコンウエハを８０μｍの厚さに薄仕上げし、シリコンウエハの裏面に金（Ａｕ）被膜を約１０００ｎｍに被着する場合を具体例として説明する。
【００１８】
図１は本発明の第一の実施の形態である半導体装置の製造方法を示す工程図であり、図２以降は各工程を説明する説明図である。以下、図１に示された工程図に沿って本実施の形態に係る半導体装置の製造方法を説明する。
【００１９】
図１に示された前工程１においては、図２（ａ）に示されているように、半導体素子を含む集積回路が作り込まれた半導体素子形成面２１を有する半導体ウエハ２０が製造される。すなわち、直径が１５０ｍｍで厚さ５００μｍのシリコンウエハからなるブランクウエハの一主面に、半導体素子を含む集積回路が作り込まれる。半導体素子形成面２１は多数個の半導体チップ部２２をマトリックス状に配列されて構成されており、半導体素子形成面２１の表層を形成したパッシベーション膜にはこれら半導体チップ部２２のスクライブラインや電極パッド等によって微細な凹凸部や段差部（図示せず）が形成されている。半導体ウエハ２０の半導体素子形成面２１と反対側の第二主面である裏面２３はシリコンが露出している。
【００２０】
図１に示された保護テープ貼付工程２においては、図２（ｂ）に示されているように、前工程１において製造された半導体ウエハ２０の半導体素子形成面２１に保護テープ２４が貼り付けられる。保護テープ２４はホットメルト接着層２５とテープ基材２６とから構成されており、半導体ウエハ２０と同一サイズにカッティングされている。テープ基材２６はポリミイド系樹脂が使用されて厚さが２５μｍのテープ（フィルム）形状に形成されている。ホットメルト接着層２５は、融点が２２０〜２３０℃であって１．０１３２５×１０５ Ｐａ〜１×１０−４Ｐａ（好ましくは１×１０−５Ｐａ）においてガスの放出量が少ないポリアミド系熱可塑性樹脂が使用されて厚さが６μｍに形成されたフィルムがテープ基材２６の一主面に予め接着されることにより構成されている。ホットメルト接着層２５の半導体素子形成面２１に対する粘着力値は、約１Ｎ／２５ｍｍに設定されており、ホットメルト接着層２５のテープ基材２６に対する粘着力値よりも小さくなるように設定されている。保護テープ２４の貼り付け条件は加熱温度が２５０℃、加圧力が０．６ＭＰａ、加圧時間が１０秒に設定されている。
【００２１】
次に、保護テープ２４の半導体ウエハ２０の半導体素子形成面２１への貼り付け方法を、図３について説明する。図３に示されているように、半導体ウエハ２０は半導体素子形成面２１と反対側の主面である裏面２３を保持テーブル２７に当接されて吸着保持されるとともに加熱される。続いて、半導体ウエハ２０の半導体素子形成面２１の上に保護テープ２４がホットメルト接着層２５を向けられて当接され、加圧プレート２８によって加熱されながら加圧される。この際に、保持テーブル２７および加圧プレート２８は２５０℃に加熱し、加圧プレート２８は０．６ＭＰａの加圧力２９をもって約１０秒間加圧する。
【００２２】
この保持テーブル２７および加圧プレート２８の保護テープ２４に対する加熱温度（２５０℃）がホットメルト接着層２５の融点（２２０〜２３０℃）よりも高いため、ホットメルト接着層２５が半導体ウエハ２０の半導体素子形成面２１の外周縁部およびパッシベーション膜の凹凸部や段差部に入り込み、ホットメルト接着層２５と半導体素子形成面２１の密着度が高まる。その結果、半導体ウエハ２０の半導体素子形成面２１とホットメルト接着層２５との間の粘着力としては、約１Ｎ／２５ｍｍが得られる。このホットメルト接着層２５と半導体素子形成面２１との間の粘着力値は、ホットメルト接着層２５とテープ基材２６との間の粘着力値よりも小さくなっている。
【００２３】
図１に示された半導体ウエハ裏面研削工程３においては、図４に示されているように、半導体ウエハ２０の半導体素子形成面２１の反対側の主面である裏面２３が半導体ウエハ裏面研削装置３０によって研削される。
【００２４】
図４に示されているように、半導体ウエハ裏面研削装置３０は半導体ウエハ２０を真空吸着保持して水平回転する真空吸着回転テーブル（以下、テーブルという。）３１と、テーブル３１に対向して水平移動しながら水平回転する研削砥石３２とを備えている。半導体ウエハ２０の裏面２３の研削に際して、半導体ウエハ２０の半導体素子形成面２１に貼り付けられた保護テープ２４がテーブル３１に真空吸着保持される。テーブル３１を低速回転（毎分２０〜６００回転）させながら、研削砥石３２を高速回転（毎分３０００〜６０００回転）させて、半導体ウエハ２０の裏面２３を研削し、半導体ウエハ２０の厚さを８０μｍ程度に薄仕上げ加工する。なお、図示しないが、半導体ウエハ２０の裏面２３の研削時に発生する研削熱を除去するために、純水等の研削液が半導体ウエハ２０の裏面２３に供給される。
【００２５】
以上の半導体ウエハ裏面研削装置３０による半導体ウエハ２０の裏面２３の研削に際しては、保護テープ２４のホットメルト接着層２５が半導体ウエハ２０の半導体素子形成面２１の外周縁部の面取り部分および半導体素子形成面２１の凹凸部や段差部に入り込んで確実に接着した状態になっているために、研削液や研削屑等が半導体素子形成面２１に浸透するのを防止することができるとともに、半導体ウエハ２０に強い研削力が作用しても半導体ウエハ２０が所謂ばたついたりチッピングしたりするのを防止することができる。
【００２６】
図１に示された半導体ウエハ裏面ウエットエッチング工程４においては、図５に示されているように、薄仕上げ加工された半導体ウエハ（以下、薄仕上げウエハという。）３３の研削面３４がスピンエッチング装置４０によってウエハエッチング処理される。このウエハエッチング処理により、半導体ウエハ裏面研削工程３によって薄仕上げウエハ３３の研削面３４に形成された研削加工歪層（図示せず）が除去される。
【００２７】
スピンエッチング装置４０は薄仕上げウエハ３３を真空吸着保持して回転するスピンチャック４１と、スピンチャック４１に対向して水平移動しながらエッチング液４３を供給するエッチング液滴下ノズル４２とを備えている。薄仕上げウエハ３３の研削面３４のウエットエッチング処理に際して、研削面３４側が上向きに配されて薄仕上げウエハ３３の半導体素子形成面２１に貼り付けられた保護テープ２４がスピンチャック４１に真空吸着保持される。この状態で、スピンチャック４１は毎分２００〜５００回転で回転され、エッチング液滴下ノズル４２からはエッチング液４３が薄仕上げウエハ３３の研削面３４に滴下される。これにより、薄仕上げウエハ３３の研削面３４の研削加工歪層が除去され、エッチング処理面４４（図６参照）が形成される。エッチング液としてはシリコンウエハの場合には弗酸と硝酸との混合薬液が使用される。
【００２８】
薄仕上げウエハ３３の研削面３４がウエットエッチングされた後に、リンス液としての純水が薄仕上げウエハ３３のエッチング処理面４４に純水供給ノズル（図示せず）によって供給され、薄仕上げウエハ３３が水洗される。水洗が完了した後に、スピンチャック４１が毎分１５００〜２０００回転で回転されることにより、薄仕上げウエハ３３が回転乾燥される。
【００２９】
以上のスピンエッチング装置４０による薄仕上げウエハ３３に対するウエットエッチング作業やリンス作業および回転乾燥作業に際しては、保護テープ２４のホットメルト接着層２５が半導体ウエハ２０の半導体素子形成面２１の外周縁部の面取り部分および半導体素子形成面２１の凹凸部や段差部に入り込んで確実に接着した状態になっているために、エッチング液やリンス液が半導体素子形成面２１に浸透するのを防止することができるとともに、半導体ウエハ２０に回転力や遠心力および慣性力が作用しても半導体ウエハ２０が所謂ばたついたりチッピングしたりするのを防止することができる。
【００３０】
図１に示された半導体ウエハ裏面金被膜形成工程５においては、図６（ａ）に示されているように、薄仕上げウエハ３３のエッチング処理面４４に金属膜としての金被膜４５が図６（ｂ）に示されたスパッタリング装置５０によって被着される。
【００３１】
図６（ｂ）に示されているように、スパッタリング装置５０はスパッタ室５２を形成した筐体５１と、スパッタ室５２に上下で対向するように設置された正電位を印加するアノード電極５３および負電位を印加するカソード電極５４と、アノード電極５３とカソード電極５４との間に高電圧を印加する直流電源５５と、アノード電極５３に薄仕上げウエハ３３を保持させるための押え具５６と、アノード電極５３を冷却するための冷却水路５７と、金が使用されて円盤形状に形成されてカソード電極５４に保持されたターゲット５８と、スパッタ室５２を真空排気するための排気路５９と、スパッタ室５２にアルゴン（Ａｒ）ガス６１を供給するガス供給路６０とを備えている。
【００３２】
スパッタリングに際して、薄仕上げウエハ３３は保護テープ２４が接触面とされてアノード電極５３に当接され、押さえ具５６によって保持される。この状態で、スパッタ室５２が所定の真空度（１×１０−４Ｐａ〜１×１０−５Ｐａ）に排気路５９によって排気される。この排気により、薄仕上げウエハ３３に吸着したガスが吸い出される。その後に、アルゴンガス６１がガス供給路６０によってスパッタ室５２に供給され、高電圧がアノード電極５３とカソード電極５４との間に直流電源５５によって印加される。これらにより、アノード電極５３とカソード電極５４とが放電してプラズマ６３が形成され、正イオン化したアルゴンガス６２が負電位のターゲット５８に衝突することにより、金原子６４がスパッタリングされ、金被膜４５が薄仕上げウエハ３３のエッチング処理面４４に被着される。本実施の形態においては、厚さ１００ｎｍの金被膜４５が薄仕上げウエハ３３のエッチング処理面４４の上にターゲット５８のスパッタリングによって被着される。
【００３３】
このスパッタリングに際して、スパッタ室５２が所定の真空度（１×１０−４Ｐａ〜１×１０−５Ｐａ）に排気路５９によって排気されるが、保護テープ２４のホットメルト接着層２５は１．０１３２５×１０５ Ｐａ〜１×１０−４Ｐａにおいてガスの放出量が少ないポリアミド系熱可塑性樹脂によって形成されているので、スパッタ室５２の所定の真空度（１×１０−４Ｐａ〜１×１０−５Ｐａ）に排気路５９によって排気される迄の到達時間を短縮することができる。すなわち、ホットメルト接着層２５のポリアミド系熱可塑性樹脂は高分子であるために分解し難く、かつまた、構造的に密であるから、大気の水分等を吸着しないので、ガスの放出量がきわめて少ない。
【００３４】
本実施の形態においては、金被膜４５のスパッタリング時の薄仕上げウエハ３３の温度上昇が１２０℃以下であるのに対して、薄仕上げウエハ３３に貼付された保護テープ２４のホットメルト接着層２５の融点は２１０〜２３０℃であるので、アノード電極５３は冷却水路５７によって冷却しなくとも済む。しかし、保護テープ２４のホットメルト接着層２５の融点が１２０℃以下である場合には、アノード電極５３を冷却水路５７によって冷却する必要がある。また、保護テープ２４のホットメルト接着層２５の融点は２１０〜２３０℃である場合であっても、アノード電極５３を冷却水路５７によって冷却してもよい。なお、薄仕上げウエハ３３を冷却する手段は、アノード電極５３に冷却水路５７を敷設して構成するに限らず、薄仕上げウエハ３３にアルゴンガス等を吹き付けて冷却するように構成してもよい。
【００３５】
図１に示されたダイシングテープ貼付工程６においては、図７に示されているように、ダイシングテープ７１が金被膜４５に貼り付けられる。すなわち、ダイシングテープ７１は薄仕上げウエハ３３よりも大径のリング形状に形成されたダイシングフレーム７２の裏面に貼り付けられており、真空吸着テーブル７３の保持面に真空吸着保持される。その後に、薄仕上げウエハ３３の金被膜４５がダイシングテープ７１のダイシングフレーム７２側の貼付面に同心的に配置されて貼り付けられる。本実施の形態においては、ダイシングテープ７１としては紫外線硬化型のダイシングテープが使用されており、このダイシングテープ７１の粘着部の紫外線照射前の粘着力は、半導体ウエハ２０の半導体素子形成面２１に貼り付けた保護テープ２４のホットメルト接着層２５の粘着力（本実施の形態においては、１Ｎ／２５ｍｍ）よりも大きい約３Ｎ／２５ｍｍに設定されている。
【００３６】
図１に示された保護テープ剥離工程７においては、図８に示されているように、ダイシングテープ７１を真空吸着テーブル７３によって真空吸着した状態で、保護テープ２４に強粘着テープ７４を粘着させて保護テープ２４を引っ張って半導体素子形成面２１から剥離する。この際、前述した通りに、薄仕上げウエハ３３の半導体素子形成面２１と保護テープ２４のホットメルト接着層２５との間の粘着面の粘着力が最も小さいために、保護テープ２４はこの粘着面から確実に剥離する。ちなみに、高粘着テープ７４の保護テープ２４のテープ基材２６に対する粘着力は、約１６Ｎ／２５ｍｍに設定されている。
【００３７】
図１に示された半導体ウエハダイシング工程８において、図９に示されているように、ダイシングテープ７１に貼付された薄仕上げウエハ３３は半導体チップ部２２毎にダイシングされる。
【００３８】
なお、以上説明した前記本実施の形態においては、「前工程１→保護テープ貼付工程２→半導体ウエハ裏面研削工程３→半導体ウエハ裏面ウエットエッチング工程４→半導体ウエハ裏面金被膜形成工程５→ダイシングテープ貼付工程６→保護テープ剥離工程７→半導体ウエハダイシング工程８」を一貫的に処理する場合について説明したが、これに限定されることはない。例えば、「前工程１→保護テープ貼付工程２→半導体ウエハ裏面研削工程３→保護テープ剥離工程７」 または「前工程１→保護テープ貼付工程２→半導体ウエハ裏面研削工程３→ウエハ裏面ウエットエッチング工程４→保護テープ剥離工程７」または「保護テープ貼付工程２→半導体ウエハ裏面ウエットエッチング工程４→保護テープ剥離工程７」または「保護テープ貼付工程２→半導体ウエハ裏面ウエットエッチング工程４→半導体ウエハ裏面金被膜形成工程５→保護テープ剥離工程７」 等のように種々の工程の組合せが、考えられる。
【００３９】
図１０は本発明の第二の実施の形態である半導体装置の製造方法を示す工程図である。図１１、図１２および図１３は特徴工程を説明する各説明図である。
【００４０】
本実施の形態が前記実施の形態と異なる主な点は、保護テープ貼付工程２の代わりに、ホットメルトテープ貼付工程２Ａおよび補強板貼付工程２Ｂが設定されている点である。以下、図１１を参照にして、ホットメルトテープ貼付工程２Ａおよび補強板貼付工程２Ｂについて説明する。
【００４１】
図１１に示されたホットメルトテープ２５Ａとしては、融点が１１３℃であって１．０１３２５×１０５ Ｐａ〜１×１０−４Ｐａにおいてガスの放出量が少ないポリエチレンテレフタレート（ポリエステル）系熱可塑性樹脂が使用されて、厚さが５０μｍのフィルム（テープ）形状に形成されている。図１１に示された補強板２６Ａとしては、１５０℃以上の耐熱性を有し、１．０１３２５×１０５ Ｐａ〜１×１０−４Ｐａにおいてガスの放出量が少ない不飽和ポリエステル系熱硬化性樹脂が使用されて、厚さが７５μｍのフィルム（テープ）形状に形成されている。図１１に示されているように、ホットメルトテープ２５Ａおよび補強板２６Ａは半導体ウエハ２０に対応した円形形状に予めカッティングされている。
【００４２】
図１１に示されているように、半導体ウエハ２０は半導体素子形成面２１と反対側の主面である裏面２３を保持テーブル２７に当接されて吸着保持されるとともに、ホットメルトテープ２５Ａの融点である１１３℃よりも高い１５０℃に加熱される。続いて、半導体ウエハ２０の半導体素子形成面２１の上にホットメルトテープ２５Ａおよび補強板２６Ａが順に積み重ねられ、１５０℃に加熱された加圧プレート２８によって０．２ＭＰａの加圧力２９をもって約３０秒間加圧される。つまり、本実施の形態においては、ホットメルトテープ貼付工程２Ａおよび補強板貼付工程２Ｂとは同一のステージにおいて同時に実施される。
【００４３】
この保持テーブル２７および加圧プレート２８のホットメルトテープ２５Ａおよび補強板２６Ａに対する加熱温度（１５０℃）がホットメルトテープ２５Ａの融点（１１３℃）よりも高いため、ホットメルトテープ２５Ａは溶融して半導体ウエハ２０の半導体素子形成面２１の外周縁部およびパッシベーション膜の凹凸部や段差部に入り込み半導体素子形成面２１に機械的に結合（接着）するとともに、補強板２６Ａにも機械的に結合（接着）する。つまり、溶融したホットメルトテープ２５Ａによって補強板２６Ａと半導体素子形成面２１とを接着するホットメルト接着層２５（図１２参照）が形成される。この半導体ウエハ２０の半導体素子形成面２１とホットメルト接着層２５との粘着力としては、約１Ｎ／２５ｍｍが得られた。この際に、ホットメルト接着層２５と半導体素子形成面２１との間の粘着力値は、ホットメルト接着層２５と補強板２６Ａとの間の粘着力値よりも小さくなっている。
【００４４】
本実施の形態に係る半導体ウエハ裏面研削工程３、半導体ウエハ裏面ウエットエッチング工程４および半導体ウエハ裏面金被膜形成工程５は、前記した第一の実施の形態と同様であるので、詳細な説明は省略する。本実施の形態においても、補強板２６Ａを接着したホットメルト接着層２５が半導体ウエハ２０の半導体素子形成面２１の外周縁部の面取り部分や半導体素子形成面２１のパターン段差部に入り込んで確実に接着した状態になっているために、半導体ウエハ裏面研削工程３および半導体ウエハ裏面ウエットエッチング工程４において、研削液や研削屑、エッチング液やリンス液が半導体素子形成面２１に浸透するのを防止することができるとともに、半導体ウエハ２０に回転力や遠心力および慣性力が作用しても半導体ウエハ２０がばたついたりチッピングしたりするのを防止することができる。また、半導体ウエハ裏面金被膜形成工程５のスパッタリングに際しては、スパッタ室５２が所定の真空度（１×１０−４Ｐａ〜１×１０−５Ｐａ）に排気路５９によって排気されるが、ホットメルト接着層２５は１．０１３２５×１０５ Ｐａ〜１×１０−４Ｐａにおいてガスの放出量が少ないポリエステル系熱可塑性樹脂によって形成されているので、スパッタ室５２の所定の真空度（１×１０−４Ｐａ〜１×１０−５Ｐａ）に排気路５９によって排気される迄の到達時間を短縮することができ、もって、半導体ウエハ裏面金被膜形成工程５ひいては半導体装置の製造方法のスループットを向上させることができる。
【００４５】
次に、図１２を参照にして、補強板剥離工程７Ａについて説明する。図１２に示されているように、金被膜４５が被着された薄仕上げウエハ３３は、ウエハ吸着テーブル８０のウエハ吸着面８１に金被膜４５を当接した状態で真空吸着保持される。この状態で、薄仕上げウエハ３３とホットメルト接着層２５との接着界面に対して浸透性を有するアルコール類（メチルアルコール、エチルアルコール、イソプロピルアルコール）が、供給ノズル（図示せず）によって供給される。このアルコール類の供給の浸透によって、薄仕上げウエハ３３とホットメルト接着層２５との接着界面の粘着力は低下する。次いで、強粘着テープ７４が補強板２６Ａに貼り付けられて、この強粘着テープ７４が引っ張られることにより、粘着力が下がったホットメルト接着層２５と薄仕上げウエハ３３との接着界面から補強板２６Ａを剥離される。つまり、ホットメルト接着層２５は補強板２６Ａに接着した状態になっているために、薄仕上げウエハ３３の半導体素子形成面２１に残ることなく完全に剥離される。
【００４６】
なお、本実施の形態においては、アルコール類を薄仕上げウエハ３３とホットメルト接着層２５との接着界面に作用させてアンカー効果による接着力を低下させることにより、ホットメルト接着層２５で貼り付けた補強板２６Ａを室温下で剥離する場合について説明したが、アルコール類を用いることなく、ウエハ吸着テーブル８０に加熱機能を付加し、本実施の形態に係るホットメルトテープ２５Ａの融点の１１３℃よりも高い１５０℃に加熱し、ホットメルト接着層２５を溶融させて接着力を低下させることにより、剥離することも可能である。
【００４７】
次に、図１３を参照して、補強板２６Ａを剥離した薄仕上げウエハ３３をダイシングテープにマウントするダイシングテープ貼付工程６Ａについて説明する。補強板剥離工程７Ａにおいて補強板２６Ａを剥離された薄仕上げウエハ３３はウエハ吸着テーブル８０から、図１３に示されたウエハ吸着ホルダ９０によって真空吸着保持されてピックアップされる。図１３に示されているように、薄仕上げウエハ３３をピックアップしたウエハ吸着ホルダ９０は真空吸着テーブル７３に真空吸着保持されたダイシングテープ７１の上に薄仕上げウエハ３３を搬送し、ダイシングテープ７１の貼付面にダイシングフレーム７２と同心的に配置するとともに、ウエハ吸着ホルダ９０の給排気口９１にリリースエア（図示せず）を供給してプットダウンさせて金被膜４５を貼り付ける。
【００４８】
ダイシングテープ７１に貼り付けられた薄仕上げウエハ３３をダイシングする半導体ウエハダイシング工程８は、前記本実施の形態と同様であるので、説明は省略する。
【００４９】
前記第二の実施の形態においては、「前工程１→ホットメルトテープ貼付工程２Ａ→補強板貼付工程２Ｂ→半導体ウエハ裏面研削工程３→半導体ウエハ裏面ウエットエッチング工程４→半導体ウエハ裏面金被膜形成工程５→補強板剥離工程７Ａ→ダイシングテープ貼付工程６Ａ→半導体ウエハダイシング工程８」を一貫的に処理する場合について説明したが、これに限定されることはなく、前記した第一の実施の形態と同様に、各工程を種々に組み合わせることができる。
【００５０】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５１】
例えば、ホットメルト接着層を形成するためのホットメルトテープとしては、非晶性熱可塑性樹脂材料であるポリアミド系熱可塑性樹脂フィルムや、結晶性熱可塑性樹脂材料であるポリエステル系熱可塑性樹脂フィルムを使用するに限らず、結晶性熱可塑性樹脂材料であるポリオレフィン系熱可塑性樹脂や、非晶性熱可塑性樹脂材料であるポリイミイド系樹脂等々を使用してもよいし、これら単独で使用するに限らず、これらを積層または複合して使用してもよい。
【００５２】
また、保護テープのテープ基材および補強板を形成するためのテープとしては、ポリアミド系熱可塑性樹脂フィルムや不飽和ポリエステル系熱硬化性樹脂フィルムを使用するに限らず、ポリエチレンテレフタレート（ポリエステル）系熱可塑性樹脂、ポリアミド系熱可塑性樹脂、ポリオレフィン系熱可塑性樹脂、ポリイミイド系樹脂、さらには、フェノール、ユリア、メラミン、アルキッド、エポキシ、ジアリルフタレート、シリコーン、ポリウレタン等の熱硬化性樹脂を使用してもよいし、これら単独で使用するに限らず、これらを積層または複合して使用してもよい。
【００５３】
半導体ウエハ裏面に形成する金属膜は金によって構成するに限らず、金以外の金属によって構成してもよい。また、半導体ウエハ裏面への金属膜形成工程の実施方法としては、スパッタリング方法を使用するに限らず、真空蒸着法やＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法等を使用してもよいし、低温処理を狙った真空蒸着法の一種であるイオンプレーティング法や、メッキ法等を使用してもよい。
【００５４】
以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるシリコンウエハを用いた半導体装置の製造方法に適用した場合について説明したが、それに限定されるものではなく、例えば、ＧａＡｓ半導体ウエハのような他の材料で構成した半導体ウエハを用いた半導体装置の製造方法全般に適用することができる。
【００５５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【００５６】
（１）半導体ウエハを保護テープまたは補強板で補強しながら、半導体ウエハを薄仕上げ加工することにより、半導体ウエハ裏面研削工程や半導体ウエハのハンドリングにおいて半導体ウエハに反りや撓みの発生を防止することができるので、半導体ウエハのチッピングや割れを防止することができる。
【００５７】
（２）半導体ウエハの半導体素子形成面に保護テープや補強板を貼り付けて半導体ウエハに裏面電極膜を形成することにより、裏面電極膜残留内部応力に伴う半導体ウエハの反りが発生するのを防止することができるとともに、裏面電極膜形成前後の半導体ウエハのハンドリング時に半導体ウエハを保護テープや補強板によって補強することができるので、半導体ウエハにチッピングや割れが発生するのを防止することができる。
【００５８】
（３）ホットメルト接着層を１．０１３２５×１０５ Ｐａ〜１×１０−５Ｐａにおいてガスの放出量が少ない熱可塑性樹脂によって形成することにより、半導体ウエハ裏面金被膜形成工程において半導体ウエハの周囲が真空度（１×１０−４Ｐａ〜１×１０−５Ｐａ）に排気されてもガスの放出を防止することができるので、所定の真空度（１×１０−４Ｐａ〜１×１０−５Ｐａ）に排気される迄の到達時間を短縮することができ、もって、スループットを向上させることができる。
【００５９】
（４）半導体ウエハの半導体素子形成面にホットメルト接着層を形成することにより、半導体ウエハの外周縁部および半導体素子形成面の凹凸部や段差部をホットメルト接着層によって確実に保護することができるので、半導体ウエハ裏面研削工程や半導体ウエハ裏面ウエットエッチング工程等において研削液や研削屑、エッチング液等が半導体ウエハの外周縁部の面取り部および半導体素子形成面の凹凸部や段差部に浸透するのを防止することができ、また、半導体ウエハの回転時のばたつき等によるチッピングや割れの発生を防止することができる。
【００６０】
（５）保護テープや補強テープの剥離工程において半導体ウエハを加熱することにより、ホットメルト接着層を溶融させて半導体素子形成面との接着力を低下させることができるので、半導体ウエハのチッピングや割れおよび半導体素子形成面の損傷を発生させることなく、保護テープや補強テープを綺麗に剥離することができる。
【００６１】
（６）保護テープや補強テープの剥離工程においてホットメルト接着層を溶かすアルコール類（溶媒）を作用させることにより、ホットメルト接着層の半導体素子形成面との接着力を低下させることができるので、半導体ウエハのチッピングや割れおよび半導体素子形成面の損傷を発生させることなく、保護テープや補強テープを綺麗に剥離することができる。
【００６２】
（７）半導体素子形成面に保護テープや補強板を貼り付けた半導体ウエハをダイシングテープに貼り付け、その後に、半導体ウエハから保護テープや補強板を剥離することにより、半導体ウエハのチッピングや割れの発生を防止しつつ、半導体ウエハをダイシングテープに貼り付けることができるとともに、半導体ウエハをダイシングテープに貼り付けた状態でダイシングすることができるので、半導体装置の製造方法の製造歩留りを向上させることができる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態である半導体装置の製造方法を示す工程図である。
【図２】（ａ）は前工程後の半導体ウエハを示す縦断面図、（ｂ）は保護テープ貼付工程後の半導体ウエハを示す縦断面図である。
【図３】保護テープ貼付工程を示す縦断面図である。
【図４】半導体ウエハ裏面研削工程を示す縦断面図である。
【図５】半導体ウエハ裏面ウエットエッチング処理工程を示す縦断面図である。
【図６】（ａ）はウエハ裏面金被膜形成工程を示す縦断面図、（ｂ）はウエハ裏面金被膜形成工程後を示す縦断面図である。
【図７】ダイシングテープ貼付工程後を示す縦断面図である。
【図８】保護テープ剥離工程を示す縦断面図である。
【図９】半導体ウエハダイシング工程後を示す縦断面図である。
【図１０】本発明の第二の実施の形態である半導体装置の製造方法を示す工程図である。
【図１１】ホットメルトテープ貼付工程兼用補強板貼付工程を示す縦断面図である。
【図１２】補強板剥離工程を示す縦断面図である。
【図１３】ダイシングテープ貼付工程を示す縦断面図である。
【符号の説明】
１…前工程、２…保護テープ貼付工程、３…半導体ウエハ裏面研削工程、４…半導体ウエハ裏面ウエットエッチング工程、５…半導体ウエハ裏面金被膜形成工程、６…ダイシングテープ貼付工程、７…保護テープ剥離工程、８…半導体ウエハダイシング工程、２０…半導体ウエハ、２１…半導体素子形成面（第一主面）、２２…半導体チップ部、２３…裏面（第二主面）、２４…保護テープ、２５…ホットメルト接着層（ホットメルトテープ）、２６…テープ基材、２７…保持テーブル、２８…加圧プレート、２９…加圧力、３０…半導体ウエハ裏面研削装置、３１…真空吸着回転テーブル、３２…研削砥石、３３…薄仕上げウエハ、３４…研削面、４０…スピンエッチング装置、４１…スピンチャック、４２…エッチング液滴下ノズル、４３…エッチング液、４４…エッチング処理面、４５…金被膜、５０…スパッタリング装置、５１…筐体、５２…スパッタ室、５３…アノード電極、５４…カソード電極、５５…直流電源、５６…押さえ具、５７…冷却水路、５８…ターゲット、５９…排気路、６０…ガス供給路、６１…アルゴンガス、６２…正イオン化したアルゴンガス、６３…プラズマ、６４…金原子、７１…ダイシングテープ、７２…ダイシングフレーム、７３…真空吸着テーブル、７４…強粘着テープ、２Ａ…ホットメルトテープ貼付工程、２Ｂ…補強板貼付工程、６Ａ…ダイシングテープ貼付工程、７Ａ…補強板剥離工程、２５Ａ…ホットメルトテープ、２６Ａ…補強板、８０…ウエハ吸着テーブル、８１…ウエハ吸着面、９０…ウエハ吸着ホルダ、９１…給排気口。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor device, and particularly to a step of thin-finishing a semiconductor wafer on which an integrated circuit including a semiconductor element is formed and a step of forming a metal film on the back surface of the thin-finished semiconductor wafer. And effective technology.
[0002]
[Prior art]
As a method of manufacturing a semiconductor device, a pre-process for manufacturing a semiconductor wafer in which an integrated circuit including a semiconductor element is formed on a first main surface (hereinafter, referred to as a semiconductor element formation surface); A back surface processing step of thinning the second main surface on the opposite side (hereinafter referred to as a back surface), a metal film forming step of forming a metal film on the back surface, and a dicing step of dividing the semiconductor wafer into semiconductor chips. There is a method of manufacturing a semiconductor device provided with:
[0003]
Recently, a semiconductor device (semiconductor chip) is required to be mounted in a thin package as represented by an IC card, and a memory IC or LSI without a backside electrode is required to have a semiconductor chip thickness of 25 μm. Have been. In addition, a semiconductor device having a back electrode of a bipolar transistor structure that performs a semiconductor element operation by moving an electrically conductive carrier in a thickness direction of a semiconductor chip is required to have a semiconductor chip thickness of 50 μm or less.
[0004]
As a method of manufacturing a semiconductor device that needs to draw electrodes from the backside of the semiconductor wafer after thin finishing the backside of the semiconductor wafer, a metal electrode film is deposited on the backside of the semiconductor wafer, and then an electrically conductive adhesive tape is attached to the backside electrode film. There is a method of manufacturing a semiconductor device in which dicing is performed to a semiconductor chip size in a state where the electric conductive tape is attached, and die bonding is performed on the semiconductor chip in a state where the electric conductive tape is attached (for example, Patent Reference 1). In this method of manufacturing a semiconductor device, a semiconductor wafer thinned to 180 μm can be handled in a state in which a metal electrode film is deposited on the back surface of a semiconductor wafer and an electrically conductive tape is attached thereto. In particular, it is possible to prevent the semiconductor wafer from being cracked or chipped when the diameter of the semiconductor wafer is increased and the finished thickness of the semiconductor wafer is reduced to 180 μm.
[0005]
Further, as a method of manufacturing a semiconductor device in which the back surface of the semiconductor wafer is thinned by grinding while reinforcing the semiconductor wafer, an acrylic resin adhesive whose adhesive force to the semiconductor wafer is suppressed to 100 to 300 g / 25 mm is used. There is a method of manufacturing a semiconductor device in which an adhesive tape using polypropylene or polyester and an ethylene-vinyl acetate copolymer as a film is attached to the surface of a semiconductor wafer (for example, see Patent Document 2). According to the method of manufacturing a semiconductor device, the adhesive tape adhered to the surface of the semiconductor wafer cracks the semiconductor wafer at the time of grinding the back surface of the semiconductor wafer, penetrates the chemical liquid into the semiconductor element forming surface at the time of chemical liquid etching, and adheres the adhesive tape. The adhesive remaining on the semiconductor element forming surface when the adhesive tape is peeled off due to the deterioration of the adhesive over time can be prevented, and the problem of cracking of the semiconductor wafer due to the increase in the adhesive strength can be prevented.
[0006]
As a method for manufacturing a semiconductor device capable of forming a metal film on the back surface of a thinned semiconductor wafer in a clean state without causing cracks or chips in the thinned semiconductor wafer, a first principal surface is used. A pre-process for manufacturing a semiconductor wafer on which an integrated circuit including a semiconductor element is formed, and a protective member attaching process for attaching a protective member having a two-layer structure or more that can be peeled for each layer on the first main surface of the semiconductor wafer; A back surface processing step of processing a second main surface of the semiconductor wafer opposite to the first main surface; and a protection member removing step of removing the protection member while leaving at least one layer. There is an apparatus manufacturing method (for example, see Patent Document 3). According to this method of manufacturing a semiconductor device, the second main surface of the semiconductor wafer is thinly finished in a state where a protective member having a two-layer structure or more that can be peeled for each layer is attached to the first main surface of the semiconductor wafer. Can be processed. Since the semiconductor wafer can be thin-finished in a state where the protection member is attached, the semiconductor wafer can be thin-finished and handled while always being reinforced by the protection member. As a result, it is possible to reduce the amount of warpage or bending deformation of the semiconductor wafer during the thin finishing processing and handling of the semiconductor wafer, and to improve the rigidity of the semiconductor wafer. In addition, the semiconductor wafer can be thin-finished. Furthermore, after the semiconductor wafer thin finish processing, since the upper layer protective member attached to the main surface of the semiconductor wafer and the protective member having a two-layer structure or more is peeled off, it adheres to the protective member during the semiconductor wafer thin finish processing. Foreign matter (grinding waste, polishing waste, foreign matter adhering to wet etching, etc.) can be removed together with the upper layer protective member.
[0007]
[Patent Document 1]
JP-A-10-92778
[Patent Document 2]
JP-A-5-82492
[Patent Document 3]
JP 2002-270676 A
[0008]
[Problems to be solved by the invention]
In the method of manufacturing a semiconductor device described in Patent Document 1, cracking and chipping of a semiconductor wafer generated in a dicing step and a die bonding step from a processing step of depositing a metal electrode film on the back surface of a thinned semiconductor wafer are prevented. However, cracking or chipping of the semiconductor wafer cannot be prevented from after the semiconductor wafer back surface thin finishing process to the semiconductor wafer back surface electrode forming process. In particular, when a semiconductor wafer having a diameter of 150 mm or more is thinned to a thickness of 120 μm or less, the warpage of the semiconductor wafer becomes 3 mm or more due to residual stress of a passivation film formed on a semiconductor element forming surface of the semiconductor wafer. In addition, when a metal electrode film is formed on the back surface of a semiconductor wafer, the semiconductor wafer is cracked during handling due to warpage of the semiconductor wafer in the back surface metal film forming apparatus. For example, since the width of a wafer storage slot of a standard 25 wafer storage type wafer cassette standardized by the SEMI standard is 1.5 to 1.7 mm, a semiconductor warped to 3 mm or more after forming a metal electrode film on the back surface of a semiconductor wafer. When the wafer is stored by the mechanical handler, the backside metal film-formed semiconductor wafer warped by 3 mm or more collides with the wafer cassette, and the semiconductor wafer is cracked. Further, when the thickness of a semiconductor wafer having a diameter of 150 mm or more is reduced to a thickness of 120 μm or less, the mechanical rigidity of the semiconductor wafer itself is reduced. Wafer cracking or chipping occurs.
[0009]
In the method of manufacturing a semiconductor device described in Patent Document 2, cracking and chipping of a semiconductor wafer can be prevented, but an acrylic resin pressure-sensitive adhesive of a pressure-sensitive adhesive tape is used during vacuum deposition of a metal film on the backside of the semiconductor wafer. Since a large amount of gas is released from the chamber, the vacuum deposition chamber required for performing the vacuum metal film deposition has a predetermined degree of vacuum (1 × 10 -4 Pa-1 × 10 -5 The present inventor has found that the time required to reach Pa) is three times or more longer than that in the normal case of 30 minutes or less, and the metal film formation processing capacity is extremely reduced. Was. That is, a commercially available semiconductor wafer grinding protective tape (a tape base material is a polyester resin film having a thickness of 50 to 100 μm, and a tape adhesive layer is an acrylic resin tape of an acrylic resin adhesive having a thickness of 10 to 50 μm) Was analyzed by a gas chromatograph mass spectrometer (hereinafter, referred to as GC-MS) using the sample as a sample, and the gas from the sample was converted to the volume equivalent of a semiconductor grinding protection tape attached to a semiconductor wafer having a diameter of 150 mm. Emissions were between 500 and 2000 ppm. Further, when the factor of the gas release amount was analyzed, it was found that about 80 to 95% was the gas release amount from the sample. The experimental conditions were as follows: the sample was heated to 150 to 200 ° C., and the amount of gas released per minute was measured by GC-MS.
In addition, the vacuum film formation processing chamber is under atmospheric pressure (1.01325 × 10 5 Pa) to a predetermined degree of vacuum (1 × 10 -4 By the time the pressure reaches Pa), the acrylic resin pressure-sensitive adhesive foams, the adhesive force of the acrylic resin pressure-sensitive adhesive changes (the adhesive force increases), and the pressure-sensitive adhesive tape cannot be peeled off from the semiconductor wafer. It was determined. Then, a predetermined degree of vacuum (1 × 10 -4 Pa-1 × 10 -5 When the temperature of the semiconductor wafer is heated to 100 ° C. or more in the vacuum of Pa), the problems of gas release and pressure-sensitive adhesive foaming become more apparent.
[0010]
In the method of manufacturing a semiconductor device described in Patent Document 3, the surface of a semiconductor wafer is mechanically thinned to a thickness of 100 μm or less to reinforce the mechanical rigidity of the semiconductor wafer whose mechanical rigidity is reduced. When a protective tape having increased target rigidity is attached to a semiconductor wafer, the protective tape does not adhere to the shape of the chamfered portion (tapered portion) on the outer peripheral edge of the semiconductor wafer. In this state, if the back side of the semiconductor wafer is ground, the grinding water permeates the interface between the protective tape on the outer peripheral edge of the semiconductor wafer and the semiconductor wafer due to the influence of the grinding water or the grinding wheel, or the peripheral portion of the semiconductor wafer flaps. Causes chipping.
[0011]
It is an object of the present invention to provide a method of manufacturing a semiconductor device in which a semiconductor wafer is thin-finished without causing cracking or chipping of the semiconductor wafer and a metal film is formed on the back surface of the semiconductor wafer.
[0012]
Another object of the present invention is to provide a semiconductor device capable of preventing gas release and improving throughput when vacuum-forming a metal film on the back surface of a semiconductor wafer while protecting the semiconductor element formation surface of the semiconductor wafer. It is to provide a manufacturing method.
[0013]
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0014]
[Means for Solving the Problems]
The outline of a typical invention disclosed in the present application will be described as follows.
[0015]
That is, the first means includes a pre-process for manufacturing a semiconductor wafer on which an integrated circuit including a semiconductor element is formed on the first main surface, and at least hot melt bonding to the first main surface of the semiconductor wafer after this pre-process. A protective tape attaching step of attaching a protective tape having a layer, a processing step of processing the second main surface of the semiconductor wafer after the protective tape attaching step, and a metal on the second main surface of the semiconductor wafer after this processing step. A method of manufacturing a semiconductor device, comprising: a film forming step of forming a film; and a peeling step of peeling a protective tape attached to a first main surface of the semiconductor wafer after the film forming step. ,.
According to the first means, the hot-melt adhesive layer is heated and melted, so that the hot-melt adhesive layer enters the chamfered portion of the outer peripheral edge of the semiconductor wafer or the pattern step portion of the semiconductor element forming surface, so that the degree of adhesion of the hot-melt adhesive layer is reduced. It is possible to prevent processing liquids and processing debris from penetrating into the semiconductor element forming surface during thin finishing of the back surface of the semiconductor wafer, and to prevent the semiconductor wafer from fluttering or chipping during processing. Can be prevented.
Hot melt adhesive layer is 1.01325 × 10 5 Pa-1 × 10 -4 Pa (preferably 1 × 10 -5 In Pa), when the metal film is formed of a thermoplastic resin that emits a small amount of gas, when a metal film is vacuum-formed on the back surface of the semiconductor wafer, the time required to reach vacuum in the vacuum film-forming processing chamber can be reduced.
The hot-melt adhesive layer is made of a crystalline thermoplastic resin such as polyethylene terephthalate (polyester) thermoplastic resin or polyolefin thermoplastic resin, or an amorphous thermoplastic resin material such as polyamideimide thermoplastic resin or polyimid. A thermoplastic resin or the like can be formed alone or in a laminated or composite form.
The second means includes a pre-process for manufacturing a semiconductor wafer on which an integrated circuit including a semiconductor element is formed on the first main surface, and after the pre-process, the first main surface of the semiconductor wafer is reinforced with a hot melt adhesive layer. A reinforcing plate attaching step of attaching a plate, a processing step of processing the second main surface of the semiconductor wafer after the reinforcing plate attaching step, and forming a metal film on the second main surface of the semiconductor wafer after the processing step And a peeling step of peeling off a reinforcing plate attached to the first main surface of the semiconductor wafer after the film forming step.
According to the second means, the mechanical rigidity of the hot-melt adhesive layer is increased by the reinforcing plate, and the back surface of the semiconductor wafer can be thinned while the semiconductor wafer is reinforced. The amount can be corrected, and the semiconductor wafer can be prevented from being cracked or chipped during the thin finishing of the back surface of the semiconductor wafer.
For example, as a method of thinning a back surface of a semiconductor wafer, a grinding method, a polishing method (including a chemical mechanical polishing method), a chemical etching method, and a physicochemical etching method can be used alone or in combination. Two or more can be used in combination.
The third means is that, in the first means and the second means, a metal film is vacuum-deposited on the back surface of the thin-finished semiconductor wafer in a state where a protective tape or a reinforcing plate is stuck on a semiconductor element forming surface. Semiconductor device manufacturing method.
According to the third means, the metal film can be formed on the back surface of the semiconductor wafer while the semiconductor element forming surface of the thin-finished semiconductor wafer after the thin-finish processing is reinforced with a protective tape or a reinforcing plate. Thus, the metal film can be formed on the back surface of the thin-finished semiconductor wafer without causing cracking or chipping from the semiconductor element formation surface.
The fourth means is characterized in that, in the first means and the second means, the hot melt adhesive layer attached to the semiconductor element forming surface is peeled off after reducing the adhesive force by heating or a solvent. Semiconductor device manufacturing method.
According to the fourth means, the adhesive strength of the protective tape or the reinforcing plate attached to the semiconductor element forming surface can be made smaller than the mechanical rigidity of the semiconductor wafer. Can be prevented from occurring.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0017]
In this embodiment, in order to make the description easy to understand, a silicon wafer having a diameter of 150 mm and a thickness of 500 μm is thinly finished to a thickness of 80 μm, and a gold (Au) film is formed on the back surface of the silicon wafer by about 1000 nm. A case where the substrate is adhered to the substrate will be described as a specific example.
[0018]
FIG. 1 is a process diagram showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention, and FIG. 2 and subsequent drawings are explanatory diagrams for explaining each process. Hereinafter, the method of manufacturing the semiconductor device according to the present embodiment will be described with reference to the process chart shown in FIG.
[0019]
In the pre-process 1 shown in FIG. 1, as shown in FIG. 2A, a semiconductor wafer 20 having a semiconductor element forming surface 21 in which an integrated circuit including a semiconductor element is formed is manufactured. . That is, an integrated circuit including a semiconductor element is formed on one main surface of a blank wafer made of a silicon wafer having a diameter of 150 mm and a thickness of 500 μm. The semiconductor element formation surface 21 is configured by arranging a large number of semiconductor chip portions 22 in a matrix. A scribe line and an electrode pad of the semiconductor chip portion 22 are formed on the passivation film on which the surface layer of the semiconductor element formation surface 21 is formed. Fine unevenness portions and step portions (not shown) are formed by the above method. Silicon is exposed on the back surface 23 which is the second main surface of the semiconductor wafer 20 opposite to the semiconductor element forming surface 21.
[0020]
In the protective tape attaching step 2 shown in FIG. 1, as shown in FIG. 2B, a protective tape 24 is attached to the semiconductor element forming surface 21 of the semiconductor wafer 20 manufactured in the previous step 1. Can be The protective tape 24 is composed of a hot melt adhesive layer 25 and a tape base material 26, and is cut to the same size as the semiconductor wafer 20. The tape base 26 is made of a polyimide resin and is formed in a tape (film) shape having a thickness of 25 μm. The hot melt adhesive layer 25 has a melting point of 220 to 230 ° C. and 1.01325 × 10 5 Pa-1 × 10 -4 Pa (preferably 1 × 10 -5 In Pa), a film formed of a polyamide-based thermoplastic resin having a small gas release amount and having a thickness of 6 μm is bonded to one main surface of the tape base material 26 in advance. The adhesive force value of the hot melt adhesive layer 25 to the semiconductor element forming surface 21 is set to about 1 N / 25 mm, and is set to be smaller than the adhesive force value of the hot melt adhesive layer 25 to the tape base material 26. I have. The conditions for applying the protective tape 24 are such that the heating temperature is 250 ° C., the pressure is 0.6 MPa, and the pressing time is 10 seconds.
[0021]
Next, a method of attaching the protective tape 24 to the semiconductor element forming surface 21 of the semiconductor wafer 20 will be described with reference to FIG. As shown in FIG. 3, the semiconductor wafer 20 is suction-held while the back surface 23 which is the main surface opposite to the semiconductor element formation surface 21 is brought into contact with the holding table 27 and is heated. Subsequently, the protective tape 24 is brought into contact with the semiconductor element formation surface 21 of the semiconductor wafer 20 with the hot-melt adhesive layer 25 directed thereto, and is pressed while being heated by the pressing plate 28. At this time, the holding table 27 and the pressure plate 28 are heated to 250 ° C., and the pressure plate 28 is pressed with a pressure 29 of 0.6 MPa for about 10 seconds.
[0022]
Since the heating temperature (250 ° C.) of the holding table 27 and the pressure plate 28 to the protective tape 24 is higher than the melting point (220 to 230 ° C.) of the hot melt adhesive layer 25, the hot melt adhesive layer 25 As a result, the hot melt adhesive layer 25 and the semiconductor element formation surface 21 are more closely adhered to the outer peripheral edge of the element formation surface 21 and the uneven portions and step portions of the passivation film. As a result, about 1 N / 25 mm is obtained as the adhesive force between the semiconductor element forming surface 21 of the semiconductor wafer 20 and the hot melt adhesive layer 25. The adhesive strength between the hot melt adhesive layer 25 and the semiconductor element forming surface 21 is smaller than the adhesive strength between the hot melt adhesive layer 25 and the tape base 26.
[0023]
In the semiconductor wafer back surface grinding step 3 shown in FIG. 1, as shown in FIG. 4, the back surface 23 which is the main surface opposite to the semiconductor element forming surface 21 of the semiconductor wafer 20 is subjected to the semiconductor wafer back surface grinding apparatus. It is ground by 30.
[0024]
As shown in FIG. 4, the semiconductor wafer back surface grinding apparatus 30 holds a semiconductor wafer 20 by vacuum suction and horizontally rotates while holding the semiconductor wafer 20 by vacuum suction. And a grinding wheel 32 that rotates horizontally while moving. At the time of grinding the back surface 23 of the semiconductor wafer 20, the protective tape 24 attached to the semiconductor element forming surface 21 of the semiconductor wafer 20 is held by vacuum suction on the table 31. While the table 31 is rotated at a low speed (20 to 600 rotations per minute), the grinding wheel 32 is rotated at a high speed (3000 to 6000 rotations per minute) to grind the back surface 23 of the semiconductor wafer 20 and reduce the thickness of the semiconductor wafer 20. Finish thin to about 80 μm. Although not shown, a grinding liquid such as pure water is supplied to the back surface 23 of the semiconductor wafer 20 in order to remove grinding heat generated when the back surface 23 of the semiconductor wafer 20 is ground.
[0025]
When grinding the back surface 23 of the semiconductor wafer 20 by the semiconductor wafer back surface grinding apparatus 30 described above, the hot melt adhesive layer 25 of the protective tape 24 is formed by chamfering the outer peripheral edge of the semiconductor element forming surface 21 of the semiconductor wafer 20 and forming the semiconductor element. Since it is in a state of being stuck into the uneven portion or the step portion of the surface 21 and firmly adhered thereto, it is possible to prevent the grinding fluid, the grinding dust and the like from penetrating the semiconductor element forming surface 21 and to prevent the semiconductor wafer 20 The semiconductor wafer 20 can be prevented from fluttering or chipping even when a strong grinding force acts.
[0026]
In the wet etching step 4 on the back side of the semiconductor wafer shown in FIG. 1, as shown in FIG. 5, the ground surface 34 of the thin-finished semiconductor wafer (hereinafter referred to as a thin-finished wafer) 33 is spin-etched. The wafer is etched by the apparatus 40. By this wafer etching process, a grinding strain layer (not shown) formed on the grinding surface 34 of the thin finish wafer 33 in the semiconductor wafer back surface grinding step 3 is removed.
[0027]
The spin etching apparatus 40 includes a spin chuck 41 that rotates while holding the thin finished wafer 33 by vacuum suction, and an etching liquid drop nozzle 42 that supplies an etching liquid 43 while horizontally moving in opposition to the spin chuck 41. At the time of wet etching of the ground surface 34 of the thin wafer 33, the protective tape 24 having the ground surface 34 facing upward and affixed to the semiconductor element forming surface 21 of the thin wafer 33 is vacuum-sucked and held by the spin chuck 41. You. In this state, the spin chuck 41 is rotated at 200 to 500 revolutions per minute, and the etching liquid 43 is dropped from the etching liquid drop nozzle 42 onto the ground surface 34 of the thin finished wafer 33. Thus, the grinding strain layer on the grinding surface 34 of the thin finish wafer 33 is removed, and the etching surface 44 (see FIG. 6) is formed. In the case of a silicon wafer, a mixed chemical solution of hydrofluoric acid and nitric acid is used as an etchant.
[0028]
After the ground surface 34 of the thin-finished wafer 33 is wet-etched, pure water as a rinsing liquid is supplied to the etching surface 44 of the thin-finished wafer 33 by a pure water supply nozzle (not shown). Washed with water. After the washing is completed, the spin chuck 41 is rotated at 1500 to 2000 revolutions per minute, so that the thin finished wafer 33 is rotated and dried.
[0029]
During the wet etching operation, the rinsing operation, and the rotation drying operation on the thin finished wafer 33 by the spin etching apparatus 40, the hot melt adhesive layer 25 of the protective tape 24 is chamfered on the outer peripheral edge of the semiconductor element forming surface 21 of the semiconductor wafer 20. Since it is in a state of being securely adhered by entering into the uneven portion and the step portion of the portion and the semiconductor element forming surface 21, it is possible to prevent the etching liquid and the rinsing liquid from penetrating into the semiconductor element forming surface 21. Also, even when a rotational force, a centrifugal force, and an inertial force act on the semiconductor wafer 20, it is possible to prevent the semiconductor wafer 20 from fluttering or chipping.
[0030]
In the step 5 of forming the gold film on the back surface of the semiconductor wafer shown in FIG. 1, a gold film 45 as a metal film is formed on the etching surface 44 of the thin finish wafer 33 as shown in FIG. This is applied by the sputtering device 50 shown in FIG.
[0031]
As shown in FIG. 6B, the sputtering apparatus 50 includes a casing 51 in which a sputtering chamber 52 is formed, and an anode electrode 53 that applies a positive potential and that is installed to face the sputtering chamber 52 up and down. A cathode electrode 54 for applying a negative potential; a DC power supply 55 for applying a high voltage between the anode electrode 53 and the cathode electrode 54; a pressing tool 56 for holding the thin finished wafer 33 on the anode electrode 53; A cooling water passage 57 for cooling the electrode 53; a target 58 formed of a disk using gold and held by the cathode electrode 54; an exhaust passage 59 for evacuating the sputtering chamber 52; 52 is provided with a gas supply path 60 for supplying an argon (Ar) gas 61.
[0032]
At the time of sputtering, the thin-finished wafer 33 is in contact with the anode electrode 53 with the protective tape 24 serving as a contact surface, and is held by the presser 56. In this state, the sputtering chamber 52 has a predetermined degree of vacuum (1 × 10 -4 Pa-1 × 10 -5 The air is exhausted by the exhaust path 59 at Pa). By this exhaust, the gas adsorbed on the thin wafer 33 is sucked out. Thereafter, an argon gas 61 is supplied to the sputtering chamber 52 through a gas supply path 60, and a high voltage is applied between the anode electrode 53 and the cathode electrode 54 by a DC power supply 55. As a result, the anode electrode 53 and the cathode electrode 54 are discharged to form a plasma 63, and the positively ionized argon gas 62 collides with the negative potential target 58, whereby gold atoms 64 are sputtered and the gold film 45 is formed. The thin finish wafer 33 is attached to the etching surface 44. In the present embodiment, a gold film 45 having a thickness of 100 nm is deposited on the etched surface 44 of the thin wafer 33 by sputtering a target 58.
[0033]
At the time of this sputtering, the sputtering chamber 52 has a predetermined degree of vacuum (1 × 10 -4 Pa-1 × 10 -5 Pa), the hot melt adhesive layer 25 of the protective tape 24 is 1.01325 × 10 5 Pa-1 × 10 -4 Since it is formed of a polyamide-based thermoplastic resin that emits a small amount of gas at Pa, a predetermined degree of vacuum (1 × 10 -4 Pa-1 × 10 -5 It is possible to shorten the arrival time until exhaust is performed by the exhaust path 59 in Pa). That is, the polyamide-based thermoplastic resin of the hot melt adhesive layer 25 is hard to be decomposed because it is a polymer, and since it is structurally dense, it does not adsorb moisture or the like in the atmosphere. Few.
[0034]
In the present embodiment, the temperature rise of the thin-finished wafer 33 at the time of sputtering the gold coating 45 is 120 ° C. or less, whereas the hot-melt adhesive layer 25 of the protective tape 24 attached to the thin-finished wafer 33 Since the melting point is 210 to 230 ° C., the anode electrode 53 does not need to be cooled by the cooling water channel 57. However, when the melting point of the hot melt adhesive layer 25 of the protective tape 24 is 120 ° C. or less, the anode electrode 53 needs to be cooled by the cooling water channel 57. Further, even when the melting point of the hot melt adhesive layer 25 of the protective tape 24 is 210 to 230 ° C., the anode electrode 53 may be cooled by the cooling water channel 57. The means for cooling the thin-finished wafer 33 is not limited to the cooling water passage 57 laid on the anode electrode 53, but may be configured to cool the thin-finished wafer 33 by spraying an argon gas or the like.
[0035]
In the dicing tape attaching step 6 shown in FIG. 1, a dicing tape 71 is attached to the gold coating 45 as shown in FIG. That is, the dicing tape 71 is affixed to the back surface of the dicing frame 72 formed in a ring shape larger in diameter than the thin finish wafer 33, and is held on the holding surface of the vacuum suction table 73 by vacuum suction. Thereafter, the gold coating 45 of the thin finish wafer 33 is concentrically arranged and attached to the attaching surface of the dicing tape 71 on the dicing frame 72 side. In the present embodiment, an ultraviolet-curing dicing tape is used as the dicing tape 71, and the adhesive force of the adhesive portion of the dicing tape 71 before the ultraviolet irradiation is applied to the semiconductor element forming surface 21 of the semiconductor wafer 20. The adhesive strength of the hot melt adhesive layer 25 of the attached protective tape 24 is set to about 3 N / 25 mm which is larger than the adhesive strength (1 N / 25 mm in the present embodiment).
[0036]
In the protective tape peeling step 7 shown in FIG. 1, as shown in FIG. 8, the strong adhesive tape 74 is adhered to the protective tape 24 while the dicing tape 71 is vacuum-sucked by the vacuum suction table 73. Then, the protective tape 24 is pulled to be separated from the semiconductor element forming surface 21. At this time, as described above, since the adhesive force between the semiconductor element forming surface 21 of the thin finish wafer 33 and the hot melt adhesive layer 25 of the protective tape 24 is the smallest, the protective tape 24 From the surface. Incidentally, the adhesive strength of the high adhesive tape 74 to the tape base 26 of the protective tape 24 is set to about 16 N / 25 mm.
[0037]
In the semiconductor wafer dicing step 8 shown in FIG. 1, as shown in FIG. 9, the thin finished wafer 33 attached to the dicing tape 71 is diced for each semiconductor chip portion 22.
[0038]
In the present embodiment described above, "pre-process 1 → protective tape attaching process 2 → semiconductor wafer back surface grinding process 3 → semiconductor wafer back surface wet etching process 4 → semiconductor wafer back surface gold coating forming process 5 → dicing tape" Although the case where the “applying step 6 → protective tape peeling step 7 → semiconductor wafer dicing step 8” is performed consistently has been described, the present invention is not limited to this. For example, “pre-process 1 → protective tape attaching process 2 → semiconductor wafer back surface grinding process 3 → protective tape peeling process 7” or “pre-process 1 → protective tape attaching process 2 → semiconductor wafer back surface grinding process 3 → wafer back surface wet etching process” 4 → protective tape peeling step 7 ”or“ protective tape sticking step 2 → semiconductor wafer backside wet etching step 4 → protective tape peeling step 7 ”or“ protective tape sticking step 2 → semiconductor wafer backside wet etching step 4 → semiconductor wafer backside gold A combination of various steps such as a film forming step 5 → protective tape peeling step 7 ”can be considered.
[0039]
FIG. 10 is a process chart showing a method for manufacturing a semiconductor device according to the second embodiment of the present invention. FIG. 11, FIG. 12, and FIG. 13 are explanatory diagrams illustrating the characteristic process.
[0040]
The main point of this embodiment different from the above embodiment is that a hot melt tape attaching step 2A and a reinforcing plate attaching step 2B are set instead of the protective tape attaching step 2. Hereinafter, the hot melt tape attaching step 2A and the reinforcing plate attaching step 2B will be described with reference to FIG.
[0041]
The hot melt tape 25A shown in FIG. 11 has a melting point of 113 ° C. and 1.01325 × 10 5 Pa-1 × 10 -4 A film (tape) having a thickness of 50 μm is formed using a polyethylene terephthalate (polyester) -based thermoplastic resin that releases a small amount of gas at Pa. The reinforcing plate 26A shown in FIG. 11 has a heat resistance of 150 ° C. or more, and 5 Pa-1 × 10 -4 An unsaturated polyester-based thermosetting resin that releases a small amount of gas at Pa is used, and is formed in a film (tape) shape having a thickness of 75 μm. As shown in FIG. 11, the hot melt tape 25A and the reinforcing plate 26A are cut in a circular shape corresponding to the semiconductor wafer 20 in advance.
[0042]
As shown in FIG. 11, the semiconductor wafer 20 is held by suction by holding the back surface 23, which is the main surface opposite to the semiconductor element forming surface 21, against the holding table 27, and the melting point of the hot melt tape 25 A. Is heated to 150 ° C., which is higher than 113 ° C. Subsequently, the hot melt tape 25A and the reinforcing plate 26A are sequentially stacked on the semiconductor element forming surface 21 of the semiconductor wafer 20, and the pressing plate 28 heated to 150 ° C. applies a pressure 29 of 0.2 MPa for about 30 seconds. Pressurized. That is, in the present embodiment, the hot melt tape attaching step 2A and the reinforcing plate attaching step 2B are simultaneously performed on the same stage.
[0043]
Since the heating temperature (150 ° C.) of the holding table 27 and the pressure plate 28 to the hot melt tape 25A and the reinforcing plate 26A is higher than the melting point (113 ° C.) of the hot melt tape 25A, the hot melt tape 25A melts and semiconductors. It enters into the outer peripheral edge of the semiconductor element forming surface 21 of the wafer 20 and the irregularities and steps of the passivation film and is mechanically bonded (adhered) to the semiconductor element forming surface 21 and also mechanically bonded (adhered) to the reinforcing plate 26A. ). That is, the hot melt adhesive layer 25 (see FIG. 12) for bonding the reinforcing plate 26A and the semiconductor element forming surface 21 with the melted hot melt tape 25A is formed. The adhesive strength between the semiconductor element forming surface 21 of the semiconductor wafer 20 and the hot melt adhesive layer 25 was about 1 N / 25 mm. At this time, the adhesive strength between the hot melt adhesive layer 25 and the semiconductor element forming surface 21 is smaller than the adhesive strength between the hot melt adhesive layer 25 and the reinforcing plate 26A.
[0044]
The semiconductor wafer backside grinding step 3, the semiconductor wafer backside wet etching step 4, and the semiconductor wafer backside gold film forming step 5 according to the present embodiment are the same as those in the first embodiment described above, and thus detailed description is omitted. I do. Also in the present embodiment, the hot melt adhesive layer 25 to which the reinforcing plate 26A is adhered enters the chamfered portion of the outer peripheral edge of the semiconductor element forming surface 21 of the semiconductor wafer 20 and the pattern step portion of the semiconductor element forming surface 21 to be surely inserted. In the semiconductor wafer back surface grinding step 3 and the semiconductor wafer back surface wet etching step 4, it is possible to prevent the grinding liquid, grinding dust, etching liquid and rinsing liquid from penetrating into the semiconductor element formation surface 21 in the bonded state. In addition, the semiconductor wafer 20 can be prevented from fluttering or chipping even when a rotational force, a centrifugal force, and an inertial force act on the semiconductor wafer 20. In the sputtering in the gold film forming step 5 on the back surface of the semiconductor wafer, the sputtering chamber 52 is kept at a predetermined degree of vacuum (1 × 10 -4 Pa-1 × 10 -5 Pa), the hot-melt adhesive layer 25 is evacuated by the exhaust path 59. 5 Pa-1 × 10 -4 Since it is formed of a polyester-based thermoplastic resin that releases a small amount of gas at Pa, a predetermined degree of vacuum (1 × 10 -4 Pa-1 × 10 -5 It is possible to shorten the arrival time until the gas is exhausted by the exhaust path 59 at Pa), thereby improving the throughput of the semiconductor wafer back surface gold film forming step 5 and the semiconductor device manufacturing method.
[0045]
Next, the reinforcing plate peeling step 7A will be described with reference to FIG. As shown in FIG. 12, the thin finish wafer 33 to which the gold coating 45 has been applied is held by vacuum suction with the gold coating 45 in contact with the wafer suction surface 81 of the wafer suction table 80. In this state, alcohol (methyl alcohol, ethyl alcohol, isopropyl alcohol) having permeability to the adhesive interface between the thin wafer 33 and the hot melt adhesive layer 25 is supplied by a supply nozzle (not shown). . Due to the permeation of the supply of the alcohols, the adhesive force at the bonding interface between the thin finish wafer 33 and the hot melt bonding layer 25 is reduced. Next, the strong adhesive tape 74 is attached to the reinforcing plate 26A, and the strong adhesive tape 74 is pulled, whereby the reinforcing plate 26A is removed from the adhesive interface between the hot melt adhesive layer 25 having reduced adhesive strength and the thin finished wafer 33. Is peeled off. That is, since the hot melt adhesive layer 25 is in a state of being bonded to the reinforcing plate 26A, it is completely removed without remaining on the semiconductor element forming surface 21 of the thin wafer 33.
[0046]
In this embodiment, the alcohol is applied to the hot melt adhesive layer 25 by acting on the adhesive interface between the thin finish wafer 33 and the hot melt adhesive layer 25 to reduce the adhesive force by the anchor effect. Although the case where the reinforcing plate 26A is peeled at room temperature has been described, a heating function is added to the wafer suction table 80 without using alcohols, and the melting point of the hot melt tape 25A according to the present embodiment is lower than 113 ° C. By heating to a high temperature of 150 ° C. and melting the hot melt adhesive layer 25 to lower the adhesive strength, it is also possible to peel off.
[0047]
Next, a dicing tape attaching step 6A for mounting the thin finished wafer 33 from which the reinforcing plate 26A has been peeled off on a dicing tape will be described with reference to FIG. The thin-finished wafer 33 from which the reinforcing plate 26A has been peeled off in the reinforcing plate peeling step 7A is picked up from the wafer suction table 80 by vacuum suction holding by the wafer suction holder 90 shown in FIG. As shown in FIG. 13, the wafer suction holder 90 picking up the thin finished wafer 33 transports the thin finished wafer 33 onto the dicing tape 71 held by vacuum suction on the vacuum suction table 73, and The dicing frame 72 is arranged concentrically on the attaching surface, and release air (not shown) is supplied to a supply / exhaust port 91 of the wafer suction holder 90 to put down and put the gold coating 45 thereon.
[0048]
The semiconductor wafer dicing step 8 for dicing the thin finish wafer 33 stuck on the dicing tape 71 is the same as that in the present embodiment, and the description is omitted.
[0049]
In the second embodiment, the “pre-process 1 → the hot melt tape attaching process 2A → the reinforcing plate attaching process 2B → the semiconductor wafer back surface grinding process 3 → the semiconductor wafer back surface wet etching process 4 → the semiconductor wafer back surface gold coating forming process” 5 → Reinforcement plate peeling step 7A → Dicing tape sticking step 6A → Semiconductor wafer dicing step 8 ”has been described, but the present invention is not limited to this. Similarly, each step can be variously combined.
[0050]
Although the invention made by the inventor has been specifically described based on the embodiment, the present invention is not limited to the embodiment, and various changes can be made without departing from the gist of the invention. Nor.
[0051]
For example, as a hot melt tape for forming a hot melt adhesive layer, a polyamide thermoplastic resin film that is an amorphous thermoplastic resin material or a polyester thermoplastic resin film that is a crystalline thermoplastic resin material is used. Not limited to, a polyolefin-based thermoplastic resin that is a crystalline thermoplastic resin material, a polyimid-based resin that is an amorphous thermoplastic resin material, or the like may be used. These may be laminated or combined for use.
[0052]
Further, the tape for forming the tape base material and the reinforcing plate of the protective tape is not limited to a polyamide-based thermoplastic resin film or an unsaturated polyester-based thermosetting resin film, but may be a polyethylene terephthalate (polyester) -based thermosetting resin film. A thermoplastic resin, a polyamide-based thermoplastic resin, a polyolefin-based thermoplastic resin, a polyimid-based resin, and further, a thermosetting resin such as phenol, urea, melamine, alkyd, epoxy, diallyl phthalate, silicone, and polyurethane may be used. However, they are not limited to being used alone, and may be used by laminating or compounding them.
[0053]
The metal film formed on the back surface of the semiconductor wafer is not limited to be made of gold, but may be made of a metal other than gold. The method of performing the metal film forming step on the back surface of the semiconductor wafer is not limited to the sputtering method, but may be a vacuum evaporation method, a CVD (Chemical Vapor Deposition) method, or the like. Alternatively, an ion plating method, a plating method, or the like, which is a kind of vacuum evaporation method, may be used.
[0054]
In the above description, the case where the invention made by the present inventor is mainly applied to a method of manufacturing a semiconductor device using a silicon wafer, which is a utilization field as a background, has been described, but the invention is not limited thereto. For example, the present invention can be applied to a general method of manufacturing a semiconductor device using a semiconductor wafer made of another material such as a GaAs semiconductor wafer.
[0055]
【The invention's effect】
The effect obtained by the representative one of the inventions disclosed in the present application will be briefly described as follows.
[0056]
(1) The semiconductor wafer is thin-finished while reinforcing the semiconductor wafer with a protective tape or a reinforcing plate, thereby preventing the semiconductor wafer from being warped or bent in the semiconductor wafer back surface grinding step or the handling of the semiconductor wafer. Therefore, chipping and cracking of the semiconductor wafer can be prevented.
[0057]
(2) A protective tape or a reinforcing plate is attached to the semiconductor element forming surface of the semiconductor wafer to form a back electrode film on the semiconductor wafer, thereby preventing the semiconductor wafer from warping due to residual internal stress of the back electrode film. In addition, the semiconductor wafer can be reinforced with a protective tape or a reinforcing plate during handling of the semiconductor wafer before and after the formation of the back electrode film, so that chipping and cracking of the semiconductor wafer can be prevented.
[0058]
(3) hot melt adhesive layer is 1.01325 × 10 5 Pa-1 × 10 -5 In the step of forming the gold film on the back surface of the semiconductor wafer, the degree of vacuum around the semiconductor wafer (1 × 10 -4 Pa-1 × 10 -5 Pa), it is possible to prevent the release of gas even if exhausted to a predetermined degree of vacuum (1 × 10 -4 Pa-1 × 10 -5 It is possible to shorten the arrival time until exhaustion to Pa), thereby improving the throughput.
[0059]
(4) By forming the hot-melt adhesive layer on the semiconductor element forming surface of the semiconductor wafer, it is possible to reliably protect the outer peripheral edge of the semiconductor wafer and the irregularities and steps on the semiconductor element forming surface with the hot-melt adhesive layer. Since it is possible, in a semiconductor wafer back surface grinding step, a semiconductor wafer back surface wet etching step, etc., a grinding liquid, grinding debris, an etching liquid, etc. penetrates into a chamfered portion of an outer peripheral edge portion of a semiconductor wafer and an uneven portion or a step portion of a semiconductor element forming surface. Can be prevented, and the occurrence of chipping or cracking due to fluttering during rotation of the semiconductor wafer can be prevented.
[0060]
(5) By heating the semiconductor wafer in the step of peeling the protective tape or the reinforcing tape, the hot melt adhesive layer can be melted and the adhesive strength with the semiconductor element forming surface can be reduced, so that chipping or cracking of the semiconductor wafer can occur. In addition, the protective tape and the reinforcing tape can be peeled off cleanly without damaging the semiconductor element forming surface.
[0061]
(6) Since an alcohol (solvent) that dissolves the hot melt adhesive layer acts in the peeling step of the protective tape and the reinforcing tape, the adhesive strength between the hot melt adhesive layer and the semiconductor element forming surface can be reduced. The protective tape and the reinforcing tape can be cleanly peeled without causing chipping or cracking of the semiconductor wafer and damage to the semiconductor element forming surface.
[0062]
(7) A semiconductor wafer having a protective tape or a reinforcing plate attached to the semiconductor element forming surface is attached to a dicing tape, and thereafter, the protective tape or the reinforcing plate is peeled from the semiconductor wafer to prevent chipping or cracking of the semiconductor wafer. The semiconductor wafer can be stuck to the dicing tape while the occurrence is prevented, and the dicing can be performed while the semiconductor wafer is stuck to the dicing tape. Therefore, the manufacturing yield of the semiconductor device manufacturing method can be improved. it can.
[Brief description of the drawings]
FIG. 1 is a process chart showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
2A is a vertical cross-sectional view showing a semiconductor wafer after a pre-process, and FIG. 2B is a vertical cross-sectional view showing the semiconductor wafer after a protective tape attaching process.
FIG. 3 is a longitudinal sectional view showing a protective tape attaching step.
FIG. 4 is a longitudinal sectional view showing a semiconductor wafer back surface grinding step.
FIG. 5 is a longitudinal sectional view showing a wet etching process on the back surface of the semiconductor wafer.
FIG. 6A is a longitudinal sectional view showing a wafer back surface gold film forming step, and FIG. 6B is a longitudinal sectional view showing a wafer back surface gold film forming step.
FIG. 7 is a longitudinal sectional view showing a state after a dicing tape attaching step.
FIG. 8 is a longitudinal sectional view showing a protective tape peeling step.
FIG. 9 is a longitudinal sectional view showing a state after a semiconductor wafer dicing step.
FIG. 10 is a process chart showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention.
FIG. 11 is a longitudinal sectional view showing a hot melt tape attaching step and a reinforcing plate attaching step which is also used.
FIG. 12 is a longitudinal sectional view showing a reinforcing plate peeling step.
FIG. 13 is a longitudinal sectional view showing a dicing tape attaching step.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Pre-process, 2 ... Protection tape sticking process, 3 ... Semiconductor wafer back surface grinding process, 4 ... Semiconductor wafer back surface wet etching process, 5 ... Semiconductor wafer back surface gold film formation process, 6 ... Dicing tape sticking process, 7 ... Protection tape Separation step, 8: semiconductor wafer dicing step, 20: semiconductor wafer, 21: semiconductor element formation surface (first main surface), 22: semiconductor chip portion, 23: back surface (second main surface), 24: protective tape, 25 ... Hot melt adhesive layer (hot melt tape), 26 ... Tape base material, 27 ... Holding table, 28 ... Pressing plate, 29 ... Pressure force, 30 ... Semiconductor wafer back surface grinding device, 31 ... Vacuum suction rotary table, 32 ... Grinding whetstone, 33: thin finish wafer, 34: ground surface, 40: spin etching device, 41: spin chuck, 42: etching droplet lower nozzle, 4 ... Etching liquid, 44 ... Etched surface, 45 ... Gold coating, 50 ... Sputtering device, 51 ... Case, 52 ... Sputter chamber, 53 ... Anode electrode, 54 ... Cathode electrode, 55 ... DC power supply, 56 ... Presser, 57: cooling water channel, 58: target, 59: exhaust channel, 60: gas supply channel, 61: argon gas, 62: positively ionized argon gas, 63: plasma, 64: gold atom, 71: dicing tape, 72: dicing Frame, 73: Vacuum adsorption table, 74: Strong adhesive tape, 2A: Hot melt tape attaching step, 2B: Reinforcement plate attaching step, 6A: Dicing tape attaching step, 7A: Reinforcement plate peeling step, 25A: Hot melt tape, 26A ... reinforcing plate, 80 ... wafer suction table, 81 ... wafer suction surface, 90 ... wafer suction holder, 91 ... supply / exhaust port

Claims (5)

第一主面に半導体素子を含む集積回路が形成された半導体ウエハを製造する前工程と、この前工程の後に前記半導体ウエハの第一主面に少なくともホットメルト接着層を有する保護テープを貼り付ける保護テープ貼付工程と、この保護テープ貼付工程の後に前記半導体ウエハの第二主面を加工する加工工程と、この加工工程の後に半導体ウエハの第二主面に金属膜を成膜する成膜工程と、この成膜工程の後に前記半導体ウエハの第一主面に貼り付けた保護テープを剥離する剥離工程とを備えていることを特徴とする半導体装置の製造方法。A pre-process for manufacturing a semiconductor wafer on which an integrated circuit including a semiconductor element is formed on a first main surface, and after this pre-process, a protective tape having at least a hot melt adhesive layer is attached to the first main surface of the semiconductor wafer A protective tape attaching step, a processing step of processing the second main surface of the semiconductor wafer after the protective tape attaching step, and a film forming step of forming a metal film on the second main surface of the semiconductor wafer after the processing step And a peeling step of peeling off the protective tape attached to the first main surface of the semiconductor wafer after the film forming step. 第一主面に半導体素子を含む集積回路が形成された半導体ウエハを製造する前工程と、この前工程の後に前記半導体ウエハの第一主面にホットメルト接着層によって補強板を貼り付ける補強板貼付工程と、この補強板貼付工程の後に前記半導体ウエハの第二主面を加工する加工工程と、この加工工程の後に半導体ウエハの第二主面に金属膜を成膜する成膜工程と、この成膜工程の後に前記半導体ウエハの第一主面に貼り付けた補強板を剥離する剥離工程とを備えていることを特徴とする半導体装置の製造方法。A pre-process for manufacturing a semiconductor wafer on which an integrated circuit including a semiconductor element is formed on a first main surface; An attaching step, a processing step of processing the second main surface of the semiconductor wafer after the reinforcing plate attaching step, and a film forming step of forming a metal film on the second main surface of the semiconductor wafer after this processing step, A removing step of removing the reinforcing plate attached to the first main surface of the semiconductor wafer after the film forming step. 前記ホットメルト接着層は、１．０１３２５×１０５ Ｐａ〜１×１０−４Ｐａにおいてガスの放出量が少ない熱可塑性樹脂によって形成されていることを特徴とする請求項１または２に記載の半導体装置の製造方法。The semiconductor according to claim 1, wherein the hot melt adhesive layer is formed of a thermoplastic resin that emits a small amount of gas at 1.01325 × 10 5 Pa to 1 × 10 −4 Pa. 4. Device manufacturing method. ホットメルト接着層は、結晶性熱可塑性樹脂材料もしくは非晶性熱可塑性樹脂材料が単独または積層または複合して形成されていることを特徴とする請求項１乃至３のうちいずれか１項に記載の半導体装置の製造方法。The hot melt adhesive layer is formed of a crystalline thermoplastic resin material or an amorphous thermoplastic resin material alone, or laminated or composited, and is formed as described in any one of claims 1 to 3. Manufacturing method of a semiconductor device. 前記保護テープまたは補強板の剥離工程において、前記ホットメルト接着層の接着力を加熱または溶媒によって低下させてから剥離することを特徴とする請求項１乃至４のうちいずれか１項に記載の半導体装置の製造方法。5. The semiconductor according to claim 1, wherein, in the step of peeling the protective tape or the reinforcing plate, the hot melt adhesive layer is peeled after the adhesive strength of the hot melt adhesive layer is reduced by heating or a solvent. 6. Device manufacturing method.
JP2002353231A 2002-12-05 2002-12-05 Manufacture method of semiconductor device Pending JP2004186522A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002353231A JP2004186522A (en) 2002-12-05 2002-12-05 Manufacture method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002353231A JP2004186522A (en) 2002-12-05 2002-12-05 Manufacture method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2004186522A true JP2004186522A (en) 2004-07-02

Family

ID=32754563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002353231A Pending JP2004186522A (en) 2002-12-05 2002-12-05 Manufacture method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2004186522A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129110A (en) * 2005-11-04 2007-05-24 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2007317964A (en) * 2006-05-26 2007-12-06 Fuji Electric Device Technology Co Ltd Method for manufacturing semiconductor device
JPWO2006090650A1 (en) * 2005-02-23 2008-07-24 Jsr株式会社 Wafer processing method
US7485547B2 (en) 2004-05-07 2009-02-03 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
JP2009054965A (en) * 2007-08-29 2009-03-12 Renesas Technology Corp Method of manufacturing semiconductor device
WO2009081880A1 (en) * 2007-12-20 2009-07-02 Tateyama Machine Co., Ltd. Sticking method and sticking device of sticking material
JP2010225936A (en) * 2009-03-24 2010-10-07 Dainippon Screen Mfg Co Ltd Method and device for processing substrate
WO2011095189A1 (en) * 2010-02-05 2011-08-11 Ev Group E. Thallner Gmbh Method for treating a temporarily bonded product wafer
US8039276B2 (en) * 2009-04-20 2011-10-18 Renesas Electronics Corporation Manufacturing method of semiconductor device
JP2011228362A (en) * 2010-04-15 2011-11-10 Disco Abrasive Syst Ltd Manufacturing method of semiconductor device
JP2011228474A (en) * 2010-04-20 2011-11-10 Disco Abrasive Syst Ltd Manufacturing method of semiconductor device
JP2012004200A (en) * 2010-06-15 2012-01-05 Shin Etsu Chem Co Ltd Thin wafer manufacturing method
EP2869330A4 (en) * 2012-06-28 2015-12-30 Sumitomo Electric Industries Method for producing semiconductor device

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485547B2 (en) 2004-05-07 2009-02-03 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
JPWO2006090650A1 (en) * 2005-02-23 2008-07-24 Jsr株式会社 Wafer processing method
JP2007129110A (en) * 2005-11-04 2007-05-24 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US8168512B2 (en) 2005-11-04 2012-05-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2007317964A (en) * 2006-05-26 2007-12-06 Fuji Electric Device Technology Co Ltd Method for manufacturing semiconductor device
JP2009054965A (en) * 2007-08-29 2009-03-12 Renesas Technology Corp Method of manufacturing semiconductor device
WO2009081880A1 (en) * 2007-12-20 2009-07-02 Tateyama Machine Co., Ltd. Sticking method and sticking device of sticking material
JPWO2009081880A1 (en) * 2007-12-20 2011-05-06 立山マシン株式会社 Application method and application device for application material
JP2010225936A (en) * 2009-03-24 2010-10-07 Dainippon Screen Mfg Co Ltd Method and device for processing substrate
US8153452B2 (en) 2009-04-20 2012-04-10 Renesas Electronics Corporation Manufacturing method of semiconductor device
US8039276B2 (en) * 2009-04-20 2011-10-18 Renesas Electronics Corporation Manufacturing method of semiconductor device
CN102725838A (en) * 2010-02-05 2012-10-10 Ev集团E·索尔纳有限责任公司 Method for treating a temporarily bonded product wafer
WO2011095189A1 (en) * 2010-02-05 2011-08-11 Ev Group E. Thallner Gmbh Method for treating a temporarily bonded product wafer
US9362154B2 (en) 2010-02-05 2016-06-07 Ev Group E. Thallner Gmbh Method for treatment of a temporarily bonded product wafer
KR101822669B1 (en) * 2010-02-05 2018-03-08 에베 그룹 에. 탈너 게엠베하 Method for treating a temporarily bonded product wafer
JP2011228362A (en) * 2010-04-15 2011-11-10 Disco Abrasive Syst Ltd Manufacturing method of semiconductor device
JP2011228474A (en) * 2010-04-20 2011-11-10 Disco Abrasive Syst Ltd Manufacturing method of semiconductor device
JP2012004200A (en) * 2010-06-15 2012-01-05 Shin Etsu Chem Co Ltd Thin wafer manufacturing method
EP2869330A4 (en) * 2012-06-28 2015-12-30 Sumitomo Electric Industries Method for producing semiconductor device
US9543154B2 (en) 2012-06-28 2017-01-10 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US20230115122A1 (en) Method of bonding thin substrates
JP4497737B2 (en) Manufacturing method of semiconductor device
JP6197422B2 (en) Manufacturing method of semiconductor device and wafer with supporting substrate
US7989266B2 (en) Methods for separating individual semiconductor devices from a carrier
TW529095B (en) Method of dividing wafer and manufacture of semiconductor device
JP4791843B2 (en) Method for manufacturing device with adhesive film
US7122447B2 (en) Fabrication method of semiconductor circuit device
US9064686B2 (en) Method and apparatus for temporary bonding of ultra thin wafers
JP2005303218A (en) Semiconductor device and its manufacturing method
JP2004186522A (en) Manufacture method of semiconductor device
KR20090131649A (en) Supporting plate peeling apparatus
JP4416108B2 (en) Manufacturing method of semiconductor wafer
JP3502036B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2002100589A (en) Production method for semiconductor device
WO2020047973A1 (en) Wafer level packaging method and packaging structure
WO2020047972A1 (en) Wafer-level packaging method and packaging structure
JP2001093864A (en) Semiconductor wafer fixing jig and method for manufacturing semiconductor device
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
WO2004030053A1 (en) Thin semiconductor chip manufacturing method
JP2003297786A (en) Method for manufacturing semiconductor device
JP2005166925A (en) Method and device for wafer processing
WO2022057013A1 (en) Wafer bonding method
US20070054115A1 (en) Method for cleaning particulate foreign matter from the surfaces of semiconductor wafers
KR20030047705A (en) Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same
JP2003347260A (en) Treatment equipment and substrate treatment method

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20051018

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080710

A131 Notification of reasons for refusal

Effective date: 20080729

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090630