JP2001170326A - Game machine - Google Patents

Game machine

Info

Publication number
JP2001170326A
JP2001170326A JP36164399A JP36164399A JP2001170326A JP 2001170326 A JP2001170326 A JP 2001170326A JP 36164399 A JP36164399 A JP 36164399A JP 36164399 A JP36164399 A JP 36164399A JP 2001170326 A JP2001170326 A JP 2001170326A
Authority
JP
Japan
Prior art keywords
control board
circuit
main control
power
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP36164399A
Other languages
Japanese (ja)
Other versions
JP3654101B2 (en
Inventor
Toshihiro Uchigashima
敏博 内ヶ島
Takahiro Uchigashima
隆寛 内ヶ島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Takao Co Ltd
Original Assignee
Takao Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Takao Co Ltd filed Critical Takao Co Ltd
Priority to JP36164399A priority Critical patent/JP3654101B2/en
Publication of JP2001170326A publication Critical patent/JP2001170326A/en
Application granted granted Critical
Publication of JP3654101B2 publication Critical patent/JP3654101B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a game machine unifying the timing when a power supply is turned on and cut off. SOLUTION: A power circuit 55 is provided with a power-on reset circuit 60, a backup voltage monitoring circuit 61, a timer 1 circuit 62, a timer 2 circuit 63, and a power-off reset circuit 64. The output side of the backup voltage monitoring circuit 61 is connected to the forced interrupt terminal NMI of the CPU 65 of a main control board 30 and the forced interrupt terminal NMI of the CPU 66 of a delivery control board 31. The power-off reset circuit 64 and the timer 2 circuit 63 are connected to the reset terminal RES of the CPU 65 of the main control board 30 via an OR circuit 67, and the power-off reset circuit 64 and the timer 1 circuit 62 are connected to the reset terminal RES of the CPU 66 of the delivery control board via an OR circuit 68. The power-off reset circuit 64 and the power-on reset circuit 60 are connected to the reset terminal RES of the CPU 69 of a pattern control board 32b via an OR circuit 70.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は遊技機に関し、詳し
くは遊技の進行を司る主制御基板と、主制御基板以外の
サブ制御基板とを備えた遊技機に係わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gaming machine, and more particularly, to a gaming machine having a main control board for controlling the progress of a game and a sub-control board other than the main control board.

【0002】[0002]

【従来の技術】遊技機、例えばパチンコ遊技機において
は、発射された遊技球が入賞口に入賞すると予め定めら
れた個数の遊技球を景品球として払い出すよう構成され
ている。遊技盤面上の各入賞口に入賞した遊技球は、セ
ーフ球タンクに一旦停留され、停留された遊技球はセン
サにより1個づつ検出され、所定個数の景品球としての
遊技球をモータ等の駆動装置により遊技者に払い出した
後、検出された遊技球はセーフ球タンクから排出され
る。この従来のパチンコ遊技機は、入賞した遊技球がセ
ーフ球タンクに停留され、景品球を払い出してから機外
に排出することから、停電等の不測の事態が生じても入
賞した遊技球がセーフ球タンクに停留されていることか
ら、遊技者に不利益を与えることがないという効果を有
していた。
2. Description of the Related Art In a gaming machine, for example, a pachinko gaming machine, a predetermined number of game balls are paid out as a prize ball when a shot game ball wins a winning opening. The game balls that have won each of the winning holes on the game board are temporarily stopped in a safe ball tank, and the stopped game balls are detected one by one by a sensor, and a predetermined number of game balls as prize balls are driven by a motor or the like. After being paid out to the player by the device, the detected game balls are discharged from the safe ball tank. In this conventional pachinko gaming machine, the winning game balls are parked in the safe ball tank, and the prize balls are paid out and then discharged outside the machine, so that even if an unexpected situation such as a power failure occurs, the winning game balls are safe. Because it is parked in the ball tank, it has the effect of not giving a disadvantage to the player.

【0003】しかしながら、前記従来のパチンコ遊技機
は、以下の課題を有していた。 (1)セーフ球タンクを備える必要のあることから構成
が嵩張る、複雑になる。 (2)停電等が発生したときには、払い出すべき景品球
数のデータが消滅することから、最大数の景品球を払い
出すことになり正確な景品球を払い出していない。例え
ば、入賞球1個に対して5個又は10個の景品球を払い
出すべき場合でも15個の景品球を払い出すことにな
る。
However, the conventional pachinko gaming machine has the following problems. (1) The configuration is bulky and complicated due to the necessity of providing a safe ball tank. (2) When a power failure or the like occurs, since the data of the number of prize balls to be paid out disappears, the maximum number of prize balls are paid out, and accurate prize balls are not paid out. For example, even when 5 or 10 prize balls should be paid out for one winning ball, 15 prize balls are paid out.

【0004】これらの課題を解決するために、近年、景
品球を払い出すための景品払い出し制御基板を備え、払
い出すべき景品個数に対応したデータを景品払い出し基
板のメモリに記憶し、このメモリをバッテリバックアッ
プする提案が為されている。該提案に係る発明として、
本願出願人は、特願平10−126693号の「弾球遊
技機」に示す発明を行った。この提案は、パチンコ機の
機構を単純化することができる、正確な景品球を払い出
すことができるという優れた効果を有する。
In order to solve these problems, recently, a prize payout control board for paying out prize balls is provided, and data corresponding to the number of prize to be paid out is stored in a memory of the prize payout board. Proposals have been made for battery backup. As the invention according to the proposal,
The applicant of the present application has made the invention described in Japanese Patent Application No. 10-126693, entitled "Ball Ball Game Machine". This proposal has an excellent effect that the mechanism of the pachinko machine can be simplified and an accurate prize ball can be paid out.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、前述し
た景品払い出し基板を備えるパチンコ遊技機等において
は、猶、次のような課題が考えられる。 (1)前記パチンコ遊技機は、遊技の進行を司る主制御
基板の他に、前記景品払い出し制御基板等のサブ制御基
板を備え、これらの各基板には電源基板から電源を供給
する構成が一般的である。この電源基板から各制御基板
に電源を供給したとき、いずれの制御基板が早く立ち上
がっているのか不明であるという課題 、(2)これ
により、例えば主制御基板から景品払い出し基板にデー
タを送信したとき、送信したデータが受信されないこと
があるという課題、(3)前記(1)及び(2)の課題
は、近年のパチンコ遊技機は不正防止を目的として、主
制御基板から各制御基板へ一方向のみデータを送信する
構成を採用していることから、各制御基板がデータを受
信しなかったときには2度と同じデータを受信すること
はないという課題、が考えられた。本発明の遊技機は、
これらの課題を好適に解決し、一層健全な遊技機を提供
することを目的として為されたものである。
However, in a pachinko game machine or the like provided with the above-described prize payout board, the following problems can be considered. (1) The pachinko gaming machine generally includes a sub-control board such as the prize payout control board in addition to a main control board that controls the progress of a game, and a power supply board supplies power to each of these boards. It is a target. When power is supplied from the power supply board to each control board, it is unclear which control board is starting up quickly. (2) Thus, for example, when data is transmitted from the main control board to the prize delivery board The problem that transmitted data may not be received. (3) The problems of the above (1) and (2) are as follows. Since the configuration for transmitting data only is adopted, there is a problem that when each control board does not receive data, the same data will not be received twice. The gaming machine of the present invention
The purpose of the present invention is to solve these problems appropriately and provide a sounder gaming machine.

【0006】[0006]

【課題を解決するための手段及び効果】前記課題を解決
するため請求項1に記載の遊技機は、遊技の進行を司る
主制御基板と、遊技者に景品を払い出す景品払い出し制
御基板を少なくとも含むサブ制御基板と、前記主制御基
板及びサブ制御基板に電源を供給する電源基板と、を含
む遊技機において、前記電源基板にリセット回路を備
え、該リセット回路により前記主制御基板及び前記サブ
制御基板の動作の停止を実行するときには一斉に実行
し、前記リセット回路により前記主制御基板及び前記サ
ブ制御基板の動作を立ち上げるときには、前記サブ制御
基板が前記主制御基板より早く立ち上がるよう構成した
ことを特徴とする。
According to a first aspect of the present invention, there is provided a gaming machine, comprising: a main control board for controlling the progress of a game; and a prize payout control board for paying out a prize to a player. In a gaming machine including a sub-control board including a power supply board for supplying power to the main control board and the sub-control board, the power supply board includes a reset circuit, and the reset circuit includes the main control board and the sub-control board. When the operation of the board is stopped, the operation is performed all at once, and when the operation of the main control board and the sub control board is started by the reset circuit, the sub control board is started up earlier than the main control board. It is characterized by.

【0007】ここで、サブ制御基板とは、景品払い出し
制御基板を少なくとも含むものであって、パチンコ遊技
機にあっては図柄の変動表示を行う図柄制御基板等を含
んでも良い。また、景品払い出し制御基板とは、景品を
払い出す駆動装置を制御する基板であって、パチンコ遊
技機では景品としての景品球(「賞品球」又は「賞球」
ともいう。)を払い出すモータ又はソレノイド等を駆動
制御する基板をいい、スロットル遊技機では景品として
のコインを払い出すホッパーを駆動制御する基板をい
う。制御基板を立ち上げるとは、制御基板により制御を
実行させることをいう。また、リセット回路とは、主制
御基板及びサブ制御基板の動作の停止を一斉に実行し、
主制御基板及びサブ制御基板の動作を立ち上げるときに
は、サブ制御基板が主制御基板より早く立ち上がるよう
制御する回路であれば良く、動作の停止を実行する手段
と、動作の立ち上げを実行する手段とを一体に構成して
も良く、別々に構成しても良い。更に、各サブ制御基板
の動作の立ち上げは、一斉に立ち上げても良く、優先順
位を設けて立ち上げても良い。また、主制御基板よりサ
ブ制御基板の動作を早く立ち上げる構成としては、電源
基板のリセット回路から立ち上げのための信号を時間差
を設けて出力する構成としても良く、或いは1つの立ち
上げのための信号を送信し、各基板に遅延回路を設けて
動作の立ち上げタイミングを異なるよう構成しても良
い。
[0007] Here, the sub-control board includes at least a prize payout control board, and in a pachinko gaming machine, may include a symbol control board or the like for performing a variable display of symbols. The prize payout control board is a board that controls a driving device that pays out prizes. In a pachinko game machine, a prize ball ("prize ball" or "prize ball") as a prize is provided.
Also called. ) Means a board for driving and controlling a motor or a solenoid for paying out), and in a throttle game machine, means a board for driving and controlling a hopper for paying out coins as prizes. Starting up the control board means to execute control by the control board. The reset circuit simultaneously stops the operation of the main control board and the sub control board,
When the operation of the main control board and the sub-control board is started, any circuit may be used as long as the circuit controls the sub-control board to start earlier than the main control board, and means for stopping the operation and means for starting the operation And may be configured integrally or separately. Further, the operation of each sub-control board may be started simultaneously, or may be started with a priority. Further, as a configuration for starting the operation of the sub-control board earlier than the main control board, a configuration may be adopted in which a signal for startup is provided with a time difference from the reset circuit of the power supply board and output, or for one startup. , And a delay circuit may be provided on each substrate so that the start-up timing of the operation is different.

【0008】請求項1に記載の遊技機は、電源基板によ
り主制御基板及びサブ制御基板に電源を投入するときに
は、電源基板のリセット回路によりサブ制御基板が主制
御基板より早く立ち上げられ、電源が遮断されるときに
は、電源基板のリセット回路により主制御基板及びサブ
制御基板が一斉に動作の停止が実行される。これによ
り、主制御基板が動作を開始するときには、サブ制御基
板は既に動作を開始しており、主制御基板が動作を停止
するときには、サブ制御基板も同時期に動作を停止す
る。これにより、主制御基板が一方的に送信するデータ
をサブ制御基板が受信しないことを未然に防ぐことがで
きる。例え、データの送信中に停電が発生し送信処理が
途中で終了しても、主制御基板はデータが完全に受信さ
れていないことが判っているので、停電復旧後に再度、
同じデータを送信することができる。また、電源が遮断
されるときには各制御基板は一斉に動作を停止する構成
なので、主制御基板が動作を停止するときには、他の制
御基板が動作を続行していることはなく制御の統一を図
ることができるという優れた効果も有する。更に、各制
御基板に個々にリセット回路を備えた場合は、同じタイ
ミングで動作の立ち上げ又は動作の終了を実行するよう
構成しても、部品の値の誤差等により必ずしも同じタイ
ミングになることは困難であるが、本発明では電源基板
のリセット回路により又は電源基板のリセット回路の出
力する信号に基づいて動作の立ち上げ又は動作の停止を
実行する構成なので、前記課題を解決してタイミングを
統一することができるという優れた効果を有する。ま
た、該構成により部品点数の削減を図ることができると
いう効果も有する。
In the gaming machine according to the first aspect, when power is supplied to the main control board and the sub control board by the power board, the sub control board is started up earlier than the main control board by the reset circuit of the power board. Is shut off, the main control board and the sub-control board are stopped simultaneously by the reset circuit of the power supply board. Thus, when the main control board starts operating, the sub-control board has already started operating, and when the main control board stops operating, the sub-control board also stops operating at the same time. Thus, it is possible to prevent the sub-control board from receiving data unilaterally transmitted by the main control board. For example, even if a power failure occurs during data transmission and the transmission process ends in the middle, the main control board knows that data has not been completely received, so again after power failure recovery,
The same data can be sent. When the power supply is cut off, the control boards stop operating at the same time. When the main control board stops operating, the other control boards do not continue to operate, and control is unified. It also has the excellent effect of being able to Furthermore, when each control board is provided with a reset circuit individually, even if it is configured to start or end the operation at the same timing, the timing may not always be the same due to a component value error or the like. Although it is difficult, in the present invention, the operation is started or stopped based on a signal output from the reset circuit of the power supply board or based on a signal output from the reset circuit of the power supply board. It has an excellent effect that it can be performed. In addition, the configuration has an effect that the number of parts can be reduced.

【0009】請求項2に記載の遊技機は、主制御基板及
び景品払い出し制御基板が、記憶保持手段により停電時
に記憶を保持するよう構成したことを特徴とする請求項
1に記載の遊技機である。
According to a second aspect of the present invention, in the gaming machine according to the first aspect, the main control board and the prize payout control board are configured to hold the memory at the time of a power failure by the memory holding means. is there.

【0010】前記構成を有する請求項2に記載の遊技機
は、主制御基板及び景品払い出し制御基板が、停電時に
データを記憶保持する記憶保持手段を備えて構成されて
いるので、停電復旧後には、記憶保持されたデータに基
づき主制御基板は停電前のゲーム内容を続行することが
でき、また、景品払い出し制御基板は停電前の払い出し
状態から続行して景品の払い出し処理を続行することが
できる。
In the gaming machine according to the second aspect of the present invention, since the main control board and the prize payout control board are provided with storage holding means for storing and holding data in the event of a power outage, the main control board and the prize payout control board are provided after the power outage is restored. The main control board can continue the game content before the power failure based on the stored data, and the prize payout control board can continue from the payout state before the power failure and continue the prize payout process. .

【0011】請求項3に記載の遊技機は、記憶保持手段
により記憶保持動作を開始するときには主制御基板及び
景品払い出し制御基板が一斉に記憶保持するよう構成し
たことを特徴とする請求項2に記載の遊技機である。
According to a third aspect of the present invention, in the gaming machine, the main control board and the prize payout control board simultaneously store and hold the memory when the memory holding operation is started by the memory holding means. It is the gaming machine described.

【0012】前記構成を有する請求項3に記載の遊技機
は、記憶保持手段により記憶保持動作を開始するときに
は、主制御基板及び景品払い出し制御基板が一斉に動作
を開始するので制御の統一を図ることができる。この結
果、例えば、電源遮断時の直前に主制御基板から景品払
い出し制御基板に送信される入賞データ等が記憶保持さ
れたか否かの問題を発生させることなく、正確な景品払
い出しを行うことができるという優れた効果を有する。
In the gaming machine according to the third aspect of the present invention, when the storage holding operation is started by the storage holding means, the main control board and the prize payout control board start operating at the same time, so that the control is unified. be able to. As a result, accurate prize payout can be performed without causing a problem as to whether prize data and the like transmitted from the main control board to the prize payout control board immediately before power-off are stored or held, for example. It has an excellent effect.

【0013】請求項4に記載の遊技機は、記憶保持手段
が記憶保持する処理を実行したときにはリセット回路に
より必ず主制御基板及びサブ制御基板の動作の停止を実
行するよう構成したことを特徴とする請求項1乃至請求
項3に記載の遊技機である。
According to a fourth aspect of the present invention, the gaming machine is characterized in that the operation of the main control board and the sub-control board is always stopped by the reset circuit when the processing for storing and storing is executed by the storage and holding means. A gaming machine according to any one of claims 1 to 3.

【0014】前記構成を有する請求項4に記載の遊技機
は、記憶保持手段により記憶保持を実行されれば、主制
御基板及びサブ制御基板の動作の停止が必ずリセット回
路により実行される。これにより、瞬時の停電により電
圧が低下し記憶保持手段が実行された後、電源が復旧す
ることにより主制御基板及びサブ制御基板が再び動作を
直ちに再開するということはなく、一旦動作を停止した
後、電源投入時からの処理を手順通りに実行することが
できるという優れた効果を有する。この結果、制御の統
一を一層図ることができる。
In the gaming machine according to the fourth aspect of the present invention, if the memory holding means executes the memory holding, the operation of the main control board and the sub-control board is always stopped by the reset circuit. As a result, after the voltage is reduced due to an instantaneous power failure and the memory holding unit is executed, the main control board and the sub-control board do not immediately restart the operation again after the power supply is restored, but the operation is temporarily stopped. Thereafter, there is an excellent effect that the processing from power-on can be executed according to the procedure. As a result, the control can be further unified.

【0015】[0015]

【発明の実施の形態】以下に、本発明の好適な実施例を
図面に基づいて説明する。尚、本発明の実施の形態は、
下記の実施例に何ら限定されるものではなく、本発明の
技術的範囲に属する限り種々の形態を採り得ることはい
うまでもない。図1に示すように、本実施例のパチンコ
機10は、大きくは長方形の外枠11と前面枠12とか
らなり、外枠11の左隣に公知のカードリーダ(プリペ
イドカードユニット)13が設けられている。前面枠1
2は、左端上下のヒンジ14により外枠11に対し回動
可能に取り付けられている。前面枠12の下方には上皿
15が設けられ、この上皿15に貸出釦16、精算釦1
7及び残高表示部18が設けられている。カードリーダ
13のカード口19にプリペイドカードを挿入すると、
記憶された残高が残高表示部18に表示され、貸出釦1
6を押下すると遊技球の貸出しが実行され上皿15の払
い出し口より遊技球が排出される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings. Note that the embodiment of the present invention
It is needless to say that the present invention is not limited to the following embodiments, and can take various forms within the technical scope of the present invention. As shown in FIG. 1, the pachinko machine 10 according to the present embodiment includes a largely rectangular outer frame 11 and a front frame 12, and a known card reader (prepaid card unit) 13 is provided on the left of the outer frame 11. Have been. Front frame 1
2 is rotatably attached to the outer frame 11 by upper and lower hinges 14 on the left end. An upper plate 15 is provided below the front frame 12, and a lending button 16 and a settlement button 1 are provided on the upper plate 15.
7 and a balance display section 18 are provided. When a prepaid card is inserted into the card slot 19 of the card reader 13,
The stored balance is displayed on the balance display section 18, and the lending button 1
When 6 is pressed, the game balls are lent out and the game balls are discharged from the payout opening of the upper plate 15.

【0016】前面枠12には、窓状の金枠20が前面枠
12に対して解放可能に取り付けられている。この金枠
20には板ガラス21が二重にはめ込まれている。板ガ
ラス21の奥には遊技盤22が収納されている。上皿1
5の前面枠12下部には、下皿23が設けられ、下皿2
3の右側には発射ハンドル24が取り付けられている。
この発射ハンドル24の外周には、図示しない回動リン
グが擁され、時計方向に回動すれば遊技球を遊技盤22
上に発射することができる。上皿15と下皿23とは連
結されていて、上皿15が遊技球で満杯状態になれば下
皿23に遊技球を誘導するよう構成されている。
A window-shaped metal frame 20 is removably attached to the front frame 12. A sheet glass 21 is doubly fitted into the metal frame 20. A game board 22 is housed behind the glass sheet 21. Upper plate 1
5, a lower plate 23 is provided below the front frame 12, and the lower plate 2
A firing handle 24 is attached to the right side of 3.
A rotating ring (not shown) is provided on the outer periphery of the firing handle 24, and when rotated clockwise, a game ball can be played on the game board 22.
Can be fired on. The upper plate 15 and the lower plate 23 are connected, and are configured to guide game balls to the lower plate 23 when the upper plate 15 becomes full of game balls.

【0017】図2はパチンコ機10を裏側から見た裏面
図である。図示するように、前述した遊技盤22を脱着
可能に取り付ける機構盤26が前述した外枠11に収納
されている。この機構盤26には、上方から、球タンク
27,誘導樋28及び払出し装置29が設けられてい
る。この構成により、遊技盤22上の入賞口に遊技球の
入賞があれば球タンク27から誘導樋28を介して所定
個数の遊技球を払出し装置29により前述した上皿15
に排出することができる。また、機構盤26には主制御
基板30及び払出制御基板31が脱着可能に、遊技盤2
2には特別図柄表示装置32が、前面枠左下部には発射
制御基板33が、特別図柄表示装置32の左側に外部接
続端子基板50が、各々取り付けられている。
FIG. 2 is a back view of the pachinko machine 10 as viewed from the back. As shown in the figure, a mechanism board 26 to which the game board 22 described above is detachably attached is housed in the outer frame 11 described above. A ball tank 27, a guiding gutter 28, and a payout device 29 are provided on the mechanism board 26 from above. With this configuration, if there is a winning of a game ball in the winning opening on the game board 22, a predetermined number of game balls are delivered from the ball tank 27 via the guiding gutter 28 by the payout device 29 to the above-mentioned upper plate 15
Can be discharged. The main control board 30 and the payout control board 31 are detachably attached to the mechanism board 26.
2, a special symbol display device 32, a firing control board 33 on the lower left portion of the front frame, and an external connection terminal board 50 on the left side of the special symbol display device 32 are attached.

【0018】次に図3を用いて遊技盤22について説明
する。図3に示すように遊技盤22には、中央に特別図
柄表示装置32を構成するLCDパネルユニット(以
下、「LCD」という。)32a、その下部に第1種始
動口としての普通電動役物36、LCD32a上部の普
通図柄表示装置37、普通図柄表示装置37に表示され
る図柄の変動開始に用いられるLCD32aの左右の普
通図柄作動ゲート38及び39、普通電動役物36下部
の大入賞口40、盤面最下部のアウト口41、その他の
各種入賞口、風車及び図示しない遊技釘等が備えられて
いる。この構成により、前述した発射ハンドル24を回
動すれば発射制御基板33により駆動される発射モータ
33aが駆動されて上皿15上の遊技球がガイドレール
を介して遊技盤22上に発射される。発射された遊技球
が各入賞口に入賞すれば遊技球は盤面裏面にセーフ球と
して取り込まれ、入賞しなければアウト口41を介して
アウト球として同様に盤面裏面に取り込まれる。
Next, the game board 22 will be described with reference to FIG. As shown in FIG. 3, the gaming board 22 has an LCD panel unit (hereinafter, referred to as "LCD") 32a constituting a special symbol display device 32 in the center, and an ordinary electric accessory as a first type starting port below the LCD panel unit 32a. 36, an ordinary symbol display device 37 on the upper part of the LCD 32a, ordinary symbol operation gates 38 and 39 on the left and right of the LCD 32a used for starting the change of the symbol displayed on the ordinary symbol display device 37, and a special winning opening 40 below the ordinary electric accessory 36. An opening 41 at the bottom of the board, other winning ports, a windmill, a game nail (not shown), and the like are provided. With this configuration, when the above-described firing handle 24 is rotated, the firing motor 33a driven by the firing control board 33 is driven, and the game ball on the upper plate 15 is fired on the game board 22 via the guide rail. . If the launched game ball wins in each winning opening, the game ball is taken in as a safe ball on the back surface of the board, and if not won, it is similarly taken in as an out ball via the out port 41 on the back surface of the board.

【0019】続いて前述したパチンコ機10の電気的構
成を図4のブロック図を用いて説明する。パチンコ機1
0の電気回路は、図示するように、前述した主制御基板
30、払出制御基板31、特別図柄表示装置32、発射
制御基板33、ランプ制御基板34及び音制御基板35
等から構成されている。尚、この回路図には、信号の受
け渡しを行うために所謂中継基板等は記載していない。
Next, the electrical configuration of the pachinko machine 10 will be described with reference to the block diagram of FIG. Pachinko machine 1
0, the main control board 30, the payout control board 31, the special symbol display device 32, the emission control board 33, the lamp control board 34, and the sound control board 35 as described above.
And so on. The circuit diagram does not show a so-called relay board or the like for transferring signals.

【0020】主制御基板30は、遊技制御プログラムを
記憶したROM及び演算等の作業領域として働くRAM
を内蔵した8ビットワンチップマイコンを中心とした論
理演算回路として構成され、この他各基板又は各種スイ
ッチ類及び各種アクチェータ類との入出力を行うための
外部入出力回路も設けられている。主制御基板30の入
力側には、第1種始動口スイッチ36a、普通図柄作動
スイッチ38a及び39a、役物連続作動スイッチ(以
下、単に「Vスイッチ」と呼ぶ)40a、カウントスイ
ッチ40b、満タンスイッチ43、補給スイッチ44、
複数のその他入賞口スイッチ45、玉抜スイッチ46等
が接続されている。また、出力側には、大入賞口ソレノ
イド40c、Vソレノイド40b、普通役物ソレノイド
36b及び外部接続端子基板50等が接続されている。
The main control board 30 includes a ROM storing a game control program and a RAM serving as a work area for operations and the like.
And an external input / output circuit for inputting / outputting data from / to each board or various switches and various actuators. On the input side of the main control board 30, a first-type starting port switch 36a, ordinary symbol operation switches 38a and 39a, an accessory continuous operation switch (hereinafter, simply referred to as "V switch") 40a, a count switch 40b, a full tank Switch 43, supply switch 44,
A plurality of other winning port switches 45, ball ejection switches 46, and the like are connected. On the output side, a special winning opening solenoid 40c, a V solenoid 40b, a normal accessory solenoid 36b, an external connection terminal board 50, and the like are connected.

【0021】第1種始動スイッチ36aは前述した遊技
盤22上の普通電動役物36内、普通図柄作動スイッチ
38a及び39aは各々普通図柄作動ゲート38及び3
9内、Vスイッチ40aは大入賞口40内の特定領域
内、同じくカウントスイッチ40bは大入賞口40
内、、満タンスイッチ43は下皿16内、補給スイッチ
44は球タンク27内、その他入賞口スイッチ45は普
通電動役物36及び大入賞口40以外の盤面上の各々の
入賞口、玉抜スイッチ46は払出し装置29の近傍に各
々取り付けられている。ここで、Vスイッチ40aは大
入賞口40内に入賞した遊技球が特別装置作動領域(以
下、「特別領域」という。)を通過したことを、カウン
トスイッチ40bは大入賞口40内に入賞する全ての遊
技球を、満タンスイッチ43は下皿16内に遊技球が満
タン状態になったことを、補給スイッチ44は球タンク
27内に遊技球が存在することを、その他入賞口スイッ
チ45は普通電動役物36及び大入賞口40以外の盤面
上の各々の入賞口に遊技球が入賞したことを、玉抜スイ
ッチ46は玉抜操作ボタンが押下されたことを各々検出
するためのものである。また、出力側に接続された大入
賞口ソレノイド40cは大入賞口40、Vソレノイドは
大入賞口40内の特別領域、普通役物ソレノイド36b
は普通電動役物36の開閉に各々使用されるものであ
る。
The first type start switch 36a is provided in the ordinary electric accessory 36 on the game board 22, and the ordinary symbol actuation switches 38a and 39a are arranged in the ordinary symbol actuation gates 38 and 3, respectively.
9, the V switch 40a is in a specific area within the special winning opening 40, and the count switch 40b is also in the special winning opening 40.
The full tank switch 43 is inside the lower plate 16, the refill switch 44 is inside the ball tank 27, and the other prize port switch 45 is each prize port on the board other than the ordinary electric accessory 36 and the big prize port 40, The switches 46 are respectively mounted near the payout devices 29. Here, the V switch 40a counts that the game ball winning in the special winning opening 40 has passed through the special device operation area (hereinafter, referred to as “special area”), and the count switch 40b wins in the special winning opening 40. The full switch 43 indicates that all the game balls are full in the lower plate 16, the supply switch 44 indicates that the game balls are present in the ball tank 27, and other winning port switches 45. The ball switch 46 is for detecting that the ball has been pressed, and the ball switch 46 is for detecting that the ball removal operation button has been pressed, respectively. It is. The special winning opening solenoid 40c connected to the output side is a special winning opening 40, the V solenoid is a special area in the special winning opening 40, and a normal accessory solenoid 36b.
Are normally used for opening and closing the electric accessory 36, respectively.

【0022】特別図柄表示装置32は、前述したLCD
32aと、このLCD32aを駆動制御する図柄表示装
置制御基板(以下、単に「図柄制御基板」(「画像制御
基板」ともいう。)という。)32b及びバックライト
及びインバータ基板等の付属ユニットから構成されてい
る。図柄制御基板32bは、前述した主制御基板30と
同様8ビットワンチップマイコンを中心とした論理演算
回路として構成されている。
The special symbol display device 32 is the aforementioned LCD
32a, a symbol display device control board (hereinafter simply referred to as a "symbol control board") 32b for driving and controlling the LCD 32a, and auxiliary units such as a backlight and an inverter board. ing. The symbol control board 32b is configured as a logic operation circuit centered on an 8-bit one-chip microcomputer similarly to the main control board 30 described above.

【0023】払出制御基板31は、主制御基板30と同
様マイクロコンピュータを用いた論理演算回路として構
成され、その入力回路には賞球払出スイッチ31a及び
貸玉払出スイッチ31bが接続され、出力回路には玉切
モータ31c及び玉貸モータ31dが接続されている。
また、払出制御基板31には、前述したカードリーダ1
3が双方向に接続され、カードリーダ13にはCR精算
表示基板47が接続されている。賞球払出スイッチ31
aは、主制御基板30にも接続されている。玉切モータ
31c及び玉貸モータ31dは、前述した払出装置29
に設けられ、誘導樋28から供給される遊技球を下方に
所定個数流下させるものである。玉切モータ31cから
払い出される遊技球は賞球払出スイッチ31aにより検
出され、玉貸モータ31dから払い出される遊技球は貸
玉払出スイッチ31bにより検出される。CR精算表示
基板47は、前述した上皿15の貸出釦16、精算釦1
7及び残高表示部18等から構成されている。尚、CR
精算表示基板47を払出制御基板31に接続する構成と
しても良い。
The payout control board 31 is configured as a logical operation circuit using a microcomputer similarly to the main control board 30, and has an input circuit connected to a prize ball payout switch 31a and a ball lending payout switch 31b, and connected to an output circuit. Is connected to a ball cutting motor 31c and a ball lending motor 31d.
The payout control board 31 includes the card reader 1 described above.
3 are connected bidirectionally, and the card reader 13 is connected to a CR settlement display board 47. Prize ball payout switch 31
a is also connected to the main control board 30. The ball cutting motor 31c and the ball lending motor 31d are connected to the payout device 29 described above.
And a predetermined number of game balls supplied from the guide gutter 28 are caused to flow downward. The game balls paid out from the ball cutting motor 31c are detected by the prize ball payout switch 31a, and the game balls paid out from the ball lending motor 31d are detected by the ball lending payout switch 31b. The CR settlement display board 47 is provided with the rent button 16 and the settlement button 1 of the upper plate 15 described above.
7 and a balance display section 18 and the like. In addition, CR
A configuration in which the settlement display board 47 is connected to the payout control board 31 may be adopted.

【0024】前記構成により主制御基板30から賞球払
い出し指令のデータが送信されると、このデータを受信
した払出制御基板31は、未払の賞球データに送信され
たデータが示す賞球個数を加算して新たな賞球データと
して記憶し、所定個数の遊技球を賞球として払い出した
後に賞球払出スイッチ31aにより検出された遊技球を
記憶した賞球データから減算処理を実行して新たな賞球
データとし、この賞球データの値が零になるまで払い出
し処理を実行する。一方、CR精算表示基板47の貸出
釦16を押下すると、100円の場合はカードリーダ1
3から払出制御基板31に1パルスの信号が送信され、
500円の場合には5パルスの信号が送信される。払出
制御基板31は、1パルスの信号に対して25個の遊技
球が貸玉払出スイッチ31bにより検出されるまで玉貸
モータ31dを駆動制御して貸し玉を払い出す処理を実
行する。
When the data of the prize ball payout command is transmitted from the main control board 30 according to the above configuration, the payout control board 31 receiving this data sets the number of prize balls indicated by the data transmitted to the unpaid prize ball data. Is added and stored as new prize ball data. After a predetermined number of game balls are paid out as prize balls, subtraction processing is executed from the prize ball data storing the game balls detected by the prize ball payout switch 31a to newly execute the process. The payout process is executed until the value of the award ball data becomes zero. On the other hand, when the rental button 16 of the CR settlement display board 47 is pressed, the card reader 1
3 sends a one-pulse signal to the payout control board 31;
In the case of 500 yen, a signal of 5 pulses is transmitted. The payout control board 31 executes a process of paying out a lending ball by controlling the drive of the ball lending motor 31d until 25 game balls are detected by the ball lending switch 31b in response to a signal of one pulse.

【0025】発射制御基板33は、遊技者が操作する発
射ハンドル24の回動量に応じて発射モータ33aを駆
動制御するものであり、その他遊技者が発射停止スイッ
チ24bを押下したとき発射を停止させたり、発射ハン
ドル24に内蔵された前記タッチスッチ24aがオン状
態のときタッチランプ48を点灯させるためのものであ
る。タッチスイッチ24aは発射ハンドル24に内蔵さ
れ遊技者が発射ハンドル24に触れていることを検出す
る。
The firing control board 33 controls the driving of the firing motor 33a in accordance with the amount of rotation of the firing handle 24 operated by the player, and stops firing when the player presses the firing stop switch 24b. Or to turn on the touch lamp 48 when the touch switch 24a built in the firing handle 24 is in an on state. The touch switch 24a is built in the firing handle 24 and detects that a player is touching the firing handle 24.

【0026】ランプ制御基板34は主としてトランジス
タ等の駆動素子から構成されており、主制御基板30か
らの指令を受けて普通図柄表示装置37、大当たりラン
プやエラーランプ等のランプ類及びLED等の各種ラン
プ類を点灯表示させるためのものである。
The lamp control board 34 is mainly composed of a driving element such as a transistor, and receives a command from the main control board 30 to form a normal symbol display device 37, various kinds of lamps such as a jackpot lamp and an error lamp, and various kinds of LEDs and the like. It is for lighting and displaying lamps.

【0027】音制御基板35は音源IC及びアンプ等か
ら構成されており、主制御基板30の指令を受けてスピ
ーカ49を駆動制御するためのものである。
The sound control board 35 comprises a sound source IC, an amplifier and the like, and is for driving and controlling the speaker 49 in response to a command from the main control board 30.

【0028】前述した特別図柄表示装置32、賞球制御
基板31、発射制御基板33、ランプ制御基板34及び
音制御基板35への送信は、主制御基板30からのみ送
信することができるよう一方向通信の回路として構成さ
れている。この一方向通信の回路は、インバータ回路又
はラッチ回路を用いて具現化することができる。
The transmission to the special symbol display device 32, the prize ball control board 31, the launch control board 33, the lamp control board 34, and the sound control board 35 is performed in one direction so that it can be transmitted only from the main control board 30. It is configured as a communication circuit. This one-way communication circuit can be embodied using an inverter circuit or a latch circuit.

【0029】前記主制御基板30、払出制御基板31、
図柄制御基板32b、発射制御基板33、ランプ制御基
板34及び音制御基板35等へは、図5に示すように、
電源回路55から各種電源が供給されている。電源回路
55は、24V交流電源からDC32V、DC12V、
DC5V、更にコンデンサによりDC5Vのバックアッ
プ電源を生成し、各制御基に必要な電源を供給するよう
構成されている。DC5Vのバックアップ電源は、主制
御基板30と払出制御基板31に供給されている。
The main control board 30, the payout control board 31,
As shown in FIG. 5, the symbol control board 32b, the firing control board 33, the lamp control board 34, the sound control board 35, etc.
Various power supplies are supplied from the power supply circuit 55. The power supply circuit 55 includes a 24 V AC power supply and 32 V DC, 12 V DC,
It is configured to generate a backup power supply of DC5V and DC5V by a capacitor and supply necessary power supply to each control base. The DC 5 V backup power is supplied to the main control board 30 and the payout control board 31.

【0030】ここで、図6に示すように、電源回路55
には、投入時リセット回路60、バックアップ電圧監視
回路61、タイマ1回路62、タイマ2回路63及び遮
断時リセット回路64が備えられている。バックアップ
電圧監視回路61の出力側は、主制御基板30のCPU
65の強制割り込み端子NMI及び払出制御基板31の
CPU66の強制割り込み端子NMIに接続されてい
る。主制御基板30のCPU65のリセット端子RES
には、遮断時リセット回路64とタイマ2回路63とが
オア回路67を介して接続されている。払出制御基板3
1のCPU66のリセット端子RESには、遮断時リセ
ット回路64とタイマ1回路62とがオア回路68を介
して接続されている。図柄制御基板32bのCPU69
のリセット端子RESには、遮断時リセット回路64と
投入時リセット回路60とがオア回路70を介して接続
されている。同様に、図示はしないが、発射制御基板3
3、ランプ制御基板34及び音制御基板にも、遮断時リ
セット回路64と投入時リセット回路60とがオア回路
を介して接続されている。尚、前述したように、5Vバ
ックアップ電源は、主制御基板30のCPU64のバッ
クアップ端子VBB、及び払出制御基板31のCPU6
5のバックアップ端子VBBに接続されている。
Here, as shown in FIG.
Is provided with a power-on reset circuit 60, a backup voltage monitoring circuit 61, a timer 1 circuit 62, a timer 2 circuit 63, and a power-off reset circuit 64. The output side of the backup voltage monitoring circuit 61 is the CPU of the main control board 30
65 and the forced interrupt terminal NMI of the CPU 66 of the payout control board 31. Reset terminal RES of CPU 65 of main control board 30
, A shutdown reset circuit 64 and a timer 2 circuit 63 are connected via an OR circuit 67. Dispensing control board 3
A reset terminal RES of one CPU 66 is connected to a reset circuit 64 for shut-down and a timer 1 circuit 62 via an OR circuit 68. CPU 69 of the symbol control board 32b
The reset circuit RES is connected to the reset terminal RES via the OR circuit 70. Similarly, although not shown, the firing control board 3
3. The shut-off reset circuit 64 and the turn-on reset circuit 60 are also connected to the lamp control board 34 and the sound control board via an OR circuit. As described above, the 5V backup power supply is connected to the backup terminal VBB of the CPU 64 of the main control board 30 and the CPU 6 of the payout control board 31.
5 backup terminal VBB.

【0031】リセット1回路60は、図7に示すよう
に、電圧監視IC8、抵抗器R38、R39及び40、
バイパスコンデンサC22及びC23等から構成されて
いる。電圧監視IC8の入力端子であるVS端子には、
抵抗器R39とR40とで分圧したDC12Vの電源が
供給され、出力端子であるRESET端子は、抵抗器R
38でDC5Vにプルアップされている。前記構成によ
り電圧監視IC8の出力端子であるRESET端子は、
DC12V電源の電圧が7.20〜7.75V以下に低
下すると、出力するリセット信号1を、ハイレベルから
ロウレベルに変化させる。
As shown in FIG. 7, the reset 1 circuit 60 comprises a voltage monitoring IC 8, resistors R38, R39 and 40,
It is composed of bypass capacitors C22 and C23 and the like. The VS terminal, which is the input terminal of the voltage monitoring IC 8,
The power of DC12V divided by the resistors R39 and R40 is supplied, and the RESET terminal as an output terminal is connected to the resistor R
At 38, it is pulled up to 5 VDC. With the above configuration, the RESET terminal, which is the output terminal of the voltage monitoring IC 8,
When the voltage of the DC 12 V power supply falls to 7.20 to 7.75 V or less, the output reset signal 1 is changed from a high level to a low level.

【0032】タイマ1回路62は、リセット回路60が
出力するリセット信号1を、ハイレベルからロウレベル
に変化させたときから所定時間(本具体例では、100
ms)経過後に出力するリセット信号2をハイレベルか
らロウレベルに変化させる遅延か回路として構成されて
いる。タイマ2回路63は、リセット回路60が出力す
るリセット信号1を、ハイレベルからロウレベルに変化
させたときから所定時間(本具体例では、300ms)
経過後に出力するリセット信号3をハイレベルからロウ
レベルに変化させる遅延か回路として構成されている。
The timer 1 circuit 62 outputs a reset signal 1 output from the reset circuit 60 from a high level to a low level for a predetermined time (in this specific example, 100
ms), a delay circuit for changing the reset signal 2 output from the high level to the low level after the lapse of ms has been formed. The timer 2 circuit 63 is a predetermined time (300 ms in this specific example) from when the reset signal 1 output from the reset circuit 60 is changed from the high level to the low level.
A delay circuit for changing the reset signal 3 output after the elapse from the high level to the low level is configured as a circuit.

【0033】バックアップ電圧監視回路61は、図8に
示すように、コンパレータIC2A、抵抗器R51〜R
55等から構成されている。コンパレータIC2Aのマ
イナス入力端子には、抵抗器R53とR54とで分圧し
たDC5Vの電源が供給され、プラス入力端子には、抵
抗器R51とR52とで分圧したDC12Vの電源が供
給され、出力端子は抵抗器R55でDC5Vにプルアッ
プされている。前記構成によりコンパレータIC2Aの
出力端子は、DC12V電源の電圧が8.00〜9.2
3V以下に低下すると、出力するバックアップ信号を、
ハイレベルからロウレベルに変化させる。
As shown in FIG. 8, the backup voltage monitoring circuit 61 includes a comparator IC 2A and resistors R51 to R51.
55 and the like. The minus input terminal of the comparator IC2A is supplied with DC5V power divided by resistors R53 and R54, and the plus input terminal is supplied with DC12V power divided by resistors R51 and R52. The terminal is pulled up to 5 VDC by a resistor R55. With the above configuration, the output terminal of the comparator IC2A is connected to a DC12V power supply voltage of 8.00 to 9.2
When the voltage drops below 3V, the output backup signal is
Change from high level to low level.

【0034】遮断時リセット回路64は、バックアップ
電圧監視回路61が出力するバックアップ信号を、ハイ
レベルからロウレベルに変化させたときから所定時間
(本具体例では、100ms)経過後に出力するリセッ
ト信号4をハイレベルからロウレベルに変化させる遅延
回路として構成されている。
The shutdown reset circuit 64 outputs the reset signal 4 which is output after a predetermined time (100 ms in this specific example) has elapsed since the backup signal output from the backup voltage monitoring circuit 61 was changed from the high level to the low level. The delay circuit changes from a high level to a low level.

【0035】前記構成により、パチンコ機10に電源が
投入されたときの主制御基板30、払出制御基板31、
払出制御基板31以外のその他のサブ制御基板、即ち、
図柄制御基板32b、発射制御基板33、ランプ制御基
板34及び音制御基板35、の各々のCPUの動作又は
制御動作の立ち上がり状態を、図9に示すタイミングチ
ャートに従って説明する。パチンコ機10に電源が投入
されると、電源基板55によりDC32V、DC12
V、バッテリバックアップ電源(VBB)であるDC5
Vが生成される。この生成された各電源は各制御基板に
供給されるが、投入時リセット回路60、タイマ1回路
62及びタイマ2回路63の働きにより図柄制御基板3
2bを含む各サブ制御基板、払出制御基板31及び主制
御基板30は次のように動作の立ち上げ処理を行う。
With the above configuration, the main control board 30, the payout control board 31, and the
Other sub-control boards other than the payout control board 31, ie,
The start-up state of the operation or control operation of each of the CPUs of the symbol control board 32b, the emission control board 33, the lamp control board 34, and the sound control board 35 will be described with reference to the timing chart shown in FIG. When the pachinko machine 10 is powered on, the power supply board 55
V, DC5 which is a battery backup power supply (VBB)
V is generated. Each of the generated power is supplied to each control board, and the symbol reset board 60, the timer 1 circuit 62, and the timer 2 circuit 63 are operated by the power-on reset circuit 60, the timer 2 circuit 63, and the like.
Each sub-control board including 2b, the pay-out control board 31, and the main control board 30 perform an operation start-up process as follows.

【0036】図9に示すように、電源基板55に電源が
投入されると(ポイントP1)、DC12V電源の電圧
は放物線を描いて漸次0Vから12Vに立ち上がる。こ
の漸次立ち上がるDC12V電源の電圧が、基準値LV
2(本具体例では、7.20〜7.75V ポイントP
2)になった所定時間経過後に投入時リセット回路60
の出力信号であるリセット信号1がロウレベルからハイ
レベルとなる。これにより、払出制御基板31を除く図
柄制御基板32b等の各サブ制御基板は、リセット状態
を解除し制御に係る動作を立ち上げる(ポイントP
3)。投入時リセット回路60は、DC12V電源が基
準値LV2になっても直ちにリセット信号1を出力する
わけではなく、バックアップ電源VBBによるバックア
ップ開始のタイミングより後に立ち上がるよう本具体例
では、約100ms(パワーオンリセット巾)後にリセ
ット信号1を出力するよう構成されている。
As shown in FIG. 9, when power is supplied to the power supply board 55 (point P1), the voltage of the DC 12V power supply gradually rises from 0V to 12V in a parabolic manner. The voltage of the gradually rising DC12V power supply is equal to the reference value LV.
2 (in this specific example, 7.20 to 7.75 V point P
After a predetermined time elapses in 2), the closing reset circuit 60
The reset signal 1 which is the output signal of the above changes from the low level to the high level. Thereby, each sub-control board such as the symbol control board 32b except the payout control board 31 releases the reset state and starts the operation related to the control (point P).
3). The power-on reset circuit 60 does not immediately output the reset signal 1 even when the DC12V power supply reaches the reference value LV2, and in this specific example, the power-on reset circuit 60 is activated for about 100 ms (power on The reset signal 1 is output after (reset width).

【0037】タイマ1回路62は、DC12V電源の電
圧が基準値LV2になってから約200ms経過後、即
ち、投入時リセット回路60の出力するリセット信号1
がロウレベルからハイレベルになってから100ms経
過後に出力するリセット信号2をロウレベルからハイレ
ベルとする。リセット信号2を入力する払出制御基板3
1のCPU66は、リセット信号2がハイレベルとなっ
たときから約320msの時間をかけて正常なプログラ
ムであるか否かのセキュリィティチェックを実行し、こ
の後に払い出し等に係る制御を実行する。従って、払出
制御基板31のCPU66は、DC12V電源の電圧が
基準値LV2になってから約520ms後(ポイントP
4)に動作を立ち上げることになる。タイマ2回路63
は、DC12V電源の電圧が基準値LV2になってから
約400ms経過後、即ち、投入時リセット回路60の
出力するリセット信号1がロウレベルからハイレベルに
なってから300ms経過後に出力するリセット信号3
をロウレベルからハイレベルとする。リセット信号3を
入力する主制御基板30のCPU65は、リセット信号
3がハイレベルとなったときから約200msの時間を
かけて正常なプログラムであるか否かのセキュリィティ
チェックを実行し、この後に入賞検知等に係る制御を実
行する。従って、主制御基板30のCPU65は、DC
12V電源の電圧が基準値LV2になってから約600
ms後(ポイントP5)に動作を立ち上げることにな
る。
The timer 1 circuit 62 outputs the reset signal 1 output from the reset circuit 60 at the time when about 200 ms has elapsed since the voltage of the DC 12 V power supply became the reference value LV2.
Is changed from the low level to the high level after a lapse of 100 ms from the low level to the high level. Dispensing control board 3 for inputting reset signal 2
The first CPU 66 executes a security check to determine whether or not the program is a normal program in about 320 ms from the time when the reset signal 2 becomes high level, and thereafter executes control relating to payout and the like. Therefore, the CPU 66 of the payout control board 31 determines that about 520 ms after the voltage of the DC 12V power supply has reached the reference value LV2 (point P).
The operation is started in 4). Timer 2 circuit 63
Is a reset signal 3 that is output approximately 400 ms after the voltage of the DC 12 V power supply reaches the reference value LV2, that is, 300 ms after the reset signal 1 output from the power-on reset circuit 60 changes from the low level to the high level.
From the low level to the high level. The CPU 65 of the main control board 30 to which the reset signal 3 is input performs a security check as to whether or not the program is normal, taking about 200 ms from the time when the reset signal 3 becomes high level. Control related to detection and the like is executed. Therefore, the CPU 65 of the main control board 30
About 600 after the voltage of the 12V power supply reaches the reference value LV2
After a lapse of ms (point P5), the operation is started.

【0038】これより、主制御基板30のCPU65が
ROMに書き込まれたプログラムに従って遊技の制御を
実行開始するときには、各サブ制御基板は既に遊技の制
御を実行している。この結果、電源投入後直ちに、主制
御基板30のCPU65が各サブ制御基板にデータを送
信しても、各サブ制御基板は本来の制御を実行している
ので確実にデータを受信することができる。
Thus, when the CPU 65 of the main control board 30 starts executing the control of the game according to the program written in the ROM, each sub-control board has already executed the control of the game. As a result, even if the CPU 65 of the main control board 30 transmits data to each sub-control board immediately after the power is turned on, each sub-control board can reliably receive data because each sub-control board is performing the original control. .

【0039】次にパチンコ遊技機10への電源投入が遮
断されるときの動作を、図10に示すタイミングチャー
トに従って説明することにする。パチンコ遊技機10へ
の電源投入が遮断されると(ポイントP6)、電源基板
55で生成されるDC12Vの電源電圧は、遮断直後の
低下が著しいもののその後はほぼリニアに低下してゆき
所定時間後に0Vとなる。このリニアに漸減してゆく途
中で、基準電圧LV1(本具体例では、8.00〜9.
23V)に至ると(ポイントP7)、電源基板55のバ
ックアップ電圧監視回路61のバックアップ信号1は、
ハイレベルからロウレベルに変化する。これにより、主
制御基板30のCPU65及び払出制御基板31のCP
U66の各強制割り込み端子NMIがロウレベルとな
り、CPU65及び66にノンマスカブルインターラプ
トがかかることになる。これにより、主制御基板30の
CPU65は、現状のゲーム状態を示すデータを待避
し、その後RAMへのアクセスを禁止することができ
る。払出制御基板31のCPU66は、現状の賞球払い
出し状態及び玉貸しの払い出し状態を示すデータを待避
し、その後RAMへのアクセスを禁止することができ
る。
Next, the operation when the power supply to the pachinko gaming machine 10 is cut off will be described with reference to the timing chart shown in FIG. When the power supply to the pachinko gaming machine 10 is cut off (point P6), the power supply voltage of DC12V generated by the power supply board 55 drops sharply immediately after the cut-off, but thereafter drops substantially linearly, and after a predetermined time. It becomes 0V. In the course of the linear gradual decrease, the reference voltage LV1 (8.00-9.
23V) (point P7), the backup signal 1 of the backup voltage monitoring circuit 61 of the power supply board 55 becomes
Change from high level to low level. Thus, the CPU 65 of the main control board 30 and the CP of the payout control board 31
Each forced interrupt terminal NMI of U66 becomes low level, and CPUs 65 and 66 are subjected to non-maskable interrupt. As a result, the CPU 65 of the main control board 30 can save the data indicating the current game state and prohibit access to the RAM thereafter. The CPU 66 of the payout control board 31 saves the data indicating the current winning ball payout state and the ball lending payout state, and thereafter can prohibit access to the RAM.

【0040】遮断時リセット回路64は、バックアップ
電圧監視回路61が出力するバックアップ信号1がハイ
レベルからロウレベルに変化する信号の立ち下げ時から
約100ms後に出力するリセット信号4をハイレベル
からロウレベルに変化させる(ポイントP8)。これに
より、主制御基板30のCPU65、払出制御基板31
のCPU66、図柄制御基板32bのCPU69、その
他サブ制御基板は、一斉に動作を停止させる。ここで、
前述したように、主制御基板30及び払出制御基板31
各々のRAMはバッテリバックアップされており、電源
遮断時もRAMに記憶されたデータは所定時間(本具体
例では、約3日間)記憶保持される。
The shut-down reset circuit 64 changes the reset signal 4 output from the high level to the low level about 100 ms after the fall of the signal at which the backup signal 1 output from the backup voltage monitoring circuit 61 changes from the high level to the low level. (Point P8). Thereby, the CPU 65 of the main control board 30 and the payout control board 31
The CPU 66 of the symbol control board 32b, the CPU 69 of the symbol control board 32b, and the other sub-control boards stop their operations all at once. here,
As described above, the main control board 30 and the payout control board 31
Each RAM is backed up by a battery, and the data stored in the RAM is stored and held for a predetermined time (about three days in this specific example) even when the power is turned off.

【0041】前述したように、電源投入が遮断される場
合、各制御基板が一斉にリセットされる。しかも、バッ
クアップ電圧監視回路61が出力するバックアップ信号
1がハイレベルからロウレベルに変化してから約100
ms後に必ずリセットされる。これにより、制御の統一
化を図ることができ、主制御基板30が動作を停止して
いるにも係わらず発射モータが駆動しているという弊害
を未然に防止することができる。
As described above, when the power is turned off, each control board is reset at the same time. In addition, after the backup signal 1 output from the backup voltage monitoring circuit 61 changes from the high level to the low level, it takes about 100
It is always reset after ms. Thereby, control can be unified, and the problem that the firing motor is driven even when the main control board 30 has stopped operating can be prevented beforehand.

【0042】次に前述した構成を有する本具体例の動作
を、電源投入時及び電源遮断時について説明し、電源投
入後から電源が遮断されるまでの処理は従来と同様なの
で詳細な説明は割愛する。ここでは、便宜上先ず、電源
遮断時の処理を図11に示すフローチャートに従って説
明することにする。図11に示すフローチャートは、主
制御基板30のCPU65及び払出制御基板31のCP
U66により実行される処理であり、各々のCPUの強
制割り込み端子NMIがハイレベルからロウレベルに変
化する信号の立ち下げ時に実行される処理である。CP
U65及びCPU66により実行される処理が本ルーチ
ンに移行すると、先ず、RAMの複数の所定領域に所定
値55Hを書き込む処理が為される(ステップS10
0)。書き込まれる所定値は、如何なる値でも良いが、
1バイト中の各々のビットが交互に「1」と「0」とに
なる55H又はAAHが好ましい。
Next, the operation of this embodiment having the above-described configuration will be described when the power is turned on and when the power is turned off. Since the processing from turning on the power to turning off the power is the same as the conventional one, a detailed description is omitted. I do. Here, for the sake of convenience, the process at the time of power shutdown will be described first with reference to the flowchart shown in FIG. The flowchart shown in FIG. 11 is based on the CPU 65 of the main control board 30 and the CP of the payout control board 31.
This is a process executed by U66, and is executed when the signal at which the forced interrupt terminal NMI of each CPU changes from high level to low level falls. CP
When the process executed by the U65 and the CPU 66 shifts to this routine, first, a process of writing a predetermined value 55H to a plurality of predetermined regions of the RAM is performed (step S10).
0). The predetermined value to be written may be any value,
55H or AAH in which each bit in one byte alternately becomes "1" and "0" is preferable.

【0043】RAMの所定領域に所定値が書き込まれた
後、データの待避が実行される(ステップS110)。
このデータの待避処理は、主制御基板30では現状のゲ
ームの進行状況、例えば、高確率中であるか否か、大当
たり中であるか否か、特別図柄表示装置で図柄変動中で
あるか否か、保留記憶が何個あるか否か等のゲームの進
行状況を示す各データをRAMの所定領域に書き込む処
理である。一方、払出制御基板31では、現状の賞球個
数の払い出し状態及び貸し球の払い出し状態を示す各デ
ータをRAMの所定領域に書き込む処理である。この待
避処理は、現状の状態を常にRAMの所定領域に書き込
むアルゴリズムであれば、特にこの処理を実行する構成
としなくても良い。データの待避が実行されると、次に
RAMへのアクセスが禁止される(ステップS12
0)。
After a predetermined value is written in a predetermined area of the RAM, data saving is performed (step S110).
The data saving processing is performed by the main control board 30 on the current progress of the game, for example, whether or not a high probability is being played, whether or not a big hit is being made, or whether or not a symbol is being changed on the special symbol display device. Alternatively, this is a process of writing data indicating the progress of the game, such as how many pending memories are present, in a predetermined area of the RAM. On the other hand, the payout control board 31 is a process of writing each data indicating the current payout state of the number of winning balls and the payout state of the loaned balls in a predetermined area of the RAM. This save processing need not be configured to execute this processing as long as the algorithm always writes the current state to a predetermined area of the RAM. When the data is saved, access to the RAM is prohibited next (step S12).
0).

【0044】このRAMへのアクセス禁止処理は、電源
電圧の不安定な状態でのRAMへの書き込みを禁止する
ことにより、待避するデータの正確性及び確実性を高め
るためである。RAMへのアクセスが禁止されると、リ
セット端子RESがローレベルに低下するのを待つ処理
が実行される(ステップS130)。本具体例では、強
制割り込みが実行されると、その後に電源が復旧しても
遮断時リセット回路64により必ず所定時間後にリセッ
ト処理が実行される。これにより、電源が不安定な状態
で強制割り込みの実行と復旧処理とが交互に繰り返され
るという弊害を未然に防止することができる。
The process of prohibiting access to the RAM is intended to improve the accuracy and certainty of data to be saved by prohibiting writing to the RAM when the power supply voltage is unstable. When the access to the RAM is prohibited, a process of waiting for the reset terminal RES to fall to the low level is executed (step S130). In this specific example, when the forced interrupt is executed, the reset processing at shutdown always executes the reset process after a predetermined time even if the power is restored thereafter. As a result, it is possible to prevent a problem that the execution of the forced interrupt and the recovery process are alternately repeated in a state where the power supply is unstable.

【0045】ここで、本具体例では、バックアップ電圧
監視回路61が出力するバックアップ信号1がハイレベ
ルからロウレベルに変化してから約100ms後にリセ
ット信号4を出力するよう構成したが、この100ms
の時は次のようにして算出されたものである。払出制御
基板31のCPU66は、割り込み端子NMIがロウレ
ベルになったときから前述した停電処理ルーチンを実行
するが、このとき玉切モータ31c及び玉貸モータ31
dの駆動も停止する。これらのモータの駆動が停止する
直前に払い出された遊技球があるときには、この落下中
の遊技球を賞球払出スイッチ31a又は貸玉払出スイッ
チ31bにより検知する必要が有る。従って、モータの
駆動を停止したときに落下中の遊技球を各検出スイッチ
により必ず検出できる時間を確保する必要がある。一
方、この時間をあまり長く確保すると、IC駆動用の5
V電源の電圧が低下し各検出スイッチにより検出できな
くなる可能性がある。そこで、この両者の兼ね合いによ
り本具体例では約100msと設定したのである。従っ
て、各モータから検出スイッチまでの距離及び電圧の低
下状態から適宜変更しても良い。要は、割り込み端子N
MIがロウレベルになったときからICの駆動が保障さ
れている時間内に落下中の遊技球を検出する時間を確保
する構成とすれば良い。
In this embodiment, the reset signal 4 is output approximately 100 ms after the backup signal 1 output from the backup voltage monitoring circuit 61 changes from the high level to the low level.
Is calculated as follows. The CPU 66 of the payout control board 31 executes the above-described power failure processing routine from when the interrupt terminal NMI becomes low level. At this time, the ball cutting motor 31c and the ball rental motor 31
The driving of d also stops. When there is a game ball paid out immediately before the drive of these motors stops, it is necessary to detect the falling game ball by the prize ball payout switch 31a or the ball lending payout switch 31b. Therefore, it is necessary to secure a time period during which the detecting switch can detect a falling game ball when the driving of the motor is stopped. On the other hand, if this time is secured too long, 5
There is a possibility that the voltage of the V power supply is reduced and cannot be detected by each detection switch. Therefore, in this specific example, it is set to about 100 ms in consideration of these two. Therefore, the distance from each motor to the detection switch and the voltage drop state may be appropriately changed. In short, interrupt terminal N
The configuration may be such that a time period for detecting a falling game ball is secured within a time period in which the driving of the IC is guaranteed from the time when MI becomes low level.

【0046】次に電源投入時の処理について説明する。
電源が投入され、セキュリティチェックが終了すると、
主制御基板30のCPU65は、図12に示す「電源投
入時ルーチン」を実行する。このルーチンは、リセット
端子RESがローレベルからハイレベルに変化する信号
の立ち上げ時に1回だけ実行される。このルーチンに処
理が移行すると、通常時か否か判断される(ステップS
150)。本具体例では、DC5Vのバックアップ電源
は、前述したように、コンデンサにより約3日間CPU
65及びCPU66のRAMに記憶されたデータを記憶
保持するよう構成されている。このため、停電から復旧
したときや通常の営業状態で朝に電源を投入したときに
は、RAMの所定領域に書き込まれた値は記憶保持され
ている。これにより、通常時と判断されたときには、復
旧処理(ステップS160)が実行される。
Next, the processing when the power is turned on will be described.
When the power is turned on and the security check is completed,
The CPU 65 of the main control board 30 executes a “power-on routine” shown in FIG. This routine is executed only once when the signal at which the reset terminal RES changes from low level to high level rises. When the process proceeds to this routine, it is determined whether or not it is normal time (step S
150). In this specific example, the backup power supply of DC5V is connected to the CPU by the capacitor for about three days as described above.
65 and the data stored in the RAM of the CPU 66. Therefore, when the power is restored from a power failure or when the power is turned on in the morning in a normal business state, the value written in the predetermined area of the RAM is stored and held. As a result, when it is determined that the time is normal, the recovery process (step S160) is performed.

【0047】復旧処理では、主制御基板30のCPU6
5は、待避したゲームの進行を示すデータから通常の処
理を実行するための準備を実行し、各サブ制御基板に停
電から復旧したことを知らせるコマンドコードを送信す
る。このコマンドコードを受信した図柄制御基板32b
は、LCD32aの画面上に「停電復旧処理実行」、
「停電前のゲーム内容から続行しています」等のメッセ
ージを表示する処理を行う。或いは、音制御基板35
は、音声により停電があったことを報知する。この後、
CPU64は、図13に示す周知の「メインルーチン」
を2ms毎のハード割り込みにより定期的に実行する。
これにより、主制御基板30のCPU65は、停電発生
時には、停電前のゲームの進行状態から続行してゲーム
の制御を司ることができ、遊技者に不測の不利益や違和
感を与えることがない。一方、前記ステップS150に
おいて通常時でないとの否定判断が為されると初期設定
処理(ステップS170)を実行し「リターン」に抜け
る。通常時でない場合としては、3日間以上電源を遮断
していた場合や、コンピュータの暴走等によりRAMに
書き込まれたデータが変化した場合が考えられる。これ
らの場合には、RAMの所定領域に書き込まれた所定値
は、記憶保持されることなく所定値とは異なった値とな
っている。初期設定処理では、RAMの値をクリアす
る、各サブ制御基板に初期データを送信する等の処理が
実行される。
In the recovery processing, the CPU 6 of the main control board 30
5 executes preparations for executing a normal process from the data indicating the progress of the saved game, and transmits a command code to each sub-control board to notify that the power has been restored from the power failure. Symbol control board 32b receiving this command code
Indicates “execution of power failure recovery processing” on the screen of LCD 32a,
A process for displaying a message such as "Continuing from game content before power failure" is performed. Alternatively, the sound control board 35
Notifies that there is a power outage by voice. After this,
The CPU 64 executes a well-known “main routine” shown in FIG.
Is periodically executed by a hard interrupt every 2 ms.
Thereby, when a power failure occurs, the CPU 65 of the main control board 30 can continue the control of the game by continuing from the progress state of the game before the power failure, and does not give an unexpected disadvantage or a sense of incongruity to the player. On the other hand, if a negative determination is made in step S150 that it is not normal time, an initial setting process (step S170) is executed, and the process returns to "return". As a case other than a normal time, a case where the power is shut off for three days or more or a case where data written in the RAM is changed due to a runaway of a computer or the like are considered. In these cases, the predetermined value written in the predetermined area of the RAM is different from the predetermined value without being stored and held. In the initial setting process, processes such as clearing the value in the RAM and transmitting initial data to each sub-control board are performed.

【0048】一方、払出制御基板31のCPU66は、
電源が投入されセキュリティチェックが終了すると、図
14に示す「メインルーチン」を実行する。このルーチ
ンでは、前述したステップS150の処理と同様の処理
により、通常時か否か判定され(ステップS300)、
通常時との肯定判定が為されると、記憶保持されたデー
タに基づき玉切モータ31cを駆動制御して賞球の払い
出しを実行し(ステップS310)、玉貸モータ31d
を駆動制御して貸し玉の払い出しを実行する(ステップ
S320)。これにより、停電発生時に未払の賞球デー
タがあれば、停電復旧後に記憶保持されたデータに基づ
き賞球の払い出しが実行される。同様に、停電発生時に
未払の玉貸データがあれば、停電復旧後に記憶保持され
たデータに基づき玉貸しの払い出しが実行される。これ
により、停電が発生しても遊技者に不利益を与えること
はない。前記ステップS300の判定処理により、停電
復旧時でないとの否定判定が為されると、初期設定(ス
テップS330)が実行された後に通常の処理が実行さ
れる。
On the other hand, the CPU 66 of the payout control board 31
When the power is turned on and the security check ends, a “main routine” shown in FIG. 14 is executed. In this routine, it is determined whether or not it is a normal time by a process similar to the process of step S150 described above (step S300).
If an affirmative determination is made that the time is normal, the ball cutting motor 31c is drive-controlled based on the stored data to execute the payout of the prize ball (step S310), and the ball lending motor 31d.
Is controlled to drive out the lending ball (step S320). As a result, if there is unpaid prize ball data at the time of the power failure, payout of the prize ball is executed based on the data stored and restored after the restoration of the power failure. Similarly, if there is unpaid ball lending data at the time of the power outage, payout of the ball lending is executed based on the data stored and retained after the power outage is restored. Thereby, even if a power failure occurs, there is no disadvantage to the player. If a negative determination is made in step S300 that the power failure has not been restored, normal processing is performed after the initialization (step S330) is performed.

【0049】以上、詳細に説明した本具体例によると、
払出制御基板31及び図柄制御基板32bを含むサブ制
御基板及び主制御基板30は、1つの電源基板55によ
りリセットされて制御動作の立ち上げを実行し、また制
御動作の停止を実行するよう構成されている。これによ
り、制御の統一化を実現することができるという効果、
各制御基板にリセット回路を設けることがないので部品
点数の削減下を図ることができるという効果、部品の誤
差による制御タイミングのズレを防ぐという効果、リセ
ットのタイミング等は電源基板55だけをチェクすれば
各制御基板でのタイミングを判定することができ検査効
率を高めるという効果、を有する。また、本具体例で
は、制御動作を停止する前に、バックアップ電圧監視回
路61が出力する信号に従ってデータを待避させている
ので記憶保持されるデータの正確性及び確実性を確保す
ることができるという効果も有する。
According to the specific example described in detail above,
The sub control board including the payout control board 31 and the symbol control board 32b and the main control board 30 are configured to be reset by one power supply board 55 to start the control operation and to stop the control operation. ing. This has the effect of achieving unified control,
Since there is no need to provide a reset circuit on each control board, the number of components can be reduced, the control timing can be prevented from shifting due to component errors, the reset timing, etc. can be checked only by the power supply board 55. This has the effect that the timing at each control board can be determined and the inspection efficiency can be increased. Further, in this specific example, before stopping the control operation, the data is saved according to the signal output from the backup voltage monitoring circuit 61, so that the accuracy and reliability of the stored data can be ensured. It also has an effect.

【0050】尚、本具体例では、バックアップ電圧監視
回路61は、DC12V電源の電圧を監視するよう構成
したが、図15に示すようにDC32V電源の電圧を監
視する構成としても良い。係る構成では、図16のタイ
ミングチャートに示すように、強制割り込み信号である
バックアップ信号をいち早く立ち下げることができ、制
御に時間的余裕を持たせることができる。一方、電源投
入時には、図17に示すような動作タイミングとなる。
尚、図15に示す電源基板の構成では、DC32V監視
回路によりバックアップ信号を主制御基板及び払出制御
基板の各CPUのNMI端子に出力する構成とし、DC
32V監視回路が出力するバックアップ信号が立ち下が
ってから所定時間経過後に制御を停止するリセット信号
をリセット信号生成回路より一斉に各制御基板に送信す
る構成とする。一方、DC5Vの電圧を監視するパワー
オンリセット生成回路より一斉に各制御基板に制御の動
作を立ち上げるリセット信号を出力し、各制御基板に遅
延回路を設けて図柄制御基板を含むサブ制御基板、払出
制御基板、主制御基板の順に制御の動作を立ち上げる構
成とする。即ち、動作の立ち上げは、電源基板が出力す
る1つのリセット信号に基づき各制御基板の動作に時間
差を設ける構成とする。
In this specific example, the backup voltage monitoring circuit 61 is configured to monitor the voltage of the DC 12V power supply, but may be configured to monitor the voltage of the DC 32V power supply as shown in FIG. In such a configuration, as shown in the timing chart of FIG. 16, the backup signal, which is the forced interrupt signal, can be quickly dropped, and the control can be given time. On the other hand, when the power is turned on, the operation timing is as shown in FIG.
In the configuration of the power supply board shown in FIG. 15, the backup signal is output to the NMI terminal of each CPU of the main control board and the payout control board by the DC 32 V monitoring circuit.
A reset signal for stopping the control after a lapse of a predetermined time from the fall of the backup signal output from the 32V monitoring circuit is simultaneously transmitted from the reset signal generation circuit to each control board. On the other hand, a power-on reset generation circuit that monitors a voltage of 5 V DC outputs a reset signal for simultaneously starting up a control operation to each control board, and a delay circuit is provided in each control board to provide a sub-control board including a symbol control board; The control operation is started in the order of the payout control board and the main control board. In other words, the start-up of the operation is configured to provide a time difference between the operations of the control boards based on one reset signal output from the power supply board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を採用した遊技機10を示す外観斜視図
である。
FIG. 1 is an external perspective view showing a gaming machine 10 employing the present invention.

【図2】遊技機10を裏面からみた裏面図である。FIG. 2 is a back view of the gaming machine 10 as viewed from the back.

【図3】遊技機10の遊技盤22の構成を示す正面図で
ある。
FIG. 3 is a front view showing a configuration of a game board 22 of the gaming machine 10.

【図4】遊技機10の電気的構成を示すブロック図であ
る。
FIG. 4 is a block diagram showing an electrical configuration of the gaming machine 10.

【図5】電源基板55から電源を供給する構成を示すブ
ロック図である。
FIG. 5 is a block diagram showing a configuration for supplying power from a power supply board 55.

【図6】電源基板55と主制御基板30及び各サブ制御
基板との関係を示すブロック図である。
FIG. 6 is a block diagram showing a relationship between a power supply board 55, a main control board 30, and each sub-control board.

【図7】投入時リセット回路60の構成を示す回路図で
ある。
FIG. 7 is a circuit diagram showing a configuration of a reset circuit at power-on 60;

【図8】バックアップ電圧監視回路61の構成を示す回
路図である。
FIG. 8 is a circuit diagram showing a configuration of a backup voltage monitoring circuit 61.

【図9】電源投入時の状態を示すタイミングチャートで
ある。
FIG. 9 is a timing chart showing a state when power is turned on.

【図10】電源遮断時の状態を示すタイミングチャート
である。
FIG. 10 is a timing chart showing a state at the time of power shutdown.

【図11】「停電処理ルーチン」での処理を示すフロー
チャートである。
FIG. 11 is a flowchart illustrating processing in a “power failure processing routine”.

【図12】「電源投入時ルーチン」での処理を示すフロ
ーチャートである。
FIG. 12 is a flowchart showing processing in a “power-on routine”.

【図13】主制御基板30の「メインルーチン」で行わ
れる処理を示すフローチャートである。
FIG. 13 is a flowchart showing processing performed in a “main routine” of the main control board 30.

【図14】払出制御基板31の「メインルーチン」で行
われる処理を示すフローチャートである。
FIG. 14 is a flowchart showing processing performed in a “main routine” of the payout control board 31.

【図15】第2具体例の電源基板55の構成を示すブロ
ック図である。
FIG. 15 is a block diagram illustrating a configuration of a power supply board 55 of a second specific example.

【図16】第2具体例の電源遮断時の状態を示すタイミ
ングチャートである。
FIG. 16 is a timing chart showing a state at the time of power shutdown in the second specific example.

【図17】第2具体例の電源投入時の状態を示すタイミ
ングチャートである。
FIG. 17 is a timing chart showing a state when power is turned on in the second specific example.

【符号の説明】 10…パチンコ機 13…カードリーダ(プリペイド
カードユニット) 22…遊技盤 24…発射ハンドル 24a…タッチスイッチ 24b…発射停止スイ
ッチ 30…主制御基板 31…賞球制御基板 31a…賞球払出スイッチ 31b…貸玉払出スイ
ッチ 31c…玉切モータ 31d…玉貸モータ 32…特別図柄表示装置 32a…LCDパネルユニット(LCD) 32b…図柄表示装置制御基板(図柄制御基板) 33…発射制御基板 33a…発射モータ 34…ランプ制御基板 35…音制御基板 36…普通電動役物(始動口) 36a…第1種始動スイッチ 37…普通図柄表示装置 40…大入
賞口 40a…役物連続作動スイッチ(VSW) 40b…テンカウントスイッチ(カウントSW) 45…その他入賞口スイッチ 46…玉抜スイッチ 47…CR精算表示基板 48…タッチランプ 49…スピーカ 50…外部接続端子 55…電源基板 60…投入時リセット回
路 61…バックアップ電圧監視回路 62…タイマ1回路 63…タイマ2回路 64…遮断時リセット回路 65、66、69…CPU(ワンチップマイコン) 67、68、70…オア回路
[Description of Signs] 10 ... Pachinko machine 13 ... Card reader (prepaid card unit) 22 ... Game board 24 ... Launch handle 24a ... Touch switch 24b ... Launch stop switch 30 ... Main control board 31 ... Award ball control board 31a ... Award ball Dispensing switch 31b ... Ball leasing switch 31c ... Ball cutting motor 31d ... Ball lending motor 32 ... Special symbol display device 32a ... LCD panel unit (LCD) 32b ... Symbol display device control board (symbol control board) 33 ... Launch control board 33a ... Launching motor 34 ... Lamp control board 35 ... Sound control board 36 ... Ordinary electric accessory (starting port) 36a ... First type starting switch 37 ... Normal symbol display device 40 ... Big winning opening 40a ... Operating object continuous operation switch (VSW ) 40b: Ten-count switch (count SW) 45: Other winning port switch 46 Dropout switch 47 ... CR settlement display board 48 ... Touch lamp 49 ... Speaker 50 ... External connection terminal 55 ... Power supply board 60 ... Reset circuit when turning on 61 ... Backup voltage monitoring circuit 62 ... Timer 1 circuit 63 ... Timer 2 circuit 64 ... Shut off Time reset circuit 65, 66, 69 ... CPU (one-chip microcomputer) 67, 68, 70 ... OR circuit

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成12年12月14日(2000.12.
14)
[Submission date] December 14, 2000 (200.12.
14)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0002[Correction target item name] 0002

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0002】[0002]

【従来の技術】遊技機、例えばパチンコ遊技機において
は、発射された遊技球が入賞口に入賞すると予め定めら
れた個数の遊技球を景品球として払い出すよう構成され
ている。遊技盤面上の各入賞口に入賞した遊技球は、セ
ーフ球タンクに一旦停留され、停留された遊技球はセン
サにより1個つ検出され、所定個数の景品球としての
遊技球をモータ等の駆動装置により遊技者に払い出した
後、検出された遊技球はセーフ球タンクから排出され
る。この従来のパチンコ遊技機は、入賞した遊技球がセ
ーフ球タンクに停留され、景品球を払い出してから機外
に排出することから、停電等の不測の事態が生じても入
賞した遊技球がセーフ球タンクに停留されていることか
ら、遊技者に不利益を与えることがないという効果を有
していた。
2. Description of the Related Art In a gaming machine, for example, a pachinko gaming machine, a predetermined number of game balls are paid out as a prize ball when a shot game ball wins a winning opening. Game ball that is finished in each winning hole on the game board is temporarily parked in safe sphere tank, stationary been gaming ball is detected One not a one by sensors, such as a motor game balls as the predetermined number of prize balls After being paid out to the player by the driving device, the detected game balls are discharged from the safe ball tank. In this conventional pachinko gaming machine, the winning game balls are parked in the safe ball tank, and the prize balls are paid out and then discharged outside the machine, so that even if an unexpected situation such as a power failure occurs, the winning game balls are safe. Because it is parked in the ball tank, it has the effect of not giving a disadvantage to the player.

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0003[Correction target item name] 0003

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0003】 [0003]

【発明が解決しようとする課題】 しかしながら、前記従
来のパチンコ遊技機は、以下の課題を有していた。 (1)セーフ球タンクを備える必要のあることから構成
が嵩張、複雑になる。 (2)停電等が発生したときには、払い出すべき景品球
数のデータが消滅することから、最大数の景品球を払い
出すことになり正確な景品球を払い出していない。例え
ば、入賞球1個に対して5個又は10個の景品球を払い
出すべき場合でも15個の景品球を払い出すことにな
る。
[SUMMARY OF THE INVENTION However, the conventional pachinko machine, had the following problems. (1) Ri consists that there is a need to provide a safe ball tank cassava, becomes complicated. (2) When a power failure or the like occurs, since the data of the number of prize balls to be paid out disappears, the maximum number of prize balls are paid out, and accurate prize balls are not paid out. For example, even when 5 or 10 prize balls should be paid out for one winning ball, 15 prize balls are paid out.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0005[Correction target item name] 0005

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0005】かしながら、前述した景品払い出し基板
を備えるパチンコ遊技機等においては、猶、次のような
課題が考えられる。 (1)前記パチンコ遊技機は、遊技の進行を司る主制御
基板の他に、前記景品払い出し制御基板等のサブ制御基
板を備え、これらの各基板には電源基板から電源を供給
する構成が一般的である。この電源基板から各制御基板
に電源を供給したとき、いずれの制御基板が早く立ち上
がっているのか不明であるという課題、(2)これによ
り、例えば主制御基板から景品払い出し基板にデータを
送信したとき、送信したデータが受信されないことがあ
るという課題、(3)前記(1)及び(2)の課題は、
近年のパチンコ遊技機は不正防止を目的として、主制御
基板から各制御基板へ一方向のみデータを送信する構成
を採用していることから、各制御基板がデータを受信し
なかったときには2度と同じデータを受信することはな
いという課題、が考えられた。本発明の遊技機は、これ
らの課題を好適に解決し、一層健全な遊技機を提供する
ことを目的として為されたものである。
[0005] while However, in the pachinko machine or the like comprising a prize payout substrate described above, grace, considered the following problems. (1) The pachinko gaming machine generally includes a sub-control board such as the prize payout control board in addition to a main control board that controls the progress of a game, and a power supply board supplies power to each of these boards. It is a target. When power is supplied from the power supply board to each control board, it is unclear which control board is starting up quickly. (2) Due to this, for example, when data is transmitted from the main control board to the prize delivery board , The problem that transmitted data may not be received, (3) the problems (1) and (2)
In recent years, pachinko machines have adopted a configuration in which data is transmitted in only one direction from the main control board to each control board for the purpose of fraud prevention, so if each control board does not receive data, it will be The problem of not receiving the same data was conceived. The gaming machine of the present invention has been made for the purpose of suitably solving these problems and providing a more sound gaming machine.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0017[Correction target item name] 0017

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0017】図2はパチンコ機10を裏側から見た裏面
図である。図示するように、前述した遊技盤22を脱着
可能に取り付ける機構盤26が前述した外枠11に収納
されている。この機構盤26には、上方から、球タンク
27誘導樋28及び払出し装置29が設けられてい
る。この構成により、遊技盤22上の入賞口に遊技球の
入賞があれば球タンク27から誘導樋28を介して所定
個数の遊技球を払出し装置29により前述した上皿15
に排出することができる。また、機構盤26には主制御
基板30及び払出制御基板31が脱着可能に、遊技盤2
2には特別図柄表示装置32が、前面枠12の左下部に
は発射制御基板33が、特別図柄表示装置32の左側に
外部接続端子基板50が、各々取り付けられている。
FIG. 2 is a back view of the pachinko machine 10 as viewed from the back. As shown in the figure, a mechanism board 26 to which the game board 22 described above is detachably attached is housed in the outer frame 11 described above. The mechanism board 26 is provided with a ball tank 27 , a guide gutter 28, and a payout device 29 from above. With this configuration, if there is a winning of a game ball in the winning opening on the game board 22, a predetermined number of game balls are delivered from the ball tank 27 via the guiding gutter 28 by the payout device 29 to the above-mentioned upper plate 15
Can be discharged. The main control board 30 and the payout control board 31 are detachably attached to the mechanism board 26.
2, a special symbol display device 32, a firing control board 33 on the lower left of the front frame 12, and an external connection terminal board 50 on the left side of the special symbol display device 32 are attached.

【手続補正5】[Procedure amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0020[Correction target item name] 0020

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0020】主制御基板30は、遊技制御プログラムを
記憶したROM及び演算等の作業領域として働くRAM
を内蔵した8ビットワンチップマイコンを中心とした論
理演算回路として構成され、この他各基板又は各種スイ
ッチ類及び各種アクチェータ類との入出力を行うための
外部入出力回路も設けられている。主制御基板30の入
力側には、第1種始動口スイッチ36a、普通図柄作動
スイッチ38a及び39a、役物連続作動スイッチ(以
下、単に「Vスイッチ」と呼ぶ)40a、カウントスイ
ッチ40b、満タンスイッチ43、補給スイッチ44、
複数のその他入賞口スイッチ45、玉抜スイッチ46等
が接続されている。また、出力側には、大入賞口ソレノ
イド40c、Vソレノイド40、普通役物ソレノイド
36b及び外部接続端子基板50等が接続されている。
The main control board 30 includes a ROM storing a game control program and a RAM serving as a work area for operations and the like.
And an external input / output circuit for inputting / outputting data from / to each board or various switches and various actuators. On the input side of the main control board 30, a first-type starting port switch 36a, ordinary symbol operation switches 38a and 39a, an accessory continuous operation switch (hereinafter, simply referred to as "V switch") 40a, a count switch 40b, a full tank Switch 43, supply switch 44,
A plurality of other winning port switches 45, ball ejection switches 46, and the like are connected. Further, the output side, a special winning opening solenoid 40c, V solenoid 40 d, is usually won game solenoid 36b and the external connection terminal board 50 and the like are connected.

【手続補正6】[Procedure amendment 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0021[Correction target item name] 0021

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0021】第1種始動スイッチ36aは前述した遊
技盤22上の普通電動役物36内、普通図柄作動スイッ
チ38a及び39aは各々普通図柄作動ゲート38及び
39内、Vスイッチ40aは大入賞口40内の特定領域
内、同じくカウントスイッチ40bは大入賞口40内、
満タンスイッチ43は下皿23内、補給スイッチ44は
球タンク27内、その他入賞口スイッチ45は普通電動
役物36及び大入賞口40以外の盤面上の各々の入賞
口、玉抜スイッチ46は払出し装置29の近傍に各々取
り付けられている。ここで、Vスイッチ40aは大入賞
口40内に入賞した遊技球が特別装置作動領域(以下、
「特別領域」という。)を通過したことを、カウントス
イッチ40bは大入賞口40内に入賞する全ての遊技球
を、満タンスイッチ43は下皿23内に遊技球が満タン
状態になったことを、補給スイッチ44は球タンク27
内に遊技球が存在することを、その他入賞口スイッチ4
5は普通電動役物36及び大入賞口40以外の盤面上の
各々の入賞口に遊技球が入賞したことを、玉抜スイッチ
46は玉抜操作ボタンが押下されたことを各々検出する
ためのものである。また、出力側に接続された大入賞口
ソレノイド40cは大入賞口40、Vソレノイド40d
は大入賞口40内の特別領域、普通役物ソレノイド36
bは普通電動役物36の開閉に各々使用されるものであ
る。
The first-type starting port switch 36a is in the ordinary electric accessory 36 on the game board 22, the ordinary symbol operating switches 38a and 39a are in the ordinary symbol operating gates 38 and 39, respectively, and the V switch 40a is a special winning opening. 40, the count switch 40b is also in the special winning opening 40 ,
The full tank switch 43 is in the lower plate 23 , the replenishment switch 44 is in the ball tank 27, the other prize port switch 45 is a prize port on the board other than the ordinary electric accessory 36 and the large prize port 40, and the ball switch 46 is Each is attached near the payout device 29. Here, the V switch 40a is provided so that the game ball that has won the big winning opening 40 is in a special device operation area (hereinafter, referred to as a special operation area).
It is called "special area." ), The count switch 40b indicates that all the game balls winning in the special winning opening 40, and the full tank switch 43 indicates that the game balls are full in the lower plate 23 . Is a ball tank 27
The existence of the game ball in the other winning opening switch 4
5 is for detecting that a game ball has been won in each of the winning holes on the board other than the ordinary electric accessory 36 and the special winning opening 40, and the ball removal switch 46 is for detecting that the ball removal operation button is pressed. Things. The special winning opening solenoid 40c connected to the output side is the special winning opening 40 and the V solenoid 40d.
Is a special area in the special winning opening 40, a normal accessory solenoid 36
“b” is normally used for opening and closing the electric accessory 36.

【手続補正7】[Procedure amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0025[Correction target item name] 0025

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0025】発射制御基板33は、遊技者が操作する発
射ハンドル24の回動量に応じて発射モータ33aを駆
動制御するものであり、その他遊技者が発射停止スイッ
チ24bを押下したとき発射を停止させたり、発射ハン
ドル24に内蔵されたタッチスッチ24aがオン状態
のときタッチランプ48を点灯させるためのものであ
る。タッチスイッチ24aは発射ハンドル24に内蔵さ
れ遊技者が発射ハンドル24に触れていることを検出す
る。
The firing control board 33 controls the driving of the firing motor 33a in accordance with the amount of rotation of the firing handle 24 operated by the player, and stops firing when the player presses the firing stop switch 24b. or is intended for data Tchisu Lee pitch 24a incorporated in the firing handle 24 is turned a touch lamp 48 when in the oN state. The touch switch 24a is built in the firing handle 24 and detects that a player is touching the firing handle 24.

【手続補正8】[Procedure amendment 8]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0028[Correction target item name] 0028

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0028】前述した特別図柄表示装置32、払出制御
基板31、発射制御基板33、ランプ制御基板34及び
音制御基板35への送信は、主制御基板30からのみ送
信することができるよう一方向通信の回路として構成さ
れている。この一方向通信の回路は、インバータ回路又
はラッチ回路を用いて具現化することができる。
Transmission to the special symbol display device 32, payout control board 31, emission control board 33, lamp control board 34, and sound control board 35 is performed in one-way communication so that transmission can be performed only from the main control board 30. Circuit. This one-way communication circuit can be embodied using an inverter circuit or a latch circuit.

【手続補正9】[Procedure amendment 9]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0030[Correction target item name] 0030

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0030】ここで、図6に示すように、電源回路55
には、投入時リセット回路60、バックアップ電圧監視
回路61、タイマ1回路62、タイマ2回路63及び遮
断時リセット回路64が備えられている。バックアップ
電圧監視回路61の出力側は、主制御基板30のCPU
65の強制割り込み端子NMI及び払出制御基板31の
CPU66の強制割り込み端子NMIに接続されてい
る。主制御基板30のCPU65のリセット端子RES
には、遮断時リセット回路64とタイマ2回路63とが
オア回路67を介して接続されている。払出制御基板3
1のCPU66のリセット端子RESには、遮断時リセ
ット回路64とタイマ1回路62とがオア回路68を介
して接続されている。図柄制御基板32bのCPU69
のリセット端子RESには、遮断時リセット回路64と
投入時リセット回路60とがオア回路70を介して接続
されている。同様に、図示はしないが、発射制御基板3
3、ランプ制御基板34及び音制御基板35にも、遮断
時リセット回路64と投入時リセット回路60とがオア
回路を介して接続されている。尚、前述したように、5
Vバックアップ電源は、主制御基板30のCPU6
バックアップ端子VBB、及び払出制御基板31のCP
U6のバックアップ端子VBBに接続されている。
Here, as shown in FIG.
Is provided with a power-on reset circuit 60, a backup voltage monitoring circuit 61, a timer 1 circuit 62, a timer 2 circuit 63, and a power-off reset circuit 64. The output side of the backup voltage monitoring circuit 61 is the CPU of the main control board 30
65 and the forced interrupt terminal NMI of the CPU 66 of the payout control board 31. Reset terminal RES of CPU 65 of main control board 30
, A shutdown reset circuit 64 and a timer 2 circuit 63 are connected via an OR circuit 67. Dispensing control board 3
A reset terminal RES of one CPU 66 is connected to a reset circuit 64 for shut-down and a timer 1 circuit 62 via an OR circuit 68. CPU 69 of the symbol control board 32b
The reset circuit RES is connected to the reset terminal RES via the OR circuit 70. Similarly, although not shown, the firing control board 3
3. The shut-off reset circuit 64 and the turn-on reset circuit 60 are also connected to the lamp control board 34 and the sound control board 35 via an OR circuit. As described above, 5
V backup power supply, CPU 6 5 backup terminal VBB of the main control board 30, and CP of the payout control board 31
It is connected to the backup terminal VBB of U6 6.

【手続補正10】[Procedure amendment 10]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0032[Correction target item name] 0032

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0032】タイマ1回路62は、投入時リセット回路
60が出力するリセット信号1を、ハイレベルからロウ
レベルに変化させたときから所定時間(本具体例では、
100ms)経過後に出力するリセット信号2をハイレ
ベルからロウレベルに変化させる遅延か回路として構成
されている。タイマ2回路63は、投入時リセット回路
60が出力するリセット信号1を、ハイレベルからロウ
レベルに変化させたときから所定時間(本具体例では、
300ms)経過後に出力するリセット信号3をハイレ
ベルからロウレベルに変化させる遅延か回路として構成
されている。
The timer 1 circuit 62 has a predetermined time (in this specific example, from the time when the reset signal 1 output by the reset circuit 60 at the time of turning on is changed from a high level to a low level).
A delay circuit that changes the reset signal 2 that is output after 100 ms has elapsed from a high level to a low level is configured as a circuit. Timer 2 circuit 63, a reset signal 1-on reset circuit 60 outputs a predetermined time from the time of changing from the high level to the low level (in this specific example,
A delay circuit for changing the reset signal 3 output after 300 ms) from high level to low level is configured as a circuit.

【手続補正11】[Procedure amendment 11]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0044[Correction target item name] 0044

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0044】このRAMへのアクセス禁止処理は、電源
電圧の不安定な状態でのRAMへの書き込みを禁止する
ことにより、待避するデータの正確性及び確実性を高め
るためである。RAMへのアクセスが禁止されると、リ
セット端子RESがローレベルに低下するのを待つ処理
が実行され(ステップS130)、処理は停止する。本
具体例では、強制割り込みが実行されると、その後に電
源が復旧しても遮断時リセット回路64により必ず所定
時間後にリセット処理が実行される。これにより、電源
が不安定な状態で強制割り込みの実行と復旧処理とが交
互に繰り返されるという弊害を未然に防止することがで
きる。
The process of prohibiting access to the RAM is intended to improve the accuracy and certainty of data to be saved by prohibiting writing to the RAM when the power supply voltage is unstable. When the access to the RAM is prohibited, a process of waiting for the reset terminal RES to fall to the low level is executed ( step S130) , and the process stops . In this specific example, when the forced interrupt is executed, the reset processing at shutdown always executes the reset process after a predetermined time even if the power is restored thereafter. As a result, it is possible to prevent a problem that the execution of the forced interrupt and the recovery process are alternately repeated in a state where the power supply is unstable.

【手続補正12】[Procedure amendment 12]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0046[Correction target item name] 0046

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0046】次に電源投入時の処理について説明する。
電源が投入され、セキュリティチェックが終了すると、
主制御基板30のCPU65は、図12に示す「電源投
入時ルーチン」を実行する。このルーチンは、リセット
端子RESがローレベルからハイレベルに変化する信号
の立ち上げ時に1回だけ実行される。このルーチンに処
理が移行すると、通常時か否か判断される(ステップS
150)。本具体例では、DC5Vのバックアップ電源
は、前述したように、コンデンサにより約3日間CPU
65及びCPU66のRAMに記憶されたデータを記憶
保持するよう構成されている。このため、停電から復旧
したときや通常の営業状態で朝に電源を投入したときに
は、RAMの所定領域に書き込まれた値は記憶保持され
ている。これにより、通常時と判断されたときには、復
旧処理(ステップS160)が実行され、処理は「リタ
ーン」に抜ける。
Next, the processing when the power is turned on will be described.
When the power is turned on and the security check is completed,
The CPU 65 of the main control board 30 executes a “power-on routine” shown in FIG. This routine is executed only once when the signal at which the reset terminal RES changes from low level to high level rises. When the process proceeds to this routine, it is determined whether or not it is normal time (step S
150). In this specific example, the backup power supply of DC5V is connected to the CPU by the capacitor for about three days as described above.
65 and the data stored in the RAM of the CPU 66. Therefore, when the power is restored from a power failure or when the power is turned on in the morning in a normal business state, the value written in the predetermined area of the RAM is stored and held. Thus, when it is determined that the normal state, the recovery process (step S160) is executed, the process "Rita
Ru missing in over emissions ".

【手続補正13】[Procedure amendment 13]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0047[Correction target item name] 0047

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0047】復旧処理では、主制御基板30のCPU6
5は、待避したゲームの進行を示すデータから通常の処
理を実行するための準備を実行し、各サブ制御基板に停
電から復旧したことを知らせるコマンドコードを送信す
る。このコマンドコードを受信した図柄制御基板32b
は、LCD32aの画面上に「停電復旧処理実行」、
「停電前のゲーム内容から続行しています」等のメッセ
ージを表示する処理を行う。或いは、音制御基板35
は、音声により停電があったことを報知する。この後、
CPU64は、図13に示す周知の「メインルーチン」
を2ms毎のハード割り込みにより定期的に実行する。
即ち、このメインルーチンは、本処理と残余処理からな
り、詳細は略すが、正常割り込みか否かの判定(ステッ
プS200)、初期設定(ステップS210)、乱数更
新処理(ステップS220)、各入力処理(ステップS
230)、当否判定処理(ステップS240)、画像出
力処理(ステップS250)、各出力処理(ステップS
260)、外れ図柄乱数更新処理(ステップS270)
の各処理が実行される。これにより、主制御基板30の
CPU65は、停電発生時には、停電前のゲームの進行
状態から続行してゲームの制御を司ることができ、遊技
者に不測の不利益や違和感を与えることがない。一方、
前記ステップS150において通常時でないとの否定判
断が為されると初期設定処理(ステップS170)を実
行し「リターン」に抜ける。通常時でない場合として
は、3日間以上電源を遮断していた場合や、コンピュー
タの暴走等によりRAMに書き込まれたデータが変化し
た場合が考えられる。これらの場合には、RAMの所定
領域に書き込まれた所定値は、記憶保持されることなく
所定値とは異なった値となっている。初期設定処理で
は、RAMの値をクリアする、各サブ制御基板に初期デ
ータを送信する等の処理が実行される。
In the recovery processing, the CPU 6 of the main control board 30
5 executes preparations for executing a normal process from the data indicating the progress of the saved game, and transmits a command code to each sub-control board to notify that the power has been restored from the power failure. Symbol control board 32b receiving this command code
Indicates “execution of power failure recovery processing” on the screen of LCD 32a,
A process for displaying a message such as "Continuing from game content before power failure" is performed. Alternatively, the sound control board 35
Notifies that there is a power outage by voice. After this,
The CPU 64 executes a well-known “main routine” shown in FIG.
Is periodically executed by a hard interrupt every 2 ms.
That is, this main routine includes the main processing and the residual processing.
Although details are omitted, it is determined whether or not the interrupt is normal (step
Step S200), initial setting (step S210), random number update
New processing (step S220), each input processing (step S220)
230), hit / fail judgment processing (step S240), image output
Force processing (step S250), each output processing (step S250)
260), out-of-design symbol random number update processing (step S270)
Are performed. Thereby, when a power failure occurs, the CPU 65 of the main control board 30 can continue the control of the game by continuing from the progress state of the game before the power failure, and does not give an unexpected disadvantage or a sense of incongruity to the player. on the other hand,
If a negative determination is made in step S150 that it is not a normal time, an initial setting process (step S170) is executed, and the process returns to "return". As a case other than a normal time, a case where the power is shut off for three days or more or a case where data written in the RAM is changed due to a runaway of a computer or the like are considered. In these cases, the predetermined value written in the predetermined area of the RAM is different from the predetermined value without being stored and held. In the initial setting process, processes such as clearing the value in the RAM and transmitting initial data to each sub-control board are performed.

【手続補正14】[Procedure amendment 14]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0049[Correction target item name] 0049

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0049】以上、詳細に説明した本具体例によると、
払出制御基板31及び図柄制御基板32bを含むサブ制
御基板及び主制御基板30は、1つの電源基板55によ
りリセットされて制御動作の立ち上げを実行し、また制
御動作の停止を実行するよう構成されている。これによ
り、制御の統一化を実現することができるという効果、
各制御基板にリセット回路を設けることがないので部品
点数の削減を図ることができるという効果、部品の誤差
による制御タイミングのズレを防ぐという効果、リセッ
トのタイミング等は電源基板55だけをチェクすれば各
制御基板でのタイミングを判定することができ検査効率
を高めるという効果、を有する。また、本具体例では、
制御動作を停止する前に、バックアップ電圧監視回路6
1が出力する信号に従ってデータを待避させているので
記憶保持されるデータの正確性及び確実性を確保するこ
とができるという効果も有する。
According to the specific example described in detail above,
The sub control board including the payout control board 31 and the symbol control board 32b and the main control board 30 are configured to be reset by one power supply board 55 to start the control operation and to stop the control operation. ing. This has the effect of achieving unified control,
By Chek effect, the effect of preventing displacement of the control timing by the error of the components, timing of resetting only the power substrate 55 to be understood that both the reduction of the free because number of parts providing a reset circuit to the control board This has the effect that the timing at each control board can be determined and the inspection efficiency can be increased. Also, in this specific example,
Before stopping the control operation, the backup voltage monitoring circuit 6
Since the data is saved in accordance with the signal output from the device 1, the accuracy and reliability of the stored data can be ensured.

【手続補正15】[Procedure amendment 15]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0050[Correction target item name] 0050

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0050】尚、本具体例では、バックアップ電圧監視
回路61は、DC12V電源の電圧を監視するよう構成
したが、図15に示すようにDC32V電源の電圧を監
視する構成としても良い。係る構成では、図16のタイ
ミングチャートに示すように、強制割り込み信号である
バックアップ信号をいち早く立ち下げることができ、制
御に時間的余裕を持たせることができる。一方、電源投
入時には、図17に示すような動作タイミングとなる。
尚、図15に示す電源基板の構成では、DC32V監視
回路によりバックアップ信号を主制御基板30及び払出
制御基板31の各CPUのNMI端子に出力する構成と
し、DC32V監視回路が出力するバックアップ信号が
立ち下がってから所定時間経過後に制御を停止するリセ
ット信号をリセット信号生成回路よりOR回路を介して
一斉に各制御基板に送信する構成とする。一方、DC5
Vの電圧を監視するパワーオンリセット生成回路より
R回路を介して一斉に各制御基板に制御の動作を立ち上
げるリセット信号を出力し、各制御基板に遅延回路を設
けて図柄制御基板32bを含むサブ制御基板、払出制御
基板31、主制御基板30の順に制御の動作を立ち上げ
る構成とする。即ち、動作の立ち上げは、電源基板が出
力する1つのリセット信号に基づき各制御基板の動作に
時間差を設ける構成とする。
In this specific example, the backup voltage monitoring circuit 61 is configured to monitor the voltage of the DC 12V power supply, but may be configured to monitor the voltage of the DC 32V power supply as shown in FIG. In such a configuration, as shown in the timing chart of FIG. 16, the backup signal, which is the forced interrupt signal, can be quickly dropped, and the control can be given time. On the other hand, when the power is turned on, the operation timing is as shown in FIG.
In the configuration of the power supply board shown in FIG. 15, the backup signal is output to the NMI terminals of the CPUs of the main control board 30 and the dispensing control board 31 by the DC 32V monitoring circuit, and the backup signal output by the DC 32V monitoring circuit rises. A reset signal for stopping the control after a predetermined time elapses from the lowering is transmitted from the reset signal generation circuit to each control board at the same time via the OR circuit . On the other hand, DC5
O from the power-on reset generation circuit that monitors the voltage of V
A reset signal for starting a control operation is simultaneously output to each control board via the R circuit, and a delay circuit is provided in each control board to provide a sub control board including a symbol control board 32b , a payout control board 31 , a main control board, and the like. The control operation is started in the order of 30 . In other words, the start-up of the operation is configured to provide a time difference between the operations of the control boards based on one reset signal output from the power supply board.

【手続補正16】[Procedure amendment 16]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】符号の説明[Correction target item name] Explanation of sign

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【符号の説明】 10…パチンコ機 13…カードリーダ(プリペイド
カードユニット) 22…遊技盤 24…発射ハンドル 24a…タッチスイッチ 24b…発射停止スイ
ッチ 30…主制御基板 31…払出制御基板 31a…賞球払出スイッチ 31b…貸玉払出スイ
ッチ 31c…玉切モータ 31d…玉貸モータ 32…特別図柄表示装置 32a…LCDパネルユニット(LCD) 32b…図柄表示装置制御基板(図柄制御基板) 33…発射制御基板 33a…発射モータ 34…ランプ制御基板 35…音制御基板 36…普通電動役物(始動口) 36a…第1種始動スイッチ 37…普通図柄表示装置 40…大入
賞口 40a…役物連続作動スイッチ(VSW) 40b…テンカウントスイッチ(カウントSW) 45…その他入賞口スイッチ 46…玉抜スイッチ 47…CR精算表示基板 48…タッチランプ 49…スピーカ 50…外部接続端子 55…電源基板 60…投入時リセット回
路 61…バックアップ電圧監視回路 62…タイマ1回路 63…タイマ2回路 64…遮断時リセット回路 65、66、69…CPU(ワンチップマイコン) 67、68、70…オア回路
[Description of Signs] 10 ... Pachinko machine 13 ... Card reader (prepaid card unit) 22 ... Game board 24 ... Launch handle 24a ... Touch switch 24b ... Launch stop switch 30 ... Main control board 31 ... Payout control board 31a ... Award ball payout Switch 31b ... Ball payout switch 31c ... Ball cutting motor 31d ... Ball rental motor 32 ... Special symbol display device 32a ... LCD panel unit (LCD) 32b ... Symbol display device control board (symbol control board) 33 ... Launch control board 33a ... Launching motor 34 ... Lamp control board 35 ... Sound control board 36 ... Normal electric accessory (starting port) 36a ... First-type starting port switch 37 ... Normal symbol display device 40 ... Big winning opening 40a ... Possible object continuous operation switch (VSW) ) 40b: Ten-count switch (count SW) 45: Other winning opening switch 4 ... Ball removal switch 47 ... CR settlement display board 48 ... Touch lamp 49 ... Speaker 50 ... External connection terminal 55 ... Power supply board 60 ... Reset circuit when turning on 61 ... Backup voltage monitoring circuit 62 ... Timer 1 circuit 63 ... Timer 2 circuit 64 ... Reset circuit 65, 66, 69 ... CPU (one-chip microcomputer) 67, 68, 70 ... OR circuit

【手続補正17】[Procedure amendment 17]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図4[Correction target item name] Fig. 4

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図4】 FIG. 4

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】遊技の進行を司る主制御基板と、 遊技者に景品を払い出す景品払い出し制御基板を少なく
とも含むサブ制御基板と、 前記主制御基板及びサブ制御基板に電源を供給する電源
基板と、 を含む遊技機において、 前記電源基板にリセット回路を備え、 該リセット回路により前記主制御基板及び前記サブ制御
基板の動作の停止を実行するときには一斉に実行し、 前記リセット回路により前記主制御基板及び前記サブ制
御基板の動作を立ち上げるときには、前記サブ制御基板
が前記主制御基板より早く立ち上がるよう構成したこと
を特徴とする遊技機。
1. A main control board for controlling the progress of a game, a sub-control board including at least a prize payout control board for paying out prizes to a player, and a power supply board for supplying power to the main control board and the sub-control board. A game machine comprising: a reset circuit provided on the power supply board; when the reset circuit stops the operations of the main control board and the sub-control board, the operations are performed simultaneously; and the reset circuit is used to execute the main control board. And a gaming machine, wherein when the operation of the sub-control board is started, the sub-control board is started earlier than the main control board.
【請求項2】前記主制御基板及び前記景品払い出し制御
基板が、記憶保持手段により停電時に記憶を保持するよ
う構成したことを特徴とする請求項1に記載の遊技機。
2. The gaming machine according to claim 1, wherein said main control board and said prize payout control board are configured to hold a memory at the time of a power failure by a memory holding means.
【請求項3】前記記憶保持手段により記憶保持動作を開
始するときには前記主制御基板及び前記景品払い出し制
御基板が一斉に記憶保持するよう構成したことを特徴と
する請求項2に記載の遊技機。
3. The gaming machine according to claim 2, wherein said main control board and said premium payout control board simultaneously store and hold the data when said memory holding means starts a memory holding operation.
【請求項4】前記記憶保持手段が記憶保持する処理を実
行したときには前記リセット回路により必ず前記主制御
基板及び前記サブ制御基板の動作の停止を実行するよう
構成したことを特徴とする請求項1乃至請求項3に記載
の遊技機。
4. The system according to claim 1, wherein the reset circuit always stops the operation of the main control board and the sub-control board when the memory holding means executes the processing for holding the memory. The gaming machine according to claim 3.
JP36164399A 1999-12-20 1999-12-20 Game machine Expired - Fee Related JP3654101B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36164399A JP3654101B2 (en) 1999-12-20 1999-12-20 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36164399A JP3654101B2 (en) 1999-12-20 1999-12-20 Game machine

Publications (2)

Publication Number Publication Date
JP2001170326A true JP2001170326A (en) 2001-06-26
JP3654101B2 JP3654101B2 (en) 2005-06-02

Family

ID=18474396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36164399A Expired - Fee Related JP3654101B2 (en) 1999-12-20 1999-12-20 Game machine

Country Status (1)

Country Link
JP (1) JP3654101B2 (en)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001246056A (en) * 2000-03-07 2001-09-11 Okumura Yu-Ki Co Ltd Pachinko machine
JP2001246127A (en) * 2000-03-07 2001-09-11 Fuji Shoji:Kk Game machine
JP2001293216A (en) * 2000-04-12 2001-10-23 Sophia Co Ltd Game machine
JP2003033532A (en) * 2001-07-23 2003-02-04 Toyomaru Industry Co Ltd Game machine
JP2006129955A (en) * 2004-11-02 2006-05-25 Sankyo Kk Game machine
JP2008086363A (en) * 2006-09-29 2008-04-17 Sansei R & D:Kk Game machine
JP2008183432A (en) * 2008-04-25 2008-08-14 Takao:Kk Game machine
JP2008194510A (en) * 2008-05-19 2008-08-28 Sophia Co Ltd Game machine
JP2008194509A (en) * 2008-05-19 2008-08-28 Sophia Co Ltd Game machine
JP2008194511A (en) * 2008-05-19 2008-08-28 Sophia Co Ltd Game machine
JP2008194512A (en) * 2008-05-19 2008-08-28 Sophia Co Ltd Game machine
JP2008284399A (en) * 2008-09-02 2008-11-27 Sophia Co Ltd Game machine
JP2009119284A (en) * 2009-02-05 2009-06-04 Sophia Co Ltd Game machine
JP2009285487A (en) * 2009-09-08 2009-12-10 Heiwa Corp Game machine
JP2010227714A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227718A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227717A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227708A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227712A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227715A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227716A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227713A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227710A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227711A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227719A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010259829A (en) * 2010-07-23 2010-11-18 Sophia Co Ltd Game machine
JP2011139928A (en) * 2011-04-18 2011-07-21 Newgin Co Ltd Pachinko game machine
JP2011139930A (en) * 2011-04-18 2011-07-21 Newgin Co Ltd Pachinko game machine
JP2011139929A (en) * 2011-04-18 2011-07-21 Newgin Co Ltd Pachinko game machine

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001246127A (en) * 2000-03-07 2001-09-11 Fuji Shoji:Kk Game machine
JP2001246056A (en) * 2000-03-07 2001-09-11 Okumura Yu-Ki Co Ltd Pachinko machine
JP2001293216A (en) * 2000-04-12 2001-10-23 Sophia Co Ltd Game machine
JP2003033532A (en) * 2001-07-23 2003-02-04 Toyomaru Industry Co Ltd Game machine
JP4489562B2 (en) * 2004-11-02 2010-06-23 株式会社三共 Game machine
JP2006129955A (en) * 2004-11-02 2006-05-25 Sankyo Kk Game machine
JP2008086363A (en) * 2006-09-29 2008-04-17 Sansei R & D:Kk Game machine
JP2008183432A (en) * 2008-04-25 2008-08-14 Takao:Kk Game machine
JP2008194510A (en) * 2008-05-19 2008-08-28 Sophia Co Ltd Game machine
JP2008194511A (en) * 2008-05-19 2008-08-28 Sophia Co Ltd Game machine
JP2008194512A (en) * 2008-05-19 2008-08-28 Sophia Co Ltd Game machine
JP2008194509A (en) * 2008-05-19 2008-08-28 Sophia Co Ltd Game machine
JP2008284399A (en) * 2008-09-02 2008-11-27 Sophia Co Ltd Game machine
JP2009119284A (en) * 2009-02-05 2009-06-04 Sophia Co Ltd Game machine
JP2009285487A (en) * 2009-09-08 2009-12-10 Heiwa Corp Game machine
JP2010227712A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227713A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227717A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227708A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227714A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227715A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227716A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227718A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227710A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227711A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010227719A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP2010259829A (en) * 2010-07-23 2010-11-18 Sophia Co Ltd Game machine
JP2011139928A (en) * 2011-04-18 2011-07-21 Newgin Co Ltd Pachinko game machine
JP2011139930A (en) * 2011-04-18 2011-07-21 Newgin Co Ltd Pachinko game machine
JP2011139929A (en) * 2011-04-18 2011-07-21 Newgin Co Ltd Pachinko game machine

Also Published As

Publication number Publication date
JP3654101B2 (en) 2005-06-02

Similar Documents

Publication Publication Date Title
JP2001170326A (en) Game machine
JP3444485B2 (en) Gaming machine
JP4356957B2 (en) Game machine
JP4855735B2 (en) Game machine
JP3811794B2 (en) Game machine
JP4834905B2 (en) Game machine
JP3994186B2 (en) Pachinko machine
JP4947731B2 (en) Game machine
JP2001079165A (en) Game machine
JP4632375B2 (en) Game machine
JP3112223U (en) Bullet ball machine
JP3112223U7 (en)
JP4756164B2 (en) Game machine
JP4947730B2 (en) Game machine
JP2006026441A (en) Game machine
JP3747252B2 (en) Game machine
JP2010227717A (en) Game machine
JP2007229041A (en) Game machine
JP2001314614A (en) Game machine
JP4085145B2 (en) Game machine
JP4882043B2 (en) Pachinko machine
JP3661765B2 (en) Game machine
JP4590495B2 (en) Pachinko machine
JP2001120810A (en) Pinball game machine
JP3817639B2 (en) Game machine

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050221

R150 Certificate of patent or registration of utility model

Ref document number: 3654101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140311

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140311

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees