JP2000269855A - マッチドフィルタ - Google Patents

Abstract

(57)【要約】 【課題】 従来技術の問題点であるオーバーサンプリン
グによって相関精度を向上すると消費電力が増大する点
を解決し、相関精度を保持しながら消費電力を低減でき
るマッチドフィルタを提供する。 【解決手段】 入力信号を１チップ間隔のクロックでサ
ンプリングして保持し、拡散符号との相関を得るシング
ルマッチドフィルタ２２，２３をオーバーサンプリング
数設け、オーバーサンプリング数分の１位相ずつ遅延さ
せた１チップ間隔のクロックで各シングルマッチドフィ
ルタを動作させて相関を取得し、各相関を加算して、オ
ーバーサンプリングした相関出力を得るマッチドフィル
タである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、移動体通信におけ
る符号分割多元接続（Code Division Multiple Acces
s：ＣＤＭＡ）方式を用いたスペクトラム拡散通信シス
テムにおいて、受信機におけるスペクトラム拡散信号の
逆拡散に用いられるマッチドフィルタに係り、特に相関
精度を保持しながら消費電力を低減できるマッチドフィ
ルタに関する。

【０００２】

【従来の技術】一般的にスペクトラム拡散通信システム
では、送信側で送信データに対して拡散変調を施して拡
散信号を送信し、受信側において、受信した拡散信号を
逆拡散して復調信号を得るものである。ここで、拡散変
調とは、送信データにそれより周波数の高い拡散符号
（ＰＮ符号）を乗算することにより周波数帯域幅を広く
し、電力密度の低い信号に変えることである。

【０００３】拡散変調の利点としては、他の通信システ
ムに与える干渉が小さい、他の通信システムから受ける
干渉の影響が小さい、マルチパスに強い、そして秘話性
があることが挙げられる。

【０００４】まず、一般的なスペクトラム拡散通信シス
テムにおける受信機の概略構成について、図４を用いて
説明する。図４は、一般的なスペクトラム拡散通信シス
テムにおける受信機の概略構成を示す説明図である。一
般的なスペクトラム拡散通信システムにおける受信機
は、大きくはアンテナに到来した受信信号をベースバン
ド信号に変換する無線部（図４では、ＲＦ部）１と、受
信ベースバンド信号を復調する復調部（図４では、ＢＢ
部）２とから構成されている。

【０００５】そして、復調部２内は、無線部１から入力
される受信ベースバンド信号をディジタル信号に変換す
るＡ／Ｄ変換部（図４では、Ａ／Ｄ）３と、拡散符号を
生成してＡ／Ｄ変換部３から順次入力される信号を拡散
符号で逆拡散し相関信号として出力するマッチドフィル
タ（図４では、ＭＦ）４と、マッチドフィルタ４から出
力される相関信号をＲＡＫＥ合成するＲＡＫＥ合成部
（図４では、ＲＡＫＥ）５と、ＲＡＫＥ合成された信号
の誤り訂正を行う誤り訂正部（図４では、ＦＥＣ）６
と、誤り訂正された信号から元の信号を再生し、音声信
号に変換する音声符号化／復号化部（図４ではＣＯＤＥ
Ｃ）７と、復調された音声信号を出力する制御を行うＣ
ＰＵ部（図４では、ＣＰＵ）８とから主に構成されてい
る。

【０００６】次に、上記一般的な受信機の構成の中で、
本発明に関係するマッチドフィルタ４部分について具体
的に説明する。マッチドフィルタとは、トランスバーサ
ルフィルタの一種であり、入力された信号をカスケード
に接続した遅延素子で遅延して保持つつ、順次後段の遅
延素子に出力し、それとともに各遅延素子が出力する信
号をタップ出力して、出力された信号と拡散符号とを乗
算して加算することにより、各タイミングにおける相関
演算を逐次的に行うことができるものである。マッチド
フィルタは、スペクトラム拡散通信の受信機において広
く応用されているものであり、マッチドフィルタに関す
る例としては特開平９−１０７２７１号の「直接拡散ス
ペクトル拡散用ディジタルマッチドフィルタ」に記載さ
れている。この直接拡散スペクトル拡散用ディジタルマ
ッチドフィルタは、乗算器の替わりに極性反転器と選択
回路を用い、全体の回路規模を縮小することができるも
のである。

【０００７】マッチドフィルタに入力される信号は、一
旦ディジタル信号に変換され、当該の信号の帯域幅（拡
散帯域幅）を超えるサンプリング周波数でサンプリング
される。ここで、受信される信号（拡散信号）のチップ
のタイミングが正確にわかっている場合は拡散チップレ
ートと同一の周波数でサンプリングしても構わないが、
一般的にはチップの正確なタイミングがわかっていない
場合が多く、拡散チップレートの周波数に近いサンプリ
ング周波数を用いるとサンプリングによって発生するイ
メージ干渉を除去しきれないことがある。

【０００８】そこで、これらの問題を回避するために、
いわゆるオーバーサンプリングと呼ばれる手法が用いら
れている。オーバーサンプリングとは、信号をチップレ
ートの数倍高速にサンプリングし、１つのチップについ
て複数のサンプリング結果から相関値を演算する手法で
ある。

【０００９】すなわち、スペクトラム拡散信号をオーバ
ーサンプリングする場合は、１拡散チップ長あたり複数
のサンプリングが行われる。従って、事前に拡散信号の
チップのタイミングがわかっていなくても正しく信号を
逆拡散し捕捉することができ、またサンプリングによる
イメージ信号の周波数は極めて高くなるので、処理の前
段でのイメージ干渉の除去が容易となるものである。

【００１０】ここで、従来のマッチドフィルタとして、
１倍オーバーサンプリング、つまりオーバーサンプリン
グを行わないマッチドフィルタ（シングルマッチドフィ
ルタ）と、１拡散チップ長あたり２倍のサンプリングを
行う２倍オーバーサンプリングマッチドフィルタについ
て、具体的に説明する。

【００１１】まず、従来のシングルマッチドフィルタに
ついて、図５を用いて説明する。図５は、従来のシング
ルマッチドフィルタの一例を表す構成ブロック図であ
る。尚、図５では、説明の都合上、拡散符号は６４チッ
プ／シンボル、タップ数は６４タップ、入力信号は４ｂ
ｉｔ、クロック周期（ＣＬＫ）は２００ｎｓとしている
が、実際にはこれにとらわれることなく、自由に設定可
能なものである。

【００１２】従来のシングルマッチドフィルタは、入力
信号保持部Ａ１１と、入力信号保持部Ｂ１２と、拡散符
号保持部１３と、乗算部１４と、２の補数変換部１５
と、加算部１６と、相関出力保持部１７とから構成され
ている。

【００１３】次に、従来のシングルマッチドフィルタの
各部について具体的に説明する。入力信号保持部Ａ１１
は、入力信号を外部から供給されるクロックタイミング
でサンプリングして保持し、順次シフトするものであ
る。尚、入力信号保持部Ａ１１は、後段の入力信号保持
部Ｂ１２において入力信号を拡散符号で逆拡散を行う際
に、１シンボル分の拡散符号を保持し終えてから拡散符
号と入力信号との逆拡散を行うために付け加えたもので
ある。

【００１４】具体的に入力信号保持部Ａ１１では、図４
中のＡ／Ｄ変換部３でディジタル変換された４ｂｉｔの
信号を入力信号として入力し、外部から供給される１チ
ップ時間間隔（２００ｎｓ）のクロック（ＣＬＫ）タイ
ミングで入力信号をサンプリングして保持し、前回のタ
イミングで保持した入力信号を次タップにシフトするよ
うになっており、拡散符号のチップ数に合わせて６４タ
ップのシフトレジスタ等で構成されている。

【００１５】入力信号保持部Ｂ１２は、入力される信号
を外部から供給されるクロックタイミングで取り込んで
保持し、順次次タップにシフトすると共に、タップ出力
するものである。

【００１６】具体的に入力信号保持部Ｂ１２では、入力
信号保持部Ａ１１からの信号を入力し、外部から供給さ
れる１チップ時間間隔（２００ｎｓ）のクロック（ＣＬ
Ｋ）タイミングで取り込んで保持し、前回のタイミング
で保持した入力信号を次タップにシフトするすると共
に、タップ出力するようになっており、拡散符号のチッ
プ数に合わせて６４タップのシフトレジスタ等で構成さ
れている。尚、入力信号保持部Ｂ１２は、外部から供給
されるリセット信号（図５では、ＲＥＳＥＴ）に従っ
て、初期値がセットされるようになっている。

【００１７】拡散符号保持部１３は、外部から入力され
る拡散符号を外部から供給されるクロックタイミングで
１ビットずつ取り込んで下段のシフトレジスタに保持
し、順次次タップにシフトし、１シンボル分の拡散符号
を下段のシフトレジスタに保持し終えたら、全ビットを
一斉に上段のレジスタ（拡散符号レジスタ）にシフト
し、上段の拡散符号レジスタで拡散符号を保持し続ける
ものである。尚、拡散符号保持部１３では、外部から供
給されるリセット信号（図５では、ＲＥＳＥＴ）に従っ
て、拡散符号レジスタに初期値がセットされるようにな
っている。

【００１８】乗算部１４は、入力信号保持部Ｂ１２から
の入力信号のタップ出力と、拡散符号保持部１３からの
拡散符号の出力とをそれぞれのチップ毎に乗算する複数
（ここでは６４個）の乗算器で構成される乗算部であ
る。

【００１９】２の補数変換部１５は、符号なしのデータ
を入力し、２の補数表現に変換することによって符号付
きの値に置き換えるものである。ここでは、シングルマ
ッチドフィルタへの入力信号が符号なしの値であるとい
う前提で、乗算部１４における各乗算器からの出力結果
も符号なしの値となるため、後述する加算部１６での加
算結果（相関結果）を後続の判定部等で（図示せず）判
定してデータを再生する際に、判定処理を簡単にするた
めにここで符号付きの値に変換するよう設けたものであ
る。

【００２０】具体的には、入力信号が符号ビットなしの
４ビットであり、拡散符号が０又は１である場合、乗算
器での乗算結果は、“００００”（１０進の０）〜“１
１１１”（１０進の１５）の何れかの値となり、加算部
１６で６４個の乗算結果を加算すると、加算結果が０〜
９６０の間の値を取り、後続の判定部等で判定する際に
一定値より大きいか否かで判定することになり判定処理
が複雑になる。そこで、２の補数変換部１５において、
各乗算器からの乗算結果“００００”（１０進の０）〜
“１１１１”（１０進の１５）を、２の補数表現に変換
することによって、符号ビット付きの“１０００”（１
０進の−８）〜“０１１１”（１０進の７）に置き換
え、加算部１６での加算について、正負の判定だけで判
定処理が行えるようにする。

【００２１】尚、上記でも説明したように、２の補数変
換部１５は、シングルマッチドフィルタへの入力信号が
符号なしの値であるという前提で設けられているので、
入力信号が符号付きである場合には、省略されるもので
ある。また、２の補数変換部１５を設ける位置は、乗算
部１４の後段ではなく、入力信号保持部Ａ１１の前段又
は後段、入力信号保持部Ｂ１２の後段であっても構わな
い。

【００２２】加算部１６は、２の補数変換部１５からの
各出力を加算するもので、最上位ビットを符号ビットと
する２の補数表現した加算結果が出力されるものであ
る。

【００２３】相関出力保持部１７は、加算部１６からの
出力を１チップ時間間隔で同期を取って相関出力として
出力するものである。

【００２４】次に、従来のシングルマッチドフィルタの
動作について図４，図５を使って説明する。従来のシン
グルマッチドフィルタでは、外部から供給されるリセッ
ト信号（ＲＥＳＥＴ）が例えば‘１’になると、入力信
号保持部Ａ１１、入力信号保持部Ｂ１２、拡散符号保持
部１３、そして相関出力保持部１７で初期値がセットさ
れる。

【００２５】そして、送信側で拡散変調された拡散信号
が受信され、受信信号がＲＦ部１でベースバンド信号に
変換され、復調部２のＡ／Ｄ変換部３で１チップ時間間
隔（この場合：２００ｎｓ）でディジタル変換されて、
符号なしの入力信号として入力される。

【００２６】入力信号は、入力信号保持部Ａ１１におい
て外部からの１チップ時間間隔のクロック（ＣＬＫ＝２
００ｎｓ）に従って繰り返し取り込み保持され、順に次
タップにシフトされ、６４クロックで１シンボル分の入
力信号が入力信号保持部Ａ１１に保持される。この時、
同時に拡散符号保持部１３において、拡散符号が１チッ
プ時間間隔のクロック（ＣＬＫ＝２００ｎｓ）に従って
繰り返し取り込み下段のシフトレジスタに保持され、順
に次タップにシフトされ、６４クロックで１シンボル分
の拡散符号が下段のシフトレジスタに保持され、次のタ
イミングで上段の拡散符号レジスタに出力されて１シン
ボル分の拡散符号が保持され、ＲＥＳＥＴが‘１’にな
るまで保持し続けられる。

【００２７】入力信号が入力信号保持部Ａ１１に１シン
ボル分保持された次のタイミングからは、入力信号保持
部Ａ１１に保持された入力信号が、入力信号保持部Ｂ１
２において外部からの１チップ時間間隔のクロック（Ｃ
ＬＫ＝２００ｎｓ）に従って繰り返し取り込み保持さ
れ、順に次タップにシフトされると共にタップ出力さ
れ、乗算部１４で拡散符号保持部１３から出力される拡
散符号と乗算される。

【００２８】そして、乗算部１４における乗算結果は、
２の補数変換部１５で２の補数表現に変換されて符号付
きの値となり、加算部１６で全てが加算されて、相関出
力保持部１７で１チップ時間間隔のクロック（ＣＬＫ＝
２００ｎｓ）に従って同期を取って出力されるようにな
っている。

【００２９】送信側で拡散変調された拡散信号は、伝送
過程においてマルチバスやフェージング等により乱れて
いる可能性が強く、拡散信号の値は“１”であるのにＡ
／Ｄ変換後のディジタル信号が”０”になっていること
がある。１倍オーバーサンプリングであるシングルマッ
チドフィルタでは、１チップ当たり１回のサンプリング
しかしないため高い相関出力が得られにくいという問題
点が生じる。また、サンプリングクロックが１チップ時
間間隔であるためチップタイミング同期が得られにくい
という問題点も生じる。

【００３０】そこで、高い相関出力を得る方法として、
１つのチップについて複数のサンプリングを行うオーバ
ーサンプリングの手法があり、ここでは最も簡単な２倍
オーバーサンプリングのマッチドフィルタについて、図
６を用いて説明する。図６は、従来の２倍オーバーサン
プリングマッチドフィルタの一例を表す構成ブロック図
である。尚、図６では、説明の都合上、拡散符号は６４
チップ／シンボル、タップ数は１２８タップ、入力信号
は４ｂｉｔ、クロック周期（ＣＬＫ）は１００ｎｓとし
ているが、実際にはこれにとらわれることなく、自由に
設定可能なものである。

【００３１】従来の２倍オーバーサンプリングマッチド
フィルタは、基本的な構成は図５に示したシングルマッ
チドフィルタと同様で、入力信号保持部Ａ１１と、入力
信号保持部Ｂ１２′と、拡散符号保持部１３と、乗算部
１４′と、２の補数変換部１５′と、加算部１６′と、
相関出力保持部１７′とから構成されている。

【００３２】シングルマッチドフィルタと異なる点は、
シングルマッチドフィルタが、１チップ当たり１回のサ
ンプリングであるのに対し、２倍オーバーサンプリング
マッチドフィルタは、１チップ当たり２回のサンプリン
グを行うので、外部から供給されるクロック（図６では
ＣＬＫ）が、シングルマッチドフィルタの場合の半分の
周期（１／２チップ時間間隔＝１００ｎｓ）となる点が
異なる。その結果、入力信号保持部Ａ１１と、入力信号
保持部Ｂ１２′と、拡散符号保持部１３と、相関出力保
持部１７′における動作クロックが１／２チップ時間間
隔＝１００ｎｓとなる。

【００３３】また、１シンボルに対するタップ数が２倍
の１２８タップとなるため、入力信号保持部Ｂ１２′、
乗算部１４′、２の補数変換部１５′において保持する
又は処理するデータ量が２倍になる点も異なるが、それ
以外の基本動作は全く同様である。

【００３４】主な変更点として、入力信号保持部Ａ１
１′及び入力信号保持部Ｂ１２′では、外部から供給さ
れる１／２チップ時間間隔（１００ｎｓ）のクロック
（ＣＬＫ）タイミングで入力信号をサンプリングして保
持し、順に次タップにシフトするようになっており、更
に入力信号保持部Ｂ１２′は、拡散符号のチップ数の２
倍の１２８タップのシフトレジスタ等で構成されてい
る。

【００３５】乗算部１４′は、拡散符号保持部１３から
の６４個の拡散符号の出力をそれぞれ２分岐させて、入
力信号保持部Ｂ１２′からの入力信号の１２８個のタッ
プ出力と乗算する複数（ここでは１２８個）の乗算器で
構成される乗算部である。

【００３６】相関出力保持部１７′は、加算部１６′か
らの出力を１／２チップ時間間隔で同期を取って相関出
力として出力するものである。

【００３７】次に、従来の２倍オーバーサンプリングマ
ッチドフィルタの動作について図４，図６を使ってシン
グルマッチドフィルタとの違いを中心に説明する。

【００３８】送信側で拡散変調された拡散信号が受信さ
れ、受信信号がＲＦ部１でベースバンド信号に変換さ
れ、復調部２のＡ／Ｄ変換部３で１／２チップ時間間隔
（この場合：１００ｎｓ）でディジタル変換されて、符
号なしの入力信号として入力される。

【００３９】入力信号は、入力信号保持部Ａ１１におい
て外部からの１／２チップ時間間隔のクロック（ＣＬＫ
＝１００ｎｓ）に従って繰り返し取り込み保持され、順
に次タップにシフトされ、６４クロックで１／２シンボ
ル分の入力信号が入力信号保持部Ａ１１に保持される。

【００４０】この時、同時に拡散符号保持に１３におい
て、拡散符号がクロックＣＬＫに従って繰り返し取り込
み下段のシフトレジスタに保持され、順に次タップにシ
フトされ、６４クロックで１シンボル分の拡散符号が下
段のシフトレジスタに保持され、次のタイミングで上段
の拡散符号レジスタに出力されて１シンボル分の拡散符
号が保持され、ＲＥＳＥＴが‘１’になるまで保持し続
けられる。

【００４１】入力信号が入力信号保持部Ａ１１に１／２
シンボル分保持された次のタイミングからは、入力信号
保持部Ａ１１に保持された入力信号が、入力信号保持部
Ｂ１２′においてクロックＣＬＫに従って繰り返し取り
込み保持され、シフトされると共にタップ出力され、乗
算部１４′で拡散符号保持部１３から出力される拡散符
号と乗算され、２の補数変換部１５′で２の補数表現に
変換されて符号付きの値となり、加算部１６′で全てが
加算されて、相関出力保持部１７′でクロックＣＬＫ
（１００ｎｓ）に従って同期を取って出力されるように
なっている。

【００４２】ここで、シングルマッチドフィルタの相関
出力が１０ｂｉｔであるのに対し、２倍オーバーサンプ
リングマッチドフィルタの相関出力は１ｌｂｉｔであ
り、分解能が２倍になる。また、２倍オーバーサンプリ
ングマッチドフィルタは１チップ当たり２回サンプリン
グするので、シングルマッチドフィルタよりも高い相関
出力を得ることができる。また、２倍オーバーサンプリ
ングマッチドフィルタは、サンプリングクロック周波数
がシングルマッチドフィルタの２倍であるので、チップ
タイミング同期をより正確に取ることができる。

【００４３】従来の２倍オーバーサンプリングマッチド
フィルタにおけるシミュレーション結果を図７に示す。
図７において、第１段目（ＣＬＫ）が、サンプリング周
期であるＣＬＫ（１００ｎｓ）を示し、４段目（ＣＯ＿
ＤＡＴＡ）が拡散符号を表し、５段目（Ｃ＿ＯＤＥ）、
６段目（ＳＣ＿ＯＤＥ）がそれぞれ拡散符号保持部１３
の下段シフトレジスタ及び上段の拡散符号レジスタの状
態を示している。

【００４４】また、下から２段目〜９段目（ＨＯ＿２Ｄ
ＡＴＡ）が２の補数変換部１５の各タップの値を示し、
最下段（ＭＦ＿ＤＡＴＡ）が相関出力である。尚、入力
信号保持部Ｂ１２の全タップに入力信号が保持されるま
では、相関出力は初期値‘Ｘ’が保持し続けるものとし
た。

【００４５】

【発明が解決しようとする課題】しかしながら、従来の
シングルマッチドフィルタでは、１チップ当たり１回の
サンプリングしかしないため高い相関出力が得られにく
く、また、サンプリングクロックが１チップ時間間隔で
あるためチップタイミング同期が得られにくいという問
題点があった。

【００４６】また、従来の２倍オーバーサンプリングマ
ッチドフィルタでは、シングルマッチドフィルタに比べ
て高い相関出力が得られ、またチップタイミング同期も
取りやすく精度は向上するが、乗算部１４′における乗
算器数が増大し、またサンプリングするクロックが２倍
の速度になるために、単位時間当たりの動作回数が倍増
することから、消費電力がクロック速度（周波数）及び
ゲート数に比例して増加するため、消費電力が大きいと
いう問題点があった。

【００４７】本発明は上記実情に鑑みて為されたもの
で、従来技術の問題点であるオーバーサンプリングによ
って相関精度を向上すると消費電力が増大する点を解決
し、相関精度を保持しながら消費電力を低減できるマッ
チドフィルタを提供することを目的とする。

【００４８】

【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、マッチドフィルタにおいて、１
チップ間隔のクロックで動作して入力信号と拡散符号と
の相関を得るシングルマッチドフィルタをオーバーサン
プリング数設け、オーバーサンプリング数分の１位相ず
つ遅延させたクロックで各シングルマッチドフィルタを
動作させて得られた相関を加算して、オーバーサンプリ
ングした相関出力を得ることを特徴としており、動作ク
ロックを高速にすることなくオーバーサンプリングを実
現できる。

【００４９】

【発明の実施の形態】請求項に係る発明について、その
実施の形態を図面を参照しながら説明する。尚、以下で
説明する機能実現手段は、当該機能を実現できる手段で
あれば、どのような回路又は装置であっても構わず、ま
た機能の一部又は全部をソフトウェアで実現することも
可能である。更に、機能実現手段を複数の回路によって
実現してもよく、複数の機能実現手段を単一の回路で実
現してもよい。

【００５０】本発明に係るマッチドフィルタは、入力信
号を１チップ間隔のクロックでサンプリングして保持
し、拡散符号との相関を得るシングルマッチドフィルタ
をオーバーサンプリング数設け、オーバーサンプリング
数分の１位相ずつ遅延させた１チップ間隔のクロックで
各シングルマッチドフィルタを動作させて相関を取得
し、各相関を加算して、オーバーサンプリングした相関
出力を得るものなので、各シングルマッチドフィルタに
おける動作クロックを高速にすることなくオーバーサン
プリングを実現することによって、相関精度を保持しな
がら消費電力を低減できるものである。

【００５１】まず、本発明に係るマッチドフィルタの構
成例について図１を使って説明する。図１は、本発明に
係るマッチドフィルタの一構成例を示すブロック図であ
る。なお図１では、説明の都合上、１チップ当たりのサ
ンプリング数が２回（２倍オーバーサンプリング）の時
を例にとり、従来との比較のためにクロック周期（ＣＬ
Ｋ）を２００ｎｓとしているが、実際にはこれにとらわ
れることなく、自由に設定可能なものである。

【００５２】本発明のマッチドフィルタは、図１に示す
ように、１／２位相遅延クロック生成部２１と、第１の
シングルマッチドフィルタ（図１ではＭＦ）２２及び第
２のシングルマッチドフィルタ（図１ではＭＦ）２３
と、加算器２４と、相関出力保持部２５とから構成され
ている。尚、１／２位相遅延クロック生成部２１が、請
求項の位相遅延クロック生成部に相当している。

【００５３】次に、本発明のマッチドフィルタの各部に
ついて具体的に説明する。１／２位相遅延クロック生成
部２１は、外部から供給される１チップ時間間隔のクロ
ック（ＣＬＫ＝２００ｎｓ）を入力して、１／２位相遅
延したクロックを生成し、遅延０のクロック（ＣＬＫ
１）と、１／２位相遅延したクロック（ＣＬＫ２）を出
力するものである。

【００５４】シングルマッチドフィルタ２２及び２３
は、従来技術の図５で説明したシングルマッチドフィル
タであり、オーバーサンプリングを行わず、１チップ時
間間隔のクロックでサンプリングされた入力信号と拡散
符号との相関を演算するマッチドフィルタである。内部
構成及び動作は、従来と全く同様であるので、説明は省
略するが、但し、第１のシングルマッチドフィルタ２２
は、１／２位相遅延クロック生成部２１から供給される
ＣＬＫ１で動作し、第２のシングルマッチドフィルタ２
３は、１／２位相遅延クロック生成部２１から供給され
るＣＬＫ２で動作するようになっている。

【００５５】つまり、シングルマッチドフィルタ２２及
び２３は、動作タイミングが１／２位相ずれることにな
るので、Ａ／Ｄ変換部３において１／２チップ時間間隔
（この場合：１００ｎｓ）でディジタル変換されて出力
される入力信号を、シングルマッチドフィルタ２２とシ
ングルマッチドフィルタ２３が１／２チップ時間間隔で
交互に、サンプリングして保持することになる。

【００５６】尚、図５における入力信号保持部Ａ１１
は、シミュレーションを行う上で入力信号が１シンボル
分の拡散符号を保持し終えてから拡散符号と逆拡散を行
うために付け加えたものであり、本発明においてはなく
とも差し支えがない。また、図５における２の補数変換
部１５も、入力信号が符号なしの場合に、後段の判定処
理を簡単にするために符号付きの値に変換するよう付け
加えたものであり、本発明においても、入力信号が符号
付きの場合にはなくとも差し支えがない。

【００５７】加算器２４は、シングルマッチドフィルタ
２２及び２３からの符号ビット有りの相関出力（１０ビ
ット）を入力して加算し、符号付きの１１ビットの相関
出力を出力するものである。ここで、加算部内部の具体
的な構成例について図２を使って説明する。図２は、本
発明のマッチドフィルタにおける加算部２４の構成例を
示すブロック図である。

【００５８】本発明のマッチドフィルタにおける加算部
２４は、１個の半加算器（図２ではＨＡＬＦ）３１と、
９個の全加算器（図２ではＦＵＬＬ）３２と、符号の判
別を行う符号ビット判別部３３とから構成されている。

【００５９】半加算器３１は、２つのビット値（０又は
１）ａ，ｂを入力し、加算結果として、ビットの値ｓ
と、繰り上がり（桁上げ分）ｃを出力するものである。
全加算器３２は、２つのビット値（０又は１）ａ，ｂ及
び下段の半加算器３１又は全加算器３２からの繰り上が
りｃを入力し、加算結果として、ビットの値ｓと、繰り
上がりｃを出力するものである。

【００６０】符号ビット判別部３３は、最上段の全加算
器３２における繰り上がりｃ（９）を入力し、最上段の
全加算器３２における２つの入力（ａ（９）とｂ
（９））が同じ場合は、繰り上がりｃ（９）をそのまま
出力し、２つの入力（ａ（９）とｂ（９））が異なる場
合は、繰り上がりｃ（９）を反転（０ならば１，１なら
ば０）して出力するものである。これは、第１のシング
ルマッチドフィルタ２２及び第２のシングルマッチドフ
ィルタ２３からの相関出力が、符号付きの値の場合に、
最上段の全加算器３２における２つの入力（ａ（９）と
ｂ（９））を符号として扱い、更に相関出力として、第
１１ビットが符号となるようにするためのものである。

【００６１】相関出力保持部２５は、ＣＬＫ１とＣＬＫ
２に同期して加算部２４からの出力を相関出力として１
／２チップ時間間隔で出力するものである。

【００６２】次に、本発明のマッチドフィルタの動作に
ついて図１，図４を使って説明する。本発明のマッチド
フィルタでは、外部から供給されるリセット信号（ＲＥ
ＳＥＴ）が例えば‘１’になると、第１のシングルＭＦ
２２、第２のシングルＭＦ２３、そして相関出力保持部
２５で初期値がセットされる。

【００６３】また、外部から１チップ時間間隔のクロッ
ク（ＣＬＫ＝２００ｎｓ）が供給され、１／２位相遅延
クロック保持部２１からＣＬＫ１とＣＬＫ１の１／２位
相遅延したＣＬＫ２が出力されて、ＣＬＫ１は第１のシ
ングルＭＦ２２と相関出力保持部２５に供給され、ＣＬ
Ｋ２は第２のシングルＭＦ２３と相関出力保持部２５に
供給される。

【００６４】そして、従来の２倍オーバーサンプリング
マッチドフィルタと同様に、送信側で拡散変調された拡
散信号が受信され、受信信号がＲＦ部１でベースバンド
信号に変換され、復調部２のＡ／Ｄ変換部３で１／２チ
ップ時間間隔（この場合：１００ｎｓ）でディジタル変
換されて、入力信号として入力される。

【００６５】入力信号は、第１のシングルＭＦ２２にお
いて１／２位相遅延クロック保持部２１からのＣＬＫ１
に従って繰り返し取り込み保持され、同時に外部からの
拡散符号がＣＬＫ１に従って繰り返し取り込まれ１シン
ボル分の拡散符号が保持されたなら、入力信号と拡散符
号との相関が取られて、ＣＬＫ１のタイミングで第１の
シングルＭＦ２２における相関出力（符号付き１０ビッ
ト）が得られる。

【００６６】同様にして、入力信号は、第２のシングル
ＭＦ２３においては、１／２位相遅延クロック保持部２
１からのＣＬＫ２に従って繰り返し取り込み保持され、
同時に外部からの拡散符号がＣＬＫ２に従って繰り返し
取り込まれ１シンボル分の拡散符号が保持されたなら、
入力信号と拡散符号との相関が取られて、ＣＬＫ２のタ
イミングで第２のシングルＭＦ２３における相関出力
（符号付き１０ビット）が得られる。

【００６７】そして、第１のシングルＭＦ２２からの相
関出力と、１／２位相遅れて出力される第２のシングル
ＭＦ２３からの相関出力とが加算部２４で加算され、Ｃ
ＬＫ１及びＣＬＫ２の両方のタイミングで切り替わる符
号付き１１ビットの相関出力が得られ、相関出力保持部
２５でＣＬＫ１、ＣＬＫ２の双方に同期して最終的な相
関出力として出力される。尚、この動作が受信が終了す
るまで繰り返される。

【００６８】次に、本発明のマッチドフィルタの動作
を、従来の２倍オーバーサンプリングマッチドフィルタ
と比較しながら、図８を用いて具体例で説明する。図８
は、本発明のマッチドフィルタと従来の２倍オーバーサ
ンプリングマッチドフィルタとを比較するための説明図
である。

【００６９】ここで、復調部２のＡ／Ｄ変換部３におい
て１／２チップ時間間隔（この場合：１００ｎｓ）でデ
ィジタル変換された入力信号を（１）〜（８）とする
と、従来の２倍オーバーサンプリングマッチドフィルタ
（図８では従来の２倍ＭＦ）では、１／２チップ時間間
隔のクロックでサンプリング入力するので、図８（ａ）
に示すように、（１）〜（８）が入力されることにな
る。

【００７０】それに対して、本発明のマッチドフィルタ
（図８ではＭＦ）では、第１のマッチドフィルタ及び第
２のマッチドフィルタが、各々１／２位相ずれた１チッ
プ時間間隔（この場合：２００ｎｓ）のクロックでサン
プリング入力するので、図８（ｂ）に示すように、第１
のマッチドフィルタ（ＭＦ）には（１），（３），
（５），（７）が入力され、第２のマッチドフィルタ
（ＭＦ）には（２），（４），（６），（８）が入力さ
れることになる。

【００７１】そして、各マッチドフィルタにおいて、拡
散符号が［Ａ，Ｂ，Ｃ，Ｄ］であるとして相関をとる
と、従来の２倍オーバーサンプリングマッチドフィルタ
では、 ＯＵＴ２倍＝（ (1)×Ａ）＋（ (2)×Ａ）＋（ (3)×
Ｂ）＋（ (4)×Ｂ）＋（ (5)×Ｃ）＋（ (6)×Ｃ）＋
（ (7)×Ｄ）＋（ (8)×Ｄ） となる。

【００７２】それに対して、本発明のマッチドフィルタ
では、第１のマッチドフィルタにおける相関は、 ＯＵＴ１ ＝（ (1)×Ａ）＋（ (3)×Ｂ）＋（ (5)×
Ｃ）＋（ (7)×Ｄ） であり、第２のマッチドフィルタにおける相関は、 ＯＵＴ２ ＝（ (2)×Ａ）＋（ (4)×Ｂ）＋（ (6)×
Ｃ）＋（ (8)×Ｄ） となり、その結果、加算部２４における加算結果の相関
出力は、 ＯＵＴ ＝（ (1)×Ａ）＋（ (3)×Ｂ）＋（ (5)×Ｃ）＋（ (7)×Ｄ）＋ （ (2)×Ａ）＋（ (4)×Ｂ）＋（ (6)×Ｃ）＋（ (8)×Ｄ） ＝ＯＵＴ２倍 となって、本発明のマッチドフィルタの最終的な相関出
力が、従来の２倍オーバーサンプリングマッチドフィル
タの相関出力と同一の値となることがわかる。

【００７３】次に、本発明のマッチドフィルタのシミュ
レーション結果を図３に示す。図３において、第１段目
（ＣＬＫ）が、サンプリング周期であるＣＬＫ（２００
ｎｓ）を示し、２段目、３段目が、それぞれ第１のシン
グルＭＦ２２及び第２のシングルＭＦ２３に供給される
クロックＣＬＫ１，ＣＬＫ２（２００ｎｓ）を示してい
る。

【００７４】また、６段目（ＣＩＮ）が拡散符号を表
し、７段目（ＨＩ＿Ｃ）、９段目（ＨＩ＿ＳＣ）がそれ
ぞれ第１のシングルＭＦ２２の拡散符号保持部１３の下
段シフトレジスタ及び上段の拡散符号レジスタの状態を
示しており、同様に８段目（ＨＩ＿Ｃ）、１０段目（Ｈ
Ｉ＿ＳＣ）がそれぞれ第２のシングルＭＦ２３の拡散符
号保持部１３の下段シフトレジスタ及び上段の拡散符号
レジスタの状態を示している。尚、拡散符号保持部１３
の上段の拡散符号レジスタの状態は、第１のシングルＭ
Ｆ２２及び第２のシングルＭＦ２３で同じであることを
前提にしている。

【００７５】また、下から６段目〜９段目（ＨＩ＿ＨＯ
２）が第１のシングルＭＦ２２の２の補数変換部１５の
各タップの値を示し、下から２段目〜５段目（ＬＯ＿Ｈ
Ｏ２）が第２のシングルＭＦ２３の２の補数変換部１５
の各タップの値を示し、最下段が相関出力（ＤＡＴＡＯ
ＵＴ）である。尚、入力信号保持部Ｂ１２の全タップに
入力信号が保持されるまでは、相関出力は初期値‘Ｘ’
が保持し続けるものとした。

【００７６】図３のシミュレーション結果と図７に示し
た従来の２倍オーバーサンプリングマッチドフィルタの
シミュレーション結果とを比較してみると、本発明のサ
ンプリングクロックが、従来の２バーオーバーサンプリ
ングマッチドフィルタにおけるサンプリングクロックの
２倍周期になっており、第１のシングルＭＦ２２の２の
補数変換部１５の各タップの値と、第２のシングルＭＦ
２３の２の補数変換部１５の各タップの値が、１／２位
相ずれながら従来の場合の２倍の周期で切り変わってい
るため、結果的には、相関出力が従来と同様の周期で切
り変わり、同じ相関出力を得ていることが確認できる。

【００７７】上記説明では、２倍オーバーサンプリング
を実現するマッチドフィルタを例に説明してきたが、同
様にｎ倍オーバーサンプリングを実現するためには、１
／２位相遅延クロック生成部２１が、１チップ間隔のク
ロックを入力し、互いに均等に位相の異なるオーバーサ
ンプリング数（ｎ）分のクロックを出力するようにし、
各クロックで動作するシングルマッチドフィルタをオー
バーサンプリング数（ｎ）分設け、加算部２４でｎ個の
シングルマッチドフィルタからの相関を加算し、相関出
力保持部２５で、各クロックに同期して加算結果を相関
出力として出力するようにすれば、ｎ倍オーバーサンプ
リングが実現できる。

【００７８】本発明の実施の形態のマッチドフィルタに
よれば、２倍オーバーサンプリングを実現する場合、シ
ングルマッチドフィルタを２構成設け、動作クロック
は、従来のシングルマッチドフィルタと同様の１チップ
時間間隔とし、第１のシングルマッチドフィルタ２２の
動作クロックＣＬＫ１と、第２のシングルマッチドフィ
ルタ２３の動作クロックＣＬＫ２とを１／２位相ずらす
ことにより、第１のシングルマッチドフィルタ２２と第
２のシングルマッチドフィルタ２３の各々の動作クロッ
クが１チップ時間間隔であるにも係わらず、双方の動作
によって１／２チップ時間間隔で入力信号のサンプリン
グを行って相関を取るので、分解能が従来のシングルマ
ッチドフィルタの２倍となって相関精度を向上できる効
果がある。

【００７９】また、各シングルマッチドフィルタ２２，
２３からの相関出力は符号付き１０ビットであるが、加
算部２４において、加算され出力される相関出力は符号
付き１１ｂｉｔとなり、従来の２倍オーバーサンプリン
グマッチドフィルタと同じ精度の相関出力を得ることが
でき、分解能を従来のシングルマッチドフィルタの２倍
にすることができる効果がある。

【００８０】本発明のマッチドフィルタによれば、各シ
ングルマッチドフィルタのゲート数をｋ個とすると、２
つのシングルマッチドフィルタで２ｋ個のゲートを要
し、従来の２倍オーバーサンプリングマッチドフィルタ
と同数であるが、サンプリングクロック周波数が従来の
２倍オーバーサンプリングマッチドフィルタの１／２倍
であるので、消費電力は従来の２倍オーバーサンプリン
グマッチドフィルタの１／２倍となり、消費電力を軽減
できる効果がある。

【００８１】また、ｎ倍オーバーサンプリングマッチド
フィルタに本発明を適用すれば、サンプリングクロック
周波数を従来のｎ倍オーバーサンプリングマッチドフィ
ルタの１／ｎ倍とすることができ、ゲート数が同数個で
あるので、消費電力はｎ倍オーバーサンプリングＭＦの
１／ｎ倍となり、更に消費電力軽減の効果が大きい。通
常、適用されるオーバーサンプリングは４倍であるの
で、本発明の効果は大きいものである。

【００８２】

【発明の効果】本発明によれば、１チップ間隔のクロッ
クで動作して入力信号と拡散符号との相関を得るシング
ルマッチドフィルタをオーバーサンプリング数設け、オ
ーバーサンプリング数分の１位相ずつ遅延させたクロッ
クで各シングルマッチドフィルタを動作させて得られた
相関を加算して、オーバーサンプリングした相関出力を
得るマッチドフィルタとしているので、動作クロックを
高速にすることなくオーバーサンプリングを実現するこ
とによって、相関精度を保持しながら消費電力を低減で
きる効果がある。

【図面の簡単な説明】

【図１】本発明に係るマッチドフィルタの一構成例を示
すブロック図である。

【図２】本発明のマッチドフィルタにおける加算部の構
成例を示すブロック図である。

【図３】本発明のマッチドフィルタのシミュレーション
結果を示す説明図である。

【図４】一般的なスペクトラム拡散通信システムにおけ
る受信機の概略構成を示す説明図である。

【図５】従来のシングルマッチドフィルタの一例を表す
構成ブロック図である。

【図６】従来の２倍オーバーサンプリングマッチドフィ
ルタの一例を表す構成ブロック図である。

【図７】従来の２倍オーバーサンプリングマッチドフィ
ルタにおけるシミュレーション結果を示す説明図であ
る。

【図８】本発明のマッチドフィルタと従来の２倍オーバ
ーサンプリングマッチドフィルタとを比較するための説
明図である。

【符号の説明】

１…無線部、 ２…復調部、 ３…Ａ／Ｄ変換部、 ４
…マッチドフィルタ、５…ＲＡＫＥ合成部、 ６…誤り
訂正部、 ７…音声符号化／復号化部、 ８…ＣＰＵ
部、 １１…入力信号保持部Ａ、 １２，１２′…入力
信号保持部Ｂ、１３…拡散符号保持部、 １４，１４′
…乗算部、 １５，１５′…２の補数変換部、 １６，
１６′…加算部、 １７，１７′…相関出力保持部、
２１…１／２位相遅延クロック生成部、 ２２…第１の
シングルマッチドフィルタ、２３…第２のシングルマッ
チドフィルタ、 ２４…加算部、 ２５…相関出力保持
部、 ３１…半加算器、 ３２…全加算器、 ３３…符
号ビット判別部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 今泉 市郎 東京都中野区東中野三丁目14番20号 国際 電気株式会社内 Ｆターム(参考） 5K022 EE02 EE33 EE36 5K047 AA03 AA15 BB01 GG34 HH15 MM33 MM36 MM38

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力信号を１チップ間隔のクロックでサ
   ンプリングして保持し、拡散符号との相関を得るシング
   ルマッチドフィルタをオーバーサンプリング数設け、前
   記クロックをオーバーサンプリング数分の１位相ずつ遅
   延させたクロックで前記各シングルマッチドフィルタを
   動作させて相関を取得し、前記各相関を加算して、オー
   バーサンプリングした相関出力を得ることを特徴とする
   マッチドフィルタ。
2. 【請求項２】 １チップ間隔のクロックを入力し、前記
   クロックと同じタイミングである第１のクロックと、前
   記第１のタイミングから１／２位相遅延した第２のクロ
   ックとを出力する位相遅延クロック生成部と、 入力信号を前記第１のクロックでサンプリング・保持
   し、拡散符号との相関を演算して第１の相関出力を取得
   する第１のシングルマッチドフィルタと、 入力信号を前記第２のクロックでサンプリング・保持
   し、拡散符号との相関を演算して第２の相関出力を取得
   する第２のシングルマッチドフィルタと、 前記第１の相関出力と前記第２の相関出力とを加算する
   加算部と、 前記加算された相関出力を前記第１のクロックと前記第
   ２のクロックに同期して出力する相関出力保持部とを有
   することを特徴とするマッチドフィルタ。
3. 【請求項３】 １チップ間隔のクロックを入力し、互い
   に均等に位相の異なるオーバーサンプリング数分のクロ
   ックを出力する位相遅延クロック生成部と、 前記各クロックで入力信号をサンプリング・保持し、拡
   散符号との相関を演算して相関出力を取得するオーバー
   サンプリング数分のシングルマッチドフィルタと、 前記各シングルマッチドフィルタからの相関出力を加算
   する加算部と、 前記加算された相関出力を前記各クロックに同期して出
   力する相関出力保持部とを有することを特徴とするマッ
   チドフィルタ。