WO2026022013A1 - Schalten eines leistungstransistors eines hybrid-schaltelements anhand eines steuersignals (sollsignals) und zustandsabhängiges schalten des anderen leistungstransistors - Google Patents

Schalten eines leistungstransistors eines hybrid-schaltelements anhand eines steuersignals (sollsignals) und zustandsabhängiges schalten des anderen leistungstransistors

Info

Publication number
WO2026022013A1
WO2026022013A1 PCT/EP2025/070596 EP2025070596W WO2026022013A1 WO 2026022013 A1 WO2026022013 A1 WO 2026022013A1 EP 2025070596 W EP2025070596 W EP 2025070596W WO 2026022013 A1 WO2026022013 A1 WO 2026022013A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching
signal
power transistor
power
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/EP2025/070596
Other languages
English (en)
French (fr)
Inventor
Matthias Duchrau
Kai Kühnen
Christoph Hornstein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schaeffler Technologies AG and Co KG
Original Assignee
Schaeffler Technologies AG and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schaeffler Technologies AG and Co KG filed Critical Schaeffler Technologies AG and Co KG
Publication of WO2026022013A1 publication Critical patent/WO2026022013A1/de
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Definitions

  • Silicon-based switches such as IGBTs are used, particularly in vehicle traction inverters, to implement cost-effective power circuits.
  • Other power transistors for example MOSFETs such as SiC MOSFETs or GaN MOSFETs, offer higher slew rates than IGBTs, thus reducing switching losses, although this comes at the cost of such power transistors.
  • different types of power transistors are connected in parallel as a hybrid switching element (with respect to their power path). This allows, for example, combining power transistors that are advantageous during the switching process itself with power transistors that are particularly suitable for holding the current during the ON time. This enables the switching edge to be executed by the power transistor with the higher switching speed (slew rate), after which, following the switching edge, the more efficient power transistor is switched on to hold the current.
  • One objective of the invention is to demonstrate an improved approach to switching hybrid switching elements.
  • the switching state of the first activated power transistor is determined from an actual state signal that reflects the actual switching state of that power transistor.
  • the current state signal corresponds to the switching signal of this power transistor, which is applied to the power transistor, corresponds to a load-side potential of the power path of the power transistor, or a combination thereof.
  • the hybrid switches described here are hybrid semiconductor switches.
  • the switching state (i.e., the current state signal) of the first power transistor switched on is represented by the level of the associated switching signal applied to the first power transistor itself, by the level of the load-side potential of the relevant power path, or both.
  • the current state signal can, in particular, be a gate signal, i.e., a signal that directly affects the switching state of the transistor in question.
  • the current state signal can also be a signal from the load-side terminal (drain/collector in a collector- or drain-follower circuit, such as a low-side transistor; source/emitter in an emitter- or source-follower circuit), i.e., a signal that directly represents the switching state of the transistor in question.
  • the current state signal (or its level) of the first power transistor is compared to a threshold value, and upon reaching the threshold, the switching operation of the second power transistor is triggered.
  • the subsequently activated power transistor is switched in the same way, depending on the state of the first switching power transistor, whereby the first switching power transistor is switched off by a control signal (i.e., a change in the desired level or a switching command).
  • a control signal i.e., a change in the desired level or a switching command.
  • the invention provides for switching one of the power transistors in a parallel circuit according to a desired level change (i.e., based on a predetermined control signal).
  • This switching process affects the power transistor that is switched first (i.e., following a predetermined control signal, such as a predetermined PWM signal).
  • the desired level change of the switching signal of the first switching power transistor is triggered by, or is the direct consequence of, a given control signal that the power transistors must convert.
  • This control signal is a
  • the control signal is a setpoint signal, often provided by a higher-level control system. If the control signal specifies a setpoint level change, this immediately triggers the switching of the corresponding power transistor.
  • the setpoint level change is derived directly from the control signal.
  • a level change in the control signal directly leads to the setpoint level change in the switching signal of the relevant (first switching) power transistor. This is particularly true when the power transistors are functioning correctly or within the device in which these power transistors operate.
  • the power transistor that switches first is therefore signal-controlled (controlled by the setpoint level change in the setpoint switching signal).
  • the switching operation of the second power transistor is governed by the current state of the first switching power transistor.
  • the switching operation of the subsequent power transistor is state-controlled, meaning it depends on the actual switching state of the power transistor that is switched first (by the control signal).
  • the actual switching state of the first switched power transistor corresponds to a current state signal that characterizes the current state of the first power transistor.
  • the switching operation of the second (subsequent) power transistor is triggered (immediately) when the current state signal crosses a threshold value, specifically in the direction corresponding to the rising edge of the desired level change.
  • the current state signal is represented, in particular, by a voltage level.
  • the actual switching state of the first power transistor is determined by comparing its current state, or a corresponding switching state signal, with a threshold value. Switching the first switching power transistor (i.e., the signal-controlled switching power transistor) and switching the subsequent power transistor (i.e., the state-controlled switching power transistor) both involve the same switching edge of the target control signal.
  • the specified control signal specifies a change in the switching state of the parallel circuit
  • one of the power transistors is switched in a signal-controlled manner (i.e., triggered by the control signal), in particular by means of a first switching signal that immediately follows the control signal (in a logical sense).
  • another of the power transistors is state-controlled (i.e., triggered by the state of the signal-controlled transistor). The first power transistor is switched.
  • the second power transistor is switched depending on the current switching state of the signal-controlled power transistor, specifically depending on the level of the switching signal that drives the signal-controlled power transistor, or specifically depending on a potential in the power path of the first power transistor that changes when the switching state in the power path itself changes (i.e., a load-side potential), or depending on another signal detectable at the first switched power transistor that (possibly in addition to other parameters) characterizes the switching state of this power transistor (i.e., that also changes itself when the switching state changes due to this change).
  • These signals can also be used in combination to form the current state signal, or they can be evaluated (compared) as individual current state signals for combination after evaluation.
  • the signals can be added (especially with weighting), or the signal with the strongest change (in the case of a switching state change) can be used, or individual current state signals (of different types) can be evaluated, for example by comparing them individually.
  • the switching state change of the second (additional) power transistor is triggered when the relevant threshold is crossed first, or when both signals cross their respective thresholds.
  • the load-side potential of a power path of a power transistor is the potential at the power terminal of the power transistor that is opposite to the power terminal that is permanently connected to a power potential. Specifically, the load-side potential of a power path of a power transistor is the potential intended for connection to a load.
  • the load-side potential is the potential at the junction between the power transistors (i.e., the phase terminal in inverters).
  • the load-side potential is the one that changes during (fault-free) operation when the switching state changes.
  • Different switching state changes result in different power transistors being signal-controlled or state-controlled.
  • the power transistor that switches signal-controlled when turned on positive switching state change or target level change
  • the power transistor that switches signal-controlled during switch-off positive change in switching state or setpoint level
  • switch-on negative change in switching state or setpoint level
  • the power transistor that switches signal-controlled (first) during switch-on and state-controlled (last) during switch-off is preferably the one with the higher switching speed or steeper transition. This power transistor can be referred to as the first power transistor.
  • the power transistor that switches signal-controlled (first) during switch-off and state-controlled (last) during switch-on is preferably the one with the higher current-carrying capacity. The roles of the power transistors of different types, or rather their control, are thus reversed during different switching operations (on or off).
  • first and “next” in relation to the power transistors do not necessarily define the switching sequence. Rather, the first power transistor can actually be switched on first when power is turned on (signal-controlled, i.e., due to a predetermined control signal or target control signal), and this first power transistor can be switched on after the other power transistor when power is turned off (state-controlled, i.e., depending on the switching state or switching signal of the first power transistor).
  • a suitable method for switching a parallel circuit of different types of power transistors is proposed.
  • the switching of the first of the two power transistors is carried out by a target level change of a first switching signal, where the target level change is triggered by a predetermined control signal, in particular by a switching edge provided therein.
  • the first switching signal which exhibits the target level change (triggered by the control signal), directly controls this power transistor.
  • the target level change is the direct consequence of a level change in the predetermined control signal. This is also referred to as signal-controlled control.
  • the first of the power transistors is thus switched by signal control.
  • a switching operation of the second power transistor is triggered when the current state signal of the first power transistor crosses a threshold. This current state signal indicates the current switching state of the first power transistor.
  • This switching operation of the second power transistor corresponds to the level change in the control signal of the first power transistor; it is therefore the same switching operation of the parallel-connected power transistors.
  • the switching operation of the second transistor is only indirectly dependent on the given control signal and is directly dependent on the switching signal of the first transistor.
  • the switching operation of the second transistor is thus dependent on the state of the first transistor (represented by its switching signal, its load-side potential, or a combination thereof, in particular by representing the load-side potential as its complementary signal) and is therefore state-controlled.
  • These (signal-controlled and state-controlled) switching operations of the two power transistors relate to the same switching edge of the given control signal.
  • the switching operations of the two power transistors are therefore common, although not exactly synchronous.
  • the switching operations are executed differently (signal-controlled or state-controlled) for the transistors of different types.
  • the current state signal corresponds, for example, to the switching signal of the first power transistor, which is applied to this power transistor. Furthermore, the current state signal can correspond to a load-side potential of the power path of this (first) power transistor, or to a combination of these signals, whereby these signals can also be combined only after individual (logical) comparison as the results of the respective comparison.
  • Each power transistor of a given type can be implemented as a single transistor element or as several transistor elements of the same type connected in parallel. This allows the switching power or current-carrying capacity to be multiplied. Parallel connection of power transistors is particularly common in the switching elements of half-bridges.
  • the first power transistor is switched on by means of a rising edge of the first switching signal, i.e., the switching signal that is supplied to this power transistor.
  • the desired level change of the first switching signal is at Switching on is triggered by a rising edge.
  • the first switching signal is thus directly determined by the specified control signal.
  • the second transistor is switched on when the current state signal of the first power transistor exceeds a first threshold value, or when the rising edge of this current state signal exceeds the first threshold value.
  • the complementary current state signal can be used, especially if the load-side terminal is more positive than the other terminal of the parallel connection of the power transistors.
  • the comparator can detect when the current state signal falls below a threshold value, especially if the current state signal is determined by the load-side potential of the power transistors.
  • the second transistor is thus switched on when the current state signal of the first transistor crosses the threshold value, for example, when a relevant switching signal exceeds the threshold value, or when the complementary signal of the load-side potential exceeds it, or when the load-side potential falls below the threshold value.
  • the complementary signal of the load-side potential is shown in Fig. 2.
  • the power transistors are switched off together by switching off the second transistor using a rising edge as the target level change (e.g., in a second switching signal that switches the second transistor on), where the target level change is determined by the specified control signal.
  • the target level change in the switching signal applied to this power transistor is therefore determined by the specified control signal (and specifically not by the switching state of the other power transistor).
  • the target level change of the second switching signal (which controls the second transistor) is a falling edge when switching off; the specified control signal thus has a falling edge.
  • the second switching signal is therefore directly determined by the specified control signal (or rather, by its falling edge).
  • the first power transistor is switched off when the actual switching state of the second power transistor exceeds a (second) threshold value.
  • a second threshold can be used for this purpose (adapted to the other transistor type), or a threshold corresponding to the first threshold can be applied. The first power transistor is thus switched off by this. the current state signal of the second transistor falls below the relevant threshold.
  • the (first) power transistor When switching off, the (first) power transistor, which is switched directly depending on the control signal when switching on, is switched by the switching state of the other (second) transistor, i.e., when the switching state of the other (second) transistor (or the corresponding current state signal that represents it) falls below the threshold value.
  • the (second) power transistor When switching on, the (second) power transistor, which is switched directly depending on the specified control signal when switching off, is switched by the current state signal of the other (first) power transistor, i.e., when the current state signal of the other (first) transistor exceeds the threshold value.
  • the target level change is directly dependent on the specified control signal or its level change.
  • the specified control signal can, in particular, be implemented as a pulse-width modulated signal. Specifically, this signal can be received at an input of a driver circuit. The reception of the control signal (or a level change within it) thus directly triggers a switching operation in one of the transistors.
  • the power transistors are directly connected to the driver circuit. The driver circuit directly controls the power transistors. Direct control means, in particular, that no additional time delay is intentionally introduced during signal conversion; in particular, this (in the error-free case) eliminates any dependence on another state or parameter.
  • the driver circuit thus directly converts the target control signal.
  • this is not the case (in a fault-free state); instead, it operates in a state-controlled manner (controlled by the switching state of the first power transistor).
  • the switching of the other power transistor is therefore only indirectly triggered by the specified control signal, since the control signal first directly activates the first power transistor, whose resulting switching process (state-controlled) then triggers the switching of the other power transistor.
  • the load-side potential is used as the current state signal when switching on.
  • the current state signal can be, in particular, the potential applied to the power transistor.
  • a switching signal is used, which is controlled by the specified control signal (i.e., the switching signal of the signal-controlled transistor).
  • the current state signal i.e., the relevant switching signal or load-side potential
  • a driver circuit preferably the aforementioned driver circuit.
  • the fed-back current state signal is compared with a relevant threshold value.
  • the power transistor that is not directly driven by the control signal is driven by means of a current state signal from the other power transistor (e.g., the relevant switching signal or the load-side potential of this power transistor), in particular to change its level.
  • the other transistor is driven by a current state signal from the first transistor to change its level when the comparison shows that the fed-back first current state signal (i.e., from the first transistor) crosses a threshold value.
  • the designations of the transistors as first and second (other) transistor, or of the switching signals as first and second switching signal preferably refer to different transistors or actual state signals (i.e., state signals of different transistors) in the case of identical switching operations.
  • the switching operation of the first power transistor is preferably carried out by a driver controller driving a first driver output stage to generate the switching signal.
  • a first driver output stage is driven according to a predetermined control signal.
  • the execution of the corresponding switching operation of the second transistor involves feeding the current state signal of the first transistor (e.g., the first switching signal, the load-side potential, or both) back to the driver controller. This signal is compared with (at least) a threshold value. Upon reaching the threshold value, a second driver output stage is driven to change the level.
  • the comparison and driving of the driver output stage, in particular the driving according to a predetermined control signal is carried out especially by means of the driver controller.
  • the transistors are driven by means of driver output stages, which directly drive the power transistors and are controlled by a driver controller.
  • the driver output stages and the driver controller are preferably part of the driver circuit.
  • a driver circuit can be used to execute the procedure described here.
  • the driver circuit has outputs. These are configured for the (common) control of power transistors of different types.
  • the driver circuit also has an input. This is configured to receive a predefined control signal (setpoint switching signal).
  • the driver circuit is configured to initiate a setpoint level change in one of the outputs according to the received control signal. This serves to directly control the signal-controlled power transistor according to the predefined control signal.
  • the driver circuit also includes at least one comparator.
  • This comparator is configured to compare the feedback current state signal (i.e., the first switching signal and/or the load-side potential of the first power transistor) with a threshold value.
  • the at least one comparator is connected to another of the outputs.
  • the comparator can be connected upstream of both outputs (possibly via a multiplexer). This allows the comparator to be selectively connected to one or the other output, depending on the direction of the switching state change in the control signal.
  • the comparator can be implemented as a (discrete) circuit, in which case an adjustable signal switch is provided between the comparator and the outputs.
  • the signal switch then connects the comparator to the first output for a given direction of switching state change in the control signal and to the second output for a given direction of switching state change in this control signal.
  • the other output is controlled by the driver circuit or the driver controller according to the specified control signal.
  • the driver circuit has a feedback input.
  • the driver circuit is used to detect the switching signal that is executed according to a predefined control signal, and/or to detect The load-side potential of the relevant power transistor provides a feedback input.
  • a signal representing the switching state of one of the power transistors can be fed back to the driver circuit via this feedback input; that is, the current state signal from the power transistor can be fed back via the feedback input.
  • the feedback input is connected upstream of the comparator.
  • the comparator is therefore connected downstream of the comparator to receive the first switching signal (i.e., the signal-controlled switching signal).
  • Embodiments of the driver circuit include a driver controller and driver output stages.
  • the driver output stages are connected downstream of the driver controller.
  • the driver controller is connected to the driver output stages via a control signal.
  • the driver output stages provide the outputs of the driver circuit. Power transistors (with their control terminals) can be connected to these outputs.
  • the driver controller is specifically configured to receive signals from the outputs of the driver output stages, for example, when a switching signal from a transistor is used as the current state signal.
  • the driver controller preferably has a feedback input configured to receive the current state signal (switching signal and/or the load-side potential of the transistor).
  • the driver controller in addition to the control connection between the driver controller and the driver output stages it controls, there is a feedback connection between the driver output stages or their outputs, or the relevant load-side terminal of the power transistor, and the driver controller, which has a corresponding input (feedback input) for this purpose.
  • the comparator can be provided, in particular, within the driver controller, with the feedback input connected upstream of the comparator.
  • the driver circuit is preferably configured to operate either a first output according to the predetermined control signal (signal-controlled operation), or the first output according to the output signal of the (at least one) comparator (state-controlled operation), depending on the direction of the control signal level change.
  • the driver circuit is configured to operate a further output (e.g., the second output) according to the comparator's output signal or the predetermined control signal (setpoint control signal), depending on the direction of the control signal level change.
  • a further output e.g., the second output
  • the first output is operated according to the control signal
  • the other, or second, output is operated according to the comparator's signal.
  • the first output is operated according to the comparator's output signal, and the second output is operated according to the control signal.
  • Operation according to the comparator means state-controlled operation, and operation according to the control signal corresponds to signal-controlled operation.
  • a power hybrid switching device can be designed with the driver circuit according to one of the preceding claims.
  • the switching device comprises power transistors of different types connected in parallel, which is why it can also be referred to as a hybrid switching device.
  • the control electrodes of the different types of power transistors are connected to different outputs of the driver circuit.
  • Transistor elements of the same type are connected to the same transistor, particularly if a power transistor comprises several parallel-connected transistor elements of the same type.
  • Power transistors are defined as transistors whose continuous rated current carrying capacity is at least 10 A or at least 5 A.
  • Power transistors preferably have a reverse voltage of more than 60 V, at least 650 V, or at least 1000 V.
  • the load-side potentials can also be transmitted to the driver circuit via signal transmission (e.g., via a voltage divider and/or a galvanic isolation element), in particular to transmit the current state signal of the driver circuit.
  • a vehicle traction inverter with multiple half-bridges can be provided, wherein the switching elements of the half-bridges are each formed by means of power transistors of different types, which are preferably controlled by the driver circuit described herein or according to the method described herein.
  • a vehicle power factor correction filter for example of a vehicle-mounted charger, can also be formed with multiple half-bridges, the switching elements of which are formed by power transistors of different types (connected in parallel).
  • the hybrid switching device described herein can also be used in a chopper of a vehicle-mounted DC-DC converter.
  • the inverter, the power factor correction filter, and/or the chopper are preferably designed for nominal power ratings of more than 10 kW, in particular more than 20 or 50 kW.
  • a vehicle traction inverter can comprise multiple phases. Each phase is represented by a half-bridge, wherein each half-bridge has two It has series-connected power transistors designed as a hybrid switching device.
  • the parallel connection of power transistors of different types is, in particular, a parallel connection of one or more SiC MOSFETs (or GaN MOSFETs) and one or more silicon-based IGBTs.
  • the power transistors of different types can have different band gaps and/or electron mobilities.
  • the power transistors of one type are driven synchronously.
  • the power transistors of the other type are also driven synchronously.
  • Parallel-connected transistor elements are controlled synchronously, for example, by means of the same switching signal.
  • the switching signals for the power transistors of different types can have different ON levels and different OFF levels.
  • the hybrid switches described here are hybrid semiconductor switches.
  • FIGS 1 and 2 are symbolic representations and serve to illustrate embodiments.
  • Figure 1 shows a driver circuit TS, which receives a PWM control signal externally via input E.
  • a higher-level control device MC is depicted, which generates the PWM control signal outside of the driver circuit TS and feeds it in via input E.
  • the PWM control signal is a setpoint signal and is intended for conversion by the driver circuit.
  • the PWM control signal is a pulse-width modulated signal.
  • the higher-level control device MC can, for example, include a control system or a controller, such as a field-oriented motor controller, which generates a control signal in the form of a pulse-width modulated signal (PWM) according to specifications.
  • PWM pulse-width modulated signal
  • the driver circuit TS has a first output AM and a second (different) output AI.
  • the first output AM is intended for driving a power MOSFET MT, for which purpose the AM output is connected to the gate G of the MOSFET MT.
  • the second output AI is intended for driving a power IGBT, for which purpose the AI output is connected to the gate IG of the IGBT IT.
  • This connection can be direct or can be made via a series resistor V (gate resistor).
  • a diode DI is connected in parallel to the collector K and emitter E of the transistor IT.
  • a first driver output stage, HMT, LMT is provided for generating the first switching signal, i.e., the switching signal to be output at AM.
  • the first driver output stage comprises two series-connected driver transistors, HMT, LMT, where transistor HMT (according to the first letter of its reference symbol) is a high-side transistor of the output stage, and transistor LMT (according to the first letter of its reference symbol) is a low-side transistor of the same output stage.
  • the connection between the two driver transistors forms the AM output.
  • the outer ends of the series-connected driver transistors HMT, LMT are connected (via respective, optional series resistors R1, R2) to two reference potentials, T+, T-, of the driver circuit TS.
  • a supply voltage exists between the reference potentials T+, T-, which is provided by the voltage source UQ of the driver circuit TS.
  • the reference potentials T+, T- can also be referred to as supply potentials.
  • the two transistors HMT and LMT shown in the first driver stage are both MOSFETs, but with opposite polarities.
  • the gates of the MOSFETs HMT and LMT, and thus the control inputs of the first driver stage, are connected to their respective control outputs HMS and LMS.
  • the second driver output stage HIT, LIT is configured like the first driver output stage, but with a direct connection to the reference potentials T+, T- and with its own control outputs of the driver controller TC, which are connected to the control terminals (gates) of the driver transistors HIT, LIT of the driver output stage.
  • the first and second driver output stages are thus individually connected to their respective driver transistors via two control outputs each.
  • At least one resistor is connected between the reference potentials and the outer ends of the series-connected driver transistors HIT, LIT.
  • other components or supply circuits may be provided, such as current mirrors, Zener diodes, voltage converters, filter elements, filter circuits, or similar devices.
  • the junction between the transistors HIT, LIT is connected to the output AI; this connection may be direct, or, as shown, may include a resistor (gate resistor) between the output AI and the junction of the driver transistors HIT, LIT.
  • the driver output stages HMT, LMT, HIT, and LIT can be configured as switchable current sources or switchable voltage sources.
  • the driver output stages HMT, LMT, and HIT and LIT serve as the signal sources for the switching signals of the transistors MT and IT. These signal sources are switchable and, in particular, are connected downstream of the driver controller TC to be controlled by it.
  • the respective low-side transistor LMT or LIT receives an ON signal, while the respective high-side transistor HMT or HIT receives an OFF signal.
  • the signals are output to the corresponding driver transistors via the LMS or LIS terminals.
  • the respective low-side transistor LMT or LIT receives an OFF signal, while the respective high-side transistor HMT or HIT receives an ON signal. These signals are then output to the corresponding driver transistors via the LMS and LIS terminals, respectively.
  • the respective level at output AM or AI results from the connection of the switched-on driver transistor with the supply potential or reference potential T+, T-.
  • driver transistors HMT, LMT, HIT, LIT can be connected to the reference potentials T+, T- of the driver circuit TS via one or more resistors R1, R2. It is further shown that a driver output stage can be connected directly or via a series resistor V to the power transistors MT, IT. The driver output stage can have a resistor V located between the power transistors and the respective output AI. The resistors R1, R2, V serve to limit the current flowing or to reduce the voltage level applied to the gate IG.
  • the switching signals of outputs AM and AI are fed back to the driver controller TC.
  • This embodiment relates to the use of the switching signals as actual state signals. This embodiment is described below; another variant is described subsequently.
  • the driver controller TC has an input MM and an input IM.
  • the MM input is connected to the AM output (intended for driving the MOSFET MT). This allows the first switching signal present at the AM output to be fed back to the driver controller TC for evaluation. This enables the switching signal at the AM output to be compared with a threshold value in order to then trigger the switching operation at the other output AI.
  • the driver controller TC has a comparator SV that receives the signals from the MM and IM inputs. The comparator SV thus receives the control signals for the driver outputs AM and AI.
  • Input IM is connected to output AI (intended for controlling IGBT IT). This allows the second switching signal present at output AI to be fed back to the driver control TC for evaluation. This enables the switching signal at output AI to be compared with a threshold value in order to then trigger the switching operation at the other output AM. This is the case, for example, when switching off, i.e., when power transistor IT is switched off first, followed by power transistor MT, which is switched off depending on the level of the second switching signal.
  • Another option is to use the load-side potentials MP and IP as current state signals. This option is shown with dashed lines.
  • the diagram shows that the power transistors MT and IT are connected in parallel, and that emitter E and source S are permanently connected to the negative high-voltage potential HV-. The connection for emitter E and source S is thus permanently connected to a supply potential or reference potential. This potential does not change with the switching state of transistors IT and MT.
  • the load-side potential exists at drain D and collector K, respectively.
  • This side is not directly connected to the positive high-voltage potential HV-, but leads to a load (such as a winding, not shown) through which transistors MT and IT are (directly or indirectly) connected to the positive high-voltage potential HV-. Therefore, the potential there indicates the switching state of transistors IT and MT. This potential is fed back as the load-side potential.
  • the two load-side potentials of transistors MT and IT are identical due to the parallel connection, so that only one of the load-side potentials needs to be traced back, for example to a dedicated input of the driver control. How As mentioned, the load-side potential IP/MP can be used as the current state signal, or the aforementioned switching signals can be used at the outputs AN, AI, or a combination of both.
  • the first switching signal is generated from the PWM control signal at input E, so that a turn-on edge at input E immediately generates a turn-on edge in the first switching signal at output AM.
  • a turn-on signal or rising edge is generated depending on the switching state of the power transistor MT (detectable by the level at input MM or output AM, or the load-side potential IP/MP, represented for clarity as the complementary signal MP).
  • the power transistor IT is switched on depending on the switching state of transistor MT.
  • the comparator SV is used to compare the level at the respective output AM, AI, or MP (also present at inputs MM and IM) with a corresponding threshold value.
  • the feedback connections must be considered, i.e., the connection between output AI and input IM for the feedback of the second switching signal, and the feedback of the signal at output AM to input MM.
  • the first switching signal is fed back to the driver control TC, as is the load-side potential MP or IP.
  • the second switching signal is generated from the PWM control signal at input E, so that a switch-off edge at input E directly generates a switch-off edge in the second switching signal at output AI.
  • an OFF signal or a falling edge is generated at the other output AM, depending on the switching state of the power transistor IT (detectable by the level at input IM or output AI, or by the load-side potential IP, MP).
  • the power transistor MT is switched depending on the switching state of the power transistor IT.
  • Figure 2 shows the signal waveforms of only one transistor in a driver stage, while the switching state of the other transistor in the same driver stage is derived from the aforementioned behavior.
  • FIG. 2 illustrates a switch-on process and a subsequent switch-off process using several signals.
  • the PWM signal represents the control signal at input E, which is converted by the parallel-connected power transistors.
  • the HMS signal represents the level of the control signal of transistor HMT (high-side transistor of the driver stage for MOSFET MT).
  • the LMS signal represents the level of the control signal of transistor LMT (low-side transistor of the driver stage for MOSFET MT).
  • the HIS signal represents the level of the control signal of transistor HIT (high-side transistor of the driver stage for IGBT IT).
  • the LIS signal represents the level of the control signal of transistor LIT (low-side transistor of the driver stage for IGBT IT).
  • the MP signal represents the load-side level at transistors IT and MT.
  • the signal IM represents the level of the second switching signal, i.e., the level at output AI.
  • Figure 2 is not to scale; the levels shown are only varied for clarity.
  • the amplitudes of the signals shown are arbitrary and, in particular, do not indicate the actual amplitude or the ratio of amplitudes between different signals.
  • the PWM signal in particular, may have a smaller amplitude than the other signals shown.
  • the waveforms are also purely symbolic.
  • the switch-on process begins at time tO with a rising edge of the PWM control signal originating from the higher-level controller MC. This is immediately converted (by the driver controller TC) into a switch-on signal for the AM output to turn on the power transistor MT.
  • the conversion of the PWM control signal results in a rising edge at the HMS output to activate the
  • the high-side transistor HMT of the first driver output stage is switched on.
  • the non-ideal behavior of transistor HMT is symbolically represented by a finite slope of the signal HMS. Switching on transistor HMT leads to a rising level at the first output AM. This results in the switching process of transistor MT, which pulls the signal MP at the load-side terminal of the transistor parallel circuit MT, IT to the potential HV-.
  • the level of signal MP—complementary to signal MP in Fig. 1—thus increases. This level also corresponds to the switching state of the power transistor MT.
  • the rising level MP at input MM (which corresponds to an increasing ON state of the power transistor MT) exceeds the (first) threshold SW at time t1, which can be monitored, for example, by the comparator SV.
  • Exceeding the threshold SW at time t1 triggers the turn-on process of the other power transistor IT.
  • This turn-on process of power transistor IT is carried out by increasing the level at output HIS, i.e., the turn-on level of the high-side transistor HIT of the driver stage of output AI (which is intended for power transistor IT). This then also gives output AI a high potential, thus turning on power transistor IT.
  • the switching signal at output AM is increased as a direct consequence of the rising edge of the PWM signal, thereby switching on the power transistor MT.
  • the increase in signal MP by exceeding the threshold SW, triggers the switch-on process for transistor ET.
  • This switch-on process is carried out by switching on transistor HIT via output HIS, thereby increasing the gate voltage at gate IG of power transistor IT.
  • a conducting power path is established between the collector K and the emitter E of power transistor IT after the switching process of power transistor T (detectable by the first switching signal, see signal MM) has sufficiently completed.
  • the threshold SW (and the threshold SW') are preferably configured such that they represent a substantially completed ON state of the respective power transistor.
  • the signal IM i.e., the second switching signal fed back from output A
  • the falling edge of the PWM signal triggers (directly) a turn-off process for the power transistor IT. This is executed by switching on transistor LIT.
  • Transistor LIT is switched on by raising the level of output LIS as a direct consequence of the falling edge of the PWM signal. Switching on transistor LIT (and switching off transistor HIT) results in a falling edge at output AI, which in turn switches off power transistor IT. Since the signal from output AI is fed back to input IM, a falling edge also occurs at input IM.
  • the signal at input IM or output AI falls below the threshold SW at time t1'. This triggers the turn-off of transistor MT, specifically by generating a rising signal at output LMS.
  • the rising signal at output LMS turns on the low-side transistor LMT.
  • the switching on of power transistor MT and the switching off of power transistor IT are the direct consequence of the corresponding edge of the PWM control signal. This corresponds to signal-dependent control.
  • the switching on of power transistor IT and the switching off of power transistor MT are the direct consequence of the corresponding edge of the signal at outputs AM and AI, which are fed back via IM, MM, and IP/IM and reflect the current switching state of the respective (other) power transistor. This corresponds to state-dependent control.
  • the driver controller TC or the driver circuit TS generates corresponding signals at outputs HMS, LMS, HIS, and LIS based on the signals at inputs E, IM, and MM. These signals are then fed to the respective driver transistors HMT, LMT, LIT, and HIT for their control.
  • the driver transistors HMT, LMT, LIT, HIT thereby generate the relevant switching signals at the driver outputs AM, AI, which are used to control the power transistors MT, IT.
  • the PWM signal is directly converted by the driver controller TC or the driver circuit TS into corresponding signals at the respective output (HMS, LMS, HIS, LIS).
  • the signals at the driver inputs IM, MM (and thus the signals at The driver outputs AI, AM) are converted via the comparator SV, i.e., they serve to compare with relevant threshold values in order to generate corresponding signals at the outputs HMS, LMS, HIS, LIS and thus also at the driver outputs AM, AI using the comparison result.

Landscapes

  • Electronic Switches (AREA)

Abstract

Ein Verfahren zum Schalten einer Parallelschaltung von Leistungstransistoren (IT, MT) unterschiedlichen Typs sieht vor, dass ein Schaltvorgang eines ersten der beiden Leistungstransistoren (IT, MT) durch eine Soll-Pegeländerung eines ersten Schaltsignals (MS, IS) durchgeführt wird. Dieses Schaltsignal steuert diesen Leistungstransistor (IT, MT) unmittelbar. Die Soll-Pegeländerung ausgelöst wird von einem vorgegebenen Steuersignal (PWM). Ein Schaltvorgang des anderen Leistungstransistors (MT, IT) wird dadurch ausgelöst, dass ein Ist-Zustandssignal (MM, IM; MP, IP), das den Ist-Schaltzustand des ersten Leistungstransistors kennzeichnet, einen Schwellenwert (SW) durchschreitet. Ferner wird eine Treiberschaltung (TS) zur Ausführung des Verfahrens beschrieben, sowie eine entsprechend ausgestattete Leistungs-Hybridschaltervorrichtung und ein entsprechend ausgestatteter Fahrzeugtraktionsinverter.

Description

Beschreibung
Schalten eines Leistungstransistors eines Hybrid-Schaltelements anhand eines Steuersignals (Sollsignals) und zustandsabhängiges Schalten des anderen Leistungstransistors
Es ist bekannt, Leistungstransistoren zum Schalten von Lasten zu verwenden, insbesondere bei Anwendungen, die eine hohe Schaltfrequenz erfordern. Es können beispielsweise Traktionsinverter von Fahrzeugen, Leistungsfaktorkorrekturfilter oder andere aktive Gleichrichter in Fahrzeugladevorrichtungen oder auch Gleichspannungswandler, insbesondere in Fahrzeugladevorrichtungen mit Leistungstransistoren ausgestattet werden, die geschaltet werden, um so eine Stromrichtung oder Stromwandlung zu ermöglichen.
Insbesondere in Traktionsinverter von Fahrzeugen werden siliziumbasierte Schalter wie IGBTs verwendet, um kostengünstig Leistungsschaltungen realisieren zu können. Andere Leistungstransistoren, beispielsweise MOSFETs wie SiC-MOSFETs oder GaN-MOSFETs bieten eine höhere Flankensteilheiten als IGBTs, sodass insbesondere Schaltverluste reduziert sind, wobei dies jedoch mit den höheren Kosten für derartige Leistungstransistoren verbunden ist.
Leistungstransistoren unterschiedlichen Typs weisen somit unterschiedliche Vorteile und Nachteile auf.
Um die Vorteile zu kombinieren, werden Leistungstransistoren unterschiedlichen Typs als Hybrid-Schaltelement parallel geschaltet (bezogen auf deren Leistungspfad), um so beispielsweise die Leistungstransistoren, die beim Schaltvorgang selbst vorteilhaft sind, zu kombinieren mit Leistungstransistoren, die sich besonders zum Halten des Stroms während der AN-Zeit eignen. Dadurch kann die Schaltflanke von dem Leistungstransistor mit der höheren Schaltgeschwindigkeit (Flankensteilheit) ausgeführt werden, worauf hin, nach dem Durchführen der Schaltflanke, der günstigere Leistungstransistor zum Halten des Stroms zugeschaltet wird.
Es ist bekannt, derartige Parallelschaltungen mit einem festen Zeitversatz anzusteuern, wobei zunächst der Schalter mit der höheren Schaltgeschwindigkeit angeschaltet wird, und dann der Schaltimpuls nach einer festen Zeitdauer für den anderen Leistungstransistor folgt. Beim Ausschalten wird zur Nutzung der höheren Schaltgeschwindigkeit der Leistungstransistor mit der höheren Schaltgeschwindigkeit nach einer festen Zeitdauer nach dem Ausschalten des anderen Leistungstransistors geschaltet. Hierbei muss notwendigerweise die Zeitdauer derart ausgestaltet sein, dass trotz Exemplarstreuungen und trotz unterschiedlicher Betriebspunkte diese Reihenfolge gewährleistet bleibt. Somit muss die Zeitdauer relativ großzügig bemessen sein, wodurch der Halbleiter mit der höheren Schaltgeschwindigkeit auch zum Teil die Funktion des alleinigen Haltens des Stroms übernehmen muss. Somit ist die Ansteuerung von Schalterereignissen in hybriden Halbleiterschaltern zum Teil verbesserungswürdig.
Es ist eine Aufgabe der Erfindung, eine verbesserte Herangehensweise zum Schalten von Hybrid-Schaltelementen aufzuzeigen.
Diese Aufgabe wird gelöst von dem Verfahren Anspruch 1. Weitere Eigenschaften, Merkmale, Ausführungsformen und Vorteile ergeben sich mit den abhängigen Ansprüchen.
Um zu vermeiden, dass aufgrund der festen Zeitdauer zwischen Schaltereignissen der Leistungstransistor mit der höheren Schaltgeschwindigkeit unnötig lange den Strom alleine tragen muss, wird vorgeschlagen, den Leistungstransistor, der bei einem Schaltereignis des Hybridschalters nachfolgend (d. h. nach dem anderen Leistungstransistor) geschaltet wird, dann zu schalten, wenn erfasst wird, dass der Schaltzustand des voreilenden Leistungstransistors ausreichend beendet ist. Anstatt somit nach einem festen zeitlichen Schema zu schalten, wird vorgeschlagen, den Schaltzustand des Leistungstransistors, der zuerst (per Soll-Steuersignal) geschaltet wird, zu erfassen, und dann den Schaltvorgang des anderen Leistungstransistors gemäß dem erfassten Schaltzustand auszulösen. Mit anderen Worten wird der Schaltvorgang des anderen Leistungstransistors ausgelöst anhand des Ist-Schaltzustands des erstgenannten Leistungstransistors, d.h. anhand desjenigen Leistungstransistors, der per Soll-Steuersignal bzw. per Soll-Pegeländerung geschaltet wird. Der Schaltzustand des zuerst betätigten Leistungstransistors wird insbesondere anhand eines Ist-Zustandssignals ermittelt, das den tatsächlichen Schaltzustand dieses Leistungstransistor wiedergibt. Das Ist-Zustandssignal entspricht dem Schaltsignal dieses Leistungstransistors, das ansteuernd an dem Leistungstransistor anliegt, entspricht einem lastseitigen Potential des Leistungspfads des Leistungstransistors, oder einer Kombination hiervon. Die hier beschriebenen Hybridschalter sind Hybrid-Halbleiterschalter. Der Schaltzustand (d.h. das Ist-Zustandsignal) des zuerst eingeschalteten Leistungstransistors, d. h. des ersten Leistungstransistors, wird wiedergegeben durch den Pegel des zugehörigen Schaltsignals, das am ersten Leistungstransistor selbst anliegt, durch den Pegel des lastseitigen Potentials des betreffenden Leistungspfads, oder beides. Das Ist-Zustandsignal kann insbesondere ein Gate-Signal sein, d.h. ein Signal, das unmittelbar auf den Schaltzustand des betreffenden Transistors wirkt. Das Ist-Zustandsignal kann ferner ein Signal des lastseitigen Anschlusses sein (Drain/Kollektor bei einer Kollektor- bzw. Drainfolgerschaltung, etwa bei einem Lowside-Transistor; Source/Emitter bei einer Emitter- bzw. Sourcefolgerschaltung), d.h. ein Signal, das unmittelbar den Schaltzustand des betreffenden Transistors wiedergibt.
Das Ist-Zustandssignal (bzw. dessen Pegel) des ersten Leistungstransistors wird verglichen mit einem Schwellenwert, und bei Erreichen des Schwellenwerts wird der Schaltvorgang des anderen Leistungstransistors ausgelöst. Beim Ausschalten wird der nachfolgend betätigte Leistungstransistor in gleicher Weise abhängig vom Zustand des zuerst schaltenden Leistungstransistors geschaltet, wobei der zuerst schaltende Leistungstransistor von einem Steuersignal (d.h. einer Soll-Pegeländerung bzw. von einem Schaltbefehl) ausgeschaltet wird. Dies kann die Zeit reduzieren, die zwischen den Schaltvorgängen der beiden Leistungstransistoren vergeht, insbesondere gegenüber Schaltverfahren mit festem Zeitraster. Dadurch kann der stromtragende Leistungstransistor ggf. früher zugeschaltet werden (und ggf. später abgeschaltet werden), sodass der Leistungstransistor mit der höheren Schaltgeschwindigkeit (erster Leistungstransistor) nur für eine minimale Zeit den vollen Strom tragen muss. Es ergeben sich geringere Schaltverluste und zudem die Möglichkeit, einen schnell schaltenden Leistungstransistor nur mit geringer Stromtragfähigkeit zu verwenden, da diese Funktion so bald wie möglich von dem stromtragenden Leistungstransistor unterstützt werden kann.
Die Erfindung sieht vor, bei einer Parallelschaltung von Leistungstransistoren einen der Leistungstransistoren gemäß einer Soll-Pegeländerung (d. h. aufgrund eines vorgegebenen Steuersignals) zu schalten. Dieser Schaltvorgang betrifft den Leistungstransistor, der zuerst geschaltet wird (d.h. einem vorgegebenen Steuersignal folgend, etwa ein vorgegebenes PWM-Signal). Die Soll-Pegeländerung des Schaltsignals des zuerst schaltenden Leistungstransistors wird ausgelöst bzw. ist die unmittelbare Folge eines gegebenen Steuersignals, das von den Leistungstransistoren umzusetzen ist. Dieses Steuersignal ist ein Soll-Schaltsignal, das etwa von einer übergeordneten Steuerung abgegeben wird; sieht das Steuersignal eine Soll-Pegeländerung vor, führt dies als unmittelbare Folge zum Schalten des betreffenden Leistungstransistors. Die Soll-Pegeländerung wird direkt aus dem Steuersignal gewonnen. Eine Pegeländerung im Steuersignal führt unmittelbar zu der Soll-Pegeländerung im Schaltsignal des betreffenden (zuerst schaltenden) Leistungstransistors. Dies trifft insbesondere zu in fehlerfreiem Zustand der Leistungstransistoren bzw. innerhalb der Vorrichtung, in der diese Leistungstransistoren arbeiten. Der Leistungstransistor, der zuerst geschaltet wird, wird ist somit signalgesteuert (gesteuert durch die Soll-Pegeländerung in dem Soll-Schaltsignal).
Der Schaltvorgang des anderen Leistungstransistors richtet sich jedoch nach Ist-Schaltzustand des zuerst schaltenden Leistungstransistors. Mit anderen Worten ist der Schaltvorgang des zeitlich nachfolgenden Leistungstransistors zustandsgesteuert, d. h. abhängig vom tatsächlichen Schaltzustand des Leistungstransistors, der zuerst (durch das Steuersignal) geschaltet wird. Der tatsächliche Schaltzustand des zuerst geschalteten Leistungstransistors entspricht einem Ist-Zustandssignal, das den Ist-Schaltzustand des ersten Leistungstransistors kennzeichnet. Der Schaltvorgang des anderen (zeitlich nachfolgenden) Leistungstransistors wird (unmittelbar) dadurch ausgelöst, dass das Ist-Zustandssignal einen Schwellenwert durchschreitet, insbesondere in der Richtung, die der Flankenrichtung der Soll-Pegeländerung entspricht. Das Ist-Zustandssignal wird insbesondere von einem Spannungspegel wiedergegeben.
Der Ist-Schaltzustand des betreffenden ersten Leistungstransistors wird ermittelt durch Vergleich des Ist-Schaltzustands bzw. eines betreffenden Ist-Schaltzustandssignals, mit einem Schwellenwert. Das Schalten des zuerst schaltenden Leistungstransistors (d.h. des signalgesteuert schaltenden Leistungstransistors) und das Schalten des danach folgenden Leistungstransistors (d.h. des zustandsgesteuert schaltenden Leistungstransistors) ist die Umsetzung derselben Schaltflanke des Soll-Steuersignals.
Sieht das vorgegebene Steuersignal eine Schaltzustandsänderung der Parallelschaltung vor, dann wird einer der Leistungstransistoren signalgesteuert (d.h. durch das Steuersignal veranlasst) geschaltet, insbesondere mittels eines ersten Schaltsignals, das dem Steuersignal (in logischer Hinsicht) unmittelbar folgt. Um die Schaltzustandsänderung umzusetzen, wird ein weiterer der Leistungstransistoren zustandsgesteuert (d.h. vom Zustand des signalgesteuerten Leistungstransistor veranlasst) geschaltet. Der weitere Leistungstransistor wird abhängig vom Ist-Schaltzustand des signalgesteuerten Leistungstransistors geschaltet, insbesondere abhängig vom Pegel des Schaltsignals, das den signalgesteuerten Leistungstransistor ansteuert oder insbesondere abhängig von einem Potential im Leistungspfad des ersten Leistungstransistors, das sich bei Änderung des Schaltzustands im Leistungspfad selbst ändert, d.h. ein lastseitiges Potential, oder abhängig von einem anderen Signal, das am zuerst geschalteten Leistungstransistor erfassbar ist und das (ggf. neben anderen Parametern) den Schaltzustand dieses Leistungstransistors kennzeichnet (d.h. das sich bei einer Änderung des Schaltzustands aufgrund dieser Änderung auch selbst ändert). Diese Signale können auch in Kombination miteinander verwendet werden, um das Ist-Zustandssignal zu bilden, oder können als einzelne Ist-Zustandssignale ausgewertet (verglichen) werden, um nach der Auswertung kombiniert zu werden. Die Signale können (insbesondere gewichtet) addiert werden oder es kann das Signal mit der stärksten Veränderung (bei Vorliegend einer Schaltzustandsänderung) herangezogen werden oder es können einzelne Ist-Zustandssignale (unterschiedlicher Art) ausgewertet werden, etwa durch einzelnes Vergleichen, und die Schaltzustandsänderung des zweiten (weiteren) Leistungstransistors wird veranlasst, wenn die zuerst auftretende Durchschreitung des betreffenden Schwellenwerts auftritt, oder wenn beide Signale einen jeweiligen Schwellenwert durchschreiten. Das lastseitige Potential eines Leistungspfads eines Leistungstransistors ist das Potential an dem Leistungsanschluss des Leistungstransistors, das demjenigen Leistungsanschluss entgegengesetzt ist, welches fest mit einem Leistungspotential verbunden ist. Das lastseitige Potential eines Leistungspfads eines Leistungstransistors ist insbesondere das Potential, welches zum Anschluss an eine Last vorgesehen ist. Sind mehrere Leistungstransistoren in Reihe geschaltet (etwa als Halbbrücke), ist das lastseitige Potential das Potential am Verbindungspunkt zwischen den Leistungstransistoren (d.h. der Phasenanschluss bei Invertern). Das lastseitige Potential ist dasjenige, welches sich im (fehlerfreien) Betrieb ändert, wenn sich der Schaltzustand ändert.
Bei unterschiedlichen Schaltzustandsänderungen (d.h. Soll-Pegeländerungen unterschiedlicher Richtung bzw. Flanken unterschiedlicher Richtung im vorgegebenen Steuersignal) werden unterschiedliche Leistungstransistoren signalgesteuert bzw. zustandsgesteuert. Der Leistungstransistor, der beim Anschalten (positive Schaltzustandsänderung bzw. Soll-Pegeländerung) signalgesteuert schaltet, d.h. vom Steuersignal veranlasst, wird beim Ausschalten (negative Schaltzustandsänderung bzw. Soll-Pegeländerung) zustandsgesteuert (und schaltet daher als Zweiter/Letzter beim Ausschalten). Der Leistungstransistor, der beim Ausschalten (positive Schaltzustandsänderung bzw. Soll-Pegeländerung) signalgesteuert schaltet, d.h. vom Steuersignal veranlasst, wird beim Anschalten (negative Schaltzustandsänderung bzw. Soll-Pegeländerung) zustandsgesteuert (und schaltet daher als letzter beim Ausschalten). Der Leistungstransistor, der beim Anschalten signalgesteuert (als erstes) schaltet und beim Ausschalten zustandsgesteuert (als letztes) schaltet, der ist vorzugsweise derjenige mit der höheren Schaltgeschwindigkeit bzw. höheren Flankensteilheit. Dieser Leistungstransistor kann als erster Leistungstransistor bezeichnet werden. Der Leistungstransistor, der beim Ausschalten signalgesteuert (als erstes) schaltet und beim Anschalten zustandsgesteuert (als letztes) schaltet, der ist vorzugsweise derjenige mit der Stromtragfähigkeit. Die Rollen der Leistungstransistoren unterschiedlichen Typs bzw. deren Ansteuerung ist somit bei verschiedenen Schaltvorgängen (an oder aus) vertauscht.
Die Bezeichnungen „erster“ und „weiterer“ bezogen auf die Leistungstransistoren ist somit nicht notwendigerweise eine Definition der Schaltreihenfolge. Vielmehr kann der erste Leistungstransistor beim Anschalten tatsächlich auch als erstes geschaltet werden, (signalgesteuert, d.h. bedingt durch ein vorgegebenes Steuersignal bzw. Soll-Steuersignal), und es kann dieser erste Leistungstransistor beim Ausschalten nachfolgend, nach dem anderen Leistungstransistor geschaltet werden (zustandsgesteuert, d.h. abhängig vom Schaltzustand bzw. Schaltsignal des ersten Leistungstransistors).
Es wird ein entsprechendes Verfahren zum Schalten es wird ein entsprechendes Verfahren zum Schalten einer Parallelschaltung von Leistungstransistoren unterschiedlichen Typs vorgeschlagen. Ein Schaltvorgang eines ersten der beiden Leistungstransistoren wird durch eine Soll-Pegeländerung eines ersten Schaltsignals durchgeführt, wobei die Soll-Pegeländerung ausgelöst wird von einem vorgegebenen Steuersignal, insbesondere von einer darin vorgesehenen Schaltflanke. Das erste Schaltsignal, das die Soll-Pegeländerung (ausgelöst von dem Steuersignal) aufweist, steuert diesen Leistungstransistor unmittelbar an. Die Soll-Pegeländerung ist die unmittelbare Folge einer Pegeländerung in dem vorgegebenen Steuersignal. Dies wird auch als signalgesteuerte Ansteuerung bezeichnet. Der erste der Leistungstransistoren wird somit signalgesteuert geschaltet. Ein Schaltvorgang des anderen Leistungstransistors wird dadurch ausgelöst, dass ein Ist-Zustandssignal des signalgesteuerten Leistungstransistors einen Schwellenwert durchschreitet. Das Ist-Zustandssignal gibt den Ist-Schaltzustand des ersten Leistungstransistors an. Dieser Schaltvorgang des anderen Leistungstransistors ist der Pegeländerung in dem Steuersignal des ersten Leistungstransistors zugeordnet, es handelt sich somit um denselben Schaltvorgang der Parallelschaltung der Leistungstransistoren. Jedoch ist der Schaltvorgang des anderen Transistors nur mittelbar von dem vorgegebenen Steuersignal abhängig und ist unmittelbar abhängig von dem Schaltsignal des ersten Transistors. Der Schaltvorgang des anderen Transistors ist somit abhängig vom Zustand des ersten Transistors (wiedergegeben durch dessen Schaltsignal, dessen lastseitigen Potential oder einer Kombination hiervon, insbesondere unter Darstellung des lastseitigen Potentials als dessen Komplementärsignal) und ist somit zustandsgesteuert. Diese (signalgesteuerten und zustandsgesteuerten) Schaltvorgänge der beiden Leistungstransistoren beziehen sich auf dieselbe Schaltflanke des vorgegebenen Steuersignal. Die Schaltvorgänge der beiden Leistungstransistoren sind somit gemeinsame, wenn auch nicht exakt synchrone Schaltvorgänge. Die Schaltvorgänge werden für die Transistoren unterschiedlichen Typs unterschiedlich (signalgesteuert bzw. zustandsgesteuert) ausgeführt.
Das Ist-Zustandssignal entspricht beispielsweise dem Schaltsignal des ersten Leistungstransistors, das ansteuernd an diesem Leistungstransistor anliegt. Ferner kann das Ist-Zustandssignal einem lastseitigen Potential des Leistungspfads dieses (ersten) Leistungstransistors entsprechen, oder einer Kombination dieser Signale, wobei diese Signale auch erst nach individuellem Vergleich (logisch) als Ergebnisse des jeweiligen Vergleichs kombiniert werden können.
Jeder Leistungstransistor eines Typs kann als einzelnes Transistorelement vorgesehen sein oder kann als Parallelschaltung mehrerer Transistorelemente gleichen Typs vorgesehen sein. Dadurch kann die Schaltleistung bzw. Stromtragfähigkeit vervielfältigt werden. Die Parallelschaltung von Leistungstransistoren insbesondere in Schaltelementen von Halbbrücken angesetzt werden.
Um die Leistungstransistoren unterschiedlichen Typs gemeinsam anzuschalten, wird der erste Leistungstransistor angeschaltet mittels einer ansteigenden Flanke des ersten Schaltsignals, d. h. des Schaltsignals, das diesem Leistungstransistor zugeführt wird. Die Soll-Pegeländerung des ersten Schaltsignals ist beim Anschalten eine ansteigende Flanke. Das erste Schaltsignal richtet sich somit unmittelbar nach dem vorgegebenen Steuersignal. Der zweite Transistor wird angeschaltet dadurch, dass das Ist-Zustandssignal des ersten Leistungstransistors einen ersten Schwellenwert übersteigt bzw. dass die ansteigende Flanke dieses Ist-Zustandssignals den ersten Schwellenwert übersteigt. Es kann das hierzu komplementäre Ist-Zustandssignal verwendet werden, insbesondere wenn der lastseitige Anschluss positiver ist als der andere Anschluss der Parallelschaltung der Leistungstransistoren. Alternativ kann der Vergleicher an dieser Stelle das Unterschreiten eines Schwellenwerts durch das Zustandssignal erfassen, insbesondere wenn das Zustandssignal gegeben ist durch das lastseitige Potential der Leistungstransistoren.
Der zweite Transistor wird somit angeschaltet dadurch, dass das Ist-Zustandssignal des ersten Transistors den Schwellenwert durchschreitet, etwa wenn ein betreffendes Schaltsignal den Schwellenwert übersteigt oder das Komplentärsignal des lastseitigen Potentials diesen übersteigt oder das lastseitige Potential den Schwellenwert unterschreitet. Zum besseren Verständnis dieses Sachverhalts ist in der Fig. 2 das Komplementärsignal des lastseitigen Potentials dargestellt.
Beim gemeinsamen Ausschalten der Leistungstransistoren sind die Rollen umgekehrt: die Leistungstransistoren werden gemeinsam ausgeschaltet, indem der zweite Transistor ausgeschaltet wird mittels einer ansteigenden Flanke als Soll-Pegeländerung (etwa in einem zweiten Schaltsignal, mit dem der zweite Transistor angeschaltet wird), wobei die Soll-Pegeländerung von dem vorgegebenen Steuersignal vorgegeben ist. Die Soll-Pegeländerung in dem Schaltsignals, das diesem Leistungstransistor zugeführt wird, wird daher von dem vorgegebenen Steuersignal vorgegeben (und insbesondere nicht von dem Schaltzustand des anderen Leistungstransistors). Die Soll-Pegeländerung des zweiten Schaltsignals (das den zweiten ist ansteuernd) ist beim Ausschalten eine abfallende Flanke; das vorgegebene Steuersignal hat somit eine abfallende Flanke. Das zweite Schaltsignal richtet sich somit unmittelbar nach dem vorgegebenen Steuersignal (bzw. nach dessen abfallender Flanke). Der erste Leistungstransistor wird dadurch ausgeschaltet, dass der Ist-Schaltzustand des zweiten Leistungstransistors einen (zweiten) Schwellenwert übersteigt. Es kann hierfür ein zweiter Schwellwert verwendet werden (angepasst an den anderen Transistortyp), oder es kann ein Schwellenwert wendet werden, der dem ersten Schwellwert entspricht. Der erste Leistungstransistor wird somit ausgeschaltet dadurch, dass das Ist-Zustandssignal des zweiten Transistors unter den betreffenden Schwellenwert fällt.
Beim Ausschalten wird somit der (erste) Leistungstransistor, der beim Einschalten direkt abhängig von dem Steuersignal geschaltet wird, von dem Schaltzustand des anderen (zweiten) Transistors geschaltet, d. h. wenn der Schaltzustand des anderen (zweiten) Transistors (bzw. das betreffende Ist-Zustandssignal, das diesen wiedergibt) unter den Schwellenwert fällt. Beim Einschalten wird der (zweite) Leistungstransistor, der beim Ausschalten direkt abhängig von dem vorgegebenen Steuersignal geschaltet wird, von dem Ist-Zustandssignal des weiteren (ersten) Leistungstransistors geschaltet, d. h. wenn das Ist-Zustandssignal des weiteren (ersten) Transistors den Schwellenwert übersteigt.
Eine der beiden Transistoren wird somit gemäß einer Soll-Pegeländerung in dem vorgegebenen Schaltsignal geschaltet. Die Soll-Pegeländerung richtet sich unmittelbar nach dem vorgegebenen Steuersignal bzw. dessen Pegeländerung. Das vorgegebene Steuersignal (Soll-Steuersignal) kann insbesondere als pulsweitenmoduliertes Signal ausgeführt werden. Insbesondere kann dieses Signal an einem Eingang einer Treiberschaltung empfangen werden. Der Empfang des Steuersignals (bzw. einer Pegeländerung hierin) löst somit unmittelbar einen Schaltvorgang in einem der Transistoren aus. Hierbei sind die Leistungstransistoren unmittelbar an die Treiberschaltung angebunden. Die Treiberschaltung steuert die Leistungstransistoren direkt an. Eine direkte Ansteuerung bedeutet insbesondere, dass kein zusätzlicher Zeitversatz bei der Umsetzung des Signals gezielt erzeugt wird; insbesondere schließt dies (im fehlerfreien Fall) eine Anhängigkeit von einem anderen Zustand oder Parameter aus. Für einen der Leistungstransistoren setzt somit die Treiberschaltung das Soll-Steuersignal unmittelbar um. Für den anderen Leistungstransistor ist dies (im fehlerfreien Zustand) nicht der Fall, sondern er wird zustandsgesteuert (gesteuert vom Schaltzustand des ersten Leistungstransistors) betrieben. Das Schalten des anderen Leistungstransistor wird daher nur mittelbar von dem vorgegebenen Steuersignal ausgelöst, da das Steuersignal zunächst den ersten Leistungstransistor direkt ansteuert, dessen dadurch ausgelöster Schaltvorgang (zustandsgesteuert) das Schalten des anderen Leistungstransistors auslöst.
Vorzugsweise wird beim Anschalten als Ist-Zustandssignal das lastseitige Potential verwendet bzw. ein Signal, das dieses wiedergibt. Beim Ausschalten kann als Ist-Zustandssignal insbesondere das an dem Leistungstransistor anliegende Schaltsignal verwendet werden, welcher durch das vorgegebene Steuersignal angesteuert wird (d.h. das Schaltsignal des signalgesteuerten Transistors).
Insbesondere wird das Ist-Zustandssignale, d. h. das betreffende Schaltsignal oder lastseitige Potential, signalübertragend an eine Treiberschaltung rückgeführt, vorzugsweise an die vorangehend genannte Treiberschaltung. Das rückgeführte Ist-Zustandssignal wird mit einem betreffenden Schwellenwert verglichen. Der Leistungstransistor, der nicht unmittelbar von dem Steuersignal angesteuert wird, wird mittels eines Ist-Zustandssignals des anderen Leistungstransistors (etwa das betreffende Schaltsignal oder das lastseitige Potential dieses Leistungstransistors) angesteuert, insbesondere zur Pegeländerung. Der andere Transistor wird mit einem Ist-Zustandssignal des ersten Transistors zur Pegeländerung angesteuert, wenn das Vergleichen ergibt, dass das rückgeführte erste Ist-Zustandssignal (d.h. des ersten Transistors) einen Schwellenwert durchschreitet. Wie erwähnt ist es insbesondere abhängig von der Richtung der Pegeländerung bzw. von der Richtung der Schaltflanke des Steuersignals, welche Leistungstransistor von einem vorgegebenen Schaltsignal angesteuert wird, das eine Soll-Pegeländerung gemäß Steuersignal aufweist, und welcher der Leistungstransistoren von einem Ist-Zustandssignal des anderen Transistors angesteuert wird, d.h. indem dieses Ist-Zustandssignal als rückgeführtes Signal mit einem Schwellenwert verglichen wird und das Ergebnis diesen Transistor ansteuert. Die Bezeichnungen der Transistoren als erster und zweiter (anderer) Transistor bzw. der Schaltsignale als erste und zweite Schaltsignal betreffen vorzugsweise bei gegengleichen Schaltvorgängen unterschiedliche Transistoren bzw. Ist-Zustandssignale (d.h. Zustandssignale unterschiedlicher Transistoren).
Der Schaltvorgang des ersten Leistungstransistors wird vorzugsweise durchgeführt, indem eine Treibersteuerung eine erste Treiberendstufe zur Erzeugung des Schaltsignals ansteuert. Mit anderen Worten kann vorgesehen sein, dass eine erste Treiberendstufe gemäß vorgegebenen Steuersignal angesteuert wird. Das Ausführen des zugehörigen Schaltvorgang des anderen Transistors sieht insbesondere vor, dass das Ist-Zustandssignal des ersten Transistors (etwa das erste Schaltsignal, das lastseitige Potential, oder beides an die Treibersteuerung rückgeführt wird. Dieses mindestens eine Signal wird mit (mindestens) einem Schwellenwert verglichen wird. Bei Erreichen des Schwellenwerts wird eine zweite Treiberendstufe zur Pegeländerung angesteuert. Das Vergleichen und das Ansteuern der Treiberendstufe, insbesondere das Ansteuern gemäß einem vorgegebenen Steuersignal wird insbesondere mittels der Treibersteuerung ausgeführt. Das Ansteuern der Transistoren wird somit umgesetzt mittels Treiberendstufen, die die Leistungstransistoren unmittelbar ansteuern, und die von einer Treibersteuerung angesteuert werden. Treiberendstufen und die Treibersteuerung sind vorzugsweise Teil der Treiberschaltung.
Zur Ausführung der hier beschriebenen Vorgehensweise kann eine Treiberschaltung verwendet werden. Die Treiberschaltung hat Ausgänge. Diese sind eingerichtet zur (gemeinsamen) Ansteuerung der Leistungstransistoren unterschiedlichen Typs. Die Treiberschaltung hat ferner einen Eingang. Dieser ist eingerichtet zum Empfang eines vorgegebenen Steuersignal (Soll-Schaltsignals). Die Treiberschaltung ist eingerichtet, eine Soll-Pegeländerung in einem der Ausgänge gemäß empfangenem Steuersignal zu veranlassen. Dies dient zur unmittelbaren Ansteuerung des signalgesteuerten Leistungstransistors gemäß vorgegebenen Steuersignal.
Die Treiberschaltung hat ferner mindestens einen Vergleicher. Dieser ist eingerichtet zum Vergleichen des rückgeführten Ist-Zustandsignals (d.h. das ersten Schaltsignal und/oder das lastseitige Potential des ersten Leistungstransistors) mit einem Schwellenwert. Der mindestens eine Vergleicher ist ansteuernd mit einem weiteren der Ausgänge verbunden. Um abhängig von der Richtung der Schaltzustandsänderung den einen oder den anderen Leistungstransistor signalgesteuert anzusteuern und den jeweils weiteren Leistungstransistor zustandsgesteuert anzusteuern, kann der Vergleicher beiden Ausgängen (ggf. über einen Multiplexer) vorgeschaltet sein, um so abhängig von der Richtung der Schaltzustandsänderung im Steuersignal den Vergleicher wahlweise mit dem einen oder den anderen Ausgang ansteuernd zu verbinden. Der Vergleicher kann als (diskrete) Schaltung vorgesehen sein, wobei dann zwischen dem Vergleicher und den Ausgängen eine einstellbare Signalweiche vorgesehen ist. Die Signalweiche verbindet dann bei einer ersten Richtung der Schaltzustandsänderung im vorgegebenen Steuersignal den Vergleicher mit dem ersten Ausgang und bei einer zweiten Richtung der Schaltzustandsänderungen in diesem Steuersignal mit dem zweiten Ausgang. Der jeweils andere Ausgang wird von der Treiberschaltung bzw. von der Treibersteuerung entsprechend dem vorgegebenen Steuersignal angesteuert.
Um das zustandsgesteuerte Steuern auszuführen, weist die Treiberschaltung einen Rückführeingang auf. Die Treiberschaltung hat zur Erfassung des Schaltsignals, das gemäß vorgegebenen Steuersignal ausgeführt wird, und/oder zur Erfassung des lastseitigen Potential des betreffenden Leistungstransistors einen Rückführeingang. Mittels des Rückführeingangs kann der Treiberschaltung ein Signal zugeführt werden, dass den Schaltzustand eines der Leistungstransistoren wiedergibt, d.h. es kann mittels des Rückführeingangs das Ist-Zustandssignal vom Leistungstransistor rückgeführt werden. Der Rückführungseingang ist dem Vergleicher vorgeschaltet. Der Vergleicher ist somit zum Empfang des ersten Schaltsignals (d. h. des signalgesteuert erzeugten Schaltsignals) dem Vergleicher nachgeschaltet.
Ausführungsformen sehen vor, dass die Treiberschaltung eine Treibersteuerung aufweist, sowie Treiberendstufen. Die Treiberendstufen sind der Treibersteuerung nachgeschaltet. Die Treibersteuerung ist ansteuernd mit den Treiberendstufen verbunden. Die Treiberendstufen sehen die Ausgänge der Treiberschaltung vor. An die Ausgänge können Leistungstransistoren (mit deren Steueranschluss) angeschlossen werden. Die Treibersteuerung ist insbesondere eingerichtet, Signale der Ausgänge der Treiberendstufen zu empfangen, etwa wenn als Ist-Zustandssignal ein Schaltsignal eines Transistors verwendet wird. Hierbei weist die Treibersteuerung vorzugsweise die Rückführeingang auf eingerichtet zum Empfang des Ist-Zustandssignals (Schaltsignal und/oder lastseitiges Potential des Transistors. Neben der ansteuernden Verbindung zwischen Treibersteuerung und den davon angesteuerten Treiberendstufen besteht somit eine rückgeführte Verbindung zwischen den Treiberendstufen bzw. deren Ausgängen bzw. dem betreffenden lastseitigen Anschluss des Leistungstransistors und der Treibersteuerung, die hierfür einen entsprechenden Eingang (Rückführeingang) aufweist. Der Vergleicher kann insbesondere in der Treibersteuerung vorgesehen sein, wobei der Rückführeingang dem Vergleicher vorgeschaltet ist.
Die Treiberschaltung des vorzugsweise eingerichtet, abhängig von der Richtung der Pegeländerung des Steuersignal einen ersten der Ausgänge gemäß dem vorgegebenen Steuersignal zu betreiben (signalgesteuerter Betrieb), oder den ersten der Ausgänge gemäß dem Ausgangssignal des (mindestens einen) Vergleichers zu betreiben (zustandsgesteuerter Betrieb). Insbesondere ist die Treiberschaltung eingerichtet, abhängig von der Richtung der Pegeländerung des Steuersignal einen weiteren Ausgang (etwa den zweiten Ausgang) gemäß dem Ausgangsignal des Vergleichers oder gemäß dem vorgegebenen Steuersignal (Soll-Steuersignal) zu betreiben. Bei einer ersten Richtung der Pegeländerung wird der erste Ausgang gemäß dem Steuersignal betrieben und der andere bzw. zweite Ausgang wird gemäß dem aus dem Signal des Vergleichers betrieben. Bei einer entgegensetzen, zweiten Richtung der Pegeländerung wird der erste Ausgang gemäß dem Ausgangsignal des Vergleichers betrieben, und der weitere Ausgang wird gemäß dem Steuersignal betrieben. Der Betrieb gemäß Vergleicher bedeutet eine zustandsgesteuerte Ansteuerung, und der Betrieb gemäß dem Steuersignal entspricht einem signalgesteuerten Betrieb.
Es kann eine Leistung-Hybridschaltervorrichtung mit der Treiberschaltung einem der vorangehenden Ansprüche ausgebildet werden. Die Schaltervorrichtung weist parallel geschaltete Leistungstransistoren unterschiedlichen Typs auf, weshalb diese auch als Hybridschaltervorrichtung bezeichnet werden kann. Die Steuerelektroden der Leistungstransistoren unterschiedlichen Typs sind mit unterschiedlichen Ausgängen der Treiberschaltung verbunden. Transistorelemente des gleichen Typs sind mit dem gleichen einem verbunden, insbesondere wenn ein Leistungstransistor mehrere parallelgeschaltete Transistorelemente gleichen Typs umfasst. Als Leistungstransistoren werden Transistoren bezeichnet, deren dauerhafte Nenn-Stromtragfähigkeit mindestens 10 A oder mindestens 5 A beträgt. Leistungstransistoren weisen vorzugsweise eine Sperrspannung von mehr als 60 V, von mindestens 650 V oder mindestens 1000 V auf. Die lastseitigen Potentiale können signalübertragend (etwa über einen Spannungsteiler und/oder ein galvanisches Trennelement) ebenso an die Treiberschaltung übertragen werden, insbesondere, um so das Ist-Zustandssignal der Treiberschaltung übermitteln zu können.
Es kann ein Fahrzeugtraktionsinverter mit mehreren Halbbrücken vorgesehen werden, wobei die Schaltelemente der Halbbrücken jeweils ausgebildet sind mittels der Leistungstransistoren unterschiedlichen Typs, die vorzugsweise von der hier beschrieben Treiberschaltung bzw. gemäß dem hier beschriebenen Verfahren angesteuert werden. Es kann auch ein Fahrzeug-Leistungsfaktorkorrekturfilter, etwa eines fahrzeugseitigen Ladegerät, mit mehreren Halbbrücken ausgebildet sein, deren Schaltelemente von den Leistungstransistoren unterschiedlichen Typs (parallelgeschaltet) ausgebildet werden. Die hier beschriebene Hybridschaltervorrichtung kann ebenso eingesetzt werden in einem Zerhacker eines fahrzeugseitigen Gleichspannungswandlers. Der Inverter, der Leistungsfaktorkorrekturfilter und/oder der Zerhacker sind vorzugsweise für Nennleistungen von mehr als 10 kW, insbesondere von mehr als 20 oder 50 kW ausgebildet. Ein Fahrzeugtraktionsinverter kann mehrere Phasen umfassen. Jede Phase wird durch eine Halbbrücke dargestellt, wobei jeder Halbbrücke zwei in Reihe geschaltete Leistungstransistoren hat, die als Hybridschaltervorrichtung ausgebildet sind.
Die Parallelschaltung von Leistungstransistoren unterschiedlichen Typs ist insbesondere eine Parallelschaltung von ein oder mehreren SiC-MOSFETs (oder GaN-MOSFETs) und ein oder mehreren IGBTs auf Siliciumbasis. Die Leistungstransistoren unterschiedlichen Typs können unterschiedliche Bandabstände und/oder Elektronenmobilitäten aufweisen. Die Leistungstransistoren eines Typs werden synchron angesteuert. Die Leistungstransistoren des anderen Typs werden ebenso synchron angesteuert. Parallelgeschaltete Transistorelemente werden synchron gesteuert, beispielsweise mittels des selben Schaltsignals. Die Schaltsignale für die Leistungstransistoren unterschiedlichen Typs können unterschiedliche AN-Pegel und unterschiedliche AUS-Pegel aufweisen. Die hier beschriebenen Hybridschalter sind Hybrid-Halbleiterschalter.
Die Figuren 1 und 2 sind symbolhafte Darstellung und dienen der beispielhaften Erläuterung von Ausführungsformen.
Die Figur 1 zeigt eine Treiberschaltung TS, der von außen über einen Eingang E ein Steuersignal PWM eingegeben wird. Dargestellt ist eine übergeordnete Steuervorrichtung MC, die außerhalb der Treiberschaltung TS das Steuersignal PWM erzeugt und über den Eingang E einspeist. Das Steuersignal PWM ist ein Soll-Signal und ist zur Umsetzung durch die Treiberschaltung vorgesehen. Das Steuersignal PWM ist insbesondere ein pulsweitenmoduliertes Signal. Die übergeordnete Steuervorrichtung MC kann beispielsweise eine Regelung oder eine Steuerung aufweisen, beispielsweise eine feldorientierte Motorregelung, die gemäß Vorgaben ein Steuersignal in Form eines pulsweitenmodulierten Signals (PWM) erzeugt.
Die Treiberschaltung TS verfügt über einen ersten Ausgang AM und einen zweiten (anderen) Ausgang AI. Der erste Ausgang AM ist im dargestellten Beispiel zur Ansteuerung eines Leistungs-MOSFETs MT vorgesehen, wozu der Ausgang AM mit dem Gate G des MOSFETs MT verbunden ist. Der zweite Ausgang AI ist zur Ansteuerung eines Leistung-IGBTs vorgesehen, wozu der Ausgang AI mit dem Gate IG des IGBTs IT verbunden ist. Diese Verbindung kann direkt sein oder kann über einen Vorwiderstand V (Gate-Vorwiderstand) führen. Eine Diode DI ist parallel an Kollektor K und Emitter E des Transistors IT angeschlossen. Eine erste Treiberendstufe HMT, LMT ist zu Erzeugung des ersten Schaltsignals bzw. des am Ausgang AM abzugebenden Schaltsignals vorgesehen. Die erste Treiberendstufe umfasst zwei seriell verbundene Treibertransistoren HMT, LMT, wobei der Transistor HMT (gemäß erstem Buchstaben des Bezugszeichens) ein Highside-Transistor der Endstufe ist, und der Transistor LMT (gemäß erstem Buchstaben des Bezugszeichens) ein Lowside-Transistor der gleichen Endstufe ist. Die Verbindung der beiden Treibertransistoren bildet den Ausgang AM. Die äußeren Enden der seriell verbundenen Treibertransistoren HMT, LMT sind (über jeweilige, ggf. optionale Vorwiderstände R1 , R2) mit zwei Bezugspotenzialen T+, T- der Treiberschaltung TS verbunden. Zwischen den Bezugspotenzialen T+, T- besteht eine Versorgungsspannung, die vorgesehen wird von der Spannungsquelle UQ der Treiberschaltung TS. Die Bezugspotenziale T+, T- können auch als Versorgungspotentiale bezeichnet werden. Die beiden dargestellten Transistoren HMT, LMT der ersten Treiberendstufe sind beide MOSFETs, jedoch unterschiedlicher Polarität. Die Gates der MOSFET HMT, LMT und somit die Steuereingänge der ersten Treiberendstufe sind mit jeweiligen Steuerausgängen HMS, LMS verbunden.
Die zweite Treiberendstufe HIT, LIT ist wie die erste Treiberendstufe ausgebildet, jedoch mit einer direkten Verbindung zu dem Bezugspotenzialen T+, T- und mit eigenen Steuerausgängen der Treibersteuerung TC, die mit den Steueranschlüssen (Gates) der Treibertransistoren HIT, LIT der Treiberendstufe verbunden sind. Die erste und die zweite Treiberendstufen sind somit individuell über jeweils zwei Steuerausgänge zur Ansteuerung der jeweiligen Treibertransistoren mit diesen verbunden.
Nicht dargestellte Ausführungsformen sehen vor, dass mindestens ein Widerstand zwischen den Bezugspotentialen und den äußeren Enden der seriell verbundenen Treibertransistoren HIT, LIT angeschlossen ist. Anstatt oder in Kombination mit den Widerständen, die die Treibertransistoren HIT, LIT bzw. HMT, LMT mit Treiber-Bezugspotentialen T+, T- verbindet, können auch andere Bauelemente oder Versorgungsschaltungen vorgesehen werden, etwa Stromspiegel, Z-Dioden, Spannungswandler, Filterelemente, Filterschaltungen oder ähnliches. Der Verbindungspunkt zwischen den Transistoren HIT, LIT, ist mit dem Ausgang AI verbunden; diese Verbindung kann direkt sein, oder wie dargestellt einen Widerstand (Gatewiderstand) zwischen Ausgang AI und Verbindungspunkt der Treibertransistoren HIT, LIT aufweisen. Die Treiberendstufen HMT, LMT bzw .HIT, LIT können als schaltbare Stromquellen oder als schaltbare Spannungsquellen ausgebildet sein. Allgemein bilden die Treiberendstufen HMT, LMT bzw .HIT, LIT die Signalquellen für die Schaltsignale der Transistoren MT, IT, wobei diese Signalquellen schaltbar sind und insbesondere der Treibersteuerung TC nachgeschaltet sind, um von dieser angesteuert zu werden.
Soll am Ausgang AM bzw. AI ein niedriger Pegel (zum Ausschalten des jeweiligen Leistungstransistors MT, IT) vorgesehen werden, dann erhält der jeweilige Lowside-Transistor LMT bzw. LIT ein AN-Signal, während der jeweilige Highside-Transistor HMT bzw. HIT ein AUS-Signal erhält. Die Signale werden über die Anschlüsse LMS bzw. LIS an die betreffenden Treibertransistoren abgegeben.
Soll am Ausgang AM bzw. AI ein hoher Pegel (zum Anschalten des Leistungstransistors MT, IT) vorgesehen werden, dann erhält der jeweilige Lowside-Transistor LMT bzw. LIT ein AUS-Signal, während der jeweilige Highside-Transistor HMT bzw. HIT ein AN-Signal erhält. Die Signale werden über die Anschlüsse LMS bzw. LIS an die betreffenden Treibertransistoren abgegeben.
Der jeweilige Pegel am Ausgang AM bzw. AI ergibt sich aus der Verbindung des eingeschalteten Treibertransistors mit dem Versorgungspotential bzw. Bezugspotential T+, T-.
Es ist dargestellt, dass die Treibertransistoren HMT, LMT, HIT, LIT über einen oder über mehrere Widerstände R1 , R2 mit den Bezugspotenzial T+, T- der Treiberschaltung TS verbunden sein können. Ferner ist dargestellt, dass eine Treiberendstufe direkt oder über ein Vorwiderstand V mit den Leistungstransistoren MT, IT verbunden sein kann. Die Treiberendstufe kann einen Widerstand V aufweisen, der zwischen den Leistungstransistoren und dem betreffenden Ausgang AI vorliegt. Die Widerstände R1 , R2, V dienen zur Begrenzung der fließenden Ströme bzw. zur Verringerung des am Gate IG anliegenden Spannungspegels.
Um eine zustandsgesteuerte Ansteuerung zu ermöglichen, werden in einer dargestellten Ausführungsform die Schaltsignale der Ausgänge AM, AI rückgeführt zur Treibersteuerung TC. Diese Ausführungsform betrifft den Aspekt, die Schaltsignale als Ist-Zustandssignale zu verwenden. Diese Ausführungsform wird im Folgenden beschrieben; eine andere Variante wird im Anschluss beschrieben. Für die Ist-Zustandssignale hat die Treibersteuerung TC einen Eingang MM und ein Eingang IM. Der Eingang MM ist mit dem Ausgang AM (vorgesehen zur Ansteuerung des MOSFETs MT) verbunden. Dadurch kann das erste Schaltsignal, das am Ausgang AM vorliegt, zur Auswertung zurückgeführt werden zur Treibersteuerung TC. Dies ermöglicht den Vergleich des Schaltsignals am Ausgang AM mit einem Schwellenwert, um dann den Schaltvorgang für am anderen Ausgang AI auszulösen. Dies ist etwa der Fall, wenn angeschaltet wird, d. h. wenn zuerst der Leistungstransistor MT angeschaltet wird, woraufhin der Leistungstransistor IT abhängig von Pegel des ersten Schaltsignals eingeschaltet wird. Die Treibersteuerung TC hat einen Vergleicher SV, der die Signale der Eingänge MM, IM erhält. Der Vergleicher SV erhält somit die Steuersignale der Treiberausgänge AM, AI.
Der Eingang IM ist mit dem Ausgang AI (vorgesehen zur Ansteuerung des IGBTs IT) verbunden. Dadurch kann das zweite Schaltsignal, das am Ausgang AI vorliegt, zur Auswertung zurückgeführt werden zur Treibersteuerung TC. Dies ermöglicht den Vergleich des Schaltsignals am Ausgang AI mit einem Schwellenwert, um dann den Schaltvorgang für am anderen Ausgang AM auszulösen. Dies ist etwa der Fall, wenn ausgeschaltet wird, d. h. wenn zuerst der Leistungstransistor IT ausgeschaltet wird, woraufhin der Leistungstransistor MT abhängig von Pegel des zweiten Schaltsignals ausgeschaltet wird.
Eine andere Variante besteht darin, die lastseitigen Potentiale MP, IP als Ist-Zustandssignale zu verwenden. Diese Variante ist gestrichelt dargestellt. Dargestellt ist, dass die Leistungstransistoren MT, IT parallelgeschaltet sind, und dass Emitter E und Source S fest mit dem negativen Hochvoltpotential HV- verbunden sind. Der Anschluss für Emitter E und Source S ist somit fest mit einem Versorgungspotential bzw. Bezugspotential verbunden. Das Potential dort ändert sich nicht mit dem Schaltzustand der Transistoren IT, MT. Auf der anderen Seite der Transistoren MT, IT besteht das lastseitige Potential an Drain D bzw. Kollektor K. Diese Seite ist nicht direkt mit dem positiven Hochvoltpotential HV- verbunden, sondern führt zu einer Last (etwa eine Wicklung, nicht dargestellt), über die die Transistoren MT, IT (indirekt oder direkt) mit positiven Hochvoltpotential HV- verbunden sind. Daher kennzeichnet das Potential dort den Schaltzustand der Transistoren IT und MT. Dieses Potential wird als lastseitiges Potential zurückgeführt. Die beiden lastseitigen Potentiale der Transistoren MT, IT sind durch die Parallelschaltung identisch, so dass nur eines der lastseitigen Potentiale zurückzuführen ist, etwa an einen eigenen Eingang der Treibersteuerung. Wie erwähnt kann als Ist-Zustandssignal das lastseitige Potential IP/MP verwendet werden oder es können die vorangehend genannten Schaltsignale an den Ausgängen AN, AI verwendet werden, oder es kann auch eine Kombination verwendet werden.
Beim Einschalten wird aus dem Steuersignal PWM am Eingang E das erste Schaltsignal gebildet, sodass eine Einschaltflanke am Eingang E unmittelbar eine Einschaltflanke im ersten Schaltsignal am Ausgang AM erzeugt. Beim Einschalten wird am anderen Ausgang AI abhängig von dem Schaltzustand des Leistungstransistors MT (erfassbar durch den Pegel am Eingang MM bzw. Ausgang AM bzw. das lastseitige Potential IP/MP, zum besseren Verständnis dargestellt als das hierzu komplementäre Signal MP) ein Einschaltsignal bzw. eine aufsteigende Flanke erzeugt. Beim Einschalten wird somit der Leistungstransistor IT abhängig vom Schaltzustand des Transistors MT eingeschaltet. Der Vergleicher SV dient zum Vergleich des Pegels am betreffenden Ausgang AM bzw. AI bzw. MP (ebenso anliegend an den Eingängen MM und IM) mit einem betreffenden Schwellenwert. Zu beachten sind die Rückführungen, d. h. die Verbindung zwischen Ausgang AI und dem Eingang IM zur Rückführung des zweiten Schaltsignals und die Rückführung des Signals am Ausgang AM zum Eingang MM, d. h. zur Rückführung des ersten Schaltsignals zur Treibersteuerung TC, sowie auch die Rückführung des lastseitigen Potentials MP bzw. IP zur Treibersteuerung TC. Beim Ausschalten wird aus dem Steuersignal PWM am Eingang E das zweite Schaltsignal gebildet, sodass eine Ausschaltflanke am Eingang E unmittelbar eine Ausschaltflanke im zweiten Schaltsignal am Ausgang AI erzeugt. Beim Ausschalten wird am anderen Ausgang AM abhängig von dem Schaltzustand des Leistungstransistors IT (erfassbar durch den Pegel am Eingang IM bzw. am Ausgang AI bzw. durch das lastseitige Potential IP, MP) ein AUS-Schaltsignal bzw. eine abfallende Flanke erzeugt. Beim Ausschalten wird somit der Leistungstransistor MT abhängig vom Schaltzustand des Leistungstransistors IT geschaltet.
Dadurch ist gewährleistet, dass der eine Leistungstransistor MT mit der Anschaltflanke (zeitlich) führt und mit der Ausschaltflanke dem anderen Leistungstransistor IT nachfolgt. Dadurch wird der Strom während der Schaltflanken nur von dem Leistungstransistor MT getragen, während nach Ende der Einschaltflanke der Leistungstransistor IT zugeschaltet wird bzw. vor Beginn der Ausschaltflanke der Leistungstransistor IT ausgeschaltet wird. Die Steuersignale der Treibertransistoren HMT, MLT sind insbesondere gegengleich. Das trifft auch für die Treibertransistoren HIT, LIT zu. Ist ein der Lowside-Transistoren an, so ist der damit verbundene Highside-Transistor aus, und umgekehrt. Bei einem Schaltvorgang wird zunächst der AN-Zustand eines Transistors der jeweiligen Treiberendstufe geändert in einen AUS-Zustand, worauf hin der andere Transistor der Treiberendstufe vom AUS-Zustand in den AN-Zustand überführt wird. Zur Darstellung der Signalverläufe in Figur 2 wird der besseren Übersicht wegen nur der Zustand eines Transistors einer Treiberendstufe dargestellt, während sich der Schaltzustand des anderen Transistors der gleichen Treiberendstufe aus dem vorgenannten Verhalten ergibt.
In der Figur 2 sind ein Einschaltvorgang und ein darauffolgender Ausschaltvorgang anhand mehrerer Signale dargestellt. Das Signal PWM stellt das Steuersignal am Eingang E dar, das von den parallelgeschalteten Leistungstransistoren umzusetzen ist. Das Signal HMS stellt den Verlauf des Pegels des Steuersignals des Transistors HMT (Highside-Transistor der Treiberendstufe für den MOSFET MT) dar. Das Signal LMS stellt den Verlauf des Pegels des Steuersignals des Transistors LMT (Lowside-Transistor der Treiberendstufe für den MOSFET MT) dar. Das Signal HIS stellt den Verlauf des Pegels des Steuersignals des Transistors HIT (Highside-Transistor der Treiberendstufe für den IGBT IT) dar. Das Signal LIS stellt den Verlauf des Pegels des Steuersignals des Transistors LIT (Lowside-Transistor der Treiberendstufe für den IGBT IT) dar. Das Signal MP gibt den lastseitigen Pegel an den Transistoren IT, MT wieder. Das Signal IM gibt den Pegel des zweiten Schaltsignals wieder, d.h. den Pegel am Ausgang AI.
Die Figur 2 ist nicht maßstäblich; die dargestellten Pegel sind lediglich zur besseren Sichtbarkeit unterschiedlich hoch. Die Amplituden der dargestellten Signale sind frei gewählt und treffen insbesondere keine Aussage über die tatsächliche Amplitudenhöhe oder das Verhältnis von Amplituden unterschiedlicher Signale. Insbesondere das Signal PWM kann eine Amplitude haben, die kleiner ist als die anderen dargestellten Signale. Auch die Flankenformen sind rein symbolhaft dargestellt.
Der Einschaltvorgang beginnt zum Zeitpunkt tO mit einer aufsteigenden Flanke des Steuersignals PWM, das von der übergeordneten Steuerung MC stammt. Dies wird unmittelbar umgesetzt (von der Treibersteuerung TC) in ein Anschaltsignal für den Ausgang AM, um den Leistungstransistor MT anzuschalten. Die Umsetzung des Steuersignals PWM führt zu einer ansteigenden Flanke am Ausgang HMS, um den Highside-Transistor HMT der ersten Treiberendstufe anzuschalten. Das nicht ideale Verhalten des Transistors HMT ist symbolhaft durch eine endliche Steigung des Signals HMS wiedergeben. Das Anschalten des Transistors HMT führt zu einem steigenden Pegel am ersten Ausgang AM. Es ergibt sich ein Anschaltvorgang des Transistors MT, wodurch das Signal MP am lastseitigen Anschluss der Transistor-Parallelschaltung MT, IT zum Potential HV- gezogen wird. Der Pegel des Signals MP - komplementär zum Signal MP der Fig. 1 - steigt dadurch. Damit entspricht dieser Pegel auch dem Schaltzustand des Leistungstransistors MT.
Der ansteigende Pegel MP am Eingang MM (der mit einem zunehmenden AN-Zustand des Leistungstransistors MT einhergeht) übersteigt zum Zeitpunkt t1 den (ersten) Schwellenwert SW, der beispielsweise von dem Vergleicher SV überwacht werden kann. Das Überschreiten des Schwellenwertes SW zum Zeitpunkt t1 führt zum Auslösen des Einschaltvorgang des anderen Leistungstransistors IT. Dieser Einschaltvorgang des Leistungstransistors IT wird durchgeführt durch Erhöhen des Pegels am Ausgang HIS, d. h. des Einschaltpegels des Highside-Transistors HIT der Treiberendstufe des Ausgangs AI (der für den Leistungstransistor IT vorgesehen ist). Dadurch erhält dann auch der Ausgang AI ein hohes Potenzial, um so den Leistungstransistor IT anzuschalten.
Somit wird das Schaltsignal am Ausgang AM als direkte Folge der Anschaltflanke des Signals PWM erhöht, um so den Leistungstransistor MT einzuschalten. Das Erhöhen des Signals MP löst durch Überschreiten des Schwellenwertes SW den Anschaltvorgang für den Transistor ET aus. Dieser Anschaltvorgang wird ausgeführt durch Anschalten des Transistors HIT mittels des Ausgangs HIS, um die Gatespannung am Gate IG des Leistungstransistors IT zu erhöhen. Es ergibt sich ein leitender Leistungspfad zwischen dem Kollektor K und dem Emitter E des Leistungstransistors IT, nachdem der Schaltvorgang des Leistungstransistors T (erfassbar durch das erste Schaltsignal, siehe Signal MM) ausreichend vollendet wurde. Der Schwellenwert SW (und der Schwellenwert SW) sind vorzugsweise derart vorgesehen, dass diese einen im Wesentlichen vollständig ausgeführten AN-Zustand des betreffenden Leistungstransistors wiedergeben.
Zum Ende des AN-Pegels des Steuersignals PWM weist diese eine abfallende Flanke auf, siehe Zeitpunkt t0‘. Bis zur abfallenden Flanke (bis zum Zeitpunkt t0‘) ist das Signal IM, d. h. das vom Ausgang A die rückgeführte zweite Schaltsignal, auf einem hohen Pegel. Die abfallende Flanke des Signals PWM löst (in direkter Weise) einen Ausschaltvorgang für den Leistungstransistor IT aus. Dieser wird ausgeführt durch Anschalten des Transistors LIT. Der Transistor LIT wird angeschaltet durch Erhöhen des Pegels des Ausgangs LIS als direkte Folge der abfallenden Flanke des Signals PWM. Durch das Anschalten des Transistors LIT (und das Ausschalten des Transistors HIT) ergibt sich für den Ausgang AI eine abfallende Flanke, wobei diese zum Ausschalten des Leistungstransistors IT führt. Da das Signal des Ausgangs AI zurückgeführt wird zum Eingang IM ergibt sich somit auch am Eingang IM eine abfallende Flanke.
Das Signal am Eingang IM bzw. am Ausgang AI fällt zum Zeitpunkt t1 ‘ unter den Schwellenwert SW. Dadurch wird der Ausschaltvorgang des Transistors MT ausgelöst, insbesondere indem am Ausgang LMS ein ansteigendes Signal erzeugt wird. Das ansteigende Signal am Ausgang LMS führt zum Anschalten des Lowside-Transistors LMT. Das Anschalten des Lowside-Transistors LMT erzeugt am ersten Ausgang AM ein abfallendes Schaltsignal. Der daran angeschlossene Leistungstransistor MT wird dadurch ausgeschaltet. Da das abfallende Schaltsignal für den Leistungstransistor MT anlässlich der abfallenden Flanke am zweiten Treiberausgang AI (= Eingang IM) erzeugt wird, wird der Transistor MT erst nach dem Transistor ET abgeschaltet.
Das Anschalten des Leistungstransistors MT und das Ausschalten des Leistungstransistors IT sind die unmittelbare Folge der betreffenden Flanke des Steuersignals PWM. Dies entspricht einer signalabhängigen Ansteuerung. Das Anschalten des Leistungstransistors IT und das Ausschalten des Leistungstransistors MT sind die unmittelbare Folge der betreffenden Flanke des Signals an den Ausgängen AM, AI, welche mittels IM, MM, IP/IM rückgekoppelt werden und die den Ist-Schaltzustand des betreffenden (anderen) Leistungstransistors wiedergeben. Dies entspricht einer zustandsabhängigen Ansteuerung. Die Treibersteuerung TC bzw. die Treiberschaltung TS erzeugt anhand der Signale an den Eingängen E, IM und MM entsprechende Signale an den Ausgängen HMS, LMS, HIS, LIS, die den betreffenden Treibertransistoren HMT, LMT, LIT, HIT zu deren Ansteuerung zugeführt werden. Die Treibertransistoren HMT, LMT, LIT, HIT erzeugen dadurch die betreffenden Schaltsignale an den Treiberausgängen AM, AI, mit denen die Leistungstransistoren MT, IT angesteuert werden.
Das Signal PWM wird von der Treibersteuerung TC bzw. die Treiberschaltung TS direkt umgesetzt in entsprechende Signale am betreffenden Ausgang (HMS, LMS, HIS, LIS). Die Signale an den Treiber-Eingängen IM, MM (und somit die Signale an den Treiberausgängen AI, AM) werden über den Vergleicher SV umgesetzt, d.h. dienen zum Vergleich mit betreffenden Schwellenwerten, um mittels des Vergleichsergebnisses entsprechende Signale an den Ausgängen HMS, LMS, HIS, LIS und somit auch an den Treiberausgängen AM, AI zu erzeugen.

Claims

Patentansprüche
1 . Verfahren zum Schalten einer Parallelschaltung von Leistungstransistoren (IT, MT) unterschiedlichen Typs, wobei ein Schaltvorgang eines ersten der beiden Leistungstransistoren (IT, MT) durch eine Soll-Pegeländerung eines ersten Schaltsignals (MS, IS) durchgeführt wird, welches diesen Leistungstransistor (IT, MT) unmittelbar steuert, wobei die Soll-Pegeländerung ausgelöst wird von einem vorgegebenen Steuersignal (PWM), und ein Schaltvorgang des anderen Leistungstransistors (MT, IT) dadurch ausgelöst wird, dass ein Ist-Zustandssignal (MM, IM; MP, IP), das den Ist-Schaltzustand des ersten Leistungstransistors kennzeichnet, einen Schwellenwert (SW) durchschreitet.
2. Verfahren nach Anspruch 1 , wobei das Ist-Zustandssignal (MM, IM; MP, IP) dem Schaltsignal (IM, MM) des ersten Leistungstransistors (MT, IT) entspricht, das ansteuernd an diesem Leistungstransistor (MT, IT) anliegt, oder das Ist-Zustandssignal (MM, IM; MP, IP) einem lastseitigen Potential (MP, IP) des Leistungspfads dieses Leistungstransistors (MT, IT) entspricht, oder einer Kombination hiervon.
3. Verfahren nach Anspruch 1 oder 2, wobei die Leistungstransistoren (IT, MT) gemeinsam angeschaltet werden mittels eines Anschaltvorgangs des ersten Leistungstransistors (MT), welcher durch das Steuersignal (PWM) ausgelöst wird, und mittels eines Anschaltvorgangs des zweiten Leistungstransistors (IT), der dadurch ausgelöst wird, dass die ansteigende Flanke des Ist-Zustandssignals einen ersten Schwellenwert (SW) übersteigt.
4. Verfahren nach Anspruch 1 , 2 oder 3, wobei die Leistungstransistoren (IT, MT) gemeinsam ausgeschaltet werden mittels eines Ausschaltvorgangs des zweiten Leistungstransistors (IT), welcher durch das Steuersignal (PWM) ausgelöst wird und , welcher durch eine als abfallende Flanke vorgesehene Soll-Pegeländerung eines zweiten Schaltsignals (IM) durchgeführt wird, welches diesen Leistungstransistor (IT) unmittelbar steuert, und mittels eines Ausschaltvorgangs des ersten Leistungstransistors (MT), der dadurch ausgelöst wird, dass die abfallende Flanke des ersten Schaltsignals (MM) unter einen zweiten Schwellenwert (SW) fällt.
5. Verfahren nach einem der vorangehenden Ansprüche, wobei die Soll-Pegeländerung in dem Schaltsignal (IM, MM) erzeugt wird, indem eine Pegeländerung in dem vorgegebenen Steuersignal (PWM), das an einem Eingang (E) einer Treiberschaltung (TS) empfangen wird, eine Pegeländerung in einem ersten der Schaltsignale (MM, IM) auslöst, die von der Treiberschaltung (TS) direkt ansteuernd an die Leistungstransistoren (IT, MT) abgegeben werden.
6. Verfahren nach einem der vorangehenden Ansprüche, wobei das Ist-Zustandssignal (MM, IM; MP, IP) an eine Treiberschaltung (TS) rückgeführt und mit einem Schwellenwert (SW, SW) verglichen wird, wobei der andere Leistungstransistor mit einem zweiten Schaltsignal (IM, MM) zur Pegeländerung angesteuert wird, wenn das Vergleichen ergibt, dass das rückgeführte Ist-Zustandssignal (MM, IM; MP, IP) einen Schwellenwert (SW, SW) durchschreitet.
7. Verfahren nach einem der vorangehenden Ansprüche, wobei der Schaltvorgang des ersten Leistungstransistors (IT, MT) durchgeführt wird, indem eine Treibersteuerung (TC) eine erste Treiberendstufe (HMT, LMT, HIT, LIT) zur Erzeugung des ersten Schaltsignals (MM, IM) ansteuert, und das Ausführen des Schaltvorgangs des anderen Leistungstransistors vorsieht, dass das Ist-Zustandssignal (MM, IM; MP, IP) an die Treibersteuerung (TC) rückgeführt wird, die das Ist-Zustandssignal (MM, IM; MP, IP) mit einem Schwellenwert (SW, SW) vergleicht und bei Erreichen des Schwellenwerts (SW, SW) eine zweite Treiberendstufe (HIT, LIT, LMT, HMT) zur Pegeländerung ansteuert.
8. Treiberschaltung (TS), die zur Ausführung des Verfahrens nach einem der vorangehenden Ansprüche eingerichtet ist, mit Ausgängen (AM, AI) eingerichtet zur gemeinsamen Ansteuerung der Leistungstransistoren (IT, MT) unterschiedlichen Typs, und mit einem Eingang (E) eingerichtet zum Empfang eines Ist-Zustandssignals (MM, IM; MP, IP), das die Soll-Pegeländerung in einem der Ausgänge (AM, AI) veranlasst, sowie mit einem Vergleicher, der zum Vergleichen des Ist-Zustandssignals (MM, IM; MP, IP) mit dem Schwellenwert (SW, SW) eingerichtet ist, wobei der Vergleicher ansteuernd mit einem weiteren der Ausgänge (AI, AM) verbunden ist.
9. Treiberschaltung (TS) nach Anspruch 8, wobei die Treiberschaltung (TS) mindestens einen Rückführeingang (MM, IM) aufweist, der zum Empfang des Ist-Zustandssignals (MM, IM; MP, IP) eingerichtet ist, wobei der Vergleicher (SV) dem Rückführeingang (MM, IM) zum Empfang Ist-Zustandssignals (MM, IM; MP, IP) nachgeschaltet ist.
10. Treiberschaltung (TS) nach Anspruch 8 oder 9, die eine Treibersteuerung (TC) und mehrere, der Treibersteuerung (TC) nachgeschaltete Treiberendstufen (HMT, LMT; HIT, LIT) aufweist, die die Ausgänge (AM, AI) vorsehen, wobei die Treibersteuerung (TC) eingerichtet ist, Signale der Ausgänge der Treiberendstufen (HMT, LMT; HIT, LIT) und/oder ein lastseitiges Potential (MP, IP) des Leistungspfads eines angeschlossenen Leistungstransistors (MT, IT) zu empfangen.
11 . Treiberschaltung nach Anspruch 8, 9 oder 10, die eingerichtet ist, abhängig von der Richtung der Pegeländerung des Steuersignals (PWM):
(a) einen ersten der Ausgänge (AM, AI) gemäß dem Steuersignal (PWM) zu betreiben und den weiteren Ausgang (AI, AM) gemäß dem Ausgangsignal des Vergleichers (SV) zu betreiben, oder
(b) den ersten der Ausgänge (AI, AM) gemäß dem Ausgangsignal des Vergleichers (SV) zu betreiben, und den weiteren Ausgang (AM, AI) gemäß dem Steuersignal (PWM) zu betreiben.
12. Leistungs-Hybridschaltervorrichtung mit der Treiberschaltung nach einem der vorangehenden Ansprüche und mit parallelgeschalteten Leistungstransistoren (IT, MT) unterschiedlichen Typs, deren Steuerelektroden mit den Ausgängen der Treiberschaltung (TS) verbunden sind.
13. Fahrzeugtraktionsinverter mit mehreren Halbbrücken, deren Schaltelemente jeweils ausgebildet sind als Leistungs-Hybridschaltervorrichtung gemäß Anspruch 12.
PCT/EP2025/070596 2024-07-23 2025-07-18 Schalten eines leistungstransistors eines hybrid-schaltelements anhand eines steuersignals (sollsignals) und zustandsabhängiges schalten des anderen leistungstransistors Pending WO2026022013A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102024206934.5 2024-07-23
DE102024206934.5A DE102024206934A1 (de) 2024-07-23 2024-07-23 Schalten eines Leistungstransistors eines Hybrid-Schaltelements anhand eines Steuersignals (Sollsignals) und zustandsabhängiges Schalten des anderen Leistungstransistors

Publications (1)

Publication Number Publication Date
WO2026022013A1 true WO2026022013A1 (de) 2026-01-29

Family

ID=96547508

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2025/070596 Pending WO2026022013A1 (de) 2024-07-23 2025-07-18 Schalten eines leistungstransistors eines hybrid-schaltelements anhand eines steuersignals (sollsignals) und zustandsabhängiges schalten des anderen leistungstransistors

Country Status (2)

Country Link
DE (1) DE102024206934A1 (de)
WO (1) WO2026022013A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10348294B2 (en) * 2015-05-22 2019-07-09 Denso Corporation Power transistor driving apparatus
DE102021203854A1 (de) * 2021-04-19 2022-10-20 Zf Friedrichshafen Ag Verfahren zur zustandsabhängigen Ansteuerung eines topologischen Halbleiterschalters für eine Leistungselektronik

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5783997B2 (ja) * 2012-12-28 2015-09-24 三菱電機株式会社 電力用半導体装置
DE112017004119T5 (de) * 2016-08-17 2019-05-09 Denso Corporation Transistoransteuerungsschaltung und Motoransteuerungssteuerungsvorrichtung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10348294B2 (en) * 2015-05-22 2019-07-09 Denso Corporation Power transistor driving apparatus
DE102021203854A1 (de) * 2021-04-19 2022-10-20 Zf Friedrichshafen Ag Verfahren zur zustandsabhängigen Ansteuerung eines topologischen Halbleiterschalters für eine Leistungselektronik

Also Published As

Publication number Publication date
DE102024206934A1 (de) 2026-01-29

Similar Documents

Publication Publication Date Title
DE602005005822T2 (de) Schaltkreis und adaptives Verfahren zum Antrieb einer Halbbrückenschaltung
EP3523873B1 (de) Gleichspannungswandler und verfahren zu dessen betrieb
DE102014114160A1 (de) Halbbrücken-Gate-Treiber-Steuerung
DE102009027263B4 (de) Verfahren zum steuern einer halbbrücken-schaltung, halbbrücken-schaltung und integrierte halbbrücken-steuerschaltung
DE102016119780B4 (de) Leistungsumwandlungsvorrichtung
EP0291803A2 (de) Schaltungsanordnung zur getakteten Ansteuerung von Halbleiterschaltern
EP2066011B1 (de) Verfahren zur Steuerung eines Gleichstromstellers
EP0639308B1 (de) Schaltungsanordnung zum ansteuern eines mos-feldeffekttransistors
DE112017005404T5 (de) DC-DC Wandler
EP0756782B1 (de) Gleichstrom-steuerschaltung
EP0443155B1 (de) Schaltgerät zur Ein- und Ausschaltung
DE19917364A1 (de) Schaltungsanordnung mit Halbbrücke
DE102022120065A1 (de) Verfahren zum reduzieren einer oszillation während des anschaltens eines leistungstransistors durch regeln der gate-schaltgeschwindigkeitssteuerung seines komplementären leistungstransistors
DE10231158A1 (de) Gleichspannungswandler
EP1936789B1 (de) Umrichter mit einer Verzögerungsschaltung für PWM-Signale
EP3748827A1 (de) Umrichterhalbbrücke mit reduzierter ausschaltgatespannung während der totzeiten
DE102017205956A1 (de) Beseitigung von sperrladung in dc/dc-leistungswandlern
DE102021206853B3 (de) Treiberschaltung mit zwei kaskadierten Halbbrückentreibern zur Ansteuerung von drei Transistoren
EP3317967B1 (de) Schaltungsanordnung zur ansteuerung eines transistors
EP1063772A1 (de) Treiberschaltung zum Ansteuern einer Halbbrücke
DE102024206934A1 (de) Schalten eines Leistungstransistors eines Hybrid-Schaltelements anhand eines Steuersignals (Sollsignals) und zustandsabhängiges Schalten des anderen Leistungstransistors
DE19933161A1 (de) Schaltungsanordnung
DE102016210798B3 (de) Leistungshalbleiterschaltung
EP3997790B1 (de) Schaltungsanordnung zum schalten von schaltelementen
DE10323445B4 (de) Direkte Umkommutierung zwischen Leistungsbauteilen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25745901

Country of ref document: EP

Kind code of ref document: A1