WO2026009709A1 - 光検出装置 - Google Patents

光検出装置

Info

Publication number
WO2026009709A1
WO2026009709A1 PCT/JP2025/021990 JP2025021990W WO2026009709A1 WO 2026009709 A1 WO2026009709 A1 WO 2026009709A1 JP 2025021990 W JP2025021990 W JP 2025021990W WO 2026009709 A1 WO2026009709 A1 WO 2026009709A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel region
extra
substrate
pad
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/021990
Other languages
English (en)
French (fr)
Inventor
拓也 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2026009709A1 publication Critical patent/WO2026009709A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Definitions

  • This disclosure relates to a light detection device.
  • An imaging device has been proposed that improves the area efficiency of the substrate by stacking a wafer on which sensor elements are arranged and a logic chip (see Patent Document 1).
  • the silicon nitride film that makes up the inner lens is arranged from the pixel area to the extra-pixel area, and the silicon nitride film located on the pad in the extra-pixel area is removed to form a pad opening, exposing the pad electrode, which is then bonded to the logic chip using solder bumps via CoW (Chip on Wafer) bonding.
  • CoW Chip on Wafer
  • the depth of wafer pad openings tends to increase due to improved light-collection characteristics and an increase in the number of layers, making it difficult to bond the logic chip's solder bumps to the wafer's pad electrodes.
  • the present disclosure therefore provides a photodetector device that can reliably bond a first substrate, such as a wafer, to a second substrate, such as a logic chip.
  • a liquid crystal display device including: a first substrate having a pixel region in which a plurality of photoelectric conversion elements that perform photoelectric conversion are arranged; and an extra-pixel region that is arranged around the pixel region; a second substrate joined to the first substrate at a first pad; the extra-pixel region has a wiring pattern, a dummy pattern, the first pad, a second pad for connecting a bonding wire, and a shield pattern; A photodetector device is provided in which the spacing between the wiring patterns in the extra-pixel region is smaller than at least one of the spacing between the dummy patterns, the spacing between the second pad and the wiring pattern, or the spacing between the shield pattern and the wiring pattern.
  • the wiring pattern and the shielding pattern are electrically connected to any one of the input node and the output node of the pixel region;
  • the dummy pattern is electrically isolated from all input and output nodes of the pixel area.
  • the pixel region includes a plurality of first optical members that condense light incident on each of the plurality of photoelectric conversion elements
  • the semiconductor device may further include an insulating film disposed from the pixel region to the extra-pixel region, used as a material for the plurality of first optical members, and used as an etching stopper film when the first pads are formed.
  • the insulating film may be arranged so as to cover at least a portion of the wiring pattern, the dummy pattern, the first pad, the second pad, and the shield pattern.
  • the refractive index difference between the first optical members in the pixel region may be within a predetermined value.
  • the optical element may also include a plurality of second optical members arranged closer to the light incident surface than the plurality of first optical members and guiding incident light to the plurality of first optical members.
  • the plurality of first optical members are laminated films made of an insulating material
  • the silicon nitride film included in the laminated film may be used as the etching stopper film.
  • the second substrate may be disposed on the light incident surface side of the first substrate.
  • the second substrate may be disposed on the side opposite the light incident surface of the first substrate.
  • the area density of structures in which the spacing between adjacent structures is smaller than a predetermined spacing may be less than a predetermined percentage.
  • the spacing between at least some of the structures may be equal to or greater than the predetermined spacing.
  • the area density of structures spaced apart by less than 9 ⁇ m may be less than 10%.
  • the spacing between at least some of the structures may be 9 ⁇ m or more.
  • the ratio of the height of the structures in the extra-pixel region to the distance between the structures in the extra-pixel region may be equal to or less than a predetermined value.
  • the ratio of the height of the structures in the extra-pixel region to the distance between the structures in the extra-pixel region may be 0.1 or less.
  • the bonding of the first substrate and the second substrate via the first pad may be CoW (Chip on Wafer) bonding.
  • a third substrate may be provided that is bonded to the side of the first substrate opposite to the side to which the second substrate is bonded.
  • the pixel regions may be distributed across the first substrate and the third substrate.
  • the pixel region may include pixels having the photoelectric conversion elements that detect phase differences.
  • FIG. 1 is a block diagram showing a schematic configuration of a photodetector according to the present disclosure.
  • FIG. 2A is a diagram showing a cross-sectional configuration of a photodetector according to one embodiment
  • FIG. 2B is a diagram showing a planar configuration thereof.
  • FIG. 10A and 10B are diagrams showing the relationship in size between the spacing between wiring patterns and the spacing between dummy patterns in the extra-pixel region.
  • 10A and 10B are diagrams showing the relationship in size between the spacing between wiring patterns in the extra-pixel region and the spacing between bonding pads and wiring patterns.
  • 11w ⁇ 11w is a diagram showing the distance between the wiring patterns in the pixel outside the region and the distance between the shield pattern and the wiring pattern.
  • FIG. 10 is a cross-sectional view showing the cross-sectional shape of a laminated insulating film for an inner lens in a photodetector according to a comparative example.
  • 10A and 10B are diagrams showing variations in the film thickness of a silicon nitride film included in a stacked insulating film arranged from a pixel region to an extra-pixel region in a comparative example.
  • FIG. 4 is a cross-sectional view showing the cross-sectional shape of an insulating film for an inner lens in the photodetector according to the embodiment.
  • FIG. 10A and 10B are diagrams showing variations in the film thickness of a silicon nitride film included in an insulating film disposed from a pixel region to an extra-pixel region in this embodiment.
  • FIG. 10 is a cross-sectional view of a photodetector according to a first modified example of the embodiment.
  • FIG. 10 is a cross-sectional view of a photodetector according to a second modified example of the embodiment.
  • FIG. 2 is a cross-sectional view of a normal pixel included in the photodetection device according to the embodiment.
  • FIG. 2 is a cross-sectional view of a phase difference pixel included in a photodetection device according to an embodiment.
  • FIG. 10 is a cross-sectional view of a light detection device according to a third modified example of the embodiment.
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 4 is an explanatory diagram showing an example of the installation positions of an outside-vehicle information detection unit and an imaging unit.
  • FIG. 1 is a block diagram showing the general configuration of a photodetector 1 according to the present disclosure.
  • the photodetector 1 shown in FIG. 1 shows the general configuration of an image sensor.
  • the photodetector 1 according to the present disclosure is not necessarily limited to image sensors that acquire photoelectrically converted gradation information at each pixel to generate a captured image, but can also be applied to EVSs (Event-Based Vision Sensors) that detect event information at each pixel to generate an event image.
  • EVSs Event-Based Vision Sensors
  • This specification mainly describes examples in which the photodetector 1 according to the present disclosure is applied to photodetector devices 1 such as image sensors or EVSs, but the photodetector 1 according to the present disclosure can also be applied to various electronic devices other than the photodetector device 1.
  • the photodetector 1 comprises a pixel array section 2a and a peripheral circuit section 2b.
  • the peripheral circuit section 2b comprises, for example, a vertical drive section 3, a column processing section 4, a horizontal drive section 5, a system control section 6, a signal processing section 7, and a data storage section 8, and as will be described later, can be broadly divided into a control circuit and a logic circuit.
  • the signal processing section 7 and the data storage section 8 may be mounted on the same substrate as the pixel array section 2a, the vertical drive section 3, etc., or may be arranged on a separate substrate.
  • the processing of the signal processing section 7 and the data storage section 8 may be performed by an external signal processing section, such as a DSP (Digital Signal Processor) circuit, provided on a semiconductor chip separate from the photodetector 1.
  • DSP Digital Signal Processor
  • the pixel array section 2a has a configuration in which unit pixels px, each having a photoelectric conversion section that generates and accumulates an electric charge according to the amount of light received, are arranged two-dimensionally in a matrix in a first direction (e.g., row direction) X and a second direction (e.g., column direction) Y.
  • the row direction refers to the pixel rows of the pixel array section 2a, i.e., the row direction arrangement direction
  • the column direction refers to the pixel columns of the pixel array section 2a, i.e., the column direction arrangement direction.
  • the specific circuit configuration of the unit pixels px will be described later. Below, unit pixels px may be abbreviated to pixels px.
  • pixel drive lines L are wired in the row direction as row signal lines for each pixel row, and vertical signal lines VSL are wired in the column direction as column signal lines for each pixel column.
  • the pixel drive lines L transmit drive signals for driving the pixels px when reading out signals.
  • each pixel drive line L is shown as a single line, but this is not limited to one line.
  • One end of the pixel drive line L is connected to the output terminal of the vertical drive section 3 corresponding to each row.
  • the vertical drive unit 3 is composed of a shift register, address decoder, etc., and drives each pixel px of the pixel array unit 2a simultaneously, or row by row, etc.
  • the vertical drive unit 3 generally has two scanning systems: a readout scanning system and a sweep scanning system, although the specific configuration is not shown in the figure.
  • the readout scanning system sequentially selects and scans the pixels px in the pixel array section 2a row by row in order to read out signals from the pixels px.
  • the signals read out from the pixels px are analog signals.
  • the sweep scanning system performs sweep scanning on the readout rows that are to be read out by the readout scanning system, prior to the readout scanning by the exposure time.
  • the sweep scanning performed by this sweep scanning system sweeps out unnecessary charges from the photoelectric conversion units of the pixels px in the readout row, resetting the photoelectric conversion units of each pixel px. Then, by sweeping out (resetting) the unnecessary charges using this sweep scanning system, a so-called electronic shutter operation is performed.
  • electronic shutter operation refers to the operation of discarding the charge in the photoelectric conversion unit and starting a new exposure (starting the accumulation of charge).
  • the signal read out by the readout operation of the readout scanning system corresponds to the amount of light received since the previous readout operation or electronic shutter operation.
  • the period from the readout timing of the previous readout operation or the sweep timing of the electronic shutter operation to the readout timing of the current readout operation is the exposure period for pixel px.
  • the signals output from each pixel px in a pixel row selected and scanned by the vertical drive unit 3 are input to the column processing unit 4 through each vertical signal line VSL for each pixel column.
  • the column processing unit 4 performs predetermined signal processing on the signals output from each pixel px in the selected row through the vertical signal line VSL for each unit pixel column in the pixel array unit 2a, and temporarily stores the pixel signals after signal processing.
  • the column processing unit 4 performs at least noise removal processing as signal processing, such as CDS (Correlated Double Sampling) processing or DDS (Double Data Sampling) processing.
  • CDS processing removes reset noise and pixel-specific fixed pattern noise such as threshold variations in the amplification transistors within unit pixels.
  • the column processing unit 4 also has, for example, an AD (analog-digital) conversion function, converting analog pixel signals into digital signals and outputting them.
  • AD analog-digital
  • the horizontal driver 5 is composed of a shift register, address decoder, etc., and sequentially selects unit circuits corresponding to pixel columns in the column processing unit 4. Through selective scanning by this horizontal driver 5, pixel signals that have been processed for each unit circuit in the column processing unit 4 are output sequentially.
  • the system control unit 6 is composed of a timing generator that generates various timing signals, and controls the driving of the vertical driving unit 3, column processing unit 4, and horizontal driving unit 5 based on the various timings generated by the timing generator.
  • FIG. 2A and 2B are diagrams showing a cross-sectional configuration (FIG. 2A) and a planar configuration (FIG. 2B) of a photodetector 1 according to an embodiment of the present disclosure.
  • the photodetector 1 according to an embodiment is, for example, a back-illuminated (back-illuminated) CMOS (Complementary Metal Oxide Semiconductor) image sensor. More specifically, the photodetector 1 according to an embodiment is a stacked image sensor in which a semiconductor chip 50 having various signal processing circuits is flip-chip mounted (CoW bonding) on a sensor element 10 (first semiconductor element) mounted on a sensor substrate (first substrate) 11.
  • the semiconductor chip 50 may be referred to as a logic chip, semiconductor substrate, or second substrate.
  • FIG. 2A shows the cross-sectional configuration along line A-A in FIG. 2B.
  • the sensor element 10 includes a pixel region 11a in which a plurality of photoelectric conversion units 12 are two-dimensionally arranged on a sensor substrate 11 (first substrate), and an extra-pixel region 11b provided around the pixel region 11a.
  • the pixel array unit 2a of FIG. 1 is arranged in the pixel region 11a.
  • At least a part of the peripheral circuit unit 2b of FIG. 1 is arranged in the extra-pixel region 11b.
  • Each of the plurality of pixels px arranged in the pixel array unit 2a has a photoelectric conversion unit 12.
  • a pad (second pad) 36 is further provided on the back surface (surface SF1) of the sensor substrate 11, which is connected to an external substrate (not shown) via a bonding wire.
  • Pads 34 and 36 are electrically connected, for example, by a wiring layer 33 provided on surface SF1 of the sensor substrate 11, a through via 13 that penetrates the sensor substrate 11, and a multilayer wiring layer 20 provided on the front surface (surface SF2) of the sensor substrate 11.
  • a shield pattern 14 is provided on the back side of the sensor substrate 11.
  • the shield pattern 14 is a wiring pattern for shielding.
  • the pads 14 are arranged so as to cover the vertical signal lines VSL. The locations and number of pads 34, 36, and 14 are optional.
  • pad 34 may be referred to as a bump pad 34
  • pad 36 may be referred to as a bonding pad 36.
  • the pixel region 11a is provided with a photoelectric conversion unit 12 for each pixel px, which selectively detects light in different wavelength ranges and performs photoelectric conversion.
  • the photoelectric conversion unit 12 is, for example, an n-type semiconductor region formed in the thickness direction of the sensor substrate 11 (the Z-axis direction in FIG. 2 ), and is configured with a pn junction photodiode (PD) with a p-type semiconductor region provided along a surface SF2 of the sensor substrate 11, and is, for example, formed buried in the sensor substrate 11 for each pixel px.
  • PD pn junction photodiode
  • the sensor substrate 11 is further provided, near surface SF2, with a charge storage section that stores signal charge generated in the photoelectric conversion section 12, and a transfer transistor (TG) that transfers the signal charge to the charge storage section.
  • a transfer transistor TG
  • other transistors such as a reset transistor (RST), an amplification transistor (Amp), and a selection transistor (SEL) are provided in addition to the transfer transistor (TG).
  • RST reset transistor
  • Amp amplification transistor
  • SEL selection transistor
  • Such transistors are, for example, MOSEFTs (Metal Oxide Semiconductor Field Effect Transistors), and form a pixel circuit provided for each pixel px.
  • Each pixel circuit may have a three-transistor configuration including, for example, a transfer transistor (TG), a reset transistor (RST), and an amplification transistor (Amp), or a four-transistor configuration with the addition of a selection transistor (SEL). Transistors other than the transfer transistor (TG) may be shared between pixels.
  • TG transfer transistor
  • RST reset transistor
  • Amp amplification transistor
  • SEL selection transistor
  • an interlayer insulating layer 31 an inner lens (first optical member) 37L, a planarization layer 38, a protective layer 40, a color filter 41, and an on-chip lens (second optical member) 42L are provided in this order on the light incident surface (surface SF1) side of the sensor substrate 11.
  • the inner lens 37L, color filter 41, and on-chip lens 42L are provided for each pixel px.
  • the interlayer insulating layer 31, inner lens 37L, planarization layer 38, protective layer 40, color filter 41, and on-chip lens 42L are each made of, for example, an optically transparent material. Specifically, they are made of, for example, silicon nitride (SiN) or silicon oxynitride (SiON), or a laminate film of these.
  • pixel separators 35 and 39 are stacked between each pixel px.
  • the pixel separator 35 is provided in part of the interlayer insulating layer 31, and the pixel separator 39 is provided in part of the planarization layer 38.
  • the pixel separators 35 and 39 are made of a light-blocking material such as tungsten (W).
  • an interlayer insulating layer 31, a stacked insulating film 17, a planarizing layer 38, a protective layer 40, and an on-chip lens layer 42 are stacked in this order on the surface SF1 side of the sensor substrate 11.
  • the stacked insulating film 17 is a material that forms the inner lens 37L.
  • the on-chip lens layer 42 is a material that forms the on-chip lens 42L.
  • the stacked insulating film 17 and the on-chip lens layer 42 extend continuously from the pixel region 11a to the extra-pixel region 11b.
  • the extra-pixel region 11b is provided with, for example, four pads 34 (two of which are shown in Figure 2A and four in Figure 2B) for mounting the semiconductor chip 50 on the sensor element 10, and a plurality of pads 36 to which bonding wires for connection to an external substrate are connected.
  • a wiring layer 33 is provided inside the interlayer insulating layer 31, for example, a wiring layer 33 is provided that electrically connects the pads 34 and 36.
  • a light-shielding film 32 made of a conductive material with light-shielding properties, such as tungsten (W), is provided.
  • a plurality of insulating layers 21 are stacked on the surface SF2 of the sensor substrate 11, and wiring layers 22 are arranged on at least some of the insulating layers 21.
  • the wiring layers 22 are stacked, and each wiring layer 22 is connected by, for example, a via or a contact.
  • each through via 13 that penetrates the sensor substrate 11 is connected to a wiring layer 33 that is connected to a pad 34 or pad 36 provided on the surface SF1 side of the sensor substrate 11, and the other end is connected to a wiring layer 22 provided on the surface SF2 side of the sensor substrate 11.
  • the pads 34 and 36 are electrically connected via the respective wiring layers 33 that include the through vias 13.
  • the wiring layer 33 is disposed on the interlayer insulating layer 31.
  • the wiring layer 33 may also be stacked on the interlayer insulating layer 31.
  • the wiring layer 33 includes a plurality of vertical signal lines VSL. These vertical signal lines VSL are electrically connected to a plurality of vertical signal lines VSL that extend in the column direction in the pixel array section 2.
  • Bump pads 34, bonding pads 36, shield wiring layer 14, dummy wiring layer 15, and the like are arranged on the wiring layer 33, which is arranged on the light incident surface side of the sensor substrate 11.
  • the dummy wiring layer 15 is sometimes referred to as a dummy pattern
  • the shield wiring layer 14 is sometimes referred to as a shield pattern.
  • a wiring pattern electrically connected to the wiring layer 33 may be arranged at the same layer height (layer) as the bump pads 34, bonding pads 36, shield wiring layer 14, and dummy wiring layer 15.
  • a laminated insulating film 17 for the inner lens 37L is arranged on top of these bump pads 34, bonding pads 36, shield pattern 14, wiring pattern, and dummy pattern.
  • the laminated insulating film 17 is, for example, a laminated film in which a SiON film, a silicon nitride film (SiN film), and a SiON film are laminated in this order.
  • the pads 34 are so-called land electrodes for flip-chip mounting (CoW bonding) the semiconductor chip 50 on the sensor element 10.
  • the pads 34 are provided, for example, in openings H1 that expose a portion of a metal film connected to the wiring layer 33 provided in the interlayer insulating layer 31.
  • the pads 34 have, for example, a laminated structure of multiple metal films.
  • the pads 34 have a laminated structure in which metal films 34a, 34b, and 34c are laminated in this order from the sensor substrate 11 side.
  • Examples of materials that can be used for the pads 34 include conductive materials such as tantalum (Ta), tantalum nitride (TaN), and copper (Cu).
  • tantalum (Ta) for the metal film 34a that directly contacts the wiring layer 33
  • copper (Cu) for the metal film 34c that is connected to the semiconductor chip 50 via the bumps 52.
  • An opening H1 that exposes the pad 34 is provided in the laminated insulating film 17, the planarizing layer 38, the protective layer 40, and the on-chip lens layer 42 above the pad 34.
  • a bonding wire (not shown) is connected to the pad 36.
  • the pad 36 is used for connection to an external substrate via a bonding wire and is provided, for example, on the interlayer insulating layer 31.
  • the pad 36 is made of a material such as a single layer of aluminum (Al) or a laminated film with a barrier metal.
  • An opening H2 that exposes the pad 36 is provided in the laminated insulating film 17, planarization layer 38, protective layer 40, and on-chip lens layer 42 above the pad 36.
  • pad 36 be provided at approximately the same height as pad 34.
  • “approximately the same height” does not necessarily mean that they are the same height.
  • the difference in height between the bottom surfaces of pads 34 and 36 should be less than the thickness of the insulating layer on which one of pads 34 and 36 is provided. This makes it easier to process pads 34 and 36.
  • the shield wiring layer 14 and dummy wiring layer 15 are arranged at the same height (layer) as the pad 36.
  • the pad 36, shield wiring layer 14, and dummy wiring layer 15 are made of the same conductive material (e.g., aluminum (Al)), and can therefore be formed in the same manufacturing process.
  • the shield wiring 14 is set to a predetermined reference voltage (e.g., power supply voltage).
  • the voltage level of the dummy wiring layer 15 is in an undefined (floating) state. Note that the shield wiring 14 may be arranged at a different height from the pad 34.
  • the shield wiring layer 14 is arranged to cover at least a portion of the vertical signal line VSL or the wiring layer 33 connected to the vertical signal line VSL. More specifically, the shield wiring layer 14 is arranged opposite the vertical signal line VSL or the wiring layer 33 connected to the vertical signal line VSL via the stacked insulating film 17.
  • the shield wiring layer 14 is provided primarily for the purpose of preventing noise generated in the semiconductor chip 50 from being transmitted to the vertical signal line VSL.
  • the shield wiring layer (shield pattern) 14 may also be referred to as a conductive member. The planar shape of the shield pattern 14 will be described later.
  • the dummy wiring layer 15 is provided for purposes such as adjusting the mask aperture ratio during dry etching to improve processing stability. Furthermore, if there are too few structures during the planarization process, steps may be formed, so providing the dummy wiring layer 15 improves flatness during film formation.
  • the semiconductor chip 50 which is flip-chip mounted (CoW bonding) to the sensor substrate (first substrate) 11 of the sensor element 10, is a logic chip on which various signal processing circuits are formed. Pads 51 made of aluminum (Al) or the like are arranged on the surface of the semiconductor chip 50 facing the sensor element 10. The pads 51 of the semiconductor chip 50 and the pads 34 of the sensor element 10 are joined via solder bumps 52. In this way, the semiconductor chip 50 is flip-chip mounted (CoW bonding) on the light-irradiated surface (back surface) of the sensor element 10.
  • Fig. 3 is a planar layout diagram of the sensor substrate 11. As shown in Fig. 3, the sensor substrate 11 includes a pixel region 11a and an extra-pixel region 11b arranged around the pixel region 11a.
  • the wiring pattern 11w, dummy pattern 11d, bump pads 34, bonding pads 36, and shield pattern 14 are arranged.
  • the shield pattern 14 and vertical signal lines are arranged so that at least a portion of them overlap in the stacking direction.
  • a stacked insulating film 17 is arranged so as to cover at least a portion of the wiring pattern 11w, dummy pattern 11d, bump pads 34, bonding pads 36, and shield pattern 14.
  • the stacked insulating film 17 is a constituent material of the inner lens 37L.
  • the stacked insulating film 17 is sometimes referred to as a base step pattern 17.
  • the spacing between the wiring patterns 11w in the extra-pixel region 11b is smaller than at least one of the spacing between the dummy patterns 11d, the spacing between the bonding pad 36 and the wiring pattern 11w, and the spacing between the shield pattern 14 and the wiring pattern 11w.
  • the constituent material of the inner lens 37L may actually be the laminated insulating film 17 made of an insulating material.
  • This specification will mainly describe an example of suppressing variations in the film thickness of the silicon nitride film contained in the laminated insulating film 17.
  • the silicon nitride film for the inner lens 37L is used as an etching stopper film when forming the pad opening for the bump pad 34.
  • the wiring pattern 11w is electrically connected to one of the input or output nodes of the pixel region 11a.
  • the wiring pattern 11w includes patterns that transmit power supply voltage, ground voltage, and various signals.
  • the dummy pattern 11d is electrically isolated from all input and output nodes in the pixel region 11a.
  • the dummy pattern 11d is placed primarily to suppress variations in the area density of various patterns in the extra-pixel region 11b.
  • the shield pattern 14 is set to a predetermined voltage level (e.g., power supply voltage or ground voltage).
  • the shield pattern 14 is arranged, for example, between the vertical signal line and the wiring layer to prevent noise generated in the vertical signal line from propagating to the wiring layer. Note that the shield pattern 14 may also be arranged near various signal lines other than the vertical signal line.
  • the spacing between wiring patterns 11w in the extra-pixel region 11b wider than the spacing between dummy patterns 11d, the spacing between the second pad and the wiring pattern 11w, or the spacing between the shield pattern 14 and the wiring pattern, variation in the thickness of the silicon nitride film for the inner lens 37L is reduced.
  • bonding pads 36 are provided on both sides of the extra-pixel region 11b in the first direction X and the second direction Y, and bump pads 34, wiring patterns 11w, and shield patterns 14 are provided on both sides of the second direction Y, but this is just one example, and the wiring patterns 11w, dummy patterns 11d, shield patterns 14, bump pads 34, and bonding pads 36 can be arranged in any locations in the extra-pixel region 11b.
  • Figure 4A is a diagram showing the relationship between the spacing between wiring patterns 11w and the spacing between dummy patterns 11d in the extra-pixel region 11b.
  • Figure 4A shows an example in which the spacing between wiring patterns 11w is smaller than the spacing between dummy patterns 11d.
  • the spacing between dummy patterns 11d in the extra-pixel region 11b is wider, which makes it possible to suppress fluctuations in the film thickness of the stacked insulating film 17 (particularly the silicon nitride film in the stacked insulating film 17) for the inner lens 37L arranged from the pixel region 11a to the extra-pixel region 11b.
  • Figure 4B is a diagram showing the relationship between the spacing between wiring patterns 11w in the extra-pixel region 11b and the spacing between the bonding pad 36 and the wiring pattern 11w.
  • Figure 4B shows an example in which the spacing between wiring patterns 11w is smaller than the spacing between the bonding pad 36 and the wiring pattern 11w.
  • the spacing between the bonding pad 36 and the wiring pattern 11w in the extra-pixel region 11b is wider, which makes it possible to suppress fluctuations in the film thickness of the silicon nitride film for the inner lens 37L arranged from the pixel region 11a to the extra-pixel region 11b.
  • Figure 4C is a diagram showing the relationship between the spacing between wiring patterns 11w in the extra-pixel region 11b and the spacing between the shield pattern 14 and the wiring pattern 11w.
  • Figure 4C shows an example in which the spacing between wiring patterns 11w is smaller than the spacing between the shield pattern 14 and the wiring pattern 11w.
  • the spacing between the shield pattern 14 and the wiring pattern 11w in the extra-pixel region 11b is wider, which makes it possible to suppress fluctuations in the film thickness of the silicon nitride film for the inner lens 37L arranged from the pixel region 11a to the extra-pixel region 11b.
  • the wiring pattern 11w, dummy pattern 11d, bump pad 34, bonding pad 36, and shield pattern 14 arranged in the extra-pixel region 11b are collectively referred to as structures.
  • the dummy pattern 11d arranged in the extra-pixel region 11b is provided to prevent unevenness in the area density of the structures in the extra-pixel region 11b. If the area density of the structures arranged in the extra-pixel region 11b varies depending on the location, the amount of variation in the film thickness of the silicon nitride film for the inner lens 37L described above will increase when it is arranged from the pixel region 11a to the extra-pixel region 11b.
  • the film thickness of the silicon nitride film covering the bump pad 34 in the extra-pixel region 11b will become too thin, making it impossible to reliably perform CoW bonding at the bump pad 34. Therefore, in this embodiment, if unevenness in the area density of the structures in the extra-pixel region 11b occurs, the dummy pattern 11d is arranged in a location with low area density to reduce the unevenness in area density.
  • the area density of structures in which the spacing between adjacent structures is smaller than a predetermined spacing is set to less than a predetermined percentage.
  • the spacing between at least some of the structures arranged in the extra-pixel region 11b is set to a predetermined distance or more.
  • the area density of structures arranged in the extra-pixel region with spacings of less than 9 ⁇ m is set to less than 10%.
  • the spacing between at least some of the structures arranged in the extra-pixel region 11b is set to 9 ⁇ m or more. This reduces the proportion of structures with spacings of less than 9 ⁇ m, making it possible to uniform the film thickness of the silicon nitride film in the stacked insulating film 17.
  • Figure 5 is a plan view showing a typical example of the dummy patterns 11d.
  • Figure 5A shows an example in which rectangular dummy patterns 11d are arranged at equal intervals in the first direction (horizontal direction) X and the second direction (vertical direction) Y.
  • Figure 5B shows an example in which diamond-shaped dummy patterns 11d are arranged at equal intervals in the first direction X and the second direction Y.
  • Figure 5C shows an example in which circular or elliptical dummy patterns 11d are arranged at equal intervals in the first direction X and the second direction Y.
  • Figure 5D shows an example in which polygonal (e.g., hexagonal) dummy patterns 11d are arranged at equal intervals in the first direction X and the second direction Y.
  • Figure 5 shows a representative example of dummy patterns 11d, and dummy patterns 11d of the shapes shown or other shapes may be arbitrarily combined and formed in any location in the extra-pixel region 11b. Furthermore, the size of the dummy patterns 11d is arbitrary, and dummy patterns 11d of two or more different sizes may be arranged in any location in the extra-pixel region 11b.
  • Figure 6 is a diagram illustrating the aspect ratio of the structures 30 arranged in the extra-pixel region 11b.
  • H/SP the ratio of the height of the structures 30 to the spacing SP between adjacent structures 30.
  • Figure 7 is a cross-sectional view showing the cross-sectional shape of the laminated insulating film 17 for the inner lens 37L in a photodetector 1 according to a comparative example.
  • the laminated insulating film 17 is a laminated film formed by laminating a SiON film 17a, a silicon nitride film (SiN film) 17b, and a SiON film 17c.
  • Figure 8 is a diagram showing the variation in film thickness of the silicon nitride film 17b included in the laminated insulating film 17 arranged from the pixel region 11a to the extra-pixel region 11b in the comparative example.
  • the proportion of structures 30 arranged in the extra-pixel region 11b is greater than in this embodiment, and the size relationships in Figures 4A to 4C are not satisfied. Therefore, as shown in Figure 8, the film thickness of the silicon nitride film varies greatly. More specifically, the silicon nitride film 17b is thickest near the center of the pixel region 11a and becomes thinner as it approaches the edge of the pixel region 11a, with the film thickness in the extra-pixel region 11b being smaller than that of the pixel region 11a.
  • Figure 9 is a cross-sectional view showing the cross-sectional shape of the stacked insulating film 17 for the inner lens 37L in the photodetector 1 according to this embodiment.
  • Figure 10 is a diagram showing the variation in film thickness of the silicon nitride film 17b included in the insulating film arranged from the pixel region 11a to the extra-pixel region 11b according to this embodiment.
  • the solid line in Figure 10 shows the cross-sectional shape of the silicon nitride film 17b according to this embodiment, and the dashed line shows the cross-sectional shape of the silicon nitride film 17b according to the comparative example shown in Figure 8.
  • the film formation quality can be improved when forming the silicon nitride film 17b etc. by the CVD method.
  • the semiconductor substrate 50 is bonded to the light incident surface side of the sensor substrate 11 by CoW bonding, but another semiconductor substrate 54 may be bonded to the surface side opposite the light incident surface. Also, the semiconductor substrate 50 may be bonded to the surface side opposite the light incident surface by CoW bonding or the like.
  • FIG. 11A is a cross-sectional view of a photodetector 1a according to a first modified example of an embodiment.
  • the photodetector 1a according to the first modified example shown in FIG. 11A has a stacked structure in which a semiconductor substrate 54 is bonded by CCC (Cupper to Copper Connection) to the surface (front surface) opposite the light incident surface of the photodetector 1 shown in FIG. 2. Bonding may be performed using vias or bumps instead of CCC.
  • a stacked wiring layer 23 and an insulating layer 24 are stacked on the semiconductor substrate 54, and a Cu wiring layer 25 provided on the insulating layer 21 of the silicon substrate 11 is directly bonded to a Cu wiring layer 26 provided on the insulating layer 24 of the semiconductor substrate 54.
  • a logic circuit 45 for example, is formed on the semiconductor substrate 54. The logic circuit 45 performs signal processing on image data output from the photodetector 1a, for example.
  • FIG. 11B is a cross-sectional view of a photodetector 1b according to a second modified example of one embodiment.
  • the photodetector 1b according to the second modified example shown in FIG. 11B is characterized in that part of the pixel circuit arranged on the sensor substrate 11 is provided on a semiconductor substrate (third substrate) 54.
  • a semiconductor layer on which a logic circuit 45 is formed and a semiconductor layer on which part of the pixel circuit 46 is formed are stacked on the semiconductor substrate 54.
  • the circuit area of the pixel circuit can be increased; for example, only the photoelectric conversion unit 12 and transfer transistor can be arranged on the sensor substrate 11. This increases the amount of charge that can be photoelectrically converted by each photoelectric conversion unit 12, improving sensitivity.
  • the photodetector 1 may include phase difference pixels that detect phase difference information.
  • phase difference pixels that detect phase difference information.
  • normal pixels that detect gradation information and phase difference pixels may be mixed.
  • FIG. 12A is a cross-sectional view of a normal pixel included in a photodetector 1 according to one embodiment
  • FIG. 12B is a cross-sectional view of a phase difference pixel included in a photodetector 1 according to one embodiment.
  • the ratio of normal pixels to phase difference pixels included in the photodetector 1 is arbitrary.
  • both normal pixels and phase difference pixels include an on-chip lens 42L, a color filter 41, an inner lens 37L, a wiring layer 33, and a photoelectric conversion unit 12, arranged in this order from the light incident surface side.
  • a normal pixel has a first optical waveguide 47 and a second optical waveguide 48 arranged in part of the wiring layer.
  • the first optical waveguide 47 and the second optical waveguide 48 are arranged in the depth direction.
  • a phase difference pixel has a third optical waveguide 49 arranged at the same layer height as the second optical waveguide 48 of the normal pixel.
  • the wiring layer has a light-shielding film 55 arranged offset from the central axis of the pixel.
  • the structure of the extra-pixel region 11b is the same as that shown in Figure 2, and by making the extra-pixel region 11b satisfy the size relationship shown in at least one of Figures 4A to 4C, for example, the processing accuracy of the bump pad 34 can be improved.
  • Pad placement In the above description, an example has been shown in which bump pads 34 are provided on the light incident surface side and the semiconductor chip is bonded by CoW bonding, but the semiconductor chip may also be bonded on the surface side opposite the light incident surface. In this case, the semiconductor chip may be bonded on the surface side opposite the light incident surface by CoW bonding, or the semiconductor chip may be bonded using other bonding methods (for example, CCC, vias, bumps, etc.).
  • At least one of the spacing between dummy patterns 11d, the spacing between bonding pads 36 and wiring pattern 11w, and the spacing between the shield wiring layer (shield pattern) 14 and wiring pattern 11w is made wider than the spacing between wiring patterns 11w.
  • the ratio (aspect ratio) of the spacing between structures 30 in the extra-pixel region 11b to the height of the structures 30 is set to, for example, 0.1 or less, thereby eliminating deep step structures in narrow spaces, allowing the reaction gas supplied when depositing a silicon nitride film 17b or the like by CVD to flow uniformly, thereby suppressing variations in the amount of film deposition.
  • this embodiment can suppress variations in the amount of film formed when depositing the silicon nitride film 17b and other films, regardless of the layered structure of the photodetector 1.
  • variations in the shape and size of the inner lens 37L and on-chip lens can be suppressed, thereby reducing the difference in refractive index of incident light for each pixel and improving sensitivity and oblique incident light characteristics.
  • the uniform thickness of the silicon nitride film 17b makes it easier to partially etch away the silicon nitride film 17b, thereby making it possible to uniform the thickness of the metal film of the bump pad 34 and the bonding pad 36. Furthermore, the amount of fluorine used when etching away the silicon nitride film 17b can be reduced, reducing corrosion of the metal film caused by fluorine. Therefore, in the bonding pad 36, the process of joining a bonding wire to the metal film can be performed reliably, improving yield.
  • the technology disclosed herein can be applied to a variety of products.
  • the technology disclosed herein may be realized as a device mounted on any type of mobile body, such as an automobile, electric vehicle, hybrid electric vehicle, motorcycle, bicycle, personal mobility device, airplane, drone, ship, or robot.
  • Figure 14 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes multiple electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • the functional configuration of the integrated control unit 12050 also includes a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (Interface) 12053.
  • the drivetrain control unit 12010 controls the operation of devices related to the vehicle's drivetrain in accordance with various programs.
  • the drivetrain control unit 12010 functions as a control device for a driveforce generating device such as an internal combustion engine or drive motor that generates vehicle driveforce, a driveforce transmission mechanism that transmits driveforce to the wheels, a steering mechanism that adjusts the vehicle's steering angle, and a braking device that generates vehicle braking force.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, backup lamps, brake lamps, turn signals, and fog lamps.
  • radio waves transmitted from a portable device that serves as a key or signals from various switches can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts these radio waves or signal inputs and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the outside vehicle information detection unit 12030 is connected to an imaging unit 12031.
  • the outside vehicle information detection unit 12030 causes the imaging unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, characters on the road surface, etc. based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle. Connected to the in-vehicle information detection unit 12040 is, for example, a driver state detection unit 12041 that detects the driver's state.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's level of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • the microcomputer 12051 can calculate control target values for the driving force generating device, steering mechanism, or braking device based on information inside and outside the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, and output control commands to the drive system control unit 12010.
  • the microcomputer 12051 can perform cooperative control aimed at realizing the functions of an ADAS (Advanced Driver Assistance System), including vehicle collision avoidance or impact mitigation, following driving based on the distance between vehicles, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the vehicle's surroundings acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, thereby enabling cooperative control aimed at autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • the microcomputer 12051 can output control commands to the body system control unit 12030 based on information outside the vehicle acquired by the outside vehicle information detection unit 12030.
  • the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the outside vehicle information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching from high beams to low beams.
  • the audio/video output unit 12052 transmits at least one audio and/or video output signal to an output device capable of visually or audibly notifying vehicle occupants or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • Figure 15 shows an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle cabin of the vehicle 12100.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the top of the windshield inside the vehicle cabin mainly capture images of the front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided on the side mirrors mainly capture images of the sides of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or back door mainly captures images of the rear of the vehicle 12100.
  • the imaging unit 12105 provided on the top of the windshield inside the vehicle cabin is mainly used to detect leading vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • Imaging range 12111 indicates the imaging range of imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of imaging unit 12104 provided on the rear bumper or back door.
  • At least one of the image capturing units 12101 to 12104 may have a function for acquiring distance information.
  • at least one of the image capturing units 12101 to 12104 may be a stereo camera consisting of multiple image capturing elements, or an image capturing element having pixels for phase difference detection.
  • the microcomputer 12051 can calculate the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100), thereby extracting as a preceding vehicle the three-dimensional object that is the closest three-dimensional object on the path of the vehicle 12100 and traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or higher). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 can classify and extract three-dimensional object data regarding three-dimensional objects into categories such as motorcycles, standard vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, and use this data for automatic obstacle avoidance. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and a collision is possible, it can provide driving assistance to avoid a collision by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by performing forced deceleration or evasive steering via the drivetrain control unit 12010.
  • At least one of the image capturing units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize pedestrians by determining whether or not a pedestrian is present in the images captured by the image capturing units 12101 to 12104. Such pedestrian recognition is performed, for example, by extracting feature points in the images captured by the image capturing units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points that indicate the outline of an object to determine whether or not the object is a pedestrian.
  • the audio/video output unit 12052 controls the display unit 12062 to superimpose a rectangular outline on the recognized pedestrian for emphasis.
  • the audio/video output unit 12052 may also control the display unit 12062 to display an icon or the like indicating the pedestrian in a desired position.
  • the foregoing describes an example of a vehicle control system to which the technology disclosed herein can be applied.
  • the technology disclosed herein can be applied to the imaging unit 12031 and other components of the configuration described above.
  • the imaging device 100 disclosed herein can be applied to the imaging unit 12031.
  • clearer captured images can be obtained, thereby reducing driver fatigue.
  • the present technology can be configured as follows: (1) a first substrate having a pixel region in which a plurality of photoelectric conversion elements that perform photoelectric conversion are arranged, and an extra-pixel region that is arranged around the pixel region; a second substrate joined to the first substrate at a first pad; the extra-pixel region has a wiring pattern, a dummy pattern, the first pad, a second pad for connecting a bonding wire, and a shield pattern; the spacing between the wiring patterns in the extra-pixel region is smaller than at least one of the spacing between the dummy patterns, the spacing between the second pad and the wiring pattern, and the spacing between the shield pattern and the wiring pattern; Light detection device.
  • the wiring pattern is electrically connected to any one of the input nodes or output nodes of the pixel region; the dummy pattern is electrically isolated from all input nodes and output nodes of the pixel area; The shield pattern is set to a predetermined voltage level.
  • the optical detection device according to (1).
  • the pixel region includes a plurality of first optical members that condense light incident on each of the plurality of photoelectric conversion elements, an insulating film disposed from the pixel region to the extra-pixel region, the insulating film being used as a material for the plurality of first optical members and as an etching stopper film when the first pads are formed;
  • the photodetector according to (1) or (2).
  • the insulating film is arranged so as to cover at least a part of the wiring pattern, the dummy pattern, the first pad, the second pad, and the shield pattern.
  • a refractive index difference between the first optical members in the pixel region is within a predetermined value.
  • a plurality of second optical members are arranged closer to the light incident surface than the plurality of first optical members and guide the incident light to the plurality of first optical members.
  • the plurality of first optical members are laminated films made of an insulating material, a silicon nitride film included in the laminated film is used as the etching stopper film;
  • the second substrate is disposed on the light incident surface side of the first substrate.
  • the second substrate is disposed on the side opposite to the light incident surface of the first substrate.
  • the area density of structures in which the spacing between adjacent structures is smaller than a predetermined spacing is less than a predetermined ratio.
  • (11) Among the structures arranged in the extra-pixel region, at least some of the structures are spaced apart by a distance equal to or greater than the predetermined distance.
  • (12) Among the structures arranged in the extra-pixel region, the area density of structures with an interval of less than 9 ⁇ m between the structures is less than 10%.
  • the light detection device according to any one of (10) to (12).
  • a ratio of a height of the structures in the extra-pixel region to a distance between the structures in the extra-pixel region is equal to or less than a predetermined value.
  • the light detection device according to any one of (10) to (13).
  • a ratio of a height of the structures in the extra-pixel region to a distance between the structures in the extra-pixel region is 0.1 or less.
  • the bonding of the first substrate and the second substrate via the first pad is a CoW (Chip on Wafer) bonding.
  • the light detection device according to any one of (1) to (15).
  • a third substrate is provided which is bonded to the surface of the first substrate opposite to the surface to which the second substrate is bonded.
  • the light detection device according to any one of (1) to (16).
  • the pixel regions are distributed over the first substrate and the third substrate.
  • a photodetector according to (17).
  • the pixel region includes a pixel having the photoelectric conversion element that detects a phase difference.
  • the light detection device according to any one of (1) to (18).

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

［課題］ウエハなどの第１基板とロジックチップなどの第２基板とを信頼性よく接合する。 ［解決手段］光検出装置は、光電変換を行う複数の光電変換素子が配列された画素領域と、前記画素領域の周囲に配置される画素外領域と、を有する第１基板と、第１パッドにて前記第１基板に接合される第２基板と、を備え、前記画素外領域は、配線パターン、ダミーパターン、前記第１パッド、ボンディングワイヤを接続するための第２パッド、及びシールドパターンを有し、前記画素外領域における前記配線パターン同士の間隔は、前記ダミーパターン同士の間隔、前記第２パッドと前記配線パターンとの間隔、又は前記シールドパターンと前記配線パターンとの間隔の少なくとも一つより小さい。

Description

光検出装置
　本開示は、光検出装置に関する。
　センサ素子が配置されるウエハとロジックチップを積層させることにより基板の面積効率を向上させる撮像装置が提案されている（特許文献１参照）。
特開２０２０－８０３６３号公報
　特許文献１に記載された撮像装置では、インナーレンズを構成するシリコン窒化膜が画素領域から画素外領域まで配置されており、画素外領域のパッドに位置するシリコン窒化膜を除去してパッド開口部を形成してパッド電極を露出させて、半田バンプによりロジックチップとＣｏＷ（Chip on Wafer）接合を行う。
　ウエハのパッド開口部の深さは、集光特性の向上と積層数の増加により深くなる傾向にあり、ウエハのパッド電極にロジックチップの半田バンプを接合するのが困難になる。
　そこで、本開示では、ウエハなどの第１基板とロジックチップなどの第２基板とを信頼性よく接合可能な光検出装置を提供するものである。
　上記の課題を解決するために、本開示によれば、光電変換を行う複数の光電変換素子が配列された画素領域と、前記画素領域の周囲に配置される画素外領域と、を有する第１基板と、
　第１パッドにて前記第１基板に接合される第２基板と、を備え、
　前記画素外領域は、配線パターン、ダミーパターン、前記第１パッド、ボンディングワイヤを接続するための第２パッド、及びシールドパターンを有し、
　前記画素外領域における前記配線パターン同士の間隔は、前記ダミーパターン同士の間隔、前記第２パッドと前記配線パターンとの間隔、又は前記シールドパターンと前記配線パターンとの間隔の少なくとも一つより小さい、光検出装置が提供される。
　前記配線パターン、前記シールドパターンは、前記画素領域のいずれかの入力ノード又は出力ノードに電気的に接続され、
　前記ダミーパターンは、前記画素領域のすべての入力ノード及び出力ノードとは電気的に絶縁される。
　前記画素領域は、前記複数の光電変換素子のそれぞれに入射される光を集光する複数の第１光学部材を有し、
　前記画素領域から前記画素外領域にかけて配置され、前記複数の第１光学部材の材料として用いられるとともに、前記第１パッドの形成時にエッチングストッパ膜として用いられる絶縁膜をさらに備えてもよい。
　前記絶縁膜は、前記画素外領域では、前記配線パターン、前記ダミーパターン、前記第１パッド、前記第２パッド、及び前記シールドパターンの少なくとも一部を覆うように配置されてもよい。
　前記画素領域における前複数の第１光学部材の屈折率差は所定値以内であってもよい。
　前記複数の第１光学部材よりも光入射面に近い側に配置され、入射光を前記複数の第１光学部材に導光する複数の第２光学部材を備えてもよい。
　前記複数の第１光学部材は、絶縁材料からなる積層膜であり、
　前記積層膜に含まれるシリコン窒化膜が前記エッチングストッパ膜として用いられてもよい。
　前記第２基板は、前記第１基板の光入射面側に配置されてもよい。
　前記第２基板は、前記第１基板の光入射面の反対の面側に配置されてもよい。
　前記画素外領域に配置される前記配線パターン、前記ダミーパターン、前記第１パッド、前記第２パッド、及び前記シールドパターンを含む構造物のうち、隣接する構造物同士の間隔が所定の間隔より小さい構造物の面積密度が所定の割合未満であってもよい。
　前記画素外領域に配置される前記構造物のうち、少なくとも一部の構造物同士の間隔は、前記所定の間隔以上であってもよい。
　前記画素外領域に配置される前記構造物のうち、構造物同士の間隔が９μｍ未満の構造物の面積密度が１０％未満であってもよい。
　前記画素外領域に配置される構造物のうち、少なくとも一部の構造物同士の間隔は、９μｍ以上であってもよい。
　前記画素外領域における構造物同士の間隔に対する前記画素外領域における構造物の高さの比は、所定の値以下であってもよい。
　前記画素外領域における構造物同士の間隔に対する前記画素外領域における構造物の高さの比は、０．１以下であってもよい。
　前記第１パッドを介した前記第１基板及び前記第２基板の接合は、ＣｏＷ（Chip on Wafer）接合であってもよい。
　前記第１基板の前記第２基板が接合される面とは反対の面側に接合される第３基板を備えてもよい。
　前記画素領域は、前記第１基板及び前記第３基板に分散して配置されてもよい。
　前記画素領域は、位相差を検出する前記光電変換素子を有する画素を含んでもよい。
本開示に係る光検出装置の概略構成を示すブロック図。 図２Ａは一実施形態に係る光検出装置の断面構成を示す図、図２Ｂは平面構成を示す図。 センサ基板の平面レイアウト図。 画素外領域における配線パターン同士の間隔と、ダミーパターン同士の間隔との大小関係を示す図。 画素外領域における配線パターン同士の間隔と、ボンディングパッドと配線パターンとの間隔との大小関係を示す図。 画素外領域における配線パターン同士の間隔とシールドパターンと配線パターン１１ｗの間隔との大小関係を示す図。 図５Ａ～図５Ｄはダミーパターンの代表的な具体例を示す平面図。 画素外領域に配置される構造物のアスペクト比を説明する図。 一比較例に係る光検出装置におけるインナーレンズ用の積層絶縁膜の断面形状を示す断面図。 、一比較例における画素領域から画素外領域にかけて配置される積層絶縁膜に含まれるシリコン窒化膜の膜厚のばらつきを示す図。 本実施形態に係る光検出装置におけるインナーレンズ用の絶縁膜の断面形状を示す断面図。 本実施形態における画素領域から画素外領域にかけて配置される絶縁膜に含まれるシリコン窒化膜の膜厚のばらつきを示す図。 一実施形態の第１変形例に係る光検出装置の断面図。 一実施形態の第２変形例に係る光検出装置の断面図。 一実施形態に係る光検出装置に含まれる通常画素の断面図。 一実施形態に係る光検出装置に含まれる位相差画素の断面図。 一実施形態の第３変形例に係る光検出装置の断面図。 車両制御システムの概略的な構成の一例を示すブロック図。 車外情報検出部及び撮像部の設置位置の一例を示す説明図。
　以下、図面を参照して、本開示に係る光検出装置の実施形態について説明する。以下では、光検出装置の主要な構成部分を中心に説明するが、光検出装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
　図１は本開示に係る光検出装置１の概略構成を示すブロック図である。図１に示す光検出装置１は、イメージセンサの概略構成を示す。なお、本開示に係る光検出装置１は、必ずしも各画素で光電変換された階調情報を取得して撮像画像を生成するイメージセンサに限定されるものではなく、各画素でイベント情報を検出してイベント画像を生成するＥＶＳ（Event-Based Vision Sensor）などにも適用可能である。本明細書では、本開示に係る光検出装置１をイメージセンサ又はＥＶＳなどの光検出装置１に適用する例を主に説明するが、本開示に係る光検出装置１は光検出装置１以外の種々の電子機器にも適用可能である。
　本開示に係る光検出装置１は、図１に示すように、画素アレイ部２ａと周辺回路部２ｂとを備える。周辺回路部２ｂは、例えば、垂直駆動部３、カラム処理部４、水平駆動部５、システム制御部６、信号処理部７、及びデータ格納部８などを備え、後述するように、制御回路とロジック回路に大別することができる。信号処理部７及びデータ格納部８は、画素アレイ部２ａ、垂直駆動部３等と同じ基板上に搭載しても構わないし、別の基板上に配置しても構わない。なお、信号処理部７及びデータ格納部８の各処理は、光検出装置１とは別の半導体チップに設けられた外部信号処理部、例えば、DSP（Digital Signal Processor）回路等で実行してもよい。
　画素アレイ部２ａは、受光した光量に応じた電荷を生成して蓄積する光電変換部を有する単位画素ｐｘが第１方向（例えば行方向）Ｘ及び第２方向（例えば列方向）Ｙの行列状に２次元配置された構成を有する。ここで、行方向とは、画素アレイ部２ａの画素行、すなわち行方向の配列方向を言い、列方向とは、画素アレイ部２ａの画素列、すなわち列方向の配列方向を言う。単位画素ｐｘの具体的な回路構成は後述する。以下では、単位画素ｐｘを略して画素ｐｘと呼ぶことがある。
　画素アレイ部２ａにおいて、画素行ごとに行信号線としての画素駆動配線Ｌが行方向に沿って配線され、画素列ごとに列信号線としての垂直信号線ＶＳＬが列方向に沿って配線されている。画素駆動配線Ｌは、画素ｐｘから信号を読み出す際の駆動を行うための駆動信号を伝送する。図１では、個々の画素駆動配線Ｌを１本の配線で図示するが、１本に限られるものではない。画素駆動配線Ｌの一端は、垂直駆動部３の各行に対応した出力端に接続される。
　垂直駆動部３は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部２ａの各画素ｐｘを全画素同時あるいは行単位等で駆動する。垂直駆動部３は、システム制御部６とともに、画素アレイ部２ａの各画素ｐｘの動作を制御する駆動部を構成する。垂直駆動部３は、具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する。
　読出し走査系は、画素ｐｘから信号を読み出すために、画素アレイ部２ａの画素ｐｘを行単位で順に選択走査する。画素ｐｘから読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりも露光時間分だけ先行して掃出し走査を行う。
　この掃出し走査系による掃出し走査により、読出し行の画素ｐｘの光電変換部から不要な電荷が掃き出されることによって各画素ｐｘの光電変換部がリセットされる。そして、この掃出し走査系による不要電荷を掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の電荷を捨てて、新たに露光を開始する（電荷の蓄積を開始する）動作のことを言う。
　読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作又は電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミング又は電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、画素ｐｘにおける露光期間となる。
　垂直駆動部３によって選択走査された画素行の各画素ｐｘから出力される信号は、画素列ごとに垂直信号線ＶＳＬの各々を通してカラム処理部４に入力される。カラム処理部４は、画素アレイ部２ａの単位画素列ごとに、選択行の各画素ｐｘから垂直信号線ＶＳＬを通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
　具体的には、カラム処理部４は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ（Correlated Double Sampling；相関二重サンプリング）処理、又はＤＤＳ（Double Data Sampling）処理を行う。例えば、ＣＤＳ処理により、リセットノイズ及び単位画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部４は、ノイズ除去処理以外に、例えば、AD（アナログ－デジタル）変換機能を有し、アナログの画素信号をデジタル信号に変換して出力する。
　水平駆動部５は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部４の画素列に対応する単位回路を順番に選択する。この水平駆動部５による選択走査により、カラム処理部４において単位回路ごとに信号処理された画素信号が順番に出力される。
　システム制御部６は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動部３、カラム処理部４、及び、水平駆動部５などの駆動制御を行う。
　信号処理部７は、少なくとも演算処理機能を有し、カラム処理部４から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部８は、信号処理部７での信号処理に当たって、その処理に必要なデータを一時的に格納する。信号処理部７において信号処理された画素信号は、所定のフォーマットに変換され、出力部９から光検出装置１の外部へ出力される。
　図２は、本開示の一実施形態に係る光検出装置１の断面構成（図２Ａ）及び平面構成（図２Ｂ）を示す図である。一実施形態に係る光検出装置１は、例えば、裏面照射型（裏面受光型）のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。より詳細には、一実施形態に係る光検出装置１は、センサ基板（第１基板）１１上に実装されるセンサ素子１０（第１の半導体素子）上に、信号処理を行う各種の信号処理回路を有する半導体チップ５０がフリップチップ実装（ＣｏＷ接合）された積層型のイメージセンサである。以下では、半導体チップ５０をロジックチップ、半導体基板又は第２基板と呼ぶことがある。なお、図２Ａは、図２Ｂに示すＡ－Ａ線における断面構成を表したものである。
　（センサ素子）
　センサ素子１０は、センサ基板１１（第１基板）に複数の光電変換部１２が２次元配列された画素領域１１ａと、画素領域１１ａの周辺に設けられる画素外領域１１ｂとを備える。画素領域１１ａには、図１の画素アレイ部２ａが配置される。画素外領域１１ｂには、図１の周辺回路部２ｂの少なくとも一部が配置される。画素アレイ部２ａに配列される複数の画素ｐｘのそれぞれは光電変換部１２を有する。
　センサ素子１０は、センサ基板１１の裏面（面ＳＦ１）が光入射面であり、センサ基板１１の表面（面ＳＦ２）に多層配線層２０が設けられている。半導体チップ５０は、センサ素子１０の画素外領域１１ｂにおいて、センサ基板１１の裏面（面ＳＦ１）側に設けられるパッド３４（第１パッド）を介してフリップチップ実装（ＣｏＷ接合）により、センサ基板１１に接合されている。
　センサ素子１０の画素外領域１１ｂには、センサ基板１１の裏面（面ＳＦ１）側にボンディングワイヤを介して外部基板（図示せず）に接続されるパッド（第２パッド）３６がさらに設けられている。パッド３４とパッド３６とは、例えば、センサ基板１１の面ＳＦ１上に設けられる配線層３３と、センサ基板１１を貫通する貫通ビア１３と、センサ基板１１の表面（面ＳＦ２）側に設けられた多層配線層２０とによって電気的に接続されている。
　また、センサ基板１１の裏面側には、シールドパターン１４が設けられる。シールドパターン１４は、シールド用の配線パターンである。パッド１４は、垂直信号線ＶＳＬを覆うように配置される。パッド３４、３６、及び１４の配置場所及び数は任意である。
　本明細書では、パッド３４をバンプパッド３４、パッド３６をボンディングパッド３６と呼ぶことがある。
　（受光領域）
　画素領域１１ａには、画素ｐｘ毎に、それぞれ異なる波長域の光を選択的に検出して光電変換を行う光電変換部１２が設けられている。光電変換部１２は、センサ基板１１の厚み方向（図２ではＺ軸方向）に形成される例えばｎ型半導体領域であり、センサ基板１１の面ＳＦ２に沿って設けられるｐ型半導体領域とのｐｎ接合型のフォトダイオード（ＰＤ）によって構成されており、例えば、画素ｐｘ毎にセンサ基板１１に埋設形成されている。
　センサ基板１１には、さらに、面ＳＦ２の近傍に、光電変換部１２で発生した信号電荷を蓄積する電荷蓄積部と、電荷蓄積部に信号電荷を転送する転送トランジスタ（ＴＧ）とが設けられる。センサ基板１１の面ＳＦ２近傍には、転送トランジスタ（ＴＧ）と共に、例えばリセットトランジスタ（ＲＳＴ）、増幅トランジスタ（Ａｍｐ）及び選択トランジスタ（ＳＥＬ）などが設けられている。このようなトランジスタは例えばＭＯＳＥＦＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、各画素ｐｘごとに設けられる画素回路を構成する。各画素回路は、例えば転送トランジスタ（ＴＧ）、リセットトランジスタ（ＲＳＴ）及び増幅トランジスタ（Ａｍｐ）を含む３トランジスタ構成であってもよく、あるいはこれに選択トランジスタ（ＳＥＬ）が加わった４トランジスタ構成であってもよい。転送トランジスタ（ＴＧ）以外のトランジスタは、画素間で共有することも可能である。
　画素領域１１ａには、センサ基板１１の光入射面（面ＳＦ１）側に、例えば、層間絶縁層３１、インナーレンズ（第１光学部材）３７Ｌ、平坦化層３８、保護層４０、カラーフィルタ４１及びオンチップレンズ（第２光学部材）４２Ｌがこの順に設けられている。インナーレンズ３７Ｌ、カラーフィルタ４１及びオンチップレンズ４２Ｌは、画素ｐｘごとに設けられる。
　層間絶縁層３１、インナーレンズ３７Ｌ、平坦化層３８、保護層４０、カラーフィルタ４１及びオンチップレンズ４２Ｌは、それぞれ、例えば光透過性を有する材料により構成されている。具体的には、例えば、窒化シリコン（ＳｉＮ）及び酸窒化シリコン（ＳｉＯＮ）などのいずれか、又はこれらの積層膜で構成される。
　また、各画素ｐｘの間には、画素分離部３５，３９が積層されている。画素分離部３５は層間絶縁層３１の一部に、画素分離部３９は平坦化層３８の一部にそれぞれ設けられている。画素分離部３５，３９は、例えば、タングステン（Ｗ）などの遮光性を有する材料で構成される。
　（画素外領域）
　画素外領域１１ｂには、例えば、センサ基板１１の面ＳＦ１側に、例えば、層間絶縁層３１、積層絶縁膜１７、平坦化層３８、保護層４０及びオンチップレンズ層４２がこの順に積層されている。積層絶縁膜１７は、インナーレンズ３７Ｌを構成する材料である。オンチップレンズ層４２は、オンチップレンズ４２Ｌを構成する材料である。積層絶縁膜１７とオンチップレンズ層４２は、画素領域１１ａから画素外領域１１ｂまで、一続きに延在されている。
　画素外領域１１ｂには、センサ素子１０上に半導体チップ５０を実装するための、例えば４つのパッド３４（図２Ａではそのうち２つを図示、図２Ｂには４つを図示）と、外部基板に接続するためのボンディングワイヤが接続される複数のパッド３６とがそれぞれ設けられている。層間絶縁層３１の内部には、例えば、パッド３４とパッド３６とを電気的に接続する配線層３３が設けられている。更に、層間絶縁層３１内には、例えば画素領域１１ａと画素外領域１１ｂとの間に、例えば、タングステン（Ｗ）などの遮光性を有する導電性材料からなる遮光膜３２が設けられている。
　センサ基板１１には、例えば、面ＳＦ１と面ＳＦ２との間を貫通する貫通ビア１３が設けられている。貫通ビア１３は、例えばパッド３４，３６毎に設けられている。
　（多層配線層）
　センサ基板１１の面ＳＦ２上には、複数の絶縁層２１が積層されており、少なくとも一部の絶縁層２１には配線層２２が配置される。配線層２２は積層されており、各配線層２２は例えばビア又はコンタクトにより接続される。
　センサ基板１１を貫通する貫通ビア１３は、一方がセンサ基板１１の面ＳＦ１側に設けられるパッド３４あるいはパッド３６に接続される配線層３３と接続されており、他方がセンサ基板１１の面ＳＦ２側に設けられる配線層２２と接続されている。パッド３４とパッド３６とは、上記貫通ビア１３を含む各配線層３３を介して電気的に接続される。配線層３３は、層間絶縁層３１に配置される。配線層３３は、層間絶縁層３１に積層される場合もありえる。配線層３３は、複数の垂直信号線ＶＳＬを含む。これら垂直信号線ＶＳＬは、画素アレイ部２におけるカラム方向に延びる複数の垂直信号線ＶＳＬに電気的に接続されている。
　センサ基板１１の光入射面側に配置される配線層３３の上には、バンプパッド３４、ボンディングパッド３６、シールド配線層１４、及びダミー配線層１５などが配置される。本明細書では、ダミー配線層１５をダミーパターン、シールド配線層１４をシールドパターンと呼ぶことがある。バンプパッド３４、ボンディングパッド３６、シールド配線層１４、及びダミー配線層１５と同じ層高さ（レイヤ）には、配線層３３に電気的に接続される配線パターンが配置される場合がありうる。これらのバンプパッド３４、ボンディングパッド３６、シールドパターン１４、配線パターン、及びダミーパターンの上には、インナーレンズ３７Ｌ用の積層絶縁膜１７が配置される。積層絶縁膜１７は、例えば、ＳｉＯＮ膜、シリコン窒化膜（ＳＩＮ膜）、及びＳｉＯＮ膜が順に積層された積層膜である。
　（パッド）
　パッド３４は、センサ素子１０上に半導体チップ５０をフリップチップ実装（ＣｏＷ接合）するための、所謂ランド電極であり、例えば、層間絶縁層３１内に設けられる配線層３３に繋がる金属膜の一部を露出するように設けられた開口Ｈ１内に設けられている。パッド３４は、例えば、複数の金属膜の積層構造を有する。例えば、パッド３４は、センサ基板１１側から順に、金属膜３４ａ，３４ｂ，３４ｃの順に積層された積層構造を有する。パッド３４の材料として、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）及び銅（Ｃｕ）などの導電材料を用いることができる。このうち、配線層３３と直接接する金属膜３４ａには、例えばタンタル（Ｔａ）を、金属膜３４ａと金属膜３４ｃとの間に設けられる金属膜３４ｂには、例えば窒化タンタル（ＴａＮ）を、バンプ５２を介して半導体チップ５０と接続される金属膜３４ｃには、例えば銅（Ｃｕ）を用いることが好ましい。パッド３４上の積層絶縁膜１７、平坦化層３８、保護層４０及びオンチップレンズ層４２には、パッド３４を露出させる開口Ｈ１が設けられている。
　パッド３６には不図示のボンディングワイヤが接続される。パッド３６は、ボンディングワイヤを介して外部基板との接続に用いられるものであり、例えば、層間絶縁層３１上に設けられる。パッド３６は、例えば、アルミニウム（Ａｌ）の単層膜、あるいはバリアメタルとの積層膜などの材料で構成される。パッド３６上の積層絶縁膜１７、平坦化層３８、保護層４０及びオンチップレンズ層４２には、パッド３６を露出させる開口Ｈ２が設けられている。
　更に、パッド３６は、パッド３４と同程度の高さに設けられていることが望ましい。ここで、同程度とは、必ずしも同じ高さであることを意味しない。例えば、パッド３４及びパッド３６の下面の高さの差が、パッド３４及びパッド３６の一方が設けられた絶縁層の厚み以下であるものとする。これにより、パッド３４及びパッド３６の加工が容易となる。
　パッド３６と同じ高さ（レイヤ）には、シールド配線層１４とダミー配線層１５が配置される。パッド３６、シールド配線層１４、及びダミー配線層１５は、同じ導電材料（例えば、アルミニウム（Ａｌ））などで形成されるため、同じ製造工程で形成可能である。シールド配線１４は、所定の基準電圧（例えば電源電圧）に設定される。一方、ダミー配線層１５は、電圧レベルが不定（フローティング）状態である。なお、シールド配線１４は、パッド３４とは異なる高さに配置されてもよい。
　シールド配線層１４は、垂直信号線ＶＳＬ、又は垂直信号線ＶＳＬに繋がる配線層３３の少なくとも一部を覆うように配置される。より具体的には、シールド配線層１４は、積層絶縁膜１７を介して垂直信号線ＶＳＬ又は垂直信号線ＶＳＬに繋がる配線層３３に対向して配置される。シールド配線層１４は、主には、半導体チップ５０で発生したノイズが垂直信号線ＶＳＬに伝達することを防止する目的で設けられる。本明細書では、シールド配線層（シールドパターン）１４を導電部材と呼ぶことがある。シールドパターン１４の平面形状については後述する。
　ダミー配線層１５は、ドライエッチングの際のマスクの開口率を調整して加工の安定性を向上させる目的などで設けられる。また、平坦化工程で構造物が少なすぎると段差が形成されるおそれがあるため、ダミー配線層１５を設けることで、成膜時の平坦性を向上させることができる。
　センサ素子１０のセンサ基板（第１基板）１１にフリップチップ実装（ＣｏＷ接合）される半導体チップ５０は、信号処理を行う各種の信号処理回路が形成されたロジックチップである。半導体チップ５０のセンサ素子１０に対向する面には、アルミニウム（Ａｌ）などからなるパッド５１が配置される。半導体チップ５０のパッド５１とセンサ素子１０のパッド３４とは、半田バンプ５２を介して接合される。このように、半導体チップ５０は、センサ素子１０の光照射面（裏面）側にフリップチップ実装（ＣｏＷ接合）される。
　（センサ基板の平面レイアウト）
　図３はセンサ基板１１の平面レイアウト図である。図３に示すように、センサ基板１１は、画素領域１１ａと、画素領域１１ａの周囲に配置される画素外領域１１ｂとを備える。
　画素外領域１１ｂには、配線パターン１１ｗ、ダミーパターン１１ｄ、バンプパッド３４、ボンディングパッド３６、及びシールドパターン１４が配置される。シールドパターン１４と垂直信号線は、少なくとも一部が積層方向に重なるように配置される。また、画素外領域１１ｂには、配線パターン１１ｗ、ダミーパターン１１ｄ、バンプパッド３４、ボンディングパッド３６、及びシールドパターン１４の少なくとも一部を覆うように積層絶縁膜１７が配置される。積層絶縁膜１７は、インナーレンズ３７Ｌの構成材料である。積層絶縁膜１７は、画素外領域１１ｂでは、配線パターン１１ｗ、ダミーパターン１１ｄ、バンプパッド３４、ボンディングパッド３６、及びシールドパターン１４の配置場所で段差が形成されることから、本明細書では、積層絶縁膜１７を下地段差パターン１７と呼ぶことがある。
　本実施形態に係る光検出装置１では、画素外領域１１ｂにおける配線パターン１１ｗ同士の間隔を、ダミーパターン１１ｄ同士の間隔、ボンディングパッド３６と配線パターン１１ｗとの間隔、又はシールドパターン１４と配線パターン１１ｗの間隔の少なくとも一つより小さくしている。これにより、画素領域１１ａから画素外領域１１ｂにかけてインナーレンズ３７Ｌの材料として用いられる積層絶縁膜１７の膜厚のばらつきを抑制できる。よって、インナーレンズ３７Ｌの画素ごとの屈折率差を所定値以内に抑制できる。
　後述するように、インナーレンズ３７Ｌの構成材料は、実際には、絶縁材料からなる積層絶縁膜１７で構成されうる。本明細書では、積層絶縁膜１７に含まれるシリコン窒化膜の膜厚のばらつきを抑制する例を主に説明する。
　インナーレンズ３７Ｌ用のシリコン窒化膜は、バンプパッド３４用のパッド開口部を形成する際のエッチングストッパ膜として用いられる。
　配線パターン１１ｗは、画素領域１１ａのいずれかの入力ノード又は出力ノードに電気的に接続される。配線パターン１１ｗには、電源電圧、接地電圧、及び各種の信号を伝送するパターンが含まれる。
　ダミーパターン１１ｄは、画素領域１１ａのすべての入力ノード及び出力ノードとは電気的に絶縁される。ダミーパターン１１ｄは主に、画素外領域１１ｂにおける各種パターンの面積密度のばらつきを抑制するために配置される。
　シールドパターン１４は、所定の電圧レベル（例えば、電源電圧又は接地電圧など）に設定される。シールドパターン１４は、例えば、垂直信号線で発生するノイズが配線層に伝搬しないように、垂直信号線と配線層との間に配置される。なお、シールドパターン１４は、垂直信号線以外の各種の信号線の近傍に配置されてもよい。
　画素外領域１１ｂにおける配線パターン１１ｗ同士の間隔を、ダミーパターン１１ｄ同士の間隔、第２パッドと配線パターン１１ｗとの間隔、又はシールドパターン１４と配線パターンの間隔のいずれよりも広げることで、インナーレンズ３７Ｌ用のシリコン窒化膜の厚さの変動が小さくなる。
　図３では、画素外領域１１ｂにおける第１方向Ｘ及び第２方向Ｙの両側にボンディングパッド３６を設け、第２方向Ｙの両側にバンプパッド３４、配線パターン１１ｗ、及びシールドパターン１４を設けているが、これは一例であり、画素外領域１１ｂにおける配線パターン１１ｗ、ダミーパターン１１ｄ、シールドパターン１４、バンプパッド３４、及びボンディングパッド３６の配置場所は任意である。
　図４Ａは、画素外領域１１ｂにおける配線パターン１１ｗ同士の間隔と、ダミーパターン１１ｄ同士の間隔との大小関係を示す図である。図４Ａは、配線パターン１１ｗ同士の間隔がダミーパターン１１ｄ同士の間隔よりも小さい例を示す。図４Ａの場合、画素外領域１１ｂにおけるダミーパターン１１ｄ同士の間隔が広がるため、画素領域１１ａから画素外領域１１ｂに配置されるインナーレンズ３７Ｌ用の積層絶縁膜１７（特に、積層絶縁膜１７の中のシリコン窒化膜）の膜厚の変動を抑制できる。
　図４Ｂは、画素外領域１１ｂにおける配線パターン１１ｗ同士の間隔と、ボンディングパッド３６と配線パターン１１ｗとの間隔との大小関係を示す図である。図４Ｂは、配線パターン１１ｗ同士の間隔がボンディングパッド３６と配線パターン１１ｗとの間隔よりも小さい例を示す。図４Ｂの場合、画素外領域１１ｂにおけるボンディングパッド３６と配線パターン１１ｗとの間隔が広がるため、画素領域１１ａから画素外領域１１ｂに配置されるインナーレンズ３７Ｌ用のシリコン窒化膜の膜厚の変動を抑制できる。
　図４Ｃは、画素外領域１１ｂにおける配線パターン１１ｗ同士の間隔とシールドパターン１４と配線パターン１１ｗの間隔との大小関係を示す図である。図４Ｃは、配線パターン１１ｗ同士の間隔がシールドパターン１４と配線パターン１１ｗの間隔よりも小さい例を示す。図４Ｃの場合、画素外領域１１ｂにおけるシールドパターン１４と配線パターン１１ｗの間隔が広がるため、画素領域１１ａから画素外領域１１ｂに配置されるインナーレンズ３７Ｌ用のシリコン窒化膜の膜厚の変動を抑制できる。
　図４Ａ、図４Ｂ、及び図４Ｃに示した３つの大小関係をすべて満たす必要はなく、少なくとも一つを満たせばよい。図４Ａ、図４Ｂ、及び図４Ｃに示した３つの大小関係のうち少なくとも一つを満たすことで、画素領域１１ａから画素外領域１１ｂにかけて配置されるインナーレンズ３７Ｌ用のシリコン窒化膜の膜厚の変動を抑制できる。
　本明細書では、画素外領域１１ｂに配置される配線パターン１１ｗ、ダミーパターン１１ｄ、バンプパッド３４、ボンディングパッド３６、及びシールドパターン１４を総称して構造物と呼ぶ。画素外領域１１ｂに配置されるダミーパターン１１ｄは、上述したように、画素外領域１１ｂの構造物の面積密度に偏りが生じないようにするために設けられる。画素外領域１１ｂに配置される構造物の面積密度が場所によって変動すると、上述したインナーレンズ３７Ｌ用のシリコン窒化膜を画素領域１１ａから画素外領域１１ｂにかけて配置したときに、シリコン窒化膜の膜厚の変動量が大きくなる。シリコン窒化膜の膜厚の変動量が大きくなると、例えば、画素外領域１１ｂにおけるバンプパッド３４を覆うシリコン窒化膜の膜厚が薄くなりすぎて、バンプパッド３４でのＣｏＷ接合を信頼性よく行えなくなる。そこで、本実施形態では、画素外領域１１ｂにおける構造物の面積密度に偏りが生じる場合には、面積密度の小さい場所にダミーパターン１１ｄを配置して面積密度の偏りを低減させる。これにより、本実施形態では、画素外領域１１ｂに配置される配線パターン１１ｗ、ダミーパターン１１ｄ、バンプパッド３４、ボンディングパッド３６、及びシールドパターン１４を含む構造物のうち、隣接する構造物同士の間隔が所定の間隔より小さい構造物の面積密度が所定の割合未満にする。
　本実施形態では、画素外領域１１ｂに配置される構造物のうち、少なくとも一部の構造物同士の間隔を所定の間隔以上にする。具体的な一例としては、本実施形態では、画素外領域に配置される構造物のうち、構造物同士の間隔が９μｍ未満の構造物の面積密度を１０％未満にする。これにより、画素外領域１１ｂにおいて、配線パターン１１ｗ、ダミーパターン１１ｄ、バンプパッド３４、ボンディングパッド３６、及びシールドパターン１４等の構造物を積層絶縁膜１７で覆ったときに、画素外領域１１ｂにおける積層絶縁膜１７の段差を小さくすることができ、積層絶縁膜１７の中のシリコン窒化膜の膜厚のばらつきを抑制できる。
　また、本実施形態では、画素外領域１１ｂに配置される構造物のうち、少なくとも一部の構造物同士の間隔を９μｍ以上にする。これにより、構造物同士の間隔が９μｍ未満の構造物の割合を減らすことができ、積層絶縁膜１７の中のシリコン窒化膜の膜厚を均一化することができる。
　ダミーパターン１１ｄの形状及びサイズは任意である。図５はダミーパターン１１ｄの代表的な具体例を示す平面図である。図５Ａは矩形状のダミーパターン１１ｄが第１方向（水平方向）Ｘ及び第２方向（垂直方向）Ｙに均等な間隔で配置される例を示す。図５Ｂはひし形状のダミーパターン１１ｄが第１方向Ｘ及び第２方向Ｙに均等な間隔で配置される例を示す。図５Ｃは円形又は楕円状のダミーパターン１１ｄが第１方向Ｘ及び第２方向Ｙに均等な間隔で配置される例を示す。図５Ｄは多角形（例えば六角形）状のダミーパターン１１ｄが第１方向Ｘ及び第２方向Ｙに均等な間隔で配置される例を示す。
　図５はダミーパターン１１ｄの代表例であり、図示した形状又はそれ以外の形状のダミーパターン１１ｄを任意に組み合わせて画素外領域１１ｂの任意の箇所に形成してもよい。また、ダミーパターン１１ｄのサイズは任意であり、異なる２以上のサイズのダミーパターン１１ｄを画素外領域１１ｂの任意の箇所に配置してもよい。
　図６は画素外領域１１ｂに配置される構造物３０のアスペクト比を説明する図である。アスペクト比は、隣接する構造物３０同士の間隔ＳＰに対する構造物３０の高さＨの比（＝Ｈ／ＳＰ）である。アスペクト比を所定の値以下、例えば０．１以下にすることで、画素外領域１１ｂの構造物３０の面積密度と段差が全体的に小さくなり、画素領域１１ａから画素外領域１１ｂにかけて配置されるインナーレンズ３７Ｌ用のシリコン窒化膜の膜厚の変動を抑制できる。
　図７は一比較例に係る光検出装置１におけるインナーレンズ３７Ｌ用の積層絶縁膜１７の断面形状を示す断面図である。図７に示すように、積層絶縁膜１７は、ＳｉＯＮ膜１７ａ、シリコン窒化膜（ＳｉＮ膜）１７ｂ、ＳｉＯＮ膜１７ｃを積層させた積層膜である。図８は、一比較例における画素領域１１ａから画素外領域１１ｂにかけて配置される積層絶縁膜１７に含まれるシリコン窒化膜１７ｂの膜厚のばらつきを示す図である。
　一比較例では、画素外領域１１ｂに配置される構造物３０の割合が本実施形態よりも多く、かつ、図４Ａ～図４Ｃの大小関係も満たしていない。このため、図８に示すように、シリコン窒化膜の膜厚の変動が大きくなる。より具体的には、シリコン窒化膜１７ｂは、画素領域１１ａの中央付近の膜厚が最大で、画素領域１１ａの端部に近づくにつれて膜厚が小さくなり、画素外領域１１ｂの膜厚は画素領域１１ａよりも小さくなる。このため、画素外領域１１ｂのバンプパッド３４の金属膜を露出させるために、シリコン窒化膜１７ｂをエッチングストッパ膜として機能させることが困難になり、シリコン窒化膜１７ｂがすべて除去されて、その下の金属膜まで除去される不具合が生じるおそれがある。
　図９は本実施形態に係る光検出装置１におけるインナーレンズ３７Ｌ用の積層絶縁膜１７の断面形状を示す断面図である。図１０は、本実施形態における画素領域１１ａから画素外領域１１ｂにかけて配置される絶縁膜に含まれるシリコン窒化膜１７ｂの膜厚のばらつきを示す図である。図１０の実線は本実施形態に係るシリコン窒化膜１７ｂの断面形状を示し、破線は図８に示した一比較例に係るシリコン窒化膜１７ｂの断面形状を示す。
　図９と図７を比較すればわかるように、本実施形態では、画素外領域１１ｂに配置される配線パターン１１ｗ又はダミーパターン１１ｄ等の構造物３０の面積密度を一比較例よりも低くしている。よって、画素外領域１１ｂにおけるシリコン窒化膜１７ｂの段差が少なくなり、画素外領域１１ｂにおけるシリコン窒化膜１７ｂの膜厚の変動を抑制できる。これにより、シリコン窒化膜１７ｂをエッチングストップ膜として用いてバンプパッド３４の金属膜を露出させる工程を信頼性よく行うことができる。
　また、本実施形態によれば、画素外領域１１ｂにおけるシリコン窒化膜１７ｂに急峻な段差が生じなくなるため、ＣＶＤ法でシリコン窒化膜１７ｂ等を成膜する際の成膜品質を向上できる。
　（積層構造）
　センサ基板１１の光入射面側には半導体基板５０がＣｏＷで接合されているが、光入射面と反対の面側には、別の半導体基板５４が接合されてもよい。また、半導体基板５０を光入射面と反対の面側にＣｏＷ接合等で接合してもよい。
　図１１Ａは一実施形態の第１変形例に係る光検出装置１ａの断面図である。図１１Ａに示す第１変形例に係る光検出装置１ａは、図２に示す光検出装置１の光入射面と反対の面（おもて面）側に半導体基板５４をＣＣＣ（Cupper to Cupper Connection）で接合した積層構造を備える。ＣＣＣの代わりに、ビア又はバンプ等で接合してもよい。半導体基板５４には、積層配線層２３と絶縁層２４が積層され、シリコン基板１１の絶縁層２１に設けられたＣｕ配線層２５と、半導体基板５４の絶縁層２４に設けられたＣｕ配線層２６とが直接接合される。半導体基板５４には、例えばロジック回路４５が形成される。ロジック回路４５は、例えば、光検出装置１ａから出力された画像データに対する信号処理を行う。
　図１１Ｂは一実施形態の第２変形例に係る光検出装置１ｂの断面図である。図１１Ｂに示す第２変形例に係る光検出装置１ｂは、センサ基板１１に配置される画素回路の一部を半導体基板（第３基板）５４に設けることを特徴とする。半導体基板５４には、ロジック回路４５が形成される半導体層と、画素回路の一部４６が形成される半導体層とが積層される。
　これにより、第２変形例では、画素回路の回路面積を広げることができ、例えばセンサ基板１１には光電変換部１２と転送トランジスタのみを配置することができる。よって、各光電変換部１２で光電変換可能な電荷量を増やすことができ、感度の向上を図れる。
　（位相差検出画素）
　一実施形態に係る光検出装置１は、位相差情報を検出する位相差画素を含んでいてもよい。この場合、階調情報を検出する通常画素と、位相差画素とが混在していてもよい。
　図１２Ａは一実施形態に係る光検出装置１に含まれる通常画素の断面図、図１２Ｂは一実施形態に係る光検出装置１に含まれる位相差画素の断面図である。光検出装置１に含まれる通常画素と位相差画素の割合は任意である。
　図１２Ａと図１２Ｂに示すように、通常画素と位相差画素はともに、光入射面側から順に配置される、オンチップレンズ４２Ｌ、カラーフィルタ４１、インナーレンズ３７Ｌ、配線層３３、及び光電変換部１２を備える。
　通常画素は、図１２Ａに示すように、配線層の一部に配置される第１光導波路４７と第２光導波路４８を有する。第１光導波路４７と第２光導波路４８は、深さ方向に配置される。位相差画素は、図１２Ｂに示すように、通常画素の第２光導波路４８と同じ層高さに配置される第３光導波路４９を有する。また、配線層には、画素の中心軸から偏って配置される遮光膜５５を有する。
　図１２Ａ及び図１２Ｂに示す通常画素と位相差画素を有する光検出装置１においても、画素外領域１１ｂの構造は図２と同じであり、画素外領域１１ｂを例えば図４Ａ～図４Ｃの少なくとも一つに示した大小関係を満たすようにすることで、バンプパッド３４の加工精度を向上できる。
　（パッドの配置場所）
　上述した説明では、光入射面側にバンプパッド３４を設けて、ＣｏＷ接合で半導体チップを接合する例を示したが、光入射面と反対の面側で半導体チップを接合してもよい。この場合、光入射面と反対の面側に半導体チップをＣｏＷ接合してもよいし、あるいはそれ以外の接合形態（例えば、ＣＣＣ、ビア、バンプなど）で半導体チップを接合してもよい。
　図１３は一実施形態の第３変形例に係る光検出装置１ｃの断面図である。図１３の光検出装置１は、バンプパッド３４にＣｏＷ接合される半導体基板５０の代わりに、センサ基板１１に積層されるシリコン層２７を設け、金属膜２８をコンタクト２９を介して、光入射面と反対の面側のシリコン層２７に接続する。
　このように、一実施形態では、画素外領域１１ｂにおいて、ダミーパターン１１ｄ同士の間隔、ボンディングパッド３６と配線パターン１１ｗとの間隔、又はシールド配線層（シールドパターン）１４と配線パターン１１ｗとの間隔の少なくとも一つを配線パターン１１ｗ同士の間隔よりも広くする。これにより、画素領域１１ａから画素外領域１１ｂにかけて配置されるインナーレンズ３７Ｌ用のシリコン窒化膜１７ｂの膜厚のばらつきを抑制できる。よって、画素外領域１１ｂのバンプパッド３４の金属膜を露出させる際にシリコン窒化膜１７ｂをエッチングストップ膜として有効に機能させることができる。よって、バンプパッド３４の加工精度を向上できる。
　また、本実施形態によれば、画素外領域１１ｂにおける構造物３０同士の間隔と構造物３０の高さの比（アスペクト比）を例えば０．１以下にするため、狭スペースの深い段差構造を排除でき、ＣＶＤ法でシリコン窒化膜１７ｂ等を成膜する際に供給される反応ガスを一様に流すことができ、成膜量のばらつきを抑制できる。
　さらに、本実施形態は、光検出装置１の積層構造によらず、シリコン窒化膜１７ｂ等を成膜する際の成膜量のばらつきを抑制できる。
　また、本実施形態によれば、インナーレンズ３７Ｌ及びオンチップレンズの形状及びサイズのばらつきを抑制できるため、画素ごとの入射光の屈折率差を低減でき、感度と斜入射光特性を向上できる。
　さらに、本実施形態によれば、シリコン窒化膜１７ｂの膜厚が均一化されることで、シリコン窒化膜１７ｂを部分的にエッチング除去することも容易になり、バンプパッド３４とボンディングパッド３６の金属膜の膜厚を均一化できる。また、シリコン窒化膜１７ｂをエッチング除去する際のフッ素の使用量を低減でき、フッ素による金属膜のコロージョンを低減できる。よって、ボンディングパッド３６においては、金属膜にボンディングワイヤを接合する処理を信頼性よく行うことができ、歩留まりを向上できる。
　＜移動体への応用例＞　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１５は、撮像部１２０３１の設置位置の例を示す図である。
　図１５では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。具体的には、本開示の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、より鮮明な撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
　なお、本技術は以下のような構成を取ることができる。
　（１）光電変換を行う複数の光電変換素子が配列された画素領域と、前記画素領域の周囲に配置される画素外領域と、を有する第１基板と、
　第１パッドにて前記第１基板に接合される第２基板と、を備え、
　前記画素外領域は、配線パターン、ダミーパターン、前記第１パッド、ボンディングワイヤを接続するための第２パッド、及びシールドパターンを有し、
　前記画素外領域における前記配線パターン同士の間隔は、前記ダミーパターン同士の間隔、前記第２パッドと前記配線パターンとの間隔、又は前記シールドパターンと前記配線パターンとの間隔の少なくとも一つより小さい、
　光検出装置。
　（２）前記配線パターンは、前記画素領域のいずれかの入力ノード又は出力ノードに電気的に接続され、
　前記ダミーパターンは、前記画素領域のすべての入力ノード及び出力ノードとは電気的に絶縁され、
　前記シールドパターンは、所定の電圧レベルに設定される、
　（１）に記載の光検出装置。
　（３）前記画素領域は、前記複数の光電変換素子のそれぞれに入射される光を集光する複数の第１光学部材を有し、
　前記画素領域から前記画素外領域にかけて配置され、前記複数の第１光学部材の材料として用いられるとともに、前記第１パッドの形成時にエッチングストッパ膜として用いられる絶縁膜をさらに備える、
　（１）又は（２）に記載の光検出装置。
　（４）前記絶縁膜は、前記画素外領域では、前記配線パターン、前記ダミーパターン、前記第１パッド、前記第２パッド、及び前記シールドパターンの少なくとも一部を覆うように配置される、
　（３）に記載の光検出装置。
　（５）前記画素領域における前複数の第１光学部材の屈折率差は所定値以内である、
　（３）又は（４）に記載の光検出装置。
　（６）前記複数の第１光学部材よりも光入射面に近い側に配置され、入射光を前記複数の第１光学部材に導光する複数の第２光学部材を備える、
　（３）乃至（５）のいずれか一項に記載の光検出装置。
　（７）前記複数の第１光学部材は、絶縁材料からなる積層膜であり、
　前記積層膜に含まれるシリコン窒化膜が前記エッチングストッパ膜として用いられる、
　（３）乃至（６）のいずれか一項に記載の光検出装置。
　（８）前記第２基板は、前記第１基板の光入射面側に配置される、
　（１）乃至（７）のいずれか一項に記載の光検出装置。
　（９）前記第２基板は、前記第１基板の光入射面の反対の面側に配置される、
　（１）乃至（７）のいずれか一項に記載の光検出装置。
　（１０）前記画素外領域に配置される前記配線パターン、前記ダミーパターン、前記第１パッド、前記第２パッド、及び前記シールドパターンを含む構造物のうち、隣接する構造物同士の間隔が所定の間隔より小さい構造物の面積密度が所定の割合未満である、
　（１）乃至（９）のいずれか一項に記載の光検出装置。
　（１１）前記画素外領域に配置される前記構造物のうち、少なくとも一部の構造物同士の間隔は、前記所定の間隔以上である、
　（１０）に記載の光検出装置。
　（１２）前記画素外領域に配置される前記構造物のうち、構造物同士の間隔が９μｍ未満の構造物の面積密度が１０％未満である、
　（１０）又は（１１）に記載の光検出装置。
　（１３）前記画素外領域に配置される構造物のうち、少なくとも一部の構造物同士の間隔は、９μｍ以上である、
　（１０）乃至（１２）のいずれか一項に記載の光検出装置。
　（１４）前記画素外領域における構造物同士の間隔に対する前記画素外領域における構造物の高さの比は、所定の値以下である、
　（１０）乃至（１３）のいずれか一項に記載の光検出装置。
　（１５）前記画素外領域における構造物同士の間隔に対する前記画素外領域における構造物の高さの比は、０．１以下である、
　（１４）に記載の光検出装置。
　（１６）前記第１パッドを介した前記第１基板及び前記第２基板の接合は、ＣｏＷ（Chip on Wafer）接合である、
　（１）乃至（１５）のいずれか一項に記載の光検出装置。
　（１７）前記第１基板の前記第２基板が接合される面とは反対の面側に接合される第３基板を備える、
　（１）乃至（１６）のいずれか一項に記載の光検出装置。
　（１８）前記画素領域は、前記第１基板及び前記第３基板に分散して配置される、
　（１７）に記載の光検出装置。
　（１９）前記画素領域は、位相差を検出する前記光電変換素子を有する画素を含む、
　（１）乃至（１８）のいずれか一項に記載の光検出装置。
　本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
　１、１ａ、１ｂ、１ｃ　光検出装置、２ａ　画素アレイ部、２ｂ　周辺回路部、３　垂直駆動部、４　カラム処理部、５　水平駆動部、６　システム制御部、７　信号処理部、８　データ格納部、９　出力部、１０　センサ素子、１１　センサ基板、１１ａ　画素領域、１１ｂ　画素外領域、１１ｄ　ダミーパターン、１１ｗ　配線パターン、１２　光電変換部、１３　貫通ビア、１４　シールド配線層（シールドパターン）、１５　ダミー配線層、１７　積層絶縁膜（下地段差パターン）、１７ａ　ＳｉＯＮ膜、１７ｂ　シリコン窒化膜、１７ｃ　ＳｉＯＮ膜、２０　多層配線層、２１　絶縁層、２２　配線層、２３　積層配線層、２４　絶縁層、２５　Ｃｕ配線層、２６　Ｃｕ配線層、２７　シリコン層、２８　金属膜、２９　コンタクト、３０　構造物、３１　層間絶縁層、３２　遮光膜、３３　配線層、３４　バンプパッド、３４ａ、３４ｂ、３４ｃ　金属膜、３５　画素分離部、３６　ボンディングパッド、３７Ｌ　インナーレンズ、３８　平坦化層、３９　画素分離部、４０　保護層、４１　カラーフィルタ、４２　オンチップレンズ層、４２Ｌ　オンチップレンズ、４５　ロジック回路、４７　第１光導波路、４８　第２光導波路、４９　第３光導波路、５０　半導体基板（半導体チップ）、５１　パッド、５２　半田バンプ、５２　バンプ、５４　半導体基板、５５　遮光膜、１００　撮像装置

Claims (19)

  1. 　光電変換を行う複数の光電変換素子が配列された画素領域と、前記画素領域の周囲に配置される画素外領域と、を有する第１基板と、
    　第１パッドにて前記第１基板に接合される第２基板と、を備え、
    　前記画素外領域は、配線パターン、ダミーパターン、前記第１パッド、ボンディングワイヤを接続するための第２パッド、及びシールドパターンを有し、
    　前記画素外領域における前記配線パターン同士の間隔は、前記ダミーパターン同士の間隔、前記第２パッドと前記配線パターンとの間隔、又は前記シールドパターンと前記配線パターンとの間隔の少なくとも一つより小さい、
    　光検出装置。
  2. 　前記配線パターンは、前記画素領域のいずれかの入力ノード又は出力ノードに電気的に接続され、
    　前記ダミーパターンは、前記画素領域のすべての入力ノード及び出力ノードとは電気的に絶縁され、
    　前記シールドパターンは、所定の電圧レベルに設定される、
    　請求項１に記載の光検出装置。
  3. 　前記画素領域は、前記複数の光電変換素子のそれぞれに入射される光を集光する複数の第１光学部材を有し、
    　前記画素領域から前記画素外領域にかけて配置され、前記複数の第１光学部材の材料として用いられるとともに、前記第１パッドの形成時にエッチングストッパ膜として用いられる絶縁膜をさらに備える、
    　請求項１に記載の光検出装置。
  4. 　前記絶縁膜は、前記画素外領域では、前記配線パターン、前記ダミーパターン、前記第１パッド、前記第２パッド、及び前記シールドパターンの少なくとも一部を覆うように配置される、
    　請求項３に記載の光検出装置。
  5. 　前記画素領域における前複数の第１光学部材の屈折率差は所定値以内である、
    　請求項３に記載の光検出装置。
  6. 　前記複数の第１光学部材よりも光入射面に近い側に配置され、入射光を前記複数の第１光学部材に導光する複数の第２光学部材を備える、
    　請求項３に記載の光検出装置。
  7. 　前記複数の第１光学部材は、絶縁材料からなる積層膜であり、
    　前記積層膜に含まれるシリコン窒化膜が前記エッチングストッパ膜として用いられる、
    　請求項３に記載の光検出装置。
  8. 　前記第２基板は、前記第１基板の光入射面側に配置される、
    　請求項１に記載の光検出装置。
  9. 　前記第２基板は、前記第１基板の光入射面の反対の面側に配置される、
    　請求項１に記載の光検出装置。
  10. 　前記画素外領域に配置される前記配線パターン、前記ダミーパターン、前記第１パッド、前記第２パッド、及び前記シールドパターンを含む構造物のうち、隣接する構造物同士の間隔が所定の間隔より小さい構造物の面積密度が所定の割合未満である、
    　請求項１に記載の光検出装置。
  11. 前記画素外領域に配置される前記構造物のうち、少なくとも一部の構造物同士の間隔は、前記所定の間隔以上である、
    　請求項１０に記載の光検出装置。
  12. 　前記画素外領域に配置される前記構造物のうち、構造物同士の間隔が９μｍ未満の構造物の面積密度が１０％未満である、
    　請求項１０に記載の光検出装置。
  13. 　前記画素外領域に配置される構造物のうち、少なくとも一部の構造物同士の間隔は、９μｍ以上である、
    　請求項１０に記載の光検出装置。
  14. 　前記画素外領域における構造物同士の間隔に対する前記画素外領域における構造物の高さの比は、所定の値以下である、
    　請求項１０に記載の光検出装置。
  15. 　前記画素外領域における構造物同士の間隔に対する前記画素外領域における構造物の高さの比は、０．１以下である、
    　請求項１４に記載の光検出装置。
  16. 　前記第１パッドを介した前記第１基板及び前記第２基板の接合は、ＣｏＷ（Chip on Wafer）接合である、
    　請求項１に記載の光検出装置。
  17. 　前記第１基板の前記第２基板が接合される面とは反対の面側に接合される第３基板を備える、
    　請求項１に記載の光検出装置。
  18. 　前記画素領域は、前記第１基板及び前記第３基板に分散して配置される、
    　請求項１７に記載の光検出装置。
  19. 　前記画素領域は、位相差を検出する前記光電変換素子を有する画素を含む、
    　請求項１に記載の光検出装置。
PCT/JP2025/021990 2024-07-01 2025-06-18 光検出装置 Pending WO2026009709A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-106414 2024-07-01
JP2024106414 2024-07-01

Publications (1)

Publication Number Publication Date
WO2026009709A1 true WO2026009709A1 (ja) 2026-01-08

Family

ID=98318365

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/021990 Pending WO2026009709A1 (ja) 2024-07-01 2025-06-18 光検出装置

Country Status (1)

Country Link
WO (1) WO2026009709A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153480A (ja) * 2006-12-19 2008-07-03 Toshiba Corp 半導体装置の製造方法及び半導体装置
WO2020004011A1 (ja) * 2018-06-29 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
WO2020044943A1 (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置
WO2020100520A1 (ja) * 2018-11-12 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153480A (ja) * 2006-12-19 2008-07-03 Toshiba Corp 半導体装置の製造方法及び半導体装置
WO2020004011A1 (ja) * 2018-06-29 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
WO2020044943A1 (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置
WO2020100520A1 (ja) * 2018-11-12 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器

Similar Documents

Publication Publication Date Title
US20240170518A1 (en) Solid-state imaging device and electronic device
CN109997019A (zh) 摄像元件和摄像装置
US12323722B2 (en) Imaging device and electronic apparatus
CN112602195B (zh) 摄像装置和电子设备
EP4060740B1 (en) Solid-state imaging element and method for manufacturing same
US20250201639A1 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
JP2023150251A (ja) 光検出装置及び電子機器
JP7531272B2 (ja) 撮像装置
US20250331326A1 (en) Photodetection device and electronic device
WO2024127854A1 (ja) 撮像素子、撮像素子の製造方法、電子機器
TW202422894A (zh) 光偵測器及距離量測裝置
WO2026009709A1 (ja) 光検出装置
WO2025154626A1 (en) Semiconductor device
JP7835696B2 (ja) 光検出装置および測距装置
WO2024128103A1 (en) Light sensing device
US20240304648A1 (en) Solid-state imaging device and manufacturing method for solid-state imaging device
JP7654571B2 (ja) 固体撮像装置およびその製造方法
JP2025047905A (ja) 光検出装置、電子機器及び光検出装置の製造方法
WO2024135493A1 (ja) 光検出装置
WO2024080192A1 (ja) 半導体装置及び半導体装置の製造方法、光検出装置
WO2023181657A1 (ja) 光検出装置及び電子機器
WO2023090053A1 (ja) 光検出装置及び電子機器
JP2024168191A (ja) 光検出装置及び電子機器
JP2025016041A (ja) 光検出装置
CN121986572A (en) Light detection device, electronic apparatus, and method of manufacturing light detection device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25832790

Country of ref document: EP

Kind code of ref document: A1