WO2026004709A1

WO2026004709A1 - 半導体装置

Info

Publication number: WO2026004709A1
Application number: PCT/JP2025/021909
Authority: WO
Inventors: 恵佑若本; 昌也浮田
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2024-06-25
Filing date: 2025-06-18
Publication date: 2026-01-02
Anticipated expiration: 2026-12-25

Abstract

半導体装置は、半導体素子を含む機能アセンブリと、前記半導体素子を覆い且つ前記機能アセンブリに接する封止部材と、前記封止部材よりも浸透性が低いバリア部材と、を備える。前記機能アセンブリと前記封止部材との界面は、少なくとも１つの露出端部を含む。前記少なくとも１つの露出端部は、外部に露出する。前記バリア部材は、前記少なくとも１つの露出端部の少なくとも一部を覆う。

Description

半導体装置

　本開示は、半導体装置に関する。

　従来、半導体素子を備える半導体装置では、外部から液体や気体が侵入することを防止するために、半導体素子が封止樹脂で覆われている。特許文献１には、従来の半導体装置が開示されている。特許文献１に記載の半導体装置は、半導体素子、リードフレーム、はんだ、ワイヤおよび封止樹脂を備えている。この半導体装置において、半導体素子は、たとえばダイオードチップやＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）チップである。リードフレームは、半導体素子を搭載するとともに、はんだやワイヤを介して半導体素子に導通する。はんだおよびワイヤは、リードフレームと半導体素子とを導通させるための導通部材である。はんだは、半導体素子とリードフレームとの間に介在し、これらを導通させている。ワイヤは、半導体素子とリードフレームとに接合され、これらを導通させている。封止樹脂は、リードフレームの一部、半導体素子、はんだおよびワイヤを覆っている。

特開２０１７－５１６５号公報

［概要］
　半導体装置は、たとえば、電子機器などの回路基板に実装するときのリフローや、稼働中の半導体素子からの発熱などにより、熱負荷がかかる。この熱負荷の繰り返しにより、封止樹脂の酸化が進行し、脆化しうる。封止樹脂が酸化すると、外部からの液体や気体の侵入を防止する効果が低減する。たとえば、封止樹脂が酸化すると、半導体素子、リードフレームおよびワイヤと、封止樹脂との界面において、封止樹脂の密着性が低下して、当該界面から液体や気体が侵入しうる。このような液体や気体の侵入は、半導体素子、リードフレームおよびワイヤなどが劣化する要因であり、半導体装置の動作不良の原因である。

　本開示は、従来より改良が施された半導体装置を提供することを一の課題とする。特に本開示は、上記事情に鑑み、外部からの液体や気体の侵入を抑制することが可能な半導体装置を提供することを一の課題とする。

　本開示によって提供される半導体装置は、半導体素子を含む機能アセンブリと、前記半導体素子を覆い、前記機能アセンブリに接する封止部材と、前記封止部材よりも浸透性が低いバリア部材と、を備える。前記機能アセンブリと前記封止部材との界面は、外部に露出する少なくとも１つの露出端部を有する。前記バリア部材は、前記少なくとも１つの露出端部の少なくとも一部を覆う。

　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。

図１は、第１実施形態にかかる半導体装置を示す斜視図である。図２は、第１実施形態にかかる半導体装置を示す平面図である。図３は、図２の平面図において、バリア部材を省略し、且つ封止部材を想像線で示した図である。図４は、図３の一部を拡大した部分拡大平面図であって、図３に対して封止部材の被覆部を図示している。図５は、図３の一部を拡大した部分拡大平面図であって、図３に対して封止部材の被覆部を図示している。図６は、図３のＶＩ－ＶＩ線に沿う断面図である。図７は、図３のＶＩＩ－ＶＩＩ線に沿う断面図である。図８は、図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図９は、ある材料の応力とひずみとの関係を示す特性線である。図１０は、第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。図１１は、第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。図１２は、第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。図１３は、第１実施形態の第１変形例にかかる半導体装置を示す平面図である。図１４は、図１３のＸＩＶ－ＸＩＶ線に沿う断面図である。図１５は、第１実施形態の第２変形例にかかる半導体装置を示す断面図であって、図７の断面に対応する。図１６は、第１実施形態の第３変形例にかかる半導体装置を示す断面図であって、図７の断面に対応する。図１７は、第１実施形態の第３変形例にかかる半導体装置の要部拡大平面図であって、図４に対応する。図１８は、第１実施形態の第４変形例にかかる半導体装置を示す断面図であって、図７の断面に対応する。図１９は、第１実施形態の第５変形例にかかる半導体装置を示す断面図であって、図７の断面に対応する。図２０は、第２実施形態にかかる半導体装置を示す断面図であって、図６の断面に対応する。図２１は、第２実施形態にかかる半導体装置を示す断面図であって、図７の断面に対応する。図２２は、第２実施形態の変形例にかかる半導体装置を示す斜視図である。図２３は、第２実施形態の変形例にかかる半導体装置を示す断面図であって、図６の断面に対応する。図２４は、第２実施形態の変形例にかかる半導体装置を示す断面図であって、図７の断面に対応する。図２５は、第３実施形態にかかる半導体装置を示す斜視図である。図２６は、第３実施形態にかかる半導体装置を示す断面図であって、図７の断面に対応する。図２７は、第３実施形態の変形例にかかる半導体装置を示す平面図である。図２８は、第４実施形態にかかる半導体装置を示す斜視図である。図２９は、第４実施形態にかかる半導体装置を示す平面図である。図３０は、図２９の平面図において、バリア部材を省略し、且つ封止部材を想像線で示している。図３１は、図３０の平面図において、封止部材および２つの導通部材の一方を省略した図である。図３２は、第４実施形態にかかる半導体装置を示す正面図である。図３３は、第４実施形態にかかる半導体装置を示す底面図である。図３４は、図３０のＸＸＸＩＶ－ＸＸＸＩＶ線に沿う断面図である。図３５は、図３４の一部を拡大した部分拡大断面図である。図３６は、図３４の一部を拡大した部分拡大断面図である。図３７は、図３０のＸＸＸＶＩＩ－ＸＸＸＶＩＩ線に沿う断面図である。図３８は、図３０のＸＸＸＶＩＩＩ－ＸＸＸＶＩＩＩ線に沿う断面図である。図３９は、図３０のＸＸＸＩＸ－ＸＸＸＩＸ線に沿う断面図である。図４０は、第５実施形態にかかる半導体装置を示す斜視図である。図４１は、第５実施形態にかかる半導体装置を示す平面図であって、バリア部材を省略し、且つ封止部材を想像線で示している。図４２は、図４１の一部を拡大した部分拡大平面図であって、図４１に対して封止部材の被覆部を図示している。図４３は、図４１のＸＬＩＩＩ－ＸＬＩＩＩ線に沿う断面図である。図４４は、図４３の一部を拡大した部分拡大断面図である。図４５は、図４１のＸＬＶ－ＸＬＶ線に沿う断面図である。図４６は、図４１のＸＬＶＩ－ＸＬＶＩ線に沿う断面図である。図４７は、第５実施形態の第１変形例にかかる半導体装置を示す断面図であって、図４５の断面に対応する。図４８は、第５実施形態の第２変形例にかかる半導体装置を示す平面図であって、バリア部材を省略し、且つ封止部材の封止部を想像線で示している。図４９は、図４８の一部を拡大した部分拡大平面図である。図５０は、第５実施形態の第２変形例にかかる半導体装置を示す部分拡大断面図であって、図４４の断面に対応する。図５１は、第５実施形態の第３変形例にかかる半導体装置を示す平面図であって、バリア部材を省略し、且つ封止部材の封止部を想像線で示している。図５２は、図５１の一部を拡大した部分拡大平面図である。図５３は、第５実施形態の第３変形例にかかる半導体装置を示す部分拡大断面図であって、図４４の断面に対応する。図５４は、第５実施形態の第３変形例の他の構成例にかかる半導体装置を示す部分拡大断面図であって、図４４の断面に対応する。図５５は、第５実施形態の第４変形例にかかる半導体装置を示す要部拡大平面図であって、バリア部材および封止部材の封止部を省略している。図５６は、第５実施形態の第４変形例にかかる半導体装置を示す部分拡大断面図であって、図４４の断面に対応する。図５７は、第５実施形態の第５変形例にかかる半導体装置を示す要部拡大平面図であって、バリア部材および封止部材の封止部を省略している。図５８は、図５７のＬＶＩＩＩ－ＬＶＩＩＩに沿う断面図である。図５９は、第６実施形態にかかる半導体装置を示す断面図である。

［詳細な説明］
　本開示の半導体装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下では、同一あるいは類似の構成要素に、同じ符号を付して、重複する説明を省略する。本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。

　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ（の）上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ（の）上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ（の）上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ（の）上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ（の）上に位置していること」を含む。また、「ある方向に見てある物Ａがある物Ｂに重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。また、「ある物Ａ（の材料）がある材料Ｃを含む」とは、「ある物Ａ（の材料）がある材料Ｃからなる場合」、および、「ある物Ａ（の材料）の主成分がある材料Ｃである場合」を含む。また、「ある面Ａがある方向Ｂ（の一方側または他方側）を向く」とは、特段の断りのない限り、面Ａの方向Ｂに対する角度が９０°である場合に限定されず、面Ａが方向Ｂに対して傾いている場合を含む。また、「ある面Ａがある面Ｂに直交する」とは、特段の断りのない限り、面Ａの面Ｂに対する角度が９０°である場合に限定されず、面Ａが面Ｂに対して傾いている場合を含む。

　第１実施形態：
　図１～図８は、第１実施形態にかかる半導体装置Ａ１０を示している。半導体装置Ａ１０は、機能アセンブリＡＳＳＹ１、封止部材５０およびバリア部材７０を備える。機能アセンブリＡＳＳＹ１は、支持部材１０、３つの電力端子１４，１５，１６、複数の信号端子１７１～１７４，１７８、複数の半導体素子２１、複数の半導体素子２２、複数の導通部材３１、複数の導通部材３２および複数の接続部材４１～４４を備える。以下の説明では、複数の信号端子１７１～１７４，１７８を特に区別しない場合、複数の信号端子１７という。

　説明の便宜上、互いに直交する厚さ方向ｚ、第１方向ｘおよび第２方向ｙを参照する。厚さ方向ｚは、半導体装置Ａ１０の厚さ方向に相当する。また、「平面視」とは、厚さ方向ｚに見たときをいう。第１方向ｘは、厚さ方向ｚに直交する。第２方向ｙは、厚さ方向ｚおよび第１方向ｘに直交する。なお、第１方向ｘの一方側を第１方向ｘのｘ１側、第１方向ｘの他方側を第１方向ｘのｘ２側という。また、第２方向ｙの一方側を第２方向ｙのｙ１側、第２方向ｙの他方側を第２方向ｙのｙ２側という。また、厚さ方向ｚの一方側を厚さ方向ｚのｚ１側、厚さ方向ｚの他方側を厚さ方向ｚのｚ２側という。また、厚さ方向ｚのｚ１側を上方といい、厚さ方向ｚのｚ２側を下方ということがある。なお、「上」、「下」、「上方」、「下方」、「上面」および「下面」などの記載は、厚さ方向ｚにおける各部品等の相対的位置関係を示すものであり、必ずしも重力方向との関係を規定する用語ではない。

　半導体装置Ａ１０は、複数の半導体素子２１および複数の半導体素子２２を使って電流や電圧を制御するパワーモジュールである。半導体装置Ａ１０は、２つの電力端子１４，１５に印加された直流の電源電圧を、複数の半導体素子２１および複数の半導体素子２２により交流電圧に変換する。変換された交流電圧は、電力端子１６から、モータなどの電力供給対象に入力される。

　支持部材１０は、図３および図６～図８に示すように、厚さ方向ｚについて、複数の半導体素子２１，２２を支持する。支持部材１０は、たとえばＤＣＢ（Direct Copper Bonding）基板である。この例と異なり、支持部材１０は、ＡＭＢ（Active Metal Brazing）基板でもよい。支持部材１０は、絶縁基板１１、主面配線層１２および裏面配線層１３を含む。図６～図８に示すように、支持部材１０は、裏面配線層１３の一部を除き封止部材５０に覆われている。

　図６～図８に示すように、絶縁基板１１は、厚さ方向ｚについて、主面配線層１２と裏面配線層１３との間に介在する。絶縁基板１１は、主面配線層１２を介して、複数の半導体素子２１，２２を支持する。絶縁基板１１は、熱伝導性が比較的高い材料を含む。絶縁基板１１は、たとえば窒化アルミニウム（ＡｌＮ）を含むセラミックスからなる。絶縁基板１１は、セラミックスの他、絶縁樹脂シートを含む構成でもよい。

　絶縁基板１１は、図６～図８に示すように、基板主面１１ａおよび基板裏面１１ｂを有する。基板主面１１ａおよび基板裏面１１ｂは、厚さ方向ｚに離隔する。基板主面１１ａおよび基板裏面１１ｂは、厚さ方向ｚについて互いに反対側を向く。基板主面１１ａは、厚さ方向ｚ上方を向き、基板裏面１１ｂは、厚さ方向ｚ下方を向く。基板主面１１ａは、複数の半導体素子２１，２２の各々に対向する。

　図６～図８などに示すように、主面配線層１２は、絶縁基板１１の厚さ方向ｚの上方（ｚ１側）に位置する。主面配線層１２は、基板主面１１ａに接し、基板主面１１ａに接合されている。主面配線層１２の組成は、銅（Ｃｕ）を含むが、他の金属でもよい。主面配線層１２は、平面視において、絶縁基板１１の周縁に囲まれている。図３などに示すように、主面配線層１２は、複数の導体部１２１～１２７，１２９を含む。複数の導体部１２１～１２７，１２９は、互いに離隔する。

　複数の導体部１２１～１２３には、主電流が流れる。主電流とは、複数の半導体素子２１の各スイッチング動作および複数の半導体素子２２の各スイッチング動作によって変換される前の電力に対応する電流、および、変換された後の電力に対応する電流である。複数の半導体素子２１の各スイッチング動作および複数の半導体素子２２の各スイッチング動作については、後述する。

　導体部１２１は、図３に示すように、２つのパッド部１２１ａ，１２１ｂを含む。２つのパッド部１２１ａ，１２１ｂは、一体的に形成されている。

　パッド部１２１ａには、複数の半導体素子２１が接合されている。図示された例では、パッド部１２１ａは、平面視矩形状であるが、パッド部１２１ａの平面視形状は、何ら限定されない。パッド部１２１ａは、平面視において、第１方向ｘに延びる。パッド部１２１ｂには、電力端子１４が接合されている。図示された例では、パッド部１２１ｂは、平面視矩形状であるが、パッド部１２１ｂの平面視形状は、何ら限定されない。パッド部１２１ｂは、平面視において、第２方向ｙに延びる。パッド部１２１ｂは、パッド部１２１ａの第１方向ｘのｘ１側の端縁に繋がる。

　導体部１２２は、図３に示すように、２つのパッド部１２２ａ，１２２ｂを含む。２つのパッド部１２２ａ，１２２ｂは、一体的に形成されている。

　パッド部１２２ａには、複数の導通部材３２が接合されている。図示された例では、パッド部１２２ａは、平面視矩形状であるが、パッド部１２２ａの平面視形状は、何ら限定されない。パッド部１２２ａは、平面視において、第１方向ｘに延びる。パッド部１２２ｂには、電力端子１５が接合されている。図示された例では、パッド部１２２ｂは、平面視矩形状であるが、パッド部１２２ｂの平面視形状は、何ら限定されない。パッド部１２２ｂは、平面視において、第２方向ｙに延びる。パッド部１２２ｂは、パッド部１２２ａの第１方向ｘのｘ１側の端縁に繋がる。

　導体部１２３は、図３に示すように、２つのパッド部１２３ａ，１２３ｂを含む。２つのパッド部１２３ａ，１２３ｂは、一体的に形成されている。

　パッド部１２３ａには、複数の半導体素子２２が接合されている。また、パッド部１２３ａには、複数の導通部材３１が接合されている。図示された例では、パッド部１２３ａは、平面視矩形状であるが、パッド部１２３ａの平面視形状は、何ら限定されない。パッド部１２３ａは、平面視において、第１方向ｘに延びる。パッド部１２３ｂには、電力端子１６が接合されている。図示された例では、パッド部１２３ｂは、平面視矩形状であるが、パッド部１２３ｂの平面視形状は、何ら限定されない。パッド部１２３ｂは、平面視において、第２方向ｙに延びる。パッド部１２３ｂは、パッド部１２３ａの第１方向ｘのｘ２側の端縁に繋がる。

　図示された例では、３つのパッド部１２１ａ，１２２ａ，１２３ａは、第２方向ｙに沿って配置されている。３つのパッド部１２１ａ，１２２ａ，１２３ａは、略平行に配置されている。第２方向ｙについて、パッド部１２３ａは、パッド部１２１ａとパッド部１２２ａとの間に位置する。第２方向ｙについて、パッド部１２１ａは、パッド部１２３ａに対して、第２方向ｙのｙ１側に位置し、パッド部１２２ａは、パッド部１２３ａに対して、第２方向ｙのｙ２側に位置する。また、２つのパッド部１２１ｂ，１２２ｂは、第２方向ｙに沿って配置されている。パッド部１２１ｂは、パッド部１２２ｂに対して、第２方向ｙのｙ１側に位置する。２つのパッド部１２１ｂ，１２２ｂは、３つのパッド部１２１ａ，１２２ａ，１２３ａに対して、第１方向ｘのｘ１側に位置する。パッド部１２３ｂは、２つのパッド部１２１ａ，１２３ａに対して、第１方向ｘのｘ２側に位置する。なお、３つの導体部１２１～１２３の各々の形状および配置は、図示された例に限定されない。

　複数の導体部１２４～１２７には、複数の半導体素子２１の各スイッチング動作または複数の半導体素子２２の各スイッチング動作を制御するための信号が伝達される。

　導体部１２４には、複数の接続部材４１の各々が接合されている。導体部１２４は、複数の接続部材４１を介して、各半導体素子２１（後述の主面電極２１３）に電気的に接続されている。導体部１２４は、第２方向ｙについて、導体部１２１のパッド部１２１ａを基準に、導体部１２３のパッド部１２３ｂと反対側に位置する。導体部１２４は、平面視において、第１方向ｘに延びる帯状である。

　導体部１２５には、複数の接続部材４２の各々が接合されている。導体部１２５は、複数の接続部材４２を介して、各半導体素子２２（後述の主面電極２２３）に電気的に接続されている。導体部１２５は、第２方向ｙについて、導体部１２２のパッド部１２２ａを基準に、導体部１２３のパッド部１２３ｂと反対側に位置する。導体部１２５は、平面視において、第１方向ｘに延びる帯状である。

　導体部１２６には、複数の接続部材４３の各々が接合されている。導体部１２６は、複数の接続部材４３を介して、各半導体素子２１（後述の主面電極２１２）に電気的に接続されている。導体部１２６は、第２方向ｙについて、導体部１２４を基準に、導体部１２１のパッド部１２１ａと反対側に位置する。導体部１２６は、平面視において、第１方向ｘに延びる帯状である。導体部１２６は、導体部１２５と平行である。なお、導体部１２４と導体部１２６との位置関係は、互いに反対でもよい。

　導体部１２７には、複数の接続部材４４の各々が接合されている。導体部１２７は、複数の接続部材４４を介して、各半導体素子２２（後述の主面電極２２２）に電気的に接続されている。導体部１２７は、第２方向ｙについて、導体部１２５を基準に、導体部１２２のパッド部１２２ａと反対側に位置する。導体部１２７は、平面視において、第１方向ｘに延びる帯状である。導体部１２７は、導体部１２６と平行である。なお、導体部１２５と導体部１２７との位置関係は、互いに反対でもよい。

　複数の導体部１２９はそれぞれ、複数の半導体素子２１および複数の半導体素子２２のいずれにも導通していない。複数の導体部１２９は、２つの導体部１２４，１２６の第１方向ｘのｘ１側に配置されたものと、２つの導体部１２５，１２７の第１方向ｘのｘ２側に配置されたものとを含む。

　図６～図８に示すように、裏面配線層１３は、厚さ方向ｚについて、絶縁基板１１の厚さ方向ｚ下方（ｚ２側）に位置する。裏面配線層１３は、基板裏面１１ｂに接し、基板裏面１１ｂに接合されている。裏面配線層１３の組成は、主面配線層１２と同様に、銅（Ｃｕ）を含むが、他の金属でもよい。この例と異なり、裏面配線層１３の組成は、主面配線層１２と異なっていてもよい。図６～図８に示すように、裏面配線層１３の下面（厚さ方向ｚ下方を向く面）は、封止部材５０（後述の樹脂裏面５２）から露出する。この例において、裏面配線層１３の下面には、図示しない放熱部材（たとえばヒートシンク）が接合されうる。図示された例では、裏面配線層１３は、平面視矩形状である。裏面配線層１３は、平面視において、絶縁基板１１の周縁に囲まれている。

　主面配線層１２および裏面配線層１３は、絶縁基板１１の厚さ方向ｚの両面にそれぞれ個別に接合された金属体である。なお、主面配線層１２においては、当該金属体が、パターニングによって、複数の導体部（２つの導体部１２１，１２２）に分割されている。つまり、２つの導体部１２１，１２２は、絶縁基板１１の基板主面１１ａに形成された金属体のパターンである。なお、この例と異なり、主面配線層１２はそれぞれ、２つの導体部１２１，１２２にパターニングされた後に、絶縁基板１１に接合されてもよい。支持部材１０がＤＣＢ基板である例において、主面配線層１２および裏面配線層１３はそれぞれ、直接接合法によって絶縁基板１１に接合されている。この例と異なり、支持部材１０がＡＭＢ基板である例において、主面配線層１２および裏面配線層１３はそれぞれ、活性金属接合法によって接合されている。

　複数の半導体素子２１および複数の半導体素子２２はそれぞれ、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。この他、複数の半導体素子２１および複数の半導体素子２２はそれぞれ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）およびバイポーラトランジスタなどの他のトランジスタ、あるいはダイオードでもよい。本実施形態では、複数の半導体素子２１および複数の半導体素子２２はそれぞれ、ｎチャンネル型であり、かつ縦型構造のＭＯＳＦＥＴを対象とする。

　複数の半導体素子２１および複数の半導体素子２２はそれぞれ、化合物半導体基板を含む。当該化合物半導体基板の組成は、ケイ素（Ｓｉ）、Ｓｉよりもバンドギャップが広いワイドバンドギャップ半導体、あるいは、ワイドバンドギャップ半導体よりもさらにバンドギャップが広いウルトラワイドバンドギャップ半導体のいずれかを含む。ワイドバンドギャップ半導体は、たとえば炭化ケイ素（ＳｉＣ）および窒化ガリウム（ＧａＮ）などを含むが、これらに限定されない。ウルトラワイドバンドギャップ半導体は、たとえば酸化ガリウム（Ｇａ₂Ｏ₃）、ダイヤモンドおよび窒化アルミニウム（ＡｌＮ）などを含むが、これらに限定されない。本実施形態では、複数の半導体素子２１および複数の半導体素子２２の各化合物半導体基板の組成は、ＳｉＣを含む。なお、複数の半導体素子２１および複数の半導体素子２２の種類や組成は、互いに同じである構成に限定されず、異なる構成であってもよい。

　複数の半導体素子２１は、図３、図６および図８などに示すように、導体部１２１（パッド部１２１ａ）に搭載されている。複数の半導体素子２１は、第１方向ｘに沿って配列されている。

　図４、図６および図８に示すように、複数の半導体素子２１はそれぞれ、素子主面２１ａ、素子裏面２１ｂおよび複数の素子側面２１ｃを有する。以下で説明する素子主面２１ａ、素子裏面２１ｂおよび複数の素子側面２１ｃは、特段の断りがない限り、各半導体素子２１で共通する。素子主面２１ａおよび素子裏面２１ｂは、厚さ方向ｚに離隔する。素子主面２１ａおよび素子裏面２１ｂは、厚さ方向ｚについて互いに反対側を向く。素子主面２１ａは、厚さ方向ｚ上方を向き、素子裏面２１ｂは、厚さ方向ｚ下方を向く。素子主面２１ａは、厚さ方向ｚについて、基板主面１１ａと同じ方向を向く。素子裏面２１ｂは、支持部材１０に対向する。図示された例では、半導体素子２１は、平面視矩形状である。この例において、素子主面２１ａおよび素子裏面２１ｂはそれぞれ、平面視矩形状である。なお、半導体素子２１の平面視形状は、矩形に限定されない。複数の素子側面２１ｃはそれぞれ、厚さ方向ｚについて、素子主面２１ａおよび素子裏面２１ｂの間に位置し、これらに繋がる。複数の素子側面２１ｃはそれぞれ、厚さ方向ｚに直交する方向を向く。半導体素子２１の平面視形状が矩形である例において、半導体素子２１は、図４に示すように、４つの素子側面２１ｃを有する。４つの素子側面２１ｃのうちの２つは、第１方向ｘに離隔し、第１方向ｘについて互いに反対側を向き、４つの素子側面２１ｃのうちの他の２つは、第２方向ｙに離隔して、第２方向ｙについて互いに反対側を向く。

　複数の半導体素子２１はそれぞれ、裏面電極２１１および複数の主面電極２１２，２１３を有する。以下で説明する裏面電極２１１および複数の主面電極２１２，２１３は、特段の断りがない限り、各半導体素子２１で共通する。

　図６および図８に示すように、裏面電極２１１は、素子裏面２１ｂに配置され、素子裏面２１ｂにおいて露出する。図６および図８に示すように、複数の主面電極２１２，２１３はそれぞれ、素子主面２１ａに配置され、素子主面２１ａにおいて露出する。図示された例と異なり、主面電極２１２は、平面視において、複数の領域に分割されていてもよい。主面電極２１３の平面視における面積は、主面電極２１２の平面視における面積よりも小さい。

　各半導体素子２１は、主面電極２１３に入力される駆動信号により、オン状態とオフ状態とが切り替わる。各半導体素子２１のオン状態とオフ状態とが交互に切り替わる動作をスイッチング動作という。オン状態では、裏面電極２１１と主面電極２１２とが導通し、オフ状態では、裏面電極２１１と主面電極２１２とが非導通となる。各半導体素子２１は、主面電極２１３に入力される駆動信号に応じて、裏面電極２１１と主面電極２１２とが導通する。各半導体素子２１がＭＯＳＦＥＴである例において、裏面電極２１１は、ドレイン電極であり、主面電極２１２は、ソース電極であり、主面電極２１３は、ゲート電極である。

　機能アセンブリＡＳＳＹ１は、複数の導電性接合層２１９をさらに備える。図６および図８に示すように、複数の半導体素子２１はそれぞれ、複数の導電性接合層２１９のうちの対応する１つによって、導体部１２１（パッド部１２１ａ）に接合されている。複数の導電性接合層２１９はそれぞれ、対応する半導体素子２１の裏面電極２１１と導体部１２１との間に介在し、これらを導通させる。各導電性接合層２１９は、たとえばはんだである。この他、各導電性接合層２１９は、金属粒子の焼結体を含むものでもよい。

　複数の半導体素子２２は、図７および図８などに示すように、導体部１２３（パッド部１２３ａ）に搭載されている。複数の半導体素子２２は、第１方向ｘに沿って配列されている。

　図５、図７および図８に示すように、複数の半導体素子２２はそれぞれ、素子主面２２ａ、素子裏面２２ｂおよび複数の素子側面２２ｃを有する。以下で説明する素子主面２２ａ、素子裏面２２ｂおよび複数の素子側面２２ｃは、特段の断りがない限り、各半導体素子２２で共通する。素子主面２２ａおよび素子裏面２２ｂは、厚さ方向ｚに離隔する。素子主面２２ａおよび素子裏面２２ｂは、厚さ方向ｚについて互いに反対側を向く。素子主面２２ａは、厚さ方向ｚ上方を向き、素子裏面２２ｂは、厚さ方向ｚ下方を向く。素子主面２２ａは、厚さ方向ｚについて、基板主面１１ａと同じ方向を向く。素子裏面２２ｂは、支持部材１０に対向する。図示された例では、半導体素子２２は、平面視矩形状である。この例において、素子主面２２ａおよび素子裏面２２ｂはそれぞれ、平面視矩形状である。なお、半導体素子２２の平面視形状は、矩形に限定されない。複数の素子側面２２ｃはそれぞれ、厚さ方向ｚについて、素子主面２２ａおよび素子裏面２２ｂの間に位置し、これらに繋がる。複数の素子側面２２ｃはそれぞれ、厚さ方向ｚに直交する方向を向く。半導体素子２２の平面視形状が矩形である例において、半導体素子２２は、図５に示すように、４つの素子側面２２ｃを有する。４つの素子側面２２ｃのうちの２つは、第１方向ｘに離隔し、第１方向ｘについて互いに反対側を向き、４つの素子側面２２ｃのうちの他の２つは、第２方向ｙに離隔して、第２方向ｙについて互いに反対側を向く。

　複数の半導体素子２２はそれぞれ、図７および図８に示すように、裏面電極２２１および複数の主面電極２２２，２２３を有する。以下で説明する裏面電極２１１および複数の主面電極２２２，２２３は、特段の断りがない限り、各半導体素子２２で共通する。

　図７および図８に示すように、裏面電極２２１は、素子裏面２２ｂに配置され、素子裏面２２ｂにおいて露出する。図７および図８に示すように、複数の主面電極２２２，２２３はそれぞれ、素子主面２２ａに配置され、素子主面２２ａにおいて露出する。図示された例と異なり、主面電極２２２は、平面視において、複数の領域に分割されていてもよい。主面電極２２３の平面視における面積は、主面電極２２２の平面視における面積よりも小さい。

　各半導体素子２２は、主面電極２２３に入力される駆動信号により、オン状態とオフ状態とが切り替わる。各半導体素子２２のオン状態とオフ状態とが交互に切り替わる動作をスイッチング動作という。オン状態では、裏面電極２２１と主面電極２２２とが導通し、オフ状態では、裏面電極２２１と主面電極２２２とが非導通となる。各半導体素子２２は、主面電極２２３に入力される駆動信号に応じて、裏面電極２２１と主面電極２２２とが導通する。各半導体素子２２がＭＯＳＦＥＴである例において、裏面電極２２１は、ドレイン電極であり、主面電極２２２は、ソース電極であり、主面電極２２３は、ゲート電極である。

　機能アセンブリＡＳＳＹ１は、複数の導電性接合層２２９をさらに備える。図７および図８に示すように、複数の半導体素子２２はそれぞれ、複数の導電性接合層２２９のうちの対応する１つによって、導体部１２３（パッド部１２３ａ）に接合されている。複数の導電性接合層２２９はそれぞれ、対応する半導体素子２２の裏面電極２２１と導体部１２３との間に介在し、これらを導通させる。各導電性接合層２２９は、たとえばはんだである。この他、各導電性接合層２２９は、金属粒子の焼結体を含むものでもよい。

　機能アセンブリＡＳＳＹ１では、複数の半導体素子２１において、各裏面電極２１１（ドレイン電極）が電気的に接続され、且つ各主面電極２１２（ソース電極）が電気的に接続されている。つまり、複数の半導体素子２１は、互いに電気的に並列に接続されている。複数の半導体素子２２において、各裏面電極２２１（ドレイン電極）が電気的に接続され、且つ各主面電極２２２（ソース電極）が電気的に接続されている。つまり、複数の半導体素子２２は、互いに電気的に並列に接続されている。また、機能アセンブリＡＳＳＹ１では、複数の半導体素子２１の各裏面電極２１１（ドレイン電極）と、複数の半導体素子２２の各主面電極２２２（ソース電極）とが、電気的に接続されている。つまり、複数の半導体素子２１と複数の半導体素子２２とは、直列に接続されている。機能アセンブリＡＳＳＹ１は、複数の半導体素子２１を上アーム回路とし、複数の半導体素子２２を下アーム回路としたハーフブリッジ回路を構成する。

　複数の導通部材３１，３２はそれぞれ、主電流の導通路である。複数の導通部材３１，３２はそれぞれ、金属製の板材（金属クリップ）である。複数の導通部材３１，３２の各組成は、たとえば銅を含みうるが、これに限定されない。

　複数の導通部材３１は、図３および図８に示すように、複数の半導体素子２１の主面電極２１２と、導体部１２３（パッド部１２３ａ）とにそれぞれ個別に接合されている。各半導体素子２１の主面電極２１２と導体部１２３とは、対応する導通部材３１を介して、電気的に接続されている。図示された例では、複数の導通部材３１の各々の一部は、厚さ方向ｚに屈曲している。

　複数の導通部材３２は、図３および図８に示すように、複数の半導体素子２２の主面電極２２２と、導体部１２２（パッド部１２２ａ）とにそれぞれ個別に接合されている。各半導体素子２２の主面電極２２２と導体部１２２とは、対応する導通部材３２を介して、電気的に接続されている。図示された例では、複数の導通部材３２の各々の一部は、厚さ方向ｚに屈曲している。

　複数の電力端子１４，１５，１６はそれぞれ、複数の半導体素子２１および複数の半導体素子２２のいずれかに導通する。複数の電力端子１４，１５，１６はそれぞれ、金属製の板材である。複数の電力端子１４，１５，１６はそれぞれ、たとえば銅を含みうるが、これに限定されない。複数の電力端子１４，１５，１６にはそれぞれ、主電流が流れる。なお、半導体装置Ａ１０において、複数の電力端子１４，１５，１６の数は、図示された例に限定されない。

　電力端子１４は、導体部１２１（パッド部１２１ｂ）に接合されている。この接合は、何ら限定されず、導電性接合材（たとえばはんだまたは焼結金属など）による接合でもよいし、レーザ溶接による接合でもよいし、かしめ接合でもよい。図６に示す例では、電力端子１４は、導電性接合材１４９によって、導体部１２１のパッド部１２１ｂに接合されている。電力端子１４は、導体部１２１に支持される。電力端子１４は、導体部１２１を介して、複数の半導体素子２１の裏面電極２１１（上アーム回路のドレイン電極）に導通する。電力端子１４は、電力変換対象となる直流の電源電圧が印加されるＰ端子（正極端子）である。電力端子１４は、導体部１２１から第１方向ｘのｘ１側に延びており、封止部材５０から第１方向ｘのｘ１側に突き出る。

　図３および図６などに示すように、電力端子１４は、露出部１４１および被覆部１４２を含む。露出部１４１は、電力端子１４のうちの封止部材５０から露出する部位である。電力端子１４において、露出部１４１が先述のＰ端子として用いられる。被覆部１４２は、電力端子１４のうちの封止部材５０に覆われた部位である。電力端子１４において、被覆部１４２が導体部１２１（パッド部１２１ｂ）に接合される。図示された例では、被覆部１４２は、露出部１４１に繋がる部位、厚さ方向ｚに屈曲する部位、および、導体部１２１（パッド部１２１ｂ）に接合される部位を含む。

　電力端子１５は、導体部１２２（パッド部１２２ｂ）に接合されている。この接合は、何ら限定されず、導電性接合材（たとえばはんだまたは焼結金属など）による接合でもよいし、レーザ溶接による接合でもよいし、かしめ接合でもよい。図７に示す例では、電力端子１５は、導電性接合材１５９によって、導体部１２２のパッド部１２２ｂに接合されている。電力端子１５は、導体部１２２に支持される。電力端子１５は、導体部１２２および複数の導通部材３２を介して、複数の半導体素子２２の主面電極２２２（下アーム回路のソース電極）に導通する。電力端子１５は、電力変換対象となる直流の電源電圧が印加されるＮ端子（負極端子）である。電力端子１５は、導体部１２２から第１方向ｘのｘ１側に延びており、封止部材５０から第１方向ｘのｘ１側に突き出る。

　図３および図７などに示すように、電力端子１５は、露出部１５１および被覆部１５２を含む。露出部１５１は、電力端子１５のうちの封止部材５０から露出する部位である。電力端子１５において、露出部１５１が先述のＮ端子として用いられる。被覆部１５２は、電力端子１５のうちの封止部材５０に覆われた部位である。電力端子１５において、被覆部１５２が導体部１２２（パッド部１２２ｂ）に接合される。図示された例では、被覆部１５２は、露出部１５１に繋がる部位、厚さ方向ｚに屈曲する部位、および、導体部１２２（パッド部１２２ｂ）に接合される部位を含む。

　電力端子１６は、導体部１２３（パッド部１２３ｂ）に接合されている。この接合は、何ら限定されず、導電性接合材（たとえばはんだまたは焼結金属など）による接合でもよいし、レーザ溶接による接合でもよいし、かしめ接合でもよい。図７に示す例では、電力端子１６は、導電性接合材１６９によって、導体部１２３のパッド部１２３ｂに接合されている。電力端子１６は、導体部１２３に支持される。電力端子１６は、導体部１２３を介して、複数の半導体素子２２の裏面電極２２１（下アーム回路のドレイン電極）に導通するとともに、導体部１２３および複数の導通部材３１を介して、複数の半導体素子２１の主面電極２１２（上アーム回路のソース電極）に導通する。電力端子１６から、複数の半導体素子２１および複数の半導体素子２２によって変換された交流電力が出力される。つまり、電力端子１６は、当該交流電力の出力端子である。電力端子１６は、導体部１２３から第１方向ｘのｘ２側に延びており、封止部材５０から第１方向ｘのｘ２側に突き出る。

　図７などに示すように、電力端子１６は、露出部１６１および被覆部１６２を含む。露出部１６１は、電力端子１６のうちの封止部材５０から露出する部位である。電力端子１６において、露出部１６１が先述の出力端子として用いられる。被覆部１６２は、電力端子１６のうちの封止部材５０に覆われた部位である。電力端子１６において、被覆部１６２が導体部１２３（パッド部１２３ｂ）に接合される。図示された例では、被覆部１６２は、露出部１６１に繋がる部位、厚さ方向ｚに屈曲する部位、および、導体部１２３（パッド部１２３ｂ）に接合される部位を含む。

　複数の接続部材４１～４４はそれぞれ、互いに離隔する２つの部位を導通させる。複数の接続部材４１～４４はそれぞれ、たとえばボンディングワイヤである。この例と異なり、複数の接続部材４１～４４はそれぞれ、金属製の板材でもよい。複数の接続部材４１～４４の各組成は、金（Ａｕ）を含む。複数の接続部材４１～４４の各組成は、銅を含む場合あるいはアルミニウムを含む場合でもよい。なお、図６および図７において、複数の接続部材４１～４４を省略する。

　複数の接続部材４１はそれぞれ、図３に示すように、複数の半導体素子２１の主面電極２１３と、導体部１２４とを電気的に接続する。複数の接続部材４１はそれぞれ、複数の半導体素子２１の主面電極２１３にそれぞれ個別に接合されつつ、導体部１２４に接合されている。

　複数の接続部材４２はそれぞれ、図３に示すように、複数の半導体素子２２の主面電極２２３と、導体部１２５とを電気的に接続する。複数の接続部材４２はそれぞれ、複数の半導体素子２２の主面電極２２３にそれぞれ個別に接合されつつ、導体部１２５に接合されている。

　複数の接続部材４３はそれぞれ、図３に示すように、複数の半導体素子２１の主面電極２１２と、導体部１２６とを電気的に接続する。複数の接続部材４３はそれぞれ、複数の半導体素子２１の主面電極２１２にそれぞれ個別に接合されつつ、導体部１２６に接合されている。

　複数の接続部材４４はそれぞれ、図３に示すように、複数の半導体素子２２の主面電極２２２と、導体部１２７とを電気的に接続する。複数の接続部材４４はそれぞれ、複数の半導体素子２２の主面電極２２２にそれぞれ個別に接合されつつ、導体部１２７に接合されている。

　複数の信号端子１７はそれぞれ、図３および図８に示すように、封止部材５０に覆われた部分と、封止部材５０から突き出た部分とを含む。複数の信号端子１７はそれぞれ、封止部材５０の内部において、主面配線層１２に接合されている。図８に示すように、複数の信号端子１７はそれぞれ、導電性接合材１７９によって、主面配線層１２に接合されている。導電性接合材１７９は、たとえば、はんだ、焼結金属、または、固相拡散接合用のインサート金属のいずれでもよい。複数の信号端子１７は、たとえば、複数の電力端子１４，１５，１６と同一のリードフレームから形成されうる。複数の信号端子１７はそれぞれ、金属製の板材で構成されうる。複数の信号端子１７はそれぞれ、たとえば銅を含みうるが、これに限定されない。

　信号端子１７１は、図３および図８に示すように、導体部１２４に接合されている。信号端子１７１は、導体部１２４および複数の接続部材４１を介して、複数の半導体素子２１の主面電極２１３に導通する。信号端子１７１には、各半導体素子２１を駆動するための駆動信号が入力される（たとえばゲート電圧が印加される）。

　信号端子１７２は、図３および図８に示すように、導体部１２５に接合されている。信号端子１７２は、導体部１２５および複数の接続部材４２を介して、複数の半導体素子２２の主面電極２２３に導通する。信号端子１７２には、各半導体素子２２を駆動するための駆動信号が入力される（たとえばゲート電圧が印加される）。

　信号端子１７３は、図３に示すように、導体部１２６に接合されている。信号端子１７３は、導体部１２６および複数の接続部材４３を介して、複数の半導体素子２１の主面電極２１２に導通する。信号端子１７３には、次の電流に対応した電圧が印加される。それは、複数の半導体素子２１の各主面電極２１２に流れる電流のうちの最大となる電流である。

　信号端子１７４は、図３に示すように、導体部１２７に接合されている。信号端子１７４は、導体部１２７および複数の接続部材４４を介して、複数の半導体素子２２の主面電極２２２に導通する。信号端子１７４には、次の電流に対応した電圧が印加される。それは、複数の半導体素子２２の各主面電極２２２に流れる電流のうちの最大となる電流である。

　複数の信号端子１７８は、図３に示すように、複数の導体部１２９にそれぞれ個別に接合されている。複数の信号端子１７８はそれぞれ、複数の半導体素子２１および複数の半導体素子２２のいずれにも導通していない。複数の信号端子１７８はそれぞれ、ノンコネクト端子である。

　封止部材５０は、図６～図８に示すように、複数の半導体素子２１および複数の半導体素子２２を覆う。封止部材５０は、先述の機能アセンブリＡＳＳＹ１に接する。封止部材５０は、支持部材１０（裏面配線層１３の下面を除く）、複数の電力端子１４，１５，１６の一部ずつ、複数の信号端子１７の一部ずつ、複数の導通部材３１，３２および複数の接続部材４１～４４を覆う。また、封止部材５０は、複数の導電性接合層２１９，２２９、複数の導電性接合材１４９，１５９，１６９を覆う。封止部材５０は、電気絶縁性を有する。封止部材５０は、樹脂主面５１、樹脂裏面５２および複数の樹脂側面５３１～５３４を有する。

　図６～図８に示すように、樹脂主面５１および樹脂裏面５２は、厚さ方向ｚに離隔する。樹脂主面５１および樹脂裏面５２は、厚さ方向ｚについて互いに反対側を向く。樹脂主面５１は、厚さ方向ｚ上方（ｚ１側）を向き、樹脂裏面５２は、厚さ方向ｚ下方（ｚ２側）を向く。樹脂主面５１は、厚さ方向ｚについて、基板主面１１ａ、素子主面２１ａおよび素子主面２２ａなどと同じ方向を向く。複数の信号端子１７はそれぞれ、樹脂主面５１から厚さ方向ｚ上方に突き出る。図６～図８に示すように、樹脂裏面５２から支持部材１０の裏面配線層１３が露出する。

　複数の樹脂側面５３１～５３４はそれぞれ、樹脂主面５１および樹脂裏面５２に繋がる。図２および図３などに示すように、一対の樹脂側面５３１，５３２は、第１方向ｘについて離隔する。樹脂側面５３１は、第１方向ｘのｘ１側を向き、樹脂側面５３２は、第１方向ｘのｘ２側を向く。一対の樹脂側面５３１，５３２はそれぞれ、第２方向ｙに延びている。２つの電力端子１４，１５はそれぞれ、樹脂側面５３１から突き出る。電力端子１６は、樹脂側面５３２から突き出る。図２および図３などに示すように、一対の樹脂側面５３３，５３４は、第２方向ｙについて離隔する。樹脂側面５３３は、第２方向ｙのｙ１側を向き、樹脂側面５３４は、第２方向ｙのｙ２側を向く。一対の樹脂側面５３３，５３４はそれぞれ、第１方向ｘに延びている。２つの信号端子１７１，１７３は、樹脂側面５３３から突き出る。２つの信号端子１７２，１７４は、樹脂側面５３４から突き出る。複数の信号端子１７８のいくつかは、樹脂側面５３３から突き出ており、残りの信号端子１７８は、樹脂側面５３４から突き出ている。なお、複数の信号端子１７はそれぞれ、一対の樹脂側面５３３，５３４のいずれでもなく、樹脂主面５１から突き出た構成でもよい。

　図６～図８に示すように、封止部材５０は、被覆部５０１および封止部５０２を含む。被覆部５０１および封止部５０２はそれぞれ、たとえば絶縁性樹脂材料を含む。当該絶縁性樹脂材料は、何ら限定されないが、たとえばエポキシ樹脂である。さらに、封止部５０２には、絶縁性樹脂（たとえばエポキシ樹脂）にシリカフィラーが含有されており、被覆部５０１には、絶縁性樹脂（たとえばエポキシ樹脂）にシリカフィラーが含有されていない。たとえば、封止部５０２におけるシリカフィラーの含有率は、８０％以上９０％以下である。なお、被覆部５０１は、シリカフィラーレスの樹脂ではなく、ゴム材でもよい。

　被覆部５０１は、機能アセンブリＡＳＳＹ１のうちの封止部５０２に対向する表面の全体を覆う。なお、本開示での「全面を覆う」とは、特段の断りがない限り、ある面の全体を厳密に覆っている場合に限定されず、製造上の精度などにより、覆いきれない部分を含んでいてもよい。たとえば、被覆部５０１は、複数の半導体素子２１の各素子主面２１ａおよび各素子側面２１ｃと、複数の半導体素子２２の各素子主面２２ａおよび各素子側面２２ｃとを覆う。被覆部５０１は、複数の導通部材３１，３２の各上面および側面（厚さ方向ｚに平行な面）を覆う。被覆部５０１は、電力端子１４の被覆部１４２、電力端子１５の被覆部１５２および電力端子１６の被覆部１６２を覆う。被覆部５０１は、複数の信号端子１７のうちの封止部材５０内方に位置する部分を覆う。被覆部５０１は、複数の接続部材４１～４４を覆う。複数の接続部材４１～４４がそれぞれボンディングワイヤである例において、被覆部５０１は、複数の接続部材４１～４４（ボンディングワイヤ）の外周面を覆う。なお、各接続部材４１～４４が他の部材に接する面（接合面）は、被覆部５０１に覆われていない。被覆部５０１は、支持部材１０に対して、主面配線層１２の上面および絶縁基板１１の基板主面１１ａのうちの主面配線層１２から露出する部分を覆う。

　また、被覆部５０１は、複数の導電性接合層２１９および複数の導電性接合層２２９の各々の全体を覆う。被覆部５０１は、平面視において、各導電性接合層２１９のうちの対応する半導体素子２１からはみ出た部分を覆う。図４に示すように、被覆部５０１は、各導電性接合層２１９の周縁２１９ａを全周に渡って覆っている。このため、被覆部５０１は、平面視における各導電性接合層２１９の四隅（４つの角部２１９ｂ）を覆う。また、被覆部５０１は、平面視において、各導電性接合層２２９のうちの対応する半導体素子２２からはみ出た部分を覆う。図５に示すように、被覆部５０１は、各導電性接合層２２９の周縁２２９ａを全周に渡って覆っている。このため、被覆部５０１は、平面視における各導電性接合層２２９の四隅（４つの角部２２９ｂ）を覆う。

　また、被覆部５０１は、複数の導電性接合材１４９，１５９，１６９，１７９を覆う。被覆部５０１は、平面視において、導電性接合材１４９のうちの電力端子１４（被覆部１４２）からはみ出た部分を覆う。被覆部５０１は、平面視において、導電性接合材１５９のうちの電力端子１５（被覆部１５２）からはみ出た部分を覆う。被覆部５０１は、平面視において、導電性接合材１６９のうちの電力端子１６（被覆部１６２）からはみ出た部分を覆う。

　封止部５０２は、被覆部５０１上に形成されうる。封止部５０２は、被覆部５０１を介して、機能アセンブリＡＳＳＹ１を覆う。封止部５０２は、被覆部５０１よりも外方に位置する。本実施形態では、封止部５０２は、被覆部５０１に接する。封止部５０２の厚さは、被覆部５０１の厚さよりも大きい。

　被覆部５０１と封止部５０２との各形成方法は、何ら限定されないが、たとえば、被覆部５０１は、コンプレッションモールドであり、封止部５０２は、トランスファーモールドである。この例と異なり、被覆部５０１は、たとえば、他のモールド成形、ポッティングあるいは塗布などにより形成されてよい。また、この例と異なり、封止部５０２は、たとえば他のモールド成形により形成されてよい。被覆部５０１は、封止部５０２よりも先に形成される。また、被覆部５０１は、２つの接続部材４１，４２の接合後に形成される。

　半導体装置Ａ１０では、被覆部５０１の塑性ひずみ域は、封止部５０２の塑性ひずみ域よりも大きい。被覆部５０１および封止部５０２の各塑性ひずみ域の値は、上記した関係を満たせば、何ら限定されないが、たとえば、被覆部５０１の内部温度が１００℃以上である時の、被覆部５０１の塑性ひずみ域は、５％以上である。封止部５０２の塑性ひずみ域は、封止部５０２の内部温度に関わらず、約０％である。

　ここで、塑性ひずみ域について、図９を参照して説明する。図９は、ある材料の応力とひずみとの関係を示す特性曲線である。ある材料に応力を加えるとその材料にひずみが生じるが、降伏点までは、応力を取り除くと、材料の弾性により、ひずみは０（ゼロ）となる。一方で、降伏点を過ぎると、応力を取り除いても、ひずみが残る。そして、加えた応力により、破断点までのひずみの大きさが大きくなると、材料が破断する。このような特性曲線において、基点から降伏点までが弾性域であり、降伏点から破断点までが塑性域である。そして、塑性ひずみ域とは、弾性域と塑性域とを合わせた全体（基点から破断点までの全体）のうちの、塑性域が占める割合である。なお、図９に示す特性曲線は、一例であり、弾性域、塑性域、降伏点および破断点は、その材料および温度などにより適宜変化する。

　また、封止部５０２の熱膨張率と主面配線層１２との線膨張係数との差（絶対値）は、被覆部５０１の熱膨張率と主面配線層１２の熱膨張率との差（絶対値）よりも小さい値である。たとえば、主面配線層１２が銅である例において、主面配線層１２の熱膨張率（線膨張係数）は、２ｐｐｍ以上２５ｐｐｍ以下であり、被覆部５０１の熱膨張率（線膨張係数）は、３０ｐｐｍ以上２５０ｐｐｍ以下であり、封止部５０２の熱膨張率（線膨張係数）は、たとえば５ｐｐｍ以上２０ｐｐｍ以下である。

　機能アセンブリＡＳＳＹ１と封止部材５０との界面は、外部に露出する複数の露出端部８０Ａ～８０Ｄを有する。

　露出端部８０Ａは、機能アセンブリＡＳＳＹ１のうちの電力端子１４の各表面（上面、下面および側面）と、封止部材５０との界面において外部に露出する部分である。電力端子１４が樹脂側面５３１から突き出る例において、露出端部８０Ａは、樹脂側面５３１に位置する。

　露出端部８０Ｂは、機能アセンブリＡＳＳＹ１のうちの電力端子１５の各表面（上面、下面および側面）と、封止部材５０との界面において外部に露出する部分である。電力端子１５が樹脂側面５３１から突き出る例において、露出端部８０Ｂは、樹脂側面５３１に位置する。

　露出端部８０Ｃは、機能アセンブリＡＳＳＹ１のうちの電力端子１６の各表面（上面、下面および側面）と、封止部材５０との界面において外部に露出する部分である。電力端子１６が樹脂側面５３２から突き出る例において、露出端部８０Ｃは、樹脂側面５３２に位置する。

　複数の露出端部８０Ｄは、機能アセンブリＡＳＳＹ１のうちの複数の信号端子１７の各表面（上面、下面および側面）の各々と、封止部材５０との界面において外部に露出する部分である。各信号端子１７が樹脂側面５３３および樹脂側面５３４のいずれかから突き出る例において、露出端部８０Ｄは、樹脂側面５３３および樹脂側面５３４のいずれかに位置する。

　バリア部材７０は、封止部材５０上に形成され、封止部材５０のうちの外部に露出する表面の少なくとも一部を覆う。バリア部材７０は、複数の露出端部８０Ａ～８０Ｄの各々の少なくとも一部を覆う。バリア部材７０の浸透性は、封止部材５０の浸透性よりも低い。本開示における浸透性は、液体（たとえば水）および気体（たとえば酸素）の浸みやすさを示す指標である。

　バリア部材７０の形成方法は、何ら限定されないが、たとえば、イオンプレーティングあるいはスパッタリングである。バリア部材７０は、何ら限定されないが、たとえば次の特性を示す材料を含む。第１に、バリア部材７０のヤング率は、封止部材５０のヤング率よりも高い。第２に、バリア部材７０の破断ひずみは、封止部材５０の破断ひずみよりも小さい。第３に、バリア部材７０の線膨張係数は、封止部材５０の線膨張係数よりも小さい。本実施形態では、封止部材５０は、被覆部５０１と封止部５０２とを含んでおり、封止部材５０の特性値（ヤング率、破断ひずみ、線膨張係数）は、被覆部５０１と封止部５０２との中間値または平均値とすればよい。

　本実施形態においては、封止部５０２のヤング率は、被覆部５０１のヤング率よりも高く、バリア部材７０のヤング率よりも低い。たとえば、被覆部５０１のヤング率は、３０ＭＰａ以下であり、バリア部材７０のヤング率は、７０ＧＰａ以上である。また、封止部５０２の破断ひずみは、被覆部５０１の破断ひずみよりも小さく、バリア部材７０の破断ひずみよりも大きい。たとえば、被覆部５０１の破断ひずみは、４００％以上であり、バリア部材７０の破断ひずみは、０．２％以下である。また、封止部５０２の線膨張係数は、被覆部５０１の線膨張係数よりも小さく、バリア部材７０の線膨張係数よりも大きい。たとえば、被覆部５０１の線膨張係数は、２０ｐｐｍ以上であり、バリア部材７０の線膨張係数は、７ｐｐｍ以下である。被覆部５０１がシリカフィラーレスのエポキシ樹脂またはゴム材であり、封止部５０２がシリカフィラー含有のエポキシ樹脂である例において、これらの特性を満たすバリア部材７０の組成としては、たとえばアルミナがある。つまり、本実施形態のバリア部材７０は、アルミナを含む。この例と異なり、バリア部材７０は、アルミナではなく、シリカを含む構成でもよい。

　バリア部材７０は、複数の保護部７１を含む。複数の保護部７１は、複数の露出端部８０Ａ～８０Ｄをそれぞれ個別に覆う。図１、図２および図６～図８に示すように、露出端部８０Ａを覆う保護部７１は、露出端部８０Ａを覆うとともに、露出端部８０Ａ近辺の樹脂側面５３１の一部を覆う。露出端部８０Ｂを覆う保護部７１は、露出端部８０Ｂを覆うとともに、露出端部８０Ｂ近辺の樹脂側面５３１の一部を覆う。露出端部８０Ｃを覆う保護部７１は、露出端部８０Ｃを覆うとともに、露出端部８０Ｃ近辺の樹脂側面５３２の一部を覆う。複数の露出端部８０Ｄを覆う保護部７１は、複数の露出端部８０Ｄを覆うとともに、各露出端部８０Ｄ近辺の樹脂側面５３３の一部、および各露出端部８０Ｄ近辺の樹脂側面５３４の一部を覆う。

　次に、半導体装置Ａ１０の製造方法について、図１０～図１２を参照して、説明する。図１０～図１２は、半導体装置Ａ１０の製造方法の一工程を示す断面図であって、図７の断面に対応する。

　まず、図１０に示す機能アセンブリＡＳＳＹ１を製造する。機能アセンブリＡＳＳＹ１の製造は、たとえば、支持部材１０を準備する工程、支持部材１０に複数の半導体素子２１，２２を搭載する工程、支持部材１０に複数の電力端子１４～１５および複数の信号端子１７を搭載する工程、複数の導通部材３１，３２を接合する工程、および、複数の接続部材４１～４４を形成する工程を含む。

　具体的には、まず、支持部材１０を準備する。次いで、導電性接合層２１９を用いて、支持部材１０の主面配線層１２の導体部１２１（パッド部１２１ａ）に複数の半導体素子２１を接合する。また、導電性接合層２２９を用いて、支持部材１０の主面配線層１２の導体部１２３（パッド部１２３ａ）に複数の半導体素子２２を接合する。なお、複数の半導体素子２１の各接合と複数の半導体素子２２の各接合との順序は何ら限定されない。

　次いで、支持部材１０の主面配線層１２の導体部１２１（パッド部１２１ｂ）、導体部１２２（１２２ｂ）および導体部１２３（パッド部１２３ｂ）に、複数の電力端子１４，１５，１６をそれぞれ個別に接合する。また、支持部材１０の主面配線層１２の導体部１２４～１２７，１２９に、複数の信号端子１７１～１７４，１７８をそれぞれ個別に接合する。複数の電力端子１４～１６の各接合および複数の信号端子１７１～１７４，１７８の各接合の順序は何ら限定されない。なお、複数の信号端子１７１～１７４，１７８は、屈曲していない状態で、対応する導体部１２４～１２７，１２９に接合してもよいし、屈曲させた状態で、対応する導体部１２４～１２７，１２９に接合してもよい。

　次いで、複数の導通部材３１をそれぞれ、対応する半導体素子２１の主面電極２１２と、支持部材１０の主面配線層１２の導体部１２３（パッド部１２３ａ）とにそれぞれ接合する。また、複数の導通部材３２をそれぞれ、対応する半導体素子２２の主面電極２２２と、支持部材１０の主面配線層１２の導体部１２２（パッド部１２２ａ）とにそれぞれ接合する。なお、複数の導通部材３１の接合と複数の導通部材３２の接合との順序は何ら限定されない。

　次いで、複数の接続部材４１～４４をそれぞれ、ボンディングツール（キャピラリまたはウェッジツール）を用いて形成する。複数の接続部材４１～４４の形成は、ボールボンディング法でもよいし、ウェッジボンディング法でもよい。

　以上の処理により、機能アセンブリＡＳＳＹ１が製造されうる。なお、機能アセンブリＡＳＳＹ１の製造方法は、上記した例に限定されず、適宜変更されうる。たとえば、複数の半導体素子２１，２２の各接合と、複数の電力端子１４～１６の各接合と、各信号端子１７１～１７４，１７８の各接合との順序は、何ら限定されない。また、複数の導通部材３１，３２の各接合と、複数の電力端子１４～１６の各接合と、各信号端子１７１～１７４，１７８の各接合と、複数の接続部材４２～４４の各形成との順序は、何ら限定されない。

　機能アセンブリＡＳＳＹ１を製造すると、次いで、図１１に示すように、被覆部５０１を形成する。被覆部５０１の形成は、たとえば、コンプレッションモールドである。この例と異なり、被覆部５０１の形成は、他のモールド成形、ポッティングあるいは塗布などでもよい。被覆部５０１の形成方法は、被覆部５０１の素材に応じて適宜変更されうる。図１１から理解されるように、被覆部５０１は、図１０に示す機能アセンブリＡＳＳＹ１の上面を覆うように形成される。たとえば、被覆部５０１は、各半導体素子２１，２２と、各電力端子１４～１６の一部ずつと、各信号端子１７１～１７４，１７８の一部ずつと、各半導体素子２１からはみ出る導電性接合層２１９と、各半導体素子２２からはみ出る導電性接合層２２９と、各導通部材３１，３２と、各接続部材４１～４４と、主面配線層１２のうちの他の部材から露出する部分と、絶縁基板１１のうちの主面配線層１２から露出する部分などを覆う。

　被覆部５０１を形成すると、次いで、図１２に示すように、封止部５０２を形成する。封止部５０２の形成は、たとえば、トランスファーモールドによる。この例と異なり、封止部５０２の形成は、他のモールド成形でもよい。封止部５０２の形成方法は、封止部５０２の素材に応じて適宜変更されうる。図１２に示すように、封止部５０２は、被覆部５０１上であって、被覆部５０１を覆うように形成される。

　封止部５０２を形成すると、次いで、バリア部材７０を形成する。たとえば、封止部材５０と機能アセンブリＡＳＳＹ１との界面のうち、外部に露出する部分（上記露出端部８０Ａ～８０Ｄ）に、たとえば、イオンプレーティングあるいはスパッタリングにより、バリア部材７０を形成する。本実施形態では、たとえば、バリア部材７０として、アルミナを形成する。

　以上の工程を経ることで、図１～図８に示す半導体装置Ａ１０が製造されうる。なお、上記した半導体装置Ａ１０の製造方法は、一例であって、これに限定されない。

　半導体装置Ａ１０の作用および効果は、次の通りである。

　半導体装置Ａ１０は、各半導体素子２１，２２を含む機能アセンブリＡＳＳＹ１と、各半導体素子２１，２２を覆い、機能アセンブリＡＳＳＹ１に接する封止部材５０と、封止部材５０よりも浸透性が低いバリア部材７０とを備える。バリア部材７０は、機能アセンブリＡＳＳＹ１と封止部材５０との界面のうちの各露出端部８０Ａ～８０Ｄの少なくとも一部を覆う。この構成によれば、各露出端部８０Ａ～８０Ｄからの液体（たとえば水）や気体の侵入を、バリア部材７０によって防ぐことができる。これにより、半導体装置Ａ１０は、外部からの液体や気体の侵入を抑制することができる。したがって、半導体装置Ａ１０は、機能アセンブリＡＳＳＹ１の劣化を抑制して、動作不良を抑制できる。

　半導体装置Ａ１０では、機能アセンブリＡＳＳＹ１と封止部材５０との界面は、複数の露出端部８０Ａ～８０Ｄを含み、バリア部材７０は、複数の露出端部８０Ａ～８０Ｄの全てを覆う。この構成によれば、バリア部材７０によって、外部からの液体や気体の侵入を抑制する効果を高めることができる。つまり、半導体装置Ａ１０は、機能アセンブリＡＳＳＹ１の劣化を抑制して、動作不良を抑制する上で好ましい。

　半導体装置Ａ１０では、封止部材５０は、被覆部５０１および封止部５０２を含む。被覆部５０１は、半導体素子２１を含む機能アセンブリＡＳＳＹ１を覆う。封止部５０２は、被覆部５０１上に形成されている。そして、被覆部５０１の塑性ひずみ域は、封止部５０２の塑性ひずみ域よりも大きい。図９から理解されるように、塑性ひずみ域が大きいと、その材料が破断するまでのひずみ量が大きくなる。つまり、塑性ひずみ域が大きいと、ひずみが生じうるが、破断までの耐性が高くなる。そこで、被覆部５０１の塑性ひずみ域を、封止部５０２の塑性ひずみ域よりも大きくすることで、被覆部５０１の破断耐性を、封止部５０２の破断耐性よりも高くしている。この構成によれば、熱負荷（熱応力）による封止部材５０の機能アセンブリＡＳＳＹ１からの剥離を抑制できる。

　半導体装置Ａ１０では、封止部５０２は、絶縁性樹脂（たとえばエポキシ樹脂）にシリカフィラーを含有しており、被覆部５０１は、絶縁性樹脂（たとえばエポキシ樹脂）にシリカフィラーを含有していない。本願の発明者の研究によれば、絶縁性樹脂（たとえばエポキシ樹脂）内のシリカフィラーの含有量（含有率）に応じて、上記塑性ひずみ域が変化するとの知見を得た。具体的には、絶縁性樹脂（たとえばエポキシ樹脂）内のシリカフィラーの含有量（含有率）が多いと、塑性ひずみ域が小さく、一方で、絶縁性樹脂（たとえばエポキシ樹脂）内のシリカフィラーの含有量（含有率）が少ないと、塑性ひずみ域が大きくなるとの知見を得た。そこで、半導体装置Ａ１０では、上記したように、被覆部５０１には、絶縁性樹脂（たとえばエポキシ樹脂）にシリカフィラーを含有させず、封止部５０２には、絶縁性樹脂（たとえばエポキシ樹脂）にシリカフィラーを含有させた。これにより、半導体装置Ａ１０では、被覆部５０１の塑性ひずみ域を、封止部５０２の塑性ひずみ域よりも大きくできる。

　半導体装置Ａ１０では、被覆部５０１の内部温度が１００℃以上であるときの被覆部５０１の塑性ひずみ域は、５％以上である。この構成によれば、被覆部５０１の破断耐性を、適度に確保できる。たとえば、本願発明者の研究によれば、絶縁性樹脂（たとえばエポキシ樹脂）の内部温度に応じて、降伏点における応力と、降伏点から破断点までのひずみ量が変化するとの知見を得た。具体的には、絶縁性樹脂（たとえばエポキシ樹脂）の内部温度が低いと、降伏点における応力が高く且つ降伏点から破断点までのひずみ量が小さい。一方、絶縁性樹脂（たとえばエポキシ樹脂）の内部温度が高いと、降伏点における応力が低く且つ降伏点から破断点までのひずみ量が大きいとの知見を得た。したがって、内部温度が１００℃よりも小さい場合では、降伏点における応力が大きくなるので、適度な応力耐性を確保できる。これにより、被覆部５０１は、熱負荷（熱応力）に対して、降伏点を超えることが抑制されるので、半導体装置Ａ１０は、被覆部５０１の破断を低減して、被覆部５０１の剥離を抑制できる。一方で、内部温度が１００℃以上であれば、降伏点から破断点までのひずみ量が大きくなるので、適度なひずみ量を確保できる。これにより、被覆部５０１は、熱負荷（熱応力）に対して、降伏点を超えてもひずみ続けることで、破断点を超えることが抑制されるので、半導体装置Ａ１０は、被覆部５０１の破断を低減して、被覆部５０１の剥離を抑制できる。

　半導体装置Ａ１０では、封止部５０２の熱膨張率と主面配線層１２との線膨張係数との差（絶対値）は、被覆部５０１の熱膨張率と主面配線層１２の熱膨張率との差（絶対値）よりも小さい値である。この構成によれば、半導体装置Ａ１０の温度変化に対する主面配線層１２（支持部材１０）の反り変形を低減して、半導体装置Ａ１０の形状を保持することが可能となる。特に、封止部５０２の熱膨張率は、たとえば５ｐｐｍ以上２０ｐｐｍ以下である。この構成は、主面配線層１２が銅を含む構成において、温度変化に対する反り変形を低減して、半導体装置Ａ１０の形状を保持する上で好ましい。

　半導体装置Ａ１０では、被覆部５０１は、厚さ方向ｚに見て、導電性接合層２１９の四隅（４つの角部２１９ｂ）を覆う。先述の熱負荷は、導電性接合層２１９の四隅において、最も大きくなる。そのため、封止部材５０の剥離は、導電性接合層２１９の四隅から発生しうる。したがって、半導体装置Ａ１０では、少なくとも導電性接合層２１９の四隅が被覆部５０１で覆われていることで、封止部材５０の剥離を抑制できる。

　半導体装置Ａ１０では、被覆部５０１は、厚さ方向ｚに見て導電性接合層２１９の周縁２１９ａを覆う。先述の熱負荷は、導電性接合層２１９の四隅の次に、導電性接合層２１９の周縁２１９ａにおいて、大きくなる。そのため、封止部材５０の剥離は、導電性接合層２１９の四隅の次に、導電性接合層２１９の周縁２１９ａから剥離が発生しうる。したがって、半導体装置Ａ１０では、少なくとも導電性接合層２１９の周縁２１９ａが被覆部５０１で覆われていることで、封止部材５０の剥離を抑制する効果を高めることができる。

　以下に、本開示の半導体装置の他の実施形態および変形例について、説明する。各実施形態および各変形例における各部の構成は、技術的な矛盾が生じない範囲において相互に組み合わせ可能である。

　図１３および図１４は、第１実施形態の変形例にかかる半導体装置Ａ１１を示している。半導体装置Ａ１１は、半導体装置Ａ１０と比較して、次の点で異なる。第１に、半導体装置Ａ１１の機能アセンブリＡＳＳＹ１は、複数の導通部材３１の代わりに、複数の接続部材４０１を備える。第２に、半導体装置Ａ１１の機能アセンブリＡＳＳＹ１は、複数の導通部材３２の代わりに、複数の接続部材４０２を備える。

　複数の接続部材４０１，４０２はそれぞれ、複数の接続部材４１～４４と同様に、ボンディングワイヤである。この例と異なり、複数の接続部材４０１，４０２はそれぞれ、ボンディングリボンでもよい。複数の接続部材４０１，４０２の各組成は、金（Ａｕ）を含む。複数の接続部材４０１，４０２の各組成は、銅を含む場合あるいはアルミニウムを含む場合でもよい。

　複数の接続部材４０１はそれぞれ、複数の半導体素子２１のいずれかの主面電極２１２と、導体部１２３（パッド部１２３ａ）とを電気的に接続する。複数の接続部材４０１はそれぞれ、複数の半導体素子２１の主面電極２１２にそれぞれ個別に接続されつつ、導体部１２３（パッド部１２３ａ）に接合されている。図示された例では、１つの半導体素子２１に対して、複数の接続部材４０１が接合されているが、１つの接続部材４０１が接合されていてもよい。図示された例では、複数の接続部材４０１の各ワイヤ径は、複数の接続部材４１～４４の各ワイヤ径と同じであるが、異なっていてもよい。なお、複数の接続部材４０１には、主電流が流れることから、複数の接続部材４０１の各ワイヤ径は、複数の接続部材４１～４４の各ワイヤ径よりも大きいことが好ましい。図１４に示すように、複数の接続部材４０１はそれぞれ、被覆部５０１に覆われている。

　複数の接続部材４０２はそれぞれ、複数の半導体素子２２のいずれかの主面電極２２２と、導体部１２２（パッド部１２２ａ）とを電気的に接続する。複数の接続部材４０２はそれぞれ、複数の半導体素子２２の主面電極２２２にそれぞれ個別に接続されつつ、導体部１２２（パッド部１２２ａ）に接合されている。図示された例では、１つの半導体素子２２に対して、複数の接続部材４０２が接合されているが、１つの接続部材４０２が接合されていてもよい。図示された例では、複数の接続部材４０２の各ワイヤ径は、複数の接続部材４１～４４の各ワイヤ径と同じであるが、異なっていてもよい。なお、複数の接続部材４０２には、主電流が流れることから、複数の接続部材４０２の各ワイヤ径は、複数の接続部材４１～４４の各ワイヤ径よりも大きいことが好ましい。図１４に示すように、複数の接続部材４０２はそれぞれ、被覆部５０１に覆われている。

　図１４に示すように、半導体装置Ａ１１では、複数の接続部材４０１，４０２はそれぞれ、被覆部５０１に覆われている。ただし、各接続部材４０１のうち、対応する半導体素子２１の主面電極２１２に接する部分および導体部１２３（パッド部１２３ａ）に接する部分と、各接続部材４０２のうち、対応する半導体素子２２の主面電極２２２に接する部分および導体部１２２（パッド部１２２ａ）に接する部分とは、被覆部５０１に覆われていない。

　半導体装置Ａ１１では、半導体装置Ａ１０と同様に、バリア部材７０は、機能アセンブリＡＳＳＹ１と封止部材５０との界面のうちの各露出端部８０Ａ～８０Ｄの少なくとも一部を覆う。したがって、半導体装置Ａ１１は、半導体装置Ａ１０と同様に、各露出端部８０Ａ～８０Ｄからの液体（たとえば水）や気体の侵入を、バリア部材７０によって防ぐことができる。つまり、半導体装置Ａ１１は、半導体装置Ａ１０と同様に、機能アセンブリＡＳＳＹ１の劣化を抑制して、動作不良を抑制できる。その他、半導体装置Ａ１１は、半導体装置Ａ１０と共通する構成により、半導体装置Ａ１０と同様の効果を奏する。

　本変形例から理解されるように、本開示の半導体装置は、各半導体素子２１の主面電極２１２および各半導体素子２２の主面電極２２２に、金属クリップ（各導通部材３１，３２）ではなく、少なくとも１つの接続部材４０１，４０２が接続される構成でもよい。

　図１５は、第１実施形態の第２変形例にかかる半導体装置Ａ１２を示している。半導体装置Ａ１２は、半導体装置Ａ１０と比較して、次の点で異なる。それは、半導体装置Ａ１２の被覆部５０１が、外部に露出していない点である。

　半導体装置Ａ１２では、半導体装置Ａ１０と同様に、バリア部材７０は、機能アセンブリＡＳＳＹ１と封止部材５０との界面のうちの各露出端部８０Ａ～８０Ｄの少なくとも一部を覆う。したがって、半導体装置Ａ１２は、半導体装置Ａ１０と同様に、各露出端部８０Ａ～８０Ｄからの液体（たとえば水）や気体の侵入を、バリア部材７０によって防ぐことができる。つまり、半導体装置Ａ１２は、半導体装置Ａ１０と同様に、機能アセンブリＡＳＳＹ１の劣化を抑制して、動作不良を抑制できる。その他、半導体装置Ａ１２は、他の半導体装置Ａ１０，Ａ１１と共通する構成により、当該半導体装置Ａ１０，Ａ１１と同様の効果を奏する。

　図１６および図１７は、第１実施形態の第３変形例にかかる半導体装置Ａ１３を示している。半導体装置Ａ１３は、半導体装置Ａ１０と比較して、被覆部５０１の形成範囲が異なる。

　図１７に示すように、半導体装置Ａ１３では、被覆部５０１は、平面視において、各半導体素子２１の周囲に環状に形成されている。また、同様に、被覆部５０１は、平面視において、各半導体素子２２の周囲に環状に形成されている。半導体装置Ａ１３の被覆部５０１は、平面視において、周縁２１９ａ，２２９ａの全周に重なる。平面視において、被覆部５０１の外周縁は、導電性接合層２１９，２２９の周縁２１９ａ，２２９ａよりも外方に位置する。本変形例では、周縁２１９ａ，２２９ａは矩形であることから、被覆部５０１は、矩形環状である。なお、被覆部５０１は、平面視において周縁２１９ａ，２２９ａの全周に重なる形状であれば、矩形環状に限定されず、円環状でもよいし、楕円環状でもよいし、多角形環状でもよい。

　半導体装置Ａ１３では、各半導体素子２１の素子主面２１ａおよび各半導体素子２２の素子主面２２ａが、被覆部５０１に覆われていないことから、図１６に示すように、被覆部５０１は、各導通部材３２を覆っていない。同様に、半導体装置Ａ１３では、被覆部５０１は、各導通部材３１および各接続部材４１～４４を覆っていない。また、被覆部５０１は、各電力端子１４～１６の上面を覆っていない。

　半導体装置Ａ１３では、半導体装置Ａ１０と同様に、バリア部材７０は、機能アセンブリＡＳＳＹ１と封止部材５０との界面のうちの各露出端部８０Ａ～８０Ｄの少なくとも一部を覆う。したがって、半導体装置Ａ１３は、半導体装置Ａ１０と同様に、各露出端部８０Ａ～８０Ｄからの液体（たとえば水）や気体の侵入を、バリア部材７０によって防ぐことができる。つまり、半導体装置Ａ１３は、半導体装置Ａ１０と同様に、機能アセンブリＡＳＳＹ１の劣化を抑制して、動作不良を抑制できる。その他、半導体装置Ａ１３は、他の半導体装置Ａ１０～Ａ１２と共通する構成により、当該半導体装置Ａ１０～Ａ１２と同様の効果を奏する。

　図１８は、第１実施形態の第４変形例にかかる半導体装置Ａ１４を示している。半導体装置Ａ１４は、半導体装置Ａ１０と比較して、次の点で異なる。それは、半導体装置Ａ１４の封止部材５０は、被覆部５０１を含んでいない点である。

　本変形例では、封止部材５０が被覆部５０１を含んでいないことから、封止部材５０は、封止部５０２によって構成されている。よって、機能アセンブリＡＳＳＹ１は、封止部５０２に接する。

　半導体装置Ａ１４では、半導体装置Ａ１０と同様に、バリア部材７０は、機能アセンブリＡＳＳＹ１と封止部材５０との界面のうちの各露出端部８０Ａ～８０Ｄの少なくとも一部を覆う。したがって、半導体装置Ａ１４は、半導体装置Ａ１０と同様に、各露出端部８０Ａ～８０Ｄからの液体（たとえば水）や気体の侵入を、バリア部材７０によって防ぐことができる。つまり、半導体装置Ａ１４は、半導体装置Ａ１０と同様に、機能アセンブリＡＳＳＹ１の劣化を抑制して、動作不良を抑制できる。その他、半導体装置Ａ１４は、他の半導体装置Ａ１０～Ａ１３と共通する構成により、当該半導体装置Ａ１０～Ａ１３と同様の効果を奏する。

　本変形例から理解されるように、本開示の半導体装置において、封止部材５０は、被覆部５０１および封止部５０２の両方を含む構成に限定されず、封止部５０２（つまりエポキシ樹脂）によって構成される場合を含む。

　図１９は、第１実施形態の第５変形例にかかる半導体装置Ａ１５を示している。半導体装置Ａ１５は、半導体装置Ａ１０と比較して、次の点で異なる。それは、半導体装置Ａ１５のバリア部材７０が、保護部７２を含む点である。

　保護部７２は、樹脂裏面５２と裏面配線層１３の下面とに跨って形成されている。保護部７２は、樹脂裏面５２の全体と裏面配線層１３の下面の全体とを覆う。これにより、樹脂裏面５２と裏面配線層１３との境界部分（図１９における露出端部８０）が、バリア部材７０（保護部７２）で覆われる。

　半導体装置Ａ１５では、半導体装置Ａ１０と同様に、バリア部材７０は、機能アセンブリＡＳＳＹ１と封止部材５０との界面のうちの各露出端部８０Ａ～８０Ｄの少なくとも一部を覆う。したがって、半導体装置Ａ１５は、半導体装置Ａ１０と同様に、各露出端部８０Ａ～８０Ｄからの液体（たとえば水）や気体の侵入を、バリア部材７０によって防ぐことができる。つまり、半導体装置Ａ１５は、半導体装置Ａ１０と同様に、機能アセンブリＡＳＳＹ１の劣化を抑制して、動作不良を抑制できる。その他、半導体装置Ａ１５は、他の半導体装置Ａ１０～Ａ１４と共通する構成により、当該半導体装置Ａ１０～Ａ１４と同様の効果を奏する。

　半導体装置Ａ１５では、バリア部材７０は、複数の保護部７１に加え、保護部７２を含む。したがって、半導体装置Ａ１５は、半導体装置Ａ１０と比較して、さらに、外部からの液体（たとえば水）や気体の侵入を、バリア部材７０によって防ぐことができる。

　第２実施形態：
　図２０および図２１は、第２実施形態にかかる半導体装置Ａ２０を示している。半導体装置Ａ２０は、半導体装置Ａ１０と比較して、次の点で異なる。半導体装置Ａ２０の封止部材５０の厚さ方向ｚの寸法は、半導体装置Ａ１０の封止部材５０の厚さ方向ｚの寸法よりも小さい。

　半導体装置Ａ２０では、図２０および図２１に示すように、複数の電力端子１４～１６が屈曲していない。このため、先述の通り、封止部材５０の厚さ方向ｚの寸法が、半導体装置Ａ１０の封止部材５０の厚さ方向ｚの寸法よりも小さい。つまり、半導体装置Ａ２０では、半導体装置Ａ１０よりも、樹脂主面５１から機能アセンブリＡＳＳＹ１までの距離が小さい。そこで、半導体装置Ａ２０のバリア部材７０は、樹脂主面５１を覆う保護部７３を含む。保護部７３は、たとえば、封止部材５０のうちの外部に露出する表面（たとえば、樹脂主面５１および複数の樹脂側面５３１～５３４）から機能アセンブリＡＳＳＹ１までの直線距離ｄ３１が１５０μｍ以下の部分を覆う。たとえば、半導体装置Ａ２０では、各導通部材３１から樹脂主面５１までの厚さ方向ｚに沿う直線距離ｄ３１（図２０参照）が１５０μｍ以下である。また、各導通部材３２から樹脂主面５１までの厚さ方向ｚに沿う直線距離ｄ３２（図２１参照）が１５０μｍ以下である。

　また、半導体装置Ａ２０では、図２０および図２１から理解されるように、各保護部７１は、対応する樹脂側面５３１～５３４の厚さ方向ｚのｚ１側の端縁から厚さ方向ｚのｚ２側の端縁まで覆っている。

　半導体装置Ａ２０の作用および効果は、次の通りである。

　半導体装置Ａ２０では、半導体装置Ａ１０と同様に、バリア部材７０は、機能アセンブリＡＳＳＹ１と封止部材５０との界面のうちの各露出端部８０Ａ～８０Ｄの少なくとも一部を覆う。したがって、半導体装置Ａ２０は、半導体装置Ａ１０と同様に、各露出端部８０Ａ～８０Ｄからの液体（たとえば水）や気体の侵入を、バリア部材７０によって防ぐことができる。つまり、半導体装置Ａ２０は、半導体装置Ａ１０と同様に、機能アセンブリＡＳＳＹ１の劣化を抑制して、動作不良を抑制できる。その他、半導体装置Ａ２０は、半導体装置Ａ１０と共通する構成により、半導体装置Ａ１０と同様の効果を奏する。

　半導体装置Ａ２０では、バリア部材７０は、保護部７３を含む。保護部７３は、封止部材５０のうちの外部に露出する表面（たとえば、樹脂主面５１および複数の樹脂側面５３１～５３４）から機能アセンブリＡＳＳＹ１までの直線距離ｄ３１が１５０μｍ以下の部分を覆う。外部から液体（たとえば水）や気体の侵入は、機能アセンブリＡＳＳＹ１と封止部材５０との界面だけでなく、熱負荷によって劣化した封止部材５０からも進行しうる。そこで、封止部材５０のうちの外部に露出する表面（たとえば、樹脂主面５１および複数の樹脂側面５３１～５３４）から機能アセンブリＡＳＳＹ１までの直線距離ｄ３１が１５０μｍ以下の部分をバリア部材７０（保護部７３）で覆うことで、先述の界面ではなく、封止部材５０の表面から進行する外部から液体（たとえば水）や気体の侵入を抑制することができる。

　図２２～図２４は、第２実施形態の変形例にかかる半導体装置Ａ２１を示している。半導体装置Ａ２１は、半導体装置Ａ２０と比較して、保護部７３の形成範囲が異なる。

　半導体装置Ａ２１では、保護部７３は、図２２～図２４に示すように、樹脂主面５１の一部を覆っている。半導体装置Ａ２１の保護部７３は、樹脂主面５１のうち、各導通部材３１の上方および各導通部材３２の上方を覆っている。図示された例では、保護部７３は、各導通部材３１の上方および各導通部材３２の上方を一括して覆っているが、個別に覆っていてもよい。半導体装置Ａ２１では、主面配線層１２から樹脂主面５１までの厚さ方向ｚに沿う直線距離が、１５０μｍよりも大きい。そのため、樹脂主面５１の全面を保護部７３（バリア部材７０）で覆う必要がない。

　半導体装置Ａ２１では、半導体装置Ａ２０と同様に、バリア部材７０は、機能アセンブリＡＳＳＹ１と封止部材５０との界面のうちの各露出端部８０Ａ～８０Ｄの少なくとも一部を覆う。したがって、半導体装置Ａ２１は、半導体装置Ａ２０と同様に、各露出端部８０Ａ～８０Ｄからの液体（たとえば水）や気体の侵入を、バリア部材７０によって防ぐことができる。つまり、半導体装置Ａ２１は、半導体装置Ａ２０と同様に、機能アセンブリＡＳＳＹ１の劣化を抑制して、動作不良を抑制できる。その他、半導体装置Ａ２１は、半導体装置Ａ２０と共通する構成により、半導体装置Ａ２０と同様の効果を奏する。

　半導体装置Ａ２１では、保護部７３は、樹脂主面５１の一部を覆っている。この構成によれば、バリア部材７０の形成範囲を小さくすることができる。

　なお、上記半導体装置Ａ２０，Ａ２１は、半導体装置Ａ１１と同様に、複数の導通部材３１，３２の代わりに複数の接続部材４０１，４０２を備えた構成としてよいし、半導体装置Ａ１２，Ａ１３と同様に、被覆部５０１の形成範囲を変えた構成としてよいし、半導体装置Ａ１４と同様に、封止部材５０が被覆部５０１を備えていない構成としてよいし、半導体装置Ａ１５と同様に、バリア部材７０が保護部７２を含む構成としてもよい。

　第３実施形態：
　図２５および図２６は、第３実施形態にかかる半導体装置Ａ３０を示している。半導体装置Ａ３０は、半導体装置Ａ１０と比較して、次の点で異なる。それは、半導体装置Ａ３０のバリア部材７０は、導電性である点である。

　半導体装置Ａ１０などでは、バリア部材７０が絶縁性であったため、複数の保護部７１は、電力端子１４の露出部１４１と、電力端子１５の露出部１５１と、電力端子１６の露出部１６１と、複数の信号端子１７の封止部材５０から露出する部分とに、それぞれ、一部ずつ覆っていた。一方で、半導体装置Ａ３０では、バリア部材７０は導電性であるため、複数の保護部７１は、電力端子１４の露出部１４１と、電力端子１５の露出部１５１と、電力端子１６の露出部１６１と、複数の信号端子１７の封止部材５０から露出する部分との略全面を覆っていてもよい。なお、各電力端子１４～１６および各信号端子１７の先端面は、製造時において、リードフレームからの切り取り加工により、対応する保護部７１（バリア部材７０）で覆われていなくてもよい。また、半導体装置Ａ３０では、各信号端子１７が互いに短絡しないように、各信号端子１７に対する保護部７１は、互いに離間している。

　半導体装置Ａ３０の作用および効果は、次の通りである。

　半導体装置Ａ３０では、半導体装置Ａ１０と同様に、バリア部材７０は、機能アセンブリＡＳＳＹ１と封止部材５０との界面のうちの各露出端部８０Ａ～８０Ｄの少なくとも一部を覆う。したがって、半導体装置Ａ３０は、半導体装置Ａ１０と同様に、各露出端部８０Ａ～８０Ｄからの液体（たとえば水）や気体の侵入を、バリア部材７０によって防ぐことができる。つまり、半導体装置Ａ３０は、半導体装置Ａ１０と同様に、機能アセンブリＡＳＳＹ１の劣化を抑制して、動作不良を抑制できる。その他、半導体装置Ａ３０は、他の半導体装置Ａ１０，Ａ２０と共通する構成により、当該半導体装置Ａ１０，Ａ２０と同様の効果を奏する。

　本実施形態から理解されるように、本開示の半導体装置において、バリア部材７０は、絶縁性ではなく、導電性であってもよい。

　図２７は、第３実施形態の変形例にかかる半導体装置Ａ３１を示している。半導体装置Ａ３１は、半導体装置Ａ３０と比較して、次の点で異なる。それは、半導体装置Ａ３１の封止部材５０には、複数の凹部５４１，５４３，５４４が形成されている点である。

　図２７に示すように、凹部５４１は、樹脂側面５３１から第１方向ｘに凹んでいる。５４１は、第２方向ｙについて、電力端子１４と電力端子１５との間に位置する。複数の凹部５４３は、樹脂側面５３３から第２方向ｙに凹んでいる。複数の凹部５４３は、第１方向ｘについて、樹脂側面５３３から突き出る複数の信号端子１７の間に、それぞれ個別に位置する。複数の凹部５４４は、樹脂側面５３４から第２方向ｙに凹んでいる。複数の凹部５４４は、第１方向ｘについて、樹脂側面５３４から突き出る複数の信号端子１７の間に、それぞれ個別に位置する。

　半導体装置Ａ３１では、半導体装置Ａ３０と同様に、バリア部材７０は、機能アセンブリＡＳＳＹ１と封止部材５０との界面のうちの各露出端部８０Ａ～８０Ｄの少なくとも一部を覆う。したがって、半導体装置Ａ３１は、半導体装置Ａ３０と同様に、各露出端部８０Ａ～８０Ｄからの液体（たとえば水）や気体の侵入を、バリア部材７０によって防ぐことができる。つまり、半導体装置Ａ３１は、半導体装置Ａ３０と同様に、機能アセンブリＡＳＳＹ１の劣化を抑制して、動作不良を抑制できる。その他、半導体装置Ａ３１は、半導体装置Ａ３０と共通する構成により、半導体装置Ａ３０と同様の効果を奏する。

　半導体装置Ａ３１では、バリア部材７０は、導電性である。この構成では、バリア部材７０を介した短絡が生じうる。そこで、凹部５４１によって、電力端子１４と、電力端子１５とのバリア部材７０を介した意図せぬ短絡を抑制できる。同様に、複数の凹部５４３によって、樹脂側面５３３から突き出る複数の信号端子１７（１７１，１７３，１７８）のバリア部材７０を介した意図せぬ短絡を抑制できる。同様に、複数の凹部５４４によって、樹脂側面５３４から突き出る複数の信号端子１７（１７２，１７４，１７８）のバリア部材７０を介した意図せぬ短絡を抑制できる。

　第４実施形態：
　図２８～図３９は、第４実施形態にかかる半導体装置Ａ４０を示している。半導体装置Ａ４０は、半導体装置Ａ１０と比較して、パッケージ構造が異なる。半導体装置Ａ４０は、機能アセンブリＡＳＳＹ１の代わりに、機能アセンブリＡＳＳＹ４を備える。つまり、半導体装置Ａ４０は、機能アセンブリＡＳＳＹ４、封止部材５０およびバリア部材７０を備える。機能アセンブリＡＳＳＹ４は、支持部材１０、電力端子１４、２つの電力端子１５、２つの電力端子１６、複数の信号端子１７１～１７７、複数の半導体素子２１、複数の半導体素子２２、２つのサーミスタ２３，２４、２つの導通部材３１，３２、複数の接続部材４１～４６および２つの信号基板６０１，６０２を備える。以下の説明では、複数の信号端子１７１～１７７を特に区別しない場合は、複数の信号端子１７という。

　半導体装置Ａ４０は、半導体装置Ａ１０と同様に、電力端子１４と２つの電力端子１５とに印加された直流の電源電圧を、複数の半導体素子２１および複数の半導体素子２２により交流電圧に変換する。変換された交流電圧は、２つの電力端子１６から、モータなどの電力供給対象に入力される。

　半導体装置Ａ４０では、複数の半導体素子２１はそれぞれ、裏面電極２１１および複数の主面電極２１２，２１３に加えて、２つの主面電極２１４を有する。２つの主面電極２１４は、第２方向ｙについて、主面電極２１３を挟んで、主面電極２１３の両隣に配置される。図示された例と異なり、各半導体素子２１は、２つの主面電極２１４のうちの一方のみを含んでもよいし、２つの主面電極２１４のいずれも含んでいなくてもよい。各半導体素子２１がＭＯＳＦＥＴである例において、主面電極２１４は、ソースセンス電極である。

　半導体装置Ａ４０では、複数の半導体素子２２はそれぞれ、裏面電極２２１および複数の主面電極２２２，２２３に加えて、２つの主面電極２２４を有する。２つの主面電極２２４は、第２方向ｙについて、主面電極２２３を挟んで、主面電極２２３の両隣に配置される。図示された例と異なり、各半導体素子２２は、２つの主面電極２２４のうちの一方のみを含んでもよいし、２つの主面電極２２４のいずれも含んでいなくてもよい。各半導体素子２２がＭＯＳＦＥＴである例において、主面電極２２４は、ソースセンス電極である。

　半導体装置Ａ４０では、支持部材１０の主面配線層１２は、２つの導体部１２１，１２２を備える。２つの導体部１２１，１２２は、第１方向ｘに離隔する。２つの導体部１２１，１２２は、第１方向ｘに並んでいる。２つの導体部１２１，１２２の厚さ方向ｚの各寸法は、互いに同じである。

　導体部１２１は、導体部１２２に対して、第１方向ｘのｘ１側に位置する。導体部１２１は、第１方向ｘについて、導体部１２２よりも、電力端子１４および２つの電力端子１５側に位置する。導体部１２１は、たとえば平面視矩形状であるが、導体部１２１の平面視形状は、何ら限定されない。導体部１２１には、複数の半導体素子２１および信号基板６０１が接合されている。複数の半導体素子２１は、導体部１２１上において、第２方向ｙに沿って配置されている。

　導体部１２２は、導体部１２１に対して、第１方向ｘのｘ２側に位置する。導体部１２２は、第１方向ｘについて、導体部１２１よりも２つの電力端子１６側に位置する。導体部１２２は、たとえば平面視矩形状であるが、導体部１２２の平面視形状は、何ら限定されない。導体部１２２には、複数の半導体素子２２および信号基板６０２が接合されている。複数の半導体素子２２は、導体部１２２上において、第２方向ｙに沿って配置されている。

　電力端子１４は、導体部１２１に接合される。この接合は、何ら限定されず、図示しない導電性接合材（たとえばはんだまたは焼結金属など）による接合でもよいし、レーザ溶接による接合でもよいし、かしめ接合でもよい。電力端子１４は、導体部１２１に支持される。電力端子１４は、導体部１２１を介して、複数の半導体素子２１の裏面電極２１１（上アーム回路のドレイン電極）に導通する。電力端子１４は、電力変換対象となる直流の電源電圧が印加されるＰ端子（正極端子）である。電力端子１４は、図３１などに示すように、第１方向ｘについて、導体部１２１を間に挟んで、導体部１２２とは反対側に位置する。電力端子１４は、第１方向ｘについて、２つの電力端子１５の間に位置する。電力端子１４は、導体部１２１から第１方向ｘのｘ１側に延びており、封止部材５０から第１方向ｘのｘ１側に突き出る。図示された例では、電力端子１４は、平板状であるが、屈曲する部分を含んでもよい。

　図３０などに示すように、電力端子１４は、露出部１４１および被覆部１４２を含む。露出部１４１は、電力端子１４のうちの封止部材５０から露出する部位である。電力端子１４について、露出部１４１が先述のＰ端子として用いられる。被覆部１４２は、電力端子１４のうちの封止部材５０に覆われた部位である。電力端子１４において、被覆部１４２が導体部１２１に接合される。

　２つの電力端子１５には、図３０および図３４などに示すように、導通部材３２が接合される。２つの電力端子１５は、導通部材３２を介して、複数の半導体素子２２の主面電極２２２（下アーム回路のソース電極）に導通する。２つの電力端子１５には、電力変換対象となる直流の電源電圧が印加されるＮ端子（負極端子）である。２つの電力端子１５は、第１方向ｘについて、互いに離隔する。２つの電力端子１５の間には、電力端子１４が位置する。２つの電力端子１５はそれぞれ、図３０に示すように、第２方向ｙについて、支持部材１０に対して、電力端子１４と同じ側に位置する。２つの電力端子１５はそれぞれ、主面配線層１２から離れている。２つの電力端子１５はそれぞれ、第１方向ｘに延びており、封止部材５０から第１方向ｘのｘ１側に突き出る。図示された例では、各電力端子１５は、平板状であるが、屈曲する部分を含んでもよい。

　図３０などに示すように、２つの電力端子１５はそれぞれ、露出部１５１および被覆部１５２を含む。露出部１５１は、各電力端子１５のうち、封止部材５０から露出する部位である。各電力端子１５において、露出部１５１が、先述のＮ端子として用いられる。被覆部１５２は、各電力端子１５のうち、封止部材５０に覆われた部位である。各電力端子１５の被覆部１５２に、導通部材３２が接合される。

　２つの電力端子１６はそれぞれ、導体部１２２に接合される。この接合は、何ら限定されず、図示しない導電性接合材（たとえばはんだまたは焼結金属など）による接合でもよいし、レーザ溶接による接合でもよいし、かしめ接合でもよい。２つの電力端子１６はそれぞれ、導体部１２２に支持される。２つの電力端子１６はそれぞれ、導体部１２２を介して、複数の半導体素子２２の裏面電極２２１（下アーム回路のドレイン電極）に導通するとともに、導体部１２２および導通部材３１を介して、複数の半導体素子２１の主面電極２１２（上アーム回路のソース電極）に導通する。２つの電力端子１６から、複数の半導体素子２１および複数の半導体素子２２によって変換された交流電力が出力される。つまり、２つの電力端子１６はそれぞれ、当該交流電力の出力端子である。２つの電力端子１６は、第２方向ｙについて、互いに離隔する。２つの電力端子１６はそれぞれ、図３０などに示すように、第１方向ｘについて、導体部１２２を挟んで、導体部１２１とは反対側に位置する。２つの電力端子１６はそれぞれ、導体部１２２から第１方向ｘのｘ２側に突き出る。図示された例では、各電力端子１６は、平板状であるが、屈曲する部分を含んでもよい。

　図３０などに示すように、２つの電力端子１６はそれぞれ、露出部１６１および被覆部１６２を含む。露出部１６１は、各電力端子１６のうち、封止部材５０から露出する部位である。各電力端子１６において、露出部１６１が、先述の出力端子として用いられる。被覆部１６２は、各電力端子１６のうち、封止部材５０に覆われた部位である。各電力端子１６の被覆部１６２が、導体部１２２に接合される。

　一対の信号基板６０１，６０２は、複数の信号端子１７と、複数の半導体素子２１および複数の半導体素子２２との導電経路の一部を構成している。図３１および図３７などに示すように、信号基板６０１は、第１方向ｘについて、複数の半導体素子２１と、電力端子１４および２つの電力端子１５との間に位置する。信号基板６０１は、図３７などに示すように、導体部１２１に接合されている。図３１および図３７などに示すように、信号基板６０２は、第１方向ｘについて、複数の半導体素子２２と、２つの電力端子１６との間に位置する。信号基板６０２は、図３７などに示すように、導体部１２２に接合されている。一対の信号基板６０１，６０２はそれぞれ、たとえばＤＣＢ基板あるいはＡＭＢ基板である。この例と異なり、一対の信号基板６０１，６０２はそれぞれ、プリント基板でもよい。

　一対の信号基板６０１，６０２はそれぞれ、絶縁層６１、配線層６２、金属層６３および複数のスリーブ６４を有する。一対の信号基板６０１，６０２はそれぞれ、複数のスリーブ６４の各々の一部を除き封止部材５０に覆われている。以下で説明する絶縁層６１、配線層６２、金属層６３および複数のスリーブ６４は、特段の断りがない限り、一対の信号基板６０１，６０２の各々で共通する。

　絶縁層６１は、厚さ方向ｚについて、配線層６２と、金属層６３との間に介在する。絶縁層６１は、たとえばセラミックスで構成されうる。絶縁層６１は、セラミックスの他、絶縁樹脂シートで構成されてもよい。

　図３７に示すように、配線層６２は、絶縁層６１の厚さ方向ｚ上方に位置する。配線層６２の組成は、何ら限定されないが、銅を含みうる。図３１に示すように、配線層６２は、複数の配線部６２１～６２４を含む。複数の配線部６２１～６２４は、互いに離隔する。各配線部６２１～６２４の平面視形状、配置および大きさなどは、図示された例に限定されない。

　図３７に示すように、金属層６３は、厚さ方向ｚについて、絶縁層６１を間に挟んで配線層６２とは反対側に位置する。金属層６３の組成は、何ら限定されないが、銅を含みうる。信号基板６０１の金属層６３は、図示しない接着層により導体部１２１に接合されている。信号基板６０２の金属層６３は、図示しない接着層により導体部１２２に接合されている。これらの接着層は、導電性の有無を問わない材料からなる。これらの接着層は、たとえば、はんだである。

　図３７に示すように、複数のスリーブ６４の各々は、図示しない導電性接合層（たとえばはんだ）により複数の配線層６２のいずれかに接合されている。複数のスリーブ６４は、金属などの導電性材料からなる。複数のスリーブ６４の各々は、厚さ方向ｚに沿って延びる筒状である。複数のスリーブ６４の厚さ方向ｚについての一端（厚さ方向ｚのｚ２側の端縁）は、複数の配線層６２のいずれかに導電接合されている。図３７に示すように、複数のスリーブ６４の厚さ方向ｚについての他端（厚さ方向ｚのｚ１側の端縁）は、封止部材５０から露出している。

　サーミスタ２３は、図３１に示すように、信号基板６０１の２つの配線部６２３に跨って、これらに導通接合されている。サーミスタ２４は、図３１に示すように、信号基板６０２の２つの配線部６２３に跨って、これらの導通接合されている。２つのサーミスタ２３，２４はそれぞれ、たとえばＮＴＣ（Negative Temperature Coefficient）サーミスタである。ＮＴＣサーミスタは、温度上昇に対して緩やかに抵抗が低下する特性を有する。２つのサーミスタ２３，２４は、半導体装置Ａ４０の温度検出用センサとして用いられる。

　複数の信号端子１７（複数の信号端子１７１～１７４～１７７）はそれぞれ、金属ピンにより構成され、図２８および図３７などに示すように、厚さ方向ｚに延びる。複数の信号端子１７は、封止部材５０（後述の樹脂主面５１）から突出している。複数の信号端子１７（複数の信号端子１７１～１７７）は、一対の信号基板６０１，６０２の複数のスリーブ６４に個別に圧入されている。これにより、複数の信号端子１７の各々は、複数のスリーブ６４のいずれかに支持され、且つ、一対の信号基板６０１，６０２の配線層６２のいずれに導通する。複数の信号端子１７１～１７５はそれぞれ、複数の半導体素子２１および複数の半導体素子２２のいずれかに導通する。複数の信号端子１７６，１７７はそれぞれ、複数の半導体素子２１および複数の半導体素子２２のいずれにも導通していない（非導通である）。２つの信号端子１７６は、サーミスタ２３に導通し、２つの信号端子１７７は、サーミスタ２４に導通している。

　信号端子１７１は、図３１から理解されるように、信号基板６０１の配線部６２１に接合されたスリーブ６４に圧入されている。これにより、信号端子１７１は、当該スリーブ６４に支持されるとともに、信号基板６０１の配線部６２１に導通する。信号端子１７１は、複数の半導体素子２１の各主面電極２１３に導通する。信号端子１７１には、各半導体素子２１を駆動するための駆動信号が入力される（ゲート電圧が印加される）。

　信号端子１７２は、図３１から理解されるように、信号基板６０２の配線部６２１に接合されたスリーブ６４に圧入されている。これにより、信号端子１７２は、当該スリーブ６４に支持されるとともに、信号基板６０２の配線部６２１に導通する。信号端子１７２は、複数の半導体素子２２の各主面電極２２３に導通する。信号端子１７２には、各半導体素子２２を駆動するための駆動信号が入力される（ゲート電圧が印加される）。

　信号端子１７３は、図３１などに示すように、第２方向ｙについて信号端子１７１の隣に位置する。信号端子１７３は、図３１から理解されるように、信号基板６０１の配線部６２２に接合されたスリーブ６４に圧入されている。これにより、信号端子１７３は、当該スリーブ６４に支持されるとともに、信号基板６０１の配線部６２２に導通する。信号端子１７３は、複数の半導体素子２１の主面電極２１４に導通する。信号端子１７３には、複数の半導体素子２１の各々の主面電極２１４に流れる電流のうち最大となる電流に対応した電圧が印加される。

　信号端子１７４は、図３１などに示すように、第２方向ｙについて信号端子１７２の隣に位置する。信号端子１７４は、図３１から理解されるように、信号基板６０２の配線部６２２に接合されたスリーブ６４に圧入されている。これにより、信号端子１７４は、当該スリーブ６４に支持されるとともに、信号基板６０２の配線部６２２に導通する。信号端子１７４は、複数の半導体素子２２の主面電極２２４に導通する。信号端子１７４には、複数の半導体素子２２の各々の主面電極２２４に流れる電流のうち最大となる電流に対応した電圧が印加される。

　信号端子１７５は、図３１などに示すように、第２方向ｙについて、信号端子１７３を間に挟んで信号端子１７１とは反対側に位置する。信号端子１７５は、図３１から理解されるように、信号基板６０１の配線部６２５に接合されたスリーブ６４に圧入されている。これにより、信号端子１７５は、当該スリーブ６４に支持されるとともに、信号基板６０１の配線部６２５に導通する。信号端子１７５は、複数の半導体素子２１の裏面電極２１１に導通する。信号端子１７５には、複数の半導体素子２１の各々の裏面電極２１１に流れる電流のうち最大となる電流に対応した電圧が印加される。

　一対の信号端子１７６は、図３１に示すように、第２方向ｙについて、信号端子１７１を間に挟んで信号端子１７３とは反対側に位置する。一対の信号端子１７６は、第２方向ｙについて、互いに隣り合っている。一対の信号端子１７６は、図３１から理解されるように、信号基板６０１の２つの配線部６２３にそれぞれ接合された２つのスリーブ６４に、それぞれ個別に圧入されている。これにより、一対の信号端子１７６は、当該２つのスリーブ６４に個別に支持されるとともに、信号基板６０１の２つの配線部６２３に個別に導通する。一対の信号端子１７６は、サーミスタ２３に導通する。

　一対の信号端子１７７は、図３１に示すように、第２方向ｙについて、信号端子１７２を間に挟んで信号端子１７４とは反対側に位置する、一対の信号端子１７７は、第２方向ｙについて、互いに隣り合っている。一対の信号端子１７７は、図３１から理解されるように、信号基板６０２の２つの配線部６２３にそれぞれ接合された２つのスリーブ６４に、それぞれ個別に圧入されている。これにより、一対の信号端子１７７は、当該２つのスリーブ６４に個別に支持されるとともに、信号基板６０２の２つの配線部６２３に個別に導通する。一対の信号端子１７７は、サーミスタ２４に導通する。

　複数の接続部材４１～４６はそれぞれ、互いに離隔する部位間を電気的に接続する。複数の接続部材４１～４６はそれぞれ、たとえばボンディングワイヤである。この例と異なり、複数の接続部材４１～４６はそれぞれ、金属製の板材でもよい。複数の接続部材４１～４６の各組成は、金（Ａｕ）を含む。複数の接続部材４１～４６の各組成は、銅を含む場合あるいはアルミニウムを含む場合でもよい。なお、図３０、図３４～図３７において、複数の接続部材４１～４６を省略する。

　複数の接続部材４１はそれぞれ、図３１に示すように、対応する半導体素子２１の主面電極２１３と、信号基板６０１の配線部６２４とに導通接合されている。複数の接続部材４５はそれぞれ、信号基板６０１の配線部６２４と信号基板６０１の配線部６２１とに導通接合されている。これにより、信号端子１７１は、複数の半導体素子２１の各主面電極２１３に導通する。

　複数の接続部材４２はそれぞれ、図３１に示すように、対応する半導体素子２２の主面電極２２３と、信号基板６０２の配線部６２４とに導通接合されている。複数の接続部材４６はそれぞれ、信号基板６０２の配線部６２４と信号基板６０２の配線部６２１とに導通接合されている。これにより、信号端子１７２は、複数の半導体素子２２の各主面電極２２３に導通する。

　複数の接続部材４３はそれぞれ、図３１に示すように、対応する半導体素子２１の主面電極２１４と、信号基板６０１の配線部６２２とに導通接合されている。これにより、信号端子１７３は、複数の半導体素子２１の各主面電極２１４に導通する。なお、各半導体素子２１が２つの主面電極２１４のいずれも含んでいない場合、複数の接続部材４３はそれぞれ、対応する半導体素子２１の主面電極２１２に接合される。

　複数の接続部材４４はそれぞれ、図３１に示すように、対応する半導体素子２２の主面電極２２４と、信号基板６０２の配線部６２２とに導通接合されている。これにより、信号端子１７４は、複数の半導体素子２２の各主面電極２２４に導通する。なお、各半導体素子２２が２つの主面電極２２４のいずれも含んでいない場合、複数の接続部材４４はそれぞれ、対応する半導体素子２２の主面電極２２２に接合される。

　接続部材４６は、図３１に示すように、信号基板６０１の配線部６２５と、導体部１２１とに導通接合されている。これにより、信号端子１７５は、導体部１２１を介して、複数の半導体素子２１の裏面電極２１１に導通する。

　導通部材３１は、図３１などに示すように、複数の半導体素子２１の各主面電極２１２と、支持部材１０の導体部１２２とに接合されている。導通部材３１を介して、複数の半導体素子２１の各主面電極２１２は、導体部１２２に導通する。導通部材３１は、たとえば金属製の板材（金属クリップ）である。導通部材３１の組成は、たとえば銅を含みうるが、これに限定されない。図３１などに示すように、導通部材３１は、本体部３１１および複数の接合部３１２，３１３を有する。

　本体部３１１は、導通部材３１の主要部をなしている。図４に示すように、本体部３１１は、第１方向ｘに延びている。図３１などに示すように、本体部３１１は、２つの導体部１２１，１２２の間を跨いでいる。図３１などに示すように、本体部３１１には、複数の貫通孔３１１ａが形成されている。複数の貫通孔３１１ａは、本体部３１１を厚さ方向ｚに貫通する。複数の貫通孔３１１ａは、平面視において、２つの導体部１２１，１２２の間に重なる。これにより、封止部材５０の形成時において、本体部３１１の厚さ方向ｚ下方への封止部材５０の流入が良好となる。

　図３１などに示すように、複数の接合部３１２は、複数の半導体素子２１の主面電極２１２にそれぞれ個別に接合されている。複数の接合部３１２の各々は、複数の半導体素子２１のいずれかの主面電極２１２に対向する。平面視において、各接合部３１２は、本体部３１１から第２方向ｙのｙ２側に延びる。図示された例において、複数の接合部３１２は、本体部３１１から二股に分かれているが、二股に分かれていなくてもよい。各接合部３１２の先端（本体部３１１に繋がる側と反対側の端部）は、厚さ方向ｚについて、本体部３１１よりも厚さ方向ｚ下方（厚さ方向ｚのｚ２側）に位置する。各接合部３１２の基端（本体部３１１に繋がる側の端部）は、互いに厚さ方向ｚの位置が異なる各接合部３１２の先端と本体部３１１とを繋ぐように、厚さ方向ｚに屈曲している。

　図３１などに示すように、複数の接合部３１３は、導体部１２２に接合されている。複数の接合部３１３は、導体部１２２に対向している。平面視において、各接合部３１３は、本体部３１１から第２方向ｙのｙ１側に延びる。各接合部３１３の先端（本体部３１１に繋がる側と反対側の端部）は、厚さ方向ｚについて、本体部３１１よりも厚さ方向ｚ下方（厚さ方向ｚのｚ２側）に位置する。各接合部３１３の基端（本体部３１１に繋がる側の端部）は、互いに厚さ方向ｚの位置が異なる各接合部３１３の先端と本体部３１１とを繋ぐように、厚さ方向ｚに屈曲している。

　図示された例と異なる構成において、半導体装置Ａ４０（機能アセンブリＡＳＳＹ４）は、半導体装置Ａ１０（機能アセンブリＡＳＳＹ１）と同様に、各々が平面視帯状の複数の導通部材３１を備え、当該複数の導通部材３１によって、各半導体素子２１の主面電極２１２と導体部１２２とを電気的に接続してもよい。

　機能アセンブリＡＳＳＹ４は、図３５に示すように、導電性接合層３３をさらに備える。導電性接合層３３は、複数の半導体素子２１の主面電極２１２と、複数の接合部３１２との間に介在している。導電性接合層３３は、複数の半導体素子２１の主面電極２１２と、複数の接合部３１２とを導電接合する。導電性接合層３３は、たとえばはんだである。この他、導電性接合層３３は、金属粒子の焼結体を含むものでもよい。

　機能アセンブリＡＳＳＹ４は、図３４に示すように、導電性接合層３４をさらに備える。導電性接合層３４は、導体部１２２と接合部３１３との間に介在している。導電性接合層３４は、導体部１２２と接合部３１３とを導電接合する。導電性接合層３４は、たとえばはんだである。この他、導電性接合層３４は、金属粒子の焼結体を含むものでもよい。

　導通部材３２は、図３０などに示すように、複数の半導体素子２２の主面電極２２２（ソース電極）と、２つの電力端子１５とに導電接合されている。これにより、導通部材３２を介して、複数の半導体素子２２の主面電極２２２は、２つの電力端子１５に導通する。導通部材３２は、たとえば金属製の板材（金属クリップ）である。導通部材３２の組成は、たとえば銅を含みうるが、これに限定されない。図３０などに示すように、導通部材３２は、２つの本体部３２１、複数の接合部３２２、複数の接合部３２４、複数の中間部３２６および横梁部３２７を含む。

　図３０に示すように、２つの本体部３２１は、第２方向ｙについて互いに離隔する。２つの本体部３２１はそれぞれ、第１方向ｘに延びている。図３４および図３９などに示すように、２つの本体部３２１はそれぞれ、主面配線層１２の上面に対して、平行に配置されている。厚さ方向ｚについて、２つの本体部３２１は、導通部材３１の本体部３１１よりも、主面配線層１２（２つの導体部１２１，１２２）から離れている。２つの本体部３２１はそれぞれ、平面視において、導体部１２１に交差する。つまり、２つの本体部３２１はそれぞれ、平面視において、導体部１２１の第１方向ｘのｘ１側の端縁から第１方向ｘのｘ２側の端縁まで延びる。

　図３０に示すように、複数の中間部３２６は、第２方向ｙについて、互いに離隔するとともに、第２方向ｙについて、２つの本体部３２１の間に位置する。複数の中間部３２６は、第１方向ｘに延びている。複数の中間部３２６の各々の第１方向ｘの寸法は、２つの本体部３２１の各々の第１方向ｘの寸法よりも小さい。

　図３０に示すように、複数の接合部３２２は、複数の半導体素子２２の主面電極２２２に個別に接合されている。複数の接合部３２２の各々は、複数の半導体素子２２のいずれかの主面電極２２２に対向している。平面視において、複数の接合部３２２は、複数の中間部３２６から第２方向ｙに延びる。各接合部３２２の先端（中間部３２６に繋がる側と反対側の端部）は、厚さ方向ｚについて、中間部３２６よりも厚さ方向ｚ下方（厚さ方向ｚのｚ２側）に位置する。各接合部３２２の基端（中間部３２６に繋がる側の端部）は、互いに厚さ方向ｚの位置が異なる各接合部３２２の先端と各中間部３２６とを繋ぐように、厚さ方向ｚに屈曲している。

　図３０および図３４に示すように、一対の接合部３２４は、２つの電力端子１５にそれぞれ個別に接合されている。当該接合は、たとえばはんだ接合である。この他、金属粒子の焼結体を含む接合材による接合でもよい。一対の接合部３２４はそれぞれ、２つの電力端子１５の対応する１つに対向する。

　図３０に示すように、横梁部３２７は、第２方向ｙについて、２つの本体部３２１の間に位置する。横梁部３２７は、２つの本体部３２１の各々から第２方向ｙに延びる。横梁部３２７は、図３０から理解されるように、平面視において、導通部材３１の複数の接合部３１２に重なる。複数の中間部３２６はそれぞれ、横梁部３２７から第１方向ｘのｘ２側に向かって延びる。

　機能アセンブリＡＳＳＹ４は、図３６に示すように、複数の導電性接合層３５をさらに備える。複数の導電性接合層３５は、複数の半導体素子２２の主面電極２２２と、複数の接合部３２２との間にそれぞれ個別に介在している。複数の導電性接合層３５は、各半導体素子２２の主面電極２２２と、各接合部３２２とを導電接合する。複数の導電性接合層３５はそれぞれ、たとえばはんだである。この他、複数の導電性接合層３５はそれぞれ、金属粒子の焼結体を含むものでもよい。

　機能アセンブリＡＳＳＹ４は、図３４に示すように、２つの導電性接合層３６をさらに備える。２つの導電性接合層３６は、導通部材３２の２つの本体部３２１と、２つの電力端子１５との間にそれぞれ個別に介在している。２つの導電性接合層３６は、各本体部３２１と各電力端子１５とを導電接合する。２つの導電性接合層３６はそれぞれ、たとえばはんだである。この他、２つの導電性接合層３５はそれぞれ、金属粒子の焼結体を含むものでもよい。

　封止部材５０は、機能アセンブリＡＳＳＹ４に接する。封止部材５０は、機能アセンブリＡＳＳＹ４を部分的に覆う。封止部材５０は、支持部材１０（裏面配線層１３の下面を除く）を覆う。封止部材５０は、複数の半導体素子２１および複数の半導体素子２２を覆う。封止部材５０は、２つの導通部材３１，３２を覆う。封止部材５０は、複数の接続部材４１～４６を覆う。封止部材５０は、複数の電力端子１４～１６の各々の一部と、複数の信号端子１７（複数の信号端子１７１～１７７）の各々の一部とを覆う。

　半導体装置Ａ４０の封止部材５０は、半導体装置Ａ１０の封止部材５０と同様に、樹脂主面５１、樹脂裏面５２および複数の樹脂側面５３１～５３４を有する。電力端子１４および２つの電力端子１５はそれぞれ、樹脂側面５３１から突き出ており、２つの電力端子１６は、樹脂側面５３２から突き出ている。複数の信号端子１７（複数の信号端子１７１～１７７）は、樹脂主面５１から突き出ている。支持部材１０の裏面配線層１３の下面は、樹脂裏面５２から露出する。

　図２９などに示すように、半導体装置Ａ４０の封止部材５０は、２つの凹部５５を有する。２つの凹部５５はそれぞれ、樹脂側面５３１から第１方向ｘに向けて凹んでいる。２つの凹部５５はそれぞれ、厚さ方向ｚについて、樹脂主面５１から樹脂裏面５２に至る。図２９などに示すように、２つの凹部５５は、電力端子１４の第２方向ｙの両側に位置する。２つの凹部５５はそれぞれ、電力端子１４と２つの電力端子１５との間にそれぞれ個別に配置される。２つの凹部５５により、各電力端子１５と電力端子１４との封止部材５０（樹脂側面５３１）に沿う沿面距離を大きくできるので、電力端子１４と各電力端子１５との絶縁耐圧を向上できる。なお、封止部材５０は、２つの凹部５５を有していなくてもよい。

　半導体装置Ａ４０の封止部材５０は、半導体装置Ａ１０の封止部材５０と同様に、被覆部５０１および封止部５０２を含む。被覆部５０１は、機能アセンブリＡＳＳＹ４のうちの封止部５０２に対向する表面の全体を覆う。図３４～図３９に示すように、被覆部５０１は、複数の半導体素子２１および複数の半導体素子２２を覆う。被覆部５０１は、支持部材１０の一部（絶縁基板１１の上面のうちの主面配線層１２から露出する領域および主面配線層１２のうち他の部材が接合されていない領域）を覆う。被覆部５０１は、各導通部材３１，３２の上面（厚さ方向ｚ上方を向く面）を覆う。被覆部５０１は、複数の接続部材４１～４６を覆う。被覆部５０１は、２つの信号基板６０１，６０２の上面（厚さ方向ｚ上方を向く面）を覆う。

　半導体装置Ａ４０では、図３７から理解されるように、各信号端子１７（各信号端子１７１～１７７）が、樹脂主面５１から突き出ており、当該樹脂主面５１のうち、各信号端子１７が突き出た領域を、バリア部材７０（保護部７１）が覆っている。これは、機能アセンブリＡＳＳＹ４と各信号端子１７との界面における露出端部８０Ｄが、樹脂主面５１に配置されているからである。

　半導体装置Ａ４０では、半導体装置Ａ１０と同様に、バリア部材７０は、機能アセンブリＡＳＳＹ４と封止部材５０との界面のうちの各露出端部８０Ａ～８０Ｄの少なくとも一部を覆う。したがって、半導体装置Ａ４０は、半導体装置Ａ１０と同様に、各露出端部８０Ａ～８０Ｄからの液体（たとえば水）や気体の侵入を、バリア部材７０によって防ぐことができる。つまり、半導体装置Ａ４０は、半導体装置Ａ１０と同様に、機能アセンブリＡＳＳＹ４の劣化を抑制して、動作不良を抑制できる。その他、半導体装置Ａ４０は、他の半導体装置Ａ１０，Ａ２０，Ａ３０と共通する構成により、当該半導体装置Ａ１０，Ａ２０，Ａ３０と同様の効果を奏する。

　第５実施形態：
　図４０～図４６は、第５実施形態にかかる半導体装置Ａ５０を示している。半導体装置Ａ５０は、半導体装置Ａ１０と比較して、次の点で異なる。それは、半導体装置Ａ５０は、ＴＯ（Transistor Outline）型のパッケージ構造である点である。半導体装置Ａ５０は、機能アセンブリＡＳＳＹ１の代わりに、機能アセンブリＡＳＳＹ５を備える。つまり、半導体装置Ａ５０は、機能アセンブリＡＳＳＹ５、封止部材５０およびバリア部材７０を備える。機能アセンブリＡＳＳＹ５は、支持部材９０、複数のリード９１，９２，９３、半導体素子２１、導電性接合層２１９および２つの接続部材４１，４２を備える。この構成と異なる例において、機能アセンブリＡＳＳＹ５は、２つ以上の半導体素子２１を備えていてもよいし、４つ以上のリードを備えていてもよいし、３つ以上の接続部材を備えていてもよい。

　本実施形態では、半導体装置Ａ５０がＴＯ型のパッケージ形式である場合について、説明するが、半導体装置Ａ５０のパッケージ形式は、ＴＯ型に限定されず、たとえば、ＳＯＰ（Small Outline Package）型、ＳＯＪ（Small Outline J-leaded package）型、ＳＯＮ（Small Outline Non-leaded package）型、ＱＦＰ（Quad Flat Package）型、ＱＦＪ（Quad Flat J-leaded package）型、ＱＦＮ（Quad Flat Non-leaded package）型、および、ＢＧＡ（Ball Grid Array）型など、様々なパッケージ形式に適用されうる。半導体装置Ａ５０は、たとえばインバータなどの電力変換回路に用いられるが、半導体装置Ａ５０の使用例は、電力変換回路に限定されない。

　支持部材９０には、図４１および図４３～図４６に示すように、半導体素子２１が搭載される。支持部材９０は、半導体素子２１を支持するダイパッドである。支持部材９０は、３つのリード９１，９２，９３とともに、同一のリードフレームから得られる。当該リードフレームは、銅（Ｃｕ）、または銅合金である。このため、支持部材９０は、３つのリード９１，９２，９３の各々の組成は、銅を含む。

　図４３～図４６に示すように、支持部材９０は、主面９０１および裏面９０２を有する。主面９０１は、厚さ方向ｚについて、半導体素子２１に対向する側を向く。主面９０１は、一部を除き、封止部材５０に覆われている。裏面９０２は、厚さ方向ｚについて主面９０１とは反対側を向く。裏面９０２には、たとえば錫（Ｓｎ）めっき（図示略）が施されている。裏面９０２は、封止部材５０から露出している。

　図４１などに示すように、支持部材９０は、第１部９０Ａと、第１部９０Ａにつながる第２部９０Ｂとを有する。厚さ方向ｚに見て、第２部９０Ｂは、第１部９０Ａよりも第２方向ｙのｙ１側（各リード９１～９３が位置する側と反対側）に位置する。第２部９０Ｂは、封止部材５０に覆われている。第１部９０Ａは、裏面９０２を含む。第２部９０Ｂには、貫通部９０３が設けられている。貫通部９０３は、厚さ方向ｚに第２部９０Ｂを貫通している。貫通部９０３は、厚さ方向ｚに見て円形状である。半導体装置Ａ５０においては、第１部９０Ａの厚さ方向ｚについての第１寸法ｔ１は、第２部９０Ｂの厚さ方向ｚについての第２寸法ｔ２よりも大きい。半導体装置Ａ５０においては、第２部９０Ｂの第２方向ｙの寸法は、裏面９０２の第２方向ｙの寸法よりも大きい。

　主面９０１は、支持面９０１０を有する。支持面９０１０は、厚さ方向ｚについて半導体素子２１に対向する。半導体素子２１は、支持面９０１０に搭載される。支持面９０１０は、第１部９０Ａの主面９０１に相当する。図９および図１０に示すように、支持面９０１０は、導電性接合層２１９に接する当接領域９０１１と、導電性接合層２１９に接していない非当接領域９０１２とを有する。平面視において、非当接領域９０１２は、当接領域９０１１を囲む。

　リード９１は、図４１などに示すように、第２方向ｙに延びる部分を含むとともに、支持部材９０に繋がっている。これにより、リード９１は、半導体素子２１の裏面電極２１１に導通している。したがって、リード９１は、半導体装置Ａ５０のドレイン端子に相当する。リード９１は、第２方向ｙについて第１部９０Ａを基準としての第２部９０Ｂとは反対側に位置する。

　図４１などに示すように、リード９１は、被覆部９１１および露出部９１２を含む。被覆部９１１は、支持部材９０の第１部９０Ａにつながり、かつ封止部材５０に覆われている。第２方向ｙに見て、被覆部９１１は、屈曲している。露出部９１２は、被覆部９１１につながり、かつ封止部材５０から露出している。露出部９１２は、第２方向ｙについて支持部材９０が位置する側とは反対側に封止部材５０から突出している。図示された例では露出部９３２は、真っ直ぐに延びているが、一部が屈曲していてもよい。露出部９１２の表面には、たとえば錫めっきが施されている。

　リード９２は、図４１などに示すように、支持部材９０から離れて位置する。リード９２は、第２方向ｙに延びている。半導体装置Ａ５０において、リード９２は、支持部材９０から離隔する配線部である。リード９２は、接続部材４１を介して、半導体素子２１の主面電極２１２に導通している。したがって、リード９２は、半導体装置Ａ５０のソース端子に相当する。リード９２は、第１方向ｘについてリード９１の隣に位置する。

　図４１などに示すように、リード９２は、被覆部９２１、露出部９２２および接合面９２３を有する。被覆部９２１は、封止部材５０に覆われている。露出部９２２は、被覆部９２１につながり、かつ封止部材５０から露出している。露出部９２２は、第２方向ｙについて支持部材９０が位置する側とは反対側に封止部材５０から突出している。図示された例では露出部９２２は、真っ直ぐに延びているが、一部が屈曲していてもよい。露出部９２２の表面には、たとえば錫めっきが施されている。接合面９２３は、厚さ方向ｚについて支持部材９０の主面９０１と同じ側を向く。接合面９２３は、被覆部９２１の一部に含まれる。接合面９２３は、主面９０１よりも厚さ方向ｚについて半導体素子２１が位置する側に位置する。

　リード９３は、図４１などに示すように、支持部材１０から離れて位置する。リード９３は、第２方向ｙに延びている。半導体装置Ａ４１において、リード９３は、支持部材１０から離隔する配線部である。リード９３は、半導体素子２１の主面電極２１３に導通している。したがって、リード９３は、半導体装置Ａ４１のゲート端子に相当する。リード９３は、第１方向ｘについてリード９１を基準としてリード９２とは反対側に位置する。

　図４１などに示すように、リード９３は、被覆部９３１、露出部９３２および接合面９３３を有する。被覆部９３１は、封止部材５０に覆われている。露出部９３２は、被覆部９３１につながり、かつ封止部材５０から露出している。露出部９３２は、第２方向ｙについて支持部材９０が位置する側とは反対側に封止部材５０から突出している。図示された例では露出部９３２は、真っ直ぐに延びているが、一部が屈曲していてもよい。露出部９３２の表面には、たとえば錫めっきが施されている。接合面９３３は、厚さ方向ｚについて支持部材９０の主面９０１と同じ側を向く。接合面９３３は、被覆部９３１の一部に含まれる。厚さ方向ｚについて、接合面９３３の位置は、リード９２の接合面９２３の位置と同一である。

　図４１などに示すように、リード９１、リード９２およびリード９３は、第１方向ｘに沿って配列されている。リード９１の露出部９１２、リード９２の露出部９２２、および、リード９３の露出部９３２は、後述する封止部材５０の樹脂裏面５２からの高さはいずれも等しい。

　半導体装置Ａ５０では、半導体素子２１は、導電性接合層２１９により、支持部材９０に接合されている。半導体素子２１の裏面電極２１１は、導電性接合層２１９を介して、支持部材９０の支持面９０１０に導通接合されている。図示された例では、導電性接合層２１９の全体が、厚さ方向ｚについて、半導体素子２１と支持部材９０との間に位置する。この例と異なり、導電性接合層２１９の一部は、半導体素子２１の各素子側面２１ｃを覆うように構成されていてもよい。

　図４４に示すように、導電性接合層２１９は、第１面２１９１、第２面２１９２および第３面２１９３を有する。第１面２１９１は、厚さ方向ｚ上方を向き、半導体素子２１に対向する。第１面２１９１は、半導体素子２１に接する。第２面２１９２は、厚さ方向ｚ下方を向き、支持部材９０に対向する。第２面２１９２は、支持部材９０に接する。平面視において、第２面２１９２の面積は、第１面２１９１の面積よりも大である。第３面２１９３は、厚さ方向ｚ上方を向き、第１面２１９１と第２面２１９２とに繋がる。第３面２１９３は、封止部材５０（半導体装置Ａ５０では後述の被覆部５０１）に接する。本実施形態では、第３面２１９３は、第１面２１９１および第２面２１９２の各々に対して傾斜する。第３面２１９３は、第１面２１９１に繋がる側から第２面２１９２に繋がる側に向けて、厚さ方向ｚに直交する断面の面積が大きくなるように傾斜する。

　図４２に示すように、導電性接合層２１９は、たとえば平面視矩形状である。この例において、導電性接合層２１９の周縁２１９ａは、平面視形状である。また、平面視において、導電性接合層２１９は、４つの角部２１９ｂを有する。４つの角部２１９ｂは、平面視における導電性接合層２１９の四隅に相当する。４つの角部２１９ｂはそれぞれ、平面視において湾曲していてよい。

　半導体装置Ａ５０では、接続部材４１は、図４１などに示すように、半導体素子２１の主面電極２１２とリード９２の接合面９２３とに導電接合されている。これにより、リード９２は、主面電極２１２に導通している。図４３に示すように、接続部材４１は、２つの接合部４１１，４１２および中間部４１３を有する。接合部４１１は、接続部材４１の一端に位置するとともに、主面電極２１２に接合されている。接合部４１２は、接続部材４１の他端に位置するとともに、接合面９２３に接合されている。中間部４１３は、２つの接合部４１１，４１２の間に介在し、２つの接合部４１１，４１２に繋がる。接続部材４１がボンディングワイヤである例において、中間部４１３は、ループ部である。図示された例では、接続部材４１の太さ（ワイヤ径）は、接続部材４２の太さ（ワイヤ径）よりも大きいが、これに限定されない。

　半導体装置Ａ５０では、接続部材４２は、図４１に示すように、半導体素子２１の主面電極２１３と、リード９３の接合面９３３とに導通接合されている。これにより、リード９３は、主面電極２１３に導通している。図７に示すように、接続部材４２は、２つの接合部４２１，４２２および中間部４２３を有する。接合部４２１は、接続部材４２の一端に位置するとともに、主面電極２１３に接合されている。接合部４２２は、接続部材４２の他端に位置するとともに、接合面９３３に接合されている。中間部４２３は、２つの接合部４２１，４２２の間に介在し、２つの接合部４２１，４２２に繋がる。接続部材４２がボンディングワイヤである例において、中間部４２３は、ループ部である。

　半導体装置Ａ５０の封止部材５０は、半導体装置Ａ１０の封止部材５０と同様に、樹脂主面５１、樹脂裏面５２および複数の樹脂側面５３１～５３４を有する。３つのリード９１～９３はそれぞれ、樹脂側面５３４から突き出ている。

　図４０および図４１などに示すように、半導体装置Ａ５０の封止部材５０は、２つの開口５７を有する。図４１に示すように、２つの開口５７は、第１方向ｘについて互いに離れている。２つの開口５７の各々は、樹脂主面５１と、２つの樹脂側面５３３，５３４のいずれかとの双方から封止部材５０の内方に向けて凹んでいる。２つの開口５７の各々から、支持部材９０の第２部９０Ｂにおける主面９０１の一部が露出している。

　図４０、図４１および図４６に示すように、半導体装置Ａ５０の封止部材５０は、取付部５８を有する。取付部５８は、樹脂主面５１から樹脂裏面５２に至って厚さ方向ｚに貫通する。図４１に示すように、平面視において、取付部５８は、支持部材９０の第２部９０Ｂの貫通部９０３に囲まれている。すなわち、平面視において、取付部５８は、貫通部９０３に内包されている。

　図４６に示すように、半導体装置Ａ５０の封止部材５０は、樹脂主面５１および樹脂裏面５２に繋がり、且つ、取付部５８を規定する内周面５８１を有する。取付部５８は、内周面５８１と樹脂主面５１との境界である第１孔縁５８Ａと、内周面５８１と樹脂裏面５２との境界である第２孔縁５８Ｂとを含む。図４６に示すように、平面視において、第１孔縁５８Ａは、第２孔縁５８Ｂを囲んでいる。

　図４３、図４５および図４６に示すように、支持部材９０の第２部９０Ｂの厚さ方向ｚについての第２寸法ｔ２と、樹脂裏面５２から第２部９０Ｂまでに至る封止部材５０の部分の厚さ方向ｚについての第３寸法ｔ３とは、互いに異なる。第２寸法ｔ２は、第３寸法ｔ３よりも大きい。

　半導体装置Ａ５０の被覆部５０１は、支持面９０１０の厚さ方向ｚ上方に位置する。本実施形態では、被覆部５０１は、支持面９０１０の非当接領域９０１２、導電性接合層２１９の第３面２１９３、および、半導体素子２１を覆う。特に、被覆部５０１は、第２部９０Ｂにおける主面９０１の全体を覆う。なお、先述の通り、本開示での「全面を覆う」とは、特段の断りがない限り、ある面の全体を厳密に覆っている場合に限定されず、製造上の精度などにより、覆いきれない部分を含んでいてもよい。たとえば、図３および図７に示す例では、主面９０１のうちの、平面視における開口５７の周縁より少し内方の部分は、被覆部５０１に覆われていない。また、被覆部５０１は、導電性接合層２１９の全体を覆う。図４２に示すように、被覆部５０１は、導電性接合層２１９の周縁２１９ａを全周に渡って覆っている。このため、被覆部５０１は、平面視における導電性接合層２１９の四隅（４つの角部２１９ｂ）を覆う。また、被覆部５０１は、図４３～図４５に示すように、接続部材４１の接合部４１１の一部および接続部材４２の接合部４２１の一部をそれぞれ覆う。

　封止部５０２は、被覆部５０１の厚さ方向ｚ上方に位置する。封止部５０２は、支持部材９０（裏面９０２を除く）と、複数のリード９１～９３の各々の一部（各被覆部９１１，９２１，９３１）と、２つの接続部材４１，４２と、半導体素子２１と、導電性接合層２１９とを覆う。封止部５０２の厚さは、被覆部５０１の厚さよりも大きい。

　図４４に示す被覆部５０１の厚さｔ５０１（厚さ方向ｚの寸法）と、図４４に示す封止部材５０の主面９０１から樹脂主面５１までの厚さｔ５０とは、たとえば１：４０であるが、この比率は、何ら限定されない。本実施形態では、被覆部５０１の厚さｔ５０１は、たとえば０．１ｍｍ以上０．２ｍｍ以下であり、封止部材５０の主面９０１から樹脂主面５１までの厚さｔ５０は、たとえば４ｍｍ程度である。被覆部５０１の厚さｔ５０１と、厚さｔ５０とは、上記した例に限定されない。この被覆部５０１の厚さｔ５０１（厚さ方向ｚの寸法）は、たとえば、導電性接合層２１９の厚さ（厚さ方向ｚの寸法）と同程度である。このことは、先述の半導体装置Ａ１０においても同様であってもよい。

　半導体装置Ａ５０では、露出端部８０Ａは、図４１および図４６に示すように、機能アセンブリＡＳＳＹ５のうちのリード９１の各表面（上面、下面および側面）と、封止部材５０との界面において外部に露出する部分である。リード９１が、樹脂側面５３４から突き出る例において、露出端部８０Ａは、樹脂側面５３４に位置する。

　半導体装置Ａ５０では、露出端部８０Ｂは、図４１および図４３に示すように、機能アセンブリＡＳＳＹ５のうちのリード９２の各表面（上面、下面および側面）と、封止部材５０との界面において外部に露出する部分である。リード９２が樹脂側面５３４から突き出る例において、露出端部８０Ｂは、樹脂側面５３４に位置する。

　半導体装置Ａ５０では、露出端部８０Ｃは、図４１および図４５に示すように、機能アセンブリＡＳＳＹ５のうちのリード９３の各表面（上面、下面および側面）と、封止部材５０との界面において外部に露出する部分である。リード９３が樹脂側面５３４から突き出る例において、露出端部８０Ｃは、樹脂側面５３４に位置する。

　半導体装置Ａ５０では、露出端部８０Ｄは、図４５に示すように、機能アセンブリＡＳＳＹ５のうちの支持部材９０（第２部９０Ｂ）と、封止部材５０との界面において外部に露出する部分である。

　半導体装置Ａ５０の作用および効果は、次の通りである。

　半導体装置Ａ５０では、半導体装置Ａ１０と同様に、バリア部材７０は、機能アセンブリＡＳＳＹ５と封止部材５０との界面のうちの各露出端部８０Ａ～８０Ｄの少なくとも一部を覆う。したがって、半導体装置Ａ５０は、半導体装置Ａ１０と同様に、各露出端部８０Ａ～８０Ｄからの液体（たとえば水）や気体の侵入を、バリア部材７０によって防ぐことができる。つまり、半導体装置Ａ５０は、半導体装置Ａ１０と同様に、機能アセンブリＡＳＳＹ５の劣化を抑制して、動作不良を抑制できる。その他、半導体装置Ａ５０は、他の半導体装置Ａ１０，Ａ２０，Ａ３０，Ａ４０と共通する構成により、当該半導体装置Ａ１０，Ａ２０，Ａ３０，Ａ４０と同様の効果を奏する。

　半導体装置Ａ５０では、被覆部５０１は、導電性接合層２１９の第３面２１９３の全体を覆う。封止部材５０の剥離は、導電性接合層２１９と封止部材５０との界面において発生しうる。したがって、半導体装置Ａ１０では、導電性接合層２１９の第３面２１９３の全体が被覆部５０１で覆われていることで、封止部材５０の剥離を抑制する効果をさらに高めることができる。

　半導体装置Ａ５０では、被覆部５０１は、非当接領域９０１２の全体を覆う。封止部材５０の剥離は、封止部材５０と導電性接合層２１９との界面の次に、封止部材５０と支持部材９０との界面において発生しうる。したがって、半導体装置Ａ５０では、非当接領域９０１２の全体が被覆部５０１で覆われていることで、封止部材５０の剥離を抑制する効果をさらに高めることができる。

　図４７は、第５実施形態の第１変形例にかかる半導体装置Ａ５１を示している。半導体装置Ａ５１は、半導体装置Ａ５０と比較して、被覆部５０１の形成範囲で異なる。半導体装置Ａ５１では、封止部材５０の各開口５７から支持部材９０の一部が露出していたが、半導体装置Ａ５１では、この露出していた部分が、被覆部５０１で覆われている。

　以上のように構成された半導体装置Ａ５１であっても、半導体装置Ａ５０と同様の効果を奏する。さらに、半導体装置Ａ５１では、封止部材５０の各開口５７において、支持部材９０が露出していない。これにより、半導体装置Ａ５１は、半導体装置Ａ５０よりも意図せぬ短絡を抑制できる。

　上記第１実施形態では、被覆部５０１は、支持部材９０の主面９０１全体（第１部９０Ａにおける主面９０１および第２部９０Ｂにおける主面９０１）を覆う例を示したが、この例と異なり、第２部９０Ｂにおける主面９０１は、被覆部５０１に覆われていなくてよい（封止部５０２に接していてよい）。半導体素子２１は、第１部９０Ａに接合されており、第１部９０Ａの下面（裏面９０２）は、封止部材５０から露出している。この構成では、半導体素子２１からの熱は、第１部９０Ａの下面（裏面９０２）から放出され、第２部９０Ｂへの熱の伝達は、低減される。つまり、第２部９０Ｂにおいて、封止部材５０への熱負荷が小さくなるので、封止部材５０の剥離は低減される。このような観点から、被覆部５０１は、第２部９０Ｂにおける主面９０１を覆っていなくてよい。この場合、被覆部５０１の形成範囲を小さくできるので、先述の支持部材９０の反り変形を抑制する上で好ましい。

　図４８～図５０は、第５実施形態の第２変形例にかかる半導体装置Ａ５２を示している。半導体装置Ａ５２は、半導体装置Ａ５０と比較して、次の点で異なる。それは、被覆部５０１は、半導体素子２１の素子主面２１ａを覆っていない点である。

　半導体装置Ａ５２では、被覆部５０１は、開口５０１Ａを有する。開口５０１Ａは、被覆部５０１の上面（厚さ方向ｚ上方を向く面）から被覆部５０１の下面（厚さ方向ｚ下方を向く面）に至って厚さ方向ｚに貫通する。半導体装置Ａ５２では、開口５０１Ａは、半導体素子２１の各素子側面２１ｃに沿って形成されており、各素子側面２１ｃの一部ずつ（厚さ方向ｚ下方側の部分）は、被覆部５０１に覆われている。半導体素子２１（素子主面２１ａ）は、当該開口５０１Ａから露出する。このように、半導体素子２１の素子主面２１ａが、被覆部５０１から露出していることから、半導体装置Ａ５２では、被覆部５０１の形成後に、２つの接続部材４１，４２を接続することが可能である。なお、半導体装置Ａ５２においても、半導体装置Ａ５０と同様に、被覆部５０１は、支持面９０１０の非当接領域９０１２の全面を覆う。

　半導体装置Ａ５２においても、半導体装置Ａ５０と同様に、封止部材５０は、被覆部５０１および封止部５０２を含み、被覆部５０１の塑性ひずみ域は、封止部５０２の塑性ひずみ域よりも大きい。したがって、半導体装置Ａ５２は、半導体装置Ａ５０と同様に、熱負荷による封止部材５０の剥離を抑制できる。その他、半導体装置Ａ５２は、他の半導体装置Ａ５０，Ａ５１と共通する構成により、当該半導体装置Ａ５０，Ａ５１と同様の効果を奏する。

　図５１～図５３は、第５実施形態の第３変形例にかかる半導体装置Ａ５３を示している。半導体装置Ａ５３は、半導体装置Ａ５２と比較して、次の点で異なる。それは、開口５０１Ａにおいて、導電性接合層２１９の第３面２１９３の一部が露出する点である。

　半導体装置Ａ５３では、平面視において、半導体素子２１の周縁（複数の素子側面２１ｃ）は、開口５０１Ａに内包されている。これにより、第３面２１９３の一部（半導体素子２１寄りの部分）は、被覆部５０１から露出する。

　以上のように構成された半導体装置Ａ５３であっても、半導体装置Ａ５２と同様の効果を奏する。半導体装置Ａ５３から理解されるように、本開示の半導体装置において、被覆部５０１は、半導体素子２１に接していてもよいし、接していなくてもよい。ただし、封止部５０２と導電性接合層２１９との接触面積を小さくする上では、半導体装置Ａ５３よりも半導体装置Ａ５２の方が好ましい。

　半導体装置Ａ５３では、図５３に示すように、被覆部５０１は、第３面２１９３に沿って、徐々に厚さが変わる例を示したが、この例と異なり、図５４に示すように、被覆部５０１の厚さは、一様であってもよい。

　図５５および図５６は、第５実施形態の第４変形例にかかる半導体装置Ａ５４を示している。半導体装置Ａ５４は、半導体装置Ａ５３と比較して、次の点で異なる。それは、被覆部５０１は、平面視において環状に形成されている点である。

　半導体装置Ａ５４では、被覆部５０１は、平面視において、周縁２１９ａの全周に重なる。平面視において、被覆部５０１の外周縁は、導電性接合層２１９の周縁２１９ａよりも外方に位置する。図示された例では、周縁２１９ａは矩形であることから、被覆部５０１は、矩形環状である。なお、被覆部５０１は、平面視において周縁２１９ａの全周に重なる形状であれば、矩形環状に限定されず、円環状でもよいし、楕円環状でもよいし、多角形環状でもよい。半導体装置Ａ５４では、開口５０１Ａは、被覆部５０１の内周縁に相当する。つまり、平面視において、半導体装置Ａ５３と同様に半導体素子２１の周縁（複数の素子側面２１ｃ）が開口５０１Ａに内包されている半導体装置Ａ５４では、半導体素子２１は、被覆部５０１の内周縁の内方に位置する。図５６に示す例では、第３面２１９３上の被覆部５０１の厚さは、図５３と同様に、徐々に変わっているが、この例と異なり、図５６と同様に、一様であってもよい。

　以上のように構成された半導体装置Ａ５４であっても、半導体装置Ａ５２と同様の効果を奏する。半導体装置Ａ５４から理解されるように、本開示の半導体装置において、被覆部５０１は、主面９０１の非当接領域９０１２の全面を覆うものに限定されない。

　図５７および図５８は、第５実施形態の第５変形例にかかる半導体装置Ａ５５を示している。半導体装置Ａ５５は、半導体装置Ａ５０と比較して、次の点で異なる。それは、被覆部５０１が複数の部位に分割されている点である。

　半導体装置Ａ５５では、被覆部５０１は、複数の分離部５０１０を含む。各分離部５０１０は、平面視における導電性接合層２１９の四隅（４つの角部２１９ｂ）をそれぞれ個別に覆っている。

　以上のように構成された半導体装置Ａ５５であっても、半導体装置Ａ５０と同様の効果を奏する。たとえば、半導体装置Ａ５５においても、半導体装置Ａ５０と同様に、バリア部材７０を備える。したがって、半導体装置Ａ５５は、Ａ５０と同様に、機能アセンブリＡＳＳＹ５の劣化を抑制して、動作不良を抑制できる。また、半導体装置Ａ５５においても、半導体装置Ａ５０と同様に、封止部材５０は、被覆部５０１および封止部５０２を含み、被覆部５０１の塑性ひずみ域は、封止部５０２の塑性ひずみ域よりも大きい。したがって、半導体装置Ａ５５は、半導体装置Ａ５０と同様に、熱負荷による封止部材５０の剥離を抑制できる。その他、半導体装置Ａ５０は、他の半導体装置Ａ５０～Ａ５４と共通する構成により、当該半導体装置Ａ５０～Ａ５４と同様の効果を奏する。

　第６実施形態：
　図５９は、第６実施形態にかかる半導体装置Ａ６０を示している。半導体装置Ａ６０は、半導体装置Ａ１０と比較して、次の点で異なる。半導体装置Ａ６０は、機能アセンブリＡＳＳＹ１の代わりに、機能アセンブリＡＳＳＹ６を備える。つまり、半導体装置Ａ６０は、機能アセンブリＡＳＳＹ６、封止部材５０およびバリア部材７０を備える。

　機能アセンブリＡＳＳＹ６は、絶縁基板９５、配線パターン９６、複数の貫通配線９７１および複数の外部電極９７２を備える。

　絶縁基板９５は、半導体素子２１を支持する。絶縁基板９５としては、たとえば絶縁性の半導体基板、セラミック基板、あるいは、絶縁性の樹脂基板などが採用されうる。封止部材５０は、絶縁基板９５上に形成されている。

　配線パターン９６は、絶縁基板９５の上面（厚さ方向ｚ上方を向く面）に形成されている。配線パターン９６は、たとえばＣｕまたはＣｕ合金を含むが、他の金属を含んでもよい。配線パターン９６は、支持部材としての導体部９６１と、配線部としての複数の導体部９６２を含む。導体部９６１には、導電性接合層２１９を介して、半導体素子２１（裏面電極２１１）が接合される。なお、半導体装置Ａ６０の半導体素子２１が、図示しない裏面電極２１１を有する場合には、導電性接合層２１９を介して、導体部９６１に導通する。一方で、半導体装置Ａ６０の半導体素子２１が裏面電極２１１を有しない場合には、導電性接合層２１９の代わりに、絶縁性の接合層を用いてもよい。たとえば、半導体素子２１は、たとえば、横型構造のトランジスタおよび集積回路（ＩＣ：Integrated Circuit）などである場合に、裏面電極２１１を有しないことがある。複数の導体部９６２には、複数の接続部材４０がそれぞれ個別に接合される。複数の接続部材４０は、複数の接続部材４１，４２などと同様に、ボンディングワイヤである。

　複数の貫通配線９７１はそれぞれ、絶縁基板９５を厚さ方向ｚに貫通する。複数の貫通配線９７１は、複数の導体部９６２にそれぞれ個別に接続される。各貫通配線９７１は、たとえばＣｕまたはＣｕ合金を含むが、他の金属を含んでもよい。

　複数の外部電極９７２はそれぞれ、複数の貫通配線９７１にそれぞれ個別に接続される。複数の外部電極９７２は、複数の貫通配線９７１の下面（厚さ方向ｚ下方を向く面）を覆う。複数の外部電極９７２はそれぞれ、単層の金属層で構成されてもよいし、複数の金属層の積層体で構成されてもよいし、はんだなどの接合用バンプでもよい。

　半導体装置Ａ６０では、図５９に示すように、露出端部８０は、配線パターン９６の導体部９６２と、封止部材５０との界面において外部に露出する。そして、バリア部材７０の保護部７１は、当該露出端部８０を覆う。また、図示された例では、バリア部材７０は、樹脂主面５１を覆う保護部７３を有するが、保護部７３を有していなくてもよい。また、半導体装置Ａ６０において、絶縁基板９５と、封止部材５０との界面にも、露出端部が存在する。よって、バリア部材７０の保護部７１は、この絶縁基板９５と封止部材５０との界面における露出端部を覆う。

　半導体装置Ａ６０では、半導体装置Ａ１０と同様に、バリア部材７０は、機能アセンブリＡＳＳＹ６と封止部材５０との界面のうちの各露出端部８０の少なくとも一部を覆う。したがって、半導体装置Ａ６０は、半導体装置Ａ１０と同様に、各露出端部８０からの液体（たとえば水）や気体の侵入を、バリア部材７０によって防ぐことができる。つまり、半導体装置Ａ６０は、半導体装置Ａ１０と同様に、機能アセンブリＡＳＳＹ６の劣化を抑制して、動作不良を抑制できる。その他、半導体装置Ａ６０は、他の半導体装置Ａ１０，Ａ２０，Ａ３０，Ａ４０，Ａ５０と共通する構成により、当該半導体装置Ａ１０，Ａ２０，Ａ３０，Ａ４０，Ａ５０と同様の効果を奏する。

　本開示にかかる半導体装置は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、本開示の半導体装置は、以下の付記に関する実施形態を含む。なお、以下の付記における各構成要素の一例を、上記した実施形態（変形例を含む）での符号を用いて括弧書きで示すが、これに限定されるものではない。
　付記１．
　半導体素子（２１）を含む機能アセンブリ（ＡＳＳＹ１）と、
　前記半導体素子（２１）を覆い、前記機能アセンブリ（ＡＳＳＹ１）に接する封止部材（５０）と、
　前記封止部材（５０）よりも浸透性が低いバリア部材（７０）と、
を備え、
　前記機能アセンブリ（ＡＳＳＹ１）と前記封止部材（５０）との界面は、外部に露出する少なくとも１つの露出端部（８０Ａ～８０Ｄ）を有し、
　前記バリア部材（７０）は、前記少なくとも１つの露出端部（８０Ａ～８０Ｄ）の少なくとも一部を覆う、半導体装置（Ａ１０）。
　付記２．
　前記少なくとも１つの露出端部（８０Ａ～８０Ｄ）は、複数の露出端部（８０Ａ～８０Ｄ）を含み、
　前記バリア部材（７０）は、前記複数の露出端部（８０Ａ～８０Ｄ）の全てを覆う、付記１に記載の半導体装置（Ａ１０）。
　付記３．
　前記バリア部材（７０）は、前記少なくとも１つの露出端部（８０Ａ～８０Ｄ）に加え、前記封止部材（５０）のうちの外部に露出する表面から前記機能アセンブリ（ＡＳＳＹ１）までの直線距離が１５０μｍ以下の部分を覆う、付記１または付記２のいずれかに記載の半導体装置（Ａ２０，Ａ２１）。
　付記４．
　前記バリア部材（７０）のヤング率は、前記封止部材（５０）のヤング率よりも高い、付記１ないし付記３のいずれかに記載の半導体装置（Ａ１０）。
　付記５．
　前記バリア部材（７０）の破断ひずみは、前記封止部材（５０）の破断ひずみよりも小さい、付記１ないし付記４のいずれかに記載の半導体装置（Ａ１０）。
　付記６．
　前記バリア部材（７０）の線膨張係数は、前記封止部材（５０）の線膨張係数よりも小さい、付記１ないし付記５のいずれかに記載の半導体装置（Ａ１０）。
　付記７．
　前記機能アセンブリ（ＡＳＳＹ１）は、前記半導体素子（２１）を支持する支持部材（１０）と、前記半導体素子（２１）を前記支持部材（１０）に接合する接合層（２１９）とを、含む、付記１ないし付記６のいずれかに記載の半導体装置（Ａ１０）。
　付記７－１．
　前記支持部材（１０）は、絶縁基板（１１）と、前記絶縁基板（１１）の厚さ方向（ｚ）の上下にそれぞれ個別に接合された主面配線層（１２）および裏面配線層（１３）とを含む、付記７に記載の半導体装置（Ａ１０）。
　付記７－２．
　前記接合層（２１９）は、導電性であって、前記主面配線層（１２）と前記半導体素子（２１）とを導通接合する、付記７－１に記載の半導体装置（Ａ１０）。
　付記７－３．
　前記接合層（２１９）は、はんだ、焼結金属または固相拡散接合用のインサート金属のいずれかである、付記７－２に記載の半導体装置（Ａ１０）。
　付記７－４．
　前記支持部材（９０）は、ダイパッドである、付記７に記載の半導体装置（Ａ５０）。
　付記８．
　前記機能アセンブリ（ＡＳＳＹ５）は、前記支持部材（９０）から離隔する導体（９２，９３）と、前記半導体素子（２１）と前記導体（９２，９３）とを電気的に接続する接続部材（４１，４２）と、を含む、付記７に記載の半導体装置（Ａ５０）。
　付記８－１．
　前記半導体素子（２１）は、前記半導体素子（２１）の厚さ方向について互いに反対側を向く素子主面（２１ａ）および素子裏面（２１ｂ）と、前記素子主面（２１ａ）に配置された主面電極（２１２，２１３）と、前記素子裏面（２１ｂ）に配置された裏面電極（２１１）とを有する、付記８に記載の半導体装置（Ａ１０）。
　付記８－２．
　前記接続部材（４１，４２，４０１）は、前記主面電極（２１２，２１３）に導通接合されている、付記８－１に記載の半導体装置（Ａ１０，Ａ１１）。
　付記８－３．
　前記接続部材（４１，４２，４０１）は、ボンディングワイヤである、付記８に記載の半導体装置（Ａ１０，Ａ１１）。
　付記９．
　前記封止部材（５０）は、前記機能アセンブリ（ＡＳＳＹ１）上に形成された被覆部（５０１）と、前記被覆部（５０１）上に形成された封止部（５０２）とを含む、付記７または付記８に記載の半導体装置（Ａ１０）。
　付記１０．
　前記被覆部（５０１）は、前記機能アセンブリ（ＡＳＳＹ１）のうちの前記封止部（５０２）に対向する面の全体を覆う、付記９に記載の半導体装置（Ａ１０）。
　付記１０－１．
　前記機能アセンブリは、ボンディングワイヤ（４１，４２，４０１）を含み、
　前記被覆部（５０１）は、ボンディングワイヤ（４１，４２，４０１）の外周面を覆う、付記９または付記１０に記載の半導体装置（Ａ１０，Ａ１１）。
　付記１１．
　前記封止部（５０２）のヤング率は、前記被覆部（５０１）のヤング率よりも高く、前記バリア部材（７０）のヤング率よりも低い、付記９または付記１０に記載の半導体装置（Ａ１０）。
　付記１２．
　前記封止部（５０２）の破断ひずみは、前記被覆部（５０１）の破断ひずみよりも小さく、且つ、前記バリア部材（７０）の破断ひずみよりも大きい、付記９ないし付記１１のいずれかに記載の半導体装置（Ａ１０）。
　付記１３．
　前記封止部（５０２）の線膨張係数は、前記被覆部（５０１）の線膨張係数よりも小さく、且つ、前記バリア部材（７０）の線膨張係数よりも大きい、付記９ないし付記１２のいずれかに記載の半導体装置（Ａ１０）。
　付記１４．
　前記被覆部（５０１）の塑性ひずみ域は、前記封止部（５０２）の塑性ひずみ域よりも大きい、付記９ないし付記１３のいずれかに記載の半導体装置（Ａ１０）。
　付記１４－１．
　前記封止部（５０２）は、シリカフィラーを含有しており、
　前記被覆部（５０１）は、シリカフィラーを含有していない、付記９なし付記１４のいずれかに記載の半導体装置（Ａ１０）。
　付記１５．
　前記被覆部（５０１）は、ゴム材または樹脂材料を含む、付記９ないし付記１４のいずれかに記載の半導体装置（Ａ１０）。
　付記１６．
　前記封止部（５０２）は、エポキシ樹脂を含む、付記９ないし付記１５のいずれかに記載の半導体装置（Ａ１０）。
　付記１７．
　前記バリア部材（７０）は、アルミナを含む、付記１ないし付記１６のいずれかに記載の半導体装置（Ａ１０）。
　付記１７－１．
　前記バリア部材（７０）は、絶縁性材料を含む、付記１ないし付記１６のいずれかに記載の半導体装置（Ａ１０）。
　付記１７－２．
　前記機能アセンブリ（ＡＳＳＹ１）は、前記封止部材（５０）から突き出る端子（１４）を備え、
　前記端子（１４）は、前記半導体素子（２１）に導通しており、
　前記少なくとも１つの露出端部（８０Ａ～８０Ｄ）は、前記端子（１４）と前記封止部材（５０）との界面のうちの外部に露出する端部である、付記１ないし付記１７のいずれかに記載の半導体装置（Ａ１０）。
　付記１７－２．
　前記封止部材（５０）は、前記端子（１４）が突き出る第１面（５３１）を有し、
　前記バリア部材（７０）は、前記端子（１４）の少なくとも一部を覆いつつ前記第１面（５３１）の少なくとも一部を覆う、付記１７－１に記載の半導体装置（Ａ１０）。

Ａ１０～Ａ１５，Ａ２０，Ａ２１，Ａ３０，Ａ３１：半導体装置
Ａ４０，Ａ４１，Ａ５０～Ａ５５，Ａ６０：半導体装置
ＡＳＳＹ１，ＡＳＳＹ４，ＡＳＳＹ５，ＡＳＳＹ６：機能アセンブリ
１０：支持部材　　　１１：絶縁基板　　　１１ａ：基板主面
１１ｂ：基板裏面　　　１２：主面配線層
１２１～１２７，１２９：導体部
１２１ａ，１２２ａ，１２３ａ：パッド部
１２１ｂ，１２２ｂ，１２３ｂ：パッド部
１３：裏面配線層　　　１４，１５，１６：電力端子
１４１，１５１，１６１：露出部　　　１４２，１５２，１６２：被覆部
１４９，１５９，１６９：導電性接合材
１７，１７１～１７８：信号端子　　　１７９：導電性接合材
２１，２２：半導体素子　　　２１ａ，２２ａ：素子主面
２１ｂ，２２ｂ：素子裏面　　　２１ｃ，２２ｃ：素子側面
２１１，２２１：裏面電極
２１２，２１３，２１４，２２２，２２３，２２４：主面電極
２１９，２２９：導電性接合層　　　２１９ａ，２２９ａ：周縁
２１９ｂ，２２９ｂ：角部　　　２１９１：第１面
２１９２：第２面　　　２１９３：第３面
２３，２４：サーミスタ　　　３１：導通部材
３１１：本体部　　　３１１ａ：貫通孔
３１２：接合部　　　３１３：接合部
３２：導通部材　　　３２１：本体部　　　３２２：接合部
３２４：接合部　　　３２６：中間部　　　３２７：横梁部
３３～３６：導電性接合層　　　４０～４６，４０１，４０２：接続部材
４１１，４１２，４２１，４２２：接合部　　　４１３，４２３：中間部
５０：封止部材　　　５０１：被覆部　　　５０１Ａ：開口
５０１０：分離部　　　５０２：封止部　　　５１：樹脂主面
５２：樹脂裏面　　　５３１～５３４：樹脂側面
５４１，５３４，５４４：凹部　　　５５：凹部　　　５７：開口
５８：取付部　　　５８１：内周面
５８Ａ：第１孔縁　　　５８Ｂ：第２孔縁
６０１，６０２：信号基板　　　６１：絶縁層　　　６２：配線層
６２１～６２５：配線部　　　６３：金属層　　　６４：スリーブ
７０：バリア部材　　　７１，７２，７３：保護部
８０，８０Ａ～８０Ｄ：露出端部　　　９０：支持部材
９０Ａ：第１部　　　９０Ｂ：第２部　　　９０１：主面
９０１０：支持面　　　９０１１：当接領域
９０１２：非当接領域　　　９０２：裏面　　　９０３：貫通部
９１，９２，９３：リード　　　９１１，９２１，９３１：被覆部
９１２，９２２，９３２：露出部　　　９２３，３３：接合面
９５：絶縁基板　　　９６：配線パターン　　　９６１，９６２：導体部
９７１：貫通配線　　　９７２：外部電極

Claims

　半導体素子を含む機能アセンブリと、
　前記半導体素子を覆い、前記機能アセンブリに接する封止部材と、
　前記封止部材よりも浸透性が低いバリア部材と、
を備え、
　前記機能アセンブリと前記封止部材との界面は、外部に露出する少なくとも１つの露出端部を有し、
　前記バリア部材は、前記少なくとも１つの露出端部の少なくとも一部を覆う、半導体装置。
　前記少なくとも１つの露出端部は、複数の露出端部を含み、
　前記バリア部材は、前記複数の露出端部の全てを覆う、請求項１に記載の半導体装置。
　前記バリア部材は、前記少なくとも１つの露出端部に加え、前記封止部材のうちの外部に露出する表面から前記機能アセンブリまでの直線距離が１５０μｍ以下の部分を覆う、請求項１または２に記載の半導体装置。
　前記バリア部材のヤング率は、前記封止部材のヤング率よりも高い、請求項１ないし請求項３のいずれかに記載の半導体装置。
　前記バリア部材の破断ひずみは、前記封止部材の破断ひずみよりも小さい、請求項１ないし請求項４のいずれかに記載の半導体装置。
　前記バリア部材の線膨張係数は、前記封止部材の線膨張係数よりも小さい、請求項１ないし請求項５のいずれかに記載の半導体装置。
　前記機能アセンブリは、前記半導体素子を支持する支持部材と、前記半導体素子を前記支持部材に接合する接合層とを、含む、請求項１ないし請求項６のいずれかに記載の半導体装置。
　前記機能アセンブリは、前記支持部材から離隔する導体と、前記半導体素子と前記導体とを電気的に接続する接続部材と、を含む、請求項７に記載の半導体装置。
　前記封止部材は、前記機能アセンブリ上に形成された被覆部と、前記被覆部上に形成された封止部とを含む、請求項７または８に記載の半導体装置。
　前記被覆部は、前記機能アセンブリのうちの前記封止部に対向する面の全体を覆う、請求項９に記載の半導体装置。
　前記封止部のヤング率は、前記被覆部のヤング率よりも高く、前記バリア部材のヤング率よりも低い、請求項９または１０に記載の半導体装置。
　前記封止部の破断ひずみは、前記被覆部の破断ひずみよりも小さく、且つ、前記バリア部材の破断ひずみよりも大きい、請求項９ないし請求項１１のいずれかに記載の半導体装置。
　前記封止部の線膨張係数は、前記被覆部の線膨張係数よりも小さく、且つ、前記バリア部材の線膨張係数よりも大きい、請求項９ないし請求項１２のいずれかに記載の半導体装置。
　前記被覆部の塑性ひずみ域は、前記封止部の塑性ひずみ域よりも大きい、請求項９ないし請求項１３のいずれかに記載の半導体装置。
　前記被覆部は、ゴム材または樹脂材料を含む、請求項９ないし請求項１４のいずれかに記載の半導体装置。
　前記封止部は、エポキシ樹脂を含む、請求項９ないし請求項１５のいずれかに記載の半導体装置。
　前記バリア部材は、アルミナを含む、請求項１ないし請求項１６のいずれかに記載の半導体装置。