WO2025263191A1 - 光検出装置 - Google Patents

光検出装置

Info

Publication number
WO2025263191A1
WO2025263191A1 PCT/JP2025/017961 JP2025017961W WO2025263191A1 WO 2025263191 A1 WO2025263191 A1 WO 2025263191A1 JP 2025017961 W JP2025017961 W JP 2025017961W WO 2025263191 A1 WO2025263191 A1 WO 2025263191A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
electrode
photodetector
photoelectric conversion
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/017961
Other languages
English (en)
French (fr)
Inventor
隆太郎 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2025263191A1 publication Critical patent/WO2025263191A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/60—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation in which radiation controls flow of current through the devices, e.g. photoresistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight

Definitions

  • This disclosure relates to a light detection device.
  • Patent Document 1 discloses a solid-state imaging device designed to easily arrange phase difference detection pixels in a predetermined region of a pixel region or over the entire surface.
  • a first storage electrode and a second storage electrode are provided as lower electrodes arranged opposite the photoelectric conversion layer with the charge transfer layer in between, and each of the electrodes stores charge in the charge transfer layer.
  • a first control electrode is provided between the first storage electrode and the second storage electrode, which transfers one of the charges stored by the first storage electrode and the second storage electrode.
  • a first photodetector device includes a first pixel and a second pixel arranged in parallel to generate a signal for detecting a phase difference, a photoelectric conversion layer extending across the first pixel and the second pixel, and an opening that removes at least a portion of the photoelectric conversion layer between the first pixel and the second pixel.
  • an opening is provided between the first and second pixels, which are arranged in parallel and generate signals for detecting phase differences, to remove at least a portion of the photodetection characteristics provided across the first and second pixels. This prevents variations in sensitivity due to variations in the distribution of charge generated between the first and second pixels to the first and second pixels.
  • a second photodetector device includes a plurality of pixels, a first electrode provided in each of the plurality of pixels, a second electrode disposed opposite the first electrode and provided in each of the plurality of pixels or across the plurality of pixels, a photoelectric conversion layer disposed between the first electrode and the second electrode and provided across the plurality of pixels, an opening that removes at least a portion of the photoelectric conversion layer between adjacent pixels, and a charge storage layer that is provided between the first electrode and the photoelectric conversion layer, is provided across the plurality of pixels, and is capable of storing charge generated by photoelectric conversion.
  • a first electrode, a charge storage layer, a photoelectric conversion layer, and a second electrode are stacked in this order.
  • the photoelectric conversion layer is provided across multiple pixels, and an opening is provided between adjacent pixels to remove at least a portion of the photoelectric conversion layer, and the charge storage layer is continuous across the multiple pixels. This prevents variations in sensitivity due to variations in the distribution of charges generated between adjacent pixels.
  • FIG. 1 is a schematic plan view and a schematic cross-sectional view illustrating an example of the layout of a unit pixel of a photodetector according to a first embodiment of the present disclosure.
  • FIG. 2 is a block diagram showing the overall configuration of the photodetector shown in FIG.
  • FIG. 3 is a schematic cross-sectional view showing an example of a detailed configuration of the unit pixel shown in FIG.
  • FIG. 4 is an equivalent circuit diagram of a unit pixel of the photodetector shown in FIG. 1 and the like.
  • 5A to 5C are cross-sectional views for explaining a method for manufacturing the photodetector shown in FIG.
  • FIG. 6 is a cross-sectional view showing a step subsequent to FIG. FIG.
  • FIG. 7 is a cross-sectional view showing a step subsequent to FIG.
  • FIG. 8 is a cross-sectional view showing a step subsequent to FIG.
  • FIG. 9 is a cross-sectional view showing a step subsequent to FIG.
  • FIG. 10 is a cross-sectional view showing a step subsequent to FIG.
  • FIG. 11 is an energy potential diagram of the unit pixel shown in FIG. 1 during non-saturation accumulation.
  • FIG. 12 is an energy potential diagram at the start of transfer of the unit pixel shown in FIG.
  • FIG. 13 is an energy potential diagram during transfer of the unit pixel shown in FIG.
  • FIG. 14 is an energy potential diagram at the end of transfer of the unit pixel shown in FIG.
  • FIG. 15 is a timing chart showing an example of the relationship between time and the voltage supplied to the unit pixel shown in FIG.
  • FIG. 16 is a timing chart showing another example of the relationship between time and the voltage supplied to the unit pixel shown in FIG.
  • FIG. 17 is a schematic plan view and a schematic cross-sectional view illustrating another example of the layout of the unit pixel of the photodetector according to the first embodiment of the present disclosure.
  • FIG. 18 is a schematic cross-sectional view illustrating an example of the layout of a unit pixel of a photodetector according to the first modification of the present disclosure.
  • FIG. 19 is a schematic cross-sectional view illustrating another example of the layout of a unit pixel of a photodetector according to the first modification of the present disclosure.
  • FIG. 18 is a schematic cross-sectional view illustrating an example of the layout of a unit pixel of a photodetector according to the first modification of the present disclosure.
  • FIG. 19 is a schematic cross-sectional view illustrating another example of the layout of a unit pixel of a photodetector according to the first modification of
  • FIG. 20 is a schematic cross-sectional view illustrating another example of the layout of a unit pixel of a photodetector according to the first modification of the present disclosure.
  • FIG. 21 is a schematic cross-sectional view illustrating another example of the layout of a unit pixel of a photodetector according to the first modification of the present disclosure.
  • FIG. 22 is a schematic cross-sectional view illustrating another example of the layout of a unit pixel of a photodetector according to the first modification of the present disclosure.
  • FIG. 23 is a schematic cross-sectional view illustrating another example of the layout of a unit pixel of a photodetector according to the first modification of the present disclosure.
  • FIG. 21 is a schematic cross-sectional view illustrating another example of the layout of a unit pixel of a photodetector according to the first modification of the present disclosure.
  • FIG. 22 is a schematic cross-sectional view illustrating another example of the layout of a unit pixel of a photo
  • FIG. 24 is a schematic cross-sectional view illustrating another example of the layout of a unit pixel of a photodetector according to the first modification of the present disclosure.
  • FIG. 25 is a schematic cross-sectional view illustrating another example of the layout of a unit pixel of a photodetector according to the first modification of the present disclosure.
  • FIG. 26 is a schematic plan view illustrating an example of the layout of a unit pixel of a photodetector according to the second modification of the present disclosure.
  • FIG. 27 is an energy potential diagram of the unit pixel shown in FIG. 26 during non-saturation accumulation.
  • FIG. 28 is an energy potential diagram of the unit pixel shown in FIG. 26 at the start of transfer.
  • FIG. 29 is an energy potential diagram during transfer of the unit pixel shown in FIG.
  • FIG. 30 is an energy potential diagram at the end of transfer of the unit pixel shown in FIG.
  • FIG. 31 is a timing chart showing an example of the relationship between time and the voltage supplied to the unit pixel shown in FIG.
  • FIG. 32 is a timing chart showing another example of the relationship between time and the voltage supplied to the unit pixel shown in FIG.
  • FIG. 33 is a schematic plan view illustrating an example of the layout of a unit pixel of a photodetector according to the third modification of the present disclosure.
  • FIG. 34 is a schematic plan view illustrating an example of the layout of a unit pixel of a photodetector according to the fourth modification of the present disclosure.
  • FIG. 34 is a schematic plan view illustrating an example of the layout of a unit pixel of a photodetector according to the fourth modification of the present disclosure.
  • FIG. 35 is a schematic plan view illustrating an example of the layout of a unit pixel of a photodetector according to the fifth modification of the present disclosure.
  • FIG. 36 is a schematic plan view illustrating an example of the layout of a unit pixel of a photodetector according to the sixth modification of the present disclosure.
  • FIG. 37A is a schematic cross-sectional view illustrating an example of a configuration of a photodetector according to a second embodiment of the present disclosure.
  • FIG. 37B is a schematic diagram showing the planar configuration of the photodetector shown in FIG. 37A.
  • FIG. 38 is a schematic diagram illustrating a planar configuration of a photodetector according to Modification 7 of the present disclosure.
  • FIG. 39 is a schematic diagram illustrating a planar configuration of a photodetector according to Modification 8 of the present disclosure.
  • FIG. 40 is a schematic diagram illustrating a planar configuration of a photodetector according to a ninth modification of the present disclosure.
  • FIG. 41A is a schematic cross-sectional view illustrating an example of the configuration of a photodetector according to Modification 10 of the present disclosure.
  • FIG. 41B is a schematic diagram showing the planar configuration of the photodetector shown in FIG. 41A.
  • FIG. 42A is a schematic cross-sectional view illustrating an example of the configuration of a photodetector according to a third embodiment of the present disclosure.
  • FIG. 42B is a schematic diagram showing the planar configuration of the photodetector shown in FIG. 42A.
  • FIG. 43 is a schematic diagram illustrating a planar configuration of a photodetector according to an eleventh modification of the present disclosure.
  • FIG. 44A is a schematic cross-sectional view illustrating an example of the configuration of a photodetector according to Modification 12 of the present disclosure.
  • FIG. 44B is a schematic diagram showing the planar configuration of the photodetector shown in FIG. 44A.
  • FIG. 45A is a schematic cross-sectional view illustrating an example of a configuration of a photodetector according to a fourth embodiment of the present disclosure.
  • FIG. 45B is a schematic diagram showing the planar configuration of the photodetector shown in FIG.
  • FIG. 43 is a schematic diagram illustrating a planar configuration of a photodetector according to a thirteenth modification of the present disclosure.
  • FIG. 47A is a schematic cross-sectional view illustrating an example of the configuration of a photodetector according to Modification 14 of the present disclosure.
  • FIG. 47B is a schematic diagram showing the planar configuration of the photodetector shown in FIG. 47A.
  • FIG. 48A is a cross-sectional schematic diagram illustrating an example of the configuration of a photodetector according to Modification 15 of the present disclosure.
  • FIG. 48B is a schematic diagram showing the planar configuration of the photodetector shown in FIG. 48A.
  • FIG. 49 is a schematic diagram illustrating an example of a cross-sectional configuration of a photodetector according to another modification of the present disclosure.
  • FIG. 50 is a schematic diagram illustrating another example of the cross-sectional configuration of a photodetector according to another modified example of the present disclosure.
  • FIG. 51 is a block diagram showing an example of the configuration of an electronic device using the photodetector shown in FIG.
  • FIG. 52A is a schematic diagram showing an example of the overall configuration of a light detection system using the light detection device shown in FIG. 2.
  • FIG. 52B is a diagram illustrating an example of the circuit configuration of the light detection system shown in FIG. 52A.
  • FIG. 53 is a diagram showing an example of a schematic configuration of an endoscopic surgery system.
  • FIG. 53 is a diagram showing an example of a schematic configuration of an endoscopic surgery system.
  • FIG. 54 is a block diagram showing an example of the functional configuration of the camera head and the CCU.
  • FIG. 55 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 56 is an explanatory diagram showing an example of the installation positions of the outside-vehicle information detection unit and the imaging unit.
  • Modification 4 (another example of the configuration of the photodetector) 2-5.
  • Modification 5 (another example of the configuration of the photodetector) 2-6.
  • Modification 6 (another example of the configuration of the photodetector) 3.
  • Second embodiment (another example of a photodetector having an opening between adjacent pixels in a photoelectric conversion layer) 4.
  • Modifications 4-1 Modification 7 (another example of the configuration of the photodetector) 4-2.
  • Modification 8 (another example of the configuration of the photodetector) 4-3.
  • Modification 9 (another example of the configuration of the photodetector) 4-4.
  • Modification 10 (another example of the configuration of the photodetector) 5.
  • FIG. 1 schematically illustrates an example of a planar configuration (A) and a cross-sectional configuration (B) of the layout of a unit pixel 10 of a photodetector (photodetector 1) according to a first embodiment of the present disclosure.
  • (B) in FIG. 1 illustrates a cross section corresponding to line II shown in (A) in FIG. 1.
  • FIG. 2 illustrates an example of the overall configuration of the photodetector 1.
  • the photodetector 1 is, for example, a CMOS (Complementary Metal Oxide Semiconductor) image sensor used in electronic devices such as digital still cameras and video cameras.
  • CMOS Complementary Metal Oxide Semiconductor
  • the photodetector 1 of this embodiment has a plurality of unit pixels 10.
  • Each unit pixel 10 has phase difference detection pixels 10A and 10B arranged in parallel and generating signals for phase difference detection.
  • Each unit pixel 10 further has a photoelectric conversion layer 24, and an opening 26 is provided between the phase difference detection pixel 10A and the phase difference detection pixel 10B to remove the photoelectric conversion layer 24.
  • phase difference detection pixels 10A and 10B correspond to specific examples of a "first pixel” and a "second pixel,” respectively, as one embodiment of the present disclosure.
  • the photoelectric conversion layer 24 corresponds to a specific example of a "photoelectric conversion layer” as one embodiment of the present disclosure.
  • the opening 26 corresponds to a specific example of an "opening" as one embodiment of the present disclosure.
  • the photodetector 1 is, for example, a CMOS image sensor that captures incident light (image light) from a subject via an optical lens system (not shown), converts the amount of incident light imaged on the imaging surface into an electrical signal on a pixel-by-pixel basis, and outputs it as a pixel signal.
  • the photodetector 1 has a pixel section 100A as an imaging area on a semiconductor substrate 30, and also has, in the peripheral area of this pixel section 100A, for example, a vertical drive circuit 111, a column signal processing circuit 112, a horizontal drive circuit 113, an output circuit 114, a control circuit 115, and input/output terminals 116.
  • the pixel section 100A has a plurality of unit pixels P arranged two-dimensionally, for example, in a matrix.
  • the unit pixels P are wired, for example, with pixel drive lines Lread (specifically, row selection lines and reset control lines) for each pixel row, and with vertical signal lines Lsig for each pixel column.
  • the pixel drive lines Lread transmit drive signals for reading signals from the pixels.
  • One end of the pixel drive line Lread is connected to an output terminal of the vertical drive circuit 111 corresponding to each row.
  • the vertical drive circuit 111 is a pixel drive unit that is composed of a shift register, address decoder, etc., and drives each unit pixel P of the pixel unit 100A, for example, row by row.
  • the signals output from each unit pixel P of a pixel row selected and scanned by the vertical drive circuit 111 are supplied to the column signal processing circuit 112 through each vertical signal line Lsig.
  • the column signal processing circuit 112 is composed of an amplifier, horizontal selection switch, etc., provided for each vertical signal line Lsig.
  • the horizontal drive circuit 113 is composed of a shift register, address decoder, etc., and scans and drives each horizontal selection switch of the column signal processing circuit 112 in sequence. Through selective scanning by this horizontal drive circuit 113, the signals of each pixel transmitted through each vertical signal line Lsig are output in sequence to the horizontal signal line 121, and transmitted to the outside of the semiconductor substrate 30 via this horizontal signal line 121.
  • the output circuit 114 processes and outputs signals sequentially supplied from each of the column signal processing circuits 112 via the horizontal signal line 121.
  • the output circuit 114 may perform only buffering, or it may also perform black level adjustment, column variation correction, and various types of digital signal processing.
  • the circuit portion consisting of the vertical drive circuit 111, column signal processing circuit 112, horizontal drive circuit 113, horizontal signal line 121, and output circuit 114 may be formed directly on the semiconductor substrate 30, or may be disposed on an external control IC. These circuit portions may also be formed on another substrate connected by a cable or the like.
  • the control circuit 115 receives clocks and data instructing the operating mode from outside the semiconductor substrate 30, and also outputs data such as internal information of the photodetector 1.
  • the control circuit 115 also has a timing generator that generates various timing signals, and controls the driving of peripheral circuits such as the vertical drive circuit 111, column signal processing circuit 112, and horizontal drive circuit 113 based on the various timing signals generated by the timing generator.
  • the input/output terminal 116 is used to exchange signals with the outside world.
  • FIG. 3 is a schematic diagram illustrating an example of a detailed cross-sectional configuration of a unit pixel of the photodetector 1. Note that FIG. 3 illustrates a cross section corresponding to line II-II in FIG. 1A.
  • the photodetector 1 is a stacked-type photodetector in which, for example, one photoelectric conversion unit 20 and one photoelectric conversion region 32 are stacked.
  • the photoelectric conversion unit 20 is provided on the back surface (first surface 30A) of the semiconductor substrate 30.
  • the photoelectric conversion region 32 is embedded within the semiconductor substrate 30.
  • a protective layer 51 is provided above the photoelectric conversion unit 20.
  • the protective layer 51 includes, for example, a light-shielding film 53 and wiring 54 that electrically connects the upper electrode 25 and the peripheral circuit unit around the pixel unit 100A.
  • Optical components such as a planarization layer (not shown) and an on-chip lens 52 are further provided above the protective layer 51.
  • the first surface 30A of the semiconductor substrate 30 is represented as the light incident side S1
  • the second surface 30B is represented as the wiring layer side S2.
  • the photoelectric conversion unit 20 and the photoelectric conversion region 32 selectively detect light in different wavelength ranges and perform photoelectric conversion.
  • the photoelectric conversion unit 20 acquires signals of light (visible light) with wavelengths in the visible range (e.g., 400 nm or more and less than 750 nm).
  • the photoelectric conversion region 32 acquires signals of light (infrared light (IR)) in the infrared range (e.g., 750 nm or more and 1300 nm or less).
  • IR infrared light
  • the photoelectric conversion unit 20 is an organic photoelectric conversion element that absorbs light in, for example, part or all of the wavelength range of the visible light region to generate excitons.
  • the photoelectric conversion unit 20 is composed of a lower electrode 21, an insulating layer 22, a charge storage layer 23, a photoelectric conversion layer 24, and an upper electrode 25 stacked in this order from the semiconductor substrate 30 side.
  • the photoelectric conversion layer 24 has an opening 26 that removes a portion of the photoelectric conversion layer 24.
  • the photoelectric conversion unit 20 light incident on the light incident side S1 is absorbed by the photoelectric conversion layer 24.
  • the excitons generated thereby migrate to the interface between the electron donors and electron acceptors that make up the photoelectric conversion layer 24, where they undergo exciton dissociation, i.e., dissociation into electrons and holes.
  • the charges (electrons and holes) generated here are transported to different electrodes by diffusion due to differences in charge concentration and by an internal electric field caused by the difference in work function between the anode (e.g., upper electrode 25) and cathode (e.g., lower electrode 21), and are detected as photocurrent.
  • the transport direction of the electrons and holes can also be controlled by applying a potential between the lower electrode 21 and upper electrode 25.
  • the lower electrode 21 includes, for example, a readout electrode 211, storage electrodes 212A and 212B, a shield electrode 213, a control electrode 214, and an overflow barrier (OFB) electrode 215.
  • a readout electrode 211 storage electrodes 212A and 212B
  • a shield electrode 213, a control electrode 214 control electrode 214
  • OFB overflow barrier
  • the readout electrode 211 corresponds to a specific example of a "third electrode” according to one embodiment of the present disclosure.
  • the readout electrode 211 is used to transfer, among the charges generated in the photoelectric conversion layer 24, signal charges, such as electrons, to the floating diffusion FD1, which will be described later.
  • the readout electrode 211 is disposed between and shared by two unit pixels 10 aligned in the Y-axis direction, as shown in FIG. 1A, for example.
  • the storage electrodes 212A, 212B correspond to a specific example of a "first electrode" according to one embodiment of the present disclosure.
  • the storage electrodes 212A, 212B are used to store, in the charge storage layer 23, for example, electrons as signal charges from among the charges generated in the photoelectric conversion layer 24.
  • the storage electrodes 212A, 212B are arranged in parallel and spaced apart in the X-axis direction within the unit pixel 10, and respectively constitute the phase difference detection pixels 10A, 10B. In other words, the phase difference detection pixels 10A, 10B are arranged over the entire surface of the pixel section 100A.
  • the multiple unit pixels P that are two-dimensionally arranged in a matrix and that make up the pixel section 100A may all be configured with unit pixels 10 as described above, or some of the multiple unit pixels P may be configured with unit pixels 10.
  • the unit pixels 10 serving as phase difference detection pixels 10A and 10B may be arranged, for example, on at least a portion of the left and right sides in the X-axis direction and the upper and lower sides in the Y-axis direction of the pixel section 100A.
  • the shield electrodes 213 are intended to prevent capacitive coupling between adjacent unit pixels 10, and are applied with a fixed potential.
  • the shield electrodes 213 are arranged, for example, between adjacent pixels in the row direction (Y-axis direction) and column direction (X-axis direction).
  • the shield electrodes 213 are formed, for example, in a grid pattern when viewed from above.
  • the shield electrodes 213 extending in the X-axis direction and Y-axis direction are arranged at regular intervals every other row.
  • Readout electrodes 211 are arranged between the spaced-apart shield electrodes 213.
  • the control electrode 214 controls the energy potential of the charge storage layer 23, and a variable voltage is applied to it.
  • the control electrode 214 is disposed between the storage electrodes 212A and 212B. This allows the charge stored in the charge storage layer 23 above it by the storage electrode 212A and the charge stored in the charge storage layer 23 above it by the storage electrode 212B to be selectively transferred to the other.
  • the OFB electrode 215 is used to prevent the charge stored in the charge storage layer 23 above it by the storage electrode 212A from flowing to the readout electrode 211, and like the control electrode 214, a variable voltage is applied to it.
  • the readout electrode 211, storage electrodes 212A and 212B, shield electrode 213, control electrode 214, and OFB electrode 215 that make up the lower electrode 21 are each formed on the same conductive layer and made of the same conductive material.
  • the lower electrode 21 is formed, for example, of a light-transmitting conductive film.
  • the lower electrode 21 preferably has a work function of, for example, 4.0 eV or more and 5.5 eV or less.
  • materials for the lower electrode 21 include indium tin oxide (ITO), which is In 2 O 3 doped with tin (Sn) as a dopant.
  • ITO film may have high or low crystallinity (close to amorphous).
  • Other examples of materials for the lower electrode 21 include tin oxide (SnO 2 )-based materials doped with a dopant, such as ATO doped with antimony (Sb) and FTO doped with fluorine (F).
  • Zinc oxide (ZnO) or zinc oxide-based materials doped with a dopant may also be used.
  • ZnO-based materials include aluminum zinc oxide (AZO) doped with aluminum (Al), gallium zinc oxide (GZO) doped with gallium (Ga), boron zinc oxide doped with boron (B), and indium zinc oxide (IZO) doped with indium (In).
  • AZO aluminum zinc oxide
  • Ga gallium zinc oxide
  • IZO indium zinc oxide
  • IGZO, In-GaZnO zinc oxide doped with indium and gallium
  • Materials such as CuI, InSbO , ZnMgO , CuInO, MgIN , O, CdO, ZnSnO , or TiO may also be used, as well as spinel oxides and oxides having a YbFeO structure .
  • alkali metals for example, lithium (Li), sodium (Na), and potassium (K)
  • alkaline earth metals for example, magnesium (Mg) and calcium (Ca)
  • Al aluminum
  • Al-Si-Cu alloy zinc (Zn), tin (Sn), thallium (Tl), Na-K alloy, Al-Li alloy, Mg-Ag alloy, and rare earth metals such as In and ytterbium (Yb), or alloys thereof.
  • Materials that can be used to form the lower electrode 21 include metals such as platinum (Pt), gold (Au), palladium (Pd), chromium (Cr), nickel (Ni), aluminum (Al), silver (Ag), tantalum (Ta), tungsten (W), copper (Cu), titanium (Ti), indium (In), tin (Sn), iron (Fe), cobalt (Co), and molybdenum (Mo), as well as alloys containing these metal elements. These materials can also be used to form conductive particles of these metals, conductive particles of alloys containing these metals, impurity-containing polysilicon, carbon-based materials, oxide semiconductors, carbon nanotubes, graphene, and other conductive materials.
  • metals such as platinum (Pt), gold (Au), palladium (Pd), chromium (Cr), nickel (Ni), aluminum (Al), silver (Ag), tantalum (Ta), tungsten (W), copper (Cu), titanium (Ti), indium (
  • Other materials that can be used to form the lower electrode 21 include organic materials (conductive polymers) such as poly(3,4-ethylenedioxythiophene)/polystyrene sulfonate (PEDOT/PSS). These materials can also be mixed with a binder (polymer) to form a paste or ink, which can then be hardened and used as an electrode.
  • organic materials conductive polymers
  • PEDOT/PSS poly(3,4-ethylenedioxythiophene)/polystyrene sulfonate
  • binder polymer
  • the lower electrode 21 can be formed as a single layer or a laminated film made of the above materials.
  • the film thickness of the lower electrode 21 in the lamination direction (hereinafter simply referred to as thickness) is, for example, 10 nm or more and 100 nm or less.
  • the insulating layer 22 serves to electrically separate the lower electrode 21 from the charge storage layer 23.
  • the insulating layer 22 is provided so as to cover the lower electrode 21.
  • An opening 22H is provided in the insulating layer 22 above the readout electrode 211 of the lower electrode 21, and the readout electrode 211 and the charge storage layer 23 are electrically connected through this opening 22H.
  • the insulating layer 22 is formed of, for example, a single layer film made of one of silicon oxide (SiO x ), silicon nitride (SiN x ), silicon oxynitride (SiON), etc., or a laminated film made of two or more of these materials.
  • the thickness of the insulating layer 22 is, for example, 20 nm to 500 nm.
  • the charge storage layer 23 is for storing charges generated in the photoelectric conversion layer 24.
  • the charge storage layer 23 can be formed using an oxide semiconductor containing at least one element selected from the group consisting of indium (In), gallium (Ga), zinc (Zn), aluminum (Al), and tin (Sn).
  • the charge storage layer 23 can be formed using an n-type oxide semiconductor material.
  • the charge storage layer 23 can be formed using a p-type oxide semiconductor material.
  • examples of materials that can be used for the charge storage layer 23 include IGZO (In—Ga—Zn—O-based oxide semiconductor), gallium oxide (Ga 2 O 3 ), ZTO (Zn—Sn—O-based oxide semiconductor), IZO (In—Zn—O-based oxide semiconductor), ITO, indium gallium aluminum oxide (InGaAlO), and indium gallium silicon oxide (InGaSiO).
  • the thickness of the charge storage layer 23 is, for example, 10 nm or more and 300 nm or less.
  • the photoelectric conversion layer 24 converts light energy into electrical energy.
  • the photoelectric conversion layer 24 is composed of two or more organic materials (p-type semiconductor materials or n-type semiconductor materials) that function as p-type or n-type semiconductors, respectively.
  • the p-type semiconductor functions relatively as an electron donor, while the n-type semiconductor functions relatively as an electron acceptor.
  • the photoelectric conversion layer 24 provides a site where excitons generated upon light absorption separate into electrons and holes; specifically, the excitons separate into electrons and holes at the interface (p/n junction) between the electron donor and electron acceptor.
  • the photoelectric conversion layer 24 is configured, for example, as a stacked structure of p-type and n-type semiconductors, or a mixture of p-type and n-type semiconductors (bulk heterostructure).
  • a bulk heterojunction has a p/n junction surface formed by mixing p-type and n-type semiconductors within the layer.
  • Stacked structures include stacked structures of a mixture of p-type, p-type, and n-type semiconductors (bulk heterostructure) and n-type semiconductors, stacked structures of a mixture of p-type, p-type, and n-type semiconductors (bulk heterostructure), and stacked structures of a mixture of n-type, p-type, and n-type semiconductors (bulk heterostructure).
  • the stacking order of the stacked structures can be changed as appropriate.
  • the photoelectric conversion layer 24 may also be composed of an organic material, known as a dye material, that photoelectrically converts light in a specific wavelength range while transmitting light in other wavelength ranges.
  • an organic material known as a dye material
  • the photoelectric conversion layer 24 is formed using three types of organic materials, namely a p-type semiconductor material, an n-type semiconductor material, and a dye material, it is preferable that the p-type and n-type semiconductor materials be materials that are optically transparent in the visible range.
  • the thickness of the photoelectric conversion layer 24 is, for example, 50 nm or more and 500 nm or less.
  • Examples of organic materials that make up the photoelectric conversion layer 24 include quinacridone derivatives, naphthalene derivatives, anthracene derivatives, phenanthrene derivatives, tetracene derivatives, pyrene derivatives, perylene derivatives, and fluoranthene derivatives.
  • the photoelectric conversion layer 24 is made up of a combination of two or more of the above organic materials. Depending on the combination, the above organic materials function as p-type or n-type semiconductors.
  • the organic material constituting the photoelectric conversion layer 24 is not limited to the above organic materials.
  • Examples of organic materials that can be used to constitute the photoelectric conversion layer 24 include polymers such as phenylene vinylene, fluorene, carbazole, indole, pyrene, pyrrole, picoline, thiophene, acetylene, and diacetylene, as well as derivatives thereof.
  • organic materials constituting the photoelectric conversion layer 24 include metal complex dyes, cyanine dyes, merocyanine dyes, phenylxanthene dyes, triphenylmethane dyes, rhodacyanine dyes, xanthene dyes, macrocyclic azaannulene dyes, azulene dyes, naphthoquinone dyes, anthraquinone dyes, condensed polycyclic aromatic compounds such as pyrene, chain compounds in which aromatic rings or heterocyclic compounds are condensed, quinolines having a squarylium group and a croconite methine group as a bonding chain, benzothiazoles, benzoxazoles, and other nitrogen-containing heterocycles, or cyanine-like dyes bonded by a squarylium group and a croconite methine group.
  • Metal complex dyes include dithiol metal complex dyes, metal phthalocyanine dyes, metal porphyrin dyes, and ruthenium complex dyes. Among these, ruthenium complex dyes are particularly preferred, but are not limited to these. However, the photoelectric conversion layer 24 may also be constructed using quantum dots, etc.
  • the upper electrode 25 corresponds to a specific example of a "second electrode" according to one embodiment of the present disclosure.
  • the upper electrode 25 is formed, for example, of a light-transmitting conductive film.
  • materials for the upper electrode 25 include ITO, which is In2O3 doped with Sn as a dopant. The crystallinity of the ITO film may be high or low (close to amorphous).
  • materials for the upper electrode 25 include SnO2 - based materials doped with a dopant, such as ATO doped with Sb and FTO doped with fluorine. ZnO or zinc oxide-based materials doped with a dopant may also be used.
  • ZnO-based materials include AZO doped with Al, GZO doped with Ga, boron zinc oxide doped with B, and IZO doped with In.
  • IGZO In- GaZnO
  • the constituent material of the lower electrode 21 may be CuI, InSbO, ZnMgO, CuInO , MgIN , O , CdO, ZnSnO , TiO, or the like, or may be a spinel oxide or an oxide having a YbFeO structure .
  • Specific examples include Au, Ag, Cr, Ni, Pd, Pt, Fe, iridium (Ir), germanium (Ge), osmium (Os), rhenium (Re), tellurium (Te), and alloys thereof.
  • materials that can be used to form the upper electrode 25 include metals such as Pt, Au, Pd, Cr, Ni, Al, Ag, Ta, W, Cu, Ti, In, Sn, Fe, Co, and Mo, or alloys containing these metal elements, or conductive particles made of these metals, conductive particles of alloys containing these metals, polysilicon containing impurities, carbon-based materials, oxide semiconductors, carbon nanotubes, graphene, and other conductive substances.
  • Other materials that can be used to form the upper electrode 25 include organic materials (conductive polymers) such as PEDOT/PSS.
  • the above materials can be mixed with a binder (polymer) to form a paste or ink, which can then be hardened and used as an electrode.
  • the upper electrode 25 can be formed as a single layer or a laminated film made of the above materials.
  • the thickness of the upper electrode 25 is, for example, 20 nm or more and 200 nm or less, and preferably 30 nm or more and 150 nm or less.
  • the photoelectric conversion unit 20 may have other layers between the lower electrode 21 and the photoelectric conversion layer 24 and between the photoelectric conversion layer 24 and the upper electrode 25.
  • a hole blocking layer may be provided between the lower electrode 21 and the photoelectric conversion layer 24.
  • the hole blocking layer prevents holes from moving from the lower electrode 21 to the photoelectric conversion layer 24 and efficiently transports electrons, among the charges generated in the photoelectric conversion layer 24, to the lower electrode 21.
  • An electron blocking layer or a work function adjustment layer may be provided between the photoelectric conversion layer 24 and the upper electrode 25.
  • the electron blocking layer prevents electrons from moving from the upper electrode 25 to the photoelectric conversion layer 24 and efficiently transports holes, among the charges generated in the photoelectric conversion layer 24, to the upper electrode 25.
  • the work function adjustment layer has an electron affinity or work function greater than the work function of the upper electrode 25 and improves the electrical connection between the photoelectric conversion layer 24 and the upper electrode 25.
  • the opening 26 removes the photoelectric conversion layer 24 and is provided between the phase difference detection pixel 10A and the phase difference detection pixel 10B as described above.
  • the opening 26 is provided to remove the photoelectric conversion layer 24 above the control electrode 214 and the OFB electrode 215, as shown in FIG. 1, for example. This prevents variations in sensitivity caused by variations in the distribution of charge generated above the control electrode 214 between the phase difference detection pixel 10A and the phase difference detection pixel 10B in the multiple unit pixels 10 arranged in the pixel section 100A.
  • the opening 26 has an inverted tapered shape, as shown in FIG. 1B, for example.
  • the side surface 24S1 of the photoelectric conversion layer 24 formed by the opening 26 is inclined toward the inside of the opening 26 on the light incident side. This suppresses sensitivity variations caused by variations in the distribution of charge generated above the control electrode 214 between the phase difference detection pixel 10A and the phase difference detection pixel 10B, while also suppressing a decrease in sensitivity caused by removing part of the photoelectric conversion layer 24.
  • the insulating film 261 is embedded in the opening 26.
  • the insulating film 261 is preferably made of a material that is optically transparent in the visible range and has a refractive index close to that of the photoelectric conversion layer 24.
  • the insulating film 261 preferably has a refractive index of 1.5 or greater and 2.5 or less, and more preferably 1.8 or greater and 2.2 or less. This suppresses reflection at the interface between the photoelectric conversion layer 24 and the opening 26.
  • Examples of materials that can be used to form the insulating film 261 include tantalum oxide (TaO), silicon nitride (SiN), silicon oxynitride (SiON), titanium oxide (TiO), titanium oxysilicide (TiSiO), and hafnium oxide (HfO).
  • TaO tantalum oxide
  • SiN silicon nitride
  • SiON silicon oxynitride
  • TiO titanium oxide
  • TiSiO titanium oxysilicide
  • HfO hafnium oxide
  • the semiconductor substrate 30 is, for example, an n-type silicon (Si) substrate and has a p-well 31 in a predetermined region.
  • the surface (second surface 30B) of the semiconductor substrate 30 is provided with, for example, floating diffusions FD1 (region 36B within the semiconductor substrate 30) and FD2 (region 37C within the semiconductor substrate 30), a transfer transistor Tr2, an amplifier transistor (modulation element) AMP, a reset transistor RST, and a selection transistor SEL.
  • the second surface 30B of the semiconductor substrate 30 is further provided with a multilayer wiring layer 40 via a gate insulating layer 33.
  • the multilayer wiring layer 40 has, for example, wiring layers 41, 42, and 43 stacked within an insulating layer 44.
  • first surface 30A a layer that holds a fixed charge (fixed charge layer 27A), an insulating dielectric layer 27B, and an interlayer insulating layer 28 are stacked in this order from the first surface 30A side of the semiconductor substrate 30.
  • a through electrode 34 is provided between the first surface 30A and second surface 30B of the semiconductor substrate 30.
  • the fixed charge layer 27A serves to reduce the interface state with the semiconductor substrate 30 and to suppress the generation of dark current from the interface with the semiconductor substrate 30.
  • the fixed charge layer 27A may be a film having positive fixed charges or a film having negative fixed charges.
  • the fixed charge layer 27A is preferably formed using a semiconductor material or a conductive material having a wider band gap than the semiconductor substrate 30. This makes it possible to suppress the generation of dark current at the interface with the semiconductor substrate 30.
  • Examples of materials constituting the fixed charge layer 27A include hafnium oxide (HfO x ), aluminum oxide (AlO x ), zirconium oxide (ZrO x ), tantalum oxide (TaO x ), titanium oxide (TiO x ), lanthanum oxide (LaO x ), praseodymium oxide (PrO x ), cerium oxide (CeO x ), neodymium oxide (NdO x ), promethium oxide (PmO x ), samarium oxide (SmO x ), europium oxide (EuO x ), gadolinium oxide (GdO x ), terbium oxide (TbO x ), dysprosium oxide (DyO x ), holmium oxide (HoO x ), thulium oxide (TmO x ), ytterbium oxide (YbO x ), and lutetium oxide (LuO x
  • YO x yttrium oxide
  • HfN x hafnium nitride
  • AlN x aluminum nitride
  • HfO x N y hafnium oxynitride
  • AlO x N y aluminum oxynitride
  • the dielectric layer 27B is intended to prevent light reflection caused by the difference in refractive index between the semiconductor substrate 30 and the interlayer insulating layer 28.
  • the dielectric layer 27B is preferably formed using a material with a refractive index between the refractive index of the semiconductor substrate 30 and the refractive index of the interlayer insulating layer 28. Examples of materials that can be used to form the dielectric layer 27B include silicon oxide, TEOS, silicon nitride, and silicon oxynitride (SiON).
  • Interlayer insulating layer 28 is composed of, for example, a single layer film made of one of silicon oxide, silicon nitride, and silicon oxynitride, or a laminated film made of two or more of these.
  • Pad portions 29A, 29C, and 29D, upper first contact 29B, upper second contact 29E, and upper third contact 29F are provided within interlayer insulating layer 28.
  • Readout electrode 211 is connected to floating diffusion FD1 via upper second contact 29E, pad portion 29C, upper first contact 29B, pad portion 29A, through electrode 34, connection portion 41A, and lower second contact 46.
  • a voltage application unit is connected to storage electrode 212 via wiring such as upper third contact 29F and pad portion 29D.
  • the photoelectric conversion region 32 detects light of a different wavelength than the light detected by the photoelectric conversion unit 20.
  • the photoelectric conversion region 32 is an inorganic photoelectric conversion element that absorbs light in the infrared region, for example, and generates excitons.
  • the photoelectric conversion region 32 is disposed within the semiconductor substrate 30 and is formed from an n-type semiconductor region. In other words, the photoelectric conversion region 32 is composed of a pn junction diode.
  • the gate insulating layer 33 is composed of, for example, a single layer film made of one of silicon oxide, silicon nitride, silicon oxynitride, etc., or a laminated film made of two or more of these materials.
  • the through electrode 34 is provided between the first surface 30A and the second surface 30B of the semiconductor substrate 30, and functions as a connector between the photoelectric conversion unit 20 and the gate Gamp of the amplifier transistor AMP and the floating diffusion FD1, as well as providing a transmission path for signal charge generated in the photoelectric conversion unit 20.
  • the reset gate Grst of the reset transistor RST is located next to the floating diffusion FD1 (one of the source/drain regions 36B of the reset transistor RST). This makes it possible for the reset transistor RST to reset the signal charge accumulated in the floating diffusion FD1.
  • Pad portions 29A, 29C, 29D, upper first contact 29B, upper second contact 29E, upper third contact 29F, lower first contact 45, lower second contact 46, and wiring 54 can be formed using, for example, a silicon material doped with impurities such as PDAS (Phosphorus Doped Amorphous Silicon), or a metal material such as aluminum (Al), tungsten (W), titanium (Ti), cobalt (Co), hafnium (Hf), and tantalum (Ta).
  • PDAS Phosphorus Doped Amorphous Silicon
  • metal material such as aluminum (Al), tungsten (W), titanium (Ti), cobalt (Co), hafnium (Hf), and tantalum (Ta).
  • the protective layer 51 and on-chip lens 52 are made of an optically transparent material, and are, for example, a single layer film made of one of silicon oxide, silicon nitride, and silicon oxynitride, or a laminate film made of two or more of these.
  • the thickness of the protective layer 51 is, for example, 100 nm or more and 30,000 nm or less.
  • the light-shielding film 53 is provided, for example, so as to cover at least the area of the readout electrode 211 that is in direct contact with the charge storage layer 23, but does not overlap the storage electrode 212.
  • the light-shielding film 53 can be formed using, for example, W, Al, or an alloy of Al and Cu.
  • FIG. 4 is an equivalent circuit diagram of the photodetector 1 shown in FIG.
  • the reset transistor RST (reset transistor TR1rst) is used to reset the signal charge transferred from the photoelectric conversion unit 20 to the floating diffusion FD1, and is composed of, for example, a MOS transistor.
  • the reset transistor TR1rst is composed of a reset gate Grst, a channel formation region 36A, and source/drain regions 36B and 36C.
  • the reset gate Grst is connected to the reset line RST1, and one source/drain region 36B of the reset transistor TR1rst also serves as the floating diffusion FD1.
  • the other source/drain region 36C constituting the reset transistor TR1rst is connected to the power supply line VDD.
  • the amplifier transistor AMP (amplifier transistor TR1amp) is a modulation element that modulates the amount of charge generated in the photoelectric conversion unit 20 into a voltage, and is composed of, for example, a MOS transistor. Specifically, the amplifier transistor AMP is composed of a gate Gamp, a channel formation region 35A, and source/drain regions 35B and 35C.
  • the gate Gamp is connected to the readout electrode 211 and one source/drain region 36B (floating diffusion FD1) of the reset transistor TR1rst via a lower first contact 45, a connection portion 41A, a lower second contact 46, and a through electrode 34.
  • one source/drain region 35B shares an area with the other source/drain region 36C that constitutes the reset transistor TR1rst, and is connected to the power supply line VDD.
  • the select transistor SEL select transistor TR1sel
  • the gate Gsel is connected to a select line SEL1.
  • One source/drain region 34B shares an area with the other source/drain region 35C that constitutes the amplifier transistor AMP, and the other source/drain region 34C is connected to a signal line (data output line) VSL1.
  • the transfer transistor TR2 transfers the signal charge corresponding to blue that is generated and accumulated in the photoelectric conversion region 32 to the floating diffusion FD2.
  • the transfer transistor TR2trs is connected to a transfer gate line TG2.
  • a floating diffusion FD2 is provided in region 37C near the gate Gtrs2 of the transfer transistor TR2trs.
  • the signal charge accumulated in the photoelectric conversion region 32B is read out to the floating diffusion FD2 via a transfer channel formed along the gate Gtrs2.
  • a reset transistor TR2rst Further provided on the second surface 30B of the semiconductor substrate 30 are a reset transistor TR2rst, an amplifier transistor TR2amp, and a selection transistor TR2sel, which constitute the control section of the photoelectric conversion region 32.
  • the reset transistor TR2rst is composed of a gate, a channel formation region, and source/drain regions.
  • the gate of the reset transistor TR2rst is connected to the reset line RST2, and one of the source/drain regions of the reset transistor TR2rst is connected to the power supply line VDD.
  • the other source/drain region of the reset transistor TR2rst also serves as the floating diffusion FD2.
  • the amplifier transistor TR2amp consists of a gate, a channel formation region, and source/drain regions.
  • the gate is connected to the other source/drain region (floating diffusion FD2) of the reset transistor TR2rst.
  • One of the source/drain regions constituting the amplifier transistor TR2amp shares an area with one of the source/drain regions constituting the reset transistor TR2rst, and is connected to the power supply line VDD.
  • the selection transistor TR2sel is composed of a gate, a channel formation region, and source/drain regions.
  • the gate is connected to the selection line SEL2.
  • One of the source/drain regions constituting the selection transistor TR2sel shares an area with the other source/drain region constituting the amplifier transistor TR2amp.
  • the other source/drain region constituting the selection transistor TR2sel is connected to the signal line (data output line) VSL2.
  • the reset lines RST1 and RST2, the selection lines SEL1 and SEL2, and the transfer gate line TG2 are each connected to a vertical drive circuit that constitutes the drive circuit.
  • the signal lines (data output lines) VSL1 and VSL2 are connected to a column signal processing circuit 112 that constitutes the drive circuit.
  • the photodetector 1 of this embodiment can be manufactured, for example, as follows.
  • FIGS. 5 to 10 show the manufacturing method of the photodetector 1 in the order of steps.
  • a p-well 31 for example, is formed in the semiconductor substrate 30, and an n-type photoelectric conversion region 32, for example, is formed in this p-well 31.
  • a p+ region is formed near the first surface 30A of the semiconductor substrate 30.
  • n+ regions that will become floating diffusions FD1 and FD2 are formed on the second surface 30B of the semiconductor substrate 30, and then a gate insulating layer 33 and a gate wiring layer 47 including the gates of the transfer transistor Tr2, select transistor SEL, amplifier transistor AMP, and reset transistor RST are formed.
  • a multilayer wiring layer 40 consisting of wiring layers 41-43 and an insulating layer 44, including a lower first contact 45, a lower second contact 46, and a connection portion 41A, is formed on the second surface 30B of the semiconductor substrate 30.
  • the base of the semiconductor substrate 30 is, for example, an SOI (Silicon on Insulator) substrate, which is a stack of the semiconductor substrate 30, a buried oxide film (not shown), and a holding substrate (not shown). Although not shown in Figure 5, the buried oxide film and holding substrate are bonded to the first surface 30A of the semiconductor substrate 30. After ion implantation, an annealing process is performed.
  • SOI Silicon on Insulator
  • a support substrate (not shown) or another semiconductor substrate is bonded to the multilayer wiring layer 40 provided on the second surface 30B of the semiconductor substrate 30, and the substrate is then inverted.
  • the semiconductor substrate 30 is separated from the buried oxide film of the SOI substrate and the support substrate, exposing the first surface 30A of the semiconductor substrate 30.
  • CMOS processes such as ion implantation and CVD (Chemical Vapor Deposition).
  • the semiconductor substrate 30 is processed from the first surface 30A side by, for example, dry etching, to form, for example, an annular opening 34H.
  • the depth of the opening 34H penetrates from the first surface 30A to the second surface 30B of the semiconductor substrate 30, and reaches, for example, the connection portion 41A.
  • a negative fixed charge layer 27A and a dielectric layer 27B are sequentially formed on the first surface 30A of the semiconductor substrate 30 and the side surfaces of the opening 34H.
  • the fixed charge layer 27A can be formed, for example, by depositing an HfOx film using atomic layer deposition (ALD).
  • the dielectric layer 27B can be formed, for example, by depositing an SiOx film using plasma CVD.
  • a pad portion 29A is formed at a predetermined position on the dielectric layer 27B.
  • the pad portion 29A includes a barrier metal layer, for example, a titanium/titanium nitride layer (Ti/TiN film), and a W film.
  • An interlayer insulating layer 28 is then formed on the dielectric layer 27B and the pad portion 29A, and the surface of the interlayer insulating layer 28 is planarized using CMP (chemical mechanical polishing).
  • CMP chemical mechanical polishing
  • an opening 29H is formed on pad portion 29A, and then a conductive material such as Al is filled into this opening 29H to form upper first contact 29B.
  • pad portions 29C and 29D are formed in the same manner as pad portion 29A, and then interlayer insulating layer 28 and upper second contact 29E and upper third contact 29F are formed in this order.
  • a conductive film 11X is formed on the interlayer insulating layer 28 using, for example, a sputtering method, and then patterned using photolithography. Specifically, a photoresist PR is formed in a predetermined position on the conductive film 211X, and then the conductive film 211X is processed using dry etching or wet etching. The photoresist PR is then removed, thereby forming the lower electrode 21 including the readout electrode 211 and storage electrode 212, as shown in FIG. 9.
  • the insulating layer 22, charge storage layer 23, photoelectric conversion layer 24, and upper electrode 25 are deposited in this order.
  • the insulating layer 22 is formed by depositing a silicon oxide film using, for example, the ALD method, and then planarizing the surface of the insulating layer 22 using the CMP method. An opening 22H is then formed on the readout electrode 211 using, for example, wet etching.
  • the charge storage layer 23 can be formed using, for example, the sputtering method.
  • the photoelectric conversion layer 24 is formed using, for example, the vacuum deposition method.
  • the upper electrode 25, like the lower electrode 21, is formed using, for example, the sputtering method.
  • a protective layer 51 including a light-shielding film 53 and wiring 54 is then deposited on the upper electrode 25, and an on-chip lens 52 is then disposed on the protective layer 51. This completes the photodetector 1 shown in FIG. 3.
  • Conductive films such as the photoelectric conversion layer 24, lower electrode 21, and upper electrode 25 can be formed using dry or wet film deposition methods.
  • Dry film deposition methods include vacuum deposition using resistance heating or high-frequency heating, electron beam (EB) deposition, various sputtering methods (magnetron sputtering, RF-DC coupled bias sputtering, ECR sputtering, facing target sputtering, and high-frequency sputtering), ion plating, laser ablation, molecular beam epitaxy, and laser transfer.
  • Other dry film deposition methods include chemical vapor deposition methods such as plasma CVD, thermal CVD, MOCVD, and photo-CVD.
  • Wet film deposition methods include spin coating, inkjet printing, spray coating, stamping, microcontact printing, flexographic printing, offset printing, gravure printing, and dipping.
  • etching in addition to photolithography techniques, chemical etching such as shadow masks and laser transfer, and physical etching using ultraviolet light or lasers can be used.
  • planarization techniques in addition to CMP, laser planarization and reflow methods can be used.
  • FIG. 11 shows an example of the energy potential of a unit pixel 10 during non-saturated accumulation.
  • FIG. 12 shows an example of the energy potential of a unit pixel 10 at the start of transfer.
  • FIG. 13 shows an example of the energy potential of a unit pixel 10 during transfer.
  • FIG. 14 shows an example of the energy potential of a unit pixel 10 at the end of transfer.
  • the horizontal axis represents the regions of the readout electrode 211, OFB electrode 215, storage electrode 212A, control electrode 214, storage electrode 212B, OFB electrode 215, and readout electrode 211 of the unit pixel 10.
  • the horizontal axis represents the regions corresponding to line A-A shown in FIG. 2.
  • the vertical axis represents the energy potential of the charge storage layer 23.
  • FIG. 15 shows an example of a timing chart illustrating the relationship between time and the voltage supplied to the unit pixel 10.
  • the horizontal axis represents time.
  • the vertical axis represents the voltage supplied to each of the storage electrode 212A, storage electrode 212B, shield electrode 213, control electrode 214, and OFB electrode 215.
  • Non-saturated accumulation operation 15 in the non-saturation accumulation operation, a voltage higher than the voltage supplied to the shield electrode 213 is supplied to each of the storage electrodes 212A and 212B of the unit pixel 10 (timing T1). A fixed voltage is supplied to the shield electrode 213. At this time, a voltage lower than the voltages supplied to the storage electrodes 212A and 212B and higher than the voltage supplied to the shield electrode 213 is supplied to the control electrode 214.
  • charge q1 e.g., electrons (e) as signal charge
  • charge q1 is stored in the energy potential region generated in the charge storage layer 23 by the storage electrode 212A and control electrode 214.
  • An energy barrier is generated in the charge storage layer 23 between the storage electrode 212A and readout electrode 211 by the OFB electrode 215. The energy barrier prevents charge q1 from flowing to the readout electrode 211.
  • charge q2 (e.g., electrons (e) as signal charge) is stored in the energy potential region generated in the charge storage layer 23 by the storage electrode 212B and control electrode 214.
  • An energy barrier is generated in the charge storage layer 23 between the storage electrode 212B and readout electrode 211 by the OFB electrode 215. The energy barrier prevents charge q2 from flowing to the readout electrode 211.
  • the height of the energy potential decreases in the following order: the energy barrier created by the OFB electrode 215, the height of the energy potential generated by the control electrode 214, and the height of the energy potential generated by the storage electrode 212A and storage electrode 212B.
  • a low voltage starts to be supplied to the control electrode 214 (timing T2). This increases the energy potential generated in the charge storage layer 23 by the control electrode 214, as shown in FIG. 12.
  • a low voltage starts to be supplied to the storage electrode 212A. This increases the energy potential generated in the charge storage layer 23 by the storage electrode 212A, as shown in FIG. 12, and the charge q1 is pushed up.
  • the charge q2 stored in the energy potential region generated in the charge storage layer 23 by the storage electrode 212B is similarly transferred to the readout electrode 211 by sequentially performing the above-mentioned transfer start operation, transfer operation, and transfer end operation.
  • Figure 16 shows another example of a timing chart illustrating the relationship between time and the voltage supplied to the unit pixel 10.
  • the horizontal axis represents time.
  • the vertical axis represents the voltage supplied to each of the storage electrode 212A, storage electrode 212B, shield electrode 213, control electrode 214, and OFB electrode 215.
  • the transfer start operation and the transfer operation may be performed substantially simultaneously, as shown in FIG. 16.
  • the transfer start operation the supply of a low voltage to the control electrode 214 of the unit pixel 10 begins (timing T2).
  • the transfer operation is performed, and the supply of a low voltage to the storage electrode 212A of the unit pixel 10 begins (timing T3).
  • the rate at which voltage is supplied to the storage electrode 212A is set to be slower than the rate at which voltage is supplied to the control electrode 214. That is, in the charge transfer layer 202, the energy potential barrier generated by the control electrode 214 rises before the energy potential barrier generated by the storage electrode 212A rises (see Figure 13). As a result, for example, the flow of charge q1 stored in the charge transfer layer 202 by the storage electrode 212A to charge q2 stored in the charge transfer layer 202 by the storage electrode 212B is effectively suppressed or prevented. In other words, blooming can be effectively suppressed or prevented.
  • an electrode 262 may be provided on the charge storage layer 23 above the control electrode 214.
  • an opening 26 is formed above the control electrode 214, and therefore, as shown in FIG. 17, the electrode 262 is disposed at the bottom of the opening 26. This improves the controllability of the energy potential between the storage electrodes 212A and 212B.
  • the unit pixel 10 has phase difference detection pixels 10A and 10B arranged in parallel and generating signals for phase difference detection.
  • the unit pixel 10 further has a photoelectric conversion layer 24, and an opening 26 for removing the photoelectric conversion layer 24 is provided between the phase difference detection pixel 10A and the phase difference detection pixel 10B. This reduces variations in sensitivity in the plurality of unit pixels 10 arranged in the pixel section 100A, which are caused by variations in allocation of charges generated between the phase difference detection pixel 10A and the phase difference detection pixel 10B to the phase difference detection pixel 10A and the phase difference detection pixel 10B. This will be explained below.
  • the charge generated by photoelectric conversion on the control electrode cannot control its transport path to the charge transfer layer, so it is randomly allocated to one of the storage electrodes, resulting in variations in sensitivity and concerns about a deterioration in the movement difference detection function (separation ratio).
  • an opening 26 is provided that removes the photoelectric conversion layer 24 between the phase difference detection pixel 10A and the phase difference detection pixel 10B. This reduces sensitivity variations caused by variations in the allocation of charge generated between the phase difference detection pixel 10A and the phase difference detection pixel 10B to the phase difference detection pixel 10A and the phase difference detection pixel 10B in the multiple unit pixels 10 arranged in the pixel section 100A.
  • the photodetector 1 of this embodiment can improve its photodetection characteristics.
  • the photodetector 1 of this embodiment can improve its phase difference detection function, among other photodetection characteristics.
  • the photodetector 1 of this embodiment has a charge storage layer 23 between the lower electrode 21 and the photoelectric conversion layer 24.
  • the photoelectric conversion layer 24 between the phase difference detection pixel 10A and the phase difference detection pixel 10B is removed by the opening 26, but the charge storage layer 23 is continuously formed between the phase difference detection pixel 10A and the phase difference detection pixel 10B. This allows charge to be shared between the phase difference detection pixel 10A and the phase difference detection pixel 10B, ensuring a sufficient number of saturation electrons. Therefore, it is possible to achieve both a high dynamic range and improved phase difference detection function.
  • Modified Examples (2-1. Modification 1) 18 to 25 are schematic diagrams illustrating an example of a cross-sectional configuration of a unit pixel 10 of a photodetector (photodetector devices 1A to 1H) according to Modification 1 of the present disclosure. Similar to FIG. 1B, FIGS. 18 to 25 illustrate cross sections corresponding to line II shown in FIG. 1A. Similar to the photodetector device 1 of the first embodiment, the photodetector devices 1A to 1H are, for example, CMOS image sensors used in electronic devices such as digital still cameras and video cameras.
  • an opening 26 having an inverted tapered shape was shown as a specific example of an "opening" according to one embodiment of the present disclosure, but the shape of the opening 26 is not limited to this.
  • photodetector 1A of this modified example has opening 26A having a forward tapered shape as shown in FIG. 18, as a specific example of an "opening" according to an embodiment of the present disclosure.
  • photodetector 1B of this modified example has opening 26B having vertical side surfaces as shown in FIG. 19, as a specific example of an "opening" according to an embodiment of the present disclosure, and opening 26 is left as a gap without being filled with insulating film 261.
  • photodetector 1C of this modified example has opening 26C having vertical side surfaces as shown in FIG. 20, as a specific example of an "opening" according to an embodiment of the present disclosure, and has sealing film 263 on its side and bottom surfaces.
  • photodetector 1D of this modified example has opening 26D having a forward tapered shape with a bottom surface in photoelectric conversion layer 24 as a specific example of an "opening" according to an embodiment of the present disclosure, as shown in FIG. 21.
  • the photodetector 1E of this modified example is provided with an opening 26E that further separates the upper electrode 25, as shown in FIG. 22, as a specific example of an "opening" according to one embodiment of the present disclosure.
  • the photodetector 1F of this modified example has a stopper film 264 disposed on the charge storage layer 23 above the control electrode 214, as shown in FIG. 23, to provide an opening 26F. This makes it possible to prevent damage to the charge storage layer 23 when forming the opening 26F by, for example, etching.
  • the photoelectric conversion layer 24 is removed, an opening 26G is provided to separate the upper electrode 25, and a reflective film 265 is disposed at the bottom.
  • the reflective film 265 has a prism shape, and light incident on the opening 26G is directed to either the storage electrode 212A side or the storage electrode 212B side. This prevents a decrease in sensitivity due to the removal of part of the photoelectric conversion layer 24.
  • photodetector 1H of this modified example is provided with opening 26H having vertical sides as a specific example of an "opening" according to one embodiment of the present disclosure, as shown in FIG. 25, and has a waveguide 266 formed above it.
  • opening 26H having vertical sides as a specific example of an "opening" according to one embodiment of the present disclosure, as shown in FIG. 25, and has a waveguide 266 formed above it.
  • light incident on opening 26H is distributed to either storage electrode 212A or storage electrode 212B, thereby suppressing the decrease in sensitivity caused by removing part of photoelectric conversion layer 24.
  • the photodetector devices 1A-1H have substantially the same configuration as the photodetector device 1 of the above embodiment.
  • the photodetector devices 1A to 1H of this modified example can achieve the same effects as those of the first embodiment described above.
  • (2-2. Modification 2) 26 is a schematic diagram illustrating an example of a planar configuration of the layout of a unit pixel 10 of a photodetector (photodetector 1I) according to Modification 2 of the present disclosure.
  • the photodetector 1I is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras.
  • an OFB electrode 215 was provided between the readout electrode 211 and the control electrode 214, but this is not limited to this.
  • transfer electrodes 216 are provided between the readout electrode 211 and the storage electrodes 212A and 212B.
  • the photodetector 1I has substantially the same configuration as the photodetector 1 of the above embodiment.
  • the transfer electrode 216 corresponds to a specific example of a "transfer electrode" according to one embodiment of the present disclosure.
  • the transfer electrode 216 is, for example, the gate electrode of a switch element, and controls the energy potential of the charge storage layer 23 between the readout electrode 211 and the storage electrodes 212A and 212B, thereby controlling the flow of charges stored in the charge storage layer 23 above the storage electrode 212A and the charge stored in the charge storage layer 23 above the storage electrode 212B to the readout electrode 211.
  • the transfer electrode 216 is formed in the same conductive layer as the readout electrode 211, the storage electrodes 212A and 212B, the shield electrode 213, and the control electrode 214, and is made of the same conductive material.
  • FIG. 27 shows an example of the energy potential of a unit pixel 10 during non-saturated accumulation.
  • FIG. 28 shows an example of the energy potential of a unit pixel 10 at the start of transfer.
  • FIG. 29 shows an example of the energy potential of a unit pixel 10 during transfer.
  • FIG. 30 shows an example of the energy potential of a unit pixel 10 at the end of transfer.
  • the horizontal axis represents the regions of the readout electrode 211, transfer electrode 216, storage electrode 212A, control electrode 214, storage electrode 212B, transfer electrode 216, and readout electrode 211 of the unit pixel 10.
  • the horizontal axis represents the regions corresponding to line B-B shown in FIG. 26.
  • the vertical axis represents the energy potential of the charge storage layer 23.
  • Figure 31 shows an example of a timing chart illustrating the relationship between time and the voltage supplied to the unit pixel 10.
  • the horizontal axis represents time.
  • the vertical axis represents the voltage supplied to each of the storage electrode 212A, storage electrode 212B, shield electrode 213, control electrode 214, and transfer electrode 216.
  • Non-saturated accumulation operation In the non-saturation accumulation operation, as shown in FIG. 31 , a voltage higher than the voltage supplied to the shield electrode 213 is supplied to each of the storage electrodes 212A and 212B of the unit pixel 10 (timing T1). A fixed voltage is supplied to each of the storage electrodes 212A and 212B from the non-saturation accumulation operation to the transfer end operation. Meanwhile, a fixed voltage is also supplied to the shield electrode 213. At this time, a voltage lower than the voltages supplied to each of the storage electrodes 212A and 212B and higher than the voltage supplied to the shield electrode 213 is supplied to the control electrode 214. Furthermore, a low voltage that turns the transfer electrode 216 into an off state is supplied to the transfer electrode 216. A voltage lower than the voltage supplied to the control electrode 214 and higher than the voltage supplied to the shield electrode 213 is supplied to the transfer electrode 216.
  • charge q1 (signal charge, for example, electrons (e)) is stored within the energy potential region generated in the charge storage layer 23 by the storage electrode 212A, control electrode 214, and transfer electrode 216. Because the transfer electrode 216 is in the off state, charge q1 stored in the charge storage layer 23 by the storage electrode 212A is not transferred to the readout electrode 211.
  • charge q2 (signal charge, for example, electrons (e)) is stored within the energy potential region generated in the charge storage layer 23 by the storage electrode 212B, control electrode 214, and transfer electrode 216. Because the transfer electrode 216 is in the off state, the charge q2 stored in the charge storage layer 23 by the storage electrode 212B is not transferred to the readout electrode 211.
  • the height of the energy potential decreases in the following order: the height of the energy potential generated by the transfer electrode 216, the height of the energy potential generated by the control electrode 214, and the height of the energy potential generated by the storage electrode 212A and storage electrode 212B.
  • a low voltage begins to be supplied to the control electrode 214 (timing T2). This increases the energy potential generated in the charge storage layer 23 by the control electrode 214, as shown in Figure 28.
  • the charge q2 stored in the energy potential region generated in the charge storage layer 23 by the storage electrode 212B is similarly transferred to the readout electrode 211 by sequentially performing the above-mentioned transfer start operation, transfer operation, and transfer end operation.
  • Figure 32 shows another example of a timing chart illustrating the relationship between time and the voltage supplied to the unit pixel 10.
  • the horizontal axis represents time.
  • the vertical axis represents the voltage supplied to each of the storage electrode 212A, storage electrode 212B, shield electrode 213, control electrode 214, and transfer electrode 216.
  • the transfer start operation and the transfer operation may be performed substantially simultaneously, as shown in FIG. 32.
  • the transfer start operation the supply of a low voltage to the control electrode 214 of the unit pixel 10 begins (timing T2).
  • the transfer operation is performed, and the supply of a high voltage to the transfer electrode 216 of the unit pixel 10 begins (timing T3).
  • the rate at which voltage is supplied to the transfer electrode 216 is set slower than the rate at which voltage is supplied to the control electrode 214. That is, in the charge transfer layer 202, the energy potential barrier generated by the control electrode 16 first becomes high, and then the transfer electrode 216 is turned on and charge q1 is transferred (see Figure 29). As a result, for example, the flow of charge q1 stored in the charge storage layer 23 by the storage electrode 212A to charge q2 stored in the charge storage layer 23 by the storage electrode 212B is effectively suppressed or prevented. In other words, blooming can be effectively suppressed or prevented.
  • (2-3. Modification 3) 33 is a schematic diagram illustrating an example of a planar configuration of the layout of a unit pixel 10 of a photodetector (photodetector 1J) according to Modification 3 of the present disclosure.
  • the photodetector 1J is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras.
  • an OFB electrode 215 was provided between the readout electrode 211 and the control electrode 214, but this is not limited to this.
  • a control electrode 217 is provided between the readout electrode 211 and the storage electrodes 212A and 212B.
  • the photodetector 1J has substantially the same configuration as the photodetector 1 of the above embodiment.
  • the control electrode 217 controls the energy potential of the charge storage layer 23 between the readout electrode 211 and the storage electrodes 212A and 212B, and controls the flow of charges stored in the charge storage layer 23 above by the storage electrode 212A and charges stored in the charge storage layer 23 above by the storage electrode 212B to the readout electrode 211.
  • the control electrode 217 is provided across the phase difference detection pixel 10A and the phase difference detection pixel 10B, and a variable voltage is applied to the control electrode 217, just like the control electrode 214.
  • the control electrode 217 is formed in the same conductive layer as the readout electrode 211, the storage electrodes 212A and 212B, the shield electrode 213, and the control electrode 214, and is made of the same conductive material.
  • the photodetector 1J of this modified example can achieve the same effects as the first embodiment described above.
  • (2-4. Modification 4) 34 is a schematic diagram illustrating an example of a planar configuration of the layout of a unit pixel 10 of a photodetector (photodetector 1K) according to Modification 4 of the present disclosure.
  • the photodetector 1K is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras.
  • an OFB electrode 215 was provided between the readout electrode 211 and the control electrode 214, but this is not limited to this.
  • the OFB electrode 215 is omitted, and the control electrode 214 between the storage electrodes 212A and 212B has the same length in the Y-axis direction as the storage electrodes 212A and 212B.
  • the photodetector 1K has substantially the same configuration as the photodetector 1 of the above embodiment.
  • the photodetector 1K of this modified example can achieve the same effects as the first embodiment described above.
  • (2-5. Modification 5) 35 is a schematic diagram illustrating an example of a planar configuration of the layout of a unit pixel 10 of a photodetector (photodetector 1L) according to Modification 5 of the present disclosure.
  • the photodetector 1L is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras.
  • the control electrode 214 was provided between the storage electrodes 212A and 212B, but this is not limited to this.
  • the control electrode 214 is provided on the side of the adjacent pixel opposite the readout electrode 211, and a drain electrode 218 is disposed below the opening 26, and a shield electrode 213 is disposed around the drain electrode 218.
  • the photodetector 1L has substantially the same configuration as the photodetector 1 of the first embodiment described above.
  • the drain electrode 218 corresponds to a specific example of an "exhaust electrode” according to one embodiment of the present disclosure.
  • the drain electrode 218 is intended to remove dark current caused by damage to the photoelectric conversion layer 24 when forming the opening 26.
  • a voltage (pixel power supply) equivalent to that applied to the readout electrode 211 is applied to the drain electrode 218, thereby reducing the number of required voltage sources.
  • a shield electrode 213 to which a fixed potential is applied is provided around the drain electrode 218, thereby electrically isolating the storage electrodes 212A and 212B from the drain electrode 218.
  • the photodetector 1L of this modified example can achieve the same effects as the first embodiment described above.
  • FIGS. 6A and 36B are schematic diagrams illustrating an example of a planar configuration (A) and a cross-sectional configuration (B) of the layout of a unit pixel 10 of a photodetector (photodetector 1M) according to Modification 6 of the present disclosure.
  • (B) of Fig. 36 illustrates a cross section corresponding to line III-III shown in (A) of Fig. 36.
  • the photodetector 1M is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras.
  • the photoelectric conversion layer 24 above the control electrode 214 disposed between the phase difference detection pixel 10A and the phase difference detection pixel 10B may also be further processed.
  • the photodetector 1M of this modified example further has an opening 26I provided above the shield electrode 213. Except for this point, the photodetector 1M has substantially the same configuration as the photodetector 1 of the first embodiment described above.
  • opening 26I is formed by removing the photoelectric conversion layer 24, and as described above, is provided above the shield electrode 213.
  • opening 26I is formed, for example, in a grid pattern in plan view. As shown in Figure 36 (B), opening 26I may be formed up to the charge storage layer 23 along with the photoelectric conversion layer 24. This limits the movement of charges between adjacent unit pixels P, thereby preventing color mixing.
  • the photodetector 1M of this modified example can achieve the same effects as the first embodiment described above.
  • FIG. 37A is a schematic diagram illustrating a cross-sectional configuration of a photodetector 2 according to a second embodiment of the present disclosure.
  • Fig. 37B is a schematic diagram illustrating an example of a planar configuration of the photodetector 2 shown in Fig. 37A, and Fig. 37A illustrates a cross section corresponding to line IV-IV shown in Fig. 37B.
  • the photodetector 2 is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras.
  • the photodetector 2 is a stacked photodetector in which a photoelectric conversion section 20 and a photoelectric conversion region 32 are stacked.
  • pixel units 2a each consisting of four pixels (unit pixels P1, P2, P3, and P4) arranged in two rows and two columns are repeated in an array formed in the row and column directions.
  • a color filter 55 that selectively transmits red light (R), green light (G), and blue light (B) is provided for each unit pixel P above the photoelectric conversion unit 20 (light incident side S1).
  • a pixel unit 2a consisting of four pixels arranged in two rows and two columns, two color filters (green filters 55G) that selectively transmit green light (G) are arranged diagonally, and one color filter (red filter 55R and blue filter 55B) that selectively transmits red light (R) and blue light (B) is arranged on each orthogonal diagonal.
  • the corresponding color light is detected, for example, in the photoelectric conversion unit 20. That is, in the pixel unit 100A, pixels that detect red light (R), green light (G), and blue light (B) are arranged in a Bayer pattern.
  • the photodetector 2 of the light that passes through the color filter 55, light in the visible light region (red light (R), green light (G), and blue light (B)) is absorbed by the photoelectric conversion unit 20 of the unit pixel that is provided with one of the color filters 55R, 55G, or 55B, while other light, such as infrared light (IR), passes through the photoelectric conversion unit 20.
  • the infrared light (IR) that passes through this photoelectric conversion unit 20 is detected in the photoelectric conversion region 32 of the unit pixel that is provided with one of the color filters 55R, 55G, or 55B, and a signal charge corresponding to the infrared light (IR) is generated.
  • the photodetector 2 is capable of simultaneously generating both visible light images and infrared light images.
  • the photodetector 2 can acquire visible light images and infrared light images at the same position in the XZ plane. This makes it possible to achieve high integration in the XZ plane.
  • a phase difference detection pixel is configured in all or some of the multiple pixel units 2a repeatedly arranged in an array in the pixel section 100A.
  • an on-chip lens 52 is disposed across unit pixels P1 and P2, and unit pixels P3 and P4, which are adjacent in the X-axis direction.
  • the unit pixels P1 and P2 (and unit pixels P3 and P4) disposed across this on-chip lens 52 correspond to specific examples of a "first pixel" and a "second pixel" as an embodiment of the present disclosure, respectively.
  • Openings 26 that remove the photoelectric conversion layer 24 are provided between unit pixels P1 and P2 and between unit pixels P3 and P4, which are disposed across the on-chip lens 52.
  • a plurality of pixel units 2a each of which is composed of four pixels (unit pixels P1, P2, P3, and P4) arranged in, for example, two rows and two columns, are repeatedly arranged in the pixel section 100A.
  • an opening 26 is provided in the photoelectric conversion layer 24 between, for example, the unit pixels P1 and P2 and between the unit pixels P3 and P4 that are adjacent to each other in the X-axis direction, constituting the plurality of pixel units 2a. This reduces variations in sensitivity due to variations in the distribution of charges generated between adjacent unit pixels.
  • an on-chip lens 52 is provided in all or some of the plurality of pixel units 2a, straddling, for example, the unit pixels P1 and P2 and the unit pixels P3 and P4 that are adjacent to each other in the X-axis direction, thereby constituting a phase difference detection pixel.
  • openings 26 are provided in the photoelectric conversion layer 24 between the unit pixel P1 and the unit pixel P2 and between the unit pixel P3 and the unit pixel P4, which are straddled by the on-chip lens 52, thereby reducing variations in sensitivity due to variations in the distribution of charges generated between adjacent phase difference detection pixels.
  • the charge storage layer 23 is formed continuously between the phase difference detection pixels. This allows charge to be shared between the phase difference detection pixels, ensuring a sufficient number of saturation electrons. This makes it possible to achieve both a high dynamic range and improved phase difference detection functionality.
  • Modified Examples (4-1. Modification 7) 38 is a schematic diagram illustrating an example of a planar configuration of the layout of a pixel unit 2 a of a photodetector (photodetector 2A) according to Modification 7 of the present disclosure. Similar to the photodetector 1 of the first embodiment, the photodetector 2A is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras.
  • the shield electrode 213 protrudes between unit pixels P1 and P2, and unit pixels P3 and P4, which are adjacent in the X-axis direction and which constitute a phase difference detection pixel, but this is not limited to this.
  • a drain electrode 218 is disposed between unit pixels P1 and P2, and unit pixels P3 and P4, which are adjacent in the X-axis direction and which constitute a phase difference detection pixel. Except for this point, the photodetector 2A has substantially the same configuration as the photodetector 2 of the second embodiment described above.
  • the drain electrode 218 is intended to remove dark current caused by damage to the photoelectric conversion layer 24 when forming the opening 26.
  • the same voltage (pixel power supply) as that applied to the readout electrode 211 is applied to the drain electrode 218. This reduces the number of required voltage sources.
  • the drain electrode 218 is formed in the same conductive layer as the readout electrode 211, storage electrode 212, and shield electrode 213, and is made of the same conductive material.
  • the photodetector 2A of this modified example can achieve the same effects as the second embodiment described above.
  • (4-2. Modification 8) 39 is a schematic diagram illustrating an example of a planar configuration of the layout of a pixel unit 2 a of a photodetector (photodetector 2B) according to Modification 8 of the present disclosure.
  • the photodetector 2B is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras.
  • a transfer electrode 216 is disposed between the readout electrode 211 and the storage electrode 212 of each of the unit pixels P1, P2, P3, and P4. Except for this, the photodetector 2B has substantially the same configuration as the photodetector 2 of the second embodiment described above.
  • the transfer electrode 216 is, for example, the gate electrode of a switch element, and controls the energy potential of the charge storage layer 23 between the readout electrode 211 and storage electrode 212, thereby controlling the flow of charge stored in the charge storage layer 23 above the storage electrode 212 to the readout electrode 211.
  • the transfer electrode 216 is formed in the same conductive layer as the readout electrode 211, storage electrode 212, and shield electrode 213, and is made of the same conductive material.
  • the photodetector 2B of this modified example can achieve the same effects as the second embodiment described above.
  • a control electrode 217 is disposed between the readout electrode 211 and the storage electrode 212 of each unit pixel P1, P2, P3, and P4. Except for this, the photodetector 2C has substantially the same configuration as the photodetector 2 of the second embodiment described above.
  • the control electrode 217 controls the energy potential of the charge storage layer 23 between the readout electrode 211 and the storage electrode 212, thereby controlling the flow of charge stored in the charge storage layer 23 above the storage electrode 212 to the readout electrode 211.
  • the control electrode 217 is provided in a ring shape surrounding the readout electrode 211 between the readout electrode 211 and the storage electrodes 212 of each of the unit pixels P1, P2, P3, and P4. Similar to the transfer electrodes 216, the control electrodes 217 may be individually disposed between the storage electrodes 212 of each of the unit pixels P1, P2, P3, and P4. A variable voltage is applied to the control electrode 217.
  • the control electrode 217 is formed in the same conductive layer as the readout electrode 211, storage electrode 212, and shield electrode 213, and is made of the same conductive material.
  • FIG. 41A is a schematic diagram illustrating a cross-sectional configuration of a photodetector 2D according to Modification 10 of the present disclosure.
  • FIG. 41B is a schematic diagram illustrating an example of the planar configuration of the photodetector 2D illustrated in FIG. 41A, and FIG. 41A illustrates a cross section corresponding to the V-V line illustrated in FIG. 41B.
  • the color filter 55 is provided above the photoelectric conversion unit 20 (on the light incident side S1). However, the color filter 55 may be provided, for example, between the photoelectric conversion unit 20 and the photoelectric conversion region 32, as illustrated in FIG. 41A. Except for this point, the photodetector 2D has substantially the same configuration as the photodetector 2 according to the second embodiment.
  • the color filter 55 has a configuration in which a color filter (red filter 55R) that selectively transmits at least red light (R) and a color filter (blue filter 55B) that selectively transmits at least blue light (B) are arranged diagonally within the pixel unit 2a.
  • the photoelectric conversion layer 24 of the photoelectric conversion unit 20 is configured to selectively absorb light having a wavelength corresponding to green light (G), for example. Light having a wavelength corresponding to red light (R) is selectively absorbed in the photoelectric conversion region 32R, and light having a wavelength corresponding to blue light (B) is selectively absorbed in the photoelectric conversion region 32B.
  • each RGB photoelectric conversion unit can be increased compared to a photodetector device with a typical Bayer array, making it possible to improve the S/N ratio.
  • Fig. 42A is a schematic diagram illustrating a cross-sectional configuration of a photodetector 3 according to a third embodiment of the present disclosure.
  • Fig. 42B is a schematic diagram illustrating an example of a planar configuration of the photodetector 3 shown in Fig. 42A, and Fig. 42A illustrates a cross section corresponding to line VI-VI shown in Fig. 42B.
  • the photodetector 3 is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras.
  • the photodetector 3 is a stacked-type photodetector in which a photoelectric conversion unit 20 and a photoelectric conversion region 32 are stacked.
  • the photoelectric conversion unit 20 is formed by stacking a lower electrode 21, a photoelectric conversion layer 24, and an upper electrode 25 in this order from the semiconductor substrate 30 side. That is, the photoelectric conversion unit 20 of this embodiment does not include the insulating layer 22 and the charge storage layer 23.
  • a readout electrode 211 is provided for each unit pixel P as the lower electrode 21, and a shield electrode 213 is provided around the readout electrode 211.
  • a color filter 55 that selectively transmits red light (R), green light (G), and blue light (B) is provided for each unit pixel P above the photoelectric conversion unit 20 (light incident side S1). Specifically, in four pixels arranged in two rows and two columns, two color filters (green filters 55G) that selectively transmit green light (G) are arranged diagonally, and one color filter (red filter 55R and blue filter 55B) that selectively transmit red light (R) and blue light (B) is arranged on each orthogonal diagonal. In a unit pixel P provided with one of the color filters 55R, 55G, or 55B, the corresponding color light is detected in the photoelectric conversion unit 20, for example. That is, in the pixel unit 100A, pixels that detect red light (R), green light (G), and blue light (B) are arranged in a Bayer pattern.
  • the photodetector 3 of the light that passes through the color filter 55, light in the visible light region (red light (R), green light (G), and blue light (B)) is absorbed by the photoelectric conversion unit 20 of the unit pixel that is provided with one of the color filters 55R, 55G, or 55B, while other light, such as infrared light (IR), passes through the photoelectric conversion unit 20.
  • the infrared light (IR) that passes through the photoelectric conversion unit 20 is detected in the photoelectric conversion region 32 of the unit pixel that is provided with one of the color filters 55R, 55G, or 55B, and a signal charge corresponding to the infrared light (IR) is generated.
  • both visible light images and infrared light images can be generated simultaneously.
  • the photodetector 3 can acquire visible light images and infrared light images at the same position in the XY plane. This makes it possible to achieve high integration in the XY plane.
  • a phase difference detection pixel is configured over the entire surface or a portion of the pixel section 100A, which is made up of a plurality of unit pixels P arranged two-dimensionally in a matrix.
  • the phase difference detection pixel is configured by disposing an on-chip lens 52 across unit pixels P adjacent to each other in the X-axis direction, for example.
  • the unit pixels P straddled by this on-chip lens 52 correspond to a specific example of a "first pixel" and a "second pixel” as an embodiment of the present disclosure.
  • An opening 26 is provided between adjacent unit pixels P straddled by the on-chip lens 52, removing the photoelectric conversion layer 24.
  • a plurality of unit pixels P are two-dimensionally arranged in a matrix in the pixel section 100A.
  • an opening 26 is provided in the photoelectric conversion layer 24 between unit pixels P adjacent to each other in the X-axis direction. This reduces variations in sensitivity caused by variations in the distribution of charges generated between adjacent unit pixels.
  • a phase difference detection pixel is configured by arranging an on-chip lens 52 across unit pixels P adjacent to each other in the X-axis direction over the entire surface or part of the pixel section 100A.
  • Modification 11 43 is a schematic diagram illustrating an example of a planar configuration of the layout of a plurality of unit pixels P of a photodetector (photodetector 3A) according to Modification 11 of the present disclosure. Similar to the photodetector 1 of the first embodiment, the photodetector 3A is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras.
  • the shield electrode 213 extends between unit pixels P adjacent in the X-axis direction that constitute a phase difference detection pixel, but this is not limited to this.
  • the photodetector 3A of this modified example two unit pixels P adjacent in the X-axis direction that constitute a phase difference detection pixel are surrounded by a shield electrode 213, and a drain electrode 218 is disposed between adjacent unit pixels P that constitute the phase difference detection pixel surrounded by the shield electrode 213. Except for this point, the photodetector 3A has substantially the same configuration as the photodetector 3 of the third embodiment described above.
  • the drain electrode 218 is intended to remove dark current caused by damage to the photoelectric conversion layer 24 when forming the opening 26.
  • a voltage (pixel power supply) equivalent to that applied to the readout electrode 211 is applied to the drain electrode 218. This reduces the number of required voltage sources.
  • the drain electrode 218 is formed in the same conductive layer as the readout electrode 211, storage electrode 212, and shield electrode 213, and is made of the same conductive material.
  • the photodetector 3A of this modified example can achieve the same effects as the third embodiment described above.
  • FIG. 44A is a schematic diagram illustrating a cross-sectional configuration of a photodetector 3B according to Modification 12 of the present disclosure.
  • FIG. 44B is a schematic diagram illustrating an example of the planar configuration of the photodetector 3B illustrated in FIG. 44A, and FIG. 44A illustrates a cross section corresponding to line VII-VII illustrated in FIG. 44B.
  • the color filter 55 was provided above the photoelectric conversion unit 20 (on the light incident side S1).
  • the color filter 55 may be provided, for example, between the photoelectric conversion unit 20 and the photoelectric conversion region 32, as illustrated in FIG. 44A.
  • the photodetector 3B has substantially the same configuration as the photodetector 2 of the third embodiment described above.
  • the color filter 55 has a configuration in which a color filter (red filter 55R) that selectively transmits at least red light (R) and a color filter (blue filter 55B) that selectively transmits at least blue light (B) are arranged diagonally within the pixel unit 2a.
  • the photoelectric conversion layer 24 of the photoelectric conversion unit 20 is configured to selectively absorb light having a wavelength corresponding to green light (G), for example. Light having a wavelength corresponding to red light (R) is selectively absorbed in the photoelectric conversion region 32R, and light having a wavelength corresponding to blue light (B) is selectively absorbed in the photoelectric conversion region 32B.
  • each RGB photoelectric conversion unit can be increased compared to a photodetector device with a typical Bayer array, making it possible to improve the S/N ratio.
  • Fig. 45A is a schematic diagram illustrating a cross-sectional configuration of a photodetector 4A according to a fourth embodiment of the present disclosure.
  • Fig. 45B is a schematic diagram illustrating an example of a planar configuration of the photodetector 4A shown in Fig. 45A, and Fig. 45A illustrates a cross section corresponding to line VIII-VIII shown in Fig. 45B.
  • the photodetector 4A is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras.
  • the photodetector 4A is a stacked photodetector in which a photoelectric conversion section 20 and a photoelectric conversion region 32 are stacked.
  • pixel units 4a each consisting of four pixels (unit pixels P1, P2, P3, and P4) arranged in two rows and two columns are repeated as a repeating unit, and are arranged in an array in the row and column directions.
  • a color filter 55 that selectively transmits red light (R), green light (G), and blue light (B) is provided for each unit pixel P above the photoelectric conversion unit 20 (light incident side S1).
  • a pixel unit 4a consisting of four pixels arranged in two rows and two columns, two color filters (green filters 55G) that selectively transmit green light (G) are arranged diagonally, and one color filter (red filter 55R and blue filter 55B) that selectively transmits red light (R) and blue light (B) is arranged on each orthogonal diagonal.
  • the corresponding color light is detected, for example, in the photoelectric conversion unit 20. That is, in the pixel unit 100A, pixels that detect red light (R), green light (G), and blue light (B) are arranged in a Bayer pattern.
  • the photodetector 4A of the light that passes through the color filter 55, light in the visible light region (red light (R), green light (G), and blue light (B)) is absorbed by the photoelectric conversion unit 20 of the unit pixel that is provided with one of the color filters 55R, 55G, or 55B, while other light, such as infrared light (IR), passes through the photoelectric conversion unit 20.
  • the infrared light (IR) that passes through this photoelectric conversion unit 20 is detected in the photoelectric conversion region 32 of the unit pixel that is provided with one of the color filters 55R, 55G, or 55B, and a signal charge corresponding to the infrared light (IR) is generated.
  • the photodetector 4A is capable of simultaneously generating both visible light images and infrared light images.
  • the photodetector 4A can acquire visible light images and infrared light images at the same position in the XZ plane. This makes it possible to achieve high integration in the XZ plane.
  • a phase difference detection pixel is formed in all or some of the multiple pixel units 4a repeatedly arranged in an array in the pixel section 100A.
  • the storage electrodes 212 have different areas in unit pixels P1 and P2, and unit pixels P3 and P4 that are adjacent in the X-axis direction.
  • the unit pixels P1 and P2 (and unit pixels P3 and P4) having storage electrodes 212 with different areas respectively correspond to specific examples of a "first pixel" and a "second pixel” as an embodiment of the present disclosure.
  • An on-chip lens 52 is disposed in each of the unit pixels P1, P2, P3, and P4 that form the phase difference detection pixel.
  • a plurality of pixel units 4a each of which is composed of four pixels (unit pixels P1, P2, P3, and P4) arranged in, for example, two rows and two columns, are repeatedly arranged in the pixel section 100A.
  • the areas of the storage electrodes 212 of the unit pixels P1 and P2 (and the unit pixels P3 and P4) adjacent to each other in the X-axis direction are made different from each other to form phase difference detection pixels, and an opening 26 is provided in each of the photoelectric conversion layers 24 between the adjacent unit pixels P1 and P2 (and the unit pixels P3 and P4).
  • the photodetector 4A of this embodiment can improve its photodetection characteristics, just like the first embodiment.
  • the photodetector 4A of this embodiment can improve its phase difference detection function, among other photodetection characteristics.
  • the charge storage layer 23 is formed continuously between the phase difference detection pixels. This allows charge to be shared between the phase difference detection pixels, ensuring a sufficient number of saturation electrons. This makes it possible to achieve both a high dynamic range and improved phase difference detection function.
  • Modifications (8-1. Modification 13) 46 is a schematic diagram illustrating an example of a planar configuration of the layout of a plurality of unit pixels P of a photodetector (photodetector 4B) according to Modification 13 of the present disclosure. Similar to the photodetector 1 of the first embodiment, the photodetector 4B is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras.
  • an octagonal readout electrode 211 for example, is provided approximately in the center of the pixel unit 4a, and the storage electrodes 212 of each of the unit pixels P1, P2, P3, and P4 are arranged to surround the readout electrode 211, but this is not limited to this.
  • the photodetector 4B of this modified example the areas of the storage electrodes 212 of the unit pixels P1 and P2 (and unit pixels P3 and P4) adjacent to each other in the X-axis direction are made different, thereby forming a phase difference detection pixel, and the readout electrode 211 extends between the unit pixels P1, P2 and the unit pixels P3, P4 adjacent to each other in the Y-axis direction. Except for this point, the photodetector 4B has substantially the same configuration as the photodetector 4A of the fourth embodiment described above.
  • the photodetector 4B of this modified example can achieve the same effects as the fourth embodiment described above.
  • Fig. 47A is a schematic diagram illustrating a cross-sectional configuration of a photodetector 4C according to Modification 14 of the present disclosure.
  • Fig. 47B is a schematic diagram illustrating an example of a planar configuration of the photodetector 4C illustrated in Fig. 47A.
  • the photodetector 4C is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras.
  • the photodetector 4C of this modified example is a photodetector 3 in which one readout electrode 211 is provided for each unit pixel P as described in the third embodiment above, and the insulating layer 22 and charge storage layer 23 are omitted, but in which the areas of the readout electrodes 211 are made different between unit pixels P1 and P2 adjacent to each other in the X-axis direction, as in the photodetector 4A of the fourth embodiment above, thereby forming a phase electric detection pixel.
  • An opening 26 is provided in the photoelectric conversion layer 24 between adjacent unit pixels P1 and P2 that form the phase electric detection pixel.
  • the photodetector 4C of this modified example can achieve the same effects as the fourth embodiment described above.
  • Fig. 48A is a schematic diagram illustrating a cross-sectional configuration of a photodetector 4D according to Modification 15 of the present disclosure.
  • Fig. 48B is a schematic diagram illustrating an example of a planar configuration of the photodetector 4D illustrated in Fig. 48A.
  • the photodetector 4D is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras.
  • the photodetector 4D of this modification is the photodetector 4C of modification 14 above, with a drain electrode 218 further provided between adjacent unit pixels P3.
  • the photodetector device 4D of this modified example can achieve the same effects as the fourth embodiment described above.
  • Modifications 49 is a schematic diagram illustrating an example of a cross-sectional configuration of a photodetector 5 according to another modification of the present disclosure. Similar to the photodetector 1 of the first embodiment, the photodetector 5 is a photodetector element such as a CMOS image sensor used in electronic devices such as digital still cameras and video cameras. The photodetector 5 of this modification has two photoelectric conversion units 20, 60 and one photoelectric conversion region 32 stacked in the vertical direction.
  • the photoelectric conversion units 20, 60 and the photoelectric conversion region 32 selectively detect light in different wavelength ranges and perform photoelectric conversion.
  • the photoelectric conversion unit 20 acquires a green (G) color signal.
  • the photoelectric conversion unit 60 acquires a blue (B) color signal.
  • the photoelectric conversion region 32 acquires a red (R) color signal. This allows the photodetector 5 to acquire multiple types of color signals in a single pixel without using color filters.
  • the photoelectric conversion unit 60 has the same configuration as the photoelectric conversion unit 20. Specifically, like the photoelectric conversion unit 20, the photoelectric conversion unit 60 has a lower electrode 61, a photoelectric conversion layer 64, and an upper electrode 65 stacked in this order.
  • the lower electrode 61 is made up of multiple electrodes (e.g., a charge readout electrode 611 and a charge storage electrode 612), and an insulating layer 62 and a charge storage layer 63 are stacked in this order between the lower electrode 61 and the photoelectric conversion layer 64.
  • the charge readout electrode 611 is electrically connected to the charge storage layer 63 via an opening 62H provided in the insulating layer 62. Note that the charge storage layer 63 may be omitted.
  • a through-electrode 66 is connected to the charge readout electrode 611, which penetrates the interlayer insulating layer 67 and the photoelectric conversion unit 20 and is electrically connected to the readout electrode 211 of the photoelectric conversion unit 20. Furthermore, the charge readout electrode 611 is electrically connected to a floating diffusion FD provided in the semiconductor substrate 30 via through-electrodes 34 and 66, and can temporarily store charge generated in the photoelectric conversion layer 64. Furthermore, the charge readout electrode 611 is electrically connected to an amplifier transistor AMP and the like provided in the semiconductor substrate 30 via through-electrodes 34 and 66.
  • Figure 50 is a schematic diagram showing another example of the cross-sectional configuration of a photodetector 6 according to another modified example of the present disclosure.
  • the photodetector 5 is a photodetector element such as a CMOS image sensor used in electronic devices such as digital still cameras and video cameras.
  • the photodetector 5 of this modified example has two photoelectric conversion units 20, 60 and one photoelectric conversion region 32 stacked vertically.
  • the photodetector 6 of this modified example has the same configuration as the photodetector 5, except that, as described above, the lower electrodes 21, 81 of the photoelectric conversion units 20, 80 consist of a single electrode, and no insulating layers 22, 82 are provided between the lower electrodes 21, 81 and the charge storage layers 23, 83.
  • the photodetector devices 5 and 6 of this modified example have openings in the photoelectric conversion layers 24 and 64 between adjacent unit pixels, thereby reducing the variation in sensitivity caused by variations in the distribution of generated charge between adjacent unit pixels. Therefore, the photodetector devices 5 and 6 of this modified example can improve their photodetection characteristics.
  • the photodetector 1 as described above can be applied to various electronic devices, such as imaging systems such as digital still cameras and digital video cameras, mobile phones with imaging functions, or other devices with imaging functions.
  • Figure 51 is a block diagram showing an example of the configuration of electronic device 1000.
  • the electronic device 1000 comprises an optical system 1001, a photodetector 1, and a DSP (Digital Signal Processor) 1002.
  • the DSP 1002, memory 1003, display device 1004, recording device 1005, operation system 1006, and power supply system 1007 are connected via a bus 1008, and is capable of capturing still and moving images.
  • the optical system 1001 is composed of one or more lenses and captures incident light (image light) from the subject and forms an image on the imaging surface of the light detection device 1.
  • the photodetector 1 described above is used as the photodetector 1.
  • the photodetector 1 converts the amount of incident light imaged on the imaging surface by the optical system 1001 into an electrical signal on a pixel-by-pixel basis and supplies the signal as a pixel signal to the DSP 1002.
  • the DSP 1002 performs various signal processing on the signal from the photodetector 1 to acquire an image, and temporarily stores the image data in the memory 1003.
  • the image data stored in the memory 1003 is recorded in the recording device 1005 or supplied to the display device 1004 to display the image.
  • the operation system 1006 accepts various operations by the user and supplies operation signals to each block of the electronic device 1000, and the power supply system 1007 supplies the power necessary to drive each block of the electronic device 1000.
  • Fig. 52A schematically shows an example of the overall configuration of a light detection system 2000 including the light detection device 1.
  • Fig. 52B shows an example of the circuit configuration of the light detection system 2000.
  • the light detection system 2000 includes a light emitting device 2001 as a light source unit that emits infrared light L2, and a light detection device 2002 as a light receiving unit having a light detection element.
  • the light detection device 1 described above can be used as the light detection device 2002.
  • the light detection system 2000 may further include a system control unit 2003, a light source driving unit 2004, a sensor control unit 2005, a light source side optical system 2006, and a camera side optical system 2007.
  • the optical detection device 2002 can detect light L1 and light L2.
  • Light L1 is external ambient light reflected by the subject (object to be measured) 2100 ( Figure 52A).
  • Light L2 is light emitted by the light-emitting device 2001 and then reflected by the subject 2100.
  • Light L1 is, for example, visible light
  • light L2 is, for example, infrared light.
  • Light L1 can be detected by the photoelectric conversion unit in the optical detection device 2002, and light L2 can be detected by the photoelectric conversion region in the optical detection device 2002.
  • Image information of the subject 2100 can be obtained from light L1, and distance information between the subject 2100 and the optical detection system 2000 can be obtained from light L2.
  • the optical detection system 2000 can be installed in, for example, an electronic device such as a smartphone or a mobile object such as a car.
  • the light-emitting device 2001 can be composed of, for example, a semiconductor laser, a surface-emitting semiconductor laser, or a vertical-cavity surface-emitting laser (VCSEL).
  • the method of detecting the light L2 emitted from the light-emitting device 2001 by the photodetector 2002 can be, for example, an iTOF method, but is not limited to this.
  • the photoelectric conversion unit can measure the distance to the subject 2100, for example, by using the time-of-flight (TOF) of light.
  • TOF time-of-flight
  • the method of detecting the light L2 emitted from the light-emitting device 2001 by the photodetector 2002 can also be, for example, a structured light method or a stereo vision method.
  • a structured light method a predetermined pattern of light is projected onto the subject 2100, and the distance between the photodetector system 2000 and the subject 2100 can be measured by analyzing the distortion of the pattern.
  • the stereo vision method for example, two or more cameras are used to acquire two or more images of the subject 2100 viewed from two or more different viewpoints, thereby measuring the distance between the photodetector system 2000 and the subject.
  • the light emitting device 2001 and the light detecting device 2002 can be synchronously controlled by the system control unit 2003.
  • Figure 53 is a diagram showing an example of the general configuration of an endoscopic surgery system to which the technology disclosed herein (the present technology) can be applied.
  • Figure 53 shows an operator (doctor) 11131 performing surgery on a patient 11132 on a patient bed 11133 using an endoscopic surgery system 11000.
  • the endoscopic surgery system 11000 is composed of an endoscope 11100, other surgical tools 11110 such as an insufflation tube 11111 and an energy treatment tool 11112, a support arm device 11120 that supports the endoscope 11100, and a cart 11200 on which various devices for endoscopic surgery are mounted.
  • the endoscope 11100 is composed of a lens barrel 11101, a predetermined length of which is inserted from the tip into the body cavity of the patient 11132, and a camera head 11102 connected to the base end of the lens barrel 11101.
  • the endoscope 11100 is configured as a so-called rigid scope having a rigid lens barrel 11101, but the endoscope 11100 may also be configured as a so-called flexible scope having a flexible lens barrel.
  • An opening into which an objective lens is fitted is provided at the tip of the tube 11101.
  • a light source device 11203 is connected to the endoscope 11100, and light generated by the light source device 11203 is guided to the tip of the tube by a light guide extending inside the tube 11101, and is then irradiated via the objective lens towards the object to be observed inside the body cavity of the patient 11132.
  • the endoscope 11100 may be a direct-viewing endoscope, an oblique-viewing endoscope, or a side-viewing endoscope.
  • the camera head 11102 contains an optical system and an image sensor, and the optical system focuses reflected light (observation light) from the object being observed onto the image sensor.
  • the image sensor converts the observation light photoelectrically, generating an electrical signal corresponding to the observation light, i.e., an image signal corresponding to the observed image. This image signal is sent to the camera control unit (CCU) 11201 as RAW data.
  • CCU camera control unit
  • the CCU 11201 is configured with a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and comprehensively controls the operations of the endoscope 11100 and the display device 11202. Furthermore, the CCU 11201 receives an image signal from the camera head 11102 and performs various types of image processing on the image signal, such as development processing (demosaic processing), to display an image based on the image signal.
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 Under the control of the CCU 11201, the display device 11202 displays an image based on the image signal that has been subjected to image processing by the CCU 11201.
  • the light source device 11203 is composed of a light source such as an LED (light emitting diode), and supplies illumination light to the endoscope 11100 when photographing the surgical site, etc.
  • a light source such as an LED (light emitting diode)
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user can input instructions to change the imaging conditions (type of illumination light, magnification, focal length, etc.) used by the endoscope 11100.
  • the treatment tool control device 11205 controls the operation of the energy treatment tool 11112 for cauterizing tissue, incising, sealing blood vessels, etc.
  • the insufflation device 11206 sends gas into the body cavity of the patient 11132 via the insufflation tube 11111 to inflate the body cavity in order to ensure a clear field of view for the endoscope 11100 and to ensure working space for the surgeon.
  • the recorder 11207 is a device capable of recording various types of information related to the surgery.
  • the printer 11208 is a device capable of printing various types of information related to the surgery in various formats, such as text, images, or graphs.
  • the light source device 11203 which supplies illumination light to the endoscope 11100 when photographing the surgical site, can be configured from a white light source, such as an LED, a laser light source, or a combination of these.
  • a white light source such as an LED, a laser light source, or a combination of these.
  • the white light source is configured from a combination of RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high precision, making it possible to adjust the white balance of the captured image in the light source device 11203.
  • the light source device 11203 may be controlled to change the intensity of the light it outputs at predetermined time intervals.
  • the operation of the image sensor of the camera head 11102 in synchronization with the timing of the change in light intensity to acquire images in a time-division manner and combining these images, it is possible to generate an image with a high dynamic range that is free of so-called blocked-up shadows and blown-out highlights.
  • the light source device 11203 may also be configured to provide light in a predetermined wavelength range compatible with special light observation.
  • Special light observation for example, utilizes the wavelength dependence of light absorption in body tissues to irradiate light with a narrower band than the light irradiated during normal observation (i.e., white light), thereby capturing high-contrast images of specific tissues, such as blood vessels on the surface of mucous membranes, known as narrow-band imaging.
  • special light observation may involve fluorescence observation, in which images are obtained using fluorescence generated by irradiating excitation light onto the body tissue.
  • Fluorescence observation can involve irradiating excitation light onto the body tissue and observing the fluorescence from the tissue (autofluorescence observation), or by locally injecting a reagent such as indocyanine green (ICG) into the body tissue and irradiating the tissue with excitation light corresponding to the fluorescent wavelength of the reagent to obtain a fluorescent image.
  • the light source device 11203 may be configured to provide narrow-band light and/or excitation light compatible with such special light observation.
  • Figure 54 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU 11201 shown in Figure 53.
  • the camera head 11102 has a lens unit 11401, an imaging unit 11402, a drive unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • the CCU 11201 has a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and the CCU 11201 are connected to each other via a transmission cable 11400 so that they can communicate with each other.
  • Lens unit 11401 is an optical system provided at the connection point with the lens barrel 11101. Observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401. Lens unit 11401 is composed of a combination of multiple lenses, including a zoom lens and a focus lens.
  • the imaging unit 11402 may include one imaging element (a so-called single-chip type) or multiple imaging elements (a so-called multi-chip type).
  • each imaging element may generate an image signal corresponding to each of RGB, and a color image may be obtained by combining these signals.
  • the imaging unit 11402 may be configured to have a pair of imaging elements for acquiring image signals for the right eye and the left eye corresponding to a 3D (dimensional) display.
  • the 3D display allows the surgeon 11131 to more accurately grasp the depth of the biological tissue at the surgical site.
  • multiple lens units 11401 may be provided corresponding to each imaging element.
  • the imaging unit 11402 does not necessarily have to be provided in the camera head 11102.
  • the imaging unit 11402 may be provided inside the lens barrel 11101, immediately after the objective lens.
  • the drive unit 11403 is composed of an actuator, and under the control of the camera head control unit 11405, moves the zoom lens and focus lens of the lens unit 11401 a predetermined distance along the optical axis. This allows the magnification and focus of the image captured by the imaging unit 11402 to be adjusted as appropriate.
  • the communication unit 11404 is composed of a communication device for sending and receiving various information to and from the CCU 11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 also receives control signals from the CCU 11201 for controlling the operation of the camera head 11102, and supplies these to the camera head control unit 11405.
  • These control signals include information relating to the imaging conditions, such as information specifying the frame rate of the captured image, information specifying the exposure value during imaging, and/or information specifying the magnification and focus of the captured image.
  • the imaging conditions such as the frame rate, exposure value, magnification, and focus may be specified by the user as appropriate, or may be set automatically by the control unit 11413 of the CCU 11201 based on the acquired image signal.
  • the endoscope 11100 will be equipped with the so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • the camera head control unit 11405 controls the operation of the camera head 11102 based on control signals received from the CCU 11201 via the communication unit 11404.
  • the communication unit 11411 is composed of a communication device for sending and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives image signals transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 transmits control signals to the camera head 11102 to control the operation of the camera head 11102.
  • Image signals and control signals can be transmitted via electrical communication, optical communication, etc.
  • the image processing unit 11412 performs various image processing operations on the image signal, which is RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various controls related to the imaging of the surgical site, etc. by the endoscope 11100, and the display of the captured images obtained by imaging the surgical site, etc. For example, the control unit 11413 generates a control signal for controlling the driving of the camera head 11102.
  • control unit 11413 causes the display device 11202 to display the captured image showing the surgical area, etc., based on the image signal that has been image processed by the image processing unit 11412.
  • the control unit 11413 may recognize various objects in the captured image using various image recognition technologies.
  • the control unit 11413 can recognize surgical tools such as forceps, specific biological parts, bleeding, mist generated when using the energy treatment tool 11112, etc., by detecting the shape and color of the edges of objects included in the captured image.
  • the control unit 11413 may use the recognition results to superimpose various surgical support information on the image of the surgical area. By superimposing the surgical support information and presenting it to the surgeon 11131, the burden on the surgeon 11131 can be reduced and the surgeon 11131 can proceed with the surgery reliably.
  • the transmission cable 11400 connecting the camera head 11102 and the CCU 11201 is an electrical signal cable for electrical signal communication, an optical fiber for optical communication, or a composite cable of these.
  • communication is performed wired using a transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may also be performed wirelessly.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body, such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, a robot, construction machinery, or agricultural machinery (tractor).
  • Figure 55 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes multiple electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • the functional configuration of the integrated control unit 12050 also includes a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (interface) 12053.
  • the drivetrain control unit 12010 controls the operation of devices related to the vehicle's drivetrain in accordance with various programs.
  • the drivetrain control unit 12010 functions as a control device for a driveforce generating device such as an internal combustion engine or drive motor that generates vehicle driveforce, a driveforce transmission mechanism that transmits driveforce to the wheels, a steering mechanism that adjusts the vehicle's steering angle, and a braking device that generates vehicle braking force.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, backup lamps, brake lamps, turn signals, and fog lamps.
  • radio waves transmitted from a portable device that serves as a key or signals from various switches can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts these radio waves or signal inputs and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the outside vehicle information detection unit 12030 is connected to an imaging unit 12031.
  • the outside vehicle information detection unit 12030 causes the imaging unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, characters on the road surface, etc. based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle. Connected to the in-vehicle information detection unit 12040 is, for example, a driver state detection unit 12041 that detects the driver's state.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's level of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • the microcomputer 12051 can calculate control target values for the driving force generating device, steering mechanism, or braking device based on information inside and outside the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, and output control commands to the drive system control unit 12010.
  • the microcomputer 12051 can perform cooperative control aimed at realizing the functions of an ADAS (Advanced Driver Assistance System), including vehicle collision avoidance or impact mitigation, following driving based on the distance between vehicles, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the vehicle's surroundings acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, thereby enabling cooperative control aimed at autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • the microcomputer 12051 can output control commands to the body system control unit 12020 based on information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the vehicle exterior information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching from high beams to low beams.
  • the audio/video output unit 12052 transmits at least one audio and/or video output signal to an output device capable of visually or audibly notifying vehicle occupants or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • Figure 56 shows an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, on the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle cabin of the vehicle 12100.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the top of the windshield inside the vehicle cabin mainly capture images of the front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided on the side mirrors mainly capture images of the sides of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or back door mainly captures images of the rear of the vehicle 12100.
  • the imaging unit 12105 provided on the top of the windshield inside the vehicle cabin is mainly used to detect leading vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • Imaging range 12111 indicates the imaging range of imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of imaging unit 12104 provided on the rear bumper or back door.
  • At least one of the image capturing units 12101 to 12104 may have a function for acquiring distance information.
  • at least one of the image capturing units 12101 to 12104 may be a stereo camera consisting of multiple image capturing elements, or an image capturing element having pixels for phase difference detection.
  • the microcomputer 12051 can calculate the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100), thereby extracting as a preceding vehicle, in particular, the closest three-dimensional object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or higher). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 can classify and extract three-dimensional object data regarding three-dimensional objects into categories such as motorcycles, standard vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, and use this data for automatic obstacle avoidance. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and a collision is possible, it can provide driving assistance to avoid a collision by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by performing forced deceleration or evasive steering via the drivetrain control unit 12010.
  • At least one of the image capturing units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize pedestrians by determining whether or not a pedestrian is present in the images captured by the image capturing units 12101 to 12104. Such pedestrian recognition is performed, for example, by extracting feature points in the images captured by the image capturing units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points that indicate the outline of an object to determine whether or not the object is a pedestrian.
  • the audio/video output unit 12052 controls the display unit 12062 to superimpose a rectangular outline on the recognized pedestrian for emphasis.
  • the audio/video output unit 12052 may also control the display unit 12062 to display an icon or the like indicating the pedestrian in a desired position.
  • the foregoing describes an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the technology disclosed herein can be applied to the imaging unit 12031 of the above-described configuration.
  • the photodetection devices e.g., photodetection device 1
  • the technology disclosed herein to the imaging unit 12031, it is possible to obtain high-resolution captured images with little noise, enabling highly accurate control to be performed using the captured images in the mobile object control system.
  • the number and ratio of photoelectric conversion sections made of organic materials and photoelectric conversion regions made of inorganic materials are not limited. Furthermore, the photoelectric conversion sections made of organic materials and photoelectric conversion regions made of inorganic materials are not limited to being stacked vertically, and may be arranged in parallel along the substrate surface.
  • the photodetector 1 etc. of the present disclosure does not need to include all of the components described in the above embodiments etc., and conversely, it may include other components.
  • the photodetector 1 may be provided with a shutter for controlling the incidence of light, or may be equipped with an optical cut filter depending on the purpose of the photodetector 1.
  • the arrangement of the pixels (Pr, Pg, Pb) that detect red light (R), green light (G), and blue light (B) may be an interline arrangement, a G-stripe RB checkerboard arrangement, a G-stripe RB complete checkerboard arrangement, a checkerboard complementary color arrangement, a stripe arrangement, a diagonal stripe arrangement, a primary color color difference arrangement, a field color difference sequential arrangement, a frame color difference sequential arrangement, a MOS type arrangement, an improved MOS type arrangement, a frame interleaved arrangement, or a field interleaved arrangement, in addition to the Bayer arrangement.
  • the present technology can also be configured as follows: According to the present technology configured as follows, the variation in sensitivity caused by the variation in distribution of the charge generated between the first pixel and the second pixel to the first pixel and the second pixel is eliminated, thereby making it possible to improve the light detection characteristics.
  • a first pixel and a second pixel arranged in parallel to generate a signal for detecting a phase difference; a photoelectric conversion layer provided across the first pixel and the second pixel; an opening between the first pixel and the second pixel, the opening removing at least a portion of the photoelectric conversion layer.
  • the photodetector device according to any one of (2) to (4), further comprising a third electrode arranged near the plurality of first electrodes provided in the first pixel and the second pixel, shared by the first pixel and the second pixel, and transferring charges accumulated in the first pixel and the second pixel to a floating diffusion.
  • the photodetector device according to any one of (2) to (6), further comprising a discharge electrode provided between the first pixel and the second pixel, for discharging electric charges accumulated in the first pixel and the second pixel.
  • the pixel electrode further includes a plurality of first electrodes provided in the first pixel and the second pixel, The photodetector according to any one of (1) to (8), wherein the plurality of first electrodes provided in the first pixel and the plurality of first electrodes provided in the second pixel have different areas from each other.
  • a plurality of pixels a first electrode provided in each of the plurality of pixels; a second electrode disposed opposite the first electrode and provided for each of the plurality of pixels or across the plurality of pixels; a photoelectric conversion layer disposed between the first electrode and the second electrode and provided across the plurality of pixels; an opening portion that removes at least a portion of the photoelectric conversion layer between the plurality of adjacent pixels; a charge storage layer provided between the first electrode and the photoelectric conversion layer and extending across the plurality of pixels, the charge storage layer being capable of storing charges generated by photoelectric conversion.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示の一実施形態の第１の光検出装置は、並列に配置された位相差検出用の信号を生成する第１画素および第２画素と、第１画素および第２画素に亘って設けられた光電変換層と、第１画素と第２画素との間において光電変換層の少なくとも一部を除去する開口部とを備える。

Description

光検出装置
　本開示は、光検出装置に関する。
　例えば、特許文献１では、画素領域の所定の領域や全面に位相差検出画素を簡易に配置することを目的とした固体撮像装置が開示されている。この固体撮像装置では、電荷転送層を間に光電変換層と対向配置される下部電極として、電荷転送層にそれぞれ電荷を蓄積される第１蓄積電極および第２蓄積電極を設け、さらに、第１蓄積電極と第２蓄積電極との間に、第１蓄積電極および第２蓄積電極により蓄積された電荷の一方を転送する第１制御電極が設けられている。
国際公開第２０２３／２４８６１８号
　ところで、光検出装置では光検出特性の向上が求められている。
　光検出特性を向上させることが可能な光検出装置を提供することが望ましい。
　本開示の一実施形態の第１の光検出装置は、並列に配置された位相差検出用の信号を生成する第１画素および第２画素と、第１画素および第２画素に亘って設けられた光電変換層と、第１画素と第２画素との間において光電変換層の少なくとも一部を除去する開口部とを備えたものである。
　本開示の一実施形態の第１の光検出装置では、並列に配置された位相差検出用の信号を生成する第１画素および第２画素に亘って設けられた光検出特性の少なくとも一部を除去する開口部を第１画素と第２画素との間に設けるようにした。これにより、第１画素と第２画素との間で発生した電荷の第１画素および第２画素への振り分けのばらつきによる感度のばらつきを防ぐ。
　本開示の一実施形態の第２の光検出装置は、複数の画素と、複数の画素それぞれに設けられた第１電極と、第１電極と対向配置されると共に、複数の画素それぞれまたは複数の画素に亘って設けられた第２電極と、第１電極と第２電極との間に配置されると共に、複数の画素に亘って設けられた光電変換層と、隣り合う複数の画素の間において光電変換層の少なくとも一部を除去する開口部と、第１電極と光電変換層との間に設けられると共に、複数の画素に亘って設けられ、光電変換により生成された電荷を蓄積可能な電荷蓄積層とを備えたものである。
　本開示の一実施形態の第２の光検出装置では、第１電極、電荷蓄積層、光電変換層および第２電極がこの順に積層された構成において、複数の画素に亘って設けられた光電変換層の隣り合う画素の間に、光電変換層の少なくとも一部を除去する開口部を設けると共に、電荷蓄積層は複数の画素に亘って連続しているようにした。これにより、隣り合う画素の間で発生した電荷の振り分けのばらつきによる感度のばらつきを防ぐ。
図１は、本開示の第１の実施の形態に係る光検出装置の単位画素のレイアウトの一例を表す平面模式図および断面模式図である。 図２は、図１に示した光検出装置の全体構成を表すブロック図である。 図３は、図１に示した単位画素の詳細な構成の一例を表す断面模式図である。 図４は、図１等に示した光検出装置の単位画素の等価回路図である。 図５は、図３に示した光検出装置の製造方法を説明するための断面図である。 図６は、図５に続く工程を表す断面図である。 図７は、図６に続く工程を表す断面図である。 図８は、図７に続く工程を表す断面図である。 図９は、図８に続く工程を表す断面図である。 図１０は、図９に続く工程を表す断面図である。 図１１は、図１に示した単位画素の非飽和蓄積時のエネルギーポテンシャル図である。 図１２は、図１に示した単位画素の転送開始時のエネルギーポテンシャル図である。 図１３は、図１に示した単位画素の転送時のエネルギーポテンシャル図である。 図１４は、図１に示した単位画素の転送終了時のエネルギーポテンシャル図である。 図１５は、図１に示した単位画素に供給される電圧と時間との関係の一例を表すタイミングチャートである。 図１６は、図１に示した単位画素に供給される電圧と時間との関係の他の例を表すタイミングチャートである。 図１７は、本開示の第１の実施の形態に係る光検出装置の単位画素のレイアウトの他の例を表す平面模式図および断面模式図である。 図１８は、本開示の変形例１に係る光検出装置の単位画素のレイアウトの一例を表す断面模式図である。 図１９は、本開示の変形例１に係る光検出装置の単位画素のレイアウトの他の例を表す断面模式図である。 図２０は、本開示の変形例１に係る光検出装置の単位画素のレイアウトの他の例を表す断面模式図である。 図２１は、本開示の変形例１に係る光検出装置の単位画素のレイアウトの他の例を表す断面模式図である。 図２２は、本開示の変形例１に係る光検出装置の単位画素のレイアウトの他の例を表す断面模式図である。 図２３は、本開示の変形例１に係る光検出装置の単位画素のレイアウトの他の例を表す断面模式図である。 図２４は、本開示の変形例１に係る光検出装置の単位画素のレイアウトの他の例を表す断面模式図である。 図２５は、本開示の変形例１に係る光検出装置の単位画素のレイアウトの他の例を表す断面模式図である。 図２６は、本開示の変形例２に係る光検出装置の単位画素のレイアウトの一例を表す平面模式図である。 図２７は、図２６に示した単位画素の非飽和蓄積時のエネルギーポテンシャル図である。 図２８は、図２６に示した単位画素の転送開始時のエネルギーポテンシャル図である。 図２９は、図２６に示した単位画素の転送時のエネルギーポテンシャル図である。 図３０は、図２６に示した単位画素の転送終了時のエネルギーポテンシャル図である。 図３１は、図２６に示した単位画素に供給される電圧と時間との関係の一例を表すタイミングチャートである。 図３２は、図２７に示した単位画素に供給される電圧と時間との関係の他の例を表すタイミングチャートである。 図３３は、本開示の変形例３に係る光検出装置の単位画素のレイアウトの一例を表す平面模式図である。 図３４は、本開示の変形例４に係る光検出装置の単位画素のレイアウトの一例を表す平面模式図である。 図３５は、本開示の変形例５に係る光検出装置の単位画素のレイアウトの一例を表す平面模式図である。 図３６は、本開示の変形例６に係る光検出装置の単位画素のレイアウトの一例を表す平面模式図である。 図３７Ａは、本開示の第２の実施の形態に係る光検出装置の構成の一例を表す断面模式図である。 図３７Ｂは、図３７Ａに示した光検出装置の平面構成を表す模式図である。 図３８は、本開示の変形例７に係る光検出装置の平面構成を表す模式図である。 図３９は、本開示の変形例８に係る光検出装置の平面構成を表す模式図である。 図４０は、本開示の変形例９に係る光検出装置の平面構成を表す模式図である。 図４１Ａは、本開示の変形例１０に係る光検出装置の構成の一例を表す断面模式図である。 図４１Ｂは、図４１Ａに示した光検出装置の平面構成を表す模式図である。 図４２Ａは、本開示の第３の実施の形態に係る光検出装置の構成の一例を表す断面模式図である。 図４２Ｂは、図４２Ａに示した光検出装置の平面構成を表す模式図である。 図４３は、本開示の変形例１１に係る光検出装置の平面構成を表す模式図である。 図４４Ａは、本開示の変形例１２に係る光検出装置の構成の一例を表す断面模式図である。 図４４Ｂは、図４４Ａに示した光検出装置の平面構成を表す模式図である。 図４５Ａは、本開示の第４の実施の形態に係る光検出装置の構成の一例を表す断面模式図である。 図４５Ｂは、図４５Ａに示した光検出装置の平面構成を表す模式図である。 図４３は、本開示の変形例１３に係る光検出装置の平面構成を表す模式図である。 図４７Ａは、本開示の変形例１４に係る光検出装置の構成の一例を表す断面模式図である。 図４７Ｂは、図４７Ａに示した光検出装置の平面構成を表す模式図である。 図４８Ａは、本開示の変形例１５に係る光検出装置の構成の一例を表す断面模式図である。 図４８Ｂは、図４８Ａに示した光検出装置の平面構成を表す模式図である。 図４９は、本開示のその他の変形例に係る光検出装置の断面構成の一例を表す模式図である。 図５０は、本開示のその他の変形例に係る光検出装置の断面構成の他の例を表す模式図である。 図５１は、図２に示した光検出装置を用いた電子機器の構成の一例を表すブロック図である。 図５２Ａは、図２に示した光検出装置を用いた光検出システムの全体構成の一例を表す模式図である。 図５２Ｂは、図５２Ａに示した光検出システムの回路構成の一例を表す図である。 図５３は、内視鏡手術システムの概略的な構成の一例を示す図である。 図５４は、カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 図５５は、車両制御システムの概略的な構成の一例を示すブロック図である。 図５６は、車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本開示における実施の形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比等についても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
　１．第１の実施の形態（光電変換層の位相差検出画素間に開口部を有する光検出装置の例）
　２．変形例
　　　２－１．変形例１（光検出装置の構成の他の例）
　　　２－２．変形例２（光検出装置の構成の他の例）
　　　２－３．変形例３（光検出装置の構成の他の例）
　　　２－４．変形例４（光検出装置の構成の他の例）
　　　２－５．変形例５（光検出装置の構成の他の例）
　　　２－６．変形例６（光検出装置の構成の他の例）
　３．第２の実施の形態（光電変換層の隣接画素間に開口部を有する光検出装置の他の例）
　４．変形例
　　　４－１．変形例７（光検出装置の構成の他の例）
　　　４－２．変形例８（光検出装置の構成の他の例）
　　　４－３．変形例９（光検出装置の構成の他の例）
　　　４－４．変形例１０（光検出装置の構成の他の例）
　５．第３の実施の形態（光電変換層の隣接画素間に開口部を有する光検出装置の他の例）
　６．変形例
　　　５－１．変形例１１（光検出装置の構成の他の例）
　　　５－２．変形例１２（光検出装置の構成の他の例）
　７．第４の実施の形態（隣接画素間で下部電極の面積を変えた光検出装置の例）
　８．変形例
　　　７－１．変形例１３（光検出装置の構成の他の例）
　　　７－２．変形例１４（光検出装置の構成の他の例）
　　　７－３．変形例１５（光検出装置の構成の他の例）
　９．その他の変形例
　１０．適用例
　１１．応用例
＜１．第１の実施の形態＞
　図１は、本開示の第１の実施の形態に係る光検出装置（光検出装置１）の単位画素１０のレイアウトの平面構成（Ａ）および断面構成（Ｂ）の一例を模式的に表したものである。なお、図１の（Ｂ）は、図１の（Ａ）に示したＩ－Ｉ線に対応する断面を表している。図２は、光検出装置１の全体構成の一例を表したものである。光検出装置１は、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等である。
　本実施の形態の光検出装置１は、複数の単位画素１０を有する。単位画素１０は、並列に配置された位相差検出用の信号を生成する位相差検出画素１０Ａ，１０Ｂを有する。単位画素１０は、さらに、光電変換層２４を有し、位相差検出画素１０Ａと位相差検出画素１０Ｂとの間には、光電変換層２４を除去する開口部２６が設けられている。
　ここで、位相差検出画素１０Ａ，１０Ｂは、それぞれ、本開示の一実施態様としての「第１画素」および「第２画素」の一具体例に相当するものである。光電変換層２４は、本開示の一実施態様としての「光電変換層」の一具体例に相当するものである。開口部２６は、本開示の一実施態様としての「開口部」の一具体例に相当するものである。
［光検出装置の全体構成］
　光検出装置１は、例えば、ＣＭＯＳイメージセンサであり、光学レンズ系（図示せず）を介して被写体からの入射光（像光）を取り込んで、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力するものである。光検出装置１は、半導体基板３０上に、撮像エリアとしての画素部１００Ａを有すると共に、この画素部１００Ａの周辺領域に、例えば、垂直駆動回路１１１、カラム信号処理回路１１２、水平駆動回路１１３、出力回路１１４、制御回路１１５および入出力端子１１６を有している。
　画素部１００Ａには、例えば、行列状に２次元配置された複数の単位画素Ｐを有している。単位画素Ｐには、例えば、画素行ごとに画素駆動線Ｌｒｅａｄ（具体的には行選択線およびリセット制御線）が配線され、画素列ごとに垂直信号線Ｌｓｉｇが配線されている。画素駆動線Ｌｒｅａｄは、画素からの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌｒｅａｄの一端は、垂直駆動回路１１１の各行に対応した出力端に接続されている。
　垂直駆動回路１１１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１００Ａの各単位画素Ｐを、例えば、行単位で駆動する画素駆動部である。垂直駆動回路１１１によって選択走査された画素行の各単位画素Ｐから出力される信号は、垂直信号線Ｌｓｉｇの各々を通してカラム信号処理回路１１２に供給される。カラム信号処理回路１１２は、垂直信号線Ｌｓｉｇごとに設けられたアンプや水平選択スイッチ等によって構成されている。
　水平駆動回路１１３は、シフトレジスタやアドレスデコーダ等によって構成され、カラム信号処理回路１１２の各水平選択スイッチを走査しつつ順番に駆動するものである。この水平駆動回路１１３による選択走査により、垂直信号線Ｌｓｉｇの各々を通して伝送される各画素の信号が順番に水平信号線１２１に出力され、当該水平信号線１２１を通して半導体基板３０の外部へ伝送される。
　出力回路１１４は、カラム信号処理回路１１２の各々から水平信号線１２１を介して順次供給される信号に対して信号処理を行って出力するものである。出力回路１１４は、例えば、バッファリングのみを行う場合もあるし、黒レベル調整、列ばらつき補正および各種デジタル信号処理等が行われる場合もある。
　垂直駆動回路１１１、カラム信号処理回路１１２、水平駆動回路１１３、水平信号線１２１および出力回路１１４からなる回路部分は、半導体基板３０上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。また、それらの回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。
　制御回路１１５は、半導体基板３０の外部から与えられるクロックや、動作モードを指令するデータ等を受け取り、また、光検出装置１の内部情報等のデータを出力するものである。制御回路１１５はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動回路１１１、カラム信号処理回路１１２および水平駆動回路１１３等の周辺回路の駆動制御を行う。
　入出力端子１１６は、外部との信号のやり取りを行うものである。
［単位画素の構成］
　図３は、光検出装置１の単位画素の詳細な断面構成の一例を模式的に表したものである。なお、図３は、図１の（Ａ）に示したＩＩ－ＩＩ線に対応する断面を表している。光検出装置１は、例えば、１つの光電変換部２０と、１つの光電変換領域３２とが積層された積層型の光検出装置である。光電変換部２０は、半導体基板３０の裏面（第１面３０Ａ）側に設けられている。光電変換領域３２は、半導体基板３０内に埋め込み形成されている。光電変換部２０の上方には、保護層５１が設けられている。保護層５１内には、例えば、遮光膜５３や画素部１００Ａの周囲において上部電極２５と周辺回路部とを電気的に接続する配線５４が設けられている。保護層５１の上方には、さらに、平坦化層（図示せず）やオンチップレンズ５２等の光学部材が配設されている。
　なお、図３では、半導体基板３０の第１面３０Ａ側を光入射側Ｓ１、第２面３０Ｂ側を配線層側Ｓ２と表している。
　なお、本実施の形態では、光電変換によって生じる電子と正孔との対（励起子）のうち、電子を信号電荷として読み出す場合（ｎ型半導体領域を光電変換層とする場合）について説明するが、この限りではない。また、図中において、「ｐ」、「ｎ」に付した「＋（プラス）」は、ｐ型またはｎ型の不純物濃度が高いことを表している。
　光電変換部２０と、光電変換領域３２とは、互いに異なる波長域の光を選択的に検出して光電変換を行うものである。例えば、光電変換部２０では、可視領域（例えば、４００ｎｍ以上７５０ｎｍ未満）の波長の光（可視光）の信号を取得する。光電変換領域３２では、例えば、赤外領域（例えば、７５０ｎｍ以上１３００ｎｍ以下）の光（赤外光（ＩＲ））の信号を取得する。
　以下、各部の構成や材料等について詳細に説明する。
　光電変換部２０は、例えば可視領域の一部または全部の波長域の光を吸収して励起子を発生させる有機光電変換素子である。光電変換部２０は、下部電極２１と、絶縁層２２と、電荷蓄積層２３と、光電変換層２４と、上部電極２５とが、半導体基板３０側から順に積層されている。光電変換層２４には、光電変換層２４の一部を除去する開口部２６が設けられている。
　光電変換部２０では、光入射側Ｓ１から光電変換部２０に入射した光は、光電変換層２４で吸収される。これによって生じた励起子は、光電変換層２４を構成する電子供与体と電子受容体との界面に移動し、励起子分離、即ち、電子と正孔とに解離される。ここで発生した電荷（電子および正孔）は、電荷の濃度差による拡散や、陽極（例えば、上部電極２５）と陰極（例えば、下部電極２１）との仕事関数の差による内部電界によって、それぞれ異なる電極へ運ばれ、光電流として検出される。また、電子および正孔の輸送方向は、下部電極２１と上部電極２５との間に電位を印加することによっても制御することができる。
　下部電極２１は、例えば、読み出し電極２１１と、蓄積電極２１２Ａ，２１２Ｂと、シールド電極２１３と、制御電極２１４と、オーバーフロー障壁（ＯＦＢ）電極２１５とを有する。
　読み出し電極２１１は、本開示の一実施態様としての「第３電極」の一具体例に相当するものである。読み出し電極２１１は、光電変換層２４内で発生した電荷のうち、信号電荷として例えば電子を、後述するフローティングディフュージョンＦＤ１に転送するためのものである。読み出し電極２１１は、例えば図１の（Ａ）に示したように、Ｙ軸方向に並ぶ２つの単位画素１０の間に配置され、共有されている。
　蓄積電極２１２Ａ，２１２Ｂは、本開示の一実施態様としての「第１電極」の一具体例に相当するものである。蓄積電極２１２Ａ，２１２Ｂは、光電変換層２４内で発生した電荷のうち、信号電荷として例えば電子を電荷蓄積層２３に蓄積するためのものである。蓄積電極２１２Ａ，２１２Ｂは、単位画素１０内においてＸ軸方向に離間して並列に配置されており、それぞれ、位相差検出画素１０Ａ，１０Ｂを構成している。つまり、画素部１００Ａには位相差検出画素１０Ａ，１０Ｂが全面に配置されている。
　なお、画素部１００Ａを構成する行列状に２次元配置された複数の単位画素Ｐは、上記のようにその全てが単位画素１０で構成されていてもよいし、複数の単位画素Ｐの一部が単位画素１０で構成されていてもよい。具体的には、位相差検出画素１０Ａ，１０Ｂとしての単位画素１０は、画素部１００Ａの、例えば、Ｘ軸方向の左側および右側、Ｙ軸方向に上側および下側の少なくとも一部に配置されていればよい。
　シールド電極２１３は、隣り合う単位画素１０の間の容量結合を防ぐためのものであり、固定電位が印加されている。シールド電極２１３は、例えば、行方向（Ｙ軸方向）および列方向（Ｘ軸方向）に隣り合う画素間を配設されている。換言すると、シールド電極２１３は、例えば、平面視において格子状に形成されている。詳細には、図１の（Ａ）に示したように、Ｘ軸方向およびＹ軸方向に延伸するシールド電極２１３のうち、Ｘ軸方向に延伸するシールド電極２１３は、１行おきに一定の間隔を持って離間して配設されている。離間したシールド電極２１３の間には、読み出し電極２１１が配置されている。
　制御電極２１４は、電荷蓄積層２３のエネルギーポテンシャルの高さを制御するためのものであり、変動電圧が印加されている。制御電極２１４は、蓄積電極２１２Ａと蓄積電極２１２Ｂとの間に配置されている。これにより、蓄積電極２１２Ａによりその上方の電荷蓄積層２３に蓄積された電荷および蓄積電極２１２Ｂによりその上方の電荷蓄積層２３に蓄積された電荷の一方を、他方に対して選択的に転送することができる。
　ＯＦＢ電極２１５は、蓄積電極２１２Ａによりその上方の電荷蓄積層２３に蓄積された電荷の読み出し電極２１１への流れを阻止するためのものであり、制御電極２１４と同様に、変動電圧が印加されている。
　下部電極２１を構成する読み出し電極２１１、蓄積電極２１２Ａ，２１２Ｂ、シールド電極２１３、制御電極２１４およびＯＦＢ電極２１５は、それぞれ、同一の導電層に形成され、且つ、同一の導電性材料により形成されている。
　下部電極２１は、例えば、光透過性を有する導電膜により構成されている。下部電極２１は、例えば４．０ｅＶ以上５．５ｅＶ以下の仕事関数を有することが好ましい。このような下部電極２１の構成材料としては、例えば、ドーパントとして錫（Ｓｎ）を添加したＩｎ２Ｏ３であるインジウム錫酸化物（ＩＴＯ）が挙げられる。ＩＴＯ膜は、結晶性が高くても、低く（アモルファスに近く）てもよい。下部電極２１の構成材料としては、上記以外にも、ドーパントを添加した酸化錫（ＳｎＯ２）系材料例えば、ドーパントとしてアンチモン（Ｓｂ）を添加したＡＴＯ、ドーパントとしてフッ素（Ｆ）を添加したＦＴＯが挙げられる。また、酸化亜鉛（ＺｎＯ）あるいはドーパントを添加してなる酸化亜鉛系材料を用いてもよい。ＺｎＯ系材料としては、例えば、ドーパントとしてアルミニウム（Ａｌ）を添加したアルミニウム亜鉛酸化物（ＡＺＯ）、ガリウム（Ｇａ）を添加したガリウム亜鉛酸化物（ＧＺＯ）、ホウ素（Ｂ）を添加したホウ素亜鉛酸化物およびインジウム（Ｉｎ）を添加したインジウム亜鉛酸化物（ＩＺＯ）が挙げられる。更に、ドーパントとしてインジウムとガリウムを添加した亜鉛酸化物（ＩＧＺＯ，Ｉｎ－ＧａＺｎＯ４）を用いてもよい。下部電極２１の構成材料としては、ＣｕＩ、ＩｎＳｂＯ４、ＺｎＭｇＯ、ＣｕＩｎＯ２、ＭｇＩＮ２Ｏ４、ＣｄＯ、ＺｎＳｎＯ３またはＴｉＯ２等を用いてもよいし、スピネル形酸化物やＹｂＦｅ２Ｏ４構造を有する酸化物を用いてもよい。
　下部電極２１に光透過性が不要である場合（例えば、上部電極２５側から光が入射し、蓄積電極２１２の下方に光電変換領域３２Ｒ，３２Ｂが設けられていない場合）には、小さい仕事関数（例えば、φ＝３．５ｅＶ～４．５ｅＶ）を有する単金属または合金を用いることができる。具体的には、アルカリ金属（例えば、リチウム（Ｌｉ）、ナトリウム（Ｎａ）およびカリウム（Ｋ）等）およびそのフッ化物または酸化物、アルカリ土類金属（例えば、マグネシウム（Ｍｇ）およびカルシウム（Ｃａ）等）およびそのフッ化物または酸化物が挙げられる。この他、アルミニウム（Ａｌ）、Ａｌ－Ｓｉ－Ｃｕ合金、亜鉛（Ｚｎ）、錫（Ｓｎ）、タリウム（Ｔｌ）、Ｎａ－Ｋ合金、Ａｌ－Ｌｉ合金、Ｍｇ－Ａｇ合金、Ｉｎおよびイッテリビウム（Ｙｂ）等の希土類金属、または、それらの合金が挙げられる。
　下部電極２１を構成する材料としては、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）およびモリブデン（Ｍｏ）等の金属、または、それらの金属元素を含む合金、あるいは、それらの金属からなる導電性粒子、それらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン、炭素系材料、酸化物半導体、カーボン・ナノ・チューブ、グラフェン等の導電性物質が挙げられる。この他、下部電極２１を構成する材料としては、ポリ（３，４－エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料（導電性高分子）が挙げられる。また、上記材料をバインダー（高分子）に混合してペーストまたはインクとしたものを硬化させ、電極として用いてもよい。
　下部電極２１は、上記材料からなる単層膜あるいは積層膜として形成することができる。下部電極２１の積層方向の膜厚（以下、単に厚みとする）は、例えば１０ｎｍ以上１００ｎｍ以下である。
　絶縁層２２は、下部電極２１と電荷蓄積層２３とを電気的に分離するためのものである。絶縁層２２は、下部電極２１を覆うように設けられている。絶縁層２２には、下部電極２１のうち、読み出し電極２１１上に開口２２Ｈが設けられており、この開口２２Ｈを介して、読み出し電極２１１と電荷蓄積層２３とが電気的に接続されている。絶縁層２２は、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）および酸窒化シリコン（ＳｉＯＮ）等のうちの１種よりなる単層膜あるいは２種以上よりなる積層膜により構成されている。絶縁層２２の厚みは、例えば、２０ｎｍ以上５００ｎｍ以下である。
　電荷蓄積層２３は、光電変換層２４で発生した電荷を蓄積するためのものである。電荷蓄積層２３は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）および錫（Ｓｎ）のうちの少なくとも１種類の元素を含む酸化物半導体を用いて形成することができる。光電変換層２４で発生した電荷のうち、電子を信号電荷として用いる場合には、電荷蓄積層２３は、ｎ型の酸化物半導体材料を用いて形成することができる。光電変換層２４で発生した電荷のうち、正孔を信号電荷として用いる場合には、電荷蓄積層２３は、ｐ型の酸化物半導体材料を用いて形成することができる。電子を信号電荷として用いる場合には、電荷蓄積層２３の構成材料としては、例えば、ＩＧＺＯ（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体）、酸化ガリウム（Ｇａ２Ｏ３）、ＺＴＯ（Ｚｎ－Ｓｎ－Ｏ系酸化物半導体）、ＩＺＯ（Ｉｎ－Ｚｎ－Ｏ系酸化物半導体）、ＩＴＯ、インジウムガリウムアルミニウム酸化物（ＩｎＧａＡｌＯ）およびインジウムガリウムシリコン酸化物（ＩｎＧａＳｉＯ）等が挙げられる。電荷蓄積層２３の厚みは、例えば１０ｎｍ以上３００ｎｍ以下である。
　光電変換層２４は、光エネルギーを電気エネルギーに変換するものである。光電変換層２４は、例えば、それぞれｐ型半導体またはｎ型半導体として機能する有機材料（ｐ型半導体材料またはｎ型半導体材料）を２種以上含んで構成されている。ｐ型半導体は、相対的に電子供与体として機能するものであり、ｎ型半導体は、相対的に電子受容体として機能するものである。光電変換層２４は、光を吸収した際に生じる励起子が電子と正孔とに分離する場を提供するものであり、具体的には、電子供与体と電子受容体との界面（ｐ／ｎ接合面）において、励起子が電子と正孔とに分離する。
　光電変換層２４は、例えば、ｐ型半導体とｎ型半導体との積層構造体、あるいは、ｐ型半導体とｎ型半導体との混合体（バルクヘテロ構造体）として構成されている。バルクヘテロ接合体は、層内に、ｐ型半導体とｎ型半導体とが混ざり合うことで形成されたｐ／ｎ接合面を有する。積層構造体には、ｐ型半導体とｐ型半導体とｎ型半導体との混合体（バルクヘテロ構造体）と、ｎ型半導体との積層構造体、ｐ型半導体とｐ型半導体とｎ型半導体との混合体（バルクヘテロ構造体）との積層構造体、ｎ型半導体とｐ型半導体とｎ型半導体との混合体（バルクヘテロ構造体）との積層構造体が含まれる。なお、積層構造体の積層順序は、適宜変更可能である。
　光電変換層２４は、ｐ型半導体材料およびｎ型半導体材料の他に、所定の波長域の光を光電変換する一方、他の波長域の光を透過させる有機材料、いわゆる色素材料を含んで構成されていてもよい。光電変換層２４をｐ型半導体材料、ｎ型半導体材料および色素材料の３種類の有機材料を用いて形成する場合には、ｐ型半導体材料およびｎ型半導体材料は、可視領域において光透過性を有する材料であることが好ましい。光電変換層２４の厚みは、例えば、５０ｎｍ以上５００ｎｍ以下である。
　光電変換層２４を構成する有機材料としては、例えば、キナクリドン誘導体、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体およびフルオランテン誘導体が挙げられる。光電変換層２４は、上記有機材料を２種以上組み合わせて構成されている。上記有機材料は、その組み合わせによってｐ型半導体またはｎ型半導体として機能する。
　なお、光電変換層２４を構成する有機材料は、上記有機材料に限定されるものではない。光電変換層２４を構成する有機材料としては、例えば、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレンおよびジアセチレン等の重合体あるいはその誘導体を用いることができる。光電変換層２４を構成する有機材料としては、金属錯体色素、シアニン系色素、メロシアニン系色素、フェニルキサンテン系色素、トリフェニルメタン系色素、ロダシアニン系色素、キサンテン系色素、大環状アザアヌレン系色素、アズレン系色素、ナフトキノン系色素、アントラキノン系色素、ピレン等の縮合多環芳香族、芳香環または複素環化合物が縮合した鎖状化合物、スクアリリウム基およびクロコニツクメチン基を結合鎖として有するキノリン、ベンゾチアゾール、ベンゾオキサゾール等の２つの含窒素複素環あるいはスクアリリウム基およびクロコニツクメチン基により結合したシアニン系類似の色素等を用いることができる。なお、金属錯体色素としては、ジチオール金属錯体系色素、金属フタロシアニン色素、金属ポルフィリン色素あるいはルテニウム錯体色素が挙げられる。これらのうち、ルテニウム錯体色素が特に好ましいが、上記に限定するものではない。これに限らず、光電変換層２４は、量子ドット等を用いて構成されていてもよい。
　上部電極２５は、本開示の一実施態様としての「第２電極」の一具体例に相当するものである。上部電極２５は、下部電極２１と同様に、例えば、光透過性を有する導電膜により構成されている。上部電極２５の構成材料としては、例えば、ドーパントとしてＳｎを添加したＩｎ２Ｏ３であるＩＴＯが挙げられる。そのＩＴＯ膜の結晶性は、結晶性が高くても、低く（アモルファスに近く）てもよい。上部電極２５の構成材料としては、上記以外にも、ドーパントを添加したＳｎＯ２系材料、例えば、ドーパントとしてＳｂを添加したＡＴＯ、ドーパントとしてフッ素を添加したＦＴＯが挙げられる。また、ＺｎＯあるいはドーパントを添加してなる酸化亜鉛系材料を用いてもよい。ＺｎＯ系材料としては、例えば、ドーパントとしてＡｌを添加したＡＺＯ、Ｇａを添加したＧＺＯ、Ｂを添加したホウ素亜鉛酸化物およびＩｎを添加したＩＺＯが挙げられる。さらにドーパントとしてインジウムとガリウムを添加しＩＧＺＯ（Ｉｎ－ＧａＺｎＯ4）を用いてもよい。下部電極２１の構成材料としては、ＣｕＩ、ＩｎＳｂＯ４、ＺｎＭｇＯ、ＣｕＩｎＯ２、ＭｇＩＮ２Ｏ４、ＣｄＯ、ＺｎＳｎＯ３またはＴｉＯ２等を用いてもよいし、スピネル形酸化物やＹｂＦｅ２Ｏ４構造を有する酸化物を用いてもよい。
　また、上部電極２５に光透過性が不要である場合には、大きい仕事関数（例えば、φ＝４．５ｅＶ～５．５ｅＶ）を有する単金属または合金を用いることができる。具体的には、例えば、Ａｕ，Ａｇ，Ｃｒ，Ｎｉ，Ｐｄ，Ｐｔ，Ｆｅ，イリジウム（Ｉｒ）、ゲルマニウム（Ｇｅ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、テルル（Ｔｅ）およびそれらの合金が挙げられる。
　更に、上部電極２５を構成する材料としては、Ｐｔ，Ａｕ，Ｐｄ，Ｃｒ，Ｎｉ，Ａｌ，Ａｇ，Ｔａ，Ｗ，Ｃｕ，Ｔｉ，Ｉｎ，Ｓｎ，Ｆｅ，ＣｏおよびＭｏ等の金属、または、それらの金属元素を含む合金、あるいは、それらの金属からなる導電性粒子、それらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン、炭素系材料、酸化物半導体、カーボン・ナノ・チューブ、グラフェン等の導電性物質が挙げられる。この他、上部電極２５を構成する材料としては、ＰＥＤＯＴ／ＰＳＳといった有機材料（導電性高分子）が挙げられる。また、上記材料をバインダー（高分子）に混合してペーストまたはインクとしたものを硬化させ、電極として用いてもよい。
　上部電極２５は、上記材料からなる単層膜あるいは積層膜として形成することができる。上部電極２５の厚みは、例えば２０ｎｍ以上２００ｎｍ以下であり、好ましくは３０ｎｍ以上１５０ｎｍ以下である。
　なお、光電変換部２０は、下部電極２１と光電変換層２４との間および光電変換層２４と上部電極２５との間に他の層が設けられていてもよい。例えば、下部電極２１と光電変換層２４との間には、正孔ブロック層を設けるようにしてもよい。正孔ブロック層は、下部電極２１側から光電変換層２４への正孔の移動を防ぐと共に、光電変換層２４で発生した電荷のうち、電子を下部電極２１側へ効率よく輸送するためのものである。光電変換層２４と上部電極２５との間には、電子ブロック層や仕事関数調整層を設けるようにしてもよい。電子ブロック層は、上部電極２５側から光電変換層２４への電子の移動を防ぐと共に、光電変換層２４で発生した電荷のうち、正孔を上部電極２５側へ効率よく輸送するためのものである。仕事関数調整層は、上部電極２５の仕事関数よりも大きな電子親和力または仕事関数を有するものであり、光電変換層２４と上部電極２５との電気的な接合性を向上させるものである。
　開口部２６は、光電変換層２４を除去するものであり、上記のように、位相差検出画素１０Ａと位相差検出画素１０Ｂとの間に設けられている。換言すると、開口部２６は、例えば図１に示したように、制御電極２１４およびＯＦＢ電極２１５の上方の光電変換層２４を除去するように設けられている。これにより、画素部１００Ａに配置された複数の単位画素１０において、制御電極２１４の上方で発生した電荷の振り分けが位相差検出画素１０Ａと位相差検出画素１０Ｂとの間でばらつくことによる感度のばらつきが防がれる。
　開口部２６は、例えば図１の（Ｂ）に示したように逆テーパ形状を有する。換言すると、開口部２６によって形成された光電変換層２４の側面２４Ｓ１は、光入射側が開口部２６の内側に傾斜している。これにより、制御電極２１４の上方で発生した電荷の振り分けが位相差検出画素１０Ａと位相差検出画素１０Ｂとの間でばらつくことによる感度のばらつきを抑制しつつ、光電変換層２４の一部を除去することによる感度の低下が抑制される。
　開口部２６には、絶縁膜２６１が埋め込まれている。絶縁膜２６１は、可視領域において光透過性を有すると共に、光電変換層２４と屈折率が近い材料を用いることが好ましい。具体的には、絶縁膜２６１は、例えば、１．５以上２．５以下の屈折率を有することが好ましく、より好ましくは、１．８以上２．２以下である。これにより、光電変換層２４と開口部２６との界面における反射が抑制される。絶縁膜２６１の構成材料としては、例えば、酸化タンタル（ＴａＯ）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、酸化チタン（ＴｉＯ）、珪化酸化チタン（ＴｉＳｉＯ）および酸化ハフニウム（ＨｆＯ）等が挙げられる。
　半導体基板３０は、例えば、ｎ型のシリコン（Ｓｉ）基板により構成され、所定の領域にｐウェル３１を有している。半導体基板３０の表面（第２面３０Ｂ）には、例えば、フローティングディフュージョン（浮遊拡散層）ＦＤ１（半導体基板３０内の領域３６Ｂ），ＦＤ２（半導体基板３０内の領域３７Ｃ）と、転送トランジスタＴｒ２と、アンプトランジスタ（変調素子）ＡＭＰと、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬとが設けられている。半導体基板３０の第２面３０Ｂには、さらに、ゲート絶縁層３３を介して多層配線層４０が設けられている。多層配線層４０は、例えば、配線層４１，４２，４３が絶縁層４４内に積層された構成を有している。半導体基板３０の周辺部、即ち、画素部１００Ａの周囲には、後述する垂直駆動回路１１１、カラム信号処理回路１１２、水平駆動回路１１３、出力回路１１４、制御回路１１５および入出力端子１１６等が設けられている。
　半導体基板３０の裏面（第１面３０Ａ）と光電変換部２０との間には、例えば、固定を電荷する層（固定電荷層２７Ａ）と、絶縁性を有する誘電体層２７Ｂと、層間絶縁層２８とが、半導体基板３０の第１面３０Ａ側からこの順に積層されている。半導体基板３０の第１面３０Ａと第２面３０Ｂとの間には、貫通電極３４が設けられている。
　固定電荷層２７Ａは、半導体基板３０との界面準位を低減させると共に、半導体基板３０との界面からの暗電流の発生を抑制するためのものである。固定電荷層２７Ａは、正の固定電荷を有する膜でもよいし、負の固定電荷を有する膜でもよい。固定電荷層２７Ａの構成材料としては、半導体基板３０よりもバンドギャップの広い半導体材料または導電材料を用いて形成することが好ましい。これにより、半導体基板３０の界面における暗電流の発生を抑えることができる。固定電荷層２７Ａの構成材料としては、例えば、酸化ハフニウム（ＨｆＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化タンタル（ＴａＯｘ）、酸化チタン（ＴｉＯｘ）、酸化ランタン（ＬａＯｘ）、酸化プラセオジム（ＰｒＯｘ）、酸化セリウム（ＣｅＯｘ）、酸化ネオジム（ＮｄＯｘ）、酸化プロメチウム（ＰｍＯｘ）、酸化サマリウム（ＳｍＯｘ）、酸化ユウロピウム（ＥｕＯｘ）、酸化ガドリニウム（ＧｄＯｘ）、酸化テルビウム（ＴｂＯｘ）、酸化ジスプロシウム（ＤｙＯｘ）、酸化ホルミウム（ＨｏＯｘ）、酸化ツリウム（ＴｍＯｘ）、酸化イッテルビウム（ＹｂＯｘ）、酸化ルテチウム（ＬｕＯｘ）、酸化イットリウム（ＹＯｘ）、窒化ハフニウム（ＨｆＮｘ）、窒化アルミニウム（ＡｌＮｘ）、酸窒化ハフニウム（ＨｆＯｘＮｙ）および酸窒化アルミニウム（ＡｌＯｘＮｙ）等が挙げられる。
　誘電体層２７Ｂは、半導体基板３０と層間絶縁層２８との間の屈折率差によって生じる光の反射を防止するためのものである。誘電体層２７Ｂは、半導体基板３０の屈折率と層間絶縁層２８の屈折率との間の屈折率を有する材料を用いて形成することが好ましい。誘電体層２７Ｂの構成材料としては、例えば、酸化シリコン、ＴＥＯＳ、窒化シリコンおよび酸窒化シリコン（ＳｉＯＮ）等が挙げられる。
　層間絶縁層２８は、例えば、酸化シリコン、窒化シリコンおよび酸窒化シリコン等のうちの１種よりなる単層膜、あるいはこれらのうちの２種以上よりなる積層膜により構成されている。層間絶縁層２８の層内には、パッド部２９Ａ，２９Ｃ，２９Ｄ、上部第１コンタクト２９Ｂ、上部第２コンタクト２９Ｅおよび上部第３コンタクト２９Ｆ等が設けられている。読み出し電極２１１は、上部第２コンタクト２９Ｅ、パッド部２９Ｃ、上部第１コンタクト２９Ｂ、パッド部２９Ａ、貫通電極３４、接続部４１Ａおよび下部第２コンタクト４６を介してフローティングディフュージョンＦＤ１に接続されている。蓄積電極２１２には、例えば上部第３コンタクト２９Ｆおよびパッド部２９Ｄ等の配線を介して電圧印加部が接続されている。
　光電変換領域３２は、光電変換部２０において検出される光とは異なる波長の光が検出される。光電変換領域３２は、例えば赤外領域の光を吸収して励起子を発生させる無機光電変換素子である。光電変換領域３２は、半導体基板３０内に配設され、ｎ型半導体領域により形成されている。つまり、光電変換領域３２は、ｐｎ接合ダイオードにより構成されている。
　ゲート絶縁層３３は、例えば、酸化シリコン、窒化シリコンおよび酸窒化シリコン等のうちの１種よりなる単層膜、あるいはこれらのうちの２種以上よりなる積層膜により構成されている。
　貫通電極３４は、半導体基板３０の第１面３０Ａと第２面３０Ｂとの間に設けられ、光電変換部２０とアンプトランジスタＡＭＰのゲートＧａｍｐおよびフローティングディフュージョンＦＤ１とのコネクタとしての機能を有すると共に、光電変換部２０において生じた信号電荷の伝送経路となるものである。フローティングディフュージョンＦＤ１（リセットトランジスタＲＳＴの一方のソース／ドレイン領域３６Ｂ）の隣にはリセットトランジスタＲＳＴのリセットゲートＧｒｓｔが配置されている。これにより、フローティングディフュージョンＦＤ１に蓄積された信号電荷を、リセットトランジスタＲＳＴによりリセットすることが可能となる。
　パッド部２９Ａ，２９Ｃ，２９Ｄ、上部第１コンタクト２９Ｂ、上部第２コンタクト２９Ｅ、上部第３コンタクト２９Ｆ、下部第１コンタクト４５、下部第２コンタクト４６および配線５４は、例えば、ＰＤＡＳ（Phosphorus Doped Amorphous Silicon）等の不純物がドープされたシリコン材料、または、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、ハフニウム（Ｈｆ）およびタンタル（Ｔａ）等の金属材料を用いて形成することができる。
　保護層５１およびオンチップレンズ５２は、光透過性を有する材料により構成され、例えば、例えば、酸化シリコン、窒化シリコンおよび酸窒化シリコン等のうちの１種よりなる単層膜か、あるいはこれらのうちの２種以上よりなる積層膜により構成されている。保護層５１の厚みは、例えば１００ｎｍ以上３００００ｎｍ以下である。
　遮光膜５３は、例えば、少なくとも蓄積電極２１２にはかからず、電荷蓄積層２３と直接接している読み出し電極２１１の領域を覆うように設けられている。遮光膜５３は、例えば、Ｗ、ＡｌおよびＡｌとＣｕとの合金等を用いて形成することができる。
［単位画素の回路構成］
　図４は、図３に示した光検出装置１の等価回路図である。
　リセットトランジスタＲＳＴ（リセットトランジスタＴＲ１ｒｓｔ）は、光電変換部２０からフローティングディフュージョンＦＤ１に転送された信号電荷をリセットするためのものであり、例えばＭＯＳトランジスタにより構成されている。具体的には、リセットトランジスタＴＲ１ｒｓｔは、リセットゲートＧｒｓｔと、チャネル形成領域３６Ａと、ソース／ドレイン領域３６Ｂ，３６Ｃとから構成されている。リセットゲートＧｒｓｔは、リセット線ＲＳＴ１に接続され、リセットトランジスタＴＲ１ｒｓｔの一方のソース／ドレイン領域３６Ｂは、フローティングディフュージョンＦＤ１を兼ねている。リセットトランジスタＴＲ１ｒｓｔを構成する他方のソース／ドレイン領域３６Ｃは、電源線ＶＤＤに接続されている。
　アンプトランジスタＡＭＰ（アンプトランジスタＴＲ１ａｍｐ）は、光電変換部２０で生じた電荷量を電圧に変調する変調素子であり、例えばＭＯＳトランジスタにより構成されている。具体的には、アンプトランジスタＡＭＰは、ゲートＧａｍｐと、チャネル形成領域３５Ａと、ソース／ドレイン領域３５Ｂ，３５Ｃとから構成されている。ゲートＧａｍｐは、下部第１コンタクト４５、接続部４１Ａ、下部第２コンタクト４６および貫通電極３４等を介して、読み出し電極２１１およびリセットトランジスタＴＲ１ｒｓｔの一方のソース／ドレイン領域３６Ｂ（フローティングディフュージョンＦＤ１）に接続されている。また、一方のソース／ドレイン領域３５Ｂは、リセットトランジスタＴＲ１ｒｓｔを構成する他方のソース／ドレイン領域３６Ｃと、領域を共有しており、電源線ＶＤＤに接続されている。
　選択トランジスタＳＥＬ（選択トランジスタＴＲ１ｓｅｌ）は、ゲートＧｓｅｌと、チャネル形成領域３４Ａと、ソース／ドレイン領域３４Ｂ，３４Ｃとから構成されている。ゲートＧｓｅｌは、選択線ＳＥＬ１に接続されている。一方のソース／ドレイン領域３４Ｂは、アンプトランジスタＡＭＰを構成する他方のソース／ドレイン領域３５Ｃと、領域を共有しており、他方のソース／ドレイン領域３４Ｃは、信号線（データ出力線）ＶＳＬ１に接続されている。
　転送トランジスタＴＲ２（転送トランジスタＴＲ２ｔｒｓ）は、光電変換領域３２において発生し、蓄積された青色に対応する信号電荷をフローティングディフュージョンＦＤ２に転送するためのものである。転送トランジスタＴＲ２ｔｒｓは、転送ゲート線ＴＧ２に接続されている。転送トランジスタＴＲ２ｔｒｓのゲートＧｔｒｓ２の近傍の領域３７Ｃには、フローティングディフュージョンＦＤ２が設けられている。光電変換領域３２Ｂに蓄積された信号電荷は、ゲートＧｔｒｓ２に沿って形成される転送チャネルを介してフローティングディフュージョンＦＤ２に読み出される。
　半導体基板３０の第２面３０Ｂ側には、さらに、光電変換領域３２の制御部を構成するリセットトランジスタＴＲ２ｒｓｔと、アンプトランジスタＴＲ２ａｍｐと、選択トランジスタＴＲ２ｓｅｌが設けられている。
　リセットトランジスタＴＲ２ｒｓｔは、ゲート、チャネル形成領域およびソース／ドレイン領域から構成されている。リセットトランジスタＴＲ２ｒｓｔのゲートはリセット線ＲＳＴ２に接続され、リセットトランジスタＴＲ２ｒｓｔの一方のソース／ドレイン領域は電源線ＶＤＤに接続されている。リセットトランジスタＴＲ２ｒｓｔの他方のソース／ドレイン領域は、フローティングディフュージョンＦＤ２を兼ねている。
　アンプトランジスタＴＲ２ａｍｐは、ゲート、チャネル形成領域およびソース／ドレイン領域から構成されている。ゲートは、リセットトランジスタＴＲ２ｒｓｔの他方のソース／ドレイン領域（フローティングディフュージョンＦＤ２）に接続されている。アンプトランジスタＴＲ２ａｍｐを構成する一方のソース／ドレイン領域は、リセットトランジスタＴＲ２ｒｓｔを構成する一方のソース／ドレイン領域と領域を共有しており、電源線ＶＤＤに接続されている。
　選択トランジスタＴＲ２ｓｅｌは、ゲート、チャネル形成領域およびソース／ドレイン領域から構成されている。ゲートは、選択線ＳＥＬ２に接続されている。選択トランジスタＴＲ２ｓｅｌを構成する一方のソース／ドレイン領域は、アンプトランジスタＴＲ２ａｍｐを構成する他方のソース／ドレイン領域と領域を共有している。選択トランジスタＴＲ２ｓｅｌを構成する他方のソース／ドレイン領域は、信号線（データ出力線）ＶＳＬ２に接続されている。
　リセット線ＲＳＴ１，ＲＳＴ２、選択線ＳＥＬ１，ＳＥＬ２、転送ゲート線ＴＧ２は、それぞれ、駆動回路を構成する垂直駆動回路に接続されている。信号線（データ出力線）ＶＳＬ１，ＶＳＬ２は、駆動回路を構成するカラム信号処理回路１１２に接続されている。
［光検出装置の製造方法］
　本実施の形態の光検出装置１は、例えば、次のようにして製造することができる。
　図５～図１０は、光検出装置１の製造方法を工程順に表したものである。まず、図５に示したように、半導体基板３０内に例えばｐウェル３１を形成し、このｐウェル３１内に例えばｎ型の光電変換領域３２を形成する。半導体基板３０の第１面３０Ａ近傍にはｐ＋領域を形成する。
　半導体基板３０の第２面３０Ｂには、同じく図５に示したように、例えばフローティングディフュージョンＦＤ１，ＦＤ２となるｎ＋領域を形成したのち、ゲート絶縁層３３と、転送トランジスタＴｒ２、選択トランジスタＳＥＬ、アンプトランジスタＡＭＰおよびリセットトランジスタＲＳＴの各ゲートを含むゲート配線層４７とを形成する。これにより、転送トランジスタＴｒ２、選択トランジスタＳＥＬ、アンプトランジスタＡＭＰおよびリセットトランジスタＲＳＴを形成する。更に、半導体基板３０の第２面３０Ｂ上に、下部第１コンタクト４５、下部第２コンタクト４６および接続部４１Ａを含む配線層４１～４３および絶縁層４４からなる多層配線層４０を形成する。
　半導体基板３０の基体としては、例えば、半導体基板３０と、埋込み酸化膜（図示せず）と、保持基板（図示せず）とを積層したＳＯＩ（Silicon on Insulator）基板を用いる。埋込み酸化膜および保持基板は、図５には図示しないが、半導体基板３０の第１面３０Ａに接合されている。イオン注入後、アニール処理を行う。
　次いで、半導体基板３０の第２面３０Ｂ側に設けられた多層配線層４０上に支持基板（図示せず）または他の半導体基体等を接合して、上下反転する。続いて、半導体基板３０をＳＯＩ基板の埋込み酸化膜および保持基板から分離し、半導体基板３０の第１面３０Ａを露出させる。以上の工程は、イオン注入およびＣＶＤ（Chemical Vapor Deposition）法等、通常のＣＭＯＳプロセスで使用されている技術にて行うことが可能である。
　次いで、図６に示したように、例えばドライエッチングにより半導体基板３０を第１面３０Ａ側から加工し、例えば環状の開口３４Ｈを形成する。開口３４Ｈの深さは、図６に示したように、半導体基板３０の第１面３０Ａから第２面３０Ｂまで貫通すると共に、例えば、接続部４１Ａまで達するものである。
　続いて、半導体基板３０の第１面３０Ａおよび開口３４Ｈの側面に、例えば負の固定電荷層２７Ａおよび誘電体層２７Ｂを順に形成する。固定電荷層２７Ａは、例えば、原子層堆積法（ＡＬＤ法）を用いてＨｆＯｘ膜を成膜することで形成することができる。誘電体層２７Ｂは、例えば、プラズマＣＶＤ法を用いてＳｉＯｘ膜を製膜することで形成することができる。次に、誘電体層２７Ｂ上の所定の位置に、例えば、チタンと窒化チタンとの積層膜（Ｔｉ／ＴｉＮ膜）からなるバリアメタルとＷ膜とが積層されたパッド部２９Ａを形成する。その後、誘電体層２７Ｂおよびパッド部２９Ａ上に、層間絶縁層２８を形成し、ＣＭＰ（Chemical Mechanical Polishing）法を用いて層間絶縁層２８の表面を平坦化する。
　続いて、図７に示したように、パッド部２９Ａ上に開口２９Ｈを形成した後、この開口２９Ｈに、例えばＡｌ等の導電材料を埋め込み、上部第１コンタクト２９Ｂを形成する。次に、図７に示したように、パッド部２９Ａと同様にして、パッド部２９Ｃ，２９Ｄを形成した後、層間絶縁層２８ならびに上部第２コンタクト２９Ｅおよび上部第３コンタクト２９Ｆを順に形成する。
　続いて、図８に示したように、層間絶縁層２８上に、例えば、スパッタリング法を用いて導電膜１１Ｘを成膜した後、フォトリソグラフィ技術を用いてパターニングを行う。具体的には、導電膜２１１Ｘの所定の位置にフォトレジストＰＲを形成した後、ドライエッチングまたはウェットエッチングを用いて導電膜２１１Ｘを加工する。その後、フォトレジストＰＲを除去することで、図９に示したように、読み出し電極２１１および蓄積電極２１２を含む下部電極２１が形成される。
　次に、図１０に示したように、絶縁層２２、電荷蓄積層２３、光電変換層２４および上部電極２５を順に成膜する。絶縁層２２は、例えば、ＡＬＤ法を用いて酸化シリコン膜を製膜した後、ＣＭＰ法を用いて絶縁層２２の表面を平坦化する。その後、読み出し電極２１１上に、例えば、ウェットエッチングを用いて開口２２Ｈを形成する。電荷蓄積層２３は、例えば、スパッタリング法を用いて形成することができる。光電変換層２４は、例えば、真空蒸着法を用いて形成する。上部電極２５は、下部電極２１と同様に、例えば、スパッタリング法を用いて形成する。その後、上部電極２５上に遮光膜５３および配線５４を含む保護層５１を成膜した後、保護層５１上にオンチップレンズ５２を配設する。以上により、図３に示した光検出装置１が完成する。
　なお、光電変換層２４や下部電極２１および上部電極２５等の導電膜は、乾式成膜法または湿式成膜法を用いて形成することができる。乾式成膜法としては、抵抗加熱あるいは高周波加熱を用いた真空蒸着法の他に、電子ビーム（ＥＢ）蒸着法、各種スパッタリング法（マグネトロンスパッタリング法、ＲＦ－ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法）、イオンプレーティング法、レーザブレーション法、分子線エピタキシー法およびレーザ転写法が挙げられる。この他、乾式成膜法としては、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法および光ＣＶＤ法等の化学的気相成長法が挙げられる。湿式成膜法としては、スピンコート法、インクジェット法、スプレーコート法、スタンプ法、マイクロコンタクトプリント法、フレキソ印刷法、オフセット印刷法、グラビア印刷法およびディップ法等が挙げられる。
　パターニングについては、フォトリソグラフィ技術の他に、シャドーマスクおよびレーザ転写等の化学的エッチング、紫外線やレーザ等による物理的エッチング等を用いることができる。平坦化技術としては、ＣＭＰ法の他に、レーザ平坦化法やリフロー法等を用いることができる。
［光検出装置の動作］
　次に、光検出装置１における単位画素１０の電荷蓄積動作および電荷転送動作を説明する。
　図１１は、単位画素１０の非飽和蓄積時のエネルギーポテンシャルの一例を表したものである。図１２は、単位画素１０の転送開始時のエネルギーポテンシャルの一例を表したものである。図１３は、単位画素１０の転送時のエネルギーポテンシャルの一例を表したものである。図１４は、単位画素１０の転送終了時のエネルギーポテンシャルの一例を表したものである。図１１～図１４において、横軸は、単位画素１０の読み出し電極２１１、ＯＦＢ電極２１５、蓄積電極２１２Ａ、制御電極２１４、蓄積電極２１２Ｂ、ＯＦＢ電極２１５および読み出し電極２１１の各領域を示している。つまり、横軸は、図２に示したＡ－Ａ線に対応する各領域を示している。縦軸は、電荷蓄積層２３のエネルギーポテンシャルを示している。
　図１５は、単位画素１０に供給される電圧と時間との関係を説明するタイミングチャートの一例を表したものである。図１５において、横軸は、時間を示している。縦軸は、蓄積電極２１２Ａ、蓄積電極２１２Ｂ、シールド電極２１３、制御電極２１４およびＯＦＢ電極２１５のそれぞれに供給される電圧を示している。
（非飽和蓄積動作）
　非飽和蓄積動作では、図１５に示したように、単位画素１０の蓄積電極２１２Ａおよび蓄積電極２１２Ｂのそれぞれに、シールド電極２１３に供給される電圧よりも高い電圧が供給される（タイミングＴ１）。シールド電極２１３には、固定電圧が供給される。このとき、制御電極２１４には、蓄積電極２１２Ａおよび蓄積電極２１２Ｂのそれぞれに供給される電圧よりも低く、シールド電極２１３に供給される電圧よりも高い電圧が供給される。
　図１１に示したように、非飽和蓄積動作では、蓄積電極２１２Ａおよび制御電極２１４により電荷蓄積層２３に生成されたエネルギーポテンシャル領域内に電荷ｑ１（信号電荷として例えば電子（ｅ））が蓄積される。蓄積電極２１２Ａと読み出し電極２１１との間において、電荷蓄積層２３には、ＯＦＢ電極２１５によりエネルギー障壁が生成される。エネルギー障壁は、電荷ｑ１の読み出し電極２１１への流れを阻止する。
　一方、非飽和蓄積動作では、蓄積電極２１２Ｂおよび制御電極２１４により電荷蓄積層２３に生成されたエネルギーポテンシャル領域内に電荷ｑ２（信号電荷として例えば電子（ｅ））が蓄積される。蓄積電極２１２Ｂと読み出し電極２１１との間において、電荷蓄積層２３には、ＯＦＢ電極２１５によりエネルギー障壁が生成される。エネルギー障壁は、電荷ｑ２の読み出し電極２１１への流れを阻止する。
　なお、エネルギーポテンシャルの高さは、ＯＦＢ電極２１５によるエネルギー障壁、制御電極２１４により生成されたエネルギーポテンシャルの高さ、蓄積電極２１２Ａおよび蓄積電極２１２Ｂにより生成されたエネルギーポテンシャルの高さの順に小さくなる。
（転送開始動作）
　ここでは、蓄積電極２１２Ａにより電荷蓄積層２３に蓄積された電荷ｑ１が読み出し電極２１１に転送される動作を説明する。
　転送開始動作では、図１５に示したように、まず、制御電極２１４に低い電圧の供給が開始される（タイミングＴ２）。これにより、図１２に示したように、制御電極２１４により電荷蓄積層２３に生成されるエネルギーポテンシャルの高さが上昇する。続いて、蓄積電極２１２Ａに低い電圧の供給が開始される。これにより、図１２に示したように、蓄積電極２１２Ａにより電荷蓄積層２３に生成されるエネルギーポテンシャルの高さが上昇し、電荷ｑ１が押し上げられる。
（転送動作）
　転送動作では、図１５に示したように、制御電極２１４および蓄積電極２１２Ａに低い電圧が供給される（タイミングＴ３）。制御電極２１４に供給される電圧は、蓄積電極２１２Ａに供給される電圧よりも低い。これにより、図１３に示したように、蓄積電極２１２Ａにより電荷蓄積層２３に生成されるエネルギーポテンシャルの障壁は、エネルギー障壁を越えて高くなる。加えて、制御電極２１４により電荷蓄積層２３に生成されるエネルギーポテンシャルの障壁は、蓄積電極２１２Ａにより電荷蓄積層２３に生成されるエネルギーポテンシャルの障壁よりも高くなる。これにより、電荷ｑ１は、読み出し電極２１１へ流れ、フローティングディフュージョンＦＤ１へ転送される。
（転送終了動作）
　転送終了動作では、まず、蓄積電極２１２Ａに高い電圧が供給される（図１５のタイミングＴ１参照。）。これにより、図１４に示したように、蓄積電極２１２Ａにより電荷蓄積層２３に生成されるエネルギーポテンシャルの障壁は、ＯＦＢ電極２１５によるエネルギー障壁よりも低くなる。続いて、制御電極２１４に高い電圧が供給される（図１５のタイミングＴ１参照。）。これにより、図１１に示したように、蓄積電極２１２Ａにより電荷蓄積層２３に生成されるエネルギーポテンシャルの障壁は低くなり、非飽和蓄積動作の状態に戻る。
　なお、蓄積電極２１２Ｂにより電荷蓄積層２３に生成されるエネルギーポテンシャルの領域に蓄積された電荷ｑ２は、上記転送開始動作、転送動作および転送終了動作のそれぞれを順次実行することにより、同様に読み出し電極２１１に転送される。
　図１６は、単位画素１０に供給される電圧と時間との関係を説明するタイミングチャートの他の例を表したものである。図１６において、横軸は、時間を示している。縦軸は、蓄積電極２１２Ａ、蓄積電極２１２Ｂ、シールド電極２１３、制御電極２１４およびＯＦＢ電極２１５のそれぞれに供給される電圧を示している。
　転送開始動作および転送動作は、図１６に示したように、実質的に同時に実行されてもよい。詳細には、転送開始動作において、単位画素１０の制御電極２１４に低い電圧の供給が開始される（タイミングＴ２）。転送開始動作の直後（実質的に同時）に、転送動作が実行され、単位画素１０の蓄積電極２１２Ａに低い電圧の供給が開始される（タイミングＴ３）。
　このように、転送開始動作および転送動作を実質的に同時に実行することにより、蓄積電極２１２Ａにより電荷転送層２０２に蓄積された電荷ｑ１の転送速度の高速化が実現される。
　更に、蓄積電極２１２Ａへの電圧の供給速度は、制御電極２１４への電圧の供給速度よりも遅い設定とされている。つまり、電荷転送層２０２において、制御電極２１４により生成されるエネルギーポテンシャルの障壁が、蓄積電極２１２Ａにより生成されるエネルギーポテンシャルの障壁よりも先に高くなる（図１３参照）。このため、例えば、蓄積電極２１２Ａにより電荷転送層２０２に蓄積された電荷ｑ１の蓄積電極２１２Ｂにより電荷転送層２０２に蓄積される電荷ｑ２への流れが効果的に抑制または防止される。つまり、ブルーミングを効果的に抑制または防止することができる。
　また、制御電極２１４の上方の電荷蓄積層２３上には、電極２６２を設けるようにしてもよい。本実施の形態では、制御電極２１４の上方には開口部２６が形成されるため、図１７に示したように、開口部２６の底部に電極２６２が配設される。これにより、蓄積電極２１２Ａと蓄積電極２１２Ｂとの間のエネルギーポテンシャルの制御性が向上する。
［作用・効果］
　本実施の形態の光検出装置１では、単位画素１０は、並列に配置された位相差検出用の信号を生成する位相差検出画素１０Ａ，１０Ｂを有する。単位画素１０は、さらに、光電変換層２４を有し、位相差検出画素１０Ａと位相差検出画素１０Ｂとの間に、光電変換層２４を除去する開口部２６を設けるようにした。これにより、画素部１００Ａに配置された複数の単位画素１０において、位相差検出画素１０Ａと位相差検出画素１０Ｂとの間で発生した電荷の位相差検出画素１０Ａおよび位相差検出画素１０Ｂへの振り分けがばらつくことによる感度のばらつきが低減されるようになる。
以下、これについて説明する。
　これまでのイメージセンサの多くにはシリコン基板が用いられている。近年、光電変換素子に有機材料を用いたイメージセンサが提案されている。例えば、前述した有機系材料を用いた光電変換層の直下に電荷転送層を有する固体撮像装置では、２つの蓄積電極の間に制御電極を設け、蓄積電極に蓄積された電荷をフローティングディフュージョンに転送する際に、制御電圧も駆動させることで電荷の移動を制御し、全面位相差検知を可能にしている。
　しかしながら、上記のような構造を有する固体撮像装置では、制御電極上で光電変換により発生した電荷は、電荷転送層までの輸送経路を制御できないため、確率的にどちらかの蓄積電極に振り分けられるため、感度のばらつきが生じ、移動差検知機能（分離比）の悪化が懸念される。
　これに対して本実施の形態では、上記のように、並列に配置された位相差検出用の信号を生成する位相差検出画素１０Ａ，１０Ｂを有する単位画素Ｐ１０において、位相差検出画素１０Ａと位相差検出画素１０Ｂとの間の光電変換層２４を除去する開口部２６を設けるようにした。これにより、画素部１００Ａに配置された複数の単位画素１０において、位相差検出画素１０Ａと位相差検出画素１０Ｂとの間で発生した電荷の位相差検出画素１０Ａおよび位相差検出画素１０Ｂへの振り分けがばらつくことによる感度のばらつきが低減されるようになる。
　以上により、本実施の形態の光検出装置１では、光検出特性を向上させることが可能となる。特に、本実施の形態の光検出装置１では、光検出特性の中でも位相差検知機能を向上させることが可能となる。
　また、本実施の形態の光検出装置１は、下部電極２１と光電変換層２４との間に電荷蓄積層２３を有する。本実施の形態では、位相差検出画素１０Ａと位相差検出画素１０Ｂとの間の光電変換層２４は開口部２６によって除去するものの、電荷蓄積層２３は位相差検出画素１０Ａと位相差検出画素１０Ｂとの間で連続形成されている。これにより、位相差検出画素１０Ａと位相差検出画素１０Ｂとの間で電荷を共有することができるため、飽和電子数を確保することができる。よって、高ダイナミックレンジと位相差検知機能の向上とを両立することができる。
　次に、本開示の第２～第４の実施の形態および変形例１～１５ならびに適用例および応用例について説明する。なお、上記第１の実施の形態の光検出装置１に対応する構成要素には同一の符号を付して説明を省略する。
＜２．変形例＞
（２－１．変形例１）
　図１８～図２５は、本開示の変形例１に係る光検出装置（光検出装置１Ａ～１Ｈ）の単位画素１０の断面構成の一例を模式的に表したものである。なお、図１８～図２５は、図１の（Ｂ）と同様に、図１の（Ａ）に示したＩ－Ｉ線に対応する断面を表している。光検出装置１Ａ～１Ｈは、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等である。
　上記第１の実施の形態では、本開示の一実施態様としての「開口部」の一具体例として、逆テーパ形状を有する開口部２６を示したが、開口部２６の形状はこれに限定されるものではない。
　例えば、本変形例の光検出装置１Ａは、本開示の一実施態様としての「開口部」の一具体例として、図１８に示したように、順テーパ形状を有する開口部２６Ａを設けたものである。例えば、本変形例の光検出装置１Ｂは、本開示の一実施態様としての「開口部」の一具体例として、図１９に示したように、側面が垂直な形状を有する開口部２６Ｂを設けると共に、開口部２６に絶縁膜２６１を埋め込まずに空隙としたものである。例えば、本変形例の光検出装置１Ｃは、本開示の一実施態様としての「開口部」の一具体例として、図２０に示したように、例えば側面が垂直な形状を有する開口部２６Ｃを設けると共に、その側面および底面に封止膜２６３を設けたものである。例えば、本変形例の光検出装置１Ｄは、本開示の一実施態様としての「開口部」の一具体例として、図２１に示したように、光電変換層２４の内に底面を有する順テーパ形状を有する開口部２６Ｄを設けたものである。例えば、本変形例の光検出装置１Ｅは、本開示の一実施態様としての「開口部」の一具体例として、図２２に示したように、さらに上部電極２５を分離する開口部２６Ｅを設けたものである。
　例えば、本変形例の光検出装置１Ｆは、本開示の一実施態様としての「開口部」の一具体例として、図２３に示したように、制御電極２１４の上方の電荷蓄積層２３上にストッパ膜２６４を配設し、開口部２６Ｆを設けたものである。これにより、例えばエッチングにより開口部２６Ｆを形成するときの電荷蓄積層２３へのダメージを防ぐことができる。
　例えば、本変形例の光検出装置１Ｇは、本開示の一実施態様としての「開口部」の一具体例として、図２４に示したように、光電変換層２４を除去すると共に、上部電極２５を分離する開口部２６Ｇを設け、その底部に反射膜２６５を配設したものである。反射膜２６５はプリズム形状を有し、開口部２６Ｇに入射した光が蓄積電極２１２Ａ側あるいは蓄積電極２１２Ｂ側へ振り分けられるようになっている。これにより、光電変換層２４の一部を除去することによる感度の低下が抑制される。
　例えば、本変形例の光検出装置１Ｈは、本開示の一実施態様としての「開口部」の一具体例として、図２５に示したように、側面が垂直な形状を有する開口部２６Ｈを設けると共に、その上方に導波路２６６を形成したものである。これにより、上記光検出装置１Ｇと同様に、開口部２６Ｈに入射した光が蓄積電極２１２Ａ側あるいは蓄積電極２１２Ｂ側へ振り分けられるようになるため、光電変換層２４の一部を除去することによる感度の低下が抑制される。
　なお、これらの点を除き、光検出装置１Ａ～１Ｈは、上記実施の形態の光検出装置１と実質的に同様の構成を有する。
　このような構成においても、本変形例の光検出装置１Ａ～１Ｈは、上記第１の実施の形態と同様の効果を得ることができる。
（２－２．変形例２）
　図２６は、本開示の変形例２に係る光検出装置（光検出装置１Ｉ）の単位画素１０のレイアウトの平面構成の一例を模式的に表したものである。光検出装置１Ｉは、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等である。
　上記第１の実施の形態では、読み出し電極２１１と制御電極２１４との間にＯＦＢ電極２１５を設けた例を示したが、これに限定されるものではない。本変形例の光検出装置１Ｉは、ＯＦＢ電極２１５に変えて、読み出し電極２１１と蓄積電極２１２Ａ，２１２Ｂとの間にそれぞれ転送電極２１６を配設したものである。この点を除き、光検出装置１Ｉは、上記実施の形態の光検出装置１と実質的に同様の構成を有する。
　転送電極２１６は、本開示の一実施態様としての「転送電極」の一具体例に相当するものである。転送電極２１６は、例えばスイッチ素子のゲート電極であり、読み出し電極２１１と蓄積電極２１２Ａおよび蓄積電極２１２Ｂとの電荷蓄積層２３のエネルギーポテンシャルを制御して、蓄積電極２１２Ａによりその上方の電荷蓄積層２３に蓄積された電荷および蓄積電極２１２Ｂによりその上方の電荷蓄積層２３に蓄積された電荷の読み出し電極２１１への流れを制御するためのものである。転送電極２１６は、読み出し電極２１１、蓄積電極２１２Ａ，２１２Ｂ、シールド電極２１３および制御電極２１４と同一の導電層に形成され、且つ、同一の導電性材料により形成されている。
［光検出装置の動作］
　次に、光検出装置１Ｉにおける単位画素１０の電荷蓄積動作および電荷転送動作を説明する。
　図２７は、単位画素１０の非飽和蓄積時のエネルギーポテンシャルの一例を表したものである。図２８は、単位画素１０の転送開始時のエネルギーポテンシャルの一例を表したものである。図２９は、単位画素１０の転送時のエネルギーポテンシャルの一例を表したものである。図３０は、単位画素１０の転送終了時のエネルギーポテンシャルの一例を表したものである。図２７～図３０において、横軸は、単位画素１０の読み出し電極２１１、転送電極２１６、蓄積電極２１２Ａ、制御電極２１４、蓄積電極２１２Ｂ、転送電極２１６および読み出し電極２１１の各領域を示している。つまり、横軸は、図２６に示したＢ－Ｂ線に対応する各領域を示している。縦軸は、電荷蓄積層２３のエネルギーポテンシャルを示している。
　図３１は、単位画素１０に供給される電圧と時間との関係を説明するタイミングチャートの一例を表したものである。図３１において、横軸は、時間を示している。縦軸は、蓄積電極２１２Ａ、蓄積電極２１２Ｂ、シールド電極２１３、制御電極２１４および転送電極２１６のそれぞれに供給される電圧を示している。
（非飽和蓄積動作）
　非飽和蓄積動作では、図３１に示したように、単位画素１０の蓄積電極２１２Ａ、蓄積電極２１２Ｂのそれぞれに、シールド電極２１３に供給される電圧よりも高い電圧が供給される（タイミングＴ１）。蓄積電極２１２Ａ、蓄積電極２１２Ｂのそれぞれには、非飽和蓄積動作～転送終了動作に亘って、固定電圧が供給される。一方、シールド電極２１３にも、固定電圧が供給される。このとき、制御電極２１４には、蓄積電極２１２Ａおよび蓄積電極２１２Ｂのそれぞれに供給される電圧よりも低く、シールド電極２１３に供給される電圧よりも高い電圧が供給される。更に、転送電極２１６には、オフ状態となる低い電圧が供給される。転送電極２１６には、制御電極２１４に供給される電圧よりも低く、シールド電極２１３に供給される電圧よりも高い電圧が供給される。
　図２７に示したように、非飽和蓄積動作では、蓄積電極２１２Ａ、制御電極２１４および転送電極２１６により電荷蓄積層２３に生成されたエネルギーポテンシャル領域内に電荷ｑ１（信号電荷として例えば電子（ｅ））が蓄積される。転送電極２１６がオフ状態になっているので、蓄積電極２１２Ａにより電荷蓄積層２３に蓄積された電荷ｑ１は読み出し電極２１１へ転送されない。
　一方、非飽和蓄積動作では、蓄積電極２１２Ｂ、制御電極２１４および転送電極２１６により電荷蓄積層２３に生成されたエネルギーポテンシャル領域内に電荷ｑ２（信号電荷として例えば電子（ｅ））が蓄積される。転送電極２１６がオフ状態になっているので、蓄積電極２１２Ｂにより電荷蓄積層２３に蓄積された電荷ｑ２は読み出し電極２１１へ転送されない。
　なお、エネルギーポテンシャルの高さは、転送電極２１６により生成されたエネルギーポテンシャルの高さ、制御電極２１４により生成されたエネルギーポテンシャルの高さ、蓄積電極２１２Ａおよび蓄積電極２１２Ｂにより生成されたエネルギーポテンシャルの高さの順に小さくなる。
（転送開始動作）
　ここでは、蓄積電極２１２Ａにより電荷蓄積層２３に蓄積された電荷ｑ１が読み出し電極２１１に転送される動作を説明する。
　転送開始動作では、図３１に示したように、まず、制御電極２１４に低い電圧の供給が開始される（タイミングＴ２）。これにより、図２８に示したように、制御電極２１４により電荷蓄積層２３に生成されるエネルギーポテンシャルの高さが上昇する。
（転送終了動作）
　転送動作では、図３１に示したように、蓄積電極２１２Ａと読み出し電極２１１との間に配設された転送電極２１６に高い電圧が供給され、転送電極２１６がオン状態になる（タイミングＴ３）。これにより、図２９に示したように、蓄積電極２１２Ａにより電荷蓄積層２３に生成されるエネルギーポテンシャルから読み出し電極２１１により電荷蓄積層２３に生成されるエネルギーポテンシャルとの間の障壁が低くなる。つまり、蓄積電極２１２Ａにより電荷蓄積層２３に蓄積された電荷ｑ１は、転送電極２１６を通して、読み出し電極２１１へ流れ、フローティングディフュージョンＦＤ１へ転送される。
（４）転送終了動作
　転送終了動作では、転送電極２１６に低い電圧が供給され、転送電極２１６がオフ状態になる（図２７のタイミングＴ１参照。）。これにより、転送電極２１６に対応する領域の電荷蓄積層２３に生成されるエネルギーポテンシャルの障壁は高くなり、非飽和蓄積動作の状態に戻る。
　なお、蓄積電極２１２Ｂにより電荷蓄積層２３に生成されるエネルギーポテンシャルの領域に蓄積された電荷ｑ２は、上記転送開始動作、転送動作、転送終了動作のそれぞれを順次実行することにより、同様に読み出し電極２１１に転送される。
　このように、本変形例に光検出装置１Ｉでは、図２７、図２８および図３１に示したように、単位画素１０の転送開始動作から転送動作において、制御電極２１４に電圧が供給される。その後、転送動作において、転送電極２１６がオン状態になる。制御電極２１４へ先に電圧が供給されると、電荷蓄積層２３に生成されるエネルギーポテンシャルの高さが高くなる。そのため、例えば、蓄積電極２１２Ａにより電荷蓄積層２３に蓄積された電荷ｑ１の蓄積電極２１２Ｂにより電荷蓄積層２３に蓄積される電荷ｑ２への流れを効果的に抑制または防止することができる。つまり、ブルーミングを効果的に抑制または防止することができる。
　図３２は、単位画素１０に供給される電圧と時間との関係を説明するタイミングチャートの他の例を表したものである。図３２において、横軸は、時間を示している。縦軸は、蓄積電極２１２Ａ、蓄積電極２１２Ｂ、シールド電極２１３、制御電極２１４および転送電極２１６のそれぞれに供給される電圧を示している。
　転送開始動作および転送動作は、図３２に示したように、実質的に同時に実行されてもよい。詳細委は、転送開始動作において、単位画素１０の制御電極２１４に低い電圧の供給が開始される（タイミングＴ２）。転送開始動作の直後（実質的に同時）に、転送動作が実行され、単位画素１０の転送電極２１６に高い電圧の供給が開始される（タイミングＴ３）。
　このように、転送開始動作および転送動作を実質的に同時に実行することにより、蓄積電極２１２Ａにより電荷蓄積層２３に蓄積された電荷ｑ１の転送速度の高速化を実現することができる。
　転送電極２１６への電圧の供給速度は、制御電極２１４への電圧の供給速度よりも遅い設定とされている。つまり、電荷転送層２０２において、制御電極１６により生成されるエネルギーポテンシャルの障壁が先に高くなった後に、転送電極２１６をオン状態として電荷ｑ１が転送される（図２９参照）。このため、例えば、蓄積電極２１２Ａにより電荷蓄積層２３に蓄積された電荷ｑ１の蓄積電極２１２Ｂにより電荷蓄積層２３に蓄積される電荷ｑ２への流れが効果的に抑制または防止される。つまり、ブルーミングを効果的に抑制または防止することができる。
（２－３．変形例３）
　図３３は、本開示の変形例３に係る光検出装置（光検出装置１Ｊ）の単位画素１０のレイアウトの平面構成の一例を模式的に表したものである。光検出装置１Ｊは、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等である。
　上記第１の実施の形態では、読み出し電極２１１と制御電極２１４との間にＯＦＢ電極２１５を設けた例を示したが、これに限定されるものではない。本変形例の光検出装置１Ｊは、ＯＦＢ電極２１５に変えて、読み出し電極２１１と蓄積電極２１２Ａ，２１２Ｂとの間に制御電極２１７を配設したものである。この点を除き、光検出装置１Ｊは、上記実施の形態の光検出装置１と実質的に同様の構成を有する。
　制御電極２１７は、読み出し電極２１１と蓄積電極２１２Ａおよび蓄積電極２１２Ｂとの電荷蓄積層２３のエネルギーポテンシャルを制御して、蓄積電極２１２Ａによりその上方の電荷蓄積層２３に蓄積された電荷および蓄積電極２１２Ｂによりその上方の電荷蓄積層２３に蓄積された電荷の読み出し電極２１１への流れを制御するためのものである。制御電極２１７は、位相差検出画素１０Ａおよび位相差検出画素１０Ｂに亘って設けられており、制御電極２１４と同様に、変動電圧が印加されている。制御電極２１７は、読み出し電極２１１、蓄積電極２１２Ａ，２１２Ｂ、シールド電極２１３および制御電極２１４と同一の導電層に形成され、且つ、同一の導電性材料により形成されている。
　このような構成においても、本変形例の光検出装置１Ｊは、上記第１の実施の形態と同様の効果を得ることができる。
（２－４．変形例４）
　図３４は、本開示の変形例４に係る光検出装置（光検出装置１Ｋ）の単位画素１０のレイアウトの平面構成の一例を模式的に表したものである。光検出装置１Ｋは、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等である。
　上記第１の実施の形態では、読み出し電極２１１と制御電極２１４との間にＯＦＢ電極２１５を設けた例を示したが、これに限定されるものではない。本変形例の光検出装置１Ｋは、ＯＦＢ電極２１５を省略し、蓄積電極２１２Ａと蓄積電極２１２Ｂとの間の制御電極２１４を、蓄積電極２１２Ａ，２１２Ｂと同じＹ軸方向の長さとしたものである。この点を除き、光検出装置１Ｋは、上記実施の形態の光検出装置１と実質的に同様の構成を有する。
　このような構成においても、本変形例の光検出装置１Ｋは、上記第１の実施の形態と同様の効果を得ることができる。
（２－５．変形例５）
　図３５は、本開示の変形例５に係る光検出装置（光検出装置１Ｌ）の単位画素１０のレイアウトの平面構成の一例を模式的に表したものである。光検出装置１Ｌは、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等である。
　上記第１の実施の形態では、蓄積電極２１２Ａと蓄積電極２１２Ｂとの間に制御電極２１４を設けた例を示したが、これに限定されるものではない。本変形例の光検出装置１Ｌは、制御電極２１４を読み出し電極２１１とは反対側において隣接する画素側に設け、開口部２６の下方にドレイン電極２１８を、ドレイン電極２１８の周囲にシールド電極２１３をそれぞれ配設したのである。この点を除き、光検出装置１Ｌは、上記第１の実施の形態の光検出装置１と実質的に同様の構成を有する。
　ドレイン電極２１８は、本開示の一実施態様としての「排出電極」の一具体例に相当するものである。ドレイン電極２１８は、開口部２６を形成するときの光電変換層２４へのダメージによる暗電流を除去するためのものである。ドレイン電極２１８には、読み出し電極２１１と同等な電圧（画素電源）が印加される。これにより、必要な電圧源の数を減らすことができる。ドレイン電極２１８の周囲には、固定電位が印加されるシールド電極２１３が設けられており、これにより、蓄積電極２１２Ａ，２１２Ｂとドレイン電極２１８とは電気的に分離される。
　このような構成においても、本変形例の光検出装置１Ｌは、上記第１の実施の形態と同様の効果を得ることができる。
（２－６．変形例６）
　図３６は、本開示の変形例６に係る光検出装置（光検出装置１Ｍ）の単位画素１０のレイアウトの平面構成（Ａ）および断面構成（Ｂ）の一例を模式的に表したものである。なお、図３６の（Ｂ）は、図３６の（Ａ）に示したＩＩＩ－ＩＩＩ線に対応する断面を表している。光検出装置１Ｍは、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等である。
　上記第１の実施の形態では、位相差検出画素１０Ａと位相差検出画素１０Ｂとの間に配設される制御電極２１４の上方の光電変換層２４に開口部２６を設けた例を示したが、制御電極２１４以外の下部電極２１の上方の光電変換層２４をさらに加工するようにしてもよい。本変形例の光検出装置１Ｍは、シールド電極２１３の上方に開口部２６Ｉをさらに設けたものである。この点を除き、光検出装置１Ｍは、上記第１の実施の形態の光検出装置１と実質的に同様の構成を有する。
　開口部２６Ｉは、開口部２６と同様に、光電変換層２４を除去してなるものであり、上記のように、シールド電極２１３の上方に設けられている。換言すると、開口部２６Ｉは、シールド電極２１３と同様に、例えば、平面視において格子状に形成されている。開口部２６Ｉは、例えば図３６の（Ｂ）に示したように、光電変換層２４と共に電荷蓄積層２３まで形成されていてもよい。これにより、隣り合う単位画素Ｐとの間における電荷の移動が制限されるため、混色を防ぐことができる。
　このような構成においても、本変形例の光検出装置１Ｍは、上記第１の実施の形態と同様の効果を得ることができる。
＜３．第２の実施の形態＞
　図３７Ａは、本開示の第２の実施の形態に係る光検出装置２の断面構成を模式的に表したものである。図３７Ｂは、図３７Ａに示した光検出装置２の平面構成の一例を模式的に表したものであり、図３７Ａは、図３７Ｂに示したＩＶ－ＩＶ線に対応する断面を表している。光検出装置２は、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等である。
［光検出装置の構成］
　光検出装置２は、上記第１の実施の形態の光検出装置１と同様に、光電変換部２０と、光電変換領域３２とが積層された積層型の光検出装置である。この光検出装置２の画素部１００Ａでは、例えば図３７Ｂに示したように、例えば２行×２列で配置された４つの画素（単位画素Ｐ１，Ｐ２，Ｐ３，Ｐ４）からなる画素ユニット２ａが繰り返し単位となり、行方向と列方向とからなるアレイ状に繰り返し配置されている。
　光検出装置２では、光電変換部２０の上方（光入射側Ｓ１）には、赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ）を選択的に透過させるカラーフィルタ５５が、それぞれ、単位画素Ｐ毎に設けられている。具体的には、２行×２列で配置された４つの画素からなる画素ユニット２ａにおいて、緑色光（Ｇ）を選択的に透過させるカラーフィルタ（緑色フィルタ５５Ｇ）が対角線上に２つ配置され、赤色光（Ｒ）および青色光（Ｂ）を選択的に透過させるカラーフィルタ（赤色フィルタ５５Ｒおよび青色フィルタ５５Ｂ）が、直交する対角線上に１つずつ配置されている。カラーフィルタ５５Ｒ，５５Ｇ，５５Ｂのいずれかが設けられた単位画素Ｐでは、例えば、光電変換部２０において、それぞれ、対応する色光が検出されるようになっている。即ち、画素部１００Ａでは、それぞれ、赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ）を検出する画素が、ベイヤ状に配置されている。
　光検出装置２では、カラーフィルタ５５を透過した光のうち、可視光領域の光（赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ））は、それぞれ、カラーフィルタ５５Ｒ，５５Ｇ，５５Ｂのいずれかが設けられた単位画素の光電変換部２０で吸収され、それ以外の光、例えば、赤外光（ＩＲ）は、光電変換部２０を透過する。この光電変換部２０を透過した赤外光（ＩＲ）は、カラーフィルタ５５Ｒ，５５Ｇ，５５Ｂのいずれかが設けられた単位画素の光電変換領域３２において検出され、赤外光（ＩＲ）に対応する信号電荷が生成される。即ち、光検出装置２では、可視光画像および赤外光画像の両方を同時に生成可能となっている。
　また、光検出装置２では、可視光画像および赤外光画像をＸＺ面内方向において同じ位置で取得することができる。よって、ＸＺ面内方向における高集積化を実現することが可能となる。
　光検出装置２では、画素部１００Ａにおいてアレイ状に繰り返し配置された複数の画素ユニット２ａの全てあるいは一部において、位相差検出画素が構成されている。位相差検出画素を構成する画素ユニット２ａでは、図４２Ａおよび図４２Ｂに示したように、例えば、オンチップレンズ５２が、Ｘ軸方向に隣り合う単位画素Ｐ１と単位画素Ｐ２および単位画素Ｐ３と単位画素Ｐ４にそれぞれ跨って配設されている。このオンチップレンズ５２が跨って配設された単位画素Ｐ１，Ｐ２（および単位画素Ｐ３，Ｐ４）が、それぞれ、本開示の一実施態様としての「第１画素」および「第２画素」の一具体例に相当するものである。オンチップレンズ５２が跨って配設された単位画素Ｐ１と単位画素Ｐ２との間および単位画素Ｐ３と単位画素Ｐ４との間には、光電変換層２４を除去する開口部２６が設けられている。
［作用・効果］
　このように、光検出装置２では、例えば２行×２列で配置された４つの画素（単位画素Ｐ１，Ｐ２，Ｐ３，Ｐ４）からなる複数の画素ユニット２ａが画素部１００Ａにおいて繰り返し配置されている。本実施の形態では、複数の画素ユニット２ａを構成する、例えば、Ｘ軸方向に隣り合う単位画素Ｐ１と単位画素Ｐ２との間および単位画素Ｐ３と単位画素Ｐ４との間の光電変換層２４に開口部２６を設けるようにした。これにより、隣り合う単位画素間で発生した電荷の振り分けがばらつくことによる感度のばらつきが低減されるようになる。更に、本実施の形態では、複数の画素ユニット２ａの全てあるいは一部において、例えばＸ軸方向に隣り合う単位画素Ｐ１と単位画素Ｐ２および単位画素Ｐ３と単位画素Ｐ４それぞれに跨ってオンチップレンズ５２を配設することにより、位相差検出画素を構成するようにした。この位相差検出画素を構成する画素ユニット２ａにおいて、オンチップレンズ５２が跨って配設された単位画素Ｐ１と単位画素Ｐ２との間および単位画素Ｐ３と単位画素Ｐ４との間の光電変換層２４に開口部２６を設けることにより、隣り合う位相差検出画素間で発生した電荷の振り分けがばらつくことによる感度のばらつきが低減されるようになる。
　以上により、本実施の形態の光検出装置２では、上記第１の実施の形態と同様に、光検出特性を向上させることが可能となる。特に、図３７Ａおよび図３７Ｂに示したように、位相差検出画素を構成する画素ユニット２ａにおいては、光検出特性の中でも位相差検知機能を向上させることが可能となる。
　また、本実施の形態の光検出装置２は、上記第１の実施の形態と同様に、電荷蓄積層２３は位相差検出画素間で連続形成されている。これにより、位相差検出画素間で電荷を共有することができるため、飽和電子数を確保することができる。よって、高ダイナミックレンジと位相差検知機能の向上とを両立することができる。
＜４．変形例＞
（４－１．変形例７）
　図３８は、本開示の変形例７に係る光検出装置（光検出装置２Ａ）の画素ユニット２ａのレイアウトの平面構成の一例を模式的に表したものである。光検出装置２Ａは、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等である。
　上記第２の実施の形態では、位相差検出画素を構成する、Ｘ軸方向に隣り合う単位画素Ｐ１と単位画素Ｐ２および単位画素Ｐ３と単位画素Ｐ４の間にシールド電極２１３が突き出している例を示したが、これに限定されるものではない。本変形例の光検出装置２Ａは、位相差検出画素を構成する、Ｘ軸方向に隣り合う単位画素Ｐ１と単位画素Ｐ２および単位画素Ｐ３と単位画素Ｐ４の間にドレイン電極２１８を配設したものである。この点を除き、光検出装置２Ａは、上記第２の実施の形態の光検出装置２と実質的に同様の構成を有する。
　ドレイン電極２１８は、上記変形例５と同様に、開口部２６を形成するときの光電変換層２４へのダメージによる暗電流を除去するためのものである。ドレイン電極２１８には、読み出し電極２１１と同等な電圧（画素電源）が印加される。これにより、必要な電圧源の数を減らすことができる。ドレイン電極２１８は、読み出し電極２１１、蓄積電極２１２およびシールド電極２１３と同一の導電層に形成され、且つ、同一の導電性材料により形成されている。
　このような構成においても、本変形例の光検出装置２Ａは、上記第２の実施の形態と同様の効果を得ることができる。
（４－２．変形例８）
　図３９は、本開示の変形例８に係る光検出装置（光検出装置２Ｂ）の画素ユニット２ａのレイアウトの平面構成の一例を模式的に表したものである。光検出装置２Ｂは、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等である。
　本変形例の光検出装置２Ｂは、読み出し電極２１１と各単位画素Ｐ１，Ｐ２，Ｐ３，Ｐ４の蓄積電極２１２との間にそれぞれ転送電極２１６を配設したものである。この点を除き、光検出装置２Ｂは、上記第２の実施の形態の光検出装置２と実質的に同様の構成を有する。
　転送電極２１６は、上記変形例２と同様に、例えばスイッチ素子のゲート電極であり、読み出し電極２１１と蓄積電極２１２との電荷蓄積層２３のエネルギーポテンシャルを制御して、蓄積電極２１２によりその上方の電荷蓄積層２３に蓄積された電荷の読み出し電極２１１への流れを制御するためのものである。転送電極２１６は、読み出し電極２１１、蓄積電極２１２およびシールド電極２１３と同一の導電層に形成され、且つ、同一の導電性材料により形成されている。
　このような構成においても、本変形例の光検出装置２Ｂは、上記第２の実施の形態と同様の効果を得ることができる。
（４－３．変形例９）
　図４０は、本開示の変形例９に係る光検出装置（光検出装置２Ｃ）の画素ユニット２ａのレイアウトの平面構成の一例を模式的に表したものである。光検出装置２Ｃは、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等である。
　本変形例の光検出装置２Ｃは、読み出し電極２１１と各単位画素Ｐ１，Ｐ２，Ｐ３，Ｐ４の蓄積電極２１２との間に制御電極２１７を配設したものである。この点を除き、光検出装置２Ｃは、上記第２の実施の形態の光検出装置２と実質的に同様の構成を有する。
　制御電極２１７は、上記変形例３と同様に、読み出し電極２１１と蓄積電極２１２との電荷蓄積層２３のエネルギーポテンシャルを制御して、蓄積電極２１２によりその上方の電荷蓄積層２３に蓄積された電荷の読み出し電極２１１への流れを制御するためのものである。制御電極２１７は、読み出し電極２１１と各単位画素Ｐ１，Ｐ２，Ｐ３，Ｐ４の蓄積電極２１２との間において、読み出し電極２１１を囲むように環状に設けられている。なお、制御電極２１７は、転送電極２１６と同様に、各単位画素Ｐ１，Ｐ２，Ｐ３，Ｐ４の蓄積電極２１２との間にそれぞれ個別に配設するようにしてもよい。制御電極２１７には、変動電圧が印加されている。制御電極２１７は、読み出し電極２１１、蓄積電極２１２およびシールド電極２１３と同一の導電層に形成され、且つ、同一の導電性材料により形成されている。
　このような構成においても、本変形例の光検出装置２Ｃは、上記第２の実施の形態と同様の効果を得ることができる。
（４－４．変形例１０）
　図４１Ａは、本開示の変形例１０に係る光検出装置２Ｄの断面構成を模式的に表したものである。図４１Ｂは、図４１Ａに示した光検出装置２Ｄの平面構成の一例を模式的に表したものであり、図４１Ａは、図４１Ｂに示したＶ－Ｖ線に対応する断面を表している。上記第２の実施の形態では、カラーフィルタ５５が光電変換部２０の上方（光入射側Ｓ１）に設けられた例を示したが、カラーフィルタ５５は、例えば、図４１Ａに示したように、光電変換部２０と光電変換領域３２との間に設けるようにしてもよい。この点を除き、光検出装置２Ｄは、上記第２の実施の形態の光検出装置２と実質的に同様の構成を有する。
　光検出装置２Ｄでは、例えば、カラーフィルタ５５は、画素ユニット２ａ内において、少なくとも赤色光（Ｒ）を選択的に透過させるカラーフィルタ（赤色フィルタ５５Ｒ）および少なくとも青色光（Ｂ）を選択的に透過させるカラーフィルタ（青色フィルタ５５Ｂ）が互いに対角線上に配置された構成を有している。光電変換部２０の光電変換層２４は、例えば緑色光（Ｇ）に対応する波長を有する光を選択的に吸収するように構成されている。光電変換領域３２Ｒでは、赤色光（Ｒ）に対応する波長を有する光が、光電変換領域３２Ｂでは青色光（Ｂ）に対応する波長を有する光が、それぞれ選択的に吸収される。これにより、光電変換部２０およびカラーフィルタ５５Ｒ，５５Ｂの下方にそれぞれ配置された光電変換領域３２（光電変換領域３２Ｒ，３２Ｂ）において赤色光（Ｒ）、緑色光（Ｇ）または青色光（Ｂ）に対応する信号を取得することが可能となる。本変形例の光検出装置２Ｄでは、一般的なベイヤ配列を有する光検出装置よりもＲＧＢそれぞれの光電変換部の面積を拡大することができるため、Ｓ／Ｎ比を向上させることが可能となる。
＜５．第３の実施の形態＞
　図４２Ａは、本開示の第３の実施の形態に係る光検出装置３の断面構成を模式的に表したものである。図４２Ｂは、図４２Ａに示した光検出装置３の平面構成の一例を模式的に表したものであり、図４２Ａは、図４２Ｂに示したＶＩ－ＶＩ線に対応する断面を表している。光検出装置３は、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等である。
［光検出装置の構成］
　光検出装置３は、上記第１の実施の形態の光検出装置１と同様に、光電変換部２０と、光電変換領域３２とが積層された積層型の光検出装置である。光検出装置３では、光電変換部２０は、下部電極２１と、光電変換層２４と、上部電極２５とが、半導体基板３０側から順に積層されている。つまり、本実施の形態の光電変換部２０では、絶縁層２２および電荷蓄積層２３が省略されている。更に、本実施の形態の光電変換部２０では、下部電極２１として、読み出し電極２１１が単位画素Ｐ毎に１つずつ配設され、読み出し電極２１１の周囲には、シールド電極２１３が設けられている。
　光検出装置３では、上記第２の実施の形態の光検出装置２と同様に、光電変換部２０の上方（光入射側Ｓ１）には、赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ）を選択的に透過させるカラーフィルタ５５が、それぞれ、単位画素Ｐ毎に設けられている。具体的には、２行×２列で配置された４つの画素において、緑色光（Ｇ）を選択的に透過させるカラーフィルタ（緑色フィルタ５５Ｇ）が対角線上に２つ配置され、赤色光（Ｒ）および青色光（Ｂ）を選択的に透過させるカラーフィルタ（赤色フィルタ５５Ｒおよび青色フィルタ５５Ｂ）が、直交する対角線上に１つずつ配置されている。カラーフィルタ５５Ｒ，５５Ｇ，５５Ｂのいずれかが設けられた単位画素Ｐでは、例えば、光電変換部２０において、それぞれ、対応する色光が検出されるようになっている。即ち、画素部１００Ａでは、それぞれ、赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ）を検出する画素が、ベイヤ状に配置されている。
　光検出装置３では、カラーフィルタ５５を透過した光のうち、可視光領域の光（赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ））は、それぞれ、カラーフィルタ５５Ｒ，５５Ｇ，５５Ｂのいずれかが設けられた単位画素の光電変換部２０で吸収され、それ以外の光、例えば、赤外光（ＩＲ）は、光電変換部２０を透過する。この光電変換部２０を透過した赤外光（ＩＲ）は、カラーフィルタ５５Ｒ，５５Ｇ，５５Ｂのいずれかが設けられた単位画素の光電変換領域３２において検出され、赤外光（ＩＲ）に対応する信号電荷が生成される。即ち、光検出装置３では、上記第２の実施の形態と同様に、可視光画像および赤外光画像の両方を同時に生成可能となっている。
　また、光検出装置３では、可視光画像および赤外光画像をＸＹ面内方向において同じ位置で取得することができる。よって、ＸＹ面内方向における高集積化を実現することが可能となる。
　光検出装置３では、複数の単位画素Ｐが行列状に２次元配置されてなる画素部１００Ａにおいて、その全面あるいは一部において位相差検出画素が構成されている。位相差検出画素は、上記第２の実施の形態と同様に、オンチップレンズ５２を、例えばＸ軸方向に隣り合う単位画素Ｐに跨って配設することで構成される。このオンチップレンズ５２が跨って配設された単位画素Ｐが、本開示の一実施態様としての「第１画素」および「第２画素」の一具体例に相当するものである。オンチップレンズ５２が跨って配設された隣り合う単位画素Ｐの間には、光電変換層２４を除去する開口部２６が設けられている。
［作用・効果］
　このように、光検出装置３では、画素部１００Ａにおいて複数の単位画素Ｐが行列状に２次元配置されている。本実施の形態では、例えば、Ｘ軸方向に隣り合う単位画素Ｐ間の光電変換層２４に開口部２６を設けるようにした。これにより、隣り合う単位画素間で発生した電荷の振り分けがばらつくことによる感度のばらつきが低減されるようになる。更に、本実施の形態では、画素部１００Ａの全面あるいは一部において、例えばＸ軸方向に隣り合う単位画素Ｐに跨ってオンチップレンズ５２を配置することにより、位相差検出画素を構成するようにした。この位相差検出画素を構成するオンチップレンズ５２が跨って配設された単位画素Ｐ間の光電変換層２４に開口部２６を設けることにより、隣り合う位相差検出画素間で発生した電荷の振り分けがばらつくことによる感度のばらつきが低減されるようになる。
　以上により、本実施の形態の光検出装置３では、上記第１の実施の形態と同様に、光検出特性を向上させることが可能となる。特に、図４２Ａおよび図４２Ｂに示したように、位相差検出画素を構成する画素ユニット３ａにおいては、光検出特性の中でも位相差検知機能を向上させることが可能となる。
＜６．変形例＞
（６－１．変形例１１）
　図４３は、本開示の変形例１１に係る光検出装置（光検出装置３Ａ）の複数の単位画素Ｐのレイアウトの平面構成の一例を模式的に表したものである。光検出装置３Ａは、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等である。
　上記第３の実施の形態では、位相差検出画素を構成する、Ｘ軸方向に隣り合う単位画素Ｐの間にシールド電極２１３が延在している例を示したが、これに限定されるものではない。本変形例の光検出装置３Ａは、位相差検出画素を構成する、Ｘ軸方向に隣り合う２つの単位画素Ｐをシールド電極２１３で囲み、シールド電極２１３で囲まれた位相差検出画素を構成する隣り合う単位画素Ｐの間にドレイン電極２１８を配設したものである。この点を除き、光検出装置３Ａは、上記第３の実施の形態の光検出装置３と実質的に同様の構成を有する。
　ドレイン電極２１８は、上記変形例５，７と同様に、開口部２６を形成するときの光電変換層２４へのダメージによる暗電流を除去するためのものである。ドレイン電極２１８には、ドレイン電極２１８には、読み出し電極２１１と同等な電圧（画素電源）が印加される。これにより、必要な電圧源の数を減らすことができる。ドレイン電極２１８は、読み出し電極２１１、蓄積電極２１２およびシールド電極２１３と同一の導電層に形成され、且つ、同一の導電性材料により形成されている。
　このような構成においても、本変形例の光検出装置３Ａは、上記第３の実施の形態と同様の効果を得ることができる。
（６－２．変形例１２）
　図４４Ａは、本開示の変形例１２に係る光検出装置３Ｂの断面構成を模式的に表したものである。図４４Ｂは、図４４Ａに示した光検出装置３Ｂの平面構成の一例を模式的に表したものであり、図４４Ａは、図４４Ｂに示したＶＩＩ－ＶＩＩ線に対応する断面を表している。上記第３の実施の形態では、カラーフィルタ５５が光電変換部２０の上方（光入射側Ｓ１）に設けられた例を示したが、カラーフィルタ５５は、例えば、図４４Ａに示したように、光電変換部２０と光電変換領域３２との間に設けるようにしてもよい。この点を除き、光検出装置３Ｂは、上記第３の実施の形態の光検出装置２と実質的に同様の構成を有する。
　光検出装置３Ｂでは、例えば、カラーフィルタ５５は、画素ユニット２ａ内において、少なくとも赤色光（Ｒ）を選択的に透過させるカラーフィルタ（赤色フィルタ５５Ｒ）および少なくとも青色光（Ｂ）を選択的に透過させるカラーフィルタ（青色フィルタ５５Ｂ）が互いに対角線上に配置された構成を有している。光電変換部２０の光電変換層２４は、例えば緑色光（Ｇ）に対応する波長を有する光を選択的に吸収するように構成されている。光電変換領域３２Ｒでは、赤色光（Ｒ）に対応する波長を有する光が、光電変換領域３２Ｂでは青色光（Ｂ）に対応する波長を有する光が、それぞれ選択的に吸収される。これにより、光電変換部２０およびカラーフィルタ５５Ｒ，５５Ｂの下方にそれぞれ配置された光電変換領域３２（光電変換領域３２Ｒ，３２Ｂ）において赤色光（Ｒ）、緑色光（Ｇ）または青色光（Ｂ）に対応する信号を取得することが可能となる。本変形例の光検出装置３Ｂでは、一般的なベイヤ配列を有する光検出装置よりもＲＧＢそれぞれの光電変換部の面積を拡大することができるため、Ｓ／Ｎ比を向上させることが可能となる。
＜７．第４の実施の形態＞
　図４５Ａは、本開示の第４の実施の形態に係る光検出装置４Ａの断面構成を模式的に表したものである。図４５Ｂは、図４５Ａに示した光検出装置４Ａの平面構成の一例を模式的に表したものであり、図４５Ａは、図４５Ｂに示したＶＩＩＩ－ＶＩＩＩ線に対応する断面を表している。光検出装置４Ａは、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等である。
［光検出装置の構成］
　光検出装置４Ａは、上記第１の実施の形態の光検出装置１と同様に、光電変換部２０と、光電変換領域３２とが積層された積層型の光検出装置である。この光検出装置４Ａの画素部１００Ａでは、例えば図４５Ｂに示したように、例えば２行×２列で配置された４つの画素（単位画素Ｐ１，Ｐ２，Ｐ３，Ｐ４）からなる画素ユニット４ａが繰り返し単位となり、行方向と列方向とからなるアレイ状に繰り返し配置されている。
　光検出装置４Ａでは、光電変換部２０の上方（光入射側Ｓ１）には、赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ）を選択的に透過させるカラーフィルタ５５が、それぞれ、単位画素Ｐ毎に設けられている。具体的には、２行×２列で配置された４つの画素からなる画素ユニット４ａにおいて、緑色光（Ｇ）を選択的に透過させるカラーフィルタ（緑色フィルタ５５Ｇ）が対角線上に２つ配置され、赤色光（Ｒ）および青色光（Ｂ）を選択的に透過させるカラーフィルタ（赤色フィルタ５５Ｒおよび青色フィルタ５５Ｂ）が、直交する対角線上に１つずつ配置されている。カラーフィルタ５５Ｒ，５５Ｇ，５５Ｂのいずれかが設けられた単位画素Ｐでは、例えば、光電変換部２０において、それぞれ、対応する色光が検出されるようになっている。即ち、画素部１００Ａでは、それぞれ、赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ）を検出する画素が、ベイヤ状に配置されている。
　光検出装置４Ａでは、カラーフィルタ５５を透過した光のうち、可視光領域の光（赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ））は、それぞれ、カラーフィルタ５５Ｒ，５５Ｇ，５５Ｂのいずれかが設けられた単位画素の光電変換部２０で吸収され、それ以外の光、例えば、赤外光（ＩＲ）は、光電変換部２０を透過する。この光電変換部２０を透過した赤外光（ＩＲ）は、カラーフィルタ５５Ｒ，５５Ｇ，５５Ｂのいずれかが設けられた単位画素の光電変換領域３２において検出され、赤外光（ＩＲ）に対応する信号電荷が生成される。即ち、光検出装置４Ａでは、可視光画像および赤外光画像の両方を同時に生成可能となっている。
　また、光検出装置４Ａでは、可視光画像および赤外光画像をＸＺ面内方向において同じ位置で取得することができる。よって、ＸＺ面内方向における高集積化を実現することが可能となる。
　光検出装置４Ａでは、画素部１００Ａにおいてアレイ状に繰り返し配置された複数の画素ユニット４ａの全てあるいは一部において、位相差検出画素が構成されている。位相差検出画素を構成する画素ユニット４ａでは、図４２Ａおよび図４２Ｂに示したように、例えばＸ軸方向に隣り合う単位画素Ｐ１と単位画素Ｐ２および単位画素Ｐ３と単位画素Ｐ４において、蓄積電極２１２が互いに異なる面積を有する。この蓄積電極２１２の面積が互いに異なる単位画素Ｐ１，Ｐ２（および単位画素Ｐ３，Ｐ４）が、それぞれ、本開示の一実施態様としての「第１画素」および「第２画素」の一具体例に相当するものである。位相差検出画素を構成する単位画素Ｐ１，Ｐ２，Ｐ３，Ｐ４には、それぞれオンチップレンズ５２が配設されている。
［作用・効果］
　このように、光検出装置４Ａでは、例えば２行×２列で配置された４つの画素（単位画素Ｐ１，Ｐ２，Ｐ３，Ｐ４）からなる複数の画素ユニット４ａが画素部１００Ａにおいて繰り返し配置されている。本実施の形態では、この複数の画素ユニット４ａの全てあるいは一部において、例えばＸ軸方向に隣り合う単位画素Ｐ１と単位画素Ｐ２（および単位画素Ｐ３と単位画素Ｐ４）のそれぞれの蓄積電極２１２の面積を異ならせることにより、位相差検出画素を構成すると共に、隣り合う単位画素Ｐ１と単位画素Ｐ２（および単位画素Ｐ３と単位画素Ｐ４）の間の光電変換層２４に、それぞれ、開口部２６を設けるようにした。これにより、画素部１００Ａに配置された位相差検出画素を構成する複数の画素ユニット４ａにおいて、隣り合う位相差検出画素間で発生した電荷の振り分けがばらつくことによる感度のばらつきが低減されるようになる。
　以上により、本実施の形態の光検出装置４Ａでは、上記第１の実施の形態と同様に、光検出特性を向上させることが可能となる。特に、本実施の形態の光検出装置４Ａでは、光検出特性の中でも位相差検知機能を向上させることが可能となる。
　また、本実施の形態の光検出装置４Ａは、上記第１の実施の形態と同様に、電荷蓄積層２３は位相差検出画素間で連続形成されている。これにより、位相差検出画素間で電荷を共有することができるため、飽和電子数を確保することができる。よって、高ダイナミックレンジと位相差検知機能の向上とを両立することができる。
＜８．変形例＞
（８－１．変形例１３）
　図４６は、本開示の変形例１３に係る光検出装置（光検出装置４Ｂ）の複数の単位画素Ｐのレイアウトの平面構成の一例を模式的に表したものである。光検出装置４Ｂは、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等である。
　上記第４の実施の形態では、画素ユニット４ａの略中央に、例えば八角形状の読み出し電極２１１を設け、その読み出し電極２１１を囲むように各単位画素Ｐ１，Ｐ２，Ｐ３，Ｐ４のそれぞれの蓄積電極２１２が配設されている例を示したが、これに限定されるものではない。本変形例の光検出装置４Ｂは、Ｘ軸方向に隣り合う単位画素Ｐ１と単位画素Ｐ２（および単位画素Ｐ３と単位画素Ｐ４）のそれぞれの蓄積電極２１２の面積を異ならせることにより、位相差検出画素を構成すると共に、Ｙ軸方向に隣り合う単位画素Ｐ１，Ｐ２と単位画素Ｐ３，Ｐ４との間に読み出し電極２１１を延在させたものである。この点を除き、光検出装置４Ｂは、上記第４の実施の形態の光検出装置４Ａと実質的に同様の構成を有する。
　このような構成においても、本変形例の光検出装置４Ｂは、上記第４の実施の形態と同様の効果を得ることができる。
（８－２．変形例１４）
　図４７Ａは、本開示の変形例１４に係る光検出装置４Ｃの断面構成を模式的に表したものである。図４７Ｂは、図４７Ａに示した光検出装置４Ｃの平面構成の一例を模式的に表したものである。光検出装置４Ｃは、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等である。
　本変形例の光検出装置４Ｃは、上記第３の実施の形態において説明した、読み出し電極２１１が単位画素Ｐ毎に１つずつ配設されると共に、絶縁層２２および電荷蓄積層２３が省略された光検出装置３において、読み出し電極２１１の面積を、上記第４の実施の形態の光検出装置４Ａのように、Ｘ軸方向に隣り合う単位画素Ｐ１と単位画素Ｐ２において、互いに異ならせることで位相電検出画素を構成したものである。位相電検出画素を構成する隣り合う単位画素Ｐ１と単位画素Ｐ２の間の光電変換層２４には、開口部２６が設けられている。
　このような構成においても、本変形例の光検出装置４Ｃは、上記第４の実施の形態と同様の効果を得ることができる。
（８－３．変形例１５）
　図４８Ａは、本開示の変形例１５に係る光検出装置４Ｄの断面構成を模式的に表したものである。図４８Ｂは、図４８Ａに示した光検出装置４Ｄの平面構成の一例を模式的に表したものである。光検出装置４Ｄは、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等である。
　本変形例の光検出装置４Ｄは、上記変形例１４の光検出装置４Ｃにおいて、隣り合う単位画素Ｐの３の間にドレイン電極２１８さらに設けたものである。
　このような構成においても、本変形例の光検出装置４Ｄは、上記第４の実施の形態と同様の効果を得ることができる。
＜９．その他の変形例＞
　図４９は、本開示のその他の変形例に係る光検出装置５の断面構成の一例を模式的に表したものである。光検出装置５は、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等の光検出素子である。本変形例の光検出装置５は、２つの光電変換部２０，６０と、１つの光電変換領域３２とが縦方向に積層されたものである。
　光電変換部２０，６０と、光電変換領域３２とは、互いに異なる波長域の光を選択的に検出して光電変換を行うものである。例えば、光電変換部２０では緑（Ｇ）の色信号を取得する。例えば、光電変換部６０では青（Ｂ）の色信号を取得する。例えば、光電変換領域３２では赤（Ｒ）の色信号を取得する。これにより、光検出装置５では、カラーフィルタを用いることなく一つの画素において複数種類の色信号を取得可能となっている。
　光電変換部６０は、光電変換部２０と同様の構成を有している。具体的には、光電変換部６０は、光電変換部２０と同様に、下部電極６１、光電変換層６４および上部電極６５がこの順に積層されている。下部電極６１は、複数の電極（例えば、電荷読み出し電極６１１および電荷蓄積電極６１２）からなり、下部電極６１と光電変換層６４との間には、絶縁層６２および電荷蓄積層６３がこの順に積層されている。下部電極６１のうち、電荷読み出し電極６１１は、絶縁層６２に設けられた開口６２Ｈを介して電荷蓄積層６３と電気的に接続されている。なお、電荷蓄積層６３は省略しても構わない。
　電荷読み出し電極６１１には、層間絶縁層６７および光電変換部２０を貫通し、光電変換部２０の読み出し電極２１１と電気的に接続された貫通電極６６が接続されている。更に、電荷読み出し電極６１１は、貫通電極３４，６６を介して、半導体基板３０に設けられたフローティングディフュージョンＦＤと電気的に接続されており、光電変換層６４において生成された電荷を一時的に蓄積することができる。更に、電荷読み出し電極６１１は、貫通電極３４，６６を介して、半導体基板３０に設けられたアンプトランジスタＡＭＰ等と電気的に接続されている。
　図５０は、本開示のその他の変形例に係る光検出装置６の断面構成の他の例を模式的に表したものである。光検出装置５は、上記第１の実施の形態の光検出装置１と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等の光検出素子である。本変形例の光検出装置５は、２つの光電変換部２０，６０と、１つの光電変換領域３２とが縦方向に積層されたものである。
　本変形例の光検出装置６は、上記のように、光電変換部２０，８０の下部電極２１，８１が１つの電極からなり、下部電極２１，８１と電荷蓄積層２３，８３との間に絶縁層２２，８２が設けられていないこと以外は、上記光検出装置５と同様の構成を有している。
　本変形例の光検出装置５，６は、上記第１の実施の形態等と同様に、隣り合う単位画素の間の光電変換層２４，６４にそれぞれ開口部を設けることにより、隣り合う単位画素間で発生した電荷の振り分けがばらつくことによる感度のばらつきが低減されるようになる。よって、本変形例の光検出装置５，６は、光検出特性を向上させることが可能となる。
＜１０．適用例＞
（適用例１）
　また、上述したような光検出装置１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図５１は、電子機器１０００の構成の一例を表したブロック図である。
　図５１に示すように、電子機器１０００は、光学系１００１、光検出装置１、ＤＳＰ（Digital Signal Processor）１００２を備えており、バス１００８を介して、ＤＳＰ１００２、メモリ１００３、表示装置１００４、記録装置１００５、操作系１００６および電源系１００７が接続されて構成され、静止画像および動画像を撮像可能である。
　光学系１００１は、１枚または複数枚のレンズを有して構成され、被写体からの入射光（像光）を取り込んで光検出装置１の撮像面上に結像するものである。
　光検出装置１としては、上述した光検出装置１が適用される。光検出装置１は、光学系１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ１００２に供給する。
　ＤＳＰ１００２は、光検出装置１からの信号に対して各種の信号処理を施して画像を取得し、その画像のデータを、メモリ１００３に一時的に記憶させる。メモリ１００３に記憶された画像のデータは、記録装置１００５に記録されたり、表示装置１００４に供給されて画像が表示されたりする。また、操作系１００６は、ユーザによる各種の操作を受け付けて電子機器１０００の各ブロックに操作信号を供給し、電源系１００７は、電子機器１０００の各ブロックの駆動に必要な電力を供給する。
（適用例２）
　図５２Ａは、光検出装置１を備えた光検出システム２０００の全体構成の一例を模式的に表したものである。図５２Ｂは、光検出システム２０００の回路構成の一例を表したものである。光検出システム２０００は、赤外光Ｌ２を発する光源部としての発光装置２００１と、光検出素子を有する受光部としての光検出装置２００２とを備えている。光検出装置２００２としては、上述した光検出装置１を用いることができる。光検出システム２０００は、さらに、システム制御部２００３、光源駆動部２００４、センサ制御部２００５、光源側光学系２００６およびカメラ側光学系２００７を備えていてもよい。
　光検出装置２００２は光Ｌ１と光Ｌ２とを検出することができる。光Ｌ１は、外部からの環境光が被写体（測定対象物）２１００（図５２Ａ）において反射された光である。光Ｌ２は発光装置２００１において発光されたのち、被写体２１００に反射された光である。光Ｌ１は例えば可視光であり、光Ｌ２は例えば赤外光である。光Ｌ１は、光検出装置２００２における光電変換部において検出可能であり、光Ｌ２は、光検出装置２００２における光電変換領域において検出可能である。光Ｌ１から被写体２１００の画像情報を獲得し、光Ｌ２から被写体２１００と光検出システム２０００との間の距離情報を獲得することができる。光検出システム２０００は、例えば、スマートフォン等の電子機器や車等の移動体に搭載することができる。発光装置２００１は例えば、半導体レーザ、面発光半導体レーザ、垂直共振器型面発光レーザ（ＶＣＳＥＬ）で構成することができる。発光装置２００１から発光された光Ｌ２の光検出装置２００２による検出方法としては、例えばｉＴＯＦ方式を採用することができるが、これに限定されることはない。ｉＴＯＦ方式では、光電変換部は、例えば光飛行時間（Time-of-Flight；ＴＯＦ）により被写体２１００との距離を測定することができる。発光装置２００１から発光された光Ｌ２の光検出装置２００２による検出方法としては、例えば、ストラクチャード・ライト方式やステレオビジョン方式を採用することもできる。例えばストラクチャード・ライト方式では、あらかじめ定められたパターンの光を被写体２１００に投影し、そのパターンのひずみ具合を解析することによって光検出システム２０００と被写体２１００との距離を測定することができる。また、ステレオビジョン方式においては、例えば２以上のカメラを用い、被写体２１００を２以上の異なる視点から見た２以上の画像を取得することで光検出システム２０００と被写体との距離を測定することができる。なお、発光装置２００１と光検出装置２００２とは、システム制御部２００３によって同期制御することができる。
＜１１．応用例＞
（内視鏡手術システムへの応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図５３は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図５３では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統
括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を
照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織に
その試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図５４は、図５３に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するため
の１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１１４０２に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、検出精度が向上する。
　なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
（移動体への応用例）
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図５５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図５５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図５６は、撮像部１２０３１の設置位置の例を示す図である。
　図５６では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図５６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、上記第１～第４の実施の形態およびその変形例１～１５に係る光検出装置（例えば、光検出装置１）は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、ノイズの少ない高精細な撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
　以上、第１～第４の実施の形態、変形例１～１５および適用例および応用例を挙げて本技術を説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、信号電荷として電子が下部電極２１側から読み出される例を示したがこれに限らず、正孔を信号電荷として下部電極２１側から読み出すようにしてもよい。
　また、上記第２の実施の形態等では、カラーフィルタ５５を配置した例を示したが、カラーフィルタ５５は適宜省略しても構わない。
　更に、有機材料を用いた光電変換部および無機材料からなる光電変換領域の数やその比率も限定されるものではない。更にまた、有機材料を用いた光電変換部および無機材料からなる光電変換領域を縦方向に積層させる構造に限らず、基板面に沿って並列させてもよい。
　また、上記実施の形態等では、裏面照射型の光検出装置の構成を例示したが、本開示内容は表面照射型の光検出装置にも適用可能である。
　更に、本開示の光検出装置１等では、上記実施の形態等で説明した各構成要素を全て備えている必要はなく、また逆に他の構成要素を備えていてもよい。例えば、光検出装置１には、光の入射を制御するためのシャッターを配設してもよいし、光検出装置１の目的に応じて光学カットフィルターを具備してもよい。更にまた、赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ）を検出する画素（Ｐｒ，Ｐｇ，Ｐｂ）の配列は、ベイヤ配列の他に、インターライン配列、ＧストライプＲＢ市松配列、ＧストライプＲＢ完全市松配列、市松補色配列、ストライプ配列、斜めストライプ配列、原色色差配列、フィールド色差順次配列、フレーム色差順次配列、ＭＯＳ型配列、改良ＭＯＳ型配列、フレームインターリーブ配列、フィールドインターリーブ配列としてもよい。
　なお、本明細書中に記載された効果はあくまで例示であって限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成を取ることも可能である。以下の構成の本技術によれば、第１画素と第２画素との間で発生した電荷の第１画素および第２画素への振り分けのばらつきによる感度のばらつきがなくなるため、光検出特性を向上させることが可能となる。
（１）
　並列に配置された位相差検出用の信号を生成する第１画素および第２画素と、
　前記第１画素および前記第２画素に亘って設けられた光電変換層と、
　前記第１画素と前記第２画素との間において前記光電変換層の少なくとも一部を除去する開口部と
　を備えた光検出装置。
（２）
　前記第１画素および前記第２画素にそれぞれ設けられた複数の第１電極と、
　前記光電変換層を間に前記複数の第１電極と対向配置された第２電極と、
　前記複数の第１電極と前記光電変換層との間に設けられると共に、光電変換により生成された電荷を蓄積可能な電荷蓄積層とをさらに有する、前記（１）に記載の光検出装置。
（３）
　前記電荷蓄積層は、前記第１画素および前記第２画素に連続形成されている、前記（２）に記載の光検出装置。
（４）
　前記第１画素と前記第２画素との間に設けられ、前記第１画素および前記第２画素において蓄積された電荷の転送を制御する制御電極をさらに有する、前記（２）または（３）に記載の光検出装置。
（５）
　前記第１画素および前記第２画素にそれぞれ設けられた前記複数の第１電極の近傍に配置され、前記第１画素と前記第２画素とに共有されると共に、前記第１画素および前記第２画素において蓄積された電荷をフローティングディフュージョンに転送する第３電極をさらに有する、前記（２）乃至（４）のうちのいずれか１つに記載の光検出装置。
（６）
　前記第３電極と、前記第１画素および前記第２画素にそれぞれ設けられた前記複数の第１電極との間に設けられ、前記第１画素および前記第２画素において蓄積された電荷の前記第３電極への転送する制御する転送電極をさらに有する、前記（５）に記載の光検出装置。
（７）
　前記第１画素と前記第２画素との間に設けられ、前記第１画素および前記第２画素において蓄積された電荷の排出する排出電極をさらに有する、前記（２）乃至（６）のうちのいずれか１つに記載の光検出装置。
（８）
　前記第１画素および前記第２画素に跨って配設されたマイクロレンズをさらに有する、前記（１）乃至（７）のうちのいずれか１つに記載の光検出装置。
（９）
　前記第１画素および前記第２画素にそれぞれ設けられた複数の第１電極をさらに有し、
　前記第１画素および前記第２画素にそれぞれ設けられた前記複数の第１電極とは互いに異なる面積を有する、前記（１）乃至（８）のうちのいずれか１つに記載の光検出装置。
（１０）
　前記第１画素および前記第２画素にそれぞれ配設された複数のマイクロレンズをさらに有する、前記（１）乃至（９）のうちのいずれか１つに記載の光検出装置。
（１１）
　前記開口部によって分離された前記光電変換層の側壁はテーパ形状を有する、前記（１）乃至（１０）のうちのいずれか１つに記載の光検出装置。
（１２）
　前記開口部には１．５以上２．５以下の屈折率を有する絶縁膜が埋め込まれている、前記（１）乃至（１１）のうちのいずれか１つに記載の光検出装置。
（１３）
　前記開口部は前記光電変換層内に底面を有する、前記（１）乃至（１２）のうちのいずれか１つに記載の光検出装置。
（１４）
　前記開口部の側面および底面は封止膜によって保護されている、前記（１）乃至（１３）のうちのいずれか１つに記載の光検出装置。
（１５）
　前記開口部の底面に反射膜をさらに有する、前記（１）乃至（１４）のうちのいずれか１つに記載の光検出装置。
（１６）
　前記開口部の底面にエッチングストッパ膜をさらに有する、前記（１）乃至（１５）のうちのいずれか１つに記載の光検出装置。
（１７）
　前記開口部の上方に導波路をさらに有する、前記（１）乃至（１６）のうちのいずれか１つに記載の光検出装置。
（１８）
　複数の画素と、
　前記複数の画素それぞれに設けられた第１電極と、
　前記第１電極と対向配置されると共に、前記複数の画素それぞれまたは前記複数の画素に亘って設けられた第２電極と、
　前記第１電極と前記第２電極との間に配置されると共に、前記複数の画素に亘って設けられた光電変換層と、
　隣り合う前記複数の画素の間において前記光電変換層の少なくとも一部を除去する開口部と、
　前記第１電極と前記光電変換層との間に設けられると共に、前記複数の画素に亘って設けられ、光電変換により生成された電荷を蓄積可能な電荷蓄積層と
　を備えた光検出装置。
（１９）
　前記複数の第１電極と前記電荷蓄積層との間に絶縁層をさらに有し、
　前記第１電極は、互いに離間して並列に配置された電荷読み出し電極および電荷蓄積電極を含む、前記（１８）に記載の光検出装置。
　本出願は、日本国特許庁において２０２４年６月１９日に出願された日本特許出願番号２０２４－０９９０１３号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (19)

  1. 　並列に配置された位相差検出用の信号を生成する第１画素および第２画素と、
    　前記第１画素および前記第２画素に亘って設けられた光電変換層と、
    　前記第１画素と前記第２画素との間において前記光電変換層の少なくとも一部を除去する開口部と
    　を備えた光検出装置。
  2. 　前記第１画素および前記第２画素にそれぞれ設けられた複数の第１電極と、
    　前記光電変換層を間に前記複数の第１電極と対向配置された第２電極と、
    　前記複数の第１電極と前記光電変換層との間に設けられると共に、光電変換により生成された電荷を蓄積可能な電荷蓄積層とをさらに有する、請求項１に記載の光検出装置。
  3. 　前記電荷蓄積層は、前記第１画素および前記第２画素に連続形成されている、請求項２に記載の光検出装置。
  4. 　前記第１画素と前記第２画素との間に設けられ、前記第１画素および前記第２画素において蓄積された電荷の転送を制御する制御電極をさらに有する、請求項２に記載の光検出装置。
  5. 　前記第１画素および前記第２画素にそれぞれ設けられた前記複数の第１電極の近傍に配置され、前記第１画素と前記第２画素とに共有されると共に、前記第１画素および前記第２画素において蓄積された電荷をフローティングディフュージョンに転送する第３電極をさらに有する、請求項２に記載の光検出装置。
  6. 　前記第３電極と、前記第１画素および前記第２画素にそれぞれ設けられた前記複数の第１電極との間に設けられ、前記第１画素および前記第２画素において蓄積された電荷の前記第３電極への転送する制御する転送電極をさらに有する、請求項５に記載の光検出装置。
  7. 　前記第１画素と前記第２画素との間に設けられ、前記第１画素および前記第２画素において蓄積された電荷の排出する排出電極をさらに有する、請求項２に記載の光検出装置。
  8. 　前記第１画素および前記第２画素に跨って配設されたマイクロレンズをさらに有する、請求項１に記載の光検出装置。
  9. 　前記第１画素および前記第２画素にそれぞれ設けられた複数の第１電極をさらに有し、
    　前記第１画素および前記第２画素にそれぞれ設けられた前記複数の第１電極とは互いに異なる面積を有する、請求項１に記載の光検出装置。
  10. 　前記第１画素および前記第２画素にそれぞれ配設された複数のマイクロレンズをさらに有する、請求項１に記載の光検出装置。
  11. 　前記開口部によって分離された前記光電変換層の側壁はテーパ形状を有する、請求項１に記載の光検出装置。
  12. 　前記開口部には１．５以上２．５以下の屈折率を有する絶縁膜が埋め込まれている、請求項１に記載の光検出装置。
  13. 　前記開口部は前記光電変換層内に底面を有する、請求項１に記載の光検出装置。
  14. 　前記開口部の側面および底面は封止膜によって保護されている、請求項１に記載の光検出装置。
  15. 　前記開口部の底面に反射膜をさらに有する、請求項１に記載の光検出装置。
  16. 　前記開口部の底面にエッチングストッパ膜をさらに有する、請求項１に記載の光検出装置。
  17. 　前記開口部の上方に導波路をさらに有する、請求項１に記載の光検出装置。
  18. 　複数の画素と、
    　前記複数の画素それぞれに設けられた第１電極と、
    　前記第１電極と対向配置されると共に、前記複数の画素それぞれまたは前記複数の画素に亘って設けられた第２電極と、
    　前記第１電極と前記第２電極との間に配置されると共に、前記複数の画素に亘って設けられた光電変換層と、
    　隣り合う前記複数の画素の間において前記光電変換層の少なくとも一部を除去する開口部と、
    　前記第１電極と前記光電変換層との間に設けられると共に、前記複数の画素に亘って設けられ、光電変換により生成された電荷を蓄積可能な電荷蓄積層と
    　を備えた光検出装置。
  19. 　前記複数の第１電極と前記電荷蓄積層との間に絶縁層をさらに有し、
    　前記第１電極は、互いに離間して並列に配置された電荷読み出し電極および電荷蓄積電極を含む、請求項１８に記載の光検出装置。
PCT/JP2025/017961 2024-06-19 2025-05-19 光検出装置 Pending WO2025263191A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-099013 2024-06-19
JP2024099013 2024-06-19

Publications (1)

Publication Number Publication Date
WO2025263191A1 true WO2025263191A1 (ja) 2025-12-26

Family

ID=98212871

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/017961 Pending WO2025263191A1 (ja) 2024-06-19 2025-05-19 光検出装置

Country Status (1)

Country Link
WO (1) WO2025263191A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011148574A1 (ja) * 2010-05-28 2011-12-01 パナソニック株式会社 固体撮像装置
JP2015170620A (ja) * 2014-03-04 2015-09-28 株式会社東芝 固体撮像装置
WO2017010262A1 (ja) * 2015-07-10 2017-01-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置、製造装置、製造方法
JP2017108380A (ja) * 2015-12-03 2017-06-15 パナソニックＩｐマネジメント株式会社 撮像装置
WO2019044464A1 (ja) * 2017-08-31 2019-03-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の制御方法
WO2022019307A1 (ja) * 2020-07-22 2022-01-27 国立大学法人静岡大学 光電変換素子
WO2023248618A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011148574A1 (ja) * 2010-05-28 2011-12-01 パナソニック株式会社 固体撮像装置
JP2015170620A (ja) * 2014-03-04 2015-09-28 株式会社東芝 固体撮像装置
WO2017010262A1 (ja) * 2015-07-10 2017-01-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置、製造装置、製造方法
JP2017108380A (ja) * 2015-12-03 2017-06-15 パナソニックＩｐマネジメント株式会社 撮像装置
WO2019044464A1 (ja) * 2017-08-31 2019-03-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の制御方法
WO2022019307A1 (ja) * 2020-07-22 2022-01-27 国立大学法人静岡大学 光電変換素子
WO2023248618A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Similar Documents

Publication Publication Date Title
US20240313013A1 (en) Solid-state imaging element and manufacturing method thereof
TW202018927A (zh) 固體攝像元件、固體攝像裝置、電子機器及固體攝像元件之製造方法
JP7753193B2 (ja) 撮像素子および撮像装置
KR102776688B1 (ko) 촬상 소자 및 촬상 장치
KR20230042456A (ko) 광전 변환 소자 및 촬상 장치
JP7835743B2 (ja) 光電変換素子および撮像装置
TWI833771B (zh) 固體攝像裝置
WO2024171854A1 (ja) 光電変換素子および光検出装置ならびに電子機器
WO2024202674A1 (ja) 半導体素子および電子機器
WO2024070293A1 (ja) 光電変換素子および光検出装置
WO2023181919A1 (ja) 撮像素子および撮像素子の製造方法ならびに光検出装置
KR20240149915A (ko) 광전 변환 소자 및 광 검출 장치
WO2025263191A1 (ja) 光検出装置
WO2025253790A1 (ja) 光検出素子および光検出装置
WO2025100109A1 (ja) 光検出素子および光検出装置
US20250169268A1 (en) Photoelectric conversion element, photodetector, and electronic apparatus
WO2026074912A1 (ja) 光検出装置および電子機器
WO2025121007A1 (ja) 光検出装置
WO2025052890A1 (ja) 光検出装置および電子機器
US20250344565A1 (en) Photoelectric conversion element, imaging device, and electronic apparatus
WO2026038390A1 (ja) 光検出装置
WO2025142509A1 (ja) 半導体素子、光検出素子、および半導体素子の製造方法
WO2025220119A1 (ja) 光検出装置および電子機器
WO2026053745A1 (ja) 光検出装置および電子機器
WO2024106235A1 (ja) 光検出装置および光検出装置の製造方法ならびに電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25830315

Country of ref document: EP

Kind code of ref document: A1