WO2025261128A1 - 阻抗电路自匹配优化方法、系统及相关设备 - Google Patents

阻抗电路自匹配优化方法、系统及相关设备

Info

Publication number
WO2025261128A1
WO2025261128A1 PCT/CN2025/098070 CN2025098070W WO2025261128A1 WO 2025261128 A1 WO2025261128 A1 WO 2025261128A1 CN 2025098070 W CN2025098070 W CN 2025098070W WO 2025261128 A1 WO2025261128 A1 WO 2025261128A1
Authority
WO
WIPO (PCT)
Prior art keywords
optimization
circuit
matching
results
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/CN2025/098070
Other languages
English (en)
French (fr)
Inventor
朱玉泉
张磊
郭嘉帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lansus Technologies Inc
Original Assignee
Lansus Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lansus Technologies Inc filed Critical Lansus Technologies Inc
Publication of WO2025261128A1 publication Critical patent/WO2025261128A1/zh
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Definitions

  • This invention relates to the field of wireless communication technology, and in particular to an impedance circuit self-matching optimization method, system, and related equipment.
  • a proper matching circuit is just as important as an appropriate interpolation geometry design.
  • constructing a suitable matching circuit can significantly improve the electrical performance, including insertion loss, return frequency, and VSWR within the passband.
  • the drawback of the existing technology is that the structure of the matching circuit needs to be preset when optimizing the matching circuit.
  • the structure of the matching circuit is not designed reasonably or is not good enough, it is impossible to achieve the purpose of regulating the electrical performance of the SAW filter through the matching circuit, and the self-matching optimization efficiency of the impedance circuit is low.
  • embodiments of the present invention provide an impedance circuit self-matching optimization method, the method comprising the following steps:
  • step S2 specifically includes the following sub-steps:
  • the port network is presumably set to have N ports, and the i-th port is selected; where 0 ⁇ i ⁇ N, and i and N are both positive integers;
  • step S22 the physical quantities of electronic components in each circuit structure are optimized using the gradient descent method to obtain the target optimization result.
  • step S3 specifically includes the following sub-steps:
  • the sorted optimization results are filtered according to the first decimal place of the passband flatness to obtain the filtering results; wherein, the first decimal place represents all the filtering results that are less than the minimum value of passband flatness + (maximum value of passband flatness - minimum value of passband flatness)/10 after sorting multiple VSWR values.
  • step S4 specifically includes the following sub-steps:
  • the Cartesian product is specifically represented as:
  • Each port network is filtered according to preset rules to obtain multiple filtering results.
  • step S2 specifically includes the following sub-steps:
  • the port network has N ports, and select the i-th port; where 0 ⁇ i ⁇ N, and i and N are both positive integers.
  • This invention provides a computer-readable storage medium storing an impedance circuit self-matching optimization program.
  • the impedance circuit self-matching optimization program When executed by a processor, it implements the steps in the impedance circuit self-matching optimization method described above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明涉及无线通讯技术领域，提供一种阻抗电路自匹配优化方法、系统及相关设备，所述方法包括以下步骤：S1、读取滤波器的SNP文件并生成对应的端口网络和工作频段；S2、对每个所述端口网络进行电路预估计优化，并记录全部所述端口网络的优化结果；S3、对每个所述端口网络根据预设规则进行筛选，得到多种筛选结果；S4、对多种所述筛选结果进行整体匹配电路组装，并获得多种电路优化结果；S5、对多种所述电路优化结果进行筛选，得到最优的匹配电路。本发明阻抗电路自匹配优化方法能够提高SAW匹配电路的优化效率，SAW的工作电性能。

Description

阻抗电路自匹配优化方法、系统及相关设备 技术领域
本发明涉及无线通讯技术领域，尤其涉及一种阻抗电路自匹配优化方法、系统及相关设备。
背景技术
对于声表面波滤波器(SAW)而言，合理的匹配电路与适当的插指几何结构设计同样重要。对于SAW器件，构建合适的匹配电路可以明显的提高通带内插损、回波、驻波比等电性能的表现。
当前的各种电路设计工具普遍支持滤波器的匹配电路优化，即设计师将体现SAW滤波器电性能的SNP文件加载到电路设计工具中，然后根据设计师对滤波器电性能的观察与设计经验，手动搭建匹配电路并对添加的电子元件(常见如电容、电感等)赋予初值。接着手动指定插损或驻波比的优化目标，并借用电路设计工具自带的优化算法对匹配电路中各个电子元件的物理量进行数值优化。
现有电路设计工具中的匹配电路优化方法普遍需要首先构建匹配电路的基本结构，如决定滤波器的每个端口通过串联或并联一个或多个电容、电感器件直到接入输出端。对于一个端口，即便只考虑最多两个电子元件的匹配电路结构，也存在2*2+4*4共20种原理上可行的匹配电路结构。对于n端口SAW滤波器，则存在20^n种原理上可行的匹配电路结构。
因此面对n端口SAW滤波器，设计师需要充分利用设计经验在20^n种匹配电路结构中选择出一种匹配电路结构在电路设计工具中建模，并通过优化算法进行对电子元件的物理量进行优化从而获得匹配电路的具体电子元件的物理量。而当优化结果不理想时，设计师则需要深入分析SAW滤波器的电学性能，从而对匹配电路的结构进行反复调整，最终选择出合适的电路结构并获得电子元件的物理量。
然而，现有技术的缺点在于在进行匹配电路优化时需要对匹配电路的结构进行预设，当匹配电路结构设计的不合理或不足够优秀时则无法实现通过匹配电路对SAW滤波器电性能进行调控的目的，阻抗电路自匹配优化效率低。
发明内容
本发明实施例提供一种阻抗电路自匹配优化方法，用以解决现有的阻抗电路自匹配优化效率低的问题。
第一方面，本发明实施例提供一种阻抗电路自匹配优化方法，所述方法包括以下步骤：
S1、读取滤波器的SNP文件并生成对应的端口网络和工作频段；
S2、对每个所述端口网络进行电路预估计优化，并记录全部所述端口网络的优化结果；
S3、对每个所述端口网络根据预设规则进行筛选，得到多种筛选结果；
S4、对多种所述筛选结果进行整体匹配电路组装，获得多种电路优化结果；
S5、对多种所述电路优化结果进行筛选，得到最优的匹配电路。
优选的，步骤S2具体包括以下子步骤：
S21、预设所述端口网络共有N个端口，选择第i个端口；其中，0＜i≤N，i和N均为正整数；
S22、遍历所有可行的电路结构，并对每种所述电路结构中的电子元件物理量进行优化，得到目标优化结果；
S23、对所述目标优化结果进行记录；
S24、完成所述N个端口的优化处理，并记录全部端口的优化结果。
优选的，步骤S22中，通过梯度下降法对每种所述电路结构中的电子元件物理量进行优化，得到所述目标优化结果。
优选的，步骤S3具体包括以下子步骤：
S31、提取对第i个端口的电路预估计所获得的优化结果；
S32、将所述优化结果按照通带平坦度的方式进行排序；
S33、将排序后的所述优化结果按照所述通带平坦度的第一十分位数进行筛选，得到筛选结果；其中，所述第一十分位数表示多个驻波比数值排序后，小于通带平坦度最小值+(通带平坦度最大值-通带平坦度最小值)/10的全部筛选结果；
S34、完成全部N个所述端口的结果筛选。
优选的，步骤S4具体包括以下子步骤：
S41、使用笛卡尔积遍历获得所有整体匹配电路可行的结果；
S42、选择任意一种所述整体匹配电路可行的结果，进行预优化处理，得到预优化结果；
S43、将所述预优化结果作为所述电子元件物理量的初值，并使用梯度优化算法对各个端口进行优化；
S44、完成对所有所述整体匹配电路的优化处理。
优选的，步骤S41中，所述笛卡尔积具体表示为：
定义，所述整体匹配电路可行的结果为K，Ki为每个端口的第i个结果。
优选的，步骤S5中，使用第一四分位数对多种所述电路优化结果进行筛选，并将筛选结果作为最优的匹配电路。
第二方面，本发明实施例提供一种阻抗电路自匹配优化系统，所述阻抗电路自匹配优化系统包括：
读取模块，用于读取滤波器的SNP文件并生成对应的端口网络和工作频段；
预估计模块，用于对每个所述端口网络进行电路预估计，并记录全部所述端口网络的优化结果；
筛选模块，用于对每个所述端口网络根据预设规则进行筛选，得到多种筛选结果；
组装模块，用于对多种所述筛选结果进行整体匹配电路组装，并获得多种电路优化结果；
推荐模块，用于对多种所述电路优化结果进行筛选，得到最优的匹配电路。
第三方面，本发明实施例提供一种计算机设备，包括：存储器、处理器及存储在所述存储器上并可在处理器上运行的阻抗电路自匹配优化程序，所述处理器执行所述阻抗电路自匹配优化程序时实现上述的阻抗电路自匹配优化方法中的步骤。
第四方面，本发明实施例提供一种计算机可读存储介质，所述计算机可读存储介质上存储有阻抗电路自匹配优化程序，所述阻抗电路自匹配优化程序被处理器执行时实现上述的阻抗电路自匹配优化方法中的步骤。
与现有技术相比，本发明中的阻抗电路自匹配优化方法，通过读取滤波器的SNP文件并生成对应的端口网络和工作频段；对每个所述端口网络进行电路预估计优化，并记录全部所述端口网络的优化结果；对每个所述端口网络根据预设规则进行筛选，得到多种筛选结果；对多种所述筛选结果进行整体匹配电路组装，并获得多种电路优化结果；对多种所述电路优化结果进行筛选，得到最优的匹配电路；这样无需用户预设电路结构，同时该优化方法可以对全部可行的匹配电路都进行尝试；通过预优化步骤，利用各单端口的电压驻波比(VSWR)性能初步对可行电路进行筛选，从而提高了SAW全部端口整体分析时的效率，对多种电路优化结果进行筛选，在保证SAW匹配电路提供较优电性能的基础上，保证用户可以根据实际需求自行在结果中选择较合适的解，从而提高阻抗匹配电路的优化效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的阻抗电路自匹配优化方法流程图；
图2是本发明实施例提供的步骤S2的流程示意图；
图3是本发明实施例提供的步骤S3的流程示意图；
图4是本发明实施例提供的步骤S4的流程示意图；
图5是本发明实施例提供的原始SAW电性能与加载了匹配电路后的电性能对比图；
图6是本发明实施例提供的阻抗电路自匹配优化系统的模块图；
图7是本发明实施例提供的计算机设备的模块图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的每个行人其他实施例，都属于本发明保护的范围。
实施例一
结合附图1-图5所示，本发明实施例提供一种阻抗电路自匹配优化方法，所述方法包括以下步骤：
S1、读取滤波器的SNP文件并生成对应的端口网络和工作频段。
其中，端口网络为Network义；SNP文件为用于存储滤波器的端口网络或者无源连接的参数的SNP文件格式，这些参数描述了网络在特定频率下的行为。
S2、对每个所述端口网络进行电路预估计优化，并记录全部所述端口网络的优化结果。
其中，端口网络包括每种可行电路的电路结构、电子元件的物理量及优化结果。
其中，常规的匹配电路优化也就需要在每个端口都施加匹配元件，并且也需要考虑每个端口的电性能。而匹配电路预估计是仅考虑对多端口器件中的某一个端口进行计算。即其他端口不施加匹配元件，并且也不考虑其他端口的电性能，从而提供匹配效率。
S3、对每个所述端口网络根据预设规则进行筛选，得到多种筛选结果。
其中，因为第一步需要对每个端口都进行预估计，因此每个端口都会有多个可行的结果。
S4、对多种所述筛选结果进行整体匹配电路组装，并获得多种电路优化结果。
其中，要将步骤S3获得的所有结果进行组合从而获得全部的筛选结果。如端口1筛选后的匹配电路共3种[a，b，c]，而端口2筛选后的匹配电路共2种[d，e]。因此通过笛卡尔积，这个器件全部的匹配电路共6种[ad，ae，bd，be，cd，ce]。
S5、对多种所述电路优化结果进行筛选，得到最优的匹配电路。
具体的，通过读取滤波器的SNP文件并生成对应的端口网络和工作频段；对每个所述端口网络进行电路预估计优化，并记录全部所述端口网络的优化结果；对每个所述端口网络根据预设规则进行筛选，得到多种筛选结果；对多种所述筛选结果进行整体匹配电路组装，并获得多种电路优化结果；对多种所述电路优化结果进行筛选，得到最优的匹配电路；这样无需用户预设电路结构，同时该优化方法可以对全部可行的匹配电路都进行尝试；通过预优化步骤，利用各单端口的电压驻波比(VSWR)性能初步对可行电路进行筛选，从而提高了SAW全部端口整体分析时的效率，对多种电路优化结果进行筛选，在保证SAW匹配电路提供较优电性能的基础上，保证用户可以根据实际需求自行在结果中选择较合适的解，从而提高阻抗匹配电路的优化效率。
本实施例中，步骤S2具体包括以下子步骤：
S21、预设所述端口网络共有N个端口，选择第i个端口；其中，0＜i≤N，i和N均为正整数。
S22、遍历所有可行的电路结构，并对每种所述电路结构中的电子元件物理量进行优化，得到目标优化结果。
本实施例中，步骤S22中，通过梯度下降法对每种所述电路结构中的电子元件物理量进行优化，得到所述目标优化结果。
其中，梯度下降法在每一步迭代中，沿着负梯度的方向(即下降最快的方向)移动一定的步长，直到达到损失函数的最小值，优化效率高。
具体的，所有可行的电路结构大约为20种，通过遍历20种可行的电路结构，每种电路结构都对其中的电子元件物理量使用梯度下降法进行优化，优化的目标为估计出的通带平坦度(ILMIN-ILMAX)。
S23、对所述目标优化结果进行记录。通过将20种可行的电路结构的优化结果进行记录。
S24、完成所述N个端口的优化处理，并记录全部端口的优化结果。完成全部N个端口的电路预估计，并记录全部N个端口的20*N个优化结果。
其中，所谓预估计就是仅在某一个端口施加匹配元件，从而将某一个端口的电学性能调制最优。此处的预估计是相对最终目标的，最终目标是获得整个N端口器件的匹配电路，也就是获得最终的匹配电路前通过预估计的形式提前将各个端口中不合适的电路元件剔除，这样对某个端口的预估计是通过可行电路优化进行的。
本实施例中，步骤S3具体包括以下子步骤：
S31、提取对所述第i个端口的电路预估计所获得的优化结果。
其中，选择第i个端口，并获得记录的电路结构、电子元件的物理量及预优化结果。
S32、将所述优化结果按照通带平坦度的方式进行排序。
其中，将预优化结果由小到大进行排序，得到排序结果，方便进一步筛选结果。
S33、将所排序后的所述优化结果按照所述通带平坦度的第一十分位数进行筛选，得到筛选结果；其中，所述第一十分位数表示多个驻波比(VSWR)数值排序后，小于通带平坦度最小值+(通带平坦度最大值-通带平坦度最小值)/10的全部筛选结果。
其中，第一十分位数表示0-10个数，选1之前的数。通过筛选第一十分位数内的数据，该数据包括电路结构和电子元件的物理量。
可选的，对20种可行的电路结构预先进行筛选，如下表1所示。
表1-6种可行电路结构
由上表1可知，可根据用户的需求，对20种可行的电路结构预先进行筛选。如用户希望仅使用电感，则20种可行的电路结构可以下降为6种，这可以进一步极大的提高优化效率。
S34、完成全部所述N个所述端口的结果筛选。利用各单端口的VSWR性能初步对可行电路进行筛选，从而极大提高了SAW全部端口整体分析时的效率。
本实施例中，步骤S4具体包括以下子步骤：
S41、使用笛卡尔积遍历获得所有整体匹配电路可行的结果，并进行预优化。
其中，使用笛卡尔积获得全部K种可行的结果，其中K为每个端口i的全部筛选结果。
S42、选择任意一种所述整体匹配电路可行的结果，进行预优化处理，得到预优化结果。
其中，选择K种整体匹配电路的第j种整体匹配电路可行的结果，得到预优化结果；其中，0＜j＜K。
S43、将所述预优化结果作为所述电子元件物理量的初值，并使用梯度优化算法对各个端口进行优化。
其中，使用梯度优化算法，对各端口进行优化，以测试规格(可选的)为约束，以在通带内关注的指标为目标(如插损、电压驻波比、波纹等)。
S44、完成对所有所述整体匹配电路的优化处理。从而完成对K种整体匹配电路的优化，提高匹配电路的优化效率。
可选的，用户可以在各个步骤中对优化过程进行干预，从而实现各种客制化需求，如要求电路中只能存在电感，如要求电感的物理量不大于10nH(Step 3.2,Step 4.3的梯度优化中可添加该上下限)。通过优化过程中可以修改步骤S43的目标函数公式，从而根据实际需求调整权重，如希望重点优化VSWR可以将目标设置为Sum(X*VSWR+Abs(IL_MAX))，X可为大于1的任意值。
本实施例中，步骤S41中，所述笛卡尔积具体表示为：
定义，所述整体匹配电路可行的结果为K，Ki为每个端口的第i个结果。可选的，由于Ki是第一十分位数筛选的结果，因此Ki远小于20，故从而实现了对可行匹配电路结构的筛选目的。
本实施例中，步骤S5中，使用第一四分位数对多种所述电路优化结果进行筛选，并将筛选结果作为最优的匹配电路。
其中，利用第一四分位数对优化结果进行筛选，在保证SAW匹配电路提供较优电性能的基础上，保证用户可以根据实际需求自行在结果中选择较合适的解。
本实施例中，如图5所示，使用该阻抗电路自匹配优化方法获得匹配电路与原始SAW电性能对比图。其中，该匹配电路为Port 1：并联2.0nH，串联2.0pF(功率因数)；该匹配电路为Port 2：串联3.7nH，并联1.4pF。电性能为通带插损-2.2dB，回波-12.1dB。
实施例二
如图6所示，本发明实施例提供一种阻抗电路自匹配优化系统200，所述阻抗电路自匹配优化系统200包括：
读取模块201，用于读取滤波器的SNP文件并生成对应的端口网络和工作频段；
预估计模块202，用于对每个所述端口网络进行电路预估计优化，并记录全部所述端口网络的优化结果；
筛选模块203，用于对每个所述端口网络根据预设规则进行筛选，得到多种筛选结果；
组装模块204，用于对多种所述筛选结果进行整体匹配电路组装，并通过遍历获得多种电路优化结果；
推荐模块205，用于对多种所述电路优化结果进行筛选，得到最优的匹配电路。
通过读取模块201读取滤波器的SNP文件并生成对应的端口网络和工作频段；通过预估计模块202对每个所述端口网络进行电路预估计优化，并记录全部所述端口网络的优化结果；通过筛选模块203对每个所述端口网络根据预设规则进行筛选，得到多种筛选结果；通过组装模块204对多种所述筛选结果进行整体匹配电路组装，并通过遍历获得多种电路优化结果；通过推荐模块205对多种所述电路优化结果进行筛选，得到最优的匹配电路。这样无需用户预设电路结构，同时该优化方法可以对全部可行的匹配电路都进行尝试；通过预优化步骤，利用各单端口的VSWR性能初步对可行电路进行筛选，从而极大提高了SAW全部端口整体分析时的效率；通过对优化结果进行筛选，在保证SAW匹配电路提供较优电性能的基础上，保证用户可以根据实际需求自行在结果中选择较合适的解。
本实施例中，所述预估计模块202还用于，预设所述端口网络共有N个端口，选择第i个端口；其中，0＜i≤N，i和N均为正整数。遍历所有可行的电路结构，并对每种所述电路结构中的电子元件物理量进行优化，得到目标优化结果。
本实施例中，通过梯度下降法对每种所述电路结构中的电子元件物理量进行优化，得到所述目标优化结果。
对所述目标优化结果进行记录。通过将20种可行的电路结构的优化结果进行记录。
完成所述N个端口的电路预估计，并记录全部端口的优化结果。完成全部N个端口的电路预估计，并记录全部N个端口的20*N个优化结果。
本实施例中，所述筛选模块203还用于，提取对所述第i个端口的电路预估计所获得的优化结果。
其中，选择第i个端口，并获得记录的电路结构、电子元件的物理量及预优化结果。
将所述优化结果按照通带平坦度的方式进行排序。
其中，将预优化结果由小到大进行排序，得到排序结果，方便进一步筛选结果。
将排序后的所述优化结果按照所述通带平坦度的第一十分位数进行筛选，得到筛选结果；其中，所述第一十分位数表示多个驻波比(VSWR)数值排序后，小于通带平坦度最小值+(通带平坦度最大值-通带平坦度最小值)/10的全部筛选结果。
完成全部所述N个端口的结果筛选。利用各单端口的VSWR性能初步对可行电路进行筛选，从而极大提高了SAW全部端口整体分析时的效率。
本实施例中，所述组装模块204还用于，使用笛卡尔积遍历获得所有整体匹配电路可行的结果。
其中，使用笛卡尔积获得全部K种可行的结果，其中K为每个端口i的全部筛选结果。
选择任意一种所述整体匹配电路可行的结果，进行预优化处理，得到预优化结果。
其中，选择K种整体匹配电路的第j种整体匹配电路可行的结果，得到预优化结果；其中，0＜j＜K。
将所述预优化结果作为所述电子元件物理量的初值，并使用梯度优化算法对各个端口进行优化。
其中，使用梯度优化算法，对各端口进行优化，以测试规格(可选的)为约束，以在通带内关注的指标为目标(如插损、电压驻波比、波纹等)。
完成对所有所述整体匹配电路的优化处理。从而完成对K种整体匹配电路的优化，提高匹配电路的优化效率。
所述阻抗电路自匹配优化系统200实现的功能与上述的所述阻抗电路自匹配优化方法相同，产生的技术效果相同，此处不再描述。
实施例三
如图7所示，本发明实施例提供一种计算机设备300，包括：存储器301、处理器302及存储在所述存储器301上并可在处理器302上运行的阻抗电路自匹配优化程序，所述处理器302执行所述阻抗电路自匹配优化程序时实现上述的阻抗电路自匹配优化方法中的步骤：
S1、读取SNP文件并生成对应的端口网络和工作频段；
S2、对每个所述端口网络进行电路预估计，并记录全部所述端口网络的优化结果；
S3、对每个所述端口网络根据预设规则进行筛选，得到多种筛选结果；
S4、对多种所述筛选结果进行整体匹配电路组装，并获得多种电路优化结果；
S5、对多种所述电路优化结果进行筛选，得到推荐的匹配电路。
实施例四
本发明实施例提供一种计算机可读存储介质，所述计算机可读存储介质上存储有阻抗电路自匹配优化程序，所述阻抗电路自匹配优化程序被处理器执行时实现上述的阻抗电路自匹配优化方法中的步骤。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (10)

  1. 一种阻抗电路自匹配优化方法，其特征在于，所述方法包括以下步骤：
    S1、读取滤波器的SNP文件并生成对应的端口网络和工作频段；
    S2、对每个所述端口网络进行电路预估计优化，并记录全部所述端口网络的优化结果；
    S3、对每个所述端口网络根据预设规则进行筛选，得到多种筛选结果；
    S4、对多种所述筛选结果进行整体匹配电路组装，并获得多种电路优化结果；
    S5、对多种所述电路优化结果进行筛选，得到最优的匹配电路。
  2. 如权利要求1所述的阻抗电路自匹配优化方法，其特征在于，步骤S2具体包括以下子步骤：
    S21、预设所述端口网络共有N个端口，选择第i个端口；其中，0＜i≤N，i和N均为正整数；
    S22、遍历所有可行的电路结构，并对每种所述电路结构中的电子元件物理量进行优化，得到目标优化结果；
    S23、对所述目标优化结果进行记录；
    S24、完成所述N个端口的优化处理，并记录全部端口的优化结果。
  3. 如权利要求2所述的阻抗电路自匹配优化方法，其特征在于，步骤S22中，通过梯度下降法对每种所述电路结构中的电子元件物理量进行优化，得到所述目标优化结果。
  4. 如权利要求2所述的阻抗电路自匹配优化方法，其特征在于，步骤S3具体包括以下子步骤：
    S31、提取对第i个端口的电路预估计所获得的优化结果；
    S32、将所述优化结果按照通带平坦度的方式进行排序；
    S33、将排序后的所述优化结果按照所述通带平坦度的第一十分位数进行筛选，得到筛选结果；其中，所述第一十分位数表示多个驻波比数值排序后，小于通带平坦度最小值+(通带平坦度最大值-通带平坦度最小值)/10的全部筛选结果；
    S34、完成全部N个所述端口的结果筛选。
  5. 如权利要求4所述的阻抗电路自匹配优化方法，其特征在于，步骤S4具体包括以下子步骤：
    S41、使用笛卡尔积遍历获得所有整体匹配电路可行的结果；
    S42、选择任意一种所述整体匹配电路可行的结果，进行预优化处理，得到预优化结果；
    S43、将所述预优化结果作为所述电子元件物理量的初值，并使用梯度优化算法对各个端口进行优化；
    S44、完成对所有所述整体匹配电路的优化处理。
  6. 如权利要求5所述的阻抗电路自匹配优化方法，其特征在于，步骤S41中，所述笛卡尔积具体表示为：
    定义，所述整体匹配电路可行的结果为K，Ki为每个端口的第i个结果。
  7. 如权利要求1所述的阻抗电路自匹配优化方法，其特征在于，步骤S5中，使用第一四分位数对多种所述电路优化结果进行筛选，并将筛选结果作为最优的匹配电路。
  8. 一种阻抗电路自匹配优化系统，其特征在于，所述阻抗电路自匹配优化系统包括：
    读取模块，用于读取滤波器的SNP文件并生成对应的端口网络和工作频段；
    预估计模块，用于对每个所述端口网络进行电路预估计优化，并记录全部所述端口网络的优化结果；
    筛选模块，用于对每个所述端口网络根据预设规则进行筛选，得到多种筛选结果；
    组装模块，用于对多种所述筛选结果进行整体匹配电路组装，并获得多种电路优化结果；
    推荐模块，用于对多种所述电路优化结果进行筛选，得到最优的匹配电路。
  9. 一种计算机设备，其特征在于，包括：存储器、处理器及存储在所述存储器上并可在处理器上运行的阻抗电路自匹配优化程序，所述处理器执行所述阻抗电路自匹配优化程序时实现如权利要求1-7任一项所述的阻抗电路自匹配优化方法中的步骤。
  10. 一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有阻抗电路自匹配优化程序，所述阻抗电路自匹配优化程序被处理器执行时实现如权利要求1-7任一项所述的阻抗电路自匹配优化方法中的步骤。
PCT/CN2025/098070 2024-06-19 2025-05-29 阻抗电路自匹配优化方法、系统及相关设备 Pending WO2025261128A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202410790135.6A CN118364771B (zh) 2024-06-19 2024-06-19 阻抗电路自匹配优化方法、系统及相关设备
CN202410790135.6 2024-06-19

Publications (1)

Publication Number Publication Date
WO2025261128A1 true WO2025261128A1 (zh) 2025-12-26

Family

ID=91881533

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2025/098070 Pending WO2025261128A1 (zh) 2024-06-19 2025-05-29 阻抗电路自匹配优化方法、系统及相关设备

Country Status (2)

Country Link
CN (1) CN118364771B (zh)
WO (1) WO2025261128A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118364771B (zh) * 2024-06-19 2024-09-20 深圳飞骧科技股份有限公司 阻抗电路自匹配优化方法、系统及相关设备
CN118677394B (zh) * 2024-08-23 2024-12-27 深圳飞骧科技股份有限公司 阻抗匹配的优化方法及声表面波滤波器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113688591A (zh) * 2021-08-09 2021-11-23 电子科技大学 一种太赫兹倍频器的快速设计方法
US20220029719A1 (en) * 2020-07-27 2022-01-27 Google Llc Simulation Model Fitting for Radio Frequency Matching-Network Optimization
CN116341456A (zh) * 2023-02-16 2023-06-27 国网陕西省电力有限公司电力科学研究院 一种集成电路供电电源的阻抗匹配优化方法及系统、设备
CN117113921A (zh) * 2023-07-24 2023-11-24 深圳市一博科技股份有限公司 一种提高电源网络pdn阻抗仿真效率的方法
CN118364771A (zh) * 2024-06-19 2024-07-19 深圳飞骧科技股份有限公司 阻抗电路自匹配优化方法、系统及相关设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010018274A1 (de) * 2010-04-25 2012-05-03 Christoph Bromberger Verfahren zur Auslegung einer elektronischen Schaltung
CN102393863B (zh) * 2011-06-15 2013-06-12 西安电子科技大学 金丝键合线的阻抗匹配方法
US9208274B2 (en) * 2013-03-15 2015-12-08 Resonant Inc. Network synthesis design of microwave acoustic wave filters
CN111969978B (zh) * 2020-08-31 2022-03-15 诺思(天津)微系统有限责任公司 滤波器设计方法和滤波器、多工器、通信设备
CN116451633A (zh) * 2023-03-29 2023-07-18 电子科技大学 基于混合遗传粒子群优化的自适应无反射滤波器设计方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220029719A1 (en) * 2020-07-27 2022-01-27 Google Llc Simulation Model Fitting for Radio Frequency Matching-Network Optimization
CN113688591A (zh) * 2021-08-09 2021-11-23 电子科技大学 一种太赫兹倍频器的快速设计方法
CN116341456A (zh) * 2023-02-16 2023-06-27 国网陕西省电力有限公司电力科学研究院 一种集成电路供电电源的阻抗匹配优化方法及系统、设备
CN117113921A (zh) * 2023-07-24 2023-11-24 深圳市一博科技股份有限公司 一种提高电源网络pdn阻抗仿真效率的方法
CN118364771A (zh) * 2024-06-19 2024-07-19 深圳飞骧科技股份有限公司 阻抗电路自匹配优化方法、系统及相关设备

Also Published As

Publication number Publication date
CN118364771A (zh) 2024-07-19
CN118364771B (zh) 2024-09-20

Similar Documents

Publication Publication Date Title
WO2025261128A1 (zh) 阻抗电路自匹配优化方法、系统及相关设备
Sicuranza et al. A generalized FLANN filter for nonlinear active noise control
Aggarwal et al. Optimal design of FIR high pass filter based on L1 error approximation using real coded genetic algorithm
CN116113964B (zh) 参数优化方法、装置和计算机可读存储介质
KR20180099642A (ko) 오디오 신호의 스펙트럼 보정
CN110875055B (zh) 具有过冲抑制的多频带音频信号动态范围压缩
KR101067581B1 (ko) 인접 채널 간섭의 효과를 억압하는 필터 및 방법
CN111277429B (zh) SerDes参数筛选方法、装置、系统及可读存储介质
US20210287650A1 (en) Digital filter, audio signal processing system, and method of designing digital filter
CN116614723A (zh) 色彩校正方法、装置及相关设备
CN119517013A (zh) 一种音频重建方法、系统、装置和存储介质
CN118194612B (zh) Emi滤波器自动生成方法及装置
CN116579284B (zh) 声表面波滤波器频段的设计方法、系统及相关设备
CN111563356A (zh) 一种pdn阻抗平坦化仿真方法、装置、设备和介质
CN113988670A (zh) 综合性企业信用风险预警方法及系统
CN120748416B (zh) 音频信号的处理方法、装置、计算机设备和可读存储介质
CN114978205A (zh) 天线调谐器的s参数的压缩方法及装置
US9954515B2 (en) Biquad stage having a selectable bit precision
CN121389946B (zh) 刚性电路的步长确定方法、仿真方法、电子设备及产品
Cen Frequency response masking filter design using an oscillation search genetic algorithm
Saranpää et al. Design of analog audio filters for individual speaker models in a distributed system
US11587573B2 (en) Speech processing method and device thereof
CN118297020A (zh) 一种滤波器参数设计方法、模型的训练方法及装置
CN118820568A (zh) 模型量化方法、电子设备和计算机可读存储介质
CN117709752A (zh) 基于风控管理的决策制定方法、装置、设备及存储介质

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25829609

Country of ref document: EP

Kind code of ref document: A1