WO2025239256A1 - 固体撮像装置及び電子機器 - Google Patents

固体撮像装置及び電子機器

Info

Publication number
WO2025239256A1
WO2025239256A1 PCT/JP2025/016787 JP2025016787W WO2025239256A1 WO 2025239256 A1 WO2025239256 A1 WO 2025239256A1 JP 2025016787 W JP2025016787 W JP 2025016787W WO 2025239256 A1 WO2025239256 A1 WO 2025239256A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light
solid
state imaging
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/016787
Other languages
English (en)
French (fr)
Inventor
厚志 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2025239256A1 publication Critical patent/WO2025239256A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors

Definitions

  • This disclosure relates to solid-state imaging devices and electronic devices.
  • Semiconductor elements operate when power is applied, but generate heat due to resistance and other factors. This heat can cause the operation of the semiconductor element itself to become unstable; for example, the flowing current can become very thermally noisy. To address this, it is possible to attach a Peltier element to the back of the semiconductor element to reduce the generation of thermal noise.
  • one non-limiting problem that the embodiments of the present disclosure aim to solve is to perform imaging using a cooling element that can respond to temperature fluctuations.
  • the problem that the embodiments of the present disclosure aim to solve can also be, as some further non-limiting examples, a problem that corresponds to the effects described in the embodiments.
  • a problem that corresponds to at least one of the effects described in the description of the embodiments of the present disclosure can be considered to be a problem that the present disclosure aims to solve.
  • a solid-state imaging device includes a light receiving element, a logic circuit, and a Peltier element.
  • the light receiving elements are arranged in a two-dimensional array in a pixel array.
  • the logic circuit processes the signal output from the light receiving element.
  • the Peltier element controls the temperature based on a signal having a temperature characteristic output from the light receiving element.
  • the pixel array may be provided on a first layer;
  • the logic circuit may be provided on a second layer arranged adjacent to the first layer,
  • the Peltier element may be provided on a third layer disposed in contact with the second layer.
  • the Peltier element may acquire a signal having the temperature characteristic via the second layer.
  • the second layer and the third layer may be connected by joining metal wirings together,
  • the Peltier element may acquire a signal having the temperature characteristic via the metal wiring that is joined and connected.
  • the first layer and the third layer may be electrically connected by a via electrode that penetrates the second layer,
  • the Peltier element may acquire a signal having the temperature characteristic through the via electrode.
  • the third layer may be electrically connected to the first layer or the second layer by external bonding.
  • the Peltier element may control a temperature based on the signal having the temperature characteristic output from the second pixel.
  • the Peltier element may be provided for each divided region of the pixel array, At least one second pixel may be provided for each of the regions.
  • the Peltier element and the region may be rectangular.
  • the second pixel may be provided for each of the regions, one near the center of the region.
  • the Peltier element and the region may be hexagonal.
  • At least one second pixel may be provided for each of the regions, near the center of the region.
  • the signal having the temperature characteristic may be a signal related to dark current.
  • the signal having the temperature characteristic may be a signal related to the dark count rate.
  • the signal having the temperature characteristic may be a signal output via a thermistor.
  • the electronic device includes a light receiving element, a logic circuit, and a Peltier element.
  • the logic circuit processes the signal output from the light receiving element.
  • the Peltier element controls the temperature based on a signal having a temperature characteristic output from the light receiving element.
  • a light-emitting module that irradiates light onto the target; may further comprise:
  • the Peltier element may be provided at each position that receives light emitted by each light-emitting element in the light-emitting module.
  • the light receiving elements may be arranged in a two-dimensional array in a pixel array,
  • the pixel array a first pixel having the light receiving element and receiving light; a second pixel having the light receiving element, receiving light, and outputting a signal having the temperature characteristic from the light receiving element; and
  • the second pixels may be disposed at positions relative to the Peltier element that correspond to positions of the respective light-emitting elements in the light-emitting module.
  • FIG. 1 is a diagram schematically illustrating a portion of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a diagram schematically illustrating a portion of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a diagram schematically illustrating a portion of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a diagram schematically illustrating a portion of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a cross-sectional view schematically showing a part of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a cross-sectional view schematically showing a part of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a cross-sectional view schematically showing a part of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a cross-sectional view schematically showing a part of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a cross-sectional view schematically showing a part of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a cross-sectional view schematically showing a part of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a top view schematically showing a part of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a top view schematically showing a part of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a top view schematically showing a part of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a top view schematically showing a part of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a top view schematically showing a part of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a diagram showing an example of a schematic configuration of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a diagram showing an example of a schematic configuration of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a diagram showing an example of a schematic configuration of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a diagram showing an example of a schematic configuration of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a diagram showing an example of a schematic configuration of a solid-state imaging device according to an embodiment.
  • FIG. 1 is a diagram showing an example of a schematic configuration of a solid-state imaging device according to an embodiment.
  • Embodiments of the present disclosure may be applied primarily to image sensors equipped with light-receiving sensors, solid-state imaging devices, electronic devices, and the like.
  • the drive of this image sensor may be either a global shutter type or a rolling shutter type, or may be a drive type when various event detection pixels are included.
  • the configuration is the same as that of a general image sensor, and therefore a detailed description will be omitted.
  • Example of board configuration 2. Cross-sectional layout of Peltier elements 3. Top surface arrangement of Peltier element 4. Temperature characteristic signal output circuit example 5. Image sensor configuration example
  • the solid-state imaging device is formed, for example, by bonding multiple semiconductor layers together using an appropriate means.
  • Each of the multiple semiconductor layers may include a light-receiving element, a logic circuit, a Peltier element, or a combination of these.
  • FIG. 1 is a diagram showing a non-limiting example of the configuration of multiple semiconductor layers according to one embodiment.
  • the upper diagram shows the configuration of a semiconductor substrate that forms solid-state imaging device 1
  • the lower diagram shows the layers of the semiconductor substrate separated from each other.
  • Solid-state imaging device 1 is a device that receives light incident from the top of the drawing and generates information.
  • the solid-state imaging device 1 comprises at least a first layer 30, a second layer 32, and a third layer 34.
  • the solid-state imaging device 1 may comprise various necessary circuits for driving, controlling, etc. the solid-state imaging device 1.
  • the solid-state imaging device 1 may comprise light-receiving pixels that receive light in the visible light band to acquire image information, video information, etc.
  • the solid-state imaging device 1 may comprise light-receiving pixels that receive light in the infrared band or ultraviolet band to acquire information having the characteristics of each band.
  • the first layer 30 includes a pixel array 10.
  • the pixel array 10 is an area in which light-receiving pixels, each having a light-receiving element, are arranged.
  • the pixel array 10 can include light-receiving pixels arranged in a two-dimensional array in a first direction and a second direction intersecting the first direction. Note that other arrangements of the light-receiving pixels are not excluded.
  • the pixel array 10 can include light-receiving pixels in any arrangement that allows appropriate information to be acquired.
  • the second layer 32 includes a logic circuit 12.
  • the logic circuit 12 is a circuit that receives signals acquired by the light-receiving pixels arranged in the pixel array 10 and performs appropriate signal or image processing.
  • the logic circuit 12 may include not only a digital circuit, but also an analog circuit, such as an AD conversion circuit (Analog to Digital Converter), that generates a signal to be input to the digital circuit.
  • AD conversion circuit Analog to Digital Converter
  • the analog signal output by the light-receiving pixel in the pixel circuit of the pixel array 10 may be converted into a digital signal and input to the logic circuit 12.
  • the third layer 34 includes Peltier elements 14.
  • the Peltier elements 14 are elements for adjusting, in particular cooling, the temperature of the pixel array 10 and/or the logic circuit 12.
  • the Peltier elements 14 may, for example, be bonded to the logic circuit 12 and provided in contact with the logic circuit 12 so as to cool the logic circuit 12 and the pixel array 10 area.
  • the Peltier elements 14 adjust the temperature based on signals having temperature characteristics output from light-receiving elements in the light-receiving pixels provided in the pixel array 10.
  • the third direction which is the downward direction in the drawing and intersects with the first and second directions, will be referred to as the downward direction.
  • the second layer 32 is formed as the layer below the first layer
  • the third layer 34 is formed as the layer below the second layer 32.
  • the first layer 30 may include the pixel array 10
  • the second layer 32 may include the logic circuit 12
  • the third layer 34 may include the Peltier element 14. Any necessary components not shown may be formed in the appropriate layer or in a separate layer as appropriate.
  • the first layer 30 is disposed in contact with the upper surface of the second layer 32, and the third layer 34 is disposed in contact with the lower surface of the second layer 32. These three layers are electrically connected to each other using appropriate conductor or semiconductor wiring, etc.
  • the solid-state imaging device 1 may be formed by bonding three semiconductor substrates that separately form the first layer 30, the second layer 32, and the third layer 34.
  • the bonding is performed by means of microbumps, vias, etc., so that the layers are properly electrically connected.
  • the bonding of the layers may be performed by any means, such as Chip on Chip (CoC), Chip on Wafer (CoW), or Wafer on Wafer (WoW).
  • Electrical connections between each layer may be implemented by wiring or bonding using, for example, metal materials such as Ag, Cu, Al, Au, Ti, W, etc., or alloys thereof, if they are conductors, or polysilicon, etc., if they are semiconductors. These connection regions are also appropriately connected to wiring, circuits, etc. in each layer via similar conductors or semiconductors.
  • the solid-state imaging device 1 can have a three-layer structure, each of which includes a pixel array 10, a logic circuit 12, and a Peltier element 14.
  • FIG. 2 is a diagram showing a non-limiting example of the configuration of multiple semiconductor layers according to one embodiment.
  • the solid-state imaging device 1 may be configured with two layers, a first layer 30 and a second layer 32, instead of three layers.
  • the solid-state imaging device 1 may have a pixel array 10 and logic circuit 12 formed on the first layer 30, and a Peltier element 14 formed on the second layer 32.
  • the Peltier element 14 is arranged across the lower layers of the pixel array 10 and the logic circuit 12, but this is not limited to this.
  • the Peltier element 14 may be arranged so as to contact the first layer 30 in the lower layer of the pixel array 10 where temperature fluctuations are particularly large.
  • FIG. 3 is a diagram showing a non-limiting example of the configuration of multiple semiconductor layers according to one embodiment.
  • the solid-state imaging device 1 may have a pixel array 10 formed on a first layer 30, and a logic circuit 12 and a Peltier element 14 formed on a second layer 32.
  • the Peltier element 14 be arranged in the lower layer so as to be in contact with at least the area of the first layer 30 where the pixel array 10 is arranged.
  • the arrangement in the two-layer structure is not limited to the above two embodiments.
  • the logic circuit 12 may be arranged across the first layer 30 and the second layer 32.
  • the cross-sectional arrangement of the Peltier element refers to the arrangement of the Peltier element in a cross section that includes the light-receiving area, such as the photoelectric conversion area, provided within the light-receiving pixel, the wiring area where various wiring and circuits are arranged, and the area where the Peltier element is provided.
  • Each cross-sectional view represents, for example, a portion of the A-A cross-sectional view in Figure 1.
  • the following mainly describes the case of three layers, but similar implementation is possible for the case of two layers.
  • the number of light-receiving pixels per Peltier element 14, the number of transistors in the Peltier element, the ratio of these numbers, the ratio of layer thicknesses, etc. can be determined appropriately depending on the environment and use.
  • FIG. 5 is a cross-sectional view schematically illustrating a non-limiting configuration of each semiconductor layer of a solid-state imaging device 1 according to one embodiment.
  • the pixel array 10 formed in the first layer 30 includes light-receiving pixels arranged in a two-dimensional array. Each light-receiving pixel is isolated by an insulating film 304 and includes an on-chip lens (hereinafter referred to as OCL 300), a filter 302, and a photoelectric conversion region 306.
  • OCL 300 on-chip lens
  • first conductive type region 344 or second conductive type region 346 relative to the photoelectric conversion region 306 are shown for easy understanding, and the size relationships, positional relationships, etc. are not limited by the size relationships, positional relationships, etc. in the drawings.
  • OCL 300 is a focusing lens provided, for example, on the top surface of the substrate of the first layer 30 for each light-receiving pixel, or as another example, for each of a plurality of light-receiving pixels. OCL 300 is provided so as to focus light onto the photoelectric conversion region 306 of each pixel with high efficiency.
  • Filter 302 is a filter that limits the frequency band of light received by each light-receiving pixel, or limits the polarization state of light, etc.
  • Filter 302 may be, for example, a color filter that appropriately passes light in each of the RGB bands. However, it is not limited to this, and filter 302 may have various transmission and absorption properties depending on the application.
  • the insulating film 304 is a film that separates each light-receiving pixel.
  • the insulating film 304 is basically made of an insulator, but it may be configured to prevent carriers from passing between adjacent photoelectric conversion regions 306, and a conductor may be used in part.
  • the insulating film 304 may be coated with a thin metal film in the area in contact with the photoelectric conversion region 306, reflecting incoming light back toward the photoelectric conversion region 306 and increasing the efficiency of photoelectric conversion, or a thin metal film may be formed inside.
  • the photoelectric conversion region 306 is an area that converts the light incident on each light-receiving pixel into an analog signal.
  • the photoelectric conversion region 306 converts the light collected by the OCL 300 and transmitted by the filter 302 into an analog signal such as a current and outputs it.
  • the signal output by the photoelectric conversion region 306 is appropriately processed by the pixel circuit formed by the wiring 310 etc., and is propagated to the second layer 32 via the junctions 312 and 320.
  • the insulating layer 308 is an insulating region that insulates the photoelectric conversion region 306, wiring 310, and junction 312 from each other except where electrical connection is required.
  • the second layer 32 and the third layer 34 are electrically connected via junctions 326 and 340.
  • the second layer 32 can also propagate output from the first layer 30 to the third layer 34 via wiring 324, junctions 326, and junctions 340, which are paths separate from the logic circuit 12.
  • the first conductivity type region 344 is, for example, an n-type conductivity region, in which case the second conductivity type region 346 is a p-type conductivity region.
  • the first conductivity type region 344 may be a p-type conductivity region, in which case the second conductivity type region 346 is an n-type conductivity region.
  • other regions of the configuration such as the first conductivity type region 344 and the second conductivity type region 346, may be insulated by an insulating film, similar to the first layer 30 and the second layer 32.
  • the Peltier element 14 By passing an appropriate current through the Peltier element 14, heat is absorbed from the second layer 32 and the first layer 30, allowing the temperature of each element to be controlled.
  • the Peltier element 14 can control the temperature appropriately by passing a current based on a signal having the temperature characteristics of the light-receiving element via wiring 310, junction 312, junction 320, wiring 324, junction 326, and junction 340. In other words, the Peltier element 14 can achieve appropriate temperature control in real time by receiving feedback from the first layer 30 and the second layer 32 that takes into account the impact of its own temperature control.
  • the second layer 32 and the third layer 34 are connected by conductor or semiconductor wiring joined together by metal electrodes called junctions 326 and 340, and the Peltier element 14 can pass a current based on the temperature characteristics of the first layer 30 through the wiring electrically connected by this junction.
  • the signal having temperature characteristics output from the first layer 30 is, for example, a signal related to the dark current in the light-receiving pixel.
  • the dark current from the photoelectric conversion region increases as the temperature increases. For this reason, by passing a current based on the dark current output from the light-receiving pixel through the Peltier element 14, it is possible to achieve highly accurate temperature control of the temperature of the first layer 30.
  • the Peltier element 14 receives a signal related to the dark current output from the light-receiving pixel, for example, a current obtained by amplifying the dark current, from the first layer 30, which is electrically connected via the second layer 32. By controlling the dark current to an appropriate current value in either the first layer 30, second layer 32, or third layer 34 and passing it through the Peltier element 14, it is possible to achieve appropriate temperature control.
  • the current related to the dark current output from the light-receiving pixels formed on the first layer 30 is input to the Peltier element 14 formed on the third layer 34 via the second layer 32, thereby enabling appropriate temperature control of the first layer 30.
  • the above describes a general imaging element that acquires video signals, etc., but a similar configuration can also be used for imaging elements such as those in photon counting cameras, for example, imaging elements that have an APD or SPAD as a light-receiving element.
  • imaging elements such as those in photon counting cameras, for example, imaging elements that have an APD or SPAD as a light-receiving element.
  • the same effect can be achieved by, for example, acquiring the dark count rate (DCR) and inputting a current based on this signal into the Peltier element 14.
  • DCR dark count rate
  • the Peltier elements 14 can not only simply cool the device, but also control the temperature of the light-receiving elements and pixel circuits to prevent temperature instability. As a result, the solid-state imaging device 1 can also achieve a more stable signal-to-noise ratio (SNR) of the output signal.
  • SNR signal-to-noise ratio
  • FIG. 6 is a cross-sectional view schematically illustrating a non-limiting configuration of each semiconductor layer of a solid-state imaging device 1 according to one embodiment.
  • the solid-state imaging device 1 may further include a fourth layer 36 in contact with the underside of the third layer 34.
  • This fourth layer 36 is a layer arranged to improve the efficiency of heat dissipation of the Peltier element 14.
  • the fourth layer 36 may be, for example, a layer having a water-cooling mechanism. If a water-cooling mechanism is provided, the fourth layer 36 has an appropriate heat absorption layer and a path through which a refrigerant passes.
  • the heat absorption layer is arranged so as to be in direct or indirect contact with the heat dissipation point of the Peltier element 14, and the refrigerant absorbs the heat dissipated from the Peltier element 14, thereby achieving appropriate temperature control.
  • the fourth layer 36 can be equipped with a mechanism that allows cooling not only by water cooling but also by other refrigerants, such as gas, oil, or other media.
  • the fourth layer 36 may be a layer having an air-cooling mechanism. If an air-cooling mechanism is provided, the fourth layer 36 may be designed to have a large area exposed to air by using a material with high thermal conductivity such as Al or Cu, so that the contact area between the gas that serves as the air-cooling medium and the heat dissipation area is large.
  • a material with high thermal conductivity such as Al or Cu
  • multiple plate-shaped materials may be arranged so that their surfaces do not come into contact with each other, and so that they come into direct or indirect contact with the heat dissipation area of the Peltier element 14.
  • a fan may also be provided to promote heat dissipation from materials with high thermal conductivity.
  • the solid-state imaging device 1 may include a fourth layer 36 that promotes heat dissipation and is in contact with the third layer 34 on which the Peltier element 14 is disposed. This structure allows the solid-state imaging device 1 to further improve the accuracy of temperature control.
  • Electrode 314 forms an area of electrical connection between first layer 30 and second layer 32.
  • Junction 352 forms an area of electrical connection between second layer 32 and third layer 34.
  • the via electrode 328 is an electrode formed to penetrate the second layer 32.
  • the via electrode 328 is formed by filling a via hole formed in the same way as a normal via hole with a conductor such as Cu.
  • a signal having temperature characteristics, such as a dark current, output from the first layer 30 is transmitted to the Peltier element 14 via the via electrode 328.
  • the Peltier element 14 obtains the signal having temperature characteristics from the first layer 30 via the via electrode 328.
  • Peltier elements are provided for pixels belonging to some regions, i.e., one Peltier element is provided for each region, but this is not limited to this.
  • one Peltier element may be provided for all pixels belonging to pixel array 10.
  • FIG. 8 is a cross-sectional view schematically showing a non-limiting configuration of each semiconductor layer of a solid-state imaging device 1 according to one embodiment.
  • each semiconductor layer transmits and receives signals via junctions or via electrodes provided within the layer, but the present invention is not limited to this.
  • the second layer 32 and the third layer 34 may, for example, input and output signals to be input to the Peltier element 14 outside the semiconductor layer.
  • the second layer 32 and the third layer 34 respectively have connection electrodes 330 and 354, which are electrodes for outputting signals outside the semiconductor layer, and by electrically connecting these connection electrodes 330 and 354 with connection wires 356, signals having temperature characteristics can be input and output.
  • connection electrode 330 and the connection wire 356, and the connection electrode 354 and the connection wire 356, can be connected by bonding outside the semiconductor layer.
  • the third layer 34 is electrically connected to the second layer 32 via the connection wire 356 by external bonding.
  • Figure 9 is a cross-sectional view schematically showing a non-limiting configuration of each semiconductor layer of a solid-state imaging device 1 according to another example of this embodiment.
  • the first layer 30 and the third layer 34 may be electrically connected by external bonding.
  • a signal having a temperature characteristic can propagate from the first layer 30 to the third layer 34 without passing through the second layer 32.
  • signals with temperature characteristics may be input and output using conductors placed outside the semiconductor layer, rather than inside the semiconductor layer.
  • the locations where the conductors are connected by bonding may be appropriately sealed using molding or other methods.
  • one Peltier element is provided for every pixel belonging to every pixel array 10, but this is not limited to this.
  • a Peltier element may be provided for each region. In this case, by appropriately arranging wiring that propagates dark currents, etc., that indicate the temperature of each region, and conductors that connect by bonding, it is possible to achieve temperature control for each region.
  • FIG. 10 is a top view schematically illustrating a non-limiting example of a portion of a solid-state imaging device 1 according to one embodiment.
  • FIGS. 10 to 14 show the solid-state imaging device 1 as viewed from the top of FIG. 1, i.e., as viewed from the top of the first layer 30 side.
  • the area indicated by the dotted line indicates an area where a Peltier element 14 is arranged in a layer other than the first layer 30, such as the third layer 34.
  • the pixel array 10 has light-receiving pixels, each having a light-receiving element, arranged in a two-dimensional array.
  • the light-receiving pixels may include first pixels 100 and second pixels 102.
  • the first pixel 100 is a pixel in the pixel array 10 that receives light (which may include electromagnetic waves outside the visible light band, the same applies below) corresponding to the information acquired by the solid-state imaging device 1 and generates a signal for forming the information acquired by the solid-state imaging device 1.
  • the first pixel 100 receives, for example, light in the visible light band and generates a signal related to the image and video information acquired by the solid-state imaging device 1.
  • the second pixel 102 acquires light corresponding to the information acquired by the solid-state imaging device 1 and generates a signal for forming that information, and also acquires and outputs a signal having temperature characteristics from the light-receiving element provided within that pixel.
  • the signal output from the second pixel 102 is propagated to the Peltier element 14, where appropriate temperature control is performed.
  • the pixel with diagonal lines indicates the second pixel 102.
  • the Peltier element 14 is provided, for example, for each divided region of the pixel array 10.
  • the Peltier element 14 can control the temperature (e.g., cool) for each divided region.
  • the Peltier element 14 acquires a signal having a temperature characteristic from the second pixel 102 provided in that region. At least one second pixel 102 is arranged in each region so that an appropriate signal can be transmitted to the Peltier element 14 for each region.
  • the divided area may be, for example, a rectangular area, in which case the shape of the Peltier element 14 may also be rectangular to match this area.
  • one second pixel 102 may be located near the center of the region in which the Peltier element 14 is provided.
  • the area near the center of the divided region is likely to have the statistically average temperature characteristics of that region. Therefore, by locating the second pixel 102 near this center, it becomes possible for the Peltier element 14 to provide appropriate temperature control.
  • the second pixel 102 does not necessarily have to be located near the center of each region, and may be located at the edge of the region, as shown in another example not limited to FIG. 11.
  • the second pixel 102 can be located in a position other than near the center, as in this example. Even in such cases, the Peltier element 14 can achieve appropriate temperature control for each region.
  • one second pixel 102 is provided for each region, but this is not limited to this.
  • multiple second pixels 102 may be provided for each region.
  • FIG. 12 is a top view schematically illustrating a non-limiting example of a portion of a solid-state imaging device 1 according to one embodiment. Note that in the following figures, the first pixels 100 are not depicted. As shown in this figure, two (or more) second pixels 102 may be provided for each region in which a Peltier element 14 is provided.
  • the Peltier elements 14 are able to obtain the temperature status of the light receiving elements for each region with greater precision. As a result, the Peltier elements 14 are able to perform temperature control with greater precision.
  • the Peltier element 14 can control the temperature of the light-receiving pixel based on statistical scores such as the average or median of signals having temperature characteristics output from multiple second pixels 102. Furthermore, by providing multiple second pixels 102 for each region, it becomes possible to achieve more precise temperature control even when, for example, dark current, or the like, as a signal having temperature characteristics, is small.
  • the shape of the Peltier element 14 and the shape of the area corresponding to the Peltier element 14 are rectangular, but this is not limited to this.
  • the shape of the Peltier element 14 and the shape of the area corresponding to the Peltier element 14 can take on various other shapes.
  • FIG. 13 is a top view schematically illustrating a non-limiting example of a portion of a solid-state imaging device 1 according to one embodiment.
  • the Peltier element 14 may be, for example, hexagonal in shape, and the pixel array 10 may be configured such that a region conforming to this shape is subjected to temperature control from the Peltier element 14.
  • two second pixels 102 are arranged for each Peltier element 14, i.e., two second pixels 102 are arranged in each region, but as above, this is not limited to this.
  • one second pixel 102 may be provided for each Peltier element 14, or three or more second pixels 102 may be provided for each Peltier element 14.
  • the second pixels 102 do not need to be arranged near the center of this region.
  • the Peltier element 14 can take on a variety of shapes, and can be positioned to cool the light receiving element appropriately depending on the layout area and shape, for example.
  • Range measuring device 2 is a diagram that schematically illustrates a range finding device that constitutes at least a part of a range finding system that uses solid-state imaging device 1 according to one embodiment.
  • Range finding device 2 can include solid-state imaging device 1 and light-emitting module 20.
  • the light-emitting module 20 is a module (or device) that has a light-emitting element.
  • the distance measuring device 2 measures the distance to the object by using the time of flight (ToF) by irradiating the object with light, for example, light in the infrared band, which is reflected by the object and then received by the solid-state imaging device 1.
  • ToF time of flight
  • the positions of the light-receiving elements in the pixel array 10 may correspond to the positions of the light-emitting elements in the light-emitting module 20.
  • the positions of the light-emitting pixels in the light-emitting pixel array in the light-emitting module 20 and the positions of the light-receiving elements in the light-receiving pixel array in the pixel array 10 may have an approximate one-to-many correspondence (this does not exclude one-to-one correspondence, or many-to-one correspondence or many-to-many correspondence).
  • the relative positions of the light receiving elements in the light receiving pixel array of pixel array 10 may correspond to the relative positions of the light emitting elements in the light emitting pixel array of light emitting module 20.
  • distance measuring device 2 can appropriately receive light by turning on the light receiving pixels at positions corresponding to the pixels to be emitted, and can also reduce power consumption and extend the life of the light receiving elements.
  • a second pixel 102 can be arranged at the position of the light receiving element shown in FIG. 14. This arrangement is based on the fact that when a light emitting element in the light emitting module 20 emits light, the second pixel 102 is arranged at the position of the light receiving element in the pixel array 10 at the corresponding position.
  • the distance measuring device 2 can obtain an appropriate ToF.
  • the Peltier element 14 control the temperature based on a signal having temperature characteristics in the second pixel 102, it becomes possible to achieve more accurate local temperature control.
  • the second pixel 102 receives light irradiated from the light-emitting element 200, and it is therefore desirable to obtain a signal having temperature characteristics in the light-receiving pixel at the corresponding position in this pixel array 10.
  • the device according to each of the above-mentioned embodiments is used as the light-receiving device of a distance measuring device, by placing the second pixel 102 in an appropriate position, it becomes possible to output a signal having temperature characteristics from the light-receiving pixel, which is likely to have a high temperature, to the Peltier element 14, thereby achieving more precise temperature control.
  • FIG. 17 is a diagram showing a non-limiting example of a circuit that outputs a signal having a temperature characteristic from the second pixel 102 according to one embodiment.
  • Idark refers to the dark current, i.e., the value of the current flowing through the light-emitting element P when it is not receiving light (photons)
  • Iout refers to the value of the current flowing through the Peltier element 14.
  • the first pixel 100 and the second pixel 102 may have the same configuration except for the output circuit. That is, the pixel circuit and light-emitting element P in the second pixel 102 shown in the figure may have the same configuration as the first pixel 100.
  • light-emitting element P is connected between the cathode power supply line Vcathod and the anode power supply line Vanode, and the pixel circuit that processes the signal output from light-emitting element P can have a path that transfers the signal to the floating diffusion region via a transfer transistor. Furthermore, when a global shutter format is adopted, each pixel circuit can be provided with memory. The anode side of light-emitting element P is appropriately connected to the pixel circuit that includes these elements.
  • the circuit that outputs a signal having temperature characteristics appropriately outputs the dark current Idark output from the anode or the anode potential that fluctuates due to this dark current Idark to the terminal of the Peltier element 14.
  • Output to the current terminal of the Peltier element 14 is performed, for example, via the junction 326, via electrode 328, connection electrode 330, connection electrode 316, etc. in the above-mentioned embodiment.
  • a circuit that outputs a signal with temperature characteristics can include, for example, a current mirror as shown in the figure.
  • a current sink type current mirror is connected via an n-type MOSFET to output a signal with temperature characteristics to Peltier element 14.
  • the Peltier element 14 is provided, for example, between the positive power supply line Vdd and the negative power supply line Vss.
  • the diagram it is a current sink type, but by passing it through a current mirror made up of p-type MOSFETs, it is also possible to output a signal with temperature characteristics from the current source type current mirror to the Peltier element 14.
  • the n-type and p-type can be interchanged as desired, and the output circuit can be configured with any conductor type, whether it is a current sink type or a current source type.
  • the dark current from the second pixel 102 is converted into a current that realizes temperature control of the Peltier element 14 and is input to the Peltier element 14, thereby achieving appropriate temperature control.
  • the solid-state imaging device 1 can output a signal for controlling the temperature of the Peltier element 14 via an output current from the second pixel 102 that operates as a temperature monitor.
  • FIG. 18 is a diagram showing a non-limiting example of a circuit that outputs a signal having temperature characteristics from the second pixel 102 according to one embodiment.
  • the output current Iout can be generated using a source follower circuit (emitter follower circuit).
  • the output current Iout V+ / R1.
  • the output current Iout can be made to a current value suitable for temperature control by the Peltier element 14.
  • an amplifier can be provided on the second pixel 102 side.
  • an amplifier can be provided in a stage before the comparison stage of the output circuit, and this amplifier can amplify the potential of the anode of the light-emitting element P and input it to the comparator.
  • the output current Iout can be controlled to be appropriately large or small.
  • the light-emitting element P is, for example, a photodiode, but as mentioned above, it may also be a SPAD or the like that measures in photons.
  • a similar circuit configuration can be achieved by providing a general output circuit that appropriately converts the dark count rate, etc. into a current value.
  • the current value can also be determined by connecting in parallel or in series the signals obtained from the plurality of second pixels 102 via an output circuit.
  • this is not limited to this, and the output from these output circuits can also be output to the Peltier element 14 via a circuit that performs appropriate statistical processing.
  • the solid-state imaging device 1 is not limited to the configurations shown in Figures 17 and 18, and may be any device that includes a circuit that outputs a signal having appropriate temperature characteristics due to dark current, etc.
  • a thermistor may be provided in the first layer 30 or the second layer 32, and the output signal from this thermistor may be used as a circuit that outputs a signal having temperature characteristics.
  • a thermistor within the second pixel 102.
  • the thermistor is, for example, an NTC thermistor, but is not limited to this, and a PTC thermistor or CTR thermistor can also be used.
  • a PTC thermistor When a PTC thermistor is used, the solid-state imaging device 1 can be implemented so that the signal output as a signal having temperature characteristics is output to the Peltier element 14 via a circuit that inverts the magnitude relationship, or the input/output terminals of the Peltier element 14 can be reversed compared to Figures 17 and 18.
  • the solid-state imaging device 1 can acquire signals with temperature characteristics in various forms, such as by using a thermocouple or a Band Gap Reference (BGR) circuit.
  • BGR Band Gap Reference
  • FIG. 19 is a block diagram showing a non-limiting example of the general configuration of a solid-state imaging device 1 according to one embodiment.
  • the first layer 30 may include a first pixel 100 and a second pixel 102.
  • the second layer 32 may include a readout circuit 120 and an output circuit 122.
  • the third layer 34 may include a Peltier element 14.
  • the readout circuit 120 is a circuit that reads out signals based on the intensity of the received light output from the first pixel 100 and the second pixel 102, and performs subsequent processing.
  • the output circuit 122 is a circuit that converts the temperature-characteristic signal output from the second pixel 102 into an appropriate current and outputs it to the Peltier element 14.
  • the first pixel 100 and second pixel 102 provided in the first layer 30 output signals acquired by photoelectric conversion to the readout circuit 120 provided in the second layer 32.
  • the readout circuit 120 generates, from the output signals, information that is desired to be acquired by the solid-state imaging device 1, such as video information or image information.
  • the second pixel 102 provided in the first layer 30 outputs, for example, a dark current acquired when no light is received to the output circuit 122 provided in the second layer 32. If dark current is not used, the second pixel 102 can output a signal having temperature characteristics acquired at an appropriate time to the output circuit 122. The same applies below to cases other than dark current.
  • the output circuit 122 generates a current suitable for temperature control in the Peltier element 14 from the input signal and outputs this current to the Peltier element 14 provided on the third layer 34. As a result, the Peltier element 14 can achieve temperature control based on the input current.
  • FIG. 20 is a block diagram showing a non-limiting example of the general configuration of a solid-state imaging device 1 according to one embodiment.
  • the first layer 30 may include a first pixel 100, a second pixel 102, and an output circuit 122.
  • the second layer 32 may include a readout circuit 120.
  • the third layer 34 may include a Peltier element 14.
  • the first pixel 100 and second pixel 102 provided in the first layer 30 output signals acquired by photoelectric conversion to the readout circuit 120 provided in the second layer 32.
  • the readout circuit 120 generates, from the output signals, information that is desired to be acquired by the solid-state imaging device 1, such as video information or image information.
  • the second pixel 102 provided in the first layer 30 outputs, for example, a dark current acquired when no light is being received to the output circuit 122 provided in the first layer 30.
  • the output circuit 122 generates a current suitable for temperature control in the Peltier element 14 from the input signal, and outputs this current to the Peltier element 14, for example, via a via electrode 328 formed through the second layer 32.
  • the Peltier element 14 can achieve temperature control based on the input current.
  • FIG. 21 is a block diagram showing a non-limiting example of the general configuration of a solid-state imaging device 1 according to one embodiment.
  • the first layer 30 may include first pixels 100.
  • the second layer 32 may include a readout circuit 120, a monitor circuit 124, and an output circuit 122.
  • the third layer 34 may include a Peltier element 14.
  • the first pixels 100 provided in the first layer 30 output signals acquired by photoelectric conversion to the readout circuit 120 provided in the second layer 32.
  • the readout circuit 120 generates, from the output signals, information that is desired to be acquired by the solid-state imaging device 1, such as video information or image information.
  • the monitor circuit 124 provided on the second layer 32 generates a signal having a temperature characteristic.
  • the monitor circuit 124 may be, for example, a circuit including a BGR circuit or a thermistor.
  • the monitor circuit 124 may also be located in an area close to the boundary between the first layer 30 and the second layer 32.
  • the monitor circuit 124 outputs the generated signal having the temperature characteristics to the output circuit 122 provided on the second layer 32.
  • the output circuit 122 generates a current suitable for temperature control in the Peltier element 14 from the input signal and outputs this current to the Peltier element 14 provided on the third layer 34. As a result, the Peltier element 14 can achieve temperature control based on the input current.
  • FIG. 22 is a block diagram showing a non-limiting example of the general configuration of a solid-state imaging device 1 according to one embodiment.
  • the first layer 30 may include a first pixel 100, a second pixel 102, a readout circuit 120, and an output circuit 122.
  • the second layer 32 may include a Peltier element 14.
  • the first pixel 100 and the second pixel 102 provided in the first layer 30 output signals acquired by photoelectric conversion to the readout circuit 120 provided in the first layer 30.
  • the readout circuit 120 generates, from the output signals, information that is desired to be acquired by the solid-state imaging device 1, such as video information or image information.
  • the second pixel 102 provided in the first layer 30 outputs, for example, a dark current acquired when no light is being received to the output circuit 122 provided in the first layer 30.
  • the output circuit 122 generates a current suitable for temperature control in the Peltier element 14 from the input signal and outputs this current to the Peltier element 14 provided on the second layer 32. As a result, the Peltier element 14 can achieve temperature control based on the input current.
  • FIG. 23 is a block diagram showing a non-limiting example of the general configuration of a solid-state imaging device 1 according to one embodiment.
  • the first layer 30 may include a first pixel 100 and a second pixel 102.
  • the second layer 32 may include a readout circuit 120, an output circuit 122, and a Peltier element 14.
  • the first pixel 100 and second pixel 102 provided in the first layer 30 output signals acquired by photoelectric conversion to the readout circuit 120 provided in the second layer 32.
  • the readout circuit 120 generates information desired to be acquired by the solid-state imaging device 1, such as video information or image information, from the output signals.
  • the second pixel 102 provided in the first layer 30 outputs, for example, a dark current acquired when no light is being received to the output circuit 122 provided in the second layer 32.
  • the output circuit 122 generates a current suitable for temperature control in the Peltier element 14 from the input signal and outputs this current to the Peltier element 14 provided on the second layer 32. As a result, the Peltier element 14 can achieve temperature control based on the input current.
  • the first pixels 100 provided in the first layer 30 output signals acquired by photoelectric conversion to the readout circuit 120 provided in the second layer 32.
  • the readout circuit 120 generates, from the output signals, information that is desired to be acquired by the solid-state imaging device 1, such as video information or image information.
  • the monitor circuit 124 outputs the generated signal having the temperature characteristics to the output circuit 122 provided on the second layer 32.
  • the output circuit 122 generates a current suitable for temperature control in the Peltier element 14 from the input signal and outputs this current to the Peltier element 14 provided on the second layer 32. As a result, the Peltier element 14 can achieve temperature control based on the input current.
  • the monitor circuit 124 may be provided on the first layer 30.
  • Peltier element 14 appropriate for the temperature at the light-receiving pixel and in areas close to the light-receiving pixel.
  • This circuit configuration does not require major layout changes to the circuitry in a typical image sensor, and can therefore be applied to a variety of circuit configurations.
  • a solid-state imaging device comprising:
  • the pixel array is provided on a first layer; the logic circuit is provided on a second layer arranged adjacent to the first layer, The Peltier element is provided on a third layer arranged in contact with the second layer.
  • the second layer and the third layer are connected by joining metal wirings together, the Peltier element acquires a signal having the temperature characteristic via the metal wiring connected by joining; (3) A solid-state imaging device according to (3).
  • the third layer is electrically connected to the first layer or the second layer by external bonding;
  • a solid-state imaging device
  • a solid-state imaging device according to any one of (1) to (6).
  • the Peltier element is provided for each divided region of the pixel array, At least one second pixel is provided for each of the regions.
  • the Peltier element and the region are rectangular.
  • the second pixel is provided for each of the regions near the center of the region.
  • At least one second pixel is provided for each of the regions near the center of the region.
  • the signal having the temperature characteristic is a signal related to dark current;
  • a solid-state imaging device according to any one of (1) to (12).
  • the signal having the temperature characteristic is a signal related to a dark count rate;
  • a solid-state imaging device according to any one of (1) to (12).
  • the signal having the temperature characteristic is a signal output via a thermistor;
  • a solid-state imaging device according to any one of (1) to (12).
  • a light receiving element a logic circuit that processes a signal output from the light receiving element; a Peltier element that controls the temperature based on a signal having a temperature characteristic output from the light receiving element;
  • An electronic device comprising:
  • the pixel array is provided on a first layer; the logic circuit is provided on a second layer arranged adjacent to the first layer, The Peltier element is provided on a third layer arranged in contact with the second layer. (16) The electronic device described in (16).
  • the first layer and the third layer are electrically connected by a via electrode that penetrates the second layer;
  • the Peltier element acquires a signal having the temperature characteristic through the via electrode.
  • the third layer is electrically connected to the first layer or the second layer by external bonding; (17) The electronic device described in (17).
  • the Peltier element is provided for each divided region of the pixel array, At least one second pixel is provided for each of the regions.
  • the second pixel is provided for each of the regions near the center of the region. (24) The electronic device described in (24).
  • At least one second pixel is provided for each of the regions near the center of the region.
  • (25) The electronic device described in (25).
  • the signal having the temperature characteristic is a signal related to dark current
  • the signal having the temperature characteristic is a signal related to a dark count rate
  • the signal having the temperature characteristic is a signal output via a thermistor
  • the light receiving elements are arranged in a two-dimensional array in a pixel array, the second pixels are disposed at positions relative to the Peltier element that correspond to positions of the respective light-emitting elements in the light-emitting module;
  • 1 Solid-state imaging device, 10: Pixel array, 100: 1st pixel, 102: second pixel, P: light-emitting element, R0, R1: Resistors, 12: Logic circuits, 120: Readout circuit, 122: output circuit, 124: monitor circuit, 14: Peltier element, 30: 1st layer, 300: OCL, 302: Filter, 304: insulating film, 306: Photoelectric conversion region, 308: insulating layer, 310: Wiring, 312: Joint; 314: Electrode, 316: connecting electrode, 32: 2nd layer, 320: Joint, 322: insulating layer; 324: Wiring, 326: Joint; 328: Via electrode, 330: connecting electrode; 34: 3rd layer, 340: Joint, 342: insulating film, 344: first conductivity type region; 346: second conductivity type region, 348: Electrode, 350: insulating film, 352: Joint; 354: connecting electrode, 356: connecting conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

［課題］温度の変動に対応しうる冷却素子を有する撮像をする。 ［解決手段］固体撮像装置は、受光素子と、論理回路と、ペルチェ素子と、を備える。前記受光素子は、画素アレイに2次元のアレイ状に備えられる。前記論理回路は、前記受光素子から出力された信号を処理する。前記ペルチェ素子は、前記受光素子から出力される温度特性を有する信号に基づいて、温度を制御する。

Description

固体撮像装置及び電子機器
　本開示は、固体撮像装置及び電子機器に関する。
　半導体素子は、電力が与えられることで駆動するが、抵抗やその他の要因により熱を発し、この熱により半導体素子自体の動作が安定しなくなる、例えば、流れる電流に熱雑音が多くなることがある。これに対応するべく、ペルチェ素子を半導体素子の背面に装着して熱雑音の発生を少なくすることが考えられる。
　固体撮像装置においても、撮像センサにペルチェ素子を装着することで画質を改善する技術があるが、素子の温度に合わせて制御されるわけではない。単純に冷却することで、フォトダイオード(PD)、アバランシェフォトダイオード(APD)、シングルフォトンアバランシェダイオード(SPAD)等の受光素子における暗電流を低減してばらつきの誤差を回避することはできるが、温度の変動に対応することは困難である。
特開2016-162781号公報 特開2012-085324号公報
　そこで、本開示の実施形態が解決しようとする限定されない課題の1つは、温度の変動に対応しうる冷却素子を有する撮像をすることである。本開示の実施形態により解決しようとする課題は、さらに限定されないいくつかの例として、実施形態において記載した効果に対応する課題、とすることもできる。すなわち、本開示の実施形態の説明において記載された効果のうち任意の少なくとも1つに対応する課題を本開示における解決しようとする課題とすることができる。
　一実施形態によれば、固体撮像装置は、受光素子と、論理回路と、ペルチェ素子と、を備える。
　前記受光素子は、画素アレイに2次元のアレイ状に備えられる。
　前記論理回路は、前記受光素子から出力された信号を処理する。
　前記ペルチェ素子は、前記受光素子から出力される温度特性を有する信号に基づいて、温度を制御する。
　前記画素アレイは、第1層に備えられてもよく、
　前記論理回路は、前記第1層に接して配置される第2層に備えられてもよく、
　前記ペルチェ素子は、前記第2層に接して配置される第3層に備えられてもよい。
　前記ペルチェ素子は、前記第2層を介して前記温度特性を有する信号を取得してもよい。
　前記第2層と前記第3層とは、金属配線同士を接合して接続されてもよく、
　前記ペルチェ素子は、前記接合して接続される金属配線を介して前記温度特性を有する信号を取得してもよい。
　前記第1層と前記第3層は、前記第2層を貫通するビア電極により電気的に接続されてもよく、
　前記ペルチェ素子は、前記ビア電極を介して前記温度特性を有する信号を取得してもよい。
　前記第3層は、前記第1層又は前記第2層と、外部のボンディングにより電気的に接続されてもよい。
　前記画素アレイにおいて、
　　前記受光素子を有し、受光をする、第1画素と、
　　前記受光素子を有し、受光及び当該受光素子から前記温度特性を有する信号を出力する、第2画素と、
　を備えてもよく、
　前記ペルチェ素子は、前記第2画素から出力される前記温度特性を有する信号に基づいて、温度を制御してもよい。
　前記ペルチェ素子は、前記画素アレイの分割された領域ごとに備えられてもよく、
　前記第2画素は、前記領域ごとに少なくとも1つ備えられてもよい。
　前記ペルチェ素子及び前記領域は、矩形であってもよい。
　前記第2画素は、前記領域ごとに、前記領域の中央付近に1つ備えられてもよい。
　前記ペルチェ素子及び前記領域は、六角形であってもよい。
　前記第2画素は、前記領域ごとに、前記領域の中央付近に少なくとも1つ備えられてもよい。
　前記温度特性を有する信号は、暗電流に係る信号であってもよい。
　前記温度特性を有する信号は、暗計数率に係る信号であってもよい。
　前記温度特性を有する信号は、サーミスタを介して出力される信号であってもよい。
　一実施形態によれば、電子機器は、受光素子と、論理回路と、ペルチェ素子と、を備える。
　前記論理回路は、前記受光素子から出力された信号を処理する。
　前記ペルチェ素子は、前記受光素子から出力される温度特性を有する信号に基づいて、温度を制御する。
　対象に光を照射する、発光モジュール、
　をさらに備えてもよく、
　前記ペルチェ素子は、前記発光モジュールにおけるそれぞれの発光素子が照射する光を受光する位置ごとに備えられてもよい。
　前記受光素子は、画素アレイに2次元のアレイ状に配置されてもよく、
　前記画素アレイは、
　　前記受光素子を有し、受光をする、第1画素と、
　　前記受光素子を有し、受光及び当該受光素子から前記温度特性を有する信号を出力する、第2画素と、
　を備えてもよく、
　前記第2画素は、前記ペルチェ素子に対して、前記発光モジュールにおけるそれぞれの発光素子の位置に対応した位置に配置されてもよい。
一実施形態に係る固体撮像装置の一部を模式的に示す図。 一実施形態に係る固体撮像装置の一部を模式的に示す図。 一実施形態に係る固体撮像装置の一部を模式的に示す図。 一実施形態に係る固体撮像装置の一部を模式的に示す図。 一実施形態に係る固体撮像装置の一部を模式的に示す断面図。 一実施形態に係る固体撮像装置の一部を模式的に示す断面図。 一実施形態に係る固体撮像装置の一部を模式的に示す断面図。 一実施形態に係る固体撮像装置の一部を模式的に示す断面図。 一実施形態に係る固体撮像装置の一部を模式的に示す断面図。 一実施形態に係る固体撮像装置の一部を模式的に示す上面図。 一実施形態に係る固体撮像装置の一部を模式的に示す上面図。 一実施形態に係る固体撮像装置の一部を模式的に示す上面図。 一実施形態に係る固体撮像装置の一部を模式的に示す上面図。 一実施形態に係る固体撮像装置の一部を模式的に示す上面図。 一実施形態に係る測距装置の一部を模式的に示す図。 一実施形態に係る発光モジュールを模式的に示す図。 一実施形態に係る第2画素からの温度特性信号出力回路の概略の一例を示す回路図。 一実施形態に係る第2画素からの温度特性信号出力回路の概略の一例を示す回路図。 一実施形態に係る固体撮像装置の概略構成の一例を示す図。 一実施形態に係る固体撮像装置の概略構成の一例を示す図。 一実施形態に係る固体撮像装置の概略構成の一例を示す図。 一実施形態に係る固体撮像装置の概略構成の一例を示す図。 一実施形態に係る固体撮像装置の概略構成の一例を示す図。 一実施形態に係る固体撮像装置の概略構成の一例を示す図。
　以下、図面を参照して本開示における実施形態の説明をする。図面は、説明のために用いるものであり、実際の装置における各部の構成の形状、サイズ、又は、他の構成とのサイズの比等が図に示されている通りである必要はない。また、図面は、簡略化して書かれているため、図に書かれている以外にも実装上必要な構成は、適切に備えるものとする。
　本開示における実施形態は、主に、受光センサを備えるイメージセンサ、固体撮像装置、電子機器等に適用されうる。このイメージセンサの駆動は、グローバルシャッタ形式及びローリングシャッタ形式のいずれであってもよいし、又は、各種イベント検知画素を有する場合の駆動形式であってもよい。また、ペルチェ素子の駆動以外の形態は、一般的なイメージセンサ等と同等であるので、詳しい説明は省略する。
　本開示における形態は、以下の順番で説明される。
1．基板の構成例
2．ペルチェ素子の断面配置
3．ペルチェ素子の上面配置
4．温度特性信号出力回路例
5．イメージセンサの構成例
　＜1．基板の構成例＞
　本開示に係る固体撮像装置の基板の構成の限定されない例を説明する。固体撮像装置は、例えば、複数の半導体層を適切な手段で接合して形成される。複数の半導体層は、それぞれ、受光素子、論理回路、ペルチェ素子、又は、これらの組み合わせが備えられる。
　(第1実施形態)
　図1は、一実施形態に係る複数の半導体層の構成の限定されない一例を示す図である。上図は、固体撮像装置 1 を形成する半導体基板の構成を示す図であり、下図は、当該半導体基板の層をそれぞれ分離して示す図である。固体撮像装置 1 は、図面上側からの入射してくる光を受光して情報を生成する装置である。
　上図に示すように、固体撮像装置 1 は、第1層 30 と、第2層 32 と、第3層 34 と、を少なくとも備える。固体撮像装置 1 は、この他に、固体撮像装置 1 の駆動、制御等の各種必要な回路を備えることができる。固体撮像装置 1 は、例えば、可視光帯域の光を受光して画像情報、映像情報等を取得する受光画素を備えてもよいし、これに代わり、又は、これに加えて、赤外帯域若しくは紫外帯域の光を受光してそれぞれの帯域における特徴を有する情報を取得する受光画素を備えてもよい。
　第1層 30 は、画素アレイ 10 を備える。画素アレイ 10 は、受光素子を備える受光画素が配置される領域である。画素アレイ 10 は、受光画素を、第1方向及び第1方向に交わる第2方向に連なるように2次元のアレイ状に配置して備えることができる。なお、これ以外の受光画素の配置を排除するものではない。画素アレイ 10 は、適切な情報を取得できる任意の配置で受光画素を備えることができる。
　第2層 32 は、論理回路 12 を備える。論理回路 12 は、画素アレイ 10 に配置される受光画素が取得した信号が供給され、適切な信号処理又は画像処理を実現する回路である。論理回路 12 は、デジタル回路のみならず、その一部にデジタル回路に入力するための信号を生成するアナログ回路、例えば、AD変換回路(Analog to Digital Converter)を備えてもよい。別の例として、画素アレイ 10 に備えられる受光画素の画素回路において受光画素が出力するアナログ信号がデジタル信号に変換されて、論理回路 12 に入力されてもよい。
　第3層 34 は、ペルチェ素子 14 を備える。ペルチェ素子 14 は、画素アレイ 10 及び／又は論理回路 12 の温度を調整、特に、冷却するための素子である。ペルチェ素子 14 は、例えば、論理回路 12 に接合し、かつ、論理回路 12 及び画素アレイ 10 の領域を冷却するように論理回路 12 に接するように備えられてもよい。ペルチェ素子 14 は、画素アレイ 10 に備えられる受光画素内の受光素子から出力される信号のうち、温度特性を有する信号に基づいて、温度を調整する。
　以下、本開示において、特に断りが無い限り、第1方向及び第2方向に交わる図面の下方向である第3方向を下方向と記載する。すなわち、第1層 30 の下層として第2層 32 が形成され、第2層 32 の下層として第3層 34 が形成されているということができる。
　下図により明確に示すように、第1層 30 が画素アレイ 10 を備え、第2層 32 が論理回路 12 を備え、第3層 34 がペルチェ素子 14 を備えることができる。図示していない必要な構成は、適宜適切な層、又は、別の層に形成することができる。
　第1層 30 は、第2層 32 の上面に接して配置され、第3層 34 は、第2層 32 の下面に接して配置される。これらの3つの層は、それぞれの層間が適切に導体又は半導体の配線等で電気的に接続される。
　また、固体撮像装置 1 は、第1層 30 、第2層 32 及び第3層 34 を別々に形成する3つの半導体基板が接合されて形成されてもよい。接合は、マイクロバンプ、ビア等の手段によりそれぞれの層が適切に電気的に接続するように施される。それぞれの層の接合は、Chip on Chip (CoC)、Chip on Wafer (CoW)又はWafer on Wafer (WoW)等の任意の手段で実行されてもよい。
　それぞれの層間の電気的な接続は、例えば、導体であればAg、Cu、Al、Au、Ti、W等の金属材料又はこれらの合金、半導体であればポリシリコン等による配線又は接合で実装されてもよい。これらの接続領域はまた、同様の導体又は半導体を介してそれぞれの層における配線、回路等に適切に接続される。
　本実施形態に示すように、固体撮像装置 1 は、画素アレイ 10 、論理回路 12 及びペルチェ素子 14 をそれぞれに備える3層の構造とすることができる。
　(第2実施形態)
　図2は、一実施形態に係る複数の半導体層の構成の限定されない一例を示す図である。固体撮像装置 1 は、3層ではなく、第1層 30 と、第2層 32 と、の2層で構成されていてもよい。固体撮像装置 1 は、一例として、第1層 30 に画素アレイ 10 及び論理回路 12 が形成され、第2層 32 にペルチェ素子 14 が形成されていてもよい。
　なお、図2においては、ペルチェ素子 14 が画素アレイ 10 及び論理回路 12 の下層に亘って配置されているが、これに限定されるものではない。ペルチェ素子 14 は、例えば図4と同様に、特に温度の変動が大きくなる画素アレイ 10 の下層において、第1層 30 に接触するように備えられていてもよい。
　(第3実施形態)
　図3は、一実施形態に係る複数の半導体層の構成の限定されない一例を示す図である。第2実施形態の別の例として、固体撮像装置 1 は、第1層 30 に画素アレイ 10 が形成され、第2層 32 に論理回路 12 及びペルチェ素子 14 が形成される形態であってもよい。
　この場合、上記と同様に、ペルチェ素子 14 は、少なくとも第1層 30 における画素アレイ 10 の配置されている領域に接触するように下層において配置されていることが望ましい。
　なお、2層構造における配置は、上記の2つの実施形態に限定されるものではない。別の例として図4に示すように、論理回路 12 は、第1層 30 と第2層 32 とにまたがって配置されていてもよい。
　＜2．ペルチェ素子の断面配置＞
　ペルチェ素子の断面配置について説明する。ここで、ペルチェ素子の断面配置とは、受光画素内に備えられる光電変換領域等の受光領域と、各種配線及び回路が配置される配線領域と、ペルチェ素子が備えられる領域と、を含む断面におけるペルチェ素子の配置である。
　それぞれの断面図は、例えば、図1におけるA-A断面図の一部を表す。また、以下においては、3層の場合を主に説明するが、2層の場合についても同様の実装が可能である。また、1つのペルチェ素子 14 に対する受光画素の個数、ペルチェ素子におけるトランジスタ数、これらの個数の比率、層の厚さの比率等は、環境や使途に応じて適宜適切に決定することができる。
　本開示においては、ペルチェ素子 14 に入力する信号の入力、及び、ペルチェ素子 14 の配置に主に着目して説明をすることに留意されたい。すなわち、これら以外の構成については、他の態様についても矛盾が起こらない範囲において適合しうる任意の構成を用いることができる。
　(第4実施形態)
　図5は、一実施形態に係る固体撮像装置 1 のそれぞれの半導体層の限定されない構成を模式的に示す断面図である。第1層 30 に形成される画素アレイ 10 は、2次元のアレイ状に配置された受光画素を備える。受光画素のそれぞれは、絶縁膜 304 により隔離され、オンチップレンズ(以下、OCL 300 と記載する)と、フィルタ 302 と、光電変換領域 306 と、を備える。
　なお、それぞれの端子の接合や、配線等の接続については、適宜図示されない適切な部材が用いられることに留意されたい。また、例えば、光電変換領域 306 に対する第1導電体型領域 344 又は第2導電体型領域 346 の大きさ、配置、個数等は、説明のためにわかりやすく示しているものであり、大小関係、位置関係等は、図の大小関係、位置関係等によって限定されるものではない。
　OCL 300 は、例えば、第1層 30 の基板の上面に受光画素ごと、又は、別の例として、複数の受光画素ごとに備えられる集光レンズである。OCL 300 は、それぞれの画素における光電変換領域 306 に高い効率で光を集光するように備えられる。
　フィルタ 302 は、それぞれの受光画素において受光する光の周波数帯域を制限し、又は、光の偏光状態等を制限するフィルタである。フィルタ 302 は、例えば、RGBのそれぞれの帯域の光を適切に通過させるカラーフィルタであってもよい。尤も、これに限定されるものではなく、フィルタ 302 は、用途に応じて種々の透過、吸収性能を有するものであってもよい。
　絶縁膜 304 は、それぞれの受光画素を分離する膜である。絶縁膜 304 は、基本的に絶縁体で形成されているが、隣接する光電変換領域 306 同士においてキャリアを通過させない構成であればよく、その一部に導体が使用されていてもよい。絶縁膜 304 は、例えば、光電変換領域 306 と接する領域において金属薄膜によりコーティングされ、向かってきた光を光電変換領域 306 へと反射して光電変換の効率を高くしたり、また、内部に金属薄膜を形成したりすることも可能である。
　光電変換領域 306 は、それぞれの受光画素において入射した光をアナログ信号に変換する領域である。光電変換領域 306 は、OCL 300 により集光され、フィルタ 302 により透過された光を電流等のアナログ信号に変換して出力する。
　光電変換領域 306 が出力した信号は、配線 310 等により形成される画素回路により適切に処理され、接合部 312 及び接合部 320 を介して、第2層 32 へと伝播される。
　絶縁層 308 は、光電変換領域 306 、配線 310 及び接合部 312 を電気的な接続が必要な箇所以外において互いに絶縁するための絶縁領域である。
　配線 310 は、信号を伝播し、又は、信号処理を実行する回路を形成する配線である。配線 310 は、例えば、導体又は半導体により形成される。配線 310 を介して、光電変換領域 306 が出力したアナログ信号は、接合部 312 へと伝播される。
　なお、配線 310 によって、光電変換領域 306 が出力したアナログ信号がデジタル信号に変換されて接合部 312 から出力されてもよいし、接合部 312 を介して伝播したアナログ信号が第2層 32 においてデジタル信号に変換されてもよい。
　光電変換領域 306 で光電変換により取得された信号は、接合部 320 を介して第2層 32 の論理回路 12 へと伝播される。論理回路 12 は、例えば、絶縁層 322 と、配線 324 により形成される。論理回路 12 は、接合部 320 から取得した信号に対して論理演算をして、適切に固体撮像装置 1 の内部の他の構成要素、又は、固体撮像装置 1 の外部へと出力する。
　取得した信号がアナログ信号である場合には、論理回路 12 は、このアナログ信号を論理回路 12 に備えられるADCによりデジタル信号に変換して各種論理演算を実行することができる。
　第2層 32 と第3層 34 は、接合部 326 及び接合部 340 を介して電気的に接続される。第2層 32 は、この論理回路 12 とは別の経路としての配線 324 、接合部 326 及び接合部 340 を介して第1層 30 からの出力を第3層 34 へと伝播することもできる。
　第3層 34 は、絶縁膜 342 と、第1導電体型領域 344 と、第2導電体型領域 346 と、電極 348 と、絶縁膜 350 と、を備える。ペルチェ素子 14 は、第1導電体型領域 344 と、第2導電体型領域 346 と、電極 348 と、により接続される経路により形成される。
　第1導電体型領域 344 は、例えば、n型の導電領域であり、この場合、第2導電体型領域 346 は、p型の導電領域である。また、第1導電体型領域 344 は、p型の導電領域であってもよく、この場合、第2導電体型領域 346 は、n型の導電領域である。なお、第3層 34 において、第1導電体型領域 344 、第2導電体型領域 346 等の構成の他の領域は、第1層 30 及び第2層 32 と同様に、絶縁膜により絶縁されている態様であってもよい。
　絶縁膜 342 及び絶縁膜 350 は、例えば、セラミックスにより形成される。ペルチェ素子 14 に流す電流の方向により、ペルチェ素子 14 は、第2層 32 からの熱を吸収し、図面下方へと放熱する。ペルチェ素子 14 の吸放熱の温度調整は、ペルチェ素子 14 に流す電流の大きさにより制御される。
　ペルチェ素子 14 に適切な電流を流すことで、第2層 32 及び第1層 30 から吸熱され、それぞれの素子の温度を制御することができる。ペルチェ素子 14 は、配線 310 、接合部 312 、接合部 320 、配線 324 、接合部 326 及び接合部 340 を介して、受光素子における温度特性を有する信号に基づいた電流を流すことで、適切な温度の制御をすることができる。すなわち、ペルチェ素子 14 は、自らの温度制御の影響を考慮したフィードバックを第1層 30 及び第2層 32 から入力されることで、リアルタイムに適切な温度制御を実現することができる。
　図5の構成においては、ペルチェ素子 14 は、第2層 32 を介して第1層 30 から温度特性を有する信号を取得することで、適切な温度制御を実現することができる。
　特に、第2層 32 と第3層 34 とは、導電体又は半導体の配線同士が接合部 326 及び接合部 340 という金属電極により接合して接続され、ペルチェ素子 14 は、この接合によって電気的に接続される配線を介して、第1層 30 からの温度特性を有するに基づいた電流を流すことができる。
　第1層 30 から出力される温度特性を有する信号は、例えば、受光画素における暗電流に係る信号である。一般的に、光電変換領域からの暗電流は、温度が高いほど大きくなる。このため、受光画素からの暗電流の出力に基づいた電流をペルチェ素子 14 に流すことで、第1層 30 の温度に対する精度の高い温度制御をすることが可能となる。
　ペルチェ素子 14 は、受光画素から出力される暗電流に係る信号、例えば、暗電流を増幅させた電流を、第2層 32 を経由して電気的に接続される第1層 30 から取得する。第1層 30 、第2層 32 又は第3層 34 のいずれかにおいて、暗電流を適切な電流値に制御してペルチェ素子 14 に流すことで、適切な温度制御を実現することが可能となる。
　以上のように、本実施形態によれば、第1層 30 に形成された受光画素から出力される暗電流に係る電流を第2層 32 を介して第3層 34 に形成されたペルチェ素子 14 に入力することで第1層 30 についての適切な温度制御をすることが可能となる。
　上記においては、映像信号等を取得する一般的な撮像素子について示したが、フォトンカウンティングカメラ等の撮像素子、例えば、APDやSPADを受光素子として有する撮像素子についても同様の構成とすることができる。APDやSPADの素子に対する温度制御をする場合には、例えば、暗計数率(DCR)を取得し、この信号に基づいた電流をペルチェ素子 14 に入力することで、同様の効果を得ることができる。
　第1層 30 、特に、受光素子からのフィードバックを取得することで、ペルチェ素子 14 は、単純に装置を冷却するだけにとどまらず、受光素子及び画素回路の温度が不安定にならないように温度の制御をすることができる。この結果、固体撮像装置 1 は、出力される信号の信号雑音比(SNR)をより安定させるといったことも可能となる。
　(第5実施形態)
　図6は、一実施形態に係る固体撮像装置 1 のそれぞれの半導体層の限定されない構成を模式的に示す断面図である。固体撮像装置 1 は、第3層 34 の下面に接するように、さらに第4層 36 を備えてもよい。この第4層 36 は、ペルチェ素子 14 の放熱の効率を向上するために配置される層である。
　第4層 36 は、例えば、水冷機構を有する層であってもよい。水冷機構を備える場合、第4層 36 は、適切な吸熱層と、冷媒が通過する経路と、を有する。吸熱層は、ペルチェ素子 14 の放熱箇所と直接的に又は間接的に接するように配置され、冷媒によりペルチェ素子 14 から放熱された熱を吸収して適切な温度管理を実現する。
　また、第4層 36 は、水冷に限定されず他の冷媒、例えば、ガス、油等の他の媒体による冷却を実現する機構を備えることができる。
　さらに、第4層 36 は、空冷機構を有する層であってもよい。空冷機構を備える場合、第4層 36 は、空冷の媒体となるガスと放熱領域との接する面積が大きくなるように、Al、Cuといった熱伝導率が高い材料により空気と触れる範囲が広くなるように設計されていてもよい。例えば、一般的な空冷モジュールと同様に複数の板状の材料が互いに面同士が接触しないように、かつ、ペルチェ素子 14 の放熱領域に直接的又は間接的に接触するように配置されてもよい。
　また、熱伝導率が高い材料からの放熱を促進するために、ファンが備えられていてもよい。
　以上のように、固体撮像装置 1 は、ペルチェ素子 14 が配置される第3層 34 に接するように放熱を促進する第4層 36 を備えていてもよい。この構造により、固体撮像装置 1 は、さらに温度制御の精度を向上させることができる。
　(第6実施形態)
　図7は、一実施形態に係る固体撮像装置 1 のそれぞれの半導体層の限定されない構成を模式的に示す断面図である。前述の実施形態においては、第2層 32 と第3層 34 との間の接合部を介して第1層 30 からの信号をペルチェ素子 14 へと出力していたが、第1層 30 と第3層 34 との接続を、第2層 32 を貫通するビアにより実現することもできる。固体撮像装置 1 は、電極 314 と、ビア電極 328 と、接合部 352 と、を備えることができる。
　電極 314 は、第1層 30 と第2層 32 との間を電気的に接続する領域を形成する。接合部 352 は、第2層 32 と第3層 34 との間を電気的に接続する領域を形成する。
　ビア電極 328 は、第2層 32 を貫通するように形成された電極である。ビア電極 328 は、通常のビアホールと同様に形成されたビアホールに、例えば、導体であるCu等を充填することにより形成される。第1層 30 から出力される暗電流等の温度特性を有する信号は、ビア電極 328 を介して、ペルチェ素子 14 へと伝播される。すなわち、ペルチェ素子 14 は、ビア電極 328 を介して第1層 30 から温度特性を有する信号を取得する。
　以上のように、適切に温度特性を有する信号がペルチェ素子 14 へと出力されるのであれば、第2層 32 内の経路及び第2層 32 における接合の手法を問わずに実現することが可能である。
　図5～図7に示す形態においては、一部の領域に属する画素に対してペルチェ素子が備えられている、すなわち、領域ごとに1つのペルチェ素子が備えられているが、これに限定されるものではない。例えば、画素アレイ 10 に属する全ての画素に対して1つのペルチェ素子が備えられてもよい。
　(第7実施形態)
　図8は、一実施形態に係る固体撮像装置 1 のそれぞれの半導体層の限定されない構成を模式的に示す断面図である。前述の各実施形態においては、それぞれの半導体層は、層内に備えられる接合部、又は、ビア電極を介して信号の送受信をしていたが、これに限定されるものではない。
　第2層 32 と、第3層 34 とは、例えば、半導体層の外部においてペルチェ素子 14 へと入力する信号の入出力をしてもよい。図に示すように、第2層 32 と第3層 34 は、それぞれ半導体層の外部に出力するための電極である接続電極 330 と接続電極 354 とを備え、この接続電極 330 と接続電極 354 とを接続導線 356 により電気的に接続することで、温度特性を有する信号の入出力をすることができる。
　接続電極 330 と接続導線 356 、及び、接続電極 354 と接続導線 356 とは、それぞれ、半導体層の外部において、ボンディングにより接続することができる。すなわち、第3層 34 は、第2層 32 と、外部のボンディングにより接続導線 356 を介して電気的に接続される。
　図9は、本実施形態の別の例に係る固体撮像装置 1 のそれぞれの半導体層の限定されない構成を模式的に示す断面図である。この図に示すように、第1層 30 と、第3層 34 とが外部のボンディングにより電気的に接続される形態であってもよい。この場合、温度特性を有する信号は、第2層 32 を介さずに第1層 30 から第3層 34 へと伝播することができる。
　以上のように、半導体層の内部ではなく、半導体層の外部に配置される導線により温度特性を有する信号の入出力がされてもよい。ボンディングにより導線が接続される箇所については、適切にモールディング等の封止処理が施されてもよい。
　なお、図8、図9の形態においては、全ての画素アレイ 10 に属する全ての画素に対して1つのペルチェ素子が備えられているが、これに限定されるものではない。前述した実施形態のように領域ごとにペルチェ素子が備えられていてもよい。この場合、適切に、領域ごとの温度を示す暗電流等を伝播する配線と、ボンディングにより接続する導線を配置することで、領域ごとの温度制御を実現することができる。
　＜3．ペルチェ素子の上面配置＞
　次に、ペルチェ素子を上面、すなわち、図1における図の上側から透視した配置についていくつかの図面を用いて説明する。
　(第8実施形態)
　図10は、一実施形態に係る固体撮像装置 1 の一部の限定されない一例を模式的に示す上面図である。図10～図14においては、固体撮像装置 1 を図1の上側から見た、すなわち、第1層 30 側の上面から見た図を示す。点線で示される領域は、第3層 34 等の第1層 30 とは別の層においてペルチェ素子 14 が配置される領域を示す。
　画素アレイ 10 は、上述したように受光素子を有する受光画素が2次元のアレイ状に配置される。受光画素は、第1画素 100 と、第2画素 102 と、があってもよい。
　第1画素 100 は、画素アレイ 10 において、固体撮像装置 1 が取得する情報に応じた光(場合によっては、可視光帯域以外の電磁波を含む、以下同じ)を取得して、固体撮像装置 1 が取得する情報を形成するための信号を生成する画素である。第1画素 100 は、例えば、可視光帯域の光を受光して、固体撮像装置 1 が取得する画像、映像情報に係る信号を生成する。
　第2画素 102 は、画素アレイ 10 において、固体撮像装置 1 が取得する情報に応じた光を取得して当該情報を形成するための信号を生成するとともに、当該画素内に備えられる受光素子から温度特性を有する信号を取得して出力する。第2画素 102 から出力された信号は、ペルチェ素子 14 へと伝播され、ペルチェ素子 14 において適切な温度制御が実行される。図において、斜線の画素が第2画素 102 を示す。
　ペルチェ素子 14 は、例えば、画素アレイ 10 の分割された領域ごとに備えられる。ペルチェ素子 14 は、この分割された領域ごとに温度制御(例えば、冷却)をすることができる。この温度制御をするために、ペルチェ素子 14 は、当該領域に備えられる第2画素 102 から、温度特性を有する信号を取得する。第2画素 102 は、ペルチェ素子 14 に領域ごとに適切な信号を伝播できるように、それぞれの領域において少なくとも1つが配置される。
　分割された領域は、例えば、矩形領域であってもよく、この場合、ペルチェ素子 14 の形状もこの領域に併せて矩形であってもよい。
　図10に示すように、第2画素 102 は、ペルチェ素子 14 が備えられる領域において、中央付近に1つ配置されてもよい。分割された領域の中央付近は、当該領域における統計的に平均的な温度特性を有する可能性が高い。このため、第2画素 102 がこの中央付近に備えられることで、ペルチェ素子 14 により適切な温度制御をすることが可能となる。
　なお、第2画素 102 は、必ずしも領域ごとの中央付近に配置される必要は無く、図11に限定されない別の一例として示すように、領域の端に配置されてもよい。例えば、画素回路の制限等により領域の中央付近の画素からの温度特性を有する信号の伝播が困難である場合等、適切な場合には、この例のように中央付近ではない位置に第2画素 102 を配置することができる。このような場合であっても、ペルチェ素子 14 は、領域ごとに適切な温度制御を実現することが可能である。
　(第9実施形態)
　上記の実施形態においては、第2画素 102 は、領域ごとに1つが備えられていたが、これに限定されるものではない。例えば、第2画素 102 は、領域ごとに複数備えられていてもよい。
　図12は、一実施形態に係る固体撮像装置 1 の一部の限定されない一例を模式的に示す上面図である。なお、以下の図においては第1画素 100 の描画は、省略する。第2画素 102 は、この図に示すように、ペルチェ素子 14 が備えられる領域ごとに、2個(さらに多くてもよい)が備えられていてもよい。
　領域ごとに離れた位置にある第2画素 102 からの温度特性を有する信号を参照することで、ペルチェ素子 14 は、より精度よく領域ごとの受光素子の温度状況を取得することが可能となる。この結果、ペルチェ素子 14 は、より精度の高い温度制御をすることができる。
　ペルチェ素子 14 は、複数の第2画素 102 から出力される温度特性を有する信号の平均値、メディアン等の統計的なスコアに基づいて、受光画素の温度制御を実現することができる。また、複数の第2画素 102 を領域ごとに備えることで、例えば、温度特性を有する信号としての暗電流等が小さい場合においても、より精度の高い温度制御をすることが可能となる。
　(第10実施形態)
　前述のそれぞれの実施形態において、ペルチェ素子 14 の形状及び当該ペルチェ素子 14 に対応する領域の形状は、矩形であるとしたが、これに限定されるものではない。ペルチェ素子 14 の形状及び当該ペルチェ素子 14 に対応する領域の形状は、他の種々の形状を取り得る。
　図13は、一実施形態に係る固体撮像装置 1 の一部の限定されない一例を模式的に示す上面図である。ペルチェ素子 14 は、例えば、六角形状であり、画素アレイ 10 は、この形状に合わせた領域においてペルチェ素子 14 からの温度制御を受ける形態であってもよい。
　図13においては、それぞれのペルチェ素子 14 に対して2つの第2画素 102 が配置されている、すなわち、それぞれの領域に2つの第2画素 102 が配置されているが、上記と同様にこれに限定されるものではない。例えば、1つの第2画素 102 がそれぞれのペルチェ素子 14 に対して備えられていてもよいし、3つ以上の第2画素 102 がそれぞれのペルチェ素子 14 に対して備えられていてもよい。また、適切に温度特性を有する信号を送信できるのであれば、第2画素 102 は、この領域の中央付近に配置される必要はない。
　このようにペルチェ素子 14 は、種々の形状をとることが可能であり、例えば、レイアウトの面積や形状により適切に受光素子を冷却するように配置することが可能である。
　(第11実施形態)
　前述のそれぞれのペルチェ素子 14 及び第2画素 102 の配置について、より具体的な例を挙げて説明する。図14から図16は、本実施形態に係るペルチェ素子 14 の位置と、限定されない1つの応用例について説明するためのものである。
　ペルチェ素子 14 及び第2画素 102 の配置は、図14のようにすることができる。この配置は、図15に示す測距装置 2 において用いる場合に有用である。
　測距装置 2 は、一実施形態に係る固体撮像装置 1 を用いた測距システムの少なくとも一部を構成する測距装置を模式的に示す図である。測距装置 2 は、固体撮像装置 1 と、発光モジュール 20 と、を備えることができる。
　発光モジュール 20 は、発光素子を有するモジュール(デバイスでもよい)である。測距装置 2 は、発光モジュール 20 が対象に照射した光、例えば、赤外帯域の光が対象で反射され、この反射光を固体撮像装置 1 において受光することにより、飛行時間(ToF)を用いることで対象までの距離を測定する。
　測距装置 2 として固体撮像装置 1 と発光モジュール 20 が備えられる場合、画素アレイ 10 における受光素子の位置と、発光モジュール 20 における発光素子の位置が対応づけられることがある。例えば、発光モジュール 20 における発光画素アレイ内における発光画素の位置と、画素アレイ 10 における受光画素アレイ内の受光素子の位置とは、おおよそ1対多対応(1対1対応、又は、多対1対応若しくは多対多対応を排除するものではない)であってもよい。
　換言すると、画素アレイ 10 における受光素子の受光画素アレイ内における相対位置と、発光モジュール 20 における発光素子の発光画素アレイ内における相対位置とは、対応づけられていてもよい。対応付けをすることで、測距装置 2 は、発光させる画素に対応する位置の受光画素をオンにすることで適切な受光をするとともに、受光素子の低消費電力及び長寿命化等を図ることができる。
　図16は、一例としての発光素子の発光画素アレイ内における発光素子の位置を示す図である。発光素子 200 は、例えば、発光モジュール 20 の発光画素アレイ内において、図に示すように配置される。この配置は、例えば、VCSEL等の発光素子を用いる場合に採用される。
　このような配置の発光素子の場合に、図14に示すようにペルチェ素子 14 を配置することで、発光素子が発光する光を受光する受光画素が属する領域ごとに、ペルチェ素子 14 を配置することが可能となる。このようなペルチェ素子 14 の配置により、1つの発光素子の発光に対する受光画素の温度変化に対して局所的な温度制御をすることができる。
　さらに、図14に示す受光素子の位置に第2画素 102 を配置することができる。この配置は、発光モジュール 20 においてある発光素子を発光する場合に、対応する位置にある画素アレイ 10 における受光素子の位置に第2画素 102 を配置することに基づく。当該発光素子を発光するタイミングで当該第2画素 102 が属する領域の第1画素 100 及び第2画素 102 をオンすることで、測距装置 2 は、適切なToFを取得することができる。
　そして、第2画素 102 における温度特性を有する信号に基づいて、ペルチェ素子 14 が温度制御をすることにより、局所的な温度制御をより正確に実現することが可能となる。特に、画素アレイ 10 と発光モジュール 20 との構成が適切に実現されている場合においては、理想的には第2画素 102 において発光素子 200 から照射された光を受光するため、この画素アレイ 10 における対応する位置における受光画素において、温度特性を有する信号を取得することが望ましい。
　なお、画素アレイ 10 における第2画素 102 の配置は、測距装置 2 の構成により適宜変更することができる。測距装置 2 の構成によっては、発光画素と受光画素が左右対称の位置の関係になったり、上下対称の位置の関係になったり、又は、上下左右対称の位置の関係になったりする。このような場合には、画素アレイ 10 における第2画素 102 の位置をそれぞれの構成に対応して適切に配置する、例えば、左右対称の位置、上下対称の位置、又は、上下左右対称の位置に配置することで、同様の効果を奏することができる。
　このように、測距装置の受光側の装置として、前述した各実施形態に係る装置を用いる場合に、第2画素 102 を適切な位置に配置することで温度が高くなる可能性が高い受光画素からの温度特性を有する信号をペルチェ素子 14 へと出力することが可能となり、より精度の高い温度制御を実現することができる。
　以上のように、ペルチェ素子 14 を画素アレイ 10 における複数画素が属する領域ごとに備えることで、局所的な温度制御をすることが可能となる。このため、画素アレイ 10 全体として温度を制御する場合と比較して、温度が高くなっている受光画素を効率よく冷却することができるとともに、消費電力を削減することが可能となる。
　＜4．温度特性信号出力回路例＞
　温度モニタとして動作する第2画素 102 について、温度特性を有する信号を出力する回路の限定されない例について説明する。
　(第12実施形態)
　図17は、一実施形態に係る第2画素 102 から温度特性を有する信号を出力する回路の限定されない一例を示す図である。以下、Idarkは、暗電流、すなわち、光(光子)を受光していない状態で発光素子 P に流れる電流の値、Ioutは、ペルチェ素子 14 に流れる電流の値とする。
　第1画素 100 と、第2画素 102 とは、出力回路を除いて同じ構成であってもよい。すなわち、図に示される第2画素 102 における画素回路及び発光素子 P は、第1画素 100 と同じ構成を有していてもよい。
　例えば、発光素子 P は、カソード側電源線Vcathodとアノード側電源線Vanodeとの間に接続され、発光素子 P から出力される信号を処理する画素回路は、転送トランジスタを介して浮遊拡散領域に信号を転送する経路を有することができる。また、グローバルシャッタ形式を採用する場合には、それぞれの画素回路にメモリを備えることができる。発光素子 P のアノード側は、これらの要素を含む画素回路に適宜接続される。
　一方で、温度特性を有する信号を出力する回路は、アノードから出力される暗電流Idark又はこの暗電流Idarkにより変動するアノードの電位を適切にペルチェ素子 14 の端子へと出力する。ペルチェ素子 14 の電流端子への出力は、例えば、前述の実施形態における接合部 326 、ビア電極 328 、接続電極 330 、接続電極 316 等を介して実行される。
　温度特性を有する信号を出力する回路は、例えば、図に示すようにカレントミラーを備えることができる。図17においては、n型MOSFETを介した電流シンク型のカレントミラーを接続することで、ペルチェ素子 14 へと温度特性を有する信号を出力する。
　ペルチェ素子 14 は、例えば、正側電源線Vddと、負側電源線Vssと、の間に備えられる。ペルチェ素子 14 の動作特性に応じて、カレントミラーにゲインを掛けてもよい。この場合、例えば、出力電流Iout ＝ カレントミラーのゲインg × 暗電流Idarkとすることができる。
　図においては、電流シンク型であるが、さらにp型MOSFETにより構成されるカレントミラーを介することで、電流ソース型のカレントミラーからペルチェ素子 14 へと温度特性を有する信号を出力することも可能である。また、n型とp型は、任意に入れ替えることが可能であり、電流シンク型又は電流ソース型のいずれにおいても、任意の導電体型で出力回路を構成することができる。
　カレントミラーのゲインを適切に設定することで、第2画素 102 からの暗電流は、ペルチェ素子 14 の温度制御を実現する電流に変換されて、ペルチェ素子 14 に入力され、適切な温度制御を実現することができる。
　このように、固体撮像装置 1 は、限定されない一例として、ペルチェ素子 14 における温度制御をするための信号の出力について、温度モニタとして動作する第2画素 102 からの出力電流を介して実現することができる。
　(第13実施形態)
　図18は、一実施形態に係る第2画素 102 から温度特性を有する信号を出力する回路の限定されない一例を示す図である。この図18に示すように、出力電流Ioutは、ソースフォロア回路(エミッタフォロア回路)を用いて形成することができる。
　図17に示すカレントミラーよりも温度特性を有する信号を出力する回路のインピーダンスの影響を小さくすることが可能であり、画素回路への信号出力、すなわち、画像に及ぼす影響を小さくすることができる。この回路においては、出力電流Iout ＝ V+ / R1とすることができる。抵抗 R1 の値を適切に設定することで、出力電流Ioutをペルチェ素子 14 による温度制御に適した電流値にすることができる。
　また、別の例として、第2画素 102 側において増幅器を備えることも可能である。例えば、出力回路の比較段よりも前段に、増幅器を備え、この増幅器により発光素子 P のアノードの電位を増幅して、比較器に入力することができる。この結果、出力電流Ioutを適切に大きく又は小さく制御することができる。
　なお、上記の実施形態においては発光素子 P は、例えば、フォトダイオードであるが、前述したように光子単位の計測をするSPAD等であってもよく、この場合、暗計数率等を適切に電流値に変換する一般的な出力回路を備えることで、同様の回路構成とすることが可能である。
　複数の第2画素 102 からの出力に基づいてペルチェ素子 14 による温度制御を実現する場合には、複数の第2画素 102 から出力回路を介して取得した信号を並列に、又は、直列に接続することで、電流値を決定することもできる。尤も、これらに限定されず、これらの出力回路からの出力を適切に統計的な処理をする回路を介して、ペルチェ素子 14 への出力としてもよい。
　また、これら図17、図18の構成に限定されることなく、固体撮像装置 1 は、適切に暗電流等による温度特性を有する信号を出力する回路を備えていればよい。
　さらに、前述の各実施形態においては、暗電流等を、温度モニタとして動作する第2画素 102 から出力する例について説明したが、これに限定されるものではない。例えば、第1層 30 又は第2層 32 において、サーミスタを備えて、このサーミスタからの出力信号を、温度特性を有する信号を出力する回路として用いることもできる。もちろん、第2画素 102 内にサーミスタを備えることも可能である。
　サーミスタは、例えば、NTCサーミスタであるが、これに限定されず、PTCサーミスタ又はCTRサーミスタを用いることもできる。PTCサーミスタを用いる場合には、固体撮像装置 1 は、温度特性を有する信号として出力される信号の大小関係を反転する回路を介してペルチェ素子 14 への出力する実装としてもよいし、図17、図18とはペルチェ素子 14 の入出力端子を逆転させることで実装してもよい。
　この他、固体撮像装置 1 は、熱電対、Band Gap Reference(BGR)回路を用いる等、種々の形態で温度特性を有する信号を取得することもできる。
　＜5．イメージセンサの構成例＞
　前述のそれぞれの実施形態を参照し、いくつかの例としてのイメージセンサの構成について説明する。これらは、限定されない例としてあげるものであり、本開示における趣旨を逸脱しない範囲において少なくとも一部を組み合わせたり、少なくとも一部を置換したりすることが可能であるに留意されたい。
　(第14実施形態)
　図19は、一実施形態に係る固体撮像装置 1 の構成の概略の限定されない一例を示すブロック図である。第1層 30 は、第1画素 100 と、第2画素 102 と、を備えることができる。第2層 32 は、読出回路 120 と、出力回路 122 と、を備えることができる。第3層 34 は、ペルチェ素子 14 を備えることができる。
　読出回路 120 は、第1画素 100 及び第2画素 102 から出力される受光した光の強度に基づく信号を読み出して、その後の処理を実行する回路である。
　出力回路 122 は、第2画素 102 から出力される温度特性を有する信号を適切な電流に変換してペルチェ素子 14 へと出力する回路である。
　第1層 30 に備えられる第1画素 100 及び第2画素 102 は、第2層 32 に備えられる読出回路 120 に光電変換により取得された信号を出力する。読出回路 120 は、出力された信号から、例えば、映像情報、画像情報といった固体撮像装置 1 において取得することが望まれている情報を生成する。
　第1層 30 に備えられる第2画素 102 は、例えば、受光をしていないタイミングにおいて取得した暗電流を第2層 32 に備えられる出力回路 122 へと出力する。なお、暗電流を用いない場合には、第2画素 102 は、適切なタイミングで取得した温度特性を有する信号を出力回路 122 へと出力することができる。暗電流以外の場合についても、以下において同様である。
　出力回路 122 は、入力された信号からペルチェ素子 14 における温度制御に適した電流を生成し、この電流を第3層 34 に備えられるペルチェ素子 14 へと出力する。この結果、ペルチェ素子 14 は、入力された電流に基づいた温度制御を実現することができる。
　(第15実施形態)
　図20は、一実施形態に係る固体撮像装置 1 の構成の概略の限定されない一例を示すブロック図である。第1層 30 は、第1画素 100 と、第2画素 102 と、出力回路 122 と、を備えることができる。第2層 32 は、読出回路 120 を備えることができる。第3層 34 は、ペルチェ素子 14 を備えることができる。
　第1層 30 に備えられる第1画素 100 及び第2画素 102 は、第2層 32 に備えられる読出回路 120 に光電変換により取得された信号を出力する。読出回路 120 は、出力された信号から、例えば、映像情報、画像情報といった固体撮像装置 1 において取得することが望まれている情報を生成する。
　第1層 30 に備えられる第2画素 102 は、例えば、受光をしていないタイミングにおいて取得した暗電流を第1層 30 に備えられる出力回路 122 へと出力する。
　出力回路 122 は、入力された信号からペルチェ素子 14 における温度制御に適した電流を生成し、この電流を、例えば、第2層 32 を貫通して形成されているビア電極 328 を介してペルチェ素子 14 へと出力する。この結果、ペルチェ素子 14 は、入力された電流に基づいた温度制御を実現することができる。
　(第16実施形態)
　図21は、一実施形態に係る固体撮像装置 1 の構成の概略の限定されない一例を示すブロック図である。第1層 30 は、第1画素 100 を備えることができる。第2層 32 は、読出回路 120 と、モニタ回路 124 と、出力回路 122 と、を備えることができる。第3層 34 は、ペルチェ素子 14 を備えることができる。
　第1層 30 に備えられる第1画素 100 は、第2層 32 に備えられる読出回路 120 に光電変換により取得された信号を出力する。読出回路 120 は、出力された信号から、例えば、映像情報、画像情報といった固体撮像装置 1 において取得することが望まれている情報を生成する。
　第2層 32 に備えられるモニタ回路 124 は、温度特性を有する信号を生成する。モニタ回路 124 は、例えば、BGR回路やサーミスタを備える回路であってもよい。また、モニタ回路 124 は、第1層 30 と第2層 32 との境界に近い範囲に配置されていてもよい。
　モニタ回路 124 は、生成した温度特性を有する信号を第2層 32 に備えられる出力回路 122 へと出力する。
　出力回路 122 は、入力された信号からペルチェ素子 14 における温度制御に適した電流を生成し、この電流を第3層 34 に備えられるペルチェ素子 14 へと出力する。この結果、ペルチェ素子 14 は、入力された電流に基づいた温度制御を実現することができる。
　(第17実施形態)
　図22は、一実施形態に係る固体撮像装置 1 の構成の概略の限定されない一例を示すブロック図である。第1層 30 は、第1画素 100 と、第2画素 102 と、読出回路 120 と、出力回路 122 と、を備えることができる。第2層 32 は、ペルチェ素子 14 を備えることができる。
　第1層 30 に備えられる第1画素 100 及び第2画素 102 は、第1層 30 に備えられる読出回路 120 に光電変換により取得された信号を出力する。読出回路 120 は、出力された信号から、例えば、映像情報、画像情報といった固体撮像装置 1 において取得することが望まれている情報を生成する。
　第1層 30 に備えられる第2画素 102 は、例えば、受光をしていないタイミングにおいて取得した暗電流を第1層 30 に備えられる出力回路 122 へと出力する。
　出力回路 122 は、入力された信号からペルチェ素子 14 における温度制御に適した電流を生成し、この電流を第2層 32 に備えられるペルチェ素子 14 へと出力する。この結果、ペルチェ素子 14 は、入力された電流に基づいた温度制御を実現することができる。
　(第18実施形態)
　図23は、一実施形態に係る固体撮像装置 1 の構成の概略の限定されない一例を示すブロック図である。第1層 30 は、第1画素 100 と、第2画素 102 と、を備えることができる。第2層 32 は、読出回路 120 と、出力回路 122 と、ペルチェ素子 14 と、を備えることができる。
　第1層 30 に備えられる第1画素 100 及び第2画素 102 は、第2層 32 に備えられる読出回路 120 に光電変換により取得された信号を出力する。読出回路 120 は、出力された信号から、例えば映像情報、画像情報といった固体撮像装置 1 において取得することが望まれている情報を生成する。
　第1層 30 に備えられる第2画素 102 は、例えば、受光をしていないタイミングにおいて取得した暗電流を第2層 32 に備えられる出力回路 122 へと出力する。
　出力回路 122 は、入力された信号からペルチェ素子 14 における温度制御に適した電流を生成し、この電流を第2層 32 に備えられるペルチェ素子 14 へと出力する。この結果、ペルチェ素子 14 は、入力された電流に基づいた温度制御を実現することができる。
　(第19実施形態)
　図24は、一実施形態に係る固体撮像装置 1 の構成の概略の限定されない一例を示すブロック図である。第1層 30 は、第1画素 100 を備えることができる。第2層 32 は、読出回路 120 と、モニタ回路 124 と、出力回路 122 と、ペルチェ素子 14 と、を備えることができる。
　第1層 30 に備えられる第1画素 100 は、第2層 32 に備えられる読出回路 120 に光電変換により取得された信号を出力する。読出回路 120 は、出力された信号から、例えば、映像情報、画像情報といった固体撮像装置 1 において取得することが望まれている情報を生成する。
　第2層 32 に備えられるモニタ回路 124 は、温度特性を有する信号を生成する。モニタ回路 124 は、例えば、BGR回路やサーミスタを備える回路であってもよい。また、モニタ回路 124 は、第1層 30 と第2層 32 との境界に近い範囲に配置されていてもよい。
　モニタ回路 124 は、生成した温度特性を有する信号を第2層 32 に備えられる出力回路 122 へと出力する。
　出力回路 122 は、入力された信号からペルチェ素子 14 における温度制御に適した電流を生成し、この電流を第2層 32 に備えられるペルチェ素子 14 へと出力する。この結果、ペルチェ素子 14 は、入力された電流に基づいた温度制御を実現することができる。
　この他、モニタ回路 124 が第1層 30 に備えられる形態であってもよい。
　以上のように、本開示における種々の実施形態によれば、受光画素及び受光画素に近い領域における温度に適したペルチェ素子 14 による温度制御をすることが可能となる。この回路構成は、一般的なイメージセンサにおける回路について大きなレイアウトの変更等を必要としないため、種々の回路構成に対して適用することができる。
　前述した実施形態は、以下のような形態としてもよい。
　(1)
　画素アレイに2次元のアレイ状に備えられる、受光素子と、
　前記受光素子から出力された信号を処理する、論理回路と、
　前記受光素子から出力される温度特性を有する信号に基づいて、温度を制御する、ペルチェ素子と、
　を備える、固体撮像装置。
　(2)
　前記画素アレイは、第1層に備えられ、
　前記論理回路は、前記第1層に接して配置される第2層に備えられ、
　前記ペルチェ素子は、前記第2層に接して配置される第3層に備えられる、
　(1)に記載の固体撮像装置。
　(3)
　前記ペルチェ素子は、前記第2層を介して前記温度特性を有する信号を取得する、
　(2)に記載の固体撮像装置。
　(4)
　前記第2層と前記第3層とは、金属配線同士を接合して接続され、
　前記ペルチェ素子は、前記接合して接続される金属配線を介して前記温度特性を有する信号を取得する、
　(3)に記載の固体撮像装置。
　(5)
　前記第1層と前記第3層は、前記第2層を貫通するビア電極により電気的に接続され、
　前記ペルチェ素子は、前記ビア電極を介して前記温度特性を有する信号を取得する、
　(3)に記載の固体撮像装置。
　(6)
　前記第3層は、前記第1層又は前記第2層と、外部のボンディングにより電気的に接続される、
　(2)に記載の固体撮像装置。
　(7)
　前記画素アレイにおいて、
　　前記受光素子を有し、受光をする、第1画素と、
　　前記受光素子を有し、受光及び当該受光素子から前記温度特性を有する信号を出力する、第2画素と、
　を備え、
　前記ペルチェ素子は、前記第2画素から出力される前記温度特性を有する信号に基づいて、温度を制御する、
　(1)から(6)のいずれかに記載の固体撮像装置。
　(8)
　前記ペルチェ素子は、前記画素アレイの分割された領域ごとに備えられ、
　前記第2画素は、前記領域ごとに少なくとも1つ備えられる、
　(7)に記載の固体撮像装置。
　(9)
　前記ペルチェ素子及び前記領域は、矩形である、
　(8)に記載の固体撮像装置。
　(10)
　前記第2画素は、前記領域ごとに、前記領域の中央付近に1つ備えられる、
　(9)に記載の固体撮像装置。
　(11)
　前記ペルチェ素子及び前記領域は、六角形である、
　(8)に記載の固体撮像装置。
　(12)
　前記第2画素は、前記領域ごとに、前記領域の中央付近に少なくとも1つ備えられる、
　(11)に記載の固体撮像装置。
　(13)
　前記温度特性を有する信号は、暗電流に係る信号である、
　(1)から(12)のいずれかに記載の固体撮像装置。
　(14)
　前記温度特性を有する信号は、暗計数率に係る信号である、
　(1)から(12)のいずれかに記載の固体撮像装置。
　(15)
　前記温度特性を有する信号は、サーミスタを介して出力される信号である、
　(1)から(12)のいずれかに記載の固体撮像装置。
　(16)
　受光素子と、
　前記受光素子から出力された信号を処理する、論理回路と、
　前記受光素子から出力される温度特性を有する信号に基づいて、温度を制御する、ペルチェ素子と、
　を備える、電子機器。
　(17)
　前記画素アレイは、第1層に備えられ、
　前記論理回路は、前記第1層に接して配置される第2層に備えられ、
　前記ペルチェ素子は、前記第2層に接して配置される第3層に備えられる、
　(16)に記載の電子機器。
　(18)
　前記ペルチェ素子は、前記第2層を介して前記温度特性を有する信号を取得する、
　(17)に記載の電子機器。
　(19)
　前記第2層と前記第3層とは、金属配線同士を接合して接続され、
　前記ペルチェ素子は、前記接合して接続される金属配線を介して前記温度特性を有する信号を取得する、
　(18)に記載の電子機器。
　(20)
　前記第1層と前記第3層は、前記第2層を貫通するビア電極により電気的に接続され、
　前記ペルチェ素子は、前記ビア電極を介して前記温度特性を有する信号を取得する、
　(18)に記載の電子機器。
　(21)
　前記第3層は、前記第1層又は前記第2層と、外部のボンディングにより電気的に接続される、
　(17)に記載の電子機器。
　(22)
　前記画素アレイにおいて、
　　前記受光素子を有し、受光をする、第1画素と、
　　前記受光素子を有し、受光及び当該受光素子から前記温度特性を有する信号を出力する、第2画素と、
　を備え、
　前記ペルチェ素子は、前記第2画素から出力される前記温度特性を有する信号に基づいて、温度を制御する、
　(16)から(21)のいずれかに記載の電子機器。
　(23)
　前記ペルチェ素子は、前記画素アレイの分割された領域ごとに備えられ、
　前記第2画素は、前記領域ごとに少なくとも1つ備えられる、
　(22)に記載の電子機器。
　(24)
　前記ペルチェ素子及び前記領域は、矩形である、
　(23)に記載の電子機器。
　(25)
　前記第2画素は、前記領域ごとに、前記領域の中央付近に1つ備えられる、
　(24)に記載の電子機器。
　(26)
　前記第2画素は、前記領域ごとに、前記領域の中央付近に少なくとも1つ備えられる、
　(25)に記載の電子機器。
　(27)
　前記温度特性を有する信号は、暗電流に係る信号である、
　(16)から(24)のいずれかに記載の電子機器。
　(28)
　前記温度特性を有する信号は、暗計数率に係る信号である、
　(16)から(24)のいずれかに記載の電子機器。
　(29)
　前記温度特性を有する信号は、サーミスタを介して出力される信号である、
　(16)から(24)のいずれかに記載の電子機器。
　(30)
　対象に光を照射する、発光モジュール、
　をさらに備え、
　前記ペルチェ素子は、前記発光モジュールにおけるそれぞれの発光素子が照射する光を受光する位置ごとに備えられる、
　(16)から(27)のいずれかに記載の電子機器。
　(31)
　前記受光素子は、画素アレイに2次元のアレイ状に配置され、
　前記第2画素は、前記ペルチェ素子に対して、前記発光モジュールにおけるそれぞれの発光素子の位置に対応した位置に配置される、
　(22)を引用する(30)に記載の電子機器。
　本開示の態様は、前述した実施形態に限定されるものではなく、想到しうる種々の変形も含むものであり、本開示の効果も前述の内容に限定されるものではない。各実施形態における構成要素は、適切に組み合わされて適用されてもよい。すなわち、特許請求の範囲に規定された内容及びその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。
　1: 固体撮像装置、
　 10: 画素アレイ、
　  100: 第1画素、
　  102: 第2画素、
　   P: 発光素子、
　   R0、R1: 抵抗、
　 12: 論理回路、
　  120: 読出回路、
　  122: 出力回路、
　  124: モニタ回路、
　 14: ペルチェ素子、
　 30: 第1層、
　  300: OCL、
　  302: フィルタ、
　  304: 絶縁膜、
　  306: 光電変換領域、
　  308: 絶縁層、
　  310: 配線、
　  312: 接合部、
　  314: 電極、
　  316: 接続電極、
　 32: 第2層、
　  320: 接合部、
　  322: 絶縁層、
　  324: 配線、
　  326: 接合部、
　  328: ビア電極、
　  330: 接続電極、
　 34: 第3層、
　  340: 接合部、
　  342: 絶縁膜、
　  344: 第1導電体型領域、
　  346: 第2導電体型領域、
　  348: 電極、
　  350: 絶縁膜、
　  352: 接合部、
　  354: 接続電極、
　  356: 接続導線、
　 36: 第4層、
　2: 測距装置、
　 20: 発光モジュール、
　  200: 発光素子

Claims (18)

  1. 　画素アレイに2次元のアレイ状に備えられる、受光素子と、
    　前記受光素子から出力された信号を処理する、論理回路と、
    　前記受光素子から出力される温度特性を有する信号に基づいて、温度を制御する、ペルチェ素子と、
    　を備える、固体撮像装置。
  2. 　前記画素アレイは、第1層に備えられ、
    　前記論理回路は、前記第1層に接して配置される第2層に備えられ、
    　前記ペルチェ素子は、前記第2層に接して配置される第3層に備えられる、
    　請求項1に記載の固体撮像装置。
  3. 　前記ペルチェ素子は、前記第2層を介して前記温度特性を有する信号を取得する、
    　請求項2に記載の固体撮像装置。
  4. 　前記第2層と前記第3層とは、金属配線同士を接合して接続され、
    　前記ペルチェ素子は、前記接合して接続される金属配線を介して前記温度特性を有する信号を取得する、
    　請求項3に記載の固体撮像装置。
  5. 　前記第1層と前記第3層は、前記第2層を貫通するビア電極により電気的に接続され、
    　前記ペルチェ素子は、前記ビア電極を介して前記温度特性を有する信号を取得する、
    　請求項3に記載の固体撮像装置。
  6. 　前記第3層は、前記第1層又は前記第2層と、外部のボンディングにより電気的に接続される、
    　請求項2に記載の固体撮像装置。
  7. 　前記画素アレイにおいて、
    　　前記受光素子を有し、受光をする、第1画素と、
    　　前記受光素子を有し、受光及び当該受光素子から前記温度特性を有する信号を出力する、第2画素と、
    　を備え、
    　前記ペルチェ素子は、前記第2画素から出力される前記温度特性を有する信号に基づいて、温度を制御する、
    　請求項1に記載の固体撮像装置。
  8. 　前記ペルチェ素子は、前記画素アレイの分割された領域ごとに備えられ、
    　前記第2画素は、前記領域ごとに少なくとも1つ備えられる、
    　請求項7に記載の固体撮像装置。
  9. 　前記ペルチェ素子及び前記領域は、矩形である、
    　請求項8に記載の固体撮像装置。
  10. 　前記第2画素は、前記領域ごとに、前記領域の中央付近に1つ備えられる、
    　請求項9に記載の固体撮像装置。
  11. 　前記ペルチェ素子及び前記領域は、六角形である、
    　請求項8に記載の固体撮像装置。
  12. 　前記第2画素は、前記領域ごとに、前記領域の中央付近に少なくとも1つ備えられる、
    　請求項11に記載の固体撮像装置。
  13. 　前記温度特性を有する信号は、暗電流に係る信号である、
    　請求項1に記載の固体撮像装置。
  14. 　前記温度特性を有する信号は、暗計数率に係る信号である、
    　請求項1に記載の固体撮像装置。
  15. 　前記温度特性を有する信号は、サーミスタを介して出力される信号である、
    　請求項1に記載の固体撮像装置。
  16. 　受光素子と、
    　前記受光素子から出力された信号を処理する、論理回路と、
    　前記受光素子から出力される温度特性を有する信号に基づいて、温度を制御する、ペルチェ素子と、
    　を備える、電子機器。
  17. 　対象に光を照射する、発光モジュール、
    　をさらに備え、
    　前記ペルチェ素子は、前記発光モジュールにおけるそれぞれの発光素子が照射する光を受光する位置ごとに備えられる、
    　請求項16に記載の電子機器。
  18. 　前記受光素子は、画素アレイに2次元のアレイ状に配置され、
    　前記画素アレイは、
    　　前記受光素子を有し、受光をする、第1画素と、
    　　前記受光素子を有し、受光及び当該受光素子から前記温度特性を有する信号を出力する、第2画素と、
    　を備え、
    　前記第2画素は、前記ペルチェ素子に対して、前記発光モジュールにおけるそれぞれの発光素子の位置に対応した位置に配置される、
    　請求項17に記載の電子機器。
PCT/JP2025/016787 2024-05-15 2025-05-08 固体撮像装置及び電子機器 Pending WO2025239256A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024079572 2024-05-15
JP2024-079572 2024-05-15

Publications (1)

Publication Number Publication Date
WO2025239256A1 true WO2025239256A1 (ja) 2025-11-20

Family

ID=97720206

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/016787 Pending WO2025239256A1 (ja) 2024-05-15 2025-05-08 固体撮像装置及び電子機器

Country Status (1)

Country Link
WO (1) WO2025239256A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60220965A (ja) * 1984-04-17 1985-11-05 Konishiroku Photo Ind Co Ltd 固体撮像装置
JP2009098134A (ja) * 2007-09-25 2009-05-07 Fujifilm Corp 画像検出器及び画像撮影システム
JP2010093749A (ja) * 2008-10-10 2010-04-22 Sony Corp 固体撮像素子、処理装置および光通信システム
JP2010093746A (ja) * 2008-10-10 2010-04-22 Sony Corp 固体撮像素子及び信号処理システム
JP2011097294A (ja) * 2009-10-28 2011-05-12 Olympus Corp 撮像装置および撮像装置の製造方法
JP2016134688A (ja) * 2015-01-16 2016-07-25 ローム株式会社 画像補正装置、撮像装置、及び、補正テーブル作成方法
WO2018142555A1 (ja) * 2017-02-03 2018-08-09 株式会社日立国際電気 撮像装置
JP2018160858A (ja) * 2017-03-23 2018-10-11 池上通信機株式会社 撮像装置
WO2019078291A1 (ja) * 2017-10-20 2019-04-25 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2021044771A1 (ja) * 2019-09-06 2021-03-11 パナソニックＩｐマネジメント株式会社 撮像装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60220965A (ja) * 1984-04-17 1985-11-05 Konishiroku Photo Ind Co Ltd 固体撮像装置
JP2009098134A (ja) * 2007-09-25 2009-05-07 Fujifilm Corp 画像検出器及び画像撮影システム
JP2010093749A (ja) * 2008-10-10 2010-04-22 Sony Corp 固体撮像素子、処理装置および光通信システム
JP2010093746A (ja) * 2008-10-10 2010-04-22 Sony Corp 固体撮像素子及び信号処理システム
JP2011097294A (ja) * 2009-10-28 2011-05-12 Olympus Corp 撮像装置および撮像装置の製造方法
JP2016134688A (ja) * 2015-01-16 2016-07-25 ローム株式会社 画像補正装置、撮像装置、及び、補正テーブル作成方法
WO2018142555A1 (ja) * 2017-02-03 2018-08-09 株式会社日立国際電気 撮像装置
JP2018160858A (ja) * 2017-03-23 2018-10-11 池上通信機株式会社 撮像装置
WO2019078291A1 (ja) * 2017-10-20 2019-04-25 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2021044771A1 (ja) * 2019-09-06 2021-03-11 パナソニックＩｐマネジメント株式会社 撮像装置

Similar Documents

Publication Publication Date Title
JP4379295B2 (ja) 半導体イメージセンサー・モジュール及びその製造方法
US10312275B2 (en) Single-photon avalanche diode image sensor with photon counting and time-of-flight detection capabilities
US9450009B2 (en) Solid-state imaging device and camera system
US20240363651A1 (en) Solid-state imaging device, electronic device, and distance measurement system
WO2020044817A1 (ja) 光源装置、検出方法、センシングモジュール
WO2021131833A1 (ja) センサ装置
US8212887B2 (en) Solid-state image pickup device with optical communication unit and cooling unit
WO2025239256A1 (ja) 固体撮像装置及び電子機器
US11355547B2 (en) Image sensor, image sensor arrangement and computed tomography apparatus including the same
JP5010203B2 (ja) 発光装置
WO2021132006A1 (ja) センサ装置
JP2013201568A (ja) 撮像モジュール
US20240429253A1 (en) Semiconductor apparatus and electronic device
KR102513524B1 (ko) 카메라의 방열구조
US12557404B2 (en) Module assembly for detection of X-ray radiation
JP6666027B2 (ja) 半導体装置および撮像装置
JP2674563B2 (ja) 固体撮像装置
JPH06216402A (ja) 放射線検出器
JP3121424B2 (ja) 半導体光検出装置
JP5919789B2 (ja) 赤外線撮像装置
JP4424014B2 (ja) 熱電素子内蔵の半導体装置
JP7703409B2 (ja) 光検出装置
US12035060B2 (en) Stacked image sensor
JP7496541B2 (ja) 光検出器
JP2026013285A (ja) 電子部品および機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25803505

Country of ref document: EP

Kind code of ref document: A1