WO2025215943A1 - 撮像装置および撮像方法 - Google Patents

撮像装置および撮像方法

Info

Publication number
WO2025215943A1
WO2025215943A1 PCT/JP2025/004985 JP2025004985W WO2025215943A1 WO 2025215943 A1 WO2025215943 A1 WO 2025215943A1 JP 2025004985 W JP2025004985 W JP 2025004985W WO 2025215943 A1 WO2025215943 A1 WO 2025215943A1
Authority
WO
WIPO (PCT)
Prior art keywords
buffer
column
conversion
control unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/004985
Other languages
English (en)
French (fr)
Inventor
俊明 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2025215943A1 publication Critical patent/WO2025215943A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Definitions

  • This technology relates to an imaging device and an imaging method. More specifically, this technology relates to an imaging device and an imaging method in which a buffer is used to input a reference signal that is referenced in AD (Analog to Digital) conversion.
  • AD Analog to Digital
  • An imaging device may be provided with an AD conversion circuit to AD-convert and output pixel signals read from pixels.
  • an AD conversion circuit to AD-convert and output pixel signals read from pixels.
  • a technology has been disclosed that selectively controls whether the AD conversion circuit executes or stops AD conversion processing on pixel signals that are subsequently read out, based on the results of a brightness/dark determination of the light received by a unit pixel (see, for example, Patent Document 1).
  • a comparator is used to compare the pixel signal with a reference signal to AD-convert the pixel signal.
  • a buffer may be used for each column to input the reference signal to the comparator, in order to suppress kickback to the reference signal when the comparator output is inverted.
  • This technology was developed in light of these circumstances, and aims to make it possible to select whether the buffer operates or does not operate, while suppressing any increase in imbalance in the output of the buffer used to input the reference signal to the comparator.
  • This technology has been developed to solve the above-mentioned problems, and its first aspect is an imaging device that includes a pixel array section in which pixels are arranged in a matrix in the row and column directions, an AD conversion section that performs AD (Analog to Digital) conversion of pixel signals read from the pixels for each column based on the results of comparing the pixel signals with a reference signal, a buffer that inputs the reference signals to the AD conversion section for each column, and a buffer control section that selects whether the buffer operates or does not operate for each column.
  • AD Analog to Digital
  • the buffer control unit may select whether the buffer operates or does not operate for each column based on the load on the buffer. This provides the effect of selectively realizing the operation or non-operation of the buffer while preventing imbalance in the load on the buffer output.
  • the buffer control unit may select the operation or non-operation of the buffer for each column so that the relationship between the driving force of the buffer whose operation is selected and the load on the buffer is maintained constant. This brings about the effect of selectively realizing the operation or non-operation of the buffer while equalizing the load on the buffer output.
  • the buffer control unit may select whether to operate or not operate the buffer based on the selection of whether to perform or stop AD conversion by the AD conversion unit. This brings about the effect of selectively performing or stopping AD conversion while selectively operating or not operating the buffer.
  • the buffer control unit may select the operation of the buffer of the column for which the execution of the AD conversion is selected, and may select the non-operation of the buffer of the column for which the stop of the AD conversion is selected. This provides the effect of selecting the execution of AD conversion and the operation of the buffer while reducing the power consumption of the AD conversion unit and the buffer.
  • connection line may be provided that connects the outputs of the buffers of different columns. This provides the effect of averaging out the variations in buffer output between columns while providing a buffer for each column.
  • the buffer control unit may turn on the buffer without depending on whether the AD conversion unit is performing or stopping AD conversion. This has the effect of equalizing the load on the buffer output while averaging out variations in buffer output from one column to another.
  • the buffer control unit may select whether the buffer is operational or not operational for each block that includes a plurality of the columns. This brings about the effect that the combination of buffer operation and non-operation selection is set for each block.
  • the buffer control unit may simultaneously select the operation of multiple buffers in at least one of the blocks, regardless of whether the AD conversion unit is performing or stopping AD conversion. This has the effect of equalizing the load on the buffer outputs while averaging out variations in buffer output between columns.
  • the buffer control unit may select the operation of at least one buffer in the block, regardless of whether the AD conversion unit is performing or stopping AD conversion. This has the effect of equalizing the load on the buffer outputs while averaging out variations in buffer output between columns.
  • a switch may be provided for switching the connection of the outputs of the buffers in different columns. This provides the effect of selecting whether to connect or disconnect the outputs of the buffers in different columns.
  • the buffer control unit may disconnect the output of the buffer of the column selected to be inoperative from the output of the buffer of the column adjacent to the column selected to be inoperative via the switch. This provides the effect of selecting whether the buffer is operational or inoperative while suppressing crosstalk between buffers of different columns.
  • the buffer control unit may connect the outputs of the buffers of adjacent columns for which the operation has been selected via the switch. This allows the buffers to be selected for operation or non-operation, while averaging out variations in buffer output from column to column.
  • an AD conversion control unit may be provided that selects whether to perform AD conversion by the AD conversion unit based on the determination result of the illuminance of light incident on the pixel. This has the effect of reducing the power consumption of the AD conversion unit based on the illuminance of light incident on the pixel.
  • the buffer control unit may select whether to operate the buffer or not based on the result of determining the illuminance of light incident on the pixel. This brings about the effect of reducing the power consumption of the buffer based on the illuminance of light incident on the pixel.
  • the buffer control unit may select the operation of the buffer only for columns for which AD conversion by the AD conversion unit has been selected based on the determination result of the illuminance of light incident on the pixel. This has the effect of reducing the power consumption of the AD conversion unit and buffer based on the illuminance of light incident on the pixel.
  • the buffer control unit may select buffer operation for all columns included in a block that groups together multiple columns when the number of columns for which the buffer operation has been selected is less than n (n is a positive integer). This improves the uniformity of the buffer output load.
  • the buffer control unit may additionally select the operation of the buffer in a column for which the AD conversion by the AD conversion unit has been stopped based on the determination result of the illuminance of light incident on the pixel. This has the effect of improving the uniformity of the load on the buffer output.
  • the second aspect is an imaging method in which, based on the comparison result between a reference signal and pixel signals read out from pixels arranged in a matrix in the row and column directions, a buffer that inputs the reference signal to an AD converter that performs AD (Analog to Digital) conversion for each column is selected to operate or not operate for each column, and the pixel signal is AD converted based on the comparison result between the reference signal input via the buffer whose operation is selected.
  • AD Analog to Digital
  • the buffer may be operated or not operated based on the selection of whether to perform or stop AD conversion by the AD conversion unit, and the pixel signal may be AD converted based on the comparison result between the reference signal input via the buffer whose operation has been selected and the pixel signal. This brings about the effect of selectively performing or stopping AD conversion while selectively operating or not operating the buffer.
  • FIG. 1 is a block diagram illustrating an example of the configuration of an imaging apparatus according to a first embodiment.
  • 1 is a block diagram illustrating an example of the configuration of a solid-state imaging device according to a first embodiment.
  • FIG. 2 is a diagram illustrating an example of a circuit configuration of a pixel provided in the solid-state imaging device according to the first embodiment. 2 is a block diagram showing an example of the configuration of each column of the solid-state imaging device according to the first embodiment;
  • FIG. FIG. 10 is a block diagram illustrating a configuration example of an AD conversion unit and a ramp source follower unit according to a second embodiment.
  • FIG. 10 is a block diagram showing a first operation example of an AD conversion unit and a ramp source follower unit according to a second embodiment.
  • FIG. 10 is a flowchart showing a first operation example of the ramp source follower unit according to the second embodiment
  • FIG. 11 is a block diagram showing a second operation example of the AD conversion unit and the ramp source follower unit according to the second embodiment.
  • 10 is a flowchart illustrating a second operation example of the ramp source follower unit according to the second embodiment.
  • FIG. 10 is a block diagram illustrating a configuration example of an AD conversion unit and a ramp source follower unit according to a third embodiment.
  • FIG. 11 is a block diagram illustrating an example of the operation of an AD conversion unit and a ramp source follower unit according to a third embodiment.
  • FIG. 10 is a block diagram illustrating a configuration example of an AD conversion unit and a ramp source follower unit according to a fourth embodiment.
  • FIG. 10 is a flowchart showing a first operation example of the ramp source follower unit according to the second embodiment
  • FIG. 11 is a block diagram showing a second operation example of the AD conversion unit and the ramp source follow
  • FIG. 13 is a block diagram illustrating an example of the operation of an AD conversion unit and a ramp source follower unit according to a fourth embodiment.
  • FIG. 13 is a block diagram illustrating an example configuration of an AD conversion unit and a ramp source follower unit according to a fifth embodiment.
  • FIG. 13 is a block diagram illustrating an example of the operation of an AD conversion unit and a ramp source follower unit according to a fifth embodiment.
  • FIG. 13 is a perspective view showing an example of a stack of layers in a solid-state imaging device according to a sixth embodiment.
  • 1 is a block diagram illustrating a schematic configuration example of a vehicle control system.
  • FIG. 2 is an explanatory diagram showing an example of an installation position of an imaging unit.
  • First embodiment an example in which operation or non-operation of a buffer that inputs a reference signal to an AD conversion unit that performs AD conversion on a column-by-column basis based on a comparison result between a pixel signal and a reference signal is selected for each column
  • Second embodiment an example in which connection lines are provided to connect the outputs of buffers in different columns, and operation or non-operation of the buffer is selected for each column in units of a block grouping a plurality of columns based on the selection of whether to perform or stop AD conversion
  • Third embodiment an example in which a connection line is provided to connect the outputs of buffers in different columns, and the operation or non-operation of a buffer that inputs a reference signal to an AD conversion unit for each column is selected for each column independently of the selection of whether to perform or stop AD conversion
  • Fourth embodiment an example in which the output of a buffer is separated for each column, and whether or not a buffer that inputs a reference signal to an AD conversion unit for each column is operated is selected for each column based on the selection of whether to perform or stop AD conversion
  • FIG. 1 is a block diagram showing an example of the configuration of an imaging apparatus according to the first embodiment.
  • the imaging device 100 includes an optical system 101, a solid-state imaging device 102, an imaging control unit 103, an image processing unit 104, a memory unit 105, a display unit 106, and an operation unit 107.
  • the imaging control unit 103, the image processing unit 104, the memory unit 105, the display unit 106, and the operation unit 107 are connected to one another via a bus 108.
  • the imaging device 100 may be used as a standalone device, or may be incorporated into a mobile terminal such as a smartphone, an authentication device, a monitoring device, a vehicle, or a drone.
  • the optical system 101 allows light from a subject to be incident on the solid-state imaging device 102, and forms an optical image on the light-receiving surface of the solid-state imaging device 102.
  • the optical system 101 may include, for example, a focus lens, a zoom lens, and an aperture.
  • the optical system 101 may also include multiple lenses, such as a wide-angle lens, a standard lens, and a telephoto lens.
  • the solid-state imaging device 102 converts the optical image formed on the light-receiving surface into an electrical signal for each pixel, digitizes the electrical signal, and outputs it. Single-slope AD conversion can be used to digitize the electrical signal.
  • the solid-state imaging device 102 may support CDS (Correlated Double Sampling) readout or DDS readout. Each pixel may have a single photodiode, or multiple photodiodes with different sensitivities.
  • the solid-state imaging device 102 is, for example, a CMOS (Complementary Metal Oxide Semiconductor) image sensor.
  • the CMOS image sensor may be a back-illuminated image sensor or a front-illuminated image sensor.
  • the solid-state imaging device 102 may also be a LOFIC image sensor.
  • the imaging control unit 103 controls imaging by the solid-state imaging device 102 based on commands from the operation unit 107. At this time, the imaging control unit 103 can control the exposure time, exposure amount, imaging timing, etc. of the solid-state imaging device 102.
  • the image processing unit 104 performs image processing based on the output from the solid-state imaging device 102.
  • Image processing includes, for example, gamma correction, white balance processing, sharpness processing, and tone conversion processing.
  • the image processing unit 104 may also include a processor that executes processing based on software.
  • the storage unit 105 stores images captured by the solid-state imaging device 102, as well as imaging parameters of the solid-state imaging device 102.
  • the storage unit 105 can also store programs that operate the imaging device 100 based on software.
  • the storage unit 105 may include ROM (Read Only Memory), RAM (Random Access Memory), and a memory card.
  • the display unit 106 displays captured images and various information that supports the capture operation.
  • the display unit 106 may be a liquid crystal display or an organic EL (Electro Luminescence) display.
  • the operation unit 107 provides a user interface for operating the imaging device 100.
  • the operation unit 107 may include, for example, buttons, dials, and switches provided on the imaging device 100.
  • the operation unit 107 may also be configured as a touch panel together with the display unit 106.
  • FIG. 2 is a block diagram showing an example configuration of a solid-state imaging device according to the first embodiment.
  • the solid-state imaging device 102 includes a pixel array section 111, a vertical scanning circuit 112, a column readout circuit 113, a column signal processing section 114, a horizontal scanning circuit 115, and a control circuit 116.
  • the pixel array section 111 comprises a plurality of pixels PX.
  • the pixels PX are arranged in a matrix along the row direction (also called the horizontal direction) and the column direction (also called the vertical direction).
  • Each pixel PX can form a source follower with the column readout circuit 113 when reading out a signal.
  • Each pixel PX is connected to a horizontal drive line HSL for each row, and to a vertical signal line VSL for each column.
  • the horizontal drive line HSL drives each pixel PX for each row when reading out a signal from each pixel PX.
  • the vertical signal line VSL transmits the pixel signals read out from the pixels PX to the column signal processing section 114 for each column.
  • Each pixel PX may be a single pixel, a four-pixel shared pixel, or an eight-pixel shared pixel.
  • the pixels PX may also be arranged in a Bayer array or a quad-Bayer array.
  • the light received by each pixel PX may be visible light, near-infrared light (NIR: Near InfraRed), short-wave infrared light (SWIR: Short Wavelength InfraRed), ultraviolet light, or X-rays.
  • NIR Near InfraRed
  • SWIR Short Wavelength InfraRed
  • the vertical scanning circuit 112 scans the pixels PX to be read in the column direction.
  • the vertical scanning circuit 112 may also include a vertical register.
  • the vertical scanning circuit 112 can drive each pixel PX row by row via the horizontal drive line HSL.
  • the column readout circuit 113 When reading out a signal from each pixel PX, the column readout circuit 113 can form a source follower with each pixel PX. At this time, the column readout circuit 113 can change the potential of the vertical signal line VSL for each column based on the charge held in each pixel PX.
  • the column signal processing unit 114 processes signals transmitted in the column direction from each pixel PX. For example, the column signal processing unit 114 can perform correlated double sampling (CDS) processing based on the signals transmitted in the column direction from each pixel PX. The column signal processing unit 114 can also perform AD (Analog to Digital) conversion processing based on the signals transmitted in the column direction from each pixel PX, and output the image signal Gout.
  • the column signal processing unit 114 includes a ramp source follower unit 114A and a column ADC unit 114B.
  • the ramp source follower unit 114A inputs the reference signal REF to the column ADC unit 114B for each column based on the source follower of the reference signal REF. In this case, the ramp source follower unit 114A can configure a ramp source follower for each column.
  • the column ADC unit 114B can perform AD conversion processing in parallel for each column. At this time, the column ADC unit 114B can perform AD conversion for each column based on the results of comparing the pixel signal read from the pixel PX with the reference signal REF input via the ramp source follower unit 114A.
  • the horizontal scanning circuit 115 scans the pixels PX to be read in the row direction.
  • the horizontal scanning circuit 115 may also be configured to include a horizontal register.
  • the control circuit 116 controls the vertical scanning circuit 112, column readout circuit 113, column signal processing unit 114, and horizontal scanning circuit 115.
  • the control circuit 116 can control the scanning timing in the column direction, the scanning timing in the row direction, the operation timing of the column readout circuit 113, and the processing timing of the column signal processing unit 114.
  • the control circuit 116 can coordinate the vertical scanning circuit 112, column readout circuit 113, column signal processing unit 114, and horizontal scanning circuit 115 so that the accumulation operation, shutter operation, and read operation are performed for each row in each frame.
  • FIG. 3 is a block diagram showing an example of the circuit configuration of a pixel provided in a solid-state imaging device according to the first embodiment.
  • pixel PX includes a photodiode PD, a transfer transistor 122, a reset transistor 123, an amplification transistor 124, a selection transistor 125, and a floating diffusion FD.
  • MOS Metal Oxide Semiconductor
  • the amplification transistor 124 and selection transistor 125 are connected in series.
  • the cathode of the photodiode PD is connected to the floating diffusion FD via the transfer transistor 122.
  • the floating diffusion FD is connected to the power supply VDD via the reset transistor 123.
  • the power supply VDD is connected to the vertical signal line VSL via the series circuit of the amplification transistor 124 and selection transistor 125.
  • the gate of the amplification transistor 124 is connected to the floating diffusion FD.
  • a transfer signal TGL is applied to the gate of the transfer transistor 122.
  • a reset signal RST is applied to the gate of the reset transistor 123.
  • a selection signal SEL is applied to the gate of the selection transistor 125.
  • the transfer signal TGL, reset signal RST, and selection signal SEL can be transmitted to each pixel PX via the horizontal drive line HSL in Figure 2.
  • the transfer transistor 122 When the transfer transistor 122 is turned on, the charge accumulated in the photodiode PD is transferred to the floating diffusion FD.
  • the selection transistor 125 When the selection transistor 125 is turned on, the source potential of the amplification transistor 124 changes depending on the potential of the floating diffusion FD. The source potential of the amplification transistor 124 is then applied to the vertical signal line VSL via the selection transistor 125 and transmitted via the vertical signal line VSL.
  • the reset transistor 123 When the reset transistor 123 is turned on, the charge accumulated in the floating diffusion FD is discharged.
  • FIG. 4 is a block diagram showing an example configuration of a signal readout unit according to the first embodiment. Note that while the diagram shows two columns of vertical signal lines VSL1 and VSL2, the same can be applied to cases where there are more vertical signal lines.
  • the solid-state imaging device 102 further includes a reference signal generation unit 131, a buffer control unit 132, an auto-zero control unit 133, an AD conversion control unit 134, and flag holding units FG1 and FG2 in addition to the configuration in FIG. 2.
  • Pixels PX1 and PX2 are connected to the vertical signal lines VSL1 and VSL2, respectively.
  • the amplification transistors 124 of the pixels PX1 and PX2 are connected to the vertical signal lines VSL1 and VSL2 via the selection transistors 125, respectively.
  • the column readout circuit 113 includes current sources LM1 and LM2.
  • Current sources LM1 and LM2 are provided for each column.
  • Each current source LM1 and LM2 is connected to a vertical signal line VSL1 or VSL2, respectively.
  • each current source LM1 or LM2 can form a source follower with each pixel PX1 or PX2 via the vertical signal line VSL1 or VSL2, respectively.
  • Each current source LM1 or LM2 may be a MOS transistor.
  • the reference signal generation unit 131 generates the reference signal REF.
  • the reference signal REF can include a ramp wave and a reference signal.
  • the ramp wave included in the reference signal REF can be used for single-slope AD conversion.
  • the reference signal included in the reference signal REF can be used to determine the illuminance of light incident on each pixel PX. In this case, the reference signal included in the reference signal REF can provide a threshold value that indicates whether the illuminance of light incident on each pixel PX is low or high.
  • the reference signal REF can be shared by all columns.
  • the reference signal REF is input to the column ADC unit 114B via the ramp source follower unit 114A.
  • the ramp source follower unit 114A includes buffers RB1 and RB2 for each column.
  • Each buffer RB1 and RB2 is connected between the reference signal generation unit 131 and each comparator CM1 and CM2.
  • each buffer RB1 and RB2 causes the potential of the reference signal REF input to the column ADC unit 114B to follow the potential of the reference signal REF output from the reference signal generation unit 131 for each column, making these potentials approximately equal.
  • each buffer RB1 and RB2 can suppress kickback to the reference signal REF when each comparator CM1 and CM2 is inverted.
  • the buffer control unit 132 selects whether each buffer RB1, RB2 is operational or inoperative for each column. At this time, the buffer control unit 132 inputs a buffer selection signal SCB to each buffer RB1, RB2, and can switch between activation and deactivation of each buffer RB1, RB2.
  • the buffer control unit 132 can select whether to operate or not operate each of the buffers RB1 and RB2 for each column based on the load on each of the buffers RB1 and RB2. Alternatively, the buffer control unit 132 can select whether to operate or not operate each of the buffers RB1 and RB2 for each column so that the relationship between the driving force of the buffers RB1 and RB2 selected for operation and the load on the buffers RB1 and RB2 is kept constant.
  • the buffer control unit 132 can select whether to operate or not operate each of the buffers RB1 and RB2 independently of whether the column ADC unit 114B is performing or stopping AD conversion for each column. Alternatively, the buffer control unit 132 can select whether to operate or not operate each of the buffers RB1 and RB2 in coordination with whether the column ADC unit 114B is performing or stopping AD conversion for each column.
  • the buffer control unit 132 may select the operation of buffers RB1 and RB2 of a column for which AD conversion by the column ADC unit 114B has been selected, and may select the non-operation of buffers RB1 and RB2 of a column for which AD conversion by the column ADC unit 114B has been stopped.
  • the buffer control unit 132 may simultaneously select the operation of multiple buffers RB1 and RB2, regardless of whether AD conversion by the column ADC unit 114B is being performed or stopped.
  • the buffer control unit 132 may simultaneously select the operation of buffers RB1 and RB2 of all columns, regardless of whether AD conversion by the column ADC unit 114B is being performed or stopped.
  • the column ADC unit 114B has comparators CM1 and CM2 and counters CN1 and CN2 for each column.
  • the column ADC unit 114B can set a determination period and an AD conversion period for each horizontal scanning period.
  • a reference signal can be set for the reference signal REF.
  • a ramp wave can be set for the reference signal REF.
  • Comparators CM1 and CM2 are provided for each column. Comparator CM1 compares the pixel signal transmitted via vertical signal line VSL1 with the reference signal REF output via buffer RB1. Comparator CM2 compares the pixel signal transmitted via vertical signal line VSL2 with the reference signal REF output via buffer RB2.
  • An auto-zero signal AZ is also input to each comparator CM1, CM2.
  • the auto-zero signal AZ activates auto-zero operation during the auto-zero period.
  • a DC-blocking capacitor CA1 is connected to the non-inverting input terminal of comparator CM1, and a DC-blocking capacitor CB1 is connected to the inverting input terminal.
  • a DC-blocking capacitor CA2 is connected to the non-inverting input terminal of comparator CM2, and a DC-blocking capacitor CB2 is connected to the inverting input terminal.
  • each DC-blocking capacitor CA1, CB1 In auto-zero operation, the charge stored in each DC-blocking capacitor CA1, CB1 is controlled so that the non-inverting input and inverting input of comparator CM1 are balanced. In auto-zero operation, the charge stored in each DC-blocking capacitor CA2, CB2 is controlled so that the non-inverting input and inverting input of comparator CM2 are balanced.
  • the auto-zero control unit 133 outputs an auto-zero signal AZ to each comparator CM1, CM2, and controls the auto-zero operation of each comparator CM1, CM2.
  • the auto-zero signal AZ can be shared by all columns.
  • the AD conversion control unit 134 selects whether to perform or stop AD conversion by the column ADC unit 114B for each column based on the results of determining the illuminance of light incident on each pixel PX. At this time, the AD conversion control unit 134 inputs an AD conversion selection signal SCA to each comparator CM1, CM2, and can individually switch between activating and deactivating each comparator CM1, CM2.
  • the AD conversion control unit 134 can refer to the flags F1 and F2 stored in the flag storage units FG1 and FG2 to obtain the determination result of the illuminance of light incident on each pixel PX.
  • the AD conversion control unit 134 can select to stop AD conversion by the column ADC unit 114B for that column.
  • the AD conversion control unit 134 can select to perform AD conversion by the column ADC unit 114B for that column. This allows the AD conversion control unit 134 to select whether to perform AD conversion by the column ADC unit 114B based on the determination result of the illuminance of light incident on each pixel PX, thereby achieving digitization of pixel signals while reducing power consumption.
  • Each counter CN1, CN2 performs a counting operation for each column until the level of the pixel signal read out from each pixel PX matches the level of the ramp wave of the reference signal REF, and holds the digital values D1, D2 of the pixel signal read out from each pixel PX for each column. At this time, the pixel signals read out from each pixel PX can be digitized for each row in each comparator CM1, CM2. The digital values D1, D2 held in each counter CN1, CN2 can then be updated for each row.
  • each comparator CM1, CM2 during the AD conversion period provided in each horizontal scanning period, the pixel signal read out from each pixel PX is compared with the ramp wave contained in the reference signal REF for each column. Then, based on the comparison results in each comparator CM1, CM2 during that AD conversion period, the digital values D1, D2 of the pixel signal read out from each pixel PX are held in each counter CN1, CN2.
  • Each flag holding unit FG1, FG2 holds a flag F1, F2 for each column, which indicates the illuminance of light incident on each pixel PX.
  • Each flag F1, F2 can indicate whether the light incident on each pixel PX is low or high illuminance. In this case, the illuminance of light incident on each pixel PX can be determined for each row by each comparator CM1, CM2.
  • the values of the flags F1, F2 held in each flag holding unit FG1, FG2 can be updated for each row.
  • each comparator CM1, CM2 during a determination period provided in each horizontal scanning period, the pixel signal read from each pixel PX is compared with the reference signal included in the reference signal REF for each column. Then, based on the comparison results in each comparator CM1, CM2 during that determination period, flags F1, F2 corresponding to the determination results of the illuminance of light incident on each pixel PX are held in the respective flag holding units FG1, FG2.
  • connection lines are provided to connect the outputs of the buffers of different columns, and the operation or non-operation of the buffer is selected for each column in units of a block that groups together multiple columns, based on the selection of whether to perform or stop AD conversion.
  • FIG. 5 is a block diagram showing an example configuration of an AD conversion unit and ramp source follower unit according to the second embodiment. While the diagram shows vertical signal lines VSL1 to VSL8 for eight columns, the same applies to cases where there are more vertical signal lines. Also, the diagram shows an excerpt of a portion of the configuration shown in FIG. 4.
  • this solid-state imaging device has buffer control units 132A and 132B instead of the buffer control unit 132 of the first embodiment described above. Furthermore, this solid-state imaging device has a connection line 201 added to the solid-state imaging device of the first embodiment described above. The rest of the configuration of the solid-state imaging device of the second embodiment is the same as the configuration of the solid-state imaging device of the first embodiment described above.
  • Pixels PX are connected to each of the vertical signal lines VSL1 to VSL8 for each column.
  • the amplification transistor 124 of each pixel PX is connected to each of the vertical signal lines VSL1 to VSL8 via the selection transistor 125.
  • the ramp source follower unit 114A includes buffers RB1 to RB8 for each column.
  • a reference signal REF generated by the reference signal generation unit 131 is input to each of the buffers RB1 to RB8.
  • the outputs of each of the buffers RB1 to RB8 are connected via connection lines 201.
  • the buffers RB1 to RB8 are unitized into blocks that group together multiple columns. For example, buffers RB1 to RB4 may belong to block BK1, and buffers RB5 to RB8 may belong to block BK2. Note that while the same figure shows an example in which four buffers belong to each of the blocks BK1 and BK2, a different number of buffers may also belong to each of the blocks BK1 and BK2. Furthermore, the number of buffers belonging to each of the blocks BK1 and BK2 may differ from each other.
  • Comparators CM1 to CM8 are provided for each column, corresponding to each buffer RB1 to RB8. Each comparator CM1 to CM8 compares the pixel signal transmitted via each vertical signal line VSL1 to VSL8 with the reference signal REF output via each buffer RB1 to RB8.
  • Flag holding units FG1 to FG8 are provided for each column, corresponding to each comparator CM1 to CM8.
  • the flag holding units FG1 to FG8 hold flags F1 to F8 related to the illuminance of light incident on each pixel PX for each column.
  • the buffer control unit 132A selects the operation or non-operation of each of the buffers RB1 to RB4 belonging to block BK1 for each column. At this time, the buffer control unit 132A inputs a buffer selection signal SCB1 to each of the buffers RB1 to RB4, and can switch between activation and deactivation of each of the buffers RB1 to RB4.
  • the buffer control unit 132B selects the operation or non-operation of each of the buffers RB5 to RB8 belonging to block BK2 for each column. At this time, the buffer control unit 132B inputs a buffer selection signal SCB2 to each of the buffers RB5 to RB8, and can switch between activation and deactivation of each of the buffers RB5 to RB8.
  • each buffer control unit 132A, 132B can perform selection operations independently of each other. Furthermore, the buffer control unit 132A may select whether to operate or not operate buffers RB1 to RB4 for each column based on the selection of whether to perform or stop AD conversion by the column ADC unit 114B. Furthermore, the buffer control unit 132B may select whether to operate or not operate buffers RB5 to RB8 for each column based on the selection of whether to perform or stop AD conversion by the column ADC unit 114B.
  • the buffer control unit 132A may simultaneously select the operation of multiple buffers RB1 to RB4 in block BK1, regardless of whether AD conversion by the column ADC unit 114B is being performed or stopped.
  • the buffer control unit 132A may simultaneously select the operation of buffers RB1 to RB4 in all columns of block BK1, regardless of whether AD conversion by the column ADC unit 114B is being performed or stopped.
  • the buffer control unit 132A may select the operation of buffers RB1 to RB4 in the column for which AD conversion by the column ADC unit 114B is selected, and select the non-operation of buffers RB1 to RB4 in the column for which AD conversion by the column ADC unit 114B is selected to be stopped.
  • the buffer control unit 132B may simultaneously select the operation of multiple buffers RB5 to RB8 in block BK2, regardless of whether AD conversion by the column ADC unit 114B is being performed or stopped. Alternatively, the buffer control unit 132B may simultaneously select the operation of buffers RB5 to RB8 in all columns of block BK2, regardless of whether AD conversion by the column ADC unit 114B is being performed or stopped. Alternatively, the buffer control unit 132B may select the operation of buffers RB5 to RB8 in the column for which AD conversion by the column ADC unit 114B is selected, and may select the non-operation of buffers RB5 to RB8 in the column for which AD conversion by the column ADC unit 114B is selected to be stopped.
  • FIG. 6 is a block diagram showing a first example of operation of the AD conversion unit and ramp source follower unit according to the second embodiment.
  • gray hatching indicates activation of buffers RB1 to RB8 and comparators CM1 to CM8, while white hatching indicates deactivation of buffers RB1 to RB8 and comparators CM1 to CM8.
  • flag F2 indicates that the illuminance of light incident on each pixel PX is high
  • flags F1, F3, and F4 indicate that the illuminance of light incident on each pixel PX is low.
  • comparator CM2 is activated based on the value of each flag F2, and comparators CM1, CM3, and CM4 are deactivated based on the values of flags F1, F3, and F4.
  • buffer control unit 132A selects the operation of buffer RB2 corresponding to the column of activated comparator CM2.
  • flags F6 and F8 indicate that the illuminance of light incident on each pixel PX is high
  • flags F5 and F7 indicate that the illuminance of light incident on each pixel PX is low.
  • comparators CM6 and CM8 are activated based on the values of flags F6 and F8, and comparators CM5 and CM7 are deactivated based on the flag values F5 and F7.
  • buffer control unit 132B selects the operation of buffers RB6 and RB8 corresponding to the columns of activated comparators CM6 and CM8.
  • the number of buffers for which operation is selected may decrease.
  • the load on the buffer for which operation is selected increases, dulling the ramp wave of the reference signal REF output through the buffer, which may result in a decrease in AD conversion accuracy.
  • each buffer control unit 132A, 132B determines whether the number of buffers operating in all columns is equal to or greater than n (n is a positive integer). n can be set to 3, for example. If the number of buffers operating in all columns is less than n, each buffer control unit 132A, 132B selects the operation of all buffers in a certain block. For example, the buffer control unit 132A can select the operation of all buffers RB1 to RB4 in block BK1.
  • Figure 7 is a flowchart showing a first example of operation of the ramp source follower unit according to the second embodiment.
  • each comparator CM1 to CM8 determines the illuminance of light incident on each pixel PX, and stores flags F1 to F8 corresponding to the determination results in flag holding units FG1 to FG8, respectively (S101). Then, based on the determination results of the illuminance of light incident on each pixel PX, the AD conversion control unit 134 selects, for each column, whether to perform or stop AD conversion by the column ADC unit 114B.
  • each buffer control unit 132A, 132B selects the operation of buffers RB1 to RB8 for only the column for which AD conversion has been selected (S102).
  • each buffer control unit 132A, 132B determines whether the number of buffers operating in all columns is n or greater (S103). If the number of buffers operating in all columns is n or greater, the column ADC unit 114B performs AD conversion only on the columns selected for AD conversion (S104).
  • each buffer control unit 132A, 132B selects the operation of all buffers in a certain block (S105) and returns the process to S103.
  • FIG. 8 is a block diagram showing a second example of operation of the AD conversion unit and ramp source follower unit according to the second embodiment.
  • gray hatching indicates activation of buffers RB1 to RB8 and comparators CM1 to CM8, while white hatching indicates deactivation of buffers RB1 to RB8 and comparators CM1 to CM8.
  • flag F2 indicates that the illuminance of light incident on each pixel PX is high
  • flags F1, F3, and F4 indicate that the illuminance of light incident on each pixel PX is low.
  • comparator CM2 is activated based on the value of each flag F2, and comparators CM1, CM3, and CM4 are deactivated based on the values of flags F1, F3, and F4.
  • buffer control unit 132A selects the operation of buffer RB2 corresponding to the column of activated comparator CM2.
  • the buffer control unit 132A determines whether the number of buffers operating in block BK1 is greater than or equal to m (m is a positive integer). m can be set to 3, for example. If the number of buffers operating in block BK1 is less than m, the buffer control unit 132A selects an additional buffer in block BK1 for operation. For example, the buffer control unit 132A can select an additional buffer RB1 in block BK1 for operation.
  • flags F6 and F8 indicate that the illuminance of light incident on each pixel PX is high
  • flags F5 and F7 indicate that the illuminance of light incident on each pixel PX is low.
  • comparators CM6 and CM8 are activated based on the values of flags F6 and F8, and comparators CM5 and CM7 are deactivated based on the flag values F5 and F7.
  • buffer control unit 132B selects the operation of buffers RB6 and RB8 corresponding to the columns of activated comparators CM6 and CM8.
  • the buffer control unit 132B determines whether the number of buffers operating in block BK2 is m or greater. If the number of buffers operating in block BK2 is less than m, the buffer control unit 132B selects an additional buffer in block BK2 for operation. For example, the buffer control unit 132B can select an additional buffer RB5 in block BK2 for operation.
  • Figure 9 is a flowchart showing a second example of operation of the ramp source follower unit according to the second embodiment.
  • each comparator CM1 to CM8 determines the illuminance of light incident on each pixel PX, and stores flags F1 to F8 corresponding to the determination results in flag holding units FG1 to FG8, respectively (S201). Then, based on the determination results of the illuminance of light incident on each pixel PX, the AD conversion control unit 134 selects, for each column, whether to perform or stop AD conversion by the column ADC unit 114B.
  • each buffer control unit 132A, 132B selects the operation of buffers RB1 to RB8 for only the column for which AD conversion has been selected (S202).
  • each buffer control unit 132A, 132B determines whether the number of buffers operating in one block is m or more (S203). If the number of buffers operating in one block is m or more, the column ADC unit 114B performs A/D conversion only on the columns for which A/D conversion has been selected (S204).
  • each buffer control unit 132A, 132B selects an additional buffer for operation in the column where AD conversion is stopped (S205), and returns processing to S203.
  • connection lines 201 are provided that connect the outputs of buffers RB1 to RB8 of different columns. This makes it possible to provide buffers RB1 to RB8 for each column, while averaging out the variations in the output of buffers RB1 to RB8 for each column, thereby reducing the noise generated in each buffer RB1 to RB8.
  • the variations between columns include fixed components in which the output of each buffer RB1 to RB8 differs for each column due to variations in the threshold voltage of the transistors in each buffer RB1 to RB8, and random components in which the output of each buffer RB1 to RB8 fluctuates over time due to random noise that occurs independently for each column.
  • the operation or non-operation of buffers RB1 to RB8 is selected for each column in units of blocks BK1 and BK2, which group together multiple columns. This allows the combination of operation or non-operation selection of buffers RB1 to RB8 to be set in units of blocks BK1 and BK2, thereby improving the uniformity of the output load of buffers RB1 to RB8 while reducing the power consumption of the ramp source follower unit 114A.
  • connection lines 201 are provided to connect the outputs of buffers RB1 to RB8 in different columns, and operation or non-operation of buffers RB1 to RB8 is selected for each column in units of blocks BK1 and BK2.
  • connection lines 201 are provided to connect the outputs of buffers RB1 to RB4 in different columns, and operation or non-operation of buffers RB1 to RB4 is selected for each column independently of whether AD conversion is performed or stopped.
  • FIG. 10 is a block diagram showing an example configuration of an AD conversion unit and ramp source follower unit according to the third embodiment. While the diagram shows four columns of vertical signal lines VSL1 to VSL4, the same applies to cases where there are more vertical signal lines. Also, the diagram shows only a portion of the configuration shown in FIG. 4.
  • this solid-state imaging device is the same as the solid-state imaging device of the first embodiment described above, with the addition of a connection line 201.
  • the other configuration of the solid-state imaging device of the third embodiment is the same as the configuration of the solid-state imaging device of the first embodiment described above.
  • Pixels PX are connected to each of the vertical signal lines VSL1 to VSL4 for each column.
  • the amplification transistor 124 of each pixel PX is connected to each of the vertical signal lines VSL1 to VSL4 via the selection transistor 125.
  • the ramp source follower unit 114A has buffers RB1 to RB4 for each column.
  • a reference signal REF generated by the reference signal generation unit 131 is input to each of the buffers RB1 to RB4.
  • the outputs of each of the buffers RB1 to RB4 are connected via connection lines 201.
  • Comparators CM1 to CM4 are provided for each column, corresponding to each buffer RB1 to RB4. Each comparator CM1 to CM4 compares the pixel signal transmitted via each vertical signal line VSL1 to VSL4 with the reference signal REF output via each buffer RB1 to RB4. At this time, the reference signals REF output via each buffer RB1 to RB4 are averaged via connection line 201.
  • the buffer control unit 132 selects whether buffers RB1 to RB4 operate or not for each column, independently of whether AD conversion is performed or stopped by the column ADC unit 114B. For example, the buffer control unit 132 can simultaneously select the operation of buffers RB1 to RB4 for all columns, regardless of whether AD conversion is performed or stopped by the column ADC unit 114B. In this case, if AD conversion by the column ADC unit 114B is selected for at least one column, the buffer control unit 132 can simultaneously select the operation of buffers RB1 to RB4 for all columns.
  • FIG. 11 is a block diagram showing an example of the operation of the AD conversion unit and ramp source follower unit according to the third embodiment.
  • gray hatching indicates activation of buffers RB1 to RB4 and comparators CM1 to CM4
  • white hatching indicates deactivation of buffers RB1 to RB4 and comparators CM1 to CM4.
  • comparator CM2 is activated and comparators CM1, CM3, and CM4 are deactivated based on the results of determining the illuminance of light incident on each pixel PX.
  • the buffer control unit 132 simultaneously selects the operation of buffers RB1 to RB4 for all columns, even if comparators CM1, CM3, and CM4 for some columns are deactivated.
  • connection lines 201 are provided that connect the outputs of buffers RB1 to RB4 of different columns, and the operation or non-operation of buffers RB1 to RB4 is selected for each column independently of the selection of whether to perform or stop AD conversion. This makes it possible to equalize the load on the outputs of buffers RB1 to RB4 while averaging out the variations in the outputs of buffers RB1 to RB4 for each column, and also reduces the power consumption of the column ADC unit 114B according to the illuminance of light incident on each pixel PX.
  • a connection line 201 is provided to connect the outputs of buffers RB1 to RB4 of different columns, and operation or non-operation of buffers RB1 to RB4 is selected for each column independently of whether AD conversion is performed or stopped.
  • the outputs of buffers RB1 to RB4 are separated for each column, and operation or non-operation of buffers RB1 to RB4 is selected for each column based on whether AD conversion is performed or stopped.
  • FIG. 12 is a block diagram showing an example configuration of an AD conversion unit and ramp source follower unit according to the fourth embodiment. While the diagram shows four columns of vertical signal lines VSL1 to VSL4, the same can be applied to cases where there are more vertical signal lines. Also, the diagram shows only a portion of the configuration shown in FIG. 4.
  • this solid-state imaging device has the connection line 201 removed from the solid-state imaging device of the third embodiment described above. At this time, the outputs of buffers RB1 to RB4 are separated for each column.
  • the rest of the configuration of the solid-state imaging device of the fourth embodiment is the same as the configuration of the solid-state imaging device of the third embodiment described above.
  • FIG. 13 is a block diagram showing an example of the operation of the AD conversion unit and ramp source follower unit according to the fourth embodiment.
  • gray hatching indicates activation of buffers RB1 to RB4 and comparators CM1 to CM4
  • white hatching indicates deactivation of buffers RB1 to RB4 and comparators CM1 to CM4.
  • comparator CM2 is activated and comparators CM1, CM3, and CM4 are deactivated based on the results of determining the illuminance of light incident on each pixel PX.
  • the buffer control unit 132 can select the operation or non-operation of each of buffers RB1 to RB4 in coordination with the execution or stop of AD conversion for each column by the column ADC unit 114B.
  • the buffer control unit 132 can select the operation of buffer RB2 based on the activation of comparator CM2, and can select the non-operation of buffers RB1, RB3, and RB4 based on the deactivation of comparators CM1, CM3, and CM4.
  • the outputs of buffers RB1 to RB4 are separated for each column, and the operation or non-operation of buffers RB1 to RB4 is selected for each column based on the selection of whether to perform or stop AD conversion.
  • This makes it possible to suppress imbalances in the load on each buffer RB1 to RB4, regardless of the ratio of operation or non-operation of each buffer RB1 to RB4 for each column. Therefore, it is possible to suppress deviations in the AD conversion characteristics for each column, while also achieving low power consumption in the lamp source follower unit 114A and the column ADC unit 114B in accordance with the illuminance of light incident on each pixel PX.
  • the outputs of buffers RB1 to RB4 are separated for each column, and the operation or non-operation of buffers RB1 to RB4 is selected for each column based on the selection of whether to perform or stop AD conversion.
  • switches are provided to switch the connection of the outputs of buffers RB1 to RB8 of different columns, and the operation or non-operation of buffers RB1 to RB8 is selected for each column based on the selection of whether to perform or stop AD conversion.
  • FIG. 14 is a block diagram showing an example configuration of an AD conversion unit and ramp source follower unit according to the fifth embodiment. While the diagram shows eight columns of vertical signal lines VSL1 to VSL8, the same applies to cases where there are more vertical signal lines. Also, the diagram shows only a portion of the configuration shown in FIG. 4.
  • this solid-state imaging device has switches SW1 to SW7 added to the solid-state imaging device of the fourth embodiment described above.
  • the rest of the configuration of the solid-state imaging device of the fifth embodiment is the same as the configuration of the solid-state imaging device of the fourth embodiment described above.
  • Each switch SW1 to SW7 switches the connection of the outputs of buffers RB1 to RB8 in different columns.
  • switch SW1 is connected between the outputs of buffers RB1 and RB2.
  • Switch SW2 is connected between the outputs of buffers RB2 and RB3.
  • Switch SW3 is connected between the outputs of buffers RB3 and RB4.
  • Switch SW4 is connected between the outputs of buffers RB4 and RB5.
  • Switch SW5 is connected between the outputs of buffers RB5 and RB6.
  • Switch SW6 is connected between the outputs of buffers RB6 and RB7.
  • Switch SW7 is connected between the outputs of buffers RB7 and RB8.
  • Each switch SW1 to SW7 is individually turned on and off based on the switching signal SCW.
  • the buffer control unit 132 can select whether to operate or not operate each of the buffers RB1 to RB8 based on whether the column ADC unit 114B is performing or stopping AD conversion for each column. For example, the buffer control unit 132 may select to operate buffers RB1 to RB8 of a column for which AD conversion by the column ADC unit 114B is selected to be performed, and may select to not operate buffers RB1 to RB8 of a column for which AD conversion by the column ADC unit 114B is selected to be stopped.
  • the buffer control unit 132 can also individually control the on/off of each switch SW1 to SW7 based on whether the column ADC unit 114B is performing or stopping AD conversion for each column. For example, the buffer control unit 132 can disconnect the outputs of buffers RB1 to RB8 of a column selected to be inactive from the outputs of buffers RB1 to RB8 of a column adjacent to the column selected to be inactive. The buffer control unit 132 can also connect the outputs of buffers RB1 to RB8 of adjacent columns selected to be active.
  • FIG. 15 is a block diagram showing an example of the operation of the AD conversion unit and ramp source follower unit according to the fifth embodiment.
  • gray hatching indicates activation of buffers RB1 to RB8 and comparators CM1 to CM8, while white outlines indicate deactivation of buffers RB1 to RB8 and comparators CM1 to CM8.
  • comparators CM2, CM5 to CM7 are activated and comparators CM1, CM3, CM4, and CM8 are deactivated based on the results of determining the illuminance of light incident on each pixel PX.
  • the buffer control unit 132 can select the operation or non-operation of each buffer RB1 to RB8 in coordination with the execution or stop of AD conversion for each column by the column ADC unit 114B.
  • the buffer control unit 132 can select the operation of buffers RB2, RB5 to RB7 based on the activation of comparators CM2, CM5 to CM7, and can select the non-operation of buffers RB1, RB3, RB4, and RB8 based on the deactivation of comparators CM1, CM3, CM4, and CM8.
  • the buffer control unit 132 can also turn off switches SW1 to SW4 and SW7 to disconnect the outputs of buffers RB1, RB3, RB4 and RB8 of a column selected for non-operation from the outputs of buffers RB2, RB5 and RB7 of columns adjacent to that column.
  • the buffer control unit 132 can also turn on switches SW5 and SW6 to connect the outputs of buffers RB5 to RB7 of adjacent columns selected for operation.
  • switches SW1 to SW7 are provided to switch the connection of the outputs of buffers RB1 to RB8 in different columns, and the operation or non-operation of buffers RB1 to RB8 is selected for each column based on the selection of whether to perform or stop AD conversion, and switches SW1 to SW7 are switched.
  • This makes it possible to suppress crosstalk between buffers RB1 to RB8 in different columns, average out the variations in the outputs of buffers RB1 to RB8 for each column, and reduce the power consumption of the lamp source follower unit 114A and column ADC unit 114B according to the illuminance of light incident on each pixel PX.
  • Figure 16 is a perspective view showing an example of the stacking of a pixel array unit according to the sixth embodiment.
  • the solid-state imaging device includes semiconductor chips 921 and 922.
  • Semiconductor chip 922 is stacked on semiconductor chip 921.
  • a pixel array section 923 is formed in the semiconductor chip 922.
  • pixels 931 are arranged in a matrix in the row and column directions.
  • Pad electrodes 932 and via electrodes 933 are formed around the periphery of the pixel array section 923.
  • the via electrodes 933 pass through the semiconductor chip 922 and can electrically connect the semiconductor chips 921 and 922 to each other.
  • a peripheral circuit 924 is formed on the semiconductor chip 921.
  • a column readout circuit 925, a column ADC 926, a communication interface 927, a control circuit 928, and a ramp source follower unit 929 are formed in the peripheral circuit 924.
  • the column readout circuit 925, the column ADC 926, and the ramp source follower unit 929 may be formed so as to correspond to positions on both sides of the pixel array unit 923 in the column direction.
  • the ramp source follower unit 929 may be provided with any of the configurations described in the first to fifth embodiments above.
  • the control circuit 928 may be provided with a buffer control unit 132 and an AD conversion control unit 134.
  • the semiconductor chips 921 and 922 may be directly bonded. Hybrid bonding can be used to directly bond the semiconductor chips 921 and 922. In this case, the semiconductor chips 921 and 922 may be electrically connected based on a Cu-Cu connection.
  • the material of the semiconductor substrate used for the semiconductor chips 921 and 922 may be Si, InGaAs, or InP.
  • the semiconductor chip 922 on which the pixel array section 923 is formed is stacked on the semiconductor chip 921 on which the peripheral circuit 924 is formed. This makes it possible to increase the sensitivity of the solid-state imaging device while suppressing an increase in the mounting area of the semiconductor chip on which the solid-state imaging device is formed.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body, such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, or a robot.
  • Figure 17 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes multiple electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • the functional configuration of the integrated control unit 12050 also includes a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (interface) 12053.
  • the drivetrain control unit 12010 controls the operation of devices related to the vehicle's drivetrain in accordance with various programs.
  • the drivetrain control unit 12010 functions as a control device for a driveforce generating device such as an internal combustion engine or drive motor that generates vehicle driveforce, a driveforce transmission mechanism that transmits driveforce to the wheels, a steering mechanism that adjusts the vehicle's steering angle, and a braking device that generates vehicle braking force.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, backup lamps, brake lamps, turn signals, and fog lamps.
  • radio waves transmitted from a portable device that serves as a key or signals from various switches can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts these radio waves or signal inputs and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the outside vehicle information detection unit 12030 is connected to an imaging unit 12031.
  • the outside vehicle information detection unit 12030 causes the imaging unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, characters on the road surface, etc. based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle. Connected to the in-vehicle information detection unit 12040 is, for example, a driver state detection unit 12041 that detects the driver's state.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's level of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • the microcomputer 12051 can calculate control target values for the driving force generating device, steering mechanism, or braking device based on information inside and outside the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, and output control commands to the drive system control unit 12010.
  • the microcomputer 12051 can perform cooperative control aimed at realizing the functions of an ADAS (Advanced Driver Assistance System), including vehicle collision avoidance or impact mitigation, following driving based on the distance between vehicles, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the vehicle's surroundings acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, thereby enabling cooperative control aimed at autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • the microcomputer 12051 can output control commands to the body system control unit 12020 based on information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the vehicle exterior information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching from high beams to low beams.
  • the audio/video output unit 12052 transmits at least one audio and/or video output signal to an output device capable of visually or audibly notifying vehicle occupants or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are shown as examples of output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • Figure 18 shows an example of the installation location of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, on the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle cabin of the vehicle 12100.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the top of the windshield inside the vehicle cabin mainly capture images of the front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided on the side mirrors mainly capture images of the sides of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or back door mainly captures images of the rear of the vehicle 12100.
  • the imaging unit 12105 provided on the top of the windshield inside the vehicle cabin is mainly used to detect leading vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • Imaging range 12111 indicates the imaging range of imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of imaging unit 12104 provided on the rear bumper or back door.
  • At least one of the image capturing units 12101 to 12104 may have a function for acquiring distance information.
  • at least one of the image capturing units 12101 to 12104 may be a stereo camera consisting of multiple image capturing elements, or an image capturing element having pixels for phase difference detection.
  • the microcomputer 12051 can calculate the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100), thereby extracting as a preceding vehicle, in particular, the closest three-dimensional object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or higher). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 can classify and extract three-dimensional object data regarding three-dimensional objects into categories such as motorcycles, standard vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, and use this data for automatic obstacle avoidance. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and a collision is possible, it can provide driving assistance to avoid a collision by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by performing forced deceleration or evasive steering via the drivetrain control unit 12010.
  • At least one of the image capturing units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize pedestrians by determining whether or not a pedestrian is present in the images captured by the image capturing units 12101 to 12104. Such pedestrian recognition is performed, for example, by extracting feature points in the images captured by the image capturing units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points that indicate the outline of an object to determine whether or not the object is a pedestrian.
  • the audio/video output unit 12052 controls the display unit 12062 to superimpose a rectangular outline on the recognized pedestrian for emphasis.
  • the audio/video output unit 12052 may also control the display unit 12062 to display an icon or the like indicating the pedestrian in a desired position.
  • the technology disclosed herein can be applied to the imaging unit 12031 of the configuration described above.
  • the imaging devices of the first to sixth embodiments described above can be applied to the imaging unit 12031.
  • the present technology can also be configured as follows. (1) a pixel array section in which pixels are arranged in a matrix in row and column directions; an AD conversion unit that performs AD (Analog to Digital) conversion on the pixel signals for each column based on a comparison result between the pixel signals read from the pixels and a reference signal; a buffer that inputs the reference signal to the AD conversion unit for each column; a buffer control unit that selects whether the buffer operates or does not operate for each column. (2) The imaging device according to (1), wherein the buffer control unit selects whether the buffer operates or does not operate for each column based on a load on the buffer.
  • AD conversion unit Analog to Digital
  • the imaging device according to any one of (1) to (5), further comprising a connection line connecting outputs of the buffers in different columns.
  • the buffer control unit selects whether the buffer operates or does not operate for each column in units of a block that groups together a plurality of the columns.
  • the buffer control unit simultaneously selects the operation of the plurality of buffers of at least one of the blocks, regardless of whether the AD conversion unit is performing or stopping AD conversion.
  • the imaging device (10) The imaging device according to (8), wherein the buffer control unit selects the operation of at least one buffer of the block, regardless of whether the AD conversion unit is performing or stopping AD conversion.
  • (11) The imaging device according to any one of (1) to (10), further comprising a switch for switching the connection of the outputs of the buffers in different columns.
  • (12) The imaging device described in (11), wherein the buffer control unit disconnects the output of the buffer of the column selected to be inoperative from the output of the buffer of the column adjacent to the column selected to be inoperative via the switch.
  • the buffer control unit connects the outputs of the buffers of adjacent columns for which the operation has been selected via the switch.
  • the buffer control unit selects whether the buffer operates or does not operate for each column based on a determination result of the illuminance of light incident on the pixel.
  • the buffer control unit selects the operation of the buffer only for columns for which AD conversion by the AD conversion unit is selected based on the determination result of the illuminance of light incident on the pixel.
  • Imaging device 101 Optical system 102 Solid-state imaging device 103 Imaging control unit 104 Image processing unit 105 Memory unit 106 Display unit 107 Operation unit 108 Bus 111 Pixel array unit 112 Vertical scanning circuit 113 Column readout circuit 114 Column signal processing unit 114A Ramp source follower unit 114B Column ADC unit 115 Horizontal scanning circuit 116 Control circuit PX Pixel HSL Horizontal drive line VSL Vertical signal line PD Photodiode FD Floating diffusion 122 Transfer transistor 123 Reset transistor 124 Amplifying transistor 125 Selection transistor LM1, LM2 Current source RB1, RB2 Buffer CM1, CM2 Comparator CN1, CN2 Counter FG1, FG2 Flag holding unit 131 Reference signal generating unit 132 Buffer control unit 133 Auto-zero control unit 134 AD conversion control unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

コンパレータへの参照信号の入力に用いられるバッファの出力のアンバランスの増大を抑制しつつ、バッファの動作または非動作を選択可能とする。　撮像装置は、画素がロウ方向およびカラム方向にマトリックス状に配置された画素アレイ部と、画素から読出された画素信号と参照信号との比較結果に基づいて画素信号をカラムごとにＡＤ（Analog to Digital）変換するＡＤ変換部と、参照信号をＡＤ変換部にカラムごとに入力するバッファと、バッファの動作または非動作をカラムごとに選択するバッファ制御部とを備える。

Description

撮像装置および撮像方法
　本技術は、撮像装置および撮像方法に関する。詳しくは、本技術は、ＡＤ（Analog to Digital）変換に参照される参照信号の入力にバッファが用いられる撮像装置および撮像方法に関する。
　画素から読出された画素信号をＡＤ変換して出力するために撮像装置にＡＤ変換回路が設けられることがある。例えば、単位画素が受光した光の明暗判定の結果に従って、続いて読み出される画素信号に対するＡＤ変換回路のＡＤ変換処理の実行または停止を選択的に制御する技術が開示されている（例えば、特許文献１参照）。ここで、画素信号をＡＤ変換するために、画素信号と参照信号とを比較するコンパレータが用いられる。このとき、コンパレータの出力反転時に参照信号へのキックバックを抑制するために、コンパレータへの参照信号の入力にバッファがカラムごとに用いられることがある。
特開２０２２－２５５１５号公報
　しかしながら、バッファの動作または非動作のカラムごとの選択によっては、カラム間でのバッファ出力のアンバランスの増大を招く恐れがあった。
　本技術はこのような状況に鑑みて生み出されたものであり、コンパレータへの参照信号の入力に用いられるバッファの出力のアンバランスの増大を抑制しつつ、バッファの動作または非動作を選択可能とすることを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、画素がロウ方向およびカラム方向にマトリックス状に配置された画素アレイ部と、前記画素から読出された画素信号と参照信号との比較結果に基づいて前記画素信号をカラムごとにＡＤ（Analog to Digital）変換するＡＤ変換部と、前記参照信号を前記ＡＤ変換部に前記カラムごとに入力するバッファと、前記バッファの動作または非動作をカラムごとに選択するバッファ制御部とを備える撮像装置である。これにより、バッファの動作または非動作の選択を可能としつつ、参照信号がバッファを介してＡＤ変換部にカラムごとに入力されるという作用をもたらす。
　また、第１の側面において、前記バッファ制御部は、前記バッファにかかる負荷に基づいて、前記バッファの動作または非動作をカラムごとに選択してもよい。これにより、バッファ出力の負荷のアンバランスを抑止しつつ、バッファの動作または非動作が選択的に実現されるという作用をもたらす。
　また、第１の側面において、前記バッファ制御部は、前記動作が選択されたバッファの駆動力と前記バッファにかかる負荷との関係が一定に保たれるように前記バッファの動作または非動作をカラムごとに選択してもよい。これにより、バッファ出力の負荷の均一化を図りつつ、バッファの動作または非動作が選択的に実現されるという作用をもたらす。
　また、第１の側面において、前記バッファ制御部は、前記ＡＤ変換部によるＡＤ変換の実行または停止の選択に基づいて、前記バッファの動作または非動作を選択してもよい。これにより、ＡＤ変換の実行または停止を選択的に実現しつつ、バッファの動作または非動作が選択的に実現されるという作用をもたらす。
　また、第１の側面において、前記バッファ制御部は、前記ＡＤ変換の実行が選択されたカラムの前記バッファの動作を選択し、前記ＡＤ変換の停止が選択されたカラムの前記バッファの非動作を選択してもよい。これにより、ＡＤ変換部およびバッファの消費電力を低減させつつ、ＡＤ変換の実行とバッファの動作とが選択されるという作用をもたらす。
　また、第１の側面において、互いに異なるカラムの前記バッファの出力を接続する接続線をさらに備えてもよい。これにより、バッファをカラムごとに設けつつ、バッファ出力のカラムごとのばらつきが平均化されるという作用をもたらす。
　また、第１の側面において、前記バッファ制御部は、前記ＡＤ変換部によるＡＤ変換の実行または停止に依存することなく、前記バッファをオンしてもよい。これにより、バッファ出力の負荷の均一化を図りつつ、バッファ出力のカラムごとのばらつきが平均化されるという作用をもたらす。
　また、第１の側面において、前記バッファ制御部は、複数の前記カラムをまとめたブロック単位で前記バッファの動作または非動作を選択してもよい。これにより、バッファの動作または非動作の選択の組合せがブロック単位で設定されるという作用をもたらす。
　また、第１の側面において、前記バッファ制御部は、前記ＡＤ変換部によるＡＤ変換の実行または停止に依存することなく、少なくとも１つの前記ブロックの複数のバッファの動作を同時に選択してもよい。これにより、バッファ出力の負荷の均一化を図りつつ、バッファ出力のカラムごとのばらつきが平均化されるという作用をもたらす。
　また、第１の側面において、前記バッファ制御部は、前記ＡＤ変換部によるＡＤ変換の実行または停止に依存することなく、前記ブロックの少なくとも１つのバッファの動作を選択してもよい。これにより、バッファ出力の負荷の均一化を図りつつ、バッファ出力のカラムごとのばらつきが平均化されるという作用をもたらす。
　また、第１の側面において、互いに異なるカラムの前記バッファの出力の接続を切り替えるスイッチをさらに備えてもよい。これにより、互いに異なるカラムのバッファの出力の接続および切断が選択されるという作用をもたらす。
　また、第１の側面において、前記バッファ制御部は、前記非動作を選択したカラムのバッファの出力と、前記非動作を選択したカラムに隣接するカラムのバッファの出力とを前記スイッチを介して切断してもよい。これにより、互いに異なるカラムのバッファのクロストークを抑制しつつ、バッファの動作または非動作が選択されるという作用をもたらす。
　また、第１の側面において、前記バッファ制御部は、前記動作を選択した互いに隣接するカラムのバッファの出力を前記スイッチを介して接続してもよい。これにより、バッファの動作または非動作の選択を可能としつつ、バッファ出力のカラムごとのばらつきが平均化されるという作用をもたらす。
　また、第１の側面において、前記画素に入射される光の照度の判定結果に基づいて、前記ＡＤ変換部によるＡＤ変換の実行または停止を選択するＡＤ変換制御部をさらに備えてもよい。これにより、画素に入射される光の照度に基づいて、ＡＤ変換部の消費電力が低減されるという作用をもたらす。
　また、第１の側面において、前記バッファ制御部は、前記画素に入射される光の照度の判定結果に基づいて、前記バッファの動作または非動作を選択してもよい。これにより、画素に入射される光の照度に基づいて、バッファの消費電力が低減されるという作用をもたらす。
　また、第１の側面において、前記バッファ制御部は、前記画素に入射される光の照度の判定結果に基づいて前記ＡＤ変換部によるＡＤ変換の実行が選択されたカラムのみについて前記バッファの動作を選択してもよい。これにより、画素に入射される光の照度に基づいて、ＡＤ変換部およびバッファの消費電力が低減されるという作用をもたらす。
　また、第１の側面において、前記バッファ制御部は、前記バッファの動作を選択したカラムの個数がｎ（ｎは正の整数）未満の場合、複数の前記カラムをまとめたブロックに含まれる全カラムのバッファの動作を選択してもよい。これにより、バッファ出力の負荷の均一性が向上されるという作用をもたらす。
　また、第１の側面において、前記バッファ制御部は、複数の前記カラムをまとめたブロックにおいて前記バッファの動作を選択したカラムの個数がｍ（ｍは正の整数）未満の場合、前記画素に入射される光の照度の判定結果に基づいて前記ＡＤ変換部によるＡＤ変換の停止が選択されたカラムの前記バッファの動作を追加して選択してもよい。これにより、バッファ出力の負荷の均一性が向上されるという作用をもたらす。
　また、第２の側面は、ロウ方向およびカラム方向にマトリックス状に配置された画素から読出された画素信号と参照信号との比較結果に基づいて前記画素信号をカラムごとにＡＤ（Analog to Digital）変換するＡＤ変換部に前記参照信号を前記カラムごとに入力するバッファの動作または非動作を選択し、前記動作が選択されたバッファを介して入力された参照信号と前記画素信号との比較結果に基づいて、前記画素信号をＡＤ変換する撮像方法である。これにより、バッファの動作または非動作の選択を可能としつつ、参照信号がバッファを介してＡＤ変換部にカラムごとに入力されるという作用をもたらす。
　また、第２の側面において、前記ＡＤ変換部によるＡＤ変換の実行または停止の選択に基づいて、前記バッファの動作または非動作を選択し、前記動作が選択されたバッファを介して入力された参照信号と前記画素信号との比較結果に基づいて、前記画素信号をＡＤ変換してもよい。これにより、ＡＤ変換の実行または停止を選択的に実現しつつ、バッファの動作または非動作が選択的に実現されるという作用をもたらす。
第１の実施の形態に係る撮像装置の構成例を示すブロック図である。 第１の実施の形態に係る固体撮像装置の構成例を示すブロック図である。 第１の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示す図である。 第１の実施の形態に係る固体撮像装置のカラムごとの構成例を示すブロック図である。 第２の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の構成例を示すブロック図である。 第２の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の第１の動作例を示すブロック図である。 第２の実施の形態に係るランプソースフォロワ部の第１の動作例を示すフローチャートである。 第２の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の第２の動作例を示すブロック図である。 第２の実施の形態に係るランプソースフォロワ部の第２の動作例を示すフローチャートである。 第３の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の構成例を示すブロック図である。 第３の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の動作例を示すブロック図である。 第４の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の構成例を示すブロック図である。 第４の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の動作例を示すブロック図である。 第５の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の構成例を示すブロック図である。 第５の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の動作例を示すブロック図である。 第６の実施の形態に係る固体撮像装置の積層例を示す斜視図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（画素信号と参照信号との比較結果に基づいて画素信号をカラムごとにＡＤ変換するＡＤ変換部に参照信号をカラムごとに入力するバッファの動作または非動作をカラムごとに選択する例）
　２．第２の実施の形態（互いに異なるカラムのバッファの出力を接続する接続線を設け、ＡＤ変換の実行または停止の選択に基づいて、複数のカラムをまとめたブロック単位でバッファの動作または非動作をカラムごとに選択する例）
　３．第３の実施の形態（互いに異なるカラムのバッファの出力を接続する接続線を設け、ＡＤ変換の実行または停止の選択とは独立して、ＡＤ変換部に参照信号をカラムごとに入力するバッファの動作または非動作をカラムごとに選択する例）
　４．第４の実施の形態（バッファの出力をカラムごとに切り離し、ＡＤ変換の実行または停止の選択に基づいて、ＡＤ変換部に参照信号をカラムごとに入力するバッファの動作または非動作をカラムごとに選択する例）
　５．第５の実施の形態（互いに異なるカラムのバッファの出力の接続を切り替えるスイッチを設け、ＡＤ変換の実行または停止の選択に基づいて、ＡＤ変換部に参照信号をカラムごとに入力するバッファの動作または非動作をカラムごとに選択する例）
　６．第６の実施の形態（画素アレイ部を積層した例）
　７．移動体への応用例
　＜１．第１の実施の形態＞
　図１は、第１の実施の形態に係る撮像装置の構成例を示すブロック図である。
　同図において、撮像装置１００は、光学系１０１、固体撮像装置１０２、撮像制御部１０３、画像処理部１０４、記憶部１０５、表示部１０６および操作部１０７を備える。撮像制御部１０３、画像処理部１０４、記憶部１０５、表示部１０６および操作部１０７は、バス１０８を介して互いに接続されている。なお、撮像装置１００は、単体としても用いられてもよいし、スマートフォンなどの携帯端末に組み込まれてもよいし、認証装置や監視装置に組み込まれてもよいし、車両やドローンに組み込まれてもよい。
　光学系１０１は、被写体からの光を固体撮像装置１０２に入射させ、光学像を固体撮像装置１０２の受光面に結像させる。光学系１０１は、例えば、フォーカスレンズ、ズームレンズおよび絞りなどを備えることができる。光学系１０１は、広角レンズ、標準レンズおよび望遠レンズなどの複数のレンズを備えてもよい。
　固体撮像装置１０２は、受光面に結像された光学像を画素ごとに電気信号に変換し、その電気信号をデジタル化して出力する。電気信号のデジタル化では、シングルスロープＡＤ変換を用いることができる。このとき、固体撮像装置１０２は、ＣＤＳ（Correlated Double Sampling）読出しに対応してもよいし、ＤＤＳ読出しに対応してもよい。各画素は、単一のフォトダイオードを備えてもよいし、感度が互いに異なる複数のフォトダイオードを備えてもよい。固体撮像装置１０２は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。ＣＭＯＳイメージセンサは、裏面照射型イメージセンサでもよいし、表面照射型イメージセンサでもよい。固体撮像装置１０２は、ＬＯＦＩＣ型イメージセンサでもよい。
　撮像制御部１０３は、操作部１０７からの指令に基づいて固体撮像装置１０２による撮像を制御する。このとき、撮像制御部１０３は、固体撮像装置１０２の露光時間、露光量および撮像タイミングなどを制御することができる。
　画像処理部１０４は、固体撮像装置１０２からの出力に基づいて画像処理を実施する。画像処理は、例えば、ガンマ補正、ホワイトバランス処理、シャープネス処理、階調変換処理である。画像処理部１０４は、ソフトウェアに基づいて処理を実行するプロセッサを備えてもよい。
　記憶部１０５は、固体撮像装置１０２で撮像された撮像画像を記憶したり、固体撮像装置１０２の撮像パラメータなどを記憶したりする。また、記憶部１０５は、ソフトウェアに基づいて撮像装置１００を動作させるプログラムを記憶することができる。記憶部１０５は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）およびメモリカードを含んでもよい。
　表示部１０６は、撮像画像を表示したり、撮像操作をサポートする各種情報を表示したりする。表示部１０６は、液晶ディスプレイでもよいし、有機ＥＬ（Electro Luminescence）ディスプレイでもよい。
　操作部１０７は、撮像装置１００を操作するユーザインターフェースを提供する。操作部１０７は、例えば、撮像装置１００に設けられたボタン、ダイヤルおよびスイッチを含んでもよい。操作部１０７は、表示部１０６とともにタッチパネルで構成してもよい。
　なお、撮像装置１００の形態によっては、上述の機能の一部がなくてよいし、逆に開示していない機能をさらに有してもよい。
　図２は、第１の実施の形態に係る固体撮像装置の構成例を示すブロック図である。
　同図において、固体撮像装置１０２は、画素アレイ部１１１、垂直走査回路１１２、カラム読出し回路１１３、カラム信号処理部１１４、水平走査回路１１５および制御回路１１６を備える。
　画素アレイ部１１１は、複数の画素ＰＸを備える。画素ＰＸは、ロウ方向（水平方向とも言う）およびカラム方向（垂直方向とも言う）に沿ってマトリックス状に配列される。各画素ＰＸは、信号の読出し時にカラム読出し回路１１３との間でソースフォロワを構成することができる。各画素ＰＸは、ロウごとに水平駆動線ＨＳＬに接続され、カラムごとに垂直信号線ＶＳＬに接続される。水平駆動線ＨＳＬは、各画素ＰＸからの信号の読出し時に各画素ＰＸをロウごとに駆動する。垂直信号線ＶＳＬは、画素ＰＸから読出された画素信号をカラムごとにカラム信号処理部１１４に伝送する。
　各画素ＰＸは、単一画素でもよいし、４画素共有でもよいし、８画素共有でもよい。また、画素ＰＸは、ベイヤ配列を構成してもよいし、クワッドベイヤ配列を構成してもよい。各画素ＰＸで受光される光は、可視光であってもよいし、近赤外光（ＮＩＲ：Near InfraRed）、短波赤外光（ＳＷＩＲ：Short Wavelength InfraRed）、紫外光またはＸ線などでもよい。
　垂直走査回路１１２は、読出し対象となる画素ＰＸをカラム方向に走査する。垂直走査回路１１２は、垂直レジスタを含んで構成してもよい。ここで、垂直走査回路１１２は、各画素ＰＸからの信号の読出し時に、水平駆動線ＨＳＬを介して各画素ＰＸをロウごとに駆動することができる。
　カラム読出し回路１１３は、各画素ＰＸからの信号の読出し時に、各画素ＰＸとの間でソースフォロワを構成することができる。このとき、カラム読出し回路１１３は、各画素ＰＸに保持された電荷に基づいて垂直信号線ＶＳＬの電位をカラムごとに変化させることができる。
　カラム信号処理部１１４は、各画素ＰＸからカラム方向に伝送された信号を処理する。例えば、カラム信号処理部１１４は、各画素ＰＸからカラム方向に伝送された信号に基づいて、相関二重サンプリング（ＣＤＳ）処理を実施することができる。また、カラム信号処理部１１４は、各画素ＰＸからカラム方向に伝送された信号に基づいて、ＡＤ（Analog to Digital）変換処理を実施し、撮像信号Ｇｏｕｔを出力することができる。カラム信号処理部１１４は、ランプソースフォロワ部１１４ＡおよびカラムＡＤＣ部１１４Ｂを備える。
　ランプソースフォロワ部１１４Ａは、参照信号ＲＥＦのソースフォロワに基づいて、カラムＡＤＣ部１１４Ｂに参照信号ＲＥＦをカラムごとに入力する。このとき、ランプソースフォロワ部１１４Ａは、カラムごとにランプソースフォロワを構成することができる。
　カラムＡＤＣ部１１４Ｂは、ＡＤ変換処理をカラムごとに並列に実施することができる。このとき、カラムＡＤＣ部１１４Ｂは、画素ＰＸから読出された画素信号と、ランプソースフォロワ部１１４Ａを介して入力された参照信号ＲＥＦとの比較結果に基づいて、カラムごとにＡＤ変換することができる。
　水平走査回路１１５は、読出し対象となる画素ＰＸをロウ方向に走査する。水平走査回路１１５は、水平レジスタを含んで構成してもよい。
　制御回路１１６は、垂直走査回路１１２、カラム読出し回路１１３、カラム信号処理部１１４および水平走査回路１１５を制御する。例えば、制御回路１１６は、カラム方向の走査タイミング、ロウ方向の走査タイミング、カラム読出し回路１１３の動作タイミングおよびカラム信号処理部１１４の処理タイミングを制御することができる。このとき、制御回路１１６は、各フレームにおいて、蓄積動作、シャッタ動作およびリード動作がロウごとに実施されるように、垂直走査回路１１２、カラム読出し回路１１３、カラム信号処理部１１４および水平走査回路１１５を連携させることができる。
　図３は、第１の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図である。
　同図において、画素ＰＸは、フォトダイオードＰＤ、転送トランジスタ１２２、リセットトランジスタ１２３、増幅トランジスタ１２４、選択トランジスタ１２５およびフローティングディフュージョンＦＤを備える。転送トランジスタ１２２、リセットトランジスタ１２３、増幅トランジスタ１２４および選択トランジスタ１２５として、ＭＯＳ（Metal Oxide Semiconductor）トランジスタを用いることができる。
　増幅トランジスタ１２４と選択トランジスタ１２５は、直列に接続されている。フォトダイオードＰＤのカソードは、転送トランジスタ１２２を介してフローティングディフュージョンＦＤに接続されている。また、フローティングディフュージョンＦＤは、リセットトランジスタ１２３を介して電源ＶＤＤに接続されている。また、電源ＶＤＤは、増幅トランジスタ１２４と選択トランジスタ１２５の直列回路を介して垂直信号線ＶＳＬに接続されている。増幅トランジスタ１２４のゲートはフローティングディフュージョンＦＤに接続されている。
　転送トランジスタ１２２のゲートには、転送信号ＴＧＬが印加される。リセットトランジスタ１２３のゲートには、リセット信号ＲＳＴが印加される。選択トランジスタ１２５のゲートには、選択信号ＳＥＬが印加される。転送信号ＴＧＬ、リセット信号ＲＳＴおよび選択信号ＳＥＬは、図２の水平駆動線ＨＳＬを介して各画素ＰＸに伝送することができる。
　転送トランジスタ１２２がオンすると、フォトダイオードＰＤに蓄積された電荷がフローティングディフュージョンＦＤに転送される。そして、選択トランジスタ１２５がオンすると、フローティングディフュージョンＦＤの電位に応じて増幅トランジスタ１２４のソース電位が変化する。そして、増幅トランジスタ１２４のソース電位は、選択トランジスタ１２５を介して垂直信号線ＶＳＬに印加され、垂直信号線ＶＳＬを介して伝送される。また、リセットトランジスタ１２３がオンすると、フローティングディフュージョンＦＤに蓄積された電荷が排出される。
　図４は、第１の実施の形態に係る信号読出し部の構成例を示すブロック図である。なお、同図では、２カラム分の垂直信号線ＶＳＬ１、ＶＳＬ２を示すが、それ以上の垂直信号線がある場合にも同様に適用することができる。
　同図において、固体撮像装置１０２は、図２の構成に加えて、参照信号生成部１３１、バッファ制御部１３２、オートゼロ制御部１３３、ＡＤ変換制御部１３４およびフラグ保持部ＦＧ１、ＦＧ２をさらに備える。
　各垂直信号線ＶＳＬ１、ＶＳＬ２には、画素ＰＸ１、ＰＸ２がそれぞれ接続される。このとき、各画素ＰＸ１、ＰＸ２の増幅トランジスタ１２４は、選択トランジスタ１２５をそれぞれ介して各垂直信号線ＶＳＬ１、ＶＳＬ２に接続される。
　カラム読出し回路１１３は、電流源ＬＭ１、ＬＭ２を備える。電流源ＬＭ１、ＬＭ２は、カラムごとに設けられる。各電流源ＬＭ１、ＬＭ２は、垂直信号線ＶＳＬ１、ＶＳＬ２にそれぞれ接続される。各電流源ＬＭ１、ＬＭ２は、信号読出し時に垂直信号線ＶＳＬ１、ＶＳＬ２をそれぞれ介して各画素ＰＸ１、ＰＸ２とソースフォロアを構成することができる。各電流源ＬＭ１、ＬＭ２は、ＭＯＳトランジスタでもよい。
　参照信号生成部１３１は、参照信号ＲＥＦを生成する。参照信号ＲＥＦは、ランプ波および基準信号を含むことができる。参照信号ＲＥＦに含まれるランプ波は、シングルスロープＡＤ変換に用いることができる。参照信号ＲＥＦに含まれる基準信号は、各画素ＰＸに入射される光の照度判定に用いることができる。このとき、参照信号ＲＥＦに含まれる基準信号は、各画素ＰＸに入射される光の照度が低照度か高照度かを示すしきい値を与えることができる。参照信号ＲＥＦは、全カラムで共用することができる。参照信号ＲＥＦは、ランプソースフォロワ部１１４Ａを介してカラムＡＤＣ部１１４Ｂに入力される。
　ランプソースフォロワ部１１４Ａは、バッファＲＢ１、ＲＢ２をカラムごとに備える。各バッファＲＢ１、ＲＢ２は、参照信号生成部１３１と各コンパレータＣＭ１、ＣＭ２との間に接続される。このとき、各バッファＲＢ１、ＲＢ２は、カラムＡＤＣ部１１４Ｂに入力される参照信号ＲＥＦの電位を参照信号生成部１３１から出力される参照信号ＲＥＦの電位にカラムごとに追従させ、これらの電位をほぼ等しくすることができる。また、各バッファＲＢ１、ＲＢ２は、各コンパレータＣＭ１、ＣＭ２の反転時に参照信号ＲＥＦへのキックバックを抑制することができる。
　バッファ制御部１３２は、各バッファＲＢ１、ＲＢ２の動作または非動作をカラムごとに選択する。このとき、バッファ制御部１３２は、バッファ選択信号ＳＣＢを各バッファＲＢ１、ＲＢ２に入力し、各バッファＲＢ１、ＲＢ２の活性化および非活性化を切り替えることができる。
　ここで、バッファ制御部１３２は、各バッファＲＢ１、ＲＢ２にかかる負荷に基づいて、各バッファＲＢ１、ＲＢ２の動作または非動作をカラムごとに選択することができる。あるいは、バッファ制御部１３２は、動作が選択されたバッファＲＢ１、ＲＢ２の駆動力とバッファＲＢ１、ＲＢ２にかかる負荷との関係が一定に保たれるように各バッファＲＢ１、ＲＢ２の動作または非動作をカラムごとに選択することができる。
　また、バッファ制御部１３２は、カラムＡＤＣ部１１４ＢによるカラムごとのＡＤ変換の実行または停止と独立に各バッファＲＢ１、ＲＢ２の動作または非動作を選択することができる。あるいは、バッファ制御部１３２は、カラムＡＤＣ部１１４ＢによるカラムごとのＡＤ変換の実行または停止と連携して各バッファＲＢ１、ＲＢ２の動作または非動作を選択することができる。
　例えば、バッファ制御部１３２は、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行が選択されたカラムのバッファＲＢ１、ＲＢ２の動作を選択し、カラムＡＤＣ部１１４ＢによるＡＤ変換の停止が選択されたカラムのバッファＲＢ１、ＲＢ２の非動作を選択してもよい。あるいは、バッファ制御部１３２は、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行または停止に依存することなく、複数のバッファＲＢ１、ＲＢ２の動作を同時に選択してもよい。あるいは、バッファ制御部１３２は、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行または停止に依存することなく、全カラムのバッファＲＢ１、ＲＢ２の動作を同時に選択してもよい。
　カラムＡＤＣ部１１４Ｂは、コンパレータＣＭ１、ＣＭ２およびカウンタＣＮ１、ＣＮ２をカラムごとに備える。カラムＡＤＣ部１１４Ｂの動作には、判定期間とＡＤ変換期間とを各水平走査期間に設定けることができる。判定期間には、参照信号ＲＥＦに基準信号を設定することができる。ＡＤ変換期間には、参照信号ＲＥＦにランプ波を設定することができる。
　コンパレータＣＭ１、ＣＭ２は、カラムごとに設けられる。コンパレータＣＭ１は、垂直信号線ＶＳＬ１を介して伝送される画素信号と、バッファＲＢ１を介して出力される参照信号ＲＥＦとを比較する。コンパレータＣＭ２は、垂直信号線ＶＳＬ２を介して伝送される画素信号と、バッファＲＢ２を介して出力される参照信号ＲＥＦとを比較する。
　また、各コンパレータＣＭ１、ＣＭ２には、オートゼロ信号ＡＺが入力される。オートゼロ信号ＡＺは、オートゼロ期間にオートゼロ動作をアクティブ化する。このとき、コンパレータＣＭ１において、非反転入力端子には、ＤＣカットコンデンサＣＡ１が接続され、反転入力端子には、ＤＣカットコンデンサＣＢ１が接続される。また、コンパレータＣＭ２において、非反転入力端子には、ＤＣカットコンデンサＣＡ２が接続され、反転入力端子には、ＤＣカットコンデンサＣＢ２が接続される。
　そして、オートゼロ動作では、コンパレータＣＭ１の非反転入力および反転入力がバランスするように各ＤＣカットコンデンサＣＡ１、ＣＢ１に蓄積される電荷が制御される。また、オートゼロ動作では、コンパレータＣＭ２の非反転入力および反転入力がバランスするように各ＤＣカットコンデンサＣＡ２、ＣＢ２に蓄積される電荷が制御される。
　オートゼロ制御部１３３は、各コンパレータＣＭ１、ＣＭ２にオートゼロ信号ＡＺを出力し、各コンパレータＣＭ１、ＣＭ２のオートゼロ動作を制御する。オートゼロ信号ＡＺは、全カラムで共用することができる。
　ＡＤ変換制御部１３４は、各画素ＰＸに入射される光の照度の判定結果に基づいて、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行または停止をカラムごとに選択する。このとき、ＡＤ変換制御部１３４は、ＡＤ変換選択信号ＳＣＡを各コンパレータＣＭ１、ＣＭ２に入力し、各コンパレータＣＭ１、ＣＭ２の活性化および非活性化を個別に切り替えることができる。
　ここで、ＡＤ変換制御部１３４は、各画素ＰＸに入射される光の照度の判定結果を取得するために、各フラグ保持部ＦＧ１、ＦＧ２に保持されたフラグＦ１、Ｆ２を参照することができる。そして、ＡＤ変換制御部１３４は、各画素ＰＸに入射される光の照度が低照度であるときは、そのカラムについてカラムＡＤＣ部１１４ＢによるＡＤ変換の停止を選択することができる。また、ＡＤ変換制御部１３４は、各画素ＰＸに入射される光の照度が高照度であるときは、そのカラムについてカラムＡＤＣ部１１４ＢによるＡＤ変換の実行を選択することができる。これにより、ＡＤ変換制御部１３４は、各画素ＰＸに入射される光の照度の判定結果に基づいて、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行または停止を選択することができ、消費電力の低減を図りつつ、画素信号のデジタル化を実現することができる。
　各カウンタＣＮ１、ＣＮ２は、各画素ＰＸから読出された画素信号のレベルが参照信号ＲＥＦのランプ波のレベルに一致するまでカウント動作をカラムごとに実施し、各画素ＰＸから読出された画素信号のデジタル値Ｄ１、Ｄ２をカラムごとに保持する。このとき、各画素ＰＸから読出された画素信号のデジタル化は、各コンパレータＣＭ１、ＣＭ２においてロウごとに実施することができる。そして、各カウンタＣＮ１、ＣＮ２に保持されるデジタル値Ｄ１、Ｄ２はロウごとに更新することができる。
　このとき、各コンパレータＣＭ１、ＣＭ２では、各水平走査期間に設けられたＡＤ変換期間において、各画素ＰＸから読出された画素信号が参照信号ＲＥＦに含まれるランプ波とカラムごとに比較される。そして、そのＡＤ変換期間での各コンパレータＣＭ１、ＣＭ２における比較結果に基づいて、各画素ＰＸから読出された画素信号のデジタル値Ｄ１、Ｄ２が各カウンタＣＮ１、ＣＮ２に保持される。
　各フラグ保持部ＦＧ１、ＦＧ２は、各画素ＰＸに入射される光の照度に関するフラグＦ１、Ｆ２をカラムごとに保持する。各フラグＦ１、Ｆ２は、各画素ＰＸに入射される光が低照度か高照度化を示すことができる。このとき、各画素ＰＸに入射される光の照度判定は、各コンパレータＣＭ１、ＣＭ２においてロウごとに実施することができる。そして、各フラグ保持部ＦＧ１、ＦＧ２に保持されるフラグＦ１、Ｆ２の値はロウごとに更新することができる。
　各コンパレータＣＭ１、ＣＭ２では、各水平走査期間に設けられた判定期間において、各画素ＰＸから読出された画素信号が参照信号ＲＥＦに含まれる基準信号とカラムごとに比較される。そして、その判定期間での各コンパレータＣＭ１、ＣＭ２における比較結果に基づいて、各画素ＰＸに入射される光の照度の判定結果に応じたフラグＦ１、Ｆ２が各フラグ保持部ＦＧ１、ＦＧ２に保持される。
　このように、上述の第１の実施の形態では、バッファ制御部１３２を介して各バッファＲＢ１、ＲＢ２の動作または非動作を個別に選択可能とする。これにより、各バッファＲＢ１、ＲＢ２の動作または非動作の選択の制御性を向上させることができる。このため、カラム間での各バッファＲＢ１、ＲＢ２の出力のアンバランスの増大を抑制することができ、カラムごとのＡＤ変換特性のずれを抑制することができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、バッファ制御部１３２を介して各バッファＲＢ１、ＲＢ２の動作または非動作を個別に選択可能とした。この第２の実施の形態では、互いに異なるカラムのバッファの出力を接続する接続線を設け、ＡＤ変換の実行または停止の選択に基づいて、複数のカラムをまとめたブロック単位でバッファの動作または非動作をカラムごとに選択する。
　図５は、第２の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の構成例を示すブロック図である。なお、同図では、８カラム分の垂直信号線ＶＳＬ１からＶＳＬ８を示すが、それ以上の垂直信号線がある場合にも同様に適用することができる。また、同図では、図４の構成の一部を抜粋して示した。
　同図において、この固体撮像装置は、上述の第１の実施の形態のバッファ制御部１３２に代えて、バッファ制御部１３２Ａ、１３２Ｂを備える。また、この固体撮像装置は、上述の第１の実施の形態の固体撮像装置に接続線２０１が追加されている。第２の実施の形態の固体撮像装置のそれ以外の構成は、上述の第１の実施の形態の固体撮像装置の構成と同様である。
　各垂直信号線ＶＳＬ１からＶＳＬ８には、画素ＰＸがカラムごとにそれぞれ接続される。このとき、各画素ＰＸの増幅トランジスタ１２４は、選択トランジスタ１２５をそれぞれ介して各垂直信号線ＶＳＬ１からＶＳＬ８に接続される。
　ランプソースフォロワ部１１４Ａは、バッファＲＢ１からＲＢ８をカラムごとに備える。各バッファＲＢ１からＲＢ８には、参照信号生成部１３１で生成された参照信号ＲＥＦが入力される。各バッファＲＢ１からＲＢ８の出力は、接続線２０１を介して接続される。バッファＲＢ１からＲＢ８は、複数のカラムをまとめたブロックに単位化される。例えば、バッファＲＢ１からＲＢ４はブロックＢＫ１に属し、バッファＲＢ５からＲＢ８は、ブロックＢＫ２に属してもよい。なお、同図では、各ブロックＢＫ１、ＢＫ２に４つのバッファが属す例を示したが、それ以外の個数のバッファが各ブロックＢＫ１、ＢＫ２に属してもよい。また、各ブロックＢＫ１、ＢＫ２に属するバッファの個数は互いに異なってもよい。
　各バッファＲＢ１からＲＢ８に対応してコンパレータＣＭ１からＣＭ８がカラムごとに設けられる。各コンパレータＣＭ１からＣＭ８は、各垂直信号線ＶＳＬ１からＶＳＬ８を介して伝送される画素信号と、各バッファＲＢ１からＲＢ８を介して出力される参照信号ＲＥＦとをそれぞれ比較する。
　各コンパレータＣＭ１からＣＭ８に対応してフラグ保持部ＦＧ１からＦＧ８がカラムごとに設けられる。フラグ保持部ＦＧ１からＦＧ８は、各画素ＰＸに入射される光の照度に関するフラグＦ１からＦ８をカラムごとに保持する。
　バッファ制御部１３２Ａは、ブロックＢＫ１に属する各バッファＲＢ１からＲＢ４の動作または非動作をカラムごとに選択する。このとき、バッファ制御部１３２Ａは、バッファ選択信号ＳＣＢ１を各バッファＲＢ１からＲＢ４に入力し、各バッファＲＢ１からＲＢ４の活性化および非活性化を切り替えることができる。バッファ制御部１３２Ｂは、ブロックＢＫ２に属する各バッファＲＢ５からＲＢ８の動作または非動作をカラムごとに選択する。このとき、バッファ制御部１３２Ｂは、バッファ選択信号ＳＣＢ２を各バッファＲＢ５からＲＢ８に入力し、各バッファＲＢ５からＲＢ８の活性化および非活性化を切り替えることができる。
　ここで、各バッファ制御部１３２Ａ、１３２Ｂは、互いに独立して選択動作を実施することができる。また、バッファ制御部１３２Ａは、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行または停止の選択に基づいて、バッファＲＢ１からＲＢ４の動作または非動作をカラムごとに選択してもよい。また、バッファ制御部１３２Ｂは、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行または停止の選択に基づいて、バッファＲＢ５からＲＢ８の動作または非動作をカラムごとに選択してもよい。
　例えば、バッファ制御部１３２Ａは、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行または停止に依存することなく、ブロックＢＫ１の複数のバッファＲＢ１からＲＢ４の動作を同時に選択してもよい。あるいは、バッファ制御部１３２Ａは、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行または停止に依存することなく、ブロックＢＫ１の全カラムのバッファＲＢ１からＲＢ４の動作を同時に選択してもよい。あるいは、バッファ制御部１３２Ａは、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行が選択されたカラムのバッファＲＢ１からＲＢ４の動作を選択し、カラムＡＤＣ部１１４ＢによるＡＤ変換の停止が選択されたカラムのバッファＲＢ１からＲＢ４の非動作を選択してもよい。
　バッファ制御部１３２Ｂは、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行または停止に依存することなく、ブロックＢＫ２の複数のバッファＲＢ５からＲＢ８の動作を同時に選択してもよい。あるいは、バッファ制御部１３２Ｂは、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行または停止に依存することなく、ブロックＢＫ２の全カラムのバッファＲＢ５からＲＢ８の動作を同時に選択してもよい。あるいは、バッファ制御部１３２Ｂは、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行が選択されたカラムのバッファＲＢ５からＲＢ８の動作を選択し、カラムＡＤＣ部１１４ＢによるＡＤ変換の停止が選択されたカラムのバッファＲＢ５からＲＢ８の非動作を選択してもよい。
　図６は、第２の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の第１の動作例を示すブロック図である。なお、同図では、灰色ハッチは、バッファＲＢ１からＲＢ８およびコンパレータＣＭ１からＣＭ８の活性化を示し、白抜きは、バッファＲＢ１からＲＢ８およびコンパレータＣＭ１からＣＭ８の非活性化を示す。
　同図において、例えば、フラグＦ２は、各画素ＰＸに入射される光の照度が高照度であることを示し、フラグＦ１、Ｆ３、Ｆ４は、各画素ＰＸに入射される光の照度が低照度であることを示すものとする。このとき、各フラグＦ２の値に基づいて、コンパレータＣＭ２は活性化され、フラグＦ１、Ｆ３、Ｆ４の値に基づいて、コンパレータＣＭ１、ＣＭ３、ＣＭ４は非活性化される。ここで、バッファ制御部１３２Ａは、活性化されたコンパレータＣＭ２のカラムに対応するバッファＲＢ２の動作を選択するものとする。
　一方、例えば、フラグＦ６、Ｆ８は、各画素ＰＸに入射される光の照度が高照度であることを示し、フラグＦ５、Ｆ７は、各画素ＰＸに入射される光の照度が低照度であることを示すものとする。このとき、各フラグＦ６、Ｆ８の値に基づいて、コンパレータＣＭ６、ＣＭ８は活性化され、フラグの値Ｆ５、Ｆ７に基づいて、コンパレータＣＭ５、ＣＭ７は非活性化される。ここで、バッファ制御部１３２Ｂは、活性化されたコンパレータＣＭ６、ＣＭ８のカラムに対応するバッファＲＢ６、ＲＢ８の動作を選択するものとする。
　ここで、ＡＤ変換の実行が選択されたカラムのみのバッファの動作を選択すると、動作が選択されるバッファの個数が少なくなることがある。このとき、動作が選択されるバッファの負荷が増大し、バッファを介して出力される参照信号ＲＥＦのランプ波が鈍り、ＡＤ変換精度の低下を招く恐れがある。
　このとき、各バッファ制御部１３２Ａ、１３２Ｂは、全カラムで動作されるバッファの個数がｎ（ｎは正の整数）以上かどうかを判定する。ｎは、例えば、３に設定することができる。そして、全カラムで動作されるバッファの個数がｎ未満の場合、各バッファ制御部１３２Ａ、１３２Ｂは、ある１ブロック内の全てのバッファの動作を選択する。例えば、バッファ制御部１３２Ａは、ブロックＢＫ１内の全てのバッファＲＢ１からＲＢ４の動作を選択することができる。
　これにより、ＡＤ変換の実行が選択されたカラムが少ない場合においても、動作が選択されるバッファの個数を一定数以上確保することができる。このため、動作が選択されるバッファの負荷の増大を抑制することができ、バッファを介して出力される参照信号ＲＥＦのランプ波の鈍りを抑制して、ＡＤ変換精度の低下を防止することができ。
　図７は、第２の実施の形態に係るランプソースフォロワ部の第１の動作例を示すフローチャートである。
　同図において、各コンパレータＣＭ１からＣＭ８は、各画素ＰＸに入射される光の照度判定を実施し、その判定結果に応じたフラグＦ１からＦ８をフラグ保持部ＦＧ１からＦＧ８にそれぞれ格納する。（Ｓ１０１）。そして、ＡＤ変換制御部１３４は、各画素ＰＸに入射される光の照度の判定結果に基づいて、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行または停止をカラムごとに選択する。
　次に、各バッファ制御部１３２Ａ、１３２Ｂは、ＡＤ変換の実行が選択されたカラムのみのバッファＲＢ１からＲＢ８の動作を選択する（Ｓ１０２）。
　次に、各バッファ制御部１３２Ａ、１３２Ｂは、全カラムで動作されるバッファの個数がｎ以上かどうかを判定する（Ｓ１０３）。全カラムで動作されるバッファの個数がｎ以上の場合、カラムＡＤＣ部１１４Ｂは、ＡＤ変換の実行が選択されたカラムのみのＡＤ変換を実行する（Ｓ１０４）。
　一方、全カラムで動作されるバッファの個数がｎ未満の場合、各バッファ制御部１３２Ａ、１３２Ｂは、ある１ブロック内の全てのバッファの動作を選択し（Ｓ１０５）、処理をＳ１０３に戻す。
　図８は、第２の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の第２の動作例を示すブロック図である。なお、同図では、灰色ハッチは、バッファＲＢ１からＲＢ８およびコンパレータＣＭ１からＣＭ８の活性化を示し、白抜きは、バッファＲＢ１からＲＢ８およびコンパレータＣＭ１からＣＭ８の非活性化を示す。
　同図において、例えば、フラグＦ２は、各画素ＰＸに入射される光の照度が高照度であることを示し、フラグＦ１、Ｆ３、Ｆ４は、各画素ＰＸに入射される光の照度が低照度であることを示すものとする。このとき、各フラグＦ２の値に基づいて、コンパレータＣＭ２は活性化され、フラグＦ１、Ｆ３、Ｆ４の値に基づいて、コンパレータＣＭ１、ＣＭ３、ＣＭ４は非活性化される。ここで、バッファ制御部１３２Ａは、活性化されたコンパレータＣＭ２のカラムに対応するバッファＲＢ２の動作を選択するものとする。
　このとき、バッファ制御部１３２Ａは、ブロックＢＫ１で動作されるバッファの個数がｍ（ｍは正の整数）以上かどうかを判定する。ｍは、例えば、３に設定することができる。そして、ブロックＢＫ１で動作されるバッファの個数がｍ未満の場合、バッファ制御部１３２Ａは、ブロックＢＫ１内のバッファの動作を追加で選択する。例えば、バッファ制御部１３２Ａは、ブロックＢＫ１内のバッファＲＢ１の動作を追加で選択することができる。
　一方、例えば、フラグＦ６、Ｆ８は、各画素ＰＸに入射される光の照度が高照度であることを示し、フラグＦ５、Ｆ７は、各画素ＰＸに入射される光の照度が低照度であることを示すものとする。このとき、各フラグＦ６、Ｆ８の値に基づいて、コンパレータＣＭ６、ＣＭ８は活性化され、フラグの値Ｆ５、Ｆ７に基づいて、コンパレータＣＭ５、ＣＭ７は非活性化される。ここで、バッファ制御部１３２Ｂは、活性化されたコンパレータＣＭ６、ＣＭ８のカラムに対応するバッファＲＢ６、ＲＢ８の動作を選択するものとする。
　このとき、バッファ制御部１３２Ｂは、ブロックＢＫ２で動作されるバッファの個数がｍ以上かどうかを判定する。そして、ブロックＢＫ２で動作されるバッファの個数がｍ未満の場合、バッファ制御部１３２Ｂは、ブロックＢＫ２内のバッファの動作を追加で選択する。例えば、バッファ制御部１３２Ｂは、ブロックＢＫ２内のバッファＲＢ５の動作を追加で選択することができる。
　これにより、ＡＤ変換の実行が選択されたカラムが少ない場合においても、動作が選択されるバッファの個数の極端な減少を防止することができる。このため、動作が選択されるバッファの負荷の極端な増大を抑制することができ、ランプソースフォロワ部１１４Ａの消費電力の増大を抑制しつつ、バッファを介して出力される参照信号ＲＥＦのランプ波の鈍りを抑制することができる。
　図９は、第２の実施の形態に係るランプソースフォロワ部の第２の動作例を示すフローチャートである。
　同図において、各コンパレータＣＭ１からＣＭ８は、各画素ＰＸに入射される光の照度判定を実施し、その判定結果に応じたフラグＦ１からＦ８をフラグ保持部ＦＧ１からＦＧ８にそれぞれ格納する（Ｓ２０１）。そして、ＡＤ変換制御部１３４は、各画素ＰＸに入射される光の照度の判定結果に基づいて、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行または停止をカラムごとに選択する。
　次に、各バッファ制御部１３２Ａ、１３２Ｂは、ＡＤ変換の実行が選択されたカラムのみのバッファＲＢ１からＲＢ８の動作を選択する（Ｓ２０２）。
　次に、各バッファ制御部１３２Ａ、１３２Ｂは、１ブロックで動作されるバッファの個数がｍ以上かどうかを判定する（Ｓ２０３）。１ブロックで動作されるバッファの個数がｍ以上の場合、カラムＡＤＣ部１１４Ｂは、ＡＤ変換の実行が選択されたカラムのみのＡＤ変換を実行する（Ｓ２０４）。
　一方、１ブロックで動作されるバッファの個数がｍ未満の場合、各バッファ制御部１３２Ａ、１３２Ｂは、ＡＤ変換が停止されるカラムの１つバッファの動作を追加で選択し（Ｓ２０５）、処理をＳ２０３に戻す。
　このように、上述の第２の実施の形態では、互いに異なるカラムのバッファＲＢ１からＲＢ８の出力を接続する接続線２０１を設ける。これにより、バッファＲＢ１からＲＢ８をカラムごとに設けつつ、バッファＲＢ１からＲＢ８の出力のカラムごとのばらつきを平均化することができ、各バッファＲＢ１からＲＢ８で発生するノイズを低減することができる。なお、カラムごとのばらつきは、各バッファＲＢ１からＲＢ８のトランジスタの閾値ばらつきによって各バッファＲＢ１からＲＢ８の出力がカラムごとにずれる固定成分や、カラムごとに独立に発生するランダムノイズによって各バッファＲＢ１からＲＢ８の出力が時間的に揺らぐランダム成分も含む。
　また、ＡＤ変換の実行または停止の選択に基づいて、複数のカラムをまとめたブロックＢＫ１、ＢＫ２単位でバッファＲＢ１からＲＢ８の動作または非動作をカラムごとに選択する。これにより、バッファＲＢ１からＲＢ８の動作または非動作の選択の組合せをブロックＢＫ１、ＢＫ２単位で設定することができ、ランプソースフォロワ部１１４Ａの低消費電力化を図りつつ、バッファＲＢ１からＲＢ８の出力の負荷の均一性を向上させることができる。
　＜３．第３の実施の形態＞
　上述の第２の実施の形態では、互いに異なるカラムのバッファＲＢ１からＲＢ８の出力を接続する接続線２０１を設け、ブロックＢＫ１、ＢＫ２単位でバッファＲＢ１からＲＢ８の動作または非動作をカラムごとに選択した。この第３の実施の形態では、互いに異なるカラムのバッファＲＢ１からＲＢ４の出力を接続する接続線２０１を設け、ＡＤ変換の実行または停止の選択とは独立してバッファＲＢ１からＲＢ４の動作または非動作をカラムごとに選択する。
　図１０は、第３の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の構成例を示すブロック図である。なお、同図では、４カラム分の垂直信号線ＶＳＬ１からＶＳＬ４を示すが、それ以上の垂直信号線がある場合にも同様に適用することができる。また、同図では、図４の構成の一部を抜粋して示した。
　同図において、この固体撮像装置は、上述の第１の実施の形態の固体撮像装置に接続線２０１が追加されている。第３の実施の形態の固体撮像装置のそれ以外の構成は、上述の第１の実施の形態の固体撮像装置の構成と同様である。
　各垂直信号線ＶＳＬ１からＶＳＬ４には、画素ＰＸがカラムごとにそれぞれ接続される。このとき、各画素ＰＸの増幅トランジスタ１２４は、選択トランジスタ１２５をそれぞれ介して各垂直信号線ＶＳＬ１からＶＳＬ４に接続される。
　ランプソースフォロワ部１１４Ａは、バッファＲＢ１からＲＢ４をカラムごとに備える。各バッファＲＢ１からＲＢ４には、参照信号生成部１３１で生成された参照信号ＲＥＦが入力される。各バッファＲＢ１からＲＢ４の出力は、接続線２０１を介して接続される。
　各バッファＲＢ１からＲＢ４に対応してコンパレータＣＭ１からＣＭ４がカラムごとに設けられる。各コンパレータＣＭ１からＣＭ４は、各垂直信号線ＶＳＬ１からＶＳＬ４を介して伝送される画素信号と、各バッファＲＢ１からＲＢ４を介して出力される参照信号ＲＥＦとをそれぞれ比較する。このとき、各バッファＲＢ１からＲＢ４を介して出力される参照信号ＲＥＦは、接続線２０１を介して平均化される。
　バッファ制御部１３２は、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行または停止の選択とは独立してバッファＲＢ１からＲＢ４の動作または非動作をカラムごとに選択する。例えば、バッファ制御部１３２は、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行または停止に依存することなく、全てのカラムのバッファＲＢ１からＲＢ４の動作を同時に選択することができる。このとき、バッファ制御部１３２は、少なくとも１つのカラムについてカラムＡＤＣ部１１４ＢによるＡＤ変換の実行が選択された場合、全てのカラムのバッファＲＢ１からＲＢ４の動作を同時に選択することができる。
　図１１は、第３の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の動作例を示すブロック図である。なお、同図では、灰色ハッチは、バッファＲＢ１からＲＢ４およびコンパレータＣＭ１からＣＭ４の活性化を示し、白抜きは、バッファＲＢ１からＲＢ４およびコンパレータＣＭ１からＣＭ４の非活性化を示す。
　同図において、各画素ＰＸに入射される光の照度の判定結果に基づいて、コンパレータＣＭ２は活性化され、コンパレータＣＭ１、ＣＭ３、ＣＭ４は非活性化されるものとする。ここで、バッファ制御部１３２は、一部のカラムのコンパレータＣＭ１、ＣＭ３、ＣＭ４が非活性化された場合においても、全カラムのバッファＲＢ１からＲＢ４の動作を同時に選択する。
　このように、上述の第３の実施の形態では、互いに異なるカラムのバッファＲＢ１からＲＢ４の出力を接続する接続線２０１を設け、ＡＤ変換の実行または停止の選択とは独立してバッファＲＢ１からＲＢ４の動作または非動作をカラムごとに選択する。これにより、バッファＲＢ１からＲＢ４の出力の負荷の均一化を図りつつ、バッファＲＢ１からＲＢ４の出力のカラムごとのばらつきを平均化することが可能となるとともに、各画素ＰＸに入射される光の照度に応じてカラムＡＤＣ部１１４Ｂの低消費電力化を図ることができる。
　＜４．第４の実施の形態＞
　上述の第３の実施の形態では、互いに異なるカラムのバッファＲＢ１からＲＢ４の出力を接続する接続線２０１を設け、ＡＤ変換の実行または停止の選択とは独立してバッファＲＢ１からＲＢ４の動作または非動作をカラムごとに選択した。この第４の実施の形態では、バッファＲＢ１からＲＢ４の出力をカラムごとに切り離し、ＡＤ変換の実行または停止の選択に基づいて、バッファＲＢ１からＲＢ４の動作または非動作をカラムごとに選択する。
　図１２は、第４の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の構成例を示すブロック図である。なお、同図では、４カラム分の垂直信号線ＶＳＬ１からＶＳＬ４を示すが、それ以上の垂直信号線がある場合にも同様に適用することができる。また、同図では、図４の構成の一部を抜粋して示した。
　同図において、この固体撮像装置は、上述の第３の実施の形態の固体撮像装置から接続線２０１が除去されている。このとき、バッファＲＢ１からＲＢ４の出力はカラムごとに切り離される。第４の実施の形態の固体撮像装置のそれ以外の構成は、上述の第３の実施の形態の固体撮像装置の構成と同様である。
　図１３は、第４の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の動作例を示すブロック図である。なお、同図では、灰色ハッチは、バッファＲＢ１からＲＢ４およびコンパレータＣＭ１からＣＭ４の活性化を示し、白抜きは、バッファＲＢ１からＲＢ４およびコンパレータＣＭ１からＣＭ４の非活性化を示す。
　同図において、各画素ＰＸに入射される光の照度の判定結果に基づいて、コンパレータＣＭ２は活性化され、コンパレータＣＭ１、ＣＭ３、ＣＭ４は非活性化されるものとする。ここで、バッファ制御部１３２は、カラムＡＤＣ部１１４ＢによるカラムごとのＡＤ変換の実行または停止と連携して各バッファＲＢ１からＲＢ４の動作または非動作を選択することができる。このとき、バッファ制御部１３２は、コンパレータＣＭ２の活性化に基づいてバッファＲＢ２の動作を選択し、コンパレータＣＭ１、ＣＭ３、ＣＭ４の非活性化に基づいてバッファＲＢ１、ＲＢ３、ＲＢ４の非動作を選択することができる。
　このように、上述の第４の実施の形態では、バッファＲＢ１からＲＢ４の出力をカラムごとに切り離し、ＡＤ変換の実行または停止の選択に基づいて、バッファＲＢ１からＲＢ４の動作または非動作をカラムごとに選択する。これにより、各バッファＲＢ１からＲＢ４のカラムごとの動作または非動作の比率に依存することなく、各バッファＲＢ１からＲＢ４にかかる負荷のアンバランスを抑制することができる。このため、カラムごとのＡＤ変換特性のずれを抑制しつつ、各画素ＰＸに入射される光の照度に応じてランプソースフォロワ部１１４ＡおよびカラムＡＤＣ部１１４Ｂの低消費電力化を図ることができる。
　＜５．第５の実施の形態＞
　上述の第４の実施の形態では、バッファＲＢ１からＲＢ４の出力をカラムごとに切り離し、ＡＤ変換の実行または停止の選択に基づいて、バッファＲＢ１からＲＢ４の動作または非動作をカラムごとに選択した。この第５の実施の形態では、互いに異なるカラムのバッファＲＢ１からＲＢ８の出力の接続を切り替えるスイッチを設け、ＡＤ変換の実行または停止の選択に基づいて、バッファＲＢ１からＲＢ８の動作または非動作をカラムごとに選択する。
　図１４は、第５の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の構成例を示すブロック図である。なお、同図では、８カラム分の垂直信号線ＶＳＬ１からＶＳＬ８を示すが、それ以上の垂直信号線がある場合にも同様に適用することができる。また、同図では、図４の構成の一部を抜粋して示した。
　同図において、この固体撮像装置は、上述の第４の実施の形態の固体撮像装置にスイッチＳＷ１からＳＷ７が追加されている。第５の実施の形態の固体撮像装置のそれ以外の構成は、上述の第４の実施の形態の固体撮像装置の構成と同様である。
　各スイッチＳＷ１からＳＷ７は、互いに異なるカラムのバッファＲＢ１からＲＢ８の出力の接続を切り替える。このとき、スイッチＳＷ１は、各バッファＲＢ１、ＲＢ２の出力間に接続される。スイッチＳＷ２は、各バッファＲＢ２、ＲＢ３の出力間に接続される。スイッチＳＷ３は、各バッファＲＢ３、ＲＢ４の出力間に接続される。スイッチＳＷ４は、各バッファＲＢ４、ＲＢ５の出力間に接続される。スイッチＳＷ５は、各バッファＲＢ５、ＲＢ６の出力間に接続される。スイッチＳＷ６は、各バッファＲＢ６、ＲＢ７の出力間に接続される。スイッチＳＷ７は、各バッファＲＢ７、ＲＢ８の出力間に接続される。各スイッチＳＷ１からＳＷ７は、切替信号ＳＣＷに基づいて個別にオン・オフされる。
　バッファ制御部１３２は、カラムＡＤＣ部１１４ＢによるカラムごとのＡＤ変換の実行または停止に基づいて、各バッファＲＢ１からＲＢ８の動作または非動作を選択することができる。例えば、バッファ制御部１３２は、カラムＡＤＣ部１１４ＢによるＡＤ変換の実行が選択されたカラムのバッファＲＢ１からＲＢ８の動作を選択し、カラムＡＤＣ部１１４ＢによるＡＤ変換の停止が選択されたカラムのバッファＲＢ１からＲＢ８の非動作を選択してもよい。
　また、バッファ制御部１３２は、カラムＡＤＣ部１１４ＢによるカラムごとのＡＤ変換の実行または停止に基づいて、各スイッチＳＷ１からＳＷ７のオン・オフを個別に制御することができる。例えば、バッファ制御部１３２は、非動作を選択したカラムのバッファＲＢ１からＲＢ８の出力と、非動作を選択したカラムに隣接するカラムのバッファＲＢ１からＲＢ８の出力とを切断することができる。また、バッファ制御部１３２は、動作を選択した互いに隣接するカラムのバッファＲＢ１からＲＢ８の出力を接続することができる。
　図１５は、第５の実施の形態に係るＡＤ変換部およびランプソースフォロワ部の動作例を示すブロック図である。なお、同図では、灰色ハッチは、バッファＲＢ１からＲＢ８およびコンパレータＣＭ１からＣＭ８の活性化を示し、白抜きは、バッファＲＢ１からＲＢ８およびコンパレータＣＭ１からＣＭ８の非活性化を示す。
　同図において、各画素ＰＸに入射される光の照度の判定結果に基づいて、コンパレータＣＭ２、ＣＭ５からＣＭ７は活性化され、コンパレータＣＭ１、ＣＭ３、ＣＭ４、ＣＭ８は非活性化されるものとする。ここで、バッファ制御部１３２は、カラムＡＤＣ部１１４ＢによるカラムごとのＡＤ変換の実行または停止と連携して各バッファＲＢ１からＲＢ８の動作または非動作を選択することができる。このとき、バッファ制御部１３２は、コンパレータＣＭ２、ＣＭ５からＣＭ７の活性化に基づいてバッファＲＢ２、ＲＢ５からＲＢ７の動作を選択し、コンパレータＣＭ１、ＣＭ３、ＣＭ４、ＣＭ８の非活性化に基づいてバッファＲＢ１、ＲＢ３、ＲＢ４、ＲＢ８の非動作を選択することができる。
　また、バッファ制御部１３２は、スイッチＳＷ１からＳＷ４、ＳＷ７をオフし、非動作を選択したカラムのバッファＲＢ１、ＲＢ３、ＲＢ４、ＲＢ８の出力と、そのカラムに隣接するカラムのバッファＲＢ２、ＲＢ５、ＲＢ７の出力とを切断することができる。また、バッファ制御部１３２は、スイッチＳＷ５、ＳＷ６をオンし、動作を選択した互いに隣接するカラムのバッファＲＢ５からＲＢ７の出力を接続することができる。
　このように、上述の第５の実施の形態では、互いに異なるカラムのバッファＲＢ１からＲＢ８の出力の接続を切り替えるスイッチＳＷ１からＳＷ７を設け、ＡＤ変換の実行または停止の選択に基づいて、バッファＲＢ１からＲＢ８の動作または非動作をカラムごとに選択するとともに、スイッチＳＷ１からＳＷ７を切り替える。これにより、互いに異なるカラムのバッファＲＢ１からＲＢ８のクロストークを抑制しつつ、バッファＲＢ１からＲＢ８の出力のカラムごとのばらつきを平均化することが可能となるとともに、各画素ＰＸに入射される光の照度に応じてランプソースフォロワ部１１４ＡおよびカラムＡＤＣ部１１４Ｂの低消費電力化を図ることができる。
　＜６．第６の実施の形態＞
　上述の第１の実施の形態では、バッファ制御部１３２を介して各バッファＲＢ１、ＲＢ２の動作または非動作を個別に選択可能とした。この第６の実施の形態では、画素がマトリックス状に配列された画素アレイ部が設けられた半導体チップを積層化する。
　図１６は、第６の実施の形態に係る画素アレイ部の積層例を示す斜視図である。
　同図において、固体撮像装置は、半導体チップ９２１、９２２を備える。半導体チップ９２２は、半導体チップ９２１上に積層される。
　半導体チップ９２２には、画素アレイ部９２３が形成される。画素アレイ部９２３には、画素９３１がロウ方向およびカラム方向にマトリックス状に配置される。画素アレイ部９２３の周辺には、パッド電極９３２およびビア電極９３３が形成される。ビア電極９３３は、半導体チップ９２２を貫通し、半導体チップ９２１、９２２同士を電気的に接続することができる。
　半導体チップ９２１には、周辺回路９２４が形成される。周辺回路９２４には、カラム読出し回路９２５、カラムＡＤＣ９２６、通信インタフェース９２７、制御回路９２８およびランプソースフォロワ部９２９が形成される。カラム読出し回路９２５、カラムＡＤＣ９２６およびランプソースフォロワ部９２９は、画素アレイ部９２３のカラム方向の両側の位置に対応するように形成してもよい。ランプソースフォロワ部９２９には、上述の第１から第５の実施の形態のいずれかの構成を設けることができる。制御回路９２８には、バッファ制御部１３２およびＡＤ変換制御部１３４を設けることができる。
　半導体チップ９２１、９２２は、直接接合してもよい。半導体チップ９２１、９２２の直接接合では、ハイブリッドボンディングを用いることができる。このとき、半導体チップ９２１、９２２は、Ｃｕ－Ｃｕ接続に基づいて電気的に接続してもよい。半導体チップ９２１、９２２に用いられる半導体基板の材料は、Ｓｉでもよいし、ＩｎＧａＡｓでもよいし、ＩｎＰでもよい。
　このように、上述の第６の実施の形態では、画素アレイ部９２３が形成される半導体チップ９２２を、周辺回路９２４が形成される半導体チップ９２１上に積層する。これにより、固体撮像装置が形成された半導体チップの実装面積の増大を抑制しつつ、固体撮像装置の感度を増大させることが可能となる。
　＜７．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であってもよいし、赤外線等の非可視光であってもよい。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１８は、撮像部１２０３１の設置位置の例を示す図である。
　図１８では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、例えば、上述の第１から第６の実施の形態の撮像装置は、撮像部１２０３１に適用することができる。車両制御システム１２０００に本開示に係る技術を適用することにより、撮像部１２０３１のＡＤ変換精度の低下を抑制しつつ、撮像部１２０３１の低消費電力化を実現することができる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。また、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）画素がロウ方向およびカラム方向にマトリックス状に配置された画素アレイ部と、
　前記画素から読出された画素信号と参照信号との比較結果に基づいて前記画素信号をカラムごとにＡＤ（Analog to Digital）変換するＡＤ変換部と、
　前記参照信号を前記ＡＤ変換部に前記カラムごとに入力するバッファと、
　前記バッファの動作または非動作をカラムごとに選択するバッファ制御部と
を備える撮像装置。
（２）前記バッファ制御部は、前記バッファにかかる負荷に基づいて、前記バッファの動作または非動作をカラムごとに選択する
前記（１）に記載の撮像装置。
（３）前記バッファ制御部は、前記動作が選択されたバッファの駆動力と前記バッファにかかる負荷との関係が一定に保たれるように前記バッファの動作または非動作をカラムごとに選択する
前記（１）または（２）に記載の撮像装置。
（４）前記バッファ制御部は、前記ＡＤ変換部によるＡＤ変換の実行または停止の選択に基づいて、前記バッファの動作または非動作をカラムごとに選択する
前記（１）から（３）のいずれかに記載の撮像装置。
（５）前記バッファ制御部は、
　前記ＡＤ変換の実行が選択されたカラムの前記バッファの動作を選択し、
　前記ＡＤ変換の停止が選択されたカラムの前記バッファの非動作を選択する
前記（４）に記載の撮像装置。
（６）互いに異なるカラムの前記バッファの出力を接続する接続線
をさらに備える前記（１）から（５）のいずれかに記載の撮像装置。
（７）前記バッファ制御部は、前記ＡＤ変換部によるＡＤ変換の実行または停止に依存することなく、全てのカラムの前記バッファの動作を同時に選択する
前記（１）から（６）のいずれかに記載の撮像装置。
（８）前記バッファ制御部は、複数の前記カラムをまとめたブロック単位で前記バッファの動作または非動作をカラムごとに選択する
前記（１）から（７）のいずれかに記載の撮像装置。
（９）前記バッファ制御部は、前記ＡＤ変換部によるＡＤ変換の実行または停止に依存することなく、少なくとも１つの前記ブロックの前記複数のバッファの動作を同時に選択する
前記（８）に記載の撮像装置。
（１０）前記バッファ制御部は、前記ＡＤ変換部によるＡＤ変換の実行または停止に依存することなく、前記ブロックの少なくとも１つのバッファの動作を選択する
前記（８）に記載の撮像装置。
（１１）互いに異なるカラムの前記バッファの出力の接続を切り替えるスイッチ
をさらに備える前記（１）から（１０）のいずれかに記載の撮像装置。
（１２）前記バッファ制御部は、前記非動作を選択したカラムのバッファの出力と、前記非動作を選択したカラムに隣接するカラムのバッファの出力とを前記スイッチを介して切断する
前記（１１）に記載の撮像装置。
（１３）前記バッファ制御部は、前記動作を選択した互いに隣接するカラムのバッファの出力を前記スイッチを介して接続する
前記（１１）に記載の撮像装置。
（１４）前記画素に入射される光の照度の判定結果に基づいて、前記ＡＤ変換部によるＡＤ変換の実行または停止を選択するＡＤ変換制御部
をさらに備える前記（１）から（１３）のいずれかに記載の撮像装置。
（１５）前記バッファ制御部は、前記画素に入射される光の照度の判定結果に基づいて、前記バッファの動作または非動作をカラムごとに選択する
前記（１４）に記載の撮像装置。
（１６）前記バッファ制御部は、前記画素に入射される光の照度の判定結果に基づいて前記ＡＤ変換部によるＡＤ変換の実行が選択されたカラムのみについて前記バッファの動作を選択する
前記（１５）に記載の撮像装置。
（１７）前記バッファ制御部は、前記バッファの動作を選択したカラムの個数がｎ（ｎは正の整数）未満の場合、複数の前記カラムをまとめたブロックに含まれる全カラムのバッファの動作を選択する
前記（１６）に記載の撮像装置。
（１８）前記バッファ制御部は、複数の前記カラムをまとめたブロックにおいて前記バッファの動作を選択したカラムの個数がｍ（ｍは正の整数）未満の場合、前記画素に入射される光の照度の判定結果に基づいて前記ＡＤ変換部によるＡＤ変換の停止が選択されたカラムの前記バッファの動作を追加して選択する
前記（１６）に記載の撮像装置。
（１９）ロウ方向およびカラム方向にマトリックス状に配置された画素から読出された画素信号と参照信号との比較結果に基づいて前記画素信号をカラムごとにＡＤ（Analog to Digital）変換するＡＤ変換部に前記参照信号を前記カラムごとに入力するバッファの動作または非動作を選択し、
　前記動作が選択されたバッファを介して入力された参照信号と前記画素信号との比較結果に基づいて、前記画素信号をＡＤ変換する
撮像方法。
（２０）前記ＡＤ変換部によるＡＤ変換の実行または停止の選択に基づいて、前記バッファの動作または非動作を選択し、
　前記動作が選択されたバッファを介して入力された参照信号と前記画素信号との比較結果に基づいて、前記画素信号をＡＤ変換する
前記（１９）に記載の撮像方法。
　１００　撮像装置
　１０１　光学系
　１０２　固体撮像装置
　１０３　撮像制御部
　１０４　画像処理部
　１０５　記憶部
　１０６　表示部
　１０７　操作部
　１０８　バス
　１１１　画素アレイ部
　１１２　垂直走査回路
　１１３　カラム読出し回路
　１１４　カラム信号処理部
　１１４Ａ　ランプソースフォロワ部
　１１４Ｂ　カラムＡＤＣ部
　１１５　水平走査回路
　１１６　制御回路
　ＰＸ　画素
　ＨＳＬ　水平駆動線
　ＶＳＬ　垂直信号線
　ＰＤ　フォトダイオード
　ＦＤ　フローティングディフュージョン
　１２２　転送トランジスタ
　１２３　リセットトランジスタ
　１２４　増幅トランジスタ
　１２５　選択トランジスタ
　ＬＭ１、ＬＭ２　電流源
　ＲＢ１、ＲＢ２　バッファ
　ＣＭ１、ＣＭ２　コンパレータ
　ＣＮ１、ＣＮ２　カウンタ
　ＦＧ１、ＦＧ２　フラグ保持部
　１３１　参照信号生成部
　１３２　バッファ制御部
　１３３　オートゼロ制御部
　１３４　ＡＤ変換制御部

Claims (20)

  1. 　画素がロウ方向およびカラム方向にマトリックス状に配置された画素アレイ部と、
    　前記画素から読出された画素信号と参照信号との比較結果に基づいて前記画素信号をカラムごとにＡＤ（Analog to Digital）変換するＡＤ変換部と、
    　前記参照信号を前記ＡＤ変換部に前記カラムごとに入力するバッファと、
    　前記バッファの動作または非動作をカラムごとに選択するバッファ制御部と
    を備える撮像装置。
  2. 　前記バッファ制御部は、前記バッファにかかる負荷に基づいて、前記バッファの動作または非動作をカラムごとに選択する
    請求項１に記載の撮像装置。
  3. 　前記バッファ制御部は、前記動作が選択されたバッファの駆動力と前記バッファにかかる負荷との関係が一定に保たれるように前記バッファの動作または非動作をカラムごとに選択する
    請求項１に記載の撮像装置。
  4. 　前記バッファ制御部は、前記ＡＤ変換部によるＡＤ変換の実行または停止の選択に基づいて、前記バッファの動作または非動作をカラムごとに選択する
    請求項１に記載の撮像装置。
  5. 　前記バッファ制御部は、
    　前記ＡＤ変換の実行が選択されたカラムの前記バッファの動作を選択し、
    　前記ＡＤ変換の停止が選択されたカラムの前記バッファの非動作を選択する
    請求項４に記載の撮像装置。
  6. 　互いに異なるカラムの前記バッファの出力を接続する接続線
    をさらに備える請求項１に記載の撮像装置。
  7. 　前記バッファ制御部は、前記ＡＤ変換部によるＡＤ変換の実行または停止に依存することなく、全てのカラムの前記バッファの動作を同時に選択する
    請求項６に記載の撮像装置。
  8. 　前記バッファ制御部は、複数の前記カラムをまとめたブロック単位で前記バッファの動作または非動作をカラムごとに選択する
    請求項６に記載の撮像装置。
  9. 　前記バッファ制御部は、前記ＡＤ変換部によるＡＤ変換の実行または停止に依存することなく、少なくとも１つの前記ブロックの複数のバッファの動作を同時に選択する
    請求項８に記載の撮像装置。
  10. 　前記バッファ制御部は、前記ＡＤ変換部によるＡＤ変換の実行または停止に依存することなく、前記ブロックの少なくとも１つのバッファの動作を選択する
    請求項８に記載の撮像装置。
  11. 　互いに異なるカラムの前記バッファの出力の接続を切り替えるスイッチ
    をさらに備える請求項１に記載の撮像装置。
  12. 　前記バッファ制御部は、前記非動作を選択したカラムのバッファの出力と、前記非動作を選択したカラムに隣接するカラムのバッファの出力とを前記スイッチを介して切断する
    請求項１１に記載の撮像装置。
  13. 　前記バッファ制御部は、前記動作を選択した互いに隣接するカラムのバッファの出力を前記スイッチを介して接続する
    請求項１２に記載の撮像装置。
  14. 　前記画素に入射される光の照度の判定結果に基づいて、前記ＡＤ変換部によるＡＤ変換の実行または停止を選択するＡＤ変換制御部
    をさらに備える請求項１に記載の撮像装置。
  15. 　前記バッファ制御部は、前記画素に入射される光の照度の判定結果に基づいて、前記バッファの動作または非動作をカラムごとに選択する
    請求項１４に記載の撮像装置。
  16. 　前記バッファ制御部は、前記画素に入射される光の照度の判定結果に基づいて前記ＡＤ変換部によるＡＤ変換の実行が選択されたカラムのみについて前記バッファの動作を選択する
    請求項１５に記載の撮像装置。
  17. 　前記バッファ制御部は、前記バッファの動作を選択したカラムの個数がｎ（ｎは正の整数）未満の場合、複数の前記カラムをまとめたブロックに含まれる全カラムのバッファの動作を選択する
    請求項１６に記載の撮像装置。
  18. 　前記バッファ制御部は、複数の前記カラムをまとめたブロックにおいて前記バッファの動作を選択したカラムの個数がｍ（ｍは正の整数）未満の場合、前記画素に入射される光の照度の判定結果に基づいて前記ＡＤ変換部によるＡＤ変換の停止が選択されたカラムの前記バッファの動作を追加して選択する
    請求項１６に記載の撮像装置。
  19. 　ロウ方向およびカラム方向にマトリックス状に配置された画素から読出された画素信号と参照信号との比較結果に基づいて前記画素信号をカラムごとにＡＤ（Analog to Digital）変換するＡＤ変換部に前記参照信号を前記カラムごとに入力するバッファの動作または非動作を選択し、
    　前記動作が選択されたバッファを介して入力された参照信号と前記画素信号との比較結果に基づいて、前記画素信号をＡＤ変換する
    撮像方法。
  20. 　前記ＡＤ変換部によるＡＤ変換の実行または停止の選択に基づいて、前記バッファの動作または非動作を選択し、
    　前記動作が選択されたバッファを介して入力された参照信号と前記画素信号との比較結果に基づいて、前記画素信号をＡＤ変換する
    請求項１９に記載の撮像方法。
PCT/JP2025/004985 2024-04-11 2025-02-14 撮像装置および撮像方法 Pending WO2025215943A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024063813 2024-04-11
JP2024-063813 2024-04-11

Publications (1)

Publication Number Publication Date
WO2025215943A1 true WO2025215943A1 (ja) 2025-10-16

Family

ID=97349782

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/004985 Pending WO2025215943A1 (ja) 2024-04-11 2025-02-14 撮像装置および撮像方法

Country Status (1)

Country Link
WO (1) WO2025215943A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179577A (ja) * 2012-02-09 2013-09-09 Canon Inc 固体撮像装置
US20200260027A1 (en) * 2019-02-08 2020-08-13 Samsung Electronics Co., Ltd. Image sensor
JP2022025515A (ja) * 2020-07-29 2022-02-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びこれの制御方法
JP2023111095A (ja) * 2022-01-31 2023-08-10 キヤノン株式会社 光電変換装置及びその駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179577A (ja) * 2012-02-09 2013-09-09 Canon Inc 固体撮像装置
US20200260027A1 (en) * 2019-02-08 2020-08-13 Samsung Electronics Co., Ltd. Image sensor
JP2022025515A (ja) * 2020-07-29 2022-02-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びこれの制御方法
JP2023111095A (ja) * 2022-01-31 2023-08-10 キヤノン株式会社 光電変換装置及びその駆動方法

Similar Documents

Publication Publication Date Title
US11336860B2 (en) Solid-state image capturing device, method of driving solid-state image capturing device, and electronic apparatus
JP2020072317A (ja) センサ及び制御方法
WO2020105314A1 (ja) 固体撮像素子、および、撮像装置
US11997400B2 (en) Imaging element and electronic apparatus
WO2020085085A1 (ja) 固体撮像装置
WO2020059553A1 (ja) 固体撮像装置および電子機器
WO2020080130A1 (ja) 固体撮像装置および電子機器
US12593144B2 (en) Solid state imaging element, imaging device, and solid state imaging element control method
US20240120359A1 (en) Photodetection device and electronic apparatus
WO2025215943A1 (ja) 撮像装置および撮像方法
WO2024080226A1 (ja) 光検出素子及び電子機器
WO2026018563A1 (ja) コンパレータ、ａｄ変換器および撮像装置
WO2026023238A1 (ja) カウンタ回路、ａｄ変換器および撮像装置
US20250227390A1 (en) Linear sensor
WO2025192032A1 (ja) 撮像装置および撮像方法
WO2026048282A1 (ja) 駆動回路および撮像装置
CN119856505A (zh) 摄像装置
WO2025126657A1 (ja) 撮像装置
WO2026094413A1 (ja) 撮像装置
WO2026038418A1 (ja) 撮像装置および撮像方法
JP2025011389A (ja) 撮像装置
WO2023100547A1 (ja) 撮像装置および電子機器
WO2025079456A1 (ja) 光検出装置および撮像装置
WO2025182288A1 (ja) 撮像装置および撮像方法
CN119732075A (zh) 成像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25786606

Country of ref document: EP

Kind code of ref document: A1