WO2025192191A1 - 半導体装置、電力変換ユニットおよび車両 - Google Patents

半導体装置、電力変換ユニットおよび車両

Info

Publication number
WO2025192191A1
WO2025192191A1 PCT/JP2025/005366 JP2025005366W WO2025192191A1 WO 2025192191 A1 WO2025192191 A1 WO 2025192191A1 JP 2025005366 W JP2025005366 W JP 2025005366W WO 2025192191 A1 WO2025192191 A1 WO 2025192191A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal terminal
semiconductor device
layer
wiring
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/005366
Other languages
English (en)
French (fr)
Inventor
知輝 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of WO2025192191A1 publication Critical patent/WO2025192191A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Definitions

  • This disclosure relates to a semiconductor device, a power conversion unit, and a vehicle.
  • Patent Document 1 discloses an example of a conventional semiconductor module.
  • the semiconductor module disclosed in this document includes multiple semiconductor devices and a wiring substrate.
  • the semiconductor devices include multiple signal terminals and a sealing resin.
  • the multiple signal terminals protrude from the sealing resin.
  • the multiple signal terminals are connected to the wiring substrate.
  • the size, shape, and layout of multiple semiconductor devices and wiring boards may be modified in various ways, or replaced with other configurations.
  • An object of the present disclosure is to provide an improved semiconductor device and power conversion unit compared to conventional devices.
  • an object of the present disclosure is to provide a semiconductor device and power conversion unit that can employ a wider variety of wiring substrates.
  • a semiconductor device provided by a first aspect of the present disclosure includes a first semiconductor element, a sealing resin, and one or more signal terminals.
  • the sealing resin has a top surface facing a first side in a first direction, and the one or more signal terminals protrude from the top surface toward the first side in the first direction, and include a base portion that overlaps the top surface when viewed in a direction intersecting the first direction, and a connection portion used for connection to the outside.
  • the base portion and the connection portion are spaced apart when viewed in the first direction.
  • the power conversion unit provided by the second aspect of the present disclosure includes the semiconductor device provided by the first aspect of the present disclosure and one or more wiring boards connected to the connection portions of the one or more signal terminals of the semiconductor device.
  • a vehicle provided by a third aspect of the present disclosure includes a drive source and a power conversion unit provided by the second aspect of the present disclosure.
  • the semiconductor device is electrically connected to the drive source.
  • FIG. 1 is a perspective view of a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a plan view of the semiconductor device shown in FIG.
  • FIG. 3 is a plan view corresponding to FIG. 2, seen through the sealing resin.
  • FIG. 4 is a partially enlarged view of FIG.
  • FIG. 5 is a plan view corresponding to FIG. 2, showing the first conductive member through which the sealing resin and the second conductive member are omitted.
  • FIG. 6 is a right side view of the semiconductor device shown in FIG.
  • FIG. 7 is a bottom view of the semiconductor device shown in FIG.
  • FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG.
  • FIG. 9 is a cross-sectional view taken along line IX-IX in FIG.
  • FIG. 10 is a partial enlarged view of the first semiconductor element and its periphery shown in FIG.
  • FIG. 11 is a partial enlarged view of the second semiconductor element and its periphery shown in FIG.
  • FIG. 12 is a cross-sectional view taken along line XII-XII in FIG.
  • FIG. 13 is a cross-sectional view taken along line XIII-XIII in FIG.
  • FIG. 14 is a plan view of a power conversion unit including the semiconductor device shown in FIG.
  • FIG. 15 is a partially enlarged view of FIG. 16 is a right side view of the power conversion unit shown in FIG. 14.
  • FIG. FIG. 17 is a front view of the power conversion unit shown in FIG. 14 and corresponds to FIG.
  • FIG. 18 is an enlarged cross-sectional view of a portion of the wiring board shown in FIG.
  • FIG. 19 is a circuit block diagram of the power conversion unit shown in FIG.
  • FIG. 20 is a partially enlarged view of FIG.
  • FIG. 21 is a circuit block diagram of each of a plurality of drive circuits which are elements of the circuit shown in FIG.
  • FIG. 22 is a schematic diagram of a vehicle equipped with the semiconductor device shown in FIG.
  • FIG. 23 is a partially enlarged cross-sectional view showing a first modification of the semiconductor device and the power conversion unit according to the first embodiment of the present disclosure.
  • FIG. 24 is a partially enlarged cross-sectional view showing a second modification of the semiconductor device and the power conversion unit according to the first embodiment of the present disclosure.
  • FIG. 24 is a partially enlarged cross-sectional view showing a second modification of the semiconductor device and the power conversion unit according to the first embodiment of the present disclosure.
  • FIG. 25 is a right side view showing a third modified example of the semiconductor device and the power conversion unit according to the first embodiment of the present disclosure.
  • FIG. 26 is a right side view showing a semiconductor device and a power conversion unit according to the second embodiment of the present disclosure.
  • FIG. 27 is a right side view showing a first modified example of the semiconductor device and the power conversion unit according to the second embodiment of the present disclosure.
  • FIG. 28 is a right side view showing a semiconductor device and a power conversion unit according to a third embodiment of the present disclosure.
  • an object A is formed on an object B” and “an object A is formed on an object B” include “an object A is formed directly on an object B” and “an object A is formed on an object B with another object interposed between the two objects.”
  • an object A is disposed on an object B” and “an object A is disposed on an object B” include “an object A is disposed directly on an object B” and “an object A is disposed on an object B with another object interposed between the two objects.”
  • an object A is located on an object B” includes “an object A is located on an object B with an object A in contact with the object B” and “an object A is located on an object B with another object interposed between the two objects.”
  • the phrase “an object A overlaps an object B when viewed in a certain direction” includes “an object A overlaps the entire object B” and “an object A overlaps a part of an object B.”
  • the semiconductor device A10 includes a support 1, a first power terminal 13, two second power terminals 14, two third power terminals 15, a plurality of first semiconductor elements 21, a plurality of second semiconductor elements 22, a first conductive member 31, a second conductive member 32, and a sealing resin 50.
  • the semiconductor device A10 further includes a plurality of signal terminals 16 and two thermistors 23.
  • the support 1 may include, for example, a main substrate 11, a first conductive layer 121, a second conductive layer 122, a first sub-substrate 61, and a second sub-substrate 62.
  • the support 1 may include, for example, the main substrate 11, the first sub-substrate 61, and the second sub-substrate 62, but not the first conductive layer 121 or the second conductive layer 122.
  • FIGS. 3 and 4 show the sealing resin 50 in a see-through manner. 3, the transmitted sealing resin 50 is indicated by an imaginary line (two-dot chain line).
  • the first conductive member 31 is transmitted, and the second conductive member 32 and the sealing resin 50 are not shown.
  • the normal direction to the first main surface 121A of the first conductive layer 121 (described later) will be referred to as the "first direction z.”
  • the direction perpendicular to the first direction z will be referred to as the "second direction x.”
  • the direction perpendicular to the first direction z and the second direction x will be referred to as the "third direction y.”
  • the semiconductor device A10 converts DC power input to the first power terminal 13 and two second power terminals 14 into AC power using multiple first semiconductor elements 21 and multiple second semiconductor elements 22.
  • the converted AC power is input to a power supply target (for example, a motor 89, described below) from each of the two third power terminals 15.
  • the main substrate 11 is located on the opposite side of the first semiconductor elements 21 and the second semiconductor elements 22 in the first direction z, with the first conductive layer 121 and the second conductive layer 122 as the reference.
  • the main substrate 11 supports the first conductive layer 121 and the second conductive layer 122.
  • the main substrate 11 may be, for example, an AMB (Active Metal Brazing) substrate or a DBC (Direct Bonded Copper) substrate.
  • the main substrate 11 includes an insulating layer 111, two support layers 112, and a heat dissipation layer 113.
  • the main substrate 11 is covered with sealing resin 50 except for a portion of the heat dissipation layer 113.
  • the insulating layer 111 includes a portion interposed between the support layer 112 and the heat dissipation layer 113 in the first direction z.
  • the insulating layer 111 is made of a material with relatively high thermal conductivity.
  • the insulating layer 111 is made of ceramics containing aluminum nitride (AlN).
  • AlN aluminum nitride
  • the insulating layer 111 may also be made of an insulating resin sheet.
  • the dimension of the insulating layer 111 in the first direction z is smaller than the dimension of each of the first conductive layer 121 and the second conductive layer 122 in the first direction z.
  • the two support layers 112 are located between the insulating layer 111 and the first and second conductive layers 121 and 122 in the first direction z.
  • the support layers 112 are spaced apart from each other in the second direction x.
  • the composition of the support layer 112 includes copper (Cu).
  • the support layer 112 is located inward from the periphery of the insulating layer 111 when viewed in the first direction z.
  • the heat dissipation layer 113 is located on the opposite side of the insulating layer 111 from the two support layers 112 in the first direction z. As shown in Figure 7, the heat dissipation layer 113 is exposed from the sealing resin 50.
  • the heat dissipation layer 113 contains copper.
  • the dimension of the heat dissipation layer 113 in the first direction z is larger than the dimension of the insulating layer 111 in the first direction z.
  • the heat dissipation layer 113 is located inward from the periphery of the insulating layer 111.
  • the first conductive layer 121 and the second conductive layer 122 are bonded to the main substrate 11.
  • the composition of the first conductive layer 121 and the second conductive layer 122 includes copper.
  • the first conductive layer 121 and the second conductive layer 122 are spaced apart from each other in the second direction x.
  • the first conductive layer 121 has a first main surface 121A facing the first direction z.
  • the first main surface 121A faces the multiple first semiconductor elements 21.
  • the first conductive layer 121 is bonded to one of the two support layers 112 via a first bonding layer 129.
  • the first bonding layer 129 is, for example, solder.
  • the second conductive layer 122 has a second main surface 122A facing the same side as the first main surface 121A in the first direction z.
  • the second main surface 122A faces the multiple second semiconductor elements 22.
  • the second conductive layer 122 is bonded to the other of the two support layers 112 via a first bonding layer 129.
  • the multiple first semiconductor elements 21 are bonded to the first main surface 121A of the first conductive layer 121.
  • the multiple first semiconductor elements 21 are arranged along the third direction y.
  • the multiple second semiconductor elements 22 are bonded to the second main surface 122A of the second conductive layer 122.
  • the multiple second semiconductor elements 22 are arranged along the third direction y.
  • the multiple first semiconductor elements 21 and the multiple second semiconductor elements 22 are, for example, MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors).
  • the multiple first semiconductor elements 21 and the multiple second semiconductor elements 22 may be switching elements such as IGBTs (Insulated Gate Bipolar Transistors).
  • the multiple first semiconductor elements 21 may be configured to include multiple switching elements and multiple freewheeling diodes individually connected in parallel to these switching elements.
  • the multiple second semiconductor elements 22 may also include multiple switching elements and multiple freewheeling diodes individually connected in parallel to these switching elements.
  • the freewheeling diodes are, for example, Schottky barrier diodes.
  • the multiple first semiconductor elements 21 and the multiple second semiconductor elements 22 are n-channel MOSFETs with a vertical structure.
  • the multiple first semiconductor elements 21 and the multiple second semiconductor elements 22 include a compound semiconductor substrate.
  • the compound semiconductor substrate contains silicon carbide (SiC).
  • the first electrode 211 faces the first main surface 121A of the first conductive layer 121.
  • a current corresponding to the power before conversion by the first semiconductor element 21 flows through the first electrode 211.
  • the first electrode 211 corresponds to the drain electrode of the first semiconductor element 21.
  • the first electrode 211 is conductively bonded to the first main surface 121A via the conductive bonding layer 29.
  • the first electrode 211 of each of the multiple first semiconductor elements 21 is electrically connected to the first conductive layer 121.
  • the conductive bonding layer 29 is a sintered body of metal particles containing silver (Ag) or the like. Alternatively, the conductive bonding layer 29 may be solder.
  • the second electrode 212 is located on the opposite side of the first conductive layer 121 from the side facing the first main surface 121A in the first direction z. Therefore, the first electrode 211 and the second electrode 212 are located on opposite sides of each other in the first direction z. A current corresponding to the power converted by the first semiconductor element 21 flows through the second electrode 212. In other words, the second electrode 212 corresponds to the source electrode of the first semiconductor element 21.
  • each of the multiple second semiconductor elements 22 has a third electrode 221, a fourth electrode 222, a second gate electrode 223, and a second detection electrode 224.
  • the second gate electrode 223 is located on the opposite side of the second conductive layer 122 from the side facing the second main surface 122A in the first direction z. Therefore, the second gate electrode 223 is located on the same side as the fourth electrode 222 in the first direction z.
  • a gate voltage for driving the second semiconductor element 22 is applied to the second gate electrode 223.
  • the area of the second gate electrode 223 is smaller than the area of the fourth electrode 222 when viewed in the first direction z.
  • the first power terminal 13 is located on the opposite side of the second conductive layer 122 from the first conductive layer 121 in the second direction x.
  • the first power terminal 13 is conductively bonded to the first conductive layer 121.
  • the first power terminal 13 is electrically connected to the first electrodes 211 of each of the multiple first semiconductor elements 21 via the first conductive layer 121.
  • the first power terminal 13 is a P terminal (positive electrode) to which DC power to be converted is input.
  • the first power terminal 13 extends from the first conductive layer 121 in the second direction x.
  • the first power terminal 13 has a covering portion 131 and an exposed portion 132. As shown in Figure 9, the covering portion 131 is conductively bonded to the first conductive layer 121 and is covered with sealing resin 50. The exposed portion 132 extends from the covering portion 131 in the second direction x and is exposed to the outside from the sealing resin 50.
  • the first mounting layer 611 includes two first gate wiring layers 613, a first detection wiring layer 614, two first temperature detection wiring layers 615, and a second detection wiring layer 616.
  • the first mounting layer 611 is an insulator.
  • the first mounting layer 611 is made of ceramics, for example. Alternatively, the first mounting layer 611 may be made of an insulating resin sheet.
  • the first metal layer 612 is located on the side facing the first main surface 121A of the first conductive layer 121 in the first direction z, with the first mounting layer 611 as the reference.
  • the first metal layer 612 is bonded to the first mounting layer 611.
  • the first metal layer 612 contains copper.
  • the first metal layer 612 is bonded to the first main surface 121A via a second bonding layer 68.
  • the second bonding layer 68 is, for example, solder.
  • the two first gate wiring layers 613 are located on the opposite side of the first mounting layer 611 from the first metal layer 612.
  • the two first gate wiring layers 613 are bonded to the first mounting layer 611.
  • one of the first gate wiring layers 613 has a plurality of first wires 41 conductively bonded to it.
  • the plurality of first wires 41 are individually conductively bonded to the first gate electrodes 213 of the plurality of first semiconductor elements 21.
  • a plurality of sixth wires 46 are conductively bonded to each of the two first gate wiring layers 613.
  • each of the two first gate wiring layers 613 is electrically connected to the first gate electrodes 213 of the plurality of first semiconductor elements 21.
  • the first detection wiring layer 614 is located on the opposite side of the first metal layer 612 with respect to the first mounting layer 611.
  • the first detection wiring layer 614 is bonded to the first mounting layer 611.
  • a plurality of second wires 42 are conductively bonded to the first detection wiring layer 614.
  • the plurality of second wires 42 are individually conductively bonded to the first detection electrodes 214 of the plurality of first semiconductor elements 21.
  • the first detection wiring layer 614 is electrically connected to the first detection electrodes 214 of the plurality of first semiconductor elements 21.
  • the two first temperature detection wiring layers 615 are located on the opposite side of the first mounting layer 611 from the first metal layer 612.
  • the two first temperature detection wiring layers 615 are bonded to the first mounting layer 611.
  • the two first temperature detection wiring layers 615 are adjacent to each other in the third direction y.
  • the second detection wiring layer 616 is located on the opposite side of the first metal layer 612 with respect to the first mounting layer 611.
  • the second detection wiring layer 616 is bonded to the first mounting layer 611.
  • a third wire 43 is conductively bonded to the second detection wiring layer 616.
  • the third wire 43 is further conductively bonded to the first main surface 121A of the first conductive layer 121. This provides electrical continuity between the second detection wiring layer 616 and the first conductive layer 121.
  • the second sub-substrate 62 is bonded to the second main surface 122A of the second conductive layer 122.
  • the second sub-substrate 62 is located on the opposite side of the second semiconductor elements 22 from the first semiconductor elements 21 in the second direction x.
  • the second sub-substrate 62 is electrically connected to the second semiconductor elements 22 and the second conductive layer 122.
  • the second sub-substrate 62 has a second mounting layer 621, a second metal layer 622, two second gate wiring layers 623, a third detection wiring layer 624, two second temperature detection wiring layers 625, and a fourth detection wiring layer 626.
  • the second mounting layer 621 includes two second gate wiring layers 623, a third detection wiring layer 624, two second temperature detection wiring layers 625, and a fourth detection wiring layer 626.
  • the second mounting layer 621 is an insulator.
  • the second mounting layer 621 is made of ceramics, for example. Alternatively, the second mounting layer 621 may be made of an insulating resin sheet.
  • the second metal layer 622 is located on the side facing the second main surface 122A of the second conductive layer 122 with the second mounting layer 621 as the reference in the first direction z.
  • the second metal layer 622 is bonded to the second mounting layer 621.
  • the second metal layer 622 contains copper.
  • the second metal layer 622 is bonded to the second main surface 122A via the second bonding layer 68.
  • the third detection wiring layer 624 is located on the opposite side of the second metal layer 622 with respect to the second mounting layer 621.
  • the third detection wiring layer 624 is bonded to the second mounting layer 621.
  • a plurality of fifth wires 45 are conductively bonded to the third detection wiring layer 624.
  • the plurality of fifth wires 45 are individually conductively bonded to the second detection electrodes 224 of the plurality of second semiconductor elements 22.
  • the third detection wiring layer 624 is electrically connected to the second detection electrodes 224 of the plurality of second semiconductor elements 22.
  • each of the multiple sleeves 63 includes a cylindrical portion 630, a flange portion 631, and a flange portion 632.
  • the cylindrical portion 630 is a cylindrical portion extending in the first direction z.
  • the flange portion 631 is connected to a first side z1 of the cylindrical portion 630 in the first direction z, and extends, for example, in a circular shape.
  • the flange portion 632 is connected to a second side z2 of the cylindrical portion 630 in the first direction z, and extends, for example, in a circular shape.
  • the flange portion 632 is joined to the first sub-substrate 61 or the second sub-substrate 62.
  • one of the two thermistors 23 is conductively bonded to two first temperature detection wiring layers 615 of the first sub-substrate 61.
  • the other of the two thermistors 23 is conductively bonded to two second temperature detection wiring layers 625 of the second sub-substrate 62.
  • the two thermistors 23 are used as temperature detection sensors for the semiconductor device A10.
  • the multiple signal terminals 16 may include, for example, a first signal terminal 161, a second signal terminal 162, a first signal terminal 163, a second signal terminal 164, two first signal terminals 165, two second signal terminals 166, and a first signal terminal 167.
  • First signal terminal 161, second signal terminal 162, first signal terminal 163, second signal terminal 164, two first signal terminals 165, two second signal terminals 166, and first signal terminal 167 are formed, for example, by metal pins. These terminals protrude from the top surface 51 of sealing resin 50 (described below) to the first side z1 in the first direction z. Furthermore, these terminals are individually press-fit into multiple sleeves 63. As a result, each of these terminals is supported by one of the multiple sleeves 63 and is electrically connected to either the first sub-board 61 or the second sub-board 62.
  • the first signal terminal 161 is press-fitted into the cylindrical portion 630 of one of the multiple sleeves 63 that is conductively joined to one of the two first gate wiring layers 613 of the first sub-substrate 61.
  • the first signal terminal 161 is electrically connected to the first gate electrode 213 of each of the multiple first semiconductor elements 21 via the two first gate wiring layers 613.
  • a gate voltage for driving the multiple first semiconductor elements 21 is applied to the first signal terminal 161.
  • the second signal terminal 162 is press-fit into the cylindrical portion 630 of one of the multiple sleeves 63 that is conductively joined to one of the two second gate wiring layers 623 of the second sub-substrate 62.
  • the second signal terminal 162 is electrically connected to the second gate electrodes 223 of each of the multiple second semiconductor elements 22 via the two second gate wiring layers 623.
  • a gate voltage for driving the multiple second semiconductor elements 22 is applied to the second signal terminal 162.
  • the first signal terminal 163 is located on the second side y2 of the first signal terminal 161 in the third direction y. As shown in FIGS. 2 and 5, the first signal terminal 163 is press-fitted into the cylindrical portion 630 of one of the multiple sleeves 63 that is conductively joined to the first detection wiring layer 614 of the first sub-substrate 61. As a result, the first signal terminal 163 is electrically connected to the first detection electrode 214 of each of the multiple first semiconductor elements 21 via the first detection wiring layer 614. A voltage equivalent to the voltage applied to the first detection electrode 214 of each of the multiple first semiconductor elements 21 is applied to the first signal terminal 163.
  • the second signal terminal 164 is located on the first side y1 of the second signal terminal 162 in the third direction y. As shown in FIGS. 2 and 5, the second signal terminal 164 is press-fitted into the cylindrical portion 630 of one of the multiple sleeves 63 that is conductively joined to the third detection wiring layer 624 of the second sub-substrate 62. As a result, the second signal terminal 164 is electrically connected to the second detection electrodes 224 of each of the multiple second semiconductor elements 22 via the third detection wiring layer 624. A voltage equivalent to the voltage applied to the second detection electrodes 224 of each of the multiple second semiconductor elements 22 is applied to the second signal terminal 164.
  • the two first signal terminals 165 are located on the first side y1 of the first signal terminal 161 in the third direction y.
  • the two first signal terminals 165 are adjacent to each other in the third direction y.
  • the two first signal terminals 165 are individually press-fitted into the cylindrical portions 630 of two of the multiple sleeves 63 that are individually conductively joined to the two first temperature detection wiring layers 615 of the first sub-board 61.
  • the two first signal terminals 165 are electrically connected to the two thermistors 23 that are conductively joined to the two first temperature detection wiring layers 615 of the two thermistors 23.
  • the two second signal terminals 166 are located on the second side y2 of the second signal terminal 162 in the third direction y.
  • the two second signal terminals 166 are adjacent to each other in the third direction y.
  • the two second signal terminals 166 are individually press-fitted into the cylindrical portions 630 of two of the multiple sleeves 63 that are individually conductively joined to the two second temperature detection wiring layers 625 of the second sub-board 62.
  • the two second signal terminals 166 are electrically connected to the two thermistors 23 that are conductively joined to the two second temperature detection wiring layers 625 of the two thermistors 23.
  • the first signal terminal 167 is located on the second side y2 of the first signal terminal 163 in the third direction y. As shown in FIGS. 2 and 5, the first signal terminal 167 is press-fitted into the tubular portion 630 of one of the multiple sleeves 63 that is conductively joined to the second detection wiring layer 616 of the first sub-board 61. This provides electrical continuity between the first signal terminal 167 and the first conductive layer 121 via the second detection wiring layer 616. A voltage equivalent to the DC power input to the first power terminal 13 and the two second power terminals 14 is applied to the first signal terminal 167.
  • the first signal terminal 165 includes a root portion 16a, a connection portion 16b, a first portion 16c, a second portion 16d, a third portion 16e, and an insertion portion 16i. These components may be similar in configuration to the first signal terminals 161, 163, and 167.
  • the base portion 16a is the portion that overlaps the top surface 51 when viewed in the second direction x and the third direction y, which are directions that intersect with the first direction z.
  • the connection portion 16b is the portion used for connection to the outside, and in the power conversion unit B10 described below, is used for connection to the wiring board 81.
  • the first portion 16c extends from the root portion 16a to the first side z1 in the first direction z.
  • the second portion 16d extends from the end of the first portion 16c on the first side z1 in the first direction z to the second side x2 in the second direction x.
  • the third portion 16e extends from the end of the second portion 16d on the second side x2 in the second direction x to the first side z1 in the first direction z.
  • the insertion portion 16i extends from the base portion 16a toward the second side z2 in the first direction z and is press-fitted into the cylindrical portion 630 of the sleeve 63.
  • the connection portion 16b is provided in the third portion 16e and has a bulging shape compared to the other portions of the third portion 16e.
  • the second signal terminal 164 includes a root portion 16a, a connection portion 16b, a fourth portion 16f, a fifth portion 16g, a sixth portion 16h, and an insertion portion 16i. These configurations may be similar to those of the second signal terminal 162 and the second signal terminal 166.
  • the base portion 16a is the portion that overlaps the top surface 51 when viewed in the second direction x and the third direction y, which are directions that intersect with the first direction z.
  • the connection portion 16b is the portion used for connection to the outside, and in the power conversion unit B10 described below, is used for connection to the wiring board 81.
  • the fourth portion 16f extends from the root portion 16a to the first side z1 in the first direction z.
  • the fifth portion 16g extends from the end of the fourth portion 16f on the first side z1 in the first direction z to the first side x1 in the second direction x.
  • the sixth portion 16h extends from the end of the fifth portion 16g on the first side x1 in the second direction x to the first side z1 in the first direction z.
  • connection portion 16b is provided in the sixth portion 16h and has a bulging shape compared to the other portions of the sixth portion 16h.
  • the distance d2 between the connection portions 16b of the first signal terminal 165 and the second signal terminal 164 is smaller than the distance d1 between the root portions 16a of the first signal terminal 165 and the second signal terminal 164.
  • the first conductive member 31 is conductively bonded to the second electrodes 212 of the multiple first semiconductor elements 21 and the second main surface 122A of the second conductive layer 122.
  • the second electrodes 212 of the multiple first semiconductor elements 21 are electrically connected to the second conductive layer 122.
  • the composition of the first conductive member 31 includes copper.
  • the first conductive member 31 is a metal clip.
  • the first conductive member 31 has a first main portion 311, multiple first joint portions 312, multiple first connecting portions 313, multiple second joint portions 314, and multiple second connecting portions 315.
  • the first main portion 311 forms the main portion of the first conductive member 31. As shown in FIG. 5, the first main portion 311 extends in the third direction y. As shown in FIG. 9, the first main portion 311 straddles the first conductive layer 121 and the second conductive layer 122.
  • the multiple first bonding portions 312 are individually bonded to the second electrodes 212 of the multiple first semiconductor elements 21. Each of the multiple first bonding portions 312 faces the second electrode 212 of one of the multiple first semiconductor elements 21.
  • the multiple first connecting portions 313 are connected to the first main portion 311 and the multiple first bonding portions 312.
  • the multiple first connecting portions 313 are spaced apart from one another in the third direction y.
  • the multiple first connecting portions 313 when viewed in the third direction y, are inclined in a direction away from the first main surface 121A of the first conductive layer 121 as they move from the multiple first bonding portions 312 toward the first main portion 311.
  • the multiple second bonding portions 314 are bonded to the second main surface 122A of the second conductive layer 122.
  • the multiple second bonding portions 314 face the second main surface 122A.
  • the multiple second bonding portions 314 extend in the third direction y.
  • the multiple second connecting portions 315 are connected to the first main portion 311 and the multiple second joint portions 314.
  • the multiple second connecting portions 315 are inclined in a direction away from the second main surface 122A of the second conductive layer 122 as they move from the multiple second joint portions 314 toward the first main portion 311.
  • a conductive bonding layer 29 is located between the second electrode 212 of each of the multiple first semiconductor elements 21 and each of the multiple first bonding portions 312.
  • the conductive bonding layer 29 electrically conductively bonds each of the multiple first bonding portions 312 to the second electrode 212 of each of the multiple first semiconductor elements 21.
  • the conductive bonding layer 29 is located between the second main surface 122A of the second conductive layer 122 and the second bonding portion 314.
  • the conductive bonding layer 29 electrically conductively bonds the second main surface 122A to the second bonding portion 314.
  • the second conductive member 32 is conductively bonded to the second electrodes 212 of the multiple second semiconductor elements 22 and the covering portion 141 of the second power terminal 14. As a result, the second electrodes 212 of the multiple second semiconductor elements 22 are electrically connected to the second power terminal 14.
  • the second conductive member 32 contains copper.
  • the second conductive member 32 is a metal clip. As shown in Figure 4, the second conductive member 32 has two second main portions 321, multiple third joint portions 322, multiple third connecting portions 323, two fourth joint portions 324, two fourth connecting portions 325, multiple intermediate portions 326, and multiple cross beam portions 327.
  • the two second main portions 321 are spaced apart from each other in the third direction y.
  • the two second main portions 321 extend in the second direction x.
  • the two second main portions 321 are arranged parallel (or approximately parallel) to the first main surface 121A of the first conductive layer 121 and the second main surface 122A of the second conductive layer 122.
  • the two second main portions 321 are spaced apart from the first main surface 121A and the second main surface 122A more than the first main portion 311 of the first conductive member 31.
  • the multiple third bonding portions 322 are individually bonded to the second electrodes 212 of the multiple second semiconductor elements 22. Each of the multiple third bonding portions 322 faces the fourth electrode 222 of one of the multiple second semiconductor elements 22.
  • the two fourth joints 324 are joined to the covering portion 141 of the second power terminal 14.
  • the two fourth joints 324 face the covering portion 141.
  • the two fourth connecting portions 325 are connected to the two second main portions 321 and the two fourth joint portions 324.
  • the two fourth connecting portions 325 are inclined in a direction away from the first main surface 121A of the first conductive layer 121 as they move from the two fourth joint portions 324 toward the two second main portions 321.
  • the multiple cross beam portions 327 are arranged along the third direction y.
  • the multiple cross beam portions 327 include areas that individually overlap the multiple first joint portions 312 of the first conductive member 31.
  • the cross beam portion 327 located at the center in the third direction y is connected to the multiple intermediate portions 326 on both sides in the third direction y.
  • the remaining two cross beam portions 327 are connected to one of the two second main portions 321 and one of the multiple intermediate portions 326 on both sides in the third direction y.
  • the multiple cross beam portions 327 are convex in the first direction z toward the side toward which the first main surface 121A of the first conductive layer 121 faces.
  • a conductive bonding layer 29 is located between each fourth electrode 222 of the multiple second semiconductor elements 22 and each of the multiple third bonding portions 322.
  • the conductive bonding layer 29 conductively bonds each of the multiple third bonding portions 322 to each of the multiple second semiconductor elements 22.
  • a conductive bonding layer 29 is located between each covering portion 141 of the two second power terminals 14 and the two fourth bonding portions 324.
  • the conductive bonding layer 29 conductively bonds each of the covering portions 141 of the two second power terminals 14 to each of the two fourth bonding portions 324.
  • the top surface 51 faces the same side as the first main surface 121A of the first conductive layer 121 in the first direction z.
  • the bottom surface 52 faces the opposite side from the top surface 51 in the first direction z.
  • the heat dissipation layer 113 of the main substrate 11 is exposed from the bottom surface 52.
  • the first side surface 53 and the second side surface 54 are spaced apart from each other in the second direction x.
  • the first side surface 53 and the second side surface 54 face opposite each other in the second direction x. From the first side surface 53, the exposed portion 132 of the first power terminal 13 and the exposed portion 142 of each of the two second power terminals 14 are exposed to the outside. From the second side surface 54, the exposed portion 152 of each of the two third power terminals 15 are exposed to the outside.
  • the two recesses 55 are recessed from the first side surface 53 in the second direction x.
  • the two recesses 55 extend from the top surface 51 to the bottom surface 52 in the first direction z.
  • the two recesses 55 are located on both sides of the first power terminal 13 in the third direction y.
  • the power conversion unit B10 includes three semiconductor devices A10, a heat dissipation member 71, a wiring board 81, and multiple support members 82.
  • the power conversion unit B10 is used to drive a motor 89, which will be described later.
  • the heat dissipation member 71 is used to cool the semiconductor device A10.
  • the heat dissipation member 71 contains metal.
  • the heat dissipation member 71 is made of a material containing aluminum (Al).
  • the heat dissipation member 71 has a base 711 and a heat dissipation portion 712.
  • the base 711 is, for example, flat.
  • the base 711 faces the heat dissipation layer 113 of the main substrate 11 in the first direction z.
  • the heat dissipation portion 712 is connected to the base 711.
  • the heat dissipation portion 712 is located on the second side z2 relative to the base 711 in the first direction z.
  • the heat dissipation portion 712 protrudes from the base 711.
  • the heat dissipation portion 712 is rectangular parallelepiped-shaped.
  • the heat dissipation portion 712 may be a plurality of fins arranged in a direction perpendicular to the first direction z.
  • the three semiconductor devices A10 are arranged along the third direction y on the base 711 of the heat dissipation member 71.
  • the heat dissipation layer 113 of each of the three semiconductor devices A10 may be bonded to the base 711 via, for example, a bonding layer (not shown).
  • the wiring board 81 is individually connected to the multiple signal terminals 16 of each of the three semiconductor devices A10. As shown in Figures 15 and 17, the wiring board 81 faces the top surface 51 of the sealing resin 50 of each of the three semiconductor devices A10.
  • the wiring board 81 has a base material 811, main wiring 812, back wiring 813, and internal wiring 814.
  • the base material 811 has a plurality of through holes 811A that penetrate in the first direction z.
  • the main wiring 812 is arranged on the opposite side of the base material 811 from the sealing resin 50 of each of the three semiconductor devices A10 in the first direction z.
  • the back wiring 813 is arranged on the opposite side of the base material 811 from the main wiring 812.
  • the internal wiring 814 is arranged in the plurality of through holes 811A.
  • the internal wiring 814 is connected to the main wiring 812 and back wiring 813.
  • the motor 89 is electrically connected to the two third power terminals 15 of each of the three semiconductor devices A10.
  • the motor 89 is, for example, a three-phase induction motor. Three-phase AC power output from the two third power terminals 15 of each of the three semiconductor devices A10 is input to the motor 89. This drives the motor 89.
  • the first semiconductor element 21 or the second semiconductor element 22 may be destroyed before the multiple drive circuits 84 have completed their overcurrent protection. Therefore, measures may be taken, such as providing an internal resistance between the second electrode 212 and the first detection electrode 214 inside each of the multiple first semiconductor elements 21. This allows the internal resistance to reduce the gate-source voltage when a short-circuit current flows, thereby more reliably preventing the first semiconductor element 21 or the second semiconductor element 22 from being destroyed.
  • the vehicle C is, for example, an electric vehicle (EV).
  • EV electric vehicle
  • vehicle C is equipped with an on-board charger 91, a storage battery 92, and a drive system 93.
  • Power is supplied to the on-board charger 91 wirelessly from an outdoor power supply facility (not shown). Alternatively, power may be supplied from the power supply facility to the on-board charger 91 via a wired connection.
  • the on-board charger 91 is equipped with a step-up DC-DC converter. The voltage of the power supplied to the on-board charger 91 is stepped up by the converter before being supplied to the storage battery 92. The stepped-up voltage is, for example, 600V.
  • the drive system 93 drives the vehicle C.
  • the drive system 93 has an inverter 931 and a drive source 932.
  • the semiconductor device A10 forms part of the inverter 931.
  • the previously described power conversion unit B10 can be applied to the inverter 931.
  • Power stored in the storage battery 92 is supplied to the inverter 931.
  • the power supplied from the storage battery 92 to the inverter 931 is DC power.
  • a step-up DC-DC converter may be further provided between the storage battery 92 and the inverter 931.
  • the inverter 931 converts DC power to AC power.
  • the inverter 931, including the semiconductor device A10, is connected to the drive source 932.
  • the drive source 932 has an AC motor and a transmission.
  • the AC motor rotates and the rotation is transmitted to the transmission.
  • the transmission appropriately reduces the rotational speed transmitted from the AC motor and then rotates the drive shaft of vehicle C. This drives vehicle C.
  • semiconductor device A10 in inverter 931 is necessary to output AC power with an appropriately changed frequency to correspond to the required rotational speed of the AC motor.
  • the root portions 16a and connection portions 16b of the multiple signal terminals 16 are spaced apart when viewed in the first direction z. This makes it possible to provide the connection portions 16b of the multiple signal terminals 16 at different positions relative to the locations where the multiple signal terminals 16 are fixed to the support body 1. This allows for the adoption of a wider variety of wiring boards 81.
  • the distance between the connection portions 16b of the first signal terminal 161 and the second signal terminal 162 is shorter than the distance between the base portions 16a of the first signal terminal 161 and the second signal terminal 162. This allows the size W of the wiring board 81 in the second direction x to be reduced.
  • the first signal terminal 161 includes a first portion 16c, a second portion 16d, and a third portion 16e, and the connection portion 16b is provided in the third portion 16e.
  • the second signal terminal 162 includes a fourth portion 16f, a fifth portion 16g, and a sixth portion 16h, and the connection portion 16b is provided in the sixth portion 16h. This allows the multiple signal terminals 16 to be connected to the wiring board 81 by moving the wiring board 81 from the first side z1 to the second side z2 in the first direction z while making the distance d2 smaller than the distance d1.
  • a support member When press-fitting the connection portions 16b of the multiple signal terminals 16 into the multiple through holes 811A of the wiring board 81, a support member may be placed between the second portion 16d and the fifth portion 16g and the top surface 51. This allows the support member to withstand the force applied to the multiple signal terminals 16 by press-fitting, preventing unintended breakage of the multiple signal terminals 16.
  • FIGS 23 to 27 show other embodiments of the present disclosure.
  • elements that are the same as or similar to those in the above embodiment are given the same reference numerals.
  • the configurations of each part in each modified example and each embodiment can be combined with each other as appropriate to the extent that no technical contradictions arise.
  • First Modification of First Embodiment 23 shows a semiconductor device A11 and a power conversion unit B11 according to a first modification of the first embodiment of the present disclosure.
  • the connection portion 16b is connected to the wiring substrate 81 by a conductive bonding material 169.
  • the conductive bonding material 169 may be, for example, solder.
  • the connection portion 16b may have a uniform cross-sectional shape rather than a bulging shape.
  • connection portion 16b is not limited in any way.
  • the specific bonding form between the connection portion 16b and the wiring substrate 81 is not limited in any way.
  • Second Modification of First Embodiment 24 shows a semiconductor device A12 and a power conversion unit B12 that are a second modified example of the first embodiment of the present disclosure.
  • the signal terminals 16 are directly bonded to the first sub-substrate 61.
  • the signal terminals 16 have flange portions 16j.
  • the flange portions 16j extend in a direction intersecting the first direction z.
  • the flange portion signal terminals 16j may be bonded to the first sub-substrate 61 by, for example, soldering, ultrasonic bonding, laser bonding, or the like.
  • the sealing resin 50 may have a through hole 509.
  • the through hole 509 accommodates the flange portion 16j.
  • the signal terminal 16 may be bonded to the first sub-substrate 61.
  • the through hole 509 may be filled with an auxiliary resin 59.
  • the auxiliary resin 59 may contain, for example, the same epoxy resin as the sealing resin 50.
  • This modification allows for the adoption of a wider variety of wiring substrates 81. As can be seen from this modification, there are no limitations on the method for fixing the multiple signal terminals 16 to the support body 1. By filling the through holes 509 with auxiliary resin 59, the auxiliary resin 59 can more firmly support the signal terminals 16.
  • a first signal terminal 165 includes a root portion 16a, a connecting portion 16b, and a first portion 16c.
  • the first portion 16c is inclined toward a second side x2 in the second direction x as it extends from the root portion 16a toward a first side z1 in the first direction z.
  • the second signal terminal 164 includes a root portion 16a, a connecting portion 16b, and a fourth portion 16f.
  • the fourth portion 16f is inclined toward a first side x1 in the second direction x as it extends from the root portion 16a toward the first side z1 in the first direction z.
  • a first signal terminal 165 includes a root portion 16a, a connection portion 16b, a first portion 16c, and a second portion 16d.
  • the first portion 16c extends from the root portion 16a to a first side z1 in the first direction z.
  • the second portion 16d extends from an end of the first portion 16c on the first side z1 in the first direction z to a second side x2 in the second direction x.
  • the connection portion 16b is provided in the second portion 16d.
  • the second signal terminal 164 includes a root portion 16a, a connection portion 16b, a fourth portion 16f, and a fifth portion 16g.
  • the fourth portion 16f extends from the root portion 16a to a first side z1 in the first direction z.
  • the fifth portion 16g extends from the end of the fourth portion 16f on the first side z1 in the first direction z to a first side x1 in the second direction x.
  • the connection portion 16b is provided on the fifth portion 16g.
  • the positions of the second portion 16d and the fifth portion 16g in the first direction z may be the same (or approximately the same).
  • the wiring board 81 can be oriented along the first direction z. This allows for a reduction in the area occupied by the wiring board 81 in the second direction x.
  • First modified example of the second embodiment 27 shows a semiconductor device A21 and a power conversion unit B21 that are a first modified example of the second embodiment of the present disclosure.
  • the positions of the connection portion 16b of the first signal terminal 165 and the connection portion 16b of the second signal terminal 164 in the first direction z are different from each other.
  • the connection portion 16b of the first signal terminal 165 is located on the first side z1 in the first direction z relative to the connection portion 16b of the second signal terminal 164.
  • connection portion 16b of the first signal terminal 165 and the connection portion 16b of the second signal terminal 164 are positioned in different positions in the first direction z, interference in connections to the two wiring boards 81 can be reduced.
  • a first signal terminal 165 includes a root portion 16a, a connection portion 16b, a first portion 16c, and a second portion 16d.
  • the first portion 16c extends from the root portion 16a toward a first side z1 in the first direction z.
  • the second portion 16d extends from an end of the first portion 16c on the first side z1 in the first direction z toward a second side x2 in the second direction x.
  • the connection portion 16b is provided on the second portion 16d.
  • the second portion 16d protrudes from the sealing resin 50 toward the second side x2 in the second direction x when viewed in the first direction z.
  • the second signal terminal 164 includes a root portion 16a, a connection portion 16b, a fourth portion 16f, and a fifth portion 16g.
  • the fourth portion 16f extends from the root portion 16a to a first side z1 in the first direction z.
  • the fifth portion 16g extends from the end of the fourth portion 16f on the first side z1 in the first direction z to a second side x2 in the second direction x.
  • the connection portion 16b is provided on the fifth portion 16g. When viewed in the first direction z, the fifth portion 16g protrudes from the sealing resin 50 to the second side x2 in the second direction x.
  • the second portion 16d may be located on the first side z1 in the first direction z relative to the fifth portion 16g.
  • the connection portions 16b of the first signal terminal 165 and the second signal terminal 164 may be located at the same (or approximately the same) position in the second direction x.
  • the wiring board 81 When viewed in the first direction z, the wiring board 81 is spaced from the sealing resin 50 on the second side x2 in the second direction x, and is oriented along the first direction z.
  • the connection portions 16b of multiple signal terminals 16 are connected to the wiring board 81.
  • This embodiment allows for the adoption of a wider variety of wiring boards 81.
  • the specific arrangement of the wiring board 81 is not limited in any way.
  • Appendix 1 A first semiconductor element (21); A sealing resin (50), one or more signal terminals (16);
  • the sealing resin (50) has a top surface (51) facing a first side (z1) in a first direction (z),
  • the one or more signal terminals (16) protrude from the top surface (51) toward the first side (z1) in the first direction (z), and include a root portion (16a) that overlaps the top surface (51) when viewed in a direction intersecting the first direction (z), and a connection portion (16b) used for connection to an external device
  • the semiconductor device (A10) is such that the root portion (16a) and the connection portion (16b) are spaced apart when viewed in the first direction (z).
  • Appendix 3 The semiconductor device (A10) described in Appendix 2, wherein a distance (d2) between the connection portions (16b) of the first signal terminal (161) and the second signal terminal (162) is shorter than a distance (d1) between the root portions (16a) of the first signal terminal (161) and the second signal terminal (162).
  • the first signal terminal (161) includes a first portion (16c) extending from the root portion (16a) to the first side (z1) in the first direction (z), a second portion (16d) extending from the first portion (16c) to the second side (x2) in the second direction (x), and a third portion (16e) extending from the second portion (16d) to the first side (z1) in the first direction (z),
  • the second signal terminal (162) includes a fourth portion (16f) extending from the root portion (16a) to the first side (z1) in the first direction (z), a fifth portion (16g) extending from the fourth portion (16f) to the first side (x1) in the second direction (x), and a sixth portion (16h) extending from the fifth portion (16g) to the first side (z1) in the first direction (z),
  • the first signal terminal (161) includes a first portion (16c) extending from the root portion (16a) to the first side (z1) in the first direction (z) and a second portion (16d) extending from the first portion (16c) to the second side (x2) in the second direction (x),
  • the second signal terminal (162) includes a fourth portion (16f) extending from the root portion (16a) to the first side (z1) in the first direction (z) and a fifth portion (16g) extending from the fourth portion (16f) to the first side (x1) in the second direction (x),
  • Appendix 7. A semiconductor device (A10) according to any one of appendices 3 to 6, wherein the first signal terminal (161) and the second signal terminal (162) are all overlapped with the sealing resin (50) when viewed in the first direction (z).
  • the first signal terminal (161) includes a first portion (16c) extending from the root portion (16a) to the first side (z1) in the first direction (z) and a second portion (16d) extending from the first portion (16c) to the second side (x2) in the second direction (x),
  • the connection portion (16b) of the first signal terminal (161) is provided on the second portion (16d)
  • the second signal terminal (162) includes a fourth portion (16f) extending from the root portion (16a) to the first side (z1) in the first direction (z) and a fifth portion (16g) extending from the fourth portion (16f) to the second side (x2) in the second direction (x)
  • the semiconductor device (A30) according to Appendix 2, wherein the connection portion (16b) of the second signal terminal (162) is provided on the fifth portion (16g).
  • Appendix 9 The semiconductor device (A10) described in Appendix 8, wherein a portion of each of the first signal terminal (161) and the second signal terminal (162) protrudes from the sealing resin (50) when viewed in the first direction (z).
  • Appendix 10. The semiconductor device (A10) according to any one of appendices 1 to 9, wherein the connection portion (16b) has a shape that bulges out relative to an adjacent portion of the signal terminal (16).
  • Appendix 11 The semiconductor device (A10) according to Supplementary Note 2; and one or more wiring boards (81) connected to the connection portions (16b) of the one or more signal terminals (16) of the semiconductor device (A10). Appendix 12.
  • a size (W) of the one or more wiring substrates (81) in the second direction (x) is smaller than a distance (d1) between the root portions (16a) of the first signal terminal (161) and the second signal terminal (162);
  • Appendix 13 The semiconductor device (A10) described in Appendix 12, wherein the one or more wiring substrates (81) include one wiring substrate (81) that intersects the first direction (z) and is connected to the first signal terminal (161) and the second signal terminal (162). Appendix 13-1.
  • the first signal terminal (161) includes a first portion (16c) extending from the root portion (16a) to the first side (z1) in the first direction (z), a second portion (16d) extending from the first portion (16c) to the second side (x2) in the second direction (x), and a third portion (16e) extending from the second portion (16d) to the first side (z1) in the first direction (z),
  • the power conversion unit (B10) according to appendix 13, wherein the connection portion (16b) is provided in the third portion (16e). Appendix 13-2.
  • the second signal terminal (162) includes a fourth portion (16f) extending from the root portion (16a) to the first side (z1) in the first direction (z), a fifth portion (16g) extending from the fourth portion (16f) to the first side (x1) in the second direction (x), and a sixth portion (16h) extending from the fifth portion (16g) to the first side (z1) in the first direction (z),
  • the power conversion unit (B10) according to Appendix 13-1, wherein the second signal terminal (162) and the connection portion (16b) are provided in the sixth portion (16h). Appendix 14.
  • the first signal terminal (161) includes a first portion (16c) extending from the root portion (16a) to the first side (z1) in the first direction (z) and a second portion (16d) extending from the first portion (16c) to the second side (x2) in the second direction (x),
  • the power conversion unit (B20) according to Appendix 14, wherein the connection portion (16b) of the first signal terminal (161) is provided on the second portion (16d).
  • Appendix 14-2 Appendix 14-2.
  • the second signal terminal (162) includes a fourth portion (16f) extending from the root portion (16a) to the first side (z1) in the first direction (z) and a fifth portion (16g) extending from the fourth portion (16f) to the first side (x1) in the second direction (x),
  • the power conversion unit (B20) according to Appendix 14-1, wherein the connection portion (16b) of the second signal terminal (162) is provided in the fifth portion (16g).
  • Appendix 15. A driving source; A power conversion unit (B10) according to any one of Supplementary Notes 11 to 14, The semiconductor device is electrically connected to the drive source.

Landscapes

  • Inverter Devices (AREA)

Abstract

半導体装置は、第１半導体素子と、封止樹脂と、１以上の信号端子と、を備える。前記封止樹脂は、第１方向の第１側を向く頂面を有する。前記１以上の信号端子は、前記頂面から前記第１方向の前記第１側に突出している。前記１以上の信号端子は、前記第１方向と交差する方向に視て前記頂面と重なる根元部および外部との接続に用いられる接続部を含む。前記根元部および前記接続部は、前記第１方向に視て離れている。

Description

半導体装置、電力変換ユニットおよび車両
　本開示は、半導体装置、電力変換ユニットおよび車両に関する。
　特許文献１には、従来の半導体モジュールの一例が開示されている。同文献に開示された半導体モジュールは、複数の半導体装置および配線基板を備える。半導体装置は、複数の信号端子および封止樹脂を備える。複数の信号端子は、封止樹脂から突出している。複数の信号端子は、配線基板に接続されている。
　複数の半導体装置および配線基板は、それぞれの大きさ、形状および配置が種々に設計変更されたり、他の構成に置き換えられたりする場合がある。
国際公開第２０２３／０４７８９０号
［概要］
　本開示は、従来より改良が施された半導体装置および電力変換ユニットを提供することを一の課題とする。特に本開示は、上記事情に鑑み、より多彩な配線基板を採用することが可能な半導体装置および電力変換ユニットを提供することをその一の課題とする。
　本開示の第１の側面によって提供される半導体装置は、第１半導体素子と、封止樹脂と、１以上の信号端子と、を備える。前記封止樹脂は、第１方向の第１側を向く頂面を有し、前記１以上の信号端子は、前記頂面から前記第１方向の前記第１側に突出しており、且つ前記第１方向と交差する方向に視て前記頂面と重なる根元部および外部との接続に用いられる接続部を含む。前記根元部および前記接続部は、前記第１方向に視て離れている。
　本開示の第２の側面によって提供される電力変換ユニットは、本開示の第１の側面によって提供される半導体装置と、前記半導体装置の前記１以上の信号端子の前記接続部に接続された１以上の配線基板と、を備える。
　本開示の第３の側面によって提供される車両は、駆動源および本開示の第２の側面によって提供される電力変換ユニットを備える。前記半導体装置は、前記駆動源に導通している。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態に係る半導体装置の斜視図である。 図２は、図１に示す半導体装置の平面図である。 図３は、図２に対応する平面図であり、封止樹脂を透過している。 図４は、図３の部分拡大図である。 図５は、図２に対応する平面図であり、第１導通部材を透過しており、かつ封止樹脂および第２導通部材の図示を省略している。 図６は、図１に示す半導体装置の右側面図である。 図７は、図１に示す半導体装置の底面図である。 図８は、図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図９は、図３のＩＸ－ＩＸ線に沿う断面図である。 図１０は、図９に示す第１半導体素子およびその周辺の部分拡大図である。 図１１は、図９に示す第２半導体素子およびその周辺の部分拡大図である。 図１２は、図３のＸＩＩ－ＸＩＩ線に沿う断面図である。 図１３は、図３のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１４は、図１に示す半導体装置を具備する電力変換ユニットの平面図である。 図１５は、図１４の部分拡大図である。 図１６は、図１４に示す電力変換ユニットの右側面図である。 図１７は、図１４に示す電力変換ユニットの正面図であり、図１５に対応している。 図１８は、図１５に示す配線基板の部分拡大断面図である。 図１９は、図１４に示す電力変換ユニットの回路ブロック図である。 図２０は、図１９の部分拡大図である。 図２１は、図１９に示す回路の一要素である複数の駆動回路の各々の回路ブロック図である。 図２２は、図１に示す半導体装置が搭載された車両の概要図である。 図２３は、本開示の第１実施形態に係る半導体装置および電力変換ユニットの第１変形例を示す部分拡大断面図である。 図２４は、本開示の第１実施形態に係る半導体装置および電力変換ユニットの第２変形例を示す部分拡大断面図である。 図２５は、本開示の第１実施形態に係る半導体装置および電力変換ユニットの第３変形例を示す右側面図である。 図２６は、本開示の第２実施形態に係る半導体装置および電力変換ユニットを示す右側面図である。 図２７は、本開示の第２実施形態に係る半導体装置および電力変換ユニットの第１変形例を示す右側面図である。 図２８は、本開示の第３実施形態に係る半導体装置および電力変換ユニットを示す右側面図である。
［詳細な説明］
　本開示の詳細について、添付図面に基づき説明する。
　本開示における「第１」、「第２」、「第３」等の用語は、単に識別のために用いたものであり、それらの対象物に順列を付することを意図していない。
　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。また、本開示において「ある面Ａが方向Ｂ（の一方側または他方側）を向く」とは、面Ａの方向Ｂに対する角度が９０°である場合に限定されず、面Ａが方向Ｂに対して傾いている場合を含む。
　第１実施形態：
　図１～図１３に基づき、本開示の第１実施形態に係る半導体装置Ａ１０について説明する。半導体装置Ａ１０は、支持体１、第１電力端子１３、２つの第２電力端子１４、２つの第３電力端子１５、複数の第１半導体素子２１、複数の第２半導体素子２２、第１導通部材３１、第２導通部材３２および封止樹脂５０を備える。さらに半導体装置Ａ１０は、複数の信号端子１６および２つのサーミスタ２３を備える。支持体１は、たとえば、主基板１１、第１導電層１２１、第２導電層１２２、第１副基板６１および第２副基板６２を含んでよい。支持体１は、たとえば、主基板１１、第１副基板６１および第２副基板６２を含み、第１導電層１２１および第２導電層１２２を含まない構成であってよい。ここで、図３および図４では、理解の便宜上、封止樹脂５０を透過している。図３では、透過した封止樹脂５０を想像線（二点鎖線）で示している。図５では、理解の便宜上、第１導通部材３１を透過し、かつ第２導通部材３２および封止樹脂５０の図示を省略している。
　半導体装置Ａ１０の説明においては、便宜上、例えば、後述する第１導電層１２１の第１主面１２１Ａの法線方向を「第１方向ｚ」と呼ぶ。また例えば、第１方向ｚに対して直交する方向を「第２方向ｘ」と呼ぶ。また例えば、第１方向ｚおよび第２方向ｘに対して直交する方向を「第３方向ｙ」と呼ぶ。
　半導体装置Ａ１０は、第１電力端子１３、および２つの第２電力端子１４に入力された直流電力を、複数の第１半導体素子２１、および複数の第２半導体素子２２により交流電力に変換する。変換された交流電力は、２つの第３電力端子１５の各々から電力供給対象（たとえば後述するモータ８９）に入力される。
　主基板１１は、図９～図１１に示すように、第１方向ｚにおいて第１導電層１２１および第２導電層１２２を基準として複数の第１半導体素子２１、および複数の第２半導体素子２２とは反対側に位置する。主基板１１は、第１導電層１２１および第２導電層１２２を支持している。半導体装置Ａ１０においては、主基板１１は、たとえばＡＭＢ（Active Metal Brazing）基板、ＤＢＣ（Direct Bonded Copper）基板であってよい。図９～図１１に示すように、主基板１１は、絶縁層１１１、２つの支持層１１２、および放熱層１１３を含む。主基板１１は、放熱層１１３の一部を除き封止樹脂５０に覆われている。
　図９～図１１に示すように、絶縁層１１１は、第１方向ｚにおいて支持層１１２と放熱層１１３との間に介在する部分を含む。絶縁層１１１は、熱伝導性が比較的高い材料からなる。絶縁層１１１は、たとえば窒化アルミニウム（ＡｌＮ）を含むセラミックスからなる。絶縁層１１１は、セラミックスの他、絶縁樹脂シートからなる構成でもよい。絶縁層１１１の第１方向ｚの寸法は、第１導電層１２１および第２導電層１２２の各々の第１方向ｚの寸法よりも小さい。
　図９～図１１に示すように、２つの支持層１１２は、第１方向ｚにおいて絶縁層１１１と、第１導電層１２１および第２導電層１２２との間に位置する。支持層１１２は、第２方向ｘにおいて互いに離れている。支持層１１２の組成は、銅（Ｃｕ）を含む。図５に示すように、第１方向ｚに視て、支持層１１２は、絶縁層１１１の周縁よりも内方に位置する。
　図９～図１１に示すように、放熱層１１３は、第１方向ｚにおいて絶縁層１１１を基準として２つの支持層１１２とは反対側に位置する。図７に示すように、放熱層１１３は、封止樹脂５０から露出している。放熱層１１３の組成は、銅を含む。放熱層１１３の第１方向ｚの寸法は、絶縁層１１１の第１方向ｚの寸法よりも大きい。第１方向ｚに視て、放熱層１１３は、絶縁層１１１の周縁よりも内方に位置する。
　第１導電層１２１および第２導電層１２２は、図９～図１１に示すように、主基板１１に接合されている。第１導電層１２１および第２導電層１２２の組成は、銅を含む。第１導電層１２１および第２導電層１２２は、第２方向ｘにおいて互いに離れている。図８および図９に示すように、第１導電層１２１は、第１方向ｚを向く第１主面１２１Ａを有する。第１主面１２１Ａは、複数の第１半導体素子２１に対向している。図１０に示すように、第１導電層１２１は、第１接合層１２９を介して２つの支持層１１２のうちの一方の支持層１１２に接合されている。第１接合層１２９は、たとえばハンダである。図８および図９に示すように、第２導電層１２２は、第１方向ｚにおいて第１主面１２１Ａと同じ側を向く第２主面１２２Ａを有する。第２主面１２２Ａは、複数の第２半導体素子２２に対向している。図１１に示すように、第２導電層１２２は、第１接合層１２９を介して２つの支持層１１２のうちの他方の支持層１１２に接合されている。
　複数の第１半導体素子２１は、図５および図９に示すように、第１導電層１２１の第１主面１２１Ａに接合されている。複数の第１半導体素子２１は、第３方向ｙに沿って配列されている。複数の第２半導体素子２２は、第２導電層１２２の第２主面１２２Ａに接合されている。複数の第２半導体素子２２は、第３方向ｙに沿って配列されている。複数の第１半導体素子２１、および複数の第２半導体素子２２は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。この他、複数の第１半導体素子２１、および複数の第２半導体素子２２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのスイッチング素子でもよい。さらに、複数の第１半導体素子２１は、複数のスイッチング素子と、これらのスイッチング素子に対して個別に並列接続された複数の還流ダイオードとを含む構成でもよい。同様に、複数の第２半導体素子２２も、複数のスイッチング素子と、これらのスイッチング素子に対して個別に並列接続された複数の還流ダイオードとを含む構成でもよい。還流ダイオードは、たとえばショットキーバリアダイオードである。半導体装置Ａ１０の説明においては、複数の第１半導体素子２１、および複数の第２半導体素子２２は、ｎチャネル型であり、かつ縦型構造のＭＯＳＦＥＴを対象とする。複数の第１半導体素子２１、および複数の第２半導体素子２２は、化合物半導体基板を含む。当該化合物半導体基板の組成は、炭化ケイ素（ＳｉＣ）を含む。
　図５および図１０に示すように、複数の第１半導体素子２１の各々は、第１電極２１１、第２電極２１２、第１ゲート電極２１３および第１検出電極２１４を有する。
　図１０に示すように、第１電極２１１は、第１導電層１２１の第１主面１２１Ａに対向している。第１電極２１１には、第１半導体素子２１により変換される前の電力に対応する電流が流れる。すなわち、第１電極２１１は、第１半導体素子２１のドレイン電極に相当する。第１電極２１１は、導電接合層２９を介して第１主面１２１Ａに導電接合されている。これにより、複数の第１半導体素子２１の各々の第１電極２１１は、第１導電層１２１に導通している。導電接合層２９は、銀（Ａｇ）などを含む金属粒子の焼結体である。この他、導電接合層２９は、ハンダでもよい。
　図１０に示すように、第２電極２１２は、第１方向ｚにおいて第１導電層１２１の第１主面１２１Ａに対向する側とは反対側に位置する。したがって、第１電極２１１および第２電極２１２は、第１方向ｚにおいて互いに反対側に位置する。第２電極２１２には、第１半導体素子２１により変換された後の電力に対応する電流が流れる。すなわち、第２電極２１２は、第１半導体素子２１のソース電極に相当する。
　図１０に示すように、第１ゲート電極２１３は、第１方向ｚにおいて第１導電層１２１の第１主面１２１Ａに対向する側とは反対側に位置する。したがって、第１ゲート電極２１３は、第１方向ｚにおいて第２電極２１２と同じ側に位置する。第１ゲート電極２１３には、第１半導体素子２１を駆動するためのゲート電圧が印加される。図５に示すように、第１方向ｚに視て、第１ゲート電極２１３の面積は、第２電極２１２の面積よりも小さい。
　図５に示すように、第１検出電極２１４は、第１方向ｚにおいて第２電極２１２および第１ゲート電極２１３と同じ側に位置する。第１検出電極２１４は、第３方向ｙにおいて第１ゲート電極２１３の隣に位置する。第１検出電極２１４には、第２電極２１２に印加される電圧と等価な電圧が印加される。第１方向ｚに視て、第１検出電極２１４の面積は、第１ゲート電極２１３の面積と略等しい。
　図５および図１１に示すように、複数の第２半導体素子２２の各々は、第３電極２２１、第４電極２２２、第２ゲート電極２２３および第２検出電極２２４を有する。
　図１１に示すように、第３電極２２１は、第２導電層１２２の第２主面１２２Ａに対向している。第３電極２２１には、第２半導体素子２２により変換される前の電力に対応する電流が流れる。すなわち、第３電極２２１は、第２半導体素子２２のドレイン電極に相当する。第３電極２２１は、導電接合層２９を介して第２主面１２２Ａに導電接合されている。これにより、複数の第２半導体素子２２の各々の第３電極２２１は、第２導電層１２２に導通している。
　図１１に示すように、第４電極２２２は、第１方向ｚにおいて第２導電層１２２の第２主面１２２Ａに対向する側とは反対側に位置する。したがって、第３電極２２１および第４電極２２２は、第１方向ｚにおいて互いに反対側に位置する。第４電極２２２には、第２半導体素子２２により変換された後の電力に対応する電流が流れる。すなわち、第４電極２２２は、第２半導体素子２２のソース電極に相当する。
　図１１に示すように、第２ゲート電極２２３は、第１方向ｚにおいて第２導電層１２２の第２主面１２２Ａに対向する側とは反対側に位置する。したがって、第２ゲート電極２２３は、第１方向ｚにおいて第４電極２２２と同じ側に位置する。第２ゲート電極２２３には、第２半導体素子２２を駆動するためのゲート電圧が印加される。図５に示すように、第１方向ｚに視て、第２ゲート電極２２３の面積は、第４電極２２２の面積よりも小さい。
　図５に示すように、第２検出電極２２４は、第１方向ｚにおいて第４電極２２２および第２ゲート電極２２３と同じ側に位置する。第２検出電極２２４は、第３方向ｙにおいて第２ゲート電極２２３の両側に位置する。第２検出電極２２４には、第４電極２２２に印加される電圧と等価な電圧が印加される。第１方向ｚに視て、第２検出電極２２４の面積は、第２ゲート電極２２３の面積と略等しい。
　第１電力端子１３は、図３および図９に示すように、第２方向ｘにおいて第１導電層１２１を基準として第２導電層１２２とは反対側に位置する。第１電力端子１３は、第１導電層１２１に導電接合されている。これにより、第１電力端子１３は、第１導電層１２１を介して複数の第１半導体素子２１の各々の第１電極２１１に導通している。第１電力端子１３は、電力変換対象となる直流電力が入力されるＰ端子（正極）である。第１電力端子１３は、第１導電層１２１から第２方向ｘに延びている。第１電力端子１３は、被覆部１３１および露出部１３２を有する。図９に示すように、被覆部１３１は、第１導電層１２１に導電接合され、かつ封止樹脂５０に覆われている。露出部１３２は、被覆部１３１ から第２方向ｘに延び、かつ封止樹脂５０から外部に露出している。
　２つの第２電力端子１４の各々は、図３および図８に示すように、第２方向ｘにおいて第１導電層１２１および第２導電層１２２を基準として第１電力端子１３と同じ側に位置し、かつ第１導電層１２１および第２導電層１２２から離れている。２つの第２電力端子１４の各々は、複数の第２半導体素子２２の各々の第４電極２２２に導通している。２つの第２電力端子１４は、電力変換対象となる直流電力が入力されるＮ端子（負極）である。第２電力端子１４は、第３方向ｙにおいて互いに離れている。２つの第２電力端子１４の第３方向ｙの間には、第１電力端子１３が位置する。２つの第２電力端子１４の各々は、被覆部１４１および露出部１４２を有する。図８に示すように、被覆部１４１は、第１導電層１２１から離れており、かつ封止樹脂５０に覆われている。露出部１４２は、被覆部１４１から第２方向ｘに延び、かつ封止樹脂５０から外部に露出している。
　２つの第３電力端子１５の各々は、図３および図８に示すように、第２方向ｘにおいて第２導電層１２２を基準として第１導電層１２１とは反対側に位置する。２つの第３電力端子１５の各々は、第２導電層１２２に導電接合されている。これにより、２つの第３電力端子１５の各々は、第２導電層１２２を介して複数の第２半導体素子２２の各々の第３電極２２１に導通している。２つの第３電力端子１５の各々から、複数の第１半導体素子２１、および複数の第２半導体素子２２により変換された交流電力が出力される。半導体装置Ａ１０においては、２つの第３電力端子１５は、第３方向ｙにおいて互いに離れている。２つの第３電力端子１５の各々は、被覆部１５１および露出部１５２を有する。図８に示すように、被覆部１５１は、第２導電層１２２に導電接合され、かつ封止樹脂５０に覆われている。露出部１５２は、被覆部１５１から第２方向ｘに延び、かつ封止樹脂５０から外部に露出している。
　第１副基板６１は、図１０に示すように、第１導電層１２１の第１主面１２１Ａに接合されている。第１副基板６１は、第２方向ｘにおいて複数の第１半導体素子２１を基準として複数の第２半導体素子２２とは反対側に位置する。第１副基板６１は、複数の第１半導体素子２１と、第１導電層１２１とに導通している。図５および図１０に示すように、第１副基板６１は、第１搭載層６１１、第１金属層６１２、２つの第１ゲート配線層６１３、第１検出配線層６１４、第１温度検出配線層６１５および第２検出配線層６１６を有する。
　図５に示すように、第１搭載層６１１は、２つの第１ゲート配線層６１３、第１検出配線層６１４、２つの第１温度検出配線層６１５、および第２検出配線層６１６を搭載している。第１搭載層６１１は、絶縁体である。第１搭載層６１１は、たとえばセラミックスからなる。この他、第１搭載層６１１は、絶縁樹脂シートからなる場合でもよい。
　図１０に示すように、第１金属層６１２は、第１方向ｚにおいて第１搭載層６１１を基準として第１導電層１２１の第１主面１２１Ａに対向する側に位置する。第１金属層６１２は、第１搭載層６１１に接合されている。第１金属層６１２の組成は、銅を含む。第１金属層６１２は、第２接合層６８を介して第１主面１２１Ａに接合されている。第２接合層６８は、たとえばハンダである。
　図５および図１０に示すように、２つの第１ゲート配線層６１３は、第１搭載層６１１を基準として第１金属層６１２とは反対側に位置する。２つの第１ゲート配線層６１３は、第１搭載層６１１に接合されている。２つの第１ゲート配線層６１３のうち、一方の第１ゲート配線層６１３には、複数の第１ワイヤ４１が導電接合されている。複数の第１ワイヤ４１は、複数の第１半導体素子２１の各々の第１ゲート電極２１３に個別に導電接合されている。さらに２つの第１ゲート配線層６１３の各々には、複数の第６ワイヤ４６が導電接合されている。これにより、２つの第１ゲート配線層６１３の各々は、複数の第１半導体素子２１の各々の第１ゲート電極２１３に導通している。
　図５および図１０に示すように、第１検出配線層６１４は、第１搭載層６１１を基準として第１金属層６１２とは反対側に位置する。第１検出配線層６１４は、第１搭載層６１１に接合されている。第１検出配線層６１４には、複数の第２ワイヤ４２が導電接合されている。さらに複数の第２ワイヤ４２は、複数の第１半導体素子２１の各々の第１検出電極２１４に個別に導電接合されている。これにより、第１検出配線層６１４は、複数の第１半導体素子２１の各々の第１検出電極２１４に導通している。
　図５に示すように、２つの第１温度検出配線層６１５は、第１搭載層６１１を基準として第１金属層６１２とは反対側に位置する。２つの第１温度検出配線層６１５は、第１搭載層６１１に接合されている。２つの第１温度検出配線層６１５は、第３方向ｙにおいて互いに隣り合っている。
　図５に示すように、第２検出配線層６１６は、第１搭載層６１１を基準として第１金属層６１２とは反対側に位置する。第２検出配線層６１６は、第１搭載層６１１に接合されている。第２検出配線層６１６には、第３ワイヤ４３が導電接合されている。さらに第３ワイヤ４３は、第１導電層１２１の第１主面１２１Ａに導電接合されている。これにより、第２検出配線層６１６は、第１導電層１２１に導通している。
　第２副基板６２は、図１１に示すように、第２導電層１２２の第２主面１２２Ａに接合されている。第２副基板６２は、第２方向ｘにおいて複数の第２半導体素子２２を基準として複数の第１半導体素子２１とは反対側に位置する。第２副基板６２は、複数の第２半導体素子２２と、第２導電層１２２とに導通している。図５および図１１に示すように、第２副基板６２は、第２搭載層６２１、第２金属層６２２、２つの第２ゲート配線層６２３、第３検出配線層６２４、２つの第２温度検出配線層６２５、および第４検出配線層６２６を有する。
　図５に示すように、第２搭載層６２１は、２つの第２ゲート配線層６２３、第３検出配線層６２４、２つの第２温度検出配線層６２５、および第４検出配線層６２６を搭載している。第２搭載層６２１は、絶縁体である。第２搭載層６２１は、たとえばセラミックスからなる。この他、第２搭載層６２１は、絶縁樹脂シートからなる場合でもよい。
　図１１に示すように、第２金属層６２２は、第１方向ｚにおいて第２搭載層６２１を基準として第２導電層１２２の第２主面１２２Ａに対向する側に位置する。第２金属層６２２は、第２搭載層６２１に接合されている。第２金属層６２２の組成は、銅を含む。第２金属層６２２は、第２接合層６８を介して第２主面１２２Ａに接合されている。
　図５および図１１に示すように、２つの第２ゲート配線層６２３は、第２搭載層６２１を基準として第２金属層６２２とは反対側に位置する。２つの第２ゲート配線層６２３は、第２搭載層６２１に接合されている。２つの第２ゲート配線層６２３のうち、一方の第２ゲート配線層６２３には、複数の第４ワイヤ４４が導電接合されている。複数の第４ワイヤ４４は、複数の第２半導体素子２２の各々の第２ゲート電極２２３に個別に導電接合されている。さらに２つの第２ゲート配線層６２３の各々には、複数の第７ワイヤ４７が導電接合されている。これにより、２つの第２ゲート配線層６２３の各々は、複数の第２半導体素子２２の各々の第２ゲート電極２２３に導通している。
　図５および図１１に示すように、第３検出配線層６２４は、第２搭載層６２１を基準として第２金属層６２２とは反対側に位置する。第３検出配線層６２４は、第２搭載層６２１に接合されている。第３検出配線層６２４には、複数の第５ワイヤ４５が導電接合されている。さらに複数の第５ワイヤ４５は、複数の第２半導体素子２２の各々の第２検出電極２２４に個別に導電接合されている。これにより、第３検出配線層６２４は、複数の第２半導体素子２２の各々の第２検出電極２２４に導通している。
　図５に示すように、２つの第２温度検出配線層６２５は、第２搭載層６２１を基準として第２金属層６２２とは反対側に位置する。２つの第２温度検出配線層６２５は、第２搭載層６２１に接合されている。２つの第２温度検出配線層６２５は、第３方向ｙにおいて互いに隣り合っている。
　図５に示すように、第４検出配線層６２６は、第２搭載層６２１を基準として第２金属層６２２とは反対側に位置する。第４検出配線層６２６は、第２搭載層６２１に接合されている。
　図１０および図１１に示すように、複数のスリーブ６３の各々は、第３接合層６９を介して第１副基板６１および第２副基板６２のいずれかに導電接合されている。第３接合層６９は、たとえばハンダである。複数のスリーブ６３は、金属などの導電性材料からなる。複数のスリーブ６３は、第１副基板６１および第２副基板６２のいずれかに、直接接合されていてよい。
　図９に示すように、複数のスリーブ６３の各々は、筒状部６３０、フランジ部６３１およびフランジ部６３２を含む。筒状部６３０は、第１方向ｚに延びる筒状の部分である。フランジ部６３１は、筒状部６３０の第１方向ｚの第１側ｚ１に繋がっており、たとえば円形状に延出している。フランジ部６３２は、筒状部６３０の第１方向ｚの第２側ｚ２に繋がっており、たとえば円形状に延出している。図示された例においては、フランジ部６３２が第１副基板６１または第２副基板６２に接合されている。
　２つのサーミスタ２３のうち一方のサーミスタ２３は、図４に示すように、第１副基板６１の２つの第１温度検出配線層６１５に導電接合されている。２つのサーミスタ２３のうち他方のサーミスタ２３は、図４に示すように、第２副基板６２の２つの第２温度検出配線層６２５に導電接合されている。２つのサーミスタ２３は、半導体装置Ａ１０の温度検出用センサとして用いられる。
　複数の信号端子１６は、たとえば第１信号端子１６１、第２信号端子１６２、第１信号端子１６３、第２信号端子１６４、２つの第１信号端子１６５、２つの第２信号端子１６６、第１信号端子１６７を含んでよい。
　第１信号端子１６１、第２信号端子１６２、第１信号端子１６３、第２信号端子１６４、２つの第１信号端子１６５、２つの第２信号端子１６６、および第１信号端子１６７は、たとえば、金属ピンからなる。これらの端子は、後述する封止樹脂５０の頂面５１から第１方向ｚの第１側ｚ１に突出している。さらにこれらの端子は、複数のスリーブ６３に個別に圧入されている。これにより、これらの端子の各々は、複数のスリーブ６３のいずれかに支持されるとともに、第１副基板６１および第２副基板６２のいずれかに導通している。
　第１信号端子１６１は、図２、図５および図１０に示すように、複数のスリーブ６３のうち、第１副基板６１の２つの第１ゲート配線層６１３のいずれかに導電接合されたスリーブ６３の筒状部６３０に圧入されている。これにより、第１信号端子１６１は、２つの第１ゲート配線層６１３を介して複数の第１半導体素子２１の各々の第１ゲート電極２１３に導通している。第１信号端子１６１には、複数の第１半導体素子２１が駆動するためのゲート電圧が印加される。
　第２信号端子１６２は、図２、図５および図１１に示すように、複数のスリーブ６３のうち、第２副基板６２の２つの第２ゲート配線層６２３のいずれかに導電接合されたスリーブ６３の筒状部６３０に圧入されている。これにより、第２信号端子１６２は、２つの第２ゲート配線層６２３を介して複数の第２半導体素子２２の各々の第２ゲート電極２２３に導通している。第２信号端子１６２には、複数の第２半導体素子２２が駆動するためのゲート電圧が印加される。
　第１信号端子１６３は、図２に示すように、第３方向ｙにおいて第１信号端子１６１の第２側ｙ２に位置する。図２および図５に示すように、第１信号端子１６３は、複数のスリーブ６３のうち、第１副基板６１の第１検出配線層６１４に導電接合されたスリーブ６３の筒状部６３０に圧入されている。これにより、第１信号端子１６３は、第１検出配線層６１４を介して複数の第１半導体素子２１の各々の第１検出電極２１４に導通している。第１信号端子１６３には、複数の第１半導体素子２１の各々の第１検出電極２１４に印加される電圧と等価な電圧が印加される。
　第２信号端子１６４は、図２に示すように、第３方向ｙにおいて第２信号端子１６２の第１側ｙ１に位置する。第２信号端子１６４は、図２および図５に示すように、複数のスリーブ６３のうち、第２副基板６２の第３検出配線層６２４に導電接合されたスリーブ６３の筒状部６３０に圧入されている。これにより、第２信号端子１６４は、第３検出配線層６２４を介して複数の第２半導体素子２２の各々の第２検出電極２２４に導通している。第２信号端子１６４には、複数の第２半導体素子２２の各々の第２検出電極２２４に印加される電圧と等価な電圧が印加される。
　２つの第１信号端子１６５は、図２に示すように、第３方向ｙにおいて第１信号端子１６１の第１側ｙ１に位置する。２つの第１信号端子１６５は、第３方向ｙにおいて互いに隣り合っている。図２および図５に示すように、２つの第１信号端子１６５は、複数のスリーブ６３のうち、第１副基板６１の２つの第１温度検出配線層６１５に個別に導電接合された２つのスリーブ６３の筒状部６３０に個別に圧入されている。これにより、２つの第１信号端子１６５は、２つのサーミスタ２３のうち、２つの第１温度検出配線層６１５に導電接合されたサーミスタ２３に導通している。
　２つの第２信号端子１６６は、図２に示すように、第３方向ｙにおいて第２信号端子１６２の第２側ｙ２に位置する。２つの第２信号端子１６６は、第３方向ｙにおいて互いに隣り合っている。図２および図５に示すように、２つの第２信号端子１６６は、複数のスリーブ６３のうち、第２副基板６２の２つの第２温度検出配線層６２５に個別に導電接合された２つのスリーブ６３の筒状部６３０に個別に圧入されている。これにより、２つの第２信号端子１６６は、２つのサーミスタ２３のうち、２つの第２温度検出配線層６２５に導電接合されたサーミスタ２３に導通している。
　第１信号端子１６７は、図２に示すように、第３方向ｙにおいて第１信号端子１６３の第２側ｙ２に位置する。図２および図５に示すように、第１信号端子１６７は、複数のスリーブ６３のうち、第１副基板６１の第２検出配線層６１６に導電接合されたスリーブ６３の筒状部６３０に圧入されている。これにより、第１信号端子１６７は、第２検出配線層６１６を介して第１導電層１２１に導通している。第１信号端子１６７には、第１電力端子１３、および２つの第２電力端子１４に入力された直流電力に相当する電圧が印加される。
　図２、図６および図９に示すように、第１信号端子１６５は、根元部１６ａ、接続部１６ｂ、第１部１６ｃ、第２部１６ｄ、第３部１６ｅおよび挿入部１６ｉを含む。これらの構成は、第１信号端子１６１、第１信号端子１６３および第１信号端子１６７と同様であってよい。
　根元部１６ａは、第１方向ｚと交差する方向である第２方向ｘおよび第３方向ｙ等に視て、頂面５１と重なる部位である。接続部１６ｂは、外部との接続に用いられる部位であり、後述の電力変換ユニットＢ１０においては、配線基板８１との接続に用いられる。
　第１部１６ｃは、根元部１６ａから第１方向ｚの第１側ｚ１に延びる。第２部１６ｄは、第１部１６ｃの第１方向ｚの第１側ｚ１の端部から第２方向ｘの第２側ｘ２に延びる。第３部１６ｅは、第２部１６ｄの第２方向ｘの第２側ｘ２の端部から第１方向ｚの第１側ｚ１に延びる。
　本例においては、挿入部１６ｉは、根元部１６ａから第１方向ｚの第２側ｚ２に延びており、スリーブ６３の筒状部６３０に圧入されている。接続部１６ｂは、第３部１６ｅに設けられており、第３部１６ｅの他の部分と比べて膨出した形状である。
　図２、図６および図９に示すように、第２信号端子１６４は、根元部１６ａ、接続部１６ｂ、第４部１６ｆ、第５部１６ｇ、第６部１６ｈおよび挿入部１６ｉを含む。これらの構成は、第２信号端子１６２および第２信号端子１６６と同様であってよい。
　根元部１６ａは、第１方向ｚと交差する方向である第２方向ｘおよび第３方向ｙ等に視て、頂面５１と重なる部位である。接続部１６ｂは、外部との接続に用いられる部位であり、後述の電力変換ユニットＢ１０においては、配線基板８１との接続に用いられる。
　第４部１６ｆは、根元部１６ａから第１方向ｚの第１側ｚ１に延びる。第５部１６ｇは、第４部１６ｆの第１方向ｚの第１側ｚ１の端部から第２方向ｘの第１側ｘ１に延びる。第６部１６ｈは、第５部１６ｇの第２方向ｘの第１側ｘ１の端部から第１方向ｚの第１側ｚ１に延びる。
　接続部１６ｂは、第６部１６ｈに設けられており、第６部１６ｈの他の部分と比べて膨出した形状である。
　図６に示すように、第１信号端子１６５および第２信号端子１６４の接続部１６ｂどうしの距離ｄ２は、第１信号端子１６５および第２信号端子１６４の根元部１６ａどうしの距離ｄ１より小さい。
　第１導通部材３１は、図５および図１０に示すように、複数の第１半導体素子２１の第２電極２１２と、第２導電層１２２の第２主面１２２Ａとに導電接合されている。これにより、複数の第１半導体素子２１の第２電極２１２は、第２導電層１２２に導通している。第１導通部材３１の組成は、銅を含む。第１導通部材３１は、金属クリップである。図５に示すように、第１導通部材３１は、第１主部３１１、複数の第１接合部３１２、複数の第１連結部３１３、複数の第２接合部３１４および複数の第２連結部３１５を有する。
　第１主部３１１は、第１導通部材３１の主要部をなしている。図５に示すように、第１主部３１１は、第３方向ｙに延びている。図９に示すように、第１主部３１１は、第１導電層１２１と第２導電層１２２との間を跨いでいる。
　図１０に示すように、複数の第１接合部３１２は、複数の第１半導体素子２１の第２電極２１２に個別に接合されている。複数の第１接合部３１２の各々は、複数の第１半導体素子２１のいずれかの第２電極２１２に対向している。
　図５に示すように、複数の第１連結部３１３は、第１主部３１１、および複数の第１接合部３１２につながっている。複数の第１連結部３１３は、第３方向ｙにおいて互いに離れている。図９に示すように、第３方向ｙに視て、複数の第１連結部３１３は、複数の第１接合部３１２から第１主部３１１に向かうほど、第１導電層１２１の第１主面１２１Ａから離れる向きに傾斜している。
　図５および図９に示すように、複数の第２接合部３１４は、第２導電層１２２の第２主面１２２Ａに接合されている。複数の第２接合部３１４は、第２主面１２２Ａに対向している。複数の第２接合部３１４は、第３方向ｙに延びている。
　図５および図９に示すように、複数の第２連結部３１５は、第１主部３１１および複数の第２接合部３１４につながっている。第３方向ｙに視て、複数の第２連結部３１５は、複数の第２接合部３１４から第１主部３１１に向かうほど、第２導電層１２２の第２主面１２２Ａから離れる向きに傾斜している。
　図９、図１０および図１３に示すように、複数の第１半導体素子２１の各々の第２電極２１２と、複数の第１接合部３１２の各々との間には、導電接合層２９が位置する。当該導電接合層２９は、複数の第１接合部３１２の各々と、複数の第１半導体素子２１の各々の第２電極２１２とを個別に導電接合している。図９に示すように、第２導電層１２２の第２主面１２２Ａと、第２接合部３１４との間には、導電接合層２９が位置する。当該導電接合層２９は、第２主面１２２Ａと第２接合部３１４とを導電接合している。
　第２導通部材３２は、図４および図１１に示すように、複数の第２半導体素子２２の第２電極２１２と、第２電力端子１４の被覆部１４１とに導電接合されている。これにより、複数の第２半導体素子２２の第２電極２１２は、第２電力端子１４に導通している。第２導通部材３２の組成は、銅を含む。第２導通部材３２は、金属クリップである。図４に示すように、第２導通部材３２は、２つの第２主部３２１、複数の第３接合部３２２、複数の第３連結部３２３、２つの第４接合部３２４、２つの第４連結部３２５、複数の中間部３２６、および複数の横梁部３２７を有する。
　図４に示すように、２つの第２主部３２１は、第３方向ｙにおいて互いに離れている。２つの第２主部３２１は、第２方向ｘに延びている。図８に示すように、２つの第２主部３２１は、第１導電層１２１の第１主面１２１Ａ、および第２導電層１２２の第２主面１２２Ａに対して平行（あるいは略平行）に配置されている。２つの第２主部３２１は、第１導通部材３１の第１主部３１１よりも第１主面１２１Ａおよび第２主面１２２Ａから離れている。
　図４に示すように、複数の中間部３２６は、第３方向ｙにおいて互いに離れているとともに、第３方向ｙにおいて２つの第２主部３２１の間に位置する。複数の中間部３２６は、第２方向ｘに延びている。複数の中間部３２６の各々の第２方向ｘの寸法は、２つの第２主部３２１の各々の第２方向ｘの寸法よりも小さい。
　図１１に示すように、複数の第３接合部３２２は、複数の第２半導体素子２２の第２電極２１２に個別に接合されている。複数の第３接合部３２２の各々は、複数の第２半導体素子２２のいずれかの第４電極２２２に対向している。
　図４および図１２に示すように、複数の第３連結部３２３は、複数の第３接合部３２２の第３方向ｙの両側につながっている。さらに複数の第３連結部３２３は、２つの第２主部３２１、および複数の中間部３２６のいずれかにつながっている。第２方向ｘに視て、複数の第３連結部３２３の各々は、複数の第３接合部３２２のいずれかから、２つの第２主部３２１、および複数の中間部３２６のいずれかに向かうほど、第２導電層１２２の第２主面１２２Ａから離れる向きに傾斜している。
　図４および図８に示すように、２つの第４接合部３２４は、第２電力端子１４の被覆部１４１に接合されている。２つの第４接合部３２４は、被覆部１４１に対向している。
　図４および図８に示すように、２つの第４連結部３２５は、２つの第２主部３２１、および２つの第４接合部３２４につながっている。第３方向ｙに視て、２つの第４連結部３２５は、２つの第４接合部３２４から２つの第２主部３２１に向かうほど、第１導電層１２１の第１主面１２１Ａから離れる向きに傾斜している。
　図４および図１３に示すように、複数の横梁部３２７は、第３方向ｙに沿って配列されている。第１方向ｚに視て、複数の横梁部３２７は、第１導通部材３１の複数の第１接合部３１２に個別に重なっている領域を含む。複数の横梁部３２７のうち第３方向ｙの中央に位置する横梁部３２７の第３方向ｙの両側は、複数の中間部３２６につながっている。複数の横梁部３２７のうち残り２つの横梁部３２７の第３方向ｙの両側は、２つの第２主部３２１のいずれかと、複数の中間部３２６のいずれかとにつながっている。第２方向ｘに視て、複数の横梁部３２７は、第１方向ｚにおいて第１導電層１２１の第１主面１２１Ａが向く側に凸状をなしている。
　図９、図１１および図１２に示すように、複数の第２半導体素子２２の各々の第４電極２２２と、複数の第３接合部３２２の各々との間には、導電接合層２９が位置する。当該導電接合層２９は、複数の第３接合部３２２の各々と、複数の第２半導体素子２２の各々の第４電極２２２とを個別に導電接合している。図８に示すように、２つの第２電力端子１４の各々の被覆部１４１と、２つの第４接合部３２４との間には、導電接合層２９が位置する。当該導電接合層２９は、２つの第２電力端子１４の各々の被覆部１４１と、２つの第４接合部３２４とを個別に導電接合している。
　封止樹脂５０は、図８、図９、図１２および図１３に示すように、第１導電層１２１、第２導電層１２２、複数の第１半導体素子２１、複数の第２半導体素子２２、第１導通部材３１および第２導通部材３２を覆っている。さらに封止樹脂５０は、主基板１１、第１電力端子１３、第３電力端子１５および第２電力端子１４の各々の一部を覆っている。封止樹脂５０は、電気絶縁性を有する。封止樹脂５０は、たとえば黒色のエポキシ樹脂を含む材料からなる。図２、および図６～図９に示すように、封止樹脂５０は、頂面５１、底面５２、第１側面５３、第２側面５４、および２つの凹部５５を有する。
　図８および図９に示すように、頂面５１は、第１方向ｚにおいて第１導電層１２１の第１主面１２１Ａと同じ側を向く。図８および図９に示すように、底面５２は、第１方向ｚにおいて頂面５１とは反対側を向く。図７に示すように、底面５２から主基板１１の放熱層１１３が露出している。
　図２および図６に示すように、第１側面５３および第２側面５４は、第２方向ｘにおいて互いに離れている。第１側面５３および第２側面５４は、第２方向ｘにおいて互いに反対側を向く。第１側面５３から、第１電力端子１３の露出部１３２と、２つの第２電力端子１４の各々の露出部１４２とが外部に露出している。第２側面５４から、２つの第３電力端子１５の各々の露出部１５２が外部に露出している。
　図２および図７に示すように、２つの凹部５５は、第１側面５３から第２方向ｘに向けて凹んでいる。２つの凹部５５は、第１方向ｚにおいて頂面５１から底面５２に至っている。２つの凹部５５は、第１電力端子１３の第３方向ｙの両側に位置する。
　次に、図１４～図２１に基づき、半導体装置Ａ１０を具備する電力変換ユニットＢ１０について説明する。電力変換ユニットＢ１０は、３つの半導体装置Ａ１０、放熱部材７１、配線基板８１および複数の支持部材８２を備える。電力変換ユニットＢ１０は、後述するモータ８９を駆動するために用いられる。
　まず、図１４～図１８に基づき、電力変換ユニットＢ１０の構成について説明する。放熱部材７１は、半導体装置Ａ１０の冷却に供される。放熱部材７１は、金属を含有する。放熱部材７１は、たとえばアルミニウム（Ａｌ）を含む材料からなる。
　放熱部材７１は、基部７１１および放熱部７１２を有する。基部７１１は、たとえば平板状である。基部７１１は、第１方向ｚにおいて主基板１１の放熱層１１３に対向している。放熱部７１２は、基部７１１につながっている。放熱部７１２は、第１方向ｚにおいて基部７１１を基準として第２側ｚ２に位置する。放熱部７１２は、基部７１１から突出している。半導体装置Ａ１０においては、放熱部７１２は、直方体状である。この他、放熱部７１２は、第１方向ｚに対して直交する方向に配列された複数のフィンであってよい。
　３つの半導体装置Ａ１０は、図１４に示すように、放熱部材７１の基部７１１の上において第３方向ｙに沿って配列されている。３つの半導体装置Ａ１０の各々の放熱層１１３は、たとえば、接合層（図示略）を介して基部７１１に接合されてよい。
　配線基板８１は、３つの半導体装置Ａ１０の各々の複数の信号端子１６に個別に導通している。図１５および図１７に示すように、配線基板８１は、３つの半導体装置Ａ１０の各々の封止樹脂５０の頂面５１に対向している。
　図１８に示すように、配線基板８１は、基材８１１、主部配線８１２、裏部配線８１３および内部配線８１４を有する。基材８１１には、第１方向ｚに貫通する複数のスルーホール８１１Ａが設けられている。主部配線８１２は、第１方向ｚにおいて基材８１１を基準として３つの半導体装置Ａ１０の各々の封止樹脂５０とは反対側に配置されている。裏部配線８１３は、基材８１１を基準として主部配線８１２とは反対側に配置されている。内部配線８１４は、複数のスルーホール８１１Ａに配置されている。内部配線８１４は、主部配線８１２および裏部配線８１３につながっている。主部配線８１２は、内部配線８１４と、配線基板８１に設けられた制御回路８３、および複数の駆動回路８４との導通経路をなしている。制御回路８３、および複数の駆動回路８４の詳細は後述する。
　図１５および図１８に示すように、３つの半導体装置Ａ１０の複数の信号端子１６は、各々の接続部１６ｂが、複数のスルーホール８１１Ａのいずれかに圧入されている。これにより、複数のスルーホール８１１Ａのいずれかに配置された内部配線８１４は、接続部１６ｂに圧接される。したがって、複数の信号端子１６は、複数のスルーホール８１１Ａのいずれかに圧入されることにより、配線基板８１に導通している。本構成をとることにより、電力変換ユニットＢ１０をよりコンパクトにすることができる。
　複数の支持部材８２は、図１７に示すように、第１方向ｚにおいて放熱部材７１の基部７１１と配線基板８１との間に位置する。配線基板８１は、複数の支持部材８２に支持されている。複数の支持部材８２は、たとえば柱状である。
　図１６に示すように、配線基板８１の第２方向ｘの大きさＷは、第１信号端子１６１および第２信号端子１６２の根元部１６ａどうしの距離ｄ１より小さい。配線基板８１は、第２方向ｘにおいて第１信号端子１６１および第２信号端子１６２の根元部１６ａの間に位置する。
　次に、図１９および図２０に基づき、電力変換ユニットＢ１０の回路について説明する。配線基板８１には、主部配線８１２に導通する制御回路８３、および複数の駆動回路８４が設けられている。制御回路８３は、ＣＰＵ（Central Processing Unit）およびメモリを含むマイクロコンピュータである。制御回路８３は、複数の駆動回路８４に導通するとともに、外部に接続されている。制御回路８３では、外部からの入力信号に基づき、複数の駆動回路８４を駆動するための制御信号を生成する。制御信号の生成にあたっては、たとえばＰＷＭ（Pulse Width Modulation）制御に基づき行われる。生成された制御信号は、複数の駆動回路８４に個別に出力される。
　複数の駆動回路８４の各々は、制御回路８３から入力された制御信号に基づき、３つの半導体装置Ａ１０のいずれかを駆動するための駆動信号を生成する。生成された駆動信号は、３つの半導体装置Ａ１０の各々の第１信号端子１６１および第２信号端子１６２のいずれかに出力される。
　図１９に示すように、複数の駆動回路８４は、３つの第１駆動回路８４Ａと、３つの第２駆動回路８４Ｂとを含む。図２０に示すように、３つの第１駆動回路８４Ａの各々は、３つの半導体装置Ａ１０のいずれかの複数の第１半導体素子２１を駆動する。３つの第１駆動回路８４Ａの各々は、３つの半導体装置Ａ１０の各々の第１信号端子１６１および第１信号端子１６３に個別に導通している。図２０に示すように、３つの第２駆動回路８４Ｂの各々は、３つの半導体装置Ａ１０のいずれかの複数の第２半導体素子２２を駆動する。３つの第２駆動回路８４Ｂの各々は、３つの半導体装置Ａ１０の各々の第２信号端子１６２および第２信号端子１６４に個別に導通している。
　図１９に示すように、３つの半導体装置Ａ１０の各々の第１電力端子１３は、直流電源８８の正極に導通している。３つの半導体装置Ａ１０の各々の２つの第２電力端子１４は、直流電源８８の負極に導通している。これにより、３つの半導体装置Ａ１０の各々に直流電力が入力される。その上で、複数の駆動回路８４によって３つの半導体装置Ａ１０の各々の複数の第１半導体素子２１、および複数の第２半導体素子２２が駆動することにより、３つの半導体装置Ａ１０の各々の２つの第３電力端子１５から、Ｕ相、Ｖ相、Ｗ相に個別に対応する三相交流電力が出力される。
　図１９に示すように、モータ８９は、３つの半導体装置Ａ１０の各々の２つの第３電力端子１５に導通している。モータ８９は、たとえば三相誘導モータである。モータ８９には、３つの半導体装置Ａ１０の各々の２つの第３電力端子１５から出力された三相交流電力が入力される。これにより、モータ８９が駆動する。
　次に、図２１に基づき、複数の駆動回路８４の各々の回路について説明する。複数の駆動回路８４の各々は、増幅回路８４１、第１スイッチ回路８４２、ゲート抵抗８４３、第２スイッチ回路８４４、電流遮断抵抗８４５および過電流検出回路８４６を含む。
　増幅回路８４１には、制御回路８３からの制御信号が入力される。増幅回路８４１は、当該制御信号を増幅して、３つの半導体装置Ａ１０のいずれかを駆動するための駆動信号を生成する。第１スイッチ回路８４２は、端子ａ，ｂ，ｃを有する。端子ａ，ｂが入力側である。端子ｃが出力側である。第１スイッチ回路８４２において、端子ｃは、端子ａおよび端子ｂのいずれかに接続される。端子ａは、増幅回路８４１に接続されている。端子ｂは、電気的にオープンとなっている。端子ｃは、ゲート抵抗８４３を介して３つの半導体装置Ａ１０のいずれかの第１信号端子１６１または第２信号端子１６２に導通している。
　第２スイッチ回路８４４は、端子ｄ，ｅ，ｆを有する。端子ｄが入力側である。端子ｅ，ｆが出力側である。第２スイッチ回路８４４において、端子ｄは、端子ｅおよび端子ｆのいずれかに接続される。端子ｄは、電流遮断抵抗８４５を介して３つの半導体装置Ａ１０のいずれかの第１信号端子１６１または第２信号端子１６２に導通している。複数の駆動回路８４の各々においては、３つの半導体装置Ａ１０のいずれかの第１信号端子１６１または第２信号端子１６２に対して、ゲート抵抗８４３と電流遮断抵抗８４５は互いに並列接続されている。端子ｅは、電気的にオープンとなっている。端子ｆは、接地されている。電流遮断抵抗８４５の抵抗値ｒ２は、ゲート抵抗８４３の抵抗値ｒ１よりも大である。
　過電流検出回路８４６は、第１スイッチ回路８４２および第２スイッチ回路８４４を制御する。過電流検出回路８４６は、電流検出抵抗８４６Ａおよび比較回路８４６Ｂを含む。電流検出抵抗８４６Ａの一端は、３つの半導体装置Ａ１０のいずれかの第１信号端子１６３または第２信号端子１６４に導通している。電流検出抵抗８４６Ａの他端は、接地されている。電流検出抵抗８４６Ａの端子間電圧（電圧降下量）は、３つの半導体装置Ａ１０のいずれかの複数の第１半導体素子２１の各々のドレイン－ソース間電圧、もしくは３つの半導体装置Ａ１０のいずれかの複数の第２半導体素子２２の各々のドレイン－ソース間電圧に対応している。電流検出抵抗８４６Ａの端子間電圧は、比較回路８４６Ｂに印加される。比較回路８４６Ｂは、電流検出抵抗８４６Ａの端子間電圧と、基準電圧Ｖ0とを比較することによって、３つの半導体装置Ａ１０のいずれかの複数の第１半導体素子２１または複数の第２半導体素子２２が過電流状態であるか否かを判定する。比較回路８４６Ｂは、判定した結果を表す判定信号を出力する。具体的には、電流検出抵抗８４６Ａの端子間電圧が基準電圧Ｖ0よりも大きいときに、過電流状態であると判定する。
　過電流状態ではない時（通常時）では、第２スイッチ回路８４４において、端子ｄは、端子ｅに接続される。これにより、第２スイッチ回路８４４の端子ｄのインピーダンスは、十分に高い状態となる。あわせて、第１スイッチ回路８４２において、端子ｃは、端子ａに接続される。これにより、増幅回路８４１によって生成された駆動信号が、ゲート抵抗８４３を介して３つの半導体装置Ａ１０のいずれかの第１信号端子１６１または第２信号端子１６２に出力される。
　一方、過電流状態である時では、第１スイッチ回路８４２において、端子ｃは、端子ｂに接続される。これにより、第１スイッチ回路８４２の端子ｃのインピーダンスは、十分に高い状態となる。あわせて、第２スイッチ回路８４４において、端子ｄは、端子ｆに接続される。これにより、端子ｄは、接地される。
　したがって、過電流状態である時は、３つの半導体装置Ａ１０のいずれかの第１信号端子１６１または第２信号端子１６２は、電流遮断抵抗８４５を介して接地される。これにより、３つの半導体装置Ａ１０のいずれかの複数の第１半導体素子２１の各々のゲート－ソース間電圧、もしくは３つの半導体装置Ａ１０のいずれかの複数の第２半導体素子２２の各々のゲート－ソース間電圧が低減される。さらに、３つの半導体装置Ａ１０のいずれかの複数の第１半導体素子２１の各々のドレイン－ソース間の短絡電流（以下、「短絡電流」と呼ぶ。）、もしくは３つの半導体装置Ａ１０のいずれかの複数の第２半導体素子２２の各々の短絡電流が遮断される。これにより、複数の駆動回路８４によって、複数の第１半導体素子２１、および複数の第２半導体素子２２の過電流保護が図られる。短絡電流の遮断速度は、電流遮断抵抗８４５の抵抗値ｒ２の大きさによって変動する。抵抗値ｒ２が大きいほど、短絡電流の遮断速度が遅くなる。
　ここで、複数の第１半導体素子２１、および複数の第２半導体素子２２の各々が具備する短絡耐量を超えるような短絡電流となると、複数の駆動回路８４による過電流保護が完了する途中で第１半導体素子２１または第２半導体素子２２が破壊することがある。そこで、たとえば複数の第１半導体素子２１の各々の内部において、第２電極２１２と第１検出電極２１４との間に内部抵抗を設ける対策を講じることがある。これにより、短絡電流が流れた際のゲート－ソース間電圧を当該内部抵抗により低減することによって、第１半導体素子２１または第２半導体素子２２が破壊を、より確実に防止することができる。
　次に、図２２に基づき、半導体装置Ａ１０が搭載された車両Ｃについて説明する。車両Ｃは、たとえば電気自動車（ＥＶ）である。
　図２２に示すように、車両Ｃは、車載充電器９１、蓄電池９２および駆動系統９３を備える。車載充電器９１には、屋外に設置された給電施設（図示略）から無線により電力が供給される。この他、給電施設から車載充電器９１への電力の供給手段は、有線でもよい。車載充電器９１には、昇圧型のＤＣ－ＤＣコンバータが構成されている。車載充電器９１に供給された電力の電圧は、当該コンバータにより昇圧された後、蓄電池９２に給電される。昇圧された電圧は、たとえば６００Ｖである。
　駆動系統９３は、車両Ｃを駆動する。駆動系統９３は、インバータ９３１および駆動源９３２を有する。半導体装置Ａ１０は、インバータ９３１の一部を構成する。この他、インバータ９３１の構成として、先述した電力変換ユニットＢ１０を適用することができる。蓄電池９２に蓄えられた電力は、インバータ９３１に給電される。蓄電池９２からインバータ９３１に給電される電力は、直流電力である。この他、図２２に示す電力系統とは異なり、蓄電池９２とインバータ９３１との間に昇圧型のＤＣ－ＤＣコンバータをさらに設けてもよい。インバータ９３１は、直流電力を交流電力に変換する。半導体装置Ａ１０を含めたインバータ９３１は、駆動源９３２に導通している。駆動源９３２は、交流モータおよび変速機を有する。インバータ９３１によって変換された交流電力が駆動源９３２に供給されると、交流モータが回転するとともに、その回転が変速機に伝達される。変速機は、交流モータから伝達された回転数を適宜減じた上で、車両Ｃの駆動軸を回転させる。これにより、車両Ｃが駆動する。車両Ｃの駆動にあたっては、アクセルペダルの変動量などの情報に基づき交流モータの回転数を自在に操作する必要がある。そこで、インバータ９３１における半導体装置Ａ１０は、要求される交流モータの回転数に対応させるべく、周波数が適宜変化された交流電力を出力するために必要である。
　次に、半導体装置Ａ１０の作用効果について説明する。
　本実施形態によれば、複数の信号端子１６の根元部１６ａおよび接続部１６ｂは、第１方向ｚに視て離れている。これにより、複数の信号端子１６の支持体１への固定箇所に対して、複数の信号端子１６の接続部１６ｂを異なる位置に設けることが可能である。したがって、より多彩な配線基板８１を採用することができる。
　第１信号端子１６１および第２信号端子１６２の接続部１６ｂどうしの距離は、第１信号端子１６１および第２信号端子１６２の根元部１６ａどうしの距離より短い。これにより、配線基板８１の第２方向ｘの大きさＷを縮小することができる。
　図１６に示すように、第１信号端子１６１は、第１部１６ｃ、第２部１６ｄおよび第３部１６ｅを含み、接続部１６ｂは、第３部１６ｅに設けられている。第２信号端子１６２は、第４部１６ｆ、第５部１６ｇおよび第６部１６ｈを含み、接続部１６ｂは、第６部１６ｈに設けられている。これにより、距離ｄ２を距離ｄ１より小さくしつつ、配線基板８１を第１方向ｚの第１側ｚ１から第２側ｚ２に移動させることにより、複数の信号端子１６を配線基板８１に接続することができる。配線基板８１の複数のスルーホール８１１Ａに複数の信号端子１６の接続部１６ｂを圧入する際には、第２部１６ｄおよび第５部１６ｇと頂面５１との間に、支持部材を載置してよい。これにより、圧入によって複数の信号端子１６に負荷される力を、支持部材によって受け止めることが可能であり、複数の信号端子１６の意図しない折損等を抑制することができる。
　図２３～図２７は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。また、各変形例および各実施形態における各部の構成は、技術的な矛盾を生じない範囲において相互に適宜組み合わせ可能である。
　第１実施形態　第１変形例：
　図２３は、本開示の第１実施形態の第１変形例である半導体装置Ａ１１および電力変換ユニットＢ１１を示している。本変形例においては、接続部１６ｂは、導電性接合材１６９によって配線基板８１に接続されている。導電性接合材１６９は、たとえば、はんだであってよい。本変形例においては、接続部１６ｂは、膨出した形状ではなく、断面形状が均一であってよい。
　本変形例によって、より多彩な配線基板８１を採用することができる。本変形例から理解されるように、接続部１６ｂの具体的な構成は、何ら限定されない。接続部１６ｂおよび配線基板８１の具体的な接合形態は、何ら限定されない。
　第１実施形態　第２変形例：
　図２４は、本開示の第１実施形態の第２変形例である半導体装置Ａ１２および電力変換ユニットＢ１２を示している。本変形例においては、信号端子１６が、第１副基板６１に直接接合されている。信号端子１６は、フランジ部１６ｊを有する。フランジ部１６ｊは、第１方向ｚと交差する方向に延出している。フランジ部信号端子１６jは、たとえばはんだ、超音波接合、レーザー接合等によって、第１副基板６１に接合されてよい。
　封止樹脂５０には、貫通孔５０９が設けられていてよい。貫通孔５０９は、フランジ部１６ｊを収容している。半導体装置Ａ１２の製造方法においては、貫通孔５０９を有する封止樹脂５０を形成したのちに、信号端子１６の第１副基板６１への接合を行ってよい。貫通孔５０９には、補助樹脂５９が充填されていてよい。補助樹脂５９は、たとえば封止樹脂５０と同様のエポキシ樹脂を含んでよい。
　本変形例によって、より多彩な配線基板８１を採用することができる。本変形例から理解されるように、複数の信号端子１６の支持体１への固定方法は、何ら限定されない。貫通孔５０９に補助樹脂５９が充填されていることにより、補助樹脂５９によって信号端子１６をより強固に支持することができる。
　第１実施形態　第３変形例：
　図２５は、本開示の第１実施形態の第３変形例である半導体装置Ａ１３および電力変換ユニットＢ１３を示している。本変形例においては、第１信号端子１６５は、根元部１６ａ、接続部１６ｂおよび第１部１６ｃを含む。第１部１６ｃは、根元部１６ａから第１方向ｚの第１側ｚ１に向かうほど第２方向ｘの第２側ｘ２に位置するように傾いている。第２信号端子１６４は、根元部１６ａ、接続部１６ｂおよび第４部１６ｆを含む。第４部１６ｆは、根元部１６ａから第１方向ｚの第１側ｚ１に向かうほど第２方向ｘの第１側ｘ１に位置するように傾いている。
　本変形例によって、より多彩な配線基板８１を採用することができる。本変形例から理解されるように、信号端子１６の具体的な形状は、何ら限定されない。
　第２実施形態：
　図２６は、本開示の第２実施形態に係る半導体装置Ａ２０および電力変換ユニットＢ２０を示している。本実施形態においては、第１信号端子１６５は、根元部１６ａ、接続部１６ｂ、第１部１６ｃおよび第２部１６ｄを含む。第１部１６ｃは、根元部１６ａから第１方向ｚの第１側ｚ１に延びる。第２部１６ｄは、第１部１６ｃの第１方向ｚの第１側ｚ１の端部から第２方向ｘの第２側ｘ２に延びる。接続部１６ｂは、第２部１６ｄに設けられている。
　第２信号端子１６４は、根元部１６ａ、接続部１６ｂ、第４部１６ｆおよび第５部１６ｇを含む。第４部１６ｆは、根元部１６ａから第１方向ｚの第１側ｚ１に延びる。第５部１６ｇは、第４部１６ｆの第１方向ｚの第１側ｚ１の端部から第２方向ｘの第１側ｘ１に延びる。接続部１６ｂは、第５部１６ｇに設けられている。本例においては、第２部１６ｄおよび第５部１６ｇの第１方向ｚにおける位置は、同じ（あるいは略同じ）であってよい。
　電力変換ユニットＢ２０は、２つの配線基板８１を含む。２つの配線基板８１は、第２方向ｘにおいて、第１信号端子１６５および第２信号端子１６４の根元部１６ａの間に位置する。２つの配線基板８１は、第２方向ｘに互いに離れており、各々が第１方向ｚに沿った姿勢である。第２方向ｘの第１側ｘ１に位置する配線基板８１には、第１信号端子１６１、第１信号端子１６３、第１信号端子１６５および第１信号端子１６７の接続部１６ｂが接続されている。第２方向ｘの第２側ｘ２に位置する配線基板８１には、第２信号端子１６２、第２信号端子１６４および第２信号端子１６６の接続部１６ｂが接続されている。
　本実施形態によって、より多彩な配線基板８１を採用することができる。本実施形態においては、配線基板８１を第１方向ｚに沿った姿勢とすることが可能である。これにより、配線基板８１が第２方向ｘにおいて占める面積を縮小することができる。
　第２実施形態　第１変形例：
　図２７は、本開示の第２実施形態の第１変形例である半導体装置Ａ２１および電力変換ユニットＢ２１を示している。本変形例においては、第１信号端子１６５の接続部１６ｂおよび第２信号端子１６４の接続部１６ｂの第１方向ｚにおける位置が互いに異なる。第１信号端子１６５の接続部１６ｂは、第２信号端子１６４の接続部１６ｂより、第１方向ｚの第１側ｚ１に位置する。
　本変形例によって、より多彩な配線基板８１を採用することができる。第１信号端子１６５の接続部１６ｂおよび第２信号端子１６４の接続部１６ｂの第１方向ｚにおける位置が互いに異なることにより、２つの配線基板８１への接続における干渉を緩和することができる。
　第３実施形態：
　図２８は、本開示の第３実施形態に係る半導体装置Ａ３０および電力変換ユニットＢ３０を示している。本実施形態においては、第１信号端子１６５は、根元部１６ａ、接続部１６ｂ、第１部１６ｃおよび第２部１６ｄを含む。第１部１６ｃは、根元部１６ａから第１方向ｚの第１側ｚ１に延びる。第２部１６ｄは、第１部１６ｃの第１方向ｚの第１側ｚ１の端部から第２方向ｘの第２側ｘ２に延びる。接続部１６ｂは、第２部１６ｄに設けられている。第２部１６ｄは、第１方向ｚに視て、封止樹脂５０から第２方向ｘの第２側ｘ２にはみ出している。
　第２信号端子１６４は、根元部１６ａ、接続部１６ｂ、第４部１６ｆおよび第５部１６ｇを含む。第４部１６ｆは、根元部１６ａから第１方向ｚの第１側ｚ１に延びる。第５部１６ｇは、第４部１６ｆの第１方向ｚの第１側ｚ１の端部から第２方向ｘの第２側ｘ２に延びる。接続部１６ｂは、第５部１６ｇに設けられている。第５部１６ｇは、第１方向ｚに視て、封止樹脂５０から第２方向ｘの第２側ｘ２にはみ出している。
　第２部１６ｄは、第５部１６ｇに対して、第１方向ｚの第１側ｚ１に位置してよい。第１信号端子１６５および第２信号端子１６４の接続部１６ｂは、第２方向ｘにおける位置が互いに同じ（あるいは略同じ）であってよい。
　配線基板８１は、第１方向ｚに視て、封止樹脂５０から第２方向ｘの第２側ｘ２に離れており、第１方向ｚに沿った姿勢である。配線基板８１には、複数の信号端子１６の接続部１６ｂが接続されている。
　本実施形態によって、より多彩な配線基板８１を採用することができる。本実施形態から理解されるように、配線基板８１の具体的な配置等は、何ら限定されない。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　本開示は、以下の付記に記載した実施形態を含む。
　付記１．
　第１半導体素子（２１）と、
　封止樹脂（５０）と、
　１以上の信号端子（１６）と、を備え、
　前記封止樹脂（５０）は、第１方向（ｚ）の第１側（ｚ１）を向く頂面（５１）を有し、
　前記１以上の信号端子（１６）は、前記頂面（５１）から前記第１方向（ｚ）の前記第１側（ｚ１）に突出しており、且つ前記第１方向（ｚ）と交差する方向に視て前記頂面（５１）と重なる根元部（１６ａ）および外部との接続に用いられる接続部（１６ｂ）を含み、
　前記根元部（１６ａ）および前記接続部（１６ｂ）は、前記第１方向（ｚ）に視て離れている、半導体装置（Ａ１０）。
　付記２．
　前記１以上の信号端子（１６）は、前記第１方向（ｚ）と交差する第２方向（ｘ）において第１側（ｘ１）に位置する第１信号端子（１６１）および第２側（ｘ２）に位置する第２信号端子（１６２）を含む、付記１に記載の半導体装置（Ａ１０）。
　付記３．
　前記第１信号端子（１６１）および前記第２信号端子（１６２）の前記接続部（１６ｂ）どうしの距離（ｄ２）は、前記第１信号端子（１６１）および前記第２信号端子（１６２）の前記根元部（１６ａ）どうしの距離（ｄ１）より短い、付記２に記載の半導体装置（Ａ１０）。
　付記４．
　前記第１信号端子（１６１）は、前記根元部（１６ａ）から前記第１方向（ｚ）の前記第１側（ｚ１）に延びる第１部（１６ｃ）、前記第１部（１６ｃ）から前記第２方向（ｘ）の前記第２側（ｘ２）に延びる第２部（１６ｄ）および前記第２部（１６ｄ）から前記第１方向（ｚ）の前記第１側（ｚ１）に延びる第３部（１６ｅ）を含み、
　前記第１信号端子（１６１）の前記接続部（１６ｂ）は、前記第３部（１６ｅ）に設けられている、付記３に記載の半導体装置（Ａ１０）。
　付記４－１．
　前記第２信号端子（１６２）は、前記根元部（１６ａ）から前記第１方向（ｚ）の前記第１側（ｚ１）に延びる第４部（１６ｆ）、前記第４部（１６ｆ）から前記第２方向（ｘ）の前記第１側（ｘ１）に延びる第５部（１６ｇ）および前記第５部（１６ｇ）から前記第１方向（ｚ）の前記第１側（ｚ１）に延びる第６部（１６ｈ）を含み、
　前記第２信号端子（１６２）前記接続部（１６ｂ）は、前記第６部（１６ｈ）に設けられている、付記４に記載の半導体装置（Ａ１０）。
　付記５．
　前記第１信号端子（１６１）は、前記根元部（１６ａ）から前記第１方向（ｚ）の前記第１側（ｚ１）に向かうほど前記第２方向（ｘ）の前記第２側（ｘ２）に位置するように傾いた第１部（１６ｃ）を含む、付記３に記載の半導体装置（Ａ１２）。
　付記６．
　前記第１信号端子（１６１）は、前記根元部（１６ａ）から前記第１方向（ｚ）の前記第１側（ｚ１）に延びる第１部（１６ｃ）および前記第１部（１６ｃ）から前記第２方向（ｘ）の前記第２側（ｘ２）に延びる第２部（１６ｄ）を含み、
　前記第１信号端子（１６１）の前記接続部（１６ｂ）は、前記第２部（１６ｄ）に設けられている、付記３に記載の半導体装置（Ａ２０）。
　付記６－１．
　前記第２信号端子（１６２）は、前記根元部（１６ａ）から前記第１方向（ｚ）の前記第１側（ｚ１）に延びる第４部（１６ｆ）および前記第４部（１６ｆ）から前記第２方向（ｘ）の前記第１側（ｘ１）に延びる第５部（１６ｇ）を含み、
　前記第２信号端子（１６２）の前記接続部（１６ｂ）は、前記第５部（１６ｇ）に設けられている、付記６に記載の半導体装置（Ａ２０）。
　付記７．
　前記第１信号端子（１６１）および前記第２信号端子（１６２）は、前記第１方向（ｚ）に視て、それぞれのすべてが前記封止樹脂（５０）に重なる、付記３ないし６のいずれかに記載の半導体装置（Ａ１０）。
　付記８．
　前記第１信号端子（１６１）は、前記根元部（１６ａ）から前記第１方向（ｚ）の前記第１側（ｚ１）に延びる第１部（１６ｃ）および前記第１部（１６ｃ）から前記第２方向（ｘ）の前記第２側（ｘ２）に延びる第２部（１６ｄ）を含み、
　前記第１信号端子（１６１）の前記接続部（１６ｂ）は、前記第２部（１６ｄ）に設けられており、
　前記第２信号端子（１６２）は、前記根元部（１６ａ）から前記第１方向（ｚ）の前記第１側（ｚ１）に延びる第４部（１６ｆ）および前記第４部（１６ｆ）から前記第２方向（ｘ）の前記第２側（ｘ２）に延びる第５部（１６ｇ）を含み、
　前記第２信号端子（１６２）の前記接続部（１６ｂ）は、前記第５部（１６ｇ）に設けられている、付記２に記載の半導体装置（Ａ３０）。
　付記９．
　前記第１信号端子（１６１）および前記第２信号端子（１６２）は、前記第１方向（ｚ）に視て、それぞれの一部が前記封止樹脂（５０）からはみ出している、付記８に記載の半導体装置（Ａ１０）。
　付記１０．
　前記接続部（１６ｂ）は、前記信号端子（１６）のうち隣接する部分に対して膨出した形状である、付記１ないし９のいずれかに記載の半導体装置（Ａ１０）。
　付記１１．
　付記２に記載の半導体装置（Ａ１０）と、
　前記半導体装置（Ａ１０）の前記１以上の信号端子（１６）の前記接続部（１６ｂ）に接続された１以上の配線基板（８１）と、を備える、電力変換ユニット（Ｂ１０）。
　付記１２．
　前記１以上の配線基板（８１）の前記第２方向（ｘ）の大きさ（Ｗ）は、前記第１信号 端子（１６１）および前記第２信号端子（１６２）の前記根元部（１６ａ）どうしの距離（ｄ１）より小さく、
　前記１以上の配線基板（８１）は、前記第２方向（ｘ）において前記第１信号端子（１６１）および前記第２信号端子（１６２）の前記根元部（１６ａ）の間に位置する、付記１１に記載の電力変換ユニット（Ｂ１０）。
　付記１３．
　前記１以上の配線基板（８１）は、前記第１方向（ｚ）に交差し、且つ前記第１信号端子（１６１）および前記第２信号端子（１６２）に接続された１つの前記配線基板（８１）を含む、付記１２に記載の半導体装置（Ａ１０）。
　付記１３－１．
　前記第１信号端子（１６１）は、前記根元部（１６ａ）から前記第１方向（ｚ）の前記第１側（ｚ１）に延びる第１部（１６ｃ）、前記第１部（１６ｃ）から前記第２方向（ｘ）の前記第２側（ｘ２）に延びる第２部（１６ｄ）および前記第２部（１６ｄ）から前記第１方向（ｚ）の前記第１側（ｚ１）に延びる第３部（１６ｅ）を含み、
　前記接続部（１６ｂ）は、前記第３部（１６ｅ）に設けられている、付記１３に記載の電力変換ユニット（Ｂ１０）。
　付記１３－２．
　前記第２信号端子（１６２）は、前記根元部（１６ａ）から前記第１方向（ｚ）の前記第１側（ｚ１）に延びる第４部（１６ｆ）、前記第４部（１６ｆ）から前記第２方向（ｘ）の前記第１側（ｘ１）に延びる第５部（１６ｇ）および前記第５部（１６ｇ）から前記第１方向（ｚ）の前記第１側（ｚ１）に延びる第６部（１６ｈ）を含み、
　前記第２信号端子（１６２）前記接続部（１６ｂ）は、前記第６部（１６ｈ）に設けられている、付記１３－１に記載の電力変換ユニット（Ｂ１０）。
　付記１４．
　前記１以上の配線基板（８１）は、前記第１信号端子（１６１）に接続され且つ前記第１方向（ｚ）に沿った１つの前記配線基板（８１）と、前記第２信号端子（１６２）に接続され且つ前記第１方向（ｚ）に沿った１つの配線基板（８１）と、を含む、付記１２に記載の電力変換ユニット（Ｂ２０）。
　付記１４－１．
　前記第１信号端子（１６１）は、前記根元部（１６ａ）から前記第１方向（ｚ）の前記第１側（ｚ１）に延びる第１部（１６ｃ）および前記第１部（１６ｃ）から前記第２方向（ｘ）の前記第２側（ｘ２）に延びる第２部（１６ｄ）を含み、
　前記第１信号端子（１６１）の前記接続部（１６ｂ）は、前記第２部（１６ｄ）に設けられている、付記１４に記載の電力変換ユニット（Ｂ２０）。
　付記１４－２．
　前記第２信号端子（１６２）は、前記根元部（１６ａ）から前記第１方向（ｚ）の前記第１側（ｚ１）に延びる第４部（１６ｆ）および前記第４部（１６ｆ）から前記第２方向（ｘ）の前記第１側（ｘ１）に延びる第５部（１６ｇ）を含み、
　前記第２信号端子（１６２）の前記接続部（１６ｂ）は、前記第５部（１６ｇ）に設けられている、付記１４－１に記載の電力変換ユニット（Ｂ２０）。
　付記１５．
　駆動源と、
　付記１１ないし１４のいずれかに記載の電力変換ユニット（Ｂ１０）と、を備え、
　前記半導体装置は、前記駆動源に導通している、車両。
Ａ１０，Ａ１１，Ａ１２，Ａ１３，Ａ２０，Ａ２１，Ａ３０：半導体装置
Ｂ１０，Ｂ１１，Ｂ１２，Ｂ１３，Ｂ２０，Ｂ２１，Ｂ３０：電力変換ユニット
Ｃ：車両　　　１：支持体
１１：主基板　　　１３：第１電力端子
１４：第２電力端子　　　１５：第３電力端子
１６：信号端子　　　１６ａ：根元部
１６ｂ：接続部　　　１６ｃ：第１部
１６ｄ：第２部　　　１６ｅ：第３部
１６ｆ：第４部　　　１６ｇ：第５部
１６ｈ：第６部　　　１６ｉ：挿入部
１６j：フランジ部信号端子　　　１６ｊ：フランジ部
２１：第１半導体素子　　　２２：第２半導体素子
２３：サーミスタ　　　２９：導電接合層
３１：第１導通部材　　　３２：第２導通部材
４１：第１ワイヤ　　　４２：第２ワイヤ
４３：第３ワイヤ　　　４４：第４ワイヤ
４５：第５ワイヤ　　　４６：第６ワイヤ
４７：第７ワイヤ　　　５０：封止樹脂
５１：頂面　　　５２：底面
５３：第１側面　　　５４：第２側面
５５：凹部　　　５９：補助樹脂
６１：第１副基板　　　６２：第２副基板
６３：スリーブ　　　６８：第２接合層
６９：第３接合層　　　７１：放熱部材
８１：配線基板　　　８２：支持部材
８３：制御回路　　　８４：駆動回路
８４Ａ：第１駆動回路　　　８４Ｂ：第２駆動回路
８８：直流電源　　　８９：モータ
９１：車載充電器　　　９２：蓄電池
９３：駆動系統　　　１１１：絶縁層
１１２：支持層　　　１１３：放熱層
１２１：第１導電層　　　１２１Ａ：第１主面
１２２：第２導電層　　　１２２Ａ：第２主面
１２９：第１接合層　　　１３１：被覆部
１３２：露出部　　　１４１：被覆部
１４２：露出部　　　１５１：被覆部
１５２：露出部　　　１６１，１６３，１６５，１６７：第１信号端子
１６２，１６４，１６６：第２信号端子　　　１６９：導電性接合材
２１１：第１電極　　　２１２：第２電極
２１３：第１ゲート電極　　　２１４：第１検出電極
２２１：第３電極　　　２２２：第４電極
２２３：第２ゲート電極　　　２２４：第２検出電極
３１１：第１主部　　　３１２：第１接合部
３１３：第１連結部　　　３１４：第２接合部
３１５：第２連結部　　　３２１：第２主部
３２２：第３接合部　　　３２３：第３連結部
３２４：第４接合部　　　３２５：第４連結部
３２６：中間部　　　３２７：横梁部
５０９：貫通孔　　　６１１：第１搭載層
６１２：第１金属層　　　６１３：第１ゲート配線層
６１４：第１検出配線層　　　６１５：第１温度検出配線層
６１６：第２検出配線層　　　６２１：第２搭載層
６２２：第２金属層　　　６２３：第２ゲート配線層
６２４：第３検出配線層　　　６２５：第２温度検出配線層
６２６：第４検出配線層　　　６３０：筒状部
６３１，６３２：フランジ部　　　７１１：基部
７１２：放熱部　　　８１１：基材
８１１Ａ：スルーホール　　　８１２：主部配線
８１３：裏部配線　　　８１４：内部配線
８４１：増幅回路　　　８４２：第１スイッチ回路
８４３：ゲート抵抗　　　８４４：第２スイッチ回路
８４５：電流遮断抵抗　　　８４６：過電流検出回路
８４６Ａ：電流検出抵抗　　　８４６Ｂ：比較回路
９３１：インバータ　　　９３２：駆動源
Ｖ０：基準電圧　　　ａ，ｂ，ｃ，ｄ：端子
ｄ１，ｄ２：距離　　　ｅ，ｆ：端子
ｒ１，ｒ２：抵抗値　　　ｘ：第２方向
ｙ：第３方向　　　ｚ：第１方向

Claims (15)

  1. 　第１半導体素子と、
    　封止樹脂と、
    　１以上の信号端子と、を備え、
    　前記封止樹脂は、第１方向の第１側を向く頂面を有し、
    　前記１以上の信号端子は、前記頂面から前記第１方向の前記第１側に突出しており、且つ前記第１方向と交差する方向に視て前記頂面と重なる根元部および外部との接続に用いられる接続部を含み、
    　前記根元部および前記接続部は、前記第１方向に視て離れている、半導体装置。
  2. 　前記１以上の信号端子は、前記第１方向と交差する第２方向において第１側に位置する第１信号端子および第２側に位置する第２信号端子を含む、請求項１に記載の半導体装置。
  3. 　前記第１信号端子および前記第２信号端子の前記接続部どうしの距離は、前記第１信号端子および前記第２信号端子の前記根元部どうしの距離より短い、請求項２に記載の半導体装置。
  4. 　前記第１信号端子は、前記根元部から前記第１方向の前記第１側に延びる第１部、前記第１部から前記第２方向の前記第２側に延びる第２部および前記第２部から前記第１方向の前記第１側に延びる第３部を含み、
    　前記第１信号端子の前記接続部は、前記第３部に設けられている、請求項３に記載の半導体装置。
  5. 　前記第１信号端子は、前記根元部から前記第１方向の前記第１側に向かうほど前記第２方向の前記第２側に位置するように傾いた第１部を含む、請求項３に記載の半導体装置。
  6. 　前記第１信号端子は、前記根元部から前記第１方向の前記第１側に延びる第１部および前記第１部から前記第２方向の前記第２側に延びる第２部を含み、
    　前記第１信号端子の前記接続部は、前記第２部に設けられている、請求項３に記載の半導体装置。
  7. 　前記第１信号端子および前記第２信号端子は、前記第１方向に視て、それぞれのすべてが前記封止樹脂に重なる、請求項３ないし６のいずれかに記載の半導体装置。
  8. 　前記第１信号端子は、前記根元部から前記第１方向の前記第１側に延びる第１部および前記第１部から前記第２方向の前記第２側に延びる第２部を含み、
    　前記第１信号端子の前記接続部は、前記第２部に設けられており、
    　前記第２信号端子は、前記根元部から前記第１方向の前記第１側に延びる第４部および前記第４部から前記第２方向の前記第２側に延びる第５部を含み、
    　前記第２信号端子の前記接続部は、前記第５部に設けられている、請求項２に記載の半導体装置。
  9. 　前記第１信号端子および前記第２信号端子は、前記第１方向に視て、それぞれの一部が前記封止樹脂からはみ出している、請求項８に記載の半導体装置。
  10. 　前記接続部は、前記信号端子のうち隣接する部分に対して膨出した形状である、請求項１ないし９のいずれかに記載の半導体装置。
  11. 　請求項２に記載の半導体装置と、
    　前記半導体装置の前記１以上の信号端子の前記接続部に接続された１以上の配線基板と、を備える、電力変換ユニット。
  12. 　前記１以上の配線基板の前記第２方向の大きさは、前記第１信号端子および前記第２信号端子の前記根元部どうしの距離より小さく、
    　前記１以上の配線基板は、前記第２方向において前記第１信号端子および前記第２信号端子の前記根元部の間に位置する、請求項１１に記載の電力変換ユニット。
  13. 　前記１以上の配線基板は、前記第１方向に交差し、且つ前記第１信号端子および前記第２信号端子に接続された１つの前記配線基板を含む、請求項１２に記載の半導体装置。
  14. 　前記１以上の配線基板は、前記第１信号端子に接続され且つ前記第１方向に沿った１つの前記配線基板と、前記第２信号端子に接続され且つ前記第１方向に沿った１つの配線基板と、を含む、請求項１２に記載の電力変換ユニット。
  15. 　駆動源と、
    　請求項１１ないし１４のいずれかに記載の電力変換ユニットと、を備え、
    　前記半導体装置は、前記駆動源に導通している、車両。
PCT/JP2025/005366 2024-03-11 2025-02-18 半導体装置、電力変換ユニットおよび車両 Pending WO2025192191A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024036806 2024-03-11
JP2024-036806 2024-03-11

Publications (1)

Publication Number Publication Date
WO2025192191A1 true WO2025192191A1 (ja) 2025-09-18

Family

ID=97063705

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/005366 Pending WO2025192191A1 (ja) 2024-03-11 2025-02-18 半導体装置、電力変換ユニットおよび車両

Country Status (1)

Country Link
WO (1) WO2025192191A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245096A (ja) * 2009-04-01 2010-10-28 Mitsubishi Electric Corp 半導体装置
JP2013140862A (ja) * 2011-12-29 2013-07-18 Mitsubishi Electric Corp パワー半導体装置
JP2014049582A (ja) * 2012-08-31 2014-03-17 Mitsubishi Electric Corp 半導体装置
WO2014132803A1 (ja) * 2013-02-26 2014-09-04 三菱電機株式会社 電力用半導体装置
WO2022044541A1 (ja) * 2020-08-28 2022-03-03 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245096A (ja) * 2009-04-01 2010-10-28 Mitsubishi Electric Corp 半導体装置
JP2013140862A (ja) * 2011-12-29 2013-07-18 Mitsubishi Electric Corp パワー半導体装置
JP2014049582A (ja) * 2012-08-31 2014-03-17 Mitsubishi Electric Corp 半導体装置
WO2014132803A1 (ja) * 2013-02-26 2014-09-04 三菱電機株式会社 電力用半導体装置
WO2022044541A1 (ja) * 2020-08-28 2022-03-03 富士電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US6166464A (en) Power module
JP5678884B2 (ja) 電力変換装置
US20130207121A1 (en) Power conversion device
TWI801237B (zh) 功率封裝模組
JP2002093995A (ja) 半導体装置
EP0987762B1 (en) Semiconductor module
WO2023214500A1 (ja) 半導体装置
JP4064741B2 (ja) 半導体装置
JP2004040900A (ja) 半導体モジュール及び電力変換装置
US6664629B2 (en) Semiconductor device
US6232654B1 (en) Semiconductor module
WO2025192191A1 (ja) 半導体装置、電力変換ユニットおよび車両
WO2024203278A1 (ja) 半導体モジュールおよび車両
WO2024176751A1 (ja) 半導体装置および車両
JP4246040B2 (ja) 半導体装置の実装体
WO2024176740A1 (ja) 半導体装置および車両
WO2023243278A1 (ja) 半導体装置
JP3922698B2 (ja) 半導体装置
JP7139799B2 (ja) 半導体装置
WO2025121140A1 (ja) 半導体装置、半導体装置の製造方法、インバータ装置および車両
WO2021014875A1 (ja) 半導体装置
US20250338597A1 (en) Semiconductor device and vehicle
US20230245943A1 (en) Semiconductor module
US20260096491A1 (en) Semiconductor device and vehicle
WO2025169688A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25770039

Country of ref document: EP

Kind code of ref document: A1