WO2025192099A1 - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法

Info

Publication number
WO2025192099A1
WO2025192099A1 PCT/JP2025/003435 JP2025003435W WO2025192099A1 WO 2025192099 A1 WO2025192099 A1 WO 2025192099A1 JP 2025003435 W JP2025003435 W JP 2025003435W WO 2025192099 A1 WO2025192099 A1 WO 2025192099A1
Authority
WO
WIPO (PCT)
Prior art keywords
opening
case
region
semiconductor module
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/003435
Other languages
English (en)
French (fr)
Inventor
裕一朗 日向
直之 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to DE112025000112.5T priority Critical patent/DE112025000112T5/de
Publication of WO2025192099A1 publication Critical patent/WO2025192099A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Definitions

  • the present invention relates to a semiconductor module and a manufacturing method thereof.
  • Patent Documents 1 to 3 There are semiconductor devices that have holes on the top surface of the case for injecting sealing resin or introducing high-pressure gas (see, for example, Patent Documents 1 to 3). There are also electronic control devices that have breathing holes on the top surface of the cover that covers the circuit board to eliminate the pressure difference between the inside and outside (see, for example, Patent Document 4). There is also technology that provides protrusions on the mold at positions that correspond to the holes in the lead frame in order to reduce the gap when the lead frame is clamped between the upper and lower molds (see, for example, Patent Document 5).
  • Japanese Unexamined Patent Publication No. 6-188335 Japanese Patent Application Laid-Open No. 2003-273260 Japanese Patent Application Laid-Open No. 2005-294792 JP 2012-69647 A Japanese Patent Application Publication No. 6-304959
  • the objective of this embodiment is to prevent molding defects caused by the sealing resin spilling out of the case during transfer molding.
  • One aspect of the present invention provides a semiconductor module having a case including, on its upper surface, a first region and a second region that is thinner than the first region and has a first opening and a recessed portion that annularly surrounds the first opening, and a sealing resin filled inside the case.
  • the case may have an upper end that is flush with the upper surface of the first region, at a position closer to the first opening in a plan view than the recessed portion.
  • the case may have an annular rising region in the second region that rises from the recessed portion toward the central axis of the first opening.
  • the case may have an annular first portion that is included on the central axis side of the raised region, surrounds the first opening, and slopes downward from the central axis of the first opening.
  • the second region may include a connection region that connects to the first region, and the upper surface of the connection region may descend from the same height as the upper surface of the first region toward the central axis of the first opening to a height lower than the upper surface of the first region, and the thickness of the connection region may decrease toward the central axis.
  • the case may have a groove on its top surface at a position farther from the first opening than the recessed portion.
  • the semiconductor device may have a semiconductor element and a conductive pattern layer on which the semiconductor element is disposed, at least a portion of the upper surface of which is covered by the case, and the semiconductor element may be provided in an area other than directly below the first opening.
  • the device comprises a semiconductor element, multiple conductive pattern layers, and a connection member that electrically connects one of the multiple conductive pattern layers to the semiconductor element or electrically connects the multiple conductive pattern layers to each other, and the connection member may be provided in an area other than directly below the first opening, or the connection member may have a second opening at the same position as the first opening in a plan view.
  • the case may have a terminal with one end protruding from the inner surface of the case to the inside of the case and the other end exposed to the outside of the case.
  • connection member Part of the connection member may be a printed circuit board.
  • the device includes a semiconductor element and an insulating circuit board to which the semiconductor element is bonded, which is placed within the case, and which is sealed together with the semiconductor element by the sealing resin within the case.
  • the insulating circuit board may include an insulating layer and a conductive pattern layer to which the semiconductor element is bonded.
  • the conductive pattern layer of the insulating circuit board may have a third opening at the same position as the first opening in a plan view.
  • the third opening does not have to penetrate the conductive pattern layer.
  • the sealing resin may be made of a hard resin.
  • a method for manufacturing a semiconductor module comprising the steps of: preparing a case including, on its top surface, a first region; a second region that is thinner than the first region and has a first opening; and a component having a second opening; and; pressing the top surface of the case, in which the first opening and the second opening are positioned and the component is housed, with a main surface of a mold facing the top surface of the case, and filling the case with sealing resin while the raised region is pressed downward.
  • the sealing resin may be filled in while the upper end of the raised region is brought into contact with the main surface of the mold by pressing with the mold.
  • the case may have an annular first portion that is included on the central axis side of the raised region, surrounds the first opening, and is parallel to the top surface of the case, and in the filling step, the mold may press the first portion, thereby pressing the raised region together with the first portion downward from the top surface of the case.
  • the second region may include a connection region that connects to the first region, and the upper surface of the connection region may descend from the same height as the upper surface of the first region toward the central axis to a height lower than the upper surface of the first region, and the thickness of the connection region may decrease toward the central axis.
  • the case may have, in the second region, an annular recessed portion surrounding the first opening at a position farther from the first opening than the rising region, and a groove located farther from the first opening than the recessed portion.
  • the positioning may be performed by inserting a common positioning member into the first opening and the second opening.
  • the sealing resin may be made of a hard resin.
  • a semiconductor module comprising: a case including a first opening on its top surface; a printed circuit board disposed within the case and including a second opening formed in the same position as the first opening in a plan view; and an insulating circuit board disposed within the case below the printed circuit board and including an insulating layer and a conductive pattern layer to which a semiconductor element is bonded, the conductive pattern layer including a third opening formed in the same position as the first opening and the second opening in a plan view.
  • a method for manufacturing a semiconductor module comprising the steps of: preparing a case including a first opening on its top surface, a printed circuit board including a second opening, a conductive pattern layer to which an insulating layer and a semiconductor element are bonded, and an insulating circuit board including a third opening formed in the conductive pattern layer; inserting a common positioning member into the first opening, the second opening, and the third opening to position the case, the printed circuit board housed in the case, and the insulating circuit board placed below the printed circuit board, and then joining them; and removing the positioning member and then filling the case with sealing resin to seal the printed circuit board and the insulating circuit board.
  • FIG. 10 is a plan view showing the appearance of a semiconductor module of a comparative example.
  • FIG. 2 is a cross-sectional view of a semiconductor module of a comparative example taken along line II-II in FIG.
  • FIG. 2 is a plan view of a printed circuit board and an insulating circuit board.
  • FIG. 10 is a diagram showing a state of positioning using a positioning member.
  • 10A and 10B are diagrams illustrating problems that occur during the manufacture of a semiconductor module of a comparative example.
  • FIG. 2 is a plan view of the semiconductor module according to the first embodiment before clamping.
  • 7 is a cross-sectional view of the semiconductor module according to the first embodiment taken along line VII-VII in FIG. 6 before clamping.
  • 1A and 1B are diagrams illustrating a state in which the semiconductor module according to the first embodiment is clamped; 3A and 3B are diagrams illustrating a state in which a sealing resin is filled into a case of the semiconductor module according to the first embodiment.
  • 1 is a cross-sectional view of a semiconductor module according to a first embodiment; 3A and 3B are a plan view and a cross-sectional view of the periphery of a first opening in the case of the semiconductor module according to the first embodiment after clamping.
  • 10A and 10B are a plan view and a cross-sectional view of the periphery of a first opening before clamping in a case of a semiconductor module according to a second embodiment.
  • 10A and 10B are a plan view and a cross-sectional view of the periphery of a first opening after clamping in a case of a semiconductor module according to a second embodiment.
  • 11A and 11B are a plan view and a cross-sectional view of the periphery of a first opening before clamping in a case of a semiconductor module according to a third embodiment.
  • 11A and 11B are a plan view and a cross-sectional view of the periphery of a first opening after clamping in a case of a semiconductor module according to a third embodiment.
  • 10A and 10B are a plan view and a cross-sectional view of the periphery of a first opening before clamping in a case of a semiconductor module according to a fourth embodiment.
  • FIGS. 13A and 13B are a plan view and a cross-sectional view of the periphery of a first opening after clamping in a case of a semiconductor module according to a fourth embodiment.
  • 1A to 1C are diagrams illustrating a manufacturing process of a semiconductor module.
  • FIG. 10 is a cross-sectional view showing a state of positioning using a positioning member.
  • FIG. 10 is a diagram illustrating a modified example of the semiconductor module.
  • front surface and top surface refer to the X-Y plane facing upward (+Z direction) in the semiconductor module 1a of FIG. 2 and the like.
  • top refers to the upward (+Z direction) direction in the semiconductor module 1a of FIG. 2 and the like.
  • back surface and “bottom surface” refer to the X-Y plane facing downward (-Z direction) in the semiconductor module 1a of FIG. 2 and the like.
  • bottom refers to the downward (-Z direction) direction in the semiconductor module 1a of FIG. 2 and the like. Similar directions are used in other drawings as necessary.
  • top and bottom are merely convenient expressions for specifying relative positional relationships and do not limit the technical concept of the present invention.
  • “top” and “bottom” do not necessarily refer to the vertical direction relative to the ground. In other words, the “top” and “bottom” directions are not limited to the direction of gravity.
  • Fig. 1 is a plan view showing the appearance of a semiconductor module of a comparative example
  • Fig. 2 is a cross-sectional view of the semiconductor module of the comparative example taken along line II-II in Fig. 1
  • Fig. 3 is a plan view of a printed circuit board and an insulating circuit board.
  • the semiconductor module 1a of the comparative example includes a case 11, semiconductor elements 13a to 13h, an insulating circuit board 20, a printed circuit board 30, and a sealing resin 40.
  • the case 11 has first openings 11a1 and 11a2, which are through-holes, on its top surface. Positioning members are inserted into the first openings 11a1 and 11a2 when positioning the case 11 with the components (insulated circuit board 20 and printed circuit board 30) installed inside the case 11. Because a pin-shaped positioning member is inserted, the first opening 11a1 is located in the same position in a plan view as the second opening 30d1 in the printed circuit board 30 and the third opening 20d1 in the insulating circuit board 20. Similarly, the first opening 11a2 is located in the same position in a plan view as the second opening 30d2 in the printed circuit board 30 and the third opening 20d2 in the insulating circuit board 20.
  • the diameter of the first openings 11a1, 11a2 is determined according to the diameter of the positioning member used. If the positioning member is too thin, it may be prone to deformation. If it is too thick, the opening sizes of the second openings 30d1, 30d2 provided in the printed circuit board 30 and the third openings 20d1, 20d2 provided in the insulating circuit board 20 must also be increased. For this reason, it is preferable that the diameter of the positioning member is, for example, 1 mm or more and 2 mm or less, and that the diameter of the first openings 11a1, 11a2 be correspondingly 1 mm or more and 2 mm or less.
  • first openings 11a1 and 11a2 in a plan view is not limited to being circular as shown in Figure 1.
  • the shape of the first openings 11a1 and 11a2 in a plan view may be a shape other than circular, such as a square.
  • the number of first openings is also not limited to two. However, for accurate positioning, it is preferable to have at least two first openings.
  • the case 11 has terminals 12a to 12c, one end of which protrudes from the inner surface of the case into the interior of the case, and the other end of which is exposed to the outside of the case 11.
  • the terminals 12a to 12c are integrally molded with the case 11.
  • Case 11 is formed, for example, by injection molding using a thermoplastic resin.
  • thermoplastic resin include polyphenylene sulfide resin, polybutylene terephthalate resin, polybutylene succinate resin, polyamide resin, acrylonitrile butadiene styrene resin, or liquid crystal polymer.
  • Case 11 has a thickness required for molding. Such a thickness is, for example, 1 mm or more and 2 mm or less.
  • Terminals 12a and 12b are external connection terminals for the main current, to which different potentials are applied.
  • terminal 12a is connected to the negative terminal of a DC power supply
  • terminal 12b is connected to the positive terminal of the DC power supply.
  • Terminal 12c is an output terminal.
  • Terminals 12a to 12c are made of a material with excellent conductivity. Such materials include aluminum, iron, silver, copper, or an alloy containing at least one of these. The number of terminals can be adjusted as needed depending on the type of semiconductor module 1a. If semiconductor module 1a is a three-level inverter, a terminal called a neutral terminal (or intermediate terminal) may also be integrally molded with case 11.
  • other terminals such as control terminals electrically connected to the control electrodes of semiconductor elements 13a to 13h, may also be integrally molded with case 11. The spaces between each terminal are filled with the resin of case 11, maintaining insulation between the terminals.
  • one or more openings (through holes) with a larger opening area than the first openings 11a1, 11a2 may be provided in areas of the top surface of the case 11 where the first openings 11a1, 11a2 are not provided, so that the internal components can be seen during assembly.
  • the top surface of the case 11 may be provided with a recessed opening that does not penetrate the top surface in order to reduce the weight of the case 11 and the amount of raw material used to construct the case 11.
  • the semiconductor elements 13a-13h are mounted on the main surface of the insulating circuit board 20.
  • the main surface of the insulating circuit board 20 is the front surface (top surface) of the conductive pattern layers 20a1-20a3. At least a portion of the top surfaces of the semiconductor elements 13a-13h and the conductive pattern layers 20a1-20a3 are covered by the case 11.
  • Semiconductor elements 13a, 13b, 13e, and 13f are joined to the front surface of conductive pattern layer 20a1 with a joining material (such as joining material 15b in Figure 2) such as solder or a sintered material (copper or silver).
  • a joining material such as joining material 15b in Figure 2
  • semiconductor elements 13c, 13d, 13g, and 13h are joined to the front surface of conductive pattern layer 20a2 with a joining material (such as solder or a sintered material).
  • Semiconductor elements 13a to 13h may be power MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) primarily composed of silicon carbide.
  • the body diode of a power MOSFET may function as an FWD (Free Wheeling Diode).
  • Semiconductor elements 13a to 13h may include a switching element primarily composed of silicon.
  • the switching element may be, for example, an RC (Reverse-Conducting)-IGBT.
  • An RC-IBGT combines the functions of an IGBT and an FWD.
  • Semiconductor elements 13a to 13h may also be semiconductor chips each including a pair of switching elements and diode elements primarily composed of silicon.
  • the switching elements may be, for example, a power MOSFET or an IGBT.
  • the diode elements may be, for example, an SBD (Schottky Barrier Diode) or a PiN (P-intrinsic-N) diode used as the FWD.
  • main electrodes and control electrodes are provided on the front surfaces of semiconductor elements 13a-13h. If semiconductor elements 13a-13h are IGBTs, the main electrodes are emitter electrodes; if semiconductor elements 13a-13h are power MOSFETs, the main electrodes are source electrodes.
  • the main electrodes on the front surfaces are joined to printed circuit board 30 with a joining member such as solder or sintered material (for example, joining member 15c in FIG. 2) and are electrically connected to one of terminals 12a-12c via printed circuit board 30.
  • the control electrodes are gate electrodes of switching elements included in semiconductor elements 13a-13h.
  • control electrodes are joined to printed circuit board 30 with a joining member such as solder or sintered material and are electrically connected to a control terminal (not shown) via printed circuit board 30.
  • the main electrodes and control electrodes on the front surfaces of semiconductor elements 13a-13h may also be joined to printed circuit board 30 via pin-shaped connecting members joined with joining members.
  • semiconductor elements 13a-13h also have main electrodes on their rear surfaces. If semiconductor elements 13a-13h are IGBTs, the main electrode on the rear surface is a collector electrode; if semiconductor elements 13a-13h are power MOSFETs, the main electrode on the rear surface is a drain electrode.
  • the main electrode on the rear surface of semiconductor elements 13a-13h is electrically connected to one of terminals 12a-12c via conductive pattern layers 20a1-20a3, pin-shaped connecting members (for example, connecting members 14a and 14b in Figures 2 and 3(B)), or printed circuit board 30.
  • the number of semiconductor elements is not limited to the above.
  • the number of semiconductor elements provided depends on the specifications of the semiconductor module 1a.
  • other semiconductor elements such as diode elements may be mounted on the insulating circuit board 20.
  • the insulating circuit board 20 is rectangular in plan view. As shown in Figures 2 and 3(B), the insulating circuit board 20 includes conductive pattern layers 20a1-20a3, a metal layer 20b, and an insulating layer 20c sandwiched between the conductive pattern layers 20a1-20a3 and the metal layer 20b, at least a portion of which is covered by the case 11.
  • the outer peripheral edge of the insulating layer 20c of the conductive pattern layers 20a1-20a3 preferably overlaps the outer peripheral edge of the insulating layer 20c of the metal layer 20b in a plan view. This maintains a stress balance between the insulating layer 20c and the metal layer 20b on the back surface of the insulating circuit board 20, suppressing damage to the insulating layer 20c such as excessive warping and cracking.
  • the conductive pattern layers 20a1-20a3 are made of a metal with excellent conductivity.
  • metals include, for example, copper, aluminum, or an alloy containing at least one of these.
  • Terminal 12c is bonded to conductive pattern layer 20a1, terminal 12b to conductive pattern layer 20a2, and terminal 12a to conductive pattern layer 20a3 using a bonding material such as solder or sintered material (for example, bonding material 15a as shown in Figure 2).
  • bonding material 15a as shown in Figure 2.
  • Metal layer 20b has a rectangular shape in a plan view. The corners may also be rounded or chamfered. Metal layer 20b is smaller than insulating layer 20c and is formed on the entire surface of insulating layer 20c except for the edges. Metal layer 20b is primarily composed of a metal with excellent thermal conductivity. The metal is, for example, copper, aluminum, or an alloy containing at least one of these.
  • Insulating layer 20c has a rectangular shape in a planar view. Furthermore, insulating layer 20c may have rounded or chamfered corners. Insulating layer 20c is made of insulating resin.
  • the insulating resin may be a material with low thermal resistance and high insulation properties. Examples of such resins include thermosetting resins. Examples of thermosetting resins include at least one of epoxy resin, cyanate resin, polyimide resin, benzoxazine resin, unsaturated polyester resin, phenol resin, melamine resin, silicone resin, and maleimide resin.
  • thermosetting resins may further contain a filler.
  • the filler is made of at least one of an oxide and a nitride. Examples of oxides include silicon oxide and aluminum oxide. Examples of nitrides include silicon nitride, aluminum nitride, and boron nitride. Furthermore, hexagonal boron nitride may be used as the filler.
  • An insulating plate whose main component is ceramic may be used as the insulating layer 20c of the insulating circuit board 20.
  • Such ceramics are composed of materials whose main components are, for example, aluminum oxide, aluminum nitride, or silicon nitride.
  • the insulating circuit board 20 may be, for example, a DCB (Direct Copper Bonding) board or an AMB (Active Metal Brazed) board.
  • the conductive pattern layers 20a1, 20a2 of the insulating circuit board 20 have third openings 20d1, 20d2 at the same positions as the first openings 11a1, 11a2 in a plan view. As shown in FIG. 2, the third opening 20d1 does not penetrate the conductive pattern layer 20a2. However, the third opening 20d1 may penetrate the conductive pattern layer 20a2 and reach the insulating layer 20c. The same applies to the third opening 20d2.
  • the diameters of the third openings 20d1, 20d2 are sized according to the diameter of the positioning member (for example, approximately 1 to 2 mm).
  • the shape of the third openings 20d1, 20d2 in a plan view is not limited to the circular shape shown in Figure 3(B).
  • the shape of the third openings 20d1, 20d2 in a plan view may be a shape other than a circle, such as a square.
  • the number of third openings 20d1, 20d2 is not limited to two.
  • the semiconductor elements 13a-13h are located in areas other than those directly below the first openings 11a1 and 11a2.
  • the main surface of the insulating circuit board 20 may be provided with connecting members (such as connecting members 14a and 14b in Figures 2 and 3(B)) that extend in the +Z direction and electrically connect the insulating circuit board 20 and the printed circuit board 30.
  • connecting members such as connecting members 14a and 14b in Figures 2 and 3(B)
  • one end of connecting member 14a is bonded to one end of conductive pattern layer 20a1
  • the other end of connecting member 14a is bonded to conductive pattern layer 30a2 of the printed circuit board 30.
  • Such connecting members are provided in areas other than those directly below the first openings 11a1 and 11a2.
  • the connecting members electrically connect one of the conductive pattern layers 20a1 to 20a3 to the semiconductor elements 13a to 13h, or electrically connect the conductive pattern layers 20a1 to 20a3 to each other. Wire bonds may also be used as connecting members.
  • the printed circuit board 30 is also part of the connecting member.
  • the printed circuit board 30 is disposed inside the case 11, facing the main surface of the insulating circuit board 20.
  • the printed circuit board 30 has conductive pattern layers 30a1-30a3 disposed on the back surface, a conductive pattern layer 30b disposed on the front surface, and an insulating layer 30c disposed between the conductive pattern layers 30a1-30a3 and the conductive pattern layer 30b.
  • the conductive pattern layers 30a1-30a3 are electrically connected to the semiconductor elements 13a-13h or the conductive pattern layers 20a1, 20a3 of the insulating circuit board 20.
  • the conductive pattern layer 30b is electrically connected to one of the conductive pattern layers 30a1-30a3, for example, via a via hole provided in the insulating layer 30c.
  • the conductive pattern layer 30b is electrically connected to an external connection terminal such as a control terminal.
  • the conductive pattern layers 30a1-30a3, 30b are formed from a metal with excellent conductivity.
  • metals are, for example, copper, aluminum, or an alloy containing at least one of these as a main component.
  • Insulating layer 30c is formed, for example, from insulating resin.
  • insulating layers that use insulating resin include paper phenol substrates, paper epoxy substrates, glass composite substrates, and glass epoxy substrates.
  • the printed circuit board 30 may also have a multi-layer structure in which one or more conductive pattern layers are formed inside the insulating layer 30c.
  • Such a printed circuit board 30 has second openings 30d1 and 30d2 at the same positions as the first openings 11a1 and 11a2 in a plan view. As shown in FIG. 2, the second opening 30d1 is a through hole. The same is true for the second opening 30d2.
  • the diameters of the second openings 30d1 and 30d2 correspond to the diameter of the positioning member (for example, approximately 1 to 2 mm).
  • the shape of the second openings 30d1, 30d2 in a plan view is not limited to the circular shape shown in Figure 3(A).
  • the shape of the second openings 30d1, 30d2 in a plan view may be a shape other than a circle, such as a square.
  • the number of second openings 30d1, 30d2 is not limited to two.
  • the sealing resin 40 fills the case 11 and seals the semiconductor elements 13a-13h, the insulating circuit board 20, and the printed circuit board 30.
  • the sealing resin 40 also fills the first openings 11a1 and 11a2, the second openings 30d1 and 30d2, and the third openings 20d1 and 20d2.
  • the sealing resin 40 is made of a hard resin rather than a soft resin such as gel.
  • a thermosetting resin such as epoxy resin is used as the hard resin.
  • positioning members are used during the joining process to position the case 11, semiconductor elements 13a-13h, insulating circuit board 20, and printed circuit board 30.
  • FIG. 4 is a diagram showing the state of positioning using the positioning member.
  • insulating circuit board 20 is mounted on a joining jig (not shown), and joining members such as solder (joining members 15a, 15b, etc.) are placed on insulating circuit board 20.
  • joining members such as solder (joining members 15a, 15b, etc.) are placed on insulating circuit board 20.
  • semiconductor elements 13a to 13h and pin-shaped connecting members are placed on the joining members.
  • joining members joining member 15c, etc.
  • a pin-shaped positioning member 50 is set in the third opening 20d1. As shown in FIG. 4, for example, the positioning member 50 is fixed in place with the tip of the positioning member 50 inserted into the third opening 20d1 of the insulating circuit board 20. Although not shown in FIG. 4, a similar pin-shaped positioning member is also set in the third opening 20d2 shown in FIG. 3(B).
  • the printed circuit board 30 is set on the insulated circuit board 20 so that the positioning member 50 is inserted into the second opening 30d1.
  • a similar pin-shaped positioning member is inserted into the second opening 30d2 shown in Figure 3(A).
  • the case 11 is also set so that the positioning member 50 is inserted into the first opening 11a1.
  • a similar pin-shaped positioning member is inserted into the first opening 11a2 shown in Figure 1. This results in the state shown in Figure 4. In this state, the various parts are joined using joining members.
  • the case 11 has the first openings 11a1 and 11a2, and the insulating circuit board 20 has the third openings 20d1 and 20d2, allowing the terminals 12a-12c of the case 11 to be bonded to the appropriate positions on the insulating circuit board 20. Furthermore, as the case 11 has the first openings 11a1 and 11a2, and the printed circuit board 30 has the second openings 30d1 and 30d2, the insulating circuit board 20 and the printed circuit board 30 can be fixed in an appropriate positional relationship. This allows the printed circuit board 30 to be bonded to the appropriate positions relative to the semiconductor elements 13a-13h and connecting members arranged on the insulating circuit board 20.
  • FIGS. 5A and 5B are diagrams illustrating problems that occur during the manufacture of a semiconductor module according to a comparative example.
  • Fig. 5A shows an example in which a semiconductor module 1a according to a comparative example, which has not yet been filled with sealing resin 40, is clamped between an upper mold 60a and a lower mold 60b.
  • Fig. 5B shows how the sealing resin 40 is being filled into the case 11.
  • the arrows in Fig. 5B indicate an example of the direction in which the sealing resin 40 spreads. Note that Figs. 5A and 5B omit the components within the case 11 (such as semiconductor elements 13a to 13h, the insulating circuit board 20, and the printed circuit board 30).
  • the top surface of the case 11 is provided with a first opening 11a1 into which the positioning member 50 is inserted.
  • the periphery of the first opening 11a1 on the top surface of the case 11 may sag toward the lower mold 60b, as shown in Figure 5(A).
  • a gap may form between the periphery of the first opening 11a1 on the top surface of the case 11 and the upper mold 60a.
  • the sealing resin 40 may leak from inside the case 11 into this gap through the first opening 11a1. If the sealing resin 40 leaks out in this way, resin burrs will form around the first opening 11a1 on the top surface of the case 11 after the sealing resin 40 has hardened, leading to molding defects.
  • the semiconductor module of the first embodiment shown below is designed to prevent molding defects caused by the sealing resin spilling out of the case during transfer molding.
  • the semiconductor module of the first embodiment also reduces the costs associated with measures to prevent sealing resin leakage.
  • Fig. 6 is a plan view of the semiconductor module of the first embodiment before clamping.
  • Fig. 7 is a cross-sectional view of the semiconductor module of the first embodiment before clamping, taken along line VII-VII in Fig. 6.
  • Figs. 6 and 7 the same elements as those shown in Figs. 1 and 2 are designated by the same reference numerals.
  • the case 11 of the semiconductor module 1 of the first embodiment has, on its top surface, a first region 11c and second regions 11c1 and 11c2 that are thinner than the first region 11c.
  • the thickness of the first region 11c is at least the thickness required for molding this region, and is, for example, 1 mm or more and 2 mm or less.
  • the thickness of the second regions 11c1 and 11c2 is narrower, so it may be, for example, 0.2 mm or more and 0.3 mm or less.
  • the second regions 11c1 and 11c2, which are thinner than the first region 11c, are part of the top surface of the case 11, and therefore the strength of the case 11 can be maintained.
  • regions on the top surface of the case 11 that are thinner than the first region 11c may be provided in addition to the second regions 11c1 and 11c2.
  • the case 11 has first openings 11a1 and 11a2 in the second regions 11c1 and 11c2, into which positioning members are inserted.
  • the diameter of the first openings 11a1 and 11a2 is determined according to the diameter of the positioning member used, and is preferably, for example, 1 mm or more and 2 mm or less.
  • the shape of the first openings 11a1 and 11a2 in a plan view is not limited to being circular as shown in Figure 6.
  • the shape of the first openings 11a1 and 11a2 in a plan view may be a shape other than circular, such as a square.
  • the number of first openings is not limited to two. However, for accurate positioning, it is preferable to have at least two first openings.
  • the second region 11c1 is formed with a rising region 11b1 that surrounds the first opening 11a1 and, as shown in FIG. 7, rises upward from the top surface of the first region 11c on the central axis side of the first opening 11a1.
  • the Z-direction position of the upper end 11e of the rising region 11b1 is preferably determined according to the size of a gap that may occur between the top surface of the first region 11c and the upper mold 60a due to warping of the case 11 or the like.
  • the rising region 11b1 is formed so that the Z-direction position of the upper end 11e is 0.3 mm or more and 0.5 mm or less from the top surface of the first region 11c in the +Z direction.
  • the second region 11c2 also has a rising region 11b2 that surrounds the first opening 11a2 and whose central axis side of the first opening 11a2 rises upward relative to the upper surface of the first region 11c.
  • the semiconductor module 1 of the first embodiment has the case 11 having the above-described structure before clamping, and thus has the following effects.
  • 8A and 8B are diagrams illustrating the state of the semiconductor module according to the first embodiment during mold clamping.
  • Fig. 8A shows the state of the case 11 before the semiconductor module 1 according to the first embodiment, which is not filled with the sealing resin 40, is clamped between the upper mold 60a and the lower mold 60b.
  • Fig. 8B shows the state of the case 11 after the semiconductor module 1 according to the first embodiment, which is not filled with the sealing resin 40, is clamped between the upper mold 60a and the lower mold 60b.
  • the components inside the case 11 (such as the semiconductor elements 13a to 13h, the insulating circuit board 20, and the printed circuit board 30) are not shown.
  • the top surface of the case 11 is pressed in the direction of the arrow (-Z direction) as shown in Figure 8 (A) by the main surface of the upper mold 60a facing the top surface of the case 11.
  • the second region 11c1 is thinner than the first region 11c and therefore less rigid than the first region 11c. Therefore, as shown in Figure 8 (B), the raised region 11b1 is pressed downward (-Z direction) with the vicinity of the boundary between the second region 11c1 and the first region 11c as a fulcrum.
  • the second region 11c1 which has been pressed downward (-Z direction) with the vicinity of this boundary as a fulcrum, has an elastic force that causes the raised region 11b1 to push back the main surface of the upper mold 60a upward (+Z direction).
  • the upper end 11e of the raised region 11b1 comes into contact with the main surface of the upper mold 60a due to the pressing force from the upper mold 60a.
  • the rising region 11b2 is pressed downward (in the -Z direction), and the upper end of the rising region 11b2 comes into contact with the main surface of the upper mold 60a.
  • the pressure applied by the upper mold 60a forms a recessed portion (see Figures 10 and 11, described below) in the second region 11c1 that annularly surrounds the first opening 11a1.
  • the sealing resin 40 which is a thermosetting resin such as epoxy resin, is filled into the case 11.
  • the injection port (also called a gate port) for the sealing resin 40 is provided on the short side of the case 11, but it may also be provided on the long side.
  • Pressing by the upper mold 60a brings the upper end 11e of the rising region 11b1 into contact with the main surface of the upper mold 60a, closing the gap between the top surface of the case 11 and the main surface of the upper mold 60a.
  • the sealing resin 40 filled in the case 11 is prevented from leaking out of the case 11 through the first opening 11a1 by the rising region 11b1 and the main surface of the upper mold 60a. This prevents the sealing resin 40 from spilling out of the case 11 and causing molding defects.
  • a recessed portion that surrounds the first opening 11a1 in a ring shape is formed in the second region 11c1. Therefore, even if the sealing resin 40 leaks over the upper end 11e and out of the case 11, the sealing resin 40 flows into the recessed portion. This prevents the sealing resin 40 from leaking and spreading outside the recessed portion in a plan view.
  • FIG. 10 is a cross-sectional view of the semiconductor module of the first embodiment.
  • FIG. 11 is a plan view and a cross-sectional view of the periphery of the first opening in the case of the semiconductor module of the first embodiment after clamping.
  • FIG. 11(A) is a plan view of the periphery of the first opening
  • FIG. 11(B) is a cross-sectional view showing the cross section along line B-B in FIG. 11(A). Note that the sealing resin 40 is omitted from FIG. 11(B).
  • the sealing resin 40 is filled up to the top surface of the inner wall of the case 11, and the sealing surface at the first opening 11a1 is flush with the top surface of the outer wall of the case 11.
  • the case 11 has, in addition to the first opening 11a1, a recess 11d1 that annularly surrounds the first opening 11a1 formed in the second region 11c1 on the top surface, and is fixed in place by the hard sealing resin 40 curing.
  • This recess 11d1 is formed by pressing with the upper mold 60a.
  • the sealing resin 40 when the sealing resin 40 is filled into the case 11, the presence of this recess 11d1 prevents the sealing resin 40 from leaking and spreading outside the recess 11d1 in a plan view. Because of this function, the sealing resin 40 may be embedded in the recess 11d1.
  • a similar recess that annularly surrounds the first opening 11a1 is formed in addition to the first opening 11a2 in the second region 11c2.
  • the case 11 has, in the second region 11c1, an annular rising region 11b1 that rises from the recessed portion 11d1 toward the central axis of the first opening 11a1.
  • the second region 11c1 has an upper end portion 11e that is flush with the upper surface of the first region 11c, located closer to the first opening 11a1 in a planar view than the recessed portion 11d1.
  • the upper end portion 11e corresponds to the upper end of the rising region 11b1.
  • the upper end portion 11e By having this upper end portion 11e, when the sealing resin 40 is filled into the case 11, the upper end portion 11e comes into contact with the main surface of the upper mold 60a, sealing the gap between the top surface of the case 11 and the main surface of the upper mold 60a. This prevents the sealing resin 40 from leaking out of the case 11 through the first opening 11a1. This prevents the sealing resin 40 from spilling out of the case 11 and causing molding defects in the semiconductor module 1.
  • Second Embodiment 12A and 12B are a plan view and a cross-sectional view of the periphery of a first opening in the case of the semiconductor module of the second embodiment before clamping.
  • Fig. 12A is a plan view of the periphery of the first opening
  • Fig. 12B is a cross-sectional view showing the cross section taken along line B-B in Fig. 12A. Note that Fig. 12B also shows an upper mold 60a.
  • components other than the case 11 are the same as those in the semiconductor module 1 of the first embodiment, and are therefore not shown.
  • the case 11 has a rising region 11b1 formed in the second region 11c1 on the top surface, similar to the semiconductor module 1 of the first embodiment. Furthermore, in the second embodiment, as shown in FIG. 12, the case 11 has an annular first portion 11e1 that is included in the rising region 11b1 on the central axis side of the first opening 11a1, surrounds the first opening 11a1, and is parallel to the top surface of the case 11. Note that the first portion 11e1 may be formed in an arch shape that forms an upwardly convex curved surface relative to the top surface of the case 11 in a cross-sectional view.
  • Figure 13 shows a plan view and a cross-sectional view of the area around the first opening after clamping in the case of the semiconductor module of the second embodiment.
  • Figure 13(A) is a plan view of the area around the first opening
  • Figure 13(B) is a cross-sectional view showing the cross section along line B-B in Figure 13(A). Note that Figure 13(B) also shows the upper mold 60a.
  • the upper mold 60a presses the first portion 11e1, thereby pushing the first portion 11e1 and the rising region 11b1 downward (in the -Z direction) from the top surface of the case 11.
  • a recessed portion 11d1 that annularly surrounds the first opening 11a1 is formed in the second region 11c1 of the case 11, similar to the semiconductor module 1 of the first embodiment.
  • the sealing resin 40 is filled into the case 11.
  • the second region 11c1 has an annular recessed portion 11d1 that surrounds the first opening 11a1 at a position farther from the first opening 11a1 than the rising region 11b1, and a groove 11f1 that is located farther from the first opening 11a1 than the recessed portion 11d1.
  • This groove 11f1 continuously surrounds the first opening 11a1 and the recessed portion 11d1 in the second region 11c1 in an annular shape.
  • the recess 11d1 formed after mold clamping has a deeper average depth than those formed in the first and second embodiments. Therefore, when the sealing resin 40 is filled into the case 11, the presence of such recess 11d1 prevents the sealing resin 40 from leaking and spreading outside the recess 11d1 in plan view more effectively than in the first and second embodiments.
  • the case 11 has a groove 11f1 on its top surface, located farther from the first opening 11a1 than the recess 11d1.
  • the second region 11c1 is more likely to deform when pressed by the upper mold 60a, making it easier to form a recess 11d1 with a deeper average depth.
  • the sealing resin 40 even if the sealing resin 40 leaks out of the recessed portion 11d1, the sealing resin 40 enters the groove 11f1, thereby preventing the sealing resin 40 from leaking and spreading on the top surface of the case 11.
  • the case 11 of the third and fourth embodiments has the first portion 11e1, but the first portion 11e1 is not necessary.
  • the first to fourth embodiments can also be combined.
  • the second region 11c1 can be provided with a connection region 11c1a as in the third embodiment
  • the second region 11c2 can be provided with a recessed portion 11d1 and a groove 11f1 as in the fourth embodiment.
  • connection member 30 was used as part of the connection member, but instead of using a printed circuit board 30, other connection members or wiring members such as wire bonding or a lead frame may also be used.
  • FIG. 18 is a diagram showing a manufacturing process of a semiconductor module.
  • the case 11 has a first region 11c on its top surface and second regions 11c1 and 11c2 that are thinner than the first region 11c (see, for example, FIG. 6 ).
  • the case 11 also has first openings 11a1 and 11a2 in the second regions 11c1 and 11c2.
  • the second region 11c1 also has a rising region 11b1 that surrounds the first opening 11a1 and extends upward from the top surface of the first region 11c on the central axis side of the first opening 11a1, as shown in FIG. 7 .
  • the second region 11c2 also has a rising region 11b2 that surrounds the first opening 11a2 and extends upward from the top surface of the first region 11c on the central axis side of the first opening 11a2.
  • the case 11 may have an annular first portion 11e1 that is included in the rising region 11b1 on the central axis side of the first opening 11a1, surrounds the first opening 11a1, and is parallel to the top surface of the case 11 (see Figure 12).
  • the first portion 11e1 may be formed in an arch shape that forms an upwardly convex curved surface relative to the top surface of the case 11 in a cross-sectional view.
  • the second region 11c1 may be connected to the first region 11c via a connection region 11c1a whose thickness decreases from both the front and back sides toward the central axis of the first opening 11a1 (see Figure 14).
  • the case 11 may have an annular recessed portion 11d1 in the second region 11c1 that surrounds the first opening 11a1 and is located farther from the first opening 11a1 than the rising region 11b1.
  • the case 11 may also have a groove 11f1 in the second region 11c1 that is located farther from the first opening 11a1 than the recessed portion 11d1 (see FIG. 16).
  • the case 11 has terminals 12a to 12c, one end of which protrudes from the inner surface of the case into the interior of the case, and the other end of which is exposed to the outside of the case 11.
  • the terminals 12a to 12c are integrally molded with the case 11.
  • Components with second openings prepared in process P1 include an insulating circuit board 20 and a printed circuit board 30.
  • the insulating circuit board 20 includes conductive pattern layers 20a1-20a3, a metal layer 20b, and an insulating layer 20c sandwiched between the conductive pattern layers 20a1-20a3 and the metal layer 20b.
  • the conductive pattern layers 20a1 and 20a2 have third openings 20d1 and 20d2 as second openings of the components at the same positions as the first openings 11a1 and 11a2 in a plan view.
  • the printed circuit board 30 has conductive pattern layers 30a1-30a3, conductive pattern layer 30b, and insulating layer 30c provided between conductive pattern layers 30a1-30a3 and conductive pattern layer 30b.
  • the printed circuit board 30 also has second openings 30d1 and 30d2 as second openings for the above-mentioned components, at the same positions as the first openings 11a1 and 11a2 in a plan view.
  • Process P2 This process involves mounting semiconductor elements 13a-13h on the insulated circuit board 20.
  • the semiconductor elements 13a-13h and pin-shaped connecting members 14a, 14b are mounted on the conductive pattern layers 30a1-30a3 via joining members.
  • joining members are placed on the semiconductor elements 13a-13h and pin-shaped connecting members 14a, 14b to join them to the printed circuit board 30. Note that joining itself does not necessarily have to be performed in process P2.
  • Positioning members are inserted into the third openings 20d1 and 20d2 of the insulating circuit board 20.
  • the printed circuit board 30 is mounted on the insulating circuit board 20 so that the positioning members are inserted into the second openings 30d1 and 30d2.
  • Step P5 The case 11 is set so that the positioning members are inserted into the first openings 11a1 and 11a2. This positions the case 11 and the components (insulated circuit board 20 and printed circuit board 30) provided inside the case 11 as follows.
  • FIG. 19 is a cross-sectional view showing the state of positioning using the positioning member, which shows an example of positioning in the semiconductor module 1 of the first embodiment.
  • a pin-shaped positioning member 50 common to the first opening 11a1, the second opening 30d1, and the third opening 20d1 passes through the first opening 11a1 and the second opening 30d1 and is fixed in a state where it abuts against the bottom of the third opening 20d1 of the insulating circuit board 20. Bonding is performed in this state.
  • terminals 12a-12c of the case 11 are bonded onto the insulating circuit board 20.
  • Semiconductor elements 13a-13h and pin-shaped connecting members 14a, 14b are also bonded to the conductive pattern layers 30a1-30a3 of the insulating circuit board 20.
  • the semiconductor elements 13a-13h and connecting members 14a, 14b are then bonded to the printed circuit board 30. If solder is used as the bonding material, the bonding process is carried out under specified reflow conditions. If a sintered material (copper or silver) is used as the bonding material, the bonding process is carried out under specified sintering conditions.
  • Step P8 Sealing by transfer molding is carried out.
  • the sealing by transfer molding is carried out as shown in FIGS.
  • the upper end 11e of the rising region 11b1 comes into contact with the main surface of the upper mold 60a due to pressure from the upper mold 60a, thereby sealing the gap between the top surface of the case 11 and the main surface of the upper mold 60a.
  • the pressure from the upper mold 60a on the first opening 11a1 forms a recess in the second region 11c1 that surrounds the first opening 11a1 in an annular shape. Therefore, even if the sealing resin 40 leaks out of the case 11 beyond the upper end 11e, the sealing resin 40 flows into the recess. This prevents the sealing resin 40 from leaking out of the recess in a plan view.
  • the molds (upper mold 60a and lower mold 60b in Figure 9) are removed to obtain the semiconductor module 1 shown in Figure 10.
  • the semiconductor modules of the second to fourth embodiments can also be manufactured using the same process as above.
  • FIG. 20 is a diagram showing a modified example of the semiconductor module, in which the same elements as those shown in Fig. 6 are denoted by the same reference numerals.
  • the case 11 in the semiconductor module 1b of the modified example has support members 71-76 extending from the top surface in the -Z direction. These support members 71-76 may be integrally formed on the top surface of the case 11, for example, during molding of the case 11. As described above, when this case 11 is attached to the insulating circuit board 20 using a positioning member, the tips of the support members 71-76 on the -Z direction side abut against the front surface of the insulating circuit board 20, although not shown.

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

トランスファー成形時に、封止樹脂がケース外にはみ出して、成形不良が発生することを防止する。　半導体モジュール（１）は、ケース（１１）と、封止樹脂（４０）と、を有する。ケース（１１）は、上面に、第１領域と、第１領域よりも厚みが薄い第２領域と、を含む。また、第２領域には、第１開口部（１１ａ１）と、第１開口部（１１ａ１）を環状に囲う窪み部（１１ｄ１）と、が形成されている。封止樹脂（４０）は、ケース（１１）内に充填されている。

Description

半導体モジュール及びその製造方法
　本発明は、半導体モジュール及びその製造方法に関する。
　ケース上面に封止樹脂の注入または高圧ガスの導入を行うための孔を設けた半導体装置がある（たとえば、特許文献１～３参照）。また、回路基板を被覆するカバー上面に内外の圧力差をなくすための呼吸孔を設けた電子制御装置がある（たとえば、特許文献４参照）。また、上下金型でリードフレームを挟持する際の隙間を減らすため、リードフレームの孔に対応する位置の金型に凸部を設けた技術がある（たとえば、特許文献５参照）。
特開平６－１８８３３５号公報 特開２００３－２７３２６０号公報 特開２００５－２９４７９２号公報 特開２０１２－６９６４７号公報 特開平６－３０４９５９号公報
　本件実施形態の課題としては、トランスファー成形時に、封止樹脂がケース外にはみ出して成形不良が発生することを防止することである。
　本発明の一観点によれば、上面に、第１領域と、前記第１領域よりも厚みが薄く、第１開口部と前記第１開口部を環状に囲う窪み部とが形成された第２領域と、を含むケースと、前記ケース内に充填された封止樹脂と、を有する半導体モジュールが提供される。
　前記ケースは、前記窪み部よりも平面視で前記第１開口部に近い位置に、前記第１領域の上面と面一である上端部を有していてよい。
　前記ケースは、前記第２領域において、前記窪み部から前記第１開口部の中心軸方向に向かって立ち上がる環状の立ち上がり領域を有していてよい。
　前記ケースは、前記立ち上がり領域の前記中心軸側に含まれ、前記第１開口部を囲い、前記第１開口部の前記中心軸の下方に向かって傾斜する環状の第１部分を有していてよい。
　前記第２領域は、前記第１領域に接続する接続領域を含み、前記接続領域の上面は、前記第１領域の上面と同じ高さから、前記第１開口部の中心軸側に向かって、前記第１領域の上面よりも低い高さまで下降しており、前記接続領域の厚みは、前記中心軸側に向かって減少していてよい。
　前記ケースは、上面の、前記窪み部よりも前記第１開口部から離れた位置に、溝を有していてよい。
　前記封止樹脂は、前記ケースの内壁の上面まで充填されており、前記第１開口部における封止面は、前記ケースの外壁の上面と面一であってよい。
　上面の少なくとも一部が前記ケースによって覆われている、半導体素子と前記半導体素子が配置される導電パターン層とを有し、前記半導体素子は、前記第１開口部の直下以外の領域に設けられていてよい。
　半導体素子と、複数の導電パターン層と、前記複数の導電パターン層の何れかと前記半導体素子とを電気的に接続する、もしくは、前記複数の導電パターン層同士を電気的に接続する接続部材と、を有し、前記接続部材は前記第１開口部の直下以外の領域に設けられている、もしくは前記接続部材は、平面視で前記第１開口部と同一の位置に第２開口部を有していてよい。
　前記ケースは、一端が前記ケースの内面から前記ケースの内側に突出し、他端が前記ケースの外側に露出する端子を有していてよい。
　前記接続部材の一部は、プリント基板であってよい。
　半導体素子と、前記半導体素子が接合され、前記ケース内に配置され、前記ケース内で前記封止樹脂により前記半導体素子とともに封止される絶縁回路基板と、を有し、前記絶縁回路基板は、絶縁層と、前記半導体素子が接合された導電パターン層とを含んでいてよい。
　前記絶縁回路基板の前記導電パターン層は、平面視で前記第１開口部と同一の位置に、第３開口部を有していてよい。
　前記第３開口部は、前記導電パターン層を貫通していなくてよい。
　前記封止樹脂は、硬質の樹脂を用いて構成されていてよい。
　また、本発明の一観点によれば、上面に、第１領域と、前記第１領域よりも厚みが薄く、第１開口部と、前記第１開口部を囲い前記第１開口部の中心軸側が前記第１領域の上面に対して上方に立ち上がる立ち上がり領域とが形成された第２領域と、を含むケースと、第２開口部を有する部品とを用意する工程と、前記第１開口部と前記第２開口部とが位置決めされて前記部品を収納する前記ケースの上面を、金型の前記ケースの上面に対向する主面により押圧し、前記立ち上がり領域を下方に押し込んだ状態で、前記ケース内に封止樹脂を充填する工程と、を有する半導体モジュールの製造方法が提供される。
　前記金型による押圧により前記立ち上がり領域の上端部と、前記金型の主面とを接触させた状態で、前記封止樹脂の充填が行われてよい。
　前記用意する工程において、前記ケースは、前記立ち上がり領域の前記中心軸側に含まれ、前記第１開口部を囲い、前記ケースの上面と平行を成す環状の第１部分を有し、前記封止樹脂を充填する工程において、前記金型は、前記第１部分を押圧することで、前記第１部分とともに前記立ち上がり領域を前記ケースの上面から下方に押し込んでよい。
　前記第２領域は、前記第１領域に接続する接続領域を含み、前記接続領域の上面は、前記第１領域の上面と同じ高さから、前記中心軸側に向かって、前記第１領域の上面よりも低い高さまで下降しており、前記接続領域の厚みは、前記中心軸側に向かって減少していてよい。
　前記ケースは、前記第２領域に、前記立ち上がり領域よりも前記第１開口部から離れた位置に、前記第１開口部を囲んで設けられた環状の窪み部と、前記窪み部よりも前記第１開口部から離れた位置に設けられた溝と、を有していてよい。
　前記第１開口部と前記第２開口部とに、共通の位置決め部材を差し込むことで、前記位置決めを行ってよい。
　前記封止樹脂は、硬質の樹脂を用いて構成されていてよい。
　また、本発明の一観点によれば、上面に、第１開口部を含むケースと、前記ケース内に配置され、平面視で、前記第１開口部と同一の位置に形成された第２開口部を含むプリント基板と、前記ケース内において、前記プリント基板の下方に配置され、絶縁層と、半導体素子が接合された導電パターン層とを含み、前記導電パターン層において、平面視で、前記第１開口部及び前記第２開口部と同一の位置に形成された第３開口部を含む絶縁回路基板と、を有する半導体モジュールが提供される。
　また、本発明の一観点によれば、上面に第１開口部を含むケースと、第２開口部を含むプリント基板と、絶縁層と半導体素子が接合された導電パターン層と前記導電パターン層に形成された第３開口部を含む絶縁回路基板と、を用意する工程と、前記第１開口部と、前記第２開口部と、前記第３開口部に、共通の位置決め部材を差し込むことで、前記ケースと、前記ケース内に収納される前記プリント基板及び、前記プリント基板の下方に配置される前記絶縁回路基板の位置決めを行った状態で、接合を行う工程と、前記位置決め部材を取り外した後に、前記ケース内に封止樹脂を充填し、前記プリント基板と、前記絶縁回路基板とを封止する工程と、を有する半導体モジュールの製造方法が提供される。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた発明となりうる。
　開示の技術によれば、トランスファー成形時に、封止樹脂がケース外にはみ出して成形不良が発生することを防止できる。
　本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
比較例の半導体モジュールの外観を示す平面図である。 図１のＩＩ－ＩＩ線における比較例の半導体モジュールの断面図である。 プリント基板と絶縁回路基板の平面図である。 位置決め部材を用いた位置決めの様子を示す図である。 比較例の半導体モジュールの製造時に生じる問題を示す図である。 第１の実施の形態の半導体モジュールの型締め前の平面図である。 図６のＶＩＩ－ＶＩＩ線における第１の実施の形態の半導体モジュールの型締め前の断面図である。 第１の実施の形態の半導体モジュールの型締め時の様子を示す図である。 第１の実施の形態の半導体モジュールのケース内への封止樹脂の充填の様子を示す図である。 第１の実施の形態の半導体モジュールの断面図である。 第１の実施の形態の半導体モジュールのケースにおける、型締め後の第１開口部周辺の平面図と断面図である。 第２の実施の形態の半導体モジュールのケースにおける、型締め前の第１開口部周辺の平面図と断面図である。 第２の実施の形態の半導体モジュールのケースにおける、型締め後の第１開口部周辺の平面図と断面図である。 第３の実施の形態の半導体モジュールのケースにおける、型締め前の第１開口部周辺の平面図と断面図である。 第３の実施の形態の半導体モジュールのケースにおける、型締め後の第１開口部周辺の平面図と断面図である。 第４の実施の形態の半導体モジュールのケースにおける、型締め前の第１開口部周辺の平面図と断面図である。 第４の実施の形態の半導体モジュールのケースにおける、型締め後の第１開口部周辺の平面図と断面図である。 半導体モジュールの製造プロセスを示す図である。 位置決め部材を用いた位置決めの様子を示す断面図である。 半導体モジュールの変形例を示す図である。
　以下、発明を実施するための形態を、図面を参照しつつ説明する。
　なお、以下の説明において、「おもて面」及び「上面」とは、図２の半導体モジュール１ａなどにおいて、上側（＋Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「上」とは、図２の半導体モジュール１ａなどにおいて、上側（＋Ｚ方向）の方向を表す。「裏面」及び「下面」とは、図２の半導体モジュール１ａなどにおいて、下側（－Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「下」とは、図２の半導体モジュール１ａなどにおいて、下側（－Ｚ方向）の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。たとえば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。
　まず、第１の実施の形態の半導体モジュールを説明する前に、以下に示すような比較例の半導体モジュールを説明する。
　（比較例）
　図１は、比較例の半導体モジュールの外観を示す平面図である。また、図２は、図１のＩＩ－ＩＩ線における比較例の半導体モジュールの断面図である。また、図３は、プリント基板と絶縁回路基板の平面図である。
　比較例の半導体モジュール１ａは、ケース１１、半導体素子１３ａ～１３ｈ、絶縁回路基板２０、プリント基板３０、封止樹脂４０を有する。
　ケース１１は、上面に貫通孔である第１開口部１１ａ１，１１ａ２を有する。第１開口部１１ａ１，１１ａ２には、ケース１１とケース１１内に設けられる部品（絶縁回路基板２０やプリント基板３０）との位置決めを行う際に、位置決め用の部材が差し込まれる。ピン状の位置決め部材が差し込まれるため、第１開口部１１ａ１は、プリント基板３０が有する第２開口部３０ｄ１と、絶縁回路基板２０が有する第３開口部２０ｄ１と、平面視で同一の位置に設けられている。同様に、第１開口部１１ａ２は、プリント基板３０が有する第２開口部３０ｄ２と、絶縁回路基板２０が有する第３開口部２０ｄ２と、平面視で同一の位置に設けられている。
　第１開口部１１ａ１，１１ａ２の直径は、用いられる位置決め部材の直径に応じて決定される。位置決め部材は、細すぎると変形しやすくなる可能性がある。また太すぎると、プリント基板３０に設けられる第２開口部３０ｄ１，３０ｄ２や絶縁回路基板２０に設けられる第３開口部２０ｄ１，２０ｄ２の開口サイズも大きくしなければならなくなる。このため、位置決め部材の直径は、たとえば、１ｍｍ以上、２ｍｍ以下であり、第１開口部１１ａ１，１１ａ２の直径も、それに応じて１ｍｍ以上、２ｍｍ以下であることが好ましい。
　なお、第１開口部１１ａ１，１１ａ２の平面視の形状は、図１のように円形に限らない。第１開口部１１ａ１，１１ａ２の平面視の形状は、四角形状など、円形以外の形状であってもよい。また、第１開口部の数も２つに限定されない。ただ、精度のよい位置決めのためには、第１開口部は少なくとも２つあることが好ましい。
　さらに、ケース１１は、一端がケースの内面からケースの内側に突出し、他端がケース１１の外側に露出する端子１２ａ～１２ｃを有する。なお、端子１２ａ～１２ｃは、ケース１１に一体成形されている。
　ケース１１は、たとえば、熱可塑性樹脂を用いて射出成形により成形される。熱可塑性樹脂は、たとえば、ポリフェニレンサルファイド樹脂、ポリブチレンテレフタレート樹脂、ポリブチレンサクシネート樹脂、ポリアミド樹脂、アクリロニトリルブタジエンスチレン樹脂、または液晶ポリマである。ケース１１は、成形に必要な厚みを有する。そのような厚みは、たとえば、１ｍｍ以上、２ｍｍ以下である。
　端子１２ａと端子１２ｂは、互いに異なる電位が印加される主電流用の外部接続端子である。たとえば、端子１２ａには直流電源の負端子が接続され、端子１２ｂには直流電源の正端子が接続される。端子１２ｃは、出力端子である。端子１２ａ～１２ｃは、導電性に優れた材料により構成されている。当該材料は、たとえば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。なお、端子の数は、半導体モジュール１ａの種類などによって適宜変更可能である。半導体モジュール１ａが３レベルインバータである場合、さらに、ニュートラル端子（または中間端子）などと呼ばれる端子がケース１１に一体成形されていてもよい。また、図示が省略されているが、ケース１１には、半導体素子１３ａ～１３ｈの制御電極と電気的に接続される制御端子などの他の端子が一体成形されていてもよい。各端子の間は、ケース１１の樹脂により埋められており、各端子間は絶縁性が維持されている。
　なお、ケース１１の上面において、第１開口部１１ａ１，１１ａ２が設けられていない領域に、組み立て時に内部の部品を視認可能なように、第１開口部１１ａ１，１１ａ２よりも開口面積の大きな１つ以上の開口部（貫通孔）が設けられていてもよい。また、ケース１１の上面には、ケース１１の軽量化を図り、また、ケース１１の構成原料を削減するために、上面を貫通しない窪み状の開口部が設けられていてもよい。
　半導体素子１３ａ～１３ｈは、図３（Ｂ）に示されているように、絶縁回路基板２０の主面に搭載されている。絶縁回路基板２０の主面は、導電パターン層２０ａ１～２０ａ３のおもて面（上面）である。半導体素子１３ａ～１３ｈと導電パターン層２０ａ１～２０ａ３の上面の少なくとも一部はケース１１によって覆われている。
　半導体素子１３ａ，１３ｂ，１３ｅ，１３ｆは、導電パターン層２０ａ１のおもて面に、はんだや焼結材（銅や銀）などの接合部材（たとえば、図２の接合部材１５ｂ）により接合されている。半導体素子１３ｃ，１３ｄ，１３ｇ，１３ｈは、導電パターン層２０ａ２のおもて面に、はんだや焼結材などの接合部材により接合されている。
　半導体素子１３ａ～１３ｈは、炭化シリコンを主成分として構成されたパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であってよい。パワーＭＯＳＦＥＴは、ボディダイオードがＦＷＤ（Free Wheeling Diode）として機能してもよい。半導体素子１３ａ～１３ｈは、シリコンを主成分として構成されたスイッチング素子を含んでよい。スイッチング素子は、たとえば、ＲＣ（Reverse-Conducting）－ＩＧＢＴであってよい。ＲＣ－ＩＢＧＴは、ＩＧＢＴとＦＷＤとの機能を合わせもつ。また、半導体素子１３ａ～１３ｈは、シリコンを主成分として構成された一組のスイッチング素子及びダイオード素子をそれぞれ含む半導体チップであってよい。スイッチング素子は、たとえば、パワーＭＯＳＦＥＴ、ＩＧＢＴである。ダイオード素子は、たとえば、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオードがＦＷＤとして用いられる。
　なお、図示が省略されているが、半導体素子１３ａ～１３ｈのおもて面には、主電極や制御電極が設けられている。半導体素子１３ａ～１３ｈがＩＧＢＴである場合、主電極はエミッタ電極であり、半導体素子１３ａ～１３ｈがパワーＭＯＳＦＥＴである場合、主電極はソース電極である。おもて面の主電極は、はんだや焼結材などの接合部材（たとえば、図２の接合部材１５ｃ）により、プリント基板３０に接合され、プリント基板３０を介して、端子１２ａ～１２ｃの何れかに電気的に接続されている。制御電極は半導体素子１３ａ～１３ｈに含まれるスイッチング素子のゲート電極である。制御電極は、はんだや焼結材などの接合部材により、プリント基板３０に接合され、プリント基板３０を介して、図示しない制御端子に電気的に接続されている。なお、半導体素子１３ａ～１３ｈのおもて面の主電極と、制御電極は、接合部材により接合されたピン状の接続部材を介して、プリント基板３０に接合されていてもよい。
　また、図示が省略されているが、半導体素子１３ａ～１３ｈの裏面にも主電極が備えられている。半導体素子１３ａ～１３ｈがＩＧＢＴである場合、裏面の主電極はコレクタ電極であり、半導体素子１３ａ～１３ｈがパワーＭＯＳＦＥＴである場合、裏面の主電極はドレイン電極である。半導体素子１３ａ～１３ｈの裏面の主電極は、導電パターン層２０ａ１～２０ａ３、ピン状の接続部材（たとえば、図２や図３（Ｂ）の接続部材１４ａ，１４ｂ）、またはプリント基板３０を介して、端子１２ａ～１２ｃの何れかに電気的に接続されている。
　なお、半導体素子の数は、上記の形態に限定されるわけではない。半導体モジュール１ａの仕様などに応じた数の半導体素子が設けられる。また、絶縁回路基板２０には、ダイオード素子など他の半導体素子が搭載されていてもよい。
　絶縁回路基板２０は、平面視で矩形状である。絶縁回路基板２０は、図２、図３（Ｂ）に示されているように、導電パターン層２０ａ１～２０ａ３と、金属層２０ｂと、少なくとも一部がケース１１によって覆われている導電パターン層２０ａ１～２０ａ３と金属層２０ｂとの間に挟まれた絶縁層２０ｃとを含む。
　導電パターン層２０ａ１～２０ａ３の絶縁層２０ｃの外周側の端部は、好ましくは、平面視で、金属層２０ｂの絶縁層２０ｃの外周側の端部と重畳する。このため、絶縁回路基板２０は、絶縁層２０ｃの裏面の金属層２０ｂとの応力バランスが維持され、絶縁層２０ｃの過度な反り、割れなどの損傷が抑制される。
　導電パターン層２０ａ１～２０ａ３は、導電性に優れた金属により構成されている。このような金属は、たとえば、銅、アルミニウム、または、少なくともこれらの一種を含む合金である。
　導電パターン層２０ａ１に端子１２ｃが、導電パターン層２０ａ２に端子１２ｂが、導電パターン層２０ａ３に端子１２ａが、それぞれ、はんだや焼結材などの接合部材（たとえば、図２に示すような接合部材１５ａ）により接合されている。なお、このような接合部材を用いる代わりに、超音波接合により接合を行うこともできる。
　金属層２０ｂは、平面視で矩形状を成す。また、角部がＲ面取り、Ｃ面取りされていてもよい。金属層２０ｂは、絶縁層２０ｃのサイズより小さく、絶縁層２０ｃの縁部を除いた全面に形成されている。金属層２０ｂは、熱伝導性に優れた金属を主成分として構成されている。金属は、たとえば、銅、アルミニウムまたは、少なくともこれらの一種を含む合金である。
　絶縁層２０ｃは、平面視で矩形状を成す。また、絶縁層２０ｃは、角部がＲ面取り、Ｃ面取りされていてもよい。絶縁層２０ｃは、絶縁樹脂により構成されている。絶縁樹脂は、熱抵抗が低く、絶縁性が高い材質であってよい。このような樹脂として、たとえば、熱硬化性樹脂が挙げられる。熱硬化性樹脂として、たとえば、エポキシ樹脂、シアネート樹脂、ポリイミド樹脂、ベンゾオキサジン樹脂、不飽和ポリエステル樹脂、フェノール樹脂、メラミン樹脂、シリコーン樹脂、マレイミド樹脂のうちの少なくとも１種が挙げられる。また、熱硬化性樹脂には、さらに、充填材が含有されてもよい。充填材は、酸化物、窒化物のうち少なくとも一方により構成される。酸化物は、たとえば、酸化珪素、酸化アルミニウムが挙げられる。窒化物は、たとえば、窒化珪素、窒化アルミニウム、窒化ホウ素が挙げられる。さらには、充填材として、六方晶窒化ホウ素でもよい。
　絶縁回路基板２０の絶縁層２０ｃとして、セラミックスを主成分とする絶縁板を用いてよい。このようなセラミックスは、たとえば、酸化アルミニウム、窒化アルミニウム、窒化珪素を主成分とする材料により構成されている。この場合、絶縁回路基板２０として、たとえば、ＤＣＢ（Direct Copper Bonding）基板、またはＡＭＢ（Active Metal Brazed）基板などを用いることができる。
　また、絶縁回路基板２０の導電パターン層２０ａ１，２０ａ２は、平面視で第１開口部１１ａ１，１１ａ２と同一の位置に、第３開口部２０ｄ１，２０ｄ２を有する。図２に示されているように、第３開口部２０ｄ１は、導電パターン層２０ａ２を貫通していない。ただ、第３開口部２０ｄ１は、導電パターン層２０ａ２を貫通し、絶縁層２０ｃに達していてもよい。第３開口部２０ｄ２についても同様である。第３開口部２０ｄ１，２０ｄ２の直径は、位置決め部材の直径（たとえば、１～２ｍｍ程度）に応じた大きさである。
　なお、第３開口部２０ｄ１，２０ｄ２の平面視の形状は、図３（Ｂ）のように円形に限らない。第３開口部２０ｄ１，２０ｄ２の平面視の形状は、四角形状など、円形以外の形状であってもよい。また、第３開口部２０ｄ１，２０ｄ２の数も２つに限定されない。
　このような第３開口部２０ｄ１，２０ｄ２が形成されるため、上面の少なくとも一部がケース１１によって覆われている半導体素子１３ａ～１３ｈは、第１開口部１１ａ１，１１ａ２の直下以外の領域に設けられている。
　また、絶縁回路基板２０の主面には、＋Ｚ方向に延伸し、絶縁回路基板２０とプリント基板３０とを電気的に接続する接続部材（図２、図３（Ｂ）の接続部材１４ａ，１４ｂなど）が設けられていてもよい。たとえば、図２に示すように接続部材１４ａの一端は、導電パターン層２０ａ１の一端に接合され、接続部材１４ａの他端は、プリント基板３０の導電パターン層３０ａ２に接合されている。このような接続部材は、第１開口部１１ａ１，１１ａ２の直下以外の領域に設けられている。接続部材は、導電パターン層２０ａ１～２０ａ３の何れかと半導体素子１３ａ～１３ｈとを電気的に接続する、もしくは、導電パターン層２０ａ１～２０ａ３同士を電気的に接続する。接続部材として、ワイヤボンドを用いることもできる。
　プリント基板３０も、接続部材の一部である。プリント基板３０は、ケース１１内において、絶縁回路基板２０の主面に対向して設けられている。プリント基板３０は、裏面に設けられた導電パターン層３０ａ１～３０ａ３と、おもて面に設けられた導電パターン層３０ｂと、導電パターン層３０ａ１～３０ａ３と導電パターン層３０ｂとの間に設けられた絶縁層３０ｃとを有する。
　導電パターン層３０ａ１～３０ａ３は、半導体素子１３ａ～１３ｈまたは、絶縁回路基板２０の導電パターン層２０ａ１，２０ａ３に電気的に接続されている。導電パターン層３０ｂは、たとえば、絶縁層３０ｃに設けられたビアホールを介して、導電パターン層３０ａ１～３０ａ３の何れかに電気的に接続されている。導電パターン層３０ｂは、図示を省略しているが、たとえば、制御端子などの外部接続端子に電気的に接続されている。
　導電パターン層３０ａ１～３０ａ３，３０ｂは、導電性に優れた金属によって形成されている。このような金属は、たとえば、銅、アルミニウム、または、少なくともこれらの一種を主成分とする合金である。
　絶縁層３０ｃは、たとえば、絶縁樹脂によって形成されている。絶縁樹脂を用いた絶縁層として、たとえば、紙フェノール基板、紙エポキシ基板、ガラスコンポジット基板、ガラスエポキシ基板を用いることができる。
　なお、プリント基板３０は、絶縁層３０ｃの内部にも１層以上の導電パターン層が形成された多層構造を有していてもよい。
　このようなプリント基板３０は、平面視で第１開口部１１ａ１，１１ａ２と同一の位置に、第２開口部３０ｄ１，３０ｄ２を有する。図２に示されているように、第２開口部３０ｄ１は貫通孔である。第２開口部３０ｄ２についても同様である。第２開口部３０ｄ１，３０ｄ２の直径は、位置決め部材の直径（たとえば、１～２ｍｍ程度）に応じた大きさである。
　なお、第２開口部３０ｄ１，３０ｄ２の平面視の形状は、図３（Ａ）のように円形に限らない。第２開口部３０ｄ１，３０ｄ２の平面視の形状は、四角形状など、円形以外の形状であってもよい。また、第２開口部３０ｄ１，３０ｄ２の数も２つに限定されない。
　封止樹脂４０は、ケース１１内に充填されており、半導体素子１３ａ～１３ｈ、絶縁回路基板２０及びプリント基板３０を封止する。なお、封止樹脂４０は、第１開口部１１ａ１，１１ａ２、第２開口部３０ｄ１，３０ｄ２、第３開口部２０ｄ１，２０ｄ２にも充填されている。封止がトランスファー成形により行われる場合、封止樹脂４０は、ゲルなどの軟性の樹脂ではなく、硬質の樹脂を用いて構成されている。硬質の樹脂として、たとえば、エポキシ樹脂などの熱硬化性樹脂が用いられる。
　このような、半導体モジュール１ａを製造する際、接合工程において、位置決め部材を用いて、ケース１１、半導体素子１３ａ～１３ｈ、絶縁回路基板２０、プリント基板３０の間の位置決めが行われる。
　図４は、位置決め部材を用いた位置決めの様子を示す図である。
　まず、図示しない接合用の治具に、絶縁回路基板２０が搭載され、絶縁回路基板２０上に、はんだなどの接合部材（接合部材１５ａ，１５ｂなど）が配置される。そして、接合部材上に半導体素子１３ａ～１３ｈやピン状の接続部材（接続部材１４ａなど）が配置される。さらにそれらの上に接合部材（接合部材１５ｃなど）が配置される。
　そして、第３開口部２０ｄ１にピン状の位置決め部材５０がセットされる。図４に示すように、たとえば、位置決め部材５０の先端が、絶縁回路基板２０の第３開口部２０ｄ１に差し込まれた状態で、位置決め部材５０が固定される。図４では図示されていないが、図３（Ｂ）に示した第３開口部２０ｄ２に対しても、同様にピン状の位置決め部材がセットされる。
　その後、位置決め部材５０が、第２開口部３０ｄ１に差し込まれるように、プリント基板３０が絶縁回路基板２０上にセットされる。図４では図示されていないが、図３（Ａ）に示した第２開口部３０ｄ２に対しても、同様にピン状の位置決め部材が差し込まれている。また、位置決め部材５０が第１開口部１１ａ１に差し込まれるように、ケース１１がセットされる。図４では図示されていないが、図１に示した第１開口部１１ａ２に対しても、同様にピン状の位置決め部材が差し込まれている。これにより、図４に示すような状態となる。このような状態で接合部材による各部の接合が行われる。
　上記のようなケース１１が第１開口部１１ａ１，１１ａ２を、絶縁回路基板２０が第３開口部２０ｄ１，２０ｄ２をそれぞれ有することで、ケース１１の端子１２ａ～１２ｃが、絶縁回路基板２０の適切な位置に接合できる。また、ケース１１が第１開口部１１ａ１，１１ａ２を、プリント基板３０が第２開口部３０ｄ１，３０ｄ２をそれぞれ有することで、絶縁回路基板２０とプリント基板３０とを適切な位置関係で固定できる。これにより、絶縁回路基板２０上に配置された半導体素子１３ａ～１３ｈや接続部材に対し、プリント基板３０を適切な位置に接合できる。
　上記のような接合工程の後、位置決め部材５０を外して、トランスファー成形による、封止工程が行われる。このとき、以下のような問題が生じる場合がある。
　図５は、比較例の半導体モジュールの製造時に生じる問題を示す図である。図５（Ａ）には、封止樹脂４０が充填されていない状態の比較例の半導体モジュール１ａが上金型６０ａと下金型６０ｂに型締めされている例が示されている。また、図５（Ｂ）には、封止樹脂４０がケース１１内に充填される様子が示されている。図５（Ｂ）における矢印は、封止樹脂４０が広がる方向の一例を表している。なお、図５（Ａ）、図５（Ｂ）では、ケース１１内の構成要素（半導体素子１３ａ～１３ｈ、絶縁回路基板２０、プリント基板３０など）については、図示が省略されている。
　比較例の半導体モジュール１ａでは、前述のようにケース１１の上面に、位置決め部材５０が差し込まれる第１開口部１１ａ１が設けられている。封止工程において、第１開口部１１ａ１から封止樹脂４０が漏れないようにするため、ケース１１の上面と上金型６０ａとの隙間が限りなく小さくなるように上金型６０ａを用いて加圧し、隙間を小さくすることが望ましい。
　しかし、Ｚ方向の部品寸法のバラつきや、ケース１１の上面の反りやうねりが発生することにより、図５（Ａ）のように、ケース１１の上面の第１開口部１１ａ１の周囲が下金型６０ｂ側に落ち込んでしまうことがある。この場合、ケース１１の上面の第１開口部１１ａ１の周囲と上金型６０ａとに隙間が空く場合がある。その場合、図５（Ｂ）のように、封止樹脂４０が、ケース１１内から、第１開口部１１ａ１を介して、その隙間に漏れ出してしまう可能性がある。このような封止樹脂４０の漏れ出しがあると、封止樹脂４０の硬化後に、ケース１１の上面の第１開口部１１ａ１の周囲に樹脂バリが発生し、成形不良につながる。
　以下に示す第１の実施の形態の半導体モジュールは、トランスファー成形時に、封止樹脂がケース外にはみ出して成形不良が発生することを防止できるようにしたものである。また、第１の実施の形態の半導体モジュールは、封止樹脂の漏れ出し対策にかかるコストを抑えることもできる。
　（第１の実施の形態）
　図６は、第１の実施の形態の半導体モジュールの型締め前の平面図である。図７は、図６のＶＩＩ－ＶＩＩ線における第１の実施の形態の半導体モジュールの型締め前の断面図である。図６、図７において、図１、図２に示した要素と同じ要素については同一符号が付されている。
　第１の実施の形態の半導体モジュール１のケース１１は、上面に、第１領域１１ｃと、第１領域１１ｃよりも厚みが薄い第２領域１１ｃ１，１１ｃ２を有している。第１領域１１ｃの厚みは、少なくともこの領域の成形には必要な厚みであり、たとえば、１ｍｍ以上、２ｍｍ以下である。これに対して、第２領域１１ｃ１，１１ｃ２の厚みは、領域が狭くなるため、たとえば、０．２ｍｍ以上、０．３ｍｍ以下でよい。第１領域１１ｃに比べて厚みが薄くなる第２領域１１ｃ１，１１ｃ２は、ケース１１の上面の一部であるため、ケース１１の強度を保てる。
　なお、ケース１１の上面において、第１領域１１ｃよりも厚みが薄い領域が、第２領域１１ｃ１，１１ｃ２の他にも設けられていてもよい。
　さらに、ケース１１は、第２領域１１ｃ１，１１ｃ２に、位置決め部材が差し込まれる第１開口部１１ａ１，１１ａ２が設けられている。第１開口部１１ａ１，１１ａ２の直径は、前述のように、用いられる位置決め部材の直径に応じて決定され、たとえば、１ｍｍ以上、２ｍｍ以下であることが好ましい。第１開口部１１ａ１，１１ａ２の平面視の形状は、図６のように円形に限らない。第１開口部１１ａ１，１１ａ２の平面視の形状は、四角形状など、円形以外の形状であってもよい。また、第１開口部の数も２つに限定されない。ただ、精度のよい位置決めのためには、第１開口部は少なくとも２つあることが好ましい。
　さらに、第２領域１１ｃ１には、第１開口部１１ａ１を囲い、図７に示すように、第１開口部１１ａ１の中心軸側が第１領域１１ｃの上面に対して上方に立ち上がる立ち上がり領域１１ｂ１が形成されている。立ち上がり領域１１ｂ１の上端部１１ｅのＺ方向の位置は、ケース１１の反りなどにより第１領域１１ｃの上面と、上金型６０ａとの間に生じる可能性のある隙間の大きさに応じた位置とすることが好ましい。たとえば、上端部１１ｅのＺ方向の位置は、第１領域１１ｃの上面から、＋Ｚ方向に０．３ｍｍ以上、０．５ｍｍ以下となるように、立ち上がり領域１１ｂ１が形成される。
　第２領域１１ｃ２にも同様に、第１開口部１１ａ２を囲い、第１開口部１１ａ２の中心軸側が第１領域１１ｃの上面に対して上方に立ち上がる立ち上がり領域１１ｂ２が形成されている。
　第１の実施の形態の半導体モジュール１は、型締め前に上記のような構造であるケース１１を有することで、以下のような効果が得られる。
　図８は、第１の実施の形態の半導体モジュールの型締め時の様子を示す図である。図８（Ａ）には、封止樹脂４０が充填されていない状態の第１の実施の形態の半導体モジュール１が上金型６０ａと下金型６０ｂに型締めされる前のケース１１の様子が示されている。図８（Ｂ）には、封止樹脂４０が充填されていない状態の第１の実施の形態の半導体モジュール１が上金型６０ａと下金型６０ｂに型締めされた後のケース１１の様子が示されている。なお、図８（Ａ）、図８（Ｂ）では、ケース１１内の構成要素（半導体素子１３ａ～１３ｈ、絶縁回路基板２０、プリント基板３０など）については、図示が省略されている。
　図８（Ａ）に示すような矢印の方向（－Ｚ方向）にケース１１の上面を、上金型６０ａのケース１１の上面に対向する主面により押圧する。第２領域１１ｃ１は、第１領域１１ｃよりも厚さが薄いため、第１領域１１ｃよりも剛性が低い。そのため、図８（Ｂ）に示すように第２領域１１ｃ１の第１領域１１ｃの境界付近を支点として、立ち上がり領域１１ｂ１が下方（－Ｚ方向）に押し込まれる。このとき、この境界付近を支点として下方（－Ｚ方向）に押し込まれた第２領域１１ｃ１は弾性力により立ち上がり領域１１ｂ１が上金型６０ａの主面を上方（＋Ｚ方向）に押し返す。これにより、上金型６０ａによる押圧により立ち上がり領域１１ｂ１の上端部１１ｅと、上金型６０ａの主面とが接触した状態となる。図示されていないが、立ち上がり領域１１ｂ２が下方（－Ｚ方向）に押し込まれ、立ち上がり領域１１ｂ２の上端部と、上金型６０ａの主面とが接触した状態となる。また、上金型６０ａによる押圧により、第２領域１１ｃ１に、第１開口部１１ａ１を環状に囲う窪み部（後述の図１０、図１１参照）が形成される。
　第１の実施の形態の半導体モジュール１の製造方法では、このような状態で、エポキシ樹脂などの熱硬化性樹脂である封止樹脂４０がケース１１内に充填される。
　図９は、第１の実施の形態の半導体モジュールのケース内への封止樹脂の充填の様子を示す図である。なお、図９の例では、封止樹脂４０の注入口（ゲート口とも呼ばれる）は、ケース１１の短辺側に設けられているが、長辺側に設けられていてもよい。
　上金型６０ａによる押圧により立ち上がり領域１１ｂ１の上端部１１ｅと、上金型６０ａの主面とが接触し、ケース１１の上面と上金型６０ａの主面との間の隙間が塞がれる。これにより、ケース１１内に充填された封止樹脂４０は、第１開口部１１ａ１において立ち上がり領域１１ｂ１と上金型６０ａの主面とにより、第１開口部１１ａ１を介して、ケース１１外に漏れ出すことが阻害される。そのため、封止樹脂４０がケース１１外にはみ出して成形不良が発生することが防止される。
　また、第１開口部１１ａ１の上金型６０ａによる押圧により、第２領域１１ｃ１に、第１開口部１１ａ１を環状に囲う窪み部が形成されるため、封止樹脂４０が上端部１１ｅを乗り超えてケース１１外に漏れ出しても、その窪み部に封止樹脂４０が流れ込む。このため、封止樹脂４０が、平面視で窪み部の外側に漏れ広がることが抑制される。
　図１０は、第１の実施の形態の半導体モジュールの断面図である。また、図１１は、第１の実施の形態の半導体モジュールのケースにおける、型締め後の第１開口部周辺の平面図と断面図である。図１１（Ａ）は、第１開口部周辺の平面図であり、図１１（Ｂ）は、図１１（Ａ）のＢ－Ｂ線における断面を示す断面図である。なお、図１１（Ｂ）では、封止樹脂４０の図示が省略されている。
　図１０に示すように、封止樹脂４０は、ケース１１の内壁の上面まで充填されており、第１開口部１１ａ１における封止面は、ケース１１の外壁の上面と面一である。
　また、成形後のケース１１は、上面の第２領域１１ｃ１に、第１開口部１１ａ１の他に、第１開口部１１ａ１を環状に囲う窪み部１１ｄ１が形成され、硬質の封止樹脂４０が硬化することで固定される。このような窪み部１１ｄ１は、上金型６０ａによる押圧により形成されたものである。図９に示したように、封止樹脂４０がケース１１内に充填される際に、このような窪み部１１ｄ１があることで、平面視で窪み部１１ｄ１の外側に封止樹脂４０が漏れ広がることが抑制されている。このような機能を有しているため、窪み部１１ｄ１には、封止樹脂４０が埋まっている場合もある。図示されていないが、第２領域１１ｃ２にも同様に、第１開口部１１ａ２の他に、第１開口部１１ａ１を環状に囲う窪み部が形成される。
　また、ケース１１は、第２領域１１ｃ１において、窪み部１１ｄ１から第１開口部１１ａ１の中心軸方向に向かって立ち上がる環状の立ち上がり領域１１ｂ１を有する。第２領域１１ｃ１は、窪み部１１ｄ１よりも平面視で第１開口部１１ａ１に近い位置に、第１領域１１ｃの上面と面一である上端部１１ｅを有する。第１の実施の形態の半導体モジュール１では、上端部１１ｅは、立ち上がり領域１１ｂ１の上端に相当する。
　このような上端部１１ｅを有することで、封止樹脂４０がケース１１内に充填される際に、上端部１１ｅと上金型６０ａの主面とが接触し、ケース１１の上面と上金型６０ａの主面との間の隙間が塞がれる。これにより、封止樹脂４０が、第１開口部１１ａ１を介して、ケース１１外に漏れ出すことが阻害される。そのため、半導体モジュール１において、封止樹脂４０がケース１１外にはみ出して成形不良が発生することが防止される。
　さらに、上記のような封止樹脂４０の漏れ出し対策は、追加部品を使用するものでもないし、部品製造公差を厳しくするものもない。このため、製品のコストの増加を抑えられる。
　（第２の実施の形態）
　図１２は、第２の実施の形態の半導体モジュールのケースにおける、型締め前の第１開口部周辺の平面図と断面図である。図１２（Ａ）は、第１開口部周辺の平面図であり、図１２（Ｂ）は、図１２（Ａ）のＢ－Ｂ線における断面を示す断面図である。なお、図１２（Ｂ）では、上金型６０ａも図示されている。図１２において、ケース１１以外の構成要素については、第１の実施の形態の半導体モジュール１と同じであるため図示が省略されている。
　第２の実施の形態の半導体モジュールにおいてケース１１は、第１の実施の形態の半導体モジュール１と同様、上面の第２領域１１ｃ１に形成された立ち上がり領域１１ｂ１を有している。さらに、第２の実施の形態では、ケース１１は、図１２に示すように、立ち上がり領域１１ｂ１の、第１開口部１１ａ１の中心軸側に含まれ、第１開口部１１ａ１を囲い、ケース１１の上面と平行を成す環状の第１部分１１ｅ１を有する。なお、第１部分１１ｅ１は、ケース１１の上面に対して、断面視で上に凸の曲面を成すアーチ状に形成されていてもよい。
　図１３は、第２の実施の形態の半導体モジュールのケースにおける、型締め後の第１開口部周辺の平面図と断面図である。図１３（Ａ）は、第１開口部周辺の平面図であり、図１３（Ｂ）は、図１３（Ａ）のＢ－Ｂ線における断面を示す断面図である。なお、図１３（Ｂ）では、上金型６０ａも図示されている。
　封止樹脂を充填する工程において、上金型６０ａは、第１部分１１ｅ１を押圧することで、第１部分１１ｅ１とともに立ち上がり領域１１ｂ１をケース１１の上面から下方（－Ｚ方向）に押し込む。これにより、ケース１１は、第１の実施の形態の半導体モジュール１と同様に、第２領域１１ｃ１に、第１開口部１１ａ１を環状に囲う窪み部１１ｄ１が形成される。また、第１部分１１ｅ１は、第１開口部１１ａ１の中心軸の下方に向かって傾斜する。その後、ケース１１内への封止樹脂４０の充填が行われる。
　第２の実施の形態の半導体モジュールでは、上記のような第１部分１１ｅ１を有することで、第１の実施の形態の半導体モジュール１よりも、第２領域１１ｃ１において押圧時に上金型６０ａとの接触面積が増える。このため、封止樹脂４０が、第１開口部１１ａ１を介して、ケース１１外に漏れ出すことをさらに抑制することができる。
　（第３の実施の形態）
　図１４は、第３の実施の形態の半導体モジュールのケースにおける、型締め前の第１開口部周辺の平面図と断面図である。図１４（Ａ）は、第１開口部周辺の平面図であり、図１４（Ｂ）は、図１４（Ａ）のＢ－Ｂ線における断面を示す断面図である。なお、図１４（Ｂ）では、上金型６０ａも図示されている。図１４において、ケース１１以外の構成要素については、第１の実施の形態の半導体モジュール１と同じであるため図示が省略されている。
　第３の実施の形態の半導体モジュールにおいてケース１１は、第１の実施の形態の半導体モジュール１と同様、上面の第２領域１１ｃ１に形成された立ち上がり領域１１ｂ１を有している。また、第３の実施の形態では、第２の実施の形態と同様に、立ち上がり領域１１ｂ１の、第１開口部１１ａ１の中心軸側に含まれ、第１開口部１１ａ１を囲い、ケース１１の上面と平行を成す環状の第１部分１１ｅ１を有する。なお、第１部分１１ｅ１は、ケース１１の上面に対して、断面視で上に凸の曲面を成すアーチ状に形成されていてもよい。
　さらに、第３の実施の形態では、第２領域１１ｃ１は、第１領域１１ｃに接続する接続領域１１ｃ１ａを含む。接続領域１１ｃ１ａは、上面が、第１領域１１ｃの上面と同じ高さから、第１開口部１１ａ１の中心軸側に向かって、第１領域１１ｃの上面よりも低い高さまで下降している。また、接続領域１１ｃ１ａの厚みは、第１開口部１１ａ１の中心軸側に向かって減少している。
　図１５は、第３の実施の形態の半導体モジュールのケースにおける、型締め後の第１開口部周辺の平面図と断面図である。図１５（Ａ）は、第１開口部周辺の平面図であり、図１５（Ｂ）は、図１５（Ａ）のＢ－Ｂ線における断面を示す断面図である。なお、図１５（Ｂ）では、上金型６０ａも図示されている。
　封止樹脂を充填する工程において、上金型６０ａは、第１部分１１ｅ１を押圧することで、第１部分１１ｅ１とともに立ち上がり領域１１ｂ１をケース１１の上面から下方（－Ｚ方向）に押し込む。これにより、ケース１１は、第１の実施の形態の半導体モジュール１と同様に、第２領域１１ｃ１に、第１開口部１１ａ１を環状に囲う窪み部１１ｄ１が形成される。その後、ケース１１内への封止樹脂４０の充填が行われる。
　第３の実施の形態の半導体モジュールでは、第２領域１１ｃ１は、接続領域１１ｃ１ａを含む。接続領域１１ｃ１ａは、上面が、第１領域１１ｃの上面と同じ高さから、第１開口部１１ａ１の中心軸側に向かって、第１領域１１ｃの上面よりも低い高さまで下降している。また、接続領域１１ｃ１ａの厚みは、第１開口部１１ａ１の中心軸側に向かって減少している。このような接続領域１１ｃ１ａを含むことで、形成される窪み部１１ｄ１は、第１の実施の形態及び第２の実施の形態において形成されるものよりも、平均の深さが深い。
　なお、上記のような接続領域１１ｃ１ａがなく、第１領域１１ｃの上面より低い位置で、厚みが一定の第２領域１１ｃ１が、第１領域１１ｃに接続されていてもよい。
　このため、封止樹脂４０がケース１１内に充填される際に、このような窪み部１１ｄ１があることで、第１の実施の形態及び第２の実施の形態よりも、平面視で窪み部１１ｄ１の外側に封止樹脂４０が漏れ広がることが抑制される。
　（第４の実施の形態）
　図１６は、第４の実施の形態の半導体モジュールのケースにおける、型締め前の第１開口部周辺の平面図と断面図である。図１６（Ａ）は、第１開口部周辺の平面図であり、図１６（Ｂ）は、図１６（Ａ）のＢ－Ｂ線における断面を示す断面図である。なお、図１６（Ｂ）では、上金型６０ａも図示されている。図１６において、ケース１１以外の構成要素については、第１の実施の形態の半導体モジュール１と同じであるため図示が省略されている。
　第４の実施の形態の半導体モジュールにおいてケース１１は、第１の実施の形態の半導体モジュール１と同様、上面の第２領域１１ｃ１に形成された立ち上がり領域１１ｂ１を有している。また、第４の実施の形態では、第２の実施の形態と同様に、立ち上がり領域１１ｂ１の、第１開口部１１ａ１の中心軸側に含まれ、第１開口部１１ａ１を囲い、ケース１１の上面と平行を成す環状の第１部分１１ｅ１を有する。なお、第１部分１１ｅ１は、ケース１１の上面に対して、断面視で上に凸の曲面を成すアーチ状に形成されていてもよい。
　さらに、第４の実施の形態では、第２領域１１ｃ１に、立ち上がり領域１１ｂ１よりも第１開口部１１ａ１から離れた位置に、第１開口部１１ａ１を囲んで設けられた環状の窪み部１１ｄ１と、窪み部１１ｄ１よりも第１開口部１１ａ１から離れた位置に設けられた溝１１ｆ１を有する。この溝１１ｆ１は、第２領域１１ｃ１において第１開口部１１ａ１及び窪み部１１ｄ１を連続して環状に取り囲んでいる。
　図１７は、第４の実施の形態の半導体モジュールのケースにおける、型締め後の第１開口部周辺の平面図と断面図である。図１７（Ａ）は、第１開口部周辺の平面図であり、図１７（Ｂ）は、図１７（Ａ）のＢ－Ｂ線における断面を示す断面図である。なお、図１７（Ｂ）では、上金型６０ａも図示されている。
　封止樹脂を充填する工程において、上金型６０ａは、第１部分１１ｅ１を押圧することで、第１部分１１ｅ１とともに立ち上がり領域１１ｂ１をケース１１の上面から下方（－Ｚ方向）に押し込む。これにより、窪み部１１ｄ１の平均の深さが、型締め前よりも深くなる。その後、ケース１１内への封止樹脂４０の充填が行われる。
　第４の実施の形態の半導体モジュールでは、型締め後に形成される窪み部１１ｄ１は、第１の実施の形態及び第２の実施の形態において形成されるものよりも、平均の深さが深い。このため、封止樹脂４０がケース１１内に充填される際に、このような窪み部１１ｄ１があることで、第１の実施の形態及び第２の実施の形態よりも、平面視で窪み部１１ｄ１の外側に封止樹脂４０が漏れ広がることが抑制される。
　さらに、第４の実施の形態の半導体モジュールでは、ケース１１は、上面に、窪み部１１ｄ１よりも第１開口部１１ａ１から離れた位置に、溝１１ｆ１を有する。このような溝１１ｆ１が設けられることによって、上金型６０ａの押圧により、第２領域１１ｃ１が変形しやすくなり、より平均深さが深い窪み部１１ｄ１が形成されやすくなる。
　また、窪み部１１ｄ１より外側に封止樹脂４０が漏れ出たときにも、溝１１ｆ１にその封止樹脂４０が入り込むことで、ケース１１上面において、封止樹脂４０が漏れ広がることが抑制される。
　なお、上記第３、第４の実施の形態のケース１１では、第２の実施の形態のケース１１と同様に、第１部分１１ｅ１を有するが、第１部分１１ｅ１はなくてもよい。
　また、上記第１～第４の実施の形態を組み合わせることもできる。たとえば、図６に示したように、ケース１１の上面に２つの第１開口部１１ａ１，１１ａ２があるとき、第２領域１１ｃ１，１１ｃ２に対して、それぞれ異なる実施の形態を適用してもよい。たとえば、第２領域１１ｃ１に対しては、第３の実施の形態のように接続領域１１ｃ１ａを設け、第２領域１１ｃ２に対しては、第４の実施の形態のように窪み部１１ｄ１と溝１１ｆ１を設けるようにしてもよい。
　なお、上記の説明では、接続部材の一部としてプリント基板３０を用いた例を説明したが、プリント基板３０を用いず、ワイヤボンディングやリードフレームなど、他の接続部材、配線部材を用いてもよい。
　（半導体モジュールの製造方法）
　図１８は、半導体モジュールの製造プロセスを示す図である。
　［工程Ｐ１］ケース１１及び第２開口部を有する部品を用意する工程が行われる。ケース１１は、上面に、第１領域１１ｃと、第１領域１１ｃよりも厚みが薄い第２領域１１ｃ１，１１ｃ２を有している（たとえば、図６参照）。また、ケース１１は、第２領域１１ｃ１，１１ｃ２に、第１開口部１１ａ１，１１ａ２が設けられている。さらに、第２領域１１ｃ１には、第１開口部１１ａ１を囲い、図７に示すように、第１開口部１１ａ１の中心軸側が第１領域１１ｃの上面に対して上方に立ち上がる立ち上がり領域１１ｂ１が形成されている。第２領域１１ｃ２にも同様に、第１開口部１１ａ２を囲い、第１開口部１１ａ２の中心軸側が第１領域１１ｃの上面に対して上方に立ち上がる立ち上がり領域１１ｂ２が形成されている。
　さらにケース１１は、第２の実施の形態において説明したように、立ち上がり領域１１ｂ１の、第１開口部１１ａ１の中心軸側に含まれ、第１開口部１１ａ１を囲い、ケース１１の上面と平行を成す環状の第１部分１１ｅ１を有していてもよい（図１２参照）。なお、第１部分１１ｅ１は、ケース１１の上面に対して、断面視で上に凸の曲面を成すアーチ状に形成されていてもよい。
　また、第３の実施の形態において説明したように、第２領域１１ｃ１は、第１開口部１１ａ１の中心軸方向に向かって表裏両面から厚みが減少していく接続領域１１ｃ１ａを介して第１領域１１ｃに接続されていてもよい（図１４参照）。
　さらに、第４の実施の形態において説明したように、ケース１１は、第２領域１１ｃ１に、立ち上がり領域１１ｂ１よりも第１開口部１１ａ１から離れた位置に、第１開口部１１ａ１を囲んで設けられた環状の窪み部１１ｄ１を有していてもよい。また、ケース１１は、第２領域１１ｃ１において、窪み部１１ｄ１よりも第１開口部１１ａ１から離れた位置に設けられた溝１１ｆ１を有していてもよい（図１６参照）。
　さらに、ケース１１は、一端がケースの内面からケースの内側に突出し、他端がケース１１の外側に露出する端子１２ａ～１２ｃを有する。なお、端子１２ａ～１２ｃは、ケース１１に一体成形されている。
　工程Ｐ１において用意される第２開口部を有する部品として、絶縁回路基板２０、プリント基板３０がある。絶縁回路基板２０は、図３（Ｂ）や図７などに示したように、導電パターン層２０ａ１～２０ａ３と、金属層２０ｂと、導電パターン層２０ａ１～２０ａ３と金属層２０ｂとの間に挟まれた絶縁層２０ｃとを含む。また、導電パターン層２０ａ１，２０ａ２は、平面視で第１開口部１１ａ１，１１ａ２と同一の位置に、上記部品の第２開口部として、第３開口部２０ｄ１，２０ｄ２を有する。
　プリント基板３０は、図３（Ａ）や図７などに示したように、導電パターン層３０ａ１～３０ａ３、導電パターン層３０ｂ、導電パターン層３０ａ１～３０ａ３と導電パターン層３０ｂとの間に設けられた絶縁層３０ｃとを有する。また、プリント基板３０は、平面視で第１開口部１１ａ１，１１ａ２と同一の位置に、上記部品の第２開口部として、第２開口部３０ｄ１，３０ｄ２を有する。
　［工程Ｐ２］絶縁回路基板２０に半導体素子１３ａ～１３ｈを搭載する工程が行われる。工程Ｐ２では、絶縁回路基板２０を接合用治具にセットした状態で、導電パターン層３０ａ１～３０ａ３に、半導体素子１３ａ～１３ｈやピン状の接続部材１４ａ，１４ｂが、接合部材を介して搭載される。さらに、半導体素子１３ａ～１３ｈやピン状の接続部材１４ａ，１４ｂには、プリント基板３０と接合させるための接合部材が配置される。なお、工程Ｐ２では、接合自体は行わなくてもよい。
　［工程Ｐ３］絶縁回路基板２０の第３開口部２０ｄ１，２０ｄ２に、それぞれ位置決め部材が差し込まれる。
　［工程Ｐ４］位置決め部材が第２開口部３０ｄ１，３０ｄ２に差し込まれるように、プリント基板３０が絶縁回路基板２０上に搭載される。
　［工程Ｐ５］位置決め部材が第１開口部１１ａ１，１１ａ２に差し込まれるように、ケース１１がセットされる。
　これにより、以下のように、ケース１１とケース１１内に設けられる部品（絶縁回路基板２０やプリント基板３０）とが位置決めされる。
　図１９は、位置決め部材を用いた位置決めの様子を示す断面図である。図１９では、第１の実施の形態の半導体モジュール１における位置決めの例が示されている。
　第１開口部１１ａ１、第２開口部３０ｄ１、第３開口部２０ｄ１に対して共通のピン状の位置決め部材５０が、第１開口部１１ａ１、第２開口部３０ｄ１を貫通し、絶縁回路基板２０の第３開口部２０ｄ１の底部に突き当たった状態で固定されている。このような状態で接合が行われる。
　［工程Ｐ６］接合工程が行われる。接合工程では、ケース１１の端子１２ａ～１２ｃが、絶縁回路基板２０上に接合される。また、絶縁回路基板２０の導電パターン層３０ａ１～３０ａ３に、半導体素子１３ａ～１３ｈやピン状の接続部材１４ａ，１４ｂが接合される。さらに、半導体素子１３ａ～１３ｈや接続部材１４ａ，１４ｂが、プリント基板３０に接合される。接合工程は、接合部材としてはんだが用いられる場合、所定のリフロー条件で行われる。接合工程は、接合部材として焼結材（銅や銀）が用いられる場合、所定の焼結条件で行われる。
　［工程Ｐ７］位置決め部材の取り外しが行われる。
　［工程Ｐ８］トランスファー成形による封止工程が行われる。トランスファー成形による封止工程は、前述の図８、図９に示したように行われる。
　たとえば、第１の実施の形態の半導体モジュール１の製造時には、図９に示したように上金型６０ａによる押圧により立ち上がり領域１１ｂ１の上端部１１ｅと、上金型６０ａの主面とが接触し、ケース１１の上面と上金型６０ａの主面との間の隙間が塞がれる。これにより、封止樹脂４０が、第１開口部１１ａ１を介して、ケース１１外に漏れ出すことが阻害される。そのため、封止樹脂４０がケース１１外にはみ出して成形不良が発生することが防止される。また、第１開口部１１ａ１の上金型６０ａによる押圧により、第２領域１１ｃ１に、第１開口部１１ａ１を環状に囲う窪み部が形成されるため、封止樹脂４０が上端部１１ｅを超えてケース１１外に漏れ出しても、その窪み部に封止樹脂４０が流れ込む。このため、封止樹脂４０が、平面視で窪み部の外側に漏れ広がることが抑制される。
　ケース１１内に充填された封止樹脂４０が硬化した後、金型（図９の上金型６０ａと下金型６０ｂ）を取り外すことで、図１０に示した半導体モジュール１が得られる。第２～第４の実施の形態の半導体モジュールについても、上記と同様の工程により製造できる。
　なお、上記では、接合において、はんだなどの接合部材を用いる例を示したが、超音波接合により接合を行うこともできる。
　（変形例）
　図２０は、半導体モジュールの変形例を示す図である。図２０において、図６に示した要素と同じ要素については同一符号が付されている。
　変形例の半導体モジュール１ｂにおけるケース１１は、上面から、－Ｚ方向に伸びる支持部材７１～７６を有している。このような支持部材７１～７６は、たとえば、ケース１１の成形時にケース１１の上面に一体的に形成されてよい。前述のように、このようなケース１１を、位置決め部材を用いて絶縁回路基板２０に対して取り付けると、図示されていないが、支持部材７１～７６の－Ｚ方向側の先端部は、絶縁回路基板２０のおもて面に突き当たる。このような支持部材７１～７６を設けることで、ケース１１の上面の反りの発生を抑制できる。このため、前述の通り、封止工程の際に、上金型６０ａでケース１１の上面を押圧した際に、ケース１１の上面が支持部材７１～７６により内側から確実に支持されて、ケース１１の上面と上金型６０ａとの間に隙間をより確実に無くすことができる。
　以上、実施の形態に基づき、本発明の半導体モジュール及びその製造方法の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
　上記については単に本発明の原理を示すものである。更に、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応する全ての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
　１，１ａ，１ｂ　半導体モジュール
　１１　ケース
　１１ａ１，１１ａ２　第１開口部
　１１ｂ１，１１ｂ２　立ち上がり領域
　１１ｃ　第１領域
　１１ｃ１，１１ｃ２　第２領域
　１１ｃ１ａ　接続領域
　１１ｄ１　窪み部
　１１ｅ　上端部
　１１ｅ１　第１部分
　１１ｆ１　溝
　１２ａ～１２ｃ　端子
　１３ａ～１３ｈ　半導体素子
　１４ａ，１４ｂ　接続部材
　１５ａ，１５ｂ，１５ｃ　接合部材
　２０　絶縁回路基板
　２０ａ１～２０ａ３，３０ａ１～３０ａ３，３０ｂ　導電パターン層
　２０ｂ　金属層
　２０ｃ，３０ｃ　絶縁層
　２０ｄ１，２０ｄ１　第３開口部
　３０　プリント基板
　３０ｄ１，３０ｄ２　第２開口部
　４０　封止樹脂
　５０　位置決め部材
　６０ａ　上金型
　６０ｂ　下金型
　７１～７６　支持部材

Claims (24)

  1. 　上面に、第１領域と、前記第１領域よりも厚みが薄く、第１開口部と前記第１開口部を環状に囲う窪み部とが形成された第２領域と、を含むケースと、
    　前記ケース内に充填された封止樹脂と、
    　を有する半導体モジュール。
  2. 　前記ケースは、前記窪み部よりも平面視で前記第１開口部に近い位置に、前記第１領域の上面と面一である上端部を有する、請求項１に記載の半導体モジュール。
  3. 　前記ケースは、前記第２領域において、前記窪み部から前記第１開口部の中心軸方向に向かって立ち上がる環状の立ち上がり領域を有する、請求項１に記載の半導体モジュール。
  4. 　前記ケースは、前記立ち上がり領域の前記中心軸側に含まれ、前記第１開口部を囲い、前記第１開口部の前記中心軸の下方に向かって傾斜する環状の第１部分を有する、請求項３に記載の半導体モジュール。
  5. 　前記第２領域は、前記第１領域に接続する接続領域を含み、
    　前記接続領域の上面は、前記第１領域の上面と同じ高さから、前記第１開口部の中心軸側に向かって、前記第１領域の上面よりも低い高さまで下降しており、
    　前記接続領域の厚みは、前記中心軸側に向かって減少している、
    　請求項１に記載の半導体モジュール。
  6. 　前記ケースは、上面の、前記窪み部よりも前記第１開口部から離れた位置に、溝を有する、請求項１に記載の半導体モジュール。
  7. 　前記封止樹脂は、前記ケースの内壁の上面まで充填されており、前記第１開口部における封止面は、前記ケースの外壁の上面と面一である、請求項１に記載の半導体モジュール。
  8. 　上面の少なくとも一部が前記ケースによって覆われている、半導体素子と前記半導体素子が配置される導電パターン層とを有し、
    　前記半導体素子は、前記第１開口部の直下以外の領域に設けられている、
    　請求項１に記載の半導体モジュール。
  9. 　半導体素子と、複数の導電パターン層と、前記複数の導電パターン層の何れかと前記半導体素子とを電気的に接続する、もしくは、前記複数の導電パターン層同士を電気的に接続する接続部材と、を有し、
    　前記接続部材は前記第１開口部の直下以外の領域に設けられている、もしくは前記接続部材は、平面視で前記第１開口部と同一の位置に第２開口部を有する、
    　請求項１に記載の半導体モジュール。
  10. 　前記ケースは、一端が前記ケースの内面から前記ケースの内側に突出し、他端が前記ケースの外側に露出する端子を有する、請求項１に記載の半導体モジュール。
  11. 　前記接続部材の一部は、プリント基板である、請求項９に記載の半導体モジュール。
  12. 　半導体素子と、
    　前記半導体素子が接合され、前記ケース内に配置され、前記ケース内で前記封止樹脂により前記半導体素子とともに封止される絶縁回路基板と、を有し、
    　前記絶縁回路基板は、絶縁層と、前記半導体素子が接合された導電パターン層とを含む、
    　請求項１に記載の半導体モジュール。
  13. 　前記絶縁回路基板の前記導電パターン層は、平面視で前記第１開口部と同一の位置に、第３開口部を有する、請求項１２に記載の半導体モジュール。
  14. 　前記第３開口部は、前記導電パターン層を貫通していない、請求項１３に記載の半導体モジュール。
  15. 　前記封止樹脂は、硬質の樹脂を用いて構成されている、請求項１に記載の半導体モジュール。
  16. 　上面に、第１領域と、前記第１領域よりも厚みが薄く、第１開口部と、前記第１開口部を囲い前記第１開口部の中心軸側が前記第１領域の上面に対して上方に立ち上がる立ち上がり領域とが形成された第２領域と、を含むケースと、第２開口部を有する部品とを用意する工程と、
    　前記第１開口部と前記第２開口部とが位置決めされて前記部品を収納する前記ケースの上面を、金型の前記ケースの上面に対向する主面により押圧し、前記立ち上がり領域を下方に押し込んだ状態で、前記ケース内に封止樹脂を充填する工程と、
    　を有する半導体モジュールの製造方法。
  17. 　前記金型による押圧により前記立ち上がり領域の上端部と、前記金型の主面とを接触させた状態で、前記封止樹脂の充填が行われる、請求項１６に記載の半導体モジュールの製造方法。
  18. 　前記用意する工程において、前記ケースは、前記立ち上がり領域の前記中心軸側に含まれ、前記第１開口部を囲い、前記ケースの上面と平行を成す環状の第１部分を有し、
    　前記封止樹脂を充填する工程において、前記金型は、前記第１部分を押圧することで、前記第１部分とともに前記立ち上がり領域を前記ケースの上面から下方に押し込む、
    　請求項１６に記載の半導体モジュールの製造方法。
  19. 　前記第２領域は、前記第１領域に接続する接続領域を含み、
    　前記接続領域の上面は、前記第１領域の上面と同じ高さから、前記中心軸側に向かって、前記第１領域の上面よりも低い高さまで下降しており、
    　前記接続領域の厚みは、前記中心軸側に向かって減少している、
    　請求項１６に記載の半導体モジュールの製造方法。
  20. 　前記ケースは、前記第２領域に、前記立ち上がり領域よりも前記第１開口部から離れた位置に、前記第１開口部を囲んで設けられた環状の窪み部と、前記窪み部よりも前記第１開口部から離れた位置に設けられた溝と、を有する、請求項１６に記載の半導体モジュールの製造方法。
  21. 　前記第１開口部と前記第２開口部とに、共通の位置決め部材を差し込むことで、前記位置決めを行う、請求項１６に記載の半導体モジュールの製造方法。
  22. 　前記封止樹脂は、硬質の樹脂を用いて構成されている、請求項１６に記載の半導体モジュールの製造方法。
  23. 　上面に、第１開口部を含むケースと、
    　前記ケース内に配置され、平面視で、前記第１開口部と同一の位置に形成された第２開口部を含むプリント基板と、
    　前記ケース内において、前記プリント基板の下方に配置され、絶縁層と、半導体素子が接合された導電パターン層とを含み、前記導電パターン層において、平面視で、前記第１開口部及び前記第２開口部と同一の位置に形成された第３開口部を含む絶縁回路基板と、
    　を有する半導体モジュール。
  24. 　上面に第１開口部を含むケースと、第２開口部を含むプリント基板と、絶縁層と半導体素子が接合された導電パターン層と前記導電パターン層に形成された第３開口部を含む絶縁回路基板と、を用意する工程と、
    　前記第１開口部と、前記第２開口部と、前記第３開口部に、共通の位置決め部材を差し込むことで、前記ケースと、前記ケース内に収納される前記プリント基板及び、前記プリント基板の下方に配置される前記絶縁回路基板の位置決めを行った状態で、接合を行う工程と、
    　前記位置決め部材を取り外した後に、前記ケース内に封止樹脂を充填し、前記プリント基板と、前記絶縁回路基板とを封止する工程と、
    　を有する半導体モジュールの製造方法。
PCT/JP2025/003435 2024-03-15 2025-02-03 半導体モジュール及びその製造方法 Pending WO2025192099A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE112025000112.5T DE112025000112T5 (de) 2024-03-15 2025-02-03 Halbleitermodul und dessen herstellungsverfahren

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-041065 2024-03-15
JP2024041065 2024-03-15

Publications (1)

Publication Number Publication Date
WO2025192099A1 true WO2025192099A1 (ja) 2025-09-18

Family

ID=97063283

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/003435 Pending WO2025192099A1 (ja) 2024-03-15 2025-02-03 半導体モジュール及びその製造方法

Country Status (2)

Country Link
DE (1) DE112025000112T5 (ja)
WO (1) WO2025192099A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121473A (ja) * 1991-10-25 1993-05-18 Nec Corp 樹脂封止型半導体装置
JP2010021338A (ja) * 2008-07-10 2010-01-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2015207632A (ja) * 2014-04-18 2015-11-19 富士電機株式会社 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188335A (ja) 1992-12-22 1994-07-08 Fuji Electric Co Ltd 樹脂封止形半導体装置
JPH06304959A (ja) 1993-04-21 1994-11-01 Fujitsu Miyagi Electron:Kk トランスファ成形装置
JP2003273260A (ja) 2002-03-19 2003-09-26 Sony Corp 電子回路モジュール
JP4380442B2 (ja) 2004-03-08 2009-12-09 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP5358544B2 (ja) 2010-09-22 2013-12-04 日立オートモティブシステムズ株式会社 電子制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121473A (ja) * 1991-10-25 1993-05-18 Nec Corp 樹脂封止型半導体装置
JP2010021338A (ja) * 2008-07-10 2010-01-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2015207632A (ja) * 2014-04-18 2015-11-19 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE112025000112T5 (de) 2026-04-23

Similar Documents

Publication Publication Date Title
JP7352763B1 (ja) 半導体モジュール
JP6288254B2 (ja) 半導体モジュールおよびその製造方法
JP7352753B2 (ja) 半導体モジュール
CN111081643A (zh) 半导体装置及半导体装置的制造方法
JP7723678B2 (ja) 半導体モジュール
JP7354475B1 (ja) 半導体モジュール
US20260060115A1 (en) Semiconductor device
CN116018677A (zh) 半导体模块
JP6741135B1 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP7528634B2 (ja) 半導体装置及び半導体装置の製造方法
US20230253275A1 (en) Semiconductor device and semiconductor device manufacturing method
US12057367B2 (en) Semiconductor device and method for manufacturing the same
WO2025192099A1 (ja) 半導体モジュール及びその製造方法
CN108538728A (zh) 制造半导体器件的方法
US20240222236A1 (en) Electronic device and manufacturing method thereof
US20250300046A1 (en) Semiconductor device and manufacturing method therefor
US20250096080A1 (en) Semiconductor device
US20260082946A1 (en) Semiconductor device and method for manufacturing the same
US20230066154A1 (en) Semiconductor device and method of manufacturing the same
US20240304525A1 (en) Semiconductor module and manufacturing method therefor
WO2025197437A1 (ja) 半導体装置
CN112992835B (zh) 半导体装置及其制备方法
WO2025197440A1 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25770138

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112025000112

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 2026506746

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2026506746

Country of ref document: JP