WO2025150446A1 - 光検出装置および電子機器 - Google Patents

光検出装置および電子機器

Info

Publication number
WO2025150446A1
WO2025150446A1 PCT/JP2024/046158 JP2024046158W WO2025150446A1 WO 2025150446 A1 WO2025150446 A1 WO 2025150446A1 JP 2024046158 W JP2024046158 W JP 2024046158W WO 2025150446 A1 WO2025150446 A1 WO 2025150446A1
Authority
WO
WIPO (PCT)
Prior art keywords
source
semiconductor substrate
drain region
transistor
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/046158
Other languages
English (en)
French (fr)
Inventor
祐介 中村
知治 荻田
達也 大川
直広 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2025150446A1 publication Critical patent/WO2025150446A1/ja
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Definitions

  • This disclosure relates to photodetection devices and electronic devices, and in particular to photodetection devices and electronic devices that enable miniaturization of pixels.
  • Patent Document 1 proposes a transistor in which two high-concentration n-type regions connected to a source electrode or drain electrode are stacked vertically, sandwiching a low-concentration n-type region in which a channel is formed.
  • the photodetection device includes: a gate electrode having a trench electrode portion dug into at least a part of the semiconductor substrate in a depth direction; a first source-drain region, one of which serves as a source and the other of which serves as a drain, and a second source-drain region, the first source/drain region is formed near an interface of a first surface of the semiconductor substrate; The second source/drain region is formed below the gate electrode and in the vicinity of the interface with a second surface of the semiconductor substrate opposite to the first surface.
  • An electronic device includes: a gate electrode having a trench electrode portion dug into at least a part of the semiconductor substrate in a depth direction; a first source-drain region, one of which serves as a source and the other of which serves as a drain, and a second source-drain region, the first source/drain region is formed near an interface of a first surface of the semiconductor substrate;
  • the second source/drain region includes a photodetector formed below the gate electrode near the interface with a second surface of the semiconductor substrate opposite the first surface.
  • a vertical transistor having a gate electrode having a trench electrode portion dug into at least a portion of the depth direction of a semiconductor substrate, and a first source-drain region and a second source-drain region, one of which serves as a source and the other as a drain, the first source-drain region being formed near the interface of a first surface of the semiconductor substrate, and the second source-drain region being formed below the gate electrode and near the interface of a second surface of the semiconductor substrate opposite the first surface.
  • the light detection device and electronics may be standalone devices or may be modules that are incorporated into other devices.
  • FIG. 1 is a diagram showing a schematic configuration of a photodetection device to which the technology of the present disclosure is applied.
  • FIG. 2 is a diagram showing an example of a circuit configuration of a sensor pixel and a readout circuit.
  • FIG. 13 is a diagram showing an example in which a read circuit is shared.
  • FIG. 2 is a diagram illustrating a configuration example of a pixel transistor.
  • FIG. 13 is a diagram showing a first modified example of a pixel transistor.
  • FIG. 13 is a diagram showing a second modified example of a pixel transistor.
  • FIG. 13 is a diagram showing a third modified example of a pixel transistor.
  • FIG. 13 is a diagram showing a fourth modified example of a pixel transistor.
  • FIG. 1 is a diagram showing a schematic configuration of a photodetection device to which the technology of the present disclosure is applied.
  • FIG. 2 is a diagram showing an example of a circuit configuration of a sensor pixel and a read
  • FIG. 2 is a cross-sectional view showing a first configuration example of a read circuit.
  • FIG. 2 is a plan view showing a first configuration example of a readout circuit.
  • FIG. 11 is a cross-sectional view showing a second configuration example of the read circuit.
  • FIG. 13 is a plan view showing a second configuration example of the readout circuit.
  • FIG. 11 is a cross-sectional view showing a third configuration example of the readout circuit.
  • FIG. 13 is a plan view showing a third configuration example of the readout circuit.
  • FIG. 13 is a diagram illustrating a circuit configuration example of a third configuration example of the read circuit.
  • FIG. 11 is a cross-sectional view showing a fourth configuration example of the read circuit.
  • FIG. 11 is a cross-sectional view showing a fourth configuration example of the read circuit.
  • FIG. 13 is a plan view showing a fourth configuration example of the readout circuit.
  • FIG. 13 is a cross-sectional view showing a fifth configuration example of the read circuit.
  • FIG. 13 is a plan view showing a fifth configuration example of the readout circuit.
  • FIG. 13 is a cross-sectional view showing a sixth configuration example of the readout circuit.
  • FIG. 13 is a plan view showing a sixth configuration example of the readout circuit.
  • 4A to 4C are diagrams illustrating a first manufacturing method of a pixel transistor.
  • 4A to 4C are diagrams illustrating a first manufacturing method of a pixel transistor.
  • 4A to 4C are diagrams illustrating a first manufacturing method of a pixel transistor.
  • 11A to 11C are diagrams illustrating a second manufacturing method of a pixel transistor.
  • FIG. 11A to 11C are diagrams illustrating a second manufacturing method of a pixel transistor.
  • 1 is a block diagram showing an example configuration of an electronic device to which the technology of the present disclosure is applied.
  • FIG. 1 is a diagram illustrating an example of use of an image sensor.
  • 1 is a diagram illustrating an example of a schematic configuration of an endoscopic surgery system.
  • 2 is a block diagram showing an example of a functional configuration of a camera head and a CCU.
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system; 4 is an explanatory diagram showing an example of the installation positions of an outside-vehicle information detection unit and an imaging unit;
  • the technology disclosed herein can be applied to photodetection devices in general that have a pixel array section in which pixels are arranged two-dimensionally in a matrix, and that perform photoelectric conversion of incident light to output a pixel signal according to the amount of light.
  • the light to be detected may be light in the visible light region including wavelengths such as R (Red), G (Green), and B (Blue), or may be light in the non-visible light region such as infrared light. Alternatively, it may be light in both the visible and non-visible light regions.
  • FIG. 1 is a diagram showing a schematic configuration of a photodetection device to which the technology of the present disclosure is applied.
  • the photodetector 1 in FIG. 1 has a three-layer structure in which three substrates, a first substrate 11, a second substrate 12, and a third substrate 13, are bonded together.
  • the first substrate 11, the second substrate 12, and the third substrate 13 are laminated in this order.
  • the first substrate 11 has a semiconductor substrate 41 made of, for example, silicon (Si), and a pixel region 52 is formed in the semiconductor substrate 41, in which a plurality of sensor pixels 51 are arranged two-dimensionally in a matrix.
  • the sensor pixel 51 includes, for example, a photodiode PD and a transfer transistor TG.
  • the second substrate 12 has a semiconductor substrate 42 made of, for example, silicon (Si), and a readout circuit 61 is formed on the semiconductor substrate 42, which outputs a pixel signal based on the charge generated in the sensor pixel 51.
  • the readout circuit 61 may be provided corresponding to one sensor pixel 51 formed on the first substrate 11, or may be provided corresponding to multiple sensor pixels 51.
  • the second substrate 12 also has multiple pixel drive wirings 62 extending in the row direction and multiple vertical signal lines 63 extending in the column direction.
  • the third substrate 13 has a semiconductor substrate 43 made of, for example, silicon (Si), and a logic circuit 71 that processes pixel signals is formed on the semiconductor substrate 43.
  • the logic circuit 71 includes, for example, a vertical drive circuit 81, a column processing circuit 82, a horizontal drive circuit 83, a system control circuit 84, etc.
  • the vertical drive circuit 81 is configured, for example, by a shift register, selects a specific pixel drive wiring 62, supplies a pulse to the selected pixel drive wiring 62 for driving the readout circuit 61, and drives the readout circuit 61 row by row.
  • the vertical drive circuit 81 selects and scans signals based on the signal charges generated in the sensor pixels 51 of the pixel region 52 according to the amount of light received in the vertical direction row by row, and supplies the signals to the column processing circuit 82 via the vertical signal lines 63.
  • the column processing circuit 82 has a column signal processing circuit for each vertical signal line 63, and performs predetermined signal processing on the signals output from the readout circuit 61 on a row-by-row basis via the vertical signal line 63.
  • the column processing circuit 82 performs signal processing such as CDS (Correlated Double Sampling) and AD conversion to remove pixel-specific fixed pattern noise.
  • the horizontal drive circuit 83 is, for example, configured with a shift register, and by sequentially outputting horizontal scanning pulses, selects each of the column signal processing circuits in the column processing circuit 82 in turn, and causes each of the column signal processing circuits to output a pixel signal from the output terminal 85.
  • the system control circuit 84 receives an input clock and data that commands the operating mode, etc., and outputs data such as internal information of the photodetector 1. That is, the system control circuit 84 generates clock signals and control signals that serve as the basis for the operation of the vertical drive circuit 81, column processing circuit 82, horizontal drive circuit 83, etc., based on the vertical synchronization signal, horizontal synchronization signal, and master clock. The system control circuit 84 then outputs the generated clock signals and control signals to the vertical drive circuit 81, column processing circuit 82, horizontal drive circuit 83, etc.
  • the photodetector 1 configured as described above has a structure called a column AD system, in which column signal processing circuits that perform CDS processing and AD conversion processing are arranged in each column.
  • the photodetector 1 outputs to the outside a signal that corresponds to the amount of received light generated in the sensor pixels 51 of the pixel area 52.
  • the photodetector 1 can be used, for example, as a solid-state imaging device that detects the distribution of the amount of incident infrared light or visible light and captures an image, or as a light receiving device of a distance measuring system that receives light (reflected light) that is irradiated as active light and reflected by an object, and measures the distance to the subject by a direct ToF system or an indirect ToF system.
  • FIG. 2 shows an example of the circuit configuration of the sensor pixel 51 and the readout circuit 61.
  • the sensor pixel 51 has at least a photodiode PD, which is a photoelectric conversion unit, and a transfer transistor TG electrically connected to the photodiode PD.
  • the readout circuit 61 has a floating diffusion FD, a reset transistor RST, a switching transistor FDG, an amplification transistor AMP, and a selection transistor SEL.
  • the transfer transistor TG, reset transistor RST, switching transistor FDG, amplification transistor AMP, and selection transistor SEL are composed of, for example, n-type MOS transistors (MOS FETs).
  • MOS FETs n-type MOS transistors
  • the photodiode PD converts incident light into electricity and generates an electric charge (signal charge) according to the amount of incident light received.
  • the cathode is electrically connected to the source of the transfer transistor TG, and the anode is electrically connected to a reference potential line (e.g. ground).
  • the floating diffusion FD is a charge storage section that temporarily stores the charge transferred from the photodiode PD, and is also a charge-voltage conversion section that generates a voltage according to the amount of charge.
  • the floating diffusion FD is electrically connected to the gate of the amplification transistor AMP and the source of the reset transistor RST.
  • the reset transistor RST resets the potential of the floating diffusion FD to a predetermined potential.
  • the reset transistor RST is turned on by the pixel drive wiring supplied to its gate, it resets the potential of the floating diffusion FD to the potential of the power supply line VDD.
  • This pixel drive wiring is part of the pixel drive wiring 62 described in FIG. 1.
  • the switching transistor FDG is also controlled to the on state at the same time.
  • the switching transistor FDG is used to change the gain of the charge-voltage conversion in the floating diffusion FD.
  • the drain of the switching transistor FDG is connected to the source of the reset transistor RST and the floating diffusion FD, and the source of the switching transistor FDG is connected to the additional capacitance SubFD.
  • the FD capacitance C needs to be large so that V when converted to voltage by the amplifier transistor AMP does not become too large (in other words, to become small).
  • the switching transistor FDG when the switching transistor FDG is turned on, the additional capacitance SubFD for the switching transistor FDG increases, so the total FD capacitance C becomes large.
  • the switching transistor FDG when the switching transistor FDG is turned off, the total FD capacitance C becomes small. In this way, by switching the switching transistor FDG on and off, the FD capacitance C can be made variable, and the conversion efficiency can be switched.
  • the pixel drive wiring supplied to the gate of the switching transistor FDG is part of the pixel drive wiring 62 described in FIG. 1.
  • the amplification transistor AMP generates a pixel signal whose voltage corresponds to the level of charge accumulated in the floating diffusion FD.
  • the amplification transistor AMP is connected in series with the selection transistor SEL, and is connected to the vertical signal line 63 via the selection transistor SEL.
  • This amplification transistor AMP forms a source follower together with a load circuit section in the column signal processing circuit connected to the vertical signal line 63.
  • the selection transistor SEL is turned on, the amplification transistor AMP outputs the voltage of the floating diffusion FD to the column signal processing circuit via the vertical signal line 63.
  • the drain of the amplification transistor AMP is connected to the power supply line VDD, and the source of the amplification transistor AMP is connected to the drain of the selection transistor SEL.
  • the selection transistor SEL controls the output timing of the pixel signal.
  • the source of the selection transistor SEL is connected to the vertical signal line 63, and the gate of the selection transistor SEL is connected to the pixel drive wiring.
  • the selection transistor SEL When the selection transistor SEL is turned on by the pixel drive wiring supplied to its gate, it outputs the pixel signal from the amplification transistor AMP to the vertical signal line 63.
  • This pixel drive wiring is part of the pixel drive wiring 62 described in FIG. 1.
  • FIG. 3 shows an example in which four sensor pixels 51 share one readout circuit 61.
  • “shared” refers to the fact that the outputs of the four sensor pixels 51 are input to a common readout circuit 61.
  • sensor pixels 51A, 51B, 51C, and 51D are described as sensor pixels 51A, 51B, 51C, and 51D as shown in FIG. 3.
  • the sensor pixels 51A, 51B, 51C, and 51D are formed, for example, on the first substrate 11, and the readout circuit 61 is formed, for example, on the second substrate 12.
  • Sensor pixels 51A, 51B, 51C, and 51D have common components.
  • the reference numbers of the components of sensor pixel 51A end with "a”
  • the reference numbers of the components of sensor pixel 51B end with "b”
  • the reference numbers of the components of sensor pixel 51C end with "c”
  • the reference numbers of the components of sensor pixel 51D end with "d”.
  • one readout circuit 61 may be provided for multiple sensor pixels 51.
  • the number of sensor pixels 51 sharing one readout circuit 61 may be other than four.
  • two or eight sensor pixels 51 may share one readout circuit 61.
  • FIG. 4 is a diagram showing an example of the configuration of a pixel transistor Tr.
  • a in FIG. 4 shows a plan view of pixel transistors Tr1 and Tr2, which are two pixel transistors Tr with the same configuration.
  • B in FIG. 4 shows a cross-sectional view of the pixel transistor Tr1 portion of the plan view of A in FIG. 4 taken along line X-X', and C in FIG. 4 shows a plan view of B in FIG. 4 taken along line Y-Y'.
  • FIG. 4 explains pixel transistor Tr1, the same is true for pixel transistor Tr2.
  • pixel transistor Tr1 and pixel transistor Tr2 are arranged side by side in the substrate region of semiconductor substrate 42.
  • the substrate region of semiconductor substrate 42 is formed of a p-type semiconductor region 112, which is a semiconductor region of the first conductivity type (p-type).
  • STI Shallow Trench Isolation
  • pixel transistor Tr1 and Tr2 are electrically isolated from each other by STI 111.
  • the pixel transistor Tr1 has a gate electrode Tr1-G (Tr1-PG, Tr1-VG), a first source-drain region T1r-SD1, and a second source-drain region T1r-SD2.
  • Tr1-G Tr1-PG, Tr1-VG
  • first source-drain region T1r-SD1 and the second source-drain region T1r-SD2 serves as the source of the pixel transistor Tr1, and the other serves as the drain of the pixel transistor Tr1.
  • the first source drain region T1r-SD1 and the second source drain region T1r-SD2 are formed of an n-type semiconductor region, which is a semiconductor region of the second conductivity type (n-type).
  • the first source drain region T1r-SD1 which is one of the first source drain region T1r-SD1 and the second source drain region T1r-SD2, is formed near the interface of the first surface 42A of the semiconductor substrate 42, and the other, the second source drain region T1r-SD2, is formed near the interface of the second surface 42B opposite to the first surface 42A of the semiconductor substrate 42.
  • the first surface 42A of the semiconductor substrate 42 is the front surface of the semiconductor substrate 42
  • the second surface 42B is the back surface.
  • the first source drain region T1r-SD1 is connected to the contact wiring 121, and the second source drain region T1r-SD2 is connected to the junction electrode 132 via the contact wiring 131.
  • the bonding electrode 132 is an electrode that is electrically connected to the bonding electrode of the wiring layer of the third substrate 13, which is attached to the lower side in FIG. 4B, by metal bonding such as Cu-Cu bonding.
  • the area other than the contact wiring 131 and the bonding electrode 132 is covered with an insulating film 141.
  • the gate electrode Tr1-G has a planar electrode portion Tr1-PG formed above the first surface 42A of the semiconductor substrate 42 and a trench electrode portion Tr1-VG embedded in the semiconductor substrate 42.
  • a contact wiring 122 is connected to the planar electrode portion Tr1-PG of the gate electrode Tr1-G, and a predetermined gate voltage is supplied to the gate electrode Tr1-G via the contact wiring 122.
  • a gate insulating film 113 is formed between the gate electrode Tr1-G and the semiconductor substrate 42, and a low-concentration n-type semiconductor region 114 in which a channel is formed is formed around the trench electrode portion Tr1-VG below the planar electrode portion Tr1-PG.
  • the low-concentration n-type semiconductor region 114 is a semiconductor region with a lower impurity concentration than the n-type semiconductor regions forming the first source drain region T1r-SD1 and the second source drain region T1r-SD2.
  • the gate electrode Tr1-G is formed of, for example, polysilicon or a metal material such as titanium (Ti) or tungsten (W).
  • the gate insulating film 113 is formed of, for example, a SiO2 film or the like.
  • the planar shape of the trench electrode portion Tr1-VG is formed in a rectangular shape, for example as shown in FIG. 4C, and a low-concentration n-type semiconductor region 114 is formed around the rectangular gate electrode Tr1-G via a gate insulating film 113.
  • the trench electrode portion Tr1-VG is formed in the substrate depth direction from the first surface 42A of the semiconductor substrate 42 to a depth position near the second surface 42B as shown in FIG. 4B, and is connected to the second source-drain region T1r-SD2 formed on the second surface 42B side of the semiconductor substrate 42 via the gate insulating film 113.
  • the second source-drain region T1r-SD2 is formed on the second surface 42B side of the semiconductor substrate 42 directly below (below) the gate electrode Tr1-G.
  • the pixel transistor Tr is a vertical transistor having a gate electrode Tr1-G including a trench electrode portion Tr1-VG formed from the first surface 42A of the semiconductor substrate 42 to a depth position near the second surface 42B.
  • the pixel transistor Tr has a first source drain region T1r-SD1 and a second source drain region T1r-SD2 that serve as a source and a drain, and the first source drain region T1r-SD1 is formed near the interface with the first surface 42A of the semiconductor substrate 42, while the second source drain region T1r-SD2 is formed below the gate electrode Tr1-G and near the interface with the second surface 42B of the semiconductor substrate 42.
  • the first source drain region T1r-SD1 and the second source drain region T1r-SD2 are arranged at a distance in the substrate depth direction on the first surface 42A side and the second surface 42B side of the semiconductor substrate 42, respectively, and the substrate depth direction is set to the channel length L, thereby making it possible to reduce the plane area of the pixel transistor Tr. This makes it possible to miniaturize the pixel, and even if further miniaturization is performed, it becomes easy to maintain the pixel transistor characteristics.
  • the channel length L can be adjusted by adjusting the length of the trench electrode portion Tr1-VG in the substrate depth direction, and the channel width W can be adjusted by adjusting the outer diameter of the trench electrode portion Tr1-VG, so that the characteristics of the pixel transistor Tr can also be adjusted.
  • the first source drain region T1r-SD1 formed on the first surface 42A of the semiconductor substrate 42 is connected to the contact wiring 121 on the first surface 42A side
  • the second source drain region T1r-SD2 formed on the second surface 42B side of the semiconductor substrate 42 is connected to the contact wiring 131 on the second surface 42B side.
  • FIG. 5 shows a first modified example of the pixel transistor Tr.
  • FIG. 5 The cross-sectional views shown in A and B of FIG. 5 correspond to the cross-sectional view shown in B of FIG. 4.
  • parts corresponding to the configuration example shown in FIG. 4 are given the same reference numerals, and explanations of those parts will be omitted as appropriate, with the explanation focusing on the parts that differ from FIG. 4.
  • the configuration example shown in FIG. 4 will be referred to as the basic configuration example.
  • the position of the second source drain region T1r-SD2 formed on the second surface 42B side of the semiconductor substrate 42 is different from that of the basic configuration example shown in FIG. 4.
  • the second source drain region T1r-SD2 was formed in a position directly below the gate electrode Tr1-G (its trench electrode portion Tr1-VG).
  • the second source drain region T1r-SD2 is disposed to the right of the center of the trench electrode portion Tr1-VG, and the second source drain region T1r-SD2 is disposed in a region that partially overlaps with the trench electrode portion Tr1-VG and the p-type semiconductor region 112 in a planar view.
  • the amount of movement of the second source drain region T1r-SD2 from the center of the trench electrode portion Tr1-VG to the right in the figure becomes even larger, and the second source drain region T1r-SD2 is completely separated from the trench electrode portion Tr1-VG in a planar view.
  • the second source drain region T1r-SD2 is in contact with the low concentration n-type semiconductor region 114, which is the region modulated by the gate electrode Tr1-G.
  • the second source drain region T1r-SD2 does not necessarily need to be located directly below the gate electrode Tr1-G (its trench electrode portion Tr1-VG), but it is sufficient that at least a portion of it is located in the region modulated by the gate electrode Tr1-G.
  • FIG. 6 shows a second modified example of the pixel transistor Tr.
  • the cross-sectional view shown in Figure 6 corresponds to the cross-sectional view shown as B in Figure 4.
  • the second source drain region T1r-SD2 is disposed to the right of the center of the trench electrode portion Tr1-VG, as in the first modification, and the second source drain region T1r-SD2 is disposed at a position away from the trench electrode portion Tr1-VG and partially in contact with the p-type semiconductor region 112.
  • the trench electrode portion Tr1-VG is formed at a depth that does not reach the second surface 42B of the semiconductor substrate 42.
  • the trench electrode portion Tr1-VG reaches the second surface 42B of the semiconductor substrate 42 and is formed penetrating the semiconductor substrate 42.
  • the trench electrode portion Tr1-VG of the gate electrode Tr1-G having a vertical gate electrode structure may be formed to a depth of a part of the substrate thickness without penetrating the semiconductor substrate 42 as in the basic configuration example, or may be formed penetrating the semiconductor substrate 42 as in the second modification.
  • the channel length L is the thickness of the semiconductor substrate 42, and process variations during trench formation can be suppressed. The channel length L can be adjusted by the thickness of the semiconductor substrate 42.
  • FIG. 7 shows a third modified example of the pixel transistor Tr.
  • the STI 111 in the basic configuration example shown in Figure 4 is changed to an FTI (Full Trench Isolation) 161 that penetrates the semiconductor substrate 42.
  • FTI Full Trench Isolation
  • a DTI Deep Trench Isolation
  • the FTI 161 is formed of an insulating film such as SiO2.
  • FIG. 8 shows a fourth modified example of the pixel transistor Tr.
  • a in FIG. 8 is a plan view of a pixel transistor Tr according to the fourth modified example.
  • B in FIG. 8 shows a cross-sectional view of the pixel transistor Tr1 portion of the plan view of A in FIG. 8 taken along line X-X'
  • C in FIG. 8 shows a plan view of B in FIG. 8 taken along line Y-Y'.
  • the gate electrode Tr1-G has a planar electrode portion Tr1-PG and two trench electrode portions Tr1-VG, which is different from the basic configuration example in FIG. 4 in which there is one trench electrode portion Tr1-VG.
  • the pixel transistor Tr1 may be configured to have multiple trench electrode portions Tr1-VG.
  • the example in FIG. 8 shows an example in which there are two trench electrode portions Tr1-VG, but there may be three or more. By providing multiple trench electrode portions Tr1-VG, the effective channel width can be increased, thereby improving the transistor characteristics.
  • the contact wiring 122-RST connected to the gate electrode RST-G of the reset transistor RST is connected to a part of the pixel drive wiring 62 ( Figure 1).
  • the contact wiring 122-AMP connected to the gate electrode AMP-G of the amplifier transistor AMP is connected to the floating diffusion FD.
  • the contact wiring 121-SEL connected to the first source drain region SEL-SD1, which serves as the drain of the selection transistor SEL, is connected to the contact wiring 121-AMP connected to the first source drain region AMP-SD1 of the amplification transistor AMP, and the contact wiring 131-SEL connected to the second source drain region SEL-SD2, which serves as the source, is connected to the vertical signal line 63.
  • the contact wiring 122-SEL connected to the gate electrode SEL-G of the selection transistor SEL is connected to a part of the pixel drive wiring 62 ( Figure 1).
  • contact wiring 181 is arranged on the first surface 42A side of the semiconductor substrate 42, and connects to the p-type semiconductor region 112, which is the substrate region of the semiconductor substrate 42, and supplies a predetermined voltage (including ground).
  • the pixel transistor Tr As described above, by adopting the configuration of the pixel transistor Tr according to the basic configuration example described in FIG. 4 for each of the four pixel transistors that make up the readout circuit 61, it is possible to reduce the plane area while maintaining the pixel transistor characteristics, making it possible to miniaturize the pixels.
  • the channel length L and channel width W can be adjusted, so that the characteristics of the pixel transistor Tr can also be adjusted.
  • contact wiring 131-FDG connected to the additional capacitance SubFD
  • contact wiring 131-RST and contact wiring 131-AMP connected to the power supply line VDD
  • contact wiring 131-SEL connected to the vertical signal line 63.
  • the contact wiring 131-FDG connected to the additional capacitance SubFD, the contact wiring 131-RST and contact wiring 131-AMP connected to the power supply line VDD, and the contact wiring 131-SEL connected to the vertical signal line 63 are arranged.
  • the contact wiring 131-FDG connected to the additional capacitance SubFD the contact wiring 131-RST and contact wiring 131-AMP connected to the power supply line VDD
  • the contact wiring 131-SEL connected to the vertical signal line 63 are arranged on the second surface 42B side of the semiconductor substrate 42.
  • the wiring connected to the power supply line VDD contact wiring 131-RST, 131-AMP
  • an STI 111 is formed on the first surface 42A side of a semiconductor substrate 42. This process is the same as in the first manufacturing method, but the thickness of the semiconductor substrate 42 differs from that in the first manufacturing method. In the second manufacturing method, a semiconductor substrate 42 that is thicker than that in the first manufacturing method is used.
  • a gate electrode Tr1-G consisting of a planar electrode portion Tr1-PG and a trench electrode portion Tr1-VG is formed, and a first source-drain region T1r-SD1 and contact wirings 121, 122, etc. are formed. This process is similar to the processes A and B of FIG. 23 of the first manufacturing method.
  • an insulating film 141 is formed on the second surface 42B side of the thinned semiconductor substrate 42 using a CVD method or the like.
  • the subsequent process of forming the contact wiring 131 and the bonding electrode 132 is the same as in the first manufacturing method, so a description thereof will be omitted.
  • electronic device 301 includes an optical system 302, a photodetector 303, a DSP (Digital Signal Processor) 304, a display device 305, an operation system 306, a memory 307, a recording device 308, and a power supply system 309.
  • DSP 304, display device 305, operation system 306, memory 307, recording device 308, and power supply system 309 are interconnected via a bus 310.
  • Electronic device 301 is, for example, an imaging device capable of capturing still images and moving images.
  • the optical system 302 is composed of one or more lenses, and guides image light (incident light) from the subject to the light detection device 303, forming an image on the light receiving surface (sensor section) of the light detection device 303.
  • the technology according to the present disclosure (the present technology) can be applied to various products.
  • the technology according to the present disclosure may be applied to an endoscopic surgery system.
  • FIG. 29 is a diagram showing an example of the general configuration of an endoscopic surgery system to which the technology disclosed herein (the present technology) can be applied.
  • an operator (doctor) 11131 is shown using an endoscopic surgery system 11000 to perform surgery on a patient 11132 on a patient bed 11133.
  • the endoscopic surgery system 11000 is composed of an endoscope 11100, other surgical tools 11110 such as an insufflation tube 11111 and an energy treatment tool 11112, a support arm device 11120 that supports the endoscope 11100, and a cart 11200 on which various devices for endoscopic surgery are mounted.
  • the display device 11202 under the control of the CCU 11201, displays an image based on the image signal that has been subjected to image processing by the CCU 11201.
  • the light source device 11203 is composed of a light source such as an LED (Light Emitting Diode), and supplies irradiation light to the endoscope 11100 when photographing the surgical site, etc.
  • a light source such as an LED (Light Emitting Diode)
  • the light source device 11203 may be controlled to change the intensity of the light it outputs at predetermined time intervals.
  • the image sensor of the camera head 11102 may be controlled to acquire images in a time-division manner in synchronization with the timing of the change in the light intensity, and the images may be synthesized to generate an image with a high dynamic range that is free of so-called blackout and whiteout.
  • the light source device 11203 may be configured to supply light of a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependency of light absorption in body tissue, a narrow band of light is irradiated compared to the light irradiated during normal observation (i.e., white light), and a specific tissue such as blood vessels on the surface of the mucosa is photographed with high contrast, so-called narrow band imaging is performed.
  • fluorescence observation may be performed in which an image is obtained by fluorescence generated by irradiating excitation light.
  • the camera head 11102 has a lens unit 11401, an imaging unit 11402, a drive unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • the CCU 11201 has a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and the CCU 11201 are connected to each other via a transmission cable 11400 so that they can communicate with each other.
  • the imaging unit 11402 is composed of an imaging element.
  • the imaging element constituting the imaging unit 11402 may be one (so-called single-plate type) or multiple (so-called multi-plate type).
  • each imaging element may generate an image signal corresponding to each of RGB, and a color image may be obtained by combining these.
  • the imaging unit 11402 may be configured to have a pair of imaging elements for acquiring image signals for the right eye and the left eye corresponding to 3D (dimensional) display. By performing 3D display, the surgeon 11131 can more accurately grasp the depth of the biological tissue in the surgical site.
  • 3D dimensional
  • the driving unit 11403 is composed of an actuator, and moves the zoom lens and focus lens of the lens unit 11401 a predetermined distance along the optical axis under the control of the camera head control unit 11405. This allows the magnification and focus of the image captured by the imaging unit 11402 to be adjusted appropriately.
  • the communication unit 11404 is configured with a communication device for transmitting and receiving various information to and from the CCU 11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 also receives control signals for controlling the operation of the camera head 11102 from the CCU 11201, and supplies them to the camera head control unit 11405.
  • the control signals include information on the imaging conditions, such as information specifying the frame rate of the captured image, information specifying the exposure value during imaging, and/or information specifying the magnification and focus of the captured image.
  • the communication unit 11411 is configured with a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 also transmits to the camera head 11102 a control signal for controlling the operation of the camera head 11102.
  • the image signal and the control signal can be transmitted by electrical communication, optical communication, etc.
  • the control unit 11413 performs various controls related to the imaging of the surgical site, etc. by the endoscope 11100, and the display of the captured images obtained by imaging the surgical site, etc. For example, the control unit 11413 generates a control signal for controlling the driving of the camera head 11102.
  • the control unit 11413 also causes the display device 11202 to display the captured image showing the surgical site, etc., based on the image signal that has been image-processed by the image processing unit 11412. At this time, the control unit 11413 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 11413 can recognize surgical tools such as forceps, specific body parts, bleeding, mist generated when the energy treatment tool 11112 is used, etc., by detecting the shape and color of the edges of objects included in the captured image. When the control unit 11413 causes the display device 11202 to display the captured image, it may use the recognition result to superimpose various types of surgical support information on the image of the surgical site. By superimposing the surgical support information and presenting it to the surgeon 11131, the burden on the surgeon 11131 can be reduced and the surgeon 11131 can proceed with the surgery reliably.
  • various image recognition techniques such as forceps, specific body parts, bleeding, mist generated when the energy treatment tool 11112 is used, etc.
  • the transmission cable 11400 that connects the camera head 11102 and the CCU 11201 is an electrical signal cable that supports electrical signal communication, an optical fiber that supports optical communication, or a composite cable of these.
  • communication is performed wired using a transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may also be performed wirelessly.
  • the technology of the present disclosure can be applied to the imaging unit 11402 of the camera head 11102.
  • the above-mentioned light detection device 1 can be applied as the imaging unit 11402.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility device, an airplane, a drone, a ship, or a robot.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • Also shown as functional components of the integrated control unit 12050 are a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (Interface) 12053.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 functions as a control device for a drive force generating device for generating the drive force of the vehicle, such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to the wheels, a steering mechanism for adjusting the steering angle of the vehicle, and a braking device for generating a braking force for the vehicle.
  • the outside-vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image capturing unit 12031 is connected to the outside-vehicle information detection unit 12030.
  • the outside-vehicle information detection unit 12030 causes the image capturing unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside-vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, characters on the road surface, etc. based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the microcomputer 12051 can calculate control target values for the driving force generating device, steering mechanism, or braking device based on information inside and outside the vehicle acquired by the outside-vehicle information detection unit 12030 or the inside-vehicle information detection unit 12040, and output control commands to the drive system control unit 12010.
  • the microcomputer 12051 can perform cooperative control aimed at realizing the functions of an ADAS (Advanced Driver Assistance System), including vehicle collision avoidance or impact mitigation, following driving based on the distance between vehicles, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 can also perform cooperative control for the purpose of autonomous driving, which allows the vehicle to travel autonomously without relying on the driver's operation, by controlling the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040.
  • the audio/image output unit 12052 transmits at least one output signal of audio and image to an output device capable of visually or audibly notifying the occupants of the vehicle or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera consisting of multiple imaging elements, or an imaging element having pixels for detecting phase differences.
  • the microcomputer 12051 can obtain the distance to each solid object within the imaging ranges 12111-12114 and the change in this distance over time (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101-12104, and can extract as a preceding vehicle, in particular, the closest solid object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or faster). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of automatic driving, which runs autonomously without relying on the driver's operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the images captured by the imaging units 12101 to 12104. The recognition of such a pedestrian is performed, for example, by a procedure of extracting feature points in the images captured by the imaging units 12101 to 12104 as infrared cameras, and a procedure of performing pattern matching processing on a series of feature points that indicate the contour of an object to determine whether or not it is a pedestrian.
  • the audio/image output unit 12052 controls the display unit 12062 to superimpose a rectangular contour line for emphasis on the recognized pedestrian.
  • the audio/image output unit 12052 may also control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031.
  • the above-mentioned light detection device 1 can be applied as the imaging unit 12031.
  • the first conductivity type can be n-type and the second conductivity type can be p-type, and each of the aforementioned semiconductor regions can be configured with a semiconductor region of the opposite conductivity type.
  • the present disclosure is not limited to application to photodetection devices that detect the distribution of incident visible light and capture it as an image, but can also be applied to photodetection devices that capture the distribution of incident infrared rays, X-rays, particles, etc. as an image, and in a broader sense, to photodetection devices in general (physical quantity distribution detection devices) such as fingerprint detection sensors that detect the distribution of other physical quantities, such as pressure or capacitance, and capture it as an image.
  • physical quantity distribution detection devices such as fingerprint detection sensors that detect the distribution of other physical quantities, such as pressure or capacitance
  • the technology of the present disclosure can employ the following configurations.
  • a gate electrode having a trench electrode portion dug into at least a part of the semiconductor substrate in a depth direction; a first source-drain region, one of which serves as a source and the other of which serves as a drain, and a second source-drain region, the first source/drain region is formed near an interface of a first surface of the semiconductor substrate; the second source/drain region is formed below the gate electrode and in the vicinity of an interface with a second surface of the semiconductor substrate opposite to the first surface.
  • the plurality of transistors of the readout circuit are vertical transistors, The photodetector device described in (6), wherein at least one of the first source-drain region formed on the first surface of the semiconductor substrate and the second source-drain region formed on the second surface is shared by a plurality of transistors.
  • the vertical transistor is isolated by an element isolation portion, The light detection device according to any one of (1) to (7), wherein the element isolation portion is formed by embedding an insulating film in a trench of a predetermined depth, or is formed by an insulating film or a high-concentration semiconductor region penetrating the semiconductor substrate.
  • a gate electrode having a trench electrode portion dug into at least a part of the semiconductor substrate in a depth direction; a first source-drain region, one of which serves as a source and the other of which serves as a drain, and a second source-drain region, the first source/drain region is formed near an interface of a first surface of the semiconductor substrate; the second source/drain region is formed below the gate electrode and in the vicinity of an interface with a second surface of the semiconductor substrate opposite the first surface.
  • 1 photodetector 11 first substrate, 12 second substrate, 13 third substrate, 41 semiconductor substrate, 42 semiconductor substrate, 42A first surface, 42B second surface, 43 semiconductor substrate, 51, 51A, 51B, 51C, 51D sensor pixel, 52 pixel area, 61 readout circuit, 62 pixel drive wiring, 63 vertical signal line, PD photodiode, TG transfer transistor, AMP amplifying transistor, FD floating diffusion, FDG switching transistor, RST reset transistor, SEL selection transistor, SubFD additional capacitance, VDD power supply line, Tr, Tr1, Tr2 pixel transistor, Tr1-G gate electrode, Tr1-PG planar electrode section, Tr1-VG trench electrode section, T1r-SD1 first source drain region, T1r-SD2 second source drain region, 111 STI, 112 p-type semiconductor region, 113 gate insulating film, 114 low-concentration n-type semiconductor region, 121 contact wiring, 122 contact wiring, 131 contact wiring, 132 junction electrode, 141 insulating film, 301

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示は、画素の微細化を可能とすることができるようにする光検出装置および電子機器に関する。 光検出装置は、半導体基板の深さ方向の少なくとも一部まで掘り込まれたトレンチ電極部を有するゲート電極と、一方がソースで他方がドレインとなる第１ソースドレイン領域及び第２ソースドレイン領域とを有する縦型トランジスタを備え、第１ソースドレイン領域は、半導体基板の第１面の界面近傍に形成され、第２ソースドレイン領域は、ゲート電極の下方であって、半導体基板の第１面と反対側の第２面の界面近傍に形成されている。本開示の技術は、例えば、入射光の光量に応じた撮像信号を生成して出力する光検出装置等に適用できる。

Description

光検出装置および電子機器
　本開示は、光検出装置および電子機器に関し、特に、画素の微細化を可能とした光検出装置および電子機器に関する。
　固体撮像素子の画素回路が備えるトランジスタに関して、例えば、特許文献１には、チャネルが形成される低濃度ｎ型領域を間に挟んで、ソース電極またはドレイン電極と接続される２つの高濃度ｎ型領域を上下方向に積層したトランジスタが提案されている。
国際公開第２０２０／０７５５８３号
　CMOSイメージセンサ等に代表される光検出装置では、画素サイズのさらなる微細化が求められている。
　本開示は、このような状況に鑑みてなされたものであり、画素の微細化を可能とするものである。
　本開示の第１の側面の光検出装置は、
　半導体基板の深さ方向の少なくとも一部まで掘り込まれたトレンチ電極部を有するゲート電極と、
　一方がソースで他方がドレインとなる第１ソースドレイン領域及び第２ソースドレイン領域と
　を有する縦型トランジスタを備え、
　前記第１ソースドレイン領域は、前記半導体基板の第１面の界面近傍に形成され、
　前記第２ソースドレイン領域は、前記ゲート電極の下方であって、前記半導体基板の前記第１面と反対側の第２面の界面近傍に形成されている。
　本開示の第２の側面の電子機器は、
　半導体基板の深さ方向の少なくとも一部まで掘り込まれたトレンチ電極部を有するゲート電極と、
　一方がソースで他方がドレインとなる第１ソースドレイン領域及び第２ソースドレイン領域と
　を有する縦型トランジスタを備え、
　前記第１ソースドレイン領域は、前記半導体基板の第１面の界面近傍に形成され、
　前記第２ソースドレイン領域は、前記ゲート電極の下方であって、前記半導体基板の前記第１面と反対側の第２面の界面近傍に形成されている
　光検出装置
　を備える。
　本開示の第１の側面及び第２の側面においては、半導体基板の深さ方向の少なくとも一部まで掘り込まれたトレンチ電極部を有するゲート電極と、一方がソースで他方がドレインとなる第１ソースドレイン領域及び第２ソースドレイン領域とを有する縦型トランジスタが設けられ、前記第１ソースドレイン領域は、前記半導体基板の第１面の界面近傍に形成され、前記第２ソースドレイン領域は、前記ゲート電極の下方であって、前記半導体基板の前記第１面と反対側の第２面の界面近傍に形成されている。
　光検出装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本開示の技術を適用した光検出装置の概略構成を示す図である。 センサ画素と読み出し回路の回路構成例を示す図である。 読み出し回路が共有される例を示す図である。 画素トランジスタの構成例を示す図である。 画素トランジスタの第１変形例を示す図である。 画素トランジスタの第２変形例を示す図である。 画素トランジスタの第３変形例を示す図である。 画素トランジスタの第４変形例を示す図である。 読み出し回路の第１構成例を示す断面図である。 読み出し回路の第１構成例を示す平面図である。 読み出し回路の第２構成例を示す断面図である。 読み出し回路の第２構成例を示す平面図である。 読み出し回路の第３構成例を示す断面図である。 読み出し回路の第３構成例を示す平面図である。 読み出し回路の第３構成例の回路構成例を示す図である。 読み出し回路の第４構成例を示す断面図である。 読み出し回路の第４構成例を示す平面図である。 読み出し回路の第５構成例を示す断面図である。 読み出し回路の第５構成例を示す平面図である。 読み出し回路の第６構成例を示す断面図である。 読み出し回路の第６構成例を示す平面図である。 画素トランジスタの第１の製造方法を説明する図である。 画素トランジスタの第１の製造方法を説明する図である。 画素トランジスタの第１の製造方法を説明する図である。 画素トランジスタの第２の製造方法を説明する図である。 画素トランジスタの第２の製造方法を説明する図である。 本開示の技術を適用した電子機器の構成例を示すブロック図である。 イメージセンサの使用例を説明する図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びCCUの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、添付図面を参照しながら、本開示の技術を実施するための形態（以下、実施の形態という）について説明する。説明は以下の順序で行う。
１．光検出装置の概略構成例
２．画素回路例
３．画素トランジスタの構成例
４．画素トランジスタの第１変形例
５．画素トランジスタの第２変形例
６．画素トランジスタの第３変形例
７．画素トランジスタの第４変形例
８．読み出し回路の第１構成例
９．読み出し回路の第２構成例
１０．読み出し回路の第３構成例
１１．読み出し回路の第４構成例
１２．読み出し回路の第５構成例
１３．読み出し回路の第６構成例
１４．画素トランジスタの製造方法
１５．電子機器の構成例
１６．イメージセンサの使用例
１７．内視鏡手術システムへの応用例
１８．移動体への応用例
　なお、本明細書及び図面において、同一又は類似の部分には同一又は類似の符号を付すことにより重複説明を適宜省略する。図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる。また、図面相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
　また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれる。
　なお、以下で説明する図面において、ｐ型の不純物濃度について、“ｐ＋”は、“ｐ”よりも不純物濃度が高いことを表す。ｎ型の不純物濃度について、“ｎ－”は、“ｎ”よりも不純物濃度が低いことを表す。
　本開示の技術は、画素が行列状に２次元配置された画素アレイ部を有し、入射光を光電変換して光量に応じた画素信号を出力する光検出装置全般に適用することができる。検出対象の光は、R(Red),G(Green),B(Blu)等の波長を含む可視光領域の光であってもよし、赤外光など非可視光領域の光であってもよい。あるいはまた、可視光領域と非可視光領域の両方の光であってもよい。光検出装置は、可視光である入射光の光量に応じた撮像信号を生成して出力する固体撮像装置や、アクティブ光として照射された赤外光を受光し、直接ToF方式または間接ToF方式により被写体までの距離を測定する測距システムの受光装置（測距センサ）などとして利用することができる。
＜１．光検出装置の概略構成例＞
　図１は、本開示の技術を適用した光検出装置の概略構成を示す図である。
　図１の光検出装置１は、第１基板１１、第２基板１２、及び、第３基板１３の３枚の基板を貼り合わせた３層積層構造となっている。第１基板１１、第２基板１２、及び、第３基板１３は、この順に積層されている。
　第１基板１１は、例えばシリコン（Si）で構成された半導体基板４１を有し、半導体基板４１には、複数のセンサ画素５１が行列状に２次元配置された画素領域５２が形成されている。センサ画素５１は、例えば、フォトダイオードPDと、転送トランジスタTGを含む。
　第２基板１２は、例えばシリコン（Si）で構成された半導体基板４２を有し、半導体基板４２には、センサ画素５１で生成された電荷に基づく画素信号を出力する読み出し回路６１が形成されている。読み出し回路６１は、第１基板１１に形成された１つのセンサ画素５１に対応して設けられても良いし、複数のセンサ画素５１に対応して設けられてもよい。第２基板１２には、行方向に延在する複数の画素駆動配線６２と、列方向に延在する複数の垂直信号線６３も形成されている。
　第３基板１３は、例えばシリコン（Si）で構成された半導体基板４３を有し、半導体基板４３には、画素信号を処理するロジック回路７１が形成されている。ロジック回路７１には、例えば、垂直駆動回路８１、カラム処理回路８２、水平駆動回路８３、システム制御回路８４等が含まれる。
　垂直駆動回路８１は、例えばシフトレジスタによって構成され、所定の画素駆動配線６２を選択し、選択された画素駆動配線６２に読み出し回路６１を駆動するためのパルスを供給し、行単位で読み出し回路６１を駆動する。すなわち、垂直駆動回路８１は、画素領域５２のセンサ画素５１で受光量に応じて生成された信号電荷に基づく信号を行単位で順次垂直方向に選択走査し、垂直信号線６３を通してカラム処理回路８２に供給させる。
　カラム処理回路８２は、垂直信号線６３ごとにカラム信号処理回路を有し、垂直信号線６３を介して行単位で読み出し回路６１から出力される信号に対して所定の信号処理を行う。例えば、カラム処理回路８２は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。
　水平駆動回路８３は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム処理回路８２内のカラム信号処理回路の各々を順番に選択し、カラム信号処理回路の各々から画素信号を出力端子８５から出力させる。
　システム制御回路８４は、入力クロックと、動作モードなどを指令するデータを受け取り、また光検出装置１の内部情報などのデータを出力する。すなわち、システム制御回路８４は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路８１、カラム処理回路８２及び水平駆動回路８３などの動作の基準となるクロック信号や制御信号を生成する。そして、システム制御回路８４は、生成したクロック信号や制御信号を、垂直駆動回路８１、カラム処理回路８２及び水平駆動回路８３等に出力する。
　以上のように構成される光検出装置１は、CDS処理とAD変換処理を行うカラム信号処理回路が列ごとに配置されたカラムAD方式と呼ばれる構造である。光検出装置１は、画素領域５２のセンサ画素５１において生成された受光量に応じた信号を外部へ出力する。光検出装置１は、例えば、赤外光または可視光の入射光量の分布を検知して画像として撮像する固体撮像装置、アクティブ光として照射された赤外光が物体に反射された光（反射光）を受光し、直接ToF方式または間接ToF方式により被写体までの距離を測定する測距システムの受光装置として利用することができる。
＜２．画素回路例＞
　図２は、センサ画素５１と読み出し回路６１の回路構成例を示している。
　センサ画素５１は、例えば、光電変換部であるフォトダイオードPDと、フォトダイオードPDと電気的に接続された転送トランジスタTGとを少なくとも有している。また、読み出し回路６１は、フローティングディフュージョンFD、リセットトランジスタRST、切替トランジスタFDG、増幅トランジスタAMP、及び、選択トランジスタSELを有している。転送トランジスタTG、リセットトランジスタRST、切替トランジスタFDG、増幅トランジスタAMP、及び、選択トランジスタSELは、例えば、ｎ型のMOSトランジスタ（MOS FET）で構成されている。センサ画素５１は第１基板１１に形成されており、読み出し回路６１は第２基板１２に形成されている。
　フォトダイオードPDは、入射光を光電変換し、入射光の受光量に応じた電荷（信号電荷）を生成する。フォトダイオードPDでは、カソードが転送トランジスタTGのソースに電気的に接続されており、アノードが基準電位線（例えばグラウンド）に電気的に接続されている。
　転送トランジスタTGは、フォトダイオードPDで生成された電荷の転送を制御する。転送トランジスタTGは、転送トランジスタTGがオン状態となると、フォトダイオードPDで生成された電荷をフローティングディフュージョンFDへと転送する。転送トランジスタTGでは、ドレインがフローティングディフュージョンFDに電気的に接続され、ゲートが画素駆動配線に電気的に接続されている。この画素駆動配線は、図１で説明した画素駆動配線６２のうちの一部である。
　フローティングディフュージョンFDは、フォトダイオードPDから転送された電荷を一時的に蓄積する電荷蓄積部であり、かつ、その電荷量に応じた電圧を発生させる電荷電圧変換部である。フローティングディフュージョンFDは、増幅トランジスタAMPのゲートおよびリセットトランジスタRSTのソースに電気的に接続されている。
　リセットトランジスタRSTは、フローティングディフュージョンFDの電位を所定の電位にリセットする。リセットトランジスタRSTは、ゲートに供給される画素駆動配線によりオン状態になると、フローティングディフュージョンFDの電位を電源線VDDの電位にリセットする。この画素駆動配線は、図１で説明した画素駆動配線６２のうちの一部である。フローティングディフュージョンFDの電位をリセットする場合には、切替トランジスタFDGも同時にオン状態に制御される。
　切替トランジスタFDGは、フローティングディフュージョンFDでの電荷－電圧変換のゲインを変更する際に用いられる。切替トランジスタFDGのドレインはリセットトランジスタRSTのソース及びフローティングディフュージョンFDに接続され、切替トランジスタFDGのソースは付加容量SubFDに接続されている。一般に、暗い場所での撮影時には画素信号が小さい。Q＝CVに基づき、電荷電圧変換を行う際に、フローティングディフュージョンFDの容量（FD容量C）が大きければ、増幅トランジスタAMPで電圧に変換した際のVが小さくなってしまう。一方、明るい場所では、画素信号が大きくなるので、FD容量Cが大きくなければ、フローティングディフュージョンFDで、フォトダイオードPDの電荷を受けきれない。さらに、増幅トランジスタAMPで電圧に変換した際のVが大きくなりすぎないように（言い換えると、小さくなるように）、FD容量Cが大きくなっている必要がある。これらを踏まえると、切替トランジスタFDGをオンにしたときには、切替トランジスタFDG分の付加容量SubFDが増えるので、全体のFD容量Cが大きくなる。一方、切替トランジスタFDGをオフにしたときには、全体のFD容量Cが小さくなる。このように、切替トランジスタFDGのオンオフを切り替えることで、FD容量Cを可変にし、変換効率を切り替えることができる。切替トランジスタFDGのゲートに供給される画素駆動配線は図１で説明した画素駆動配線６２のうちの一部である。
　増幅トランジスタAMPは、フローティングディフュージョンFDに蓄積された電荷のレベルに応じた電圧の信号を画素信号として生成する。増幅トランジスタAMPは、選択トランジスタSELと直列に接続され、選択トランジスタSELを介して垂直信号線６３に接続されている。この増幅トランジスタAMPは、垂直信号線６３に接続されたカラム信号処理回路内の負荷回路部とともにソースフォロアを構成している。増幅トランジスタAMPは、選択トランジスタSELがオン状態となると、フローティングディフュージョンFDの電圧を、垂直信号線６３を介してカラム信号処理回路に出力する。増幅トランジスタAMPのドレインは電源線VDDに接続され、増幅トランジスタAMPのソースは選択トランジスタSELのドレインに接続されている。
　選択トランジスタSELは、画素信号の出力タイミングを制御する。選択トランジスタSELのソースは垂直信号線６３に接続され、選択トランジスタSELのゲートは画素駆動配線に接続されている。選択トランジスタSELは、ゲートに供給される画素駆動配線によりオン状態になると、増幅トランジスタAMPからの画素信号を垂直信号線６３へ出力する。この画素駆動配線は、図１で説明した画素駆動配線６２のうちの一部である。
　以上の図２の回路構成は、センサ画素５１と読み出し回路６１とが１対１に設けられる構成であるが、読み出し回路６１は、複数のセンサ画素５１に対して設けられてもよい。図３を参照して、読み出し回路６１が複数のセンサ画素５１に対して設けられる例について説明する。
　図３は、４つのセンサ画素５１が１つの読み出し回路６１を共有している例を示している。ここで、「共有」とは、４つのセンサ画素５１の出力が共通の読み出し回路６１に入力されることを指している。１つの読み出し回路６１を共有する４つのセンサ画素５１を区別する場合、図３に示されるように、センサ画素５１A、５１B、５１C、及び５１Dのように記述する。センサ画素５１A、５１B、５１C、及び５１Dは、例えば第１基板１１に形成されており、読み出し回路６１は、例えば第２基板１２に形成されている。
　センサ画素５１A、５１B、５１C、及び５１Dは、互いに共通の構成要素を有している。センサ画素５１Aの構成要素の符号の末尾には“ａ”が付され、センサ画素５１Bの構成要素の符号の末尾には“ｂ”が付され、センサ画素５１Cの構成要素の符号の末尾には“ｃ” が付され、センサ画素５１Dの構成要素の符号の末尾には“ｄ”が付されている。
　このように、複数のセンサ画素５１に対して、１つの読み出し回路６１が設けられてもよい。なお、図示は省略するが、１の読み出し回路６１を共有するセンサ画素５１の数は、４以外であってもよい。例えば、２つまたは８つのセンサ画素５１が１の読み出し回路６１を共有してもよい。
　以下では、読み出し回路６１を構成する、リセットトランジスタRST、切替トランジスタFDG、増幅トランジスタAMP、及び、選択トランジスタSELのいずれかに採用可能なトランジスタ構造について説明する。なお、以下では、読み出し回路６１を構成する、リセットトランジスタRST、切替トランジスタFDG、増幅トランジスタAMP、及び、選択トランジスタSELを特に区別しない場合には、画素トランジスタTrと称して説明する。
＜３．画素トランジスタの構成例＞
　図４は、画素トランジスタTrの構成例を示す図である。
　図４のAには、同一構成の２個の画素トランジスタTrである画素トランジスタTr1及びTr2の平面図が示されている。図４のBは、図４のAの平面図の画素トランジスタTr1部分のX－X’線における断面図を示しており、図４のCは、図４のBのY－Y’線における平面図を示している。図４では、画素トランジスタTr1について説明するが、画素トランジスタTr2についても同様である。
　画素トランジスタTr1及び画素トランジスタTr2は、図４のAに示されるように、半導体基板４２の基板領域に並んで配置されている。図４のA及びBに示されるように、半導体基板４２の基板領域は、第１導電型（ｐ型）の半導体領域であるｐ型半導体領域１１２で形成されている。画素トランジスタTr1及び画素トランジスタTr2の周囲には、SiO2膜等の絶縁膜で構成されたSTI(Shallow Trench Isolation）１１１が形成されており、画素トランジスタTr1及びTr2それぞれは、STI１１１により電気的に分離されている。
　画素トランジスタTr1は、図４のBに示されるように、ゲート電極Tr1－G（Tr1－PG，Tr1－VG）と、第１ソースドレイン領域T1r－SD1と、第２ソースドレイン領域T1r－SD2とを有する。第１ソースドレイン領域T1r－SD1と第２ソースドレイン領域T1r－SD2は、いずれか一方が画素トランジスタTr1のソースとなり、他方が画素トランジスタTr1のドレインとなる領域である。
　第１ソースドレイン領域T1r－SD1と第２ソースドレイン領域T1r－SD2は、第２導電型（ｎ型）の半導体領域であるｎ型半導体領域で形成されている。第１ソースドレイン領域T1r－SD1及び第２ソースドレイン領域T1r－SD2の一方である第１ソースドレイン領域T1r－SD1は、半導体基板４２の第１面４２Aの界面近傍に形成され、他方の第２ソースドレイン領域T1r－SD2は、半導体基板４２の第１面４２Aと反対側の第２面４２Bの界面近傍に形成されている。半導体基板４２の第１面４２Aは、半導体基板４２のおもて面であり、第２面４２Bは、裏面である。第１ソースドレイン領域T1r－SD1は、コンタクト配線１２１に接続されており、第２ソースドレイン領域T1r－SD2は、コンタクト配線１３１を介して接合電極１３２と接続されている。接合電極１３２は、図４のBにおいて下側に貼り合わされる第３基板１３の配線層の接合電極と、Cu－Cu接合等の金属接合により電気的に接続される電極である。半導体基板４２の第２面４２B側において、コンタクト配線１３１、接合電極１３２以外の領域は絶縁膜１４１で覆われている。
　ゲート電極Tr1－Gは、半導体基板４２の第１面４２Aより上部に形成された平面電極部Tr1－PGと、半導体基板４２の基板内に埋め込まれたトレンチ電極部Tr1－VGとを有する。ゲート電極Tr1－Gの平面電極部Tr1－PGにはコンタクト配線１２２が接続されており、所定のゲート電圧がコンタクト配線１２２を介してゲート電極Tr1－Gに供給される。ゲート電極Tr1－Gと半導体基板４２との間にはゲート絶縁膜１１３が形成されており、平面電極部Tr1－PG下方のトレンチ電極部Tr1－VGの周囲に、チャネルが形成される低濃度ｎ型半導体領域１１４が形成されている。低濃度ｎ型半導体領域１１４は、第１ソースドレイン領域T1r－SD1及び第２ソースドレイン領域T1r－SD2を形成するｎ型半導体領域よりも不純物濃度が低い半導体領域である。ゲート電極Tr1－Gは、例えば、ポリシリコン、または、チタン（Ti）、タングステン（W）等の金属材料で形成されている。ゲート絶縁膜１１３は、例えば、SiO2膜等で形成されている。
　トレンチ電極部Tr1－VGの平面形状は、例えば図４のCに示されるように矩形状で形成され、矩形のゲート電極Tr1－Gの周囲に、ゲート絶縁膜１１３を介して低濃度ｎ型半導体領域１１４が形成されている。
　トレンチ電極部Tr1－VGは、基板深さ方向に関して、図４のBに示されるように半導体基板４２の第１面４２Aから第２面４２B近傍の深さ位置まで形成されており、半導体基板４２の第２面４２B側に形成された第２ソースドレイン領域T1r－SD2に、ゲート絶縁膜１１３を介して接続されている。第２ソースドレイン領域T1r－SD2は、ゲート電極Tr1－Gの真下（下方）の半導体基板４２の第２面４２B側に形成されている。
　画素トランジスタTrは、以上のように、半導体基板４２の第１面４２Aから第２面４２B近傍の深さ位置まで形成されたトレンチ電極部Tr1－VGを含むゲート電極Tr1－Gを有する縦型トランジスタである。画素トランジスタTrは、ソース及びドレインとなる第１ソースドレイン領域T1r－SD1及び第２ソースドレイン領域T1r－SD2を有し、一方の第１ソースドレイン領域T1r－SD1は、半導体基板４２の第１面４２Aの界面近傍に形成され、他方の第２ソースドレイン領域T1r－SD2は、ゲート電極Tr1－Gの下方であって、半導体基板４２の第２面４２Bの界面近傍に形成されている。図４の例では、第２ソースドレイン領域T1r－SD2は、半導体基板４２の第２面４２B側のゲート電極Tr1－G（のトレンチ電極部Tr1－VG）真下の位置に形成されている。このような画素トランジスタTrにおいては、チャネル長Lがトレンチ電極部Tr1－VGの基板深さ方向の長さに相当し、チャネル幅Wはトレンチ電極部Tr1－VGの矩形の外周径（四辺の合計）となる。第１ソースドレイン領域T1r－SD1及び第２ソースドレイン領域T1r－SD2を、それぞれ、半導体基板４２の第１面４２A側と第２面４２B側の基板深さ方向に離して配置し、基板深さ方向をチャネル長Lとすることで、画素トランジスタTrの平面積を小さくすることができる。これにより、画素の微細化が可能となり、さらなる微細化を行った場合でも、画素トランジスタ特性を維持することが容易となる。トレンチ電極部Tr1－VGの基板深さ方向の長さを調整することで、チャネル長Lを調整することができ、トレンチ電極部Tr1－VGの外周径を調整することで、チャネル幅Wを調整することができるので、画素トランジスタTrの特性を調整することもできる。
　半導体基板４２の第１面４２Aに形成された第１ソースドレイン領域T1r－SD1は、第１面４２A側のコンタクト配線１２１に接続され、半導体基板４２の第２面４２B側に形成された第２ソースドレイン領域T1r－SD2は、第２面４２B側のコンタクト配線１３１に接続されている。半導体基板４２の第２面４２B側に、画素トランジスタTrのソース及びドレインの一方の配線が配置されることで、半導体基板４２の第１面４２A側の配線を減らすことができる。
＜４．画素トランジスタの第１変形例＞
　図５は、画素トランジスタTrの第１変形例を示している。
　図５のA及びBに示される断面図は、図４のBで示した断面図に対応する。図５以降において、図４に示した構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略し、図４と異なる部分に着目して説明する。以下の説明では、図４に示した構成例を基本構成例と称して説明する。
　第１変形例では、半導体基板４２の第２面４２B側に形成された第２ソースドレイン領域T1r－SD2の位置が、図４に示した基本構成例と異なる。図４に示した基本構成例では、第２ソースドレイン領域T1r－SD2は、ゲート電極Tr1－G（のトレンチ電極部Tr1－VG）真下の位置に形成されていた。これに対して、図５のAの画素トランジスタTr1では、第２ソースドレイン領域T1r－SD2は、トレンチ電極部Tr1－VGの中心より右側に配置され、第２ソースドレイン領域T1r－SD2が、平面視でトレンチ電極部Tr1－VGとｐ型半導体領域１１２それぞれに一部重なる領域に配置されている。図５のBの画素トランジスタTr1では、トレンチ電極部Tr1－VGの中心から、図中、右方向への第２ソースドレイン領域T1r－SD2の移動量がさらに大きくなり、第２ソースドレイン領域T1r－SD2が、平面視でトレンチ電極部Tr1－VGから完全に離れている。ただし、第２ソースドレイン領域T1r－SD2は、図５のA及びBいずれにおいても、ゲート電極Tr1－Gによって変調される領域である低濃度ｎ型半導体領域１１４には接している。このように、第２ソースドレイン領域T1r－SD2は、必ずしもゲート電極Tr1－G（のトレンチ電極部Tr1－VG）の真下の位置に配置する必要はなく、ゲート電極Tr1－Gによって変調される領域に少なくとも一部が配置されていればよい。
＜５．画素トランジスタの第２変形例＞
　図６は、画素トランジスタTrの第２変形例を示している。
　図６に示される断面図は、図４のBで示した断面図に対応する。
　図６に示される第２変形例では、第２ソースドレイン領域T1r－SD2が、第１変形例と同様に、トレンチ電極部Tr1－VGの中心より右側に配置され、第２ソースドレイン領域T1r－SD2が、トレンチ電極部Tr1－VGから離れ、ｐ型半導体領域１１２に一部接する位置に配置されている。基本構成例では、トレンチ電極部Tr1－VGは、半導体基板４２の第２面４２Bには到達しない深さで形成されていた。これに対して、第２変形例では、トレンチ電極部Tr1－VGは、半導体基板４２の第２面４２Bにまで到達し、半導体基板４２を貫通して形成されている。このように、縦型ゲート電極構造を有するゲート電極Tr1－Gのトレンチ電極部Tr1－VGは、基本構成例のように半導体基板４２を貫通しない、基板厚の一部の深さとしてもよいし、第２変形例のように半導体基板４２を貫通して形成されてもよい。この場合、チャネル長Lは半導体基板４２の厚みとなり、トレンチ形成時のプロセスばらつきを抑制することができる。チャネル長Lは、半導体基板４２の厚みで調整することができる。
＜６．画素トランジスタの第３変形例＞
　図７は、画素トランジスタTrの第３変形例を示している。
　図７のA及びBに示される断面図は、図４のBで示した断面図に対応する。
　図７のAに示される第３変形例では、図４に示した基本構成例におけるSTI１１１が、半導体基板４２を貫通するFTI（Full Trench Isolation）１６１に変更されている。FTI１６１に代えて、例えば、STI１１１よりも半導体基板４２の深い位置まで掘り込んだDTI（Deep Trench Isolation）であっても良い。FTI１６１は、例えばSiO2等の絶縁膜で形成される。
　図７のBに示される第３変形例では、基本構成例におけるSTI１１１が、半導体基板４２を貫通するｐ型半導体領域１６２に変更されている。ｐ型半導体領域１６２の不純物濃度は、基板領域であるｐ型半導体領域１１２よりも高濃度に形成されている。ｐ型半導体領域１６２は、接地されてもよい。
　このように、画素トランジスタTrを分離する素子分離部は、STI１１１としてもよいし、FTI１６１、ｐ型半導体領域１６２等で構成してもよい。
＜７．画素トランジスタの第４変形例＞
　図８は、画素トランジスタTrの第４変形例を示している。
　図８のAは、第４変形例に係る画素トランジスタTrの平面図である。図８のBは、図８のAの平面図の画素トランジスタTr1部分のX－X’線における断面図を示しており、図８のCは、図８のBのY－Y’線における平面図を示している。
　第４変形例では、ゲート電極Tr1－Gが、平面電極部Tr1－PGと、２つのトレンチ電極部Tr1－VGを有する点で、トレンチ電極部Tr1－VGの個数が１つである図４の基本構成例と異なる。このように、画素トランジスタTr1は、複数のトレンチ電極部Tr1－VGを有する構成としてもよい。図８の例は、トレンチ電極部Tr1－VGの個数が２個の例であるが、３個以上であってもよい。複数のトレンチ電極部Tr1－VGを設けることにより、実効チャネル幅を増大させることができるため、トランジスタ特性を向上させることができる。
　なお、トレンチ電極部Tr1－VGの個数は１個とし、平面視でU字状に形成して、チャネルが形成される低濃度ｎ型半導体領域１１４を３方向（３面）で囲むフィン形状（Fin形状）であってもよい。または、フィン形状のトレンチ電極部Tr1－VGを複数設けてもよい。
＜８．読み出し回路の第１構成例＞
　次に、上述した画素トランジスタTrを、読み出し回路６１の全ての画素トランジスタへ適用した場合の構成について説明する。
　図９は、読み出し回路６１の第１構成例を示す断面図であり、図１０は、読み出し回路６１の第１構成例を示す平面図である。
　図９及び図１０には、読み出し回路６１を構成する４つの画素トランジスタである、リセットトランジスタRST、切替トランジスタFDG、増幅トランジスタAMP、及び、選択トランジスタSELの配置が示されている。図１０のAは、４つの画素トランジスタを半導体基板４２の第１面４２A側からみた平面図であり、図１０のBは、４つの画素トランジスタを半導体基板４２の第２面４２B側からみた平面図である。図９の断面図では、便宜上、４つの画素トランジスタを並べて示している。
　図９及び図１０の切替トランジスタFDG、リセットトランジスタRST、増幅トランジスタAMP、及び、選択トランジスタSELそれぞれには、図４で説明した画素トランジスタTrの構成が採用されている。図９及び図１０では、図４で示した画素トランジスタTr1の“Tr1”の符号が、切替トランジスタFDG、リセットトランジスタRST、増幅トランジスタAMP、及び、選択トランジスタSELに対応して、それぞれ、“FDG”、“RST”、“AMP”、“SEL”の符号に置き換えられ、コンタクト配線１２１、１２２、及び１３１については、“FDG”、“RST”、“AMP”、“SEL”の符号を付加して示されている。例えば、図９で一番左側の切替トランジスタFDGについてみると、ゲート電極FDG－Gが、図４のゲート電極Tr1－Gに対応し、第１ソースドレイン領域FDG－SD1が、図４の第１ソースドレイン領域T1r－SD1に対応し、第２ソースドレイン領域FDG－SD2が、図４の第２ソースドレイン領域T1r－SD2に対応する。また、第１ソースドレイン領域FDG－SD1に接続されたコンタクト配線１２１－FDGは、図４のコンタクト配線１２１に対応し、ゲート電極FDG－Gに接続されたコンタクト配線１２２－FDGは、図４のコンタクト配線１２２に対応する。第２ソースドレイン領域FDG－SD2に接続されたコンタクト配線１３１－FDGは、図４のコンタクト配線１３１に対応する。リセットトランジスタRST、増幅トランジスタAMP、及び、選択トランジスタSELについても同様である。
　切替トランジスタFDGのドレインとなる第１ソースドレイン領域FDG－SD1に接続されたコンタクト配線１２１－FDGはフローティングディフュージョンFDに接続され、ソースとなる第２ソースドレイン領域FDG－SD2に接続されたコンタクト配線１３１－FDGは付加容量SubFDに接続されている。切替トランジスタFDGのゲート電極FDG－Gに接続されたコンタクト配線１２２－FDGは、画素駆動配線６２（図１）の一部に接続される。
　リセットトランジスタRSTのソースとなる第１ソースドレイン領域RST－SD1に接続されたコンタクト配線１２１－RSTはフローティングディフュージョンFDに接続され、ドレインとなる第２ソースドレイン領域RST－SD2に接続されたコンタクト配線１３１－RSTは電源線VDDに接続されている。リセットトランジスタRSTのゲート電極RST－Gに接続されたコンタクト配線１２２－RSTは、画素駆動配線６２（図１）の一部に接続される。
　増幅トランジスタAMPのソースとなる第１ソースドレイン領域AMP－SD1に接続されたコンタクト配線１２１－AMPは選択トランジスタSELの第１ソースドレイン領域SEL－SD1に接続されたコンタクト配線１２１－SELに接続され、ドレインとなる第２ソースドレイン領域AMP－SD2に接続されたコンタクト配線１３１－AMPは電源線VDDに接続されている。増幅トランジスタAMPのゲート電極AMP－Gに接続されたコンタクト配線１２２－AMPは、フローティングディフュージョンFDに接続される。
　選択トランジスタSELのドレインとなる第１ソースドレイン領域SEL－SD1に接続されたコンタクト配線１２１－SELは増幅トランジスタAMPの第１ソースドレイン領域AMP－SD1に接続されたコンタクト配線１２１－AMPに接続され、ソースとなる第２ソースドレイン領域SEL－SD2に接続されたコンタクト配線１３１－SELは垂直信号線６３に接続されている。選択トランジスタSELのゲート電極SEL－Gに接続されたコンタクト配線１２２－SELは、画素駆動配線６２（図１）の一部に接続される。
　図９ではスペースの都合で図示されていないが、図１０のAに示されるように、半導体基板４２の第１面４２A側には、半導体基板４２の基板領域であるｐ型半導体領域１１２に接続し、所定の電圧（グラウンドを含む）を供給するコンタクト配線１８１が配置されている。
　以上のように、読み出し回路６１を構成する４つの画素トランジスタ各々に対して、図４で説明した基本構成例に係る画素トランジスタTrの構成を採用したことにより、画素トランジスタ特性を維持しつつ、平面積を小さくすることができ、画素の微細化が可能となる。また、トレンチ電極部Tr1－VGの基板深さ方向の長さを調整したり、外周径を調整することで、チャネル長L及びチャネル幅Wを調整することができるので、画素トランジスタTrの特性を調整することもできる。
　半導体基板４２の第２面４２B側には、付加容量SubFDに接続されるコンタクト配線１３１－FDG、電源線VDDに接続されるコンタクト配線１３１－RST及びコンタクト配線１３１－AMP、並びに、垂直信号線６３に接続されるコンタクト配線１３１－SELが配置される。読み出し回路６１の配線の一部を半導体基板４２の第２面４２B側に移動することで、フローティングディフュージョンFD周辺の配線の密集化を抑制し、カップリングを減少させることができ、変換効率を向上させることが可能となる。また、電源線VDDに接続される配線（コンタクト配線１３１－RST、１３１－AMP）を半導体基板４２の第２面４２B側に移動することで、電源ノイズを低減することができる。
＜９．読み出し回路の第２構成例＞
　図１１は、読み出し回路６１の第２構成例を示す断面図であり、図１２は、読み出し回路６１の第２構成例を示す平面図である。図１１及び図１２において、図９及び図１０に示した読み出し回路６１の第１構成例と対応する部分については同一の符号を付してある。
　図１１及び図１２の第２構成例を、図９及び図１０に示した第１構成例と比較すると、次の点が異なる。
　第１構成例においては、半導体基板４２の第１面４２A側において、増幅トランジスタAMPのソースとなる第１ソースドレイン領域AMP－SD1と、選択トランジスタSELの第１ソースドレイン領域SEL－SD1が、コンタクト配線１２１－AMP、１２１－SEL等を介して接続されていた。第２構成例では、これらが省略され、増幅トランジスタAMPのゲート電極AMP－Gと選択トランジスタSELのゲート電極SEL－Gとの間の第１面４２Aの近傍領域が低濃度ｎ型半導体領域１１４で接続されている。
　第１構成例においては、半導体基板４２の第１面４２A側に配置された切替トランジスタFDGの第１ソースドレイン領域FDG－SD1と、リセットトランジスタRSTの第１ソースドレイン領域RST－SD1が個別に設けられ、フローティングディフュージョンFDに接続されていた。これに対して、第２構成例では、切替トランジスタFDGの第１ソースドレイン領域FDG－SD1’とコンタクト配線１２１－FDG’に共通化され、リセットトランジスタRSTの第１ソースドレイン領域RST－SD1とコンタクト配線１２１－RSTが省略されている。半導体基板４２の第１面４２A側のコンタクト配線１２１の本数は、図１２のAと図１０のBを比較して明らかなように、４本から１本に少なくなっている。
　なお、切替トランジスタFDGの第１ソースドレイン領域FDG－SD1’とコンタクト配線１２１－FDG’に共通化する代わりに、リセットトランジスタRSTの第１ソースドレイン領域RST－SD1’とコンタクト配線１２１－RST’に共通化し、切替トランジスタFDGの第１ソースドレイン領域FDG－SD1とコンタクト配線１２１－FDGを省略してもよい。
　以上のように構成される読み出し回路６１の第２構成例においては、上述した第１構成例と同様の効果を有する。また、第１構成例における場合よりもさらに半導体基板４２の第１面４２A側の配線を減らすことができるので、第１構成例よりもさらに変換効率を向上させることが可能となる。
＜１０．読み出し回路の第３構成例＞
　図１３は、読み出し回路６１の第３構成例を示す断面図であり、図１４は、読み出し回路６１の第３構成例を示す平面図である。
　図１３及び図１４の第３構成例を、図１１及び図１２に示した第２構成例と比較すると、次の点が異なる。
　第２構成例においては、半導体基板４２の第２面４２B側において、リセットトランジスタRSTの第２ソースドレイン領域RST－SD2が、コンタクト配線１３１－RSTを介して電源線VDDに接続され、増幅トランジスタAMPの第２ソースドレイン領域AMP－SD2も、コンタクト配線１３１－AMPを介して電源線VDDに接続されていた。第３構成例では、リセットトランジスタRSTの第２ソースドレイン領域RST－SD2と増幅トランジスタAMPの第２ソースドレイン領域AMP－SD2が第２ソースドレイン領域AMP/RST－SD2に一体化され、１本のコンタクト配線１３１－AMP/RSTに接続されている。コンタクト配線１３１－AMP/RSTは電源線VDDに接続されている。この場合の画素回路は、図１５に示されるように、リセットトランジスタRSTのドレインと、増幅トランジスタAMPのドレインを１本に集約して、電源線VDDに接続された構成に相当する。図１４のBと図１２のBの平面図を比較して明らかなように、半導体基板４２の第２面４２B側の配線の本数を１本減らすことができる。半導体基板４２の第１面４２A側の構成は、第２構成例と同様である。
　以上のように構成される読み出し回路６１の第３構成例においては、上述した第２構成例と同様の効果を有する。また、第２構成例における場合よりもさらに半導体基板４２の第２面４２B側の電源線VDDに接続される配線を減らすことができるので、配線容量の低下、言い換えるとIR－Dropの低下を低減することができる。半導体基板４２の第２面４２B側には、垂直信号線６３に接続されて画素信号を出力する配線であるコンタクト配線１３１－SELがある。信号出力配線であるコンタクト配線１３１－SEL以外の配線数が減り、信号出力配線と他の配線（例えば電源線VDDに接続されるコンタクト配線１３１－AMP/RST）を離して配置できることで画素信号のノイズを低減させることができる。
　なお、第２構成例では、半導体基板４２の第１面４２A側の第１ソースドレイン領域FDG－SD1’を共通化して、半導体基板４２の第２面４２B側については共通化せず、第３構成例では、半導体基板４２の第１面４２A側の第１ソースドレイン領域FDG－SD1’と、第２面４２B側の第２ソースドレイン領域AMP/RST－SD2の両側で共通化された例を示した。図示は省略するが、半導体基板４２の第１面４２A側については共通化せず、半導体基板４２の第２面４２B側の第２ソースドレイン領域AMP/RST－SD2を共通化した構成としてもよい。すなわち、半導体基板４２の第１面４２A側及び第２面４２B側の少なくとも１つのソースドレイン領域が共通化された構成でもよい。
＜１１．読み出し回路の第４構成例＞
　図１６は、読み出し回路６１の第４構成例を示す断面図であり、図１７は、読み出し回路６１の第４構成例を示す平面図である。
　図１６及び図１７の第４構成例は、図６を参照して説明した画素トランジスタTrの第２変形例、すなわち半導体基板４２を貫通するトレンチ電極部Tr1－VGを有する画素トランジスタTr1を、読み出し回路６１を構成する４つの画素トランジスタに適用した例を示している。第４構成例を、図９で示した読み出し回路６１の第１構成例と比較すると、４つの画素トランジスタ各々の第２ソースドレイン領域FDG－SD2、RST－SD2、AMP－SD2、SEL－SD2がトレンチ電極部FDG－VG、RST－VG、AMP－VG、SEL－VGの真下から移動し、トレンチ電極部FDG－VG、RST－VG、AMP－VG、SEL－VGが半導体基板４２を貫通している。図１７のBに示される半導体基板４２の第２面４２B側の平面図を、図１０のBと比較して明らかなように、第４構成例では、トレンチ電極部FDG－VG、RST－VG、AMP－VG、及び、SEL－VGが、半導体基板４２の第２面４２Bに到達している。半導体基板４２の第１面４２A側の構成は、図９で示した読み出し回路６１の第１構成例と同様である。
　以上のように、読み出し回路６１を構成する４つの画素トランジスタ各々に対して、図６で説明した第２変形例に係る画素トランジスタTrの構成を採用したことにより、画素トランジスタ特性を維持しつつ、平面積を小さくすることができ、画素の微細化が可能となる。また、チャネル長L及びチャネル幅Wを調整することができるので、画素トランジスタTrの特性を調整することもできる。チャネル長Lの調整は、半導体基板４２の厚みで調整される。
　半導体基板４２の第２面４２B側には、付加容量SubFDに接続されるコンタクト配線１３１－FDG、電源線VDDに接続されるコンタクト配線１３１－RST及びコンタクト配線１３１－AMP、並びに、垂直信号線６３に接続されるコンタクト配線１３１－SELが配置される。また、読み出し回路６１の配線の一部を半導体基板４２の第２面４２B側に移動することで、フローティングディフュージョンFD周辺の配線の密集化を抑制し、カップリングを減少させることができ、変換効率を向上させることが可能となる。また、電源線VDDに接続される配線（コンタクト配線１３１－RST、１３１－AMP）を半導体基板４２の第２面４２B側に移動することで、電源ノイズを低減することができる。
＜１２．読み出し回路の第５構成例＞
　図１８は、読み出し回路６１の第５構成例を示す断面図であり、図１９は、読み出し回路６１の第５構成例を示す平面図である。
　図１８及び図１９の第５構成例は、図１１で示した読み出し回路６１の第２構成例の画素トランジスタを、半導体基板４２を貫通するトレンチ電極部Tr1－VGを有する図６の画素トランジスタTr1に変更した構成である。第５構成例は、図１６及び図１７の第４構成例の読み出し回路６１の構成から、増幅トランジスタAMPのソースとなる第１ソースドレイン領域AMP－SD1と、選択トランジスタSELの第１ソースドレイン領域SEL－SD1が省略され、増幅トランジスタAMPのゲート電極AMP－Gと選択トランジスタSELのゲート電極SEL－Gとの間の第１面４２Aの近傍領域に低濃度ｎ型半導体領域１１４が形成された構成である。また、半導体基板４２の第１面４２A側に配置された切替トランジスタFDGの第１ソースドレイン領域FDG－SD1と、リセットトランジスタRSTの第１ソースドレイン領域RST－SD1が、切替トランジスタFDGの第１ソースドレイン領域FDG－SD1’に共通化されている。コンタクト配線１２１－FDG、１２１－RSTは、コンタクト配線１２１－FDG’に共通化されている。半導体基板４２の第１面４２A側のコンタクト配線１２１の本数は、図１９のAと図１７のAの平面図を比較して明らかなように、４本から１本に少なくなっている。
　以上のように構成される読み出し回路６１の第５構成例においては、上述した第４構成例と同様の効果を有する。また、第４構成例における場合よりもさらに半導体基板４２の第１面４２A側の配線を減らすことができるので、第４構成例よりもさらに変換効率を向上させることが可能となる。
＜１３．読み出し回路の第６構成例＞
　図２０は、読み出し回路６１の第６構成例を示す断面図であり、図２１は、読み出し回路６１の第６構成例を示す平面図である。
　図２０及び図２１の第６構成例は、図１３で示した読み出し回路６１の第３構成例の画素トランジスタを、半導体基板４２を貫通するトレンチ電極部Tr1－VGを有する図６の画素トランジスタTr1に変更した構成である。第６構成例は、図１８及び図１９の第５構成例の読み出し回路６１の半導体基板４２の第２面４２B側のリセットトランジスタRSTの第２ソースドレイン領域RST－SD2と増幅トランジスタAMPの第２ソースドレイン領域AMP－SD2が、１個の第２ソースドレイン領域AMP/RST－SD2に変更された構成である。第２ソースドレイン領域AMP/RST－SD2は、１本のコンタクト配線１３１－AMP/RSTに接続され、コンタクト配線１３１－AMP/RSTを介して電源線VDDに接続されている。半導体基板４２の第２面４２B側のコンタクト配線１３１の本数は、図２１のBと図１９のBの平面図を比較して明らかなように、４本から３本に少なくなっている。半導体基板４２の第１面４２A側の構成は、第５構成例と同様である。
　以上のように構成される読み出し回路６１の第６構成例においては、上述した第５構成例と同様の効果を有する。また、第５構成例における場合よりもさらに半導体基板４２の第２面４２B側の電源線VDDに接続される配線を減らすことができるので、配線容量の低下、言い換えるとIR－Dropの低下を低減することができる。半導体基板４２の第２面４２B側には、垂直信号線６３に接続されて画素信号を出力する配線であるコンタクト配線１３１－SELがある。信号出力配線であるコンタクト配線１３１－SEL以外の配線数が減り、信号出力配線と他の配線（例えば電源線VDDに接続されるコンタクト配線１３１－AMP/RST）を離して配置できることで画素信号のノイズを低減させることができる。
　なお、第５構成例では、半導体基板４２の第１面４２A側の第１ソースドレイン領域FDG－SD1’を共通化して、半導体基板４２の第２面４２B側については共通化せず、第６構成例では、半導体基板４２の第１面４２A側の第１ソースドレイン領域FDG－SD1’と、第２面４２B側の第２ソースドレイン領域AMP/RST－SD2の両側で共通化された例を示した。図示は省略するが、半導体基板４２の第１面４２A側については共通化せず、半導体基板４２の第２面４２B側の第２ソースドレイン領域AMP/RST－SD2を共通化した構成としてもよい。すなわち、半導体基板４２の第１面４２A側及び第２面４２B側の少なくとも１つのソースドレイン領域が共通化された構成でもよい。
＜１４．画素トランジスタの製造方法＞
　次に、図２２～図２６を参照して、図４に示した画素トランジスタTr1の製造方法について説明する。
＜画素トランジスタの第１の製造方法＞
　初めに、図２２～図２４を参照して、画素トランジスタTr1の第１の製造方法を説明する。
　初めに、図２２のAに示されるように、半導体基板４２の第１面４２A側にSTI１１１が形成される。具体的には、半導体基板４２の第１面４２A側のSTI１１１を形成する領域のｐ型半導体領域１１２を所定の深さまで掘り込んだトレンチを形成し、形成したトレンチにSiO2膜等の絶縁膜を埋め込むことにより、STI１１１が形成される。図７に示した第３変形例のようにFTI１６１を形成する場合には、半導体基板４２を貫通するトレンチを形成し、絶縁膜が埋め込まれる。ｐ型半導体領域１６２で分離する場合には、ボロン（B)、ガリウム(Ga)等のｐ型不純物が半導体基板４２にイオン注入される。
　次に、図２２のBに示されるように、ゲート電極Tr1－Gのトレンチ電極部Tr1－VGを形成する領域の半導体基板４２を、例えばドライエッチング等を用いて除去することにより、所定の深さまで掘り込んだトレンチ２１１が形成される。
　次に、図２２のCに示されるように、例えばリン（P）、ヒ素（As）等のｎ型不純物をトレンチ２１１の側面及び底面近傍にイオン注入することで、低濃度ｎ型半導体領域１１４が形成される。また、半導体基板４２の第２面４２B近傍となるトレンチ２１１の底面側にｎ型不純物をイオン注入することで、不純物濃度が低濃度ｎ型半導体領域１１４よりも高濃度の第２ソースドレイン領域T1r－SD2が形成される。また、例えばISSG法などを用いてトレンチ２１１の側面及び底面に酸化処理が施され、酸化膜が形成されることにより、ゲート絶縁膜１１３が形成される。
　次に、図２３のAに示されるように、ゲート電極材料がトレンチ２１１の内側に埋め込まれるとともに、半導体基板４２の上面にも所定の膜厚で形成され、平面電極部Tr1－PGとトレンチ電極部Tr1－VGとからなるゲート電極Tr1－Gが形成される。ゲート電極材料は、例えば、ポリシリコンでもよいし、チタン（Ti）、タングステン（W）等の金属材料でもよい。
　次に、図２３のBに示されるように、半導体基板４２の第１面４２A側のゲート電極Tr1－G近傍に、例えばリン（P）、ヒ素（As）等のｎ型不純物をイオン注入することで、第１ソースドレイン領域T1r－SD1が形成される。その後、第１ソースドレイン領域T1r－SD1に接続されるコンタクト配線１２１や、ゲート電極Tr1－Gに接続されるコンタクト配線１２２等が形成される。
　次に、図２３のCに示されるように、半導体基板４２を上下反転して第２面４２B側を上面として、CVD（Chemical Vapor Deposition）法等を用いて、絶縁膜１４１が所定の膜厚で形成される。なお、図２３のC及び図２４では、半導体基板４２を上下反転しない状態の図を示している。絶縁膜１４１は、例えば、SiO2、SiN、SiON等で形成することができる。
　次に、図２４のAに示されるように、半導体基板４２の第２面４２B側に形成された絶縁膜１４１のうち、第２ソースドレイン領域T1r－SD2に接続する領域２２１がエッチング等を用いて除去される。
　次に、図２４のBに示されるように、開口された領域２２１内に、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）などの金属材料が埋め込まれることにより、コンタクト配線１３１が形成される。さらに、図２４のCに示されるように、コンタクト配線１３１の上部を広く開口して金属材料が埋め込まれ、接合電極１３２が形成される。接合電極１３２は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）などの金属材料とされ、コンタクト配線１３１と異なる材料でもよいし、同じ材料でもよい。
　第１の製造方法によれば、以上の工程により、図４に示した画素トランジスタTr1を製造することができる。
＜画素トランジスタの第２の製造方法＞
　次に、図２５～図２６を参照して、画素トランジスタTr1の第２の製造方法を説明する。
　初めに、図２５のAに示されるように、半導体基板４２の第１面４２A側にSTI１１１が形成される。この工程は、第１の製造方法と同じであるが、半導体基板４２の厚みが第１製造方法と異なる。第２の製造方法では、基板の厚みが第１の製造方法よりも厚い半導体基板４２が用いられる。
　次に、図２５のBに示されるように、ゲート電極Tr1－Gのトレンチ電極部Tr1－VGを形成する領域の半導体基板４２を、例えばドライエッチング等を用いて除去することにより、所定の深さまで掘り込んだトレンチ２１１が形成される。
　次に、図２５のCに示されるように、例えばリン（P）、ヒ素（As）等のｎ型不純物をトレンチ２１１の側面及び底面近傍にイオン注入することで、低濃度ｎ型半導体領域１１４が形成される。また、トレンチ２１１の底面側にｎ型不純物をイオン注入することで第２ソースドレイン領域T1r－SD2が形成される。また、トレンチ２１１の側面及び底面にゲート絶縁膜１１３が形成される。第１の製造方法と異なり、半導体基板４２が厚いため、第２ソースドレイン領域T1r－SD2が形成される領域は、トレンチ２１１の底面近傍であるが、半導体基板４２の第２面４２Bからは少し離れた位置となる。
　次に、図２６のAに示されるように、平面電極部Tr1－PGとトレンチ電極部Tr1－VGとからなるゲート電極Tr1－Gが形成され、第１ソースドレイン領域T1r－SD1や、コンタクト配線１２１、１２２等が形成される。この工程は、第１の製造方法の図２３のA及びBの工程と同様である。
　次に、図２６のBに示されるように、CMP(Chemical Mechanical Polishing)等を用いて、半導体基板４２の第２面４２B側を所定の膜厚だけ除去し、半導体基板４２が薄肉化される。薄肉化された半導体基板４２は、第１の製造方法の半導体基板４２と同じ厚みとなり、図２６のBの状態は、第１の製造方法における図２３のBと同じ状態である。
　次の図２６のCに示されるように、薄肉化された半導体基板４２の第２面４２B側に、CVD法等を用いて絶縁膜１４１が形成される。その後のコンタクト配線１３１、接合電極１３２を形成する工程は第１の製造方法と同様であるので、説明は省略する。
　第２の製造方法によれば、以上の工程により、図４に示した画素トランジスタTr1を製造することができる。
＜１５．電子機器の構成例＞
　上述した光検出装置１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図２７は、電子機器の構成例を示すブロック図である。
　図２７に示されるように、電子機器３０１は、光学系３０２、光検出装置３０３、DSP（Digital Signal Processor）３０４、表示装置３０５、操作系３０６、メモリ３０７、記録装置３０８、および電源系３０９を備える。DSP３０４、表示装置３０５、操作系３０６、メモリ３０７、記録装置３０８、および電源系３０９は、バス３１０を介して相互に接続されている。電子機器３０１は、例えば、静止画像および動画像を撮像可能な撮像装置である。
　光学系３０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を光検出装置３０３に導き、光検出装置３０３の受光面（センサ部）に結像させる。
　光検出装置３０３としては、上述した光検出装置１の構成が適用される。光検出装置３０３には、光学系３０２を介して受光面に結像される像に応じて、一定期間、信号電荷としての電子が蓄積される。そして、光検出装置３０３に蓄積された電子に応じた信号がDSP３０４に供給される。
　DSP３０４は、光検出装置３０３からの信号に対して各種の信号処理を施して画像を生成し、その画像のデータを、メモリ３０７に一時的に記憶させる。メモリ３０７に記憶された画像のデータは、記録装置３０８に記録されたり、表示装置３０５に供給されて画像が表示されたりする。また、操作系３０６は、ユーザによる各種の操作を受け付けて電子機器３０１の各ブロックに操作信号を供給し、電源系３０９は、電子機器３０１の各ブロックの駆動に必要な電力を供給する。
　このように構成されている電子機器３０１では、光検出装置３０３として、上述した光検出装置１を適用することにより、画素の微細化が可能となり、微細化を行った場合でも、画素トランジスタ特性を維持することが容易となる。よって、高画質な撮像画像を生成することができる。
＜１６．イメージセンサの使用例＞
　図２８は、上述の光検出装置１がイメージセンサである場合の使用例を示す図である。
　上述の光検出装置１がイメージセンサである場合、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
　・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜１７．内視鏡手術システムへの応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図２９は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図２９では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、RAWデータとしてカメラコントロールユニット(CCU: Camera Control Unit)１１２０１に送信される。
　CCU１１２０１は、CPU(Central Processing Unit)やGPU(Graphics Processing Unit)等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、CCU１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、CCU１１２０１からの制御により、当該CCU１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばLED(Light Emitting Diode)等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばLED、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。RGBレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、RGBレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、RGBそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging)が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図３０は、図２９に示すカメラヘッド１１１０２及びCCU１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。CCU１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とCCU１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってRGBそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３D（Dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３D表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、CCU１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をRAWデータとして伝送ケーブル１１４００を介してCCU１１２０１に送信する。
　また、通信部１１４０４は、CCU１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてCCU１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるAE(Auto Exposure)機能、AF(Auto Focus)機能及びAWB(Auto White Balance)機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したCCU１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたRAWデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びCCU１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とCCU１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。具体的には、撮像部１１４０２として、上述した光検出装置１を適用することができる。撮像部１１４０２に本開示に係る技術を適用することにより、カメラヘッド１１１０２を小型化しつつも、より鮮明な術部画像を得ることができる。
　なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜１８．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図３１は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークI／F（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３１の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３２は、撮像部１２０３１の設置位置の例を示す図である。
　図３２では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３２には、撮像部１２１０１～１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１～１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１～１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１～１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１～１２１０４から得られた距離情報を基に、撮像範囲１２１１１～１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１～１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１～１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１～１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１～１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１～１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、撮像部１２０３１として、上述した光検出装置１を適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、小型化しつつも、より見やすい撮影画像を得ることができたり、距離情報を取得することができる。また、得られた撮影画像や距離情報を用いて、ドライバの疲労を軽減したり、ドライバや車両の安全度を高めることが可能になる。
　上述した例では、第１導電型をｐ型、第２導電型をｎ型として、電子を信号電荷とした光検出装置について説明したが、本開示は正孔を信号電荷とする光検出装置にも適用することができる。すなわち、第１導電型をｎ型とし、第２導電型をｐ型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
　また、本開示は、可視光の入射光量の分布を検知して画像として撮像する光検出装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する光検出装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の光検出装置（物理量分布検知装置）全般に対して適用可能である。
　本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の技術の要旨を逸脱しない範囲において種々の変更が可能である。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
　なお、本開示の技術は、以下の構成を採用することができる。
（１）
　半導体基板の深さ方向の少なくとも一部まで掘り込まれたトレンチ電極部を有するゲート電極と、
　一方がソースで他方がドレインとなる第１ソースドレイン領域及び第２ソースドレイン領域と
　を有する縦型トランジスタを備え、
　前記第１ソースドレイン領域は、前記半導体基板の第１面の界面近傍に形成され、
　前記第２ソースドレイン領域は、前記ゲート電極の下方であって、前記半導体基板の前記第１面と反対側の第２面の界面近傍に形成されている
　光検出装置。
（２）
　前記第２ソースドレイン領域の少なくとも一部は、前記ゲート電極によって変調される領域に配置されている
　前記（１）に記載の光検出装置。
（３）
　前記ゲート電極は、複数の前記トレンチ電極部を有する
　前記（１）または（２）に記載の光検出装置。
（４）
　前記ゲート電極は、フィン形状の前記トレンチ電極部を有する
　前記（１）～（３）のいずれかに記載の光検出装置。
（５）
　前記ゲート電極は、前記半導体基板を貫通する前記トレンチ電極部を有する
　前記（１）～（４）のいずれかに記載の光検出装置。
（６）
　入射光の受光量に応じて光電変換部で生成された電荷を読み出す読み出し回路として複数のトランジスタを有し、
　前記読み出し回路の少なくとも１つの前記トランジスタは、前記縦型トランジスタである
　前記（１）～（５）のいずれかに記載の光検出装置。
（７）
　前記読み出し回路の前記複数のトランジスタは、前記縦型トランジスタであり、
　前記半導体基板の前記第１面に形成された前記第１ソースドレイン領域及び前記第２面に形成された前記第２ソースドレイン領域の少なくとも１つは、複数のトランジスタで共通化されている
　前記（６）に記載の光検出装置。
（８）
　前記縦型トランジスタは素子分離部で分離されており、
　前記素子分離部は、所定の深さのトレンチに絶縁膜を埋め込んで形成されるか、または、前記半導体基板を貫通する絶縁膜もしくは高濃度半導体領域で形成される
　前記（１）～（７）のいずれかに記載の光検出装置。
（９）
　半導体基板の深さ方向の少なくとも一部まで掘り込まれたトレンチ電極部を有するゲート電極と、
　一方がソースで他方がドレインとなる第１ソースドレイン領域及び第２ソースドレイン領域と
　を有する縦型トランジスタを備え、
　前記第１ソースドレイン領域は、前記半導体基板の第１面の界面近傍に形成され、
　前記第２ソースドレイン領域は、前記ゲート電極の下方であって、前記半導体基板の前記第１面と反対側の第２面の界面近傍に形成されている
　光検出装置
　を備える電子機器。
　１　光検出装置，　１１　第１基板，　１２　第２基板，　１３　第３基板，　４１　半導体基板，　４２　半導体基板，　４２A　第１面，　４２B　第２面，　４３　半導体基板，　５１，５１A，５１B，５１C，５１D　センサ画素，　５２　画素領域，　６１　読み出し回路，　６２　画素駆動配線，　６３　垂直信号線，　PD　フォトダイオード，　TG　転送トランジスタ，　AMP　増幅トランジスタ，　FD　フローティングディフュージョン，　FDG　切替トランジスタ，　RST　リセットトランジスタ，　SEL　選択トランジスタ，　SubFD　付加容量，　VDD　電源線，　Tr，Tr1，Tr2　画素トランジスタ，　Tr1－G　ゲート電極，　Tr1－PG　平面電極部，　Tr1－VG　トレンチ電極部，　T1r－SD1　第１ソースドレイン領域，　T1r－SD2　第２ソースドレイン領域，　１１１　STI，　１１２　ｐ型半導体領域，　１１３　ゲート絶縁膜，　１１４　低濃度ｎ型半導体領域，　１２１　コンタクト配線，　１２２　コンタクト配線，　１３１　コンタクト配線，　１３２　接合電極，　１４１　絶縁膜，　３０１　電子機器，　３０３　光検出装置

Claims (9)

  1. 　半導体基板の深さ方向の少なくとも一部まで掘り込まれたトレンチ電極部を有するゲート電極と、
    　一方がソースで他方がドレインとなる第１ソースドレイン領域及び第２ソースドレイン領域と
    　を有する縦型トランジスタを備え、
    　前記第１ソースドレイン領域は、前記半導体基板の第１面の界面近傍に形成され、
    　前記第２ソースドレイン領域は、前記ゲート電極の下方であって、前記半導体基板の前記第１面と反対側の第２面の界面近傍に形成されている
    　光検出装置。
  2. 　前記第２ソースドレイン領域の少なくとも一部は、前記ゲート電極によって変調される領域に配置されている
    　請求項１に記載の光検出装置。
  3. 　前記ゲート電極は、複数の前記トレンチ電極部を有する
    　請求項１に記載の光検出装置。
  4. 　前記ゲート電極は、フィン形状の前記トレンチ電極部を有する
    　請求項１に記載の光検出装置。
  5. 　前記ゲート電極は、前記半導体基板を貫通する前記トレンチ電極部を有する
    　請求項１に記載の光検出装置。
  6. 　入射光の受光量に応じて光電変換部で生成された電荷を読み出す読み出し回路として複数のトランジスタを有し、
    　前記読み出し回路の少なくとも１つの前記トランジスタは、前記縦型トランジスタである
    　請求項１に記載の光検出装置。
  7. 　前記読み出し回路の前記複数のトランジスタは、前記縦型トランジスタであり、
    　前記半導体基板の前記第１面に形成された前記第１ソースドレイン領域及び前記第２面に形成された前記第２ソースドレイン領域の少なくとも１つは、複数のトランジスタで共通化されている
    　請求項６に記載の光検出装置。
  8. 　前記縦型トランジスタは素子分離部で分離されており、
    　前記素子分離部は、所定の深さのトレンチに絶縁膜を埋め込んで形成されるか、または、前記半導体基板を貫通する絶縁膜もしくは高濃度半導体領域で形成される
    　請求項１に記載の光検出装置。
  9. 　半導体基板の深さ方向の少なくとも一部まで掘り込まれたトレンチ電極部を有するゲート電極と、
    　一方がソースで他方がドレインとなる第１ソースドレイン領域及び第２ソースドレイン領域と
    　を有する縦型トランジスタを備え、
    　前記第１ソースドレイン領域は、前記半導体基板の第１面の界面近傍に形成され、
    　前記第２ソースドレイン領域は、前記ゲート電極の下方であって、前記半導体基板の前記第１面と反対側の第２面の界面近傍に形成されている
    　光検出装置
    　を備える電子機器。
PCT/JP2024/046158 2024-01-12 2024-12-26 光検出装置および電子機器 Pending WO2025150446A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024003019 2024-01-12
JP2024-003019 2024-01-12

Publications (1)

Publication Number Publication Date
WO2025150446A1 true WO2025150446A1 (ja) 2025-07-17

Family

ID=96386795

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/046158 Pending WO2025150446A1 (ja) 2024-01-12 2024-12-26 光検出装置および電子機器

Country Status (1)

Country Link
WO (1) WO2025150446A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088693A (ja) * 2013-11-01 2015-05-07 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015135927A (ja) * 2014-01-20 2015-07-27 株式会社東芝 半導体装置、半導体モジュール、および電子回路
WO2019093479A1 (ja) * 2017-11-09 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
JP2021010080A (ja) * 2019-06-28 2021-01-28 キヤノン株式会社 撮像装置および機器
JP2021153161A (ja) * 2020-03-25 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び、固体撮像装置の製造方法
WO2022196096A1 (ja) * 2021-03-18 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 イベント検出素子及び電子機器
JP2022146934A (ja) * 2021-03-22 2022-10-05 三星電子株式会社 イメージセンサ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088693A (ja) * 2013-11-01 2015-05-07 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015135927A (ja) * 2014-01-20 2015-07-27 株式会社東芝 半導体装置、半導体モジュール、および電子回路
WO2019093479A1 (ja) * 2017-11-09 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
JP2021010080A (ja) * 2019-06-28 2021-01-28 キヤノン株式会社 撮像装置および機器
JP2021153161A (ja) * 2020-03-25 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び、固体撮像装置の製造方法
WO2022196096A1 (ja) * 2021-03-18 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 イベント検出素子及び電子機器
JP2022146934A (ja) * 2021-03-22 2022-10-05 三星電子株式会社 イメージセンサ

Similar Documents

Publication Publication Date Title
US12506976B2 (en) Solid-state imaging device and electronic apparatus
JP7642528B2 (ja) 撮像素子および半導体素子
KR102655439B1 (ko) 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
US20250287719A1 (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus
US12453195B2 (en) Solid-state imaging device
JPWO2018180575A1 (ja) 固体撮像素子、電子機器、並びに製造方法
US20240038807A1 (en) Solid-state imaging device
US20260033026A1 (en) Photodetection device and ranging system
JP7848214B2 (ja) 撮像装置及び電子機器
WO2024202617A1 (ja) 半導体装置、光検出装置及び半導体装置の製造方法
WO2025150446A1 (ja) 光検出装置および電子機器
US20250120202A1 (en) Imaging device
US20250081643A1 (en) Solid-state imaging device and electronic device
WO2025110004A1 (ja) 光検出装置および電子機器
WO2025158884A1 (ja) 半導体装置および電子機器
WO2024116928A1 (ja) 半導体装置及び電子機器
WO2023188899A1 (ja) 光検出装置及び電子機器
WO2024154666A1 (ja) 半導体装置
WO2026088885A1 (ja) 光検出装置および電子機器
WO2024214389A1 (ja) 光検出装置、電子機器及び半導体装置
WO2023248926A1 (ja) 撮像素子及び電子機器
WO2025100321A1 (ja) 光検出装置
WO2026088629A1 (ja) 光検出装置およびその製造方法
WO2025150402A1 (ja) 光検出装置およびその製造方法、並びに、電子機器
WO2024181273A1 (ja) 光検出装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24916948

Country of ref document: EP

Kind code of ref document: A1