WO2025112435A1 - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
WO2025112435A1
WO2025112435A1 PCT/CN2024/098710 CN2024098710W WO2025112435A1 WO 2025112435 A1 WO2025112435 A1 WO 2025112435A1 CN 2024098710 W CN2024098710 W CN 2024098710W WO 2025112435 A1 WO2025112435 A1 WO 2025112435A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
light
distance
distributed bragg
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/CN2024/098710
Other languages
English (en)
French (fr)
Inventor
丁兴兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Publication of WO2025112435A1 publication Critical patent/WO2025112435A1/zh
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout

Definitions

  • the present application relates to the field of display technology, and in particular to a display panel and a display device.
  • Micro-LED Micro-Light-Emitting Diode Display
  • LCD Liquid Crystal Display
  • OLED Organic Light-Emitting Diode
  • Micro-LED Micro-Light-Emitting Diode Display
  • Micro-LED technology is a technology that forms a Micro-LED display by transferring a large number of LEDs (Light-Emitting Diodes) below 50 ⁇ m to a substrate, and then using bonding technology to achieve electrical connection with the substrate.
  • LEDs Light-Emitting Diodes
  • the commonly used metal bonding process is to prepare eutectic bonding solder on the chip electrode of Micro-LED or the driving electrode of TFT (Thin-Film Transistors) substrate in advance, and form a eutectic interface between the solder and the electrode through hot pressing to achieve electrical connection between the substrate and Micro-LED.
  • TFT Thin-Film Transistors
  • the purpose of the present application is to provide a display panel and a display device, which can solve the problem that the contact area between the solder and the electrode is small, poor bonding is prone to occur, resulting in lamp dropping and lamp not lighting up, and affecting the display effect.
  • An embodiment of the present application provides a display panel, comprising:
  • a plurality of driving electrodes are arranged on the substrate at intervals from each other;
  • FIG2 is a schematic diagram of a structure in which an array substrate is prepared on a first substrate, and a driving electrode and an insulating layer are prepared on the array substrate;
  • FIG5 is a schematic structural diagram of peeling off the first photoresist layer based on FIG4;
  • FIG10 is a schematic diagram showing the structure of preparing the first chip electrode layer based on FIG9;
  • FIG12 is a schematic diagram showing the structure of preparing a fourth photoresist layer based on FIG11;
  • FIG13 is a schematic diagram of a structure in which a hole is opened in the fourth photoresist layer based on FIG12;
  • FIG15 is a schematic structural diagram of peeling off the fourth photoresist layer based on FIG14;
  • FIG16 is a first schematic plan view of a first matching structure on a conductive unit according to an embodiment of the present application.
  • FIG17 is a first schematic plan view of a second matching structure on a chip electrode according to an embodiment of the present application.
  • FIG18 is a first plan layout diagram of the driving electrodes and the distributed Bragg reflection unit according to an embodiment of the present application.
  • Fig. 19 is a schematic diagram of the A-A section in Fig. 18;
  • FIG20 is a second schematic plan view of the first matching structure on the conductive unit of the embodiment of the present application.
  • FIG21 is a second schematic plan view of a second matching structure on a chip electrode according to an embodiment of the present application.
  • FIG22 is a second plan layout diagram of the driving electrodes and the distributed Bragg reflection unit according to the embodiment of the present application.
  • Fig. 23 is a schematic diagram of the B-B cross section in Fig. 22;
  • Fig. 24 is a schematic diagram of the C-C section in Fig. 22;
  • FIG25 is a schematic diagram of the D-D cross section in FIG22 .
  • a second chip electrode layer 115.
  • a first distributed Bragg reflection unit 116.
  • Some embodiments of the present application provide a display panel, comprising:
  • a substrate a plurality of driving electrodes, arranged on the substrate at intervals;
  • a plurality of conductive units are disposed one by one correspondingly on a side of the driving electrode away from the substrate;
  • a plurality of light-emitting chips are arranged on a side of the conductive unit away from the substrate; each of the light-emitting chips comprises a main body and two chip electrodes located on a side of the main body close to the substrate, and the chip electrodes are electrically connected to the conductive unit in a one-to-one correspondence;
  • At least one of the conductive units is provided with a first matching structure on a side away from the substrate, and the chip electrode corresponding to the conductive unit is provided with a second matching structure that is interlocked with the first matching structure.
  • the first mating structure includes a protrusion
  • the second mating structure includes a snap-in groove that matches the protrusion
  • the first mating structure includes a recessed groove
  • the second mating structure includes a snap-in protrusion that matches the recessed groove
  • the first mating structure includes a protrusion and a recessed groove
  • the second mating structure includes a snap-in groove and a snap-in protrusion that match the first mating structure.
  • the shape of the first matching structure includes one or more of a trapezoidal cone, a truncated cone, and an elliptical cone.
  • the display panel further includes a plurality of distributed Bragg reflection units disposed on the substrate in a one-to-one correspondence within the first gap.
  • the distributed Bragg reflection unit includes: a first distributed Bragg reflection unit located between two chip electrodes of at least one of the light-emitting chips; and a second distributed Bragg reflection unit located between at least two adjacent light-emitting chips.
  • a height of the first distributed Bragg reflection unit is less than a height of the second distributed Bragg reflection unit.
  • the distance between the surface of the first distributed Bragg reflector unit on the side away from the substrate and the surface of the substrate on the side away from the first distributed Bragg reflector unit is a first distance; the distance between the surface of the body of the light-emitting chip on the side close to the substrate and the surface of the substrate on the side away from the light-emitting chip is a second distance; the first distance is less than or equal to the second distance.
  • the distance between the surface of the second distributed Bragg reflector unit away from the substrate and the surface of the substrate away from the second distributed Bragg reflector unit is a third distance; the distance between the surface of the body of the light-emitting chip away from the substrate and the surface of the substrate away from the light-emitting chip is a fourth distance; the third distance is greater than the fourth distance.
  • the display panel further includes: an encapsulation layer covering a side of the light emitting chip away from the substrate, filling the substrate between two adjacent light emitting chips, and filling between two chip electrodes of the same light emitting chip.
  • the display panel includes red sub-pixels, green sub-pixels and blue sub-pixels; the light-emitting chips of the red sub-pixels, green sub-pixels and blue sub-pixels are all blue light-emitting chips, and red conversion quantum dots and green conversion quantum dots are respectively provided in the encapsulation layers corresponding to the red sub-pixels and the green sub-pixels.
  • Some embodiments of the present application further provide a display device, which includes the display panel described in any of the above embodiments.
  • At least one of the conductive units in the embodiments of the present application is provided with a first matching structure on a side away from the substrate, and the chip electrode corresponding to the conductive unit is provided with a second matching structure that is mutually interlocked with the first matching structure, thereby increasing the contact area between the chip electrode and the conductive unit, improving the bonding yield between the light-emitting chip and the driving electrode, and avoiding the phenomenon of lamp falling off or lamp not lighting due to poor bonding.
  • a first distributed Bragg reflection unit is arranged between the two chip electrodes of at least one of the light-emitting chips, and the first distributed Bragg reflection unit is used to reflect the light irradiated thereon, thereby improving the light utilization rate of the display panel, enhancing the brightness of the display panel, and reducing the influence of light on the electrical properties of the thin film transistor on the substrate.
  • a second distributed Bragg reflector unit is disposed between at least two adjacent light-emitting chips, and the second distributed Bragg reflector unit is used to prevent crosstalk between the light emitted by the adjacent light-emitting chips.
  • red conversion quantum dots and green conversion quantum dots are respectively arranged in the encapsulation layers corresponding to the red sub-pixel and the green sub-pixel, so that the display panel can achieve a full-color display effect.
  • Some embodiments of the present application provide a display device, which includes a display panel 100.
  • the display panel 100 is a Micro-LED display panel.
  • the display panel 100 includes: a substrate 101 , a plurality of driving electrodes 102 , a plurality of conductive units 103 , and a plurality of light emitting chips 104 .
  • the plurality of driving electrodes 102 are disposed on the substrate 101 at intervals. Specifically, the plurality of driving electrodes 102 are disposed on a side of the array substrate 1012 away from the first substrate 1011 at intervals, and are electrically connected to the thin film transistors in the array substrate 1012 .
  • the display panel 100 further includes an insulating layer 105 disposed on the substrate 101 in the first gap.
  • the insulating layer 105 is used to prevent a short circuit between two adjacent driving electrodes 102.
  • the plurality of conductive units 103 are disposed one by one on a side of the driving electrode 102 away from the substrate 101.
  • the conductive unit 103 is made of metal solder.
  • the conductive unit 103 may also be made of other conductive materials.
  • a plurality of light emitting chips 104 are disposed on a side of the conductive unit 103 away from the substrate 101.
  • the light emitting chip 104 is a Micro-LED light emitting chip
  • the light emitting chip 104 is a blue light emitting chip.
  • a first matching structure 1031 is disposed on a side of each conductive unit 103 away from the substrate 101 , and a second matching structure 10421 that is interlocked with the first matching structure 1031 is disposed on each chip electrode 1042 .
  • the first matching structure 1031 includes a protruding portion
  • the second matching structure 10421 includes a snap-in groove matched with the protruding portion; or, the first matching structure 1031 includes a recessed groove, and the second matching structure 10421 includes a snap-in protrusion matched with the recessed groove; or, the first matching structure 1031 includes a protruding portion and a recessed groove, and the second matching structure 10421 includes a snap-in groove and a snap-in protrusion matched with the first matching structure 1031.
  • the first matching structure 1031 includes only the recessed groove
  • the second matching structure 10421 includes only the snap-in protrusion matched with the recessed groove.
  • the first matching structure 1031 may include only the protruding portion, and the second matching structure 10421 may include only the snap-in groove matched with the protruding portion.
  • the first matching structure 1031 may include both a protruding portion and a recessed groove, and the second matching structure 10421 may include both a snap-fitting groove and a snap-fitting protrusion that are compatible with the first matching structure 1031 .
  • the shape of the first matching structure 1031 includes: one or more of a trapezoidal table, a truncated table and an elliptical table.
  • the shapes of the first matching structure 1031 and the second matching structure 10421 are both trapezoidal tables.
  • two first matching structures 1031 are provided on a conductive unit 103, the two first matching structures 1031 are of the same size, and the central axes of the two first matching structures 1031 coincide.
  • the first matching structure 1031 is represented by a dotted line in FIG. 16 as a concave groove
  • the second matching structure 1031 is represented by a solid line in FIG. 17 as a convex portion. As shown in FIG.
  • the display panel 100 also includes an encapsulation layer 106.
  • the encapsulation layer 106 covers the side of the light-emitting chip 104 away from the substrate 101, and is filled on the substrate 101 between two adjacent light-emitting chips 104, and is filled between the two chip electrodes 1042 of the same light-emitting chip 104.
  • the encapsulation layer 106 is mainly used to protect the light-emitting chip 104 and prevent the light-emitting chip 104 from being invaded by water and oxygen.
  • the material of the encapsulation layer 106 is a photoresist material. In other embodiments, the material of the encapsulation layer 106 may also be an ink material, which is not limited in this application.
  • Some embodiments of the present application also provide a process flow for setting a first matching structure 1031 on a side of the conductive unit 103 away from the substrate 101 , and the specific steps are as follows.
  • an array substrate 1012 is prepared on a first substrate 1011 , and a driving electrode 102 and an insulating layer 105 are prepared on the array substrate 1012 .
  • a first photoresist layer 107 is patterned and prepared by a yellow light process of coating, exposure, and development.
  • a conductive unit material layer 108 is prepared by one of evaporation, PVD, electroplating and chemical plating processes.
  • the first photoresist layer 107 is stripped using a photoresist stripping solution.
  • a second photoresist layer 109 is patterned and prepared by a yellow light process of coating, exposure, and development.
  • the first matching structure 1031 is formed by etching on the conductive unit material layer 108 , and then the second photoresist layer 109 is stripped and removed, and finally the remaining conductive unit material layer 108 forms the conductive unit 103 .
  • Some embodiments of the present application also provide a process flow for setting a second matching structure 10421 on a chip electrode 1042, specifically a process flow for forming the second matching structure 10421 on a side of the chip electrode 1042 away from the body 1041.
  • the specific steps are as follows.
  • a third photoresist layer 112 is prepared by using a yellow light process of coating, exposure, and development.
  • the first chip electrode layer 113 of the chip electrode 1042 is prepared by one of chemical plating, electroplating and evaporation.
  • the material of the first chip electrode layer 113 is generally Au.
  • the third photoresist layer 112 is stripped using a photoresist stripping solution.
  • a fourth photoresist layer 114 is prepared by a yellow light process of coating, exposure, and development.
  • a hole is opened in the fourth photoresist layer 114 . It is worth noting that the opening of the fourth photoresist layer 114 is located above the first chip electrode layer 113 , and the size of the opening of the fourth photoresist layer 114 is smaller than that of the first chip electrode layer 113 .
  • a second chip electrode layer 115 is prepared in the opening of the fourth photoresist layer 114 by using one of chemical plating, electroplating and evaporation.
  • the first chip electrode layer 113 and the second chip electrode layer 115 are combined to form a chip electrode 1042.
  • the second chip electrode layer 115 is the second matching structure 10421 on the chip electrode 1042.
  • the fourth photoresist layer 114 is stripped off using a photoresist stripping solution.
  • a stable eutectic structure can be formed through hot pressing and melting, which reduces the peeling of the chip electrode. This can increase the contact area between the chip electrode 1042 and the conductive unit 103, improve the bonding yield between the light-emitting chip 104 and the driving electrode 102, and avoid the phenomenon of lamp falling off or lamp not lighting due to poor bonding.
  • the display panel 100 further includes a plurality of distributed Bragg reflection units disposed one-to-one on the substrate 101 in the first gap.
  • the distributed Bragg reflection units include a first distributed Bragg reflection unit 116 and a second distributed Bragg reflection unit 117.
  • the height H1 of the first distributed Bragg reflection unit 116 is less than the height H2 of the second distributed Bragg reflection unit 117.
  • H1 is between 1 ⁇ m and 5 ⁇ m
  • H2 is ⁇ 10 ⁇ m.
  • H1 is 3 ⁇ m and H2 is 10 ⁇ m.
  • the first distributed Bragg reflector 116 is located between the two chip electrodes 1042 of at least one of the light-emitting chips 104.
  • the first distributed Bragg reflector 116 is used to reflect the light irradiated thereon, thereby improving the light utilization rate of the display panel 100, enhancing the brightness of the display panel 100, and reducing the influence of the light on the electrical properties of the thin film transistor on the substrate 101.
  • the distance between the surface of the first distributed Bragg reflector 116 away from the substrate 101 and the surface of the substrate 101 away from the first distributed Bragg reflector 116 is a first distance L1; the distance between the surface of the body 1041 of the light emitting chip 104 close to the substrate 101 and the surface of the substrate 101 away from the light emitting chip 104 is a second distance L2; the first distance L1 is less than or equal to the second distance L2.
  • L1 is equal to L2, thereby preventing the first distributed Bragg reflector 116 from lifting the body 1041 of the light emitting chip 104 and affecting the bonding between the light emitting chip 104 and the conductive unit 103.
  • the second distributed Bragg reflector 117 is located between at least two adjacent light emitting chips 104.
  • the second distributed Bragg reflector 117 is used to prevent crosstalk between the light emitted by the adjacent light emitting chips 104.
  • the distance between the surface of the second distributed Bragg reflector 117 away from the substrate 101 and the surface of the substrate 101 away from the second distributed Bragg reflector 117 is a third distance L3; the distance between the surface of the main body 1041 of the light emitting chip 104 away from the substrate 101 and the surface of the substrate 101 away from the light emitting chip 104 is a fourth distance L4; the third distance L3 is greater than the fourth distance L4.
  • the driving electrode 102 includes a plurality of electrode groups spaced apart from each other.
  • Each electrode group includes three anodes 1021 and one cathode 1022. Any two adjacent anodes 1021 are spaced apart from each other, and any anode 1021 and cathode 1022 are spaced apart from each other.
  • the shape of the first matching structure 1031 includes: one or more of a trapezoidal table, a truncated table and an elliptical table.
  • the shapes of the first matching structure 1031 and the second matching structure 10421 are both trapezoidal tables.
  • Two first matching structures 1031 are provided on a conductive unit 103, and the two first matching structures are the same size.
  • the central axes of the two first matching structures 1031 are parallel to each other but do not overlap. It is worth noting that the dotted line in Figure 20 represents that the first matching structure 1031 is a recessed groove, and the solid line in Figure 21 represents that the second matching structure 1031 is a raised portion.
  • the display panel 100 includes a red sub-pixel 1, a green sub-pixel 2 and a blue sub-pixel 3.
  • the light-emitting chips 104 of the red sub-pixel 1, the green sub-pixel 2 and the blue sub-pixel 3 are all blue light-emitting chips, and the encapsulation layers 106 corresponding to the red sub-pixel 1 and the green sub-pixel 2 are respectively provided with red conversion quantum dots 118 and green conversion quantum dots 119, so that the display panel 100 can achieve a full-color display effect.

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示面板及显示装置。显示面板包括基板、设置在基板上的多个驱动电极、多个导电单元以及多个发光芯片；每一所述发光芯片具有主体和位于所述主体靠近所述基板的一侧的两个芯片电极，所述芯片电极一一对应电连接至所述导电单元；至少一个所述导电单元远离所述基板的一侧设有第一配合结构，与该导电单元相对应的所述芯片电极设有与所述第一配合结构相互嵌合的第二配合结构。

Description

显示面板及显示装置
本申请要求于2023年11月29日提交的申请号为202311632968.1的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板及显示装置。
 背景技术
相比于已经大规模量产的LCD（Liquid Crystal Display，液晶显示器）技术和OLED（Organic Light-Emitting Diode，有机发光二极管）技术，Micro-LED（Micro-Light-Emitting Diode Display，微型发光二极管）技术在亮度、对比度、可靠性、响应速度、寿命、透明度等方面具有显著优势，成为非常热门的新型显示技术。
Micro-LED技术是通过将50μm以下的LED（Light-Emitting Diode，发光二极管）巨量转移到基板上后，借助键合技术实现与基板电性连接，封装完成后形成Micro-LED显示器的技术。
目前常用的金属键合工艺是预先在Micro-LED的芯片电极或者TFT（Thin-Film Transistors，薄膜晶体管）基板的驱动电极上制备共晶键合焊料，通过热压使焊料和电极形成共晶界面，实现基板和Micro-LED的电连接。然而，上述工艺中焊料和电极之间的接触面积较小，容易出现键合不良，导致出现掉灯和灯不亮的现象，影响显示效果。
 发明概述
本申请的目的是提供一种显示面板及显示装置，其能够解决焊料和电极之间的接触面积小，容易出现键合不良，导致出现掉灯和灯不亮的现象，影响显示效果的问题。
本申请实施例提供一种显示面板，其包括：
基板；
多个驱动电极，相互间隔设置于所述基板上；
多个导电单元，一一对应设置于所述驱动电极远离所述基板的一侧；
多个发光芯片，设置于所述导电单元远离所述基板的一侧；每一所述发光芯片具有主体和位于所述主体靠近所述基板的一侧的两个芯片电极，所述芯片电极一一对应电连接至所述导电单元；
其中，至少一个所述导电单元远离所述基板的一侧设有第一配合结构，与该导电单元相对应的所述芯片电极设有与所述第一配合结构相互嵌合的第二配合结构。
本申请实施例还提供了一种显示装置，其包括上述的显示面板。
有益效果
本申请的至少一个所述导电单元远离所述基板的一侧设有第一配合结构，与该导电单元相对应的所述芯片电极设有与所述第一配合结构相互嵌合的第二配合结构，由此可以增加芯片电极与导电单元之间的接触面积，提升发光芯片和驱动电极之间的键合良率，避免出现键合不良导致的掉灯和灯不亮的现象。
 附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例的显示面板的第一种结构示意图；
图2是本申请在第一衬底上制备阵列基板，并在阵列基板上制备驱动电极和绝缘层的结构示意图；
图3是在图2的基础上制备第一光阻层的结构示意图；
图4是在图3的基础上制备导电单元材料层的结构示意图；
图5是在图4的基础上剥离第一光阻层的结构示意图；
图6是在图5的基础上制备第二光阻层的结构示意图；
图7是在图6的基础上在导电单元材料层上刻蚀形成第一配合结构，并剥离第二光阻层的结构示意图；
图8是在第二衬底上制备外延层的结构示意图；
图9是在图8的基础上制备第三光阻层的结构示意图；
图10是在图9的基础上制备第一芯片电极层的结构示意图；
图11是在图10的基础上剥离第三光阻层的结构示意图；
图12是在图11的基础上制备第四光阻层的结构示意图；
图13是在图12的基础上在第四光阻层上开孔的结构示意图；
图14是在图13的基础上制备第二芯片电极层的结构示意图；
图15是在图14的基础上剥离第四光阻层的结构示意图；
图16是本申请实施例的导电单元上的第一配合结构的第一种平面示意图；
图17是本申请实施例的芯片电极上的第二配合结构的第一种平面示意图；
图18是本申请实施例的驱动电极及分布式布拉格反射单元的第一种平面布局图；
图19是图18中的A-A截面示意图；
图20是本申请实施例的导电单元上的第一配合结构的第二种平面示意图；
图21是本申请实施例的芯片电极上的第二配合结构的第二种平面示意图；
图22是本申请实施例的驱动电极及分布式布拉格反射单元的第二种平面布局图；
图23是图22中的B-B截面示意图；
图24是图22中的C-C截面示意图；
图25是图22中的D-D截面示意图。
附图标记说明：
100、显示面板；
101、基板；                      102、驱动电极；
103、导电单元；                  104、发光芯片；
105、绝缘层；                    106、封装层
107、第一光阻层；                108、导电单元材料层；
109、第二光阻层；                110、第二衬底；
111、外延层；                    112、第三光阻层；
113、第一芯片电极层；            114、第四光阻层；
115、第二芯片电极层；            116、第一分布式布拉格反射单元；
117、第二分布式布拉格反射单元；  118、红色转换量子点；
119、绿色转换量子点；
1011、第一衬底；                1012、阵列基板；
1031、第一配合结构；
1041、主体；                     1042、芯片电极；
10421、第二配合结构；
1、红色子像素；                  2、绿色子像素；
3、蓝色子像素。
 本发明的实施方式
以下结合说明书附图详细说明本申请的优选实施例，以向本领域中的技术人员完整介绍本申请的技术内容，以举例证明本申请可以实施，使得本申请公开的技术内容更加清楚，使得本领域的技术人员更容易理解如何实施本申请。然而本申请可以通过许多不同形式的实施例来得以体现，本申请的保护范围并非仅限于文中提到的实施例，下文实施例的说明并非用来限制本申请的范围。
本申请所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是附图中的方向，本文所使用的方向用语是用来解释和说明本申请，而不是用来限定本申请的保护范围。
在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。此外，为了便于理解和描述，附图所示的每一组件的尺寸和厚度是任意示出的，本申请并没有限定每个组件的尺寸和厚度。
本申请的一些实施例提供一种显示面板，其包括：
基板；多个驱动电极，相互间隔设置于所述基板上；
多个导电单元，一一对应设置于所述驱动电极远离所述基板的一侧；
多个发光芯片，设置于所述导电单元远离所述基板的一侧；每一所述发光芯片具有主体和位于所述主体靠近所述基板的一侧的两个芯片电极，所述芯片电极一一对应电连接至所述导电单元；
其中，至少一个所述导电单元远离所述基板的一侧设有第一配合结构，与该导电单元相对应的所述芯片电极设有与所述第一配合结构相互嵌合的第二配合结构。
在一些实施例中，所述第一配合结构包括凸起部，所述第二配合结构包括与所述凸起部相适配的卡接槽；或者，所述第一配合结构包括凹陷槽，所述第二配合结构包括与所述凹陷槽相适配的卡接凸起；或者，所述第一配合结构包括凸起部和凹陷槽，所述第二配合结构包括与所述第一配合结构相适配的卡接槽和卡接凸起。
在一些实施例中，所述第一配合结构的形状包括：梯形台、圆台及椭圆台中的一种或多种。
在一些实施例中，任意两个相邻的所述驱动电极之间具有第一间隙；所述显示面板还包括多个一一对应设置于所述第一间隙内的基板上的分布式布拉格反射单元。
在一些实施例中，所述分布式布拉格反射单元包括：第一分布式布拉格反射单元，位于至少一个所述发光芯片的两个所述芯片电极之间；以及第二分布式布拉格反射单元，位于至少两个相邻的所述发光芯片之间。
在一些实施例中，所述第一分布式布拉格反射单元的高度小于所述第二分布式布拉格反射单元的高度。
在一些实施例中，所述第一分布式布拉格反射单元远离所述基板的一侧的表面与所述基板远离所述第一分布式布拉格反射单元的一侧的表面之间的距离为第一距离；所述发光芯片的主体靠近所述基板的一侧的表面与所述基板远离所述发光芯片的一侧的表面之间的距离为第二距离；所述第一距离小于或等于所述第二距离。
在一些实施例中，所述第二分布式布拉格反射单元远离所述基板的一侧的表面与所述基板远离所述第二分布式布拉格反射单元的一侧的表面之间的距离为第三距离；所述发光芯片的主体远离所述基板的一侧的表面与所述基板远离所述发光芯片的一侧的表面之间的距离为第四距离；所述第三距离大于所述第四距离。
在一些实施例中，所述显示面板还包括：封装层，覆盖于所述发光芯片远离所述基板的一侧，且填充于相邻两个所述发光芯片之间的基板上，且填充于同一所述发光芯片的两个芯片电极之间。
在一些实施例中，所述显示面板包括红色子像素、绿色子像素以及蓝色子像素；所述红色子像素、绿色子像素以及蓝色子像素的所述发光芯片均为蓝色发光芯片，与所述红色子像素和所述绿色子像素对应的封装层中分别设有红色转换量子点和绿色转换量子点。
本申请的一些实施例还提供一种显示装置，其包括上述任一实施例所述的显示面板。
本申请的实施例具有以下有益效果：
本申请实施例的至少一个所述导电单元远离所述基板的一侧设有第一配合结构，与该导电单元相对应的所述芯片电极设有与所述第一配合结构相互嵌合的第二配合结构，由此可以增加芯片电极与导电单元之间的接触面积，提升发光芯片和驱动电极之间的键合良率，避免出现键合不良导致的掉灯和灯不亮的现象。
本申请实施例在至少一个所述发光芯片的两个所述芯片电极之间设置第一分布式布拉格反射单元，利用第一分布式布拉格反射单元对照射至其上的光线进行反射，提升显示面板的光线利用率，增强显示面板的亮度，同时减少光线对基板上的薄膜晶体管的电性的影响。
本申请实施例在至少两个相邻的所述发光芯片之间设置第二分布式布拉格反射单元，利用第二分布式布拉格反射单元防止相邻的发光芯片发出的光线之间发生串扰现象。
本申请实施例在与红色子像素和所述绿色子像素对应的封装层中分别设置红色转换量子点和绿色转换量子点，使得显示面板实现全彩化显示的效果。
本申请的一些实施例提供一种显示装置，其包括显示面板100。在一些实施例中，显示面板100为Micro-LED显示面板。
如图1所示，在一些实施例中，显示面板100包括：基板101、多个驱动电极102、多个导电单元103以及多个发光芯片104。
其中，基板101包括第一衬底1011以及设置于所述第一衬底上的阵列基板1012。第一衬底1011的材质包括玻璃、聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯等。其中，阵列基板1012包括多个薄膜晶体管（图未示）。
其中，多个驱动电极102相互间隔设置于所述基板101上。具体的，多个驱动电极102相互间隔设置于阵列基板1012远离第一衬底1011的一侧，且电连接至所述阵列基板1012内的薄膜晶体管上。
其中，任意两个相邻的所述驱动电极102之间具有第一间隙。具体的，显示面板100还包括设置于所述第一间隙内的基板101上的绝缘层105。绝缘层105用于防止相邻的两个驱动电极102之间发生短路。
其中，多个导电单元103一一对应设置于所述驱动电极102远离所述基板101的一侧。本实施例中，导电单元103的材质为金属焊料，在其他实施例中，也可以采用其他导电材料制备形成导电单元103。
其中，多个发光芯片104设置于所述导电单元103远离所述基板101的一侧。本实施例中，发光芯片104为Micro-LED发光芯片，所述发光芯片104为蓝色发光芯片。
具体的，每一所述发光芯片104具有一主体1041和位于所述主体1041靠近所述基板101的一侧的两个芯片电极1042。所述芯片电极1042一一对应电连接至所述导电单元103。
如图1、图7及图15所示，至少一个所述导电单元103远离所述基板101的一侧设有第一配合结构1031，与该导电单元103相对应的所述芯片电极1042设有与所述第一配合结构1031相互嵌合的第二配合结构10421。由此可以增加芯片电极1042与导电单元103之间的接触面积，提升发光芯片104和驱动电极102之间的键合良率，避免出现键合不良导致的掉灯和灯不亮的现象。
在一些实施例中，每一导电单元103远离所述基板101的一侧均设有第一配合结构1031，每一芯片电极1042均设有与所述第一配合结构1031相互嵌合的第二配合结构10421。
其中，第一配合结构1031包括凸起部，第二配合结构10421包括与所述凸起部相适配的卡接槽；或者，所述第一配合结构1031包括凹陷槽，所述第二配合结构10421包括与所述凹陷槽相适配的卡接凸起；或者，所述第一配合结构1031包括凸起部和凹陷槽，所述第二配合结构10421包括与所述第一配合结构1031相适配的卡接槽和卡接凸起。在图1所示的实施例中，第一配合结构1031仅包括凹陷槽，第二配合结构10421仅包括与所述凹陷槽相适配的卡接凸起。在其他实施例中，第一配合结构1031可以仅包括凸起部，第二配合结构10421仅包括与所述凸起部相适配的卡接槽。在其他实施例中，第一配合结构1031可以同时包括凸起部和凹陷槽，所述第二配合结构10421同时包括与所述第一配合结构1031相适配的卡接槽和卡接凸起。
如图16、图17所示，第一配合结构1031的形状包括：梯形台、圆台及椭圆台中的一种或多种。本实施例中，第一配合结构1031和第二配合结构10421的形状均为梯形台。本实施例中，一个导电单元103上设有两个第一配合结构1031，两个第一配合结构1031大小相同，且两个第一配合结构1031的中心轴重合。值得注意的是，图16中用虚线代表第一配合结构1031为凹陷槽，图17中用实线代表第二配合结构1031为凸起部。如图1所示，显示面板100还包括封装层106。封装层106覆盖于所述发光芯片104远离所述基板101的一侧，且填充于相邻两个所述发光芯片104之间的基板101上，且填充于同一所述发光芯片104的两个芯片电极1042之间。封装层106主要用于保护发光芯片104，防止发光芯片104被水氧入侵。本实施例中，封装层106的材质为光阻材料，在其他实施例中，封装层106的材质也可以采用油墨类材料，本申请对此不做限定。
本申请的一些实施例还提供在导电单元103远离所述基板101的一侧设置第一配合结构1031的工艺流程，具体步骤如下所示。
如图2所示，在第一衬底1011上制备阵列基板1012，并在阵列基板1012上制备驱动电极102和绝缘层105。
如图3所示，在图2的结构上，用涂布、曝光、显影的黄光工艺图案化制备第一光阻层107。
如图4所示，在图3的结构上，通过蒸镀、PVD、电镀和化镀工艺中的一种制备导电单元材料层108。
如图5所示，在图4的结构上，利用光阻剥离液剥离第一光阻层107。
如图6所示，在图5的结构上，用涂布、曝光、显影的黄光工艺图案化制备第二光阻层109。
如图7所示，在图6的结构上，在导电单元材料层108上刻蚀形成第一配合结构1031，再剥离去除第二光阻层109，最终保留下来的导电单元材料层108形成导电单元103。
本申请的一些实施例还提供在芯片电极1042设置第二配合结构10421的工艺流程，具体为在芯片电极1042远离主体1041的一侧形成第二配合结构10421的工艺流程。具体步骤如下所示。
如图8所示，在一第二衬底110上制备外延层111。
如图9所示，在图8的结构上，利用涂布、曝光、显影的黄光工艺制备第三光阻层112。
如图10所示，在图9的结构上，用化镀、电镀和蒸镀中的一种制备芯片电极1042的第一芯片电极层113。第一芯片电极层113的材质一般为Au。
如图11所示，在图10的结构上，用光阻剥离液剥离第三光阻层112。
如图12所示，在图11的结构上，采用涂布、曝光、显影的黄光工艺制备第四光阻层114。
如图13所示，在图12的结构上，在第四光阻层114上开孔。值得注意的是，第四光阻层114的开孔处位于第一芯片电极层113上方，第四光阻层114的开孔的尺寸小于第一芯片电极层113的尺寸。
如图14所示，在图13的结构上，利用化镀、电镀和蒸镀中的一种在第四光阻层114的开孔中制备芯片第二芯片电极层115。第一芯片电极层113和第二芯片电极层115组合形成芯片电极1042。第二芯片电极层115即为芯片电极1042上第二配合结构10421。
如图15所示，在图14的结构上，用光阻剥离液剥离第四光阻层114。
本实施例将图7的具有第一配合结构1031的导电单元103和图15的具备第二配合结构10421的芯片电极1042对位结合后，通过热压熔融能够形成稳定的共晶结构，减少芯片电极的脱落（peeling），由此可以增加芯片电极1042与导电单元103之间的接触面积，提升发光芯片104和驱动电极102之间的键合良率，避免出现键合不良导致的掉灯和灯不亮的现象。
如图18及图19所示，在一些实施例中，显示面板100还包括多个一一对应设置于所述第一间隙内的基板101上的分布式布拉格反射单元。分布式布拉格反射单元包括第一分布式布拉格反射单元116和第二分布式布拉格反射单元117。第一分布式布拉格反射单元116的高度H1小于所述第二分布式布拉格反射单元117的高度H2。具体的，H1介于1μm~5μm之间，H2≥10μm。本实施例中，H1为3μm，H2为10μm。
其中，第一分布式布拉格反射单元116位于至少一个所述发光芯片104的两个所述芯片电极1042之间。利用第一分布式布拉格反射单元116对照射至其上的光线进行反射，提升显示面板100的光线利用率，增强显示面板100的亮度，同时减少光线对基板101上的薄膜晶体管的电性的影响。
其中，第一分布式布拉格反射单元116远离所述基板101的一侧的表面与所述基板101远离所述第一分布式布拉格反射单元116的一侧的表面之间的距离为第一距离L1；所述发光芯片104的主体1041靠近所述基板101的一侧的表面与所述基板101远离所述发光芯片104的一侧的表面之间的距离为第二距离L2；所述第一距离L1小于或等于所述第二距离L2。在一些实施例中，L1等于L2，由此可以防止第一分布式布拉格反射单元116将发光芯片104的主体1041顶起，影响发光芯片104与导电单元103之间的键合。
其中，第二分布式布拉格反射单元117位于至少两个相邻的所述发光芯片104之间。利用第二分布式布拉格反射单元117防止相邻的发光芯片104发出的光线之间发生串扰现象。
其中，第二分布式布拉格反射单元117远离所述基板101的一侧的表面与所述基板101远离所述第二分布式布拉格反射单元117的一侧的表面之间的距离为第三距离L3；所述发光芯片104的主体1041远离所述基板101的一侧的表面与所述基板101远离所述发光芯片104的一侧的表面之间的距离为第四距离L4；所述第三距离L3大于所述第四距离L4。由此可以很好的实现防止光串扰效果。
如图18所示，驱动电极102包括多个相互间隔的电极组。每一电极组内设有三个阳极1021和一个阴极1022。其中，任意两个相邻的阳极1021相互间隔设置，任意一个阳极1021与阴极1022相互间隔设置。
如图20、图21所示，第一配合结构1031的形状包括：梯形台、圆台及椭圆台中的一种或多种。在一些实施例中，第一配合结构1031和第二配合结构10421的形状均为梯形台。一个导电单元103上设有两个第一配合结构1031，两个第一配合结构大小相同。两个第一配合结构1031的中心轴相互平行但不重合。值得注意的是，图20中用虚线代表第一配合结构1031为凹陷槽，图21中用实线代表第二配合结构1031为凸起部。
如图23、图24及图25所示，在一些实施例中，与图18-19所示的实施例不同的是，显示面板100包括红色子像素1、绿色子像素2以及蓝色子像素3。红色子像素1、绿色子像素2以及蓝色子像素3的所述发光芯片104均为蓝色发光芯片，所述红色子像素1和所述绿色子像素2对应的封装层106中分别设有红色转换量子点118和绿色转换量子点119，使得显示面板100实现全彩化显示的效果。
如图22所示，每一电极组内的三个阳极1021分别为红色子像素阳极10211、绿色子像素阳极10212以及蓝色子像素阳极10213。每一电极组内的阴极1022同时作为红色子像素1、绿色子像素2以及蓝色子像素3的阴极。
以上对本申请所提供的一种显示面板及显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (20)

  1. 一种显示面板，其包括：
    基板；
    多个驱动电极，相互间隔设置于所述基板上；
    多个导电单元，一一对应设置于所述驱动电极远离所述基板的一侧；
    多个发光芯片，设置于所述导电单元远离所述基板的一侧；每一所述发光芯片具有主体和位于所述主体靠近所述基板的一侧的两个芯片电极，所述芯片电极一一对应电连接至所述导电单元；
    其中，至少一个所述导电单元远离所述基板的一侧设有第一配合结构，与该导电单元相对应的所述芯片电极设有与所述第一配合结构相互嵌合的第二配合结构。
  2. 根据权利要求1所述的显示面板，其中，所述第一配合结构包括凸起部，所述第二配合结构包括与所述凸起部相适配的卡接槽；或者，所述第一配合结构包括凹陷槽，所述第二配合结构包括与所述凹陷槽相适配的卡接凸起；或者，所述第一配合结构包括凸起部和凹陷槽，所述第二配合结构包括与所述第一配合结构相适配的卡接槽和卡接凸起。
  3. 根据权利要求1所述的显示面板，其中，所述第一配合结构的形状包括：梯形台、圆台及椭圆台中的一种或多种。
  4. 根据权利要求1所述的显示面板，其中，任意两个相邻的所述驱动电极之间具有第一间隙；
    所述显示面板还包括多个一一对应设置于所述第一间隙内的基板上的分布式布拉格反射单元。
  5. 根据权利要求4所述的显示面板，其中，所述分布式布拉格反射单元包括：
    第一分布式布拉格反射单元，位于至少一个所述发光芯片的两个所述芯片电极之间；以及
    第二分布式布拉格反射单元，位于至少两个相邻的所述发光芯片之间。
  6. 根据权利要求5所述的显示面板，其中，所述第一分布式布拉格反射单元远离所述基板的一侧的表面与所述基板远离所述第一分布式布拉格反射单元的一侧的表面之间的距离为第一距离；
    所述发光芯片的主体靠近所述基板的一侧的表面与所述基板远离所述发光芯片的一侧的表面之间的距离为第二距离；
    所述第一距离小于或等于所述第二距离。
  7. 根据权利要求5所述的显示面板，其中，所述第二分布式布拉格反射单元远离所述基板的一侧的表面与所述基板远离所述第二分布式布拉格反射单元的一侧的表面之间的距离为第三距离；
    所述发光芯片的主体远离所述基板的一侧的表面与所述基板远离所述发光芯片的一侧的表面之间的距离为第四距离；
    所述第三距离大于所述第四距离。
  8. 根据权利要求5所述的显示面板，其中，所述第一分布式布拉格反射单元的高度小于所述第二分布式布拉格反射单元的高度。
  9. 根据权利要求1所述的显示面板，其中，还包括：
    封装层，覆盖于所述发光芯片远离所述基板的一侧，且填充于相邻两个所述发光芯片之间的基板上，且填充于同一所述发光芯片的两个芯片电极之间。
  10. 根据权利要求9所述的显示面板，其中，所述显示面板包括红色子像素、绿色子像素以及蓝色子像素；
    所述红色子像素、绿色子像素以及蓝色子像素的所述发光芯片均为蓝色发光芯片，与所述红色子像素和所述绿色子像素对应的封装层中分别设有红色转换量子点和绿色转换量子点。
  11. 一种显示装置，其包括显示面板，所述显示面板包括：
    基板；
    多个驱动电极，相互间隔设置于所述基板上；
    多个导电单元，一一对应设置于所述驱动电极远离所述基板的一侧；
    多个发光芯片，设置于所述导电单元远离所述基板的一侧；每一所述发光芯片具有主体和位于所述主体靠近所述基板的一侧的两个芯片电极，所述芯片电极一一对应电连接至所述导电单元；
    其中，至少一个所述导电单元远离所述基板的一侧设有第一配合结构，与该导电单元相对应的所述芯片电极设有与所述第一配合结构相互嵌合的第二配合结构。
  12. 根据权利要求11所述的显示装置，其中，所述第一配合结构包括凸起部，所述第二配合结构包括与所述凸起部相适配的卡接槽；或者，所述第一配合结构包括凹陷槽，所述第二配合结构包括与所述凹陷槽相适配的卡接凸起；或者，所述第一配合结构包括凸起部和凹陷槽，所述第二配合结构包括与所述第一配合结构相适配的卡接槽和卡接凸起。
  13. 根据权利要求11所述的显示装置，其中，所述第一配合结构的形状包括：梯形台、圆台及椭圆台中的一种或多种。
  14. 根据权利要求11所述的显示装置，其中，任意两个相邻的所述驱动电极之间具有第一间隙；
    所述显示面板还包括多个一一对应设置于所述第一间隙内的基板上的分布式布拉格反射单元。
  15. 根据权利要求14所述的显示装置，其中，所述分布式布拉格反射单元包括：
    第一分布式布拉格反射单元，位于至少一个所述发光芯片的两个所述芯片电极之间；以及
    第二分布式布拉格反射单元，位于至少两个相邻的所述发光芯片之间。
  16. 根据权利要求15所述的显示装置，其中，所述第一分布式布拉格反射单元远离所述基板的一侧的表面与所述基板远离所述第一分布式布拉格反射单元的一侧的表面之间的距离为第一距离；
    所述发光芯片的主体靠近所述基板的一侧的表面与所述基板远离所述发光芯片的一侧的表面之间的距离为第二距离；
    所述第一距离小于或等于所述第二距离。
  17. 根据权利要求15所述的显示装置，其中，所述第二分布式布拉格反射单元远离所述基板的一侧的表面与所述基板远离所述第二分布式布拉格反射单元的一侧的表面之间的距离为第三距离；
    所述发光芯片的主体远离所述基板的一侧的表面与所述基板远离所述发光芯片的一侧的表面之间的距离为第四距离；
    所述第三距离大于所述第四距离。
  18. 根据权利要求15所述的显示装置，其中，所述第一分布式布拉格反射单元的高度小于所述第二分布式布拉格反射单元的高度。
  19. 根据权利要求11所述的显示装置，其中，其中，还包括：
    封装层，覆盖于所述发光芯片远离所述基板的一侧，且填充于相邻两个所述发光芯片之间的基板上，且填充于同一所述发光芯片的两个芯片电极之间。
  20. 根据权利要求19所述的显示装置，其中，所述显示面板包括红色子像素、绿色子像素以及蓝色子像素；
    所述红色子像素、绿色子像素以及蓝色子像素的所述发光芯片均为蓝色发光芯片，与所述红色子像素和所述绿色子像素对应的封装层中分别设有红色转换量子点和绿色转换量子点。
PCT/CN2024/098710 2023-11-29 2024-06-12 显示面板及显示装置 Pending WO2025112435A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202311632968.1 2023-11-29
CN202311632968.1A CN117637971A (zh) 2023-11-29 2023-11-29 显示面板及显示装置

Publications (1)

Publication Number Publication Date
WO2025112435A1 true WO2025112435A1 (zh) 2025-06-05

Family

ID=90024897

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2024/098710 Pending WO2025112435A1 (zh) 2023-11-29 2024-06-12 显示面板及显示装置

Country Status (2)

Country Link
CN (1) CN117637971A (zh)
WO (1) WO2025112435A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117637971A (zh) * 2023-11-29 2024-03-01 武汉华星光电技术有限公司 显示面板及显示装置
CN118198233B (zh) * 2024-03-21 2025-02-28 绵阳惠科光电科技有限公司 显示面板及显示设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080007167A1 (en) * 2006-06-30 2008-01-10 Lg. Philips Lcd., Ltd. Organic light emitting device and manufacturing method thereof
CN110970456A (zh) * 2018-09-27 2020-04-07 昆山工研院新型平板显示技术中心有限公司 一种Micro-LED芯片及其制备方法、显示装置
CN217641387U (zh) * 2022-06-17 2022-10-21 重庆惠科金渝光电科技有限公司 显示面板及显示装置
CN115719789A (zh) * 2022-12-02 2023-02-28 安徽熙泰智能科技有限公司 一种提高Micro LED键合良率的显示面板结构
CN116053269A (zh) * 2022-12-15 2023-05-02 苏州市奥视微科技有限公司 半导体结构及其制备方法
CN116864513A (zh) * 2023-08-24 2023-10-10 豪威半导体（上海）有限责任公司 MicroLED显示器件及其形成方法
CN117637971A (zh) * 2023-11-29 2024-03-01 武汉华星光电技术有限公司 显示面板及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080007167A1 (en) * 2006-06-30 2008-01-10 Lg. Philips Lcd., Ltd. Organic light emitting device and manufacturing method thereof
CN110970456A (zh) * 2018-09-27 2020-04-07 昆山工研院新型平板显示技术中心有限公司 一种Micro-LED芯片及其制备方法、显示装置
CN217641387U (zh) * 2022-06-17 2022-10-21 重庆惠科金渝光电科技有限公司 显示面板及显示装置
CN115719789A (zh) * 2022-12-02 2023-02-28 安徽熙泰智能科技有限公司 一种提高Micro LED键合良率的显示面板结构
CN116053269A (zh) * 2022-12-15 2023-05-02 苏州市奥视微科技有限公司 半导体结构及其制备方法
CN116864513A (zh) * 2023-08-24 2023-10-10 豪威半导体（上海）有限责任公司 MicroLED显示器件及其形成方法
CN117637971A (zh) * 2023-11-29 2024-03-01 武汉华星光电技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
CN117637971A (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
US20260013382A1 (en) Display panel and display apparatus
KR102811371B1 (ko) 발광 표시 장치
WO2025112435A1 (zh) 显示面板及显示装置
TWI673863B (zh) 微led顯示器及其製造方法
KR20230078981A (ko) 발광 소자 및 이를 이용한 표시 장치
US10741608B2 (en) Manufacturing method of micro light-emitting diode display panel
CN111668249A (zh) 显示面板及其制作方法
CN114242864B (zh) 微发光二极管、显示基板及其制作方法、显示装置
WO2022227897A1 (zh) 显示面板及其制备方法、电子设备
KR20190048988A (ko) 발광 표시 장치
CN112928192A (zh) 显示面板及显示装置
WO2024174829A1 (zh) MicroLED显示器件及其制备方法
KR101888857B1 (ko) 발광 소자 및 이를 이용한 표시 장치
KR20250015430A (ko) 모기판과 이를 이용한 표시패널
WO2024066607A1 (zh) 显示背板及显示装置
CN115911076A (zh) 一种显示装置及制作方法
KR101895600B1 (ko) 표시 장치 및 이의 제조방법
TWI811451B (zh) 顯示裝置用的導電板
WO2022087892A1 (zh) 驱动背板及其制备方法和显示模组
CN119277921B (zh) 显示面板及显示装置
US20260033174A1 (en) Display panel
TWI835265B (zh) 發光顯示單元及顯示裝置
TWI817771B (zh) 顯示裝置
US20240341159A1 (en) Display panel, method for preparing a display panel, and display device
WO2024221338A1 (zh) 一种发光基板及显示装置