WO2024252874A1

WO2024252874A1 - デジタル移相回路及びデジタル移相器

Info

Publication number: WO2024252874A1
Application number: PCT/JP2024/017967
Authority: WO
Inventors: 雄介上道
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2023-06-07
Filing date: 2024-05-15
Publication date: 2024-12-12
Anticipated expiration: 2025-12-07
Also published as: JP2024175857A; EP4726912A1; JP7326645B1

Abstract

デジタル移相回路は、信号線路と、第１平行線路を含む第１線路と、第２平行線路を含む第２線路と、第２平行線路の第１の端部から交差方向において信号線路から遠ざかるように延びる第１交差線路と、第１交差線路の第１の端部から信号線路と平行に延びる第３平行線路と、第３平行線路の第１の端部から交差方向において信号線路に近づくように延びる第２交差線路と、を含む第３線路と、第１平行線路の第１の端部及び第２平行線路の第１の端部に電気的に接続された第１接地導体と、第３線路の第１の端部に電気的に接続された第２接地導体と、第１平行線路の第２の端部と第２接地導体との間に設けられた第１電子スイッチと、第２平行線路の第２の端部と第２接地導体との間に設けられた第２電子スイッチと、を備え、第１平行線路と第２平行線路との間に信号線路が位置し、第３線路の断面積は、信号線路、第１線路、及び第２線路の断面積よりも小さい。

Description

デジタル移相回路及びデジタル移相器

　本発明は、デジタル移相回路及びデジタル移相器に関する。
　本願は、２０２３年０６月０７日に、日本に出願された特願２０２３－０９３９０７号に基づき優先権を主張し、その内容をここに援用する。

　非特許文献１には、マイクロ波、準ミリ波、或いはミリ波を対象とするデジタル制御型の移相回路（デジタル移相回路）が開示されている。このデジタル移相回路は、非特許文献１の図２に示されているように、信号線路（signal line）、一対の内側線路（inner lines）、一対の外側線路（outer lines）、第１接地バー、第２接地バー、及び一対のＮＭＯＳスイッチ等を備える。一対の内側線路は、信号線路の両側に設けられる。一対の外側線路は、一対の内側線路の外側に設けられる。第１接地バーは、各内側線路の第１端及び各外側線路の第１端に接続される。第２接地バーは、各外側線路の第２端に接続される。各ＮＭＯＳスイッチは、各内側線路の第２端と第２接地バーとの間に設けられる。

　このようなデジタル移相回路は、信号線路における信号波の伝送に起因して一対の内側線路或いは一対の外側線路に流れるリターン電流を一対のＮＭＯＳスイッチの開／閉に応じて切り替えることにより、動作モードを低遅延モードと高遅延モードとに切り替える。即ち、デジタル移相回路は、一対の内側線路にリターン電流が流れる場合に動作モードが低遅延モードとなり、一対の外側線路にリターン電流が流れる場合に動作モードが高遅延モードとなる。

A Ka-band Digitally-Controlled Phase Shifter with sub-degree Phase Precision (2016,IEEE,RFIC)

　上述したようなデジタル移相回路において、限られた面積で移相量を確保するには、回路定数の１つであるインダクタンスについて、高遅延モード時の値（インダクタンス値）を低遅延モード時のインダクタンス値に対して十分に大きくすることが望ましい。しかしながら、上述した従来のデジタル移相回路において、高遅延モード時のインダクタンス値を大きくするためには、信号線路に対して外側線路を離す（或いは、外側線路の長さを長くする）必要があることから、サイズが大きくなってしまう。デジタル移相器は、複数のデジタル移相回路が縦続接続された構成であるから、デジタル移相回路のサイズが大きくなると、デジタル移相器が大型化してしまう。

　本発明は、上記事情に鑑みてなされたものであり、従来よりも小型で所望の移相特性を実現することができるデジタル移相回路及びデジタル移相器を提供することを目的とする。

　本発明の第１の態様によるデジタル移相回路（Ｂ、Ｂ′、Ｂ″）は、信号線路（１０）と、前記信号線路と平行に延びる第１平行線路（２１ｐ１）を含む第１線路（２１）と、前記信号線路と平行に延びる第２平行線路（２２ｐ２）を含む第２線路（２２）と、前記第２平行線路の第１の端部に接続され、平面視において、前記第２平行線路の第１の端部から前記信号線路の長手方向と交差する交差方向（Ｙ）において前記信号線路から遠ざかるように延びる第１交差線路（２３ｃ１）と、前記第１交差線路の第１の端部から前記信号線路と平行に延びる第３平行線路（２３ｐ３）と、前記第３平行線路の第１の端部から前記交差方向において前記信号線路に近づくように延びる第２交差線路（２３ｃ２）と、を含む第３線路（２３）と、前記第１平行線路の第１の端部及び前記第２平行線路の第１の端部に電気的に接続された第１接地導体（３１）と、前記第３線路の第１の端部に電気的に接続された第２接地導体（３２）と、前記第１平行線路の第２の端部と前記第２接地導体との間に設けられた第１電子スイッチ（４１）と、前記第２平行線路の第２の端部と前記第２接地導体との間に設けられた第２電子スイッチ（４２）と、を備え、前記第１平行線路と前記第２平行線路との間に前記信号線路が位置し、前記第３線路の断面積が、前記信号線路、前記第１線路、及び前記第２線路の断面積よりも小さい。

　本発明の第１の態様によるデジタル移相回路では、第１電子スイッチ及び第２電子スイッチが閉状態に設定される低遅延モードでは、第１線路の一部をなす第１平行線路に第１リターン電流が流れるとともに、第２線路の一部をなす第２平行線路に第２リターン電流が流れる。これに対し、第１電子スイッチ及び第２電子スイッチがオフ状態に設定される高遅延モードでは、断面積が、信号線路、第２線路、及び第２線路の断面積よりも小さい第３線路（第２交差線路、第３平行線路、及び第１交差線路）に第３リターン電流が流れる。これにより、インダクタンス値を大きくできるので、従来よりも小型で所望の移相特性を実現することができる。

　本発明の第２の態様によるデジタル移相回路は、本発明の第１の態様によるデジタル移相回路において、前記第３線路が、前記信号線路、前記第１線路、及び前記第２線路より厚みが小さい。

　本発明の第３の態様によるデジタル移相回路は、本発明の第１又は第２の態様によるデジタル移相回路において、前記第３線路が、前記第１線路及び前記第２線路よりも内層に形成されている。

　本発明の第４の態様によるデジタル移相回路は、本発明の第１から第３の何れかの態様によるデジタル移相回路において、前記第３線路には、前記第３線路に沿って複数の孔（Ｈ）が形成されている。

　本発明の第５の態様によるデジタル移相回路は、本発明の第１から第４の何れかの態様によるデジタル移相回路において、前記信号線路の第１の端部に接続されたコンデンサ（６０）と、前記コンデンサと前記第１接地導体との間に設けられた第３電子スイッチ（４３）と、を更に備え、前記第１接地導体の第１の端部が、前記交差方向において前記信号線路から遠ざかるように延びて前記第３電子スイッチに接続されている。

　本発明の第６の態様によるデジタル移相回路は、本発明の第５の態様によるデジタル移相回路において、前記第１電子スイッチ、前記第２電子スイッチ、及び前記第３電子スイッチが、電界効果トランジスタであり、前記第１電子スイッチ及び前記第２電子スイッチをなす電界効果トランジスタのサイズは、前記第３電子スイッチをなす電界効果トランジスタのサイズの２倍以上である。

　本発明の第７の態様によるデジタル移相回路は、本発明の第１から第６の何れかの態様によるデジタル移相回路において、前記第１平行線路の第２の端部に設けられた第１上側パッド（２１ｄ２）と、前記第２平行線路の第２の端部に設けられた第２上側パッド（２２ｄ２）と、を更に備え、前記第１上側パッドの前記交差方向における寸法の最大値は、前記第１平行線路の幅よりも大きく、前記第２上側パッドの前記交差方向における寸法の最大値は、前記第２平行線路の幅よりも大きい。

　本発明の第８の態様によるデジタル移相回路は、本発明の第７の態様によるデジタル移相回路において、ビア（５０）を介して前記第１上側パッドに接続されるとともに、前記第１電子スイッチが接続される第１下側パッド（３３ａ）と、ビア（５０）を介して前記第２上側パッドに接続されるとともに、前記第２電子スイッチが接続される第２下側パッド（３３ｂ）と、を更に備え、前記第１下側パッドの前記交差方向における寸法の最大値が、前記第１上側パッドの前記交差方向における寸法の最大値よりも大きく、前記第２下側パッドの前記交差方向における寸法の最大値が、前記第２上側パッドの前記交差方向における寸法の最大値よりも大きい。

　本発明の第９の態様によるデジタル移相回路は、本発明の第１から第８の何れかの態様によるデジタル移相回路において、前記信号線路の第１の端部と前記第１接地導体との間に設けられた第４電子スイッチ（４４）を更に備える。

　本発明の第１の態様によるデジタル移相器は、複数のデジタル移相回路（Ｂ_１～Ｂ_ｎ）が縦続接続されたデジタル移相器（Ａ１～Ａ４）であって、前記複数のデジタル移相回路の各々が、第１から第９の何れかの態様によるデジタル移相回路であり、前記デジタル移相回路が隣り合う部分において、前記第１接地導体と前記第２接地導体とが共通化されており、前記第１交差線路及び前記第２交差線路が、クランク形状である。

　本発明の第２の態様によるデジタル移相器は、本発明の第１の態様によるデジタル移相器において、前記複数のデジタル移相回路のうちの少なくとも１つのデジタル移相回路が、他のデジタル移相回路と、前記交差方向における前記第２平行線路の中心線と前記第３平行線路の中心線との間の距離（Ｄ１）が異なる。

　本発明の第３の態様によるデジタル移相器は、複数のデジタル移相回路（Ｂ_１～Ｂ_ｎ）が縦続接続されたデジタル移相器であって、前記複数のデジタル移相回路のうちの少なくとも２つのデジタル移相回路である特定デジタル移相回路が、第４の態様によるデジタル移相回路であり、前記デジタル移相回路が隣り合う部分において、前記第１接地導体と前記第２接地導体とが共通化されており、前記第１交差線路及び前記第２交差線路が、クランク形状である。

　本発明の第４の態様によるデジタル移相器は、本発明の第１の態様によるデジタル移相器において、前記複数のデジタル移相回路の前記第３線路が、同じ層に形成されている。

　本発明の第５の態様によるデジタル移相器は、本発明の第１の態様によるデジタル移相器において、前記複数のデジタル移相回路のうちの少なくとも１つのデジタル移相回路の前記第３線路が、他のデジタル移相回路の前記第３線路とは異なる層に形成されている。

　本発明の上記態様によれば、従来よりも小型で所望の移相特性を実現することができる。

本発明の第１実施形態によるデジタル移相回路の基本構成を示す平面図である。図１中のＩＩ－ＩＩ線に沿う断面矢視図である。図１中のＩＩＩ－ＩＩＩ線に沿う断面矢視図である。本発明の第１実施形態によるデジタル移相回路における接続パッドと第１，第２電子スイッチとの接続関係を示す平面図である。本発明の第１実施形態によるデジタル移相器の要部構成を示す平面図である。本発明の第２実施形態によるデジタル移相回路の基本構成を示す平面図である。本発明の第２実施形態によるデジタル移相器の要部構成を示す平面図である。本発明の第３実施形態によるデジタル移相回路の基本構成を示す平面図である。本発明の第４実施形態によるデジタル移相器の要部構成を示す平面図である。

　以下、図面を参照して本発明の実施形態によるデジタル移相回路及びデジタル移相器について詳細に説明する。

〔第１実施形態〕
　〈デジタル移相回路〉
　図１は、本発明の第１実施形態によるデジタル移相回路の基本構成を示す平面図である。図２は、図１中のＩＩ－ＩＩ線に沿う断面矢視図である。図３は、図１中のＩＩＩ－ＩＩＩ線に沿う断面矢視図である。

　図１に示す通り、デジタル移相回路Ｂは、信号線路１０と、第１線路２１と、第２線路２２と、第３線路２３と、上側パッド２４と、上側パッド２５と、第１接地導体３１と、第２接地導体３２と、を備える。本実施形態における第１線路２１は、第１平行線路２１ｐ１と、一対の上側パッド２１ｄ１，２１ｄ２と、を含む。本実施形態における第２線路２２は、第２平行線路２２ｐ２と、一対の上側パッド２２ｄ１，２２ｄ２と、を含む。本実施形態における第３線路２３は、第１交差線路２３ｃ１と、第３平行線路２３ｐ３と、屈曲線路２３ｂと、第２交差線路２３ｃ２と、を含む。また、本実施形態におけるデジタル移相回路Ｂは、第１～第４電子スイッチ４１～４４と、複数の接続導体５０と、コンデンサ６０と、複数の接続パッドＰ１～Ｐ４と、を備える（図２及び図３も参照）。

　信号線路１０は、図１に示す通り、一方向に延在する直線状の帯状導体である。即ち、信号線路１０は、一定の幅、一定の厚さ及び所定の長さを有する長尺板状の導体である。信号線路１０には、図１における紙面左側から紙面右側に向かって、つまり紙面左側の端部（入力端）から紙面右側の端部（出力端）に向かって信号電流が流れる。この信号電流は、上述したマイクロ波、準ミリ波、或いはミリ波の波長域を有する高周波信号である。

　ここで、本実施形態では、信号線路１０の長手方向（信号線路１０が延在する方向）を、単に長手方向Ｘという。長手方向Ｘに沿って、信号線路１０の入力端から出力端に向かう向きを、＋Ｘの向き又は右方という。右方とは反対の向きを、左方又は－Ｘの向きという。信号線路１０に交差する（例えば、直交する）方向を、交差方向Ｙという。交差方向Ｙに沿う一つの向きを、奥側又は＋Ｙの向きという。奥側とは反対の向きを、手前側又は－Ｙの向きという。長手方向Ｘ及び交差方向Ｙの双方に交差する（例えば、直交する）方向を、上下方向Ｚという。上下方向Ｚに沿う一つの向きを、上方又は＋Ｚの向きという。上方とは反対の向きを、下方又は－Ｚの向きという。上下方向Ｚから見ることを、平面視という。
　なお、上下方向Ｚは鉛直方向と一致していなくてもよい。また、「上方」および「下方」は、鉛直方向における上側および下側と一致していなくてもよい。また、＋Ｘの向きおよび－Ｘの向きをそれぞれ右方および左方と定義する代わりに、＋Ｘの向きおよび－Ｘの向きをそれぞれ左方および右方としてもよい。

　信号線路１０は、電気的には集中定数回路素子としてのインダクタンスＬ１を有する。インダクタンスＬ１は、信号線路１０の長さ等、信号線路１０の形状に応じた大きさを有する寄生インダクタンスである。また、信号線路１０は、電気的には集中定数回路素子としての静電容量Ｃ１をも有する。静電容量Ｃ１は、信号線路１０と第１平行線路２１ｐ１（詳細は後述）との間、信号線路１０と第２平行線路２２ｐ２（詳細は後述）との間、信号線路１０と第３平行線路２３ｐ３（詳細は後述）との間、または信号線路１０とシリコン基板（不図示）との間等における寄生容量である。

　以下の説明では、信号線路１０に対して交差方向Ｙの一方側（＋Ｙ側）を、信号線路１０の第１の側方といい、信号線路１０に対して交差方向Ｙの他方側（－Ｙ側）を、信号線路１０の第２の側方という。第１平行線路２１ｐ１は、信号線路１０の第２の側方（－Ｙ側）に設けられた直線状の帯状導体である。第１平行線路２１ｐ１は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第１平行線路２１ｐ１は、信号線路１０と平行（長手方向Ｘ）に延びている。第１平行線路２１ｐ１と信号線路１０とは、交差方向Ｙに間隔を空けて配されている。第１平行線路２１ｐ１の端のうち、－Ｘ側に位置する端を第１端（一端）といい、＋Ｘ側に位置する端を第２端（他端）という。第１平行線路２１ｐ１の側縁のうち、＋Ｙ側に位置する側縁を、第１の側縁（一方の側縁）といい、－Ｙ側に位置する側縁を、第２の側縁（他方の側縁）という。

　上側パッド２１ｄ１は、第１平行線路２１ｐ１の第１端（－Ｘ側）に接続された長方形状の平板導体である。上側パッド２１ｄ１の長辺は交差方向Ｙに延びており、上側パッド２１ｄ１の短辺は長手方向Ｘに延びている。上側パッド２１ｄ１の短辺のうち、＋Ｙ側に位置する短辺を、第１の短辺（一方の短辺）といい、－Ｙ側に位置する短辺を、第２の短辺（他方の短辺）という。上側パッド２１ｄ１の第１の短辺（＋Ｙ側）は、第１平行線路２１ｐ１の第１の側縁（＋Ｙ側）と交差方向Ｙにおいて略同一の位置にある。また、上側パッド２１ｄ１の第２の短辺（－Ｙ側）は、第１平行線路２１ｐ１の第２の側縁（－Ｙ側）よりも手前側（－Ｙ側）に位置する。つまり、上側パッド２１ｄ１の交差方向Ｙにおける寸法は、第１平行線路２１ｐ１の幅（交差方向Ｙにおける寸法）よりも大きい。

　上側パッド２１ｄ２（第１上側パッド）は、第１平行線路２１ｐ１の第２端（＋Ｘ側）に接続された長方形状の平板導体である。上側パッド２１ｄ２の長辺は交差方向Ｙに延びており、上側パッド２１ｄ２の短辺は長手方向Ｘに延びている。上側パッド２１ｄ２の短辺のうち、＋Ｙ側に位置する短辺を、第１の短辺（一方の短辺）といい、－Ｙ側に位置する短辺を、第２の短辺（他方の短辺）という。上側パッド２１ｄ２の第１の短辺（＋Ｙ側）は、第１平行線路２１ｐ１の第１の側縁（＋Ｙ側）と交差方向Ｙにおいて略同一の位置にある。また、上側パッド２１ｄ２の第２の短辺（－Ｙ側）は、第１平行線路２１ｐ１の第２の側縁（－Ｙ側）よりも手前側（－Ｙ側）に位置する。つまり、上側パッド２１ｄ２の交差方向Ｙにおける寸法は、第１平行線路２１ｐ１の幅（交差方向Ｙにおける寸法）よりも大きい。

　第２平行線路２２ｐ２は、信号線路１０の第１の側方（＋Ｙ側）に設けられた直線状の帯状導体である。第２平行線路２２ｐ２は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第２平行線路２２ｐ２は、信号線路１０と平行（長手方向Ｘ）に延びている。第２平行線路２２ｐ２と信号線路１０とは、交差方向Ｙに間隔を空けて配されている。第２平行線路２２ｐ２の端のうち、－Ｘ側に位置する端を第１端（一端）といい、＋Ｘ側に位置する端を第２端（他端）という。第２平行線路２２ｐ２の側縁のうち、－Ｙ側に位置する側縁を、第１の側縁（一方の側縁）といい、＋Ｙ側に位置する側縁を、第２の側縁（他方の側縁）という。

　第２平行線路２２ｐ２は、信号線路１０に対して第１平行線路２１ｐ１とは逆側に設けられている。言い換えれば、第２平行線路２２ｐ２は、信号線路１０が交差方向Ｙにおいて第１平行線路２１ｐ１及び第２平行線路２２ｐ２の間に位置するように、配置されている。

　上側パッド２２ｄ１は、第２平行線路２２ｐ２の第１端（－Ｘ側）に接続された長方形状の平板導体である。上側パッド２２ｄ１の長辺は交差方向Ｙに延びており、上側パッド２２ｄ１の短辺は長手方向Ｘに延びている。上側パッド２２ｄ１の短辺のうち、－Ｙ側に位置する短辺を、第１の短辺（一方の短辺）といい、＋Ｙ側に位置する短辺を、第２の短辺（他方の短辺）という。上側パッド２２ｄ１の第１の短辺（－Ｙ側）は、第２平行線路２２ｐ２の第１の側縁（－Ｙ側）と交差方向Ｙにおいて略同一の位置にある。また、上側パッド２２ｄ１の第２の短辺（＋Ｙ側）は、第２平行線路２２ｐ２の第２の側縁（＋Ｙ側）よりも奥側（＋Ｙ側）に位置する。つまり、上側パッド２２ｄ１の交差方向Ｙにおける寸法は、第２平行線路２２ｐ２の幅（交差方向Ｙにおける寸法）よりも大きい。

　上側パッド２２ｄ２（第２上側パッド）は、第２平行線路２２ｐ２の第２端（＋Ｘ側）に接続された長方形状の平板導体である。上側パッド２２ｄ２の長辺は交差方向Ｙに延びており、上側パッド２２ｄ２の短辺は長手方向Ｘに延びている。上側パッド２２ｄ２の短辺のうち、－Ｙ側に位置する短辺を、第１の短辺（一方の短辺）といい、＋Ｙ側に位置する短辺を、第２の短辺（他方の短辺）という。上側パッド２２ｄ２の第１の短辺（－Ｙ側）は、第２平行線路２２ｐ２の第１の側縁（－Ｙ側）と交差方向Ｙにおいて略同一の位置にある。また、上側パッド２２ｄ２の第２の短辺（＋Ｙ側）は、第２平行線路２２ｐ２の第２の側縁（＋Ｙ側）よりも奥側（＋Ｙ側）に位置する。つまり、上側パッド２２ｄ２の交差方向Ｙにおける寸法は、第２平行線路２２ｐ２の幅（交差方向Ｙにおける寸法）よりも大きい。

　第３線路２３は、信号線路１０、第１線路２１、第２線路２２、上側パッド２４、及び上側パッド２５が形成された層、並びに、第１接地導体３１及び第２接地導体３２が形成された層とは異なる層に形成されている。例えば、第３線路２３は、図２，３に示す第２中間パッド７１ｂ，７２ｂ，７３ｂ，７４ｂ（詳細は後述する）が形成された層に形成されている。尚、第３線路２３は、図２，３に示す第３中間パッド７１ｃ，７２ｃ，７３ｃ，７４ｃ（詳細は後述する）が形成された層に形成されていてもよい。

　第３線路２３をこのような層に形成するのは、第３線路２３の厚み（断面積）を、信号線路１０、第１線路２１、及び第２線路２２の厚み（断面積）よりも小さくするためである。一般的に、多層構造の半導体では、表面よりも内層に行くほど配線の厚みが小さくなるように形成される。このため、本実施形態では、信号線路１０、第１線路２１、第２線路２２、上側パッド２４、及び上側パッド２５が形成された層よりも第３線路２３を下の層（内層）に形成することで、第３線路２３の厚み（断面積）を、信号線路１０、第１線路２１、及び第２線路２２の厚み（断面積）よりも小さくしている。

　詳細は後述するが、第３線路２３の厚みを、信号線路１０、第１線路２１、及び第２線路２２の厚みよりも小さくするのは、第３線路２３を流れる電流（第３リターン電流）によって発生する磁界の強度を高めるとともに、第３線路２３の抵抗を大きくするためである。第３線路２３の厚みは、第３線路２３の断面積が、信号線路１０、第１線路２１、及び第２線路２２の断面積の１／５未満となるように設定するのが望ましい。

　第１交差線路２３ｃ１は、第２平行線路２２ｐ２の第１端（－Ｘ側）に電気的に接続された帯状導体である。第１交差線路２３ｃ１には、屈曲部ＣＲ１が形成されており、第２平行線路２２ｐ２に近い側（例えば、交差方向Ｙにおける第１交差線路２３ｃ１の中点の位置よりも第２平行線路２２ｐ２側）がクランク形状である。第１交差線路２３ｃ１は、平面視において、第２平行線路２２ｐ２の第１端（－Ｘ側）から、交差方向Ｙにおいて信号線路１０から遠ざかるように延び、屈曲部ＣＲ１において右側（＋Ｘ側）に折り曲がった後に、再び交差方向Ｙにおいて信号線路１０から遠ざかるように延びている。第１交差線路２３ｃ１の端のうち、＋Ｙ側に位置する端を第１端（一端）または奥側の端といい、－Ｙ側に位置する端を第２端（他端）または手前側の端という。

　第３平行線路２３ｐ３は、第１交差線路２３ｃ１の第１端（＋Ｙ側）に接続された直線状の帯状導体である。第３平行線路２３ｐ３は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第３平行線路２３ｐ３は、第１交差線路２３ｃ１の第１端（＋Ｙ側）から、信号線路１０と平行（長手方向Ｘ）に延びている。つまり、本実施形態における第３平行線路２３ｐ３は、第１交差線路２３ｃ１の第１端（＋Ｙ側）から右側（＋Ｘ側）に向けて延びている。第３平行線路２３ｐ３の長さは第２平行線路２２ｐ２の長さより短い。第３平行線路２３ｐ３の端のうち、＋Ｘ側に位置する端を第１端（一端）といい、－Ｘ側に位置する端を第２端（他端）という。

　第３平行線路２３ｐ３は、信号線路１０の第１の側方（＋Ｙ側）において、第２平行線路２２ｐ２よりも信号線路１０から遠い位置に設けられている。言い換えれば、第３平行線路２３ｐ３は、第２平行線路２２ｐ２が交差方向Ｙにおいて信号線路１０と第３平行線路２３ｐ３との間に位置するように、配置されている。

　図１に示す通り、交差方向Ｙにおいて、第２平行線路２２ｐ２の中心線と第３平行線路２３ｐ３の中心線との間の距離Ｄ１は、第２平行線路２２ｐ２の中心線と第１接地導体３１（後述）の奥側の外縁（第３平行線路２３ｐ３側の外縁）との間の距離Ｄ２よりも大きい。

　屈曲線路２３ｂは、第３平行線路２３ｐ３の第１端（＋Ｘ側）に接続され、屈曲部ＣＲが形成された帯状導体である。屈曲線路２３ｂは、第１部分線路２３ｂ１と、第２部分線路２３ｂ２とからなる。第１部分線路２３ｂ１は、第３平行線路２３ｐ３の第１端（＋Ｘ側）から、交差方向Ｙにおいて信号線路１０に近づくように延びる。第１部分線路２３ｂ１の端のうち、－Ｙ側に位置する端を第１端（一端）といい、＋Ｙ側に位置する端を第２端（他端）という。第２部分線路２３ｂ２は、第１部分線路２３ｂ１の第１端（－Ｙ側）から信号線路１０と平行（長手方向Ｘ）に延びる。第２部分線路２３ｂ２の端のうち、＋Ｘ側に位置する端を第１端（一端）といい、－Ｘ側に位置する端を第２端（他端）という。屈曲線路２３ｂをなす部分線路２３ｂ１，２３ｂ２はそれぞれ、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第１部分線路２３ｂ１の長さは第１交差線路２３ｃ１の長さより短い。尚、屈曲線路２３ｂには、屈曲部ＣＲが複数形成されていてもよい。本実施形態では、第２部分線路２３ｂ２の第１端は、屈曲線路２３ｂの第１端（一端）であり、第１部分線路２３ｂ１の第２端は、屈曲線路２３ｂの第２端（他端）である。

　第２交差線路２３ｃ２は、屈曲線路２３ｂを構成する第２部分線路２３ｂ２の第１端（＋Ｘ側）に接続された帯状導体である。第２交差線路２３ｃ２には、屈曲部ＣＲ２が形成されており、第２平行線路２２ｐ２に近い側（例えば、交差方向Ｙにおける第２交差線路２３ｃ２の中点の位置よりも第２平行線路２２ｐ２側）がクランク形状である。第２交差線路２３ｃ２は、平面視において、屈曲線路２３ｂを構成する第２部分線路２３ｂ２の第１端（＋Ｘ側）から、交差方向Ｙにおいて信号線路１０に近づくように延び、屈曲部ＣＲ２において右側（＋Ｘ側）に折り曲がった後に、再び交差方向Ｙにおいて信号線路１０に近づくように延びている。第２交差線路２３ｃ２の端のうち、－Ｙ側に位置する端を第１端（一端）といい、＋Ｙ側に位置する端を第２端（他端）という。第２交差線路２３ｃ２の第１端は、第３線路２３の第１端（一端）である。

　本実施形態における第２交差線路２３ｃ２の第１端縁（－Ｙ側）は、上側パッド２２ｄ１，２２ｄ２の第１の短辺（－Ｙ側）及び第２平行線路２２ｐ２の第１の側縁（－Ｙ側）と交差方向Ｙにおいて略同一の位置にある。また、上側パッド２２ｄ２と第２交差線路２３ｃ２とは、長手方向Ｘにおいて間隔を空けて配されている。

　また、本実施形態における第２交差線路２３ｃ２の第１端（－Ｙ側）は、不図示の導体によって、第２接地導体３２（後述）と常時電気的に接続されている。言い換えれば、第３線路２３の第１端は、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。

　以上説明した第１交差線路２３ｃ１、第３平行線路２３ｐ３、屈曲線路２３ｂ、及び第２交差線路２３ｃ２は、奥側（＋Ｙ側）に凸となるループ線路を構成している。つまり、第３線路２３は、奥側（＋Ｙ側）に凸となるループ線路である。

　上側パッド２４は、第１線路２１の一部をなす上側パッド２１ｄ１，２１ｄ２と同様の長方形状の平板導体である。上側パッド２４の長辺は交差方向Ｙに延びており、上側パッド２４の短辺は長手方向Ｘに延びている。上側パッド２４の短辺のうち、＋Ｙ側に位置する短辺を、第１の短辺（一方の短辺）といい、－Ｙ側に位置する短辺を、第２の短辺（他方の短辺）という。上側パッド２４の第１の短辺（＋Ｙ側）は、第１平行線路２１ｐ１の第１の側縁（＋Ｙ側）と交差方向Ｙにおいて略同一の位置にある。また、上側パッド２４の第２の短辺（－Ｙ側）は、第１平行線路２１ｐ１の第２の側縁（－Ｙ側）よりも手前側（－Ｙ側）に位置する。つまり、上側パッド２４の交差方向Ｙにおける寸法は、第１線路２１の一部をなす上側パッド２１ｄ１，２１ｄ２と同様に、第１平行線路２１ｐ１の幅（交差方向Ｙにおける寸法）よりも大きい。また、上側パッド２４は、第２交差線路２３ｃ２の第１端（－Ｙ側）と同様に、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。

　上側パッド２５は、第２線路２２の一部をなす上側パッド２２ｄ１，２２ｄ２と同様の長方形状の平板導体である。上側パッド２５の長辺は交差方向Ｙに延びており、上側パッド２５の短辺は長手方向Ｘに延びている。上側パッド２５の短辺のうち、－Ｙ側に位置する短辺を、第１の短辺（一方の短辺）といい、＋Ｙ側に位置する短辺を、第２の短辺（他方の短辺）という。上側パッド２５の第１の短辺（－Ｙ側）は、第２平行線路２２ｐ２の第１の側縁（－Ｙ側）と交差方向Ｙにおいて略同一の位置にある。また、上側パッド２５の第２の短辺（＋Ｙ側）は、第２平行線路２２ｐ２の第２の側縁（＋Ｙ側）よりも奥側（＋Ｙ側）に位置する。つまり、上側パッド２５の交差方向Ｙにおける寸法は、第２線路２２の一部をなす上側パッド２２ｄ１，２２ｄ２と同様に、第２平行線路２２ｐ２の幅（交差方向Ｙにおける寸法）よりも大きい。また、上側パッド２５は、第２交差線路２３ｃ２の第１端（－Ｙ側）と同様に、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。

　第１接地導体３１は、信号線路１０の入力端側（－Ｘ側）に設けられる板状の導体である。第１接地導体３１は、電気的に接地されている。第１接地導体３１は、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状を有する。また、第１接地導体３１は、上側パッド２１ｄ１，２２ｄ１及び第１交差線路２３ｃ１の手前側（－Ｙ側）の端部と上下方向Ｚにおいて重なっている。第１接地導体３１は、図２に示す通り、信号線路１０、第１線路２１（上側パッド２１ｄ１）、第２線路２２（上側パッド２２ｄ１）、及び第３線路２３（第１交差線路２３ｃ１）よりも下方（－Ｚ側）に位置する。第１接地導体３１の端のうち、＋Ｙ側に位置する端を第１端（一端）といい、－Ｙ側に位置する端を第２端（他端）という。

　第２接地導体３２は、信号線路１０の出力端側（＋Ｘ側）に設けられる板状の導体である。第２接地導体３２は、電気的に接地されている。詳細な図示は省略するが、第２接地導体３２は、信号線路１０、第１線路２１、第２線路２２、第３線路２３、及び上側パッド２４，２５よりも下方（－Ｚ側）に位置する。第２接地導体３２は、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びている長方形状を有する。第２接地導体３２の短辺のうち、＋Ｙ側に位置する短辺を、第１の短辺（一方の短辺）といい、－Ｙ側に位置する短辺を、第２の短辺（他方の短辺）という。

　第１接続パッドＰ１は、図２に示す通り、上述した上側パッド２１ｄ１と、第１中間パッド７１ａと、第２中間パッド７１ｂと、第３中間パッド７１ｃと、第１接地導体３１と、を含む。上側パッド２１ｄ１、第１中間パッド７１ａ、第２中間パッド７１ｂ、第３中間パッド７１ｃ、及び第１接地導体３１は、平面視において互いに重なっている。また、上側パッド２１ｄ１、第１中間パッド７１ａ、第２中間パッド７１ｂ、第３中間パッド７１ｃ、及び第１接地導体３１は、上側（＋Ｚ側）から下側（－Ｚ側）に向けてこの順に並んでおり、上下方向Ｚにおいて間隔を空けて配されている。

　図２に示す通り、上側パッド２１ｄ１と第１中間パッド７１ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第１中間パッド７１ａと第２中間パッド７１ｂとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第２中間パッド７１ｂと第３中間パッド７１ｃとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第３中間パッド７１ｃと第１接地導体３１とは、複数の接続導体５０によって電気的且つ機械的に接続されている。これにより、第１接続パッドＰ１は、第１平行線路２１ｐ１の第１端（－Ｘ側）と第１接地導体３１とを、常時電気的に接続している。

　尚、本明細書において「接続導体５０」は、上下方向Ｚに延在する導体であり、接続導体５０の上端に接続される部材と接続導体５０の下端に接続される部材とを電気的且つ機械的に接続する部材である。接続導体５０は、例えば絶縁層（不図示）を上下方向Ｚに貫通するビアである。

　第２接続パッドＰ２は、図２に示す通り、上側パッド２２ｄ１と、第１中間パッド７２ａと、第２中間パッド７２ｂと、第３中間パッド７２ｃと、第１接地導体３１と、を含む。上側パッド２２ｄ１、第１中間パッド７２ａ、第２中間パッド７２ｂ、第３中間パッド７２ｃ、及び第１接地導体３１は、平面視において互いに重なっている。また、上側パッド２２ｄ１、第１中間パッド７２ａ、第２中間パッド７２ｂ、第３中間パッド７２ｃ、及び第１接地導体３１は、上側（＋Ｚ側）から下側（－Ｚ側）に向けてこの順に並んでおり、上下方向Ｚにおいて間隔を空けて配されている。

　図２に示す通り、上側パッド２２ｄ１と第１中間パッド７２ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第１中間パッド７２ａと第２中間パッド７２ｂとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第２中間パッド７２ｂと第３中間パッド７２ｃとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第３中間パッド７２ｃと第１接地導体３１とは、複数の接続導体５０によって電気的且つ機械的に接続されている。これにより、第２接続パッドＰ２は、第２平行線路２２ｐ２の第１端（－Ｘ側）と第１接地導体３１とを、常時電気的に接続している。

　ここで、図２に示す通り、第２接続パッドＰ２に含まれる第２中間パッド７２ｂには、第１交差線路２３ｃ１の手前側（－Ｙ側）の端部が接続されている。これにより、第２接続パッドＰ２は、第３線路２３と第１接地導体３１とを、常時電気的に接続している。尚、第１交差線路２３ｃ１の手前側（－Ｙ側）の端部は、第２接続パッドＰ２に含まれる第３中間パッド７２ｃに接続されていてもよい。

　第３接続パッドＰ３は、図３に示す通り、上述した上側パッド２１ｄ２と、第１中間パッド７３ａと、第２中間パッド７３ｂと、第３中間パッド７３ｃと、下側パッド３３ａと、を含む。上側パッド２１ｄ２、第１中間パッド７３ａ、第２中間パッド７３ｂ、第３中間パッド７３ｃ、及び下側パッド３３ａは、平面視において互いに重なっている。また、上側パッド２１ｄ２、第１中間パッド７３ａ、第２中間パッド７３ｂ、第３中間パッド７３ｃ、及び下側パッド３３ａは、上側（＋Ｚ側）から下側（－Ｚ側）に向けてこの順に並んでおり、上下方向Ｚにおいて間隔を空けて配されている。

　ここで、下側パッド３３ａ（第１下側パッド）は、図１に示す通り、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状の平板導体である。下側パッド３３ａの短辺のうち、＋Ｙ側に位置する短辺を、第１の短辺（一方の短辺）といい、－Ｙ側に位置する短辺を、第２の短辺（他方の短辺）という。下側パッド３３ａは、第２接地導体３２とは別体に設けられる。下側パッド３３ａと第２接地導体３２とは、第１電子スイッチ４１（後述）の状態に応じて、電気的接続の有無が切り替わる。従って、下側パッド３３ａは、第１電子スイッチ４１の状態に応じて、電気的接地の有無が切り替わる。

　図３に示す通り、上側パッド２１ｄ２と第１中間パッド７３ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第１中間パッド７３ａと第２中間パッド７３ｂとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第２中間パッド７３ｂと第３中間パッド７３ｃとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第３中間パッド７３ｃと下側パッド３３ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。これにより、第３接続パッドＰ３は、第１平行線路２１ｐ１の第２端（＋Ｘ側）と第１電子スイッチ４１とを、常時電気的に接続している。

　第４接続パッドＰ４は、図３に示す通り、上述した上側パッド２２ｄ２と、第１中間パッド７４ａと、第２中間パッド７４ｂと、第３中間パッド７４ｃと、下側パッド３３ｂと、を含む。上側パッド２２ｄ２、第１中間パッド７４ａ、第２中間パッド７４ｂ、第３中間パッド７４ｃ、及び下側パッド３３ｂは、平面視において互いに重なっている。また、上側パッド２２ｄ２、第１中間パッド７４ａ、第２中間パッド７４ｂ、第３中間パッド７４ｃ、及び下側パッド３３ｂは、上側（＋Ｚ側）から下側（－Ｚ側）に向けてこの順に並んでおり、上下方向Ｚにおいて間隔を空けて配されている。

　ここで、下側パッド３３ｂ（第２下側パッド）は、図１に示す通り、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状の平板導体である。下側パッド３３ｂの短辺のうち、＋Ｙ側に位置する短辺を、第１の短辺（一方の短辺）といい、－Ｙ側に位置する短辺を、第２の短辺（他方の短辺）という。下側パッド３３ｂは、第２接地導体３２及び下側パッド３３ａとは別体に設けられる。下側パッド３３ｂと第２接地導体３２とは、第２電子スイッチ４２（後述）の状態に応じて、電気的接続の有無が切り替わる。従って、下側パッド３３ｂは、第２電子スイッチ４２の状態に応じて、電気的接地の有無が切り替わる。

　図３に示す通り、上側パッド２２ｄ２と第１中間パッド７４ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第１中間パッド７４ａと第２中間パッド７４ｂとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第２中間パッド７４ｂと第３中間パッド７４ｃとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第３中間パッド７４ｃと下側パッド３３ｂとは、複数の接続導体５０によって電気的且つ機械的に接続されている。これにより、第４接続パッドＰ４は、第２平行線路２２ｐ２の第２端（＋Ｘ側）と第２電子スイッチ４２とを、常時電気的に接続している。

　ここで、図３に示す通り、接続パッドＰ３の一部をなす下側パッド３３ａの交差方向Ｙにおける寸法Ｄ１２は、接続パッドＰ３の一部をなす上側パッド２１ｄ２の交差方向Ｙにおける寸法Ｄ１１よりも大きい。また、接続パッドＰ４の一部をなす下側パッド３３ｂの交差方向Ｙにおける寸法Ｄ２２は、接続パッドＰ４の一部をなす上側パッド２２ｄ２の交差方向Ｙにおける寸法Ｄ２１よりも大きい。詳細は後述するが、これは高周波信号の損失を低減するために、下側パッド３３ａ，３３ｂに接続される第１電子スイッチ４１及び第２電子スイッチ４２のサイズを大きくしたことに伴うものである。

　コンデンサ６０は、例えば、図２に示す通り、上部電極が信号線路１０に接続され、下部電極が第３電子スイッチ４３を介して第１接地導体３１に接続される平行平板である。コンデンサ６０は、平行平板の対向面積に応じた静電容量Ｃａを有する。即ち、静電容量Ｃａは、信号線路１０と第１接地導体３１との間に設けられる回路定数である。但し、コンデンサ６０は櫛歯型コンデンサであってもよい。

　第１電子スイッチ４１は、図１に示す通り、第３接続パッドＰ３の下側パッド３３ａと第２接地導体３２とを開閉自在に接続するトランジスタである。本実施形態における第１電子スイッチ４１は、図１に示す通り、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第３接続パッドＰ３の下側パッド３３ａに接続され、ソース端子が第２接地導体３２に接続され、またゲート端子がスイッチ制御部８０に接続されている。

　第１電子スイッチ４１は、スイッチ制御部８０からゲート端子に入力されるゲート信号に基づいて、ドレイン端子とソース端子との導通状態を開状態或いは閉状態に切り替える。即ち、第１電子スイッチ４１は、スイッチ制御部８０によって、第１平行線路２１ｐ１の第２端（＋Ｘ側）と第２接地導体３２との間を導通状態又は遮断状態にする。

　第２電子スイッチ４２は、図１に示す通り、第４接続パッドＰ４の下側パッド３３ｂと第２接地導体３２とを開閉自在に接続するトランジスタである。本実施形態における第２電子スイッチ４２は、図１に示す通り、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第４接続パッドＰ４の下側パッド３３ｂに接続され、ソース端子が第２接地導体３２に接続され、またゲート端子がスイッチ制御部８０に接続されている。

　第２電子スイッチ４２は、スイッチ制御部８０からゲート端子に入力されるゲート信号に基づいて、ドレイン端子とソース端子との導通状態を開状態或いは閉状態に切り替える。即ち、第２電子スイッチ４２は、スイッチ制御部８０によって、第２平行線路２２ｐ２の第２端（＋Ｘ側）と第２接地導体３２との間を導通状態又は遮断状態にする。

　図４は、本発明の第１実施形態によるデジタル移相回路における接続パッドと第１，第２電子スイッチとの接続関係を示す平面図である。図４に示す通り、第１電子スイッチ４１及び第２電子スイッチ４２は、例えば、平面視形状が矩形形状のＭＯＳ型ＦＥＴであり、ドレイン端子ＤＴ及びソース端子ＳＴを備える。尚、図４においては、ゲート端子の図示は省略している。

　上述した通り、第１電子スイッチ４１及び第２電子スイッチ４２は、高周波信号の損失を低減するためにサイズ（具体的には、ゲート幅Ｗ）を大きくしている。第１電子スイッチ４１及び第２電子スイッチ４２のサイズが大きくなると、図４に示す通り、ドレイン端子ＤＴ及びソース端子ＳＴの交差方向Ｙにおける長さも長くなる。

　下側パッド３３ａの交差方向Ｙにおける寸法Ｄ１２（図３参照）が、上側パッド２１ｄ２の交差方向Ｙにおける寸法Ｄ１１と同程度であると、第１電子スイッチ４１は、ドレイン端子ＤＴの一部のみが下側パッド３３ａに接続されることとなる。同様に、下側パッド３３ｂの交差方向Ｙにおける寸法Ｄ２２（図３参照）が、上側パッド２２ｄ２の交差方向Ｙにおける寸法Ｄ２１と同程度であると、第２電子スイッチ４２は、ドレイン端子ＤＴの一部のみが下側パッド３３ｂに接続されることとなる。

　本実施形態では、下側パッド３３ａの交差方向Ｙにおける寸法Ｄ１２を、第１電子スイッチ４１のドレイン端子ＤＴの交差方向Ｙにおける長さに合わせて長くしている。つまり、下側パッド３３ａの交差方向Ｙにおける寸法Ｄ１２を、上側パッド２１ｄ２の交差方向Ｙにおける寸法Ｄ１１よりも大きくしている。これにより、第１電子スイッチ４１のドレイン端子ＤＴの全体が下側パッド３３ａに接続されるようにしている。

　同様に、下側パッド３３ｂの交差方向Ｙにおける寸法Ｄ２２を、第２電子スイッチ４２のドレイン端子ＤＴの交差方向Ｙにおける長さに合わせて長くしている。つまり、下側パッド３３ｂの交差方向Ｙにおける寸法Ｄ２２を、上側パッド２２ｄ２の交差方向Ｙにおける寸法Ｄ２１よりも大きくしている。これにより、第２電子スイッチ４２のドレイン端子ＤＴの全体が下側パッド３３ｂに接続されるようにしている。

　尚、第２接地導体３２の第２の短辺（－Ｙ側）は、下側パッド３３ａの第２の短辺（－Ｙ側）と交差方向Ｙにおいて略同一の位置にある。つまり、第２接地導体３２は、交差方向Ｙにおいて、下側パッド３３ｂの第１の短辺（＋Ｙ側）から下側パッド３３ａの第２の短辺（－Ｙ側）まで延在している。このため、図４に示す通り、第１電子スイッチ４１及び第２電子スイッチ４２のソース端子ＳＴも、全体が第２接地導体３２に接続されている。

　第３電子スイッチ４３は、図２に示す通り、コンデンサ６０の下部電極と第１接地導体３１とを開閉自在に接続するトランジスタである。第３電子スイッチ４３は、例えばＭＯＳ型ＦＥＴであり、ドレイン端子がコンデンサ６０の下部電極に接続され、ソース端子が第１接地導体３１に接続され、またゲート端子がスイッチ制御部８０に接続されている。

　ここで、第３電子スイッチ４３は、図２に示す通り、信号線路１０から奥側（＋Ｙ側）に離れた位置に配置されている。また、第１接地導体３１の第１端（＋Ｙ側）は、交差方向Ｙにおいて、信号線路１０から遠ざかるように延びて第３電子スイッチ４３に接続されている。このような配置にするのは、特定の半導体製造工程において、コンデンサ６０の下部電極の接続には設計ルール上の制約があるためである。

　具体的には、特定の半導体製造装置において、コンデンサ６０の下部電極は、一旦、接続配線及びビアを介して上の配線層（例えば、信号線路１０が形成されている層）に接続し、その配線層からビアを介して下の配線層に接続しなければならないという制約がある。尚、図２においては、コンデンサ６０の下部電極と第３電子スイッチ４３との接続経路を簡略化して図示している。この制約のために、第３電子スイッチ４３を、コンデンサ６０が形成されている位置（例えば、図１に示す信号線路１０の入力端側（－Ｘ側））の近傍に配置することはできず、信号線路１０から奥側（＋Ｙ側）に離れた位置に配置しなければならない。第１接地導体３１は、このような位置に配置された第３電子スイッチ４３のソース端子に接続されるために、交差方向Ｙにおいて、信号線路１０から遠ざかるように延びている。

　第３電子スイッチ４３は、スイッチ制御部８０からゲート端子に入力されるゲート信号に基づいて、ドレイン端子とソース端子との導通状態を開状態或いは閉状態に切り替える。即ち、第３電子スイッチ４３は、スイッチ制御部８０によって、コンデンサ６０の下部電極と第１接地導体３１との間を導通状態又は遮断状態にする。

　ここで、第１電子スイッチ４１及び第２電子スイッチ４２のサイズ（ゲート幅）は、例えば、第３電子スイッチ４３のサイズ（ゲート幅）の２倍以上に設定される。尚、第１電子スイッチ４１及び第２電子スイッチ４２のサイズ（ゲート幅）は、第３電子スイッチ４３のサイズ（ゲート幅）の５倍以上であることが好ましい。

　詳細は後述するが、本実施形態では、高遅延モードにおける高周波信号の損失を格段に低減することができる。高遅延モードにおける高周波信号の損失と低遅延モードにおける高周波信号の損失との差は極力小さいことが望ましいため、高遅延モードにおける高周波信号の損失が低減されれば、低遅延モードにおける高周波信号の損失も低減させる必要がある。このため、第１電子スイッチ４１及び第２電子スイッチ４２のサイズを、第３電子スイッチ４３のサイズよりも大きくしている。

　尚、高遅延モードにおける高周波信号の損失と低遅延モードにおける高周波信号の損失との差を小さくするためには、１電子スイッチ４１及び第２電子スイッチ４２のサイズを、少なくとも第３電子スイッチ４３のサイズの２倍以上に設定する必要がある。また、第１電子スイッチ４１及び第２電子スイッチ４２のサイズを、第３電子スイッチ４３のサイズの５倍以上にすれば、高遅延モードにおける高周波信号の損失と低遅延モードにおける高周波信号の損失とを同程度にすることができる。

　第４電子スイッチ４４は、図２に示す通り、信号線路１０の入力端側（－Ｘ側）と第１接地導体３１とを開閉自在に接続するトランジスタである。第４電子スイッチ４４は、上述した第１電子スイッチ４１、第２電子スイッチ４２、及び第３電子スイッチ４３と同様に、ＭＯＳ型ＦＥＴであり、ドレイン端子が信号線路１０の入力端側（－Ｘ側）に接続され、ソース端子が第１接地導体３１に接続され、またゲート端子がスイッチ制御部８０に接続されている。尚、第４電子スイッチ４４は、信号線路１０の入力端側（－Ｘ側）と第１接地導体３１との間ではなく、信号線路１０の出力端側（＋Ｘ側）と第２接地導体３２との間に設けてもよい。

　第４電子スイッチ４４は、スイッチ制御部８０からゲート端子に入力されるゲート信号に基づいて、ドレイン端子とソース端子との導通状態を開状態或いは閉状態に切り替える。即ち、第４電子スイッチ４４は、スイッチ制御部８０によって、信号線路１０の入力端側（－Ｘ側）と第１接地導体３１との間を導通状態又は遮断状態にする。

　スイッチ制御部８０は、上述した第１電子スイッチ４１、第２電子スイッチ４２、第３電子スイッチ４３、及び第４電子スイッチ４４を制御する制御回路である。スイッチ制御部８０は、４つの出力ポートを備えており、各出力ポートから第１電子スイッチ４１、第２電子スイッチ４２、第３電子スイッチ４３、及び第４電子スイッチ４４の各ゲート端子にゲート信号を個別に出力する。即ち、スイッチ制御部８０は、上記ゲート信号によって、第１電子スイッチ４１、第２電子スイッチ４２、第３電子スイッチ４３、及び第４電子スイッチ４４を開状態又は閉状態にする。

　次に、以上のように構成されたデジタル移相回路Ｂの作用について説明する。

　本実施形態におけるデジタル移相回路Ｂは、第１～第３電子スイッチ４１～４３の導通状態に応じて動作モードが切り替えられる。即ち、デジタル移相回路Ｂの動作モードには、スイッチ制御部８０によって第１電子スイッチ４１及び第２電子スイッチ４２が閉状態に設定され、第３電子スイッチ４３が開状態に設定される低遅延モードと、スイッチ制御部８０によって第１電子スイッチ４１及び第２電子スイッチ４２が開状態に設定され、第３電子スイッチ４３が閉状態に設定される高遅延モードと、がある。

　低遅延モードにおいて、スイッチ制御部８０は、第１電子スイッチ４１及び第２電子スイッチ４２を閉状態に設定し、第３電子スイッチ４３を開状態に設定する。即ち、低遅延モードでは、高周波信号が信号線路１０の入力端（左端）から出力端（右端）まで伝播するまでの第１伝搬遅延時間Ｔ_Lによって、出力端（右端）における位相が、高遅延モードにおける第２の位相θ_Hよりも小さな第１の位相θ_Lとなる。以下、低遅延モードについて更に詳しく説明する。

　第１電子スイッチ４１が閉状態に設定されることにより、第１平行線路２１ｐ１の第２端（＋Ｘ側）は、第３接続パッドＰ３を介して、第２接地導体３２と接続される（図１参照）。一方、第１平行線路２１ｐ１の第１端（－Ｘ側）は、第１接続パッドＰ１を介して、第１接地導体３１と常時接続されている（図１及び図２参照）。従って、第１平行線路２１ｐ１は、第２端（＋Ｘ側）が第１電子スイッチ４１を介して第２接地導体３２に接続されることによって、第１端（－Ｘ側）と第２端（＋Ｘ側）との間に電流が流れ得る第１通電経路を形成する。

　また、第２電子スイッチ４２が閉状態に設定されることにより、第２平行線路２２ｐ２の第２端（＋Ｘ側）は、第４接続パッドＰ４を介して、第２接地導体３２と接続される（図１参照）。一方、第２平行線路２２ｐ２の第１端（－Ｘ側）は、第２接続パッドＰ２を介して、第１接地導体３１と常時接続されている（図１及び図２参照）。従って、第２平行線路２２ｐ２は、第２端（＋Ｘ側）が第２電子スイッチ４２を介して第２接地導体３２に接続されることによって、第１端（－Ｘ側）と第２端（＋Ｘ側）との間に電流が流れ得る第２通電経路を形成する。

　そして、第１平行線路２１ｐ１及び第２平行線路２２ｐ２の両端が接続されている状態において、信号線路１０に入力端から出力端に向けた信号電流が流れると、信号電流の伝播に起因して、第１平行線路２１ｐ１及び第２平行線路２２ｐ２にリターン電流が生じる。リターン電流は、第１平行線路２１ｐ１及び第２平行線路２２ｐ２を、第２端（＋Ｘ側）から第１端（－Ｘ側）に向かって流れる。

　即ち、第１通電経路を形成する第１平行線路２１ｐ１には、信号線路１０における信号電流の通電によって、信号電流の通電の向きとは逆向きの第１リターン電流が流れる。また、第２通電経路を形成する第２平行線路２２ｐ２には、信号線路１０における信号電流の通電によって、信号電流の通電の向きとは逆向き、つまり第１リターン電流と同じ向きの第２リターン電流が流れる。

　ここで、第１平行線路２１ｐ１に流れる第１リターン電流及び第２平行線路２２ｐ２に流れる第２リターン電流は、何れも、信号電流の通電の向きとは逆向きである。従って、第１リターン電流及び第２リターン電流は、信号線路１０と第１平行線路２１ｐ１との電磁気的な結合（相互誘導）及び信号線路１０と第２平行線路２２ｐ２との電磁気的な結合（相互誘導）に起因して、デジタル移相回路Ｂの全体のインダクタンスを減少させるように作用する。信号線路１０のインダクタンスをＬｓ_low、リターン経路（第１平行線路２１ｐ１及び第２平行線路２２ｐ２）のインダクタンスをＬｇ_low、信号線路１０とリターン経路との相互インダクタンスをＭ_lowとする。低遅延モードにおけるデジタル移相回路Ｂの全体のインダクタンスＬ_lowは、Ｌｓ_low＋Ｌｇ_low－Ｍ_lowとなる。

　また、信号線路１０は、上述した通り寄生容量としての静電容量Ｃ１を有している。低遅延モードでは、第３電子スイッチ４３が開状態に設定されるので、コンデンサ６０は、信号線路１０と第１接地導体３１との間に接続されていない。即ち、コンデンサ６０の静電容量Ｃａは、信号線路１０を伝播する高周波信号に影響を与えない。従って、信号線路１０を伝播する高周波信号には、（Ｌ_low×Ｃ１）^1/2に比例した第１伝搬遅延時間Ｔ_Lが作用する。

　そして、信号線路１０の出力端における高周波信号は、第１伝搬遅延時間Ｔ_Lに起因して、信号線路１０の入力端における高周波信号より位相が第１の位相θ_Lだけ遅れたものとなる。即ち、低遅延モードでは、第１リターン電流及び第２リターン電流に起因してデジタル移相回路Ｂの全体のインダクタンスがインダクタンスＬ_lowになることによって、伝搬遅延時間が減少する。

　一方、高遅延モードにおいて、スイッチ制御部８０は、第１電子スイッチ４１及び第２電子スイッチ４２を開状態に設定し、第３電子スイッチ４３を閉状態に設定する。尚、第４電子スイッチ４４は、開状態に設定される。即ち、高遅延モードでは、高周波信号が信号線路１０の入力端（左端）から出力端（右端）まで伝播するまでの第２伝搬遅延時間Ｔ_Hによって、出力端（右端）における位相が、低遅延モードにおける第１の位相θ_Lよりも大きな第２の位相θ_Hとなる。以下、高遅延モードについて更に詳しく説明する。

　上述した通り、高遅延モードでは、第１電子スイッチ４１及び第２電子スイッチ４２が開状態に設定される。よって、第１平行線路２１ｐ１には上述した第１導電経路が形成されず、また、第２平行線路２２ｐ２には上述した第２導電経路が形成されない。従って、第１平行線路２１ｐ１に流れる第１リターン電流は極めて小さくなり、また、第２平行線路２２ｐ２に流れる第２リターン電流は極めて小さくなる。

　これに対して、第３線路２３の一部をなす第１交差線路２３ｃ１の手前側（－Ｙ側）の端部は、第２接続パッドＰ２を介して、第１接地導体３１と常時接続されている（図２参照）。また、第３線路２３の一部をなす第２交差線路２３ｃ２の第１端（－Ｙ側）は、上述した通り、第２接地導体３２と常時接続されている。従って、第３線路２３には、第２交差線路２３ｃ２の第１端（－Ｙ側）と第１交差線路２３ｃ１の手前側（－Ｙ側）の端部との間に電流が流れ得る第３通電経路が予め形成されている。このため、高遅延モードでは、信号線路１０における信号電流に起因して、第２交差線路２３ｃ２の第１端（－Ｙ側）から屈曲線路２３ｂ及び第３平行線路２３ｐ３を経由して第１交差線路２３ｃ１の手前側（－Ｙ側）の端部に向かう第３リターン電流が流れる。

　ここで、第３リターン電流は、信号線路１０と平行な第３平行線路２３ｐ３及び屈曲線路２３ｂの第２部分線路２３ｂ２において、信号線路１０における信号電流の通電の向きとは逆向きに流れる。また、屈曲線路２３ｂの第１部分線路２３ｂ１、第３平行線路２３ｐ３、及び第１交差線路２３ｃ１は、信号線路１０とは反対側（＋Ｙ側）に凸となるループ線路を構成している。従って、リターン経路（第３リターン電流が流れる経路）がループ線路を構成していない従来の構成と比較してリターン経路のインダクタンスを増大させることができる。しかも、本実施形態では、第３線路２３の厚み（第１交差線路２３ｃ１、第３平行線路２３ｐ３、屈曲線路２３ｂ、及び第２交差線路２３ｃ２の厚み）が、信号線路１０、第１線路２１、及び第２線路２２の厚みよりも小さい。

　これにより、デジタル移相回路Ｂの全体のインダクタンスを格段に増加させることができ、移相量が小さくなる低周波においても所望の移相量を確保することができる。信号線路１０のインダクタンスをＬｓ_high、リターン経路（第２交差線路２３ｃ２、屈曲線路２３ｂ、第３平行線路２３ｐ３、第１交差線路２３ｃ１）のインダクタンスをＬｇ_high、信号線路１０とリターン経路との相互インダクタンスをＭ_highとする。尚、Ｌｓ_high＝Ｌｓ_lowである。高遅延モードにおけるデジタル移相回路Ｂの全体のインダクタンスＬ_highは、Ｌｓ_high＋Ｌｇ_high－Ｍ_highとなる。ここで、明らかに、Ｌｇ_low＜Ｌｇ_high及びＭ_low＞Ｍ_highが成り立つから、Ｌ_high＞Ｌ_lowが成り立つ。

　尚、第３リターン電流がリターン経路のインダクタンスを増加させるように作用する原理は次のように説明できる。つまり、第３リターン電流が屈曲線路２３ｂの第１部分線路２３ｂ１を流れる際に発生させる磁界、第３リターン電流が第３平行線路２３ｐ３を流れる際に発生させる磁界、及び第３リターン電流が第１交差線路２３ｃ１を流れる際に発生させる磁界は、何れも、上記ループ線路内において同一の向き（＋Ｚの向き）である。このため、これらの磁界は互いに強め合う。従って、第３リターン電流が流れる線路がループ線路を構成していない従来の構成と比較して、第３リターン電流が生じさせる磁界を大きくし、リターン経路のインダクタンスを増大させることができる。また、ループの高さ（即ち、第３平行線路２３ｐ３の交差方向Ｙにおける位置、並びに、第１交差線路２３ｃ１及び屈曲線路２３ｂの第１部分線路２３ｂ１を調整することにより、リターン経路のインダクタンスの値を大きく変化させることができる。

　一方、信号線路１０は寄生容量としての静電容量Ｃ１を有している。また、高遅延モードでは、第３電子スイッチ４３が閉状態に設定されるので、信号線路１０と第１接地導体３１との間には、コンデンサ６０が接続されている。即ち、信号線路１０は、コンデンサ６０の静電容量Ｃａと静電容量Ｃ１（寄生容量）とを合算した静電容量Ｃｂを有する。従って、信号線路１０を伝播する高周波信号には、伝送系のインダクタンスの増加と、合算した静電容量Ｃｂと、に係る第２伝搬遅延時間Ｔ_Hが作用する。

　そして、信号線路１０の出力端における高周波信号は、このような第２伝搬遅延時間Ｔ_Hに起因して、信号線路１０の入力端における高周波信号より位相が第２の位相θ_Hだけ遅れたものとなる。即ち、高遅延モードでは、第３リターン電流に起因して伝送系のインダクタンスが増大されることによって、伝搬遅延時間が増大する。

　ここで、高遅延モードでは、電子スイッチ４４を閉状態に設定することにより、信号線路１０の損失を意図的に増加させてもよい。この損失付与は、高遅延モードにおける高周波信号の損失を、低遅延モードにおける高周波信号の損失と同程度にしようとするためのものである。

　〈デジタル移相器〉
　図５は、本発明の第１実施形態によるデジタル移相器の要部構成を示す平面図である。図５に示す通り、本実施形態のデジタル移相器Ａ１は、複数のデジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎを長手方向Ｘに縦続接続したものである。尚、デジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎの基本構成は、図１～図４を用いて説明したデジタル移相回路Ｂと同様である。

　デジタル移相器Ａ１は、デジタル移相回路Ｂ_１から入力された高周波信号をデジタル移相回路Ｂ_ｎから出力し、又は、デジタル移相回路Ｂ_ｎから入力された高周波信号をデジタル移相回路Ｂ_１から出力する。尚、以下では、デジタル移相回路Ｂ_１から入力された高周波信号をデジタル移相回路Ｂ_ｎから出力する場合を例に挙げて説明する。尚、見やすさのため、図５においては、第１電子スイッチ４１、第２電子スイッチ４２、及びスイッチ制御部８０の図示は省略している。

　図５に示す通り、デジタル移相器Ａ１において、デジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎは、全てのデジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎの第１線路２１が信号線路１０の第２の側方（－Ｙ側）に位置し、全てのデジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎの第２線路２２及び第３線路２３が信号線路１０の第１の側方（＋Ｙ側）に位置するように長手方向Ｘに縦続接続されている。つまり、デジタル移相器Ａ１は、信号線路１０の第１の側方（＋Ｙ側）にのみループ線路が配置された構成である。このような構成にするのは、デジタル移相器Ａ１の小型化を図るためである。

　本実施形態によるデジタル移相器Ａ１において、デジタル移相回路Ｂ_１～Ｂ_ｎ－１は、右側（＋Ｘ側）に隣接するデジタル移相回路Ｂ_２～Ｂ_ｎに対し、一部が入り込むように接続されている。尚、実施形態によるデジタル移相器Ａ１において、デジタル移相回路Ｂ_２～Ｂ_ｎは、左側（－Ｘ側）に隣接するデジタル移相回路Ｂ_１～Ｂ_ｎ－１に対し、一部が入り込むように接続されているということもできる。

　より具体的には、デジタル移相回路Ｂが隣り合う部分において、第１接地導体３１と第２接地導体３２とが共通化されており、第１交差線路２３ｃ１の一部と第２交差線路２３ｃ２の一部とが共通化されており、上側パッド２１ｄ１と上側パッド２４とが共通化されており、上側パッド２２ｄ１と上側パッド２５とが共通化されている。すなわち、隣り合うデジタル移相回路Ｂのうち、一方のデジタル移相回路Ｂの第１接地導体３１と他方のデジタル移相回路Ｂの第２接地導体３２とが共通化されており、一方のデジタル移相回路Ｂの第１交差線路２３ｃ１の一部と他方のデジタル移相回路Ｂの第２交差線路２３ｃ２の一部とが共通化されており、一方のデジタル移相回路Ｂの上側パッド２１ｄ１と他方のデジタル移相回路Ｂの上側パッド２４とが共通化されており、一方のデジタル移相回路Ｂの上側パッド２２ｄ１と他方のデジタル移相回路Ｂの上側パッド２５とが共通化されている。図５に示す例では、例えば、デジタル移相回路Ｂ_１の第２接地導体３２と、デジタル移相回路Ｂ_２の第１接地導体３１とが共通化されており、デジタル移相回路Ｂ_１の第２交差線路２３ｃ２の一部と、デジタル移相回路Ｂ_２の第１交差線路２３ｃ１の一部とが共通化されており、デジタル移相回路Ｂ_１の上側パッド２４と、デジタル移相回路Ｂ_２の上側パッド２１ｄ１とが共通化されており、デジタル移相回路Ｂ_１の上側パッド２５と、デジタル移相回路Ｂ_２の上側パッド２２ｄ１とが共通化されている。

　このため、デジタル移相回路Ｂ_２の第１接地導体３１は、デジタル移相回路Ｂ_１の第２接地導体３２としても機能する。また、デジタル移相回路Ｂ_２の第１交差線路２３ｃ１の一部は、デジタル移相回路Ｂ_１の第２交差線路２３ｃ２の一部としても機能する。また、デジタル移相回路Ｂ_２の上側パッド２１ｄ１は、デジタル移相回路Ｂ_１の上側パッド２４としても機能する。また、デジタル移相回路Ｂ_２の上側パッド２２ｄ１は、デジタル移相回路Ｂ_１の上側パッド２５としても機能する。

　ここで、第３線路２３をなす第１交差線路２３ｃ１には、屈曲部ＣＲ１が形成されており、第２平行線路２２ｐ２に近い側がクランク形状である。また、第３線路２３をなす第２交差線路２３ｃ２には、屈曲部ＣＲ２が形成されており、第２平行線路２２ｐ２に近い側がクランク形状である。このため、デジタル移相回路Ｂが隣り合う部分において、共通化された第１交差線路２３ｃ１及び第２交差線路２３ｃ２は、平面視において、第２平行線路２２ｐ２の第１端（－Ｘ側）から、交差方向Ｙにおいて信号線路１０から遠ざかるように延び、屈曲部ＣＲ１において右側（＋Ｘ側）に折り曲がり、屈曲部ＣＲ２において左側（－Ｘ側）に折り曲がるＴ字形状となっている。

　このような接続を行うことで、隣り合うデジタル移相回路Ｂが互いに干渉し合うことで生ずる磁界の低下を軽減することができる。その結果、隣り合うデジタル移相回路Ｂの間における相互インダクタンスを小さくすることができる。

　このように、本実施形態のデジタル移相器Ａ１では、前述した通り、デジタル移相回路Ｂ_１～Ｂ_ｎの各々において、第３リターン電流が流れる線路が、信号線路１０とは反対側（＋Ｙ側）に凸となるループ線路を構成しており、且つ、第３リターン電流が流れる線路の厚み（断面積）が、信号線路１０、第１線路２１、及び第２線路２２の厚み（断面積）よりも小さい。このため、従来に比べて磁界の発生効率を格段に高めることができる。また、本実施形態のデジタル移相器Ａ１では、上述の通り、隣り合うデジタル移相回路Ｂ間における相互インダクタンスを小さくすることができる。これにより、本実施形態のデジタル移相器Ａ１は、信号線路１０の第１の側方（＋Ｙ側）にのみループ線路が配置された構成であっても、必要な移相量を確保することができる。

　また、本実施形態のデジタル移相器Ａ１では、例えば、デジタル移相回路Ｂ_１を除き、隣接するデジタル移相回路が高遅延モードに設定された場合に、第３リターン電流が第２接続パッドＰ２を介さない経路を流れる。例えば、デジタル移相回路Ｂ_１～Ｂ_３が高遅延モードに設定されたとすると、第３リターン電流は、デジタル移相回路Ｂ_２，Ｂ_３の第２接続パッドＰ２及び第１接地導体３１（第２接地導体３２）等のロスの大きい障害物を介することなく、図中の経路ＰＴを流れる。このため、本実施形態のデジタル移相器Ａ１は、高遅延モードにおいて、高周波信号の損失を格段に低減することができる。

　このように、本実施形態のデジタル移相器Ａ１は、高遅延モードにおいて、高周波信号の損失を格段に低減することができる。その結果、低遅延モードにおける第１リターン電流及び第２リターン電流の電流経路に配置されている第１電子スイッチ４１及び第２電子スイッチ４２の大きさを大きくすることができる。なぜならば、高遅延モードにおける高周波信号の損失と低遅延モードにおける高周波信号の損失との差は極力小さいことが望ましいため、高遅延モードにおける高周波信号の損失が低減されれば、低遅延モードにおける高周波信号の損失も低減させる必要があるからである。このように、本実施形態のデジタル移相器Ａ１は、全体として高周波信号の損失を低減することができる。

　以上の通り、本実施形態のデジタル移相器Ａ１は、縦続接続された複数のデジタル移相回路Ｂ_１～Ｂ_ｎを有する移相器である。複数のデジタル移相回路Ｂ_１～Ｂ_ｎはそれぞれ、信号線路１０、第１線路２１、第２線路２２、第３線路２３、第１接地導体３１、第２接地導体３２、第１電子スイッチ４１、及び第２電子スイッチ４２を備える。第１線路２１は、信号線路１０と平行に延びる第１平行線路２１ｐ１を含む。第２線路２２は、信号線路１０と平行に延びる第２平行線路２２ｐ２を含む。第３線路２３は、第２平行線路２２ｐ２の第１の端部に接続され、平面視において、第２平行線路２２ｐ２の第１の端部から信号線路１０の長手方向と交差する交差方向において信号線路１０から遠ざかるように延びる第１交差線路２３ｃ１と、第１交差線路２３ｃ１の第１の端部から信号線路１０と平行に延びる第３平行線路２３ｐ３と、第３平行線路２３ｐ３の第１の端部から交差方向において信号線路１０に近づくように延びる第２交差線路２３ｃ２と、を含む。

　また、複数のデジタル移相回路Ｂ_１～Ｂ_ｎはそれぞれ、第１接地導体３１と第２接地導体３２と第１電子スイッチ４１と第２電子スイッチ４２とを備える。第１接地導体３１は、第１平行線路２１ｐ１の第１の端部及び第２平行線路２２ｐ２の第１の端部に電気的に接続されており、第２接地導体３２は、第３線路２３の第１の端部に接続されている。第１電子スイッチ４１は、第１平行線路２１ｐ１の第２の端部と第２接地導体３２との間に設けられており、第２電子スイッチ４２は、第２平行線路２２ｐ２の第２の端部と第２接地導体３２との間に設けられている。

　また、複数のデジタル移相回路Ｂ_１～Ｂ_ｎのそれぞれにおいては、第１平行線路２１ｐ１と第２平行線路２２ｐ２との間に信号線路１０が位置する。第３線路２３の断面積は、信号線路１０、第１線路２１、及び第２線路２２の断面積よりも小さい。第３線路２３に含まれる第１交差線路２３ｃ１及び第２交差線路２３ｃ２は、第２平行線路２２ｐ２に近い側がクランク形状である。

　本実施形態のデジタル移相器Ａ１においては、デジタル移相回路が隣り合う部分において、第１接地導体３１と第２接地導体３２とが共通化されている。また、デジタル移相回路が隣り合う部分において、第３線路２３の第２交差線路２３ｃ２は、隣り合うデジタル移相回路における第３線路２３の第１交差線路２３ｃ１に接続されている。以上の構成により、従来よりも小型で所望の移相特性を実現することができる。また、本実施形態では、周波数が低くても所望の移相量を確保することができる。

〔第２実施形態〕
　〈デジタル移相回路〉
　図６は、本発明の第２実施形態によるデジタル移相回路の基本構成を示す平面図である。尚、図６においては、図１に示す構成と同様の構成については同一の符号を付してある。図６に示す通り、本実施形態によるデジタル移相回路Ｂ′は、図１に示すデジタル移相回路Ｂと概ね同様の構成であるが、第３線路２３の構成が異なる。具体的に、第３線路２３は、図１に示す屈曲線路２３ｂが省略され、第１交差線路２３ｃ１、第３平行線路２３ｐ３、及び第２交差線路２３ｃ２から構成される。デジタル移相回路Ｂ′は、より高い周波数（例えば、３９ＧＨｚ）に対応したものである。

　具体的に、本実施形態において、第３線路２３を構成する第１交差線路２３ｃ１は、屈曲線路２３ｂが省略された分、交差方向Ｙの長さが図１に示す第１交差線路２３ｃ１よりも短い。第３平行線路２３ｐ３は、屈曲線路２３ｂが省略されたことから、第１交差線路２３ｃ１の奥側（＋Ｙ側）の端部と、第２交差線路２３ｃ２の奥側（＋Ｙ側）の端部とを接続するように延びている。

　従って、本実施形態における第２平行線路２２ｐ２の中心線と第３平行線路２３ｐ３の中心線との間の距離Ｄ１は、第１実施形態における第２平行線路２２ｐ２の中心線と第３平行線路２３ｐ３の中心線との間の距離Ｄ１よりも小さくなっている。尚、第２平行線路２２ｐ２の中心線と第１接地導体３１の奥側の外縁（第３平行線路２３ｐ３側の外縁）との間の距離Ｄ２は、第１実施形態と同じである。

　〈デジタル移相器〉
　図７は、本発明の第２実施形態によるデジタル移相器の要部構成を示す平面図である。図７に示す通り、本実施形態のデジタル移相器Ａ２は、複数のデジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎを長手方向Ｘに縦続接続したものである。尚、デジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎの基本構成は、図６を用いて説明したデジタル移相回路Ｂ′と同様である。尚、図７においては、図５と同様に、第１電子スイッチ４１、第２電子スイッチ４２、及びスイッチ制御部８０の図示は省略している。

　図７に示すデジタル移相器Ａ２は、図５に示すデジタル移相器Ａ１とは、デジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎの各々に設けられた第３線路２３が異なるのみで、第３線路２３以外の構成は、図５に示すデジタル移相器Ａ１と同様である。このため、本実施形態のデジタル移相器Ａ２においても、例えば、デジタル移相回路Ｂ_１を除き、隣接するデジタル移相回路が高遅延モードに設定された場合に、第３リターン電流が第２接続パッドＰ２を介さない経路を流れる。例えば、デジタル移相回路Ｂ_１～Ｂ_３が高遅延モードに設定された場合には、第３リターン電流は、図中の経路ＰＴを流れる。このため、本実施形態のデジタル移相器Ａ２は、図５に示すデジタル移相器Ａ１と同様に、高遅延モードにおいて、高周波信号の損失を格段に低減することができる。

　その結果、本実施形態のデジタル移相器Ａ２においても、低遅延モードにおける第１リターン電流及び第２リターン電流の電流経路に配置されている第１電子スイッチ４１及び第２電子スイッチ４２の大きさを大きくすることができる。なぜならば、高遅延モードにおける高周波信号の損失と低遅延モードにおける高周波信号の損失との差は極力小さいことが望ましいため、高遅延モードにおける高周波信号の損失が低減されれば、低遅延モードにおける高周波信号の損失も低減させる必要があるからである。このように、本実施形態のデジタル移相器Ａ２も、全体として高周波信号の損失を低減することができる。

　以上の通り、本実施形態のデジタル移相器Ａ２は、図５に示すデジタル移相器Ａ１とは、デジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎの各々に設けられた第３線路２３が異なるのみで、第３線路２３以外の構成は、図５に示すデジタル移相器Ａ１と同様である。このため、本実施形態のデジタル移相器Ａ２においても、従来よりも小型で所望の移相特性を実現することができる。また、本実施形態では、周波数が高くなっても所望の移相量を確保することができる。

〔第３実施形態〕
　〈デジタル移相回路〉
　図８は、本発明の第３実施形態によるデジタル移相回路の基本構成を示す平面図である。尚、図８においては、図１に示す構成と同様の構成については同一の符号を付してある。図８に示す通り、本実施形態によるデジタル移相回路Ｂ″は、図１に示すデジタル移相回路Ｂと概ね同様の構成であるが、第３線路２３の構成が異なる。具体的に、本実施形態によるデジタル移相回路Ｂ″において、第３線路２３には、第３線路２３に沿って複数の孔Ｈが形成されている。このような孔Ｈを形成するのは、第３線路２３の抵抗を大きくするためである。

　〈デジタル移相器〉
　本実施形態のデジタル移相器Ａ３は、図８を用いて説明したデジタル移相回路Ｂ″を、第１，第２実施形態と同様に、デジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎとして長手方向Ｘに縦続接続したものである。このため、ここでの詳細な説明は省略する。

　以上の通り、本実施形態のデジタル移相回路Ｂ″及びデジタル移相器Ａ３は、第３線路２３に孔Ｈが形成されている点を除いて、図１に示すデジタル移相回路Ｂ及び図５に示すデジタル移相器Ａ１と同様の構成である。このため、本実施形態においても、図５に示すデジタル移相器Ａ１と同様に、従来よりも小型で所望の移相特性を実現することができる。

　尚、本実施形態によるデジタル移相回路Ｂ″は、図１に示すデジタル移相回路Ｂが備える第３線路２３に、第３線路２３に沿って複数の孔Ｈが形成された構成であった。しかしながら、図６に示すデジタル移相回路Ｂ′が備える第３線路２３に、第３線路２３に沿って複数の孔Ｈが形成された構成であってもよい。

　また、デジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎの全てがデジタル移相回路Ｂ″である必要は必ずしもなく、デジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎのうちの少なくとも２つのデジタル移相回路（特定デジタル移相回路）が、デジタル移相回路Ｂ″であればよい。例えば、デジタル移相回路Ｂ″は、周期的（例えば、１個おき、２個おき等）に設けられていてもよい。このようにすることで、低遅延モードと高遅延モード間の損失の差を低減することができる。

〔第４実施形態〕
　〈デジタル移相器〉
　図９は、本発明の第４実施形態によるデジタル移相器の要部構成を示す平面図である。図９に示す通り、本実施形態のデジタル移相器Ａ４は、図５に示すデジタル移相器Ａ１と概ね同様の構成であるが、デジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎの構成が、図５に示すものと若干異なる。

　具体的に、本実施形態におけるデジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎは、交差方向Ｙにおける第２平行線路２２ｐ２の中心線と第３平行線路２３ｐ３の中心線との間の距離Ｄ１（図１参照）が、隣り合うデジタル移相回路において異なる。例えば、偶数番目のデジタル移相回路（デジタル移相回路Ｂ_２，Ｂ_４，Ｂ_６，…）における上記の距離Ｄ１は、奇数番目のデジタル移相回路（デジタル移相回路Ｂ_１，Ｂ_３，Ｂ_５，…）における上記の距離Ｄ１よりも短く設定されている。これにより、本実施形態のデジタル移相器Ａ４では、第１実施形態のデジタル移相器Ａ１よりも移相量を大きくすることができる。

　以上の通り、本実施形態のデジタル移相器Ａ４は、隣り合うデジタル移相回路において、交差方向Ｙにおける第２平行線路２２ｐ２の中心線と第３平行線路２３ｐ３の中心線との間の距離Ｄ１（図１参照）が異なるものの、基本的には、図５に示すデジタル移相器Ａ１と同様の構成である。このため、図５に示すデジタル移相器Ａ１と同様に、従来よりも小型で所望の移相特性を実現することができる。

　尚、図９に示したデジタル移相器Ａ４は、交差方向Ｙにおける第２平行線路２２ｐ２の中心線と第３平行線路２３ｐ３の中心線との間の距離Ｄ１（図１参照）が、隣り合うデジタル移相回路において異なるものであった。しかしながら、隣り合うデジタル移相回路において上記の距離Ｄ１が異なっている必要は必ずしもない。デジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎのうち、少なくとも１つのデジタル移相回路における上記の距離Ｄ１が、他のデジタル移相回路における上記の距離Ｄ１と異なっていればよい。また、上記の距離Ｄ１は、２種類に制限される訳ではなく、３種類以上であってもよい。

　また、本実施形態のデジタル移相器Ａ４は、図５に示すデジタル移相器Ａ１が備えるデジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎについて、上記の距離Ｄ１を異ならせた構成であった。しかしながら、図７に示すデジタル移相器Ａ２が備えるデジタル移相回路Ｂ_１，Ｂ_２，Ｂ_３，…，Ｂ_ｎ－１，Ｂ_ｎについて、上記の距離Ｄ１を異ならせた構成であってもよい。

　以上、本発明の実施形態によるデジタル移相回路及びデジタル移相器について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上述した実施形態では、第３線路２３の厚みを、信号線路１０、第１線路２１、及び第２線路２２の厚みよりも小さくすることで、第３線路２３の断面積を、信号線路１０、第１線路２１、及び第２線路２２の断面積よりも小さくするものであった。しかしながら、第３線路２３の幅（平面視における幅）を、信号線路１０、第１線路２１、及び第２線路２２の幅よりも小さくすることで、第３線路２３の断面積を、信号線路１０、第１線路２１、及び第２線路２２の断面積よりも小さくするものであってもよい。

　また、上述した実施形態では、第３線路２３が、信号線路１０、第１線路２１、第２線路２２等が形成された層、並びに、第１接地導体３１及び第２接地導体３２が形成された層とは異なる層に形成されている例について説明した。しかしながら、第３線路２３の断面積を、信号線路１０、第１線路２１、及び第２線路２２の断面積よりも小さくできるのであれば、第３線路２３は、信号線路１０、第１線路２１、及び第２線路２２が形成された層と同じ層に形成されていてもよい。

　また、上述した第１～第４実施形態によるデジタル移相器Ａ１～Ａ４を構成するデジタル移相回路Ｂ_１～Ｂ_ｎの全ての第３線路２３を同じ層に形成してもよい。このようにすることで、隣り合うデジタル移相回路を高遅延モードにした場合に、リターン電流が障害物を介することがないから損失を低減することができる。

　また、上述した第１～第４実施形態によるデジタル移相器Ａ１～Ａ４を構成するデジタル移相回路Ｂ_１～Ｂ_ｎのうちの少なくとも１つのデジタル移相回路の第３線路２３が、他のデジタル移相回路の第３線路２３とは異なる層に形成されていてもよい。例えば、デジタル移相回路Ｂ_１における第３線路２３が、第２中間パッド７２ｂ（図２参照）に形成されており、他のデジタル移相回路Ｂ_２～Ｂ_ｎにおける第３線路２３が、第３中間パッド７２ｃ（図２参照）に形成されてもよい。

　１０…信号線路、２１…第１線路、２１ｄ２…上側パッド、２１ｐ１…第１平行線路、２２…第２線路、２２ｄ２…上側パッド、２２ｐ２…第２平行線路、２３…第３線路、２３ｃ１…第１交差線路、２３ｃ２…第２交差線路、２３ｐ３…第３平行線路、３１…第１接地導体、３２…第２接地導体、３３ａ，３３ｂ…下側パッド、４１…第１電子スイッチ、４２…第２電子スイッチ、４３…第３電子スイッチ、４４…第４電子スイッチ、５０…接続導体、６０…コンデンサ、Ａ１～Ａ４…デジタル移相器、Ｂ，Ｂ′，Ｂ″，Ｂ_１～Ｂ_ｎ…デジタル移相回路、ＣＲ１，ＣＲ２…屈曲部、Ｄ１…距離、Ｙ…交差方向

Claims

　信号線路と、
　前記信号線路と平行に延びる第１平行線路を含む第１線路と、
　前記信号線路と平行に延びる第２平行線路を含む第２線路と、
　前記第２平行線路の第１の端部に接続され、平面視において、前記第２平行線路の第１の端部から前記信号線路の長手方向と交差する交差方向において前記信号線路から遠ざかるように延びる第１交差線路と、前記第１交差線路の第１の端部から前記信号線路と平行に延びる第３平行線路と、前記第３平行線路の第１の端部から前記交差方向において前記信号線路に近づくように延びる第２交差線路と、を含む第３線路と、
　前記第１平行線路の第１の端部及び前記第２平行線路の第１の端部に電気的に接続された第１接地導体と、
　前記第３線路の第１の端部に電気的に接続された第２接地導体と、
　前記第１平行線路の第２の端部と前記第２接地導体との間に設けられた第１電子スイッチと、
　前記第２平行線路の第２の端部と前記第２接地導体との間に設けられた第２電子スイッチと、を備え、
　前記第１平行線路と前記第２平行線路との間に前記信号線路が位置し、
　前記第３線路の断面積は、前記信号線路、前記第１線路、及び前記第２線路の断面積よりも小さい、
　デジタル移相回路。
　前記第３線路は、前記信号線路、前記第１線路、及び前記第２線路より厚みが小さい、請求項１記載のデジタル移相回路。
　前記第３線路は、前記第１線路及び前記第２線路よりも内層に形成されている、請求項１または２記載のデジタル移相回路。
　前記第３線路には、前記第３線路に沿って複数の孔が形成されている、請求項１から請求項３の何れか一項に記載のデジタル移相回路。
　前記信号線路の第１の端部に接続されたコンデンサと、
　前記コンデンサと前記第１接地導体との間に設けられた第３電子スイッチと、
　を更に備え、
　前記第１接地導体の第１の端部は、前記交差方向において前記信号線路から遠ざかるように延びて前記第３電子スイッチに接続されている、
　請求項１から請求項４の何れか一項に記載のデジタル移相回路。
　前記第１電子スイッチ、前記第２電子スイッチ、及び前記第３電子スイッチは、電界効果トランジスタであり、
　前記第１電子スイッチ及び前記第２電子スイッチをなす電界効果トランジスタのサイズは、前記第３電子スイッチをなす電界効果トランジスタのサイズの２倍以上である、
　請求項５記載のデジタル移相回路。
　前記第１平行線路の第２の端部に設けられた第１上側パッドと、
　前記第２平行線路の第２の端部に設けられた第２上側パッドと、
　を更に備え、
　前記第１上側パッドの前記交差方向における寸法の最大値は、前記第１平行線路の幅よりも大きく、
　前記第２上側パッドの前記交差方向における寸法の最大値は、前記第２平行線路の幅よりも大きい、
　請求項１から請求項６の何れか一項に記載のデジタル移相回路。
　ビアを介して前記第１上側パッドに接続されるとともに、前記第１電子スイッチが接続される第１下側パッドと、
　ビアを介して前記第２上側パッドに接続されるとともに、前記第２電子スイッチが接続される第２下側パッドと、
　を更に備え、
　前記第１下側パッドの前記交差方向における寸法の最大値は、前記第１上側パッドの前記交差方向における寸法の最大値よりも大きく、
　前記第２下側パッドの前記交差方向における寸法の最大値は、前記第２上側パッドの前記交差方向における寸法の最大値よりも大きい、
　請求項７記載のデジタル移相回路。
　前記信号線路の第１の端部と前記第１接地導体との間に設けられた第４電子スイッチを更に備える請求項１から請求項８の何れか一項に記載のデジタル移相回路。
　複数のデジタル移相回路が縦続接続されたデジタル移相器であって、
　前記複数のデジタル移相回路の各々は、請求項１から請求項９の何れか一項に記載のデジタル移相回路であり、
　前記デジタル移相回路が隣り合う部分において、前記第１接地導体と前記第２接地導体とが共通化されており、
　前記第１交差線路及び前記第２交差線路は、クランク形状である、
　デジタル移相器。
　前記複数のデジタル移相回路のうちの少なくとも１つのデジタル移相回路は、他のデジタル移相回路と、前記交差方向における前記第２平行線路の中心線と前記第３平行線路の中心線との間の距離が異なる、請求項１０記載のデジタル移相器。
　複数のデジタル移相回路が縦続接続されたデジタル移相器であって、
　前記複数のデジタル移相回路のうちの少なくとも２つのデジタル移相回路である特定デジタル移相回路は、請求項４記載のデジタル移相回路であり、
　前記デジタル移相回路が隣り合う部分において、前記第１接地導体と前記第２接地導体とが共通化されており、
　前記第１交差線路及び前記第２交差線路は、クランク形状である、
　デジタル移相器。
　前記複数のデジタル移相回路の前記第３線路は、同じ層に形成されている、請求項１０記載のデジタル移相器。
　前記複数のデジタル移相回路のうちの少なくとも１つのデジタル移相回路の前記第３線路は、他のデジタル移相回路の前記第３線路とは異なる層に形成されている、請求項１０記載のデジタル移相器。