WO2024203291A1 - データ転送装置、露光装置及び電子デバイス - Google Patents

データ転送装置、露光装置及び電子デバイス Download PDF

Info

Publication number
WO2024203291A1
WO2024203291A1 PCT/JP2024/009599 JP2024009599W WO2024203291A1 WO 2024203291 A1 WO2024203291 A1 WO 2024203291A1 JP 2024009599 W JP2024009599 W JP 2024009599W WO 2024203291 A1 WO2024203291 A1 WO 2024203291A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
memory
transfer device
memories
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/009599
Other languages
English (en)
French (fr)
Inventor
西村昌樹
加藤正紀
下山隆司
浅海博圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to CN202480021655.9A priority Critical patent/CN120883143A/zh
Priority to KR1020257032060A priority patent/KR20250158038A/ko
Priority to JP2025510268A priority patent/JPWO2024203291A5/ja
Publication of WO2024203291A1 publication Critical patent/WO2024203291A1/ja
Priority to US19/337,362 priority patent/US20260029724A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70091—Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
    • G03F7/70116—Off-axis setting using a programmable means, e.g. liquid crystal display [LCD], digital micromirror device [DMD] or pupil facets
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70258—Projection system adjustments, e.g. adjustments during exposure or alignment during assembly of projection system
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • G03F7/70291—Addressable masks, e.g. spatial light modulators [SLMs], digital micro-mirror devices [DMDs] or liquid crystal display [LCD] patterning devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices

Definitions

  • step-and-repeat type projection exposure apparatus known as a stepper
  • step-and-scan type projection exposure apparatus known as a scanning stepper, also called a scanner
  • a scanning stepper also called a scanner
  • This type of exposure apparatus projects and exposes a mask pattern for the electronic device onto a photosensitive layer applied to the surface of an exposed substrate (hereinafter simply referred to as a substrate), such as a glass substrate, semiconductor wafer, printed wiring board, or resin film.
  • a substrate such as a glass substrate, semiconductor wafer, printed wiring board, or resin film.
  • an exposure device that uses a spatial light modulation element (variable mask pattern generator) such as a digital mirror device (DMD) in which a large number of micromirrors that are slightly displaced are regularly arranged instead of a mask substrate (see, for example, Patent Document 1).
  • a spatial light modulation element such as a digital mirror device (DMD) in which a large number of micromirrors that are slightly displaced are regularly arranged instead of a mask substrate
  • illumination light obtained by mixing light from a laser diode (LD) with a wavelength of 375 nm and light from an LD with a wavelength of 405 nm in a multimode fiber bundle is irradiated onto the digital mirror device (DMD), and the reflected light from each of the many tilt-controlled micromirrors is projected and exposed onto the substrate via an imaging optical system and a microlens array.
  • LD laser diode
  • DMD digital mirror device
  • the exposure apparatus has the above-mentioned data transfer device.
  • the electronic device is an electronic device manufactured using the exposure apparatus described above.
  • FIG. 1 is a block diagram showing a schematic configuration of an exposure apparatus according to the first embodiment.
  • FIG. 2 is a perspective view showing the outline of the external configuration of the main body of the exposure apparatus.
  • FIG. 3 is a diagram showing an example of the arrangement of DMD projection areas projected onto a substrate by each projection unit of a plurality of exposure module groups.
  • FIG. 4 is a diagram for explaining the state of continuous exposure by each of the four specific projection areas in FIG.
  • FIG. 5 is an optical layout diagram showing a specific configuration of two exposure modules arranged in the X direction (scanning exposure direction) as viewed in the XZ plane.
  • FIG. 6(A) is a diagram showing a schematic diagram of a DMD, FIG.
  • FIG. 6(B) is a diagram showing the DMD when the power is OFF
  • FIG. 6(C) is a diagram for explaining the mirror in the ON state
  • FIG. 6(D) is a diagram for explaining the mirror in the OFF state.
  • FIG. 7 is a diagram showing an example of a data flow in the exposure apparatus according to the first embodiment.
  • FIG. 8A is a diagram for explaining division of a plurality of micromirrors included in the DMD into segments
  • FIG. 8B is a diagram for explaining SLM data generated by the module PC.
  • FIG. 9 is a block diagram illustrating the configuration of the storage control board.
  • FIG. 10 is a time chart showing the data transmission speed to the DMD control board, the read speed of the first memory, and the amount of data in the second storage unit.
  • FIG. 11(A) is a diagram illustrating another example of a DMD segment
  • FIG. 11(B) is a diagram illustrating SLM data stored in multiple first memories
  • FIG. 11(C) is a diagram illustrating SLM data transferred from multiple first memories.
  • FIG. 12 is a block diagram showing the configuration of a storage control board according to the second embodiment.
  • FIG. 13(A) is a conceptual diagram showing the procedure when, after forming a pattern A on a substrate, a pattern B different from pattern A is formed on the substrate in an exposure apparatus according to the first embodiment
  • FIG. 13(B) is a conceptual diagram showing the procedure when, after forming a pattern A on a substrate, a pattern B different from pattern A is formed on the substrate in an exposure apparatus according to the second embodiment.
  • FIG. 13(A) is a conceptual diagram showing the procedure when, after forming a pattern A on a substrate, a pattern B different from pattern A is formed on the substrate in an exposure apparatus according to the second embodiment.
  • FIG. 14 is a diagram showing an overview of an exposure system according to the third embodiment.
  • 15A and 15B are diagrams for explaining a wiring pattern formed by an exposure system according to the third embodiment.
  • FIG. 16A is a schematic diagram showing a wafer in which all chips are arranged in their designed positions
  • FIG. 16B is a schematic diagram showing a wafer in which chips are arranged deviated from their designed positions.
  • FIG. 17 is a conceptual diagram of a procedure for forming a wiring pattern in FO-WLP in the third embodiment.
  • FIG. 18 is a diagram showing another example of the configuration of the module PC and the storage control board in the first to third embodiments.
  • FIG. 20 is a functional block diagram of an abnormality detection device according to the fourth embodiment.
  • FIG. 21 is a functional block diagram of another example of the abnormality detection device.
  • FIG. 22 is a flow chart showing a part of the manufacturing process when manufacturing a semiconductor device.
  • FIG. 23 is a flow chart showing a part of the manufacturing process for manufacturing a liquid crystal display element.
  • an XYZ Cartesian coordinate system is set, and the positional relationship of each component will be described with reference to this XYZ Cartesian coordinate system.
  • a specific direction in a horizontal plane is defined as the X-axis direction
  • a direction perpendicular to the X-axis direction in the horizontal plane is defined as the Y-axis direction
  • a direction perpendicular to both the X-axis direction and the Y-axis direction i.e., the vertical direction
  • the directions of rotation (tilt) around the X-axis, Y-axis, and Z-axis are defined as the ⁇ X, ⁇ Y, and ⁇ Z directions, respectively.
  • FIG. 1 is a block diagram showing a schematic configuration of an exposure apparatus EX according to the first embodiment.
  • the exposure apparatus EX includes a main body unit MB, a substrate exchange unit PCU, and a data transfer device 1000.
  • FIG. 2 is a perspective view showing an outline of the external configuration of the main body MB of the exposure apparatus EX.
  • the exposure apparatus EX is an apparatus that projects an exposure light, the intensity distribution of which in space is dynamically modulated by a spatial light modulator (SLM), onto an exposed substrate.
  • the spatial light modulator include a liquid crystal element, a digital micromirror device (DMD), and a magneto-optic spatial light modulator (MOSLM).
  • the exposure apparatus EX according to this embodiment includes a DMD 10 as a spatial light modulator, but may include other spatial light modulators.
  • the exposure apparatus EX is a step-and-scan projection exposure apparatus (scanner) that exposes a rectangular (square) glass substrate used in display devices (flat panel displays) and the like.
  • the glass substrate is a substrate P for flat panel displays, with at least one side or diagonal length of 500 mm or more and a thickness of 1 mm or less.
  • the exposure apparatus EX exposes a projected image of a pattern created by the DMD 10 onto a photosensitive layer (photoresist) formed with a constant thickness on the surface of the substrate P.
  • the substrate P which is removed from the exposure apparatus EX after exposure, is sent to a specified process step (film formation step, etching step, plating step, etc.) after the development step.
  • the main body MB is equipped with a stage device consisting of a pedestal 2 placed on active vibration isolation units 1a, 1b, 1c, 1d (1d not shown), a base plate 3 placed on the pedestal 2, an XY stage 4A that can move two-dimensionally on the base plate 3, a substrate holder 4B that holds substrate P on a flat surface by suction on the XY stage 4A, and laser length measurement interferometers (hereinafter simply referred to as interferometers) IFX, IFY1 to IFY4 that measure the two-dimensional movement position of substrate holder 4B (substrate P).
  • a stage device is disclosed, for example, in U.S. Patent Publication No. 2010/0018950 and U.S. Patent Publication No. 2012/0057140.
  • the XY plane of the Cartesian coordinate system XYZ is set parallel to the flat surface of the base plate 3 of the stage device, and the XY stage 4A is set so as to be able to move in translation within the XY plane.
  • the direction parallel to the X axis of the coordinate system XYZ is set as the scanning movement direction of the substrate P (XY stage 4A) during scanning exposure.
  • the movement position of the substrate P in the X-axis direction is measured sequentially by the interferometer IFX, and the movement position in the Y-axis direction is measured sequentially by at least one (preferably two or more) of the four interferometers IFY1 to IFY4.
  • the substrate holder 4B is configured to be able to move slightly in the Z-axis direction perpendicular to the XY plane relative to the XY stage 4A, and to be able to tilt slightly in any direction relative to the XY plane, and focus adjustment and leveling (parallelism) adjustment between the surface of the substrate P and the imaging plane of the projected pattern are actively performed. Furthermore, the substrate holder 4B is configured to be able to rotate slightly ( ⁇ z rotation) around an axis parallel to the Z axis in order to actively adjust the inclination of the substrate P in the XY plane.
  • the main body MB further includes an optical base 5 that holds a plurality of exposure (drawing) module groups MU(A), MU(B), and MU(C), and main columns 6a, 6b, 6c, and 6d (6d not shown) that support the optical base 5 from the pedestal 2.
  • Each of the plurality of exposure module groups MU(A), MU(B), and MU(C) is attached to the +Z side of the optical base 5.
  • Each of the plurality of exposure module groups MU(A), MU(B), and MU(C) has an illumination unit ILU that is attached to the +Z side of the optical base 5 and that receives illumination light from the optical fiber unit FBU, and a projection unit PLU that is attached to the -Z side of the optical base 5 and has an optical axis parallel to the Z axis. Furthermore, each of the exposure module groups MU(A), MU(B), and MU(C) includes a DMD 10 that serves as a light modulation unit that reflects illumination light from the illumination unit ILU in the -Z direction and makes it incident on the projection unit PLU.
  • the detailed configuration of the exposure module consisting of the illumination unit ILU, DMD 10, and projection unit PLU will be described later.
  • the -Z direction side of the optical base 5 of the main body MB is fitted with a plurality of alignment systems (microscopes) ALG for detecting alignment marks formed at a plurality of predetermined positions on the substrate P.
  • a calibration reference unit CU for calibration is provided at the end of the substrate holder 4B in the -X direction.
  • Calibration includes at least one of the following: confirmation of the relative positional relationship in the XY plane of the detection field of each of the alignment systems ALG, confirmation of the baseline error between the projection positions of the pattern images projected from the projection units PLU of each of the exposure module groups MU(A), MU(B), and MU(C) and the position of the detection field of each of the alignment systems ALG, and confirmation of the position and image quality of the pattern images projected from the projection units PLU.
  • each of the exposure module groups MU(A), MU(B), and MU(C) has nine modules arranged at regular intervals in the Y direction, but the number of modules may be less than or greater than nine.
  • three rows of exposure modules are arranged in the X-axis direction, but the number of rows of exposure modules arranged in the X-axis direction may be two or less, or four or more.
  • Figure 3 is a diagram showing an example arrangement of the projection areas IAn of the DMD 10 projected onto the substrate P by the projection units PLU of each of the exposure module groups MU(A), MU(B), and MU(C), with the Cartesian coordinate system XYZ set to the same as in Figure 2.
  • the exposure module group MU(A) consists of nine modules MU1 to MU9 arranged in the +Y direction
  • the exposure module group MU(B) consists of nine modules MU10 to MU18 arranged in the -Y direction
  • the exposure module group MU(C) consists of nine modules MU19 to MU27 arranged in the +Y direction.
  • Modules MU1 to MU27 all have the same configuration, and when exposure module group MU(A) and exposure module group MU(B) are arranged facing each other in the X direction, exposure module group MU(B) and exposure module group MU(C) are arranged back-to-back in the X direction.
  • the shape of the projection areas IA1, IA2, IA3, ..., IA27 (sometimes referred to as IAn, where n is 1 to 27) by each of the modules MU1 to MU27 is, by way of example, a rectangle extending in the Y direction with an aspect ratio of approximately 1:2.
  • patchwork exposure is performed at the -Y direction ends of each of the projection areas IA1 to IA9 in the first row and the +Y direction ends of each of the projection areas IA10 to IA18 in the second row.
  • the areas on the substrate P that are not exposed by each of the projection areas IA1 to IA18 in the first and second rows are patchwork exposed by each of the projection areas IA19 to IA27 in the third row.
  • the center point of each of the projection areas IA1 to IA9 in the first row is located on a line k1 parallel to the Y axis
  • the center point of each of the projection areas IA10 to IA18 in the second row is located on a line k2 parallel to the Y axis
  • the center point of each of the projection areas IA19 to IA27 in the third row is located on a line k3 parallel to the Y axis.
  • the distance in the X direction between lines k1 and k2 is set to distance XL1
  • the distance in the X direction between lines k2 and k3 is set to distance XL2.
  • the orthogonal coordinate system XYZ is set to be the same as in Figures 2 and 3, and the coordinate system X'Y' in projection areas IA8, IA9, IA10, IA27 (and all other projection areas IAn) is set to be inclined at an angle ⁇ k with respect to the X and Y axes (lines k1 to k3) of the orthogonal coordinate system XYZ. That is, the entire DMD 10 is tilted by an angle ⁇ k in the XY plane so that the two-dimensional arrangement of the numerous micromirrors of the DMD 10 forms the coordinate system X'Y'.
  • the circular area encompassing each of the projection areas IA8, IA9, IA10, IA27 (and all other projection areas IAn) in Figure 4 represents the circular image field PLf' of the projection unit PLU.
  • the projected image of the micromirrors arranged diagonally (at an angle ⁇ k) at the -Y' end of projection area IA9 is set to overlap with the projected image of the micromirrors arranged diagonally (at an angle ⁇ k) at the +Y' end of projection area IA10.
  • the projected image of the micromirrors arranged diagonally (at an angle ⁇ k) at the -Y' end of projection area IA10 is set to overlap with the projected image of the micromirrors arranged diagonally (at an angle ⁇ k) at the +Y' end of projection area IA27.
  • the projected images of the micromirrors arranged diagonally (at an angle ⁇ k) at the end of the projection area IA8 in the +Y' direction and the projected images of the micromirrors arranged diagonally (at an angle ⁇ k) at the end of the projection area IA27 in the -Y' direction are set to overlap.
  • [Configuration of lighting unit] 5 is an optical layout diagram showing the specific configuration of the module MU18 in the exposure module group MU(B) shown in FIG. 2 and the module MU19 in the exposure module group MU(C) shown in FIG. 3, viewed in the XZ plane.
  • the orthogonal coordinate system XYZ in FIG. 5 is set to be the same as the orthogonal coordinate system XYZ in FIG. 2 to FIG. 4.
  • the module MU18 is shifted by a certain distance in the +Y direction with respect to the module MU19, and is installed back-to-back.
  • the optical fiber unit FBU shown in FIG. 2 is composed of 27 optical fiber bundles FB1 to FB27 corresponding to each of the 27 modules MU1 to MU27 shown in FIG. 3.
  • the illumination unit ILU of the module MU18 is composed of a mirror 100 that reflects the illumination light ILm traveling in the -Z direction from the output end of the optical fiber bundle FB18, a mirror 102 that reflects the illumination light ILm from the mirror 100 in the -Z direction, an input lens system 104 that acts as a collimator lens, an illuminance adjustment filter 106, an optical integrator 108 that includes a micro fly's eye (MFE) lens and a field lens, a condenser lens system 110, and an inclined mirror 112 that reflects the illumination light ILm from the condenser lens system 110 toward the DMD 10.
  • the mirror 102, the input lens system 104, the optical integrator 108, the condenser lens system 110, and the inclined mirror 112 are arranged along an optical axis AXc that is parallel to the Z axis.
  • the optical fiber bundle FB18 is composed of one optical fiber line or a bundle of multiple optical fiber lines.
  • the illumination light ILm irradiated from the output end of the optical fiber bundle FB18 (each of the optical fiber lines) is set to a numerical aperture (NA, also called a spread angle) such that it is incident without being eclipsed by the input lens system 104 in the subsequent stage.
  • NA numerical aperture
  • the position of the front focal point of the input lens system 104 is designed to be the same as the position of the output end of the optical fiber bundle FB18.
  • the position of the back focal point of the input lens system 104 is set so that the illumination light ILm from a single or multiple point light sources formed at the output end of the optical fiber bundle FB18 is superimposed on the incident surface side of the MFE lens 108A of the optical integrator 108. Therefore, the incident surface of the MFE lens 108A is Koehler illuminated by the illumination light ILm from the output end of the optical fiber bundle FB18.
  • the geometric center point in the XY plane of the output end of the optical fiber bundle FB18 is located on the optical axis AXc, and the chief ray (center line) of the illumination light ILm from the point light source at the output end of the optical fiber line is parallel (or coaxial) with the optical axis AXc.
  • the illumination light ILm from the input lens system 104 is attenuated by an arbitrary value in the range of 0% to 90% by the illuminance adjustment filter 106, and then passes through the optical integrator 108 (MFE lens 108A, field lens, etc.) and enters the condenser lens system 110.
  • the MFE lens 108A is a two-dimensional array of many rectangular microlenses with a side length of several tens of ⁇ m, and its overall shape is set to be approximately similar to the overall shape of the mirror surface of the DMD 10 (aspect ratio is approximately 1:2) in the XY plane.
  • the position of the front focal point of the condenser lens system 110 is set to be approximately the same as the position of the exit surface of the MFE lens 108A. Therefore, each of the illumination lights from the point light sources formed on the exit side of each of the many microlenses of the MFE lens 108A is converted into an approximately parallel light beam by the condenser lens system 110, reflected by the inclined mirror 112, and then superimposed on the DMD 10 to form a uniform illuminance distribution.
  • the exit surface of the MFE lens 108A generates a surface light source in which many point light sources (light focusing points) are densely arranged in a two-dimensional manner, so it functions as a surface light source component.
  • the optical axis AXc which is parallel to the Z axis and passes through the condenser lens system 110, is bent by the tilted mirror 112 to reach the DMD 10, and the optical axis between the tilted mirror 112 and the DMD 10 is the optical axis AXb.
  • the neutral plane including the center points of each of the many micromirrors of the DMD 10 is set parallel to the XY plane. Therefore, the angle between the normal to the neutral plane (parallel to the Z axis) and the optical axis AXb is the incident angle ⁇ of the illumination light ILm to the DMD 10.
  • the DMD 10 is attached to the underside of the mount 10M fixed to the support column of the illumination unit ILU.
  • the mount 10M is provided with a fine movement stage that combines a parallel link mechanism and an expandable piezoelectric element, for example, as disclosed in International Patent Publication No. 2006/120927.
  • Fig. 6(A) is a diagram showing a schematic of the DMD 10
  • Fig. 6(B) is a diagram showing the DMD 10 when the power is OFF
  • Fig. 6(C) is a diagram for explaining the mirror in the ON state
  • Fig. 6(D) is a diagram for explaining the mirror in the OFF state. Note that in Figs. 6(A) to 6(D), mirrors in the ON state are shown by hatching.
  • the DMD 10 has multiple micromirrors Ms whose reflection angles can be changed and controlled.
  • the DMD 10 uses a roll and pitch drive system that switches between the ON and OFF states by tilting the micromirrors Ms in the roll and pitch directions.
  • each micromirror Ms when the power is off, the reflecting surface of each micromirror Ms is set parallel to the X'Y' plane.
  • Each micromirror Ms is turned ON by tilting around the Y' axis.
  • FIG. 6C shows a case where only the central micromirror Ms is turned ON, and the other micromirrors Ms are in a neutral state (neither ON nor OFF).
  • Each micromirror Ms is turned OFF by tilting around the X' axis.
  • FIG. 6D shows a case where only the central micromirror Ms is turned OFF, and the other micromirrors Ms are in a neutral state.
  • the micromirror Ms in the ON state is driven to tilt at a predetermined angle from the X'Y' plane so that the illumination light irradiated to the micromirror Ms in the ON state is reflected in the X direction of the XZ plane.
  • the micromirror Ms in the OFF state is driven to tilt at a predetermined angle from the X'Y' plane so that the illumination light irradiated to the micromirror Ms in the ON state is reflected in the Y direction in the YZ plane.
  • the DMD 10 generates an exposure pattern by switching the ON and OFF states of each micromirror Ms.
  • the illumination light reflected by the mirror in the OFF state is absorbed by a light absorber (not shown).
  • the DMD 10 has been described as an example of a spatial light modulation element, and therefore as a reflective type that reflects laser light, but the spatial light modulation element may be a transmissive type that transmits laser light, or a diffractive type that diffracts laser light.
  • the spatial light modulation element can modulate the laser light spatially and temporally.
  • illumination light ILm irradiated to one of the micromirrors Ms of the DMD 10 that is in the ON state is reflected in the X direction in the XZ plane so as to head toward the projection unit PLU.
  • illumination light ILm irradiated to one of the micromirrors Ms of the DMD 10 that is in the OFF state is reflected in the Y direction in the YZ plane so as not to head toward the projection unit PLU.
  • a movable shutter 114 is removably provided in the optical path between the DMD 10 and the projection unit PLU to block reflected light from the DMD 10 during non-exposure periods. As shown on the module MU19 side, the movable shutter 114 is rotated to an angular position where it is removed from the optical path during exposure periods, and is rotated to an angular position where it is inserted obliquely into the optical path during non-exposure periods, as shown on the module MU18 side. A reflective surface is formed on the DMD 10 side of the movable shutter 114, and the light from the DMD 10 reflected there is irradiated onto the light absorber 117.
  • the light absorber 117 absorbs light energy in the ultraviolet wavelength range (wavelengths of 400 nm or less) without re-reflecting it and converts it into heat energy. For this reason, the light absorber 117 is also provided with a heat dissipation mechanism (heat dissipation fins and a cooling mechanism). Although not shown in FIG. 5, the reflected light from the micromirror Ms of the DMD 10, which is in the OFF state during the exposure period, is absorbed by a similar light absorber (not shown in FIG. 5) installed in the Y direction (a direction perpendicular to the paper surface of FIG. 5) with respect to the optical path between the DMD 10 and the projection unit PLU, as described above.
  • a similar light absorber not shown in FIG. 5 installed in the Y direction (a direction perpendicular to the paper surface of FIG. 5) with respect to the optical path between the DMD 10 and the projection unit PLU, as described above.
  • the projection unit PLU attached to the underside of the optical base 5 is configured as a double-telecentric imaging projection lens system composed of a first lens group 116 and a second lens group 118 arranged along an optical axis AXa parallel to the Z axis.
  • the first lens group 116 and the second lens group 118 are configured to translate in a direction along the Z axis (optical axis AXa) by a micro-movement actuator, respectively, relative to a support column fixed to the underside of the optical base 5.
  • the projection magnification Mp is set to approximately 1/6, taking into consideration the tilt angle ⁇ k in the XY plane of the projection area IAn (DMD10) described above in FIG. 4.
  • the imaging projection lens system consisting of lens groups 116 and 118 inverts/flips a reduced image of the entire mirror surface of DMD10 and images it on the projection area IA18 (IAn) on the substrate P.
  • the first lens group 116 of the projection unit PLU can be moved slightly in the direction of the optical axis AXa by an actuator to fine-tune the projection magnification Mp (approximately ⁇ several tens of ppm), and the second lens group 118 can be moved slightly in the direction of the optical axis AXa by an actuator to quickly adjust the focus. Furthermore, in order to measure the positional change in the Z-axis direction of the surface of the substrate P with an accuracy of submicron or less, multiple focus sensors 120 of the oblique incidence type are provided below the optical table 5.
  • the illumination unit ILU and projection unit PLU described above require the projection area IAn to be tilted by an angle ⁇ k in the XY plane, so the DMD 10 and illumination unit ILU in Figure 5 (at least the optical path portion from mirror 102 to inclined mirror 112 along the optical axis AXc) are positioned so that they are tilted overall by an angle ⁇ k in the XY plane.
  • the substrate replacement unit PCU is equipped with a port PT, and transports the substrate P that has been exposed in the main body unit MB from the main body unit MB described above, and transports the substrate P to be next exposed (unprocessed substrate P) into the main body unit MB.
  • the data transfer device 1000 includes modular PCs (Personal Computers) 200-1 to 200-27, storage control boards 300-1 to 300-27, and DMD control boards 400-1 to 400-27.
  • modular PCs Personal Computers
  • Module PC200-1 to 200-27, storage control boards 300-1 to 300-27, and DMD control boards 400-1 to 400-27 are provided to correspond to modules MU1 to MU27, respectively.
  • FIG. 7 is a diagram showing an example of data flow in the exposure apparatus EX according to the first embodiment.
  • CAD Computer Aided Design
  • the mask data server MDS converts the input CAD data into a bitmap (BMP) file. Since the capacity of this BMP file is enormous, for example several tens of TB, the mask data server MDS creates compressed mask data (drawing data) (first data) by compressing the BMP file.
  • BMP bitmap
  • Module PC200-n downloads compressed mask data created by the mask data server MDS.
  • Module PC200-n divides the downloaded compressed mask data to generate SLM data indicating the exposure pattern to be generated by the DMD10 of the corresponding module MUn.
  • the SLM data may be calculated at high speed using a dedicated board such as a GPU or FPGA, in addition to the module PC200-n.
  • the SLM data may also be calculated by a third processing unit 61 provided on the storage control board 300-n, which will be described later.
  • the functions of the module PC may be included in the storage control board.
  • Figure 8(A) is a diagram for explaining the division of the micromirror Ms of the DMD 10 into segments in this embodiment
  • Figure 8(B) is a diagram for explaining the SLM data generated by module PC200-n.
  • the DMD 10 has 2560 x 1600 micromirrors Ms.
  • the module PC 200-n divides the 2560 x 1600 micromirrors Ms into 4 segments (segments A to D) x 16 blocks (blocks 0 to 15). Note that the number of micromirrors Ms, the number of segments, and the number of blocks provided in the DMD 10 are not limited to those in this embodiment.
  • the module PC200-n generates SLM data DnA to DnD corresponding to the multiple segments A to D of the DMD10, respectively, and writes them to the storage control board 300-n.
  • module PC200-n creates SLM data Frame1 indicating the exposure pattern to be generated by DMD10 of module MUn at a second timing, and creates divided data Frm1-DnA to Frm1-DnD by dividing SLM data Frame1 to correspond to segments A to D.
  • module PC200-n creates SLM data up to SLM data Frame4N+3 (N is a natural number)
  • divided data Frm4N+3-DnA to Frm4N+3-DnD are created from divided data Frm0-DnA to Frm0-DnD.
  • the module PC200-n transfers the divided data for each segment that it has created to the storage control board 300-n as SLM data DnA to DnD.
  • the second storage unit 60 is mounted on a third processing unit 61.
  • the second storage unit 60 reads out the SLM data DnA to DnD from the first memories 50-1 to 50-4, temporarily stores them, and transmits (transfers) the temporarily stored SLM data DnA to DnD to the DMD control board 400-n.
  • the module M Un selectively drives the micromirrors Ms of the DMD 10 based on the received data DMn to generate exposure patterns corresponding to the data DMn, and projects and exposes them onto the substrate P.
  • the first memories 50-1 to 50-4 provided in the storage control board 300-n operate in parallel. That is, the first memories 50-1 to 50-4 can transfer the SLM data DnA to DnD to the second storage unit 60 independently without being affected by the other first memories.
  • the transfer time of the SLM data (for example, SLM data Frame 0) can be shortened even when using the first memories.
  • four first memories 50-1 to 50-4 are provided, so for example, SLM data Frame 0 can be transferred in about 1/4 the time it takes to transfer SLM data Frame 0 from one first memory.
  • the transfer speed of the second storage unit 60 is slower than the transfer speed of the first memories 50-1 to 50-4.
  • This embodiment is also effective when the transfer speed of the second storage unit 60 is faster than the transfer speed of the first memories 50-1 to 50-4.
  • the number of transmit terminals TX1 to TX4 and receive terminals RX1 to RX4 is the same as the number of segments, but the number of transmit terminals TX1 to TX4 and receive terminals RX1 to RX4 is not limited to this.
  • the second storage unit 60 is provided so that even if the read speed of the first memory 50-m varies and decreases, the transfer of SLM data is not affected. In other words, the second storage unit 60 functions as a buffer.
  • time t1 is the exposure start time
  • time t5 is the exposure end time.
  • a predetermined amount of SLM data (FULL) is stored in the second storage unit 60.
  • the SLM data in the second storage unit 60 is read out and transmitted to the DMD control board 400-n.
  • the transmission speed at this time is r11.
  • the read speed r11 of the first memory 50-m is the same as the transmission speed r11, so the amount of data in the second storage unit 60 remains FULL.
  • the read speed of the first memory 50-m becomes r1, which is slower than the transmission speed r11, the amount of data transmitted from the second storage unit 60 is greater than the amount of data read from the first memory 50-m to the second storage unit 60, so the amount of data in the second storage unit 60 decreases.
  • the data in the second storage unit 60 is not depleted, no SLM data is lost and no exposure failure occurs.
  • the minimum required capacity of the second storage unit 60 will be explained.
  • the capacity of the second storage unit 60 will be described as the buffer capacity, which is the amount of data that can be exposed without data loss while the exposure device is exposing, taking into account whether or not there is a decrease in the speed of the first memory.
  • Minimum required buffer capacity ⁇ (data transfer rate to DMD control board ⁇ transfer rate when read rate of first memory is reduced) ⁇ time during which read rate of first memory is reduced ⁇ (1)
  • Minimum required buffer capacity ⁇ data transfer rate to DMD control board ⁇ nominal value of readout rate of first memory ⁇ scanning time ⁇ + ⁇ (data transfer rate to DMD control board ⁇ transfer rate when readout rate of first memory is reduced) ⁇ time during which readout rate of first memory is reduced ⁇ (2)
  • the "transfer speed when the read speed of the first memory slows down” may be replaced with the "transfer speed assuming a slowdown in the read speed of the first memory”
  • the "time during which the read speed of the first memory slows down” may be replaced with the "assumed time for which the read speed of the first memory slows down”.
  • the minimum required buffer capacity is determined appropriately based on the specifications of the exposure apparatus EX and the specifications of the first memory installed.
  • the storage control board 300-n has a plurality of first memories 50-1 to 50-4 that store the SLM data DnA to DnD transferred from the module PC 200-n, and transfers the SLM data DnA to DnD from each of the plurality of first memories 50-1 to 50-4, and a second storage unit 60 that stores the SLM data DnA to DnD transferred from the plurality of first memories 50-1 to 50-4 and transfers the SLM data DnA to DnD to the DMD 10.
  • the module PC200-n divides the multiple micromirrors Ms into multiple segments A to D to generate the SLM data DnA to DnD, and generates the SLM data DnA to DnD corresponding to each of the multiple segments A to D from the compressed mask data. This allows the SLM data DnA to DnD to be transferred from the first memories 50-1 to 50-4, which operate in parallel, respectively, thereby shortening the transfer time of the SLM data.
  • the first memories 50-1 to 50-4 are provided corresponding to the multiple segments of the DMD 10, but the method of dividing the DMD 10 into segments is not limited to that shown in FIG. 8(A).
  • the DMD 10 may be divided into four segments as shown in FIG. 11(A).
  • the number of segments into which the DMD 10 is divided is not limited to four, and may be two or three, or five or more.
  • the SLM data Frame0 indicating the exposure pattern to be generated by the multiple micromirrors Ms at the first control timing is divided to correspond to the segments A to D into which the micromirrors Ms of the DMD 10 are divided, and the divided data Frm0-DnA to Frm0-DnD are stored in the first memories 50-1 to 50-4, respectively, but this is not limited to the above.
  • SLM data Frame 0 indicating the exposure pattern to be generated by the multiple micromirrors Ms of the DMD 10 at the first control timing may be stored, for example, in the first memory 50-1 without being divided
  • SLM data Frame 1 indicating the exposure pattern to be generated by the multiple micromirrors Ms of the DMD 10 at the second control timing may be stored, for example, in the first memory 50-2 without being divided.
  • the first memory 50-1 may store SLM data Frame 0, Frame 4, Frame 8, ..., Frame 4N (N is a natural number), the first memory 50-2 may store SLM data Frame 1, Frame 5, Frame 9, ..., Frame 4N+1, the first memory 50-3 may store SLM data Frame 2, Frame 6, Frame 10, ..., Frame 4N+2, and the first memory 50-4 may store SLM data Frame 3, Frame 7, Frame 11, ..., Frame 4N+3.
  • FIG. 11C is a diagram that shows an outline of the reading of SLM data from the first memories 50-1 to 50-4.
  • the SLM data Frame 0 of the first control timing is read from the first memory 50-1.
  • reading of the SLM data Frame 1 from the first memory 50-2 starts.
  • reading of the SLM data Frame 2 from the first memory 50-3 starts, and when 1/4 of the data of the SLM data Frame 2 has been read, reading of the SLM data Frame 3 from the first memory 50-4 starts.
  • the SLM data indicating the exposure pattern to be generated by the micromirrors Ms of the DMD 10 may be transmitted in a time-division manner. Even with this configuration, it is possible to reduce the transfer time of the SLM data corresponding to the entire pattern formed on the substrate P in one scan (exposure process) compared to the case where there is one first memory. Note that when the SLM data is transmitted in a time-division manner, the SLM data is merged in the second storage unit 60.
  • a second embodiment Next, a second embodiment will be described.
  • Fig. 12 is a block diagram showing the configuration of the storage control board 300A-n according to the second embodiment.
  • the first storage unit 50A provided in the storage control board 300A-n according to the second embodiment includes a first memory group G1 including first memories 50-1 to 50-4, and a second memory group G2 including first memories 50-11 to 50-14.
  • the second storage unit 60 is capable of switching its connection between the first memory group G1 and the second memory group G2.
  • the SLM data A-DnA to A-DnD for forming pattern A on substrate P stored in the first memories 50-1 to 50-4 of the first memory group G1 is read into the second storage unit 60, and while the exposure process is being performed, the SLM data B-DnA to B-DnD for forming pattern B (next lot) different from pattern A is written into the first memories 50-11 to 50-14 of the second memory group G2.
  • the reading of the SLM data A-DnA to A-DnD from the first memories 50-1 to 50-4 of the first memory group G1 and the writing of the SLM data B-DnA to B-DnD into the first memories 50-11 to 50-14 of the second memory group G2 are performed in parallel.
  • the SLM data is written to the first memories 50-11 to 50-14 of the second memory group G2 during the exposure process, but the SLM data may be written during substrate alignment or during calibration of the exposure apparatus. Also, in the first embodiment, the SLM data may be transferred to the first memories 50-1 to 50-4 during substrate alignment or during calibration of the exposure apparatus.
  • Figure 13(A) is a conceptual diagram showing the procedure for forming pattern A on a substrate and then forming pattern B, which is different from pattern A, on the substrate in the exposure apparatus EX according to the first embodiment.
  • the first memories 50-1 to 50-4 are used to transfer the SLM data from the first memories 50-1 to 50-4 to the second storage unit 60, so the SLM data of pattern B cannot be written to the first memories 50-1 to 50-4.
  • the process of writing the SLM data of pattern B to the first memories 50-1 to 50-4 becomes possible, so as shown in FIG. 13A, for example, the process of writing the SLM data of pattern B to the first memories 50-1 to 50-4 is started after the exposure process of pattern A. Note that the process of writing the SLM data of pattern B to the first memories 50-1 to 50-4 may be started immediately after the transfer of the SLM data of pattern A is completed.
  • the second storage unit 60 is connected to the first memories 50-1 to 50-4 of the first memory group G1.
  • the writing of the SLM data of pattern B to the first memories 50-11 to 50-14 of the second memory group G2 is executed in parallel with the transfer of SLM data to the second storage unit 60 and the exposure process of pattern A.
  • the connection of the second storage unit 60 is changed to the first memories 50-11 to 50-14 of the second memory group G2
  • the SLM data is read from the first memories 50-11 to 50-14 to the second storage unit 60, and the exposure process of pattern B is performed.
  • the exposure process and the process of writing SLM data to the first memories can be performed in parallel, thereby improving the throughput of the exposure apparatus EX as a whole.
  • the storage control board 300A-n has a first memory group G1 including a plurality of first memories 50-1 to 50-4 that store the SLM data transferred from the module PC200-n, and a second memory group G2 including a plurality of first memories 50-11 to 50-14 that are different from the first memory group G1. While the SLM data A-DnA to A-DnD of pattern A stored in the plurality of first memories 50-1 to 50-4 of the first memory group G1 is being transferred to the second storage unit 60, the module PC200-n writes the SLM data B-DnA to B-DnD of pattern B, which is different from pattern A, to the first memories 50-11 to 50-14 of the second memory group G2. This allows the time-consuming process of writing the SLM data to the first memory to be performed behind the scenes of the exposure process, thereby improving the throughput of the exposure apparatus EX.
  • the third embodiment describes the case where a rewiring layer that connects pads of a semiconductor chip is formed using an exposure apparatus EX in the manufacture of semiconductor device packages called FO-WLP (Fan Out Wafer Level Package) and FO-PLP (Fan Out Plate Level Package).
  • FO-WLP Full Wafer Level Package
  • FO-PLP Full Plate Level Package
  • FIG. 14 is a diagram showing an overview of an exposure system EXS according to the third embodiment.
  • the exposure system EXS is a system for forming wiring patterns that connect between semiconductor chips (hereinafter referred to as chips) arranged on a wafer WF, as shown in FIG. 15(A), or between chips arranged on a substrate P, as shown in FIG. 15(B).
  • a wiring pattern is formed that connects between chips C1 and C2 included in each set (indicated by a two-dot chain line) of chips arranged on a wafer WF or a substrate P.
  • the number of chips included in each set is two, but this is not limited to this and may be three or more.
  • the exposure system EXS includes a wafer placement device WA, a chip measurement station CMS, a coater developer device CD, and an exposure device EX.
  • the exposure device EX includes the storage control board 300A-n according to the second embodiment.
  • the wafer placement device WA attaches multiple wafers WF, on which chips are placed, to a base substrate B.
  • the chip measurement station CMS is equipped with multiple measurement microscopes 81 and measures the positions of chips in different sets.
  • the positions of chips in different sets measured by the multiple measurement microscopes 81 may be the positions of chips in different sets on the same wafer WF, or the positions of chips in each set on different wafers WF.
  • the multiple measurement microscopes 81 measure the positions of chips in each set on different wafers WF.
  • FIG. 16(A) is a schematic diagram showing the wafer WF in a state where all chips are arranged in the design positions (hereinafter referred to as the design positions).
  • the wiring pattern WL connecting the chips C1 and C2 is exposed (formed) by the exposure apparatus EX.
  • FO-WLP the chips are solidified on the wafer WF with a molding material such as resin, so that the position of each chip may deviate from the design position, as shown in FIG. 16(B).
  • the DMD 10 is controlled to expose the wiring pattern using SLM data (hereinafter referred to as the design value data) showing the wiring pattern connecting the chips at the design positions, the wiring pattern may deviate from the pad position, resulting in poor connection or short circuit.
  • SLM data hereinafter referred to as the design value data
  • wiring pattern data is created by correcting part of the design value data based on the measurement results of the positions of the chips included in each set of multiple chips arranged on the wafer WF.
  • the module PC200-n creates wiring pattern data based on the measurement results of the chip position received from the chip measurement station CMS.
  • the wiring pattern data created by the module PC200-n is stored in a memory group different from the memory group in which the wiring pattern data used for exposure control of the substrate currently being exposed is stored. In other words, if the wiring pattern data used for exposure control of the wafer WF currently being exposed is stored in the first memories 50-1 to 50-4 of the first memory group G1, the module PC200-n stores (transfers) the created wiring pattern data in the first memories 50-11 to 50-14 of the second memory group G2.
  • the wafer WF is carried into the coater developer device CD together with the base substrate B, where it is coated with a photosensitive resist and then carried into the port PT of the substrate exchange unit PCU.
  • the wafer WF together with the base substrate B is then placed on the substrate holder 4B of the XY stage 4A.
  • Figure 17 is a conceptual diagram of the wiring pattern formation procedure for FO-WLP in the third embodiment.
  • the module PC 200-n when the chip position is measured in the chip measurement station CMS, the module PC 200-n creates wiring pattern data based on the measurement results of the chip position, and creates divided wiring pattern data by dividing the created wiring pattern data into segments.
  • the module PC 200-n transfers the divided wiring pattern data to the first memories 50-1 to 50-4.
  • the divided wiring pattern data is written to the first memories 50-1 to 50-4.
  • the divided wiring pattern data stored in the first memories 50-1 to 50-4 is transferred sequentially to the DMD control board 400-n in synchronization with the start of exposure of the wafer WF.
  • the chip measurement station CMS starts measuring the chip position of the wafer WF that will be next exposed by the main body MB.
  • the module PC200-n creates wiring pattern data based on the chip position measurement results, and creates divided wiring pattern data by dividing the created wiring pattern data into segments.
  • the module PC200-n transfers the divided wiring pattern data to the first memories 50-11 to 50-14.
  • the divided wiring pattern data stored in the first memories 50-11 to 50-14 are transferred sequentially to the DMD control board 400-n in accordance with the start of exposure of the wafer WF on the board holder 4B.
  • the time required for measuring the chip position and for creating and transferring wiring pattern data can be hidden in the time required for exposure processing. This improves the throughput in forming wiring patterns in FO-WLP.
  • This type of parallel processing is particularly effective when it takes a long time to create, transfer, and store wiring pattern data.
  • the multiple first memories in the first storage unit 50 or 50A may be SSDs (Solid State Drives), DRAMs (Dynamic Random Access Memory), flash memory, HDDs (Hard Disk Drives), MRAMs (Magnetic Random Access Memory), RAID storage, or network storage.
  • the second storage unit 60 may be HBMs (High Bandwidth Memory), DRAMs (Dynamic Random Access Memory), or SRAMs (Static Random Access Memory).
  • this embodiment is not limited to FO-WLP and FO-PLP, but can also be used when manufacturing semiconductor chips and flat panel displays.
  • Semiconductor chips and flat panel displays are manufactured by overlaying several to several tens of different patterns on the chip C1, so accurate overlay exposure on the chip C1 is required. Therefore, when the chip position is measured on the chip measurement station CMS, the module PC200-n creates wiring pattern data based on the measurement results of the chip position, and creates divided wiring pattern data by dividing the created wiring pattern data into segments. This enables the module MUn to expose at the correct position.
  • the first memories 50-1 to 50-4 may be provided in the module PC 200B-n instead of the storage control board 300B-n, as shown in FIG. 18.
  • TBW Total Bytes Written
  • Figure 19 (A) is a time chart showing the change in the amount of data in the second memory unit 60 during exposure processing
  • Figure 19 (B) is a diagram showing the first memory read speed relative to the total amount of data written, and the minimum amount of data in the second memory unit 60 during exposure.
  • the amount of data in the second memory unit 60 remains FULL. Then, for example, at time t2, if the read speed of the first memory decreases or the reading of data from the first memory is temporarily stopped and the amount of data transferred from the first memory to the second memory unit 60 falls below the amount of data transferred from the second memory unit 60, the amount of data in the second memory unit 60 decreases. Then, at time t3, when the read speed of the first memory again exceeds the data transfer speed from the second memory unit 60, the amount of data in the second memory unit 60 increases.
  • the minimum data amount is defined as the minimum value MIN of the amount of data in the second memory unit 60 during the period from when exposure begins until all of the SLM data in the first memory is transferred to the second memory unit 60 (the period from time t1 to time t4).
  • the read speed of the first memory remains almost constant while the total amount of data written is less than the first amount TA1, and begins to gradually decrease when it exceeds the first amount TA1.
  • the minimum data amount in the second memory unit 60 remains almost constant until the total amount of data written becomes the first amount TA1, but when it exceeds the first amount TA1, it gradually decreases, and when it reaches the second amount TA2, the minimum data amount becomes 0.
  • the minimum data amount becomes 0 the data in the second memory unit 60 is depleted, resulting in poor exposure. Therefore, it is desirable to replace the first memory when the total amount of data written is less than the second amount TA2.
  • the total amount of data written and the minimum amount of data in the second storage unit 60 during exposure processing are obtained, and the total amount of data written at which the data in the second storage unit 60 is depleted (second amount TA2) is obtained.
  • the total amount of data written TAth that is, for example, a predetermined percentage (for example, 20% to 30%) lower than the second amount TA2 is set as the special TBW. Therefore, a special TBW is set as the lifespan for each of the first memories 50-m used in the exposure apparatus EX according to this embodiment. Theoretically, the value of the special TBW is equal to or greater than the value of TBW.
  • the abnormality detection device is provided, for example, in the data transfer device 1000.
  • CRC Cyclic Redundancy Check
  • it checks the consistency of the data by comparing the CRC code recalculated from the read SLM data with the read CRC code.
  • the consistency monitor unit 601 stores the SLM data together with the CRC code calculated from the SLM data.
  • the consistency monitor unit 601 compares the data before being stored in the storage control board 300-n with the data (1) to (3) to monitor the presence or absence of different signals.
  • the consistency monitor unit 601 outputs the calculated bit error rate to the abnormality determination unit 607.
  • the abnormality determination unit 607 stores in the log DB 609 the timing at which the bit error rate becomes equal to or greater than the threshold value BERth.
  • the abnormality determination unit 607 may output an alert when the bit error rate becomes equal to or greater than the preset threshold value BERth.
  • the threshold value BERth is set to a value that can maintain the desired exposure quality.
  • the abnormality determination unit 607 stores in the log DB 609 the timing at which the minimum data amount became equal to or less than the threshold MDAth.
  • the abnormality determination unit 607 may output an alert when the minimum data amount is equal to or less than the preset threshold MDAth.
  • the abnormality determination unit 607 stores in the log DB 609 the timing at which the total amount of data written exceeded the special TBW.
  • the abnormality determination unit 607 may output an alert when the total amount of data written exceeds the special TBW.
  • the alert may be output, for example, by outputting a message to a display device DSPLY such as a liquid crystal display equipped in the exposure apparatus EX, or by displaying or printing out part of the data stored in the log DB 609 on the display device DSPLY.
  • the alert may be output each time the processing of one substrate is completed, or may be output for each lot. When output for each lot, it may be configured to output that a substrate has occurred on which an error has occurred.
  • a predetermined period e.g., the processing period of one lot
  • a value equal to or greater than the TBW (special TBW) is set as the lifespan for each of the multiple first memories 50-m. Because the special TBW is greater than the TBW, the replacement interval for the first memory 50-m can be made longer compared to when the first memory 50-m is replaced based on the TBW. Therefore, the lifetime cost of the exposure apparatus EX can be reduced.
  • the abnormality detection device 600-n includes a consistency monitor unit 601 that compares the SLM data before it is stored in the storage control board 300-n with the SLM data transferred from the storage control board 300-n to calculate the bit error rate (monitors the presence or absence of different signals). This makes it possible to check whether data consistency is maintained.
  • the consistency monitor unit 601 compares the SLM data before it is stored in the storage control board 300-n with the SLM data transferred from the second storage unit 60 to calculate the bit error rate (monitors the presence or absence of different signals). This makes it possible to check whether the consistency of the data is maintained.
  • the abnormality detection device 600-n includes an abnormality determination unit 607 that displays a warning (alert) on the display device DSPLY when the bit error rate measured by the consistency monitor unit 601 is equal to or greater than the threshold value BERth. This allows the operator of the exposure apparatus EX to know when to replace the first memory 50-m.
  • the special TBW is determined based on the minimum amount of data in the second storage unit 60, but this is not limited to the above. If there is a correlation between the total amount of written data and the bit error rate, the special TBW may be determined based on the bit error rate. For example, if there is a relationship in which the bit error rate increases when the total amount of written data exceeds the first amount TA1, the total amount of written data at which the bit error rate exceeds a threshold value may be set as the special TBW. In addition, the special TBW may be determined using both the minimum amount of data in the second storage unit 60 and the bit error rate.
  • the anomaly detection device 600-n only needs to have at least two of the consistency monitor unit 601, the read speed monitor unit 603, and the total write amount monitor unit 605.
  • the temperature near the second storage unit 60 and the temperature near the first memory may be measured. At least one of an operational guarantee temperature and a performance guarantee temperature is provided for each component by the manufacturer. For example, if the first memory or the second storage unit 60 is used at a temperature outside the operational guarantee temperature, there is a risk that it will not operate normally. Therefore, an error (alert) may be output when the temperature near the second storage unit 60 and the temperature near the first memory are outside their respective operational guarantee temperatures.
  • the SLM data DnA is stored in two or more different addresses (first address, second address) in the first memory 50-1. If the data transfer speed of the SLM data DnA from the first address of the first memory 50-1 to the second storage unit 60 is slow for some reason, the transfer source is changed from the first address to the second address during data transfer, and the SLM data DnA is transferred to the second storage unit 60. This makes it possible to prevent a delay in the data transfer speed. In addition, when changing the transfer source from the first address to the second address, it is preferable that the data transferred from the second address be transferred from the continuation of the SLM data transferred from the first address.
  • the exposure position (imaging position) is corrected in each module MU1 to 27, so there is no need to modify the SLM data to adjust the exposure position.
  • the exposure position can be adjusted by adjusting the position of the lens in each module MU1 to 27. Therefore, the same SLM data can be used continuously even for different substrates and different scan (product) areas. This eliminates the need for a data transfer process for each substrate, which shortens the data transfer time and increases the device operation time.
  • exposure data is transferred for each substrate, data transfer must be performed even during exposure, and the DMD cannot be operated at high speed. This is because the data transfer may not be able to keep up with the high speed operation of the DMD, resulting in the risk of exposure not being possible.
  • the above first to fourth embodiments can be applied to exposure apparatuses used in the manufacture of liquid crystal display elements, exposure apparatuses used in the manufacture of displays including semiconductor elements and the like to transfer device patterns onto semiconductor substrates, exposure apparatuses used in the manufacture of thin-film magnetic heads to transfer device patterns onto ceramic wafers, and exposure apparatuses used in the manufacture of imaging elements such as CCDs.
  • FIG. 22 is a flow chart showing part of the manufacturing process when manufacturing a semiconductor device as a microdevice.
  • a metal film is evaporated onto one lot of wafers.
  • a photoresist is applied onto the metal film on the one lot of wafers.
  • step S503 using the exposure apparatus EX shown in FIG. 1, an image of the pattern generated by the DMD 10 is sequentially exposed and transferred onto each shot area on the one lot of wafers via its projection optical system (projection system).
  • step S504 the photoresist on that one lot of wafers is developed (developing process), and then in step S505, etching is performed on that one lot of wafers using the resist pattern as a mask, thereby forming a circuit pattern corresponding to the pattern generated by the DMD 10 in each shot area on each wafer. Then, by forming a circuit pattern on an upper layer, devices such as semiconductor elements are manufactured. According to the semiconductor device manufacturing method described above, semiconductor devices having extremely fine circuit patterns can be obtained with good throughput.
  • a so-called photolithography process is carried out in which the pattern generated by the DMD 10 is transferred and exposed onto a photosensitive substrate (such as a glass substrate coated with resist) using the exposure apparatus EX of this embodiment.
  • This photolithography process forms a predetermined pattern including a large number of electrodes on the photosensitive substrate.
  • the exposed substrate then goes through various processes such as a development process, an etching process, and a reticle peeling process, forming a predetermined pattern on the substrate, and the process proceeds to the next color filter formation process S522.
  • a color filter is formed in which a large number of sets of three dots corresponding to R (Red), G (Green), and B (Blue) are arranged in a matrix, or a set of three striped filters of R, G, and B are arranged in the horizontal scanning line direction.
  • the cell assembly process S524 is performed.
  • a liquid crystal panel liquid crystal cell is assembled using the substrate having the predetermined pattern obtained in the pattern forming process S520 and the color filter obtained in the color filter forming process S522.
  • liquid crystal is injected between the substrate having the predetermined pattern obtained in the pattern formation process S520 and the color filter obtained in the color filter formation process S522 to manufacture a liquid crystal panel (liquid crystal cell). Then, in the module assembly process S526, various components such as an electrical circuit and a backlight that perform the display operation of the assembled liquid crystal panel (liquid crystal cell) are attached to complete the liquid crystal display element. According to the above-mentioned method for manufacturing liquid crystal display elements, liquid crystal display elements having extremely fine circuit patterns can be obtained with good throughput.
  • DMD 50 50A First storage units 50-1 to 50-4, 50-11 to 50-14 First memory
  • Abnormality detection device 601 Consistency monitor section 603 Read speed monitor section 605 Total write amount monitor section 607
  • Abnormality judgment section 610 Elapsed time/read count monitor section 612 Erasing section 1000
  • Data transfer device DSPLY Display device EX Exposure device G1 First memory group G2 Second memory group MB Main section Ms Micro mirrors MU1 to MU27 Module P Board

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

データ転送装置は、描画データに基づいて空間光変調素子が有する複数の素子を制御して基板を露光する露光装置に用いられるデータ転送装置であって、前記描画データである第１データを分割して複数の第２データを生成し、前記複数の第２データを転送する第１処理部と、前記第１処理部から転送された前記複数の第２データをそれぞれ記憶する複数の第１メモリを含む第１メモリ群を有する第１記憶部を有し、前記複数の第１メモリの各々から前記第２データを転送する第２処理部と、前記複数の第１メモリの各々から転送された前記第２データである第３データを記憶する第２記憶部を有し、前記第３データを前記空間光変調素子に転送する第３処理部と、を備える。

Description

データ転送装置、露光装置及び電子デバイス
　データ転送装置、露光装置及び電子デバイスに関する。
　従来、液晶や有機ＥＬによる表示パネル、半導体素子（集積回路等）等の電子デバイス（マイクロデバイス）を製造するリソグラフィ工程では、ステップ・アンド・リピート方式の投影露光装置（いわゆるステッパ）、あるいはステップ・アンド・スキャン方式の投影露光装置（いわゆるスキャニング・ステッパ（スキャナとも呼ばれる））などが使用されている。この種の露光装置は、ガラス基板、半導体ウエハ、プリント配線基板、樹脂フィルム等の被露光基板（以下、単に基板とも呼ぶ）の表面に塗布された感光層に電子デバイス用のマスクパターンを投影露光している。
　そのマスクパターンを固定的に形成するマスク基板の作製には時間と経費を要する為、マスク基板の代わりに、微少変位するマイクロミラーの多数を規則的に配列したデジタル・ミラー・デバイス（ＤＭＤ）等の空間光変調素子（可変マスクパターン生成器）を使用した露光装置が知られている（例えば、特許文献１参照）。特許文献１に開示された露光装置では、例えば、波長３７５ｎｍのレーザダイオード（ＬＤ）からの光と波長４０５ｎｍのＬＤからの光とをマルチモードのファイバーバンドルで混合した照明光を、デジタル・ミラー・デバイス（ＤＭＤ）に照射し、傾斜制御された多数のマイクロミラーの各々からの反射光を結像光学系、マイクロレンズアレーを介して基板に投影露光している。
　空間光変調素子を制御するためのデータを、当該データを格納する記憶装置から空間光変調素子の制御部に短時間で安定して転送することが望まれている。
特開２０１９－２３７４８号公報
　第１の開示の態様によれば、データ転送装置は、描画データに基づいて空間光変調素子が有する複数の素子を制御して基板を露光する露光装置に用いられるデータ転送装置であって、前記描画データである第１データを分割して複数の第２データを生成し、前記複数の第２データを転送する第１処理部と、前記第１処理部から転送された前記複数の第２データをそれぞれ記憶する複数の第１メモリを含む第１メモリ群を有する第１記憶部を有し、前記複数の第１メモリの各々から前記第２データを転送する第２処理部と、前記複数の第１メモリの各々から転送された前記第２データである第３データを記憶する第２記憶部を有し、前記第３データを前記空間光変調素子に転送する第３処理部と、を備える。
　第２の開示の態様によれば、露光装置は、上記データ転送装置を有する。
　第３の開示の態様によれば、電子デバイスは、上記露光装置を用いて製造された電子デバイスである。
　なお、後述の実施形態の構成を適宜改良しても良く、また、少なくとも一部を他の構成物に代替させても良い。更に、その配置について特に限定のない構成要件は、実施形態で開示した配置に限らず、その機能を達成できる位置に配置することができる。
図１は、第１実施形態に係る露光装置の概略構成を示すブロック図である。 図２は、露光装置の本体部の外観構成の概要を示す斜視図である。 図３は、複数の露光モジュール群の各々の投影ユニットによって基板上に投射されるＤＭＤの投影領域の配置例を示す図である。 図４は、図３において、特定の４つの投影領域の各々による継ぎ露光の状態を説明する図である。 図５は、Ｘ方向（走査露光方向）に並ぶ２つの露光モジュールの具体的な構成をＸＺ面内で見た光学配置図である。 図６（Ａ）は、ＤＭＤを概略的に示す図であり、図６（Ｂ）は、電源がＯＦＦの場合のＤＭＤを示す図であり、図６（Ｃ）は、ＯＮ状態のミラーについて説明するための図であり、図６（Ｄ）は、ＯＦＦ状態のミラーについて説明するための図である。 図７は、第１実施形態に係る露光装置におけるデータフローの一例を示す図である。 図８（Ａ）は、ＤＭＤが備える複数のマイクロミラーのセグメントへの分割について説明する図であり、図８（Ｂ）は、モジュールＰＣが生成するＳＬＭデータについて説明する図である。 図９は、ストレージ制御基板の構成を例示するブロック図である。 図１０は、ＤＭＤ制御基板へのデータ送信速度、第１メモリの読出し速度、及び第２記憶部内のデータ量を示すタイムチャートである。 図１１（Ａ）は、ＤＭＤのセグメントの別例について説明する図であり、図１１（Ｂ）は、複数の第１メモリに格納されるＳＬＭデータについて説明する図であり、図１１（Ｃ）は、複数の第１メモリから転送されるＳＬＭデータについて説明する図である。 図１２は、第２実施形態に係るストレージ制御基板の構成を示すブロック図である。 図１３（Ａ）は、第１実施形態に係る露光装置において、パターンＡを基板に形成した後、パターンＡとは異なるパターンＢを基板に形成する場合の手順を示す概念図であり、図１３（Ｂ）は、第２実施形態に係る露光装置において、パターンＡを基板に形成した後、パターンＡとは異なるパターンＢを基板に形成する場合の手順を示す概念図である。 図１４は、第３実施形態に係る露光システムの概要を示す図である。 図１５（Ａ）及び図１５（Ｂ）は、第３実施形態に係る露光システムによって形成する配線パターンについて説明するための図である。 図１６（Ａ）は、全てのチップが設計位置に配置された状態のウエハを示す概略図であり、図１６（Ｂ）は、設計位置からずれてチップが配置されたウエハを示す概略図である。 図１７は、第３実施形態におけるＦＯ－ＷＬＰの配線パターン形成手順の概念図である。 図１８は、第１～第３実施形態におけるモジュールＰＣ及びストレージ制御基板の構成の別例を示す図である。 図１９（Ａ）は、露光処理中の第２記憶部内のデータ量の変化を示すタイムチャートであり、図１９（Ｂ）は、データ書き込み総量に対する第１メモリ読出し速度と、露光中の第２記憶部内の最小データ量と、を示す図である。 図２０は、第４実施形態に係る異常検出装置の機能ブロック図である。 図２１は、異常検出装置の機能ブロック図の別例である。 図２２は、半導体デバイスを製造する際の製造工程の一部を示すフローチャートである。 図２３は、液晶表示素子を製造する際の製造工程の一部を示すフローチャートである。
　以下、図面を参照して、本発明の実施の形態を説明する。以下の説明においては、ＸＹＺ直交座標系を設定し、このＸＹＺ直交座標系を参照しつつ各部材の位置関係について説明する。水平面内の所定方向をＸ軸方向、水平面内においてＸ軸方向と直交する方向をＹ軸方向、Ｘ軸方向及びＹ軸方向のそれぞれと直交する方向（すなわち鉛直方向）をＺ軸方向とする。また、Ｘ軸、Ｙ軸、及びＺ軸まわりの回転（傾斜）方向をそれぞれ、θＸ、θＹ、及びθＺ方向とする。
［第１実施形態］
　図１は、第１実施形態に係る露光装置ＥＸの概略構成を示すブロック図である。露光装置ＥＸは、本体部ＭＢと、基板交換部ＰＣＵと、データ転送装置１０００と、を備える。
［本体部ＭＢの構成］
　まず、本体部ＭＢの構成について説明する。図２は、露光装置ＥＸの本体部ＭＢの外観構成の概要を示す斜視図である。露光装置ＥＸは、空間光変調素子（ＳＬＭ：Spatial Light Modulator）によって、空間内での強度分布が動的に変調される露光光を被露光基板に結像投影する装置である。空間光変調素子の例としては、液晶素子、デジタルマイクロミラーデバイス（ＤＭＤ：Digital Micromirror Device）、磁気光学空間光変調器（ＭＯＳＬＭ：Magneto Optic Spatial Light Modulator）等が挙げられる。本実施形態に係る露光装置ＥＸは、空間光変調素子としてＤＭＤ１０を備えるが、他の空間光変調素子を備えていてもよい。
　特定の実施形態において、露光装置ＥＸは、表示装置（フラットパネルディスプレイ）などに用いられる矩形（角型）のガラス基板を露光対象物とするステップ・アンド・スキャン方式の投影露光装置（スキャナ）である。そのガラス基板は、少なくとも一辺の長さ、または対角長が５００ｍｍ以上であり、厚さが１ｍｍ以下のフラットパネルディスプレイ用の基板Ｐとする。露光装置ＥＸは、基板Ｐの表面に一定の厚みで形成された感光層（フォトレジスト）にＤＭＤ１０で作られるパターンの投影像を露光する。露光後に露光装置ＥＸから搬出される基板Ｐは、現像工程の後に所定のプロセス工程（成膜工程、エッチング工程、メッキ工程等）に送られる。
　本体部ＭＢは、アクティブ防振ユニット１ａ、１ｂ、１ｃ、１ｄ（１ｄは不図示）上に載置されたペデスタル２と、ペデスタル２上に載置された定盤３と、定盤３上で２次元に移動可能なＸＹステージ４Ａと、ＸＹステージ４Ａ上で基板Ｐを平面上に吸着保持する基板ホルダ４Ｂと、基板ホルダ４Ｂ（基板Ｐ）の２次元の移動位置を計測するレーザ測長干渉計（以下、単に干渉計とも呼ぶ）ＩＦＸ、ＩＦＹ１～ＩＦＹ４とで構成されるステージ装置を備える。このようなステージ装置は、例えば、米国特許公開第２０１０／００１８９５０号明細書、米国特許公開第２０１２／００５７１４０号明細書に開示されている。
　図２において、直交座標系ＸＹＺのＸＹ面はステージ装置の定盤３の平坦な表面と平行に設定され、ＸＹステージ４ＡはＸＹ面内で並進移動可能に設定される。また、本実施の形態では、座標系ＸＹＺのＸ軸と平行な方向がスキャン露光時の基板Ｐ（ＸＹステージ４Ａ）の走査移動方向に設定される。基板ＰのＸ軸方向の移動位置は干渉計ＩＦＸで逐次計測され、Ｙ軸方向の移動位置は、４つの干渉計ＩＦＹ１～ＩＦＹ４の内の少なくとも１つ（好ましくは２つ）以上によって逐次計測される。基板ホルダ４Ｂは、ＸＹステージ４Ａに対して、ＸＹ面と垂直なＺ軸の方向に微少移動可能、且つＸＹ面に対して任意の方向に微少傾斜可能に構成され、基板Ｐの表面と投影されたパターンの結像面とのフォーカス調整とレベリング（平行度）調整とがアクティブに行われる。更に基板ホルダ４Ｂは、ＸＹ面内での基板Ｐの傾きをアクティブに調整する為に、Ｚ軸と平行な軸線の回りに微少回転（θｚ回転）可能に構成されている。
　本体部ＭＢは、更に、複数の露光（描画）モジュール群ＭＵ（Ａ）、ＭＵ（Ｂ）、ＭＵ（Ｃ）を保持する光学定盤５と、光学定盤５をペデスタル２から支持するメインコラム６ａ、６ｂ、６ｃ、６ｄ（６ｄは不図示）とを備える。複数の露光モジュール群ＭＵ（Ａ）、ＭＵ（Ｂ）、ＭＵ（Ｃ）の各々は、光学定盤５の＋Ｚ方向側に取り付けられている。複数の露光モジュール群ＭＵ（Ａ）、ＭＵ（Ｂ）、ＭＵ（Ｃ）の各々は、光学定盤５の＋Ｚ方向側に取り付けられて、光ファイバーユニットＦＢＵからの照明光を入射する照明ユニットＩＬＵと、光学定盤５の－Ｚ方向側に取り付けられてＺ軸と平行な光軸を有する投影ユニットＰＬＵとを有する。更に露光モジュール群ＭＵ（Ａ）、ＭＵ（Ｂ）、ＭＵ（Ｃ）の各々は、照明ユニットＩＬＵからの照明光を－Ｚ方向に向けて反射させて、投影ユニットＰＬＵに入射させる光変調部としてのＤＭＤ１０を備える。照明ユニットＩＬＵ、ＤＭＤ１０、投影ユニットＰＬＵによる露光モジュールの詳細な構成は後述する。
　本体部ＭＢの光学定盤５の－Ｚ方向側には、基板Ｐ上の所定の複数位置に形成されたアライメントマークを検出する複数のアライメント系（顕微鏡）ＡＬＧが取り付けられている。また、基板ホルダ４Ｂ上の－Ｘ方向の端部には、キャリブレーション用の較正用基準部ＣＵが設けられている。キャリブレーションは、アライメント系ＡＬＧの各々の検出視野のＸＹ面内での相対的な位置関係の確認（較正）、露光モジュール群ＭＵ（Ａ）、ＭＵ（Ｂ）、ＭＵ（Ｃ）の各々の投影ユニットＰＬＵから投射されるパターン像の各投影位置とアライメント系ＡＬＧの各々の検出視野の位置とのベースライン誤差の確認（較正）、及び投影ユニットＰＬＵから投射されるパターン像の位置や像質の確認の少なくとも１つを含む。なお、図２では一部を不図示としたが、露光モジュール群ＭＵ（Ａ）、ＭＵ（Ｂ）、ＭＵ（Ｃ）の各々は、本実施の形態では、一例として９つのモジュールがＹ方向に一定間隔で並べられるが、そのモジュール数は９つよりも少なくてもよいし、多くてもよい。また、図２では、Ｘ軸方向に露光モジュールを３列配置しているが、Ｘ軸方向に配置する露光モジュールの列の数は、２列以下でもよいし、４列以上であってもよい。
　図３は、露光モジュール群ＭＵ（Ａ）、ＭＵ（Ｂ）、ＭＵ（Ｃ）の各々の投影ユニットＰＬＵによって基板Ｐ上に投射されるＤＭＤ１０の投影領域ＩＡｎの配置例を示す図であり、直交座標系ＸＹＺは図２と同じに設定される。本実施の形態では、Ｘ方向に離間して配置される１列目の露光モジュール群ＭＵ（Ａ）、２列目の露光モジュール群ＭＵ（Ｂ）、３列目の露光モジュール群ＭＵ（Ｃ）の各々は、Ｙ方向に並べられた９つのモジュールで構成される。露光モジュール群ＭＵ（Ａ）は、＋Ｙ方向に配置された９つのモジュールＭＵ１～ＭＵ９で構成され、露光モジュール群ＭＵ（Ｂ）は、－Ｙ方向に配置された９つのモジュールＭＵ１０～ＭＵ１８で構成され、露光モジュール群ＭＵ（Ｃ）は、＋Ｙ方向に配置された９つのモジュールＭＵ１９～ＭＵ２７で構成される。モジュールＭＵ１～ＭＵ２７は全て同じ構成であり、露光モジュール群ＭＵ（Ａ）と露光モジュール群ＭＵ（Ｂ）とをＸ方向に関して向かい合わせの関係としたとき、露光モジュール群ＭＵ（Ｂ）と露光モジュール群ＭＵ（Ｃ）とはＸ方向に関して背中合わせの関係になっている。
　図３において、モジュールＭＵ１～ＭＵ２７の各々による投影領域ＩＡ１、ＩＡ２、ＩＡ３、・・・、ＩＡ２７（ｎを１～２７として、ＩＡｎと表すこともある）の形状は、一例として、ほぼ１：２の縦横比を持ってＹ方向に延びた長方形になっている。本実施の形態では、基板Ｐの＋Ｘ方向の走査移動に伴って、１列目の投影領域ＩＡ１～ＩＡ９の各々の－Ｙ方向の端部と、２列目の投影領域ＩＡ１０～ＩＡ１８の各々の＋Ｙ方向の端部とで継ぎ露光が行われる。そして、１列目と２列目の投影領域ＩＡ１～ＩＡ１８の各々で露光されなかった基板Ｐ上の領域は、３列目の投影領域ＩＡ１９～ＩＡ２７の各々によって継ぎ露光される。１列目の投影領域ＩＡ１～ＩＡ９の各々の中心点はＹ軸と平行な線ｋ１上に位置し、２列目の投影領域ＩＡ１０～ＩＡ１８の各々の中心点はＹ軸と平行な線ｋ２上に位置し、３列目の投影領域ＩＡ１９～ＩＡ２７の各々の中心点はＹ軸と平行な線ｋ３上に位置する。線ｋ１と線ｋ２のＸ方向の間隔は距離ＸＬ１に設定され、線ｋ２と線ｋ３のＸ方向の間隔は距離ＸＬ２に設定される。
　ここで、投影領域ＩＡ９の－Ｙ方向の端部と投影領域ＩＡ１０の＋Ｙ方向の端部との継ぎ部をＯＬａ、投影領域ＩＡ１０の－Ｙ方向の端部と投影領域ＩＡ２７の＋Ｙ方向の端部との継ぎ部をＯＬｂ、そして投影領域ＩＡ８の＋Ｙ方向の端部と投影領域ＩＡ２７の－Ｙ方向の端部との継ぎ部をＯＬｃとしたとき、その継ぎ露光の状態を図４にて説明する。図４において、直交座標系ＸＹＺは図２、図３と同一に設定され、投影領域ＩＡ８、ＩＡ９、ＩＡ１０、ＩＡ２７（及び、他の全ての投影領域ＩＡｎ）内の座標系Ｘ’Ｙ’は、直交座標系ＸＹＺのＸ軸、Ｙ軸（線ｋ１～ｋ３）に対して、角度θｋだけ傾くように設定される。即ち、ＤＭＤ１０の多数のマイクロミラーの２次元の配列が座標系Ｘ’Ｙ’となるように、ＤＭＤ１０の全体がＸＹ面内で角度θｋだけ傾けられている。
　図４中の投影領域ＩＡ８、ＩＡ９、ＩＡ１０、ＩＡ２７（及び、他の全ての投影領域ＩＡｎも同じ）の各々を包含する円形の領域は、投影ユニットＰＬＵの円形イメージフィールドＰＬｆ’を表す。継ぎ部ＯＬａでは、投影領域ＩＡ９の－Ｙ’方向の端部の斜め（角度θｋ）に並ぶマイクロミラーの投影像と、投影領域ＩＡ１０の＋Ｙ’方向の端部の斜め（角度θｋ）に並ぶマイクロミラーの投影像とがオーバーラップするように設定される。また、継ぎ部ＯＬｂでは、投影領域ＩＡ１０の－Ｙ’方向の端部の斜め（角度θｋ）に並ぶマイクロミラーの投影像と、投影領域ＩＡ２７の＋Ｙ’方向の端部の斜め（角度θｋ）に並ぶマイクロミラーの投影像とがオーバーラップするように設定される。同様に、継ぎ部ＯＬｃでは、投影領域ＩＡ８の＋Ｙ’方向の端部の斜め（角度θｋ）に並ぶマイクロミラーの投影像と、投影領域ＩＡ２７の－Ｙ’方向の端部の斜め（角度θｋ）に並ぶマイクロミラーの投影像とがオーバーラップするように設定される。
〔照明ユニットの構成〕
　図５は、図２、図３に示した露光モジュール群ＭＵ（Ｂ）中のモジュールＭＵ１８と、露光モジュール群ＭＵ（Ｃ）中のモジュールＭＵ１９との具体的な構成をＸＺ面内で見た光学配置図である。図５の直交座標系ＸＹＺは図２～図４の直交座標系ＸＹＺと同じに設定される。また、図３に示した各モジュールのＸＹ面内での配置から明らかなように、モジュールＭＵ１８はモジュールＭＵ１９に対して＋Ｙ方向に一定間隔だけずらされると共に、互いに背中合わせの関係で設置されている。モジュールＭＵ１８内の各光学部材とモジュールＭＵ１９内の各光学部材は、それぞれ同じ材料で同じに構成されるので、ここでは主にモジュールＭＵ１８の光学構成について詳細に説明する。なお、図２に示した光ファイバーユニットＦＢＵは、図３に示した２７個のモジュールＭＵ１～ＭＵ２７の各々に対応して、２７本の光ファイバー束ＦＢ１～ＦＢ２７で構成される。
　モジュールＭＵ１８の照明ユニットＩＬＵは、光ファイバー束ＦＢ１８の出射端から－Ｚ方向に進む照明光ＩＬｍを反射するミラー１００、ミラー１００からの照明光ＩＬｍを－Ｚ方向に反射するミラー１０２、コリメータレンズとして作用するインプットレンズ系１０４、照度調整フィルター１０６、マイクロ・フライ・アイ（ＭＦＥ）レンズやフィールドレンズ等を含むオプチカルインテグレータ１０８、コンデンサーレンズ系１１０、及び、コンデンサーレンズ系１１０からの照明光ＩＬｍをＤＭＤ１０に向けて反射する傾斜ミラー１１２とで構成される。ミラー１０２、インプットレンズ系１０４、オプチカルインテグレータ１０８、コンデンサーレンズ系１１０、並びに傾斜ミラー１１２は、Ｚ軸と平行な光軸ＡＸｃに沿って配置される。
　光ファイバー束ＦＢ１８は、１本の光ファイバー線、又は複数本の光ファイバー線を束ねて構成される。光ファイバー束ＦＢ１８（光ファイバー線の各々）の出射端から照射される照明光ＩＬｍは、後段のインプットレンズ系１０４でけられること無く入射するような開口数（ＮＡ、広がり角とも呼ぶ）に設定されている。インプットレンズ系１０４の前側焦点の位置は、設計上では光ファイバー束ＦＢ１８の出射端の位置と同じになるように設定される。さらに、インプットレンズ系１０４の後側焦点の位置は、光ファイバー束ＦＢ１８の出射端に形成される単一又は複数の点光源からの照明光ＩＬｍをオプチカルインテグレータ１０８のＭＦＥレンズ１０８Ａの入射面側で重畳させるように設定されている。従って、ＭＦＥレンズ１０８Ａの入射面は光ファイバー束ＦＢ１８の出射端からの照明光ＩＬｍによってケーラー照明される。なお、初期状態では、光ファイバー束ＦＢ１８の出射端のＸＹ面内での幾何学的な中心点が光軸ＡＸｃ上に位置し、光ファイバー線の出射端の点光源からの照明光ＩＬｍの主光線（中心線）は光軸ＡＸｃと平行（又は同軸）になっているものとする。
　インプットレンズ系１０４からの照明光ＩＬｍは、照度調整フィルター１０６で０％～９０％の範囲の任意の値で照度を減衰された後、オプチカルインテグレータ１０８（ＭＦＥレンズ１０８Ａ、フィールドレンズ等）を通って、コンデンサーレンズ系１１０に入射する。ＭＦＥレンズ１０８Ａは、数十μｍ角の矩形のマイクロレンズを２次元に多数配列したものであり、その全体の形状はＸＹ面内で、ＤＭＤ１０のミラー面全体の形状（縦横比が約１：２）とほぼ相似になるように設定される。また、コンデンサーレンズ系１１０の前側焦点の位置は、ＭＦＥレンズ１０８Ａの射出面の位置とほぼ同じになるように設定される。その為、ＭＦＥレンズ１０８Ａの多数のマイクロレンズの各射出側に形成される点光源からの照明光の各々は、コンデンサーレンズ系１１０によってほぼ平行な光束に変換され、傾斜ミラー１１２で反射された後、ＤＭＤ１０上で重畳されて均一な照度分布となる。ＭＦＥレンズ１０８Ａの射出面には、多数の点光源（集光点）が２次元的に密に配列した面光源が生成されることから、面光源化部材として機能する。
　図５に示すモジュールＭＵ１８内において、コンデンサーレンズ系１１０を通るＺ軸と平行な光軸ＡＸｃは、傾斜ミラー１１２で折り曲げられてＤＭＤ１０に至るが、傾斜ミラー１１２とＤＭＤ１０の間の光軸を光軸ＡＸｂとする。本実施の形態において、ＤＭＤ１０の多数のマイクロミラーの各々の中心点を含む中立面は、ＸＹ面と平行に設定されているものとする。従って、その中立面の法線（Ｚ軸と平行）と光軸ＡＸｂとの成す角度が、ＤＭＤ１０に対する照明光ＩＬｍの入射角θαとなる。ＤＭＤ１０は、照明ユニットＩＬＵの支持コラムに固設されたマウント部１０Ｍの下側に取り付けられる。マウント部１０Ｍには、ＤＭＤ１０の位置や姿勢を微調整する為に、例えば、国際公開特許２００６／１２０９２７号に開示されているようなパラレルリンク機構と伸縮可能なピエゾ素子を組み合わせた微動ステージが設けられる。
［ＤＭＤの構成］
　図６（Ａ）は、ＤＭＤ１０を概略的に示す図であり、図６（Ｂ）は、電源がＯＦＦの場合のＤＭＤ１０を示す図であり、図６（Ｃ）は、ＯＮ状態のミラーについて説明するための図であり、図６（Ｄ）は、ＯＦＦ状態のミラーについて説明するための図である。なお、図６（Ａ）～図６（Ｄ）において、ＯＮ状態にあるミラーをハッチングで示している。
　ＤＭＤ１０は、反射角を変更制御可能なマイクロミラーＭｓを複数有する。本実施形態において、ＤＭＤ１０は、ＯＮ状態とＯＦＦ状態とをマイクロミラーＭｓのロール方向傾斜とピッチ方向傾斜とで切り換えるロール＆ピッチ駆動方式のものとする。
　図６（Ｂ）に示すように、電源がオフの状態のとき、各マイクロミラーＭｓの反射面は、Ｘ’Ｙ’面と平行に設定される。各マイクロミラーＭｓのＸ’方向の配列ピッチをＰｄｘ（μｍ）、Ｙ’方向の配列ピッチをＰｄｙ（μｍ）とするが、実用上はＰｄｘ＝Ｐｄｙに設定される。
　各マイクロミラーＭｓは、Ｙ’軸周りに傾斜することでＯＮ状態となる。図６（Ｃ）では、中央のマイクロミラーＭｓのみをＯＮ状態とし、他のマイクロミラーＭｓはニュートラルな状態（ＯＮでもＯＦＦでもない状態）とした場合を示している。また、各マイクロミラーＭｓは、Ｘ’軸周りに傾斜することでＯＦＦ状態となる。図６（Ｄ）では、中央のマイクロミラーＭｓのみをＯＦＦ状態とし、他のマイクロミラーＭｓはニュートラルな状態とした場合を示している。なお、簡略化のため図示していないが、ＯＮ状態のマイクロミラーＭｓは、ＯＮ状態のマイクロミラーＭｓに照射された照明光がＸＺ平面のＸ方向に反射されるよう、Ｘ’Ｙ’平面から所定の角度傾くように駆動される。また、ＯＦＦ状態のマイクロミラーＭｓは、ＯＮ状態のマイクロミラーＭｓに照射された照明光がＹＺ面内のＹ方向に反射されるよう、Ｘ’Ｙ’平面から所定の角度傾くように駆動される。ＤＭＤ１０は、各マイクロミラーＭｓのＯＮ状態及びＯＦＦ状態を切り替えることで、露光パターンを生成する。
　ＯＦＦ状態のミラーによって反射された照明光は、不図示の光吸収体により吸収される。
　なお、ＤＭＤ１０を空間光変調素子の一例として説明をしたため、レーザ光を反射する反射型として説明をしたが、空間光変調素子は、レーザ光を透過する透過型でも良いし、レーザ光を回折する回折型でも良い。空間光変調素子は、レーザ光を空間的に、且つ、時間的に変調することができる。
　図５に戻り、ＤＭＤ１０のマイクロミラーＭｓのうちのＯＮ状態のマイクロミラーＭｓに照射された照明光ＩＬｍは、投影ユニットＰＬＵに向かうようにＸＺ面内のＸ方向に反射される。一方、ＤＭＤ１０のマイクロミラーＭｓのうちのＯＦＦ状態のマイクロミラーＭｓに照射された照明光ＩＬｍは、投影ユニットＰＬＵに向かわないようにＹＺ面内のＹ方向に反射される。
　ＤＭＤ１０から投影ユニットＰＬＵの間の光路中には、非露光期間中にＤＭＤ１０からの反射光を遮蔽する為の可動シャッター１１４が挿脱可能に設けられている。可動シャッター１１４は、モジュールＭＵ１９側で図示したように、露光期間中は光路から退避する角度位置に回動され、非露光期間中はモジュールＭＵ１８側に図示したように、光路中に斜めに挿入される角度位置に回動される。可動シャッター１１４のＤＭＤ１０側には反射面が形成され、そこで反射されたＤＭＤ１０からの光は光吸収体１１７に照射される。光吸収体１１７は、紫外波長域（４００ｎｍ以下の波長）の光エネルギーを再反射させることなく吸収して熱エネルギーに変換する。その為、光吸収体１１７には放熱機構（放熱フィンや冷却機構）も設けられる。なお、図５では不図示ではあるが、露光期間中にＯＦＦ状態となるＤＭＤ１０のマイクロミラーＭｓからの反射光は、上述したように、ＤＭＤ１０と投影ユニットＰＬＵの間の光路に対してＹ方向（図５の紙面と直交した方向）に設置された同様の光吸収体（図５では不図示）によって吸収される。
〔投影ユニットの構成〕
　光学定盤５の下側に取り付けられた投影ユニットＰＬＵは、Ｚ軸と平行な光軸ＡＸａに沿って配置される第１レンズ群１１６と第２レンズ群１１８とで構成される両側テレセントリックな結像投影レンズ系として構成される。第１レンズ群１１６と第２レンズ群１１８は、それぞれ光学定盤５の下側に固設される支持コラムに対して、Ｚ軸（光軸ＡＸａ）に沿った方向に微動アクチュエータで並進移動するように構成される。第１レンズ群１１６と第２レンズ群１１８による結像投影レンズ系の投影倍率Ｍｐは、ＤＭＤ１０上のマイクロミラーの配列ピッチと、基板Ｐ上の投影領域ＩＡｎ（ｎ＝１～２７）内に投影されるパターンの最小線幅（最小画素寸法）Ｐｇとの関係で決められる。
　一例として、必要とされる最小線幅（最小画素寸法）Ｐｇが１μｍで、マイクロミラーの配列ピッチＰｄｘ及びＰｄｙがそれぞれ５．４μｍの場合、先の図４で説明した投影領域ＩＡｎ（ＤＭＤ１０）のＸＹ面内での傾き角度θｋも考慮して、投影倍率Ｍｐは約１／６に設定される。レンズ群１１６、１１８による結像投影レンズ系は、ＤＭＤ１０のミラー面全体の縮小像を倒立／反転させて基板Ｐ上の投影領域ＩＡ１８（ＩＡｎ）に結像する。
　投影ユニットＰＬＵの第１レンズ群１１６は、投影倍率Ｍｐを微調整（±数十ｐｐｍ程度）する為にアクチュエータによって光軸ＡＸａ方向に微動可能とされ、第２レンズ群１１８はフォーカスの高速調整の為にアクチュエータによって光軸ＡＸａ方向に微動可能とされる。さらに、基板Ｐの表面のＺ軸方向の位置変化をサブミクロン以下の精度で計測する為に、光学定盤５の下側には、斜入射光式のフォーカスセンサー１２０が複数設けられている。複数のフォーカスセンサー１２０は、基板Ｐの全体的なＺ軸方向の位置変化、投影領域ＩＡｎ（ｎ＝１～２７）の各々に対応した基板Ｐ上の部分領域のＺ軸方向の位置変化、或いは基板Ｐの部分的な傾斜変化等を計測する。
　以上のような照明ユニットＩＬＵと投影ユニットＰＬＵとは、先の図４で説明したように、ＸＹ面内で投影領域ＩＡｎが角度θｋだけ傾ける必要があるので、図５中のＤＭＤ１０と照明ユニットＩＬＵ（少なくとも光軸ＡＸｃに沿ったミラー１０２～傾斜ミラー１１２の光路部分）とが、全体的にＸＹ面内で角度θｋだけ傾くように配置されている。
　上記のように構成された本体部ＭＢにおいて、モジュールＭＵｎ（ｎ＝１～２７）は、後述するデータ転送装置１０００から転送されるデータに基づいて露光処理を行い、所望のパターンを基板Ｐに形成する。
　図１に戻り、基板交換部ＰＣＵは、ポートＰＴを備え、上述した本体部ＭＢにおいて露光された基板Ｐを本体部ＭＢから搬出し、次に露光処理される基板Ｐ（未処理の基板Ｐ）を本体部ＭＢに搬入する。
［データ転送装置１０００の構成］
　次に、データ転送装置１０００の構成について説明する。図１に示すように、データ転送装置１０００は、モジュールＰＣ（Personal Computer）２００－１～２００－２７と、ストレージ制御基板３００－１～３００－２７と、ＤＭＤ制御基板４００－１～４００－２７と、を備える。
　モジュールＰＣ２００－１～２００－２７、ストレージ制御基板３００－１～３００－２７、ＤＭＤ制御基板４００－１～４００－２７は、モジュールＭＵ１～ＭＵ２７と対応するようにそれぞれ設けられている。
　図７は、第１実施形態に係る露光装置ＥＸにおけるデータフローの一例を示す図である。モジュールＰＣ２００－ｎ（ｎ＝１～２７）は、マスクデータサーバＭＤＳと接続されている。マスクデータサーバＭＤＳには、露光装置ＥＸにて露光したいパターンを示すＣＡＤ(Computer Aided Design)データが入力される。マスクデータサーバＭＤＳは、入力されたＣＡＤデータを、ビットマップ（ＢＭＰ）ファイルに変換する。このＢＭＰファイルの容量は例えば数十ＴＢと膨大であるため、マスクデータサーバＭＤＳは、ＢＭＰファイルを圧縮した圧縮マスクデータ（描画データ）（第１データ）を作成する。
　モジュールＰＣ２００－ｎ（ｎ＝１～２７）は、マスクデータサーバＭＤＳが作成した圧縮マスクデータをダウンロードする。モジュールＰＣ２００－ｎは、ダウンロードした圧縮マスクデータを分割して、対応するモジュールＭＵｎのＤＭＤ１０に生成させる露光パターンを示すＳＬＭデータを生成する。なお、ＳＬＭデータは、モジュールＰＣ２００－ｎだけではなく、ＧＰＵやＦＰＧＡなどの専用基板を用いて高速に計算させてもよい。また、ＳＬＭデータを、後述するストレージ制御基板３００－ｎに設けられている第３処理部６１に計算させてもよい。また、ＦＰＧＡを使用した場合、モジュールＰＣの機能をストレージ制御基板に包含させてもよい。
　ここで、モジュールＰＣ２００－ｎが生成するＳＬＭデータについて説明する。図８（Ａ）は、本実施形態におけるＤＭＤ１０のマイクロミラーＭｓのセグメントへの分割について説明するための図であり、図８（Ｂ）は、モジュールＰＣ２００－ｎが生成するＳＬＭデータについて説明する図である。
　図８（Ａ）に示すように、本実施形態において、ＤＭＤ１０は、２５６０×１６００のマイクロミラーＭｓを有している。モジュールＰＣ２００－ｎは、２５６０×１６００のマイクロミラーＭｓを、４つのセグメント（セグメントＡ～セグメントＤ）×１６のブロック（ブロック０～ブロック１５）に分割する。なお、ＤＭＤ１０が備えるマイクロミラーＭｓの数、セグメントの数およびブロックの数は本実施形態に限られるものではない。
　モジュールＰＣ２００－ｎは、ＤＭＤ１０の複数のセグメントＡ～Ｄにそれぞれ対応したＳＬＭデータＤｎＡ～ＤｎＤを生成し、ストレージ制御基板３００－ｎに書き込む。
　より詳細に説明する。モジュールＰＣ２００－ｎ（ｎ＝１～２７）（第１処理部）は、第１のタイミングで、モジュールＭＵｎのＤＭＤ１０に生成させる露光パターンを示すＳＬＭデータＦｒａｍｅ０を作成し、ＳＬＭデータＦｒａｍｅ０を上述したセグメントＡ～セグメントＤに対応させて分割する。ＳＬＭデータＦｒａｍｅ０のセグメントごとに分割されたデータを、分割データＦｒｍ０－ＤｎＡ～Ｆｒｍ０－ＤｎＤとする。次に、モジュールＰＣ２００－ｎは、第２のタイミングでモジュールＭＵｎのＤＭＤ１０に生成させる露光パターンを示すＳＬＭデータＦｒａｍｅ１を作成し、ＳＬＭデータＦｒａｍｅ１をセグメントＡ～セグメントＤに対応させて分割した分割データＦｒｍ１－ＤｎＡ～Ｆｒｍ１－ＤｎＤを作成する。モジュールＰＣ２００－ｎが、例えば、ＳＬＭデータをＳＬＭデータＦｒａｍｅ４Ｎ＋３（Ｎは自然数）まで作成した場合、分割データＦｒｍ０－ＤｎＡ～Ｆｒｍ０－ＤｎＤから分割データＦｒｍ４Ｎ＋３-ＤｎＡ～Ｆｒｍ４Ｎ＋３-ＤｎＤが作成される。
　モジュールＰＣ２００－ｎは、作成したセグメントごとの分割データを、ＳＬＭデータＤｎＡ～ＤｎＤとしてストレージ制御基板３００－ｎに転送する。
［ストレージ制御基板３００－ｎ（ｎ＝１～２７）の構成］
　次に、ストレージ制御基板３００－ｎ（ｎ＝１～２７）の構成について説明する。図９は、第１実施形態に係るストレージ制御基板３００－ｎ（ｎ＝１～２７）の構成を例示するブロック図である。
　図９に示すように、ストレージ制御基板３００－ｎ（ｎ＝１～２７）（第２処理部）は、複数の第１メモリ５０－１～５０－４を有する第１記憶部５０と、第２記憶部６０と、送信端子ＴＸ１～ＴＸ４と、を備える。第２記憶部６０は、第３処理部６１に搭載されている。
　第１記憶部５０が有する第１メモリ５０－１～５０－４は、図８（Ａ）で説明した各セグメントに対応するように設けられており、モジュールＰＣ２００－ｎ（ｎ＝１～２７）から転送されたＳＬＭデータＤｎＡ～ＤｎＤをそれぞれ記憶する。より具体的には、第１メモリ５０－１は、セグメントＡのＳＬＭデータＤｎＡを記憶し、第１メモリ５０－２は、セグメントＢのＳＬＭデータＤｎＢを記憶し、第１メモリ５０－３は、セグメントＣのＳＬＭデータＤｎＣを記憶し、第１メモリ５０－４は、セグメントＤのＳＬＭデータＤｎＤを記憶する。
　第２記憶部６０は、第１メモリ５０－１～５０－４からＳＬＭデータＤｎＡ～ＤｎＤを読出して一時的に記憶し、一時的に記憶したＳＬＭデータＤｎＡ～ＤｎＤをＤＭＤ制御基板４００－ｎに送信（転送）する。
　図７に戻り、ＤＭＤ制御基板４００－ｎ（ｎ＝１～２７）は、受信したＳＬＭデータＤｎＡ～ＤｎＤをモジュールＭＵｎが備えるＤＭＤ１０が表示可能なフォーマットに変換したデータＤＭｎを作成し、モジュールＭＵｎに送信する。
　モジュールＭＵｎは、受信したデータＤＭｎに基づいてＤＭＤ１０のマイクロミラーＭｓを選択的に駆動してデータＤＭｎに対応した露光パターンをそれぞれ生成し、基板Ｐに投影露光する。
　次に、ストレージ制御基板３００－ｎ（ｎ＝１～２７）の動作について、図９を参照して詳細に説明する。本実施形態において、ストレージ制御基板３００－ｎが備える第１メモリ５０－１～５０－４は並列に動作する。すなわち、第１メモリ５０－１～第１メモリ５０－４は、他の第１メモリの影響を受けることなく、各々独立してＳＬＭデータＤｎＡ～ＤｎＤを第２記憶部６０に転送することができる。複数の第１メモリ５０－１～５０－４を設け並列化することにより、第１メモリを用いる場合でも、ＳＬＭデータ（例えば、ＳＬＭデータＦｒａｍｅ０）の転送時間を短縮することができる。本実施形態では、４つの第１メモリ５０－１～５０－４を設けているため、例えば、１つの第１メモリからＳＬＭデータＦｒａｍｅ０を転送する時間の約１／４の時間で、ＳＬＭデータＦｒａｍｅ０を転送できる。
　露光開始前、第１メモリ５０－１～５０－４に記憶されたＳＬＭデータＤｎＡ～ＤｎＤは第２記憶部６０に読出され、第２記憶部６０に蓄積される。そして、露光が開始されると、第２記憶部６０に蓄積されたＳＬＭデータＤｎＡ～ＤｎＤは、送信端子ＴＸ１～ＴＸ４を介してＤＭＤ制御基板４００－ｎ（ｎ＝１～２７）の受信端子ＲＸ１～ＲＸ４にそれぞれ送信されるとともに、ＳＬＭデータＤｎＡ～ＤｎＤが第１メモリ５０－１～５０－４から順次第２記憶部６０に読出される。なお、第２記憶部６０の転送速度は、第１メモリ５０－１～５０－４の転送速度よりも遅い。また、第２記憶部６０の転送速度が第1メモリ５０－１～５０－４の転送速度より早い場合であっても本実施形態は有効である。なお、本実施例は、送信端子ＴＸ１～ＴＸ４及び受信端子ＲＸ１～ＲＸ４の数は、セグメントの数と一致させているが、送信端子ＴＸ１～ＴＸ４及び受信端子ＲＸ１～ＲＸ４の数はこれに限られない。
　ここで、ストレージ制御基板３００－ｎ（ｎ＝１～２７）が第２記憶部６０を備える理由について説明する。
　第２記憶部６０が設けられておらず、第１メモリ５０－ｍ（ｍ＝１～４）からＤＭＤ制御基板４００－ｎへＳＬＭデータを送信（転送）する場合、第１メモリ５０－ｍの読出し速度が、ＳＬＭデータのＤＭＤ制御基板４００－ｎへのデータ送信速度よりも遅くなると、第１メモリ５０－ｍの読出し速度が不足し、ＳＬＭデータに欠損が生じてしまう。また、第１メモリ５０－ｍがＢｕｓｙ状態となると、第１メモリ５０－ｍからのデータ転送が停止してしまうこともある。このように、第１メモリ５０－ｍからＤＭＤ制御基板４００－ｎに直接ＳＬＭデータを転送する場合、ＤＭＤ制御基板４００－ｎへ送信するＳＬＭデータに欠損が生じるリスクがあり、露光装置ＥＸの安定性が著しく低下してしまう。
　そこで、本実施形態では、第２記憶部６０を設けることにより、第１メモリ５０－ｍの読出し速度がばらついて低下しても、ＳＬＭデータの転送に影響がないようにしている。すなわち、第２記憶部６０は、バッファとして機能する。
　図１０は、ＤＭＤ制御基板４００－ｎ（ｎ＝１～２７）へのデータ送信速度、第１メモリ５０－ｍ（ｍ＝１～４）の読出し速度、及び第２記憶部６０内のデータ量を示すタイムチャートである。図１０において、時刻ｔ１は露光開始時刻、時刻ｔ５は露光終了時刻である。
　時刻ｔ１よりも前、すなわち、露光開始前に、第２記憶部６０には、所定のデータ量（ＦＵＬＬ）のＳＬＭデータが蓄積される。
　時刻ｔ１に露光が開始されると、第２記憶部６０内のＳＬＭデータが読出されて、ＤＭＤ制御基板４００－ｎへ送信される。このときの、送信速度をｒ１１としている。
　時刻ｔ１から時刻ｔ２の間は、第１メモリ５０－ｍの読出し速度ｒ１１が送信速度ｒ１１と同じであるため、第２記憶部６０内のデータ量はＦＵＬＬを維持する。時刻ｔ２において、第１メモリ５０－ｍの読出し速度が、送信速度ｒ１１よりも遅い速度ｒ１になると、第１メモリ５０－ｍから第２記憶部６０に読出されるデータ量よりも、第２記憶部６０から送信されるデータ量の方が多いため、第２記憶部６０内のデータ量が減少する。ただし、第２記憶部６０内のデータは枯渇していないため、ＳＬＭデータの欠損は生じず、露光不良は生じない。
　その後、時刻ｔ３に第１メモリ５０－ｍの読出し速度が、再び、送信速度ｒ１１よりも速くなると、第２記憶部６０内のデータ量は増加していく。時刻ｔ４に第１メモリ５０－ｍからのデータの読出しが終了すると、第１メモリ５０－ｍから第２記憶部６０にデータが読み出されなくなるので、第２記憶部６０内のデータ量は減少していき、露光終了時の時刻ｔ５には０となる。
　このように、複数の第１メモリ５０－１～５０－４を並列化することで、ＳＬＭデータの転送にかかる時間を削減するとともに、第２記憶部６０を設けることにより、ＳＬＭデータに欠損を生じさせることなく、ＤＭＤ制御基板４００－ｎ（ｎ＝１～２７）に安定してＳＬＭデータを送信することができる。これにより、ＳＬＭデータの欠損による露光不良を防止することができる。
　次に、第２記憶部６０に最低限必要な容量について説明する。なお、以後の説明において第２記憶部６０の容量のうち、第１メモリの速度低下の有無を考慮して、露光装置が露光している間データ欠損なく、露光できるデータ量をバッファ容量と記載する。最低限必要なバッファ容量は、第１メモリ５０－ｍ（ｍ＝１～４）の読出し速度と、ＤＭＤ制御基板４００－ｎ（ｎ＝１～２７）へのデータ送信速度と、に基づいて算出することができる。
　ＤＭＤ制御基板へのデータ転送速度＞第１メモリ読出し速度のノミナル値の場合、最低限必要なバッファ容量は下記式（１）で算出される。
　最低限必要なバッファ容量＝｛（ＤＭＤ制御基板へのデータ転送速度－第１メモリの読出し速度が低下したときの転送速度｝）×第１メモリの読出し速度が低下している時間｝・・・（１）
　ＤＭＤ制御基板へのデータ転送速度＜第１メモリ読出し速度のノミナル値の場合、最低限必要なバッファ容量は下記式（２）で算出される。
　最低限必要なバッファ容量＝｛ＤＭＤ制御基板へのデータ転送速度－第１メモリの読出し速度のノミナル値×走査時間｝＋｛（ＤＭＤ制御基板へのデータ転送速度－第１メモリの読出し速度が低下したときの転送速度）×第１メモリの読出し速度が低下している時間｝・・・（２）
　なお、式（１）、（２）において「第１メモリの読出し速度が低下したときの転送速度」を「第１メモリの読出し速度低下を想定した転送速度」としてもよく、「第１メモリの読出し速度が低下している時間」を「第１メモリの読出し速度低下時間の想定値」としてもよい。
　最低限必要なバッファ容量は、露光装置ＥＸの仕様、搭載する第１メモリの仕様に基づいて適宜決定される。
　以上、詳細に説明したように、本第１実施形態によれば、データ転送装置１０００は、描画データに基づいてＤＭＤ１０が有する複数のマイクロミラーＭｓを制御して基板Ｐを露光する露光装置ＥＸに用いられるデータ転送装置であって、描画データである圧縮マスクデータを分割してＳＬＭデータＤｎＡ～ＤｎＤ（ｎ＝１～２７）を生成し、複数のＳＬＭデータＤｎＡ～ＤｎＤを転送するモジュールＰＣ２００－ｎと、モジュールＰＣ２００－ｎから転送されたＳＬＭデータＤｎＡ～ＤｎＤを記憶する複数の第１メモリ５０－１～５０－４を有し、複数の第１メモリ５０－１～５０－４の各々からＳＬＭデータＤｎＡ～ＤｎＤを転送するストレージ制御基板３００－ｎと、複数の第１メモリ５０－１～５０－４から転送されたＳＬＭデータＤｎＡ～ＤｎＤを記憶し、ＳＬＭデータＤｎＡ～ＤｎＤをＤＭＤ１０に転送する第２記憶部６０と、を備える。
　並列に動作する複数の第１メモリ５０－１～５０－４を設けることにより、ＳＬＭデータの転送にかかる時間を低減することができるとともに、第２記憶部６０が第１メモリ５０－１～５０－４の読出し速度のばらつきを吸収するので、ＳＬＭデータに欠損を生じさせることなく、ＤＭＤ制御基板４００－ｎ（ｎ＝１～２７）に安定してＳＬＭデータを送信することができる。これにより、ＳＬＭデータの欠損による露光不良を防止することができる。
　また、本第１実施形態において、ストレージ制御基板３００－ｎ（ｎ＝１～２７）は、基板Ｐの露光前に、第２記憶部６０にＳＬＭデータＤｎＡ～ＤｎＤを転送し、第２記憶部６０は、基板Ｐの露光前に、ＳＬＭデータＤｎＡ～ＤｎＤを記憶する。これにより、露光開始時にＤＭＤ制御基板４００－ｎに送信するＳＬＭデータが欠損してしまうことを防止することができ、露光不良が生じることを防止することができる。
　また、本第１実施形態において、ストレージ制御基板３００－ｎ（ｎ＝１～２７）は、基板Ｐの露光前に、第２記憶部６０にＳＬＭデータＤｎＡ～ＤｎＤの一部を転送する。ＳＬＭデータＤｎＡ～ＤｎＤの全てが第２記憶部６０に転送される場合と比較して、第２記憶部６０のバッファ容量が少なく済む。
　また、本第１実施形態において、モジュールＰＣ２００－ｎは、ＳＬＭデータＤｎＡ～ＤｎＤを生成するために複数のマイクロミラーＭｓを複数のセグメントＡ～Ｄに分け、圧縮マスクデータから複数のセグメントＡ～Ｄの各々に対応したＳＬＭデータＤｎＡ～ＤｎＤを生成する。これにより、並列に動作する第１メモリ５０－１～５０－４からＳＬＭデータＤｎＡ～ＤｎＤをそれぞれ転送させることができるので、ＳＬＭデータの転送時間を短縮することができる。
　なお、上記第１実施形態において、第１メモリ５０－１～５０－４は、ＤＭＤ１０の複数のセグメントに対応して設けられていたが、ＤＭＤ１０のセグメントへの分割方法は、図８（Ａ）に示すものに限られるわけではない。例えば、図１１（Ａ）に示すように、ＤＭＤ１０を４つのセグメントに分割してもよい。なお、ＤＭＤ１０のセグメントへの分割数は、４に限られるものではなく、２または３でもよいし、５以上であってもよい。
　また、上記第１実施形態では、第１の制御タイミングで複数のマイクロミラーＭｓに生成させる露光パターンを示すＳＬＭデータＦｒａｍｅ０を、ＤＭＤ１０のマイクロミラーＭｓを分割したセグメントＡ～セグメントＤに対応させて分割し、分割データＦｒｍ０－ＤｎＡ～Ｆｒｍ０－ＤｎＤを第１メモリ５０－１～５０－４にそれぞれ格納させていたが、これに限られるものではない。
　第１の制御タイミングでＤＭＤ１０の複数のマイクロミラーＭｓに生成させる露光パターンを示すＳＬＭデータＦｒａｍｅ０を分割せずに、例えば、第１メモリ５０－１に格納し、第２の制御タイミングでＤＭＤ１０の複数のマイクロミラーＭｓに生成させる露光パターンを示すＳＬＭデータＦｒａｍｅ１を分割せずに、例えば、第１メモリ５０－２に格納するようにしてもよい。
　具体的には、図１１（Ｂ）に示すように、第１メモリ５０－１には、ＳＬＭデータＦｒａｍｅ０、Ｆｒａｍｅ４，Ｆｒａｍｅ８，・・・，Ｆｒａｍｅ４Ｎ（Ｎは自然数）を格納し、第１メモリ５０－２には、ＳＬＭデータＦｒａｍｅ１，Ｆｒａｍｅ５，Ｆｒａｍｅ９，・・・，Ｆｒａｍｅ４Ｎ＋１を格納し、第１メモリ５０－３には、ＳＬＭデータＦｒａｍｅ２、Ｆｒａｍｅ６，Ｆｒａｍｅ１０，・・・，Ｆｒａｍｅ４Ｎ＋２を格納し、第１メモリ５０－４には、ＳＬＭデータＦｒａｍｅ３，Ｆｒａｍｅ７，Ｆｒａｍｅ１１，・・・，Ｆｒａｍｅ４Ｎ＋３を格納するようにしてもよい。
　この場合、モジュールＰＣ２００－ｎ（ｎ＝１～２７）は、第１の制御タイミングでＤＭＤ１０のマイクロミラーＭｓに生成させる露光パターンを示すＳＬＭデータ（複数のマイクロミラーＭｓが第１の制御タイミングで制御される第１制御データ）Ｆｒａｍｅ０と、第２の制御タイミングでＤＭＤ１０のマイクロミラーＭｓに生成させる露光パターンを示すＳＬＭデータ（複数のマイクロミラーＭｓが第２の制御タイミングで制御される第２制御データ）Ｆｒａｍｅ２を、複数の第１メモリ５０－ｍ（ｍ＝１～４）の各々に振り分けて転送するようＳＬＭデータを生成する。
　図１１（Ｃ）は、第１メモリ５０－１～５０－４からのＳＬＭデータの読出しを概略的に示した図である。図１１（Ｃ）に示すように、まず、第１メモリ５０－１から第１の制御タイミングのＳＬＭデータＦｒａｍｅ０が読み出される。ＳＬＭデータＦｒａｍｅ０の１／４のデータが読み出されたタイミングで、第１メモリ５０－２からのＳＬＭデータＦｒａｍｅ１の読出しが開始される。その後、ＳＬＭデータＦｒａｍｅ１の１／４のデータが読み出されたタイミングで、第１メモリ５０－３からのＳＬＭデータＦｒａｍｅ２の読出しが開始され、ＳＬＭデータＦｒａｍｅ２の１／４のデータが読み出されたタイミングで、第１メモリ５０－４からのＳＬＭデータＦｒａｍｅ３の読出しが開始される。
　このように、ＤＭＤ１０のマイクロミラーＭｓに生成させる露光パターンを示すＳＬＭデータを時分割で送信してもよい。このように構成しても、第１メモリが１つの場合と比較して、１回の走査（露光処理）で基板Ｐに形成されるパターン全体に対応するＳＬＭデータの転送時間を短縮することができる。なお、ＳＬＭデータを時分割で送信する場合、第２記憶部６０において、ＳＬＭデータのマージが行われる。
［第２実施形態］
　次に、第２実施形態について説明する。第２実施形態は、ストレージ制御基板３００Ａ－ｎ（ｎ＝１～２７）の構成が第１実施形態に係るストレージ制御基板３００－ｎ（ｎ＝１～２７）と異なる。図１２は、第２実施形態に係るストレージ制御基板３００Ａ－ｎの構成を示すブロック図である。
　第２実施形態に係るストレージ制御基板３００Ａ－ｎに設けられている第１記憶部５０Ａは、第１メモリ５０－１～５０－４を含む第１メモリ群Ｇ１と、第１メモリ５０－１１～第１メモリ５０－１４を含む第２メモリ群Ｇ２と、を備える。第２記憶部６０は、第１メモリ群Ｇ１と第２メモリ群Ｇ２との間で接続先を切り替え可能となっている。
　第２実施形態では、例えば、第１メモリ群Ｇ１の第１メモリ５０－１～５０－４に格納されている、基板ＰにパターンＡを形成するためのＳＬＭデータＡ－ＤｎＡ～Ａ－ＤｎＤを第２記憶部６０に読出し、露光処理を行っている間に、パターンＡとは異なるパターンＢ（次のロット）を形成するためのＳＬＭデータＢ－ＤｎＡ～Ｂ－ＤｎＤを第２メモリ群Ｇ２の第１メモリ５０－１１～５０－１４へ書き込む。すなわち、第１メモリ群Ｇ１の第１メモリ５０－１～５０－４からのＳＬＭデータＡ－ＤｎＡ～Ａ－ＤｎＤの読出しと、第２メモリ群Ｇ２の第１メモリ５０－１１～５０－１４へのＳＬＭデータＢ－ＤｎＡ～Ｂ－ＤｎＤの書き込みが、並行して行われる。なお、本実施形態では、露光処理中に第２メモリ群Ｇ２の第１メモリ５０―１１～５０―１４へのＳＬＭデータの書き込みが行われたが、基板のアライメント中や、露光装置のキャリブレーション中にＳＬＭデータの書き込みがおこなわれてもよい。また、第１実施形態においても基板のアライメント中や露光装置のキャリブレーション中に第１メモリ５０―１～５０―４へのＳＬＭデータの転送は行われてもよいものとする。
　図１３（Ａ）は、第１実施形態に係る露光装置ＥＸにおいて、パターンＡを基板に形成した後、パターンＡとは異なるパターンＢを基板に形成する場合の手順を示す概念図である。図１３（Ａ）では、モジュールＰＣ２００－ｎ（ｎ＝１～２７）において作成したパターンＡのＳＬＭデータを第１メモリ群Ｇ１の第１メモリ５０－１～５０－４に書き込んだ後、パターンＡの露光処理が開始される。パターンＡの露光処理中は、第１メモリ５０－１～５０－４から第２記憶部６０にＳＬＭデータを転送するために第１メモリ５０－１～５０－４が使用されているため、第１メモリ５０－１～５０－４にパターンＢのＳＬＭデータを書き込むことができない。よって、パターンＡのＳＬＭデータの転送終了後に、パターンＢのＳＬＭデータを第１メモリ５０－１～５０－４に書き込む処理が可能となるため、図１３（Ａ）に示すように、例えば、パターンＡの露光処理後にパターンＢのＳＬＭデータを第１メモリ５０－１～５０－４に書き込む処理が開始される。なお、パターンＡのＳＬＭデータの転送終了直後にパターンＢのＳＬＭデータを第１メモリ５０－１～５０－４に書き込む処理を開始してもよい。
　図１３（Ｂ）は、第２実施形態に係るストレージ制御基板３００Ａ－ｎ（ｎ＝１～２７）を備える露光装置ＥＸにおいて、パターンＡを基板に形成した後、パターンＡとは異なるパターンＢを基板に形成する場合の手順を示す概念図である。
　図１３（Ｂ）においても、モジュールＰＣ２００－ｎ（ｎ＝１～２７）において作成したパターンＡのＳＬＭデータを第１メモリ群Ｇ１の第１メモリ５０－１～５０－４に書き込んだ後、パターンＡの露光処理が開始される。パターンＡの露光処理中は、第２記憶部６０の接続先は、第１メモリ群Ｇ１の第１メモリ５０－１～５０－４である。上述したように、パターンＡの露光処理中は、第１メモリ５０－１～５０－４にデータを書き込むことはできないが、第２メモリ群Ｇ２の第１メモリ５０－１１～５０－１４は使用されていないためＳＬＭデータの書き込みが可能である。そこで、第２実施形態では、第２記憶部６０へのＳＬＭデータの転送及びパターンＡの露光処理と並行して、第２メモリ群Ｇ２の第１メモリ５０－１１～５０－１４へのパターンＢのＳＬＭデータの書き込みを実行する。
　パターンＡの露光処理が終了すると、第２記憶部６０の接続先を第２メモリ群Ｇ２の第１メモリ５０－１１～５０－１４へと変更し、第１メモリ５０－１１～５０－１４からＳＬＭデータを第２記憶部６０に読み出して、パターンＢの露光処理を行う。
　このように、複数の第１メモリを含むメモリ群を複数設けることで、露光処理と第１メモリへのＳＬＭデータの書き込み処理とを並行して行うことができるので、露光装置ＥＸ全体としてのスループットを向上させることができる。
　以上、詳細に説明したように、本第２実施形態によれば、ストレージ制御基板３００Ａ－ｎは、モジュールＰＣ２００－ｎから転送されたＳＬＭデータを記憶する複数の第１メモリ５０－１～５０－４を含む第１メモリ群Ｇ１と、第１メモリ群Ｇ１と異なる、複数の第１メモリ５０－１１～５０－１４を含む第２メモリ群Ｇ２と、を有する。第１メモリ群Ｇ１の複数の第１メモリ５０－１～５０－４に記憶されているパターンＡのＳＬＭデータＡ－ＤｎＡ～Ａ－ＤｎＤを第２記憶部６０に転送している間、モジュールＰＣ２００－ｎは、パターンＡと異なるパターンＢのＳＬＭデータＢ－ＤｎＡ～Ｂ－ＤｎＤを第２メモリ群Ｇ２の第１メモリ５０－１１～５０－１４に書き込む。これにより、時間がかかるＳＬＭデータの第１メモリへの書き込み処理を露光処理の裏で行うことができるため、露光装置ＥＸのスループットを向上させることができる。
［第３実施形態］
　第３実施形態は、ＦＯ－ＷＬＰ（Fan Out Wafer Level Package）、ＦＯ－ＰＬＰ（Fan Out Plate Level Package）と呼ばれる半導体デバイスのパッケージの製造において、露光装置ＥＸを用いて半導体チップのパッド同士を接続する再配線層を形成する場合について説明する。
　図１４は、第３実施形態に係る露光システムＥＸＳの概要を示す図である。露光システムＥＸＳは、図１５（Ａ）に示すような、ウエハＷＦ上に配置された半導体チップ（以下、チップと記載する）間または、図１５（Ｂ）に示すような、基板Ｐ上に配置されたチップ間を接続する配線パターンを形成するためのシステムである。
　本実施形態では、ウエハＷＦまたは基板Ｐ上に複数配置されたチップのセット（二点鎖線にて示す）それぞれに含まれるチップＣ１とチップＣ２との間を接続する配線パターンを形成する。なお、本実施形態では、各セットに含まれるチップの数は２つであるが、これに限られるものではなく、３つ以上であってもよい。
　以下では、ウエハＷＦ上に配置されたチップ間を接続する配線パターンを形成する場合について説明する。
　図１４に示すように、露光システムＥＸＳは、ウエハ配置装置ＷＡと、チップ計測ステーションＣＭＳと、コーターディベロッパー装置ＣＤと、露光装置ＥＸと、を備える。なお、第３実施形態において、露光装置ＥＸは、第２実施形態に係るストレージ制御基板３００Ａ－ｎを備える。
　ウエハ配置装置ＷＡは、チップが配置されたウエハＷＦをベース基板Ｂに複数枚貼り付ける。ウエハ配置装置ＷＡにより複数枚のウエハＷＦが貼り付けられたベース基板Ｂは、チップ計測ステーションＣＭＳに搬入される。
　チップ計測ステーションＣＭＳは、複数の計測顕微鏡８１を備え、異なるセット内のチップの位置を計測する。ここで、複数の計測顕微鏡８１か計測する異なるセット内のチップの位置とは、同一のウエハＷＦ上の異なるセット内のチップの位置でもよいし、異なるウエハＷＦ上の各セット内のチップの位置でもよい。本実施形態では、複数の計測顕微鏡８１は、異なるウエハＷＦ上の各セット内のチップの位置を計測している。
　ここで、チップ計測ステーションＣＭＳにおいてチップの位置を計測する理由について説明する。図１６（Ａ）は、全てのチップが設計上の位置（以下、設計位置と記載する）に配置された状態のウエハＷＦを示す概略図である。図１６（Ａ）に示すように、チップＣ１とチップＣ２とを接続する配線パターンＷＬを露光装置ＥＸにて露光（形成）する。ここで、ＦＯ－ＷＬＰでは、ウエハＷＦ上において樹脂などのモールド材でチップを固めるため、図１６（Ｂ）に示すように、個々のチップの位置が、設計位置に対してずれることがある。この場合、設計位置にあるチップ間を接続する配線パターンを示すＳＬＭデータ（以後、設計値データと記載する）を使用してＤＭＤ１０を制御し配線パターンを露光すると、配線パターンがパッドの位置からずれて接続不良やショートが発生する可能性がある。
　そこで、本実施形態では、ウエハＷＦに複数配置されたチップのセットそれぞれに含まれるチップの位置の計測結果に基づいて、設計値データの一部を補正した配線パターンデータを作成する。
　チップの位置の計測結果は、モジュールＰＣ２００－ｎ（ｎ＝１～２７）に送信される。モジュールＰＣ２００－ｎ（ｎ＝１～２７）には、設計値データが予め格納されている。モジュールＰＣ２００－ｎは、チップ計測ステーションＣＭＳから受信したチップ位置の計測結果にもとづいて、配線パターンデータを作成する。なお、モジュールＰＣ２００－ｎが作成した配線パターンデータは、現在露光中の基板の露光制御に使用されている配線パターンデータが記憶されているメモリ群とは異なるメモリ群に記憶される。すなわち、現在露光中のウエハＷＦの露光制御に使用されている配線パターンデータが第１メモリ群Ｇ１の第１メモリ５０－１～５０－４に記憶されている場合、モジュールＰＣ２００－ｎは、作成した配線パターンデータを第２メモリ群Ｇ２の第１メモリ５０－１１～５０－１４に記憶（転送）する。
　チップ位置の計測が終了したウエハＷＦは、ベース基板Ｂごとコーターディベロッパー装置ＣＤに搬入され、感光性のレジストを塗布された後、基板交換部ＰＣＵのポートＰＴに搬入される。その後、ウエハＷＦは、ベース基板ＢごとＸＹステージ４Ａの基板ホルダ４Ｂ上に載置される。
　図１７は、第３実施形態におけるＦＯ－ＷＬＰの配線パターン形成手順の概念図である。
　図１７に示すように、本実施形態では、チップ計測ステーションＣＭＳにおいてチップ位置が計測されると、モジュールＰＣ２００－ｎは、チップ位置の計測結果に基づいて配線パターンデータを作成し、作成した配線パターンデータをセグメントごと分割した分割配線パターンデータを作成する。モジュールＰＣ２００－ｎは、分割配線パターンデータを第１メモリ５０－１～５０－４に転送する。これにより、第１メモリ５０－１～５０－４に分割配線パターンデータが書き込まれる。第１メモリ５０－１～５０－４に記憶された分割配線パターンデータは、ウエハＷＦの露光開始に合わせて、ＤＭＤ制御基板４００－ｎに順次転送される。
　本体部ＭＢが露光処理をしている間に、チップ計測ステーションＣＭＳは、本体部ＭＢで次に露光処理を行うウエハＷＦのチップ位置の計測を開始する。モジュールＰＣ２００－ｎは、チップ位置の計測結果に基づいて配線パターンデータを作成し、作成した配線パターンデータをセグメントごと分割した分割配線パターンデータを作成する。モジュールＰＣ２００－ｎは、分割配線パターンデータを第１メモリ５０－１１～５０－１４に転送する。第１メモリ５０－１１～５０－１４に記憶された分割配線パターンデータは、基板ホルダ４Ｂ上のウエハＷＦの露光開始に合わせて、ＤＭＤ制御基板４００－ｎに順次転送される。
　このように、第１メモリ群Ｇ１（第１メモリ５０－１～５０－４）と、第２メモリ群Ｇ２（第１メモリ５０－１１～５０－１４）と、を設けることで、チップ位置の計測や、配線パターンデータの作成・転送の処理の時間を露光処理の時間に隠すことができる。これにより、ＦＯ－ＷＬＰの配線パターンの形成におけるスループットを向上させることができる。このような並行処理は、配線パターンデータの作成と転送及び記憶に時間がかかる場合に、特に有効である。
　なお、上記第１～第３実施形態において、第１記憶部５０または５０Ａが有する複数の第１メモリとしては、ＳＳＤ（Solid State Drive）やＤＲＡＭ（Dynamic Random Access Memory）、フラッシュメモリ、ＨＤＤ（Hard Disk Drive）、ＭＲＡＭ（Magnetic Random Access Memory）、ＲＡＩＤストレージ、ネットワークストレージを用いてもよい。また、第２記憶部６０としては、ＨＢＭ（High Bandwidth Memory）、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory)を用いてもよい。
　また、本実施形態は、ＦＯ－ＷＬＰ、ＦＯ－ＰＬＰに限られず、半導体チップ・フラットパネルディスプレイの製造時にも用いることができる。半導体チップ・フラットパネルディスプレイは、チップＣ１において数種類から数十種類の異なるパターンを重ね合わせることによって製造されるため、チップＣ１で正確な重ね合わせ露光を行う必要がある。そこで、チップ計測ステーションＣＭＳにおいてチップ位置が計測されると、モジュールＰＣ２００－ｎは、チップ位置の計測結果に基づいて配線パターンデータを作成し、作成した配線パターンデータをセグメントごと分割した分割配線パターンデータを作成する。それにより、モジュールＭＵｎは正しい位置で露光することが可能になる。
　また、ＰＣバスが十分に高速である場合には、図１８に示すように、ストレージ制御基板３００Ｂ－ｎではなく、モジュールＰＣ２００Ｂ－ｎに、第１メモリ５０－１～５０－４を設けるようにしてもよい。
［第４実施形態］
　第４実施形態では、上記第１～第３実施形態で使用される第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）の異常検知について説明する。第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）に記憶されるデータに誤りがある場合、露光されたパターンの幅が狭くなるなど、十分な露光品質が得られない場合がある。また、第１メモリの読出し速度が低下すると第２記憶部６０内のデータ量が減少し、第２記憶部６０内のデータ残量が“０”になると、データが枯渇し露光不良が生じる。したがって、このような事態を避けるために、露光処理中に第１メモリの各種特性が露光処理の実行に必要な条件を満たさなくなることを防止し、メンテナンス等のタイミングで第１メモリを交換できるようにすることが望ましい。
　一般的に、ＳＳＤなどの第１メモリの寿命は、ＴＢＷ(Total Bytes Written)で規定され、電源をＯＦＦした状態で１年間データを正しく保持できる書き込みデータ総量と定義されている。
　しかしながら、露光装置ＥＸで使用される第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）では、ロットの先頭処理でＳＬＭデータを第１メモリ５０－ｍに書き込むため、ＴＢＷの「１年間データを正しく保持できる」という条件は過剰であり、一時的に（例えば、１ロット処理時間の間）、データを正しく保持できれば十分である。また、第１メモリの読出し速度が低下して第２記憶部６０内のデータが枯渇してしまうことを防止するため、ＴＢＷでは規定されていない、所定の第１メモリ読出し速度を維持することが必要である。
　以上のことから、
（１）１ロット処理時間以上データを正常に保持できる。
（２）所定の第１メモリ読出し速度を維持できる。
の２条件を満足するデータ書き込み総量を、本実施形態に係る露光装置ＥＸにおける第１メモリの寿命と定義する。なお、以下の説明において、ＴＢＷと区別するため、第１～第３実施形態に係る露光装置ＥＸにおける第１メモリの寿命を表すデータ書き込み総量を、特殊ＴＢＷと記載する。
（特殊ＴＢＷ決定方法）
　次に、特殊ＴＢＷの決定方法について説明する。
　図１９（Ａ）は、露光処理中の第２記憶部６０内のデータ量の変化を示すタイムチャートであり、図１９（Ｂ）は、データ書き込み総量に対する第1メモリ読出し速度と、露光中の第２記憶部６０内の最小データ量と、を示す図である。
　図１９（Ａ）に示すように、時刻ｔ１に露光処理が開始されてから、第１メモリの読出し速度が第２記憶部６０からのデータ転送速度を上回っている間（時刻ｔ１と時刻ｔ２との間）は、第２記憶部６０内のデータ量はＦＵＬＬを維持する。そして、例えば時刻ｔ２に第１メモリの読出し速度が低下、または、第１メモリからのデータの読出しが一時的に停止し、第１メモリから第２記憶部６０に転送されるデータ量が、第２記憶部６０から転送されるデータ量を下回ると、第２記憶部６０内のデータ量は減少していく。そして、時刻ｔ３において、第１メモリの読出し速度が再び第２記憶部６０からのデータ転送速度を上回ると、第２記憶部６０内のデータ量が増加する。このように第２記憶部６０内のデータ量は露光処理中に変動する。露光が開始されてから、第１メモリ内のＳＬＭデータの全てが第２記憶部６０に転送されるまでの期間（時刻ｔ１から時刻ｔ４までの期間）における、第２記憶部６０内のデータ量の最小値ＭＩＮを最小データ量と定義する。
　図１９（Ｂ）に示すように、第１メモリの読出し速度は、データ書き込み総量が第１の量ＴＡ１よりも少ない間はほぼ一定で推移し、第１の量ＴＡ１を超えると徐々に減少し始めると考えられる。
　これにより、第２記憶部６０内の最小データ量についても、データ書き込み総量が第１の量ＴＡ１となるまではほぼ一定であるが、第１の量ＴＡ１を超えると徐々に減少し、さらに第２の量ＴＡ２に達すると、最小データ量が０となる。最小データ量が０となると、第２記憶部６０内のデータが枯渇してしまうため、露光不良が生じる。したがって、データ書き込み総量が第２の量ＴＡ２よりも少ないときに、第１メモリを交換することが望ましい。
　そこで、本実施形態では、耐久性試験において、データ書き込み総量と、露光処理中の第２記憶部６０内の最小データ量と、を取得し、第２記憶部６０内のデータが枯渇してしまうデータ書き込み総量（第２の量ＴＡ２）を取得する。その後、安全を見込み、例えば、第２の量ＴＡ２よりも所定割合（例えば、２０％～３０％）低いデータ書き込み総量ＴＡｔｈを、特殊ＴＢＷとする。したがって、本実施形態に係る露光装置ＥＸに用いられる第１メモリ５０－ｍの各々には、寿命として特殊ＴＢＷが設定される。理論的には、特殊ＴＢＷの値は、ＴＢＷの値以上である。
　次に、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）の異常又は交換時期を検出するための異常検出装置について説明する。異常検出装置は、例えば、データ転送装置１０００に設けられる。
　図２０は、本実施形態に係る異常検出装置６００－ｎ（ｎ＝１～２７）の機能ブロック図である。本実施形態では、異常検出装置６００－ｎ（ｎ＝１～２７）は、モジュールＭＵｎ（ｎ＝１～２７）にそれぞれ対応して設けられる。
　異常検出装置６００－ｎ（ｎ＝１～２７）は、整合性モニタ部６０１、読出し速度モニタ部６０３、書き込み総量モニタ部６０５、経過時間・読出し回数モニタ部６１０、異常判断部６０７、及びログＤＢ６０９等を備える。
　ログＤＢ６０９は、基板の露光処理中の各種条件、設定値、計測値や、異常判断部６０７が第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）の異常を検出したタイミング等を記録したログを格納する。
　整合性モニタ部６０１は、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）に書き込まれたデータが正しいか否かをチェックする。本実施形態では、整合性モニタ部６０１は、誤り検出符号で広く用いられているＣＲＣ（Cyclic Redundancy Check）を利用して、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）に書き込まれたデータが正しいか否かをチェックする。
　具体的には、整合性モニタ部６０１は、モジュールＰＣ２００－ｎ（ｎ＝１～２７）から第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）にデータを転送する際、ＳＬＭデータとＳＬＭデータから計算したＣＲＣ符号を合わせて保管する。以下の（１）～（３）のデータを読み出す際、読み出したＳＬＭデータから再計算したＣＲＣ符号と、読み出したＣＲＣ符号を比較して、データの整合性をチェックする。もしくは、モジュールＰＣ２００－ｎ（ｎ＝１～２７）から第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）に転送されたデータと、以下の（１）～（３）のデータと、を比較して、データの整合性をチェックする。
（１）第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）から転送されたデータ
（２）第２記憶部６０から転送されたデータ
（３）ＤＭＤ制御基板４００－ｎ（ｎ＝１～２７）からＤＭＤ１０に転送されるデータ
　より詳細には、整合性モニタ部６０１は、モジュールＰＣ２００－ｎ（ｎ＝１～２７）から第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）にデータを転送する際、ＳＬＭデータとＳＬＭデータから計算したＣＲＣ符号を合わせて保管する。以下の（１）～（３）のデータを読み出す際、読み出したＳＬＭデータから再計算したＣＲＣ符号と、読み出したＣＲＣ符号を比較、もしくは、モジュールＰＣ２００－ｎ（ｎ＝１～２７）から転送されたデータと、（１）～（３）のデータと、を比較し、符号誤り率を算出する。言い換えると、整合性モニタ部６０１は、ストレージ制御基板３００－ｎに記憶される前のデータと、（１）～（３）のデータと、を比較して異なる信号の有無をモニタする。整合性モニタ部６０１は、算出した符号誤り率を異常判断部６０７に出力する。
　読出し速度モニタ部６０３は、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）の読出し速度が所定速度で維持されているか否かをモニタする。本実施形態では、読出し速度モニタ部６０３は、露光処理時における第２記憶部６０内のデータ残量の最小値（最小データ量）をモニタすることで、第１メモリの読出し速度をモニタする。読出し速度モニタ部６０３は、露光処理時における第２記憶部６０の最小データ量を異常判断部６０７に出力する。また、読出し速度モニタ部６０３は、第２記憶部６０内のデータ残量をリアルタイムでモニタしてもよいし、所定間隔でモニタしてもよい。
　書き込み総量モニタ部６０５は、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）の各々へのデータ書き込み総量をモニタし、異常判断部６０７に出力する。
　経過時間・読出し回数モニタ部６１０は、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）の各々へのデータ書き込み時間またはデータ読出し回数をモニタし、異常判断部６０７に出力する。第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）は、第２記憶部６０へＳＬＭデータを転送する際に高速に読出せる時間が短くなる。そのため、経過時間・読出し回数モニタ部６１０では、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）へのＳＬＭデータ書き込み終了後からの経過時間をモニタする。
　異常判断部６０７は、符号誤り率、最小データ量（第１メモリ読出し速度）、データ書き込み総量、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）へのＳＬＭデータ書き込み終了後からの経過時間を、それぞれの閾値と比較する。
　異常判断部６０７は、例えば、符号誤り率が、予め設定された閾値ＢＥＲ（Ｂｉｔ　Ｅｒｒｏｒ　Ｒａｔｅ）ｔｈ以上である場合に、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）の交換が必要であると判断する。この場合、本実施形態では、異常判断部６０７は、符号誤り率が閾値ＢＥＲｔｈ以上となったタイミングをログＤＢ６０９に記憶する。異常判断部６０７は、符号誤り率が、予め設定された閾値ＢＥＲｔｈ以上となった場合に、アラートを出力してもよい。なお、閾値ＢＥＲｔｈは、所望の露光品質を維持できる値に設定される。
　また、異常判断部６０７は、例えば、最小データ量が、予め設定した閾値ＭＤＡｔｈ以下である場合に、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）の交換が必要であると判断する。また、最小データ量だけではなく、この場合、本実施形態では、異常判断部６０７は、最小データ量が閾値ＭＤＡｔｈ以下となったタイミングをログＤＢ６０９に記憶する。異常判断部６０７は、最小データ量が、予め設定した閾値ＭＤＡｔｈ以下である場合に、アラートを出力してもよい。
　また、異常判断部６０７は、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）のデータ書き込み総量が、上述した特殊ＴＢＷを超えた場合に、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）の交換が必要であると判断する。この場合、本実施形態では、異常判断部６０７は、データ書き込み総量が、特殊ＴＢＷを超えたタイミングをログＤＢ６０９に記憶する。異常判断部６０７は、データ書き込み総量が、特殊ＴＢＷを超えた場合に、アラートを出力してもよい。
　また、異常判断部６０７は、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）へのＳＬＭデータ書き込み終了後からの経過時間が閾値の時間を超えた場合、アラートを出力してもよい。また、異常判断部６０７が有する再書き込み部６１１によって、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）へ再度ＳＬＭデータを書き込んでもよい。
　また、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）へのＳＬＭデータの総書き込み量が増えると、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）がデータを正しく記憶できる時間が短くなる。したがって、再書き込み部６１１による第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）へのＳＬＭデータの再書き込みの回数及びタイミングは、経過時間・読出し回数モニタ部６１０によってモニタされている第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）へのＳＬＭデータの書き込み回数や、総書き込み経過時間によって異常判断部６０７によって判断および制御される。
　アラートの出力は、例えば、露光装置ＥＸが備える液晶ディスプレイ等の表示装置ＤＳＰＬＹにメッセージを出力することにより実現してもよいし、ログＤＢ６０９内に格納されているデータの一部を表示装置ＤＳＰＬＹに表示したり、プリントアウトすることにより実現してもよい。アラートは、１つの基板の処理が終了するごとに出力してもよいし、ロットごとに出力してもよい。ロットごとに出力する場合、エラーが発生した基板が存在したことを出力するようにしてもよい。
　以上、詳細に説明したように、本第４実施形態によれば、データ転送装置１０００に設けられる異常検出装置６００－ｎ（ｎ＝１～２７）は、第２記憶部６０で記憶されるＳＬＭデータのデータ量をモニタする読出し速度モニタ部６０３を備える。これにより、露光処理中に、第２記憶部６０内のデータが枯渇していないか否かを判断することができる。
　また、本第４実施形態によれば、第２記憶部６０で記憶されるＳＬＭデータのデータ量が閾値ＭＤＡｔｈ以下となったタイミング、各第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）からのＳＬＭデータ（第２データ）の転送速度と第２記憶部６０から転送されるＳＬＭデータ（第３データ）の転送速度との転送速度差が閾値以下となったタイミング、もしくは、第２記憶部６０のデータ量が０となったタイミング（フレーム数）を記憶するログＤＢ６０９を備える。これにより、第２記憶部６０内のデータが閾値ＭＤＡｔｈ以下となったタイミングを確認することができる。また、ログＤＢ６０９には、露光処理中の設定や各機器の状態等も記録されるため、他の記録を使用することで、第２記憶部６０内のデータが閾値ＭＤＡｔｈ以下となったときの状況などを分析できる。さらに、第１メモリ５０－ｍ（ｍ＝１～４）の交換タイミングの判断材料を、露光装置ＥＸの使用者、メンテナンス担当者に提供することができる。
　また、本第４実施形態によれば、異常検出装置６００－ｎは、第２記憶部６０で記憶されるＳＬＭデータのデータ量が閾値ＭＤＡｔｈ以下、各第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）からのＳＬＭデータの転送速度と第２記憶部６０から転送されるＳＬＭデータの転送速度との転送速度差が閾値以下となったタイミング、もしくは、第２記憶部６０のデータ量が０のとき、露光装置ＥＸが有する表示装置ＤＳＰＬＹ（表示画面）に警告（アラート）を表示する異常判断部６０７を備える。これにより、露光装置ＥＸのオペレータは、第１メモリ５０－ｍの交換が必要なタイミングを知ることができる。
　また、本第４実施形態によれば、異常検出装置６００－ｎは、複数の第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）の各々で記憶されたＳＬＭデータの総データ量をモニタする書き込み総量モニタ部６０５を備える。これにより、データ書き込み総量が、特殊ＴＢＷを超えているか否か等の判断が可能となる。
　また、本第４実施形態によれば、複数の第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）の各々は、複数の第１メモリ５０－ｍの各々で記憶されたＳＬＭデータの総データ量が、複数の第１メモリ５０－ｍの各々に設定されているＴＢＷを超えた後も、複数の第１メモリ５０－ｍの各々へのＳＬＭデータを所定期間（例えば、１ロットの処理期間）正しく保持できる。これにより、ＴＢＷで規定された寿命よりも長い期間、第１メモリ５０－ｍを使用することができる。
　また、本第４実施形態によれば、複数の第１メモリ５０－ｍの各々には、寿命としてＴＢＷ以上の値（特殊ＴＢＷ）が設定されている。特殊ＴＢＷは、ＴＢＷよりも大きいため、ＴＢＷを基準に第１メモリ５０－ｍを交換する場合と比較して、第１メモリ５０－ｍの交換間隔を長くすることができる。したがって、露光装置ＥＸのライフタイムコストを低減することができる。
　また、本第４実施形態によれば、異常検出装置６００－ｎは、複数の第１メモリ５０－ｍの各々が記憶したデータの総量を記録し、データの総量が閾値（特殊ＴＢＷ）以上となったタイミングを記憶するログＤＢ６０９を有する。これにより、書き込みデータ総量が閾値（特殊ＴＢＷ）以上となったタイミングを確認できる。さらに、第１メモリ５０－ｍ（ｍ＝１～４）の交換タイミングの判断材料を、露光装置ＥＸの使用者やメンテナンス担当者に提供することができる。
　また、本第４実施形態によれば、異常検出装置６００－ｎは、ストレージ制御基板３００－ｎで記憶される前のＳＬＭデータと、ストレージ制御基板３００－ｎから転送されたＳＬＭデータと、を比較して符号誤り率を算出する（異なる信号の有無をモニタする）整合性モニタ部６０１を備える。これにより、データの整合性が保たれているか否かを確認することができる。
　また、本第４実施形態によれば、整合性モニタ部６０１は、ストレージ制御基板３００－ｎで記憶される前のＳＬＭデータと、第２記憶部６０から転送されたＳＬＭデータと、を比較して符号誤り率を算出する（異なる信号の有無をモニタする）。これにより、データの整合性が保たれているか否かを確認することができる。
　また、本第４実施形態によれば、異常検出装置６００－ｎは、整合性モニタ部６０１で計測された符号誤り率が閾値ＢＥＲｔｈ以上となったタイミングを記憶するログＤＢ６０９を備える。これにより、符号誤り率が閾値ＢＥＲｔｈ以上となったタイミングを確認することができる。さらに、第１メモリ５０－ｍ（ｍ＝１～４）の交換タイミングの判断材料を、露光装置ＥＸの使用者やメンテナンス担当者に提供することができる。
　また、本第４実施形態によれば、異常検出装置６００－ｎは、整合性モニタ部６０１で計測された符号誤り率が閾値ＢＥＲｔｈ以上のとき、表示装置ＤＳＰＬＹに警告（アラート）を表示する異常判断部６０７を備える。これにより、露光装置ＥＸのオペレータは、第１メモリ５０－ｍの交換タイミングを知ることができる。
　なお、上記第４実施形態では、特殊ＴＢＷを、第２記憶部６０内の最小データ量に基づいて決定していたが、これに限られるものではない。書き込みデータ総量と符号誤り率との間に相関関係が存在する場合には、符号誤り率に基づいて特殊ＴＢＷを決定してもよい。例えば、書き込みデータ総量が第１の量ＴＡ１を超えると符号誤り率が増加する等の関係が存在する場合には、符号誤り率が閾値を超えるデータ書き込み総量を、特殊ＴＢＷとしてもよい。また、第２記憶部６０内の最小データ量と、符号誤り率と、の両方を利用して、特殊ＴＢＷを決定してもよい。
　また、上記第４実施形態において、異常検出装置６００－ｎは、整合性モニタ部６０１、読出し速度モニタ部６０３、及び書き込み総量モニタ部６０５の少なくとも２つを有すればよい。
　また、上記第４実施形態において、第２記憶部６０近傍の温度及び第１メモリ近傍の温度を計測するようにしてもよい。各部品には、メーカから動作保証温度及び性能保証温度の少なくとも一方が提供されている。例えば、動作保証温度外の温度で第１メモリ又は第２記憶部６０を使用すると、正常に動作しない恐れがあるため、第２記憶部６０近傍の温度及び第１メモリ近傍の温度がそれぞれの動作保証温度外となった場合に、エラー（アラート）を出力するようにしてもよい。
　なお、上記第１～第４実施形態では、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）に露光済のＳＬＭデータが残っている場合がある、そのような場合では、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）内部で不定期・非同期にガベージコレクション処理が始まる。露光中にガベージコレクション処理が始まると、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）からのＳＬＭデータの転送速度が低下する、又は一時停止する可能性がある。この現象を防ぐために、図２１に示すように、異常検出装置６００－ｎは、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）に記憶されている露光済のＳＬＭデータを消去する消去部６１２を有していてもよい。また、消去部６１２は、複数の基板を処理している処理中ロットから次の処理予定のロットへ切り替わる間や、装置のキャリブレーション時間の間に第１メモリ５０－ｍ（ｍ＝１～４、１１～１４）に記憶されている露光済のＳＬＭデータを消去してもよい。
　なお、上記第１～第４実施形態では、第１メモリ５０－ｍ（ｍ＝１～４、１１～１４）のうち、第１メモリ５０－１が使用できなくなった場合、第１メモリ５０－１が記憶するはずだったＳＬＭデータＤｎＡを分割して、残りの第１メモリ５０－２～５０－４に記憶させる。これにより、露光装置が使用できなくなるダウンタイムを減らすことができる。なお、１つの第１メモリ５０－ｍ（ｍ＝１～４、１１～１４）が使用できなくなった場合に限られず、複数の第1メモリ５０－ｍ（ｍ＝１～４、１１～１４）が使用できなくなった場合でも同様である。
　なお、上記第１～第４実施形態では、各第１メモリ５０－ｍ（ｍ＝１～４、１１～１４）は、各第１メモリ５０－ｍ（ｍ＝１～４、１１～１４）内の異なるアドレスに同じＳＬＭデータを記憶することもできる。具体的には、第１メモリ５０－１内の２つ以上の異なるアドレス（第１アドレス、第２アドレス）にＳＬＭデータＤｎＡをそれぞれ記憶させる。第１メモリ５０－１の第１アドレスから第２記憶部６０へのＳＬＭデータＤｎＡのデータ転送速度が何らかの原因で遅い場合は、データ転送中に転送元を第１アドレスから第２アドレスに変更してＳＬＭデータＤｎＡを第２記憶部６０へと転送する。これにより、データ転送速度の遅れを防ぐことができる。また、転送元を第１アドレスから第２アドレスに変更する際、第２アドレスから転送されるデータは、第１アドレスから転送されたＳＬＭデータの続きからＳＬＭデータを転送すると好ましい。
　なお、第１～第４実施形態では、露光位置（結像位置）の補正を各モジュールＭＵ１～２７で行うため、露光位置調整のためのＳＬＭデータの修正が不要である。各モジュールＭＵ１～２７が有するレンズの位置を調整することにより、露光位置の調整が可能である。そのため、異なる基板、異なるスキャン（製品）領域であっても、同じＳＬＭデータを使用し続けることが可能である。これにより、基板ごとにデータ転送の工程が不要になり、その結果データ転送の時間を短縮でき、装置可動時間を増やすことが出来る。また、基板ごとに露光データを転送すると、露光中でもデータ転送をせざるを得なくなり、ＤＭＤを高速で稼働できなくなる。これは、ＤＭＤを高速で可動させるのに対し、データ転送が間に合わなくなり、結果的に露光ができなくなる恐れがあるためである。さらに、この手法を用いると、第１メモリ５０－ｍ（ｍ＝１～４、１１～１４）として、容量が大きく、高速、かつ安価なメモリを使用することができる。
　なお、第１～第４実施形態において、第１メモリ５０－ｍ（ｍ～１～４，１１～１４）にＳＳＤやＨＤＤ等の不揮発性メモリを使用する場合、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）から第２記憶部６０へのデータ転送速度が基準のデータ転送速度よりも遅い場合がある。この原因は、ＳＬＭデータを記憶させるために使用していた第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）の特定のメモリ素子のアドレスに繰り返しデータを記憶させるとデータ転送速度が遅くなることがある。そのような場合、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）は、データ転送速度が遅いメモリ素子のアドレスを記憶しておき、モジュールＰＣから転送されたＳＬＭデータをデータ転送速度が遅いメモリ素子のアドレスとは異なるメモリ素子のアドレスに記憶させる。その後、第１メモリ５０－ｍ（ｍ＝１～４，１１～１４）は変更後のメモリ素子のアドレスから第２記憶部６０にＳＬＭデータを転送する。これにより、データ転送速度の劣化を防ぐことができる。
　なお、上記第１～第４実施形態は、液晶表示素子の製造に用いられる露光装置、半導体素子等を含むディスプレイの製造に用いられてデバイスパターンを半導体基板上へ転写する露光装置、薄膜磁気ヘッドの製造に用いられてデバイスパターンをセラミックウェハ上へ転写する露光装置、及びＣＣＤ等の撮像素子の製造に用いられる露光装置等に適用することができる。
　次に第１～第４実施形態による露光装置をリソグラフィ工程で使用したマイクロデバイスの製造方法の実施形態について説明する。図２２は、マイクロデバイスとしての半導体デバイスを製造する際の製造工程の一部を示すフローチャートである。まず、図２２のステップＳ５０１において、１ロットのウエハ上に金属膜が蒸着される。次のステップＳ５０２において、その１ロットのウエハ上の金属膜上にフォトレジストが塗布される。その後、ステップＳ５０３において、図１に示す露光装置ＥＸを用いて、ＤＭＤ１０が生成したパターンの像がその投影光学系（投影システム）を介して、その１ロットのウエハ上の各ショット領域に順次露光転写される。
　その後、ステップＳ５０４において、その１ロットのウエハ上のフォトレジストの現像（現像工程）が行われた後、ステップＳ５０５において、その１ロットのウエハ上でレジストパターンをマスクとしてエッチングを行うことによって、ＤＭＤ１０が生成したパターンに対応する回路パターンが、各ウエハ上の各ショット領域に形成される。その後、更に上のレイヤの回路パターンの形成等を行うことによって、半導体素子等のデバイスが製造される。上述の半導体デバイス製造方法によれば、極めて微細な回路パターンを有する半導体デバイスをスループット良く得ることができる。
　また、上記各露光装置では、基板Ｐ上に所定のパターン（回路パターン、電極パターン等）を形成することによって、マイクロデバイスとしての液晶表示素子を得ることもできる。以下、図２３のフローチャートを参照して、このときの手法の一例につき説明する。図２３は、マイクロデバイスとしての液晶表示素子の製造する際の製造工程の一部を示すフローチャートである。
　図２３中のパターン形成工程Ｓ５２０では、本実施形態の露光装置ＥＸ等を用いてＤＭＤ１０が生成したパターンを感光性基板（レジストが塗布されたガラス基板等）に転写露光する、所謂光リソグラフィ工程が実行される。この光リソグラフィ工程によって、感光性基板上には多数の電極等を含む所定パターンが形成される。その後、露光された基板は、現像工程、エッチング工程、レチクル剥離工程等の各工程を経ることによって、基板上に所定のパターンが形成され、次のカラーフィルタ形成工程Ｓ５２２へ移行する。
　次に、カラーフィルタ形成工程Ｓ５２２では、Ｒ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）に対応した３つのドットの組がマトリックス状に多数配列されたり、又はＲ、Ｇ、Ｂの３本のストライプのフィルタの組を複数水平走査線方向に配列したカラーフィルタを形成する。そして、カラーフィルタ形成工程Ｓ５２２の後に、セル組立工程Ｓ５２４が実行される。セル組立工程Ｓ５２４では、パターン形成工程Ｓ５２０にて得られた所定パターンを有する基板、及びカラーフィルタ形成工程Ｓ５２２にて得られたカラーフィルタ等を用いて液晶パネル（液晶セル）を組み立てる。
　セル組立工程Ｓ５２４では、例えば、パターン形成工程Ｓ５２０にて得られた所定パターンを有する基板とカラーフィルタ形成工程Ｓ５２２にて得られたカラーフィルタとの間に液晶を注入して、液晶パネル（液晶セル）を製造する。その後、モジュール組立工程Ｓ５２６にて、組み立てられた液晶パネル（液晶セル）の表示動作を行わせる電気回路、バックライト等の各部品を取り付けて液晶表示素子として完成させる。上述の液晶表示素子の製造方法によれば、極めて微細な回路パターンを有する液晶表示素子をスループット良く得ることができる。
　上述した実施形態は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。
４Ａ　ＸＹステージ
４Ｂ　基板ホルダ
１０　ＤＭＤ
５０，５０Ａ　第１記憶部
５０－１～５０－４，５０－１１～５０－１４　第１メモリ
６０　第２記憶部
２００－１～２００－２７　モジュールＰＣ
３００－１～３００－２７　ストレージ制御基板
６００－ｎ　異常検出装置
６０１　整合性モニタ部
６０３　読出し速度モニタ部
６０５　書き込み総量モニタ部
６０７　異常判断部
６１０　経過時間・読出し回数モニタ部
６１２　消去部
１０００　データ転送装置
ＤＳＰＬＹ　表示装置
ＥＸ　露光装置
Ｇ１　第１メモリ群
Ｇ２　第２メモリ群
ＭＢ　本体部
Ｍｓ　マイクロミラー
ＭＵ１～ＭＵ２７　モジュール
Ｐ　基板

Claims (43)

  1. 　描画データに基づいて空間光変調素子が有する複数の素子を制御して基板を露光する露光装置に用いられるデータ転送装置であって、
    　前記描画データである第１データを分割して複数の第２データを生成し、前記複数の第２データを転送する第１処理部と、
    　前記第１処理部から転送された前記複数の第２データをそれぞれ記憶する複数の第１メモリを含む第１メモリ群を有する第１記憶部を有し、前記複数の第１メモリの各々から前記第２データを転送する第２処理部と、
    　前記複数の第１メモリの各々から転送された前記第２データである第３データを記憶する第２記憶部を有し、前記第３データを前記空間光変調素子に転送する第３処理部と、
    を備えるデータ転送装置。
  2. 　前記第３処理部による前記第３データの転送速度は、前記第２処理部の前記第２データの転送速度と比較して遅い、請求項１に記載のデータ転送装置。
  3. 　前記第２データもしくは前記第３データに関する情報をモニタするモニタ部を有する、請求項１または請求項２に記載のデータ転送装置。
  4. 　前記モニタ部は、前記第２記憶部に記憶されている前記第３データのデータ量をモニタする、請求項３に記載のデータ転送装置。
  5. 　前記モニタ部は、前記第２データの転送速度と前記第３データの転送速度との転送速度差をモニタする、請求項３または請求項４に記載のデータ転送装置。
  6. 　前記モニタ部は、前記第２記憶部に記憶されている前記第３データのデータ量を所定の間隔でモニタする、請求項３から請求項５のいずれか一項に記載のデータ転送装置。
  7. 　前記モニタ部は、前記第２記憶部に記憶されているデータ量が０になったフレーム数、または前記第３データのデータ量が閾値以下のとき前記閾値以下となったタイミングを記憶する、請求項３から請求項６のいずれか一項に記載のデータ転送装置。
  8. 　前記モニタ部は、前記基板の露光中に前記第２記憶部に記憶されているデータ量が０になったフレーム数、前記第２データの転送速度と前記第３データの転送速度との転送速度差が閾値以下となったタイミング、または前記第３データのデータ量が前記閾値以下のとき前記閾値以下となったタイミングを記憶する、請求項７に記載のデータ転送装置。
  9. 　前記モニタ部は、前記第２記憶部に記憶されているデータ量が０になったとき、前記第２データの転送速度と前記第３データの転送速度との転送速度差が閾値以下のとき、または前記第３データのデータ量が閾値以下のとき、前記露光装置が有する表示画面に警告を表示する、請求項３から請求項８のいずれか一項に記載のデータ転送装置。
  10. 　前記モニタ部は、前記複数の第１メモリの各々で記憶された前記第２データの総データ量をモニタする、請求項３から請求項９のいずれか一項に記載のデータ転送装置。
  11. 　前記モニタ部は、前記複数の第１メモリの各々が記憶した前記第２データの総データ量を記録し、前記第２データの総データ量が閾値以上となったタイミングを記憶する、請求項３から請求項１０のいずれか一項に記載のデータ転送装置。
  12. 　前記モニタ部は、前記第２処理部で記憶される前の前記第２データと前記第２処理部から転送された前記第３データとを比較して異なる信号の有無をモニタする、請求項３から請求項１１のいずれか一項に記載のデータ転送装置。
  13. 　前記モニタ部は、前記第２処理部で記憶される前の前記第２データと前記第３処理部から転送された前記第３データとを比較して異なる信号の有無をモニタする、請求項１２に記載のデータ転送装置。
  14. 　前記モニタ部は、誤り検出符号を含んだ前記第２データを用いて、露光中に異なる信号の有無をモニタする、請求項３から請求項１３のいずれか一項に記載のデータ転送装置。
  15. 　前記モニタ部は、前記異なる信号の数を計測する、請求項１２から請求項１４のいずれか一項に記載のデータ転送装置。
  16. 　前記モニタ部は、前記異なる信号の数が閾値以上となったタイミングを記憶する、請求項１５に記載のデータ転送装置。
  17. 　前記モニタ部は、前記異なる信号の数が閾値以上のとき、前記露光装置が有する表示画面に警告を表示する、請求項１５または請求項１６に記載のデータ転送装置。
  18. 　前記モニタ部は、前記第１メモリへの前記第２データ記憶終了後からの経過時間をモニタし、前記経過時間に基づいて前記第１メモリへ前記第２データを再記憶させる、請求項３から請求項１７のいずれか一項に記載のデータ転送装置。
  19. 　前記モニタ部は、前記第１メモリへの前記第２データの総記憶量をモニタし、前記第２データの総記憶量に基づいて前記第1メモリへ前記第２データを再記憶させる、請求項３から請求項１８のいずれか一項に記載のデータ転送装置。
  20. 　前記モニタ部は、前記第１メモリへの前記第２データ記憶終了後からの経過時間及び前記第１メモリへの前記第２データの総記憶量をモニタし、前記経過時間及び前記第２データの総記憶量に基づいて前記第１メモリへ前記第２データを再記憶させる、請求項１８または請求項１９に記載のデータ転送装置。
  21. 　前記第1メモリ群は、少なくとも２つの前記第１メモリを有し、
    　一方の前記第１メモリは、前記複数の第２データのうち一方の前記第２データを記憶し、
    　他方の前記第１メモリは、前記複数の第２データのうち他方の前記第２データを記憶し、
    　一方の前記第１メモリが使用できなくなった際、
    　他方の前記第１メモリは、前記一方の前記第２データおよび前記他方の前記第２データを記憶する、請求項１から請求項２０のいずれか一項に記載のデータ転送装置。
  22. 　前記第１メモリは、前記第１メモリ内の２以上の異なるアドレスである第１アドレスと第２アドレスに前記複数の第２データのうち、１つの前記第２データを記憶し、
    　前記第１メモリの第１アドレスからの前記１つの前記第２データの転送速度が所定の速度よりも遅い場合、
    　前記第1メモリは、前記第１アドレスからの前記１つの前記第２データの転送を中断し、前記第２アドレスからの前記１つの前記第２データの転送を行う、請求項１から請求項２１のいずれか一項に記載のデータ転送装置。
  23. 　前記第１メモリから前記第２記憶部への前記第２データの転送速度が基準の転送速度と比較して遅い場合、
    　前記第1メモリは、使用されていた前記第１メモリのメモリ素子のアドレスとは異なるメモリ素子のアドレスに前記第２データを記憶する、請求項１から請求項２２のいずれか一項に記載のデータ転送装置。
  24. 　前記第１メモリは、不揮発性メモリである、請求項２３に記載のデータ転送装置。
  25. 　前記複数の第１メモリの各々は、前記複数の第１メモリの各々で記憶された前記第２データの総データ量が、前記複数の第１メモリの各々に設定されているＴＢＷ（Total Bytes Written）を超えた後も、前記複数の第１メモリの各々への前記第１データを所定期間正しく保持できる、請求項１から請求項２４のいずれか一項に記載のデータ転送装置。
  26. 　前記複数の第１メモリの各々には、寿命としてＴＢＷ以上の値が設定されている、請求項１から請求項２５のいずれか一項に記載のデータ転送装置。
  27. 　前記第２処理部は、露光処理前に、前記第２記憶部に所定の式で定められるデータ量以上のデータ量を転送する、請求項１から請求項２６のいずれか一項に記載のデータ転送装置。
  28. 　前記所定の式は、
    　　前記空間光変調素子の制御基板へのデータ転送速度＞前記第１メモリの読出し速度のノミナル値の場合、
    　　　最低限必要なバッファ容量＝｛（前記空間光変調素子の制御基板へのデータ転送速度－前記第１メモリの読出し速度低下を想定した転送速度｝）×前記第１メモリの読出し速度低下時間の想定時間｝・・・（１）
    であり、
    　　前記空間光変調素子の制御基板へのデータ転送速度＜前記第１メモリの読出し速度のノミナル値の場合、
    　　最低限必要なバッファ容量＝｛前記空間光変調素子の制御基板へのデータ転送速度―前記第１メモリの読出し速度のノミナル値×走査時間｝＋｛（前記空間光変調素子の制御基板へのデータ転送速度―前記第１メモリの読出し速度低下を想定した転送速度）×前記第１メモリの読出し速度低下時間の想定時間｝・・・（２）
    である、請求項２７に記載のデータ転送装置。
  29. 　前記第２処理部は、前記基板の露光前に、前記第３処理部に前記第２データを転送し、
    　前記第３処理部は、前記基板の露光前に、前記第２記憶部に前記第３データを記憶する、
    請求項１から請求項２８のいずれか一項に記載のデータ転送装置。
  30. 　前記第２処理部は、前記基板の露光前に、前記第３処理部に前記第２データの一部を転送する、請求項２９記載のデータ転送装置。
  31. 　前記第１処理部は、前記第２データを生成するために前記複数の素子を複数の領域に分け、前記第１データから前記複数の領域の各々に対応した前記第２データを生成する、請求項１から請求項３０のいずれか一項に記載のデータ転送装置。
  32. 　前記第１処理部は、前記複数の素子が第１のタイミングで制御される第１制御データと第２のタイミングで制御される第２制御データとを前記複数の第１メモリの各々に振り分けて転送するための前記第２データを生成する、請求項１から請求項３１のいずれか一項に記載のデータ転送装置。
  33. 　前記第２処理部は、前記第１メモリ群と異なる、複数の第１メモリを有する第２メモリ群を有し、
    　前記第１処理部は、複数の前記第２データを前記第２メモリ群に転送する、
    請求項１から請求項３２のいずれか一項に記載のデータ転送装置。
  34. 　前記第２処理部は、前記基板がアライメントもしくは前記露光装置がキャリブレーションされている間、複数の前記第２データを前記第３処理部に転送する、請求項３３に記載のデータ転送装置。
  35. 　前記第１処理部は、前記第２処理部が前記第１メモリ群の前記複数の第１メモリに記憶されている前記第２データを前記第３処理部に転送している間、複数の前記第２データを前記第２メモリ群の前記複数の第１メモリに転送する、請求項３３に記載のデータ転送装置。
  36. 　前記第２処理部が、前記第１メモリ群の前記複数の第１メモリに記憶されている、前記基板に形成される第１パターンに対応する前記第２データを、前記第３処理部に転送している間、前記第１処理部は、前記第１パターンとは異なる第２パターンに対応する前記第２データを、前記第２メモリ群の前記複数の第１メモリに転送する、請求項３３に記載のデータ転送装置。
  37. 　前記複数の第１メモリに記憶された使用済のデータを定期的に消去する消去部を有する、請求項１から請求項３６のいずれか一項に記載のデータ転送装置。
  38. 　前記第１データはビットマップデータである、請求項１から請求項３７のいずれか一項に記載のデータ転送装置。
  39. 　前記空間光変調素子は、デジタルマイクロミラーデバイスであり、
    　前記素子は、マイクロミラーである、
    請求項１から請求項３８のいずれか一項に記載のデータ転送装置。
  40. 　請求項１から請求項３９のいずれか一項に記載のデータ転送装置を有する、露光装置。
  41. 　前記露光装置は、
    　前記データ転送装置から転送された前記第３データに基づいて制御された空間光変調器に照明光を照明する照明ユニットと、
    　前記空間光変調器で変調された露光光を前記基板に結像させる複数の投影ユニットを有し、
    　前記複数の投影ユニットは、前記投影ユニットごとに前記基板への結像位置を調整して、前記基板に前記露光光を結像させる、請求項４０に記載の露光装置。
  42. 　前記複数の投影ユニットは、各前記投影ユニットが有する光学素子を調整して、前記基板への結像位置を調整する、請求項４１に記載の露光装置。
  43. 　請求項４０から請求項４２のいずれか一項に記載の露光装置を用いて製造された電子デバイス。
PCT/JP2024/009599 2023-03-28 2024-03-12 データ転送装置、露光装置及び電子デバイス Ceased WO2024203291A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202480021655.9A CN120883143A (zh) 2023-03-28 2024-03-12 数据传送装置、曝光装置及电子器件
KR1020257032060A KR20250158038A (ko) 2023-03-28 2024-03-12 데이터 전송 장치, 노광 장치, 장치 및 디바이스 제조 방법
JP2025510268A JPWO2024203291A5 (ja) 2024-03-12 データ転送装置、露光装置、装置及びデバイス製造方法
US19/337,362 US20260029724A1 (en) 2023-03-28 2025-09-23 Data transfer device, exposure device, device, and device manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023052032 2023-03-28
JP2023-052032 2023-03-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US19/337,362 Continuation US20260029724A1 (en) 2023-03-28 2025-09-23 Data transfer device, exposure device, device, and device manufacturing method

Publications (1)

Publication Number Publication Date
WO2024203291A1 true WO2024203291A1 (ja) 2024-10-03

Family

ID=92904651

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/009599 Ceased WO2024203291A1 (ja) 2023-03-28 2024-03-12 データ転送装置、露光装置及び電子デバイス

Country Status (5)

Country Link
US (1) US20260029724A1 (ja)
KR (1) KR20250158038A (ja)
CN (1) CN120883143A (ja)
TW (1) TW202443302A (ja)
WO (1) WO2024203291A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008065094A (ja) * 2006-09-08 2008-03-21 Fujifilm Corp 描画用処理回路及び描画方法
JP2008242148A (ja) * 2007-03-28 2008-10-09 Fujifilm Corp 描画方法および描画システム
JP2009044060A (ja) * 2007-08-10 2009-02-26 Orc Mfg Co Ltd 描画装置および描画方法
JP2013062326A (ja) * 2011-09-12 2013-04-04 Canon Inc 描画装置及び物品の製造方法
JP2018155851A (ja) * 2017-03-16 2018-10-04 株式会社ニコン 制御装置及び制御方法、露光装置及び露光方法、デバイス製造方法、データ生成方法、並びに、プログラム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6652618B2 (ja) 2018-10-11 2020-02-26 株式会社アドテックエンジニアリング 照度割合変更方法及び露光方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008065094A (ja) * 2006-09-08 2008-03-21 Fujifilm Corp 描画用処理回路及び描画方法
JP2008242148A (ja) * 2007-03-28 2008-10-09 Fujifilm Corp 描画方法および描画システム
JP2009044060A (ja) * 2007-08-10 2009-02-26 Orc Mfg Co Ltd 描画装置および描画方法
JP2013062326A (ja) * 2011-09-12 2013-04-04 Canon Inc 描画装置及び物品の製造方法
JP2018155851A (ja) * 2017-03-16 2018-10-04 株式会社ニコン 制御装置及び制御方法、露光装置及び露光方法、デバイス製造方法、データ生成方法、並びに、プログラム

Also Published As

Publication number Publication date
US20260029724A1 (en) 2026-01-29
CN120883143A (zh) 2025-10-31
JPWO2024203291A1 (ja) 2024-10-03
TW202443302A (zh) 2024-11-01
KR20250158038A (ko) 2025-11-05

Similar Documents

Publication Publication Date Title
US7295362B2 (en) Continuous direct-write optical lithography
JP5360057B2 (ja) 空間光変調器の検査装置および検査方法、照明光学系、照明光学系の調整方法、露光装置、およびデバイス製造方法
TW201327066A (zh) 以超越繞射極限光子直接寫入之裝置及方法
JP6652618B2 (ja) 照度割合変更方法及び露光方法
JP7861831B2 (ja) 配線パターン形成方法
Sandstrom et al. OML: optical maskless lithography for economic design prototyping and small-volume production
JP2008275718A (ja) 露光描画装置
JP2009008997A (ja) 描画装置
JPWO2009078224A1 (ja) 照明光学系、露光装置、およびデバイス製造方法
JP2025120502A (ja) 露光装置
TWM550415U (zh) 圖像投影裝置及系統
US20260029724A1 (en) Data transfer device, exposure device, device, and device manufacturing method
JP4622568B2 (ja) 露光方法、露光装置、反射板、反射率計測センサの校正方法及びマイクロデバイスの製造方法
WO2023286724A1 (ja) 露光装置
JP7827066B2 (ja) 露光装置及び計測システム
JP7845422B2 (ja) 露光装置及び制御装置
US20240110844A1 (en) Exposure apparatus and inspection method
JP2009147228A (ja) 露光装置、露光方法及びデバイス製造方法
KR20060120608A (ko) 광 이미지를 형성하기 위한 방법, 상기 방법을 수행하기위한 장치 및 상기 방법을 사용하는 디바이스를 제조하기위한 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24779421

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025510268

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2025510268

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 1020257032060

Country of ref document: KR

Free format text: ST27 STATUS EVENT CODE: A-0-1-A10-A15-NAP-PA0105 (AS PROVIDED BY THE NATIONAL OFFICE)

WWE Wipo information: entry into national phase

Ref document number: KR1020257032060

Country of ref document: KR

Ref document number: 202480021655.9

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 202480021655.9

Country of ref document: CN

122 Ep: pct application non-entry in european phase

Ref document number: 24779421

Country of ref document: EP

Kind code of ref document: A1