WO2024203152A1 - 半導体モジュール、半導体装置および車両 - Google Patents

半導体モジュール、半導体装置および車両 Download PDF

Info

Publication number
WO2024203152A1
WO2024203152A1 PCT/JP2024/008966 JP2024008966W WO2024203152A1 WO 2024203152 A1 WO2024203152 A1 WO 2024203152A1 JP 2024008966 W JP2024008966 W JP 2024008966W WO 2024203152 A1 WO2024203152 A1 WO 2024203152A1
Authority
WO
WIPO (PCT)
Prior art keywords
connection portion
connection
pair
terminal
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/008966
Other languages
English (en)
French (fr)
Inventor
智洋 安西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2025510196A priority Critical patent/JPWO2024203152A1/ja
Publication of WO2024203152A1 publication Critical patent/WO2024203152A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Definitions

  • This disclosure relates to a semiconductor module, a semiconductor device included in the semiconductor module, and a vehicle equipped with the semiconductor module.
  • Patent Document 1 discloses an example of such a semiconductor device.
  • the semiconductor device disclosed in this document comprises a first wiring layer, a first semiconductor element conductively joined to the first wiring layer, a second terminal electrically connected to the first wiring layer, and a sealing resin that covers the first wiring layer and the first semiconductor element. The second terminal is exposed from the sealing resin.
  • the portion of the second terminal exposed from the sealing resin may be connected to an external connection member such as a bus bar.
  • an external connection member such as a bus bar.
  • An object of the present disclosure is to provide a semiconductor module that is an improvement over conventional semiconductor modules. Another object of the present disclosure is to provide a semiconductor device that is equipped with the semiconductor module, or to provide a vehicle equipped with the semiconductor module. In particular, in view of the above circumstances, an object of the present disclosure is to provide a semiconductor module (and, by extension, a semiconductor device and a vehicle) that can suppress misalignment of an external connection member with respect to a power terminal and can improve the bonding state between the power terminal and the external connection member.
  • the semiconductor module provided by the first aspect of the present disclosure comprises a semiconductor element, a power terminal that is electrically connected to the semiconductor element, and an external connection member having a connection terminal connected to the power terminal.
  • the connection terminal is electrically connected to the power terminal.
  • the power terminal and the connection terminal each have an engagement mechanism that brings them into contact with each other.
  • the semiconductor device provided by the second aspect of the present disclosure comprises a conductive layer, a semiconductor element conductively joined to the conductive layer, a power terminal electrically connected to the semiconductor element, and a sealing resin covering the conductive layer and the semiconductor element.
  • the power terminal has an external connection portion and an engagement portion each exposed to the outside from the sealing resin.
  • the engagement portion is connected to the external connection portion.
  • the external connection portion has a connection surface facing a first direction.
  • the engagement portion has an engagement surface facing the side where the connection surface is located in a second direction perpendicular to the first direction.
  • the vehicle provided by the third aspect of the present disclosure includes a drive source and a semiconductor module.
  • the semiconductor module differs from the semiconductor module provided by the first aspect of the present disclosure in the configuration of each of the power terminal and the connection terminal.
  • the power terminal has a first connection portion.
  • the connection terminal has a second connection portion that faces the first connection portion in a first direction and is conductive to the first connection portion.
  • An engagement mechanism provided in the semiconductor module provided by the first aspect of the present disclosure includes at least one of the first connection portion and the second connection portion. The first connection portion and the second connection portion are in contact with each other.
  • the above configuration makes it possible to suppress misalignment of an external connection member relative to a power terminal in, for example, a semiconductor module, and to improve the bonding state between the power terminal and the external connection member.
  • FIG. 1 is a perspective view of a semiconductor device included in a semiconductor module according to a first embodiment of the present disclosure.
  • FIG. 2 is a plan view of the semiconductor device shown in FIG.
  • FIG. 3 is a plan view corresponding to FIG. 2, seen through the sealing resin.
  • FIG. 4 is a partially enlarged view of FIG.
  • FIG. 5 is a plan view corresponding to FIG. 2, showing the first conductive member through which the sealing resin is omitted.
  • FIG. 6 is a right side view of the semiconductor device shown in FIG.
  • FIG. 7 is a bottom view of the semiconductor device shown in FIG.
  • FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG.
  • FIG. 9 is a cross-sectional view taken along line IX-IX in FIG.
  • FIG. 10 is a partial enlarged view of the first element and its periphery shown in FIG.
  • FIG. 11 is a partial enlarged view of the second element and its periphery shown in FIG.
  • FIG. 12 is a cross-sectional view taken along line XII-XII in FIG.
  • FIG. 13 is a cross-sectional view taken along line XIII-XIII in FIG.
  • FIG. 14 is a partially enlarged view of FIG.
  • FIG. 15 is a cross-sectional view taken along line XV-XV in FIG.
  • FIG. 16 is a plan view of the semiconductor module according to the first embodiment of the present disclosure.
  • FIG. 17 is a partially enlarged view of FIG.
  • FIG. 18 is a cross-sectional view taken along line XVIII-XVIII in FIG.
  • FIG. 19 is a cross-sectional view illustrating the function and effect of the semiconductor module shown in FIG.
  • FIG. 20 is a schematic diagram of a vehicle on which the semiconductor module shown in FIG. 16 is mounted.
  • FIG. 21 is a plan view of a semiconductor module according to the second embodiment of the present disclosure.
  • FIG. 22 is a partially enlarged view of FIG.
  • FIG. 23 is a cross-sectional view taken along line XXIII-XXIII in FIG.
  • FIG. 24 is a plan view of a semiconductor module according to a third embodiment of the present disclosure.
  • FIG. 25 is a partially enlarged view of FIG.
  • FIG. 26 is a cross-sectional view taken along line XXVI-XXVI in FIG.
  • FIG. 27 is a cross-sectional view taken along line XXVII-XXVII in FIG.
  • FIG. 28 is a plan view of a semiconductor module according to a fourth embodiment of the present disclosure.
  • FIG. 29 is a partially enlarged view of FIG.
  • FIG. 30 is a cross-sectional view taken along line XXX-XXX in FIG.
  • FIG. 31 is a plan view of a semiconductor device included in a semiconductor module according to a fifth embodiment of the present disclosure.
  • FIG. 32 is a plan view of a semiconductor module according to a fifth embodiment of the present disclosure.
  • the semiconductor device A10 includes a first conductive layer 121, a second conductive layer 122, a plurality of power terminals 13, a plurality of semiconductor elements 20, a first conductive member 31, a second conductive member 32, and a sealing resin 50.
  • the semiconductor device A10 further includes a base material 11, a first signal terminal 161, a second signal terminal 162, a third signal terminal 171, a fourth signal terminal 172, two fifth signal terminals 181, two sixth signal terminals 182, a seventh signal terminal 191, two thermistors 23, a first wiring 61, and a second wiring 62.
  • FIG. 4 shows the sealing resin 50 through for ease of understanding.
  • the through sealing resin 50 is shown by an imaginary line (two-dot chain line).
  • FIG. 5 shows the first conductive member 31 in a see-through manner and omits the sealing resin 50 .
  • first direction z the normal direction of the first main surface 121A of the first conductive layer 121 described below
  • second direction x One direction that is orthogonal to the first direction z
  • third direction y The direction that is orthogonal to both the first direction z and the second direction x
  • the semiconductor device A10 converts DC power input to the first power terminal 13A and the two second power terminals 13B into AC power using multiple semiconductor elements 20.
  • the converted AC power is input to a power supply target such as a motor from each of the two third power terminals 13C.
  • the substrate 11 is located on the opposite side of the multiple semiconductor elements 20 in the first direction z with the first conductive layer 121 and the second conductive layer 122 as references.
  • the substrate 11 supports the first conductive layer 121 and the second conductive layer 122.
  • the substrate 11 is composed of a DBC (Direct Bonded Copper) substrate.
  • the substrate 11 includes an insulating layer 111, two intermediate layers 112, and a heat dissipation layer 113.
  • the substrate 11 is covered with a sealing resin 50 except for a portion of the heat dissipation layer 113.
  • the insulating layer 111 includes a portion interposed between the intermediate layer 112 and the heat dissipation layer 113 in the first direction z.
  • the insulating layer 111 is made of a material with relatively high thermal conductivity.
  • the insulating layer 111 is made of ceramics including aluminum nitride (AlN), for example.
  • the insulating layer 111 may be made of an insulating resin sheet in addition to ceramics.
  • the dimension of the insulating layer 111 in the first direction z is smaller than the dimension of each of the first conductive layer 121 and the second conductive layer 122 in the first direction z.
  • the two intermediate layers 112 are located between the insulating layer 111 and the first conductive layer 121 and second conductive layer 122 in the first direction z.
  • the intermediate layers 112 are spaced apart from each other in the third direction y.
  • the composition of the intermediate layer 112 includes copper (Cu).
  • the intermediate layer 112 is surrounded by the periphery of the insulating layer 111 when viewed in the first direction z.
  • the heat dissipation layer 113 is located on the opposite side of the insulating layer 111 from the two intermediate layers 112 in the first direction z. As shown in Figure 7, the heat dissipation layer 113 is exposed from the sealing resin 50.
  • the composition of the heat dissipation layer 113 includes copper.
  • the dimension of the heat dissipation layer 113 in the first direction z is larger than the dimension of the insulating layer 111 in the first direction z.
  • the heat dissipation layer 113 is surrounded by the periphery of the insulating layer 111.
  • the first conductive layer 121 and the second conductive layer 122 are bonded to the substrate 11 as shown in Figures 9 to 11.
  • the composition of the first conductive layer 121 and the second conductive layer 122 includes copper.
  • the first conductive layer 121 and the second conductive layer 122 are separated from each other in the third direction y.
  • the first conductive layer 121 has a first main surface 121A facing the first direction z.
  • the first main surface 121A faces the multiple semiconductor elements 20.
  • the first conductive layer 121 is bonded to one of the two intermediate layers 112 via a first bonding layer 129.
  • the first bonding layer 129 is, for example, solder.
  • the second conductive layer 122 has a second main surface 122A facing the same side as the first main surface 121A in the first direction z. As shown in FIG. 11, the second conductive layer 122 is bonded to the other of the two intermediate layers 112 via a first bonding layer 129.
  • each of the multiple semiconductor elements 20 is mounted on either the first conductive layer 121 or the second conductive layer 122.
  • the multiple semiconductor elements 20 are, for example, MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors).
  • the multiple semiconductor elements 20 may be switching elements such as IGBTs (Insulated Gate Bipolar Transistors) or diodes.
  • IGBTs Insulated Gate Bipolar Transistors
  • the multiple semiconductor elements 20 are n-channel type MOSFETs with a vertical structure.
  • the multiple semiconductor elements 20 include a compound semiconductor substrate.
  • the composition of the compound semiconductor substrate includes silicon carbide (SiC).
  • the multiple semiconductor elements 20 include multiple first semiconductor elements 21 and multiple second semiconductor elements 22.
  • the structure of each of the multiple second semiconductor elements 22 is equal to the structure of each of the multiple first semiconductor elements 21.
  • the multiple first semiconductor elements 21 are mounted on the first main surface 121A of the first conductive layer 121.
  • the multiple first semiconductor elements 21 are arranged along the second direction x.
  • the multiple second semiconductor elements 22 are mounted on the second main surface 122A of the second conductive layer 122.
  • the multiple second semiconductor elements 22 are arranged along the second direction x.
  • each of the multiple first semiconductor elements 21 has a first electrode 211, a second electrode 212, a first gate electrode 213, and a first detection electrode 214.
  • the first electrode 211 faces the first main surface 121A of the first conductive layer 121.
  • a current corresponding to the power before being converted by the first semiconductor element 21 flows through the first electrode 211.
  • the first electrode 211 corresponds to the drain electrode of the first semiconductor element 21.
  • the first electrode 211 is conductively bonded to the first main surface 121A via the conductive bonding layer 29.
  • the first electrode 211 of each of the multiple first semiconductor elements 21 is electrically connected to the first conductive layer 121.
  • the conductive bonding layer 29 is a sintered metal containing silver (Ag) or the like. Alternatively, the conductive bonding layer 29 may be solder.
  • the second electrode 212 is located on the opposite side of the first conductive layer 121 facing the first main surface 121A in the first direction z. Therefore, the first electrode 211 and the second electrode 212 are located on opposite sides of each other in the first direction z. A current corresponding to the power converted by the first semiconductor element 21 flows through the second electrode 212. In other words, the second electrode 212 corresponds to the source electrode of the first semiconductor element 21.
  • the first gate electrode 213 is located on the opposite side to the side facing the first main surface 121A of the first conductive layer 121 in the first direction z. Therefore, the first gate electrode 213 is located on the same side as the second electrode 212 in the first direction z.
  • a gate voltage for driving the first semiconductor element 21 is applied to the first gate electrode 213.
  • the area of the first gate electrode 213 is smaller than the area of the second electrode 212 when viewed in the first direction z.
  • the first detection electrode 214 is located on the same side as the second electrode 212 and the first gate electrode 213 in the first direction z.
  • the first detection electrode 214 is located next to the first gate electrode 213 in the second direction x.
  • a voltage equivalent to the voltage applied to the second electrode 212 is applied to the first detection electrode 214.
  • the area of the first detection electrode 214 is equal (or approximately equal) to the area of the first gate electrode 213.
  • each of the multiple second semiconductor elements 22 has a third electrode 221, a fourth electrode 222, a second gate electrode 223, and a second detection electrode 224.
  • the third electrode 221 faces the second main surface 122A of the second conductive layer 122.
  • a current corresponding to the power before being converted by the second semiconductor element 22 flows through the third electrode 221.
  • the third electrode 221 corresponds to the drain electrode of the second semiconductor element 22.
  • the third electrode 221 is conductively bonded to the second main surface 122A via the conductive bonding layer 29.
  • the third electrode 221 of each of the multiple second semiconductor elements 22 is electrically connected to the second conductive layer 122.
  • the fourth electrode 222 is located on the opposite side to the side facing the second main surface 122A of the second conductive layer 122 in the first direction z. Therefore, the third electrode 221 and the fourth electrode 222 are located on opposite sides to each other in the first direction z. A current corresponding to the power converted by the second semiconductor element 22 flows through the fourth electrode 222. In other words, the fourth electrode 222 corresponds to the source electrode of the second semiconductor element 22.
  • the second gate electrode 223 is located on the opposite side to the side facing the second main surface 122A of the second conductive layer 122 in the first direction z. Therefore, the second gate electrode 223 is located on the same side as the fourth electrode 222 in the first direction z.
  • a gate voltage for driving the second semiconductor element 22 is applied to the second gate electrode 223.
  • the area of the second gate electrode 223 is smaller than the area of the fourth electrode 222 when viewed in the first direction z.
  • the second detection electrode 224 is located on the same side as the fourth electrode 222 and the second gate electrode 223 in the first direction z.
  • the second detection electrode 224 is located on both sides of the second gate electrode 223 in the second direction x.
  • a voltage equivalent to the voltage applied to the fourth electrode 222 is applied to the second detection electrode 224.
  • the area of the second detection electrode 224 is equal (or approximately equal) to the area of the second gate electrode 223.
  • each of the multiple power terminals 13 is exposed to the outside from the sealing resin 50.
  • Each of the multiple power terminals 13 is electrically connected to one of the multiple semiconductor elements 20.
  • the multiple power terminals 13 include a first power terminal 13A, two second power terminals 13B, and two third power terminals 13C.
  • Each of the multiple power terminals 13 has an internal connection portion 131 and an external connection portion 132.
  • the internal connection portion 131 is covered by the sealing resin 50.
  • the external connection portion 132 extends from the internal connection portion 131 in the third direction y and is exposed to the outside from the sealing resin 50.
  • the first power terminal 13A is located on the opposite side of the second conductive layer 122 with respect to the first conductive layer 121 in the third direction y.
  • the first power terminal 13A is conductively joined to the first conductive layer 121.
  • the first power terminal 13A is electrically connected to the first electrodes 211 of each of the multiple first semiconductor elements 21 via the first conductive layer 121.
  • the first power terminal 13A extends from the first conductive layer 121 in the third direction y.
  • the internal connection portion 131 of the first power terminal 13A is conductively joined to the first conductive layer 121.
  • each of the two second power terminals 13B is located on the same side as the first power terminal 13A in the third direction y with respect to the first conductive layer 121 and the second conductive layer 122, and is spaced apart from the first conductive layer 121 and the second conductive layer 122.
  • Each of the two second power terminals 13B is electrically connected to the fourth electrode 222 of each of the multiple second semiconductor elements 22.
  • the two second power terminals 13B are spaced apart from each other in the second direction x.
  • the first power terminal 13A is located between the two second power terminals 13B in the second direction x.
  • the internal connection portion 131 of each of the two second power terminals 13B is spaced apart from the first conductive layer 121.
  • the first power terminal 13A is a P-terminal (positive pole) to which DC power to be converted is input
  • the two second power terminals 13B are N-terminals (positive poles) to which DC power to be converted is input.
  • the conductive paths of the semiconductor device A10 to the multiple semiconductor elements 20 may be appropriately changed so that the first power terminal 13A is an N-terminal and the two second power terminals 13B are P-terminals.
  • each of the two third power terminals 13C is located on the opposite side of the first conductive layer 121 with respect to the second conductive layer 122 in the third direction y.
  • Each of the two third power terminals 13C is conductively joined to the second conductive layer 122.
  • each of the two third power terminals 13C is electrically connected to the third electrodes 221 of the multiple second semiconductor elements 22 via the second conductive layer 122.
  • AC power converted by the multiple semiconductor elements 20 is output from each of the two third power terminals 13C.
  • the two third power terminals 13C are separated from each other in the second direction x.
  • the internal connection portion 131 of each of the two third power terminals 13C is conductively joined to the second conductive layer 122.
  • each of the multiple power terminals 13 has an engagement portion 133 exposed to the outside from the sealing resin 50.
  • the first power terminal 13A and the two second power terminals 13B each have an engagement portion 133.
  • the engagement portion 133 is connected to the external connection portion 132.
  • the external connection portion 132 of each of the multiple power terminals 13 has a connection surface 132A.
  • the connection surface 132A faces the same side as the first main surface 121A of the first conductive layer 121 in the first direction z.
  • the engagement portion 133 has an engagement surface 134 that faces the side where the connection surface 132A is located in the second direction x.
  • the engagement portion 133 includes a pair of wall portions 133A.
  • Each of the pair of wall portions 133A protrudes in the first direction z from both sides of the external connection portion 132 in the second direction x.
  • the pair of wall portions 133A protrude in the first direction z toward the side toward which the connection surface 132A faces.
  • Each of the pair of wall portions 133A has an engagement surface 134.
  • the engagement surface 134 includes a first region 134A and a second region 134B.
  • the second region 134B is located on the opposite side of the external connection part 132 with respect to the first region 134A in the first direction z.
  • the first region 134A is concave and recessed in the direction away from the connection surface 132A of the external connection part 132 in the second direction x.
  • the second region 134B is convex and protrudes in the direction toward the connection surface 132A in the second direction x.
  • the first wiring 61 is joined to the first main surface 121A of the first conductive layer 121, as shown in FIG. 10.
  • the first wiring 61 is located on the opposite side of the multiple second semiconductor elements 22 with respect to the multiple first semiconductor elements 21 in the third direction y.
  • the first wiring 61 is electrically connected to the multiple first semiconductor elements 21 and the first conductive layer 121.
  • the first wiring 61 has a first mounting layer 611, a first metal layer 612, two first gate wiring layers 613, a first detection wiring layer 614, a first temperature detection wiring layer 615, and a second detection wiring layer 616.
  • the first mounting layer 611 includes two first gate wiring layers 613, a first detection wiring layer 614, two first temperature detection wiring layers 615, and a second detection wiring layer 616.
  • the first mounting layer 611 is an insulator.
  • the first mounting layer 611 is made of ceramics, for example. Alternatively, the first mounting layer 611 may be made of an insulating resin sheet.
  • the first metal layer 612 is located on the side facing the first main surface 121A of the first conductive layer 121 with the first mounting layer 611 as a reference in the first direction z.
  • the first metal layer 612 is bonded to the first mounting layer 611.
  • the composition of the first metal layer 612 includes copper.
  • the first metal layer 612 is bonded to the first main surface 121A via a second bonding layer 68.
  • the second bonding layer 68 is, for example, solder.
  • the two first gate wiring layers 613 are located on the opposite side of the first metal layer 612 with respect to the first mounting layer 611.
  • the two first gate wiring layers 613 are bonded to the first mounting layer 611.
  • one of the first gate wiring layers 613 has a plurality of first wires 41 conductively bonded thereto.
  • the plurality of first wires 41 are individually conductively bonded to the first gate electrodes 213 of the plurality of first semiconductor elements 21.
  • a plurality of sixth wires 46 are conductively bonded to each of the two first gate wiring layers 613.
  • each of the two first gate wiring layers 613 is electrically connected to the first gate electrodes 213 of the plurality of first semiconductor elements 21.
  • the first detection wiring layer 614 is located on the opposite side of the first metal layer 612 with respect to the first mounting layer 611.
  • the first detection wiring layer 614 is bonded to the first mounting layer 611.
  • a plurality of second wires 42 are conductively bonded to the first detection wiring layer 614.
  • the plurality of second wires 42 are individually conductively bonded to the first detection electrodes 214 of each of the plurality of first semiconductor elements 21.
  • the first detection wiring layer 614 is electrically connected to the first detection electrodes 214 of each of the plurality of first semiconductor elements 21.
  • the two first temperature detection wiring layers 615 are located on the opposite side of the first metal layer 612 with respect to the first mounting layer 611.
  • the two first temperature detection wiring layers 615 are bonded to the first mounting layer 611.
  • the two first temperature detection wiring layers 615 are adjacent to each other in the second direction x.
  • the second detection wiring layer 616 is located on the opposite side to the first metal layer 612 with respect to the first mounting layer 611.
  • the second detection wiring layer 616 is bonded to the first mounting layer 611.
  • the third wire 43 is conductively bonded to the second detection wiring layer 616.
  • the third wire 43 is further conductively bonded to the first main surface 121A of the first conductive layer 121.
  • the second detection wiring layer 616 is electrically connected to the first conductive layer 121.
  • the second wiring 62 is joined to the second main surface 122A of the second conductive layer 122, as shown in FIG. 11.
  • the second wiring 62 is located on the opposite side of the multiple first semiconductor elements 21 with respect to the multiple second semiconductor elements 22 in the third direction y.
  • the second wiring 62 is electrically connected to the multiple second semiconductor elements 22 and the second conductive layer 122.
  • the second wiring 62 has a second mounting layer 621, a second metal layer 622, two second gate wiring layers 623, a third detection wiring layer 624, two second temperature detection wiring layers 625, and a fourth detection wiring layer 626.
  • the second mounting layer 621 includes two second gate wiring layers 623, a third detection wiring layer 624, two second temperature detection wiring layers 625, and a fourth detection wiring layer 626.
  • the second mounting layer 621 is an insulator.
  • the second mounting layer 621 is made of ceramics, for example. Alternatively, the second mounting layer 621 may be made of an insulating resin sheet.
  • the second metal layer 622 is located on the side facing the second main surface 122A of the second conductive layer 122 with the second mounting layer 621 as a reference in the first direction z.
  • the second metal layer 622 is bonded to the second mounting layer 621.
  • the composition of the second metal layer 622 includes copper.
  • the second metal layer 622 is bonded to the second main surface 122A via the second bonding layer 68.
  • the two second gate wiring layers 623 are located on the opposite side of the second metal layer 622 with respect to the second mounting layer 621.
  • the two second gate wiring layers 623 are bonded to the second mounting layer 621.
  • one of the second gate wiring layers 623 has a plurality of fourth wires 44 conductively bonded thereto.
  • the plurality of fourth wires 44 are individually conductively bonded to the second gate electrodes 223 of the plurality of second semiconductor elements 22.
  • a plurality of seventh wires 47 are conductively bonded to each of the two second gate wiring layers 623.
  • each of the two second gate wiring layers 623 is electrically connected to the second gate electrodes 223 of the plurality of second semiconductor elements 22.
  • the third detection wiring layer 624 is located on the opposite side to the second metal layer 622 with respect to the second mounting layer 621.
  • the third detection wiring layer 624 is bonded to the second mounting layer 621.
  • a plurality of fifth wires 45 are conductively bonded to the third detection wiring layer 624.
  • the plurality of fifth wires 45 are individually conductively bonded to the second detection electrodes 224 of each of the plurality of second semiconductor elements 22.
  • the third detection wiring layer 624 is electrically connected to the second detection electrodes 224 of each of the plurality of second semiconductor elements 22.
  • the two second temperature detection wiring layers 625 are located on the opposite side of the second metal layer 622 with respect to the second mounting layer 621.
  • the two second temperature detection wiring layers 625 are bonded to the second mounting layer 621.
  • the two second temperature detection wiring layers 625 are adjacent to each other in the second direction x.
  • the fourth detection wiring layer 626 is located on the opposite side of the second metal layer 622 with respect to the second mounting layer 621.
  • the fourth detection wiring layer 626 is bonded to the second mounting layer 621.
  • each of the multiple sleeves 63 is conductively bonded to either the first wiring 61 or the second wiring 62 via a third bonding layer 69.
  • the third bonding layer 69 is, for example, solder.
  • the multiple sleeves 63 are made of a conductive material such as metal.
  • Each of the multiple sleeves 63 is tubular and extends in the first direction z.
  • each of the multiple sleeves 63 has an end face 631 that faces the same side as the first main surface 121A of the first conductive layer 121 in the first direction z. The end face 631 is exposed to the outside from the top surface 51 of the sealing resin 50 described later.
  • the third bonding layer 69 is, for example, solder.
  • One of the two thermistors 23 is conductively joined to the two first temperature detection wiring layers 615 of the first wiring 61 as shown in FIG. 4.
  • the other of the two thermistors 23 is conductively joined to the two second temperature detection wiring layers 625 of the second wiring 62 as shown in FIG. 4.
  • the two thermistors 23 are used as temperature detection sensors for the semiconductor device A10.
  • the first signal terminal 161, the second signal terminal 162, the third signal terminal 171, the fourth signal terminal 172, the two fifth signal terminals 181, the two sixth signal terminals 182, and the seventh signal terminal 191 are made of metal pins extending in the first direction z, as shown in FIG. 1. These terminals protrude from the top surface 51 of the sealing resin 50, which will be described later. Furthermore, these terminals are individually press-fitted into a number of sleeves 63. As a result, each of these terminals is supported by one of the multiple sleeves 63, and is conductive to one of the first wiring 61 and the second wiring 62.
  • the first signal terminal 161 is press-fitted into one of the multiple sleeves 63 that is conductively joined to one of the two first gate wiring layers 613 of the first wiring 61. As a result, the first signal terminal 161 is electrically connected to the first gate electrode 213 of each of the multiple first semiconductor elements 21 via the two first gate wiring layers 613. A gate voltage for driving the multiple first semiconductor elements 21 is applied to the first signal terminal 161.
  • the second signal terminal 162 is press-fitted into one of the multiple sleeves 63 that is conductively joined to one of the two second gate wiring layers 623 of the second wiring 62.
  • the second signal terminal 162 is electrically connected to the second gate electrodes 223 of the multiple second semiconductor elements 22 via the two second gate wiring layers 623.
  • a gate voltage for driving the multiple second semiconductor elements 22 is applied to the second signal terminal 162.
  • the third signal terminal 171 is located next to the first signal terminal 161 in the second direction x. As shown in FIG. 5, the third signal terminal 171 is press-fitted into one of the multiple sleeves 63 that is conductively joined to the first detection wiring layer 614 of the first wiring 61. As a result, the third signal terminal 171 is electrically connected to the first detection electrode 214 of each of the multiple first semiconductor elements 21 via the first detection wiring layer 614. A voltage equivalent to the voltage applied to the first detection electrode 214 of each of the multiple first semiconductor elements 21 is applied to the third signal terminal 171.
  • the fourth signal terminal 172 is located next to the second signal terminal 162 in the second direction x. As shown in FIG. 5, the fourth signal terminal 172 is press-fitted into one of the multiple sleeves 63 that is conductively joined to the third detection wiring layer 624 of the second wiring 62. As a result, the fourth signal terminal 172 is electrically connected to the second detection electrodes 224 of each of the multiple second semiconductor elements 22 via the third detection wiring layer 624. A voltage equivalent to the voltage applied to the second detection electrodes 224 of each of the multiple second semiconductor elements 22 is applied to the fourth signal terminal 172.
  • the two fifth signal terminals 181 are located on the opposite side of the third signal terminal 171 in the second direction x with respect to the first signal terminal 161.
  • the two fifth signal terminals 181 are adjacent to each other in the second direction x.
  • the two fifth signal terminals 181 are individually press-fitted into two of the multiple sleeves 63 that are individually conductively joined to the two first temperature detection wiring layers 615 of the first wiring 61.
  • the two fifth signal terminals 181 are electrically connected to the two thermistors 23 that are conductively joined to the two first temperature detection wiring layers 615 of the two thermistors 23.
  • the two sixth signal terminals 182 are located on the opposite side of the fourth signal terminal 172 in the second direction x with respect to the second signal terminal 162.
  • the two sixth signal terminals 182 are adjacent to each other in the second direction x.
  • the two sixth signal terminals 182 are individually press-fitted into two of the multiple sleeves 63 that are individually conductively joined to the two second temperature detection wiring layers 625 of the second wiring 62.
  • the two sixth signal terminals 182 are electrically connected to the two thermistors 23 that are conductively joined to the two second temperature detection wiring layers 625 of the two thermistors 23.
  • the seventh signal terminal 191 is located on the opposite side of the first signal terminal 161 with respect to the third signal terminal 171 in the second direction x. As shown in FIG. 5, the seventh signal terminal 191 is press-fitted into one of the multiple sleeves 63 that is conductively joined to the second detection wiring layer 616 of the first wiring 61. This allows the seventh signal terminal 191 to be electrically connected to the first conductive layer 121 via the second detection wiring layer 616. A voltage equivalent to the DC power input to the first power terminal 13A and the two second power terminals 13B is applied to the seventh signal terminal 191.
  • the first conductive member 31 is conductively joined to the second electrodes 212 of the multiple first semiconductor elements 21 and the second main surface 122A of the second conductive layer 122.
  • the second electrodes 212 of the multiple first semiconductor elements 21 are electrically connected to the second conductive layer 122.
  • the composition of the first conductive member 31 includes copper.
  • the first conductive member 31 is a metal clip.
  • the first conductive member 31 has a main body portion 311, multiple first joint portions 312, multiple first connecting portions 313, second joint portions 314 and second connecting portions 315.
  • the main body 311 forms the main part of the first conductive member 31. As shown in FIG. 5, the main body 311 extends in the second direction x. As shown in FIG. 9, the main body 311 straddles between the first conductive layer 121 and the second conductive layer 122.
  • the multiple first bonding portions 312 are individually bonded to the second electrodes 212 of the multiple first semiconductor elements 21. Each of the multiple first bonding portions 312 faces the second electrodes 212 of one of the multiple first semiconductor elements 21.
  • the multiple first connecting portions 313 are connected to the main body portion 311 and the multiple first bonding portions 312.
  • the multiple first connecting portions 313 are spaced apart from one another in the second direction x.
  • the multiple first connecting portions 313 when viewed in the second direction x, are inclined in a direction away from the first main surface 121A of the first conductive layer 121 as they move from the multiple first bonding portions 312 toward the main body portion 311.
  • the second joint 314 is joined to the second main surface 122A of the second conductive layer 122.
  • the second joint 314 faces the second main surface 122A.
  • the second joint 314 extends in the second direction x.
  • the dimension of the second joint 314 in the second direction x is equal to the dimension of the main body portion 311 in the second direction x.
  • the second connecting portion 315 is connected to the main body portion 311 and the second joint portion 314.
  • the second connecting portion 315 is inclined in a direction away from the second main surface 122A of the second conductive layer 122 as it moves from the second joint portion 314 toward the main body portion 311.
  • the dimension of the second connecting portion 315 in the second direction x is equal to the dimension of the main body portion 311 in the second direction x.
  • a conductive bonding layer 29 is located between the second electrode 212 of each of the multiple first semiconductor elements 21 and each of the multiple first bonding portions 312.
  • the conductive bonding layer 29 conductively bonds each of the multiple first bonding portions 312 to the second electrode 212 of each of the multiple first semiconductor elements 21 individually.
  • a conductive bonding layer 29 is located between the second main surface 122A of the second conductive layer 122 and the second bonding portion 314.
  • the conductive bonding layer 29 conductively bonds the second main surface 122A to the second bonding portion 314.
  • the second conductive member 32 is conductively joined to the second electrodes 212 of the second semiconductor elements 22 and the internal connection portions 131 of the two second power terminals 13B. As a result, the second electrodes 212 of the second semiconductor elements 22 are electrically connected to the two second power terminals 13B.
  • the composition of the second conductive member 32 includes copper.
  • the second conductive member 32 is a metal clip. As shown in FIG. 4, the second conductive member 32 has two main body portions 321, a plurality of third joint portions 322, a plurality of third connecting portions 323, two fourth joint portions 324, two fourth connecting portions 325, a plurality of intermediate portions 326, and a plurality of cross beam portions 327.
  • the two main body portions 321 are spaced apart from each other in the second direction x.
  • the two main body portions 321 extend in the third direction y.
  • the two main body portions 321 are parallel to the first main surface 121A of the first conductive layer 121 and the second main surface 122A of the second conductive layer 122.
  • the two main body portions 321 are spaced apart from the first main surface 121A and the second main surface 122A more than the main body portion 311 of the first conductive member 31.
  • the intermediate portions 326 are spaced apart from one another in the second direction x and are located between the two main body portions 321 in the second direction x.
  • the intermediate portions 326 extend in the third direction y.
  • the dimension of each of the intermediate portions 326 in the third direction y is smaller than the dimension of each of the two main body portions 321 in the third direction y.
  • the multiple third bonding portions 322 are individually bonded to the second electrodes 212 of the multiple second semiconductor elements 22. Each of the multiple third bonding portions 322 faces the fourth electrode 222 of one of the multiple second semiconductor elements 22.
  • the multiple third connecting portions 323 are connected to both sides of the multiple third joint portions 322 in the second direction x. Furthermore, the multiple third connecting portions 323 are connected to either of the two main body portions 321 or the multiple intermediate portions 326. When viewed in the third direction y, each of the multiple third connecting portions 323 is inclined in a direction away from the second main surface 122A of the second conductive layer 122 as it moves from one of the multiple third joint portions 322 toward one of the two main body portions 321 or the multiple intermediate portions 326.
  • the two fourth joints 324 are individually joined to the internal connection parts 131 of the two second power terminals 13B.
  • Each of the two fourth joints 324 individually faces the internal connection parts 131 of the two second power terminals 13B in the first direction z.
  • the two fourth connecting portions 325 are connected to the two main body portions 321 and the two fourth joint portions 324.
  • the two fourth connecting portions 325 are inclined in a direction away from the first main surface 121A of the first conductive layer 121 as they move from the two fourth joint portions 324 toward the two main body portions 321.
  • the multiple cross beam portions 327 are arranged along the second direction x.
  • the multiple cross beam portions 327 include areas that individually overlap the multiple first joint portions 312 of the first conductive member 31.
  • the cross beam portion 327 located at the center in the second direction x is connected to the multiple intermediate portions 326 on both sides in the second direction x.
  • the remaining two cross beam portions 327 are connected to one of the two main body portions 321 and one of the multiple intermediate portions 326 on both sides in the second direction x.
  • the multiple cross beam portions 327 are convex in the first direction z toward the side toward which the first main surface 121A of the first conductive layer 121 faces.
  • a conductive bonding layer 29 is located between each of the fourth electrodes 222 of the multiple second semiconductor elements 22 and each of the multiple third joints 322.
  • the conductive bonding layer 29 conductively bonds each of the multiple third joints 322 and each of the multiple second semiconductor elements 22.
  • a conductive bonding layer 29 is located between each of the internal connection parts 131 of the two second power terminals 13B and the two fourth joints 324.
  • the conductive bonding layer 29 conductively bonds each of the internal connection parts 131 of the two second power terminals 13B and the two fourth joints 324.
  • the sealing resin 50 covers the first conductive layer 121, the second conductive layer 122, the multiple semiconductor elements 20, the first conductive member 31 and the second conductive member 32. Furthermore, the sealing resin 50 covers a part of the substrate 11 and a part of each of the multiple power terminals 13.
  • the sealing resin 50 has electrical insulation properties.
  • the sealing resin 50 is made of a material that contains, for example, black epoxy resin. As shown in Figures 2 and 6 to 9, the sealing resin 50 has a top surface 51, a bottom surface 52, a first side surface 53, a second side surface 54, a third side surface 55, a fourth side surface 56, and two recesses 57.
  • the top surface 51 faces the same side as the first main surface 121A of the first conductive layer 121 in the first direction z.
  • the bottom surface 52 faces the opposite side to the top surface 51 in the first direction z.
  • the heat dissipation layer 113 of the substrate 11 is exposed from the bottom surface 52.
  • the first side 53 and the second side 54 are separated from each other in the third direction y.
  • the first side 53 and the second side 54 face opposite each other in the third direction y.
  • the external connection portion 132 of the first power terminal 13A and the external connection portion 132 of each of the two second power terminals 13B are exposed to the outside.
  • the external connection portion 132 of each of the two third power terminals 13C are exposed to the outside.
  • the third side 55 and the fourth side 56 are spaced apart from each other in the second direction x.
  • the third side 55 and the fourth side 56 face in opposite directions from each other in the second direction x.
  • the two recesses 57 are recessed from the first side surface 53 toward the third direction y.
  • the two recesses 57 extend from the top surface 51 to the bottom surface 52 in the first direction z.
  • the two recesses 57 are located on both sides of the first power terminal 13A in the second direction x.
  • the semiconductor module B10 includes a semiconductor device A10 and an external connection member 70.
  • the external connection member 70 is individually connected to the first power terminal 13A and the two second power terminals 13B among the multiple power terminals 13.
  • the external connection member 70 is a bus bar.
  • the external connection member 70 may be a capacitor module.
  • the external connection member 70 has a main body 71 and a plurality of connection terminals 72. A portion of each of the plurality of connection terminals 72 is exposed to the outside from the main body 71.
  • the plurality of connection terminals 72 include a first connection terminal 72A and two second connection terminals 72B.
  • the first connection terminal 72A is connected to the first power terminal 13A and is electrically conductive to the first power terminal 13A.
  • the two second connection terminals 72B are individually connected to the two second power terminals 13B and are individually electrically conductive to the two second power terminals 13B.
  • the first power terminal 13A and the two second power terminals 13B each have a first connection portion 14.
  • the first connection portion 14 is exposed to the outside from the sealing resin 50.
  • the first connection portion 14 corresponds to the external connection portion 132 of each of the multiple power terminals 13 described above.
  • each of the multiple connection terminals 72 has a second connection portion 73.
  • the second connection portion 73 faces either the first power terminal 13A or the first connection portion 14 of each of the two second power terminals 13B in the first direction z.
  • the second connection portion 73 is electrically conductive to the first connection portion 14.
  • the first connection portion 14 and the second connection portion 73 are in contact with each other.
  • the dimension of the first connection portion 14 in the first direction z is smaller than the dimension of the second connection portion 73 in the first direction z.
  • the first power terminal 13A and each of the two second power terminals 13B have a pair of wall portions 151.
  • the pair of wall portions 151 are located on opposite sides of each other in the second direction x with respect to the second connection portion 73 of one of the multiple connection terminals 72.
  • Each of the pair of wall portions 151 is connected to the first connection portion 14.
  • the second connection portion 73 of each of the multiple connection terminals 72 has a pair of engagement surfaces 731 and a first surface 732.
  • the pair of engagement surfaces 731 individually face the pair of wall portions 151 of the first power terminal 13A and each of the two second power terminals 13B.
  • the pair of wall portions 151 individually contact the pair of engagement surfaces 731.
  • the first surface 732 faces the opposite side to the side facing either of the first connection portions 14 of the first power terminal 13A and each of the two second power terminals 13B in the first direction z.
  • the first surface 732 is connected to the pair of engagement surfaces 731.
  • the first surface 732 includes an edge 732A that forms a boundary with either of the pair of engagement surfaces 731. At least one of the pair of wall portions 151 contacts the edge 732A.
  • each of the pair of wall portions 151 of the first power terminal 13A and each of the two second power terminals 13B has an opposing surface 151A.
  • the opposing surface 151A of each of the pair of wall portions 151 individually faces a pair of engagement surfaces 731 of the second connection portion 73 of one of the multiple connection terminals 72.
  • a gap is provided between the opposing surface 151A and one of the pair of engagement surfaces 731.
  • the opposing surfaces 151A of each of the pair of wall portions 151 include an inclined region 151B.
  • the inclined region 151B is inclined in the first direction z from the first surface 732 of the second connection portion 73 of any of the multiple connection terminals 72 toward the first connection portion 14, and is inclined in the second direction x in a direction away from the second connection portion 73.
  • the inclined region 151B is in contact with one of the pair of engagement surfaces 731 of the second connection portion 73.
  • the first power terminal 13A, each of the two second power terminals 13B, and each of the multiple connection terminals 72 are provided with an engagement mechanism 79.
  • the engagement mechanism 79 of either the first power terminal 13A or the two second power terminals 13B and the engagement mechanism 79 of either of the multiple connection terminals 72 are in contact with each other.
  • the engagement mechanism 79 includes at least one of the first connection portion 14 of the first power terminal 13A and one of the two second power terminals 13B, and the second connection portion 73 of one of the multiple connection terminals 72.
  • the engagement mechanism 79 includes a pair of wall portions 151 of the first power terminal 13A and one of the two second power terminals 13B, and a pair of engagement surfaces 731 of the second connection portion 73 of one of the multiple connection terminals 72.
  • a first welding mark 76 is formed on the first connection portion 14 of the first power terminal 13A and one of the two second power terminals 13B.
  • a second welding mark 77 is formed on the second connection portion 73 of one of the multiple connection terminals 72.
  • the first welding mark 76 and the second welding mark 77 are traces of solidified molten metal formed on the first connection portion 14 and the second connection portion 73 when the multiple connection terminals 72 are conductively joined to the first power terminal 13A and the two second power terminals 13B by welding using a laser or the like.
  • the first welding mark 76 and the second welding mark 77 are connected to each other at the interface 78 between the first connection portion 14 and the second connection portion 73.
  • the vehicle C is, for example, an electric vehicle (EV).
  • EV electric vehicle
  • vehicle C is equipped with an on-board charger 81, a storage battery 82, and a drive system 83.
  • Power is supplied to the on-board charger 81 wirelessly from a power supply facility (not shown) installed outdoors. Alternatively, power may be supplied from the power supply facility to the on-board charger 81 via a wired connection.
  • the on-board charger 81 is configured with a step-up DC-DC converter. The voltage of the power supplied to the on-board charger 81 is stepped up by the converter and then supplied to the storage battery 82. The stepped-up voltage is, for example, 600V.
  • the drive system 83 drives the vehicle C.
  • the drive system 83 has an inverter 831 and a drive source 832.
  • the semiconductor module B10 constitutes part of the inverter 831.
  • the power stored in the storage battery 82 is supplied to the inverter 831.
  • the power supplied from the storage battery 82 to the inverter 831 is DC power.
  • a step-up DC-DC converter may be further provided between the storage battery 82 and the inverter 831.
  • the inverter 831 converts DC power into AC power.
  • the inverter 831 including the semiconductor module B10 is conducted to the drive source 832.
  • the drive source 832 has an AC motor and a transmission.
  • the AC motor rotates and the rotation is transmitted to the transmission.
  • the transmission rotates the drive shaft of the vehicle C after appropriately reducing the rotation speed transmitted from the AC motor. This drives vehicle C.
  • semiconductor module B10 in inverter 831 is necessary to output AC power with an appropriate frequency change to correspond to the required rotation speed of the AC motor.
  • the semiconductor module B10 includes a semiconductor element 20, a power terminal 13 that is electrically connected to the semiconductor element 20, and an external connection member 70 having a connection terminal 72 connected to the power terminal 13.
  • the connection terminal 72 is electrically connected to the power terminal 13.
  • the power terminal 13 and the connection terminal 72 are each provided with an engagement mechanism 79 that contacts each other.
  • connection terminal 72 a larger current can be passed through each of the power terminal 13 and the connection terminal 72. Furthermore, when connecting the connection terminal 72 to the power terminal 13, a jig for temporarily fixing the connection terminal 72 to the power terminal 13 is not required. This allows the welding range for the connection terminal 72 to be further expanded when the connection terminal 72 is conductively joined to the power terminal 13 by welding. Therefore, with this configuration, in the semiconductor module B10, it is possible to suppress misalignment of the connection terminal 72 relative to the power terminal 13, and to improve the bonding state between the power terminal 13 and the connection terminal 72.
  • the power terminal 13 has a first connection portion 14 and a pair of wall portions 151.
  • the connection terminal 72 has a second connection portion 73 that faces the first connection portion 14 in the first direction z.
  • the pair of wall portions 151 are located on opposite sides of each other in the second direction x with respect to the second connection portion 73, and are connected to the first connection portion 14.
  • the second connection portion 73 has a pair of engagement surfaces 731 that face the pair of wall portions 151.
  • the engagement mechanism 79 includes a pair of walls 151 and a pair of engagement surfaces 731.
  • the dimension in the first direction z of the first connection portion 14 of the power terminal 13 is smaller than the dimension in the first direction z of the second connection portion 73 of the connection terminal 72.
  • the dimension in the first direction z of each of the pair of engagement surfaces 731 of the second connection portion 73 can be further increased.
  • the second connection portion 73 of the connection terminal 72 has a first surface 732 that faces the side opposite the side facing the first connection portion 14 of the power terminal 13 in the first direction z. At least one of the pair of wall portions 151 of the power terminal 13 is in contact with the edge 732A of the first surface 732.
  • Each of the pair of wall portions 151 of the power terminal 13 has an opposing surface 151A that individually faces a pair of engagement surfaces 731 of the second connection portion 73 of the connection terminal 72.
  • a gap is provided between the opposing surface 151A and one of the pair of engagement surfaces 731.
  • the opposing surfaces 151A of the pair of walls 151 of the power terminal 13 include an inclined region 151B.
  • the inclined region 151B is inclined in the first direction z from the first surface 732 of the second connection portion 73 of the connection terminal 72 toward the first connection portion 14 of the power terminal 13, and is inclined in the second direction x away from the second connection portion 73.
  • the inclined region 151B is in contact with one of the pair of engagement surfaces 731 of the second connection portion 73 of the connection terminal 72.
  • a compressive force F shown in FIG. 19 acts from the inclined region 151B to one of the pair of engagement surfaces 731.
  • the direction of the compressive force F is inclined with respect to the second direction x.
  • the compressive force F includes a component facing the first direction z and a component facing the second direction x. This allows the engagement mechanism 79 to more effectively suppress misalignment of the connection terminal 72 with respect to the power terminal 13.
  • the semiconductor device A10 comprises a conductive layer (either the first conductive layer 121 or the second conductive layer 122), a semiconductor element 20 conductively joined to the conductive layer, a power terminal 13 electrically connected to the semiconductor element 20, and a sealing resin 50 covering the conductive layer and the semiconductor element 20.
  • the power terminal 13 has an external connection portion 132 and an engagement portion 133 connected to the external connection portion 132.
  • the external connection portion 132 has a connection surface 132A facing the first direction z.
  • the engagement portion 133 has an engagement surface 134 facing the side where the connection surface 132A is located in the second direction x.
  • connection terminal 72 when a connection terminal 72 is connected to the power terminal 13, if the connection terminal 72 attempts to shift in the second direction x, the connection terminal 72 comes into contact with the engagement surface 134. Therefore, with this configuration, in the semiconductor device A10, it is possible to suppress misalignment of the connection terminal 72 relative to the power terminal 13, and to improve the bonding state between the power terminal 13 and the connection terminal 72.
  • the engagement portion 133 includes a pair of wall portions 133A protruding in the first direction z from both sides of the external connection portion 132 in the second direction x.
  • Each engagement surface 134 of the pair of wall portions 133A includes a first region 134A and a second region 134B.
  • the first region 134A is concave in the second direction x, recessing away from the connection surface 132A of the external connection portion 132.
  • the second region 134B is convex in the second direction x, protruding toward the connection surface 132A.
  • a semiconductor module B20 according to a second embodiment of the present disclosure will be described with reference to Figures 21 to 23.
  • elements that are the same as or similar to the semiconductor device A10 and semiconductor module B10 described above are given the same reference numerals, and duplicated descriptions will be omitted.
  • semiconductor module B20 the configuration of the first power terminal 13A and each of the two second power terminals 13B differs from that of semiconductor module B10.
  • the first power terminal 13A and each of the two second power terminals 13B have a pair of protrusions 152.
  • the pair of protrusions 152 are located on the opposite side of the first connection portion 14 of the first power terminal 13A and either of the two second power terminals 13B in the first direction z, with respect to the second connection portion 73 of either of the multiple connection terminals 72.
  • the pair of protrusions 152 extend individually in the second direction x from a pair of wall portions 151 of the first power terminal 13A and either of the two second power terminals 13B.
  • Each of the pair of protrusions 152 is in contact with the first surface 732 of the second connection portion 73.
  • the engagement mechanism 79 includes a pair of wall portions 151 and a pair of protrusions 152 of the first power terminal 13A and one of the two second power terminals 13B, and a pair of engagement surfaces 731 of the second connection portion 73 of one of the multiple connection terminals 72.
  • Semiconductor module B20 comprises a semiconductor element 20, a power terminal 13 electrically connected to the semiconductor element 20, and an external connection member 70 having a connection terminal 72 connected to the power terminal 13.
  • the connection terminal 72 is electrically connected to the power terminal 13.
  • the power terminal 13 and the connection terminal 72 are each provided with an engagement mechanism 79 that brings them into contact with each other. Therefore, with this configuration, even in semiconductor module B20, it is possible to suppress misalignment of the connection terminal 72 relative to the power terminal 13 and to improve the bonding state between the power terminal 13 and the connection terminal 72. Furthermore, by being equipped with a configuration in common with semiconductor module B10, semiconductor module B20 achieves the same effects as semiconductor module B10.
  • the power terminal 13 has a pair of overhangs 152 that extend individually in the second direction x from a pair of wall portions 151. Each of the pair of overhangs 152 contacts the second connection portion 73 of the connection terminal 72.
  • the engagement mechanism 79 includes the pair of wall portions 151, the pair of overhangs 152, and a pair of engagement surfaces 731 of the second connection portion 73. This configuration allows a support force in the first direction z to be applied to the second connection portion 73 from each of the pair of overhangs 152. This makes it possible to more effectively suppress the positional deviation of the connection terminal 72 relative to the power terminal 13 while increasing the bonding strength of the connection terminal 72 relative to the power terminal 13. In this case, when the support force in the first direction z acting on the second connection portion 73 becomes larger, it is possible to eliminate the need for conductive bonding by welding between the power terminal 13 and the connection terminal 72.
  • a semiconductor module B30 according to a third embodiment of the present disclosure will be described with reference to Figures 24 to 27.
  • elements that are the same as or similar to the semiconductor device A10 and semiconductor module B10 described above are given the same reference numerals, and duplicated descriptions will be omitted.
  • semiconductor module B30 the configuration of each of the first power terminal 13A and the two second power terminals 13B, and the configuration of each of the multiple connection terminals 72 are different from those of semiconductor module B10.
  • the first connection portion 14 of each of the first power terminal 13A and the two second power terminals 13B has a base 141 and a protrusion 142.
  • the base 141 is connected to the internal connection portion 131 of either the first power terminal 13A or the two second power terminals 13B.
  • the protrusion 142 protrudes from the base 141 toward the second connection portion 73 of either of the multiple connection terminals 72.
  • the second connection portion 73 of each of the multiple connection terminals 72 has an inner circumferential surface 733.
  • the inner circumferential surface 733 surrounds the convex portion 142 of the first connection portion 14 of the first power terminal 13A and either of the two second power terminals 13B in the first direction z.
  • the convex portion 142 is in contact with the inner circumferential surface 733.
  • the convex portion 142 is housed in a recess of the second connection portion 73 defined by the inner circumferential surface 733.
  • the engagement mechanism 79 includes the convex portion 142 of the first connection portion 14 of the first power terminal 13A and one of the two second power terminals 13B, and the inner surface 733 of the second connection portion 73 of one of the multiple connection terminals 72.
  • Semiconductor module B30 includes a semiconductor element 20, a power terminal 13 that is electrically connected to the semiconductor element 20, and an external connection member 70 having a connection terminal 72 connected to the power terminal 13.
  • the connection terminal 72 is electrically connected to the power terminal 13.
  • the power terminal 13 and the connection terminal 72 are each provided with an engagement mechanism 79 that brings them into contact with each other. Therefore, with this configuration, even in semiconductor module B30, it is possible to suppress misalignment of the connection terminal 72 relative to the power terminal 13, and to improve the bonding state between the power terminal 13 and the connection terminal 72.
  • the first connection portion 14 of the power terminal 13 has a base 141 and a protrusion 142 that protrudes from the base 141 toward the second connection portion 73 of the connection terminal 72.
  • the second connection portion 73 has an inner surface 733 that surrounds the protrusion 142 around the first direction z.
  • the engagement mechanism 79 includes the protrusion 142 and the inner surface 733.
  • a semiconductor module B40 according to a fourth embodiment of the present disclosure will be described with reference to Fig. 28 to Fig. 30.
  • elements that are the same as or similar to the semiconductor device A10 and semiconductor module B10 described above are given the same reference numerals, and duplicated descriptions will be omitted.
  • semiconductor module B40 the configuration of each of the first power terminal 13A and the two second power terminals 13B, and the configuration of each of the multiple connection terminals 72 are different from those of semiconductor module B10.
  • each of the multiple connection terminals 72 has a pair of wall portions 74.
  • the pair of wall portions 74 protrude in the first direction z from both sides of the second connection portion 73 in the second direction x toward the side where the first connection portion 14 of the first power terminal 13A and one of the two second power terminals 13B is located.
  • the pair of wall portions 74 face the first connection portion 14.
  • the first connection portion 14 of each of the first power terminal 13A and the two second power terminals 13B has a pair of engagement surfaces 143.
  • the pair of engagement surfaces 143 individually face a pair of wall portions 74 of one of the multiple connection terminals 72.
  • each of the pair of wall portions 74 of each of the multiple connection terminals 72 has an opposing surface 741.
  • the opposing surface 741 faces one of the pair of engagement surfaces 143 and is in contact with the engagement surfaces 143.
  • the engagement mechanism 79 includes a pair of engagement surfaces 143 of the first connection portion 14 of the first power terminal 13A and one of the two second power terminals 13B, and a pair of wall portions 74 of one of the multiple connection terminals 72.
  • Semiconductor module B40 includes a semiconductor element 20, a power terminal 13 that is electrically connected to the semiconductor element 20, and an external connection member 70 having a connection terminal 72 connected to the power terminal 13.
  • the connection terminal 72 is electrically connected to the power terminal 13.
  • the power terminal 13 and the connection terminal 72 are each provided with an engagement mechanism 79 that brings them into contact with each other. Therefore, with this configuration, even in semiconductor module B40, it is possible to suppress misalignment of the connection terminal 72 relative to the power terminal 13, and to improve the bonding state between the power terminal 13 and the connection terminal 72.
  • a semiconductor device A20 included in a semiconductor module B50 according to a fifth embodiment of the present disclosure will be described with reference to Fig. 31.
  • elements that are the same as or similar to those in the semiconductor device A10 and semiconductor module B10 described above are given the same reference numerals, and duplicated descriptions will be omitted.
  • semiconductor device A20 the configuration of the multiple power terminals 13 is different from that of semiconductor device A10.
  • the first power terminal 13A, the two second power terminals 13B, and the two third power terminals 13C each have an engagement portion 133.
  • the configuration of the engagement portion 133 of each of the two third power terminals 13C is the same as the configuration of the engagement portion 133 of the first power terminal 13A and each of the two second power terminals 13B.
  • the semiconductor module B50 includes a semiconductor device A20 and an external connection member 70.
  • the external connection member 70 includes a first connection member 701 and a second connection member 702.
  • the configuration of the first connection member 701 is the same as the configuration of the external connection member 70 provided in the semiconductor module B10.
  • the second connection member 702 is individually connected to two third power terminals 13C of the multiple power terminals 13.
  • the second connection member 702 is a bus bar that is electrically connected to a motor or the like.
  • the first connection member 701 has a main body 71 and multiple connection terminals 72.
  • the multiple connection terminals 72 are individually connected to the first power terminal 13A and two second power terminals 13B of the multiple power terminals 13, and are individually conductive to the first power terminal 13A and two second power terminals 13B.
  • the second connection member 702 has a main body 71 and two connection terminals 72. Each of the two connection terminals 72 is connected to the main body 71. The two connection terminals 72 are individually connected to the two third power terminals 13C and are individually conductive to the two third power terminals 13C.
  • each of the two third power terminals 13C has a first connection portion 14.
  • the configuration of the first connection portion 14 of each of the two third power terminals 13C is the same as the configuration of the first connection portion 14 of the first power terminal 13A and each of the two second power terminals 13B.
  • each of the two connection terminals 72 of the second connection member 702 has a second connection portion 73.
  • the second connection portion 73 faces one of the two third power terminals 13C in the first direction z.
  • the configuration of the second connection portion 73 of the second connection member 702 is the same as the configuration of the second connection portion 73 of the external connection member 70 provided in the semiconductor module B10.
  • each of the two third power terminals 13C has a pair of wall portions 151.
  • the pair of wall portions 151 are located on opposite sides of each other in the second direction x with respect to the second connection portion 73 of one of the two connection terminals 72 of the second connection member 702.
  • the configuration of the pair of wall portions 151 of each of the two third power terminals 13C is the same as the configuration of the pair of wall portions 151 of each of the first power terminal 13A and the second power terminal 13B.
  • Semiconductor module B50 includes a semiconductor element 20, a power terminal 13 that is electrically connected to the semiconductor element 20, and an external connection member 70 having a connection terminal 72 connected to the power terminal 13.
  • the connection terminal 72 is electrically connected to the power terminal 13.
  • the power terminal 13 and the connection terminal 72 are each provided with an engagement mechanism 79 that brings them into contact with each other. Therefore, with this configuration, even in semiconductor module B50, it is possible to suppress misalignment of the connection terminal 72 relative to the power terminal 13, and to improve the bonding state between the power terminal 13 and the connection terminal 72.
  • Appendix 1 A semiconductor element; a power terminal in electrical communication with the semiconductor element; an external connection member having a connection terminal connected to the power terminal; the connection terminal is electrically connected to the power terminal,
  • the semiconductor module wherein the power terminals and the connection terminals are each provided with an engagement mechanism for contacting each other.
  • Appendix 2. The power terminal has a first connection portion, the connection terminal has a second connection portion facing the first connection portion in a first direction and electrically connected to the first connection portion; 2.
  • Appendix 3. 3. The semiconductor module of claim 2, wherein the first connection portion and the second connection portion are in contact with each other.
  • the power terminals are located on opposite sides of the second connection portion in a second direction perpendicular to the first direction, and include a pair of wall portions connected to the first connection portion; the second connection portion has a pair of engagement surfaces that face the pair of wall portions, 4.
  • Appendix 5. The semiconductor module of claim 4, wherein a dimension of the first connection portion in the first direction is smaller than a dimension of the second connection portion in the first direction. Appendix 6.
  • the second connection portion has a first surface that faces a side opposite to a side facing the first connection portion in the first direction and is connected to the pair of engagement surfaces; the first surface includes an edge that interfaces with one of the pair of engagement surfaces; 6.
  • Each of the pair of wall portions has an opposing surface that individually faces the pair of engagement surfaces, 7.
  • Appendix 8. 8 The semiconductor module of claim 7, wherein the opposing surface includes an inclined region that slopes away from the second connection portion in the second direction as it moves from the first surface toward the first connection portion in the first direction.
  • the inclined region is in contact with one of the pair of engagement surfaces.
  • Appendix 10. the power terminal is located on an opposite side of the first connection portion with respect to the second connection portion in the first direction, and has a pair of protruding portions each extending in the second direction from the pair of wall portions, 6. The semiconductor module according to claim 5, wherein each of the pair of protrusions is in contact with the second connection portion.
  • Appendix 11. the first connection portion has a base portion and a protrusion portion protruding from the base portion toward the second connection portion, the second connection portion has an inner circumferential surface surrounding the protrusion in the first direction, 4.
  • a first welding mark is formed on the first connection portion
  • a second welding mark is formed on the second connection portion
  • Appendix 13 Further comprising a conductive layer; 13.
  • the semiconductor module of claim 12, wherein each of the semiconductor element and the power terminal is conductively bonded to the conductive layer.
  • Appendix 14 a sealing resin that covers the conductive layer and the semiconductor element, 14.
  • the semiconductor module according to claim 13, wherein the first connection portion is exposed to the outside from the sealing resin.
  • Appendix 15. A driving source; A semiconductor module according to any one of Supplementary Notes 3 to 11, The semiconductor module is electrically connected to the drive source.
  • the external connection portion has a connection surface facing a first direction,
  • the engaging portion has an engaging surface that faces a side on which the connecting surface is located in a second direction perpendicular to the first direction.
  • the engagement surface includes a first region and a second region located on an opposite side to the external connection portion with respect to the first region in the first direction, the first region is recessed in a direction away from the connection surface in the second direction, 18.
  • the second region is convex and protrudes toward the connection surface in the second direction.

Landscapes

  • Inverter Devices (AREA)

Abstract

半導体モジュールは、半導体素子と、電力端子と、外部接続部材とを備える。前記電力端子は、前記半導体素子に導通する。前記外部接続部材は、前記電力端子に接続された接続端子を有する。前記接続端子は、前記電力端子に導通している。前記電力端子および前記接続端子の各々には、互いに接する係合機構が設けられている。一例として、前記半導体モジュールは、導電層をさらに備える。前記半導体素子および前記電力端子の各々は、前記導電層に導電接合されている。

Description

半導体モジュール、半導体装置および車両
　本開示は、半導体モジュールと、当該半導体モジュールが具備する半導体装置と、当該半導体モジュールが搭載された車両とに関する。
　従来、スイッチング機能を有する半導体素子（ＭＯＳＦＥＴやＩＧＢＴなど）が搭載された半導体装置が知られており、主に電力変換用に利用されている。特許文献１には、このような半導体装置の一例が開示されている。同文献に開示された半導体装置は、第１配線層と、第１配線層に導電接合された第１半導体素子と、第１配線層に導通する第２端子と、第１配線層および第１半導体素子を覆う封止樹脂とを備える。第２端子は、封止樹脂から露出している。
　特許文献１に開示されている半導体装置においては、封止樹脂から露出している第２端子の部分は、バスバーなどの外部接続部材に接続されることがある。この場合において、当該半導体装置により大きな電流を流すことが可能となるように、封止樹脂から露出している第２端子の部分と、外部接続部材との接合状態を良好にすることが好ましい。
特開２０２２－５３８０１号公報
　本開示は、従来より改良が施された半導体モジュールを提供することを一の課題とする。また本開示は、当該半導体モジュールが具備する半導体装置を提供すること、あるいは、当該半導体モジュールが搭載された車両を提供することを一の課題とする。特に本開示は、上記事情に鑑み、電力端子に対する外部接続部材の位置ずれを抑制するとともに、当該電力端子と当該外部接続部材との接合状態を良好なものとすることが可能な半導体モジュール（延いては、半導体装置および車両）を提供することを一の課題とする。
　本開示の第１の側面によって提供される半導体モジュールは、半導体素子と、前記半導体素子に導通する電力端子と、前記電力端子に接続された接続端子を有する外部接続部材とを備える。前記接続端子は、前記電力端子に導通している。前記電力端子および前記接続端子の各々には、互いに接する係合機構が設けられている。
　本開示の第２の側面によって提供される半導体装置は、導電層と、前記導電層に導電接合された半導体素子と、前記半導体素子に導通する電力端子と、前記導電層および前記半導体素子を覆う封止樹脂とを備える。前記電力端子は、各々が前記封止樹脂から外部に露出する外部接続部および係合部を有する。前記係合部は、前記外部接続部につながっている。前記外部接続部は、第１方向を向く接続面を有する。前記係合部は、前記第１方向に対して直交する第２方向において前記接続面が位置する側を向く係合面を有する。
　本開示の第３の側面によって提供される車両は、駆動源および半導体モジュールを備える。前記半導体モジュールは、本開示の第１の側面によって提供される半導体モジュールに対して、電力端子および接続端子の各々の構成が異なる。前記電力端子は、第１接続部を有する。前記接続端子は、第１方向において前記第１接続部に対向するとともに、前記第１接続部に導通する第２接続部を有する。本開示の第１の側面によって提供される半導体モジュールに設けられた係合機構は、前記第１接続部および前記第２接続部の少なくともいずれかを含む。前記第１接続部と前記第２接続部とは、互いに接している。
　上記構成によれば、たとえば半導体モジュールにおいて、電力端子に対する外部接続部材の位置ずれを抑制するとともに、当該電力端子と当該外部接続部材との接合状態を良好なものとすることが可能となる。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態にかかる半導体モジュールが具備する半導体装置の斜視図である。 図２は、図１に示す半導体装置の平面図である。 図３は、図２に対応する平面図であり、封止樹脂を透過している。 図４は、図３の部分拡大図である。 図５は、図２に対応する平面図であり、第１導通部材を透過し、かつ封止樹脂の図示を省略している。 図６は、図１に示す半導体装置の右側面図である。 図７は、図１に示す半導体装置の底面図である。 図８は、図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図９は、図３のＩＸ－ＩＸ線に沿う断面図である。 図１０は、図９に示す第１素子およびその周辺の部分拡大図である。 図１１は、図９に示す第２素子およびその周辺の部分拡大図である。 図１２は、図３のＸＩＩ－ＸＩＩ線に沿う断面図である。 図１３は、図３のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１４は、図２の部分拡大図である。 図１５は、図１４のＸＶ－ＸＶ線に沿う断面図である。 図１６は、本開示の第１実施形態にかかる半導体モジュールの平面図である。 図１７は、図１６の部分拡大図である。 図１８は、図１７のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。 図１９は、図１６に示す半導体モジュールの作用効果を説明する断面図である。 図２０は、図１６に示す半導体モジュールが搭載された車両の概要図である。 図２１は、本開示の第２実施形態にかかる半導体モジュールの平面図である。 図２２は、図２１の部分拡大図である。 図２３は、図２２のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う断面図である。 図２４は、本開示の第３実施形態にかかる半導体モジュールの平面図である。 図２５は、図２４の部分拡大図である。 図２６は、図２５のＸＸＶＩ－ＸＸＶＩ線に沿う断面図である。 図２７は、図２５のＸＸＶＩＩ－ＸＸＶＩＩ線に沿う断面図である。 図２８は、本開示の第４実施形態にかかる半導体モジュールの平面図である。 図２９は、図２８の部分拡大図である。 図３０は、図２９のＸＸＸ－ＸＸＸ線に沿う断面図である。 図３１は、本開示の第５実施形態にかかる半導体モジュールが具備する半導体装置の平面図である。 図３２は、本開示の第５実施形態にかかる半導体モジュールの平面図である。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　第１実施形態：
　図１～図１５に基づき、本開示の第１実施形態にかかる半導体モジュールＢ１０が具備する半導体装置Ａ１０について説明する。半導体装置Ａ１０は、第１導電層１２１、第２導電層１２２、複数の電力端子１３、複数の半導体素子２０、第１導通部材３１、第２導通部材３２および封止樹脂５０を備える。さらに半導体装置Ａ１０は、基材１１、第１信号端子１６１、第２信号端子１６２、第３信号端子１７１、第４信号端子１７２、２つの第５信号端子１８１、２つの第６信号端子１８２、第７信号端子１９１、２つのサーミスタ２３、第１配線６１および第２配線６２を備える。ここで、図３および図４では、理解の便宜上、封止樹脂５０を透過している。図３では、透過した封止樹脂５０を想像線（二点鎖線）で示している。図５では、理解の便宜上、第１導通部材３１を透過し、かつ封止樹脂５０の図示を省略している。
　半導体装置Ａ１０の説明においては、便宜上、互いに直交する３つの方向を参照する。一例として、後述する第１導電層１２１の第１主面１２１Ａの法線方向を「第１方向ｚ」と呼ぶ。第１方向ｚに対して直交する１つの方向を「第２方向ｘ」と呼ぶ。第１方向ｚおよび第２方向ｘの双方に対して直交する方向を「第３方向ｙ」と呼ぶ。
　半導体装置Ａ１０は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂに入力された直流電力を、複数の半導体素子２０により交流電力に変換する。変換された交流電力は、２つの第３電力端子１３Ｃの各々からモータなどの電力供給対象に入力される。
　基材１１は、図９～図１１に示すように、第１方向ｚにおいて第１導電層１２１および第２導電層１２２を基準として複数の半導体素子２０とは反対側に位置する。基材１１は、第１導電層１２１および第２導電層１２２を支持している。半導体装置Ａ１０においては、基材１１は、ＤＢＣ（Direct Bonded Copper）基板から構成される。図９～図１１に示すように、基材１１は、絶縁層１１１、２つの中間層１１２、および放熱層１１３を含む。基材１１は、放熱層１１３の一部を除き封止樹脂５０に覆われている。
　図９～図１１に示すように、絶縁層１１１は、第１方向ｚにおいて中間層１１２と放熱層１１３との間に介在する部分を含む。絶縁層１１１は、熱伝導性が比較的高い材料からなる。絶縁層１１１は、たとえば窒化アルミニウム（ＡｌＮ）を含むセラミックスからなる。絶縁層１１１は、セラミックスの他、絶縁樹脂シートからなる構成でもよい。絶縁層１１１の第１方向ｚの寸法は、第１導電層１２１および第２導電層１２２の各々の第１方向ｚの寸法よりも小さい。
　図９～図１１に示すように、２つの中間層１１２は、第１方向ｚにおいて絶縁層１１１と、第１導電層１２１および第２導電層１２２との間に位置する。中間層１１２は、第３方向ｙにおいて互いに離れている。中間層１１２の組成は、銅（Ｃｕ）を含む。図５に示すように、第１方向ｚに視て、中間層１１２は、絶縁層１１１の周縁に囲まれている。
　図９～図１１に示すように、放熱層１１３は、第１方向ｚにおいて絶縁層１１１を基準として２つの中間層１１２とは反対側に位置する。図７に示すように、放熱層１１３は、封止樹脂５０から露出している。放熱層１１３の組成は、銅を含む。放熱層１１３の第１方向ｚの寸法は、絶縁層１１１の第１方向ｚの寸法よりも大きい。第１方向ｚに視て、放熱層１１３は、絶縁層１１１の周縁に囲まれている。
　第１導電層１２１および第２導電層１２２は、図９～図１１に示すように、基材１１に接合されている。第１導電層１２１および第２導電層１２２の組成は、銅を含む。第１導電層１２１および第２導電層１２２は、第３方向ｙにおいて互いに離れている。図８および図９に示すように、第１導電層１２１は、第１方向ｚを向く第１主面１２１Ａを有する。第１主面１２１Ａは、複数の半導体素子２０に対向している。図１０に示すように、第１導電層１２１は、第１接合層１２９を介して２つの中間層１１２のうちの一方の中間層１１２に接合されている。第１接合層１２９は、たとえばハンダである。図８および図９に示すように、第２導電層１２２は、第１方向ｚにおいて第１主面１２１Ａと同じ側を向く第２主面１２２Ａを有する。図１１に示すように、第２導電層１２２は、第１接合層１２９を介して２つの中間層１１２のうちの他方の中間層１１２に接合されている。
　複数の半導体素子２０の各々は、図５および図９に示すように、第１導電層１２１および第２導電層１２２のいずれかに搭載されている。複数の半導体素子２０は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。この他、複数の半導体素子２０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのスイッチング素子や、ダイオードでもよい。半導体装置Ａ１０の説明においては、複数の半導体素子２０は、ｎチャネル型であり、かつ縦型構造のＭＯＳＦＥＴを対象とする。複数の半導体素子２０は、化合物半導体基板を含む。当該化合物半導体基板の組成は、炭化ケイ素（ＳｉＣ）を含む。
　図５に示すように、半導体装置Ａ１０においては、複数の半導体素子２０は、複数の第１半導体素子２１、および複数の第２半導体素子２２を含む。複数の第２半導体素子２２の各々の構造は、複数の第１半導体素子２１の各々の構造と等しい。複数の第１半導体素子２１は、第１導電層１２１の第１主面１２１Ａに搭載されている。複数の第１半導体素子２１は、第２方向ｘに沿って配列されている。複数の第２半導体素子２２は、第２導電層１２２の第２主面１２２Ａに搭載されている。複数の第２半導体素子２２は、第２方向ｘに沿って配列されている。
　図５および図１０に示すように、複数の第１半導体素子２１の各々は、第１電極２１１、第２電極２１２、第１ゲート電極２１３および第１検出電極２１４を有する。
　図１０に示すように、第１電極２１１は、第１導電層１２１の第１主面１２１Ａに対向している。第１電極２１１には、第１半導体素子２１により変換される前の電力に対応する電流が流れる。すなわち、第１電極２１１は、第１半導体素子２１のドレイン電極に相当する。第１電極２１１は、導電接合層２９を介して第１主面１２１Ａに導電接合されている。これにより、複数の第１半導体素子２１の各々の第１電極２１１は、第１導電層１２１に導通している。導電接合層２９は、銀（Ａｇ）などを含む焼結金属である。この他、導電接合層２９は、ハンダでもよい。
　図１０に示すように、第２電極２１２は、第１方向ｚにおいて第１導電層１２１の第１主面１２１Ａに対向する側とは反対側に位置する。したがって、第１電極２１１および第２電極２１２は、第１方向ｚにおいて互いに反対側に位置する。第２電極２１２には、第１半導体素子２１により変換された後の電力に対応する電流が流れる。すなわち、第２電極２１２は、第１半導体素子２１のソース電極に相当する。
　図１０に示すように、第１ゲート電極２１３は、第１方向ｚにおいて第１導電層１２１の第１主面１２１Ａに対向する側とは反対側に位置する。したがって、第１ゲート電極２１３は、第１方向ｚにおいて第２電極２１２と同じ側に位置する。第１ゲート電極２１３には、第１半導体素子２１を駆動するためのゲート電圧が印加される。図５に示すように、第１方向ｚに視て、第１ゲート電極２１３の面積は、第２電極２１２の面積よりも小さい。
　図５に示すように、第１検出電極２１４は、第１方向ｚにおいて第２電極２１２および第１ゲート電極２１３と同じ側に位置する。第１検出電極２１４は、第２方向ｘにおいて第１ゲート電極２１３の隣に位置する。第１検出電極２１４には、第２電極２１２に印加される電圧と等価な電圧が印加される。第１方向ｚに視て、第１検出電極２１４の面積は、第１ゲート電極２１３の面積と等しい（あるいは略等しい）。
　図５および図１１に示すように、複数の第２半導体素子２２の各々は、第３電極２２１、第４電極２２２、第２ゲート電極２２３および第２検出電極２２４を有する。
　図１１に示すように、第３電極２２１は、第２導電層１２２の第２主面１２２Ａに対向している。第３電極２２１には、第２半導体素子２２により変換される前の電力に対応する電流が流れる。すなわち、第３電極２２１は、第２半導体素子２２のドレイン電極に相当する。第３電極２２１は、導電接合層２９を介して第２主面１２２Ａに導電接合されている。これにより、複数の第２半導体素子２２の各々の第３電極２２１は、第２導電層１２２に導通している。
　図１１に示すように、第４電極２２２は、第１方向ｚにおいて第２導電層１２２の第２主面１２２Ａに対向する側とは反対側に位置する。したがって、第３電極２２１および第４電極２２２は、第１方向ｚにおいて互いに反対側に位置する。第４電極２２２には、第２半導体素子２２により変換された後の電力に対応する電流が流れる。すなわち、第４電極２２２は、第２半導体素子２２のソース電極に相当する。
　図１１に示すように、第２ゲート電極２２３は、第１方向ｚにおいて第２導電層１２２の第２主面１２２Ａに対向する側とは反対側に位置する。したがって、第２ゲート電極２２３は、第１方向ｚにおいて第４電極２２２と同じ側に位置する。第２ゲート電極２２３には、第２半導体素子２２を駆動するためのゲート電圧が印加される。図５に示すように、第１方向ｚに視て、第２ゲート電極２２３の面積は、第４電極２２２の面積よりも小さい。
　図５に示すように、第２検出電極２２４は、第１方向ｚにおいて第４電極２２２および第２ゲート電極２２３と同じ側に位置する。第２検出電極２２４は、第２方向ｘにおいて第２ゲート電極２２３の両側に位置する。第２検出電極２２４には、第４電極２２２に印加される電圧と等価な電圧が印加される。第１方向ｚに視て、第２検出電極２２４の面積は、第２ゲート電極２２３の面積と等しい（あるいは略等しい）。
　複数の電力端子１３の各々の一部は、図２および図３に示すように、封止樹脂５０から外部に露出している。複数の電力端子１３の各々は、複数の半導体素子２０のいずれかに導通している。複数の電力端子１３は、第１電力端子１３Ａ、２つの第２電力端子１３Ｂ、および２つの第３電力端子１３Ｃを含む。複数の電力端子１３の各々は、内部接続部１３１および外部接続部１３２を有する。内部接続部１３１は、封止樹脂５０に覆われている。外部接続部１３２は、内部接続部１３１から第３方向ｙに延び、かつ封止樹脂５０から外部に露出している。
　第１電力端子１３Ａは、図３および図９に示すように、第３方向ｙにおいて第１導電層１２１を基準として第２導電層１２２とは反対側に位置する。第１電力端子１３Ａは、第１導電層１２１に導電接合されている。これにより、第１電力端子１３Ａは、第１導電層１２１を介して複数の第１半導体素子２１の各々の第１電極２１１に導通している。第１電力端子１３Ａは、第１導電層１２１から第３方向ｙに延びている。第１電力端子１３Ａの内部接続部１３１は、第１導電層１２１に導電接合されている。
　２つの第２電力端子１３Ｂの各々は、図３および図８に示すように、第３方向ｙにおいて第１導電層１２１および第２導電層１２２を基準として第１電力端子１３Ａと同じ側に位置し、かつ第１導電層１２１および第２導電層１２２から離れている。２つの第２電力端子１３Ｂの各々は、複数の第２半導体素子２２の各々の第４電極２２２に導通している。２つの第２電力端子１３Ｂは、第２方向ｘにおいて互いに離れている。２つの第２電力端子１３Ｂの第２方向ｘの間には、第１電力端子１３Ａが位置する。２つの第２電力端子１３Ｂの各々の内部接続部１３１は、第１導電層１２１から離れている。
　半導体装置Ａ１０においては、第１電力端子１３Ａは、電力変換対象となる直流電力が入力されるＰ端子（正極）であるとともに、２つの第２電力端子１３Ｂは、電力変換対象となる直流電力が入力されるＮ端子（正極）である。この他、第１電力端子１３ＡがＮ端子、かつ２つの第２電力端子１３ＢがＰ端子となるように、複数の半導体素子２０に対する半導体装置Ａ１０の導電経路を適宜変更してもよい。
　２つの第３電力端子１３Ｃの各々は、図３および図８に示すように、第３方向ｙにおいて第２導電層１２２を基準として第１導電層１２１とは反対側に位置する。２つの第３電力端子１３Ｃの各々は、第２導電層１２２に導電接合されている。これにより、２つの第３電力端子１３Ｃの各々は、第２導電層１２２を介して複数の第２半導体素子２２の各々の第３電極２２１に導通している。２つの第３電力端子１３Ｃの各々から、複数の半導体素子２０により変換された交流電力が出力される。半導体装置Ａ１０においては、２つの第３電力端子１３Ｃは、第２方向ｘにおいて互いに離れている。２つの第３電力端子１３Ｃの各々の内部接続部１３１は、第２導電層１２２に導電接合されている。
　図１４および図１５に示すように、複数の電力端子１３の各々は、封止樹脂５０から外部に露出する係合部１３３を有する。半導体装置Ａ１０においては、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々が係合部１３３を有する。係合部１３３は、外部接続部１３２につながっている。複数の電力端子１３の各々の外部接続部１３２は、接続面１３２Ａを有する。接続面１３２Ａは、第１方向ｚにおいて第１導電層１２１の第１主面１２１Ａと同じ側を向く。係合部１３３は、第２方向ｘにおいて接続面１３２Ａが位置する側を向く係合面１３４を有する。
　図１４および図１５に示すように、係合部１３３は、一対の壁部１３３Ａを含む。一対の壁部１３３Ａの各々は、外部接続部１３２の第２方向ｘの両側から第１方向ｚに突出している。一対の壁部１３３Ａは、第１方向ｚにおいて接続面１３２Ａが向く側に突出している。一対の壁部１３３Ａの各々は、係合面１３４を有する。
　図１５に示すように、係合面１３４は、第１領域１３４Ａおよび第２領域１３４Ｂを含む。第２領域１３４Ｂは、第１方向ｚにおいて第１領域１３４Ａを基準として外部接続部１３２とは反対側に位置する。第１領域１３４Ａは、第２方向ｘにおいて外部接続部１３２の接続面１３２Ａから離れる向きに凹む凹状である。第２領域１３４Ｂは、第２方向ｘにおいて接続面１３２Ａに近づく向きに突出する凸状である。
　第１配線６１は、図１０に示すように、第１導電層１２１の第１主面１２１Ａに接合されている。第１配線６１は、第３方向ｙにおいて複数の第１半導体素子２１を基準として複数の第２半導体素子２２とは反対側に位置する。第１配線６１は、複数の第１半導体素子２１と、第１導電層１２１とに導通している。図５および図１０に示すように、第１配線６１は、第１搭載層６１１、第１金属層６１２、２つの第１ゲート配線層６１３、第１検出配線層６１４、第１温度検出配線層６１５および第２検出配線層６１６を有する。
　図５に示すように、第１搭載層６１１は、２つの第１ゲート配線層６１３、第１検出配線層６１４、２つの第１温度検出配線層６１５、および第２検出配線層６１６を搭載している。第１搭載層６１１は、絶縁体である。第１搭載層６１１は、たとえばセラミックスからなる。この他、第１搭載層６１１は、絶縁樹脂シートからなる場合でもよい。
　図１０に示すように、第１金属層６１２は、第１方向ｚにおいて第１搭載層６１１を基準として第１導電層１２１の第１主面１２１Ａに対向する側に位置する。第１金属層６１２は、第１搭載層６１１に接合されている。第１金属層６１２の組成は、銅を含む。第１金属層６１２は、第２接合層６８を介して第１主面１２１Ａに接合されている。第２接合層６８は、たとえばハンダである。
　図５および図１０に示すように、２つの第１ゲート配線層６１３は、第１搭載層６１１を基準として第１金属層６１２とは反対側に位置する。２つの第１ゲート配線層６１３は、第１搭載層６１１に接合されている。２つの第１ゲート配線層６１３のうち、一方の第１ゲート配線層６１３には、複数の第１ワイヤ４１が導電接合されている。複数の第１ワイヤ４１は、複数の第１半導体素子２１の各々の第１ゲート電極２１３に個別に導電接合されている。さらに２つの第１ゲート配線層６１３の各々には、複数の第６ワイヤ４６が導電接合されている。これにより、２つの第１ゲート配線層６１３の各々は、複数の第１半導体素子２１の各々の第１ゲート電極２１３に導通している。
　図５および図１０に示すように、第１検出配線層６１４は、第１搭載層６１１を基準として第１金属層６１２とは反対側に位置する。第１検出配線層６１４は、第１搭載層６１１に接合されている。第１検出配線層６１４には、複数の第２ワイヤ４２が導電接合されている。さらに複数の第２ワイヤ４２は、複数の第１半導体素子２１の各々の第１検出電極２１４に個別に導電接合されている。これにより、第１検出配線層６１４は、複数の第１半導体素子２１の各々の第１検出電極２１４に導通している。
　図５に示すように、２つの第１温度検出配線層６１５は、第１搭載層６１１を基準として第１金属層６１２とは反対側に位置する。２つの第１温度検出配線層６１５は、第１搭載層６１１に接合されている。２つの第１温度検出配線層６１５は、第２方向ｘにおいて互いに隣り合っている。
　図５に示すように、第２検出配線層６１６は、第１搭載層６１１を基準として第１金属層６１２とは反対側に位置する。第２検出配線層６１６は、第１搭載層６１１に接合されている。第２検出配線層６１６には、第３ワイヤ４３が導電接合されている。さらに第３ワイヤ４３は、第１導電層１２１の第１主面１２１Ａに導電接合されている。これにより、第２検出配線層６１６は、第１導電層１２１に導通している。
　第２配線６２は、図１１に示すように、第２導電層１２２の第２主面１２２Ａに接合されている。第２配線６２は、第３方向ｙにおいて複数の第２半導体素子２２を基準として複数の第１半導体素子２１とは反対側に位置する。第２配線６２は、複数の第２半導体素子２２と、第２導電層１２２とに導通している。図５および図１１に示すように、第２配線６２は、第２搭載層６２１、第２金属層６２２、２つの第２ゲート配線層６２３、第３検出配線層６２４、２つの第２温度検出配線層６２５、および第４検出配線層６２６を有する。
　図５に示すように、第２搭載層６２１は、２つの第２ゲート配線層６２３、第３検出配線層６２４、２つの第２温度検出配線層６２５、および第４検出配線層６２６を搭載している。第２搭載層６２１は、絶縁体である。第２搭載層６２１は、たとえばセラミックスからなる。この他、第２搭載層６２１は、絶縁樹脂シートからなる場合でもよい。
　図１１に示すように、第２金属層６２２は、第１方向ｚにおいて第２搭載層６２１を基準として第２導電層１２２の第２主面１２２Ａに対向する側に位置する。第２金属層６２２は、第２搭載層６２１に接合されている。第２金属層６２２の組成は、銅を含む。第２金属層６２２は、第２接合層６８を介して第２主面１２２Ａに接合されている。
　図５および図１１に示すように、２つの第２ゲート配線層６２３は、第２搭載層６２１を基準として第２金属層６２２とは反対側に位置する。２つの第２ゲート配線層６２３は、第２搭載層６２１に接合されている。２つの第２ゲート配線層６２３のうち、一方の第２ゲート配線層６２３には、複数の第４ワイヤ４４が導電接合されている。複数の第４ワイヤ４４は、複数の第２半導体素子２２の各々の第２ゲート電極２２３に個別に導電接合されている。さらに２つの第２ゲート配線層６２３の各々には、複数の第７ワイヤ４７が導電接合されている。これにより、２つの第２ゲート配線層６２３の各々は、複数の第２半導体素子２２の各々の第２ゲート電極２２３に導通している。
　図５および図１１に示すように、第３検出配線層６２４は、第２搭載層６２１を基準として第２金属層６２２とは反対側に位置する。第３検出配線層６２４は、第２搭載層６２１に接合されている。第３検出配線層６２４には、複数の第５ワイヤ４５が導電接合されている。さらに複数の第５ワイヤ４５は、複数の第２半導体素子２２の各々の第２検出電極２２４に個別に導電接合されている。これにより、第３検出配線層６２４は、複数の第２半導体素子２２の各々の第２検出電極２２４に導通している。
　図５に示すように、２つの第２温度検出配線層６２５は、第２搭載層６２１を基準として第２金属層６２２とは反対側に位置する。２つの第２温度検出配線層６２５は、第２搭載層６２１に接合されている。２つの第２温度検出配線層６２５は、第２方向ｘにおいて互いに隣り合っている。
　図５に示すように、第４検出配線層６２６は、第２搭載層６２１を基準として第２金属層６２２とは反対側に位置する。第４検出配線層６２６は、第２搭載層６２１に接合されている。
　図１０および図１１に示すように、複数のスリーブ６３の各々は、第３接合層６９を介して第１配線６１および第２配線６２のいずれかに導電接合されている。第３接合層６９は、たとえばハンダである。複数のスリーブ６３は、金属などの導電性材料からなる。複数のスリーブ６３の各々は、第１方向ｚに延びる筒状である。図２および図９に示すように、複数のスリーブ６３の各々は、第１方向ｚにおいて第１導電層１２１の第１主面１２１Ａと同じ側を向く端面６３１を有する。端面６３１は、後述する封止樹脂５０の頂面５１から外部に露出している。第３接合層６９は、たとえばハンダである。
　２つのサーミスタ２３のうち一方のサーミスタ２３は、図４に示すように、第１配線６１の２つの第１温度検出配線層６１５に導電接合されている。２つのサーミスタ２３のうち他方のサーミスタ２３は、図４に示すように、第２配線６２の２つの第２温度検出配線層６２５に導電接合されている。２つのサーミスタ２３は、半導体装置Ａ１０の温度検出用センサとして用いられる。
　第１信号端子１６１、第２信号端子１６２、第３信号端子１７１、第４信号端子１７２、２つの第５信号端子１８１、２つの第６信号端子１８２、および第７信号端子１９１は、図１に示すように、第１方向ｚに延びる金属ピンからなる。これらの端子は、後述する封止樹脂５０の頂面５１から突出している。さらにこれらの端子は、複数のスリーブ６３に個別に圧入されている。これにより、これらの端子の各々は、複数のスリーブ６３のいずれかに支持されるとともに、第１配線６１および第２配線６２のいずれかに導通している。
　第１信号端子１６１は、図５および図１０に示すように、複数のスリーブ６３のうち、第１配線６１の２つの第１ゲート配線層６１３のいずれかに導電接合されたスリーブ６３に圧入されている。これにより、第１信号端子１６１は、２つの第１ゲート配線層６１３を介して複数の第１半導体素子２１の各々の第１ゲート電極２１３に導通している。第１信号端子１６１には、複数の第１半導体素子２１が駆動するためのゲート電圧が印加される。
　第２信号端子１６２は、図５および図１１に示すように、複数のスリーブ６３のうち、第２配線６２の２つの第２ゲート配線層６２３のいずれかに導電接合されたスリーブ６３に圧入されている。これにより、第２信号端子１６２は、２つの第２ゲート配線層６２３を介して複数の第２半導体素子２２の各々の第２ゲート電極２２３に導通している。第２信号端子１６２には、複数の第２半導体素子２２が駆動するためのゲート電圧が印加される。
　第３信号端子１７１は、図２に示すように、第２方向ｘにおいて第１信号端子１６１の隣に位置する。図５に示すように、第３信号端子１７１は、複数のスリーブ６３のうち、第１配線６１の第１検出配線層６１４に導電接合されたスリーブ６３に圧入されている。これにより、第３信号端子１７１は、第１検出配線層６１４を介して複数の第１半導体素子２１の各々の第１検出電極２１４に導通している。第３信号端子１７１には、複数の第１半導体素子２１の各々の第１検出電極２１４に印加される電圧と等価な電圧が印加される。
　第４信号端子１７２は、図２に示すように、第２方向ｘにおいて第２信号端子１６２の隣に位置する。第４信号端子１７２は、図５に示すように、複数のスリーブ６３のうち、第２配線６２の第３検出配線層６２４に導電接合されたスリーブ６３に圧入されている。これにより、第４信号端子１７２は、第３検出配線層６２４を介して複数の第２半導体素子２２の各々の第２検出電極２２４に導通している。第４信号端子１７２には、複数の第２半導体素子２２の各々の第２検出電極２２４に印加される電圧と等価な電圧が印加される。
　２つの第５信号端子１８１は、図２に示すように、第２方向ｘにおいて第１信号端子１６１を基準として第３信号端子１７１とは反対側に位置する。２つの第５信号端子１８１は、第２方向ｘにおいて互いに隣り合っている。図５に示すように、２つの第５信号端子１８１は、複数のスリーブ６３のうち、第１配線６１の２つの第１温度検出配線層６１５に個別に導電接合された２つのスリーブ６３に個別に圧入されている。これにより、２つの第５信号端子１８１は、２つのサーミスタ２３のうち、２つの第１温度検出配線層６１５に導電接合されたサーミスタ２３に導通している。
　２つの第６信号端子１８２は、図２に示すように、第２方向ｘにおいて第２信号端子１６２を基準として第４信号端子１７２とは反対側に位置する。２つの第６信号端子１８２は、第２方向ｘにおいて互いに隣り合っている。図５に示すように、２つの第６信号端子１８２は、複数のスリーブ６３のうち、第２配線６２の２つの第２温度検出配線層６２５に個別に導電接合された２つのスリーブ６３に個別に圧入されている。これにより、２つの第６信号端子１８２は、２つのサーミスタ２３のうち、２つの第２温度検出配線層６２５に導電接合されたサーミスタ２３に導通している。
　第７信号端子１９１は、図２に示すように、第２方向ｘにおいて第３信号端子１７１を基準として第１信号端子１６１とは反対側に位置する。図５に示すように、第７信号端子１９１は、複数のスリーブ６３のうち、第１配線６１の第２検出配線層６１６に導電接合されたスリーブ６３に圧入されている。これにより、第７信号端子１９１は、第２検出配線層６１６を介して第１導電層１２１に導通している。第７信号端子１９１には、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂに入力された直流電力に相当する電圧が印加される。
　第１導通部材３１は、図５および図１０に示すように、複数の第１半導体素子２１の第２電極２１２と、第２導電層１２２の第２主面１２２Ａとに導電接合されている。これにより、複数の第１半導体素子２１の第２電極２１２は、第２導電層１２２に導通している。第１導通部材３１の組成は、銅を含む。第１導通部材３１は、金属クリップである。図５に示すように、第１導通部材３１は、本体部３１１、複数の第１接合部３１２、複数の第１連結部３１３、第２接合部３１４および第２連結部３１５を有する。
　本体部３１１は、第１導通部材３１の主要部をなしている。図５に示すように、本体部３１１は、第２方向ｘに延びている。図９に示すように、本体部３１１は、第１導電層１２１と第２導電層１２２との間を跨いでいる。
　図１０に示すように、複数の第１接合部３１２は、複数の第１半導体素子２１の第２電極２１２に個別に接合されている。複数の第１接合部３１２の各々は、複数の第１半導体素子２１のいずれかの第２電極２１２に対向している。
　図５に示すように、複数の第１連結部３１３は、本体部３１１、および複数の第１接合部３１２につながっている。複数の第１連結部３１３は、第２方向ｘにおいて互いに離れている。図９に示すように、第２方向ｘに視て、複数の第１連結部３１３は、複数の第１接合部３１２から本体部３１１に向かうほど、第１導電層１２１の第１主面１２１Ａから離れる向きに傾斜している。
　図５および図９に示すように、第２接合部３１４は、第２導電層１２２の第２主面１２２Ａに接合されている。第２接合部３１４は、第２主面１２２Ａに対向している。第２接合部３１４は、第２方向ｘに延びている。第２接合部３１４の第２方向ｘの寸法は、本体部３１１の第２方向ｘの寸法に等しい。
　図５および図９に示すように、第２連結部３１５は、本体部３１１および第２接合部３１４につながっている。第２方向ｘに視て、第２連結部３１５は、第２接合部３１４から本体部３１１に向かうほど、第２導電層１２２の第２主面１２２Ａから離れる向きに傾斜している。第２連結部３１５の第２方向ｘの寸法は、本体部３１１の第２方向ｘの寸法に等しい。
　図９、図１０および図１３に示すように、複数の第１半導体素子２１の各々の第２電極２１２と、複数の第１接合部３１２の各々との間には、導電接合層２９が位置する。当該導電接合層２９は、複数の第１接合部３１２の各々と、複数の第１半導体素子２１の各々の第２電極２１２とを個別に導電接合している。図９に示すように、第２導電層１２２の第２主面１２２Ａと、第２接合部３１４との間には、導電接合層２９が位置する。当該導電接合層２９は、第２主面１２２Ａと第２接合部３１４とを導電接合している。
　第２導通部材３２は、図４および図１１に示すように、複数の第２半導体素子２２の各々の第２電極２１２と、２つの第２電力端子１３Ｂの各々の内部接続部１３１とに導電接合されている。これにより、複数の第２半導体素子２２の各々の第２電極２１２は、２つの第２電力端子１３Ｂに導通している。第２導通部材３２の組成は、銅を含む。第２導通部材３２は、金属クリップである。図４に示すように、第２導通部材３２は、２つの本体部３２１、複数の第３接合部３２２、複数の第３連結部３２３、２つの第４接合部３２４、２つの第４連結部３２５、複数の中間部３２６、および複数の横梁部３２７を有する。
　図４に示すように、２つの本体部３２１は、第２方向ｘにおいて互いに離れている。２つの本体部３２１は、第３方向ｙに延びている。図８に示すように、２つの本体部３２１は、第１導電層１２１の第１主面１２１Ａ、および第２導電層１２２の第２主面１２２Ａに対して平行である。２つの本体部３２１は、第１導通部材３１の本体部３１１よりも第１主面１２１Ａおよび第２主面１２２Ａから離れている。
　図４に示すように、複数の中間部３２６は、第２方向ｘにおいて互いに離れているとともに、第２方向ｘにおいて２つの本体部３２１の間に位置する。複数の中間部３２６は、第３方向ｙに延びている。複数の中間部３２６の各々の第３方向ｙの寸法は、２つの本体部３２１の各々の第３方向ｙの寸法よりも小さい。
　図１１に示すように、複数の第３接合部３２２は、複数の第２半導体素子２２の第２電極２１２に個別に接合されている。複数の第３接合部３２２の各々は、複数の第２半導体素子２２のいずれかの第４電極２２２に対向している。
　図４および図１２に示すように、複数の第３連結部３２３は、複数の第３接合部３２２の第２方向ｘの両側につながっている。さらに複数の第３連結部３２３は、２つの本体部３２１、および複数の中間部３２６のいずれかにつながっている。第３方向ｙに視て、複数の第３連結部３２３の各々は、複数の第３接合部３２２のいずれかから、２つの本体部３２１、および複数の中間部３２６のいずれかに向かうほど、第２導電層１２２の第２主面１２２Ａから離れる向きに傾斜している。
　図４および図８に示すように、２つの第４接合部３２４は、２つの第２電力端子１３Ｂの各々の内部接続部１３１に個別に接合されている。２つの第４接合部３２４の各々は、第１方向ｚにおいて２つの第２電力端子１３Ｂの各々の内部接続部１３１に個別に対向している。
　図４および図８に示すように、２つの第４連結部３２５は、２つの本体部３２１、および２つの第４接合部３２４につながっている。第２方向ｘに視て、２つの第４連結部３２５は、２つの第４接合部３２４から２つの本体部３２１に向かうほど、第１導電層１２１の第１主面１２１Ａから離れる向きに傾斜している。
　図４および図１３に示すように、複数の横梁部３２７は、第２方向ｘに沿って配列されている。第１方向ｚに視て、複数の横梁部３２７は、第１導通部材３１の複数の第１接合部３１２に個別に重なっている領域を含む。複数の横梁部３２７のうち第２方向ｘの中央に位置する横梁部３２７の第２方向ｘの両側は、複数の中間部３２６につながっている。複数の横梁部３２７のうち残り２つの横梁部３２７の第２方向ｘの両側は、２つの本体部３２１のいずれかと、複数の中間部３２６のいずれかとにつながっている。第３方向ｙに視て、複数の横梁部３２７は、第１方向ｚにおいて第１導電層１２１の第１主面１２１Ａが向く側に凸状をなしている。
　図９、図１１および図１２に示すように、複数の第２半導体素子２２の各々の第４電極２２２と、複数の第３接合部３２２の各々との間には、導電接合層２９が位置する。当該導電接合層２９は、複数の第３接合部３２２の各々と、複数の第２半導体素子２２の各々の第４電極２２２とを個別に導電接合している。図８に示すように、２つの第２電力端子１３Ｂの各々の内部接続部１３１と、２つの第４接合部３２４との間には、導電接合層２９が位置する。当該導電接合層２９は、２つの第２電力端子１３Ｂの各々の内部接続部１３１と、２つの第４接合部３２４とを個別に導電接合している。
　封止樹脂５０は、図８、図９、図１２および図１３に示すように、第１導電層１２１、第２導電層１２２、複数の半導体素子２０、第１導通部材３１および第２導通部材３２を覆っている。さらに封止樹脂５０は、基材１１の一部と、複数の電力端子１３の各々の一部とを覆っている。封止樹脂５０は、電気絶縁性を有する。封止樹脂５０は、たとえば黒色のエポキシ樹脂を含む材料からなる。図２、および図６～図９に示すように、封止樹脂５０は、頂面５１、底面５２、第１側面５３、第２側面５４、第３側面５５、第４側面５６、および２つの凹部５７を有する。
　図８および図９に示すように、頂面５１は、第１方向ｚにおいて第１導電層１２１の第１主面１２１Ａと同じ側を向く。図８および図９に示すように、底面５２は、第１方向ｚにおいて頂面５１とは反対側を向く。図７に示すように、底面５２から基材１１の放熱層１１３が露出している。
　図２および図６に示すように、第１側面５３および第２側面５４は、第３方向ｙにおいて互いに離れている。第１側面５３および第２側面５４は、第３方向ｙにおいて互いに反対側を向く。第１側面５３から、第１電力端子１３Ａの外部接続部１３２と、２つの第２電力端子１３Ｂの各々の外部接続部１３２とが外部に露出している。第２側面５４から、２つの第３電力端子１３Ｃの各々の外部接続部１３２が外部に露出している。
　図２および図７に示すように、第３側面５５および第４側面５６は、第２方向ｘにおいて互いに離れている。第３側面５５および第４側面５６は、第２方向ｘにおいて互いに反対側を向く。
　図２および図７に示すように、２つの凹部５７は、第１側面５３から第３方向ｙに向けて凹んでいる。２つの凹部５７は、第１方向ｚにおいて頂面５１から底面５２に至っている。２つの凹部５７は、第１電力端子１３Ａの第２方向ｘの両側に位置する。
　次に、図１６～図１８に基づき、本開示の第１実施形態にかかる半導体モジュールＢ１０について説明する。半導体モジュールＢ１０は、半導体装置Ａ１０および外部接続部材７０を備える。
　図１６に示すように、外部接続部材７０は、複数の電力端子１３のうち第１電力端子１３Ａ、および２つの第２電力端子１３Ｂに個別に接続されている。半導体モジュールＢ１０においては、外部接続部材７０は、バスバーである。この他、外部接続部材７０は、コンデンサモジュールでもよい。
　図１６に示すように、外部接続部材７０は、本体７１、および複数の接続端子７２を有する。複数の接続端子７２の各々の一部は、本体７１から外部に露出している。複数の接続端子７２は、第１接続端子７２Ａ、および２つの第２接続端子７２Ｂを含む。第１接続端子７２Ａは、第１電力端子１３Ａに接続され、かつ第１電力端子１３Ａに導通している。２つの第２接続端子７２Ｂは、２つの第２電力端子１３Ｂに個別に接続され、かつ２つの第２電力端子１３Ｂに個別に導通している。
　図１６に示すように、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々は、第１接続部１４を有する。第１接続部１４は、封止樹脂５０から外部に露出している。第１接続部１４は、先述した複数の電力端子１３の各々の外部接続部１３２に相当する。
　図１６に示すように、複数の接続端子７２の各々は、第２接続部７３を有する。第２接続部７３は、第１方向ｚにおいて第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の第１接続部１４のいずれかに対向している。第２接続部７３は、第１接続部１４に導通している。第１接続部１４および第２接続部７３は、互いに接している。第１接続部１４の第１方向ｚの寸法は、第２接続部７３の第１方向ｚの寸法よりも小さい。
　図１６に示すように、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々は、一対の壁部１５１を有する。一対の壁部１５１は、第２方向ｘにおいて複数の接続端子７２のいずれかの第２接続部７３を基準として互いに反対側に位置する。一対の壁部１５１の各々は、第１接続部１４につながっている。
　図１７および図１８に示すように、複数の接続端子７２の各々の第２接続部７３は、一対の係合面７３１、および第１面７３２を有する。一対の係合面７３１は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の一対の壁部１５１に個別に対向している。一対の壁部１５１は、一対の係合面７３１に個別に接している。第１面７３２は、第１方向ｚにおいて第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の第１接続部１４のいずれかに対向する側とは反対側を向く。第１面７３２は、一対の係合面７３１につながっている。第１面７３２は、一対の係合面７３１のいずれかとの境界をなす端縁７３２Ａを含む。一対の壁部１５１の少なくともいずれかは、端縁７３２Ａに接している。
　図１７および図１８に示すように、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の一対の壁部１５１の各々は、対向面１５１Ａを有する。一対の壁部１５１の各々の対向面１５１Ａは、複数の接続端子７２のいずれかの第２接続部７３の一対の係合面７３１に個別に対向している。対向面１５１Ａと一対の係合面７３１のいずれかとの間には、隙間が設けられている。
　図１８に示すように、一対の壁部１５１の各々の対向面１５１Ａは、傾斜領域１５１Ｂを含む。傾斜領域１５１Ｂは、第１方向ｚにおいて複数の接続端子７２のいずれかの第２接続部７３の第１面７３２から第１接続部１４に向かうほど、第２方向ｘにおいて第２接続部７３から離れる向きに傾斜している。傾斜領域１５１Ｂは、第２接続部７３の一対の係合面７３１のいずれかに接している。
　図１７および図１８に示すように、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々と、複数の接続端子７２の各々とには、係合機構７９が設けられている。第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの係合機構７９と、複数の接続端子７２のいずれかの係合機構７９とは、互いに接している。
　係合機構７９は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの第１接続部１４と、複数の接続端子７２のいずれかの第２接続部７３との少なくともいずれかを含む。半導体装置Ａ１０においては、係合機構７９は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの一対の壁部１５１と、複数の接続端子７２のいずれかの第２接続部７３の一対の係合面７３１とを含む。
　図１８に示すように、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの第１接続部１４には、第１溶接痕７６が形成されている。あわせて、複数の接続端子７２のいずれかの第２接続部７３には、第２溶接痕７７が形成されている。第１溶接痕７６および第２溶接痕７７は、複数の接続端子７２を第１電力端子１３Ａ、および２つの第２電力端子１３Ｂにレーザなどを用いた溶接により導電接合する際、第１接続部１４および第２接続部７３に形成される溶融金属が固化した痕跡である。第１溶接痕７６および第２溶接痕７７は、第１接続部１４と第２接続部７３との界面７８において互いにつながっている。
　次に、図２０に基づき、半導体モジュールＢ１０が搭載された車両Ｃについて説明する。車両Ｃは、たとえば電気自動車（ＥＶ）である。
　図２０に示すように、車両Ｃは、車載充電器８１、蓄電池８２および駆動系統８３を備える。車載充電器８１には、屋外に設置された給電施設（図示略）から無線により電力が供給される。この他、給電施設から車載充電器８１への電力の供給手段は、有線でもよい。車載充電器８１には、昇圧型のＤＣ－ＤＣコンバータが構成されている。車載充電器８１に供給された電力の電圧は、当該コンバータにより昇圧された後、蓄電池８２に給電される。昇圧された電圧は、たとえば６００Ｖである。
　駆動系統８３は、車両Ｃを駆動する。駆動系統８３は、インバータ８３１および駆動源８３２を有する。半導体モジュールＢ１０は、インバータ８３１の一部を構成する。蓄電池８２に蓄えられた電力は、インバータ８３１に給電される。蓄電池８２からインバータ８３１に給電される電力は、直流電力である。この他、図２０に示す電力系統とは異なり、蓄電池８２とインバータ８３１との間に昇圧型のＤＣ－ＤＣコンバータをさらに設けてもよい。インバータ８３１は、直流電力を交流電力に変換する。半導体モジュールＢ１０を含めたインバータ８３１は、駆動源８３２に導通している。駆動源８３２は、交流モータおよび変速機を有する。インバータ８３１によって変換された交流電力が駆動源８３２に供給されると、交流モータが回転するとともに、その回転が変速機に伝達される。変速機は、交流モータから伝達された回転数を適宜減じた上で、車両Ｃの駆動軸を回転させる。これにより、車両Ｃが駆動する。車両Ｃの駆動にあたっては、アクセルペダルの変動量などの情報に基づき交流モータの回転数を自在に操作する必要がある。そこで、インバータ８３１における半導体モジュールＢ１０は、要求される交流モータの回転数に対応させるべく、周波数が適宜変化された交流電力を出力するために必要である。
　次に、半導体モジュールＢ１０の作用効果について説明する。
　半導体モジュールＢ１０は、半導体素子２０と、半導体素子２０に導通する電力端子１３と、電力端子１３に接続された接続端子７２を有する外部接続部材７０とを備える。接続端子７２は、電力端子１３に導通している。電力端子１３および接続端子７２の各々には、互いに接する係合機構７９が設けられている。本構成をとることにより、電力端子１３に接続端子７２を導電接合する際、係合機構７９により電力端子１３に対する接続端子７２の位置ずれが抑制される。これにより、電力端子１３に対する接続端子７２の接合面積の減少が抑制されるため、電力端子１３に対する接続端子７２の接合強度の低下が抑制できる。あわせて、電力端子１３および接続端子７２の各々により大きな電流を流すことができる。さらに、電力端子１３に接続端子７２を接続する際、接続端子７２を電力端子１３に仮固定するための治具が不要となる。これにより、電力端子１３に接続端子７２を溶接により導電接合する際、接続端子７２に対する溶接範囲をより拡大できる。したがって、本構成によれば、半導体モジュールＢ１０においては、電力端子１３に対する接続端子７２の位置ずれを抑制するとともに、電力端子１３と接続端子７２との接合状態をより良好なものとすることが可能となる。
　電力端子１３は、第１接続部１４、および一対の壁部１５１を有する。接続端子７２は、第１方向ｚにおいて第１接続部１４に対向する第２接続部７３を有する。一対の壁部１５１は、第２方向ｘにおいて第２接続部７３を基準として互いに反対側に位置するとともに、第１接続部１４につながっている。第２接続部７３は、一対の壁部１５１に対向する一対の係合面７３１を有する。係合機構７９は、一対の壁部１５１、および一対の係合面７３１を含む。本構成をとることにより、電力端子１３に対して接続端子７２が第２方向ｘにずれようとすると、一対の係合面７３１のいずれかが一対の壁部１５１のいずれかに接触する。これにより、電力端子１３に対する接続端子７２の第２方向ｘの位置ずれを係合機構７９により抑制できる。
　電力端子１３の第１接続部１４の第１方向ｚの寸法は、接続端子７２の第２接続部７３の第１方向ｚの寸法よりも小さい。本構成をとることにより、第２接続部７３の一対の係合面７３１の各々の第１方向ｚの寸法をより拡大できる。
　接続端子７２の第２接続部７３は、第１方向ｚにおいて電力端子１３の第１接続部１４に対向する側とは反対側を向く第１面７３２を有する。電力端子１３の一対の壁部１５１の少なくともいずれかは、第１面７３２の端縁７３２Ａに接している。本構成をとることにより、電力端子１３に対して接続端子７２が第１方向ｚにおいて第１面７３２が向く側にずれようとすると、一対の壁部１５１の少なくともいずれかによりそのずれが規制される。これにより、電力端子１３に対する接続端子７２の第１方向ｚの位置ずれを係合機構７９により抑制できる。
　電力端子１３の一対の壁部１５１の各々は、接続端子７２の第２接続部７３の一対の係合面７３１に個別に対向する対向面１５１Ａを有する。対向面１５１Ａと一対の係合面７３１のいずれかとの間には、隙間が設けられている。本構成をとることにより、一対の壁部１５１の各々に第２方向ｘにおいて第２接続部７３が位置する側とは反対側を向く力を与えると、一対の壁部１５１の各々に第２方向ｘの復元力を発生させることが可能となる。これにより、第２接続部７３が一対の壁部１５１により挟み付けられるため、係合機構７９によって電力端子１３に対する接続端子７２の位置ずれを効果的に抑制できる。
　電力端子１３の一対の壁部１５１の各々の対向面１５１Ａは、傾斜領域１５１Ｂを含む。傾斜領域１５１Ｂは、第１方向ｚにおいて接続端子７２の第２接続部７３の第１面７３２から電力端子１３の第１接続部１４に向かうほど、第２方向ｘにおいて第２接続部７３から離れる向きに傾斜している。傾斜領域１５１Ｂは、接続端子７２の第２接続部７３の一対の係合面７３１のいずれかに接している。本構成をとることにより、傾斜領域１５１Ｂから一対の係合面７３１のいずれかに、図１９に示す圧縮力Ｆが作用する。圧縮力Ｆの向きは、第２方向ｘに対して傾斜している。圧縮力Ｆは、第１方向ｚを向く成分と、第２方向ｘを向く成分とを含む。これにより、係合機構７９によって電力端子１３に対する接続端子７２の位置ずれをより効果的に抑制できる。
　半導体装置Ａ１０は、導電層（第１導電層１２１および第２導電層１２２のいずれか）と、当該導電層に導電接合された半導体素子２０と、半導体素子２０に導通する電力端子１３と、当該導電層および半導体素子２０を覆う封止樹脂５０とを備える。電力端子１３は、外部接続部１３２と、外部接続部１３２につながる係合部１３３を有する。外部接続部１３２は、第１方向ｚを向く接続面１３２Ａを有する。係合部１３３は、第２方向ｘにおいて接続面１３２Ａが位置する側を向く係合面１３４を有する。本構成をとることにより、電力端子１３に接続端子７２を接続する際、接続端子７２が第２方向ｘにずれようとすると、接続端子７２が係合面１３４に接触する。したがって、本構成によれば、半導体装置Ａ１０においては、電力端子１３に対する接続端子７２の位置ずれを抑制するとともに、電力端子１３と接続端子７２との接合状態をより良好なものとすることが可能となる。
　半導体装置Ａ１０においては、係合部１３３は、外部接続部１３２の第２方向ｘの両側から第１方向ｚに突出する一対の壁部１３３Ａを含む。一対の壁部１３３Ａの各々の係合面１３４は、第１領域１３４Ａおよび第２領域１３４Ｂを含む。第１領域１３４Ａは、第２方向ｘにおいて外部接続部１３２の接続面１３２Ａから離れる向きに凹む凹状である。第２領域１３４Ｂは、第２方向ｘにおいて接続面１３２Ａに近づく向きに突出する凸状である。本構成をとることにより、一対の壁部１３３Ａの各々に第２方向ｘにおいて接続面１３２Ａが位置する側とは反対側を向く力を与えると、一対の壁部１３３Ａの各々に第２方向ｘの復元力を発生させることが可能となる。これにより、電力端子１３に接続端子７２を接続する際、接続端子７２が一対の壁部１３３Ａに挟み付けられるため、電力端子１３に対する接続端子７２の位置ずれを効果的に抑制できる。
　第２実施形態：
　図２１～図２３に基づき、本開示の第２実施形態にかかる半導体モジュールＢ２０について説明する。これらの図において、先述した半導体装置Ａ１０および半導体モジュールＢ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
　半導体モジュールＢ２０においては、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の構成が、半導体モジュールＢ１０の当該構成と異なる。
　図２１および図２２に示すように、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々は、一対の張出部１５２を有する。図２３に示すように、一対の張出部１５２は、第１方向ｚにおいて複数の接続端子７２のいずれかの第２接続部７３を基準として第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの第１接続部１４とは反対側に位置する。一対の張出部１５２は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの一対の壁部１５１から第２方向ｘに個別に延びている。一対の張出部１５２の各々は、第２接続部７３の第１面７３２に接している。
　半導体モジュールＢ２０においては、係合機構７９は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの一対の壁部１５１、および一対の張出部１５２と、複数の接続端子７２のいずれかの第２接続部７３の一対の係合面７３１とを含む。
　次に、半導体モジュールＢ２０の作用効果について説明する。
　半導体モジュールＢ２０は、半導体素子２０と、半導体素子２０に導通する電力端子１３と、電力端子１３に接続された接続端子７２を有する外部接続部材７０とを備える。接続端子７２は、電力端子１３に導通している。電力端子１３および接続端子７２の各々には、互いに接する係合機構７９が設けられている。したがって、本構成によれば、半導体モジュールＢ２０においても、電力端子１３に対する接続端子７２の位置ずれを抑制するとともに、電力端子１３と接続端子７２との接合状態をより良好なものとすることが可能となる。さらに、半導体モジュールＢ２０においては、半導体モジュールＢ１０と共通する構成を具備することにより、半導体モジュールＢ１０と同等の作用効果を奏する。
　半導体モジュールＢ２０においては、電力端子１３は、一対の壁部１５１から第２方向ｘに個別に延びる一対の張出部１５２を有する。一対の張出部１５２の各々は、接続端子７２の第２接続部７３に接している。係合機構７９は、一対の壁部１５１、一対の張出部１５２、および第２接続部７３の一対の係合面７３１を含む。本構成をとることにより、一対の張出部１５２の各々から第２接続部７３に第１方向ｚの支圧力を作用させることができる。これにより、電力端子１３に対する接続端子７２の位置ずれをより効果的に抑制しつつ、電力端子１３に対する接続端子７２の接合強度の増加を図ることができる。この場合において、第２接続部７３に作用する第１方向ｚの支圧力がより大きくなると、電力端子１３と接続端子７２との溶接による導電接合を不要とすることができる。
　第３実施形態：
　図２４～図２７に基づき、本開示の第３実施形態にかかる半導体モジュールＢ３０について説明する。これらの図において、先述した半導体装置Ａ１０および半導体モジュールＢ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
　半導体モジュールＢ３０においては、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の構成と、複数の接続端子７２の各々の構成とが、半導体モジュールＢ１０の当該構成と異なる。
　図２４および図２５に示すように、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の第１接続部１４は、基部１４１および凸部１４２を有する。基部１４１は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの内部接続部１３１につながっている。図２６および図２７に示すように、凸部１４２は、基部１４１から複数の接続端子７２のいずれかの第２接続部７３に向けて突出している。
　図２４および図２５に示すように、複数の接続端子７２の各々の第２接続部７３は、内周面７３３を有する。内周面７３３は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの第１接続部１４の凸部１４２を第１方向ｚの回りに囲んでいる。凸部１４２は、内周面７３３に接している。凸部１４２は、内周面７３３により規定された第２接続部７３の陥入部に収容されている。
　半導体モジュールＢ３０においては、係合機構７９は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの第１接続部１４の凸部１４２と、複数の接続端子７２のいずれかの第２接続部７３の内周面７３３とを含む。
　次に、半導体モジュールＢ３０の作用効果について説明する。
　半導体モジュールＢ３０は、半導体素子２０と、半導体素子２０に導通する電力端子１３と、電力端子１３に接続された接続端子７２を有する外部接続部材７０とを備える。接続端子７２は、電力端子１３に導通している。電力端子１３および接続端子７２の各々には、互いに接する係合機構７９が設けられている。したがって、本構成によれば、半導体モジュールＢ３０においても、電力端子１３に対する接続端子７２の位置ずれを抑制するとともに、電力端子１３と接続端子７２との接合状態をより良好なものとすることが可能となる。
　半導体モジュールＢ３０においては、電力端子１３の第１接続部１４は、基部１４１と、基部１４１から接続端子７２の第２接続部７３に向けて突出する凸部１４２とを有する。第２接続部７３は、第１方向ｚの回りに凸部１４２を囲む内周面７３３を有する。係合機構７９は、凸部１４２および内周面７３３を含む。本構成をとることにより、電力端子１３に対して接続端子７２が第１方向ｚに対して直交する方向にずれようとすると、凸部１４２が内周面７３３に接触する。これにより、第１方向ｚに対して直交する方向における電力端子１３に対する接続端子７２の位置ずれを係合機構７９により抑制できる。
　第４実施形態：
　図２８～図３０に基づき、本開示の第４実施形態にかかる半導体モジュールＢ４０について説明する。これらの図において、先述した半導体装置Ａ１０および半導体モジュールＢ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
　半導体モジュールＢ４０においては、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の構成と、複数の接続端子７２の各々の構成とが、半導体モジュールＢ１０の当該構成と異なる。
　図２８および図２９に示すように、複数の接続端子７２の各々は、一対の壁部７４を有する。図３０に示すように、一対の壁部７４は、第２接続部７３の第２方向ｘの両側から第１方向ｚにおいて第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの第１接続部１４が位置する側に突出している。一対の壁部７４は、第１接続部１４に対向している。
　図３０に示すように、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の第１接続部１４は、一対の係合面１４３を有する。一対の係合面１４３は、複数の接続端子７２のいずれかの一対の壁部７４に個別に対向している。図３０に示すように、複数の接続端子７２の各々の一対の壁部７４の各々は、対向面７４１を有する。対向面７４１は、一対の係合面１４３のいずれかに対向しており、かつ係合面１４３に接している。
　半導体モジュールＢ４０においては、係合機構７９は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの第１接続部１４の一対の係合面１４３と、複数の接続端子７２のいずれかの一対の壁部７４とを含む。
　次に、半導体モジュールＢ４０の作用効果について説明する。
　半導体モジュールＢ４０は、半導体素子２０と、半導体素子２０に導通する電力端子１３と、電力端子１３に接続された接続端子７２を有する外部接続部材７０とを備える。接続端子７２は、電力端子１３に導通している。電力端子１３および接続端子７２の各々には、互いに接する係合機構７９が設けられている。したがって、本構成によれば、半導体モジュールＢ４０においても、電力端子１３に対する接続端子７２の位置ずれを抑制するとともに、電力端子１３と接続端子７２との接合状態をより良好なものとすることが可能となる。
　第５実施形態：
　図３１に基づき、本開示の第５実施形態にかかる半導体モジュールＢ５０が具備する半導体装置Ａ２０について説明する。本図において、先述した半導体装置Ａ１０および半導体モジュールＢ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
　半導体装置Ａ２０においては、複数の電力端子１３の構成が半導体装置Ａ１０の当該構成と異なる。
　図３１に示すように、半導体装置Ａ２０においては、第１電力端子１３Ａ、２つの第２電力端子１３Ｂ、および２つの第３電力端子１３Ｃの各々が係合部１３３を有する。２つの第３電力端子１３Ｃの各々が有する係合部１３３の構成は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々が有する係合部１３３の構成と同一である。
　次に、図３２に基づき、本開示の第５実施形態にかかる半導体モジュールＢ５０について説明する。半導体モジュールＢ５０は、半導体装置Ａ２０および外部接続部材７０を備える。
　図３２に示すように、半導体モジュールＢ５０においては、外部接続部材７０は、第１接続部材７０１および第２接続部材７０２を含む。第１接続部材７０１の構成は、半導体モジュールＢ１０が具備する外部接続部材７０の構成と同一である。第２接続部材７０２は、複数の電力端子１３のうち２つの第３電力端子１３Ｃに個別に接続されている。半導体モジュールＢ５０においては、第２接続部材７０２は、モータなどに導通するバスバーである。
　図３２に示すように、第１接続部材７０１は、本体７１、および複数の接続端子７２を有する。複数の接続端子７２は、複数の電力端子１３のうち第１電力端子１３Ａ、および２つの第２電力端子１３Ｂに個別に接続され、かつ第１電力端子１３Ａ、および２つの第２電力端子１３Ｂに個別に導通している。
　図３２に示すように、第２接続部材７０２は、本体７１、および２つの接続端子７２を有する。２つの接続端子７２の各々は、本体７１につながっている。２つの接続端子７２は、２つの第３電力端子１３Ｃに個別に接続され、かつ２つの第３電力端子１３Ｃに個別に導通している。
　図３２に示すように、２つの第３電力端子１３Ｃの各々は、第１接続部１４を有する。２つの第３電力端子１３Ｃの各々が有する第１接続部１４の構成は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々が有する第１接続部１４の構成と同一である。
　図３２に示すように、第２接続部材７０２の２つの接続端子７２の各々は、第２接続部７３を有する。第２接続部７３は、第１方向ｚにおいて２つの第３電力端子１３Ｃのいずれかに対向している。第２接続部材７０２にかかる第２接続部７３の構成は、半導体モジュールＢ１０が具備する外部接続部材７０にかかる第２接続部７３の構成と同一である。
　図３２に示すように、２つの第３電力端子１３Ｃの各々は、一対の壁部１５１を有する。一対の壁部１５１は、第２方向ｘにおいて第２接続部材７０２の２つの接続端子７２のいずれかの第２接続部７３を基準として互いに反対側に位置する。２つの第３電力端子１３Ｃの各々が有する一対の壁部１５１の構成は、第１電力端子１３Ａ、および第２電力端子１３Ｂの各々が有する一対の壁部１５１の構成と同一である。
　次に、半導体モジュールＢ５０の作用効果について説明する。
　半導体モジュールＢ５０は、半導体素子２０と、半導体素子２０に導通する電力端子１３と、電力端子１３に接続された接続端子７２を有する外部接続部材７０とを備える。接続端子７２は、電力端子１３に導通している。電力端子１３および接続端子７２の各々には、互いに接する係合機構７９が設けられている。したがって、本構成によれば、半導体モジュールＢ５０においても、電力端子１３に対する接続端子７２の位置ずれを抑制するとともに、電力端子１３と接続端子７２との接合状態をより良好なものとすることが可能となる。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　本開示は、以下の付記に記載した実施形態を含む。
　付記１．
　半導体素子と、
　前記半導体素子に導通する電力端子と、
　前記電力端子に接続された接続端子を有する外部接続部材と、を備え、
　前記接続端子は、前記電力端子に導通しており、
　前記電力端子および前記接続端子の各々には、互いに接する係合機構が設けられている、半導体モジュール。
　付記２．
　前記電力端子は、第１接続部を有し、
　前記接続端子は、第１方向において前記第１接続部に対向するとともに、前記第１接続部に導通する第２接続部を有し、
　前記係合機構は、前記第１接続部および前記第２接続部の少なくともいずれかを含む、付記１に記載の半導体モジュール。
　付記３．
　前記第１接続部と前記第２接続部とは、互いに接している、付記２に記載の半導体モジュール。
　付記４．
　前記電力端子は、前記第１方向に対して直交する第２方向において前記第２接続部を基準として互いに反対側に位置するとともに、前記第１接続部につながる一対の壁部を有し、
　前記第２接続部は、前記一対の壁部に個別に対向する一対の係合面を有し、
　前記係合機構は、前記一対の壁部、および前記一対の係合面を含む、付記３に記載の半導体モジュール。
　付記５．
　前記第１接続部の前記第１方向の寸法は、前記第２接続部の前記第１方向の寸法よりも小さい、付記４に記載の半導体モジュール。
　付記６．
　前記第２接続部は、前記第１方向において前記第１接続部に対向する側とは反対側を向くとともに、前記一対の係合面につながる第１面を有し、
　前記第１面は、前記一対の係合面のいずれかとの境界をなす端縁を含み、
　前記一対の壁部の少なくともいずれかは、前記端縁に接している、付記５に記載の半導体モジュール。
　付記７．
　前記一対の壁部の各々は、前記一対の係合面に個別に対向する対向面を有し、
　前記対向面と前記一対の係合面のいずれかとの間には、隙間が設けられている、付記６に記載の半導体モジュール。
　付記８．
　前記対向面は、前記第１方向において前記第１面から前記第１接続部に向かうほど、前記第２方向において前記第２接続部から離れる向きに傾斜した傾斜領域を含む、付記７に記載の半導体モジュール。
　付記９．
　前記傾斜領域は、前記一対の係合面のいずれかに接している、付記８に記載の半導体モジュール。
　付記１０．
　前記電力端子は、前記第１方向において前記第２接続部を基準として前記第１接続部とは反対側に位置するとともに、前記一対の壁部から前記第２方向に個別に延びる一対の張出部を有し、
　前記一対の張出部の各々は、前記第２接続部に接している、付記５に記載の半導体モジュール。
　付記１１．
　前記第１接続部は、基部と、前記基部から前記第２接続部に向けて突出する凸部と、を有し、
　前記第２接続部は、前記第１方向の回りに前記凸部を囲む内周面を有し、
　前記係合機構は、前記凸部および前記内周面を含む、付記３に記載の半導体モジュール。
　付記１２．
　前記第１接続部には、第１溶接痕が形成されており、
　前記第２接続部には、第２溶接痕が形成されており、
　前記第１溶接痕および前記第２溶接痕は、前記第１接続部と前記第２接続部との界面において互いにつながっている、付記３ないし１１のいずれかに記載の半導体モジュール。
　付記１３．
　導電層をさらに備え、
　前記半導体素子および前記電力端子の各々は、前記導電層に導電接合されている、付記１２に記載の半導体モジュール。
　付記１４．
　前記導電層および前記半導体素子を覆う封止樹脂をさらに備え、
　前記第１接続部は、前記封止樹脂から外部に露出している、付記１３に記載の半導体モジュール。
　付記１５．
　駆動源と、
　付記３ないし１１のいずれかに記載の半導体モジュールと、を備え、
　前記半導体モジュールは、前記駆動源に導通している、車両。
　付記１６．
　導電層と、
　前記導電層に導電接合された半導体素子と、
　前記半導体素子に導通する電力端子と、
　前記導電層および前記半導体素子を覆う封止樹脂と、を備え、
　前記電力端子は、各々が前記封止樹脂から外部に露出する外部接続部および係合部を有し、
　前記係合部は、前記外部接続部につながっており、
　前記外部接続部は、第１方向を向く接続面を有し、
　前記係合部は、前記第１方向に対して直交する第２方向において前記接続面が位置する側を向く係合面を有する、半導体装置。
　付記１７．
　前記係合部は、前記外部接続部の前記第２方向の両側から前記第１方向に突出する一対の壁部を含む、付記１６に記載の半導体装置。
　付記１８．
　前記係合面は、第１領域と、前記第１方向において前記第１領域を基準として前記外部接続部とは反対側に位置する第２領域と、を含み、
　前記第１領域は、前記第２方向において前記接続面から離れる向きに凹む凹状であり、
　前記第２領域は、前記第２方向において前記接続面に近づく向き突出する凸状である、付記１７に記載の半導体装置。
Ａ１０，Ａ２０：半導体装置
Ｂ１０，Ｂ２０，Ｂ３０，Ｂ４０，Ｂ５０：半導体モジュール
Ｃ：車両　　　　１１：基材
１１１：絶縁層　　　　１１２：中間層
１１３：放熱層　　　　１１３Ａ：基面
１１３Ｂ：陥入部　　　　１２１：第１導電層
１２１Ａ：第１主面　　　　１２２：第２導電層
１２２Ａ：第２主面　　　　１２９：第１接合層
１３：電力端子　　　　１３Ａ～１３Ｃ：第１電力端子～第３電力端子
１３１：内部接続部　　　　１３２：外部接続部
１３２Ａ：接続面　　　　１３３：係合部
１３３Ａ：壁部　　　　１３４：係合面
１３４Ａ：第１領域　　　　１３４Ｂ：第２領域
１４：第１接続部　　　　１４１：基部
１４２：凸部　　　　１４３：係合面
１５１：壁部　　　　１５１Ａ：対向面
１５１Ｂ：傾斜領域　　　　１５２：張出部
１６１：第１信号端子　　　　１６２：第２信号端子
１７１：第３信号端子　　　　１７２：第４信号端子
１８１：第５信号端子　　　　１８２：第６信号端子
１９１：第７信号端子　　　　２０：半導体素子
２１：第１半導体素子　　　　２１１：第１電極
２１２：第２電極　　　　２１３：第１ゲート電極
２１４：第１検出電極　　　　２２：第２半導体素子
２２１：第３電極　　　　２２２：第４電極
２２３：第２ゲート電極　　　　２２４：第２検出電極
２３：サーミスタ　　　　２９：導電接合層
３１：第１導通部材　　　　３１１：本体部
３１２：第１接合部　　　　３１３：第１連結部
３１４：第２接合部　　　　３１５：第２連結部
３２：第２導通部材　　　　３２１：本体部
３２２：第３接合部　　　　３２３：第３連結部
３２４：第４接合部　　　　３２５：第４連結部
３２６：中間部　　　　３２７：横梁部
４１～４７：第１ワイヤ～第７ワイヤ　　　　５０：封止樹脂
５１：頂面　　　　５２：底面
５３：第１側面　　　　５４：第２側面
５５：第３側面　　　　５６：第４側面
５７：凹部　　　　６１：第１配線
６１１：第１搭載層　　　　６１２：第１金属層
６１３：第１ゲート配線層　　　　６１４：第１検出配線層
６１５：第１温度検出配線層　　　　６１６：第２検出配線層
６２：第２配線　　　　６２１：第２搭載層
６２２：第２金属層　　　　６２３：第２ゲート配線層
６２４：第３検出配線層　　　　６２５：第２温度検出配線層
６２６：第４検出配線層　　　　６３：スリーブ
６３１：端面　　　　６８：第２接合層
６９：第３接合層　　　　７０：外部接続部材
７０１：第１接続部材　　　　７０２：第２接続部材
７１：本体　　　　７２：接続端子
７２Ａ：第１接続端子　　　　７２Ｂ：第２接続端子
７３：第２接続部　　　　７３１：係合面
７３２：第１面　　　　７３２Ａ：端縁
７３３：内周面　　　　７４：壁部
７４１：対向面　　　　７６：第１溶接痕
７７：第２溶接痕　　　　７８：界面
７９：係合機構　　　　８１：車載充電器
８２：蓄電池　　　　８３：駆動系統
８３１：インバータ　　　　８３２：駆動源
ｚ：第１方向　　　　ｘ：第２方向　　　　ｙ：第３方向

Claims (18)

  1. 　半導体素子と、
    　前記半導体素子に導通する電力端子と、
    　前記電力端子に接続された接続端子を有する外部接続部材と、を備え、
    　前記接続端子は、前記電力端子に導通しており、
    　前記電力端子および前記接続端子の各々には、互いに接する係合機構が設けられている、半導体モジュール。
  2. 　前記電力端子は、第１接続部を有し、
    　前記接続端子は、第１方向において前記第１接続部に対向するとともに、前記第１接続部に導通する第２接続部を有し、
    　前記係合機構は、前記第１接続部および前記第２接続部の少なくともいずれかを含む、請求項１に記載の半導体モジュール。
  3. 　前記第１接続部と前記第２接続部とは、互いに接している、請求項２に記載の半導体モジュール。
  4. 　前記電力端子は、前記第１方向に対して直交する第２方向において前記第２接続部を基準として互いに反対側に位置するとともに、前記第１接続部につながる一対の壁部を有し、
    　前記第２接続部は、前記一対の壁部に個別に対向する一対の係合面を有し、
    　前記係合機構は、前記一対の壁部、および前記一対の係合面を含む、請求項３に記載の半導体モジュール。
  5. 　前記第１接続部の前記第１方向の寸法は、前記第２接続部の前記第１方向の寸法よりも小さい、請求項４に記載の半導体モジュール。
  6. 　前記第２接続部は、前記第１方向において前記第１接続部に対向する側とは反対側を向くとともに、前記一対の係合面につながる第１面を有し、
    　前記第１面は、前記一対の係合面のいずれかとの境界をなす端縁を含み、
    　前記一対の壁部の少なくともいずれかは、前記端縁に接している、請求項５に記載の半導体モジュール。
  7. 　前記一対の壁部の各々は、前記一対の係合面に個別に対向する対向面を有し、
    　前記対向面と前記一対の係合面のいずれかとの間には、隙間が設けられている、請求項６に記載の半導体モジュール。
  8. 　前記対向面は、前記第１方向において前記第１面から前記第１接続部に向かうほど、前記第２方向において前記第２接続部から離れる向きに傾斜した傾斜領域を含む、請求項７に記載の半導体モジュール。
  9. 　前記傾斜領域は、前記一対の係合面のいずれかに接している、請求項８に記載の半導体モジュール。
  10. 　前記電力端子は、前記第１方向において前記第２接続部を基準として前記第１接続部とは反対側に位置するとともに、前記一対の壁部から前記第２方向に個別に延びる一対の張出部を有し、
    　前記一対の張出部の各々は、前記第２接続部に接している、請求項５に記載の半導体モジュール。
  11. 　前記第１接続部は、基部と、前記基部から前記第２接続部に向けて突出する凸部と、を有し、
    　前記第２接続部は、前記第１方向の回りに前記凸部を囲む内周面を有し、
    　前記係合機構は、前記凸部および前記内周面を含む、請求項３に記載の半導体モジュール。
  12. 　前記第１接続部には、第１溶接痕が形成されており、
    　前記第２接続部には、第２溶接痕が形成されており、
    　前記第１溶接痕および前記第２溶接痕は、前記第１接続部と前記第２接続部との界面において互いにつながっている、請求項３ないし１１のいずれかに記載の半導体モジュール。
  13. 　導電層をさらに備え、
    　前記半導体素子および前記電力端子の各々は、前記導電層に導電接合されている、請求項１２に記載の半導体モジュール。
  14. 　前記導電層および前記半導体素子を覆う封止樹脂をさらに備え、
    　前記第１接続部は、前記封止樹脂から外部に露出している、請求項１３に記載の半導体モジュール。
  15. 　駆動源と、
    　請求項３ないし１１のいずれかに記載の半導体モジュールと、を備え、
    　前記半導体モジュールは、前記駆動源に導通している、車両。
  16. 　導電層と、
    　前記導電層に導電接合された半導体素子と、
    　前記半導体素子に導通する電力端子と、
    　前記導電層および前記半導体素子を覆う封止樹脂と、を備え、
    　前記電力端子は、各々が前記封止樹脂から外部に露出する外部接続部および係合部を有し、
    　前記係合部は、前記外部接続部につながっており、
    　前記外部接続部は、第１方向を向く接続面を有し、
    　前記係合部は、前記第１方向に対して直交する第２方向において前記接続面が位置する側を向く係合面を有する、半導体装置。
  17. 　前記係合部は、前記外部接続部の前記第２方向の両側から前記第１方向に突出する一対の壁部を含む、請求項１６に記載の半導体装置。
  18. 　前記係合面は、第１領域と、前記第１方向において前記第１領域を基準として前記外部接続部とは反対側に位置する第２領域と、を含み、
    　前記第１領域は、前記第２方向において前記接続面から離れる向きに凹む凹状であり、
    　前記第２領域は、前記第２方向において前記接続面に近づく向き突出する凸状である、請求項１７に記載の半導体装置。
PCT/JP2024/008966 2023-03-27 2024-03-08 半導体モジュール、半導体装置および車両 Ceased WO2024203152A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2025510196A JPWO2024203152A1 (ja) 2023-03-27 2024-03-08

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-049836 2023-03-27
JP2023049836 2023-03-27

Publications (1)

Publication Number Publication Date
WO2024203152A1 true WO2024203152A1 (ja) 2024-10-03

Family

ID=92904490

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/008966 Ceased WO2024203152A1 (ja) 2023-03-27 2024-03-08 半導体モジュール、半導体装置および車両

Country Status (2)

Country Link
JP (1) JPWO2024203152A1 (ja)
WO (1) WO2024203152A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297371A (ja) * 1998-04-08 1999-10-29 Harness Syst Tech Res Ltd バスバーのレーザ溶接構造
JP2008270289A (ja) * 2007-04-16 2008-11-06 Sumitomo Electric Ind Ltd パワーモジュール、その製造方法および素子接続用バスバー
JP2015133368A (ja) * 2014-01-10 2015-07-23 三菱電機株式会社 電力接続端子および電力用半導体装置
JP2017195109A (ja) * 2016-04-21 2017-10-26 豊田鉄工株式会社 バスバー
JP2018078214A (ja) * 2016-11-10 2018-05-17 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297371A (ja) * 1998-04-08 1999-10-29 Harness Syst Tech Res Ltd バスバーのレーザ溶接構造
JP2008270289A (ja) * 2007-04-16 2008-11-06 Sumitomo Electric Ind Ltd パワーモジュール、その製造方法および素子接続用バスバー
JP2015133368A (ja) * 2014-01-10 2015-07-23 三菱電機株式会社 電力接続端子および電力用半導体装置
JP2017195109A (ja) * 2016-04-21 2017-10-26 豊田鉄工株式会社 バスバー
JP2018078214A (ja) * 2016-11-10 2018-05-17 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2024203152A1 (ja) 2024-10-03

Similar Documents

Publication Publication Date Title
CN103493200A (zh) 半导体装置、具备该半导体装置的逆变器装置、以及具备该半导体装置及逆变器装置的车用旋转电机
JP2019067951A (ja) 半導体装置
JP7419906B2 (ja) 回路構成体
JP2019102519A (ja) 半導体装置
CN117529808A (zh) 半导体装置
JP7452146B2 (ja) 回路構成体
WO2024203278A1 (ja) 半導体モジュールおよび車両
WO2024203152A1 (ja) 半導体モジュール、半導体装置および車両
WO2024176751A1 (ja) 半導体装置および車両
WO2024176740A1 (ja) 半導体装置および車両
WO2023047890A1 (ja) 半導体モジュール
WO2024018790A1 (ja) 半導体装置
WO2023243278A1 (ja) 半導体装置
WO2024162052A1 (ja) 半導体装置および車両
WO2024150659A1 (ja) 半導体装置および車両
WO2025022969A1 (ja) 半導体装置の製造方法、半導体装置および車両
JP2025098863A (ja) 半導体装置および車両
WO2024262343A1 (ja) 半導体装置および半導体モジュール
WO2025109999A1 (ja) 半導体装置、半導体モジュールおよび車両
WO2026034269A1 (ja) 半導体モジュール、車両、および半導体モジュールの製造方法
WO2024228327A1 (ja) 半導体装置、半導体装置の製造方法、および車両
WO2020189065A1 (ja) 半導体装置
WO2026048612A1 (ja) 半導体装置、半導体モジュール、車両、および半導体装置の製造方法
WO2025004780A1 (ja) 半導体装置、半導体モジュールおよび車両
WO2025192191A1 (ja) 半導体装置、電力変換ユニットおよび車両

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24779286

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025510196

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2025510196

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 24779286

Country of ref document: EP

Kind code of ref document: A1