WO2024195051A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2024195051A1
WO2024195051A1 PCT/JP2023/011244 JP2023011244W WO2024195051A1 WO 2024195051 A1 WO2024195051 A1 WO 2024195051A1 JP 2023011244 W JP2023011244 W JP 2023011244W WO 2024195051 A1 WO2024195051 A1 WO 2024195051A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
display device
organic
film
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/011244
Other languages
English (en)
French (fr)
Inventor
剛 平瀬
裕行 真殿
剛史 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Display Technology Corp
Original Assignee
Sharp Display Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Display Technology Corp filed Critical Sharp Display Technology Corp
Priority to PCT/JP2023/011244 priority Critical patent/WO2024195051A1/ja
Priority to JP2025508018A priority patent/JP7847270B2/ja
Publication of WO2024195051A1 publication Critical patent/WO2024195051A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Definitions

  • the present invention relates to a display device.
  • the organic EL display panel constituting the organic EL display device includes, for example, a resin substrate layer, a TFT layer provided on the resin substrate layer and having thin film transistors (TFTs) arranged thereon, an organic EL element layer provided on the TFT layer and having organic EL elements arranged thereon, and a sealing film provided on the organic EL element layer.
  • TFTs thin film transistors
  • an organic EL display device including this organic EL display panel, a structure has been proposed in which an island-shaped non-display area is provided inside the display area where images are displayed, and through-holes are provided in the non-display area that penetrate in the thickness direction in order to place electronic components such as a camera or fingerprint sensor.
  • Patent Document 1 discloses a display device in which a first functional layer and/or a second functional layer are interrupted (or separated) by an undercut structure or an overhanging structure arranged in the intermediate region around the through hole.
  • a self-luminous element such as an organic EL element includes, for example, a first electrode provided on a TFT layer, a light-emitting functional layer provided on the first electrode, and a second electrode provided on the light-emitting functional layer.
  • the light-emitting functional layer includes individual light-emitting functional layers provided in a plurality of locations corresponding to the plurality of sub-pixels constituting the display area, and a common light-emitting functional layer provided in common to the plurality of sub-pixels.
  • the second electrode is provided in common to the plurality of sub-pixels, similar to the common light-emitting functional layer.
  • a self-luminous display device having a self-luminous element with a through-hole provided inside the display area as described above, moisture or the like may penetrate through the common light-emitting functional layer or the second electrode exposed from the through-hole, causing deterioration of the common light-emitting functional layer and the individual light-emitting functional layers in contact therewith, so it is necessary to form the common light-emitting functional layer and the second electrode separately on the display area side and the through-hole side around the through-hole. Therefore, in a self-luminous display device, it has been proposed to pattern the inorganic insulating film constituting the TFT layer and form an annular slit in the resin substrate layer around the through hole using the patterned inorganic insulating film.
  • the common light-emitting functional layer and the second electrode can be formed separately on the display area side and the through hole side.
  • the distance between the through hole and the panel edge tends to become closer.
  • the resin substrate layer is exposed at the end face of the through hole and the end face of the panel edge located at close distances, and moisture penetrates into the resin substrate layer from both the end face of the through hole and the end face of the panel edge, which makes the light-emitting functional layer easily deteriorate on the panel edge side of the through hole, so there is room for improvement.
  • the present invention was made in consideration of these points, and its purpose is to suppress deterioration of the light-emitting functional layer on the panel edge side of the through hole.
  • the display device has a display panel including a resin substrate layer, a thin film transistor layer including an inorganic insulating film provided on the resin substrate layer, a light emitting element layer provided on the thin film transistor layer, in which a plurality of first electrodes, a light emitting functional layer, and a second electrode are stacked in order corresponding to a plurality of subpixels constituting a display area, and a first inorganic sealing film provided on the light emitting element layer, and a non-display area is provided in an island shape inside the display area along the panel edge of the display panel, and a through hole penetrating the display panel in the thickness direction is provided in the non-display area, and in the non-display area, a plurality of slits are provided in the thin film transistor layer side of the resin substrate layer and the inorganic insulating film in a ring shape so as to surround the through hole, and an inorganic insulating layer formed by separating the inorganic
  • the present invention can suppress deterioration of the light-emitting functional layer on the panel edge side of the through hole.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device according to a first embodiment of the present invention.
  • FIG. 2 is a plan view of a display area of an organic EL display panel constituting the organic EL display device according to the first embodiment of the present invention.
  • 3 is a cross-sectional view of the display area of the organic EL display panel taken along line III-III in FIG.
  • FIG. 4 is an equivalent circuit diagram of a TFT layer constituting the organic EL display panel according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of an organic EL layer that constitutes the organic EL display panel according to the first embodiment of the present invention.
  • FIG. 6 is a plan view of the non-display area and its periphery of the organic EL display panel according to the first embodiment of the present invention.
  • FIG. 7 is a plan view of the non-display area and its periphery in a modified example of the organic EL display panel according to the first embodiment of the present invention, and corresponds to FIG.
  • FIG. 8 is a cross-sectional view of the non-display region of the organic EL display panel taken along line VIII-VIII in FIG. 9 is a cross-sectional view of the non-display area of the organic EL display panel taken along line IX-IX in FIG.
  • FIG. 10 is a cross-sectional view of the organic EL display panel taken along line XX in FIG.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device 70 of this embodiment.
  • FIG. 2 is a plan view of a display area D of an organic EL display panel 50a constituting the organic EL display device 70.
  • FIG. 3 is a cross-sectional view of the display area D of the organic EL display panel 50a taken along line III-III in FIG. 1.
  • FIG. 4 is an equivalent circuit diagram of a TFT layer 30 constituting the organic EL display panel 50a.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device 70 of this embodiment.
  • FIG. 2 is a plan view of a display area D of an organic EL display panel 50a constituting the organic EL display device 70.
  • FIG. 3 is a cross-sectional view of the display area D of the organic EL display panel 50a taken along line III-III in FIG. 1.
  • FIG. 4 is an equivalent circuit diagram of a TFT layer 30 constituting the organic EL display panel 50a.
  • FIG. 5 is a cross-sectional view of an organic EL layer 33 constituting the organic EL display panel 50a.
  • FIG. 6 is a plan view of a non-display area N of the organic EL display panel 50a and its periphery.
  • FIG. 7 is a plan view of a non-display area N of an organic EL display panel 50b as a modified example of the organic EL display panel 50a and its periphery, which corresponds to FIG. 6.
  • 8 and 9 are cross-sectional views of the non-display region N of the organic EL display panel 50a taken along lines VIII-VIII and IX-IX in Fig. 6.
  • Fig. 10 is a cross-sectional view of the organic EL display panel 50a taken along line XX in Fig. 1.
  • the organic EL display device 70 includes an organic EL display panel 50a having a through-hole H in the non-display area N, and an image sensor 60 installed as an electronic component on the back side of the through-hole H of the organic EL display panel 50a, as described below.
  • the organic EL display panel 50a includes, for example, a rectangular display area D for displaying images, and a frame area F arranged in a frame shape around the display area D.
  • a rectangular display area D is illustrated, but this rectangular shape also includes, for example, an approximately rectangular shape with arc-shaped sides, arc-shaped corners, or a shape with a notch in one side.
  • a plurality of sub-pixels P are arranged in a matrix.
  • a sub-pixel P having a red light-emitting region Lr for displaying red a sub-pixel P having a green light-emitting region Lg for displaying green
  • a sub-pixel P having a blue light-emitting region Lb for displaying blue are arranged adjacent to each other.
  • one pixel is composed of three adjacent sub-pixels P having a red light-emitting region Lr, a green light-emitting region Lg, and a blue light-emitting region Lb.
  • a non-display area N is provided in an island shape along the panel edge E of the organic EL display panel 50a as shown in FIG.
  • a through hole H is provided in a circular shape in a plan view that penetrates the organic EL display panel 50a in the thickness direction in order to install the image sensor 60 on the back side as shown in FIG. 1.
  • a terminal portion T is provided so as to extend in one direction (X direction in the figure).
  • a bending portion B that can be bent, for example, 180° (in a U-shape) is provided so as to extend in one direction (X direction in the figure) with the X direction in the figure as the bending axis.
  • a trench G that is approximately C-shaped in plan view is provided in the first planarization film 19a and the second planarization film 21a described later, as shown in FIG. 1 and FIG. 10, so as to penetrate the first planarization film 19a and the second planarization film 21a.
  • the trench G is provided so as to be approximately C-shaped in plan view so as to open on the terminal portion T side, as shown in FIG. 1.
  • the organic EL display panel 50a includes a resin substrate layer 10, a TFT layer 30 provided on the resin substrate layer 10, an organic EL element layer 40 provided as a light emitting element layer on the TFT layer 30, and a sealing film 45 provided on the organic EL element layer 40.
  • the resin substrate layer 10 includes a first resin substrate layer 6 provided on the side opposite the TFT layer 30, a second resin substrate layer 8 provided on the TFT layer 30 side, and an intra-substrate inorganic insulating film 7 provided between the first resin substrate layer 6 and the second resin substrate layer 8.
  • the first resin substrate layer 6 and the second resin substrate layer 8 are made of, for example, polyimide resin.
  • the intra-substrate inorganic insulating film 7, the base coat film 11 described below, the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17 are made of, for example, a single layer or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, silicon oxynitride, etc.
  • the TFT layer 30 comprises a base coat film 11 provided on a resin substrate layer 10, a plurality of first TFTs 9a, a plurality of second TFTs 9b (see Figure 4), a plurality of third TFTs 9c and a plurality of capacitors 9d provided on the base coat film 11, and a first planarization film 19a and a second planarization film 21a provided in sequence on each of the first TFTs 9a, each of the second TFTs 9b, each of the third TFTs 9c and each of the capacitors 9d.
  • the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are provided as inorganic insulating films that constitute the TFT layer 30, as described above.
  • a plurality of gate lines 14g are provided so as to extend parallel to each other in the X direction in the figure.
  • a plurality of light emission control lines 14e are provided so as to extend parallel to each other in the X direction in the figure. Note that, as shown in FIG. 2, each light emission control line 14e is provided so as to be adjacent to each gate line 14g.
  • a plurality of source lines 18f are provided so as to extend parallel to each other in the Y direction in the figure.
  • the TFT layer 30 as shown in FIG. 1 and FIG.
  • a power supply line 20a is provided in a lattice shape between the first planarization film 19a and the second planarization film 21a.
  • a first TFT 9a, a second TFT 9b, a third TFT 9c, and a capacitor 9d are provided in each subpixel P.
  • the first TFT 9a is electrically connected to the corresponding gate line 14g, source line 18f, and second TFT 9b in each subpixel P.
  • the first TFT 9a includes a semiconductor layer 12a provided on the base coat film 11, a gate electrode 14a provided on the semiconductor layer 12a via a gate insulating film 13, and a source electrode 18a and a drain electrode 18b provided on the second interlayer insulating film 17 so as to be spaced apart from each other.
  • the semiconductor layer 12a is formed of a semiconductor film made of polysilicon such as LTPS (low temperature polysilicon), and includes a source region and a drain region that are spaced apart from each other, and a channel region that is defined between the source region and the drain region.
  • LTPS low temperature polysilicon
  • the semiconductor layer 12a formed of a semiconductor film made of polysilicon is exemplified in this embodiment, the semiconductor layer 12a and the semiconductor layer 12b described later may be formed of a semiconductor film made of an oxide semiconductor such as an In-Ga-Zn-O system.
  • the gate electrode 14a is provided so as to overlap the channel region of the semiconductor layer 12a, and is configured to control the conduction between the source region and the drain region of the semiconductor layer 12a.
  • the gate electrode 14a is formed of the first metal film, similar to the gate line 14g, etc.
  • the source electrode 18a and the drain electrode 18b are electrically connected to the source region and the drain region of the semiconductor layer 12a, respectively, through contact holes formed in the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17.
  • the source electrode 18a and the drain electrode 18b are formed from the third metal film, similar to the source line 18f, etc.
  • the second TFT 9b is electrically connected to the corresponding first TFT 9a, power supply line 20a, and third TFT 9c in each subpixel P.
  • the second TFT 9b has substantially the same structure as the first TFT 9a and the third TFT 9c described later.
  • the third TFT 9c is electrically connected to the corresponding second TFT 9b, the first electrode 31a of the organic EL element 35 described later, and the light emission control line 14e in each subpixel P.
  • the third TFT 9c also includes a semiconductor layer 12b provided on the base coat film 11, a gate electrode 14b provided on the semiconductor layer 12b via a gate insulating film 13, and a source electrode 18c and a drain electrode 18d provided on the second interlayer insulating film 17 so as to be spaced apart from each other.
  • semiconductor layer 12b is formed of a semiconductor film made of polysilicon such as LTPS, and has source and drain regions that are spaced apart from each other, and a channel region that is defined between the source and drain regions.
  • the gate electrode 14b is provided so as to overlap the channel region of the semiconductor layer 12b, and is configured to control the conduction between the source region and the drain region of the semiconductor layer 12b.
  • the gate electrode 14b is formed from the first metal film, similar to the gate line 14g, etc.
  • the source electrode 18c and the drain electrode 18d are electrically connected to the source region and the drain region of the semiconductor layer 12b, respectively, through contact holes formed in the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17.
  • the source electrode 18c and the drain electrode 18d are formed from the third metal film, similar to the source line 18f, etc.
  • first TFT 9a, the second TFT 9b, and the third TFT 9c are illustrated as top-gate types, but the first TFT 9a, the second TFT 9b, and the third TFT 9c may be bottom-gate types.
  • the capacitor 9d is electrically connected to the corresponding first TFT 9a and power supply line 20a in each subpixel P.
  • the capacitor 9d includes a lower conductive layer 14c formed of the first metal film, a first interlayer insulating film 15 formed to cover the lower conductive layer 14c, and an upper conductive layer 16c formed of the second metal film on the first interlayer insulating film 15 to overlap the lower conductive layer 14c.
  • the upper conductive layer 16c is electrically connected to the power supply line 20a via a contact hole (not shown) formed in the second interlayer insulating film 17 and the first planarization film 19a.
  • the first planarization film 19a and the second planarization film 21a have flat surfaces in the display region D, and are made of, for example, organic resin materials such as polyimide resin and acrylic resin, or polysiloxane-based SOG (spin on glass) materials.
  • a relay electrode 20b is provided between the first planarization film 19a and the second planarization film 21a, made of the fourth metal film described above.
  • the organic EL element layer 40 includes a plurality of first electrodes 31a, edge covers 32a, organic EL layers 33, and second electrodes 34 that are stacked in sequence on the TFT layer 30 to correspond to a plurality of subpixels P.
  • the first electrodes 31a, organic EL layers 33, and second electrodes 34 form an organic EL element 35 (see FIG. 4).
  • the first electrodes 31a are provided in a matrix on the second planarization film 21a so as to correspond to the sub-pixels P.
  • the first electrodes 31a are electrically connected to the drain electrodes 18d of the third TFTs 9c through contact holes formed in the first planarization film 19a, relay electrodes 20b, and contact holes formed in the second planarization film 21a, as shown in FIG. 3.
  • the first electrodes 31a have a function of injecting holes (positive holes) into the organic EL layer 33.
  • the first electrodes 31a are formed of a material having a large work function.
  • examples of materials constituting the first electrode 31a include metal materials such as silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), gold (Au), titanium (Ti), ruthenium (Ru), manganese (Mn), indium (In), ytterbium (Yb), lithium fluoride (LiF), platinum (Pt), palladium (Pd), molybdenum (Mo), iridium (Ir), and tin (Sn).
  • the material constituting the first electrode 31a may be, for example, an alloy such as astatine (At)/astatine oxide (AtO 2 ).
  • the material constituting the first electrode 31a may be, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), or indium zinc oxide (IZO).
  • the first electrode 31a may be formed by stacking a plurality of layers made of the above materials. Examples of compound materials having a large work function include indium tin oxide (ITO) and indium zinc oxide (IZO).
  • the edge cover 32a is arranged in a lattice shape so as to cover the peripheral end of each first electrode 31a.
  • the edge cover 32a is made of, for example, an organic resin material such as polyimide resin or acrylic resin, or a polysiloxane-based SOG material.
  • the organic EL layer 33 is disposed on each first electrode 31a and includes individual light-emitting functional layers arranged in a matrix to correspond to the plurality of sub-pixels P, and a common light-emitting functional layer provided to be common to the plurality of sub-pixels P.
  • the organic EL layer 33 includes a hole injection layer 1, a hole transport layer 2, an organic light-emitting layer 3, an electron transport layer 4, and an electron injection layer 5, which are arranged in order on the first electrode 31a.
  • an organic EL layer 33 is illustrated in which the organic light-emitting layer 3 is provided as an individual light-emitting functional layer, and the hole injection layer 1, the hole transport layer 2, the electron transport layer 4, and the electron injection layer 5 are provided as common light-emitting functional layers.
  • color conversion may be performed using a QLED (Quantum-dot light emitting diode) or the like, and the organic light-emitting layer 3 may be used as a common light-emitting functional layer, or at least one of the hole injection layer 1, the hole transport layer 2, the electron transport layer 4, and the electron injection layer 5 may be used as an individual light-emitting functional layer.
  • QLED Quantum-dot light emitting diode
  • the hole injection layer 1 also called an anode buffer layer, has the function of bringing the energy levels of the first electrode 31a and the organic EL layer 33 closer to each other and improving the efficiency of hole injection from the first electrode 31a to the organic EL layer 33, and is provided as a common light-emitting functional layer common to a plurality of sub-pixels P.
  • materials constituting the hole injection layer 1 include triazole derivatives, oxadiazole derivatives, imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, phenylenediamine derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, and stilbene derivatives.
  • the hole transport layer 2 has a function of improving the efficiency of transporting holes from the first electrode 31a to the organic EL layer 33, and is provided as a common light-emitting functional layer common to a plurality of sub-pixels P.
  • materials constituting the hole transport layer 2 include porphyrin derivatives, aromatic tertiary amine compounds, styrylamine derivatives, polyvinylcarbazole, poly-p-phenylenevinylene, polysilane, triazole derivatives, oxadiazole derivatives, imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, pyrazolone derivatives, phenylenediamine derivatives, arylamine derivatives, amine-substituted chalcone derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stilbene derivatives, hydrogenated amorphous silicon, hydrogenated amorphous silicon,
  • the organic light-emitting layer 3 is a region where holes and electrons are injected from the first electrode 31a and the second electrode 34, respectively, and where the holes and electrons recombine when a voltage is applied by the first electrode 31a and the second electrode 34, and is provided as an individual light-emitting functional layer corresponding to a plurality of sub-pixels P.
  • the organic light-emitting layer 3 is formed from a material with high luminous efficiency.
  • Examples of materials constituting the organic light-emitting layer 3 include metal oxinoid compounds [8-hydroxyquinoline metal complexes], naphthalene derivatives, anthracene derivatives, diphenylethylene derivatives, vinylacetone derivatives, triphenylamine derivatives, butadiene derivatives, coumarin derivatives, benzoxazole derivatives, oxadiazole derivatives, oxazole derivatives, benzimidazole derivatives, thiadiazole derivatives, benzothiazole derivatives, styryl derivatives, styrylamine derivatives, bisstyrylbenzene derivatives, tristyrylbenzene derivatives, perylene derivatives, perinone derivatives, aminopyrene derivatives, pyridine derivatives, rhodamine derivatives, aquidine derivatives, phenoxazone, quinacridone derivatives, rubrene, poly-p-phenylenevinylene, polysilane, and the like.
  • the electron transport layer 4 has a function of efficiently transferring electrons to the organic light-emitting layer 3, and is provided as a common light-emitting functional layer common to a plurality of sub-pixels P.
  • materials constituting the electron transport layer 4 include organic compounds such as oxadiazole derivatives, triazole derivatives, benzoquinone derivatives, naphthoquinone derivatives, anthraquinone derivatives, tetracyanoanthraquinodimethane derivatives, diphenoquinone derivatives, fluorenone derivatives, silole derivatives, and metal oxinoid compounds.
  • the electron injection layer 5 has a function of bringing the energy levels of the second electrode 34 and the organic EL layer 33 closer to each other and improving the efficiency of electron injection from the second electrode 34 to the organic EL layer 33, and this function makes it possible to reduce the driving voltage of the organic EL element 35.
  • the electron injection layer 5 is also called a cathode buffer layer, and is provided as a common light-emitting functional layer common to the plurality of sub-pixels P.
  • examples of materials constituting the electron injection layer 5 include inorganic alkali compounds such as lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), and barium fluoride (BaF 2 ), aluminum oxide (Al 2 O 3 ), and strontium oxide (SrO).
  • inorganic alkali compounds such as lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), and barium fluoride (BaF 2 ), aluminum oxide (Al 2 O 3 ), and strontium oxide (SrO).
  • the second electrode 34 is provided on the organic EL layers 33 so as to be common to the sub-pixels P, that is, so as to cover each organic EL layer 33 and the edge cover 32a, as shown in FIG. 3.
  • the second electrode 34 has a function of injecting electrons into the organic EL layer 33.
  • the second electrode 34 is preferably made of a material having a small work function in order to improve the efficiency of electron injection into the organic EL layer 33.
  • examples of materials constituting the second electrode 34 include silver (Ag), aluminum (Al), vanadium (V), calcium (Ca), titanium (Ti), yttrium (Y), sodium (Na), manganese (Mn), indium (In), magnesium (Mg), lithium (Li), ytterbium (Yb), and lithium fluoride (LiF).
  • the second electrode 34 may be formed of an alloy such as magnesium (Mg)/copper (Cu), magnesium (Mg)/silver (Ag), sodium (Na)/potassium (K), astatine (At)/astatine oxide (AtO 2 ), lithium (Li)/aluminum (Al), lithium (Li)/calcium (Ca)/aluminum (Al), or lithium fluoride (LiF)/calcium (Ca)/aluminum (Al).
  • the second electrode 34 may be formed of a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), or indium zinc oxide (IZO).
  • the second electrode 34 may be formed by stacking a plurality of layers made of the above materials.
  • materials with a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg)/copper (Cu), magnesium (Mg)/silver (Ag), sodium (Na)/potassium (K), lithium (Li)/aluminum (Al), lithium (Li)/calcium (Ca)/aluminum (Al), and lithium fluoride (LiF)/calcium (Ca)/aluminum (Al).
  • the sealing film 45 is provided so as to cover the second electrode 34, and includes a first inorganic sealing film 41, an organic sealing film 42, and a second inorganic sealing film 43 laminated in order on the second electrode 34, and has a function of protecting the organic EL layer 33 of the organic EL element 35 from moisture and oxygen.
  • the first inorganic sealing film 41 and the second inorganic sealing film 43 are composed of inorganic insulating films such as a silicon nitride film, a silicon oxide film, and a silicon oxynitride film.
  • the organic sealing film 42 is composed of an organic resin material such as an acrylic resin, an epoxy resin, a silicone resin, a polyurea resin, a parylene resin, a polyimide resin, and a polyamide resin.
  • a sealing film 45 having a three-layer structure in which the first inorganic sealing film 41, the organic sealing film 42, and the second inorganic sealing film 43 are laminated in order is exemplified, but the sealing film 45 may be, for example, a single-layer structure of only the first inorganic sealing film 41, or a two-layer structure in which the first inorganic sealing film 41 and the organic sealing film 42 are laminated in order.
  • an organic sealing film 42 and a second inorganic sealing film 43 are provided on a first inorganic sealing film 41, and the second inorganic sealing film 43 is provided so as to cover the organic sealing film 42 on the first inorganic sealing film 41.
  • a first slit Sa, a second slit Sb and a third slit Sc are provided in a ring shape as a plurality of slits so as to surround the through hole H in the non-display region N.
  • the first slit Sa, the second slit Sb and the third slit Sc are provided on the TFT layer 30 side of the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17 constituting the TFT layer 30, and the second resin substrate layer 8.
  • the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17 are formed in the non-display region N, separated by the first slit Sa, the second slit Sb, the third slit Sc and an outer slit St described later, to form the first inorganic insulating layer 11a, the second inorganic insulating layer 13a, the third inorganic insulating layer 15a and the fourth inorganic insulating layer 17a.
  • the TFT layer 30 side of the second resin substrate layer 8 is formed in the non-display region N by being separated by the first slit Sa, the second slit Sb, the third slit Sc, and the outer slit St described later, to form a resin layer 8a.
  • the first inorganic insulating layer 11a, the second inorganic insulating layer 13a, the third inorganic insulating layer 15a, and the fourth inorganic insulating layer 17a are provided so as to protrude in an eaves-like manner toward the display region D side (left side in FIG. 8) and the through hole H side (right side in FIG. 8) from the resin layer 8a, as shown in FIG. 8 and FIG. 9, and have an inverse tapered structure R.
  • the organic EL layer 33 and the second electrode 34 are laminated in order on the upper surface of the fourth inorganic insulating layer 17a and the bottom surfaces of the first slit Sa, the second slit Sb, the third slit Sc, and the outer slit St, separated from those in the display region D, as shown in FIG. 8 and FIG. 9.
  • the first inorganic insulating layer 11a, the second inorganic insulating layer 13a, the third inorganic insulating layer 15a, and the fourth inorganic insulating layer 17a are exemplified as protruding from the resin portion 8a toward both the through-hole H side and the display area D side in an eave-like manner, but the first inorganic insulating layer 11a, the second inorganic insulating layer 13a, the third inorganic insulating layer 15a, and the fourth inorganic insulating layer 17a may also protrude from the resin portion 8a toward either the through-hole H side or the display area D side in an eave-like manner.
  • the first slit Sa is provided on the panel edge E side of the organic EL display panel 50a so as to be divided into a first slit inner periphery Saa and a first slit outer periphery Sab.
  • the panel edge E side of the first slit Sa i.e., the first slit inner periphery Saa and the first slit outer periphery Sab, and the side opposite to the panel edge E side, are each provided in an arc shape as shown in FIG. 6.
  • the second slit Sb is provided on the panel edge E side of the organic EL display panel 50a so as to be divided into a second slit inner periphery Sba and a second slit outer periphery Sbb.
  • the panel edge E side of the second slit Sb i.e., the second slit inner periphery Sba and the second slit outer periphery Sbb, and the side opposite to the panel edge E side, are each provided in an arc shape as shown in FIG. 6.
  • the third slit Sc is provided on the panel edge E side of the organic EL display panel 50a so as to be divided into a third slit inner periphery Sca and a third slit outer periphery Scb.
  • the panel edge E side of the third slit Sc i.e., the third slit inner periphery Sca and the third slit outer periphery Scb, and the side opposite to the panel edge E side, are each provided in an arc shape as shown in FIG. 6.
  • an organic EL display panel 50a is illustrated in which the first slit Sa, the second slit Sb, and the third slit Sc are arranged in a partially arc-shaped manner in the non-display area N.
  • the first slit Sa, the second slit Sb, and the third slit Sc may be arranged in a partially U-shaped manner in the non-display area N.
  • a first slit Sa, a second slit Sb, and a third slit Sc are provided in a ring shape in the non-display area N so as to surround the through-hole H.
  • the first slit Sa is provided in a rectangular shape as shown in FIG. 7.
  • the second slit Sb is provided on the panel edge E side of the organic EL display panel 50b so as to be divided into a second slit inner periphery Sba and a second slit outer periphery Sbb as shown in FIG.
  • the panel edge E side of the second slit Sb i.e., the second slit inner periphery Sba and the second slit outer periphery Sbb, and the side opposite to the panel edge E side are each provided in a U-shape as shown in FIG. 7.
  • the third slit Sc is arranged on the panel edge E side of the organic EL display panel 50b so as to be divided into a third slit inner peripheral portion Sca, a third slit middle peripheral portion Scb, and a third slit outer peripheral portion Scc, as shown in FIG. 7.
  • the panel edge E side of the third slit Sc i.e., the third slit inner peripheral portion Sca, the third slit middle peripheral portion Scb, and the third slit outer peripheral portion Scc, as well as the side opposite to the panel edge E side, are each arranged in a U-shape as shown in FIG. 7.
  • an organic EL display panel 50a is illustrated in which the first slit Sa, the second slit Sb, and the third slit Sc are each split into two on the panel edge E side, but as in the above modification, at least one of the first slit Sa, the second slit Sb, and the third slit Sc may be split into multiple parts on the panel edge E side.
  • the above-mentioned sealing film 45 is formed in a state where the second inorganic sealing film 43 is laminated on the first inorganic sealing film 41 in the region where the first slit Sa, second slit Sb, and third slit Sc are arranged in the non-display region N.
  • the laminated film of the first inorganic sealing film 41 and the second inorganic sealing film 43 is arranged so as to cover the first slit Sa, second slit Sb, and third slit Sc, as shown in Figures 8 and 9.
  • an outer slit St is provided in a ring shape in the non-display region N so as to surround the first slit Sa, the second slit Sb, and the third slit Sc.
  • the outer slit St is provided on the TFT layer 30 side of the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 constituting the TFT layer 30, and the second resin substrate layer 8. Note that, as shown in FIG.
  • the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are separated by the outer slit St and are provided so as to protrude into the inside of the outer slit St like an eaves. Also, as shown in FIG. 8, the inside of the outer slit St is filled with an organic sealing film 42 via a first inorganic sealing film 41.
  • the organic EL display panel 50a has an inner dam wall Wc arranged in a ring shape between the first slit Sa, the second slit Sb, and the third slit Sc and the outer slit St in the non-display area N.
  • the inner dam wall Wc has a resin layer 32e formed in the same layer as the edge cover 32a using the same material, and is arranged to contact the inner end of the organic sealing film 42 via the organic EL layer 33, the second electrode 34, and the first inorganic sealing film 41, and is configured to suppress the spread of ink that becomes the organic sealing film 42. Also, as shown in FIG.
  • the top of the inner dam wall Wc is provided in an uneven shape, so that it is possible to improve the adhesion with the first inorganic sealing film 41 provided via the extremely thin film of the organic EL layer 33 and the second electrode 34 formed by deposition, for example.
  • the inner dam wall Wc is formed in the same layer and made of the same material as the edge cover 32a, but the inner dam wall Wc may be formed in the same layer and made of the same material as the first planarization film 19a or the second planarization film 21a, or may be formed of a laminate film of these.
  • the first outer damming wall Wa comprises a lower resin layer 21b formed in the same layer and made of the same material as the second planarization film 21a, and an upper resin layer 32c provided on the lower resin layer 21b via a connection wiring 31b and formed in the same layer and made of the same material as the edge cover 32a.
  • the connection wiring 31b is formed in the same layer and made of the same material as the first electrode 31a.
  • the first outer damming wall Wa is provided so as to overlap the peripheral edge of the organic sealing film 42, and is configured to suppress the spread of the ink that becomes the organic sealing film 42.
  • the second outer damming wall Wb includes a lower resin layer 21c formed in the same layer and made of the same material as the second planarization film 21a, and an upper resin layer 32d provided on the lower resin layer 21c via a connection wiring 31b and formed in the same layer and made of the same material as the edge cover 32a.
  • the organic EL display panel 50a also includes a first frame wiring 18h that is provided in a frame shape inside the trench G in the frame region F, with both ends of the open portion of the trench G extending to the terminal portion T.
  • the first frame wiring 18h is electrically connected to the power line 20a in the display region D via a contact hole formed in the first planarization film 19a, and is configured so that a high power supply voltage (ELVDD) is input at the terminal portion T.
  • the first frame wiring 18h is formed from the third metal film.
  • the organic EL display panel 50a also includes a second frame wiring 18i that is provided in a roughly C-shape outside the trench G in the frame region F and has both ends extending to the terminal portion T.
  • the second frame wiring 18i is electrically connected to the second electrode 34 in the display region D via a connection wiring 31b provided in the trench G, and is configured so that a low power supply voltage (ELVSS) is input at the terminal portion T.
  • the second frame wiring 18i is formed from the third metal film.
  • the organic EL display panel 50a also includes a plurality of peripheral photo spacers 32b arranged in an island shape so as to protrude upward from both edges of the trench G in the frame region F.
  • the peripheral photo spacers 32b are formed in the same layer and made of the same material as the edge cover 32a.
  • the imaging element 60 is, for example, a CMOS (complementary metal oxide semiconductor) camera or a CCD (charge coupled device) camera. Note that, although the imaging element 60 is exemplified as an electronic component in this embodiment, the electronic component may also be, for example, an optical sensor such as a fingerprint sensor or a face recognition sensor.
  • CMOS complementary metal oxide semiconductor
  • CCD charge coupled device
  • a gate signal is input to the first TFT 9a via the gate line 14g, turning the first TFT 9a on, a predetermined voltage corresponding to the source signal is written to the gate electrode of the second TFT 9b and the capacitor 9d via the source line 18f, and when a light emission control signal is input to the third TFT 9c via the light emission control line 14e, the third TFT 9c turns on, and a current corresponding to the gate voltage of the second TFT 9b is supplied from the power supply line 20a to the organic EL layer 33, causing the organic light emitting layer 3 of the organic EL layer 33 to emit light, thereby displaying an image.
  • the organic EL display device 70 even if the first TFT 9a is turned off, the gate voltage of the second TFT 9b is held by the capacitor 9d, so that light emission by the organic light emitting layer 3 is maintained in each subpixel P until the gate signal for the next frame is input.
  • the organic EL display device 70 is configured to capture an image of the front side of the organic EL display panel 50a using an image sensor 60 installed on the rear side of the organic EL display panel 50a.
  • the method for manufacturing the organic EL display device 70 of this embodiment includes a TFT layer forming process, an organic EL element layer forming process, a sealing film forming process, and a through-hole forming process.
  • ⁇ TFT layer formation process First, for example, a non-photosensitive polyimide resin (about 6 ⁇ m thick) is applied onto a glass substrate, and then the applied film is pre-baked and post-baked to form a first resin substrate layer 6. .
  • an inorganic insulating film (about 500 nm thick) such as a silicon oxide film is formed on the substrate surface on which the first resin substrate layer 6 is formed, for example, by plasma CVD (chemical vapor deposition) to form an intra-substrate inorganic insulating film 7.
  • plasma CVD chemical vapor deposition
  • a non-photosensitive polyimide resin (about 6 ⁇ m thick) is applied to the substrate surface on which the intra-substrate inorganic insulating film 7 is formed, and then the applied film is pre-baked and post-baked to form a second resin substrate layer 8, thereby forming a resin substrate layer 10.
  • a silicon oxide film (approximately 500 nm thick) and a silicon nitride film (approximately 100 nm thick) are sequentially formed by, for example, a plasma CVD method, thereby forming a base coat film 11.
  • an amorphous silicon film (about 50 nm thick) is formed by plasma CVD on the substrate surface on which the base coat film 11 has been formed, and the amorphous silicon film is crystallized by laser annealing or the like to form a semiconductor film of polysilicon film, and then the semiconductor film is patterned to form semiconductor layers 12a and 12b, etc.
  • an inorganic insulating film (about 100 nm) such as a silicon oxide film is formed by, for example, a plasma CVD method on the substrate surface on which the semiconductor layer 12a etc. are formed, forming a gate insulating film 13 so as to cover the semiconductor layer 12a etc.
  • a first metal film such as a molybdenum film (about 250 nm thick) is formed, for example, by sputtering, on the substrate surface on which the gate insulating film 13 is formed, and then the first metal film is patterned to form the gate line 14g, the light emission control line 14e, the gate electrodes 14a and 14b, etc.
  • impurity ions are doped into the semiconductor layers 12a and 12b, etc., using the gate electrodes 14a and 14b, etc., as a mask to form a channel region, a source region, and a drain region in the semiconductor layers 12a and 12b, etc.
  • a silicon nitride film (about 100 nm thick) is formed by, for example, plasma CVD on the substrate surface where the semiconductor layers 12a and 12b etc. have been doped with impurity ions, thereby forming the first interlayer insulating film 15.
  • a second metal film such as a molybdenum film (about 250 nm thick) is formed by, for example, a sputtering method on the substrate surface on which the first interlayer insulating film 15 is formed, and then the second metal film is patterned to form the upper conductive layer 16c, etc.
  • a silicon oxide film (approximately 300 nm thick) and a silicon nitride film (approximately 200 nm thick) are sequentially formed by, for example, plasma CVD on the substrate surface on which the upper conductive layer 16c and the like are formed, thereby forming a second interlayer insulating film 17.
  • contact holes are formed by patterning the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17.
  • the laminated film of the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 is removed, and a strip-shaped slit is formed in the laminated film of the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17.
  • a titanium film (approximately 50 nm thick), an aluminum film (approximately 600 nm thick), and a titanium film (approximately 50 nm thick) are sequentially formed by, for example, a sputtering method to form a third metal film, which is then patterned to form source lines 18f, etc.
  • a photosensitive polyimide resin (about 2.5 ⁇ m thick) is applied to the substrate surface on which the source lines 18f etc. are formed, for example, by spin coating or slit coating, and the applied film is then pre-baked, exposed, developed and post-baked to form a first planarization film 19a etc.
  • a titanium film (about 50 nm thick), an aluminum film (about 600 nm thick), and a titanium film (about 50 nm thick) etc. are sequentially formed by, for example, a sputtering method to form a fourth metal film, and then the fourth metal film is patterned to form the power supply lines 20a etc.
  • a polyimide-based photosensitive resin film (approximately 2.5 ⁇ m thick) is applied to the substrate surface on which the power lines 20a etc. are formed, for example, by spin coating or slit coating, and the applied film is then pre-baked, exposed, developed and post-baked to form a second planarization film 21a etc.
  • the TFT layer 30 can be formed.
  • a first electrode 31a, an edge cover 32a, an organic EL layer 33 (a hole injection layer 1, a positive hole injection layer 21a, a positive hole injection layer 22a, a positive hole injection layer 23a, a positive hole injection layer 24a, a positive hole injection layer 25a, a positive hole injection layer 26a, a positive hole injection layer 27a, a positive hole injection layer 28a, a positive hole injection layer 29a, a positive hole injection layer 30b, a positive hole injection layer 31b, a positive hole injection layer 30c, a positive hole injection layer 31b, a positive hole injection layer 32b, a positive hole injection layer 33c, a positive hole injection layer 33b, a positive hole injection layer 34a, a positive hole injection layer 34b, a positive hole injection layer 35a, a positive hole injection layer
  • the laminated film of the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17 is partially removed, and then the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17 are removed.
  • the second resin substrate layer 8 exposed from the laminated film of the first interlayer insulating film 15 and the second interlayer insulating film 17 is ashed to form the first slit Sa, the second slit Sb, the third slit Sc and the outer slit St. can be formed.
  • the organic EL layer 33 and the second electrode 34 are formed by, for example, a vapor deposition method, the organic EL layer 33 and the second electrode 34 are aligned with the first slits Sa and the second slits Sb in the non-display area N.
  • the first slit Sa, the second slit Sb, the third slit Sc, and the outer slit St are formed as organic slits.
  • the manufacturing method in which the EL element layer is formed in the EL element layer forming step has been exemplified, the first slit Sa, the second slit Sb, the third slit Sc and the outer slit St may be formed in the TFT layer forming step.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is deposited by plasma CVD using a mask on the substrate surface on which the organic EL element layer 40 formed in the organic EL element layer formation process is formed, thereby forming a first inorganic sealing film 41.
  • an organic resin material such as an acrylic resin is deposited on the substrate surface on which the first inorganic sealing film 41 is formed, for example by an inkjet method, to form an organic sealing film 42.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is deposited by plasma CVD using a mask on the substrate surface on which the organic sealing film 42 has been formed, forming a second inorganic sealing film 43, thereby forming a sealing film 45.
  • a front-side protective sheet (not shown) is attached to the substrate surface on which the sealing film 45 is formed
  • laser light is irradiated from the glass substrate side of the resin substrate layer 10 to peel the glass substrate from the underside of the resin substrate layer 10
  • a back-side protective sheet (not shown) is attached to the underside of the resin substrate layer 10 from which the glass substrate has been peeled off.
  • the organic EL display panel 50a can be formed.
  • ⁇ Through hole forming process> In the non-display region N of the organic EL display panel 50a formed in the sealing film formation process, for example, a laser light is irradiated while being scanned in a circular manner to form a through hole H. Thereafter, when the organic EL display panel 50a in which the through hole H is formed is fixed, for example, inside a housing, an imaging element 60 such as a camera is installed so that the imaging element 60 is disposed on the back side of the through hole H.
  • the organic EL display device 70 of this embodiment can be manufactured.
  • a non-display area N is provided in an island shape within the display area D along the panel edge E of the organic EL display panel 50a, and a through hole H is provided in the non-display area N penetrating the organic EL display panel 50a in the thickness direction, and a first slit Sa, a second slit Sb, and a third slit Sc are provided in a ring shape surrounding the through hole H.
  • the first slit Sa, the second slit Sb, and the third slit Sc are each provided so as to split into two on the panel edge E side, so that the penetration of moisture into the organic EL layer 33 on the panel edge E side of the through hole H is slowed down, and deterioration of the organic EL layer 33 on the panel edge E side of the through hole H can be suppressed, thereby improving the reliability of the organic EL display device 70.
  • the tops of the blocking walls Wc provided between the first slit Sa, the second slit Sb, and the third slit Sc and the outer slit St are uneven, which improves the adhesion between the blocking walls Wc and the first inorganic sealing film 41. This makes it possible to suppress film rupture of the first inorganic sealing film 41, thereby further suppressing the intrusion of moisture into the organic EL layer 33 and further improving the reliability of the organic EL display device 70.
  • the organic EL layer has a five-layer stacked structure including a hole injection layer, a hole transport layer, a light-emitting layer, an electron transport layer, and an electron injection layer.
  • the organic EL layer may have a three-layer stacked structure including, for example, a hole injection layer/hole transport layer, a light-emitting layer, and an electron transport layer/electron injection layer.
  • an organic EL display device in which the first electrode is an anode and the second electrode is a cathode is exemplified, but the present invention can also be applied to an organic EL display device in which the layered structure of the organic EL layer is inverted and the first electrode is a cathode and the second electrode is an anode.
  • an organic EL display device is exemplified in which the electrode of the TFT connected to the first electrode is the drain electrode, but the present invention can also be applied to an organic EL display device in which the electrode of the TFT connected to the first electrode is called the source electrode.
  • an organic EL display device has been described as an example of a display device, but the present invention can be applied to a display device equipped with multiple light-emitting elements driven by current, for example, a display device equipped with QLEDs, which are light-emitting elements that use a quantum dot-containing layer.
  • the present invention is useful for flexible display devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

表示パネル（５０ａ）のパネル端縁（Ｅ）に沿って表示領域（Ｄ）の内部に非表示領域（Ｎ）が島状に設けられ、非表示領域（Ｎ）に表示パネル（５０ａ）を厚さ方向に貫通する貫通孔（Ｈ）が設けられ、非表示領域（Ｎ）において、樹脂基板層の薄膜トランジスタ層側及び薄膜トランジスタ層の無機絶縁膜に貫通孔（Ｈ）を囲むように複数のスリット（Ｓａ，Ｓｂ，Ｓｃ）が環状に設けられ、複数のスリット（Ｓａ，Ｓｂ，Ｓｃ）の少なくとも１つは、パネル端縁（Ｅ）側で複数に分かれるように設けられている。

Description

表示装置
　本発明は、表示装置に関するものである。
　近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス（electroluminescence、以下、「ＥＬ」とも称する）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。ここで、有機ＥＬ表示装置を構成する有機ＥＬ表示パネルは、例えば、樹脂基板層と、その樹脂基板層上に設けられ、薄膜トランジスタ（thin film transistor、以下、「ＴＦＴ」とも称する）が配列されたＴＦＴ層と、そのＴＦＴ層上に設けられ、有機ＥＬ素子が配列された有機ＥＬ素子層と、有機ＥＬ素子層上に設けられた封止膜とを備えている。この有機ＥＬ表示パネルを備えた有機ＥＬ表示装置では、画像表示を行う表示領域の内部に、例えば、カメラや指紋センサー等の電子部品を設置するために、島状の非表示領域を設け、その非表示領域に厚さ方向に貫通する貫通孔を設ける構造が提案されている。
　例えば、特許文献１には、貫通孔の周囲の中間領域に配置されたアンダーカット構造又は庇構造により、第１機能層及び／又は第２機能層が断絶（又は分離）された表示装置が開示されている。
特開２０２１－６７９４９号公報
　ところで、有機ＥＬ素子等の自発光素子は、例えば、ＴＦＴ層上に設けられた第１電極と、その第１電極上に設けられた発光機能層と、その発光機能層上に設けられた第２電極とを備えている。ここで、発光機能層は、表示領域を構成する複数のサブ画素に対応するように複数設けられた個別の発光機能層と、それらの複数のサブ画素に共通するように設けられた共通の発光機能層とを含んでいる。なお、第２電極は、共通の発光機能層と同様に、複数のサブ画素に共通するように設けられている。そして、上述したような表示領域の内部に貫通孔が設けられた自発光素子を備えた自発光型の表示装置では、貫通孔から露出する共通の発光機能層や第２電極を介して水分等が侵入して、共通の発光機能層及びそれに接触する個別の発光機能層が劣化するおそれがあるので、共通の発光機能層及び第２電極を貫通孔の周辺で表示領域側と貫通孔側に分離して形成する必要がある。そこで、自発光型の表示装置では、ＴＦＴ層を構成する無機絶縁膜をパターニングして、そのパターニングされた無機絶縁膜を利用して、貫通孔の周辺において、樹脂基板層に環状のスリットを形成することが提案されている。このスリットによる逆テーパー構造によれば、共通の発光機能層及び第２電極を表示領域側と貫通孔側に分離して形成することができるものの、表示領域の周囲の額縁領域の幅を狭くする狭額縁化が益々要望される自発光型の表示装置では、貫通孔とパネル端縁との距離が近くなる傾向にある。そうなると、上記スリットによる逆テーパー構造有する自発光型の表示装置では、近距離に配置する貫通孔の端面及びパネル端縁の端面で樹脂基板層が露出して、貫通孔の端面及びパネル端縁の端面の両側から樹脂基板層に水分が侵入することにより、貫通孔のパネル端縁側で発光機能層が劣化し易くなるので、改善の余地がある。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、貫通孔のパネル端縁側の発光機能層の劣化を抑制することにある。
　上記目的を達成するために、本発明に係る表示装置は、樹脂基板層と、上記樹脂基板層上に設けられ、無機絶縁膜を含む薄膜トランジスタ層と、上記薄膜トランジスタ層上に設けられ、表示領域を構成する複数のサブ画素に対応して、複数の第１電極、発光機能層、及び第２電極が順に積層された発光素子層と、上記発光素子層上に設けられた第１無機封止膜とを備えた表示パネルを有し、上記表示パネルのパネル端縁に沿って上記表示領域の内部に非表示領域が島状に設けられ、上記非表示領域に上記表示パネルを厚さ方向に貫通する貫通孔が設けられ、上記非表示領域において、上記樹脂基板層の上記薄膜トランジスタ層側及び上記無機絶縁膜に上記貫通孔を囲むように複数のスリットが環状に設けられ、上記無機絶縁膜を上記複数のスリットにより分離して形成された無機絶縁層が上記樹脂基板層の上記薄膜トランジスタ層側を上記複数のスリットにより分離して形成された樹脂層よりも上記表示領域側及び上記貫通孔側の少なくとも一方に突出するように設けられ、上記第１無機封止膜が上記複数のスリットを覆うように設けられた表示装置であって、上記複数のスリットの少なくとも１つは、上記パネル端縁側で複数に分かれるように設けられていることを特徴とする。
　本発明によれば、貫通孔のパネル端縁側の発光機能層の劣化を抑制することができる。
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の概略構成を示す平面図である。 図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する有機ＥＬ表示パネルの表示領域の平面図である。 図３は、図１中のIII－III線に沿った有機ＥＬ表示パネルの表示領域の断面図である。 図４は、本発明の第１の実施形態に係る有機ＥＬ表示パネルを構成するＴＦＴ層の等価回路図である。 図５は、本発明の第１の実施形態に係る有機ＥＬ表示パネルを構成する有機ＥＬ層の断面図である。 図６は、本発明の第１の実施形態に係る有機ＥＬ表示パネルの非表示領域及びその周辺部の平面図である。 図７は、本発明の第１の実施形態に係る有機ＥＬ表示パネルの変形例の非表示領域及びその周辺部の平面図であり、図６に相当する図である。 図８は、図６中のVIII－VIII線に沿った有機ＥＬ表示パネルの非表示領域の断面図である。 図９は、図６中のIX－IX線に沿った有機ＥＬ表示パネルの非表示領域の断面図である。 図１０は、図１中のX－X線に沿った有機ＥＬ表示パネルの断面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《第１の実施形態》
　図１～図１０は、本発明に係る表示装置の第１の実施形態を示している。なお、以下の各実施形態では、発光素子層を備えた表示装置として、有機ＥＬ素子層を備えた有機ＥＬ表示装置を例示する。ここで、図１は、本実施形態の有機ＥＬ表示装置７０の概略構成を示す平面図である。また、図２は、有機ＥＬ表示装置７０を構成する有機ＥＬ表示パネル５０ａの表示領域Ｄの平面図である。また、図３は、図１中のIII－III線に沿った有機ＥＬ表示パネル５０ａの表示領域Ｄの断面図である。また、図４は、有機ＥＬ表示パネル５０ａを構成するＴＦＴ層３０の等価回路図である。また、図５は、有機ＥＬ表示パネル５０ａを構成する有機ＥＬ層３３の断面図である。また、図６は、有機ＥＬ表示パネル５０ａの非表示領域Ｎ及びその周辺部の平面図である。また、図７は、有機ＥＬ表示パネル５０ａの変形例としての有機ＥＬ表示パネル５０ｂの非表示領域Ｎ及びその周辺部の平面図であり、図６に相当する図である。また、図８及び図９は、図６中のVIII－VIII線及びIX－IX線に沿った有機ＥＬ表示パネル５０ａの非表示領域Ｎの断面図である。また、図１０は、図１中のX－X線に沿った有機ＥＬ表示パネル５０ａの断面図である。
　有機ＥＬ表示装置７０は、図１に示すように、後述するように、非表示領域Ｎに貫通孔Ｈが設けられた有機ＥＬ表示パネル５０ａと、有機ＥＬ表示パネル５０ａの貫通孔Ｈの裏面側に電子部品として設置された撮像素子６０とを備えている。
　有機ＥＬ表示パネル５０ａは、図１に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に枠状に設けられた額縁領域Ｆとを備えている。なお、本実施形態では、矩形状の表示領域Ｄを例示したが、この矩形状には、例えば、辺が円弧状になった形状、角部が円弧状になった形状、辺の一部に切り欠きがある形状等の略矩形状も含まれる。
　表示領域Ｄには、図２に示すように、複数のサブ画素Ｐがマトリクス状に配列されている。また、表示領域Ｄでは、図２に示すように、例えば、赤色の表示を行うための赤色発光領域Ｌｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｌｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｌｂを有するサブ画素Ｐが互いに隣り合うように設けられている。なお、表示領域Ｄでは、例えば、赤色発光領域Ｌｒ、緑色発光領域Ｌｇ及び青色発光領域Ｌｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。また、表示領域Ｄの内部には、図１に示すように、有機ＥＬ表示パネル５０ａのパネル端縁Ｅに沿って非表示領域Ｎが島状に設けられている。ここで、非表示領域Ｎには、図１に示すように、撮像素子６０を裏面側に設置するために、有機ＥＬ表示パネル５０ａをその厚さ方向に貫通する貫通孔Ｈが平面視で円形状に設けられている。
　額縁領域Ｆの図１中の下端部には、端子部Ｔが一方向（図中のＸ方向）に延びるように設けられている。ここで、額縁領域Ｆにおいて、図１に示すように、表示領域Ｄ及び端子部Ｔの間には、図中のＸ方向を折り曲げの軸として、例えば、１８０°に（Ｕ字状に）折り曲げ可能な折り曲げ部Ｂが一方向（図中のＸ方向）に延びるように設けられている。また、額縁領域Ｆにおいて、後述する第１平坦化膜１９ａ及び第２平坦化膜２１ａには、図１及び図１０に示すように、平面視で略Ｃ状のトレンチＧが第１平坦化膜１９ａ及び第２平坦化膜２１ａを貫通するように設けられている。ここで、トレンチＧは、図１に示すように、平面視で端子部Ｔ側が開口するように略Ｃ字状に設けられている。
　有機ＥＬ表示パネル５０ａは、図３に示すように、樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層３０と、ＴＦＴ層３０上に発光素子層として設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０上に設けられた封止膜４５とを備えている。
　樹脂基板層１０は、図３、図８、図９及び図１０に示すように、ＴＦＴ層３０と反対側に設けられた第１樹脂基板層６と、ＴＦＴ層３０側に設けられた第２樹脂基板層８と、第１樹脂基板層６及び第２樹脂基板層８の間に設けられた基板内無機絶縁膜７とを備えている。ここで、第１樹脂基板層６及び第２樹脂基板層８は、例えば、ポリイミド樹脂等により構成されている。また、基板内無機絶縁膜７、後述するベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
　ＴＦＴ層３０は、図３に示すように、樹脂基板層１０上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の第１ＴＦＴ９ａ、複数の第２ＴＦＴ９ｂ（図４参照）、複数の第３ＴＦＴ９ｃ及び複数のキャパシタ９ｄと、各第１ＴＦＴ９ａ、各第２ＴＦＴ９ｂ、各第３ＴＦＴ９ｃ及び各キャパシタ９ｄ上に順に設けられた第１平坦化膜１９ａ及び第２平坦化膜２１ａとを備えている。また、ＴＦＴ層３０では、図３に示すように、樹脂基板層１０上に、ベースコート膜１１、後述する半導体層１２ａ等となる半導体膜、ゲート絶縁膜１３、後述するゲート線１４ｇ等となる第１金属膜、第１層間絶縁膜１５、後述する上層導電層１６ｃ等となる第２金属膜、第２層間絶縁膜１７、後述するソース線１８ｆ等となる第３金属膜、第１平坦化膜１９ａ、後述する電源線２０ａ等となる第４金属膜、及び第２平坦化膜２１ａが順に積層されている。なお、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７は、上述したように、ＴＦＴ層３０を構成する無機絶縁膜として設けられている。
　ＴＦＴ層３０では、図２に示すように、図中のＸ方向に互いに平行に延びるように複数のゲート線１４ｇが設けられている。また、ＴＦＴ層３０では、図２に示すように、図中のＸ方向に互いに平行に延びるように複数の発光制御線１４ｅが設けられている。なお、各発光制御線１４ｅは、図２に示すように、各ゲート線１４ｇと隣り合うように設けられている。また、ＴＦＴ層３０では、図２に示すように、図中のＹ方向に互いに平行に延びるように複数のソース線１８ｆが設けられている。また、ＴＦＴ層３０では、図１及び図３に示すように、第１平坦化膜１９ａ及び第２平坦化膜２１ａの間に、電源線２０ａが格子状に設けられている。また、ＴＦＴ層３０では、図４に示すように、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、第３ＴＦＴ９ｃ及びキャパシタ９ｄがそれぞれ設けられている。
　第１ＴＦＴ９ａは、図４に示すように、各サブ画素Ｐにおいて、対応するゲート線１４ｇ、ソース線１８ｆ及び第２ＴＦＴ９ｂに電気的に接続されている。また、第１ＴＦＴ９ａは、図３に示すように、ベースコート膜１１上に設けられた半導体層１２ａと、半導体層１２ａ上にゲート絶縁膜１３を介して設けられたゲート電極１４ａと、第２層間絶縁膜１７上に互いに離間するように設けられたソース電極１８ａ及びドレイン電極１８ｂとを備えている。
　半導体層１２ａは、例えば、ＬＴＰＳ（low temperature polysilicon）等のポリシリコンからなる半導体膜により形成され、互いに離間するように規定されたソース領域及びドレイン領域と、それらのソース領域及びドレイン領域の間に規定されたチャネル領域とを備えている。なお、本実施形態では、ポリシリコンからなる半導体膜により形成された半導体層１２ａを例示したが、半導体層１２ａ及び後述する半導体層１２ｂは、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系等の酸化物半導体からなる半導体膜により形成されていてもよい。
　ゲート電極１４ａは、半導体層１２ａのチャネル領域に重なるように設けられ、半導体層１２ａのソース領域及びドレイン領域の間の導通を制御するように構成されている。ここで、ゲート電極１４ａは、ゲート線１４ｇ等と同様に、上記第１金属膜により形成されている。
　ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７に形成された各コンタクトホールを介して、半導体層１２ａのソース領域及びドレイン領域に電気的にそれぞれ接続されている。ここで、ソース電極１８ａ及びドレイン電極１８ｂは、ソース線１８ｆ等と同様に、上記第３金属膜により形成されている。
　第２ＴＦＴ９ｂは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ、電源線２０ａ及び第３ＴＦＴ９ｃに電気的に接続されている。なお、第２ＴＦＴ９ｂは、第１ＴＦＴ９ａ及び後述する第３ＴＦＴ９ｃと実質的に同じ構造を有している。
　第３ＴＦＴ９ｃは、図４に示すように、各サブ画素Ｐにおいて、対応する第２ＴＦＴ９ｂ、後述する有機ＥＬ素子３５の第１電極３１ａ及び発光制御線１４ｅに電気的に接続されている。また、第３ＴＦＴ９ｃは、図３に示すように、ベースコート膜１１上に設けられた半導体層１２ｂと、半導体層１２ｂ上にゲート絶縁膜１３を介して設けられたゲート電極１４ｂと、第２層間絶縁膜１７上に互いに離間するように設けられたソース電極１８ｃ及びドレイン電極１８ｄとを備えている。
　半導体層１２ｂは、半導体層１２ａと同様に、例えば、ＬＴＰＳ等のポリシリコンからなる半導体膜により形成され、互いに離間するように規定されたソース領域及びドレイン領域と、それらのソース領域及びドレイン領域の間に規定されたチャネル領域とを備えている。
　ゲート電極１４ｂは、半導体層１２ｂのチャネル領域に重なるように設けられ、半導体層１２ｂのソース領域及びドレイン領域の間の導通を制御するように構成されている。ここで、ゲート電極１４ｂは、ゲート線１４ｇ等と同様に、上記第１金属膜により形成されている。
　ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７に形成された各コンタクトホールを介して、半導体層１２ｂのソース領域及びドレイン領域に電気的にそれぞれ接続されている。ここで、ソース電極１８ｃ及びドレイン電極１８ｄは、ソース線１８ｆ等と同様に、上記第３金属膜により形成されている。
　なお、本実施形態では、トップゲート型の第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及び第３ＴＦＴ９ｃを例示したが、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及び第３ＴＦＴ９ｃは、ボトムゲート型であってもよい。
　キャパシタ９ｄは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ及び電源線２０ａに電気的に接続されている。ここで、キャパシタ９ｄは、図３に示すように、上記第１金属膜により設けられた下層導電層１４ｃと、下層導電層１４ｃを覆うように設けられた第１層間絶縁膜１５と、第１層間絶縁膜１５上に下層導電層１４ｃと重なるように上記第２金属膜により設けられた上層導電層１６ｃとを備えている。なお、上層導電層１６ｃは、第２層間絶縁膜１７及び第１平坦化膜１９ａに形成されたコンタクトホール（不図示）を介して電源線２０ａに電気的に接続されている。
　第１平坦化膜１９ａ及び第２平坦化膜２１ａは、表示領域Ｄにおいて、平坦な表面を有し、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ（spin on glass）材料等により構成されている。ここで、第１平坦化膜１９ａ及び第２平坦化膜２１ａの間には、図３に示すように、上述した電源線２０ａの他に、中継電極２０ｂが上記第４金属膜により設けられている。
　有機ＥＬ素子層４０は、図３に示すように、複数のサブ画素Ｐに対応して、ＴＦＴ層３０上に順に積層して設けられた複数の第１電極３１ａ、エッジカバー３２ａ、有機ＥＬ層３３及び第２電極３４を備えている。ここで、各サブ画素Ｐにおいて、第１電極３１ａ、有機ＥＬ層３３及び第２電極３４は、有機ＥＬ素子３５（図４参照）を構成している。
　複数の第１電極３１ａは、図３に示すように、複数のサブ画素Ｐに対応するように、第２平坦化膜２１ａ上にマトリクス状に設けられている。ここで、第１電極３１ａは、図３に示すように、第１平坦化膜１９ａに形成されたコンタクトホール、中継電極２０ｂ、及び第２平坦化膜２１ａに形成されたコンタクトホールを介して、各第３ＴＦＴ９ｃのドレイン電極１８ｄに電気的に接続されている。また、第１電極３１ａは、有機ＥＬ層３３にホール（正孔）を注入する機能を有している。また、第１電極３１ａは、有機ＥＬ層３３への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第１電極３１ａを構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）等の金属材料が挙げられる。また、第１電極３１ａを構成する材料は、例えば、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）等の合金であっても構わない。さらに、第１電極３１ａを構成する材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物等であってもよい。また、第１電極３１ａは、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等が挙げられる。
　エッジカバー３２ａは、図３に示すように、各第１電極３１ａの周端部を覆うように格子状に設けられている。ここで、エッジカバー３２ａは、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ材料等により構成されている。
　有機ＥＬ層３３は、図３に示すように、各第１電極３１ａ上に配置され、複数のサブ画素Ｐに対応するようにマトリクス状に設けられた個別の発光機能層と、複数のサブ画素Ｐに共通するように設けられた共通の発光機能層とを備えている。ここで、有機ＥＬ層３３は、図５に示すように、第１電極３１ａ上に順に設けられた正孔注入層１、正孔輸送層２、有機発光層３、電子輸送層４及び電子注入層５を備えている。なお、本実施形態では、個別の発光機能層として、有機発光層３が設けられ、共通の発光機能層として、正孔注入層１、正孔輸送層２、電子輸送層４及び電子注入層５が設けられた有機ＥＬ層３３を例示するが、ＱＬＥＤ（Quantum-dot light emitting diode）等で色変換を行って、有機発光層３を共通の発光機能層としたり、正孔注入層１、正孔輸送層２、電子輸送層４及び電子注入層５の少なくとも１つを個別の発光機能層としたりしてもよい。
　正孔注入層１は、陽極バッファ層とも呼ばれ、第１電極３１ａと有機ＥＬ層３３とのエネルギーレベルを近づけ、第１電極３１ａから有機ＥＬ層３３への正孔注入効率を改善する機能を有し、複数のサブ画素Ｐに共通する共通の発光機能層として設けられている。ここで、正孔注入層１を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
　正孔輸送層２は、第１電極３１ａから有機ＥＬ層３３への正孔の輸送効率を向上させる機能を有し、複数のサブ画素Ｐに共通する共通の発光機能層として設けられている。ここで、正孔輸送層２を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
　有機発光層３は、第１電極３１ａ及び第２電極３４による電圧印加の際に、第１電極３１ａ及び第２電極３４から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域であり、複数のサブ画素Ｐに対応するように個別の発光機能層として設けられている。ここで、有機発光層３は、発光効率が高い材料により形成されている。そして、有機発光層３を構成する材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンゾチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシラン等が挙げられる。
　電子輸送層４は、電子を有機発光層３まで効率良く移動させる機能を有し、複数のサブ画素Ｐに共通する共通の発光機能層として設けられている。ここで、電子輸送層４を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
　電子注入層５は、第２電極３４と有機ＥＬ層３３とのエネルギーレベルを近づけ、第２電極３４から有機ＥＬ層３３へ電子が注入される効率を向上させる機能を有し、この機能により、有機ＥＬ素子３５の駆動電圧を下げることができる。なお、電子注入層５は、陰極バッファ層とも呼ばれ、複数のサブ画素Ｐに共通する共通の発光機能層として設けられている。ここで、電子注入層５を構成する材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）等が挙げられる。
　第２電極３４は、複数の有機ＥＬ層３３上に複数のサブ画素Ｐで共通するように、すなわち、図３に示すように、各有機ＥＬ層３３及びエッジカバー３２ａを覆うように設けられている。また、第２電極３４は、有機ＥＬ層３３に電子を注入する機能を有している。また、第２電極３４は、有機ＥＬ層３３への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第２電極３４を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）等が挙げられる。また、第２電極３４は、例えば、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等の合金により形成されていてもよい。また、第２電極３４は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の導電性酸化物により形成されていてもよい。また、第２電極３４は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等が挙げられる。
　封止膜４５は、図３に示すように、第２電極３４を覆うように設けられ、第２電極３４上に順に積層された第１無機封止膜４１、有機封止膜４２及び第２無機封止膜４３を備え、有機ＥＬ素子３５の有機ＥＬ層３３を水分や酸素から保護する機能を有している。ここで、第１無機封止膜４１及び第２無機封止膜４３は、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜により構成されている。また、有機封止膜４２は、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機樹脂材料により構成されている。なお、本実施形態では、第１無機封止膜４１、有機封止膜４２及び第２無機封止膜４３が順に積層された３層構造の封止膜４５を例示したが、封止膜４５は、例えば、第１無機封止膜４１だけの単層構造のもの、第１無機封止膜４１及び有機封止膜４２が順に積層された２層構造のもの等であってもよい。また、封止膜４５では、図３、図８及び図１０に示すように、第１無機封止膜４１上に有機封止膜４２及び第２無機封止膜４３が設けられ、第２無機封止膜４３が第１無機封止膜４１上の有機封止膜４２を覆うように設けられている。
　また、有機ＥＬ表示パネル５０ａには、図６、図８及び図９に示すように、非表示領域Ｎにおいて、貫通孔Ｈを囲むように第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃが複数のスリットとして環状に設けられている。ここで、第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃは、図８及び図９に示すように、ＴＦＴ層３０を構成するベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７、並びに第２樹脂基板層８のＴＦＴ層３０側に設けられている。そして、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７は、非表示領域Ｎにおいて、図８に示すように、第１スリットＳａ、第２スリットＳｂ、第３スリットＳｃ及び後述する外側スリットＳｔにより分離して形成されて、第１無機絶縁層１１ａ、第２無機絶縁層１３ａ、第３無機絶縁層１５ａ及び第４無機絶縁層１７ａとなっている。また、第２樹脂基板層８のＴＦＴ層３０側は、非表示領域Ｎにおいて、図８に示すように、第１スリットＳａ、第２スリットＳｂ、第３スリットＳｃ及び後述する外側スリットＳｔにより分離して形成されて樹脂層８ａとなっている。そして、第１無機絶縁層１１ａ、第２無機絶縁層１３ａ、第３無機絶縁層１５ａ及び第４無機絶縁層１７ａは、図８及び図９に示すように、樹脂層８ａよりも表示領域Ｄ側（図８中の左側）及び貫通孔Ｈ側（図８中の右側）に庇状に突出するように設けられ、逆テーパー構造Ｒを有している。この逆テーパー構造Ｒによる段差により、第４無機絶縁層１７ａの上面、並びに第１スリットＳａ、第２スリットＳｂ、第３スリットＳｃ及び外側スリットＳｔの底面には、図８及び図９に示すように、有機ＥＬ層３３及び第２電極３４が表示領域Ｄのものと切り離されて順に積層されている。なお、本実施形態では、第１無機絶縁層１１ａ、第２無機絶縁層１３ａ、第３無機絶縁層１５ａ及び第４無機絶縁層１７ａが樹脂部８ａから貫通孔Ｈ側及び表示領域Ｄ側の双方に庇状に突出する構成を例示したが、第１無機絶縁層１１ａ、第２無機絶縁層１３ａ、第３無機絶縁層１５ａ及び第４無機絶縁層１７ａは、樹脂部８ａから貫通孔Ｈ側及び表示領域Ｄ側の一方に庇状に突出していてもよい。
　第１スリットＳａは、図６に示すように、有機ＥＬ表示パネル５０ａのパネル端縁Ｅ側において、第１スリット内周部Ｓａａ及び第１スリット外周部Ｓａｂに分かれるように設けられている。なお、第１スリットＳａのパネル端縁Ｅ側、すなわち、第１スリット内周部Ｓａａ及び第１スリット外周部Ｓａｂ、並びにパネル端縁Ｅ側と反対側は、図６に示すように、円弧状にそれぞれ設けられている。
　第２スリットＳｂは、図６に示すように、有機ＥＬ表示パネル５０ａのパネル端縁Ｅ側において、第２スリット内周部Ｓｂａ及び第２スリット外周部Ｓｂｂに分かれるように設けられている。なお、第２スリットＳｂのパネル端縁Ｅ側、すなわち、第２スリット内周部Ｓｂａ及び第２スリット外周部Ｓｂｂ、並びにパネル端縁Ｅ側と反対側は、図６に示すように、円弧状にそれぞれ設けられている。
　第３スリットＳｃは、図６に示すように、有機ＥＬ表示パネル５０ａのパネル端縁Ｅ側において、第３スリット内周部Ｓｃａ及び第３スリット外周部Ｓｃｂに分かれるように設けられている。なお、第３スリットＳｃのパネル端縁Ｅ側、すなわち、第３スリット内周部Ｓｃａ及び第３スリット外周部Ｓｃｂ、並びにパネル端縁Ｅ側と反対側は、図６に示すように、円弧状にそれぞれ設けられている。
　なお、本実施形態では、非表示領域Ｎにおいて、第１スリットＳａ、第２スリットＳｂ、第３スリットＳｃが部分的に円弧状に設けられた有機ＥＬ表示パネル５０ａを例示したが、図７に示すように、非表示領域Ｎにおいて、第１スリットＳａ、第２スリットＳｂ、第３スリットＳｃが部分的にＵ字状に設けられていてもよい。
　具体的に図７に示す変形例の有機ＥＬ表示パネル５０ｂでは、非表示領域Ｎにおいて、貫通孔Ｈを囲むように第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃが複数のスリットとして環状に設けられている。ここで、第１スリットＳａは、図７に示すように、矩形状に設けられている。また、第２スリットＳｂは、図７に示すように、有機ＥＬ表示パネル５０ｂのパネル端縁Ｅ側において、第２スリット内周部Ｓｂａ及び第２スリット外周部Ｓｂｂに分かれるように設けられている。なお、第２スリットＳｂのパネル端縁Ｅ側、すなわち、第２スリット内周部Ｓｂａ及び第２スリット外周部Ｓｂｂ、並びにパネル端縁Ｅ側と反対側は、図７に示すように、Ｕ字状にそれぞれ設けられている。
　また、第３スリットＳｃは、図７に示すように、有機ＥＬ表示パネル５０ｂのパネル端縁Ｅ側において、第３スリット内周部Ｓｃａ、第３スリット中周部Ｓｃｂ及び第３スリット外周部Ｓｃｃに分かれるように設けられている。なお、第３スリットＳｃのパネル端縁Ｅ側、すなわち、第３スリット内周部Ｓｃａ、３スリット中周部Ｓｃｂ及び第３スリット外周部Ｓｃｃ、並びにパネル端縁Ｅ側と反対側は、図７に示すように、Ｕ字状にそれぞれ設けられている。
　なお、本実施形態では、第１スリットＳａ、第２スリットＳｂ、第３スリットＳｃのパネル端縁Ｅ側でそれぞれ２つに分かれるように設けられた有機ＥＬ表示パネル５０ａを例示したが、上記変形例にように、第１スリットＳａ、第２スリットＳｂ、第３スリットＳｃの少なくとも１つがパネル端縁Ｅ側で複数に分かれるように設けられていてもよい。
　上述した封止膜４５は、図８及び図９に示すように、非表示領域Ｎにおける第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃが配置された領域において、第１無機封止膜４１上に第２無機封止膜４３を積層した状態で形成されている。ここで、第１無機封止膜４１及び第２無機封止膜４３の積層膜は、図８及び図９に示すように、第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃを覆うように設けられている。
　また、有機ＥＬ表示パネル５０ａには、図７に示すように、非表示領域Ｎにおいて、第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃを囲むように外側スリットＳｔが環状に設けられている。ここで、外側スリットＳｔは、図８に示すように、ＴＦＴ層３０を構成するベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７、並びに第２樹脂基板層８のＴＦＴ層３０側に設けられている。なお、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図８に示すように、外側スリットＳｔにより分離され、外側スリットＳｔの内部に庇状に突出するように設けられている。また、外側スリットＳｔの内部には、図８に示すように、第１無機封止膜４１を介して有機封止膜４２が充填されている。
　また、有機ＥＬ表示パネル５０ａは、図８に示すように、非表示領域Ｎにおいて、第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃと外側スリットＳｔとの間に環状に設けられた内側堰き止め壁Ｗｃを備えている。ここで、内側堰き止め壁Ｗｃは、図８に示すように、エッジカバー３２ａと同一材料により同一層に形成された樹脂層３２ｅを備え、有機ＥＬ層３３、第２電極３４及び第１無機封止膜４１を介して有機封止膜４２の内周端部に接するように設けられ、有機封止膜４２となるインクの拡がりを抑制するように構成されている。また、内側堰き止め壁Ｗｃの頂部は、図８に示すように、凹凸状に設けれられているので、例えば、蒸着法により形成された有機ＥＬ層３３及び第２電極３４の極薄膜を介して設けられた第１無機封止膜４１との密着性を向上させることができる。なお、本実施形態では、エッジカバー３２ａと同一材料により同一層に形成された内側堰き止め壁Ｗｃを例示したが、内側堰き止め壁Ｗｃは、第１平坦化膜１９ａ又は第２平坦化膜２１ａと同一材料により同一層に形成されてもよく、それらの積層膜により形成されていてもよい。
　また、有機ＥＬ表示パネル５０ａでは、図８に示すように、非表示領域Ｎにおいて、外側スリットＳｔの周囲に貫通孔Ｈを迂回する第１迂回配線１６ｎ及び第２迂回配線１８ｎが設けられている。ここで、第１迂回配線１６ｎは、上記第２金属膜により形成されている。また、第２迂回配線１８ｎは、上記第３金属膜により形成されている。なお、第１迂回配線１６ｎ及び第２迂回配線１８ｎは、貫通孔Ｈに対応する部分に延びる表示用配線（ゲート線１４ｇ、発光制御線１４ｅ、ソース線１８ｆ等）に電気的に接続されている。
　また、有機ＥＬ表示パネル５０ａは、図１に示すように、額縁領域Ｆにおいて、表示領域Ｄを囲むようにトレンチＧの外側に枠状に設けられた第１外側堰き止め壁Ｗａと、第１外側堰き止め壁Ｗａの周囲に枠状に設けられた第２外側堰き止め壁Ｗｂとを備えている。
　第１外側堰き止め壁Ｗａは、図１０に示すように、第２平坦化膜２１ａと同一材料により同一層に形成された下側樹脂層２１ｂと、下側樹脂層２１ｂ上に接続配線３１ｂを介して設けられ、エッジカバー３２ａと同一材料により同一層に形成された上側樹脂層３２ｃとを備えている。ここで、接続配線３１ｂは、第１電極３１ａと同一材料により同一層に形成されている。なお、第１外側堰き止め壁Ｗａは、有機封止膜４２の周端部に重なるように設けられ、有機封止膜４２となるインクの拡がりを抑制するように構成されている。
　第２外側堰き止め壁Ｗｂは、図１０に示すように、第２平坦化膜２１ａと同一材料により同一層に形成された下側樹脂層２１ｃと、下側樹脂層２１ｃ上に接続配線３１ｂを介して設けられ、エッジカバー３２ａと同一材料により同一層に形成された上側樹脂層３２ｄとを備えている。
　また、有機ＥＬ表示パネル５０ａは、図１に示すように、額縁領域Ｆにおいて、トレンチＧの内側に枠状に設けられ、トレンチＧの開口した部分の両端部が端子部Ｔに延びる第１額縁配線１８ｈを備えている。ここで、第１額縁配線１８ｈは、第１平坦化膜１９ａに形成されたコンタクトホールを介して表示領域Ｄの電源線２０ａに電気的に接続され、端子部Ｔで高電源電圧（ＥＬＶＤＤ）が入力されるように構成されている。なお、第１額縁配線１８ｈは、上記第３金属膜により形成されている。
　また、有機ＥＬ表示パネル５０ａは、図１に示すように、額縁領域Ｆにおいて、トレンチＧの外側に略Ｃ形状に設けられ、両端部が端子部Ｔに延びる第２額縁配線１８ｉを備えている。ここで、第２額縁配線１８ｉは、図１０に示すように、トレンチＧに設けられた接続配線３１ｂを介して表示領域Ｄの第２電極３４に電気的に接続され、端子部Ｔで低電源電圧（ＥＬＶＳＳ）が入力されるように構成されている。なお、第２額縁配線１８ｉは、上記第３金属膜により形成されている。
　また、有機ＥＬ表示パネル５０ａは、図１０に示すように、額縁領域Ｆにおいて、トレンチＧの両縁部で上方に突出するように島状に設けられた複数の周辺フォトスペーサ３２ｂを備えている。ここで、周辺フォトスペーサ３２ｂは、エッジカバー３２ａと同一材料により同一層に形成されている。
　撮像素子６０は、例えば、ＣＭＯＳ（complementary metal oxide semiconductor）カメラやＣＣＤ（charge coupled device）カメラ等により構成されている。なお、本実施形態では、電子部品として撮像素子６０を例示したが、電子部品は、例えば、指紋センサーや顔認証センサー等の光センサーであってもよい。
　上述した有機ＥＬ表示装置７０では、各サブ画素Ｐにおいて、ゲート線１４ｇを介して第１ＴＦＴ９ａにゲート信号が入力されることにより、第１ＴＦＴ９ａがオン状態となり、ソース線１８ｆを介して第２ＴＦＴ９ｂのゲート電極及びキャパシタ９ｄにソース信号に対応する所定の電圧が書き込まれて、発光制御線１４ｅを介して第３ＴＦＴ９ｃに発光制御信号が入力されたときに第３ＴＦＴ９ｃがオン状態となり、第２ＴＦＴ９ｂのゲート電圧に応じた電流が電源線２０ａから有機ＥＬ層３３に供給されることにより、有機ＥＬ層３３の有機発光層３が発光して、画像表示が行われる。なお、有機ＥＬ表示装置７０では、第１ＴＦＴ９ａがオフ状態になっても、第２ＴＦＴ９ｂのゲート電圧がキャパシタ９ｄによって保持されるので、次のフレームのゲート信号が入力されるまで有機発光層３による発光が各サブ画素Ｐで維持される。また、有機ＥＬ表示装置７０では、有機ＥＬ表示パネル５０ａの背面側に設置された撮像素子６０により、有機ＥＬ表示パネル５０ａの正面側を撮影するように構成されている。
　次に、本実施形態の有機ＥＬ表示装置７０の製造方法について説明する。なお、本実施形態の有機ＥＬ表示装置７０の製造方法は、ＴＦＴ層形成工程、有機ＥＬ素子層形成工程、封止膜形成工程及び貫通孔形成工程を備える。
　＜ＴＦＴ層形成工程＞
　まず、例えば、ガラス基板上に非感光性のポリイミド樹脂（厚さ６μｍ程度）を塗布した後、その塗布膜に対して、プリベーク及びポストベークを行うことにより、第１樹脂基板層６を形成する。
　続いて、第１樹脂基板層６が形成された基板表面に、例えば、プラズマＣＶＤ（chemical vapor deposition）法により、酸化シリコン膜等の無機絶縁膜（厚さ５００ｎｍ程度）を成膜することにより、基板内無機絶縁膜７を形成する。
　さらに、基板内無機絶縁膜７が形成された基板表面に、例えば、非感光性のポリイミド樹脂（厚さ６μｍ程度）を塗布した後、その塗布膜に対して、プリベーク及びポストベークを行うことにより、第２樹脂基板層８を形成して、樹脂基板層１０を形成する。
　その後、樹脂基板層１０が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ５００ｎｍ程度）及び窒化シリコン膜（厚さ１００ｎｍ程度）を順に成膜することにより、ベースコート膜１１を形成する。
　続いて、ベースコート膜１１が形成された基板表面に、プラズマＣＶＤ法により、例えば、アモルファスシリコン膜（厚さ５０ｎｍ程度）を成膜し、そのアモルファスシリコン膜をレーザーアニール等により結晶化してポリシリコン膜の半導体膜を形成した後に、その半導体膜をパターニングして、半導体層１２ａ及び１２ｂ等を形成する。
　その後、半導体層１２ａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜等の無機絶縁膜（１００ｎｍ程度）を成膜して、半導体層１２ａ等を覆うようにゲート絶縁膜１３を形成する。
　さらに、ゲート絶縁膜１３が形成された基板表面に、例えば、スパッタリング法により、モリブデン膜（厚さ２５０ｎｍ程度）等の第１金属膜を成膜した後に、その第１金属膜をパターニングして、ゲート線１４ｇ、発光制御線１４ｅ、ゲート電極１４ａ及び１４ｂ等を形成する。
　続いて、ゲート電極１４ａ及び１４ｂ等をマスクとして、半導体層１２ａ及び１２ｂ等に不純物イオンをドーピングすることにより、半導体層１２ａ及び１２ｂ等にチャネル領域、ソース領域及びドレイン領域を形成する。
　その後、半導体層１２ａ及び１２ｂ等に不純物イオンがドーピングされた基板表面に、例えば、プラズマＣＶＤ法により、窒化シリコン膜（厚さ１００ｎｍ程度）を成膜することにより、第１層間絶縁膜１５を形成する。
　続いて、第１層間絶縁膜１５が形成された基板表面に、例えば、スパッタリング法により、モリブデン膜（厚さ２５０ｎｍ程度）等の第２金属膜を成膜した後に、その第２金属膜をパターニングして、上層導電層１６ｃ等を形成する。
　さらに、上層導電層１６ｃ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ３００ｎｍ程度）及び窒化シリコン膜（厚さ２００ｎｍ程度）を順に成膜することにより、第２層間絶縁膜１７を形成する。
　その後、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７をパターニングすることにより、コンタクトホールを形成する。
　さらに、折り曲げ部Ｂにおいて、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜を除去して、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に帯状スリットを形成する。
　続いて、上記帯状スリットが形成された基板表面に、例えば、スパッタリング法により、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ６００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）等を順に成膜して、第３金属膜を形成した後に、その第３金属膜をパターニングして、ソース線１８ｆ等を形成する。
　さらに、ソース線１８ｆ等が形成された基板表面に、例えば、スピンコート法やスリットコート法により、感光性のポリイミド樹脂（厚さ２.５μｍ程度）を塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、第１平坦化膜１９ａ等を形成する。
　その後、第１平坦化膜１９ａ等が形成された基板表面に、例えば、スパッタリング法により、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ６００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）等を順に成膜して、第４金属膜を形成した後に、その第４金属膜をパターニングして、電源線２０ａ等を形成する。
　最後に、電源線２０ａ等が形成された基板表面に、例えば、スピンコート法やスリットコート法により、ポリイミド系の感光性樹脂膜（厚さ２.５μｍ程度）を塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、第２平坦化膜２１ａ等を形成する。
　以上のようにして、ＴＦＴ層３０を形成することができる。
　＜有機ＥＬ素子層形成工程＞
　上記ＴＦＴ層形成工程で形成されたＴＦＴ層３０の第２平坦化膜２１ａ上に、周知の方法を用いて、第１電極３１ａ、エッジカバー３２ａ、有機ＥＬ層３３（正孔注入層１、正孔輸送層２、有機発光層３、電子輸送層４、電子注入層５）及び第２電極３４を形成して、有機ＥＬ素子層４０を形成する。ここで、第１電極３１ａを形成した後に、非表示領域Ｎにおいて、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜を部分的に除去した後に、それらのベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜から露出する第２樹脂基板層８をアッシングすることにより、第１スリットＳａ、第２スリットＳｂ、第３スリットＳｃ及び外側スリットＳｔを形成することができる。そして、その後、例えば、蒸着法により有機ＥＬ層３３及び第２電極３４を形成する際には、非表示領域Ｎにおいて、有機ＥＬ層３３及び第２電極３４が第１スリットＳａ、第２スリットＳｂ、第３スリットＳｃ及び外側スリットＳｔにより表示領域Ｄのものと切り離されて形成される。なお、本実施形態では、第１スリットＳａ、第２スリットＳｂ、第３スリットＳｃ及び外側スリットＳｔを有機ＥＬ素子層形成工程で形成する製造方法を例示したが、第１スリットＳａ、第２スリットＳｂ、第３スリットＳｃ及び外側スリットＳｔを上記ＴＦＴ層形成工程で形成してもよい。
　＜封止膜形成工程＞
　まず、上記有機ＥＬ素子層形成工程で形成された有機ＥＬ素子層４０が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第１無機封止膜４１を形成する。
　続いて、第１無機封止膜４１が形成された基板表面に、例えば、インクジェット法により、アクリル樹脂等の有機樹脂材料を成膜して、有機封止膜４２を形成する。
　その後、有機封止膜４２が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第２無機封止膜４３を形成することにより、封止膜４５を形成する。
　さらに、封止膜４５が形成された基板表面に、表面側の保護シート（不図示）を貼付した後に、樹脂基板層１０のガラス基板側からレーザー光を照射することにより、樹脂基板層１０の下面からガラス基板を剥離させ、さらに、ガラス基板を剥離させた樹脂基板層１０の下面に裏面側の保護シート（不図示）を貼付する。
　以上のようにして、有機ＥＬ表示パネル５０ａを形成することができる。
　＜貫通孔形成工程＞
　上記封止膜形成工程で形成された有機ＥＬ表示パネル５０ａの非表示領域Ｎにおいて、例えば、レーザー光を環状に走査しながら照射することにより、貫通孔Ｈを形成する。その後、貫通孔Ｈが形成された有機ＥＬ表示パネル５０ａを、例えば、筐体の内部に固定する際に、貫通孔Ｈの裏面側にカメラ等の撮像素子６０が配置するように、撮像素子６０を設置する。
　以上のようにして、本実施形態の有機ＥＬ表示装置７０を製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置７０によれば、有機ＥＬ表示パネル５０ａのパネル端縁Ｅに沿って表示領域Ｄの内部に非表示領域Ｎが島状に設けられ、非表示領域Ｎにおいて、有機ＥＬ表示パネル５０ａを厚さ方向に貫通する貫通孔Ｈが設けられ、貫通孔Ｈを囲むように第１スリットＳａ、第２スリットＳｂ、第３スリットＳｃが環状に設けられている。ここで、第１スリットＳａ、第２スリットＳｂ、第３スリットＳｃは、パネル端縁Ｅ側で２つに分かれるようにそれぞれ設けられているので、貫通孔Ｈのパネル端縁Ｅ側における有機ＥＬ層３３への水分の侵入が遅くなり、貫通孔Ｈのパネル端縁Ｅ側の有機ＥＬ層３３の劣化を抑制することができ、有機ＥＬ表示装置７０の信頼性を向上させることができる。
　また、本実施形態の有機ＥＬ表示装置７０によれば、第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃと外側スリットＳｔの間に設けられた堰き止め壁Ｗｃの頂部は、凹凸状になっているので、堰き止め壁Ｗｃと第１無機封止膜４１との密着性を向上させることができる。これにより、第１無機封止膜４１の膜破断を抑制することができるので、有機ＥＬ層３３への水分の侵入をいっそう抑制することができ、有機ＥＬ表示装置７０の信頼性をいっそう向上させることができる。
　《その他の実施形態》
　上記実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の５層積層構造の有機ＥＬ層を例示したが、有機ＥＬ層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の３層積層構造であってもよい。
　また、上記実施形態では、第１電極を陽極とし、第２電極を陰極とした有機ＥＬ表示装置を例示したが、本発明は、有機ＥＬ層の積層構造を反転させ、第１電極を陰極とし、第２電極を陽極とした有機ＥＬ表示装置にも適用することができる。
　また、上記実施形態では、第１電極に接続されたＴＦＴの電極をドレイン電極とした有機ＥＬ表示装置を例示したが、本発明は、第１電極に接続されたＴＦＴの電極をソース電極と呼ぶ有機ＥＬ表示装置にも適用することができる。
　また、上記実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができ、例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤを備えた表示装置に適用することができる。
　以上説明したように、本発明は、フレキシブルな表示装置について有用である。
Ｄ　　　　表示領域
Ｈ　　　　貫通孔
Ｎ　　　　非表示領域
Ｐ　　　　サブ画素
Ｗｃ　　　内側堰き止め壁
Ｓａ　　　第１スリット
Ｓａａ　　第１スリット内周部
Ｓａｂ　　第１スリット外周部
Ｓｂ　　　第２スリット
Ｓｂａ　　第２スリット内周部
Ｓｂｂ　　第２スリット外周部
Ｓｃ　　　第３スリット
Ｓｃａ　　第３スリット内周部，第３スリット内周部
Ｓｃｂ　　第３スリット外周部，第３スリット中周部
Ｓｃｃ　　第３スリット外周部
Ｓｔ　　　外側スリット
６　　　　第１樹脂基板層
７　　　　基板内無機絶縁膜
８　　　　第２樹脂基板層
８ａ　　　樹脂層
１０　　　樹脂基板層
１１　　　ベースコート膜（無機絶縁膜）
１１ａ　　第１無機絶縁層
１３　　　ゲート絶縁膜（無機絶縁膜）
１３ａ　　第２無機絶縁層
１５　　　第１層間絶縁膜（無機絶縁膜）
１５ａ　　第３無機絶縁層
１７　　　第２層間絶縁膜（無機絶縁膜）
１７ａ　　第４無機絶縁層
３０　　　ＴＦＴ層（薄膜トランジスタ層）
３１ａ　　第１電極
３３　　　有機ＥＬ層（有機エレクトロルミネッセンス層、発光機能層）
３４　　　第２電極
４０　　　有機ＥＬ素子層（発光素子層）
４１　　　第１無機封止膜
４２　　　有機封止膜
４３　　　第２無機封止膜
５０ａ，５０ｂ　　有機ＥＬ表示パネル
６０　　　撮像素子（電子部品）
７０　　　有機ＥＬ表示装置

Claims (12)

  1. 　樹脂基板層と、
    　上記樹脂基板層上に設けられ、無機絶縁膜を含む薄膜トランジスタ層と、
    　上記薄膜トランジスタ層上に設けられ、表示領域を構成する複数のサブ画素に対応して、複数の第１電極、発光機能層、及び第２電極が順に積層された発光素子層と、
    　上記発光素子層上に設けられた第１無機封止膜とを備えた表示パネルを有し、
    　上記表示パネルのパネル端縁に沿って上記表示領域の内部に非表示領域が島状に設けられ、
    　上記非表示領域に上記表示パネルを厚さ方向に貫通する貫通孔が設けられ、
    　上記非表示領域において、上記樹脂基板層の上記薄膜トランジスタ層側及び上記無機絶縁膜に上記貫通孔を囲むように複数のスリットが環状に設けられ、
    　上記無機絶縁膜を上記複数のスリットにより分離して形成された無機絶縁層が上記樹脂基板層の上記薄膜トランジスタ層側を上記複数のスリットにより分離して形成された樹脂層よりも上記表示領域側及び上記貫通孔側の少なくとも一方に突出するように設けられ、
    　上記第１無機封止膜が上記複数のスリットを覆うように設けられた表示装置であって、
    　上記複数のスリットの少なくとも１つは、上記パネル端縁側で複数に分かれるように設けられていることを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記無機絶縁層上には、上記発光機能層及び上記第２電極が積層されていることを特徴とする表示装置。
  3. 　請求項１又は２に記載された表示装置において、
    　上記複数のスリットの上記パネル端縁側、及び該パネル端縁側と反対側は、円弧状にそれぞれ設けられていることを特徴とする表示装置。
  4. 　請求項１又は２に記載された表示装置において、
    　上記複数のスリットの上記パネル端縁側、及び該パネル端縁側と反対側は、Ｕ字状にそれぞれ設けられていることを特徴とする表示装置。
  5. 　請求項１～４の何れか１つに記載された表示装置において、
    　上記第１無機封止膜上には、有機封止膜が設けられ、
    　上記樹脂基板層の上記薄膜トランジスタ層側の表面には、上記非表示領域において、上記複数のスリットを囲むように外側スリットが設けられ、
    　上記無機絶縁膜は、上記外側スリットにより分離され、該外側スリットの内側に突出するように設けられ、
    　上記外側スリットの内部には、上記第１無機封止膜を介して上記有機封止膜が充填されていることを特徴とする表示装置。
  6. 　請求項５に記載された表示装置において、
    　上記複数のスリット及び上記外側スリットの間には、上記第１無機封止膜を介して上記有機封止膜の周端部に接するように堰き止め壁が設けられていることを特徴とする表示装置。
  7. 　請求項５又は６に記載された表示装置において、
    　上記第１無機封止膜上には、上記有機封止膜を覆うように第２無機封止膜が設けられ、
    　上記第１無機封止膜と上記第２無機封止膜との積層膜は、上記複数のスリットを覆うように設けられていることを特徴とする表示装置。
  8. 　請求項６に記載された表示装置において、
    　上記堰き止め壁の頂部は、凹凸状に設けられていることを特徴とする表示装置。
  9. 　請求項１～８の何れか１つに記載された表示装置において、
    　上記樹脂基板層は、上記薄膜トランジスタ層と反対側に設けられた第１樹脂基板層と、上記薄膜トランジスタ層側に設けられた第２樹脂基板層と、上記第１樹脂基板層及び上記第２樹脂基板層の間に設けられた基板内無機絶縁膜とを備え、
    　上記複数のスリットは、上記第２樹脂基板層の上記薄膜トランジスタ層側の表面に設けられていることを特徴とする表示装置。
  10. 　請求項１～９の何れか１つに記載された表示装置において、
    　上記貫通孔には、電子部品が設置されていることを特徴とする表示装置。
  11. 　請求項１０に記載された表示装置において、
    　上記電子部品は、撮像素子であることを特徴とする表示装置。
  12. 　請求項１～１１の何れか１つに記載された表示装置において、
    　上記発光機能層は、有機エレクトロルミネッセンス層であることを特徴とする表示装置。
PCT/JP2023/011244 2023-03-22 2023-03-22 表示装置 Ceased WO2024195051A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2023/011244 WO2024195051A1 (ja) 2023-03-22 2023-03-22 表示装置
JP2025508018A JP7847270B2 (ja) 2023-03-22 2023-03-22 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/011244 WO2024195051A1 (ja) 2023-03-22 2023-03-22 表示装置

Publications (1)

Publication Number Publication Date
WO2024195051A1 true WO2024195051A1 (ja) 2024-09-26

Family

ID=92841365

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/011244 Ceased WO2024195051A1 (ja) 2023-03-22 2023-03-22 表示装置

Country Status (2)

Country Link
JP (1) JP7847270B2 (ja)
WO (1) WO2024195051A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200006701A1 (en) * 2018-06-29 2020-01-02 Samsung Display Co., Ltd. Display panel and display device including display panel
US20200403050A1 (en) * 2019-06-19 2020-12-24 Samsung Display Co., Ltd. Display panel
US20200411615A1 (en) * 2019-06-27 2020-12-31 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, method of manufacturing display panel, and display apparatus
WO2022224424A1 (ja) * 2021-04-23 2022-10-27 シャープ株式会社 表示装置及び表示装置の製造方法
WO2022269756A1 (ja) * 2021-06-22 2022-12-29 シャープディスプレイテクノロジー株式会社 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200006701A1 (en) * 2018-06-29 2020-01-02 Samsung Display Co., Ltd. Display panel and display device including display panel
US20200403050A1 (en) * 2019-06-19 2020-12-24 Samsung Display Co., Ltd. Display panel
US20200411615A1 (en) * 2019-06-27 2020-12-31 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, method of manufacturing display panel, and display apparatus
WO2022224424A1 (ja) * 2021-04-23 2022-10-27 シャープ株式会社 表示装置及び表示装置の製造方法
WO2022269756A1 (ja) * 2021-06-22 2022-12-29 シャープディスプレイテクノロジー株式会社 表示装置

Also Published As

Publication number Publication date
JPWO2024195051A1 (ja) 2024-09-26
JP7847270B2 (ja) 2026-04-16

Similar Documents

Publication Publication Date Title
WO2021161465A1 (ja) 表示装置
US12453272B2 (en) Display device for preventing conductive wall layers delaminating from one another and method for manufacturing same
WO2020174612A1 (ja) 表示装置
CN115777125B (zh) 显示装置
US12604641B2 (en) Display device
JP7494383B2 (ja) 表示装置
CN115176299A (zh) 显示装置
US20240155883A1 (en) Display device
WO2019186819A1 (ja) 表示装置及びその製造方法
WO2020179026A1 (ja) 表示装置及びその製造方法
US12396339B2 (en) Display device and method for manufacturing same
US20250127015A1 (en) Display device
JP7847270B2 (ja) 表示装置
WO2023007549A1 (ja) 表示装置の製造方法
CN115836588B (zh) 显示装置
WO2024105749A1 (ja) 表示装置
WO2022064562A1 (ja) 表示装置
US20250063920A1 (en) Display device
WO2025181862A1 (ja) 表示装置
US20240357887A1 (en) Display device
US20240365604A1 (en) Display device
US20230329038A1 (en) Display device and method for manufacturing same
WO2024154202A1 (ja) 表示装置
WO2025169457A1 (ja) 表示装置
WO2026022895A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23928631

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025508018

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2025508018

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23928631

Country of ref document: EP

Kind code of ref document: A1