WO2024190844A1 - 伝送回路 - Google Patents

伝送回路 Download PDF

Info

Publication number
WO2024190844A1
WO2024190844A1 PCT/JP2024/009896 JP2024009896W WO2024190844A1 WO 2024190844 A1 WO2024190844 A1 WO 2024190844A1 JP 2024009896 W JP2024009896 W JP 2024009896W WO 2024190844 A1 WO2024190844 A1 WO 2024190844A1
Authority
WO
WIPO (PCT)
Prior art keywords
impedance
circuit
signal
switch
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/009896
Other languages
English (en)
French (fr)
Inventor
昇 石原
槙介 水流
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Tokyo Institute of Technology NUC
Original Assignee
Kyocera Corp
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, Tokyo Institute of Technology NUC filed Critical Kyocera Corp
Priority to JP2025506913A priority Critical patent/JP7851001B2/ja
Publication of WO2024190844A1 publication Critical patent/WO2024190844A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/59—Responders; Transponders

Definitions

  • This disclosure relates to a transmission circuit.
  • Patent Document 1 discloses a technology that uses a splitter/combiner to suppress either the USB (Upper Side Band) signal or the LSB (Lower Side Band) signal to achieve a single sideband.
  • the transmission circuit of the present disclosure includes an impedance rotation circuit having an impedance circuit configured to be connected to an antenna and a control circuit that controls the reflection coefficient of the impedance rotation circuit to rotate the reflection coefficient in a complex plane, and the control circuit controls the signal level of a reflected signal according to the reflection coefficient of the impedance rotation circuit.
  • FIG. 1 is a diagram illustrating an example of the configuration of a communication system according to the first embodiment.
  • FIG. 2 is a diagram showing the signal levels of a transmission signal and a reflected signal in an ideal environment according to the first embodiment.
  • FIG. 3 is a diagram showing the signal levels of a transmission signal and a reflected signal in an actual environment according to the first embodiment.
  • FIG. 4 is a block diagram showing an example of the configuration of the slave unit according to the first embodiment.
  • FIG. 5 is a diagram showing an example of the configuration of the impedance rotation circuit according to the first embodiment.
  • FIG. 6 is a diagram illustrating an example of the configuration of the impedance circuit according to the first embodiment.
  • FIG. 7 is a diagram illustrating an example of the configuration of a matching circuit according to the first embodiment.
  • FIG. 1 is a diagram illustrating an example of the configuration of a communication system according to the first embodiment.
  • FIG. 2 is a diagram showing the signal levels of a transmission signal and a reflected signal in
  • FIG. 8 is a diagram showing the signal level of the reflected signal according to the first embodiment.
  • FIG. 9 is a diagram showing the signal level of the reflected signal according to the first embodiment.
  • FIG. 10 is a diagram showing an example of the configuration of an impedance rotation circuit according to the second embodiment.
  • FIG. 11 is a diagram showing a first configuration example of a resistive attenuator according to the second embodiment.
  • FIG. 12 is a diagram showing a second configuration example of the resistive attenuator according to the second embodiment.
  • FIG. 13 is a diagram showing an example of the configuration of an impedance rotation circuit according to the third embodiment.
  • FIG. 14 is a diagram for explaining the parasitic capacitance of a switch.
  • FIG. 15 is a diagram showing an example of the configuration of a parasitic cancellation circuit according to the third embodiment.
  • FIG. 16 is a diagram illustrating an example of the configuration of an impedance rotation circuit according to the fourth embodiment.
  • FIG. 17 is a diagram illustrating an example of the configuration of an impedance conversion circuit according to the fourth embodiment.
  • FIG. 18 is a Smith chart showing the impedance of the impedance rotation circuit according to the first example of the fourth embodiment.
  • FIG. 19 is a diagram illustrating the signal level of a reflected signal of the impedance rotation circuit according to the first example of the fourth embodiment.
  • FIG. 20 is a Smith chart showing the impedance of the impedance rotation circuit according to the second example of the fourth embodiment.
  • FIG. 21 is a diagram illustrating the signal level of a reflected signal of the impedance rotation circuit according to the second example of the fourth embodiment.
  • FIG. 22 is a Smith chart showing the impedance of the impedance rotation circuit according to the third example of the fourth embodiment.
  • FIG. 23 is a diagram illustrating the signal level of a reflected signal of the impedance rotation circuit according to the third example of the fourth embodiment.
  • FIG. 24 is a Smith chart showing the impedance of the impedance rotation circuit according to the fourth example of the fourth embodiment.
  • FIG. 25 is a diagram illustrating the signal level of a reflected signal of an impedance rotation circuit according to the fourth example of the fourth embodiment.
  • FIG. 26 is a Smith chart showing the impedance of an impedance rotation circuit according to a fifth example of the fourth embodiment.
  • FIG. 27 is a diagram illustrating the signal level of a reflected signal of an impedance rotation circuit according to a fifth example of the fourth embodiment.
  • FIG. 28 is a Smith chart showing the impedance of an impedance rotation circuit according to the sixth example of the fourth embodiment.
  • FIG. 29 is a diagram illustrating the signal level of a reflected signal of an impedance rotation circuit according to the sixth example of the fourth embodiment.
  • FIG. 30 is a diagram showing the relationship between the impedance and the signal level of the impedance rotation circuit according to the fourth embodiment.
  • FIG. 31 is a diagram showing an example of the configuration of an impedance rotation circuit according to the fifth embodiment.
  • FIG. 32 is a diagram illustrating an example of the configuration of an adjustment circuit according to the fifth embodiment.
  • FIG. 33 is a diagram showing the signal level of a reflected signal according to a comparative example of the fifth embodiment.
  • FIG. 34 is a Smith chart showing the impedance of the impedance rotation circuit according to the fifth embodiment.
  • FIG. 35 is a diagram showing the signal level of a reflected signal of the impedance rotation circuit according to the fifth embodiment.
  • FIG. 36 is a diagram showing a configuration example of an impedance rotation circuit according to the sixth embodiment.
  • FIG. 1 is a diagram showing a configuration example of a communication system according to the first embodiment.
  • communication system 1 includes parent unit 10, child unit 12A, child unit 12B, child unit 12C, child unit 12D, child unit 12E, child unit 12F, child unit 12G, child unit 12H, child unit 12I, and child unit 12J.
  • Child unit 12A When there is no need to distinguish child unit 12A from child unit 12J, they are collectively referred to as child unit 12.
  • Communication system 1 is a system that performs data communication using a backscatter method.
  • Parent unit 10 and child unit 12 are wireless communication devices that perform backscatter communication.
  • child unit 12 is configured to transmit to parent unit 10 a reflected signal 22 that reflects a transmission signal 21 transmitted by the parent unit.
  • (signal level) 2 is a diagram showing the signal levels of a transmission signal and a reflected signal in an ideal environment according to the first embodiment.
  • Waveform 31 shows the signal level of the transmission signal 21 transmitted by the parent unit.
  • Waveforms 32A to 32J show the signal levels of the reflected signals 22 reflected by the child units 12A to 12J, respectively.
  • the signal levels of the reflected signals 22 reflected by the child units 12A to 12J are ideally the same. In an ideal environment, each of the child units 12A to 12J can properly communicate with the parent unit 10 without being disturbed by the reflected signals 22 reflected by the other child units 12.
  • FIG. 3 is a diagram showing the signal levels of the transmission signal and the reflected signal in the first embodiment in a real environment.
  • the signal levels of the reflected signal 22 reflected by each of the slave units 12A and 12J may differ.
  • the slave unit 12J is assigned to a communication channel that the slave unit 12E has suppressed by making it a single sideband.
  • the reflected signal 22 of the slave unit 12E may become an interference signal that makes it difficult for the slave unit 12J to communicate with the master unit 10. In such a case, it is required to appropriately suppress the signal level of the reflected signal 22 of the slave unit 12E.
  • Fig. 4 is a block diagram showing an example of the configuration of the slave unit according to the first embodiment.
  • the handset 12 includes an antenna 40, a switch (SW) 41, a receiving circuit 42, a transmitting circuit 43, a control unit 44, and a sensor 45.
  • SW switch
  • the switch 41 is configured to be able to switch the path between the antenna 40 and the receiving circuit 42 and the transmitting circuit 43.
  • the switch 41 electrically connects the antenna 40 to the receiving circuit 42.
  • the switch 41 electrically connects the antenna 40 to the transmitting circuit 43.
  • the receiving circuit 42 receives the transmission signal from the parent unit 10 received by the antenna 40.
  • the receiving circuit 42 is configured to perform various reception processes on the transmission signal.
  • the transmission circuit 43 is a circuit that generates a reflected signal (also called a backscatter signal) transmitted by the antenna 40.
  • the transmission circuit 43 includes a CPU interface (I/F) 60, a control circuit 61, an impedance rotation circuit 62, and a PLL (Phase Looked Loop) circuit 63.
  • the control circuit 61 is configured to control the impedance rotation circuit 62.
  • the control circuit 61 controls the impedance rotation circuit 62 based on a control signal input from the control unit 44 via the CPU interface 60, an oscillation signal input from the PLL circuit 63, and the like.
  • the control circuit 61 is configured to change the impedance of the impedance rotation circuit 62.
  • the control circuit 61 changes the impedance of the impedance rotation circuit 62 to control the reflection coefficient of the output terminal on the antenna 40 side to rotate in the complex plane.
  • the control circuit 61 for example, reduces the USB (Upper Side Band) signal or LSB (Lower Side Band) signal for the carrier signal of the backscatter signal to realize a single sideband.
  • the impedance rotation circuit 62 is disposed at the front end of the child device 12.
  • the impedance rotation circuit 62 is configured to reflect the transmission signal sent by the child device 12 as a backscatter signal and perform backscatter communication.
  • the impedance rotation circuit 62 includes multiple impedance circuits, each of which has a different impedance.
  • the control circuit 61 and the impedance rotation circuit 62 are a type of transmission circuit of the present disclosure.
  • the PLL circuit 63 is configured to generate an oscillation signal of a predetermined frequency.
  • the PLL circuit 63 generates the oscillation signal in accordance with a control signal from the control unit 44.
  • the PLL circuit 63 is configured to output the generated oscillation signal to the control circuit 61.
  • the control unit 44 is configured to control each part of the handset 12.
  • the control unit 44 may be realized, for example, by an information processing device such as a CPU (Central Processing Unit) or an MPU (Micro Processing Unit), and a storage device such as a RAM (Random Access Memory) or a ROM (Read Only Memory).
  • the control unit 44 may be realized, for example, by an integrated circuit such as an ASIC (Application Specific Integrated Circuit) or an FPGA (Field Programmable Gate Array).
  • the control unit 44 may be realized by a combination of hardware and software.
  • the sensor 45 includes various sensors.
  • the sensor 45 may include, for example, a speed sensor, a vibration sensor, an acceleration sensor, a gyro sensor, a rotation angle sensor, an angular velocity sensor, a geomagnetic sensor, a magnet sensor, a temperature sensor, a humidity sensor, an air pressure sensor, a light sensor, an illuminance sensor, a UV sensor, a gas sensor, a gas concentration sensor, an atmosphere sensor, a level sensor, an odor sensor, a pressure sensor, an air pressure sensor, a contact sensor, a wind sensor, an infrared sensor, a human presence sensor, a displacement sensor, an image sensor, a weight sensor, a smoke sensor, a leakage sensor, a vital sensor, a battery remaining amount sensor, and an ultrasonic sensor.
  • the sensor 45 may include a GNSS (Global Navigation Satellite System) sensor that acquires the current position information of the handset 12.
  • GNSS Global Navigation Satellite System
  • Fig. 5 is a diagram showing a configuration example of the impedance rotation circuit according to the first embodiment.
  • the impedance rotation circuit 62 includes impedance circuits 70-1, ..., impedance circuits 70-n (n is an integer equal to or greater than 2), switches 72-1, 72-2, 72-3, a matching circuit 73, wiring 74, and a phase shifter 75. Different reflection coefficients are set for the impedance circuits 70-1 to 70-n. When it is not necessary to distinguish between the impedance circuits 70-1 to 70-n, they are collectively referred to as impedance circuits 70. In other words, the impedance rotation circuit 62 includes multiple impedance circuits 70 with different reflection coefficients.
  • the impedance circuits 70-1 to 70-n are electrically connected to the matching circuit 73 by the switch 72-1.
  • the switch 72-1 is, for example, a transistor, but is not limited to this.
  • the switch 72-1 is controlled by the control circuit 61.
  • the switch 72-1 is configured to selectively connect any one of the impedance circuits 70-1 to 70-n to the matching circuit 73.
  • the control circuit 61 can control the reflection coefficient by controlling the switch 72-1 to switch the impedance circuit 70 to be connected.
  • the impedance circuit 70 adds impedance to the impedance rotation circuit 62.
  • FIG. 6 is a diagram showing an example of the configuration of the impedance circuit according to the first embodiment.
  • the impedance circuit 70 includes a first circuit 80-1, a second circuit 80-2, a third circuit 80-3, a fourth circuit 80-4, a fifth circuit 80-5, a sixth circuit 80-6, a seventh circuit 80-7, and an eighth circuit 80-8.
  • the first circuit 80-1 to the eighth circuit 80-8 are electrically connected by a signal line 85.
  • the first circuit 80-1 includes a signal source 81-1, a switch element 82-1, a resistor element 83-1, and a capacitor 84-1.
  • the signal source 81-1 indicates a signal source of a control signal from the control circuit 61 for controlling the switch element 82-1.
  • One end of the signal source 81-1 is electrically connected to a reference potential.
  • the reference potential is, for example, but is not limited to, ground.
  • the signal source 81-1 outputs a control signal for controlling the on and off states of the switch element 82-1 to the switch element 82-1.
  • One end of the switch element 82-1 is electrically connected to a signal line 85.
  • One end of the switch element 82-1 is electrically connected to one end of the resistor element 83-1.
  • the second circuit 80-2 includes a signal source 81-2, a switch element 82-2, a resistive element 83-2, and a capacitor 84-2.
  • the signal source 81-2 indicates a signal source of a control signal from the control circuit 61 for controlling the switch element 82-2. One end of the signal source 81-2 is electrically connected to a reference potential. The signal source 81-2 outputs a control signal for controlling the on state and off state of the switch element 82-2 to the switch element 82-2. One end of the switch element 82-2 is electrically connected to a signal line 85. One end of the switch element 82-2 is electrically connected to one end of the resistive element 83-2. The other end of the resistive element 83-2 is electrically connected to one end of the capacitor 84-2.
  • the other end of the capacitor 84-2 is electrically connected to the reference potential.
  • the switch element 82-2 When the switch element 82-2 is in the on state, the resistive element 83-2 and the capacitor 84-2 are electrically connected to the signal line 85.
  • the impedance of the impedance circuit 70 changes depending on the resistance value of the resistive element 83-2 and the capacitance value of the capacitor 84-2.
  • the third circuit 80-3 includes a signal source 81-3, a switch element 82-3, a resistor element 83-3, and a capacitor 84-3.
  • the signal source 81-3 indicates a signal source of a control signal from the control circuit 61 for controlling the switch element 82-3.
  • One end of the signal source 81-3 is electrically connected to a reference potential.
  • the signal source 81-3 outputs a control signal for controlling the on state and off state of the switch element 82-3 to the switch element 82-3.
  • One end of the switch element 82-3 is electrically connected to a signal line 85.
  • One end of the switch element 82-3 is electrically connected to one end of the resistor element 83-3.
  • the other end of the resistor element 83-3 is electrically connected to one end of the capacitor 84-3.
  • the other end of the capacitor 84-3 is electrically connected to the reference potential.
  • the switch element 82-3 When the switch element 82-3 is in the on state, the resistor element 83-3 and the capacitor 84-3 are electrically connected to the signal line 85.
  • the impedance of the impedance circuit 70 changes depending on the resistance value of the resistive element 83-3 and the capacitance value of the capacitor 84-3.
  • the fourth circuit 80-4 includes a signal source 81-4, a switch element 82-4, a resistive element 83-4, and a capacitor 84-4.
  • the signal source 81-4 indicates a signal source of a control signal from the control circuit 61 for controlling the switch element 82-4.
  • One end of the signal source 81-4 is electrically connected to a reference potential.
  • the signal source 81-4 outputs a control signal for controlling the on state and off state of the switch element 82-4 to the switch element 82-4.
  • One end of the switch element 82-4 is electrically connected to a signal line 85.
  • One end of the switch element 82-4 is electrically connected to one end of the resistive element 83-4.
  • the other end of the resistive element 83-4 is electrically connected to one end of the capacitor 84-4.
  • the other end of the capacitor 84-4 is electrically connected to the reference potential.
  • the switch element 82-4 When the switch element 82-4 is in the on state, the resistive element 83-4 and the capacitor 84-4 are electrically connected to the signal line 85.
  • the impedance of the impedance circuit 70 changes depending on the resistance value of the resistive element 83-4 and the capacitance value of the capacitor 84-4.
  • the fifth circuit 80-5 includes a signal source 81-5, a switch element 82-5, a resistive element 83-5, and a capacitor 84-5.
  • the signal source 81-5 indicates a signal source of a control signal from the control circuit 61 for controlling the switch element 82-5.
  • One end of the signal source 81-5 is electrically connected to a reference potential.
  • the signal source 81-5 outputs a control signal for controlling the on state and off state of the switch element 82-5 to the switch element 82-5.
  • One end of the switch element 82-5 is electrically connected to a signal line 85.
  • One end of the switch element 82-5 is electrically connected to one end of the resistive element 83-5.
  • the other end of the resistive element 83-5 is electrically connected to one end of the capacitor 84-5.
  • the other end of the capacitor 84-5 is electrically connected to the reference potential.
  • the switch element 82-5 When the switch element 82-5 is in the on state, the resistive element 83-5 and the capacitor 84-5 are electrically connected to the signal line 85.
  • the impedance of the impedance circuit 70 changes depending on the resistance value of the resistor element 83-5 and the capacitance value of the capacitor 84-5.
  • the sixth circuit 80-6 includes a signal source 81-6, a switch element 82-6, a resistor element 83-6, and a capacitor 84-6.
  • the signal source 81-6 indicates a signal source of a control signal from the control circuit 61 for controlling the switch element 82-6.
  • One end of the signal source 81-6 is electrically connected to a reference potential.
  • the signal source 81-6 outputs a control signal for controlling the on state and off state of the switch element 82-6 to the switch element 82-6.
  • One end of the switch element 82-6 is electrically connected to a signal line 85.
  • One end of the switch element 82-6 is electrically connected to one end of the resistor element 83-6.
  • the other end of the resistor element 83-6 is electrically connected to one end of the capacitor 84-6.
  • the other end of the capacitor 84-6 is electrically connected to the reference potential.
  • the switch element 82-6 When the switch element 82-6 is in the on state, the resistor element 83-6 and the capacitor 84-6 are electrically connected to the signal line 85.
  • the impedance of the impedance circuit 70 changes depending on the resistance value of the resistor element 83-6 and the capacitance value of the capacitor 84-6.
  • the seventh circuit 80-7 includes a signal source 81-7, a switch element 82-7, a resistor element 83-7, and a capacitor 84-7.
  • the signal source 81-7 indicates a signal source of a control signal from the control circuit 61 for controlling the switch element 82-7.
  • One end of the signal source 81-7 is electrically connected to a reference potential.
  • the signal source 81-7 outputs a control signal for controlling the on state and off state of the switch element 82-7 to the switch element 82-7.
  • One end of the switch element 82-7 is electrically connected to a signal line 85.
  • One end of the switch element 82-7 is electrically connected to one end of the resistor element 83-7.
  • the other end of the resistor element 83-7 is electrically connected to one end of the capacitor 84-7.
  • the other end of the capacitor 84-7 is electrically connected to the reference potential.
  • the switch element 82-7 is in the on state, the resistor element 83-7 and the capacitor 84-7 are electrically connected to the signal line 85.
  • the impedance of the impedance circuit 70 changes depending on the resistance value of the resistor element 83-7 and the capacitance value of the capacitor 84-7.
  • the eighth circuit 80-8 includes a signal source 81-8, a switch element 82-8, a resistor element 83-8, and a capacitor 84-8.
  • the signal source 81-8 indicates a signal source of a control signal from the control circuit 61 for controlling the switch element 82-8.
  • One end of the signal source 81-8 is electrically connected to a reference potential.
  • the signal source 81-8 outputs a control signal for controlling the on state and off state of the switch element 82-8 to the switch element 82-8.
  • One end of the switch element 82-8 is electrically connected to a signal line 85.
  • One end of the switch element 82-8 is electrically connected to one end of the resistor element 83-8.
  • the other end of the resistor element 83-8 is electrically connected to one end of the capacitor 84-8.
  • the other end of the capacitor 84-8 is electrically connected to the reference potential.
  • the switch element 82-8 is in the on state, the resistor element 83-8 and the capacitor 84-8 are electrically connected to the signal line 85.
  • the impedance of the impedance circuit 70 changes depending on the resistance value of the resistor element 83-8 and the capacitance value of the capacitor 84-8.
  • the control circuit 61 is configured to selectively change the impedance rotation circuit and rotate the reflection coefficient on the polar chart by selectively controlling the on and off states of each of the switch elements 82-1 to 82-8.
  • the control circuit 61 can control the attenuation of the reflected signal by selectively switching the connection between the impedance circuits 70-1 to 70-n and the matching circuit 73 to control the reflection coefficient ⁇ .
  • the reflection coefficient ⁇ is 1, the attenuation of the reflected signal is 0 dB (decibels).
  • the reflection coefficient ⁇ is 0.9, the attenuation of the reflected signal is 0.91 dB.
  • the reflection coefficient ⁇ is 0.8, the attenuation of the reflected signal is 1.93 dB.
  • the reflection coefficient ⁇ is 0.7, the attenuation of the reflected signal is 3.10 dB.
  • the attenuation of the reflected signal is 4.44 dB.
  • the attenuation of the reflected signal is 6.02 dB.
  • the attenuation of the reflected signal is 7.96 dB.
  • the attenuation of the reflected signal is 10.46 [dB].
  • the reflection coefficient ⁇ is 0.2, the attenuation of the reflected signal is 13.98 [dB].
  • the reflection coefficient ⁇ is 0.1, the attenuation of the reflected signal is 20 [dB].
  • the matching circuit 73 is a circuit that matches the output impedance of the impedance circuit 70 with the input impedance of the antenna 40.
  • FIG. 7 is a diagram showing an example of the configuration of a matching circuit according to the first embodiment.
  • the matching circuit 73 includes a capacitor 91, an inductor 92, and a capacitor 93.
  • One end of the capacitor 91 is electrically connected to the switch 72-1 and one end of the inductor 92.
  • the other end of the capacitor 91 is electrically connected to a reference potential.
  • One end of the capacitor 93 is electrically connected to the switch 72-2 and the other end of the inductor 92.
  • the other end of the capacitor 93 is electrically connected to the reference potential.
  • the matching circuit 73 is selectively connected to the wiring 74 or the phase shifter 75 by the switch 72-2.
  • the switch 72-2 is, for example, a transistor, but is not limited to this.
  • the switch 72-2 is controlled by the control circuit 61.
  • the wiring 74 or the phase shifter 75 is selectively connected to the input terminal of the antenna 40 by the switch 72-3.
  • the switch 72-3 is controlled by the control circuit 61.
  • the phase shifter 75 has the same configuration as the matching circuit 73 shown in FIG. 7, so a description thereof is omitted.
  • the phase shifter 75 shifts the phase of the input signal by 90° and outputs it.
  • the signal output from the matching circuit 73 is input to the input terminal of the antenna 40 without any change in phase.
  • FIG. 8 is a diagram showing the signal level of the reflected signal according to the first embodiment.
  • the horizontal axis indicates frequency [MHz (megahertz)], and the vertical axis indicates signal level [dB].
  • FIG. 8 shows the signal levels of carrier signal 201, USB signal 202, and LSB signal 203.
  • USB signal 202 is suppressed compared to LSB signal 203.
  • impedance rotation circuit 62 realizes a single sideband of the LSB signal.
  • FIG. 9 is a diagram showing the signal level of the reflected signal according to the first embodiment.
  • the horizontal axis indicates the reflection coefficient
  • the left vertical axis indicates the signal level difference [dB]
  • the right vertical axis indicates the signal level [dB].
  • the reflection coefficient ⁇ is set to 0.8 as a reference.
  • Graph 211 indicates the signal level of the reflected signal
  • graph 210 indicates the difference between the signal level at the corresponding reflection coefficient ⁇ and the signal level at the reflection coefficient ⁇ of 0.8.
  • the signal level of the reflected signal can be controlled by controlling the reflection coefficient.
  • the reflection coefficient of the impedance rotation circuit 62 can be controlled to control the amount of attenuation of the reflected signal. This allows the first embodiment to appropriately achieve a single sideband.
  • Fig. 10 is a diagram showing a configuration example of the impedance rotation circuit according to the second embodiment.
  • the impedance rotation circuit 62A includes impedance circuits 70-1 to 70-n, switches 72-1, 72-2, 72-3, and 72-4, a matching circuit 73, wiring 74, a phase shifter 75, wiring 76, and resistive attenuators 77-1 to 77-n.
  • resistive attenuators 77 When there is no need to distinguish between resistive attenuators 77-1 to 77-n, they are collectively referred to as resistive attenuators 77.
  • the impedance rotation circuit 62A differs from the impedance rotation circuit 62 shown in FIG. 5 in that it includes switch 72-3 and resistive attenuator 77.
  • the wiring 74 or the phase shifter 75 is selectively connected to either the wiring 76 or the resistive attenuators 77-1 to 77-n by the switch 72-3.
  • the switch 72-3 is, for example, a transistor, but is not limited to this.
  • the switch 72-3 is controlled by the control circuit 61.
  • the resistive attenuator 77 is configured to attenuate the signal level of the reflected signal.
  • the resistive attenuators 77-1 to 77-n are each configured to have a different reflected signal attenuation amount. They are configured not to attenuate the reflected signal of the wiring 76. That is, the control circuit 61 can control the attenuation amount by controlling the switch 72-4 to switch the resistive attenuator 77 to be connected. In the second embodiment, the provision of the resistive attenuator 77 allows the reflected signal to be attenuated more appropriately.
  • FIG. 11 is a diagram showing a first configuration example of the resistive attenuator according to the second embodiment.
  • the resistive attenuator 77 according to the first configuration example includes resistive elements 101, 102, and 103.
  • One end of resistive element 101 is electrically connected to switch 72-3 and one end of resistive element 103.
  • the other end of resistive element 101 is electrically connected to a reference potential.
  • One end of resistive element 102 is electrically connected to switch 72-4 and the other end of resistive element 103.
  • the attenuation [dB] of the reflected signal of resistive attenuator 77 changes depending on the resistance values of resistive elements 101, 102, and 103.
  • the attenuation becomes 2 [dB].
  • the resistance values of the resistive elements 101 and 102 are set to 220.97 [ ⁇ ] and the resistance value of the resistive element 103 is set to 23.85 [ ⁇ ]
  • the attenuation is 4 [dB].
  • the resistance values of the resistive elements 101 and 102 are set to 150.48 [ ⁇ ] and the resistance value of the resistive element 103 is set to 37.35 [ ⁇ ]
  • the attenuation is 6 [dB].
  • the attenuation is 8 [dB].
  • the resistance values of the resistive elements 101 and 102 are set to 96.25 [ ⁇ ] and the resistance value of the resistive element 103 is set to 71.15 [ ⁇ ]
  • the attenuation is 10 [dB].
  • the resistance values of the resistive elements 101 and 102 are 83.54 [ ⁇ ] and the resistance value of the resistive element 103 is 93.25 [ ⁇ ]
  • the attenuation is 12 [dB].
  • the attenuation is 14 [dB].
  • the resistance values of the resistive elements 101 and 102 are 68.83 [ ⁇ ] and the resistance value of the resistive element 103 is 150.78 [ ⁇ ]
  • the attenuation is 16 [dB].
  • the resistance values of the resistive elements 101 and 102 are 64.40 [ ⁇ ] and the resistance value of the resistive element 103 is 195.43 [ ⁇ ]
  • the attenuation is 18 [dB].
  • the attenuation is 20 [dB].
  • FIG. 12 is a diagram showing a second configuration example of the resistive attenuator according to the second embodiment.
  • the resistive attenuator 77 according to the second configuration example includes resistive elements 111, 112, and 113.
  • One end of the resistive element 111 is electrically connected to the switch 72-3.
  • the other end of the resistive element 111 is electrically connected to one end of the resistive element 112 and one end of the resistive element 113.
  • the other end of the resistive element 112 is electrically connected to the switch 72-4.
  • the other end of the resistive element 113 is electrically connected to a reference potential.
  • the attenuation [dB] of the reflected signal of the resistive attenuator 77 changes depending on the resistance values of the resistive elements 111, 112, and 113. For example, by setting the resistance values of the resistive elements 111 and 112 to 5.73 [ ⁇ ] and the resistance value of the resistive element 113 to 215.24 [ ⁇ ], the attenuation becomes 2 [dB]. For example, by setting the resistance value of the resistive element 111 and the resistive element 112 to 11.31 [ ⁇ ] and the resistance value of the resistive element 113 to 104.83 [ ⁇ ], the attenuation is 4 [dB].
  • the attenuation is 6 [dB].
  • the attenuation is 8 [dB].
  • the attenuation is 10 [dB].
  • the attenuation becomes 12 [dB].
  • the attenuation becomes 14 [dB].
  • the attenuation becomes 16 [dB].
  • the attenuation becomes 18 [dB].
  • the resistance value of resistor element 111 and resistor element 112 is set to 38.82 [ ⁇ ] and the resistance value of the resistive element 113 to 12.79 [ ⁇ ]
  • the attenuation is 20 [dB].
  • Graph 210 in FIG. 9 shows the signal level when the reflection coefficient ⁇ of the impedance circuit 70 is 0.2 and the attenuation of the resistive attenuator 77 is 10 dB.
  • graph 210 shows, the attenuation of the reflected signal from the impedance circuit 70 with a reflection coefficient ⁇ of 0.2 and the resistive attenuator 77 with an attenuation of 10 dB is greater than the attenuation of the reflected signal from the impedance circuit 70 with a reflection coefficient ⁇ of 0.2.
  • resistive attenuators 77-1 to 77-n are connected in parallel. This is because if resistive attenuators 77-1 to 77-n are connected in series, they will be susceptible to the parasitic capacitance of switches 72-3 and 72-4, and there is a risk that the amount of attenuation of the reflected signal will change. Therefore, in the second embodiment, it is preferable to connect resistive attenuators 77-1 to 77-n in parallel in order to make it easier to take into account the influence of the parasitic capacitance of switches 72-3 and 72-4.
  • the channel width (W) of each of the transistors constituting the switches 72-1 to 72-4 is the same. It is also preferable that the channel length (L) of each of the transistors constituting the switches 72-1 to 72-4 is the same. If the channel width and channel length of each of the transistors constituting the switches 72-1 to 72-4 are different, the impedance rotation circuit 62A may not be able to obtain the desired characteristics due to the variation in parasitic capacitance. Therefore, in the second embodiment, the channel width and channel length of each of the transistors constituting the switches 72-1 to 72-4 are made the same, thereby reducing the variation in parasitic capacitance. This makes it easier to consider the influence of the parasitic capacitance of the switches 72-1 to 72-4.
  • the impedance rotation circuit 62A includes the impedance circuit 70 and the resistive attenuator 77, so that the reflected signal can be attenuated more appropriately. This allows the second embodiment to more appropriately achieve a single sideband.
  • Fig. 13 is a diagram showing a configuration example of the impedance rotation circuit according to the third embodiment.
  • the impedance rotation circuit 62B includes impedance circuits 70-1 to 70-n, switches 72-1, 72-2, 72-3, 72-4, 72-5, matching circuit 73, wiring 74, phase shifter 75, wiring 76, resistive attenuators 77-1 to 77-n, parasitic cancellation circuits 78-1, 78-2, and 78-3.
  • the impedance rotation circuit 62B differs from the impedance rotation circuit 62A shown in FIG. 10 in that it includes switch 72-5 and parasitic cancellation circuits 78-1 to 78-3. When it is not necessary to distinguish between the parasitic cancellation circuits 78-1 to 78-3, they may be collectively referred to as the parasitic cancellation circuits 78.
  • Switches 72-1 to 72-5 are configured so that the channel width and channel length of each transistor are the same.
  • Control circuit 61 controls the on and off states of switches 72-1 to 72-5.
  • a parasitic cancellation circuit is provided to cancel the parasitic capacitance of each switch 72, thereby reducing the effect of the parasitic capacitance of each switch 72.
  • One end of the parasitic cancellation circuit 78-1 is electrically connected to the switch 72-1.
  • the other end of the parasitic cancellation circuit 78-1 is electrically connected to one end of the matching circuit 73.
  • the switch 72-1 selectively connects the impedance circuits 70-1 to 70-n to the parasitic cancellation circuit 78-1.
  • One end of the parasitic cancellation circuit 78-2 is electrically connected to the switch 72-3.
  • the other end of the parasitic cancellation circuit 78-2 is electrically connected to the switch 72-4.
  • the switch 72-3 selectively connects the wiring 74 or the phase shifter 75 to the parasitic cancellation circuit 78-2.
  • the switch 72-4 selectively connects the parasitic cancellation circuit 78-2 to the wiring 76 or the resistive attenuators 77-1 to 77-n.
  • One end of the parasitic cancellation circuit 78-3 is electrically connected to the switch 72-5.
  • the other end of the parasitic cancellation circuit 78-3 is electrically connected to the input terminal of the antenna 40.
  • the switch 72-5 selectively connects the wiring 76 or the resistive attenuators 77-1 to 77-n to the parasitic cancellation circuit 78-3.
  • the parasitic cancellation circuits 78-1 to 78-3 each have the same configuration.
  • the configuration of the parasitic cancellation circuit 78 will be described later.
  • FIG. 14 is a diagram for explaining the parasitic capacitance of a switch.
  • the switch 72 is, for example, a transistor.
  • the switch 72 has a parasitic capacitance 120 between the gate terminal and the source terminal.
  • the switch 72 has a parasitic capacitance 121 between the gate terminal and the drain terminal.
  • the switch 72 has a parasitic capacitance 122 between the source terminal and the drain terminal.
  • FIG. 15 is a diagram showing an example of the configuration of a parasitic cancellation circuit according to the third embodiment.
  • the parasitic cancellation circuit 78 includes a capacitor 131, a capacitor 132, and an inductor 133.
  • One end of the capacitor 131 is electrically connected to an external device.
  • the other end of the capacitor 131 is electrically connected to one end of the capacitor 132 and one end of the inductor 133.
  • the other end of the capacitor 132 is electrically connected to the external device.
  • the other end of the inductor 133 is electrically connected to a reference potential.
  • one end of the capacitor 131 is electrically connected to the drain terminal of the switch 72-1, and the other end of the capacitor 132 is electrically connected to the input terminal of the matching circuit 73.
  • one end of the capacitor 131 is electrically connected to the drain terminal of the switch 72-3, and the other end of the capacitor 132 is electrically connected to the source terminal of the switch 72-4.
  • the capacitor 131 is electrically connected to the drain terminal of the switch 72-5, and the other end of the capacitor 132 is electrically connected to the input terminal of the antenna 40.
  • the effects of parasitic capacitance 120, parasitic capacitance 121, and parasitic capacitance 122 can be cancelled out by connecting parasitic cancellation circuit 78 to switch 72. This allows the third embodiment to more appropriately achieve a single sideband.
  • Fig. 16 is a diagram showing a configuration example of the impedance rotation circuit according to the fourth embodiment.
  • the impedance rotation circuit 62C includes an impedance circuit 70, a switch 72-1, a switch 72-2, a switch 72-3, wiring 74, a phase shifter 75, wiring 140, and impedance conversion circuits 141-1 to 141-n.
  • impedance conversion circuits 141 When there is no need to distinguish between the impedance conversion circuits 141-1 to 141-n, they are collectively referred to as the impedance conversion circuits 141.
  • the impedance rotation circuit 62C differs from the impedance rotation circuit 62 shown in FIG. 5 in that it does not include a matching circuit 73, it includes only one impedance circuit 70, and it includes multiple impedance conversion circuits 141.
  • the wiring 140 or any one of the impedance conversion circuits 141-1 to 141-n is selectively connected to the wiring 74 or the phase shifter 75 by the switch 72-2.
  • the wiring 140 or any one of the impedance conversion circuits 141-1 to 141-n is selectively connected to the antenna 40 by the switch 72-3.
  • the impedance conversion circuit 141 is a circuit that converts impedance.
  • the impedance conversion circuits 141-1 to 141-n each have a different amount of impedance conversion.
  • the impedance of the impedance circuit 70 is 50 [ ⁇ ].
  • the impedance conversion circuit 141 converts, for example, 50 [ ⁇ ] to 10 [ ⁇ ], 25 [ ⁇ ], 200 [ ⁇ ], 500 [ ⁇ ], 1000 [ ⁇ ], etc.
  • the wiring 140 is configured not to convert impedance. In this embodiment, the amount of impedance conversion can be controlled by controlling the switches 72-2 and 72-3 to selectively connect to the wiring 140 or one of the impedance conversion circuits 141-1 to 141-n.
  • FIG. 17 is a diagram showing an example of the configuration of an impedance conversion circuit according to the fourth embodiment.
  • the impedance conversion circuit 141 includes a capacitor 151, an inductor 152, and a capacitor 153.
  • One end of the capacitor 151 is electrically connected to the switch 72-2 and one end of the inductor 152.
  • One end of the capacitor 153 is electrically connected to the switch 72-3 and the inductor 152.
  • the amount of impedance conversion by the impedance conversion circuit 141 varies depending on the capacitance values of the capacitors 151 and 153 and the inductance of the inductor 152. For example, by setting the capacitance value of the capacitor 151 to 8.67 pF (picofarads), the capacitance value of the capacitor 153 to 11.63 pF, and the inductance of the inductor 152 to 3.79 nH (nanohenries), the impedance conversion circuit 141 can convert the impedance from 50 ⁇ to 10 ⁇ .
  • the impedance conversion circuit 141 can convert the impedance from 50 ⁇ to 25 ⁇ .
  • the impedance conversion circuit 141 can convert the impedance from 50 [ ⁇ ] to 200 [ ⁇ ].
  • the impedance conversion circuit 141 can convert the impedance from 50 [ ⁇ ] to 500 [ ⁇ ].
  • the impedance conversion circuit 141 can convert the impedance from 50 [ ⁇ ] to 1000 [ ⁇ ].
  • Fig. 18 is a Smith chart showing the impedance of the impedance rotation circuit according to the first example of the fourth embodiment.
  • Fig. 19 is a diagram showing the signal level of the reflected signal of the impedance rotation circuit according to the first example of the fourth embodiment.
  • the horizontal axis represents frequency [MHz]
  • the vertical axis represents signal level [dB].
  • the impedance of the impedance rotation circuit 62C is 50 [ ⁇ ]. That is, in the first example of the fourth embodiment, the impedance is not converted. As shown in FIG. 18, the impedance of the impedance rotation circuit 62C rotates along a circle 221. Points 221a indicate the impedance values that the impedance rotation circuit 62C can take. There are 16 points 221a at approximately equal intervals on the circle 221. As shown in FIG. 19, the signal level of the carrier signal 222 is approximately -79.87 [dB], the signal level of the LSB signal 223 is approximately -43.58 [dB], and the signal level of the USB signal 224 is -89.93 [dB]. The difference between the signal level of the LSB signal 223 and the signal level of the USB signal 224 is 43.35 [dB].
  • Fig. 20 is a Smith chart showing the impedance of the impedance rotation circuit according to the second example of the fourth embodiment.
  • Fig. 21 is a diagram showing the signal level of the reflected signal of the impedance rotation circuit according to the second example of the fourth embodiment.
  • the horizontal axis represents frequency [MHz]
  • the vertical axis represents signal level [dB].
  • the impedance of the impedance rotation circuit 62C is 10 [ ⁇ ]. That is, in the second example of the fourth embodiment, the impedance is converted from 50 [ ⁇ ] to 10 [ ⁇ ] using the impedance conversion circuit 141. As shown in FIG. 20, the impedance of the impedance rotation circuit 62C rotates along a circle 231. Points 231a indicate the impedance values that the impedance rotation circuit 62C can take. On the circle 231, there are 16 points 221a at non-equidistant intervals. As shown in FIG.
  • the signal level of the carrier signal 232 is about -45.09 [dB]
  • the signal level of the LSB signal 233 is about -48.71 [dB]
  • the signal level of the USB signal 234 is -85.03 [dB].
  • the difference between the signal level of the LSB signal 233 and the signal level of the USB signal 234 is 36.32 [dB].
  • Fig. 22 is a Smith chart showing the impedance of the impedance rotation circuit according to the third example of the fourth embodiment.
  • Fig. 23 is a diagram showing the signal level of the reflected signal of the impedance rotation circuit according to the third example of the fourth embodiment.
  • the horizontal axis represents frequency [MHz]
  • the vertical axis represents signal level [dB].
  • the impedance of the impedance rotation circuit 62C is 25 [ ⁇ ]. That is, in the third example of the fourth embodiment, the impedance is converted from 50 [ ⁇ ] to 25 [ ⁇ ] using the impedance conversion circuit 141. As shown in FIG. 22, the impedance of the impedance rotation circuit 62C rotates along a circle 241. Points 241a indicate the impedance values that the impedance rotation circuit 62C can take. There are 16 points 241a at non-equidistant intervals on the circle 241. As shown in FIG.
  • the signal level of the carrier signal 242 is about -51.61 [dB]
  • the signal level of the LSB signal 243 is about -44.74 [dB]
  • the signal level of the USB signal 244 is -83.94 [dB].
  • the difference between the signal level of the LSB signal 243 and the signal level of the USB signal 244 is 39.20 [dB].
  • Fig. 24 is a Smith chart showing the impedance of the impedance rotation circuit according to the fourth example of the fourth embodiment.
  • Fig. 25 is a diagram showing the signal level of the reflected signal of the impedance rotation circuit according to the fourth example of the fourth embodiment.
  • the horizontal axis represents frequency [MHz]
  • the vertical axis represents signal level [dB].
  • the impedance of the impedance rotation circuit 62C is 200 [ ⁇ ]. That is, in the fourth example of the fourth embodiment, the impedance is converted from 50 [ ⁇ ] to 200 [ ⁇ ] using the impedance conversion circuit 141. As shown in FIG. 24, the impedance of the impedance rotation circuit 62C rotates along a circle 251. Points 251a indicate the impedance values that the impedance rotation circuit 62C can take. There are 16 points 251a at non-equidistant intervals on the circle 251. As shown in FIG.
  • the signal level of the carrier signal 252 is about -45.81 [dB]
  • the signal level of the LSB signal 253 is about -47.91 [dB]
  • the signal level of the USB signal 254 is -90.59 [dB].
  • the difference between the signal level of the LSB signal 253 and the signal level of the USB signal 254 is 42.68 [dB].
  • Fig. 26 is a Smith chart showing the impedance of the impedance rotation circuit according to the fifth example of the fourth embodiment.
  • Fig. 27 is a diagram showing the signal level of the reflected signal of the impedance rotation circuit according to the fifth example of the fourth embodiment.
  • the horizontal axis represents frequency [MHz]
  • the vertical axis represents signal level [dB].
  • the impedance of the impedance rotation circuit 62C is 500 [ ⁇ ]. That is, in the fifth example of the fourth embodiment, the impedance is converted from 50 [ ⁇ ] to 500 [ ⁇ ] using the impedance conversion circuit 141. As shown in FIG. 26, the impedance of the impedance rotation circuit 62C rotates along a circle 261. Points 261a indicate the impedance values that the impedance rotation circuit 62C can take. There are 16 points 261a at non-equidistant intervals on the circle 261. As shown in FIG.
  • the signal level of the carrier signal 262 is about -43.04 [dB]
  • the signal level of the LSB signal 263 is about -53.72 [dB]
  • the signal level of the USB signal 264 is -96.66 [dB].
  • the difference between the signal level of the LSB signal 263 and the signal level of the USB signal 264 is 42.94 [dB].
  • Fig. 28 is a Smith chart showing the impedance of the impedance rotation circuit according to the sixth example of the fourth embodiment.
  • Fig. 29 is a diagram showing the signal level of the reflected signal of the impedance rotation circuit according to the sixth example of the fourth embodiment.
  • the horizontal axis represents frequency [MHz]
  • the vertical axis represents signal level [dB].
  • the impedance of the impedance rotation circuit 62C is 1000 [ ⁇ ]. That is, in the sixth example of the fourth embodiment, the impedance is converted from 50 [ ⁇ ] to 1000 [ ⁇ ] using the impedance conversion circuit 141. As shown in FIG. 28, the impedance of the impedance rotation circuit 62C rotates along a circle 271. Points 271a indicate the impedance values that the impedance rotation circuit 62C can take. There are 16 points 271a at non-equidistant intervals on the circle 271. As shown in FIG.
  • the signal level of the carrier signal 272 is about -43.32 [dB]
  • the signal level of the LSB signal 273 is about -58.95 [dB]
  • the signal level of the USB signal 254 is -98.97 [dB].
  • the difference between the signal level of the LSB signal 273 and the signal level of the USB signal 274 is 40.02 [dB].
  • the amount of attenuation of the reflected signal can be controlled by converting the impedance of the impedance rotation circuit 62C.
  • FIG. 30 is a diagram showing the relationship between the impedance and signal level of the impedance rotation circuit according to the fourth embodiment.
  • the horizontal axis indicates the impedance conversion value of the impedance rotation circuit 62C
  • the left vertical axis indicates the signal level difference [dB]
  • the right vertical axis indicates the signal level [dB].
  • the impedance of the impedance rotation circuit 62C is set to 50 [ ⁇ ] as the reference.
  • Graph 281 indicates the signal level of the reflected signal
  • graph 280 indicates the difference between the signal level at the corresponding impedance and the signal level at an impedance of 50 [ ⁇ ].
  • the signal level of the reflected signal can be controlled by converting the impedance of the impedance rotation circuit 62C.
  • the fourth embodiment can control the signal level of the reflected signal by using multiple impedance conversion circuits 141. This allows the fourth embodiment to appropriately achieve a single sideband.
  • FIG. 31 is a diagram showing a configuration example of the impedance rotation circuit according to the fifth embodiment.
  • the impedance rotation circuit 62D includes an impedance circuit 70, a switch 72-1, a switch 72-2, a switch 72-3, a wiring 74, a phase shifter 75, a wiring 140, impedance conversion circuits 141-1 to 141-n, and an adjustment circuit 160.
  • the impedance rotation circuit 62D differs from the impedance rotation circuit 62C shown in FIG. 16 in that it includes an adjustment circuit 160.
  • the signal level of the reflected signal is adjusted using multiple impedance conversion circuits 141, the signal level of the harmonic signal will increase.
  • the harmonic signal and the reflected signal may interfere with each other, making it impossible to communicate properly. This is because the intervals between the points 231a indicating the impedance are no longer constant due to the impedance conversion, as shown in Figure 20.
  • the signal level of the harmonic signal in the 916 MHz band will increase, as shown in Figure 21. Therefore, in the fifth embodiment, the signal level of the harmonic signal is reduced using an adjustment circuit 160.
  • One end of the adjustment circuit 160 is connected to the wiring 140 or one of the impedance conversion circuits 141-1 to 141-n by the switch 72-3.
  • the other end of the adjustment circuit 160 is connected to the input terminal of the antenna 40.
  • FIG. 32 is a diagram showing an example of the configuration of an adjustment circuit according to the fifth embodiment.
  • the adjustment circuit 160 includes a capacitor 170, an inductor 171, a capacitor 172, an inductor 173, a capacitor 174, an inductor 175, and a capacitor 176.
  • One end of the capacitor 170 is electrically connected to the switch 72-3.
  • the other end of the capacitor 170 is electrically connected to one end of the inductor 171.
  • inductor 171 One end of inductor 171 is electrically connected to the other end of capacitor 170 and one end of capacitor 172. The other end of inductor 171 is electrically connected to a reference potential.
  • capacitor 172 One end of capacitor 172 is electrically connected to one end of inductor 171 and one end of inductor 173. The other end of capacitor 172 is electrically connected to the reference potential.
  • inductor 173 One end of inductor 173 is electrically connected to one end of capacitor 172. The other end of inductor 173 is electrically connected to one end of capacitor 174.
  • capacitor 174 is electrically connected to the other end of inductor 173 and one end of inductor 175. The other end of capacitor 174 is electrically connected to the reference potential.
  • inductor 175 is electrically connected to one end of capacitor 174 and one end of capacitor 176. The other end of inductor 175 is electrically connected to the reference potential.
  • One end of the capacitor 176 is electrically connected to one end of the inductor 175.
  • the other end of the capacitor 176 is electrically connected to the input terminal of the antenna 40.
  • FIG. 33 is a diagram showing the signal level of a reflected signal according to the comparative example of the fifth embodiment.
  • the horizontal axis indicates frequency [MHz]
  • the vertical axis indicates signal level [dB].
  • the impedance is converted from 50 [ ⁇ ] to 25 [ ⁇ ] using the impedance conversion circuit 141. That is, the point 241a shown in FIG. 22 indicates the impedance of the impedance rotation circuit according to the comparative example of the fifth embodiment.
  • FIG. 33 is a diagram showing the signal level of a reflected signal according to the comparative example of the fifth embodiment.
  • the horizontal axis indicates frequency [MHz]
  • the vertical axis indicates signal level [dB].
  • the impedance is converted from 50 [ ⁇ ] to 25 [ ⁇ ] using the impedance conversion circuit 141. That is, the point 241a shown in FIG. 22 indicates the impedance of the impedance rotation circuit according to the comparative example of the fifth embodiment.
  • FIG. 22 indicates the impedance of the impedance rotation
  • the signal levels of the carrier signal 291, the LSB signal 292, the USB signal 293, the harmonic signal 294, the harmonic signal 295, and the harmonic signal 296 are higher than the signal level of USB signal 293. Therefore, there is a risk that the reflected signal of another child device 12 will interfere with harmonic signal 294, harmonic signal 295, or harmonic signal 296.
  • the impedance of the impedance rotation circuit 62D is 25 ⁇ . That is, in the fifth embodiment, the impedance is converted from 50 ⁇ to 25 ⁇ using the impedance conversion circuit 141. As shown in FIG. 34, the impedance of the impedance rotation circuit 62D rotates along a circle 301. Points 301a indicate the impedance values that the impedance rotation circuit 62D can take. As shown in FIG. 34, unlike the points 241a shown in FIG. 22, the circle 301 includes 16 points 301a at equal intervals. That is, in the fifth embodiment, by using the adjustment circuit 160, the impedance rotation circuit 62D can maintain a constant interval between the points 301a even if the impedance is converted using the impedance conversion circuit 141.
  • FIG. 35 shows the signal levels of carrier signal 311, LSB signal 312, USB signal 313, and harmonic signal 314.
  • a single sideband of LSB signal 312 is realized with the signal level of USB signal 313 suppressed.
  • the signal level of harmonic signal 314 is lower than the signal level of USB signal 313. That is, in the fifth embodiment, impedance rotation circuit 62D can suppress the signal level of the harmonic signal by using adjustment circuit 160. Therefore, it is possible to prevent the reflected signal of another child device 12 from interfering with harmonic signal 314.
  • the fifth embodiment can control the signal level of the harmonic signal by using the adjustment circuit 160. This allows the fifth embodiment to appropriately achieve a single sideband.
  • Fig. 36 is a diagram showing a configuration example of the impedance rotation circuit according to the sixth embodiment.
  • the impedance rotation circuit 62E includes an impedance circuit 70, a switch 72-1, a switch 72-2, a switch 72-3, a switch 72-4, a wiring 74, a phase shifter 75, a parasitic cancellation circuit 78-1, a parasitic cancellation circuit 78-2, a parasitic cancellation circuit 78-3, a wiring 140, impedance conversion circuits 141-1 to 141-n, and an adjustment circuit 160.
  • the impedance rotation circuit 62E differs from the impedance rotation circuit 62D shown in FIG. 31 in that it includes a switch 72-4, a parasitic cancellation circuit 78-1, a parasitic cancellation circuit 78-2, and a parasitic cancellation circuit 78-3.
  • One end of the parasitic cancellation circuit 78-1 is electrically connected to the output terminal of the impedance circuit 70.
  • the other end of the parasitic cancellation circuit 78-1 is electrically connected to one end of the switch 72-1.
  • the switch 72-1 selectively connects the wiring 74 or the phase shifter 75 to the parasitic cancellation circuit 78-1.
  • the parasitic cancellation circuit 78-1 can cancel the effect of the parasitic capacitance of the switch 72-1.
  • One end of the parasitic cancellation circuit 78-3 is electrically connected to the switch 72-3.
  • the other end of the parasitic cancellation circuit 78-3 is electrically connected to the input terminal of the adjustment circuit 160.
  • the switch 72-3 selectively connects the wiring 140 or the impedance conversion circuit 141-1 to the impedance conversion circuit 141-n and the parasitic cancellation circuit 78-3.
  • the parasitic cancellation circuit 78-3 can cancel the effect of the parasitic capacitance of the switch 72-3.
  • the effect of the parasitic capacitance of each switch can be cancelled by connecting a parasitic cancellation circuit to each switch. This allows the sixth embodiment to more appropriately achieve a single sideband.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Networks Using Active Elements (AREA)

Abstract

伝送回路は、所定の反射係数が設定され、アンテナに接続するように構成されたインピーダンス回路を備えるインピーダンス回転回路と、インピーダンス回転回路の反射係数を制御して、複素平面において、反射係数を回転するように制御する制御回路と、を含む。制御回路は、インピーダンス回転回路の反射係数に応じて、反射信号の信号レベルを制御する。

Description

伝送回路
　本開示は、伝送回路に関する。
　無線通信装置のデータ通信方法として、バックスキャッタ方式が知られている。例えば、特許文献１には、分波／合成器を用いて、ＵＳＢ（Upper　Side　Band）信号およびＬＳＢ（Lower　Side　Band）信号のいずれか一方の信号を抑制して、シングルサイドバンドを実現する技術が開示されている。
特開２００５－３２３２２３号公報
　本開示の伝送回路は、所定の反射係数が設定され、アンテナに接続するように構成されたインピーダンス回路を備えるインピーダンス回転回路と、前記インピーダンス回転回路の反射係数を制御して、複素平面において、反射係数を回転するように制御する制御回路と、を含み、前記制御回路は、前記インピーダンス回転回路の反射係数に応じて、反射信号の信号レベルを制御する。
図１は、第１実施形態に係る通信システムの構成例を示す図である。 図２は、第１実施形態に係る送信信号および反射信号の理想環境下における信号レベルを示す図である。 図３は、第１実施形態に係る送信信号および反射信号の実環境下における信号レベルを示す図である。 図４は、第１実施形態に係る子機の構成例を示すブロック図である。 図５は、第１実施形態に係るインピーダンス回転回路の構成例を示す図である。 図６は、第１実施形態に係るインピーダンス回路の構成例を示す図である。 図７は、第１実施形態に係る整合回路の構成例を示す図である。 図８は、第１実施形態に係る反射信号の信号レベルを示す図である。 図９は、第１実施形態に係る反射信号の信号レベルを示す図である。 図１０は、第２実施形態に係るインピーダンス回転回路の構成例を示す図である。 図１１は、第２実施形態に係る抵抗減衰器の第１構成例を示す図である。 図１２は、第２実施形態に係る抵抗減衰器の第２構成例を示す図である。 図１３は、第３実施形態に係るインピーダンス回転回路の構成例を示す図である。 図１４は、スイッチの寄生容量を説明するための図である。 図１５は、第３実施形態に係る寄生打消回路の構成例を示す図である。 図１６は、第４実施形態に係るインピーダンス回転回路の構成例を示す図である。 図１７は、第４実施形態に係るインピーダンス変換回路の構成例を示す図である。 図１８は、第４実施形態の第１の例に係るインピーダンス回転回路のインピーダンスを示すスミスチャートである。 図１９は、第４実施形態の第１の例に係るインピーダンス回転回路の反射信号の信号レベルを示す図である。 図２０は、第４実施形態の第２の例に係るインピーダンス回転回路のインピーダンスを示すスミスチャートである。 図２１は、第４実施形態の第２の例に係るインピーダンス回転回路の反射信号の信号レベルを示す図である。 図２２は、第４実施形態の第３の例に係るインピーダンス回転回路のインピーダンスを示すスミスチャートである。 図２３は、第４実施形態の第３の例に係るインピーダンス回転回路の反射信号の信号レベルを示す図である。 図２４は、第４実施形態の第４の例に係るインピーダンス回転回路のインピーダンスを示すスミスチャートである。 図２５は、第４実施形態の第４の例に係るインピーダンス回転回路の反射信号の信号レベルを示す図である。 図２６は、第４実施形態の第５の例に係るインピーダンス回転回路のインピーダンスを示すスミスチャートである。 図２７は、第４実施形態の第５の例に係るインピーダンス回転回路の反射信号の信号レベルを示す図である。 図２８は、第４実施形態の第６の例に係るインピーダンス回転回路のインピーダンスを示すスミスチャートである。 図２９は、第４実施形態の第６の例に係るインピーダンス回転回路の反射信号の信号レベルを示す図である。 図３０は、第４実施形態に係るインピーダンス回転回路のインピーダンスと信号レベルとの関係を示す図である。 図３１は、第５実施形態に係るインピーダンス回転回路の構成例を示す図である。 図３２は、第５実施形態に係る調整回路の構成例を示す図である。 図３３は、第５実施形態の比較例に係る反射信号の信号レベルを示す図である。 図３４は、第５実施形態に係るインピーダンス回転回路のインピーダンスを示すスミスチャートである。 図３５は、第５実施形態に係るインピーダンス回転回路の反射信号の信号レベルを示す図である。 図３６は、第６実施形態に係るインピーダンス回転回路の構成例を示す図である。
　以下、添付図面を参照して、本発明に係る実施形態を詳細に説明する。なお、この実施形態により本開示が限定されるものではなく、また、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
［第１実施形態］
［通信システム］
　図１を用いて、第１実施形態に係る通信システムの構成例について説明する。図１は、第１実施形態に係る通信システムの構成例を示す図である。
　図１に示すように、通信システム１は、親機１０と、子機１２Ａと、子機１２Ｂと、子機１２Ｃと、子機１２Ｄと、子機１２Ｅと、子機１２Ｆと、子機１２Ｇと、子機１２Ｈと、子機１２Ｉと、子機１２Ｊと、を含む。子機１２Ａから子機１２Ｊを区別する必要のない場合には、子機１２と総称する。通信システム１は、バックスキャッタ方式のデータ通信を行うシステムである。親機１０と、子機１２とは、バックスキャッタ通信を行う無線通信装置である。通信システム１においては、子機１２は、親機が送信した送信信号２１を反射した反射信号２２を親機１０に送信するように構成されている。
（信号レベル）
　図２は、第１実施形態に係る送信信号および反射信号の理想環境下における信号レベルを示す図である。波形３１は、親機が送信した送信信号２１の信号レベルを示す。波形３２Ａから波形３２Ｊは、それぞれ、子機１２Ａから子機１２Ｊが反射した反射信号２２の信号レベルを示す。図２に示すように、子機１２Ａから子機１２Ｊが反射した反射信号２２の信号レベルは、理想的には、同じである。理想環境下では、子機１２Ａから子機１２Ｊは、それぞれ、他の子機１２が反射した反射信号２２に妨害されることなく、親機１０と適切に通信することができる。
　図３は、第１実施形態に係る送信信号および反射信号の実環境下における信号レベルを示す図である。図３に示すように、実環境下では、子機１２Ａから子機１２Ｊがそれぞれ反射した反射信号２２の信号レベルは異なり得る。例えば、子機１２Ｅがシングルサイドバンド化して抑制した通信チャネルに子機１２Ｊを割り当てた場合を考える。この場合、図３に示すように、子機１２Ｅの反射信号２２の信号レベルが子機１２Ｊの反射信号の信号レベルよりも高いと、子機１２Ｅの反射信号２２は、子機１２Ｊにとって親機１０との通信が困難になるほどの干渉信号となり得る。このような場合に、適切に子機１２Ｅの反射信号２２の信号レベルを抑制することが求められている。
（子機）
　図４を用いて、第１実施形態に係る子機の構成例について説明する。図４は、第１実施形態に係る子機の構成例を示すブロック図である。
　図４に示すように、子機１２は、アンテナ４０と、スイッチ（ＳＷ）４１と、受信回路４２、送信回路４３と、制御部４４と、センサ４５と、を含む。
　アンテナ４０は、親機１０が送信した送信信号を受信するように構成されている。アンテナ４０は、送信信号を反射した反射信号を親機１０に送信するように構成されている。
　スイッチ４１は、アンテナ４０と、受信回路４２および送信回路４３との間の経路を切り替え可能に構成されている。スイッチ４１は、アンテナ４０が親機１０からの送信信号を受信する際には、アンテナ４０と、受信回路４２とを電気的に接続させる。スイッチ４１は、アンテナ４０が親機１０に反射信号を送信する際には、アンテナ４０と送信回路４３とを電気的に接続させる。
　受信回路４２は、アンテナ４０が受信した親機１０からの送信信号を受ける。受信回路４２は、送信信号に対して各種の受信処理を実行するように構成されている。
　送信回路４３は、アンテナ４０が送信する反射信号（バックスキャッタ信号とも呼ぶ）を生成する回路である。送信回路４３は、ＣＰＵインターフェース（Ｉ／Ｆ）６０と、制御回路６１と、インピーダンス回転回路６２と、ＰＬＬ（Phase　Looked　Loop）回路６３と、を含む。
　ＣＰＵインターフェース６０は、制御部４４から各種の制御信号やデータを受けるように構成されている。
　制御回路６１は、インピーダンス回転回路６２を制御するように構成されている。制御回路６１は、ＣＰＵインターフェース６０を介して制御部４４から入力された制御信号、ＰＬＬ回路６３から入力された発振信号などに基づいて、インピーダンス回転回路６２を制御する。制御回路６１は、インピーダンス回転回路６２のインピーダンスを変化させるように構成されている。インピーダンス回転回路６２のインピーダンスが変化することで、アンテナ４０側の出力端子の反射係数は、複素平面において回転する。すなわち、制御回路６１は、インピーダンス回転回路６２のインピーダンスを変化させて、アンテナ４０側の出力端子の反射係数を複素平面において回転するように制御する。制御回路６１は、例えば、バックスキャッタ信号のキャリア信号に対するＵＳＢ（Upper　Side　Band）信号またはＬＳＢ信号（Lower　Side　Band）を低減して、シングルサイドバンドを実現させる。
　インピーダンス回転回路６２は、子機１２にフロントエンドに配置されている。インピーダンス回転回路６２は、子機１２が送信した送信信号をバックスキャッタ信号として反射して、バックスキャッタ通信を行うように構成されている回路である。具体的には後述するが、インピーダンス回転回路６２は、各々のインピーダンスが異なる複数のインピーダンス回路を含む。
　制御回路６１と、インピーダンス回転回路６２とは、本開示の伝送回路の一種である。
　ＰＬＬ回路６３は、所定の周波数の発振信号を生成するように構成されている。ＰＬＬ回路６３は、制御部４４からの制御信号にしたがって、発振信号を生成する。ＰＬＬ回路６３は、生成した発振信号を制御回路６１に出力するように構成されている。
　制御部４４は、子機１２の各部を制御するように構成されている。制御部４４は、例えば、ＣＰＵ（Central　Processing　Unit）やＭＰＵ（Micro　Processing　Unit）などの情報処理装置と、ＲＡＭ（Random　Access　Memory）又はＲＯＭ（Read　Only　Memory）などの記憶装置とで実現されてもよい。制御部４４は、例えば、ＡＳＩＣ（Application　Specific　Integrated　Circuit）やＦＰＧＡ（Field　Programmable　Gate　Array）などの集積回路により実現されてもよい。制御部４４は、ハードウェアと、ソフトウェアとの組み合わせで実現されてもよい。
　センサ４５は、各種のセンサを含む。センサ４５は、例えば、速度センサ、振動センサ、加速度センサ、ジャイロセンサ、回転角センサ、角速度センサ、地磁気センサ、マグネットセンサ、温度センサ、湿度センサ、気圧センサ、光センサ、照度センサ、ＵＶセンサ、ガスセンサ、ガス濃度センサ、雰囲気センサ、レベルセンサ、匂いセンサ、圧力センサ、空気圧センサ、接点センサ、風力センサ、赤外線センサ、人感センサ、変位量センサ、画像センサ、重量センサ、煙センサ、漏液センサ、バイタルセンサ、バッテリ残量センサ、および超音波センサなどを含んでよい。センサ４５は、子機１２の現在の位置情報を取得するＧＮＳＳ（Global　Navigation　Satellite　System）センサを含んでもよい。
（インピーダンス回転回路）
　図５を用いて、第１実施形態に係るインピーダンス回転回路の構成例について説明する。図５は、第１実施形態に係るインピーダンス回転回路の構成例を示す図である。
　図５に示すように、インピーダンス回転回路６２は、インピーダンス回路７０－１と、・・・、インピーダンス回路７０－ｎ（ｎは２以上の整数）と、スイッチ７２－１と、スイッチ７２－２と、スイッチ７２－３と、整合回路７３と、配線７４と、移相器７５と、を備える。インピーダンス回路７０－１からインピーダンス回路７０－ｎには、それぞれ、異なる反射係数が設定されている。インピーダンス回路７０－１からインピーダンス回路７０－ｎを区別する必要のない場合には、インピーダンス回路７０と総称する。すなわち、インピーダンス回転回路６２は、反射係数が異なる複数のインピーダンス回路７０を備えている。
　インピーダンス回路７０－１からインピーダンス回路７０－ｎは、スイッチ７２－１により、整合回路７３と電気的に接続されている。スイッチ７２－１は、例えば、トランジスタであるが、これに限定されない。スイッチ７２－１は、制御回路６１により制御される。スイッチ７２－１は、インピーダンス回路７０－１からインピーダンス回路７０－ｎのうちのいずれか１つと、整合回路７３とを選択的に接続するように構成されている。すなわち、制御回路６１は、スイッチ７２－１を制御して、接続するインピーダンス回路７０を切り替えることで、反射係数を制御することができる。インピーダンス回路７０は、インピーダンス回転回路６２にインピーダンスを付加する。図６を用いて、第１実施形態に係るインピーダンス回路の構成例について説明する。図６は、第１実施形態に係るインピーダンス回路の構成例を示す図である。
　図６に示すように、インピーダンス回路７０は、第１回路８０－１と、第２回路８０－２と、第３回路８０－３と、第４回路８０－４と、第５回路８０－５と、第６回路８０－６と、第７回路８０－７と、第８回路８０－８と、を備える。第１回路８０－１から第８回路８０－８は、信号線８５により電気的に接続されている。
　第１回路８０－１は、信号源８１－１と、スイッチ素子８２－１と、抵抗素子８３－１と、コンデンサ８４－１と、を備える。信号源８１－１は、スイッチ素子８２－１を制御するための制御回路６１からの制御信号の信号源を示している。信号源８１－１の一端は、基準電位に電気的に接続されている。基準電位は、例えば、グラウンドであるが、これに限定されない。信号源８１－１は、スイッチ素子８２－１のオン状態とオフ状態とを制御するための制御信号をスイッチ素子８２－１に出力する。スイッチ素子８２－１の一端は、信号線８５に電気的に接続されている。スイッチ素子８２－１の一端は、抵抗素子８３－１の一端に電気的に接続されている。抵抗素子８３－１の他端は、コンデンサ８４－１の一端に電気的に接続されている。コンデンサ８４－１の他端は、基準電位に電気的に接続されている。スイッチ素子８２－１がオン状態となると、抵抗素子８３－１とコンデンサ８４－１とが信号線８５に電気的に接続される。これより、インピーダンス回路７０のインピーダンスは、抵抗素子８３－１の抵抗値とコンデンサ８４－１の容量値とに応じて変化する。
　第２回路８０－２は、信号源８１－２と、スイッチ素子８２－２と、抵抗素子８３－２と、コンデンサ８４－２と、を備える。信号源８１－２は、スイッチ素子８２－２を制御するための制御回路６１からの制御信号の信号源を示している。信号源８１－２の一端は、基準電位に電気的に接続されている。信号源８１－２は、スイッチ素子８２－２のオン状態とオフ状態とを制御するための制御信号をスイッチ素子８２－２に出力する。スイッチ素子８２－２の一端は、信号線８５に電気的に接続されている。スイッチ素子８２－２の一端は、抵抗素子８３－２の一端に電気的に接続されている。抵抗素子８３－２の他端は、コンデンサ８４－２の一端に電気的に接続されている。コンデンサ８４－２の他端は、基準電位に電気的に接続されている。スイッチ素子８２－２がオン状態となると、抵抗素子８３－２とコンデンサ８４－２とが信号線８５に電気的に接続される。これより、インピーダンス回路７０のインピーダンスは、抵抗素子８３－２の抵抗値とコンデンサ８４－２の容量値とに応じて変化する。
　第３回路８０－３は、信号源８１－３と、スイッチ素子８２－３と、抵抗素子８３－３と、コンデンサ８４－３と、を備える。信号源８１－３は、スイッチ素子８２－３を制御するための制御回路６１からの制御信号の信号源を示している。信号源８１－３の一端は、基準電位に電気的に接続されている。信号源８１－３は、スイッチ素子８２－３のオン状態とオフ状態とを制御するための制御信号をスイッチ素子８２－３に出力する。スイッチ素子８２－３の一端は、信号線８５に電気的に接続されている。スイッチ素子８２－３の一端は、抵抗素子８３－３の一端に電気的に接続されている。抵抗素子８３－３の他端は、コンデンサ８４－３の一端に電気的に接続されている。コンデンサ８４－３の他端は、基準電位に電気的に接続されている。スイッチ素子８２－３がオン状態となると、抵抗素子８３－３とコンデンサ８４－３とが信号線８５に電気的に接続される。これより、インピーダンス回路７０のインピーダンスは、抵抗素子８３－３の抵抗値とコンデンサ８４－３の容量値とに応じて変化する。
　第４回路８０－４と、信号源８１－４と、スイッチ素子８２－４と、抵抗素子８３－４と、コンデンサ８４－４と、を備える。信号源８１－４は、スイッチ素子８２－４を制御するための制御回路６１からの制御信号の信号源を示している。信号源８１－４の一端は、基準電位に電気的に接続されている。信号源８１－４は、スイッチ素子８２－４のオン状態とオフ状態とを制御するための制御信号をスイッチ素子８２－４に出力する。スイッチ素子８２－４の一端は、信号線８５に電気的に接続されている。スイッチ素子８２－４の一端は、抵抗素子８３－４の一端に電気的に接続されている。抵抗素子８３－４の他端は、コンデンサ８４－４の一端に電気的に接続されている。コンデンサ８４－４の他端は、基準電位に電気的に接続されている。スイッチ素子８２－４がオン状態となると、抵抗素子８３－４とコンデンサ８４－４とが信号線８５に電気的に接続される。これより、インピーダンス回路７０のインピーダンスは、抵抗素子８３－４の抵抗値とコンデンサ８４－４の容量値とに応じて変化する。
　第５回路８０－５は、信号源８１－５と、スイッチ素子８２－５と、抵抗素子８３－５と、コンデンサ８４－５と、を備える。信号源８１－５は、スイッチ素子８２－５を制御するための制御回路６１からの制御信号の信号源を示している。信号源８１－５の一端は、基準電位に電気的に接続されている。信号源８１－５は、スイッチ素子８２－５のオン状態とオフ状態とを制御するための制御信号をスイッチ素子８２－５に出力する。スイッチ素子８２－５の一端は、信号線８５に電気的に接続されている。スイッチ素子８２－５の一端は、抵抗素子８３－５の一端に電気的に接続されている。抵抗素子８３－５の他端は、コンデンサ８４－５の一端に電気的に接続されている。コンデンサ８４－５の他端は、基準電位に電気的に接続されている。スイッチ素子８２－５がオン状態となると、抵抗素子８３－５とコンデンサ８４－５とが信号線８５に電気的に接続される。これより、インピーダンス回路７０のインピーダンスは、抵抗素子８３－５の抵抗値とコンデンサ８４－５の容量値とに応じて変化する。
　第６回路８０－６は、信号源８１－６と、スイッチ素子８２－６と、抵抗素子８３－６と、コンデンサ８４－６と、を備える。信号源８１－６は、スイッチ素子８２－６を制御するための制御回路６１からの制御信号の信号源を示している。信号源８１－６の一端は、基準電位に電気的に接続されている。信号源８１－６は、スイッチ素子８２－６のオン状態とオフ状態とを制御するための制御信号をスイッチ素子８２－６に出力する。スイッチ素子８２－６の一端は、信号線８５に電気的に接続されている。スイッチ素子８２－６の一端は、抵抗素子８３－６の一端に電気的に接続されている。抵抗素子８３－６の他端は、コンデンサ８４－６の一端に電気的に接続されている。コンデンサ８４－６の他端は、基準電位に電気的に接続されている。スイッチ素子８２－６がオン状態となると、抵抗素子８３－６とコンデンサ８４－６とが信号線８５に電気的に接続される。これより、インピーダンス回路７０のインピーダンスは、抵抗素子８３－６の抵抗値とコンデンサ８４－６の容量値とに応じて変化する。
　第７回路８０－７は、信号源８１－７と、スイッチ素子８２－７と、抵抗素子８３－７と、コンデンサ８４－７と、を備える。信号源８１－７は、スイッチ素子８２－７を制御するための制御回路６１からの制御信号の信号源を示している。信号源８１－７の一端は、基準電位に電気的に接続されている。信号源８１－７は、スイッチ素子８２－７のオン状態とオフ状態とを制御するための制御信号をスイッチ素子８２－７に出力する。スイッチ素子８２－７の一端は、信号線８５に電気的に接続されている。スイッチ素子８２－７の一端は、抵抗素子８３－７の一端に電気的に接続されている。抵抗素子８３－７の他端は、コンデンサ８４－７の一端に電気的に接続されている。コンデンサ８４－７の他端は、基準電位に電気的に接続されている。スイッチ素子８２－７がオン状態となると、抵抗素子８３－７とコンデンサ８４－７とが信号線８５に電気的に接続される。これより、インピーダンス回路７０のインピーダンスは、抵抗素子８３－７の抵抗値とコンデンサ８４－７の容量値とに応じて変化する。
　第８回路８０－８は、信号源８１－８と、スイッチ素子８２－８と、抵抗素子８３－８と、コンデンサ８４－８と、を備える。信号源８１－８は、スイッチ素子８２－８を制御するための制御回路６１からの制御信号の信号源を示している。信号源８１－８の一端は、基準電位に電気的に接続されている。信号源８１－８は、スイッチ素子８２－８のオン状態とオフ状態とを制御するための制御信号をスイッチ素子８２－８に出力する。スイッチ素子８２－８の一端は、信号線８５に電気的に接続されている。スイッチ素子８２－８の一端は、抵抗素子８３－８の一端に電気的に接続されている。抵抗素子８３－８の他端は、コンデンサ８４－８の一端に電気的に接続されている。コンデンサ８４－８の他端は、基準電位に電気的に接続されている。スイッチ素子８２－８がオン状態となると、抵抗素子８３－８とコンデンサ８４－８とが信号線８５に電気的に接続される。これより、インピーダンス回路７０のインピーダンスは、抵抗素子８３－８の抵抗値とコンデンサ８４－８の容量値とに応じて変化する。
　制御回路６１は、スイッチ素子８２－１からスイッチ素子８２－８のそれぞれのオン状態とオフ状態を選択的に制御することで、インピーダンス回転回路を選択的に変化させ反射係数をポーラーチャート上において回転させるように構成されている。
　制御回路６１は、インピーダンス回路７０－１からインピーダンス回路７０－ｎと、整合回路７３との接続を選択的に切り替えて反射係数Γを制御することで、反射信号の減衰量を制御することができる。例えば、反射係数Γが１のとき、反射信号の減衰量は０[ｄＢ（デシベル）]となる。例えば、反射係数Γが０．９のとき、反射信号の減衰量は０．９１[ｄＢ]となる。例えば、反射係数Γが０．８のとき、反射信号の減衰量は１．９３[ｄＢ]となる。例えば、反射係数Γが０．７のとき、反射信号の減衰量は３．１０[ｄＢ]となる。例えば、反射係数Γが０．６のとき、反射信号の減衰量は４．４４[ｄＢ]となる。例えば、反射係数Γが０．５のとき、反射信号の減衰量は６．０２[ｄＢ]となる。例えば、反射係数Γが０．４のとき、反射信号の減衰量は７．９６[ｄＢ]となる。例えば、反射係数Γが０．３のとき、反射信号の減衰量は１０．４６[ｄＢ]となる。例えば、反射係数Γが０．２のとき、反射信号の減衰量は１３．９８[ｄＢ]となる。例えば、反射係数Γが０．１のとき、反射信号の減衰量は２０[ｄＢ]となる。
　整合回路７３は、インピーダンス回路７０の出力インピーダンスと、アンテナ４０の入力インピーダンスとを整合させる回路である。図７は、第１実施形態に係る整合回路の構成例を示す図である。図７に示すように、整合回路７３は、コンデンサ９１と、インダクタ９２と、コンデンサ９３と、を含む。コンデンサ９１の一端は、スイッチ７２－１およびインダクタ９２の一端に電気的に接続されている。コンデンサ９１の他端は、基準電位に電気的に接続されている。コンデンサ９３の一端は、スイッチ７２－２およびインダクタ９２の他端に電気的に接続されている。コンデンサ９３の他端は、基準電位に電気的に接続されている。
　整合回路７３は、スイッチ７２－２により、配線７４または移相器７５と選択的に接続される。スイッチ７２－２は、例えば、トランジスタであるが、これに限定されない。スイッチ７２－２は、制御回路６１により制御される。
　配線７４または移相器７５は、スイッチ７２－３により、アンテナ４０の入力端子と選択的に接続される。スイッチ７２－３は、制御回路６１により制御される。移相器７５は、図７に示す整合回路７３と同一の構成を有しているので、説明を省略する。移相器７５は、入力された信号の位相を９０°シフトして出力する。
　整合回路７３と、配線７４とが接続された場合、整合回路７３から出力された信号は、位相が変化せずに、アンテナ４０の入力端子に入力される。
　図８は、第１実施形態に係る反射信号の信号レベルを示す図である。図８は、横軸が周波数[ＭＨｚ（メガヘルツ）]を示し、縦軸が信号レベル[ｄＢ]を示す。図８には、キャリア信号２０１と、ＵＳＢ信号２０２と、ＬＳＢ信号２０３との信号レベルが示されている。図８に示すように、ＵＳＢ信号２０２は、ＬＳＢ信号２０３に比べて抑圧されている。すなわち、インピーダンス回転回路６２は、ＬＳＢ信号のシングルサイドバンドが実現されている。
　図９は、第１実施形態に係る反射信号の信号レベルを示す図である。図９は、横軸が反射係数、左の縦軸が信号レベル差[ｄＢ]、右の縦軸が信号レベル[ｄＢ]を示す。図９では、反射係数Γが０．８を基準としている。グラフ２１１は反射信号の信号レベルを示し、グラフ２１０は対応する反射係数Γのときの信号レベルと、反射係数Γが０．８のときの信号レベルとの差を示している。図９では、反射係数Γが０．８、０.５、０．２、および反射係数Γが０．２であり、かつ後述する１０［ｄＢ］の抵抗減衰器を用いた場合の、信号レベルと、反射係数Γが０．８の信号レベルとの差を示している。図９に示すように、反射係数を制御することで、反射信号の信号レベルを制御することができる。
　上述のとおり、第１実施形態では、インピーダンス回転回路６２の反射係数を制御することで、反射信号の減衰量を制御することができる。これにより、第１実施形態は、シングルサイドバンドを適切に実現することができる。
［第２実施形態］
（インピーダンス回転回路）
　図１０を用いて、第２実施形態に係るインピーダンス回転回路の構成例について説明する。図１０は、第２実施形態に係るインピーダンス回転回路の構成例を示す図である。
　図１０に示すように、インピーダンス回転回路６２Ａは、インピーダンス回路７０－１からインピーダンス回路７０－ｎと、スイッチ７２－１と、スイッチ７２－２と、スイッチ７２－３と、スイッチ７２－４と、整合回路７３と、配線７４と、移相器７５と、配線７６と、抵抗減衰器７７－１から抵抗減衰器７７－ｎと、を備える。抵抗減衰器７７－１から抵抗減衰器７７－ｎを区別する必要のない場合には、抵抗減衰器７７と総称する。インピーダンス回転回路６２Ａは、スイッチ７２－３と、抵抗減衰器７７とを備える点で、図５に示すインピーダンス回転回路６２と異なる。
　配線７４または移相器７５は、スイッチ７２－３により、配線７６または抵抗減衰器７７－１から抵抗減衰器７７－ｎのいずれかと選択的に接続される。スイッチ７２－３は、例えば、トランジスタであるが、これに限定されない。スイッチ７２－３は、制御回路６１により制御される。
　抵抗減衰器７７は、反射信号の信号レベルを減衰させるように構成されている。抵抗減衰器７７－１から抵抗減衰器７７－ｎは、それぞれ、異なる反射信号が減衰量となるように構成されている。配線７６の反射信号を減衰させないように構成されている。すなわち、制御回路６１は、スイッチ７２－４を制御して、接続する抵抗減衰器７７を切り替えることで減衰量を制御することができる。第２実施形態では、抵抗減衰器７７を備えることで、より適切に反射信号を減衰させることができる。
　図１１は、第２実施形態に係る抵抗減衰器の第１構成例を示す図である。第１構成例に係る抵抗減衰器７７は、抵抗素子１０１と、抵抗素子１０２と、抵抗素子１０３と、を備えている。抵抗素子１０１の一端は、スイッチ７２－３および抵抗素子１０３の一端に電気的に接続されている。抵抗素子１０１の他端は、基準電位に電気的に接続されている。抵抗素子１０２の一端は、スイッチ７２－４および抵抗素子１０３の他端に電気的に接続されている。抵抗素子１０１、抵抗素子１０２、および抵抗素子１０３の抵抗値に応じて、抵抗減衰器７７の反射信号の減衰量［ｄＢ］は変化する。例えば、抵抗素子１０１および抵抗素子１０２の抵抗値を４３６．２１［Ω］、および抵抗素子１０３の抵抗値を１１．６１［Ω］とすることで、減衰量は２［ｄＢ］となる。例えば、抵抗素子１０１および抵抗素子１０２の抵抗値を２２０.９７［Ω］、および抵抗素子１０３の抵抗値を２３．８５［Ω］とすることで、減衰量は４［ｄＢ］となる。例えば、抵抗素子１０１および抵抗素子１０２の抵抗値を１５０．４８［Ω］、および抵抗素子１０３の抵抗値を３７．３５［Ω］とすることで、減衰量は６［ｄＢ］となる。例えば、抵抗素子１０１および抵抗素子１０２の抵抗値を１１６．１４［Ω］、および抵抗素子１０３の抵抗値を５２．８４［Ω］とすることで、減衰量は８［ｄＢ］となる。例えば、抵抗素子１０１および抵抗素子１０２の抵抗値を９６．２５［Ω］、および抵抗素子１０３の抵抗値を７１．１５［Ω］とすることで、減衰量は１０［ｄＢ］となる。例えば、抵抗素子１０１および抵抗素子１０２の抵抗値を８３．５４［Ω］、および抵抗素子１０３の抵抗値を９３．２５［Ω］とすることで、減衰量は１２［ｄＢ］となる。例えば、抵抗素子１０１および抵抗素子１０２の抵抗値を７４．９３［Ω］、および抵抗素子１０３の抵抗値を１２０．３１［Ω］とすることで、減衰量は１４［ｄＢ］となる。例えば、抵抗素子１０１および抵抗素子１０２の抵抗値を６８.８３［Ω］、および抵抗素子１０３の抵抗値を１５０．７８［Ω］とすることで、減衰量は１６［ｄＢ］となる。例えば、抵抗素子１０１および抵抗素子１０２の抵抗値を６４．４０［Ω］、および抵抗素子１０３の抵抗値を１９５．４３［Ω］とすることで、減衰量は１８［ｄＢ］となる。例えば、抵抗素子１０１および抵抗素子１０２の抵抗値を６１．１１［Ω］、および抵抗素子１０３の抵抗値を２４７．５０［Ω］とすることで、減衰量は２０［ｄＢ］となる。
　図１２は、第２実施形態に係る抵抗減衰器の第２構成例を示す図である。第２構成例に係る抵抗減衰器７７は、抵抗素子１１１と、抵抗素子１１２と、抵抗素子１１３と、を備えている。抵抗素子１１１の一端は、スイッチ７２－３に電気的に接続されている。抵抗素子１１１の他端は、抵抗素子１１２の一端および抵抗素子１１３の一端に電気的に接続されている。抵抗素子１１２の他端は、スイッチ７２－４に電気的に接続されている。抵抗素子１１３の他端は、基準電位に電気的に接続されている。抵抗素子１１１、抵抗素子１１２、および抵抗素子１１３の抵抗値に応じて、抵抗減衰器７７の反射信号の減衰量［ｄＢ］は変化する。例えば、抵抗素子１１１および抵抗素子１１２の抵抗値を５．７３［Ω］、および抵抗素子１１３の抵抗値を２１５．２４［Ω］とすることで、減衰量は２［ｄＢ］となる。例えば、抵抗素子１１１および抵抗素子１１２の抵抗値を１１．３１［Ω］、および抵抗素子１１３の抵抗値を１０４．８３［Ω］とすることで、減衰量は４［ｄＢ］となる。例えば、抵抗素子１１１および抵抗素子１１２の抵抗値を１６．６１［Ω］、および抵抗素子１１３の抵抗値を６６．９３［Ω］とすることで、減衰量は６［ｄＢ］となる。例えば、抵抗素子１１１および抵抗素子１１２の抵抗値を２１．５３［Ω］、および抵抗素子１１３の抵抗値を４７．３１［Ω］とすることで、減衰量は８［ｄＢ］となる。例えば、抵抗素子１１１および抵抗素子１１２の抵抗値を２５．９７［Ω］、および抵抗素子１１３の抵抗値を３５．１４［Ω］とすることで、減衰量は１０［ｄＢ］となる。例えば、抵抗素子１１１および抵抗素子１１２の抵抗値を２９．９２［Ω］、および抵抗素子１１３の抵抗値を２６．８１［Ω］とすることで、減衰量は１２［ｄＢ］となる。例えば、抵抗素子１１１および抵抗素子１１２の抵抗値を３３．３７［Ω］、および抵抗素子１１３の抵抗値を２０．７８［Ω］とすることで、減衰量は１４［ｄＢ］となる。例えば、抵抗素子１１１および抵抗素子１１２の抵抗値を３６．３２［Ω］、および抵抗素子１１３の抵抗値を１６．２６［Ω］とすることで、減衰量は１６［ｄＢ］となる。例えば、抵抗素子１１１および抵抗素子１１２の抵抗値を３８．８２［Ω］、および抵抗素子１１３の抵抗値を１２．７９［Ω］とすることで、減衰量は１８［ｄＢ］となる。例えば、抵抗素子１１１および抵抗素子１１２の抵抗値を４０．９１［Ω］、および抵抗素子１１３の抵抗値を１０．１０［Ω］とすることで、減衰量は２０［ｄＢ］となる。
　図９のグラフ２１０には、インピーダンス回路７０の反射係数Γが０．２、抵抗減衰器７７の減衰量が１０［ｄＢ］のときの、信号レベルが示されている。グラフ２１０が示すように、反射係数Γが０．２のインピーダンス回路７０の反射信号の減衰量よりも、反射係数Γが０．２のインピーダンス回路７０と、減衰量が１０［ｄＢ］の抵抗減衰器７７との反射信号の減衰量の方が大きい。
　抵抗減衰器７７－１から抵抗減衰器７７－ｎは、並列に接続されていることが好ましい。これは、抵抗減衰器７７－１から抵抗減衰器７７－ｎを直列に接続されている場合、スイッチ７２－３、７２－４の寄生容量を受けやすくなってしまうので、反射信号の減衰量が変化してしまうおそれがある。そこで、第２実施形態では、スイッチ７２－３、７２－４の寄生容量の影響を考慮しやすくするために、抵抗減衰器７７－１から抵抗減衰器７７－ｎを並列に接続することが望ましい。
　また、スイッチ７２－１からスイッチ７２－４を構成する各々のトランジスタのチャンネル幅（Ｗ）は同じであることが好ましい。また、スイッチ７２－１からスイッチ７２－４を構成する各々のトランジスタのチャンネル長（Ｌ）は同じであることが好ましい。スイッチ７２－１からスイッチ７２－４を構成する各々のトランジスタのチャンネル幅および各々のトランジスタのチャンネル長が異なる場合、インピーダンス回転回路６２Ａは、寄生容量がばらついてしまい所望の特性を得られない可能性がある。そこで、第２実施形態では、スイッチ７２－１からスイッチ７２－４を構成する各々のトランジスタのチャンネル幅および各々のトランジスタのチャンネル長を同じにすることで、寄生容量のばらつきを小さくする。これにより、スイッチ７２－１からスイッチ７２－４の寄生容量の影響を考慮しやすくなる。
　上述のとおり、第２実施形態は、インピーダンス回転回路６２Ａがインピーダンス回路７０と、抵抗減衰器７７とを備えることで、より適切に反射信号を減衰させることができる。これにより、第２実施形態は、より適切にシングルサイドバンドを実現することができる。
［第３実施形態］
（インピーダンス回転回路）
　図１３を用いて、第３実施形態に係るインピーダンス回転回路の構成例について説明する。図１３は、第３実施形態に係るインピーダンス回転回路の構成例を示す図である。
　図１３に示すように、インピーダンス回転回路６２Ｂは、インピーダンス回路７０－１からインピーダンス回路７０－ｎと、スイッチ７２－１と、スイッチ７２－２と、スイッチ７２－３と、スイッチ７２－４と、スイッチ７２－５と、整合回路７３と、配線７４と、移相器７５と、配線７６と、抵抗減衰器７７－１から抵抗減衰器７７－ｎと、寄生打消回路７８－１と、寄生打消回路７８－２と、寄生打消回路７８－３と、を備える。インピーダンス回転回路６２Ｂは、スイッチ７２－５と、寄生打消回路７８－１から寄生打消回路７８－３を備える点で、図１０に示すインピーダンス回転回路６２Ａと異なる。寄生打消回路７８－１から寄生打消回路７８－３を区別する必要のない場合には、寄生打消回路７８と総称することもある。
　スイッチ７２－１からスイッチ７２－５は、それぞれ、各トランジスタのチャンネル幅および各々のトランジスタのチャンネル長が同じに構成されている。制御回路６１は、スイッチ７２－１からスイッチ７２－５のオン状態とオフ状態とを制御する。
　各スイッチ７２を構成する各々のトランジスタのチャンネル幅および各々のトランジスタのチャンネル長を同じにしたとしても、寄生容量は存在する。この場合、寄生容量が反射信号の減衰量に影響を与えてしまい、所望のシングルサイドバンドを実現することができない可能性がある。そこで、第３実施形態では、各スイッチ７２の寄生容量を打ち消すための寄生打消回路を用意して、各スイッチ７２の寄生容量の影響を小さくする。
　寄生打消回路７８－１の一端は、スイッチ７２－１に電気的に接続されている。寄生打消回路７８－１の他端は、整合回路７３の一端に電気的に接続されている。スイッチ７２－１は、インピーダンス回路７０－１からインピーダンス回路７０－ｎと、寄生打消回路７８－１とを選択的に接続する。
　寄生打消回路７８－２の一端は、スイッチ７２－３に電気的に接続されている。寄生打消回路７８－２の他端は、スイッチ７２－４に電気的に接続されている。スイッチ７２－３は、配線７４または移相器７５と、寄生打消回路７８－２とを、選択的に接続する。スイッチ７２－４は、寄生打消回路７８－２と、配線７６または抵抗減衰器７７－１から抵抗減衰器７７－ｎとを選択的に接続する。
　寄生打消回路７８－３の一端は、スイッチ７２－５に電気的に接続されている。寄生打消回路７８－３の他端は、アンテナ４０の入力端子に電気的に接続されている。スイッチ７２－５は、配線７６または抵抗減衰器７７－１から抵抗減衰器７７－ｎと、寄生打消回路７８－３とを選択的に接続する。
　寄生打消回路７８－１から寄生打消回路７８－３は、それぞれ、同一の構成を有している。寄生打消回路７８の構成は後述する。
　図１４は、スイッチの寄生容量を説明するための図である。図１４に示すように、スイッチ７２は、例えば、トランジスタである。図１４に示すように、スイッチ７２は、ゲート端子と、ソース端子との間に寄生容量１２０が発生する。スイッチ７２は、ゲート端子と、ドレイン端子との間に寄生容量１２１が発生する。スイッチ７２は、ソース端子と、ドレイン端子との間に寄生容量１２２が発生する。
　図１５は、第３実施形態に係る寄生打消回路の構成例を示す図である。図１５に示すように、寄生打消回路７８は、コンデンサ１３１と、コンデンサ１３２と、インダクタ１３３と、を備える。コンデンサ１３１の一端は、外部装置に電気的に接続されている。コンデンサ１３１の他端は、コンデンサ１３２の一端およびインダクタ１３３の一端に電気的に接続されている。コンデンサ１３２の他端は、外部装置に電気的に接続されている。インダクタ１３３の他端は、基準電位に電気的に接続されている。
　具体的には、寄生打消回路７８－１においては、コンデンサ１３１の一端はスイッチ７２－１のドレイン端子に電気的に接続され、コンデンサ１３２の他端は整合回路７３の入力端子に電気的に接続されている。寄生打消回路７８－２においては、コンデンサ１３１の一端はスイッチ７２－３のドレイン端子に電気的に接続され、コンデンサ１３２の他端はスイッチ７２－４のソース端子に電気的に接続されている。寄生打消回路７８－３においては、コンデンサ１３１はスイッチ７２－５のドレイン端子に電気的に接続され、コンデンサ１３２の他端はアンテナ４０の入力端子に電気的に接続されている。
　上述のとおり、第３実施形態は、スイッチ７２に寄生打消回路７８を接続することで、寄生容量１２０、寄生容量１２１、および寄生容量１２２の影響を打ち消すことができる。これにより、第３実施形態は、より適切にシングルサイドバンドを実現することができる。
［第４実施形態］
（インピーダンス回転回路）
　図１６を用いて、第４実施形態に係るインピーダンス回転回路の構成例について説明する。図１６は、第４実施形態に係るインピーダンス回転回路の構成例を示す図である。
　図１６に示すように、インピーダンス回転回路６２Ｃは、インピーダンス回路７０と、スイッチ７２－１と、スイッチ７２－２と、スイッチ７２－３と、配線７４と、移相器７５と、配線１４０と、インピーダンス変換回路１４１－１からインピーダンス変換回路１４１－ｎと、を備える。インピーダンス変換回路１４１－１からインピーダンス変換回路１４１－ｎを区別する必要のない場合は、インピーダンス変換回路１４１と総称する。インピーダンス回転回路６２Ｃは、整合回路７３を備えていない点と、インピーダンス回路７０が１つのみ備える点と、複数のインピーダンス変換回路１４１を備える点で、図５に示すインピーダンス回転回路６２と異なる。
　配線１４０またはインピーダンス変換回路１４１－１からインピーダンス変換回路１４１－ｎのいずれか１つは、スイッチ７２－２により、配線７４または移相器７５に選択的に接続される。配線１４０またはインピーダンス変換回路１４１－１からインピーダンス変換回路１４１－ｎのいずれか１つは、スイッチ７２－３により、アンテナ４０と選択的に接続される。
　インピーダンス変換回路１４１は、インピーダンスを変換する回路である。インピーダンス変換回路１４１－１からインピーダンス変換回路１４１－ｎは、それぞれ、インピーダンスの変換量が異なっている。本実施形態では、インピーダンス回路７０のインピーダンスは、５０［Ω］であるとする。インピーダンス変換回路１４１は、例えば、５０［Ω］を１０［Ω］、２５［Ω］、２００［Ω］、５００［Ω］、１０００［Ω］などと変換する。配線１４０は、インピーダンスを変換しないように構成されている。本実施形態では、スイッチ７２－２およびスイッチ７２－３を制御して、配線１４０またはインピーダンス変換回路１４１－１からインピーダンス変換回路１４１－ｎのいずれか１つと選択的に接続することで、インピーダンスの変換量を制御することができる。
　図１７は、第４実施形態に係るインピーダンス変換回路の構成例を示す図である。図１７に示すように、インピーダンス変換回路１４１は、コンデンサ１５１と、インダクタ１５２と、コンデンサ１５３と、を備える。コンデンサ１５１の一端は、スイッチ７２－２およびインダクタ１５２の一端と電気的に接続されている。コンデンサ１５３の一端は、スイッチ７２－３およびインダクタ１５２と電気的に接続されている。
　インピーダンス変換回路１４１のインピーダンスの変換量は、コンデンサ１５１およびコンデンサ１５３の容量値と、インダクタ１５２のインダクタンスとに応じて変化する。例えば、コンデンサ１５１の容量値を８．６７［ｐＦ（ピコファラド）］、コンデンサ１５３の容量値を１１．６３［ｐＦ］、インダクタ１５２のインダクタンスを３．７９［ｎＨ（ナノヘンリー）］とすることで、インピーダンス変換回路１４１はインピーダンスを５０［Ω］から１０［Ω］に変換することができる。例えば、コンデンサ１５１の容量値を８．６７［ｐＦ］、コンデンサ１５３の容量値を１１．２４［ｐＦ］、インダクタ１５２のインダクタンスを４．９３［ｎＨ］とすることで、インピーダンス変換回路１４１はインピーダンスを５０［Ω］から２５［Ω］に変換することができる。コンデンサ１５１の容量値を８．６７［ｐＦ］、コンデンサ１５３の容量値を４．５９［ｐＦ］、インダクタ１５２のインダクタンスを９．３２［ｎＨ］とすることで、インピーダンス変換回路１４１はインピーダンスを５０［Ω］から２００［Ω］に変換することができる。コンデンサ１５１の容量値を８．６７［ｐＦ］、コンデンサ１５３の容量値を２．９３［ｐＦ］、インダクタ１５２のインダクタンスを１３．１［ｎＨ］とすることで、インピーダンス変換回路１４１はインピーダンスを５０［Ω］から５００［Ω］に変換することができる。コンデンサ１５１の容量値を８．６７［ｐＦ］、コンデンサ１５３の容量値を２．０８［ｐＦ］、インダクタ１５２のインダクタンスを１７．３４［ｎＨ］とすることで、インピーダンス変換回路１４１はインピーダンスを５０［Ω］から１０００［Ω］に変換することができる。
　次に、第４実施形態に係るインピーダンス回転回路６２Ｃのインピーダンスと反射信号の信号レベルについて説明する。
（第４実施形態の第１の例）
　図１８は、第４実施形態の第１の例に係るインピーダンス回転回路のインピーダンスを示すスミスチャートである。図１９は、第４実施形態の第１の例に係るインピーダンス回転回路の反射信号の信号レベルを示す図である。図１９は、横軸が周波数[ＭＨｚ]を示し、縦軸が信号レベル[ｄＢ]を示す。
　第４実施形態の第１の例は、インピーダンス回転回路６２Ｃのインピーダンスは、５０［Ω］であるものとする。すなわち、第４実施形態の第１の例では、インピーダンスを変換してない。図１８に示すように、インピーダンス回転回路６２Ｃのインピーダンスは、円２２１に沿って回転する。点２２１ａは、インピーダンス回転回路６２Ｃがとり得るインピーダンス値を示す。円２２１上において、点２２１ａは略等間隔に１６個含む。図１９に示すように、キャリア信号２２２の信号レベルは約－７９.８７［ｄＢ］、ＬＳＢ信号２２３の信号レベルは約－４３．５８［ｄＢ］、およびＵＳＢ信号２２４の信号レベルは－８９.９３［ｄＢ］である。ＬＳＢ信号２２３の信号レベルと、ＵＳＢ信号２２４の信号レベルとの差は、４３．３５［ｄＢ］である。
（第４実施形態の第２の例）
　図２０は、第４実施形態の第２の例に係るインピーダンス回転回路のインピーダンスを示すスミスチャートである。図２１は、第４実施形態の第２の例に係るインピーダンス回転回路の反射信号の信号レベルを示す図である。図２１は、横軸が周波数[ＭＨｚ]を示し、縦軸が信号レベル[ｄＢ]を示す。
　第４実施形態の第２の例は、インピーダンス回転回路６２Ｃのインピーダンスは、１０［Ω］であるものとする。すなわち、第４実施形態の第２の例では、インピーダンス変換回路１４１を用いて、インピーダンスを５０［Ω］から１０［Ω］に変換している。図２０に示すように、インピーダンス回転回路６２Ｃのインピーダンスは、円２３１に沿って回転する。点２３１ａは、インピーダンス回転回路６２Ｃがとり得るインピーダンス値を示す。円２３１上において、点２２１ａは非等間隔に１６個含む。図２１に示すように、キャリア信号２３２の信号レベルは約－４５．０９［ｄＢ］、ＬＳＢ信号２３３の信号レベルは約－４８．７１［ｄＢ］、およびＵＳＢ信号２３４の信号レベルは－８５．０３［ｄＢ］である。ＬＳＢ信号２３３の信号レベルと、ＵＳＢ信号２３４の信号レベルとの差は、３６．３２［ｄＢ］である。
（第４実施形態の第３の例）
　図２２は、第４実施形態の第３の例に係るインピーダンス回転回路のインピーダンスを示すスミスチャートである。図２３は、第４実施形態の第３の例に係るインピーダンス回転回路の反射信号の信号レベルを示す図である。図２３は、横軸が周波数[ＭＨｚ]を示し、縦軸が信号レベル[ｄＢ]を示す。
　第４実施形態の第３の例は、インピーダンス回転回路６２Ｃのインピーダンスは、２５［Ω］であるものとする。すなわち、第４実施形態の第３の例では、インピーダンス変換回路１４１を用いて、インピーダンスを５０［Ω］から２５［Ω］に変換している。図２２に示すように、インピーダンス回転回路６２Ｃのインピーダンスは、円２４１に沿って回転する。点２４１ａは、インピーダンス回転回路６２Ｃがとり得るインピーダンス値を示す。円２４１上において、点２４１ａは非等間隔に１６個含む。図２３に示すように、キャリア信号２４２の信号レベルは約－５１．６１［ｄＢ］、ＬＳＢ信号２４３の信号レベルは約－４４．７４［ｄＢ］、およびＵＳＢ信号２４４の信号レベルは－８３．９４［ｄＢ］である。ＬＳＢ信号２４３の信号レベルと、ＵＳＢ信号２４４の信号レベルとの差は、３９．２０［ｄＢ］である。
（第４実施形態の第４の例）
　図２４は、第４実施形態の第４の例に係るインピーダンス回転回路のインピーダンスを示すスミスチャートである。図２５は、第４実施形態の第４の例に係るインピーダンス回転回路の反射信号の信号レベルを示す図である。図２５は、横軸が周波数[ＭＨｚ]を示し、縦軸が信号レベル[ｄＢ]を示す。
　第４実施形態の第４の例は、インピーダンス回転回路６２Ｃのインピーダンスは、２００［Ω］であるものとする。すなわち、第４実施形態の第４の例では、インピーダンス変換回路１４１を用いて、インピーダンスを５０［Ω］から２００［Ω］に変換している。図２４に示すように、インピーダンス回転回路６２Ｃのインピーダンスは、円２５１に沿って回転する。点２５１ａは、インピーダンス回転回路６２Ｃがとり得るインピーダンス値を示す。円２５１上において、点２５１ａは非等間隔に１６個含む。図２５に示すように、キャリア信号２５２の信号レベルは約－４５．８１［ｄＢ］、ＬＳＢ信号２５３の信号レベルは約－４７．９１［ｄＢ］、およびＵＳＢ信号２５４の信号レベルは－９０．５９［ｄＢ］である。ＬＳＢ信号２５３の信号レベルと、ＵＳＢ信号２５４の信号レベルとの差は、４２．６８［ｄＢ］である。
（第４実施形態の第５の例）
　図２６は、第４実施形態の第５の例に係るインピーダンス回転回路のインピーダンスを示すスミスチャートである。図２７は、第４実施形態の第５の例に係るインピーダンス回転回路の反射信号の信号レベルを示す図である。図２７は、横軸が周波数[ＭＨｚ]を示し、縦軸が信号レベル[ｄＢ]を示す。
　第４実施形態の第５の例は、インピーダンス回転回路６２Ｃのインピーダンスは、５００［Ω］であるものとする。すなわち、第４実施形態の第５の例では、インピーダンス変換回路１４１を用いて、インピーダンスを５０［Ω］から５００［Ω］に変換している。図２６に示すように、インピーダンス回転回路６２Ｃのインピーダンスは、円２６１に沿って回転する。点２６１ａは、インピーダンス回転回路６２Ｃがとり得るインピーダンス値を示す。円２６１上において、点２６１ａは非等間隔に１６個含む。図２７に示すように、キャリア信号２６２の信号レベルは約－４３．０４［ｄＢ］、ＬＳＢ信号２６３の信号レベルは約－５３．７２［ｄＢ］、およびＵＳＢ信号２６４の信号レベルは－９６．６６［ｄＢ］である。ＬＳＢ信号２６３の信号レベルと、ＵＳＢ信号２６４の信号レベルとの差は、４２．９４［ｄＢ］である。
（第４実施形態の第６の例）
　図２８は、第４実施形態の第６の例に係るインピーダンス回転回路のインピーダンスを示すスミスチャートである。図２９は、第４実施形態の第６の例に係るインピーダンス回転回路の反射信号の信号レベルを示す図である。図２９は、横軸が周波数[ＭＨｚ]を示し、縦軸が信号レベル[ｄＢ]を示す。
　第４実施形態の第６の例は、インピーダンス回転回路６２Ｃのインピーダンスは、１０００［Ω］であるものとする。すなわち、第４実施形態の第６の例では、インピーダンス変換回路１４１を用いて、インピーダンスを５０［Ω］から１０００［Ω］に変換している。図２８に示すように、インピーダンス回転回路６２Ｃのインピーダンスは、円２７１に沿って回転する。点２７１ａは、インピーダンス回転回路６２Ｃがとり得るインピーダンス値を示す。円２７１上において、点２７１ａは非等間隔に１６個含む。図２９に示すように、キャリア信号２７２の信号レベルは約－４３.３２［ｄＢ］、ＬＳＢ信号２７３の信号レベルは約－５８．９５［ｄＢ］、およびＵＳＢ信号２５４の信号レベルは－９８．９７［ｄＢ］である。ＬＳＢ信号２７３の信号レベルと、ＵＳＢ信号２７４の信号レベルとの差は、４０．０２［ｄＢ］である。
　図１８から図２９に示すように、インピーダンス回転回路６２Ｃのインピーダンスを変換することにより、反射信号の減衰量を制御することができる。
　図３０は、第４実施形態に係るインピーダンス回転回路のインピーダンスと信号レベルとの関係を示す図である。図３０は、横軸がインピーダンス回転回路６２Ｃのインピーダンス変換値、左の縦軸が信号レベル差[ｄＢ]、右の縦軸が信号レベル[ｄＢ]を示す。図３０では、インピーダンス回転回路６２Ｃのインピーダンスが５０［Ω］を基準としている。グラフ２８１は反射信号の信号レベルを示し、グラフ２８０は対応するインピーダンスのときの信号レベルと、インピーダンスが５０［Ω］のときの信号レベルとの差を示している。グラフ２８０およびグラフ２８１に示すように、インピーダンス回転回路６２Ｃのインピーダンスを変換することで、反射信号の信号レベルを制御することができる。
　上述のとおり、第４実施形態は、複数のインピーダンス変換回路１４１を用いることで、反射信号の信号レベルを制御することができる。これにより、第４実施形態は、適切にシングルサイドバンドを実現することができる。
［第５実施形態］
（インピーダンス回転回路）
　図３１を用いて、第５実施形態に係るインピーダンス回転回路の構成例について説明する。図３１は、第５実施形態に係るインピーダンス回転回路の構成例を示す図である。
　図３１に示すように、インピーダンス回転回路６２Ｄは、インピーダンス回路７０と、スイッチ７２－１と、スイッチ７２－２と、スイッチ７２－３と、配線７４と、移相器７５と、配線１４０と、インピーダンス変換回路１４１－１からインピーダンス変換回路１４１－ｎと、調整回路１６０と、を備える。インピーダンス回転回路６２Ｄは、調整回路１６０を備える点で、図１６に示すインピーダンス回転回路６２Ｃと異なる。
　例えば、複数のインピーダンス変換回路１４１を用いて、反射信号の信号レベルを調整すると高調波信号の信号レベルが高くなってしまう。この場合、通信システム１において、子機１２の数を増やすと、高調波信号と反射信号とが干渉を起こし、適切に通信することができない可能性がある。これは、インピーダンスを変換したことにより、図２０に示すように、インピーダンスを示す点２３１ａの間隔が一定でなくなったためである。この場合、図２１に示すように、９１６ＭＨｚ帯域の高調波信号の信号レベルが高くなってしまう。そこで、第５実施形態では、調整回路１６０を用いて、高調波信号の信号レベルを低減する。
　調整回路１６０の一端は、スイッチ７２－３により、配線１４０またはインピーダンス変換回路１４１－１からインピーダンス変換回路１４１－ｎのいずれか１つに接続される。調整回路１６０の他端は、アンテナ４０の入力端子に接続されている。
　図３２は、第５実施形態に係る調整回路の構成例を示す図である。図３２に示すように、調整回路１６０は、コンデンサ１７０と、インダクタ１７１と、コンデンサ１７２と、インダクタ１７３と、コンデンサ１７４と、インダクタ１７５と、コンデンサ１７６と、を備える。
　コンデンサ１７０の一端は、スイッチ７２－３に電気的に接続されている。コンデンサ１７０の他端は、インダクタ１７１の一端に電気的に接続されている。
　インダクタ１７１の一端は、コンデンサ１７０の他端およびコンデンサ１７２の一端に電気的に接続されている。インダクタ１７１の他端は、基準電位に電気的に接続されている。
　コンデンサ１７２の一端は、インダクタ１７１の一端およびインダクタ１７３の一端に電気的に接続されている。コンデンサ１７２の他端は、基準電位に電気的に接続されている。
　インダクタ１７３の一端は、コンデンサ１７２の一端に電気的に接続されている。インダクタ１７３の他端は、コンデンサ１７４の一端に電気的に接続されている。
　コンデンサ１７４の一端は、インダクタ１７３の他端およびインダクタ１７５の一端に電気的に接続されている。コンデンサ１７４の他端は、基準電位に電気的に接続されている。
　インダクタ１７５の一端は、コンデンサ１７４の一端およびコンデンサ１７６の一端に電気的に接続されている。インダクタ１７５の他端は、基準電位に電気的に接続されている。
　コンデンサ１７６の一端は、インダクタ１７５の一端に電気的に接続されている。コンデンサ１７６の他端は、アンテナ４０の入力端子に電気的に接続されている。
（第５実施形態の比較例に係る信号レベル）
　ここで、第５実施形態の比較例について説明する。図３３は、第５実施形態の比較例に係る反射信号の信号レベルを示す図である。図３３は、横軸が周波数[ＭＨｚ]を示し、縦軸が信号レベル[ｄＢ]を示す。第５実施形態の比較例では、インピーダンス変換回路１４１を用いて、インピーダンスを５０［Ω］から２５［Ω］に変換しているものとする。すなわち、図２２に示す点２４１ａが第５実施形態の比較例に係るインピーダンス回転回路のインピーダンスを示す。図３３には、キャリア信号２９１と、ＬＳＢ信号２９２と、ＵＳＢ信号２９３と、高調波信号２９４と、高調波信号２９５と、高調波信号２９６と、の信号レベルが示されている。図３３に示す例では、ＵＳＢ信号２９３の信号レベルが抑圧された、ＬＳＢ信号２９２のシングルサイドバンドが実現されている。図３３に示すように、第５実施形態の比較例では、高調波信号２９４、高調波信号２９５、および高調波信号２９６の信号レベルは、ＵＳＢ信号２９３の信号レベルと比較して高い。そのため、他の子機１２の反射信号と、高調波信号２９４、高調波信号２９５、または高調波信号２９６とが干渉してしまうおそれがある。
（第５実施形態に係る信号レベル）
　図３４は、第５実施形態に係るインピーダンス回転回路のインピーダンスを示すスミスチャートである。図３５は、第５実施形態に係るインピーダンス回転回路の反射信号の信号レベルを示す図である。図３５は、横軸が周波数[ＭＨｚ]を示し、縦軸が信号レベル[ｄＢ]を示す。
　図３４に示す例では、インピーダンス回転回路６２Ｄのインピーダンスは、２５［Ω］であるものとする。すなわち、第５実施形態では、インピーダンス変換回路１４１を用いて、インピーダンスを５０［Ω］から２５［Ω］に変換している。図３４に示すように、インピーダンス回転回路６２Ｄのインピーダンスは、円３０１に沿って回転する。点３０１ａは、インピーダンス回転回路６２Ｄがとり得るインピーダンス値を示す。図３４に示すとおり、円３０１上において、図２２に示す点２４１ａと異なり、点３０１ａは等間隔に１６個含む。すなわち、第５実施形態では、調整回路１６０を用いることにより、インピーダンス回転回路６２Ｄは、インピーダンス変換回路１４１を用いて、インピーダンスを変換したとしても、点３０１ａの間隔を一定にすることができる。
　図３５には、キャリア信号３１１と、ＬＳＢ信号３１２と、ＵＳＢ信号３１３と、高調波信号３１４と、の信号レベルが示されている。図３５に示す例では、ＵＳＢ信号３１３の信号レベルが抑圧された、ＬＳＢ信号３１２のシングルサイドバンドが実現されている。図３５に示すように、高調波信号３１４の信号レベルは、ＵＳＢ信号３１３の信号レベルよりも低い。すなわち、第５実施形態では、インピーダンス回転回路６２Ｄは調整回路１６０を用いることで、高調波信号の信号レベルを抑圧することできる。そのため、他の子機１２の反射信号と、高調波信号３１４とが干渉してしまうことを防止することができる。
　上述のとおり、第５実施形態は、調整回路１６０を用いることで、高調波信号の信号レベルを制御することができる。これにより、第５実施形態は、適切にシングルサイドバンドを実現することができる。
［第６実施形態］
（インピーダンス回転回路）
　図３６を用いて、第６実施形態に係るインピーダンス回転回路の構成例について説明する。図３６は、第６実施形態に係るインピーダンス回転回路の構成例を示す図である。
　図３６に示すように、インピーダンス回転回路６２Ｅは、インピーダンス回路７０と、スイッチ７２－１と、スイッチ７２－２と、スイッチ７２－３と、スイッチ７２－４と、配線７４と、移相器７５と、寄生打消回路７８－１と、寄生打消回路７８－２と、寄生打消回路７８－３と、配線１４０と、インピーダンス変換回路１４１－１からインピーダンス変換回路１４１－ｎと、調整回路１６０と、を備える。インピーダンス回転回路６２Ｅは、スイッチ７２－４と、寄生打消回路７８－１と、寄生打消回路７８－２と、寄生打消回路７８－３とを備える点で、図３１に示すインピーダンス回転回路６２Ｄと異なる。
　寄生打消回路７８－１の一端は、インピーダンス回路７０の出力端子に電気的に接続されている。寄生打消回路７８－１の他端は、スイッチ７２－１の一端に電気的に接続されている。スイッチ７２－１は、配線７４または移相器７５と、寄生打消回路７８－１とを選択的に接続する。寄生打消回路７８－１は、スイッチ７２－１の寄生容量の影響を打ち消すことができる。
　寄生打消回路７８－２の一端は、スイッチ７２－２に電気的に接続されている。寄生打消回路７８－２の他端は、スイッチ７２－４に電気的に接続されている。スイッチ７２－２は、配線７４または移相器７５と、寄生打消回路７８－２とを、選択的に接続する。スイッチ７２－４は、寄生打消回路７８－２と、配線１４０またはインピーダンス変換回路１４１－１からインピーダンス変換回路１４１－ｎとを選択的に接続する。寄生打消回路７８－２は、スイッチ７２－２およびスイッチ７２－４の寄生容量の影響を打ち消すことができる。
　寄生打消回路７８－３の一端は、スイッチ７２－３に電気的に接続されている。寄生打消回路７８－３の他端は、調整回路１６０の入力端子に電気的に接続されている。スイッチ７２－３は、配線１４０またはインピーダンス変換回路１４１－１からインピーダンス変換回路１４１－ｎと、寄生打消回路７８－３とを選択的に接続する。寄生打消回路７８－３は、スイッチ７２－３の寄生容量の影響を打ち消すことができる。
　上述のとおり、第６実施形態は、各スイッチに寄生打消回路を接続することで、各スイッチの寄生容量の影響を打ち消すことができる。これにより、第６実施形態は、より適切にシングルサイドバンドを実現することができる。
　以上、本開示の実施形態を説明したが、これら実施形態の内容により本開示が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。
　１　通信システム
　１０　親機
　１２　子機
　４０　アンテナ
　４１　スイッチ
　４２　受信回路
　４３　送信回路
　４４　制御部
　４５　センサ
　６０　ＣＰＵインターフェース
　６１　制御回路
　６２，６２Ａ，６２Ｂ，６２Ｃ，６２Ｄ，６２Ｅ　インピーダンス回転回路
　７０　インピーダンス回路
　７２－１，７２－２，７２－３，７２－４，７２－５　スイッチ
　７３　整合回路
　７４，７６，１４０　配線
　７５　移相器
　７７　抵抗減衰器
　７８－１，７８－２，７８－３　寄生打消回路
　１４１　インピーダンス変換回路

Claims (11)

  1. 　所定の反射係数が設定され、アンテナに接続するように構成されたインピーダンス回路を備えるインピーダンス回転回路と、
    　前記インピーダンス回転回路の反射係数を制御して、複素平面において、反射係数を回転するように制御する制御回路と、を含み、
    　前記制御回路は、前記インピーダンス回転回路の反射係数に応じて、反射信号の信号レベルを制御する、
    　伝送回路。
  2. 　前記インピーダンス回転回路は、反射係数の異なる複数の前記インピーダンス回路を備え、
    　前記アンテナと、複数の前記インピーダンス回路とは、第１スイッチにより接続され、
    　前記制御回路は、前記第１スイッチを制御し、前記アンテナと、複数の前記インピーダンス回路との接続を切り替えることで、複素平面において、反射係数を回転するように制御する、
    　請求項１に記載の伝送回路。
  3. 　前記インピーダンス回転回路は、複数の前記インピーダンス回路と、前記アンテナとの間において抵抗減衰器を備える、
    　請求項２に記載の伝送回路。
  4. 　前記抵抗減衰器は、減衰値の異なる複数の抵抗減衰器が並列に接続して構成され、
    　複数の前記抵抗減衰器と、前記アンテナおよび複数の前記インピーダンス回路とは、第２スイッチにより接続され、
    　前記制御回路は、前記第２スイッチを制御することで、複数の前記抵抗減衰器と、前記アンテナおよび複数の前記インピーダンス回路との接続を制御する、
    　請求項３に記載の伝送回路。
  5. 　前記第１スイッチと、前記第２スイッチとは、大きさが同じである、
    　請求項４に記載の伝送回路。
  6. 　前記インピーダンス回転回路は、
    　前記第１スイッチに接続された第１寄生打消回路と、
    　前記第２スイッチに接続された第２寄生打消回路と、を備える、
    　請求項４に記載の伝送回路。
  7. 　前記インピーダンス回転回路は、前記インピーダンス回路と、前記アンテナとの間において、変換量の異なる複数のインピーダンス変換回路を備え、
    　複数の前記インピーダンス変換回路と、前記インピーダンス回路および前記アンテナとは、第１スイッチにより接続され、
    　前記制御回路は、前記第１スイッチを制御し、複数の前記インピーダンス変換回路と、前記インピーダンス回路および前記アンテナとの接続を切り替えることで、複素平面において、反射係数を回転するように制御する、
    　請求項１に記載の伝送回路。
  8. 　複数の前記インピーダンス変換回路は、前記インピーダンス回路との接続を切り替えた際のインピーダンスの間隔が一定になるように構成されている、
    　請求項７に記載の伝送回路。
  9. 　前記インピーダンス回転回路は、
    　複数の前記インピーダンス変換回路と、前記アンテナとの間において、前記インピーダンス回路との接続を切り替えた際のインピーダンスの間隔が一定になるように構成された調整回路を備え、
    　複数の前記インピーダンス変換回路と、前記アンテナとは、第２スイッチで接続されている、
    　請求項７に記載の伝送回路。
  10. 　前記第１スイッチと、前記第２スイッチとは、大きさが同じである、
    　請求項９に記載の伝送回路。
  11. 　前記インピーダンス回転回路は、
    　前記第１スイッチに接続された第１寄生打消回路と、
    　前記第２スイッチに接続された際２寄生打消回路と、を備える、
    　請求項１０に記載の伝送回路。
PCT/JP2024/009896 2023-03-15 2024-03-13 伝送回路 Ceased WO2024190844A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2025506913A JP7851001B2 (ja) 2023-03-15 2024-03-13 伝送回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-041322 2023-03-15
JP2023041322 2023-03-15

Publications (1)

Publication Number Publication Date
WO2024190844A1 true WO2024190844A1 (ja) 2024-09-19

Family

ID=92755259

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/009896 Ceased WO2024190844A1 (ja) 2023-03-15 2024-03-13 伝送回路

Country Status (2)

Country Link
JP (1) JP7851001B2 (ja)
WO (1) WO2024190844A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210012071A1 (en) * 2018-06-27 2021-01-14 Telefonaktiebolaget Lm Ericsson (Publ) A network control entity, an access point and methods therein for enabling access to wireless tags in a wireless communications network
WO2022024488A1 (ja) * 2020-07-30 2022-02-03 新日本無線株式会社 センサインターフェース回路及びセンサモジュール
JP2022056139A (ja) * 2020-09-29 2022-04-08 国立大学法人東京工業大学 伝送回路
JP2022056169A (ja) * 2020-09-29 2022-04-08 国立大学法人東京工業大学 合成回路
JP2022056911A (ja) * 2020-09-30 2022-04-11 国立大学法人東京工業大学 伝送回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210012071A1 (en) * 2018-06-27 2021-01-14 Telefonaktiebolaget Lm Ericsson (Publ) A network control entity, an access point and methods therein for enabling access to wireless tags in a wireless communications network
WO2022024488A1 (ja) * 2020-07-30 2022-02-03 新日本無線株式会社 センサインターフェース回路及びセンサモジュール
JP2022056139A (ja) * 2020-09-29 2022-04-08 国立大学法人東京工業大学 伝送回路
JP2022056169A (ja) * 2020-09-29 2022-04-08 国立大学法人東京工業大学 合成回路
JP2022056911A (ja) * 2020-09-30 2022-04-11 国立大学法人東京工業大学 伝送回路

Also Published As

Publication number Publication date
JP7851001B2 (ja) 2026-04-24
JPWO2024190844A1 (ja) 2024-09-19

Similar Documents

Publication Publication Date Title
US20100315121A1 (en) Adaptive termination
US8742818B2 (en) Adaptive clock signal generator with noise immunity capability
JP2016506663A (ja) リコンフィギュラブルマルチバンドアンテナ
US10132918B2 (en) Antenna apparatus and array antenna apparatus for radar
KR20150034811A (ko) 가변 이득 트랜스-컨덕턴스 스테이지를 구비한 튜닝가능한 적응형 필터
WO2022070672A1 (ja) 伝送回路
US20240074319A1 (en) Driver circuitry for piezoelectric transducers
JP7851001B2 (ja) 伝送回路
JP2016001865A (ja) 検波校正回路及び送信装置
US11209272B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
WO2005104379A1 (ja) 受信装置、送信装置、及び無線システム
CN112840576A (zh) 一种温度补偿电路和相控阵装置
TW202207650A (zh) 分時雙工(tdd)天線系統
JP2019168330A (ja) 半導体装置
JP2017225124A (ja) 高速パルス変調システム
JP3891043B2 (ja) 複数アンテナ対応インピーダンス整合装置を搭載した無線機
JP2013201757A (ja) 増幅器におけるインピーダンス調整
CN114095679B (zh) 视频发送电路及其信号延迟补偿方法
US20230198485A1 (en) Bidirectional amplifier including matching circuits having symmetrical structure and communication device including the same
TWI783717B (zh) 前饋式回波消除裝置
TWI779671B (zh) 具有訊號校正機制的數位至類比轉換裝置及方法
WO2024190845A1 (ja) 伝送回路
KR102315039B1 (ko) 채널 보정 가능한 다중 채널 송수신 장치 및 방법
WO2024190732A1 (ja) 伝送回路
TWI355811B (en) Apparatus with tunable filter and related adjustin

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24770947

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025506913

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2025506913

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 24770947

Country of ref document: EP

Kind code of ref document: A1