JP2022056169A - 合成回路 - Google Patents

Abstract

【課題】バックスキャッタ方式の通信システムを小型化すること。
【解決手段】合成回路は、アンテナに接続されるように構成される伝送回路と、伝送回路のインピーダンスを制御するように構成される制御回路とを含む合成回路であって、伝送回路は、各々のインピーダンスが異なる複数のインピーダンス回路と、複数のインピーダンス回路の各々にいずれか１つが接続される複数の第１スイッチ素子と、を含む。制御回路は、第１スイッチ素子の各々に接続された複数のコンパレータと、入力された基準電圧を分圧して、複数のコンパレータの各々に分圧電力を出力するように構成される複数の抵抗素子から構成されている分圧回路と、を含む。
【選択図】図１

Description

本開示は、合成回路に関する。

無線通信装置のデータ通信方法として、バックスキャッタ方式が知られている。例えば、特許文献１には、分波／合成器を用いて、ＵＳＢ（Upper Side Band）信号およびＬＳＢ（Lower Side Band）信号のいずれか一方の信号を抑制して、シングルサイドバンドを実現する技術が開示されている。

特開２００５－３２３２２３号公報

バックスキャッタ方式のデータ通信を行うＲＦＩＤ（Radio Frequency Identification）システムでは無線通信装置の小型化が求められている。しかしながら、特許文献１は、シングルサイドバンドを実現するために、分波／合成器を用いているので、小型化には不利な構成である。

本開示は、バックスキャッタ方式の無線通信装置を小型化することのできる合成回路を提供することを目的とする。

本開示の一態様に係る合成回路は、アンテナに接続されるように構成される伝送回路と、前記伝送回路のインピーダンスを制御するように構成される制御回路とを含む合成回路であって、前記伝送回路は、各々のインピーダンスが異なる複数のインピーダンス回路と、前記複数のインピーダンス回路の各々にいずれか１つが接続される複数の第１スイッチ素子と、を含み、前記制御回路は、第１スイッチ素子の各々に接続された複数のコンパレータと、入力された基準電圧を分圧して、前記複数のコンパレータの各々に分圧電力を出力するように構成される複数の抵抗素子から構成されている分圧回路と、を含む。

本開示によれば、シングルサイドバンドバックスキャッタ方式の無線通信装置を小型化することができる。

図１は、実施形態に係る無線通信装置の構成の一例を示すブロック図である。 図２は、実施形態に係る複素平面においてインピーダンスを回転制御する方法を説明するための図である。 図３Ａは、バックスキャッタ信号の変化を説明するための図である。 図３Ｂは、バックスキャッタ信号の変化を説明するための図である。 図３Ｃは、バックスキャッタ信号の変化を説明するための図である。 図４は、実施形態に係る伝送回路のインピーダンスを制御する方法を説明するための図である。 図５は、実施形態に係る伝送回路のインピーダンスの複素平面における位置を説明するための図である。 図６Ａは、入力信号の一例を示す図である。 図６Ｂは、入力信号の一例を示す図である。 図７は、バックスキャッタ信号のスペクトル波形の一例を示す図である。 図８は、バックスキャッタ信号のスペクトル波形の一例を示す図である。

以下、添付図面を参照して、本開示に係る実施形態を詳細に説明する。なお、この実施形態により本開示が限定されるものではなく、また、実施形態が複数ある場合には、各実施形態を組み合わせて構成するものも含む。また、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。

［実施形態］
図１を用いて、実施形態に係る無線通信装置の構成について説明する。図１は、実施形態に係る無線通信装置の構成の一例を示すブロック図である。

図１に示すように、無線通信装置１は、アンテナ１０と、ＢＰＦ（Band Pass Filter）１１と、ＲＦＢＳ（Radio Frequency Backscatter）デバイス２０と、制御装置３０と、センサ４０と、を含む。無線通信装置１は、ＲＦＩＤなどのバックスキャッタ方式の無線通信するように構成される通信装置である。

アンテナ１０は、無線通信装置１に対して送信された信号を受信するように構成される。アンテナ１０は、無線通信装置１の外部に向かって電波を送信するように構成される。ＢＰＦ１１は、所望の周波数帯域の信号を通過させるように構成されるフィルタである。

ＲＦＢＳデバイス２０は、高周波スイッチ２１と、アンプ２２と、復調部２３と、発振部２４と、ＬＰＦ（Low Pass Filter）２５と、ＬＰＦ２６と、制御回路２７と、伝送回路２８と、を含む。ＲＦＢＳデバイス２０は、バックスキャッタ方式のデータ通信に対応している無線通信デバイスである。バックスキャッタ方式のデータ通信では、送信されてきた電波の反射を利用して通信を行う。

高周波スイッチ２１は、アンテナ１０と、送信回路系または受信回路系との接続を切り替えるように構成される。高周波スイッチ２１は、アンテナ１０に送信回路系を接続可能に構成される。無線通信装置１は、アンテナ１０と送信回路系とが接続されているときに、送信するように構成される。高周波スイッチ２１は、アンテナ１０に受信回路系を接続可能に構成される。送信回路系は、発振部２４と、ＬＰＦ２５と、ＬＰＦ２６と、制御回路２７と、伝送回路２８と、を含む。受信回路系は、アンプ２２と、復調部２３と、を含む。

アンプ２２は、アンテナ１０から受けた信号を増幅して出力するように構成される。アンプ２２は、増幅した信号を復調部２３に出力するように構成される。復調部２３は、入力された信号に対して、復調処理を実行するように構成される。復調部２３は、アンプ２２から受けた信号を復調するように構成される。例えば、復調部２３は、アンプ２２から受けた信号（ＡＳＫ（Amplitude Shift Keying）などの変調信号）に対して、復調処理を実行するように構成される。

制御装置３０は、例えば、プロセッサ等によって、内部に記憶されたプログラムがＲＡＭ（Random Access Memory）等を作業領域として実行されることにより実現される。制御装置３０は、コントローラ（Controller）であり得る。制御装置３０は、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）、又はＦＰＧＡ（Field Programmable Gate Array）等の集積回路により実現されてもよい。制御装置３０は、ソフトウェアと、ハードウェアとの組み合わせで実現されてもよい。

制御装置３０は、センサ４０からの出力データに基づいたシリアルデータＳ１を、ＬＰＦ２５を介して、制御回路２７に出力するように構成される。制御装置３０は、センサ４０からの出力データに基づいたシリアルデータＳ２を、ＬＰＦ２６を介して制御回路２７に出力するように構成される。シリアルデータＳ１と、シリアルデータＳ２とは位相が概ね９０°異なる。

制御装置３０は、キャリア信号に対するＵＳＢ信号及びＬＳＢ信号のいずれか一方を抑圧させるための制御信号Ｓ３を制御回路２７に出力するように構成される。制御装置３０は、通信に用いるチャネルを制御するための制御信号Ｓ４を発振部２４に信号を出力するように構成される。

センサ４０は、各種の物理量を検出するように構成される。センサ４０が検出する物理量に特に制限はない。センサ４０は、例えば、無線通信装置１の周囲の温度を検出するように構成される温度センサ、及び無線通信装置１に生じた加速度を検出するように構成される加速度センサの一方又は両方を含み得る。センサ４０は、その他のセンサを含んでよい。

発振部２４は、所定の周波数の発振信号を生成するように構成される。発振部２４は、制御信号Ｓ４に従って、発振信号Ｓ５を生成するように構成される。発振部２４は、発振信号Ｓ５とは位相が９０°異なる発振信号Ｓ６を生成するように構成される。

制御回路２７は、伝送回路２８を制御するように構成される。制御回路２７は、シリアルデータＳ１と、シリアルデータＳ２と、制御信号Ｓ３とに基づいて、伝送回路２８のインピーダンスの値を制御するように構成される。制御回路２７は、伝送回路２８のインピーダンスを変化させるように構成される。インピーダンスの変化によって、アンテナ１０側の出力端子の反射係数は、複素平面において回転する。制御回路２７は、伝送回路２８のインピーダンスを変化させて、出力端子の反射係数が複素平面において回転するように制御する。例えば、反射信号（以下、バックスキャッタ信号とも呼ぶ）におけるキャリア信号に対するＵＳＢ信号またはＬＳＢ信号を低減して、シングルサイドバンドを実現するように、制御回路２７は、伝送回路２８のインピーダンスを制御するように構成される。

図２のポーラーチャート（極座標）を用いて、制御回路２７が伝送回路２８のアンテナ１０側の出力端子の反射係数がポーラーチャートの複素平面上を回転するように制御する方法について説明する。図２は、制御回路２７が伝送回路２８のインピーダンスを変化させ、その出力端子の反射係数を回転するように制御する方法を説明するための図である。

図２は、インピーダンスの変化による反射係数Γの変化をポーラーチャート上に示した図である。インピーダンスは、次の式（１）で算出される。式（１）において、Ｚはインピーダンス、Ｒはレジスタンス、ｊは虚数、ωは角周波数、Ｌはインダクタンス、Ｃはキャパシタンスである。
Ｚ＝Ｒ＋ｊ（ωＬ－１／ωＣ）・・・（１）

また、反射係数Γは、次式で表せる。
Γ＝（Ｚ－Ｚ_０）／（Ｚ＋Ｚ_０）・・・（２）
ここで、Ｚ_０はアンテナ１０またはＢＰＦ１１のインピーダンスである。

制御回路２７は、インピーダンスＺを選択制御して、反射係数Γが基準点の周囲を回るよう制御する。基準点は、原点を含むが、原点に限定されず、任意の点を含む。伝送回路は、基準点が原点に近いほど、理想に近い信号を得られうる。伝送回路は、基準点の周囲を円状に回すように制御するほど、理想に近い信号を得られうる。スミスチャートで考えると、下半円領域が容量性を示し、上半分がインダクタンス性を示す。実軸上の変化は抵抗値の変化を表すことになる。

制御回路２７は、伝送回路２８が備えている複数のインピーダンスを選択制御することができる。例えば、制御回路２７は、インピーダンスを０°、４５°、９０°、１３５°、１８０°、－１３５°、－９０°、－４５°の４５°刻みで伝送回路２８のインピーダンスを制御するように構成される。制御回路２７は、インピーダンスを制御することで電圧反射係数Γを制御するように構成される。制御回路２７は、伝送回路２８のインピーダンスを順次変更することで、インピーダンスが離散的に回転するように制御可能に構成される。制御回路２７は、インピーダンスの離散的な回転に応じて、反射係数Γが離散的に回転する。

制御回路２７は、伝送回路２８のインピーダンスの変更順によって、当該インピーダンスを左回転で変更可能に構成される。制御回路２７は、インピーダンスの左回転によって、反射係数Γを左回転で変更可能に構成される。反射係数の制御が左回転の場合、ＲＦ（Radio Frequency）に対する反射信号は、ＵＳＢ（Upper Side Band）信号のみとなる。反射係数が右回転となるように制御すると、ＬＳＢ（Lower Side Band）信号のみが得られることになる。その際、反射信号の周波数は、ＲＦ信号周波数から回転速度周波数分、離調した周波数となる。図３Ａと、図３Ｂと、図３Ｃとを用いて、インピーダンスを変化させ反射係数を制御することによる、バックスキャッタ信号の変化についていくつかの例を説明する。

図３Ａは、制御回路２７がインピーダンスの抵抗成分のみを制御し、反射係数Γをポーラーチャート（図２）の実軸上で変化させた場合のバックスキャッタ信号の様子を説明するための周波数スペクトラムを示す図である。横軸は周波数、縦軸はＲＦ信号および反射信号の強度を示す。図３Ａには、キャリア信号５１と、ＵＳＢ信号５２と、ＬＳＢ信号５３とが示される。抵抗成分が制御されると、反射係数Γは、０°と、１８０°との実軸上のいずれかに制御される。抵抗成分のみでインピーダンスを変えて反射係数Γを制御する場合、図３Ａに示すように、例えば、０°から１８０°に切り替わる際に、右回りの信号成分と、左回りの信号成分と、が内在する。２つの回転方向の信号成分が内在することによって、ＵＳＢ信号５２及びＬＳＢ信号５３を同時に出現し、一方の信号のみを選択的に抑制することができない。結果として、ＳＳＢ信号は、抵抗成分のみの制御で得ることができない。

図３Ｂは、制御回路２７がインピーダンスのインダクタンス／キャパシタンスを変化させ反射係数Γの軌跡が円を描くように制御した場合のバックスキャッタ信号の変化を説明するための周波数スペクトラムを示す図である。横軸は周波数、縦軸はＲＦ信号および反射信号の強度を示す。式（１）、（２）に基づき、制御回路２７は、インダクタンスの値を制御することで、インピーダンスを左回りに回転するように制御可能である。このとき、インピーダンスは、例えば、０°から４５°、９０°、１３５°と左回りに回転する。制御回路２７は、さらにキャパシタンスの値を制御することで、インピーダンスを左回りに回転するように制御可能である。このとき、インピーダンスは、例えば、１８０°から－１３５°、－９０°、－４５°と左回りに回転する。図３Ｂに示すように、制御回路２７は、インピーダンスを左回りに回転するように制御することで、ＬＳＢ信号５３を抑圧するように、送信されてきたＲＦ信号を反射させることができる。言い換えれば、制御回路２７は、インピーダンスの左回りの回転制御によって、ＵＳＢ信号５２にＳＳＢ化されたバックスキャッタ信号を得ることができる。

図３Ｃは、制御回路２７がインピーダンスのキャパシタンス／インダクタンスを変化させ、反射係数Γの軌跡が円を描くように制御した場合のバックスキャッタ信号の変化を説明するための図である。式（１）、（２）に基づき、制御回路２７は、キャパシタンスの値を制御することで、インピーダンスを右回りに回転するように制御可能である。このとき、インピーダンスは、例えば、０°から－４５°、－９０°、－１３５°と右回りに回転する。制御回路２７は、さらにインダクタンスの値を制御することで、インピーダンスを右回りに回転するように制御可能である。このとき、インピーダンスは、例えば、１８０°から、１３５°、９０°、４５°と右回りに回転する。図３Ｃに示すように、制御回路２７は、インピーダンスを右回りに回転するように制御することで、ＵＳＢ信号５２を抑圧するように、送信されてきたＲＦ信号を反射させることができる。言い換えれば、制御回路２７は、インピーダンスの右回りの回転制御によって、ＬＳＢ信号５３にＳＳＢ化されたバックスキャッタ信号を得ることができる。

伝送回路２８は、無線通信装置１のフロントエンドに配置されている。伝送回路２８は、送信されてきた電波をバックスキャッタ信号として反射するバックスキャッタ通信を行うように構成される回路である。伝送回路２８は、アンテナ１０に接続されるように構成されている。伝送回路２８は、各々のインピーダンスが異なる複数のインピーダンス回路を含む。複数のインピーダンス回路の各々は、スイッチ素子を含む。スイッチ素子は、当該インピーダンス回路の接続を切り替えるように構成される。制御回路２７は、複数のスイッチ素子を制御することで、複数のインピーダンス回路の接続を切り替えるように構成される。制御回路２７は、複数のスイッチ素子を制御することで、伝送回路２８のインピーダンスを制御するように構成される。

［インピーダンスの制御方法］
図４を用いて、実施形態に係る伝送回路のインピーダンスを制御する方法について説明する。図４は実施形態に係る伝送回路のインピーダンスを制御する方法を説明するための図である。制御回路２７は、外部の装置に送信すべき送信データに応じた入力信号を受ける。制御回路２７は、制御信号に応じて、伝送回路２８のインピーダンスを制御するための制御信号を出力する。

図４には、図１の制御回路２７の出力部に該当する駆動制御回路２９と、伝送回路２８の構成が示されている。駆動制御回路２９は、インピーダンスを切り替え、反射係数Γを複素平面上で回転するように制御する伝送回路２８の駆動制御回路である。制御回路２７（駆動制御回路２９）と、伝送回路２８とは、合成回路とも称され得る。

図４に示すように、駆動制御回路２９は、基準電源Ｖと、抵抗素子Ｒ１と、抵抗素子Ｒ２と、抵抗素子Ｒ３と、抵抗素子Ｒ４と、抵抗素子Ｒ５と、抵抗素子Ｒ６と、抵抗素子Ｒ７と、抵抗素子Ｒ８と、抵抗素子Ｒ９と、抵抗素子Ｒ１０と、抵抗素子Ｒ１１と、抵抗素子Ｒ１２と、抵抗素子Ｒ１３と、抵抗素子Ｒ１４と、抵抗素子Ｒ１５と、抵抗素子Ｒ１６と、抵抗素子Ｒ１７と、抵抗素子Ｒ１８と、を備える。また、駆動制御回路２９は、コンパレータＣＭ１と、コンパレータＣＭ２と、コンパレータＣＭ３と、コンパレータＣＭ４と、コンパレータＣＭ５と、コンパレータＣＭ６と、コンパレータＣＭ７と、コンパレータＣＭ８と、コンパレータＣＭ９と、コンパレータＣＭ１０と、コンパレータＣＭ１１と、コンパレータＣＭ１２と、コンパレータＣＭ１３と、コンパレータＣＭ１４と、コンパレータＣＭ１５と、コンパレータＣＭ１６と、を備える。

伝送回路２８は、インダクタ回路１１０と、キャパシタ回路１２０と、を含む。インダクタ回路１１０と、キャパシタ回路１２０とは、インピーダンス回路の一種である。

抵抗素子Ｒ１～抵抗素子Ｒ９とは、それぞれ、直列に接続されている。抵抗素子Ｒ１は、基準電位に接続されている。抵抗素子Ｒ９は、基準電源Ｖに接続されている。抵抗素子Ｒ１～抵抗素子Ｒ９と、コンパレータＣＭ１～コンパレータＣＭ８とは、インダクタ回路１１０に対して制御信号を出力する分圧回路を構成している。

ノードＮ１は、入力信号Ｓ１１が入力されるノードである。ノードＮ２は、抵抗素子Ｒ１と、抵抗素子Ｒ２との間のノードである。ノードＮ３は、抵抗素子Ｒ２と、抵抗素子Ｒ３との間のノードである。ノードＮ４は、抵抗素子Ｒ３と、抵抗素子Ｒ４との間のノードである。ノードＮ５は、抵抗素子Ｒ４と、抵抗素子Ｒ５との間のノードである。ノードＮ６は、抵抗素子Ｒ５と、抵抗素子Ｒ６との間のノードである。ノードＮ７は、抵抗素子Ｒ６と、抵抗素子Ｒ７との間のノードである。ノードＮ８は、抵抗素子Ｒ７と、抵抗素子Ｒ８との間のノードである。ノードＮ９は、抵抗素子Ｒ８と、抵抗素子Ｒ９との間のノードである。ノードＮ１０～ノードＮ１６は、それぞれ、ノードＮ１と電気的に接続されたノードである。ノードＮ１からは、入力信号Ｓ１１の電圧値に応じた基準信号が出力され得る。ノードＮ２～ノード９からは、基準電源Ｖの電圧値と、抵抗素子Ｒ１～抵抗素子Ｒ９の抵抗値に応じた分圧電圧が出力信号として出力され得る。

コンパレータＣＭ１の一方の入力端子には、ノードＮ１が電気的に接続されている。コンパレータＣＭ１の他方の入力端子には、ノードＮ２が電気的に接続されている。コンパレータＣＭ１の出力端子は、インダクタ回路１１０のスイッチ素子ＳＷＬ１に電気的に接続されている。コンパレータＣＭ１は、ノードＮ１から入力された入力信号Ｓ１１と、ノードＮ２から入力された制御信号としての第１分圧電圧とを比較して、比較結果に応じたスイッチ制御信号を出力するように構成される。例えば、コンパレータＣＭ１は、入力信号Ｓ１１よりも第１分圧電圧の方が大きければ、スイッチ素子ＳＷＬ１を閉状態とするスイッチ制御信号を出力するように構成される。コンパレータＣＭ１は、入力信号Ｓ１１よりも第１分圧電圧の方が小さければ、スイッチ素子ＳＷＬ１を開状態とするスイッチ制御信号を出力するように構成される。

コンパレータＣＭ２の一方の入力端子には、ノードＮ１０が電気的に接続されている。コンパレータＣＭ２の他方の入力端子には、ノードＮ３が電気的に接続されている。コンパレータＣＭ２の出力端子は、インダクタ回路１１０のスイッチ素子ＳＷＬ２に電気的に接続されている。コンパレータＣＭ２は、ノードＮ１０から入力された入力信号Ｓ１１と、ノードＮ３から入力された制御信号としての第２分圧電圧とを比較して、比較結果に応じたスイッチ制御信号を出力するように構成される。例えば、コンパレータＣＭ２は、入力信号Ｓ１１よりも第２分圧電圧の方が大きければ、スイッチ素子ＳＷＬ２を閉状態とするスイッチ制御信号を出力するように構成される。コンパレータＣＭ２は、入力信号Ｓ１１よりも第２分圧電圧の方が小さければ、スイッチ素子ＳＷＬ２を開状態とするスイッチ制御信号を出力するように構成される。

コンパレータＣＭ３の一方の入力端子には、ノードＮ１１が電気的に接続されている。コンパレータＣＭ３の他方の入力端子には、ノードＮ４が電気的に接続されている。コンパレータＣＭ３の出力端子は、インダクタ回路１１０のスイッチ素子ＳＷＬ３に電気的に接続されている。コンパレータＣＭ３は、ノードＮ１１から入力された入力信号Ｓ１１と、ノードＮ４から入力された制御信号としての第３分圧電圧とを比較して、比較結果に応じたスイッチ制御信号を出力するように構成される。例えば、コンパレータＣＭ３は、入力信号Ｓ１１よりも第３分圧電圧の方が大きければ、スイッチ素子ＳＷＬ３を閉状態とするスイッチ制御信号を出力するように構成される。コンパレータＣＭ３は、入力信号Ｓ１１よりも第３分圧電圧の方が小さければ、スイッチ素子ＳＷＬ３を開状態とするスイッチ制御信号を出力するように構成される。

コンパレータＣＭ４の一方の入力端子には、ノードＮ１２が電気的に接続されている。コンパレータＣＭ４の他方の入力端子には、ノードＮ５が電気的に接続されている。コンパレータＣＭ４の出力端子は、インダクタ回路１１０のスイッチ素子ＳＷＬ４に電気的に接続されている。コンパレータＣＭ４は、ノードＮ１２から入力された入力信号Ｓ１１と、ノードＮ５から入力された制御信号としての第４分圧電圧とを比較して、比較結果に応じたスイッチ制御信号を出力するように構成される。例えば、コンパレータＣＭ４は、入力信号Ｓ１１よりも第４分圧電圧の方が大きければ、スイッチ素子ＳＷＬ４を閉状態とするスイッチ制御信号を出力するように構成される。コンパレータＣＭ４は、入力信号Ｓ１１よりも第４分圧電圧の方が小さければ、スイッチ素子ＳＷＬ４を開状態とするスイッチ制御信号を出力するように構成される。

コンパレータＣＭ５の一方の入力端子には、ノードＮ１３が電気的に接続されている。コンパレータＣＭ５の他方の入力端子には、ノードＮ６が電気的に接続されている。コンパレータＣＭ５の出力端子は、インダクタ回路１１０のスイッチ素子ＳＷＬ５に電気的に接続されている。コンパレータＣＭ５は、ノードＮ１３から入力された入力信号Ｓ１１と、ノードＮ６から入力された制御信号としての第５分圧電圧とを比較して、比較結果に応じたスイッチ制御信号を出力するように構成される。例えば、コンパレータＣＭ５は、入力信号Ｓ１１よりも第５分圧電圧の方が大きければ、スイッチ素子ＳＷＬ５を閉状態とするスイッチ制御信号を出力するように構成される。コンパレータＣＭ５は、入力信号Ｓ１１よりも第５分圧電圧の方が小さければ、スイッチ素子ＳＷＬ５を開状態とするスイッチ制御信号を出力するように構成される。

コンパレータＣＭ６の一方の入力端子には、ノードＮ１４が電気的に接続されている。コンパレータＣＭ６の他方の入力端子には、ノードＮ７が電気的に接続されている。コンパレータＣＭ６の出力端子は、インダクタ回路１１０のスイッチ素子ＳＷＬ６に電気的に接続されている。コンパレータＣＭ６は、ノードＮ１４から入力された入力信号Ｓ１１と、ノードＮ７から入力された制御信号としての第６分圧電圧とを比較して、比較結果に応じたスイッチ制御信号を出力するように構成される。例えば、コンパレータＣＭ６は、入力信号Ｓ１１よりも第６分圧電圧の方が大きければ、スイッチ素子ＳＷＬ６を閉状態とするスイッチ制御信号を出力するように構成される。コンパレータＣＭ６は、入力信号Ｓ１１よりも第６分圧電圧の方が小さければ、スイッチ素子ＳＷＬ６を開状態とするスイッチ制御信号を出力するように構成される。

コンパレータＣＭ７の一方の入力端子には、ノードＮ１５が電気的に接続されている。コンパレータＣＭ７の他方の入力端子には、ノードＮ８が電気的に接続されている。コンパレータＣＭ７の出力端子は、インダクタ回路１１０のスイッチ素子ＳＷＬ７に電気的に接続されている。コンパレータＣＭ７は、ノードＮ１５から入力された入力信号Ｓ１１と、ノードＮ８から入力された制御信号としての第７分圧電圧とを比較して、比較結果に応じたスイッチ制御信号を出力するように構成される。例えば、コンパレータＣＭ７は、入力信号Ｓ１１よりも第７分圧電圧の方が大きければ、スイッチ素子ＳＷＬ７を閉状態とするスイッチ制御信号を出力するように構成される。コンパレータＣＭ７は、入力信号Ｓ１１よりも第７分圧電圧の方が小さければ、スイッチ素子ＳＷＬ７を開状態とするスイッチ制御信号を出力するように構成される。

コンパレータＣＭ８の一方の入力端子には、ノードＮ１６が電気的に接続されている。コンパレータＣＭ８の他方の入力端子には、ノードＮ９が電気的に接続されている。コンパレータＣＭ８の出力端子は、インダクタ回路１１０のスイッチ素子ＳＷＬ８に電気的に接続されている。コンパレータＣＭ８は、ノードＮ１６から入力された入力信号Ｓ１１と、ノードＮ９から入力された制御信号としての第８分圧電圧とを比較して、比較結果に応じたスイッチ制御信号を出力するように構成される。例えば、コンパレータＣＭ８は、入力信号Ｓ１１よりも第８分圧電圧の方が大きければ、スイッチ素子ＳＷＬ７を閉状態とするスイッチ制御信号を出力するように構成される。コンパレータＣＭ８は、入力信号Ｓ１１よりも第８分圧電圧の方が小さければ、スイッチ素子ＳＷＬ８を開状態とするスイッチ制御信号を出力するように構成される。

抵抗素子Ｒ１０～抵抗素子Ｒ１８とは、それぞれ、直列に接続されている。抵抗素子Ｒ１～抵抗素子Ｒ９と、抵抗素子Ｒ１０～抵抗素子Ｒ１８とは、並列に接続されている。抵抗素子Ｒ１０は、基準電位に接続されている。抵抗素子Ｒ１８は、ノードＮ１７を介して、基準電源Ｖに接続されている。抵抗素子Ｒ１０～抵抗素子Ｒ１８と、コンパレータＣＭ９～コンパレータＣＭ１６とは、キャパシタ回路１２０に対して制御信号を出力する分圧回路を構成している。

ノードＮ１８は、抵抗素子Ｒ１０と、抵抗素子Ｒ１１との間のノードである。ノードＮ１９は、抵抗素子Ｒ１１と、抵抗素子Ｒ１２との間のノードである。ノードＮ２０は、抵抗素子Ｒ１２と、抵抗素子Ｒ１３との間のノードである。ノードＮ２１は、抵抗素子Ｒ１３と、抵抗素子Ｒ１４との間のノードである。ノードＮ２２は、抵抗素子Ｒ１４と、抵抗素子Ｒ１５との間のノードである。ノードＮ２３は、抵抗素子Ｒ１５と、抵抗素子Ｒ１６との間のノードである。ノードＮ２４は、抵抗素子Ｒ１６と、抵抗素子Ｒ１７との間のノードである。ノードＮ２５は、抵抗素子Ｒ１７と、抵抗素子Ｒ１８との間のノードである。ノードＮ２６～ノードＮ３２は、それぞれ、ノードＮ１と電気的に接続されたノードである、ノードＮ２６～ノードＮ３２からは、基準電源Ｖの電圧値と、抵抗素子Ｒ１０～抵抗素子Ｒ１８の抵抗値に応じた分圧電圧が出力電圧として出力され得る。

コンパレータＣＭ９の一方の入力端子には、ノードＮ１が電気的に接続されている。コンパレータＣＭ９の他方の入力端子には、ノードＮ１８が電気的に接続されている。コンパレータＣＭ９の出力端子は、キャパシタ回路１２０のスイッチ素子ＳＷＣ１に電気的に接続されている。コンパレータＣＭ９は、ノードＮ１から入力された入力信号Ｓ１１と、ノードＮ１８から入力された制御信号としての第９分圧電圧とを比較して、比較結果に応じたスイッチ制御信号を出力するように構成される。例えば、コンパレータＣＭ９は、入力信号Ｓ１１よりも第９分圧電圧の方が大きければ、スイッチ素子ＳＷＣ１を閉状態とするスイッチ制御信号を出力するように構成される。コンパレータＣＭ９は、入力信号Ｓ１１よりも第９分圧電圧の方が小さければ、スイッチ素子ＳＷＣ１を開状態とするスイッチ制御信号を出力するように構成される。

コンパレータＣＭ１０の一方の入力端子には、ノードＮ２６が電気的に接続されている。コンパレータＣＭ１０の他方の入力端子には、ノードＮ１９が電気的に接続されている。コンパレータＣＭ１０の出力端子は、キャパシタ回路１２０のスイッチ素子ＳＷＣ２に電気的に接続されている。コンパレータＣＭ１０は、ノードＮ２６から入力された入力信号Ｓ１１と、ノードＮ１９から入力された制御信号としての第１０分圧電圧とを比較して、比較結果に応じたスイッチ制御信号を出力するように構成される。例えば、コンパレータＣＭ１０は、入力信号Ｓ１１よりも第１０分圧電圧の方が大きければ、スイッチ素子ＳＷＣ２を閉状態とするスイッチ制御信号を出力するように構成される。コンパレータＣＭ１０は、入力信号Ｓ１１よりも第１０分圧電圧の方が小さければ、スイッチ素子ＳＷＣ２を開状態とするスイッチ制御信号を出力するように構成される。

コンパレータＣＭ１１の一方の入力端子には、ノードＮ２７が電気的に接続されている。コンパレータＣＭ１１の他方の入力端子には、ノードＮ２０が電気的に接続されている。コンパレータＣＭ１１の出力端子は、キャパシタ回路１２０のスイッチ素子ＳＷＣ３に電気的に接続されている。コンパレータＣＭ１１は、ノードＮ２７から入力された入力信号Ｓ１１と、ノードＮ２０から入力された制御信号としての第１１分圧電圧とを比較して、比較結果に応じたスイッチ制御信号を出力するように構成される。例えば、コンパレータＣＭ１１は、入力信号Ｓ１１よりも第１１分圧電圧の方が大きければ、スイッチ素子ＳＷＣ３を閉状態とするスイッチ制御信号を出力するように構成される。コンパレータＣＭ１１は、入力信号Ｓ１１よりも第１１分圧電圧の方が小さければ、スイッチ素子ＳＷＣ３を開状態とするスイッチ制御信号を出力するように構成される。

コンパレータＣＭ１２の一方の入力端子には、ノードＮ２８が電気的に接続されている。コンパレータＣＭ１２の他方の入力端子には、ノードＮ２１が電気的に接続されている。コンパレータＣＭ１２の出力端子は、キャパシタ回路１２０のスイッチ素子ＳＷＣ４に電気的に接続されている。コンパレータＣＭ１２は、ノードＮ２８から入力された入力信号Ｓ１１と、ノードＮ２１から入力された制御信号としての第１２分圧電圧とを比較して、比較結果に応じたスイッチ制御信号を出力するように構成される。例えば、コンパレータＣＭ１２は、入力信号Ｓ１１よりも第１２分圧電圧の方が大きければ、スイッチ素子ＳＷＣ４を閉状態とするスイッチ制御信号を出力するように構成される。コンパレータＣＭ１２は、入力信号Ｓ１１よりも第１２分圧電圧の方が小さければ、スイッチ素子ＳＷＣ４を開状態とするスイッチ制御信号を出力するように構成される。

コンパレータＣＭ１３の一方の入力端子には、ノードＮ２９が電気的に接続されている。コンパレータＣＭ１３の他方の入力端子には、ノードＮ２２が電気的に接続されている。コンパレータＣＭ１３の出力端子は、キャパシタ回路１２０のスイッチ素子ＳＷＣ５に電気的に接続されている。コンパレータＣＭ１３は、ノードＮ２９から入力された入力信号Ｓ１１と、ノードＮ２２から入力された制御信号としての第１３分圧電圧とを比較して、比較結果に応じたスイッチ制御信号を出力するように構成される。例えば、コンパレータＣＭ１３は、入力信号Ｓ１１よりも第１３分圧電圧の方が大きければ、スイッチ素子ＳＷＣ５を閉状態とするスイッチ制御信号を出力するように構成される。コンパレータＣＭ１３は、入力信号Ｓ１１よりも第１３分圧電圧の方が小さければ、スイッチ素子ＳＷＣ５を開状態とするスイッチ制御信号を出力するように構成される。

コンパレータＣＭ１４の一方の入力端子には、ノードＮ３０が電気的に接続されている。コンパレータＣＭ１４の他方の入力端子には、ノードＮ２３が電気的に接続されている。コンパレータＣＭ１４の出力端子は、キャパシタ回路１２０のスイッチ素子ＳＷＣ６に電気的に接続されている。コンパレータＣＭ１４は、ノードＮ３０から入力された入力信号Ｓ１１と、ノードＮ２３から入力された制御信号としての第１４分圧電圧とを比較して、比較結果に応じたスイッチ制御信号を出力するように構成される。例えば、コンパレータＣＭ１４は、入力信号Ｓ１１よりも第１４分圧電圧の方が大きければ、スイッチ素子ＳＷＣ６を閉状態とするスイッチ制御信号を出力するように構成される。コンパレータＣＭ１４は、入力信号Ｓ１１よりも第１４分圧電圧の方が小さければ、スイッチ素子ＳＷＣ６を開状態とするスイッチ制御信号を出力するように構成される。

コンパレータＣＭ１５の一方の入力端子には、ノードＮ３１が電気的に接続されている。コンパレータＣＭ１５の他方の入力端子には、ノードＮ２４が電気的に接続されている。コンパレータＣＭ１５の出力端子は、キャパシタ回路１２０のスイッチ素子ＳＷＣ７に電気的に接続されている。コンパレータＣＭ１５は、ノードＮ３１から入力された入力信号Ｓ１１と、ノードＮ２４から入力された制御信号としての第１５分圧電圧とを比較して、比較結果に応じたスイッチ制御信号を出力するように構成される。例えば、コンパレータＣＭ１５は、入力信号Ｓ１１よりも第１５分圧電圧の方が大きければ、スイッチ素子ＳＷＣ７を閉状態とするスイッチ制御信号を出力するように構成される。コンパレータＣＭ１５は、入力信号Ｓ１１よりも第１５分圧電圧の方が小さければ、スイッチ素子ＳＷＣ７を開状態とするスイッチ制御信号を出力するように構成される。

コンパレータＣＭ１６の一方の入力端子には、ノードＮ３２が電気的に接続されている。コンパレータＣＭ１６の他方の入力端子には、ノードＮ２５が電気的に接続されている。コンパレータＣＭ１６の出力端子は、キャパシタ回路１２０のスイッチ素子ＳＷＣ８に電気的に接続されている。コンパレータＣＭ１６は、ノードＮ３２から入力された入力信号Ｓ１１と、ノードＮ２５から入力された制御信号としての第１６分圧電圧とを比較して、比較結果に応じたスイッチ制御信号を出力するように構成される。例えば、コンパレータＣＭ１６は、入力信号Ｓ１１よりも第１６分圧電圧の方が大きければ、スイッチ素子ＳＷＣ８を閉状態とするスイッチ制御信号を出力するように構成される。コンパレータＣＭ１６は、入力信号Ｓ１１よりも第１６分圧電圧の方が小さければ、スイッチ素子ＳＷＣ８を開状態とするスイッチ制御信号を出力するように構成される。

インダクタ回路１１０の構成について説明する。インダクタ回路１１０は、スイッチ素子ＳＷＬ１と、スイッチ素子ＳＷＬ２と、スイッチ素子ＳＷＬ３と、スイッチ素子ＳＷＬ４と、スイッチ素子ＳＷＬ５と、スイッチ素子ＳＷＬ６と、スイッチ素子ＳＷＬ７と、スイッチ素子ＳＷＬ８と、インダクタＬ１と、インダクタＬ２と、インダクタＬ３と、インダクタＬ４と、インダクタＬ５と、インダクタＬ６と、インダクタＬ７と、高抵抗素子ＲＬと、を備える。

スイッチ素子ＳＷＬ１の入力端子は、コンパレータＣＭ１の出力端子と電気的に接続されている。スイッチ素子ＳＷＬ１の出力端子の一端は、インダクタＬ１の一端および高抵抗素子ＲＬを介して基準電位に電気的に接続されている。スイッチ素子ＳＷＬ１の出力端子の他端は、基準電位に接続されている。インダクタＬ１の他端は、インダクタＬ２～インダクタＬ７を介して選択回路１３０に電気的に接続されている。スイッチ素子ＳＷＬ１は、閉状態となると、インダクタＬ１と、選択回路１３０とを電気的に接続するように構成される。スイッチ素子ＳＷＬ１は、開状態となると、インダクタＬ１と、選択回路１３０とを電気的に離すように構成される。スイッチ素子ＳＷＬ１が閉状態となることにより、インダクタ回路１１０のインピーダンスは、インダクタＬ１～インダクタＬ７の各インダクタンのインダクタンスの総和となる。

スイッチ素子ＳＷＬ２の入力端子は、コンパレータＣＭ２の出力端子と電気的に接続されている。スイッチ素子ＳＷＬ２の出力端子の一端は、インダクタＬ１の他端およびインダクタＬ２の一端に電気的に接続されている。スイッチ素子ＳＷＬ２の出力端子の他端は、基準電位に接続されている。インダクタＬ２の他端は、インダクタＬ３～インダクタＬ７を介して選択回路１３０に電気的に接続されている。スイッチ素子ＳＷＬ２は、閉状態となると、インダクタＬ２と、選択回路１３０とを電気的に接続するように構成される。スイッチ素子ＳＷＬ２は、開状態となると、インダクタＬ２と、選択回路１３０とを電気的に離すように構成される。すなわち、スイッチ素子ＳＷＬ２が閉状態となることにより、インダクタ回路１１０のインピーダンスから、インダクタＬ２のインダクタンスが減算される。

スイッチ素子ＳＷＬ３の入力端子は、コンパレータＣＭ３の出力端子と電気的に接続されている。スイッチ素子ＳＷＬ３の出力端子の一端は、インダクタＬ２の他端およびインダクタＬ３の一端に電気的に接続されている。スイッチ素子ＳＷＬ３の出力端子の他端は、基準電位に接続されている。インダクタＬ３の他端は、インダクタＬ４～インダクタＬ７を介して選択回路１３０に電気的に接続されている。スイッチ素子ＳＷＬ３は、閉状態となると、インダクタＬ３と、選択回路１３０とを電気的に接続するように構成される。スイッチ素子ＳＷＬ３は、開状態となると、インダクタＬ３と、選択回路１３０とを電気的に離すように構成される。すなわち、スイッチ素子ＳＷＬ３が閉状態となることにより、インダクタ回路１１０のインピーダンスから、インダクタＬ３のインダクタンスが減算される。

スイッチ素子ＳＷＬ４の入力端子は、コンパレータＣＭ４の出力端子と電気的に接続されている。スイッチ素子ＳＷＬ４の出力端子の一端は、インダクタＬ３の他端およびインダクタＬ４の一端に接続されている。スイッチ素子ＳＷＬ４の出力端子の他端は、基準電位に接続されている。インダクタＬ４の他端は、インダクタＬ５～インダクタＬ７を介して選択回路１３０に電気的に接続されている。スイッチ素子ＳＷＬ４は、閉状態となると、インダクタＬ４と、選択回路１３０とを電気的に接続するように構成される。スイッチ素子ＳＷＬ４は、開状態となると、インダクタＬ４と、選択回路１３０とを電気的に離すように構成される。すなわち、スイッチ素子ＳＷＬ４が閉状態となることにより、インダクタ回路１１０のインピーダンスから、インダクタＬ４のインダクタンスが減算される。

スイッチ素子ＳＷＬ５の入力端子は、コンパレータＣＭ５の出力端子と電気的に接続されている。スイッチ素子ＳＷＬ５の出力端子の一端は、インダクタＬ４の他端およびインダクタＬ５の一端に電気的に接続されている。スイッチ素子ＳＷＬ５の出力端子の他端は、基準電位に接続されている。インダクタＬ５の他端は、インダクタＬ６およびインダクタＬ７を介して選択回路１３０に電気的に接続されている。スイッチ素子ＳＷＬ５は、閉状態となると、インダクタＬ５と、選択回路１３０とを電気的に接続するように構成される。スイッチ素子ＳＷＬ５は、開状態となると、インダクタＬ５と、選択回路１３０とを電気的に離すように構成される。すなわち、スイッチ素子ＳＷＬ５が閉状態となることにより、インダクタ回路１１０のインピーダンスから、インダクタＬ５のインダクタンスが減算される。

スイッチ素子ＳＷＬ６の入力端子は、コンパレータＣＭ６の出力端子と電気的に接続されている。スイッチ素子ＳＷＬ６の出力端子の一端は、インダクタＬ５の他端およびインダクタＬ６の一端に電気的に接続されている。スイッチ素子ＳＷＬ６の出力端子の他端は、基準電位に接続されている。インダクタＬ６の他端は、インダクタＬ７を介して選択回路１３０に電気的に接続されている。スイッチ素子ＳＷＬ６は、閉状態となると、インダクタＬ６と、選択回路１３０とを電気的に接続するように構成される。スイッチ素子ＳＷＬ６は、開状態となると、インダクタＬ６と、選択回路１３０とを電気的に離すように構成される。すなわち、スイッチ素子ＳＷ６が閉状態となることにより、インダクタ回路１１０のインピーダンスから、インダクタＬ６のインダクタンスが減算される。

スイッチ素子ＳＷＬ７の入力端子は、コンパレータＣＭ７の出力端子と電気的に接続されている。スイッチ素子ＳＷＬ７の出力端子の一端は、インダクタＬ６の他端およびインダクタＬ７の一端に接続されている。スイッチ素子ＳＷＬ７の出力端子の他端は、基準電位に接続されている。インダクタＬ７の他端は、選択回路１３０に電気的に接続されている。スイッチ素子ＳＷＬ７は、閉状態となると、インダクタＬ７と、選択回路１３０とを電気的に接続するように構成される。スイッチ素子ＳＷＬ７は、開状態となると、インダクタＬ７と、選択回路１３０とを電気的に離すように構成される。すなわち、スイッチ素子ＳＷＬ７が閉状態となることにより、インダクタ回路１１０のインピーダンスから、インダクタＬ７のインダクタンスが減算される。

スイッチ素子ＳＷＬ８の入力端子は、コンパレータＣＭ８の出力端子と電気的に接続されている。スイッチ素子ＳＷＬ８の出力端子の一端は、インダクタＬ７の他端および選択回路１３０に電気的に接続されている。スイッチ素子ＳＷＬ８の出力端子の他端は、基準電位に接続されている。スイッチ素子ＳＷＬ８は、閉状態となると、選択回路１３０に電気的に接続するように構成される。スイッチ素子ＳＷＬ２は、開状態となると、選択回路１３０から電気的に離すように構成される。

インダクタ回路１１０において、インダクタＬ１～インダクタＬ７とは、直列に接続されるように構成されている。すなわち、各スイッチ素子が閉状態となることで、直列に接続されたインダクタの和が変化する。スイッチ素子ＳＷＬ１～スイッチ素子ＳＷＬ８は、入力信号Ｓ１１が０Ｖから高電圧に変化するに連れて、スイッチ素子ＳＷＬ１～スイッチ素子ＳＷＬ８の順に閉状態となる。インダクタ回路１１０においては、比較的大きな抵抗値（例えば、１０キロオーム）の接地抵抗である高抵抗素子ＲＬを含むため、閉状態となるスイッチ素子よりも後段のインダクタを無視することができる。すなわち、スイッチ素子ＳＷＬ８が閉状態となると、インダクタＬ１～インダクタＬ７のインダクタンスを無視することができる。インダクタ回路１１０は、各スイッチ素子の開閉状態に応じたインピーダンス状態を、接続Ｓ１２を介して選択回路１３０に出力する。

キャパシタ回路１２０の構成について説明する。キャパシタ回路１２０は、スイッチ素子ＳＷＣ１と、スイッチ素子ＳＷＣ２と、スイッチ素子ＳＷＣ３と、スイッチ素子ＳＷＣ４と、スイッチ素子ＳＷＣ５と、スイッチ素子ＳＷＣ６と、スイッチ素子ＳＷＣ７と、スイッチ素子ＳＷＣ８と、キャパシタＣ１と、キャパシタＣ２と、キャパシタＣ３と、キャパシタＣ４と、キャパシタＣ５と、キャパシタＣ６と、キャパシタＣ７と、高抵抗素子ＲＣと、を備える。キャパシタ回路１２０において、ノードＮ３３～ノードＮ４０と、選択回路１３０とは、電気的に接続されている。

スイッチ素子ＳＷＣ１の入力端子は、コンパレータＣＭ９の出力端子と電気的に接続されている。スイッチ素子ＳＷＣ１の出力端子の一端は、ノードＮ３３に電気的に接続されている。ノードＮ３３は、高抵抗素子ＲＣを介して基準電位およびノードＮ３４～ノードＮ４０を介して選択回路１３０に電気的に接続されている。スイッチ素子ＳＷＣ１の出力端子の他端は、キャパシタＣ１を介して基準電位に接続されている。スイッチ素子ＳＷＣ１は、閉状態となると、キャパシタＣ１と、選択回路１３０とを電気的に接続するように構成される。スイッチ素子ＳＷＣ１は、開状態となると、キャパシタＣ１と、選択回路１３０とを電気的に離すように構成される。すなわち、スイッチ素子ＳＷＣ１が閉状態となることにより、キャパシタ回路１２０のインピーダンスには、キャパシタＣ１のキャパシタンスが付加される。

スイッチ素子ＳＷＣ２の入力端子は、コンパレータＣＭ１０の出力端子と電気的に接続されている。スイッチ素子ＳＷＣ２の出力端子の一端は、ノードＮ３４に電気的に接続されている。ノードＮ３４は、ノードＮ３５～ノードＮ４０を介して選択回路１３０に電気的に接続されている。スイッチ素子ＳＷＣ２の出力端子の他端は、キャパシタＣ２を介して基準電位に接続されている。スイッチ素子ＳＷＣ２は、閉状態となると、キャパシタＣ２と、選択回路１３０とを電気的に接続するように構成される。スイッチ素子ＳＷＣ２は、開状態となると、キャパシタＣ２と、選択回路１３０とを電気的に離すように構成される。すなわち、スイッチ素子ＳＷＣ２が閉状態となることにより、キャパシタ回路１２０のインピーダンスには、キャパシタＣ２のキャパシタンスが付加される。

スイッチ素子ＳＷＣ３の入力端子は、コンパレータＣＭ１１の出力端子と電気的に接続されている。スイッチ素子ＳＷＣ３の出力端子の一端は、ノードＮ３５に電気的に接続されている。ノードＮ３５は、ノードＮ３６～ノードＮ４０を介して選択回路１３０に電気的に接続されている。スイッチ素子ＳＷＣ３の出力端子の他端は、キャパシタＣ３を介して基準電位に接続されている。スイッチ素子ＳＷＣ３は、閉状態となると、キャパシタＣ３と、選択回路１３０とを電気的に接続するように構成される。スイッチ素子ＳＷＣ３は、開状態となると、キャパシタＣ３と、選択回路１３０とを電気的に離すように構成される。すなわち、スイッチ素子ＳＷＣ３が閉状態となることにより、キャパシタ回路１２０のインピーダンスには、キャパシタＣ３のキャパシタンスが付加される。

スイッチ素子ＳＷＣ４の入力端子は、コンパレータＣＭ１２の出力端子と電気的に接続されている。スイッチ素子ＳＷＣ４の出力端子の一端は、ノードＮ３６に電気的に接続されている。ノードＮ３６は、ノードＮ３７～ノードＮ４０を介して選択回路１３０に電気的に接続されている。スイッチ素子ＳＷＣ４の出力端子の他端は、キャパシタＣ４を介して基準電位に接続されている。スイッチ素子ＳＷＣ４は、閉状態となると、キャパシタＣ４と、選択回路１３０とを電気的に接続するように構成される。スイッチ素子ＳＷＣ４は、開状態となると、キャパシタＣ４と、選択回路１３０とを電気的に離すように構成される。すなわち、スイッチ素子ＳＷＣ４が閉状態となることにより、キャパシタ回路１２０のインピーダンスには、キャパシタＣ４のキャパシタンスが付加される。

スイッチ素子ＳＷＣ５の入力端子は、コンパレータＣＭ１３の出力端子と電気的に接続されている。スイッチ素子ＳＷＣ５の出力端子の一端は、ノードＮ３７に電気的に接続されている。ノードＮ３７は、ノードＮ３８～ノードＮ４０を介して選択回路１３０に電気的に接続されている。スイッチ素子ＳＷＣ５の出力端子の他端は、キャパシタＣ５を介して基準電位に接続されている。スイッチ素子ＳＷＣ５は、閉状態となると、キャパシタＣ５と、選択回路１３０とを電気的に接続するように構成される。スイッチ素子ＳＷＣ５は、開状態となると、キャパシタＣ５と、選択回路１３０とを電気的に離すように構成される。すなわち、スイッチ素子ＳＷＣ５が閉状態となることにより、キャパシタ回路１２０のインピーダンスには、キャパシタＣ５のキャパシタンスが付加される。

スイッチ素子ＳＷＣ６の入力端子は、コンパレータＣＭ１４の出力端子と電気的に接続されている。スイッチ素子ＳＷＣ６の出力端子の一端は、ノードＮ３８に電気的に接続されている。ノードＮ３８は、ノードＮ３９およびノードＮ４０を介して選択回路１３０に電気的に接続されている。スイッチ素子ＳＷＣ６の出力端子の他端は、キャパシタＣ６を介して基準電位に接続されている。スイッチ素子ＳＷＣ６は、閉状態となると、キャパシタＣ６と、選択回路１３０とを電気的に接続するように構成される。スイッチ素子ＳＷＣ６は、開状態となると、キャパシタＣ６と、選択回路１３０とを電気的に離すように構成される。すなわち、スイッチ素子ＳＷＣ６が閉状態となることにより、キャパシタ回路１２０のインピーダンスには、キャパシタＣ６のキャパシタンスが付加される。

スイッチ素子ＳＷＣ７の入力端子は、コンパレータＣＭ１５の出力端子と電気的に接続されている。スイッチ素子ＳＷＣ７の出力端子の一端は、ノードＮ３９に電気的に接続されている。ノードＮ３９は、ノードＮ４０を介して選択回路１３０に電気的に接続されている。スイッチ素子ＳＷＣ７の出力端子の他端は、キャパシタＣ７を介して基準電位に接続されている。スイッチ素子ＳＷＣ７は、閉状態となると、キャパシタＣ７と、選択回路１３０とを電気的に接続するように構成される。スイッチ素子ＳＷＣ７は、開状態となると、キャパシタＣ７と、選択回路１３０とを電気的に離すように構成される。すなわち、スイッチ素子ＳＷＣ７が閉状態となることにより、キャパシタ回路１２０のインピーダンスには、キャパシタＣ７のキャパシタンスが付加される。

スイッチ素子ＳＷＣ８の入力端子は、コンパレータＣＭ１６の出力端子と電気的に接続されている。スイッチ素子ＳＷＣ８の出力端子の一端は、ノードＮ４０に電気的に接続されている。ノードＮ４０は、選択回路１３０に電気的に接続されている。スイッチ素子ＳＷＣ２の出力端子の他端は、基準電位に接続されている。スイッチ素子ＳＷＣ８は、閉状態となると、選択回路１３０に電気的に接続するように構成される。スイッチ素子ＳＷＣ２は、開状態となると、選択回路１３０から電気的に離すように構成される。

キャパシタ回路１２０において、スイッチ素子ＳＷＣ１～スイッチ素子ＳＷＣ７には、それぞれ。キャパシタＣ１～キャパシタＣ７が電気的に接続されているので、各スイッチ素子が閉状態となることで、キャパシタンスの総和が変化する。スイッチ素子ＳＷＣ１～スイッチ素子ＳＷＣ８は、入力信号Ｓ１１が０Ｖから高電圧に変化するに連れて、スイッチ素子ＳＷＣ１～スイッチ素子ＳＷＣ８の順に閉状態となる。キャパシタ回路１２０においては、比較的大きな抵抗値（例えば、１０キロオーム）の接地抵抗である高抵抗素子ＲＣを含むため、全てのスイッチ素子が閉状態となると各キャパシタンスは無視することができる。すなわち、スイッチ素子ＳＷＣ８が閉状態となると、キャパシタＣ１～キャパシタＣ７のキャパシタンスを無視することができる。キャパシタ回路１２０は、各スイッチ素子の開閉状態に応じたインピーダンス状態を接続Ｓ１３の接続を介して選択回路１３０に出力する。

伝送回路２８において、インダクタ回路１１０のスイッチ素子ＳＷＬ１～スイッチ素子ＳＷＬ８またはキャパシタ回路１２０のスイッチ素子ＳＷＣ１～スイッチ素子ＳＷＣ８は、各々に接続されているコンパレータの出力結果に応じて、開閉制御されうる。

図５を用いて、実施形態に係る伝送回路の動作について説明する。図５は、実施形態に係る伝送回路の動作を説明するための図である。

図５は、実施形態に係る伝送回路２８のインピーダンスによる反射係数Γの極座標（ポーラーチャート）における位置を示している。図５には、極座標における点Ｐ１～点Ｐ１６が示されている。駆動制御回路２９は、スイッチ素子ＳＷＬ１～スイッチ素子ＳＷＬ８およびスイッチ素子ＳＷＣ１～スイッチ素子ＳＷＣ８を制御することで、伝送回路２８のインピーダンスを点Ｐ１～点Ｐ１６のいずれかの位相に位置させるように構成される。

図５において、点Ｐ１の位相は０°である。点Ｐ２の位相は２２．５°である。点Ｐ３の位相は４５°である。点Ｐ４の位相は６７．５°である。点Ｐ５の位相は９０°である。点Ｐ６の位相は１１２．５°である。点Ｐ７の位相は１３５°である。点Ｐ８の位相は１５７．５°である。点Ｐ９の位相は１８０°である。点Ｐ１０の位相は２０２．５°である。点Ｐ１１の位相は２２５°である。点Ｐ１２は２４７．５°である。点Ｐ１３の位相は２７０°である。点Ｐ１４の位相は２９２．５°である。点Ｐ１５の位相は３１５°である。点Ｐ１６の位相は３３７．５°である。

点Ｐ１は、スイッチ素子ＳＷＬ１～スイッチ素子ＳＷＬ８およびスイッチ素子ＳＷＣ１～スイッチ素子ＳＷＣ８の全てのスイッチ素子が開状態となった場合のインピーダンスを示す。この場合、伝送回路２８のインピーダンスは、原理的に無限大となる。点Ｐ９は、スイッチ素子ＳＷＬ１～スイッチ素子ＳＷＬ８およびスイッチ素子ＳＷＣ１～スイッチ素子ＳＷＣ８の全てのスイッチ素子が閉状態となった場合のインピーダンスを示す。この場合、伝送回路２８のインピーダンスは原理的に０となる。

インダクタ回路１１０の動作について説明する。入力信号Ｓ１１の電圧の立上時、すなわち入力信号Ｓ１１の電圧値が０Ｖ（基準電位：ＧＮＤ）から高電圧値に変化してくときには、スイッチ素子ＳＷＬ１～スイッチ素子ＳＷＬ８の順に開状態から閉状態に切り換る。この場合、インダクタ回路１１０のインピーダンスは、上半円の領域を左回りに変化する。例えば、スイッチ素子ＳＷＬ１が閉状態となるとインダクタ回路１１０のインピーダンスは点Ｐ２の位相に変化する。この時のインダクタ回路１１０のインピーダンスは、インダクタＬ１～インダクタＬ７のインダクタンスの総和となる。例えば、スイッチ素子ＳＷＬ２が閉状態となると、インダクタ回路１１０のインピーダンスは点Ｐ３の位相に変化する。この時のインダクタ回路１１０のインピーダンスは、インダクタＬ１～インダクタＬ７のインダクタンスの総和から、インダクタＬ２のインダクタンスを減算した値となる。例えば、スイッチ素子ＳＷＬ１～スイッチ素子ＳＷＬ７のスイッチ素子が閉状態となった場合、インダクタ回路１１０のインピーダンスは、点Ｐ８の位相に変化する。この時のインダクタ回路１１０のインピーダンスは、インダクタＬ１～インダクタＬ７のインダクタンスの総和からインダクタＬ２～インダクタＬ７の総和を減算した値となるので、インダクタＬ１のインダクタンスの値となる。

一方、インダクタ回路１１０のインピーダンスは、入力信号Ｓ１１の電圧の立下時、すなわち入力信号Ｓ１１の電圧が高電圧値から０Ｖ（基準電位：ＧＮＤ）に変化する場合には、上半円領域を右回りに変化する。すなわち、電圧値が０Ｖ（基準電位：ＧＮＤ）から高電圧値に変化していく場合と、逆の動作を実行する。

キャパシタ回路１２０の動作について説明する。入力信号Ｓ１１の電圧の立上時、すなわち入力信号Ｓ１１の電圧値が０Ｖから高電圧値に変化してくときには、スイッチ素子ＳＷＣ１～スイッチ素子ＳＷＣ８の順に開状態から閉状態に切り換る。この場合、キャパシタ回路１２０のインピーダンスは、下半円の領域を右回りに変化する。例えば、スイッチ素子ＳＷＣ１が閉状態となるとキャパシタ回路１２０のインピーダンスは点Ｐ１６の位相に変化する。この時のキャパシタ回路１２０のインピーダンスは、キャパシタＣ１のキャパシタンスの値となる。例えば、スイッチ素子ＳＷＣ２が閉状態となると、キャパシタ回路１２０のインピーダンスは点Ｐ１５の位相に変化する。この時のキャパシタ回路１２０のインピーダンスは、キャパシタＣ１とキャパシタＣ２のキャパシタンスの和となる。例えば、スイッチ素子ＳＷＣ１～スイッチ素子ＳＷＣ７のスイッチ素子が閉状態となった場合、キャパシタ回路１２０のインピーダンスは、点Ｐ１０の位相に変化する。この時のキャパシタ回路１２０のインピーダンスは、キャパシタＣ１～キャパシタＣ７のキャパシタンスの総和となる。

一方、キャパシタ回路１２０のインピーダンスは、入力信号Ｓ１１の電圧の立下時、すなわち入力信号Ｓ１１の電圧が高電圧値から０Ｖに変化する場合には、下半円領域を左回りに変化する。すなわち、電圧値が０Ｖから高電圧値に変化していく場合と、逆の動作を実行する。

図４を再び参照し、選択回路１３０の動作について説明する。選択回路１３０は、入力信号Ｓ１１の立上時にはインダクタ回路１１０との接続Ｓ１２を選択して、インピーダンスを左回りに制御することで、ＬＳＢの信号を抑圧しＵＳＢのＳＳＢ信号を得ることができる。選択回路１３０は、入力信号Ｓ１１の立下時にはキャパシタ回路１２０との接続Ｓ１３を選択して、インピーダンスを左回りに制御することで、ＬＳＢの信号を抑圧しＵＳＢのＳＳＢ信号を得ることができる。

また、選択回路１３０は、入力信号Ｓ１１の立下時にはインダクタ回路１１０からの接続Ｓ１２を選択してインピーダンスを右回りに制御することで、ＵＳＢの信号を抑圧しＬＳＢのＳＳＢ信号を得ることができる。選択回路１３０は、入力信号Ｓ１１の立上時にはキャパシタ回路からの接続Ｓ１３を選択してインピーダンスを右回りに制御することで、ＵＳＢの信号を抑圧しＬＳＢのＳＳＢ信号を得ることができる。

選択回路１３０には、例えば、外部のコンピュータなどの制御装置から選択信号Ｓ１４が入力される。選択信号Ｓ１４は、ＵＳＢのＳＳＢ信号を得るか、ＬＳＢのＳＳＢ信号を得るかを選択するための信号である。選択回路１３０は、入力信号Ｓ１１と、選択信号Ｓ１４とに基づいて、接続Ｓ１２および接続Ｓ１３のいずれかを選択する。

［バックスキャッタ動作の一例］
次に、バックスキャッタ動作の一例について説明する。

図６Ａと、図６Ｂとは、実施形態に係る入力信号Ｓ１１の一例を示す図である。図６Ａは、入力信号Ｓ１１の一例として台形波ＳＬ１を示している。図６Ｂは、入力信号Ｓ１１の一例として三角波ＳＬ１Ａを示している。本実施形態では、図６Ａまたは図６Ｂに示したような波形の入力信号Ｓ１１を入力し、電圧の立上りまたは立下り時の電圧のスロープを利用して、インピーダンスを変化させ反射係数を回転させる。以下では、図６Ａに示す台形波ＳＬ１を用いた、バックスキャッタ動作の一例について説明する。

図７と、図８とを用いて、バックスキャッタ信号の一例について説明する。図７と、図８とは、実施形態に係るバックスキャッタ信号のスペクトル波形の一例を示す図である。図７と、図８とにおいて、横軸は時間（秒）、縦軸は信号レベル（Ｖ）を示している。

図７に示すように、スペクトル波形Ｗ１は、キャリア信号ＲＦ１と、ＬＳＢ信号ＬＳ１と、ＵＳＢ信号ＵＳ１とを含む。スペクトル波形Ｗ１は、台形波ＳＬ１の立上り時のスロープを利用して接続Ｓ１２を選択した場合または台形波ＳＬ１の立下り時のスロープを利用して接続Ｓ１３を選択してＵＳＢ信号ＵＳ１を得た例を示している。キャリア信号ＲＦ１の周波数は、１．０ＧＨｚである。ＬＳＢ信号ＬＳ１の周波数は.９９ＧＨｚである。ＵＳＢ信号ＵＳ１の周波数は、１．０１ＧＨｚである。図７に示すように、ＬＳＢ信号ＬＳ１は、ＵＳＢ信号ＵＳ１に比べて抑圧されている。すなわち、図７に示すスペクトル波形Ｗ１では、ＵＳＢ信号ＵＳ１のＳＳＢが実現されている。

図８に示すように、スペクトル波形Ｗ２は、キャリア信号ＲＦ２と、ＬＳＢ信号ＬＳ２と、ＵＳＢ信号ＵＳ２とを含む。スペクトル波形Ｗ２は、台形波ＳＬ１の立下がり時のスロープを利用して接続Ｓ１２を選択した場合または台形波ＳＬ１の立上がり時のスロープを利用して接続Ｓ１３を選択してＬＳＢ信号ＬＳ２を得た例を示している。キャリア信号ＲＦ１の周波数は、１．０ＧＨｚである。ＬＳＢ信号ＬＳ１の周波数は.９９ＧＨｚである。ＵＳＢ信号ＵＳ１の周波数は、１．０１ＧＨｚである。図８に示すように、ＵＳＢ信号ＵＳ２は、ＬＳＢ信号ＬＳ２に比べて抑圧されている。すなわち、図８に示すスペクトル波形Ｗ２では、ＬＳＢ信号ＬＳ２のＳＳＢが実現されている。

以上、本開示の実施形態を説明したが、これら実施形態の内容により本開示が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。

１ 無線通信装置
１０ アンテナ
１１ ＢＰＦ
２０ ＲＦＢＳデバイス
２１ 高周波スイッチ
２２ アンプ
２３ 復調部
２４ 発振部
２５，２６ ＬＰＦ
２７ 制御回路
２８ 伝送回路
３０ 制御装置
４０ センサ
１１０ インダクタ回路
１２０ キャパシタ回路
ＳＷＬ１～ＳＷＬ８，ＳＷＣ１～ＳＷＣ８ スイッチ素子
ＣＭ１～ＣＭ１５ コンパレータ

Claims (17)

1. アンテナに接続されるように構成される伝送回路と、前記伝送回路のインピーダンスを制御するように構成される制御回路とを含む合成回路であって、
   前記伝送回路は、
   各々のインピーダンスが異なる複数のインピーダンス回路と、
   前記複数のインピーダンス回路の各々にいずれか１つが接続される複数の第１スイッチ素子と、を含み、
   前記制御回路は、第１スイッチ素子の各々に接続された複数のコンパレータと、
   入力された基準電圧を分圧して、前記複数のコンパレータの各々に分圧電力を出力するように構成される複数の抵抗素子から構成されている分圧回路と、を含む、合成回路。
2. 請求項１に記載の合成回路において、
   前記分圧回路は、前記伝送回路のインピーダンスを変化させて、前記アンテナとの反射係数が複素平面において基準点の周囲を回転するように制御可能に構成されている、合成回路。
3. 請求項２に記載の合成回路において、
   前記基準点は、原点である、合成回路。
4. 請求項２に記載の合成回路において、
   前記分圧回路は、前記反射係数が複素平面において基準点の周囲を回転するように制御可能に構成されている、合成回路。
5. 請求項１から４のいずれか１項に記載の合成回路において、
   前記分圧回路は、前記複数のコンパレータの各々に対して電圧値の異なる分圧電圧を出力するように構成されている、合成回路。
6. 請求項１から５のいずれか１項に記載の合成回路であって、
   前記分圧回路は、前記複数の第１スイッチ素子のうち、少なくとも１つの第１スイッチ素子を閉状態とするように、前記複数のコンパレータの各々に対して分圧電圧を出力する、合成回路。
7. 請求項１から６のいずれか１項に記載の合成回路において、
   前記複数のコンパレータの各々は、前記分圧回路から入力された分圧電圧と、外部から入力された所定の入力信号との比較結果に基づいて、前記複数の第１スイッチ素子の開閉状態を制御するように構成されている、合成回路。
8. 請求項１から７のいずれか１項に記載の合成回路において、
   前記複数のインピーダンス回路は、インピーダンスのリアクタンス成分うち、インダクタンスを調整するように構成された複数のインダクタ回路、を含む、合成回路。
9. 請求項８に記載の合成回路において、
   前記複数のインダクタ回路は、各々のインピーダンスが異なる、合成回路。
10. 請求項８又は９に記載の合成回路において、
    前記複数のインダクタ回路の少なくとも１つは、複数のインダクタ素子を含む、合成回路。
11. 請求項８から１０のいずれか１項に記載の合成回路において、
    前記複数のインダクタ回路のすくなくとも１つは、抵抗素子を含む、合成回路。
12. 請求項８から１０のいずれか１項に記載の合成回路において、
    前記複数のインダクタ回路のすくなくとも１つは、キャパシタ素子を含む、合成回路。
13. 請求項１から１２のいずれか１項に記載の合成回路において、
    前記複数のインピーダンス回路は、インピーダンスのリアクタンス成分のうち、キャパシタンスを調整するように構成された複数のキャパシタ回路、を含む、合成回路。
14. 請求項１３に記載の合成回路において、
    前記複数のキャパシタ回路は、各々のインピーダンスが異なる、合成回路。
15. 請求項１３又は１４に記載の合成回路において、
    前記複数のキャパシタ回路の少なくとも１つは、複数のキャパシタ素子を含む、合成回路。
16. 請求項１３から１５のいずれか１項に記載の合成回路において、
    前記複数のキャパシタ回路のすくなくとも１つは、抵抗素子を含む、合成回路。
17. 請求項１３から１５のいずれか１項に記載の合成回路において、
    前記複数のキャパシタ回路のすくなくとも１つは、インダクタ素子を含む、合成回路。

Images