WO2024190831A1 - 配線デバイス及び配線デバイスの製造方法 - Google Patents

配線デバイス及び配線デバイスの製造方法 Download PDF

Info

Publication number
WO2024190831A1
WO2024190831A1 PCT/JP2024/009812 JP2024009812W WO2024190831A1 WO 2024190831 A1 WO2024190831 A1 WO 2024190831A1 JP 2024009812 W JP2024009812 W JP 2024009812W WO 2024190831 A1 WO2024190831 A1 WO 2024190831A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
layer
wiring device
width
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/009812
Other languages
English (en)
French (fr)
Inventor
寛 工藤
祐樹 有塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2025506905A priority Critical patent/JPWO2024190831A1/ja
Publication of WO2024190831A1 publication Critical patent/WO2024190831A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers

Definitions

  • Embodiments of the present disclosure relate to wiring devices and methods for manufacturing wiring devices.
  • the wiring device has a redistribution layer that includes an insulating layer and a conductor that includes fine wiring.
  • the wiring is formed, for example, by the damascene method.
  • the wiring has a cross-sectional shape that corresponds to the recess in the insulating layer. Therefore, the degree of freedom in the cross-sectional shape of the wiring is limited by the degree of freedom in the shape of the recess in the insulating layer. For example, if the depth of the recess in the insulating layer is limited, the height of the wiring is also limited.
  • the embodiment of the present disclosure aims to provide a wiring device and a method for manufacturing a wiring device that can effectively solve these problems.
  • Embodiments of the present disclosure relate to the following [1] to [19].
  • a wiring device an undercoat layer including a first surface and a second surface opposite the first surface; a plurality of first wirings located on the first surface of the underlayer; a first organic layer covering the plurality of first wirings;
  • the first wiring has an aspect ratio of 2.0 or more and 4.0 or less.
  • the first wiring may include a seed layer located on the first surface of the base layer and a main body layer located on the seed layer.
  • the first wiring may include a bottom facing the first surface of the underlayer, a top located on the opposite side of the bottom in the thickness direction of the wiring device, a first side extending from the bottom toward the top, a second side extending from the top toward the bottom, and a connection portion connecting the first side and the second side.
  • a second inclination angle which is an angle that the second side forms with respect to a normal direction of the first surface, may be larger than a first inclination angle, which is an angle that the first side forms with respect to the normal direction.
  • the ratio of the second inclination angle to the first inclination angle may be 2.0 or greater.
  • the distance from the apex of the top to the connection portion in the thickness direction of the wiring device may be 0.20 times or less the height of the first wiring.
  • the first wiring may have a first width at the bottom, a second width at a midpoint between the bottom and the top in the thickness direction of the wiring device, and a third width at the connection portion, the second width being smaller than the first width, and the third width being smaller than the second width.
  • the ratio of the second width to the first width may be 0.98 or less.
  • the ratio of the third width to the second width may be greater than the ratio of the second width to the first width.
  • the surface roughness of the first side may be 50 nm or less.
  • the ratio of the shortest distance from a virtual corner of the first wiring to the second side surface to the width of the first wiring may be 0.05 or more.
  • the virtual corner is a point where a first virtual line intersects with a second virtual line
  • the first virtual line is a straight line that passes through a point where the bottom and the first side surface are connected and extends in a normal direction to the first surface
  • the second virtual line is a straight line that passes through a vertex of the top surface and extends parallel to the first surface.
  • the wiring device described in any one of [1] to [10] may include a first inorganic layer located between a surface of the first wiring and the first organic layer.
  • the thickness of the first inorganic layer located on the surface of the first wiring may be 50 nm or more and 400 nm or less.
  • the width of the first wiring may be 0.5 ⁇ m or more and 2.0 ⁇ m or less.
  • the distance between two adjacent first wirings may be 2.0 ⁇ m or less.
  • a method for manufacturing a wiring device comprising: Providing a support carrier; forming an underlayer on the support carrier; forming a seed layer on the underlayer; forming a resist layer on the seed layer; forming a main body layer in the openings of the resist layer by electrolytic plating; a first removal step of removing the resist layer; a second removal step of removing the seed layer that does not overlap the body layer; forming a first organic layer covering the main body layer.
  • the second removal step may include a step of removing the seed layer by ion milling.
  • the method for manufacturing a wiring device according to [15] or [16] may include a step of forming a first inorganic layer on the surface of the first wiring including the seed layer and the main body layer.
  • the cross-sectional shape of the wiring can be appropriately controlled.
  • the wiring can have an aspect ratio of 2.0 or more and 4.0 or less.
  • FIG. 1 is a plan view showing a wiring device according to an embodiment
  • 2 is a cross-sectional view of the wiring device taken along line II-II in FIG. 1.
  • FIG. 2 is a cross-sectional view showing an example of a first wiring layer.
  • FIG. 4 is a cross-sectional view showing an example of a first wiring.
  • FIG. 4 is a cross-sectional view showing an example of a first wiring.
  • 4A to 4C are cross-sectional views showing a step of forming an underlayer.
  • 10A to 10C are cross-sectional views showing a step of forming a seed layer.
  • 5A to 5C are cross-sectional views showing a step of forming a first resist layer.
  • 4A to 4C are cross-sectional views showing a step of forming a main body layer.
  • 11A to 11C are cross-sectional views showing a step of removing the resist layer.
  • 10A to 10C are cross-sectional views showing a step of removing a portion of the seed layer.
  • 4 is a cross-sectional view showing a step of forming a first inorganic layer.
  • FIG. FIG. 4 is a cross-sectional view showing a step of forming a first organic layer.
  • 11A to 11C are cross-sectional views showing a step of peeling off the redistribution layer from the support carrier.
  • FIG. 2 is a plan view showing an example of a wiring device.
  • FIG. 15 is a cross-sectional view of the wiring device taken along line XV-XV in FIG. 14.
  • FIG. 1 is a cross-sectional view showing an example of a wiring device.
  • 1A and 1B are diagrams illustrating examples of products in which a wiring device is mounted.
  • 1 is a table showing the evaluation results of Examples 1 to 4 and Comparative Examples 1 and 2.
  • FIG. 11 is a diagram illustrating an example of an evaluation result of signal quality.
  • 1 is a table showing the evaluation results of Examples 5 to 9.
  • FIG. 13 is a diagram showing an example of a cross-sectional image of a first wiring layer.
  • 1 is an example of a cross-sectional image showing an enlarged view of a surface of a first wiring.
  • the terms “substrate”, “base material”, “sheet”, “film” and the like are not distinguished from each other based only on the difference in name.
  • substrate is a concept that includes members that can be called sheets and films.
  • “Surface” refers to a surface that coincides with the planar direction of the target plate-like member when the target plate-like member is viewed overall and in a global perspective.
  • the normal direction used for a plate-like member refers to the normal direction to the surface of the member.
  • Terms such as “parallel” and “orthogonal” and values of length and angle that specify the shape and geometric conditions and their degree as used in this specification are interpreted to include the range of the degree to which similar functions can be expected without being bound by strict meaning.
  • the numerical range of the parameter may be constructed by combining any one of the upper limit candidates and any one of the lower limit candidates.
  • Parameter B is, for example, A1 or more, and may be A2 or more, or may be A3 or more.
  • Parameter B is, for example, A4 or less, and may be A5 or less, or may be A6 or less.”
  • the numerical range of parameter B may be A1 or more and A4 or less, A1 or more and A5 or less, A1 or more and A6 or less, A2 or more and A4 or less, A2 or more and A5 or less, A2 or more and A6 or less, A3 or more and A4 or less, A3 or more and A5 or less, or A3 or more and A6 or less.
  • FIG. 1 is a plan view showing an example of a wiring device 10.
  • FIG. 2 is a cross-sectional view taken along line II-II of the wiring device 10 in FIG. 1.
  • the wiring device 10 has a first direction D1, a second direction D2, and a third direction D3.
  • the first direction D1 and the second direction D2 are included in the surface direction of 10.
  • the first direction D1 is perpendicular to the second direction D2.
  • the third direction D3 is the thickness direction of the wiring device 10.
  • the third direction D3 is perpendicular to the first direction D1 and the second direction D2.
  • the wiring device 10 includes a redistribution layer 15.
  • the wiring device 10 may also include a support carrier 50.
  • the support carrier 50 is a member that supports the redistribution layer 15.
  • the support carrier 50 faces the first wiring layer 20 of the redistribution layer 15.
  • the support carrier 50 is configured to be peelable from the redistribution layer 15.
  • the wiring device 10 may include a peeling layer 51 located between the support carrier 50 and the redistribution layer 15. This makes it easier for the support carrier 50 to be peeled off from the redistribution layer 15.
  • the support carrier 50 may include, for example, a glass substrate, a quartz substrate, a sapphire substrate, a resin substrate, a silicon substrate, a silicon carbide substrate, an alumina (Al2O3) substrate, an aluminum nitride (AlN) substrate, a zirconia oxide (ZrO2) substrate, a lithium niobate substrate, a tantalum niobate substrate, or the like.
  • the resin substrate may include an organic material.
  • the resin substrate may include an epoxy resin, polyethylene, polypropylene, or the like.
  • the thickness of the support carrier 50 is, for example, 100 ⁇ m or more, may be 200 ⁇ m or more, or may be 500 ⁇ m or more.
  • the thickness of the support carrier 50 is, for example, 2 mm or less, may be 1.5 mm or less, or may be 1 mm or less.
  • the peeling layer 51 may contain a thermoplastic resin. In this case, the peeling layer 51 becomes easier to peel off from the redistribution layer 15 by heating the wiring device 10.
  • the peeling layer 51 may contain a photosensitive resin. In this case, the peeling layer 51 becomes easier to peel off from the redistribution layer 15 by irradiating the peeling layer 51 with light.
  • the thickness of the peeling layer 51 is, for example, 0.3 ⁇ m or more, and may be 1 ⁇ m or more.
  • the thickness of the peeling layer 51 is, for example, 30 ⁇ m or less, and may be 50 ⁇ m or less.
  • the redistribution layer 15 includes an upper surface 151 and a lower surface 152.
  • the lower surface 152 faces the support carrier 50.
  • the lower surface 152 may be in contact with the release layer 51.
  • the upper surface 151 is located on the opposite side to the lower surface 152 in the thickness direction.
  • the first wiring layer 20 includes a first organic layer 21 and a plurality of first wirings 22.
  • the plurality of first wirings 22 are located on the first surface 411 of the base layer 41.
  • the first organic layer 21 covers the plurality of first wirings 22. "Covering" means that, in a planar view, the first organic layer 21 extends so as to straddle the plurality of first wirings 22.
  • a planar view means that an object is viewed along the normal direction of the first surface 411 of the base layer 41.
  • the first wiring 22 extends along the in-plane direction of the wiring device 10.
  • the in-plane direction is a direction along a plane defined by the first direction D1 and the second direction D2.
  • the redistribution layer 15 may include a conductive layer 42 facing the second surface 412 of the base layer 41.
  • the conductive layer 42 may extend across the entire area of the wiring device 10 in the in-plane direction of the wiring device 10.
  • the conductive layer 42 may be a ground layer or a power layer.
  • the redistribution layer 15 may include an insulating layer 43 located between the conductive layer 42 and the release layer 51.
  • the insulating layer 43 may form the lower surface 152 of the redistribution layer 15.
  • the components of the redistribution layer 15 are explained below.
  • the first wiring layer 20 includes at least a first organic layer 21 and a plurality of first wirings 22.
  • the first organic layer 21 includes a first upper surface 211 and a first lower surface 212.
  • the first lower surface 212 faces the base layer 41.
  • the first upper surface 211 is located on the opposite side to the first lower surface 212 in the thickness direction.
  • the first organic layer 21 may cover the first wirings 22. That is, the first upper surface 211 of the first organic layer 21 may overlap the top of the first wirings 22 in a plan view.
  • the first organic layer 21 includes an organic material having insulating properties.
  • the first organic layer 21 may include polyimide, epoxy resin, acrylic resin, or a combination of two or more of these.
  • the thickness T1 of the first organic layer 21 is, for example, 2 ⁇ m or more, may be 3 ⁇ m or more, or may be 5 ⁇ m or more.
  • the thickness T1 of the first organic layer 21 is, for example, 20 ⁇ m or less, may be 15 ⁇ m or less, or may be 10 ⁇ m or less.
  • a recess 213 may be formed in a part of the first upper surface 211 of the first organic layer 21.
  • the recess 213 may be formed at a position that does not overlap the first wiring 22 in a planar view.
  • the recess 213 has a depth D.
  • the depth D may be determined relative to the height H of the first wiring 22.
  • D/H which is the ratio of the depth D of the recess 213 to the height H of the first wiring 22, is, for example, 0.01 or more, may be 0.03 or more, or may be 0.05 or more.
  • D/H is, for example, 0.20 or less, may be 0.15 or less, or may be 0.10 or less.
  • the first wiring 22 has a width W and a height H.
  • the symbol S1 represents the distance between two adjacent first wirings 22.
  • the distance S1 is measured between two first wirings 22 that extend parallel to each other in a planar view.
  • the width W and the distance S1 are measured in a direction perpendicular to the direction in which the first wirings 22 extend in a planar view.
  • the conductivity of the first wiring 22 can be increased by increasing the height H.
  • the electrical resistance of the first wiring 22 per unit length can be reduced. Therefore, even if the width W is small, the quality of the signal transmitted by the first wiring 22 can be ensured by increasing the height H.
  • the parameter calculated by dividing the height H by the width W is called the aspect ratio.
  • the aspect ratio of the first wiring 22 is, for example, 2.0 or more, and may be 2.5 or more, or 3.0 or more.
  • the aspect ratio is too large, the signal quality may deteriorate due to an increase in the wiring capacitance between the signal line and the ground line.
  • the aspect ratio is too large, it is possible that noise may be easily superimposed on the signal transmitted by the signal line due to increased crosstalk between the signal lines.
  • the aspect ratio of the first wiring 22 is, for example, 4.5 or less, and may be 4.0 or less.
  • the width W of the first wiring 22 is, for example, 0.2 ⁇ m or more, and may be 0.5 ⁇ m or more, or 1.0 ⁇ m or more.
  • the width W is, for example, 3.0 ⁇ m or less, and may be 2.5 ⁇ m or less, or 2.0 ⁇ m or less.
  • the minimum value of the spacing S1 between the two first wirings 22 is, for example, 0.2 ⁇ m or more, and may be 0.5 ⁇ m or more, or 1.0 ⁇ m or more.
  • the minimum value of the spacing S1 is, for example, 3.0 ⁇ m or less, and may be 2.5 ⁇ m or less, or 2.0 ⁇ m or less.
  • the minimum value of the spacing S1 may be determined relative to the width W.
  • the ratio of the minimum value of the spacing S1 to the width W is, for example, 0.5 or more, may be 0.7 or more, or may be 0.9 or more.
  • the ratio of the minimum value of the spacing S1 to the width W is, for example, 5.0 or less, may be 3.0 or less, or may be 2.0 or less.
  • the height H of the first wiring 22 is, for example, 1.0 ⁇ m or more, and may be 2.0 ⁇ m or more, or 3.0 ⁇ m or more.
  • the height H is, for example, 10.0 ⁇ m or less, and may be 7.0 ⁇ m or less, or 5.0 ⁇ m or less.
  • the first wiring layer 20 may include first wirings 22 that satisfy the above-mentioned numerical ranges for aspect ratio, width W, spacing S1, and height H, as well as first wirings 22 that do not satisfy the above-mentioned numerical ranges.
  • the first wiring 22 may include a signal line 22S through which a signal is transmitted, and a ground line 22G having a ground potential.
  • the minimum value of the above-mentioned spacing S1 may be defined between the signal line 22S and the ground line 22G.
  • the above-mentioned recess 213 of the first organic layer 21 may be located between two signal lines 22S in a planar view, as shown in FIG. 3.
  • the distance between the two signal lines 22S is particularly represented by the symbol S2.
  • the distance S2 is, for example, 2.0 ⁇ m or more, and may be 3.0 ⁇ m or more, or 4.0 ⁇ m or more.
  • the frequency of the signal transmitted by the first wiring 22 is preferably a frequency at which the skin effect does not occur. This makes it easier for an increase in the aspect ratio of the first wiring 22 to lead to improved signal quality.
  • the maximum frequency of the signal is, for example, 16 GHz or less, and may be 12 GHz or less, or 8 GHz or less.
  • the maximum frequency of the signal is, for example, 0.5 GHz or more, and may be 1.0 GHz or more.
  • the first wiring 22 may include a seed layer 23 and a main body layer 24.
  • the seed layer 23 is a conductive layer formed by physical film formation such as sputtering.
  • the seed layer 23 may be located on the first surface 411 of the underlayer 41.
  • the main body layer 24 is a conductive layer formed on the seed layer 23 by electrolytic plating.
  • the seed layer 23 may contain a metal material such as copper, nickel, titanium, chromium, or zinc.
  • the seed layer 23 may contain a compound of these metal materials.
  • the seed layer 23 may include multiple layers.
  • the main body layer 24 may contain a metal such as copper, gold, silver, platinum, rhodium, tin, aluminum, nickel, titanium, chromium, or zinc, or an alloy using these metals.
  • the first wiring layer 20 may include a first inorganic layer 25 located between the surface of the first wiring 22 and the first organic layer 21.
  • the first inorganic layer 25 may be in contact with the surface of the first wiring 22.
  • the first inorganic layer 25 can act to protect the first wiring 22.
  • the first inorganic layer 25 can suppress the occurrence of electromigration in the first wiring 22.
  • the first inorganic layer 25 may include a portion located between the surface of the first wiring 22 and the first organic layer 21, as well as a portion located between the first lower surface 212 of the first organic layer 21 and the first surface 411 of the underlayer 41.
  • the first inorganic layer 25 may be in contact with the first lower surface 212 of the first organic layer 21.
  • the first inorganic layer 25 may be in contact with the first surface 411 of the underlayer 41.
  • the first inorganic layer 25 includes an inorganic insulating material.
  • the inorganic insulating material is, for example, silicon nitride, silicon oxide, etc.
  • the first inorganic layer 25 may include a layer of silicon nitride and a layer of silicon oxide. That is, the first inorganic layer 25 may have two layers, each of which includes an inorganic insulating material. At least one of the two layers may include an inorganic insulating material other than silicon nitride and silicon oxide.
  • the first inorganic layer 25 may have three or more layers, each of which includes an inorganic insulating material. Two of the three or more layers may be a layer of silicon nitride and a layer of silicon oxide.
  • the underlayer 41 is a layer that supports the first wiring layer 20.
  • the underlayer 41 includes a material having insulating properties.
  • the underlayer 41 may include an organic material having insulating properties.
  • the underlayer 41 may include polyimide, an epoxy resin, an acrylic resin, or a combination of two or more of these.
  • the thickness T2 of the underlayer 41 is, for example, 2 ⁇ m or more, may be 3 ⁇ m or more, or may be 5 ⁇ m or more.
  • the thickness T2 of the underlayer 41 is, for example, 20 ⁇ m or less, may be 15 ⁇ m or less, or may be 10 ⁇ m or less.
  • the thickness T2 of the underlayer 41 may be greater than the thickness T1 of the first organic layer 21, or may be smaller than the thickness T1 of the first organic layer 21.
  • the conductive layer 42 includes a material having electrical conductivity.
  • the conductive layer 42 may include a metal such as copper, gold, silver, platinum, rhodium, tin, aluminum, nickel, titanium, chromium, or zinc, or an alloy using these metals.
  • the first wiring 22, the underlayer 41, and the conductive layer 42 may form a microstrip for transmitting a high-frequency signal.
  • the thickness of the conductive layer 42 is, for example, 1 ⁇ m or more, may be 2 ⁇ m or more, or may be 3 ⁇ m or more.
  • the thickness T2 of the conductive layer 42 is, for example, 20 ⁇ m or less, may be 15 ⁇ m or less, may be 10 ⁇ m or less, or may be 5 ⁇ m or less.
  • the insulating layer 43 contains a material having insulating properties.
  • the insulating layer 43 may contain an organic insulating material or an inorganic insulating material.
  • Figures 4A and 4B are cross-sectional views showing an example of the first wiring 22.
  • the first organic layer 21 and the first inorganic layer 25 are omitted.
  • the cross-sectional views shown in Figures 4A and 4B are views of the first wiring 22 cut in a direction perpendicular to the direction in which the first wiring 22 extends in a plan view.
  • the shape of the first wiring 22 will be described with reference to FIG. 4A.
  • the surface of the first wiring 22 may include a bottom 221, a top 222, a first side 223, a second side 224, and a connection portion 225.
  • the bottom 221 faces the first surface 411 of the underlayer 41.
  • the top 222 is located opposite the bottom 221 in the thickness direction.
  • the top 222 includes a vertex 222P.
  • the vertex 222P is the portion of the first wiring 22 that is farthest from the bottom 221 in the thickness direction.
  • the first side 223 is a surface that spreads from the bottom 221 toward the top 222.
  • the first side 223 is connected to the bottom 221 but is not connected to the top 222.
  • the second side 224 is a surface that spreads from the top 222 toward the bottom 221.
  • the second side 224 is connected to the top 222 but is not connected to the bottom 221.
  • the first side 223 and the second side 224 are connected at a connection portion 225.
  • symbols P1 to P5 and P7 each represent the position of the first wiring 22 in the thickness direction.
  • the first position P1 is the position of the bottom 221.
  • the second position P2 is the intermediate position between the bottom 221 and the apex 222P in the thickness direction.
  • the third position P3 is the position of the connection portion 225.
  • the fourth position P4 is the position of the apex 222P.
  • the fifth position P5 is a position that is a distance K2 away from the apex 222P in the thickness direction.
  • the fifth position P5 is included in the second side surface 224.
  • the fifth position P5 is used to determine the inclination angle of the second side surface 224, as described below.
  • the seventh position P7 is a position that is a distance K5 away from the apex 222P in the thickness direction.
  • the seventh position P7 is used to determine the extent of the apex 222 in the thickness direction. That is, the apex 222 is defined as the portion of the first wiring 22 whose distance from the apex 222P in the thickness direction is equal to or less than K5.
  • the distance K5 is determined relative to the height H of the first wiring 22. Specifically, the distance K5 is 0.01 times the height H of the first wiring 22.
  • the distance K2 that determines the fifth position P5 is determined relative to the height H of the first wiring 22. Specifically, the distance K2 is 0.07 times the height H of the first wiring 22.
  • the above-mentioned height H of the first wiring 22 is defined as the distance between the bottom 221 and the apex 222P of the top 222 in the thickness direction. That is, the height H is the distance between the first position P1 and the fourth position P4.
  • the above-mentioned width W of the first wiring 22 is defined at the midpoint between the bottom 221 and the apex 222P of the top 222 in the thickness direction. That is, the width W is measured at the second position P2.
  • the symbol K1 represents the distance between the third position P3 and the fourth position P4. That is, the distance K1 is the distance between the apex 222P of the top 222 and the connection portion 225 in the thickness direction. The distance K1 may be smaller than the distance between the bottom 221 and the connection portion 225 in the thickness direction.
  • the range of the distance K1 may be determined relative to the height H of the first wiring 22.
  • K1/H which is the ratio of the distance K1 to the height H of the first wiring 22, is, for example, 0.30 or less, may be 0.25 or less, may be 0.20 or less, may be 0.15 or less, or may be 0.10 or less.
  • K1/H is, for example, 0.05 or more, may be 0.10 or more, or may be 0.15 or more.
  • the first side 223 and the second side 224 may extend in a direction inclined with respect to the normal direction of the first surface 411 of the underlayer 41.
  • the first side 223 and the second side 224 may be inclined such that the width of the first wiring 22 decreases from the bottom 221 toward the top 222.
  • the first wiring 22 may have a forward tapered shape.
  • the first inorganic layer 25 is easily formed on the surface of the first wiring 22 in the formation process of the first inorganic layer 25. This allows the thickness of the first inorganic layer 25 to be reduced. This is because if the first inorganic layer 25 is difficult to form on the surface of the first wiring 22, the formation process time for producing the first inorganic layer 25 without gaps on the surface of the first wiring 22 will be longer, and the thickness of the first inorganic layer 25 will also be larger. A small thickness of the first inorganic layer 25 can contribute to improving the quality of the signal transmitted by the first wiring 22.
  • the width of the first wiring 22 near the top 222 can be reduced. This makes it possible to suppress degradation of signal quality due to capacitive coupling in the thickness direction and/or in-plane direction.
  • the small width of the first wiring 22 near the top 222 can contribute to reducing capacitive coupling.
  • the widening of the space between two adjacent first wirings 22 can contribute to reducing capacitive coupling.
  • the width of the first wiring 22 at the bottom 221 is large, the adhesion of the first wiring 22 to the underlayer 41 can be ensured. This makes it possible to suppress the first wiring 22 from collapsing during the manufacturing process of the wiring device 10.
  • the angle that the first side surface 223 makes with respect to the normal direction of the first surface 411 of the underlayer 41 is also referred to as the first inclination angle ⁇ 1.
  • the angle that the second side surface 224 makes with respect to the normal direction of the first surface 411 of the underlayer 41 is also referred to as the second inclination angle ⁇ 2.
  • the first inclination angle ⁇ 1 is defined as the inclination angle of the first side surface 223 at the second position P2.
  • the second inclination angle ⁇ 2 is defined as the angle that an imaginary line connecting a point on the second side surface 224 at the fifth position P5 and the center of the apex 222 in the first direction D1 makes with respect to the normal direction of the first surface 411.
  • the second inclination angle ⁇ 2 may be greater than the first inclination angle ⁇ 1.
  • ⁇ 2/ ⁇ 1 which is the ratio of the second inclination angle ⁇ 2 to the first inclination angle ⁇ 1 is, for example, 2.0 or more, may be 3.0 or more, or may be 5.0 or more.
  • ⁇ 2/ ⁇ 1 is, for example, 30 or less, may be 20 or less, may be 10 or less, or may be 5 or less.
  • the second inclination angle ⁇ 2 is, for example, 10° or more, and may be 15° or more, or 20° or more.
  • the second inclination angle ⁇ 2 is, for example, 60° or less, and may be 50° or less, or 40° or less.
  • the top 222, first side 223, second side 224 and connection 225 of the first wiring 22 are formed, for example, by irradiating an ion beam onto the first wiring 22 having a substantially rectangular cross-sectional shape, as described below.
  • the first side 223 has a smoother surface than when exposed to a wet etching solution.
  • the surface roughness of the first side 223 is, for example, 50 nm or less, and may be 40 nm or less, or 30 nm or less.
  • the surface roughness of the first side 223 is, for example, 5 nm or more, and may be 10 nm or more, or 15 nm or more.
  • the surface roughness of the first side surface 223 is calculated by averaging the measurement results of the surface roughness of the first side surface 223 at the first position P1, the second position P2, and the third position P3.
  • the surface roughness at the first position P1 is measured by averaging the distances between the multiple peaks and valleys that appear in the cross-sectional image of the first side surface 223 over a certain range in the thickness direction including the first position P1.
  • the surface roughness at the second position P2 is measured by averaging the distances between the multiple peaks and valleys that appear in the cross-sectional image of the first side surface 223 over a certain range in the thickness direction including the second position P2.
  • the surface roughness at the third position P3 is measured by averaging the distances between the multiple peaks and valleys that appear in the cross-sectional image of the first side surface 223 over a certain range in the thickness direction including the third position P3.
  • the certain range is a range of 0.1 times the height H of the first wiring 22 in the thickness direction.
  • the symbol P10 represents an imaginary corner of the first wiring 22.
  • the imaginary corner P10 is the point where the first imaginary line L11 and the second imaginary line L12 intersect.
  • the first imaginary line L11 is a straight line that passes through the point where the bottom 221 and the first side surface 223 are connected, and extends in the normal direction of the first surface 411 of the underlayer 41.
  • the second imaginary line L12 is a straight line that passes through the apex 222P of the top 222, and extends parallel to the first surface 411 of the underlayer 41. Since the first wiring 22 has a forward tapered shape, the imaginary corner P10 does not overlap the first wiring 22.
  • the shortest distance K3 from the virtual corner P10 to the second side surface 224 may be determined relative to the width W of the first wiring 22.
  • K3/W which is the ratio of the shortest distance K3 to the width W, is, for example, 0.05 or more, may be 0.10 or more, or may be 0.15 or more.
  • K3/W is, for example, 0.50 or less, may be 0.35 or less, or may be 0.20 or less.
  • the first wiring 22 has a first width W1 at the bottom 221, i.e., at the first position P1.
  • the first wiring 22 has a second width W2 at an intermediate position between the bottom 221 and the apex 222P of the top 222, i.e., at the second position P2.
  • the first wiring 22 has a third width W3 at the connection portion 225, i.e., at the third position P3.
  • the second width W2 may be smaller than the first width W1.
  • the third width W3 may be smaller than the second width W2.
  • W2/W1 which is the ratio of the second width W2 to the first width W1 is, for example, 0.99 or less, may be 0.95 or less, or may be 0.93 or less.
  • W2/W1 is, for example, 0.80 or more, may be 0.85 or more, or may be 0.90 or more.
  • W3/W2 which is the ratio of the third width W3 to the second width W2, may be greater than the above-mentioned W2/W1.
  • W3/W2 is, for example, 0.99 or less, may be 0.95 or less, or may be 0.90 or less.
  • W3/W2 is, for example, 0.80 or more, may be 0.83 or more, or may be 0.85 or more.
  • the first inorganic layer 25 will now be described.
  • the first inorganic layer 25 may be in contact with the top 222, the first side 223, the second side 224, and the connection portion 225 of the first wiring 22.
  • the first inorganic layer 25 does not have to be in contact with the bottom 221.
  • the thickness of the first inorganic layer 25 is preferably small. The smaller the thickness of the first inorganic layer 25, the more the degradation of signal quality due to capacitive coupling can be suppressed.
  • the thickness of the first inorganic layer 25 is, for example, 40 nm or more, may be 50 nm or more, may be 100 nm or more, or may be 150 nm or more.
  • the thickness of the first inorganic layer 25 is, for example, 500 nm or less, may be 400 nm or less, may be 350 nm or less, may be 300 nm or less, or may be 200 nm or less.
  • the thickness of the first inorganic layer 25 is calculated by averaging the measurement results of the thickness of the first inorganic layer 25 at the first position P1, the second position P2, and the sixth position P6.
  • the sixth position P6 is a position that is a distance K4 away from the bottom 221 in the thickness direction.
  • the distance K4 is twice the thickness T4 of the first inorganic layer 25 located on the base layer 41.
  • a support carrier 50 is prepared.
  • a release layer 51 is formed on the support carrier 50.
  • an insulating layer 43, a conductive layer 42, and a base layer 41 are formed in this order on the release layer 51.
  • a seed layer 23 is formed on the underlayer 41.
  • the seed layer 23 is formed by a sputtering process.
  • a first resist layer 28 is formed on the seed layer 23 as shown in FIG. 7.
  • the first resist layer 28 has an opening 281 that penetrates the first resist layer 28 in the thickness direction.
  • the opening 281 has a shape corresponding to the first wiring 22 in a plan view.
  • a plating process is performed.
  • a main body layer 24 is formed in the opening 281 by electrolytic plating.
  • a first removal process is performed to remove the first resist layer 28.
  • the first resist layer 28 is peeled off from the seed layer 23 by using an organic solvent or an alkaline solution.
  • a second removal process is carried out to remove the portion of the seed layer 23 that does not overlap the main body layer 24. This provides electrical insulation between two adjacent main body layers 24.
  • the second removal step may include a step of removing the seed layer 23 by ion milling.
  • ion milling as shown in FIG. 10, an ion beam IB is irradiated onto the seed layer 23 that does not overlap the main body layer 24, and the seed layer 23 is removed.
  • the ion beam IB is, for example, a beam of argon ions.
  • the ion beam IB is irradiated not only to the seed layer 23 but also to the main body layer 24.
  • the main body layer 24 is removed by the ion beam IB, thereby realizing the forward tapered shape described above.
  • wet etching has been used as a method for removing unnecessary seed layer 23.
  • the seed layer 23 overlapping the main body layer 24 is also removed by side etching. As a result, the contact area between the base layer 41 and the first wiring 22 is reduced.
  • unnecessary seed layer 23 is removed by ion milling, so that the contact area between underlayer 41 and first wiring 22 can be prevented from decreasing. This ensures adhesion of first wiring 22 to underlayer 41. This makes it possible to prevent first wiring 22 from collapsing during the manufacturing process of wiring device 10, for example.
  • a process of forming a first inorganic layer 25 on the surface of the first wiring 22 is carried out.
  • methods for forming the first inorganic layer 25 include plasma CVD, thermal CVD, sputtering, and vapor deposition. Since the first wiring 22 has a forward tapered shape, the first inorganic layer 25 is easily formed on the surface of the first wiring 22.
  • a process of forming the first organic layer 21 is carried out. This results in a wiring device 10 including the underlayer 41, the multiple first wirings 22, and the first organic layer 21.
  • the wiring device 10 may be distributed in a state where it includes the support carrier 50. In other words, the wiring device 10 may be distributed in a state where the redistribution layer 15 is supported by the support carrier 50.
  • the first organic layer 21 may be formed by attaching a film containing an organic material such as polyimide onto the first wiring 22.
  • the first organic layer 21 may be formed by applying a solution containing an organic material such as polyimide onto the first wiring 22.
  • a process may be performed in which the redistribution layer 15 is peeled off from the support carrier 50.
  • the wiring device 10 may be distributed without the support carrier 50.
  • the cross-sectional shape of the first wiring 22 can be appropriately controlled compared to when the first wiring 22 is formed by the damascene method.
  • the first wiring 22 can have an aspect ratio of 2.0 or more and 4.0 or less. Therefore, even if the width W of the first wiring 22 is small, the quality of the signal transmitted by the first wiring 22 can be ensured.
  • the insulating layer remains in the final product as a layer that contacts the side of the wiring.
  • the first resist layer 28 is removed after the first wiring 22 is formed.
  • the layer that contacts the side of the first wiring 22 is formed after the first wiring 22 is formed. Therefore, compared to the case where the damascene method is used, there is a high degree of freedom in selecting the layer that contacts the side of the first wiring 22.
  • the first wiring layer 20 can include a first inorganic layer 25 that contacts the top 222, first side 223, second side 224, and connection portion 225 of the first wiring 22, but does not contact the bottom 221.
  • first wiring 22 can have a forward tapered shape.
  • Fig. 14 is a cross-sectional view showing the wiring device 10 in the first modified example.
  • Fig. 15 is a cross-sectional view of the wiring device 10 taken along line XV-XV in Fig. 14.
  • the wiring device 10 may include a semiconductor element 60.
  • the semiconductor element 60 is electrically connected to the wiring of the redistribution layer 15, such as the first wiring 22.
  • the semiconductor element 60 may be electrically connected to the wiring of the redistribution layer 15, such as the first wiring 22, via a bump 61.
  • the semiconductor element 60 includes a transistor formed of a semiconductor such as silicon.
  • the semiconductor element 60 is, for example, a CPU, a GPU, an FPGA, a sensor, a memory, etc.
  • the semiconductor element 60 may be a chiplet in which semiconductor elements such as a CPU, a GPU, an FPGA, a sensor, a memory, etc. are divided according to function.
  • the semiconductor element 60 may include multiple stacked substrates. There may be one semiconductor element 60 for one wiring device 10, or there may be two or more semiconductor elements 60. When there are two or more semiconductor elements 60 for one wiring device 10, they may have the same function or different functions.
  • the redistribution layer 15 may include a first conductive layer 26 that overlaps the first wiring 22.
  • the first conductive layer 26 is formed inside an opening after an opening is formed in the portion of the first organic layer 21 that overlaps the first wiring 22.
  • the wiring device 10 may include a molded resin layer 62 that contacts the semiconductor element 60.
  • the molded resin layer 62 may cover the semiconductor element 60.
  • the molded resin layer 62 includes a resin.
  • the molded resin layer 62 may include, for example, any one of polyimide, epoxy resin, acrylic, bismaleimide, polybenzoxazole, and benzocyclobutene, or a combination of two or more of these.
  • the molded resin layer 62 may include a thermosetting resin such as an epoxy resin.
  • (Second Modification) 16 is a cross-sectional view showing a wiring device 10 in a second modified example.
  • the wiring device 10 may include a second wiring layer 30 adjacent to the first wiring layer 20 in the thickness direction.
  • the second wiring layer 30 includes a second organic layer 31 and a plurality of second wirings 32.
  • the plurality of second wirings 32 may be located on the first upper surface 211 of the first organic layer 21.
  • the second organic layer 31 covers the plurality of second wirings 32.
  • the second organic layer 31 includes an organic material having insulating properties.
  • the material of the first organic layer 21 described above can be used as the material of the second organic layer 31.
  • the thickness of the second organic layer 31 can be within the numerical range of the thickness of the first organic layer 21 described above.
  • the second wiring 32 includes a conductive material, similar to the first wiring 22.
  • the second wiring 32 may include a seed layer and a main body layer, similar to the first wiring 22.
  • the numerical ranges of the width, height, and spacing of the second wiring 32 may be the same as those of the first wiring 22 described above.
  • the second wiring 32 may include a bottom, a top, a first side, a second side, and a connection portion, similar to the first wiring 22.
  • the support carrier 50 is a member that serves as a base in the manufacturing process of the redistribution layer 15.
  • the redistribution layer 15 may be supported by a substrate other than the support carrier 50.
  • the redistribution layer 15 may be located on the first surface or the second surface of the core substrate.
  • the core substrate may include a through electrode that penetrates from the first surface to the second surface. At least a portion of the multiple first wirings 22 of the redistribution layer 15 may be electrically connected to the through electrode of the core substrate.
  • the core substrate may be one of the components of the wiring device 10.
  • the wiring device 10 may include a core substrate including a through electrode, and a redistribution layer 15 located on the first surface or the second surface of the core substrate.
  • the wiring device 10 may include a core substrate, a first redistribution layer 15 located on the first surface of the core substrate, and a second redistribution layer 15 located on the second surface of the core substrate.
  • FIG. 17 is a diagram showing an example of a product in which the wiring device 10 is installed.
  • the wiring device 10 can be used in a variety of products. For example, it is installed in a notebook personal computer 110, a tablet terminal 120, a mobile phone 130, a smartphone 140, a digital video camera 150, a digital camera 160, a digital clock 170, a server 180, etc.
  • a first wiring layer 20 including a first organic layer 21 and a plurality of first wirings 22 was formed on an underlayer 41.
  • the first organic layer 21 includes polyimide.
  • the first wirings 22 include a seed layer 23 and a main body layer 24.
  • the seed layer 23 includes a titanium layer and a copper layer located on the titanium layer.
  • the main body layer 24 is made of copper.
  • the height of the first wirings 22 was 1.0 ⁇ m, and the width of the first wirings 22 was 1.0 ⁇ m. Therefore, the aspect ratio of the first wirings 22 was 1.0.
  • Example 1 (Examples 1 to 4 and Comparative Example 2) Except for changing the aspect ratio of the first wiring 22, the first wiring layer 20 was formed on the underlayer 41 by the same method as in Comparative Example 1.
  • the width, height and aspect ratio of the first wiring 22 in Examples 1 to 4 and Comparative Example 2 are shown in FIG.
  • the quality of the signal transmitted by the first wiring 22 in Examples 1 to 4 and Comparative Examples 1 and 2 was evaluated.
  • the signal quality was evaluated based on the width of the eye pattern opening of the high-frequency signal transmitted by the first wiring 22.
  • An example of an eye pattern is shown in FIG. 19.
  • the evaluation results are shown in the "Signal Quality" column in FIG. 18.
  • the number "0" means that the eye pattern overlapped the rectangular region R shown in FIG. 19.
  • the larger the number the larger the margin of the eye pattern opening relative to region R.
  • the maximum frequency of the high-frequency signal was 1.0 GHz.
  • Example 5 A plurality of first wirings 22 were formed on the underlayer 41 by the same method as in Example 3. Then, a first inorganic layer 25 was formed on the surface of the first wirings 22.
  • the first inorganic layer 25 contained silicon oxide.
  • the thickness of the first inorganic layer 25 was 40 nm.
  • Example 6 A first wiring layer 20 including a first organic layer 21, a first wiring 22, and a first inorganic layer 25 was formed on a base layer 41 by the same method as in Example 5, except that the thickness of the first inorganic layer 25 was changed.
  • the width, height, and aspect ratio of the first wiring 22 and the thickness of the first inorganic layer 25 in Examples 6 to 9 are shown in FIG.
  • the quality of the signal transmitted by the first wiring 22 in Examples 5 to 9 was evaluated in the same manner as in Examples 1 to 4 and Comparative Examples 1 and 2. The evaluation results are shown in the "Signal Quality" column in FIG. 20.
  • the first inorganic layer 25 had a thickness of 40 nm or more and 500 nm or less, it was possible to prevent the eye pattern from overlapping region R.
  • the first inorganic layer 25 had a thickness of 50 nm or more and 400 nm or less, the margin of the opening of the eye pattern with respect to region R became larger.
  • the protective properties of the first wiring 22 provided by the first inorganic layer 25 improve as the thickness of the first inorganic layer 25 increases.
  • “great” means that the first wiring 22 is more strongly protected by the first inorganic layer 25 than “good.”
  • FIG. 21 is a diagram showing an example of a cross-sectional image of the first wiring layer 20 including the first organic layer 21, the first wiring 22, and the first inorganic layer 25.
  • FIG. 22 is an example of a cross-sectional image showing an enlarged view of the surface of the first wiring 22.
  • the surface roughness of the first wiring 22 is measured by averaging the distances ⁇ h between multiple peaks and valleys that appear in the cross-sectional image of the side surface of the first wiring 22 over a certain range in the thickness direction.
  • Wiring device 15 Redistribution layer 20 First wiring layer 21 First organic layer 22 First wiring 221 Bottom 222 Top 223 First side 224 Second side 225 Connection 23 Seed layer 24 Main body layer 25 First inorganic layer L11 First virtual line L12 Second virtual line P10 Virtual corner ⁇ 1 First inclination angle ⁇ 2 Second inclination angle 30 Second wiring layer 31 Second organic layer 32 Second wiring 35 Second inorganic layer 41 Underlayer 42 Conductive layer 43 Insulating layer 50 Support carrier 51 Release layer 60 Semiconductor element

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

配線デバイスは、第１面及び第１面の反対側に位置する第２面を含む下地層と、下地層の第１面上に位置する複数の第１配線と、複数の第１配線を覆う第１有機層と、を備える。第１配線は、２．０以上４．０以下のアスペクト比を有する。

Description

配線デバイス及び配線デバイスの製造方法
　本開示の実施形態は、配線デバイス及び配線デバイスの製造方法に関する。
　ＣＰＵやメモリなど、機能の異なる複数の半導体素子を１つの配線デバイス上に高密度で実装するパッケージング技術が注目されている。配線デバイスは、絶縁層と、微細な配線を含む導電体と、を含む再配線層を備える。配線は、例えばダマシン法によって形成される。
特開２０２２－１０９０７９号公報
　ダマシン法においては、まず、絶縁層に凹部が形成され、続いて、凹部に金属材料が埋め込まれる。これにより、金属からなる配線が凹部に形成される。
　ダマシン法において、配線は、絶縁層の凹部に対応した断面形状を有する。このため、配線の断面形状の自由度は、絶縁層の凹部の形状の自由度によって制限される。例えば、絶縁層の凹部の深さが制限される場合、配線の高さも制限される。
　本開示の実施形態は、このような課題を効果的に解決し得る配線デバイス及び配線デバイスの製造方法を提供することを目的とする。
　本開示の実施形態は、以下の［１］～［１９］に関する。
［１］　配線デバイスであって、
　第１面及び前記第１面の反対側に位置する第２面を含む下地層と、
　前記下地層の前記第１面上に位置する複数の第１配線と、
　前記複数の第１配線を覆う第１有機層と、を備え、
　前記第１配線は、２．０以上４．０以下のアスペクト比を有する、配線デバイス。
［２］　［１］に記載の配線デバイスにおいて、前記第１配線は、前記下地層の前記第１面上に位置するシード層と、前記シード層上に位置する本体層と、を含んでもよい。
［３］　［１］又は［２］に記載の配線デバイスにおいて、前記第１配線は、前記下地層の前記第１面に面する底部と、前記配線デバイスの厚さ方向において前記底部の反対側に位置する頂部と、前記底部から前記頂部に向かって広がる第１側面と、前記頂部から前記底部に向かって広がる第２側面と、前記第１側面と前記第２側面とが接続される接続部と、を含んでもよい。前記第１面の法線方向に対して前記第２側面が成す角度である第２傾斜角度は、前記法線方向に対して前記第１側面が成す角度である第１傾斜角度よりも大きくてもよい。
［４］　［３］に記載の配線デバイスにおいて、前記第１傾斜角度に対する前記第２傾斜角度の比率が、２．０以上であってもよい。
［５］　［３］又は［４］に記載の配線デバイスにおいて、前記配線デバイスの厚さ方向における、前記頂部の頂点から前記接続部までの距離は、前記第１配線の高さの０．２０倍以下であってもよい。
［６］　［３］～［５］のいずれか１つに記載の配線デバイスにおいて、前記第１配線は、前記底部において第１幅を有し、前記配線デバイスの厚さ方向における前記底部と前記頂部の頂点の中間位置において第２幅を有し、前記接続部において第３幅を有してもよく、前記第２幅は、前記第１幅よりも小さくてもよく、前記第３幅は、前記第２幅よりも小さくてもよい。
［７］　［６］に記載の配線デバイスにおいて、前記第１幅に対する前記第２幅の比率が、０．９８以下であってもよい。
［８］　［６］又は［７］に記載の配線デバイスにおいて、前記第２幅に対する前記第３幅の比率が、前記第１幅に対する前記第２幅の比率よりも大きくてもよい。
［９］　［３］～［８］のいずれか１つに記載の配線デバイスにおいて、前記第１側面の表面粗さが、５０ｎｍ以下であってもよい。
［１０］　［３］～［９］のいずれか１つに記載の配線デバイスにおいて、前記第１配線の幅に対する、前記第１配線の仮想コーナーから前記第２側面までの最短距離の比率が、０．０５以上であってもよい。前記仮想コーナーは、第１仮想線と第２仮想線が交わる点であり、前記第１仮想線は、前記底部と前記第１側面とが接続される点を通り、前記第１面の法線方向に延びる直線であり、前記第２仮想線は、前記頂部の頂点を通り、前記第１面に平行に延びる直線である。
［１１］　［１］～［１０］のいずれか１つに記載の配線デバイスは、前記第１配線の表面と前記第１有機層との間に位置する第１無機層を備えてもよい。
［１２］　［１１］に記載の配線デバイスにおいて、前記第１配線の前記表面に位置する前記第１無機層の厚さが、５０ｎｍ以上４００ｎｍ以下であってもよい。
［１３］　［１］～［１２］のいずれか１つに記載の配線デバイスにおいて、前記第１配線の幅が、０．５μｍ以上２．０μｍ以下であってもよい。
［１４］　［１３］に記載の配線デバイスにおいて、前記複数の第１配線の少なくとも一部において、隣り合う２つの前記第１配線の間の間隔が２．０μｍ以下であってもよい。
［１５］　配線デバイスの製造方法であって、
　支持キャリアを準備する工程と、
　前記支持キャリア上に下地層を形成する工程と、
　前記下地層上にシード層を形成する工程と、
　前記シード層上にレジスト層を形成する工程と、
　前記レジスト層の開口に電解めっき処理によって本体層を形成する工程と、
　前記レジスト層を除去する第１除去工程と、
　前記本体層に重ならない前記シード層を除去する第２除去工程と、
　前記本体層を覆う第１有機層を形成する工程と、を備える、配線デバイスの製造方法。
［１６］　［１５］に記載の配線デバイスの製造方法において、前記第２除去工程は、イオンミリングによって前記シード層を削る工程を含んでもよい。
［１７］　［１５］又は［１６］に記載の配線デバイスの製造方法は、前記シード層及び前記本体層を含む第１配線の表面に第１無機層を形成する工程を備えてもよい。
　本開示の実施形態によれば、配線の断面形状を適切に制御できる。例えば、配線が２．０以上４．０以下のアスペクト比を有することができる。
一実施の形態による配線デバイスを示す平面図である。 図１のII－II線に沿った配線デバイスの断面図である。 第１配線層の一例を示す断面図である。 第１配線の一例を示す断面図である。 第１配線の一例を示す断面図である。 下地層を形成する工程を示す断面図である。 シード層を形成する工程を示す断面図である。 第１レジスト層を形成する工程を示す断面図である。 本体層を形成する工程を示す断面図である。 レジスト層を除去する工程を示す断面図である。 シード層の一部を除去する工程を示す断面図である。 第１無機層を形成する工程を示す断面図である。 第１有機層を形成する工程を示す断面図である。 再配線層を支持キャリアから剥離する工程を示す断面図である。 配線デバイスの一例を示す平面図である。 図１４のXV－XV線に沿った配線デバイスの断面図である。 配線デバイスの一例を示す断面図である。 配線デバイスが搭載される製品の例を示す図である。 実施例１～４及び比較例１～２の評価結果を示す表である。 信号品質の評価結果の一例を示す図である。 実施例５～９の評価結果を示す表である。 第１配線層の断面画像の一例を示す図である。 第１配線の表面を拡大して示す断面画像の一例である。
　配線デバイスの構成及びその製造方法について、図面を参照しながら詳細に説明する。以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。本明細書において、「基板」、「基材」、「シート」、「フィルム」などの用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」はシートやフィルムと呼ばれ得るような部材も含む概念である。「面」とは、対象となる板状の部材を全体的かつ大局的に見た場合において対象となる板状の部材の平面方向と一致する面のことを指す。板状の部材に対して用いる法線方向とは、部材の面に対する法線方向のことを指す。本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈する。
　本明細書において、あるパラメータに関して複数の上限値の候補及び複数の下限値の候補が挙げられている場合、そのパラメータの数値範囲は、任意の１つの上限値の候補と任意の１つの下限値の候補とを組み合わせることによって構成されてもよい。例えば、「パラメータＢは、例えばＡ１以上であり、Ａ２以上であってもよく、Ａ３以上であってもよい。パラメータＢは、例えばＡ４以下であり、Ａ５以下であってもよく、Ａ６以下であってもよい。」と記載されている場合を考える。この場合、パラメータＢの数値範囲は、Ａ１以上Ａ４以下であってもよく、Ａ１以上Ａ５以下であってもよく、Ａ１以上Ａ６以下であってもよく、Ａ２以上Ａ４以下であってもよく、Ａ２以上Ａ５以下であってもよく、Ａ２以上Ａ６以下であってもよく、Ａ３以上Ａ４以下であってもよく、Ａ３以上Ａ５以下であってもよく、Ａ３以上Ａ６以下であってもよい。
　本実施形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号又は類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
　図１は、配線デバイス１０の一例を示す平面図である。図２は、図１の配線デバイス１０のII－II線に沿った断面図である。配線デバイス１０は、第１方向Ｄ１、第２方向Ｄ２及び第３方向Ｄ３を有する。第１方向Ｄ１及び第２方向Ｄ２は、１０の面方向に含まれる。第１方向Ｄ１は第２方向Ｄ２に直交している。第３方向Ｄ３は、配線デバイス１０の厚さ方向である。第３方向Ｄ３は第１方向Ｄ１及び第２方向Ｄ２に直交している。
　配線デバイス１０は、再配線層１５を備える。配線デバイス１０は、支持キャリア５０を備えていてもよい。
　配線デバイス１０の各構成要素について説明する。
（支持キャリア）
　支持キャリア５０は、再配線層１５を支持する部材である。支持キャリア５０は、再配線層１５の第１配線層２０に面している。支持キャリア５０は、再配線層１５から剥離可能であるよう構成されている。配線デバイス１０は、支持キャリア５０と再配線層１５との間に位置する剥離層５１を備えていてもよい。これにより、支持キャリア５０が再配線層１５から剥離しやすくなる。
　支持キャリア５０は、例えば、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジルコニア(ZrO2)基板、ニオブ酸リチウム基板、ニオブ酸タンタル基板などを含んでいてもよい。樹脂基板は、有機材料を含んでいてもよい。例えば、樹脂基板は、エポキシ樹脂、ポリエチレン、ポリプロピレンなどを含んでいてもよい。支持キャリア５０の厚さは、例えば１００μｍ以上であり、２００μｍ以上であってもよく、５００μｍ以上であってもよい。支持キャリア５０の厚さは、例えば２ｍｍ以下であり、１．５ｍｍ以下であってもよく、１ｍｍ以下であってもよい。
　剥離層５１は、熱可塑性の樹脂を含んでいてもよい。この場合、配線デバイス１０を加熱することにより、剥離層５１が再配線層１５から剥離しやすくなる。剥離層５１は、感光性を有する樹脂を含んでいてもよい。この場合、剥離層５１に光を照射することにより、剥離層５１が再配線層１５から剥離しやすくなる。剥離層５１の厚さは、例えば０．３μｍ以上であり、１μｍ以上であってもよい。剥離層５１の厚さは、例えば３０μｍ以下であり、５０μｍ以下であってもよい。
（再配線層）
　再配線層１５は、上面１５１及び下面１５２を含む。下面１５２は、支持キャリア５０に面している。下面１５２は、剥離層５１に接していてもよい。上面１５１は、厚さ方向において下面１５２の反対側に位置する。
　再配線層１５は、下地層４１及び第１配線層２０を少なくとも含む。下地層４１は、第１面４１１及び第１面４１１の反対側に位置する第２面４１２を含む。第１面４１１は、第１配線層２０に面している。第２面４１２は、支持キャリア５０に面している。
　第１配線層２０は、第１有機層２１及び複数の第１配線２２を含む。複数の第１配線２２は、下地層４１の第１面４１１上に位置している。第１有機層２１は、複数の第１配線２２を覆っている。「覆う」とは、平面視において、第１有機層２１が、複数の第１配線２２に跨るように広がっていることを意味する。平面視とは、下地層４１の第１面４１１の法線方向に沿って対象を見ることを意味する。
　図１に示すように、第１配線２２は、配線デバイス１０の面内方向に沿って延びている。面内方向は、第１方向Ｄ１及び第２方向Ｄ２によって定められる面に沿った方向である。
　再配線層１５は、下地層４１の第２面４１２に面する導電層４２を含んでいてもよい。導電層４２は、配線デバイス１０の面内方向において配線デバイス１０の全域に広がっていてもよい。導電層４２は、グランド層又は電源層であってもよい。
　再配線層１５は、導電層４２と剥離層５１との間に位置する絶縁層４３を含んでいてもよい。絶縁層４３は、再配線層１５の下面１５２を構成していてもよい。
　再配線層１５の各構成要素について説明する。
〔第１配線層〕
　図３は、第１配線層２０を示す断面図である。第１配線層２０は、第１有機層２１及び複数の第１配線２２を少なくとも含む。第１有機層２１は、第１上面２１１及び第１下面２１２を含む。第１下面２１２は、下地層４１に面している。第１上面２１１は、厚さ方向において第１下面２１２の反対側に位置する。第１有機層２１は、第１配線２２を覆っていてもよい。すなわち、第１有機層２１の第１上面２１１が、平面視において第１配線２２の頂部に重なっていてもよい。
　第１有機層２１は、絶縁性を有する有機材料を含む。第１有機層２１は、ポリイミド、エポキシ系樹脂、アクリル系樹脂、及びこれらの二種以上の組合せなどを含んでもよい。第１有機層２１の厚さＴ１は、例えば２μｍ以上であり、３μｍ以上であってもよく、５μｍ以上であってもよい。第１有機層２１の厚さＴ１は、例えば２０μｍ以下であり、１５μｍ以下であってもよく、１０μｍ以下であってもよい。
　図３に示すように、第１有機層２１の第１上面２１１の一部に窪み２１３が形成されていてもよい。窪み２１３は、平面視において第１配線２２に重ならない位置に生じてもよい。窪み２１３は、深さＤを有する。深さＤは、第１配線２２の高さＨに対して相対的に定められてもよい。第１配線２２の高さＨに対する窪み２１３の深さＤの比であるＤ／Ｈは、例えば０．０１以上であり、０．０３以上であってもよく、０．０５以上であってもよい。Ｄ／Ｈは、例えば０．２０以下であり、０．１５以下であってもよく、０．１０以下であってもよい。
　第１配線２２は、幅Ｗ及び高さＨを有する。符号Ｓ１は、隣り合う２つの第１配線２２の間の間隔を表す。間隔Ｓ１は、平面視において平行に延びる２つの第１配線２２の間で測定される。幅Ｗ及び間隔Ｓ１は、平面視において第１配線２２が延びる方向に直交する方向において測定される。
　幅Ｗ及び間隔Ｓ１を小さくするほど、配線デバイス１０を小型化できる。しかしながら、幅Ｗを小さくするほど、第１配線２２の導電性が低下する。例えば、単位長さあたりの第１配線２２の電気抵抗が増加する。第１配線２２の電気抵抗が増加すると、第１配線２２によって伝送される信号の品質が低下することがある。信号の品質は、例えば、第１配線２２によって伝送される高周波信号のアイパターンの開口の広さによって評価される。
　幅Ｗが一定である場合、高さＨを大きくするほど、第１配線２２の導電性を高めることができる。例えば、単位長さあたりの第１配線２２の電気抵抗を減少させることができる。従って、幅Ｗが小さい場合であっても、高さＨを大きくすることにより、第１配線２２によって伝送される信号の品質を確保できる。
　高さＨを幅Ｗで割ることによって算出されるパラメータは、アスペクト比と称される。第１配線２２のアスペクト比は、例えば２．０以上であり、２．５以上であってもよく、３．０以上であってもよい。一方、アスペクト比が大きすぎると、信号線とグランド線との間での配線容量の増加に起因して、信号の品質が低下する場合がある。また、アスペクト比が大きすぎると、信号線同士のクロストークが大きくなることに起因して、信号線によって伝送される信号にノイズが重畳しやすくなることも考えられる。第１配線２２のアスペクト比は、例えば４．５以下であり、４．０以下であってもよい。
　第１配線２２の幅Ｗは、例えば０.２μｍ以上であり、０．５μｍ以上であってもよく、１．０μｍ以上であってもよい。幅Ｗは、例えば３．０μｍ以下であり、２．５μｍ以下であってもよく、２．０μｍ以下であってもよい。
　２つの第１配線２２の間の間隔Ｓ１の最小値は、例えば０．２μｍ以上であり、０．５μｍ以上であってもよく、１．０μｍ以上であってもよい。間隔Ｓ１の最小値は、例えば３．０μｍ以下であり、２．５μｍ以下であってもよく、２．０μｍ以下であってもよい。
　間隔Ｓ１の最小値は、幅Ｗに対して相対的に定められてもよい。幅Ｗに対する間隔Ｓ１の最小値の比率は、例えば０．５以上であり、０．７以上であってもよく、０．９以上であってもよい。幅Ｗに対する間隔Ｓ１の最小値の比率は、例えば５．０以下であり、３．０以下であってもよく、２.０以下であってもよい。
　第１配線２２の高さＨは、例えば１．０μｍ以上であり、２．０μｍ以上であってもよく、３．０以上であってもよい。高さＨは、例えば１０．０μｍ以下であり、７．０μｍ以下であってもよく、５．０μｍ以下であってもよい。
　第１配線層２０は、アスペクト比、幅Ｗ、間隔Ｓ１、高さＨに関する上述の数値範囲を満たす第１配線２２の他に、上述の数値範囲を満たさない第１配線２２を含んでいてもよい。
　第１配線２２は、図３に示すように、信号が伝送される信号線２２Ｓ、及びグランド電位を有するグランド線２２Ｇを含んでいてもよい。上述の間隔Ｓ１の最小値は、信号線２２Ｓとグランド線２２Ｇの間で規定されてもよい。
　第１有機層２１の上述の窪み２１３は、図３に示すように、平面視において２つの信号線２２Ｓの間に位置していてもよい。２つの信号線２２Ｓの間の間隔を、特に符号Ｓ２で表す。間隔Ｓ２は、例えば２．０μｍ以上であり、３．０μｍ以上であってもよく、４．０μｍ以上であってもよい。
　第１配線２２によって伝送される信号の周波数は、表皮効果が生じない程度の周波数であることが好ましい。これにより、第１配線２２のアスペクト比の増加が信号の品質の向上を導きやすくなる。信号の最大周波数は、例えば１６ＧＨｚ以下であり、１２ＧＨｚ以下であってもよく、８ＧＨｚ以下であってもよい。信号の最大周波数は、例えば０．５ＧＨｚ以上であり、１．０ＧＨｚ以上であってもよい。
　図３に示すように、第１配線２２は、シード層２３及び本体層２４を含んでいてもよい。シード層２３は、スパッタリングなどの物理成膜によって形成される、導電性を有する層である。シード層２３は、下地層４１の第１面４１１上に位置していてもよい。本体層２４は、電解めっき処理によってシード層２３上に形成される、導電性を有する層である。
　シード層２３は、銅、ニッケル、チタン、クロム、亜鉛などの金属材料を含んでいてもよい。シード層２３は、これらの金属材料の化合物を含んでいてもよい。シード層２３は、複数の層を含んでいてもよい。本体層２４は、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、チタン、クロム、亜鉛などの金属又はこれらを用いた合金を含んでいてもよい。
　図３に示すように、第１配線層２０は、第１配線２２の表面と第１有機層２１との間に位置する第１無機層２５を備えていてもよい。第１無機層２５は、第１配線２２の表面に接していてもよい。第１無機層２５は、第１配線２２を保護するよう作用できる。例えば、第１無機層２５は、第１配線２２においてエレクトロマイグレーションが生じることを抑制できる。
　図３に示すように、第１無機層２５は、第１配線２２の表面と第１有機層２１との間に位置する部分に加えて、第１有機層２１の第１下面２１２と下地層４１の第１面４１１との間に位置する部分を含んでいてもよい。第１無機層２５は、第１有機層２１の第１下面２１２に接していてもよい。第１無機層２５は、下地層４１の第１面４１１に接していてもよい。
　第１無機層２５は、無機絶縁材料を含む。無機絶縁材料は、例えば、窒化ケイ素、酸化珪素などである。第１無機層２５は、窒化ケイ素の層及び酸化珪素の層を含んでいてもよい。すなわち、第１無機層２５は、それぞれが無機絶縁材料を含む２つの層を備えていてもよい。２つの層の少なくとも１つは、窒化ケイ素及び酸化珪素以外の無機絶縁材料を含んでいてもよい。第１無機層２５は、それぞれが無機絶縁材料を含む３つ以上の層を備えていてもよい。３つ以上の層のうちの２つの層は、窒化ケイ素の層及び酸化珪素の層であってもよい。
〔下地層〕
　下地層４１は、第１配線層２０を支持する層である。下地層４１は、絶縁性を有する材料を含む。下地層４１は、絶縁性を有する有機材料を含んでいてもよい。例えば、下地層４１は、ポリイミド、エポキシ系樹脂、アクリル系樹脂、及びこれらの二種以上の組合せなどを含んでもよい。下地層４１の厚さＴ２は、例えば２μｍ以上であり、３μｍ以上であってもよく、５μｍ以上であってもよい。下地層４１の厚さＴ２は、例えば２０μｍ以下であり、１５μｍ以下であってもよく、１０μｍ以下であってもよい。下地層４１の厚さＴ２は、第１有機層２１の厚さＴ１よりも大きくてもよく、第１有機層２１の厚さＴ１よりも小さくてもよい。
〔導電層〕
　導電層４２は、導電性を有する材料を含む。例えば、導電層４２は、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、チタン、クロム、亜鉛などの金属又はこれらを用いた合金を含んでいてもよい。第１配線２２、下地層４１及び導電層４２は、高周波信号を伝送するためのマイクロストリップを構成してもよい。導電層４２の厚さは、例えば１μｍ以上であり、２μｍ以上であってもよく、３μｍ以上であってもよい。導電層４２の厚さＴ２は、例えば２０μｍ以下であり、１５μｍ以下であってもよく、１０μｍ以下であってもよく、５μｍ以下であってもよい。
〔絶縁層〕
　絶縁層４３は、絶縁性を有する材料を含む。絶縁層４３は、有機絶縁材料を含んでいてもよく、無機絶縁材料を含んでいてもよい。
　次に、第１配線２２及び第１無機層２５の構成を詳細に説明する。図４Ａ及び図４Ｂは、第１配線２２の一例を示す断面図である。図４Ａにおいては、第１有機層２１及び第１無機層２５が省略されている。図４Ａ及び図４Ｂに示す断面図は、平面視において第１配線２２が延びる方向に直交する方向において第１配線２２を切断した場合の図である。
　図４Ａを参照して、第１配線２２の形状を説明する。第１配線２２の表面は、底部２２１、頂部２２２、第１側面２２３、第２側面２２４及び接続部２２５を含んでもよい。底部２２１は、下地層４１の第１面４１１に面している。頂部２２２は、厚さ方向において底部２２１の反対側に位置している。頂部２２２は、頂点２２２Ｐを含む。頂点２２２Ｐは、厚さ方向において底部２２１から最も離れた第１配線２２の部分である。
　第１側面２２３は、底部２２１から頂部２２２に向かって広がる面である。第１側面２２３は、底部２２１には接続されているが、頂部２２２には接続されていない。第２側面２２４は、頂部２２２から底部２２１に向かって広がる面である。第２側面２２４は、頂部２２２には接続されているが、底部２２１には接続されていない。第１側面２２３と第２側面２２４とは、接続部２２５において接続されている。
　図４Ａにおいて、符号Ｐ１～Ｐ５、Ｐ７はそれぞれ、厚さ方向における第１配線２２の位置を表す。第１位置Ｐ１は、底部２２１の位置である。第２位置Ｐ２は、厚さ方向における底部２２１と頂点２２２Ｐの間の中間位置である。第３位置Ｐ３は、接続部２２５の位置である。断面図に現れる２つの接続部２２５の位置が厚さ方向において異なる場合、底部２２１に近い方の接続部２２５の位置が第３位置Ｐ３として定められる。第４位置Ｐ４は、頂点２２２Ｐの位置である。第５位置Ｐ５は、厚さ方向において頂点２２２Ｐから距離Ｋ２離れた位置である。第５位置Ｐ５は、第２側面２２４に含まれる。第５位置Ｐ５は、後述するように、第２側面２２４の傾斜角度を定めるために用いられる。第７位置Ｐ７は、厚さ方向において頂点２２２Ｐから距離Ｋ５離れた位置である。第７位置Ｐ７は、厚さ方向における頂部２２２の範囲を定めるために用いられる。すなわち、頂部２２２は、第１配線２２のうち、厚さ方向における頂点２２２Ｐからの距離がＫ５以下の部分として規定される。距離Ｋ５は、第１配線２２の高さＨに対して相対的に定められる。具体的には、距離Ｋ５は、第１配線２２の高さＨの０．０１倍である。
　第５位置Ｐ５を定める距離Ｋ２は、第１配線２２の高さＨに対して相対的に定められる。具体的には、距離Ｋ２は、第１配線２２の高さＨの０．０７倍である。
　第１配線２２の上述の高さＨは、厚さ方向における底部２２１と頂部２２２の頂点２２２Ｐとの間の距離として定められる。即ち、高さＨは、第１位置Ｐ１と第４位置Ｐ４との間の距離である。第１配線２２の上述の幅Ｗは、厚さ方向における底部２２１と頂部２２２の頂点２２２Ｐの中間位置において定められる。すなわち、幅Ｗは、第２位置Ｐ２において測定される。
　図４Ａにおいて、符号Ｋ１は、第３位置Ｐ３と第４位置Ｐ４との間の距離を表す。すなわち、距離Ｋ１は、厚さ方向における頂部２２２の頂点２２２Ｐと接続部２２５との間の距離である。距離Ｋ１は、厚さ方向における底部２２１と接続部２２５との間の距離よりも小さくてもよい。距離Ｋ１の範囲は、第１配線２２の高さＨに対して相対的に定められてもよい。第１配線２２の高さＨに対する距離Ｋ１の比であるＫ１／Ｈは、例えば０．３０以下であり、０．２５以下であってもよく、０．２０以下であってもよく、０．１５以下であってもよく、０．１０以下であってもよい。Ｋ１／Ｈは、例えば０．０５以上であり、０．１０以上であってもよく、０．１５以上であってもよい。
　図４Ａに示すように、第１側面２２３及び第２側面２２４は、下地層４１の第１面４１１の法線方向に対して傾斜した方向に広がっていてもよい。第１側面２２３及び第２側面２２４は、底部２２１から頂部２２２に向かうにつれて第１配線２２の幅が小さくなるよう、傾斜していてもよい。すなわち、第１配線２２は、順テーパの形状を有していてもよい。
　第１配線２２が順テーパの形状を有することにより、第１無機層２５の形成工程において、第１無機層２５が第１配線２２の表面に形成されやすくなる。このため、第１無機層２５の厚さを小さくできる。なぜなら、第１無機層２５が第１配線２２の表面に形成されにくい場合、第１配線２２の表面に隙間なく第１無機層２５を生じさせるための形成工程の時間が長くなり、第１無機層２５の厚さも大きくなるからである。第１無機層２５の厚さが小さいことは、第１配線２２によって伝送される信号の品質の向上に寄与できる。
　また、第１配線２２が順テーパの形状を有することにより、頂部２２２の近傍における第１配線２２の幅を小さくできる。このため、厚さ方向及び／又は面内方向における容量結合によって信号の品質が低下することを抑制できる。厚さ方向においては、頂部２２２の近傍における第１配線２２の幅が小さいことが、容量結合の低減に寄与できる。面内方向においては、隣り合う２つの第１配線２２の間の間隔が広がることが、容量結合の低減に寄与できる。また、底部２２１における第１配線２２の幅は大きいので、下地層４１に対する第１配線２２の密着性を確保できる。このため、配線デバイス１０の製造工程において第１配線２２が倒れることを抑制できる。
　下地層４１の第１面４１１の法線方向に対して第１側面２２３が成す角度を、第１傾斜角度θ１とも称する。下地層４１の第１面４１１の法線方向に対して第２側面２２４が成す角度を、第２傾斜角度θ２とも称する。第１傾斜角度θ１は、第２位置Ｐ２における第１側面２２３の傾斜角度として定められる。第２傾斜角度θ２は、第５位置Ｐ５における第２側面２２４の点と、第１方向Ｄ１における頂部２２２の中央とを結ぶ仮想的な直線が、第１面４１１の法線方向に対して成す角度として定められる。
　第２傾斜角度θ２は、第１傾斜角度θ１よりも大きくてもよい。第１傾斜角度θ１に対する第２傾斜角度θ２の比率であるθ２／θ１は、例えば２．０以上であり、３．０以上であってもよく、５．０以上であってもよい。θ２／θ１は、例えば３０以下であり、２０以下であってもよく、１０以下であってもよく、５以下であってもよい。
　第１傾斜角度θ１は、例えば１.０°以上であり、２.０°以上であってもよく、３．０°以上であってもよい。第１傾斜角度θ１は、例えば５．０°以下であり、４．０°以下であってもよく、３．０°以下であってもよい。
　第２傾斜角度θ２は、例えば１０°以上であり、１５°以上であってもよく、２０°以上であってもよい。第２傾斜角度θ２は、例えば６０°以下であり、５０°以下であってもよく、４０°以下であってもよい。
　第１配線２２の頂部２２２、第１側面２２３、第２側面２２４及び接続部２２５は、後述するように、例えば、略矩形の断面形状を有する第１配線２２にイオンビームが照射されることによって形成される。第１側面２２３は、ウェットエッチング液に晒される場合に比べて、滑らかな表面を有する。第１側面２２３の表面粗さは、例えば５０ｎｍ以下であり、４０ｎｍ以下であってもよく、３０ｎｍ以下であってもよい。第１側面２２３の表面粗さは、例えば５ｎｍ以上であり、１０ｎｍ以上であってもよく、１５ｎｍ以上であってもよい。
　第１側面２２３の表面粗さは、第１位置Ｐ１、第２位置Ｐ２及び第３位置Ｐ３における第１側面２２３の表面粗さの測定結果を平均することにより算出される。第１位置Ｐ１における表面粗さは、第１側面２２３の断面画像に現れる複数の山と谷の間の距離を、第１位置Ｐ１を含む厚さ方向の一定範囲で平均することによって測定される。第２位置Ｐ２における表面粗さは、第１側面２２３の断面画像に現れる複数の山と谷の間の距離を、第２位置Ｐ２を含む厚さ方向の一定範囲で平均することによって測定される。第３位置Ｐ３における表面粗さは、第１側面２２３の断面画像に現れる複数の山と谷の間の距離を、第３位置Ｐ３を含む厚さ方向の一定範囲で平均することによって測定される。一定範囲は、厚さ方向における、第１配線２２の高さＨの０．１倍の範囲である。
　図４Ａにおいて、符号Ｐ１０は、第１配線２２の仮想コーナーを表す。仮想コーナーＰ１０は、第１仮想線Ｌ１１と第２仮想線Ｌ１２が交わる点である。第１仮想線Ｌ１１は、底部２２１と第１側面２２３とが接続される点を通り、下地層４１の第１面４１１の法線方向に延びる直線である。第２仮想線Ｌ１２は、頂部２２２の頂点２２２Ｐを通り、下地層４１の第１面４１１に平行に延びる直線である。第１配線２２が順テーパの形状を有するので、仮想コーナーＰ１０は、第１配線２２に重なっていない。
　仮想コーナーＰ１０が、第２側面２２４から十分に離れていることが好ましい。これにより、厚さ方向及び／又は面内方向における容量結合を抑制できる。仮想コーナーＰ１０から第２側面２２４までの最短距離Ｋ３は、第１配線２２の幅Ｗに対して相対的に定められてもよい。幅Ｗに対する最短距離Ｋ３の比率であるＫ３／Ｗは、例えば０．０５以上であり、０．１０以上であってもよく、０．１５以上であってもよい。Ｋ３／Ｗは、例えば０．５０以下であり、０．３５以下であってもよく、０．２０以下であってもよい。
　次に、図４Ｂを参照して、第１配線２２及び第１無機層２５の形状を説明する。第１配線２２は、底部２２１において、すなわち第１位置Ｐ１において第１幅Ｗ１を有する。第１配線２２は、底部２２１と頂部２２２の頂点２２２Ｐとの中間位置において、すなわち第２位置Ｐ２において第２幅Ｗ２を有する。第１配線２２は、接続部２２５において、すなわち第３位置Ｐ３において第３幅Ｗ３を有する。第２幅Ｗ２は、第１幅Ｗ１よりも小さくてもよい。第３幅Ｗ３は、第２幅Ｗ２よりも小さくてもよい。
　第１幅Ｗ１に対する第２幅Ｗ２の比率であるＷ２／Ｗ１は、例えば０．９９以下であり、０．９５以下であってもよく、０．９３以下であってもよい。Ｗ２／Ｗ１は、例えば０．８０以上であり、０．８５以上であってもよく、０．９０以上であってもよい。
　第２幅Ｗ２に対する第３幅Ｗ３の比率であるＷ３／Ｗ２は、上述のＷ２／Ｗ１よりも大きくてもよい。言い換えると、第２位置Ｐ２と第３位置Ｐ３との間における第１側面２２３の傾斜角度は、第１位置Ｐ１と第２位置Ｐ２との間における第１側面２２３の傾斜角度よりも小さくてもよい。Ｗ３／Ｗ２は、例えば０．９９以下であり、０．９５以下であってもよく、０．９０以下であってもよい。Ｗ３／Ｗ２は、例えば０．８０以上であり、０．８３以上であってもよく、０．８５以上であってもよい。
　第１無機層２５について説明する。第１無機層２５は、第１配線２２の頂部２２２、第１側面２２３、第２側面２２４及び接続部２２５に接していてもよい。第１無機層２５は、底部２２１に接していなくてもよい。
　第１無機層２５の厚さは、小さいことが好ましい。第１無機層２５の厚さが小さいほど、容量結合によって信号の品質が低下することを抑制できる。第１無機層２５の厚さは、例えば４０ｎｍ以上であり、５０ｎｍ以上であってもよく、１００ｎｍ以上であってもよく、１５０ｎｍ以上であってもよい。第１無機層２５の厚さは、例えば５００ｎｍ以下であり、４００ｎｍ以下であってもよく、３５０ｎｍ以下であってもよく、３００ｎｍ以下であってもよく、２００ｎｍ以下であってもよい。
　第１無機層２５の厚さは、第１位置Ｐ１、第２位置Ｐ２及び第６位置Ｐ６における第１無機層２５の厚さの測定結果を平均することによって算出される。第６位置Ｐ６は、厚さ方向において底部２２１から距離Ｋ４離れた位置である。距離Ｋ４は、下地層４１上に位置する第１無機層２５の厚さＴ４の２倍である。
（配線デバイスの製造方法）
　次に、配線デバイス１０の製造方法を説明する。
　まず、図５に示すように、支持キャリア５０が準備される。続いて、支持キャリア５０上に剥離層５１が形成される。続いて、剥離層５１上に、絶縁層４３、導電層４２及び下地層４１が順に形成される。
　続いて、図６に示すように、下地層４１上にシード層２３が形成される。例えば、スパッタリング工程によってシード層２３が形成される。
　シード層２３が形成された後、図７に示すように、シード層２３上に第１レジスト層２８が形成される。第１レジスト層２８は、第１レジスト層２８を厚さ方向に貫通する開口２８１を有する。開口２８１は、平面視において、第１配線２２に対応する形状を有する。
　続いて、めっき工程が実施される。めっき工程においては、図８に示すように、電解めっき処理によって開口２８１に本体層２４が形成される。続いて、図９に示すように、第１レジスト層２８を除去する第１除去工程が実施される。例えば、有機溶媒又はアルカリ溶液を用いることにより、第１レジスト層２８がシード層２３から剥離される。
　続いて、図１０に示すように、シード層２３のうち本体層２４に重ならない部分を除去する第２除去工程が実施される。これにより、隣り合う２つの本体層２４の間が電気的に絶縁される。
　第２除去工程は、イオンミリングによってシード層２３を削る工程を含んでいてもよい。イオンミリングにおいては、図１０に示すように、イオンビームＩＢが、本体層２４に重ならないシード層２３に照射され、シード層２３が削られる。イオンビームＩＢは、例えば、アルゴンイオンのビームである。不要なシード層２３が除去されることにより、シード層２３及び本体層２４を含む第１配線２２が得られる。
　イオンビームＩＢは、シード層２３だけでなく本体層２４にも照射される。本体層２４がイオンビームＩＢによって削られることにより、上述の順テーパの形状が実現される。
　不要なシード層２３を除去する方法としては、従来、ウェットエッチングが用いられていた。ウェットエッチングにおいては、本体層２４に重なるシード層２３も、サイドエッチングによって削られる。この結果、下地層４１と第１配線２２との間の接触面積が減少する。
　本実施の形態においては、イオンミリングによって不要なシード層２３が除去されるので、下地層４１と第１配線２２との間の接触面積が減少することを抑制できる。このため、下地層４１に対する第１配線２２の密着性を確保できる。このため、例えば、配線デバイス１０の製造工程において第１配線２２が倒れることを抑制できる。
　続いて、図１１に示すように、第１配線２２の表面に第１無機層２５を形成する工程が実施される。第１無機層２５の形成方法の例は、プラズマＣＶＤ法、熱ＣＶＤ法、スパッタリング法、蒸着法などである。第１配線２２が順テーパの形状を有するので、第１無機層２５が第１配線２２の表面に形成されやすい。
　続いて、図１２に示すように、第１有機層２１を形成する工程が実施される。これによって、下地層４１、複数の第１配線２２及び第１有機層２１を備える配線デバイス１０が得られる。配線デバイス１０は、支持キャリア５０を備える状態で流通してもよい。すなわち、再配線層１５が支持キャリア５０によって支持された状態で配線デバイス１０が流通してもよい。
　第１有機層２１は、ポリイミドなどの有機材料を含むフィルムを第１配線２２上に貼ることによって形成されてもよい。第１有機層２１は、ポリイミドなどの有機材料を含む溶液を第１配線２２上に塗布することによって形成されてもよい。
　図１３に示すように、再配線層１５を支持キャリア５０から剥離する工程が実施されてもよい。すなわち、配線デバイス１０は、支持キャリア５０を備えない状態で流通してもよい。
　本実施の形態によれば、ダマシン法によって第１配線２２を形成する場合に比べて、第１配線２２の断面形状を適切に制御できる。例えば、第１配線２２が２．０以上４．０以下のアスペクト比を有することができる。このため、第１配線２２の幅Ｗが小さい場合であっても、第１配線２２によって伝送される信号の品質を確保できる。
　ダマシン法においては、絶縁層の凹部に配線が形成された後、絶縁層が、配線の側面に接する層として最終製品に残る。これに対して、本実施の形態において、第１レジスト層２８は、第１配線２２が形成された後に除去される。本実施の形態においては、第１配線２２の側面に接する層が、第１配線２２が形成された後に形成される。従って、ダマシン法を用いる場合に比べて、第１配線２２の側面に接する層の選択の自由度が高い。例えば、上述のように、第１配線層２０は、第１配線２２の頂部２２２、第１側面２２３、第２側面２２４及び接続部２２５に接し、底部２２１に接しない第１無機層２５を含むことができる。
　また、本実施の形態によれば、イオンミリングによって不要なシード層２３が除去されるので、シード層２３のサイドエッチングを抑制できる。また、第１配線２２が順テーパの形状を有することができる。
　上述した一実施形態を様々に変更できる。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述した一実施形態と同様に構成され得る部分について、上述の一実施形態における対応する部分に対して用いた符号と同一の符号を用いる。重複する説明は省略する。また、上述した一実施形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略する場合もある。
　（第１変形例）
　図１４は、第１変形例における配線デバイス１０を示す断面図である。図１５は、図１４のXV－XV線に沿った配線デバイス１０の断面図である。配線デバイス１０は、半導体素子６０を備えてもよい。半導体素子６０は、第１配線２２などの再配線層１５の配線に電気的に接続されている。半導体素子６０は、バンプ６１を介して第１配線２２などの再配線層１５の配線に電気的に接続されていてもよい。
　半導体素子６０は、シリコン等の半導体によって形成されたトランジスタを含む。半導体素子６０は、例えばＣＰＵ、ＧＰＵ、ＦＰＧＡ、センサ、メモリ等である。半導体素子６０は、ＣＰＵ、ＧＰＵ、ＦＰＧＡ、センサ、メモリ等の半導体素子が機能ごとに分割されたチップレットであってもよい。半導体素子６０は、積層された複数の基板を含んでいてもよい。半導体素子６０は、１つの配線デバイス１０に対して、１つであってもよいし、２つ以上であってもよい。半導体素子６０は、１つの配線デバイス１０に対して２つ以上である場合、同じ機能を有するものであってもよいし、異なる機能を有するものであってもよい。
　再配線層１５は、第１配線２２に重なる第１導電層２６を含んでいてもよい。第１導電層２６は、例えば、第１配線２２に重なる第１有機層２１の部分に開口を形成した後、開口の内部に形成される。
　配線デバイス１０は、半導体素子６０に接するモールド樹脂層６２を備えていてもよい。モールド樹脂層６２は、半導体素子６０を覆ってもよい。
　モールド樹脂層６２は、樹脂を含む。モールド樹脂層６２は、例えば、ポリイミド、エポキシ樹脂、アクリル、ビスマレイミド、ポリベンゾオキサゾール、及びベンゾシクロブテンのうちのいずれか、又はこれらの二種以上の組合せなどを含んでいてもよい。モールド樹脂層６２は、エポキシ系樹脂などの熱硬化性樹脂を含んでもよい。
　（第２変形例）
　図１６は、第２変形例における配線デバイス１０を示す断面図である。配線デバイス１０は、厚さ方向において第１配線層２０に隣接する第２配線層３０を備えていてもよい。
　第２配線層３０は、第２有機層３１及び複数の第２配線３２を含む。複数の第２配線３２は、第１有機層２１の第１上面２１１上に位置していてもよい。第２有機層３１は、複数の第２配線３２を覆っている。
　第２有機層３１は、絶縁性を有する有機材料を含む。第２有機層３１の材料としては、上述の第１有機層２１の材料を採用できる。第２有機層３１の厚さの数値範囲としては、上述の第１有機層２１の厚さの数値範囲を採用できる。
　第２配線３２は、第１配線２２と同様に、導電性を有する材料を含む。第２配線３２は、第１配線２２と同様に、シード層及び本体層を含んでいてもよい。第２配線３２の幅、高さ、間隔の数値範囲としては、上述の第１配線２２の幅、高さ、間隔の数値範囲を採用できる。第２配線３２は、第１配線２２と同様に、底部、頂部、第１側面、第２側面及び接続部を含んでいてもよい。
　（第３変形例）
　上述の実施の形態においては、再配線層１５が支持キャリア５０によって支持される例を示した。支持キャリア５０は、再配線層１５の製造工程において土台となる部材である。図示はしないが、再配線層１５は、支持キャリア５０以外の基板によって支持されていてもよい。例えば、再配線層１５は、コア基板の第１面上又は第２面上に位置していてもよい。コア基板は、第１面から第２面へ貫通する貫通電極を含んでいてもよい。再配線層１５の複数の第１配線２２の少なくとも一部は、コア基板の貫通電極に電気的に接続されていてもよい。
　コア基板は、配線デバイス１０の構成要素の１つであってもよい。例えば、配線デバイス１０は、貫通電極を含むコア基板と、コア基板の第１面上又は第２面上に位置する再配線層１５と、を備えてもよい。配線デバイス１０は、コア基板と、コア基板の第１面上に位置する第１の再配線層１５と、コア基板の第２面上に位置する第２の再配線層１５と、を備えてもよい。
　図１７は、配線デバイス１０が搭載される製品の例を示す図である。配線デバイス１０は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ１１０、タブレット端末１２０、携帯電話１３０、スマートフォン１４０、デジタルビデオカメラ１５０、デジタルカメラ１６０、デジタル時計１７０、サーバ１８０等に搭載される。
　上述した実施の形態に対するいくつかの変形例を説明してきたが、当然に、複数の変形例を適宜組み合わせて上述した実施の形態に適用することも可能である。
　次に、本開示の実施形態を実施例により更に具体的に説明するが、本開示の実施形態はその要旨を超えない限り、以下の実施例の記載に限定されるものではない。
（比較例１）
　図５～１２に示す方法により、第１有機層２１及び複数の第１配線２２を含む第１配線層２０を下地層４１上に形成した。第１有機層２１は、ポリイミドを含む。第１配線２２は、シード層２３及び本体層２４を含む。シード層２３は、チタン層と、チタン層上に位置する銅層と、を含む。本体層２４は、銅からなる。第１配線２２の高さは１．０μｍであり、第１配線２２の幅は１．０μｍであった。従って、第１配線２２のアスペクト比は１．０である。
（実施例１～４及び比較例２）
　第１配線２２のアスペクト比を変更したこと以外は、比較例１の場合と同様の方法によって、第１配線層２０を下地層４１上に形成した。実施例１～４及び比較例２における第１配線２２の幅、高さ及びアスペクト比を図１８に示す。
　実施例１～４及び比較例１～２の第１配線２２によって伝送される信号の品質を評価した。信号の品質は、第１配線２２によって伝送される高周波信号のアイパターンの開口の広さによって評価される。アイパターンの一例を図１９に示す。評価結果を、図１８の「信号品質」の欄に示す。数字「０」は、アイパターンが、図１９に示す矩形の領域Ｒに重なっていたことを意味する。数字が大きいほど、領域Ｒに対するアイパターンの開口のマージンが大きいことを意味する。高周波信号の最大周波数は１．０ＧＨｚであった。
　実施例１～４及び比較例１～２の比較から分かるように、第１配線２２が２．０以上４．０以下のアスペクト比を有する場合、アイパターンが領域Ｒに重なることを抑制できた。第１配線２２が２．５以上４．０以下のアスペクト比を有する場合、領域Ｒに対するアイパターンの開口のマージンがより大きくなった。
（実施例５）
　実施例３の場合と同様の方法によって、複数の第１配線２２を下地層４１上に形成した。続いて、第１配線２２の表面に第１無機層２５を形成した。第１無機層２５は、酸化珪素を含む。第１無機層２５の厚さは４０ｎｍであった。
（実施例６～９）
　第１無機層２５の厚さを変更したこと以外は、実施例５の場合と同様の方法によって、第１有機層２１、第１配線２２及び第１無機層２５を含む第１配線層２０を下地層４１上に形成した。実施例６～９における第１配線２２の幅、高さ及びアスペクト比並びに第１無機層２５の厚さを図２０に示す。
　実施例５～９の第１配線２２によって伝送される信号の品質を、実施例１～４及び比較例１～２の場合と同様に評価した。評価結果を、図２０の「信号品質」の欄に示す。第１無機層２５が４０ｎｍ以上５００ｎｍ以下の厚さを有する場合、アイパターンが領域Ｒに重なることを抑制できた。第１無機層２５が５０ｎｍ以上４００ｎｍ以下の厚さを有する場合、領域Ｒに対するアイパターンの開口のマージンがより大きくなった。
　第１無機層２５による第１配線２２の保護特性は、第１無機層２５の厚さが大きいほど向上する。図２０の「保護」の欄において、「ｇｒｅａｔ」は、「ｇｏｏｄ」に比べて強固に第１配線２２が第１無機層２５によって保護されていることを意味する。
　図２１は、第１有機層２１、第１配線２２及び第１無機層２５を含む第１配線層２０の断面画像の一例を示す図である。図２２は、第１配線２２の表面を拡大して示す断面画像の一例である。第１配線２２の表面粗さは、第１配線２２の側面の断面画像に現れる複数の山と谷の間の距離Δｈを、厚さ方向の一定範囲で平均することによって測定される。
１０　配線デバイス
１５　再配線層
２０　第１配線層
２１　第１有機層
２２　第１配線
２２１　底部
２２２　頂部
２２３　第１側面
２２４　第２側面
２２５　接続部
２３　シード層
２４　本体層
２５　第１無機層
Ｌ１１　第１仮想線
Ｌ１２　第２仮想線
Ｐ１０　仮想コーナー
θ１　第１傾斜角度
θ２　第２傾斜角度
３０　第２配線層
３１　第２有機層
３２　第２配線
３５　第２無機層
４１　下地層
４２　導電層
４３　絶縁層
５０　支持キャリア
５１　剥離層
６０　半導体素子

Claims (17)

  1. 　配線デバイスであって、
    　第１面及び前記第１面の反対側に位置する第２面を含む下地層と、
    　前記下地層の前記第１面上に位置する複数の第１配線と、
    　前記複数の第１配線を覆う第１有機層と、を備え、
    　前記第１配線は、２．０以上４．０以下のアスペクト比を有する、配線デバイス。
  2. 　前記第１配線は、前記下地層の前記第１面上に位置するシード層と、前記シード層上に位置する本体層と、を含む、請求項１に記載の配線デバイス。
  3. 　前記第１配線は、前記下地層の前記第１面に面する底部と、前記配線デバイスの厚さ方向において前記底部の反対側に位置する頂部と、前記底部から前記頂部に向かって広がる第１側面と、前記頂部から前記底部に向かって広がる第２側面と、前記第１側面と前記第２側面とが接続される接続部と、を含み、
    　前記第１面の法線方向に対して前記第２側面が成す角度である第２傾斜角度は、前記法線方向に対して前記第１側面が成す角度である第１傾斜角度よりも大きい、請求項１に記載の配線デバイス。
  4. 　前記第１傾斜角度に対する前記第２傾斜角度の比率が、２．０以上である、請求項３に記載の配線デバイス。
  5. 　前記配線デバイスの厚さ方向における、前記頂部の頂点から前記接続部までの距離は、前記第１配線の高さの０．２０倍以下である、請求項３に記載の配線デバイス。
  6. 　前記第１配線は、前記底部において第１幅を有し、前記配線デバイスの厚さ方向における前記底部と前記頂部の頂点の中間位置において第２幅を有し、前記接続部において第３幅を有し、
    　前記第２幅は、前記第１幅よりも小さく、
    　前記第３幅は、前記第２幅よりも小さい、請求項３に記載の配線デバイス。
  7. 　前記第１幅に対する前記第２幅の比率が、０．９９以下である、請求項６に記載の配線デバイス。
  8. 　前記第２幅に対する前記第３幅の比率が、前記第１幅に対する前記第２幅の比率よりも大きい、請求項６に記載の配線デバイス。
  9. 　前記第１側面の表面粗さが、５０ｎｍ以下である、請求項３に記載の配線デバイス。
  10. 　前記第１配線の幅に対する、前記第１配線の仮想コーナーから前記第２側面までの最短距離の比率が、０．０５以上であり、
    　前記仮想コーナーは、第１仮想線と第２仮想線が交わる点であり、
    　前記第１仮想線は、前記底部と前記第１側面とが接続される点を通り、前記第１面の法線方向に延びる直線であり、
    　前記第２仮想線は、前記頂部の頂点を通り、前記第１面に平行に延びる直線である、請求項３に記載の配線デバイス。
  11. 　前記第１配線の表面と前記第１有機層との間に位置する第１無機層を備える、請求項１～１０のいずれか一項に記載の配線デバイス。
  12. 　前記第１配線の前記表面に位置する前記第１無機層の厚さが、５０ｎｍ以上４００ｎｍ以下である、請求項１１に記載の配線デバイス。
  13. 　前記第１配線の幅が、０．５μｍ以上２．０μｍ以下である、請求項１～１０のいずれか一項に記載の配線デバイス。
  14. 　前記複数の第１配線の少なくとも一部において、隣り合う２つの前記第１配線の間の間隔が２．０μｍ以下である、請求項１３に記載の配線デバイス。
  15. 　配線デバイスの製造方法であって、
    　支持キャリアを準備する工程と、
    　前記支持キャリア上に下地層を形成する工程と、
    　前記下地層上にシード層を形成する工程と、
    　前記シード層上にレジスト層を形成する工程と、
    　前記レジスト層の開口に電解めっき処理によって本体層を形成する工程と、
    　前記レジスト層を除去する第１除去工程と、
    　前記本体層に重ならない前記シード層を除去する第２除去工程と、
    　前記本体層を覆う第１有機層を形成する工程と、を備える、配線デバイスの製造方法。
  16. 　前記第２除去工程は、イオンミリングによって前記シード層を削る工程を含む、請求項１５に記載の配線デバイスの製造方法。
  17. 　前記シード層及び前記本体層を含む第１配線の表面に第１無機層を形成する工程を備える、請求項１５又は１６に記載の配線デバイスの製造方法。
PCT/JP2024/009812 2023-03-13 2024-03-13 配線デバイス及び配線デバイスの製造方法 Ceased WO2024190831A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2025506905A JPWO2024190831A1 (ja) 2023-03-13 2024-03-13

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-039090 2023-03-13
JP2023039090 2023-03-13

Publications (1)

Publication Number Publication Date
WO2024190831A1 true WO2024190831A1 (ja) 2024-09-19

Family

ID=92755250

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/009812 Ceased WO2024190831A1 (ja) 2023-03-13 2024-03-13 配線デバイス及び配線デバイスの製造方法

Country Status (3)

Country Link
JP (1) JPWO2024190831A1 (ja)
TW (1) TW202503997A (ja)
WO (1) WO2024190831A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074486A (ja) * 2010-09-28 2012-04-12 Toppan Printing Co Ltd ビルドアッププリント配線基板の製造方法
JP2015167179A (ja) * 2014-03-04 2015-09-24 大日本印刷株式会社 多層配線構造体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074486A (ja) * 2010-09-28 2012-04-12 Toppan Printing Co Ltd ビルドアッププリント配線基板の製造方法
JP2015167179A (ja) * 2014-03-04 2015-09-24 大日本印刷株式会社 多層配線構造体

Also Published As

Publication number Publication date
JPWO2024190831A1 (ja) 2024-09-19
TW202503997A (zh) 2025-01-16

Similar Documents

Publication Publication Date Title
JP7794339B2 (ja) 部分構造、インターポーザー、及び半導体装置
US20220375840A1 (en) Manufacture of electronic chips
JP7723914B2 (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
TWI713621B (zh) 具有可變的重分佈層厚度之半導體封裝體
TWI358116B (en) Packaging structure and packaging method thereof
TWI426584B (zh) 半導體封裝件及其製法
US20130130493A1 (en) Connecting pad producing method
US11647615B2 (en) Electronic device package and manufacturing method thereof
CN110518020B (zh) 一种显示面板及其制作方法
EP4109538A1 (en) Display substrate, display substrate motherboard and manufcturing method therefor, and display device
CN102404935B (zh) 多层导通孔叠层结构
JP4148069B2 (ja) マイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、及びマイクロストリップライン構造を有する基板の製造方法
JP7565018B2 (ja) 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法
TW202503997A (zh) 配線裝置及配線裝置之製造方法
WO2024027405A1 (zh) 芯片封装结构及其制作方法
TWI844800B (zh) 電路基板
JP7602733B2 (ja) 導電基板およびその製造方法
WO2025198055A1 (ja) インターポーザの製造方法、インターポーザ中間体及びインターポーザ
CN216213459U (zh) 一种显示基板及显示装置
WO2024154787A1 (ja) 配線基板群及びその製造方法並びに配線基板及びその製造方法
JP2025120778A (ja) 配線基板群及びその製造方法、第１配線基板及びその製造方法、並びに第２配線基板及びその製造方法
JP2025156933A (ja) 再配線層及びその製造方法
CN111180407A (zh) 半导体器件、焊盘结构及其制备方法
JP2011204979A (ja) 半導体チップ、半導体多層回路、及び、半導体チップの製造方法
JP2026046058A (ja) 再配線層及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24770936

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2025506905

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 24770936

Country of ref document: EP

Kind code of ref document: A1