WO2024146083A1 - 线阵图像传感器芯片和图像传感器 - Google Patents
线阵图像传感器芯片和图像传感器 Download PDFInfo
- Publication number
- WO2024146083A1 WO2024146083A1 PCT/CN2023/100531 CN2023100531W WO2024146083A1 WO 2024146083 A1 WO2024146083 A1 WO 2024146083A1 CN 2023100531 W CN2023100531 W CN 2023100531W WO 2024146083 A1 WO2024146083 A1 WO 2024146083A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- signal
- image sensor
- transmission
- linear array
- unit
- Prior art date
Links
- 230000008054 signal transmission Effects 0.000 claims abstract description 105
- 230000005540 biological transmission Effects 0.000 claims abstract description 91
- 108010001267 Protein Subunits Proteins 0.000 claims description 12
- 230000003287 optical effect Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 5
- 101100042610 Arabidopsis thaliana SIGB gene Proteins 0.000 description 22
- 230000003071 parasitic effect Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 14
- 101100294408 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MOT2 gene Proteins 0.000 description 13
- 101150117326 sigA gene Proteins 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 11
- 101100421503 Arabidopsis thaliana SIGA gene Proteins 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 5
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 5
- 230000003321 amplification Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 239000000306 component Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 3
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 2
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 2
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 2
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- -1 N can be 2 Proteins 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- ZQBWEJQBVWJHRY-PXRPMCEGSA-N ethyl 4-(8-chloro-5,6-dihydrobenzo[1,2]cyclohepta[2,4-b]pyridin-11-ylidene)piperidine-1-carboxylate;(1s,2s)-2-(methylamino)-1-phenylpropan-1-ol Chemical compound CN[C@@H](C)[C@@H](O)C1=CC=CC=C1.C1CN(C(=O)OCC)CCC1=C1C2=NC=CC=C2CCC2=CC(Cl)=CC=C21 ZQBWEJQBVWJHRY-PXRPMCEGSA-N 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
Definitions
- the industrial detection field requires image sensors to have higher detection accuracy and detection speed, that is, higher resolution and faster scanning speed.
- the increase in resolution means that the number of photosensitive pixels arranged on the same length of linear array image sensor chip increases, which brings two problems: as the number of pixels increases, the number of shift switches connected to the common signal line increases, which increases the parasitic capacitance on the common signal line and reduces the strength of the effective signal; at the same time, the increase in parasitic capacitance will also affect the fastest transmission speed of the signal.
- the main purpose of the present invention is to provide a linear array image sensor chip 1 to solve the problem in the prior art that the parasitic capacitance on the common signal line is too large and the strength of the effective signal is lost.
- a linear array image sensor chip 1 comprising: a photosensitive unit 101, a signal storage unit 102, a signal transmission unit 103 and a timing control unit 104, wherein the photosensitive unit 101 comprises N photosensitive pixel sub-units; the signal storage unit 102 comprises N signal storage sub-units, and the N photosensitive pixel sub-units are respectively connected to the N signal storage sub-units; the signal transmission unit 103 comprises a first signal transmission sub-unit and N first transmission switches, and the N signal storage sub-units are respectively connected to the first signal transmission sub-unit through the N first transmission switches; the timing control unit 104 is connected to the signal transmission unit, and the timing control unit 104 comprises a row start signal pin FS, a clock signal pin CLK, a transmission control signal pin MODE, a cascade start input signal pin SI and a cascade start output signal pin SO.
- the signal transmission subunit includes an amplifier and a transmission signal pin, wherein the signal transmission subunit includes a first signal transmission subunit and a second signal transmission subunit.
- an image sensor comprising any one of the above-mentioned linear array image sensor chips 1.
- the image sensor also includes: a substrate, a frame, an optical lens, a light source, and a socket interface; wherein the optical lens is arranged above the photosensitive window of the linear array image sensor chip 1; the light source is arranged on the side of the optical lens; and the socket interface is connected to the linear array image sensor chip 1 and the light source.
- the image sensor includes a plurality of linear array image sensor chips 1 .
- a plurality of linear array image sensor chips 1 are arranged linearly.
- a plurality of line array image sensor chips 1 are connected in parallel.
- FIG1 shows a schematic diagram of the overall structure of a linear array image sensor chip provided according to an embodiment of the present invention.
- a functional block diagram of a linear array image sensor chip includes a photosensitive unit 101, which is used to convert a light signal into an electrical signal and perform preliminary amplification; the photosensitive unit places 864 photosensitive pixels at intervals of 1200 DPI within a length range of 18.3 mm, and the size of each photosensitive pixel is 20*20 um; a signal storage unit 102, which is used to store the voltage signal of each pixel preliminarily amplified; a signal transmission unit 103, which is used to store the voltage signal corresponding to each pixel in the storage unit
- the final stage amplification and output are performed in sequence, including two output ports SIG1 and SIG2; a timing control unit 104 is used to receive an external clock signal and generate internal switch control timings, the input signal pins of the timing control unit include: a cascade start input signal pin SI
- the common signal line in this embodiment is evenly divided into the front section and the rear section, and the parasitic capacitance on each common signal line is reduced.
- the maximum frequency of signal transmission can be increased by half, and when the shift switch connects the storage capacitor for final amplification, the charge lost by the storage capacitor on the common signal line is halved, thereby increasing the strength of the effective signal.
- All photosensitive pixels are serially output simultaneously through two channels. Under the same clock frequency, the output time of all photosensitive pixels is halved, which increases the scanning speed.
- the linear array image sensor chip of the present invention includes a photosensitive unit 101, a signal storage unit 102, a signal transmission unit 103 and a timing control unit 104, wherein the photosensitive unit 101 includes N photosensitive pixel subunits; the signal storage unit 102 includes N signal storage subunits, and the N photosensitive pixel subunits are respectively connected to the N signal storage subunits; the signal transmission unit 103 includes a first signal transmission subunit and N first transmission switches, and the N signal storage subunits are respectively connected to the first signal transmission subunit through the N first transmission switches; the timing control unit 104 is connected to the signal transmission unit, and the timing control unit includes a row start signal pin FS, a clock signal pin CLK, a transmission control signal pin MODE, a cascade start input signal pin SI and a cascade start output signal pin SO, so that the parasitic capacitance on the line when transmitting the signal can be reduced, thereby achieving the technical effect of improving the strength of the effective signal.
- the photosensitive unit 101 includes N photosensitive
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
Abstract
本发明提供了一种线阵图像传感器芯片,包括:感光单元,信号存储单元,信号传输单元和时序控制单元,其中,感光单元包括N个感光像素子单元;信号存储单元包括N个信号存储子单元,N个感光像素子单元分别与N个信号存储子单元连接;信号传输单元包括第一信号传输子单元和N个第一传输开关,N个信号存储子单元分别通过N个第一传输开关与第一信号传输子单元连接;时序控制单元与信号传输单元连接,时序控制单元包括行启动信号引脚、时钟信号引脚、传输控制信号引脚、级联启动输入信号引脚和级联启动输出信号引脚。
Description
交叉引用
本申请要求于2023年01月06日提交中国专利局、申请号为202310019685.3、发明名称为“线阵图像传感器芯片和图像传感器”的中国专利申请的优先权,其全部内容通过引用结合在本申请中。
本发明涉及图像传感领域,具体而言,涉及一种线阵图像传感器芯片和图像传感器。
线阵图像传感器广泛应用于现代工业检测领域,其核心部件是线阵图像传感器芯片,所述线阵图像传感器芯片上设有线性排列的感光像素,感光像素感光后将光信号转换为电信号,初步放大后进行存储,再由时序控制电路控制所有像素通过移位开关依次连接公共信号线,最后经过末级放大器放大后串行输出。
随着时代的发展,工业检测领域要求图像传感器检测精度和检测速度越来越高,即分辨率越来越高,扫锚速度也越来越快。分辨率提高意味着相同长度的线阵图像传感器芯片上排列的感光像素数越来越多,由此带来两个问题:随着像素数的增加,公共信号线上连接的移位开关数量增加,使得公共信号线上的寄生电容增加,损耗有效信号的强度;同时寄生电容增加也会影响信号的最快传输速度。
发明内容
本发明的主要目的在于提供一种线阵图像传感器芯片1,以解决现有技术中的公共信号线上寄生电容过大损耗有效信号的强度的问题。
为了实现上述目的,根据本发明的一个方面,提供了一种线阵图像传感器芯片1,包括:感光单元101,信号存储单元102,信号传输单元103和时序控制单元104,其中,感光单元101包括N个感光像素子单元;信号存储单元102包括N个信号存储子单元,N个感光像素子单元分别与N个信号存储子单元连接;信号传输单元103包括第一信号传输子单元和N个第一传输开关,N个信号存储子单元分别通过N个第一传输开关与第一信号传输子单元连接;时序控制单元104与信号传输单元连接,时序控制单元104包括行启动信号引脚FS、时钟信号引脚CLK、传输控制信号引脚MODE、级联启动输入信号引脚SI和级联启动输出信号引脚SO。
可选地,信号传输单元103还包括N-1个第二信号传输子单元和N-1个第二传输开关,N-1个信号存储子单元分别连接N-1个第二传输开关的一端,N-1个第二传输开关的另一端分别与N-1个第二信号传输子单元连接,其中,N-1个信号存储子单元为N个信号存储子单元中任意N-1个信号存储子单元。
可选地,信号传输子单元包括放大器和传输信号引脚,其中,信号传输子单元包括第一信号传输子单元和第二信号传输子单元。
根据本发明的另一个方面,提供了一种图像传感器,包括上述任一一种线阵图像传感器芯片1。
可选地,图像传感器还包括:基板,框架,光学透镜,光源,和插座接口;其中,光学透镜设置在线阵图像传感器芯片1的感光视窗的上方;光源设置在光学透镜的侧面;插座接口与线阵图像传感器芯片1和光源连接。
可选地,图像传感器包括多个线阵图像传感器芯片1。
可选地,多个线阵图像传感器芯片1线性排列。
可选地,多个线阵图像传感器芯片1并联连接。
可选地,多个线阵图像传感器芯片1按照线性排列的顺序级联连接,多个线阵图像传感器芯片1中的上一级芯片的级联启动输出信号引脚SO与下一级芯片的级联启动输入信号引脚SI连接。
可选地,多个线阵图像传感器芯片1的每个线阵图像传感器芯片1包括多个信号传输引脚,多个线阵图像传感器芯片1包括的多个信号传输引脚各自独立输出信号。
应用本发明的技术方案,本发明的线阵图像传感器芯片1包括感光单元101,信号存储单元102,信号传输单元103和时序控制单元104,其中,感光单元101包括N个感光像素子单元;信号存储单元102包括N个信号存储子单元,N个感光像素子单元分别与N个信号存储子单元连接;信号传输单元103包括第一信号传输子单元和N个第一传输开关,N个信号存储子单元分别通过N个第一传输开关与第一信号传输子单元连接;时序控制单元104与信号传输单元连接,时序控制单元包括行启动信号引脚FS、时钟信号引脚CLK、传输控制信号引脚MODE、级联启动输入信号引脚SI和级联启动输出信号引脚SO,这样可以减小传输信号时线路上的寄生电容,进而实现提高有效信号的强度的技术效果。
构成本申请的一部分的说明书附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1示出了根据本发明的实施例提供的线阵图像传感器芯片的整体结构示意图;
图2示出了根据本发明的可选实施例提供的线阵图像传感器芯片的原理示意图;
图3示出了根据本发明的可选实施例提供的线阵图像传感器芯片双路串行输出时序图;
图4示出了根据本发明的可选实施例提供的线阵图像传感器芯片单路串行输出时序图;
图5示出了根据本发明的可选实施例提供的线阵图像传感器芯片级联构成的图像传感器的结构示意图;
图6示出了根据本发明的可选实施例提供的线阵图像传感器芯片并联构成的图像传感器的结构示意图。
其中,上述附图包括以下附图标记:
1、线阵图像传感器芯片;101、感光单元;102、信号存储单元;103、信号传输单元;
104、时序控制单元;PD、感光二极管;AMP、放大器;Ct、浮动扩散节点电容;FS、行启动信号引脚;CLK、时钟信号引脚;MODE、传输控制信号引脚;SI、级联启动输入信号引脚;SO、级联启动输出信号引脚。
1、线阵图像传感器芯片;101、感光单元;102、信号存储单元;103、信号传输单元;
104、时序控制单元;PD、感光二极管;AMP、放大器;Ct、浮动扩散节点电容;FS、行启动信号引脚;CLK、时钟信号引脚;MODE、传输控制信号引脚;SI、级联启动输入信号引脚;SO、级联启动输出信号引脚。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。同时,应当明白,为了便于描述,附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
图1示出了根据本发明的线阵图像传感器芯片的实施例的整体结构示意图,如图1所示,本发明提供了一种线阵图像传感器芯片,包括:
本发明的线阵图像传感器芯片包括感光单元101,信号存储单元102,信号传输单元103和时序控制单元104,其中,感光单元101包括N个感光像素子单元;信号存储单元102包括N个信号存储子单元,N个感光像素子单元分别与N个信号存储子单元连接;信号传输单元103包括第一信号传输子单元和N个第一传输开关,N个信号存储子单元分别通过N个第一传输开关与第一信号传输子单元连接;时序控制单元104与信号传输单元连接,时序控制单元包括行启动信号引脚FS、时钟信号引脚CLK、传输控制信号引脚MODE、级联启动输入信号引脚SI和级联启动输出信号引脚SO,这样可以减小传输信号时线路上的寄生电容,进而实现提高有效信号的强度的技术效果。
具体地,现有技术中所有感光像素产生的电信号都汇入一条公共线路,并从同一个信号传输子单元向外输出,此时公共线路上的寄生电容会影响每一个从公共线路上流过的信号的有效信号的强度。本方案提供的线阵图像传感器芯片可以将输入信号传输单元的线路分为N条,每条线路上可以连接一个感光像素子单元和一个信号存储子单元,其中,一个感光像素子单元中可以包括一个或多个感光像素,每条线路上有一个第一传输开关,第一传输开关的两端分别连接这条线路上的信号存储子单元和第一信号传输单元,因此,通过第一传输开关的开闭,可以控制某条线路只有在传输信号时才与第一信号传输子单元建立电连接关系,当某条线路上不传输信号时,就断开其与第一信号传输子单元的连接,这样对于每个正在传输的电信号,影响其有效信号的寄生电容的大小仅为一条线路上的寄生电容,相比于现有技术,本方案可以有效减小传输信号时线路上的寄生电容,进而实现提高有效信号的强度的技术效果。需要说明的是,如图1所示的方案中N为2,感光单元被平均分为了两个子单元,其中,感光像素PIX1-PIX432为一个感光像素子单元,PIX433-PIX854为另一个感光像素子单元,信号存储单元、信号传输单元被平均分为了两个子单元,两个感光像素子单元分别与两个信号存储子单元连接,两个信号存储子单元分别与两个信号传输子单元连接,这仅为本发明提供的一种具体实施方式,并不限制本发明中的N取其他数值。
可选地,信号传输单元103还包括N-1个第二信号传输子单元和N-1个第二传输开关,N-1个信号存储子单元分别连接N-1个第二传输开关的一端,N-1个第二传输开关的另一端分别与N-1个第二信号传输子单元连接,其中,N-1个信号存储子单元为N个信号存储子单元中任意N-1个信号存储子单元。
可选地,信号传输子单元包括放大器和传输信号引脚,其中,信号传输子单元包括第一信号传输子单元和第二信号传输子单元。
具体地,本发明提供的线阵图像传感器芯片的信号传输单元可以包括多个信号传输子单元,每个信号传输子单元中可以包括一个放大器和一个信号传输引脚。本可选实施例提供的线阵图像传感器芯片可以提供多线路同时输出信号的模式,N个信号传输子单元中可以有一个信号传输子单元是特殊的,这个信号传输子单元与N个信号存储子单元的每个信号存储子单元都建立电路连接关系,这个信号传输子单元与N个信号存储子单元的每个信号存储子单
元分别建立的电路上都有一个第二传输开关,这个特殊的信号传输子单元即为第一信号传输子单元,同时,N个信号存储子单元中也有一个特殊的信号存储子单元,即没有与N-1个第二信号传输子单元连接的那个信号存储子单元。N个信号传输子单元中除了第一信号传输子单元以外的其他信号传输子单元均为第二信号传输子单元,N-1个第二信号传输子单元通过N-1个第二传输开关与N-1个信号存储子单元一一对应连接,同时,N个信号存储子单元也分别与第一信号传输子单元通过N个第一传输开关连接。总而言之,N个信号存储子单元中有一个特殊的信号存储子单元,这个信号存储子单元只通过一个第一传输开关与第一信号传输子单元连接,不与其他信号传输子单元连接;其他N-1个信号存储子单元与N-1个第二信号传输子单元通过N-1个第二传输开关一一对应连接,同时,其他N-1个信号存储子单元通过一一对应的N-1个第一传输开关与第一信号传输子单元连接。
在线阵图像传感器芯片处于多线路同时输出信号的模式下,N-1个第二传输开关闭合,N个第一传输开关中连接特殊的信号存储子单元与第一信号传输子单元的特殊的第一传输开关闭合,其余N-1个第一传输开关断开,可以使N-1个第二信号传输子单元与N-1个信号存储子单元的电路接通,且N-1个第二信号存储子单元与第一信号传输子单元的电路断开,此时N个信号存储单元中的数据可以同时通过N个信号传输子单元输出,与现有技术相比,成倍提高了信号的传输速率;在线阵图像传感器芯片处于单线路依次输出信号的模式下,N-1个第二传输开关断开,N个第一传输开关依次闭合,可以使N个信号存储单元依次与第一信号传输子单元连接,与现有技术相比,在每个信号存储子单元向第一信号传输子单元传输数据时,电路中的寄生电容成倍减小,有效提高了信号的强度,也有效提升了线阵图像传感器芯片的感度。
作为一种具体的实施例,N可以为2,图1示出了根据本发明的实施例提供的线阵图像传感器芯片的整体结构示意图,如图1所示,一种线阵图像传感器芯片功能框图,包括感光单元101,用于将光信号转换为电信号,并进行初步放大;感光单元在18.3mm长度范围内按照1200DPI的分辨率间隔放置864个感光像素,每个感光像素大小为20*20um;信号存储单元102,用于存储各个像素初步放大的电压信号;信号传输单元103,用于将存储部中各个像素对应的电压信号依次进行末级放大并输出,包含两个输出端口SIG1和SIG2;时序控制单元104,用于接收外部时钟信号并产生内部各开关控制时序,时序控制单元的输入信号引脚包括:级联启动输入信号引脚SI,行启动信号引脚FS,时钟信号引脚CLK,单路/双路输出选择信号引脚MODE,时序控制部输出信号引脚包括级联启动输出信号引脚SO,以及内部时序所用的各开关信号,其中,感光二极管也可以被称为一个感光像素,因为一个感光二极管输出的信号即为图像中一个像素的像素值。
图2示出了根据本发明的可选实施例提供的线阵图像传感器芯片的原理示意图,如图2所示,N可以取2,PD1~PD864为感光单元中的感光二极管,AMP1~AMP864为感光单元初始放大器,感光单元中的感光二极管分别对应与初始放大器相连,感光二极管与初始放大器之间可通过复位开关Sr连接到参考电压Vref上,PD1~PD432分别与AMP1~AMP432连接,构成一个感光像素子单元,PD433~PD864分别与AMP433~AMP864连接,构成另一个感光像素子单元;Ct1~Ct864为信号存储单元中的存储电容,初始放大器通过存储开关St对应连接
存储电容,存储电容Ct1~Ct432和移位开关sch_1~sch_432构成一个信号存储子单元,存储电容Ct1~Ct432分别通过移位开关sch_1~sch_432连接在前段公共信号线L1上,存储电容Ct433~Ct864和移位开关sch_433~sch_864构成另一个信号存储子单元,存储电容Ct433~Ct864分别通过移位开关sch_433~sch_864连接在后段公共信号线L2上,前段公共信号线与后段公共信号线相互独立分开,每段公共信号线的寄生电容比使用同一条公共信号线时的公共信号线的寄生电容减小一半,末级放大器AMP_1和传输信号引脚SIG1构成一个信号传输子单元,末级放大器AMP_2和传输信号引脚SIG2构成另一个信号传输子单元。前段公共信号线通过切换开关K1与末级放大器AMP_1相连,单刀双掷的切换开关K1可以看作一个普通的开关,即为一个第一传输开关,当这个第一传输开关闭合时,前段公共信号线与末级放大器AMP_1连接,也就是说,第一信号存储子单元与第一信号传输子单元连接,当这个第一传输开关断开时,前段公共信号线与末级放大器AMP_1断开连接,也就是说,第一信号存储子单元与第一信号传输子单元断开连接;后段公共信号线通过切换开关K2可与末级放大器AMP_1相连也可与末级放大器AMP_2相连,单刀双掷的切换开关K2可以看做两个普通的开关,一个是连接前段公共信号线与末级放大器AMP_1的第一传输开关,另一个是连接后段公共信号线与末级放大器AMP_2的第二传输开关,当这个第一传输开关闭合且第二传输开关断开时,后段公共信号线与末级放大器AMP_1连接,且与末级放大器AMP_2断开连接,也就是说,第二信号存储子单元与第一信号传输子单元连接,当这个第一传输开关断开且第二传输开关闭合时,后段公共信号线与末级放大器AMP_2连接,且与末级放大器AMP_1断开连接,也就是说,第二信号存储子单元与第二信号传输子单元连接。通过切换开关K1和切换开关K2的组合,可将输出配置为只经过末级放大器AMP_1单路串行输出或同时经过末级放大器AMP_1与AMP_2的双路串行输出,其中复位开关Sr、存储开关St、移位开关sch_1~sch_864、切换开关K1和K2的开关时序由时序控制单元根据输入信号FS、SI、CLK、MODE生成。
图3示出了根据本发明的可选实施例提供的线阵图像传感器芯片双路串行输出时序图,线阵图像传感器芯片的工作流程如下,行启动信号引脚FS中信号的脉冲到来后,时序控制单元控制复位开关Sr闭合,对各感光二极管初始化后断开复位开关Sr,感光二极管开始接受外界光进行曝光,并进行初级放大,经过一段时间曝光后,时序控制单元控制存储开关St闭合,将各感光像素初始放大后的电压存储在各自对应电容中,然后断开存储开关St,时序控制单元根据传输控制信号引脚MODE中信号的高低电平确定输出为双路串行输出还是单路串行输出。当MODE引脚中的信号为高电平时,芯片可以设置为双路串行输出,切换开关K1接通末级放大器AMP_1,切换开关K2接通末级放大器AMP_2,此时时序控制单元控制移位开关sch_1和sch_433同时闭合后断开,将Ct1存储的电压经由前段公共信号线L1后,由末级放大器AMP_1进行放大输出,将Ct433存储的电压经由后段公共信号线L2后,由末级放大器AMP_2进行放大输出;然后控制移位开关sch_2和sch_434同时闭合后断开,将Ct2存储的电压经由前段公共信号线L1后,由末级放大器AMP_1进行放大输出,同时将Ct434存储的电压经由后段公共信号线L2后,由末级放大器AMP_2进行放大输出;时序控制单元依次向后控制两个移位开关同时闭合后断开,直到最后两个移位开关sch_432和sch_864闭合后断开,完成所有864个感光像素的信号输出,双路串行输出时序如图3所示,其中,l=432,m=648。该实施例中所述公共信号线被平均分为前段和后段两部分,每段公共信号线上的寄生电容减
为原来的一半,能够提升信号传输的最高频率,并且在移位开关接通存储电容进行末级放大时,存储电容损耗在公共信号线上的电荷减半,因而提高了有效信号的强度。所有感光像素经由两路同时串行输出,相同时钟频率下,所有感光像素输出的时间减半,提高了扫描速度。
图4示出了根据本发明的可选实施例提供的线阵图像传感器芯片单路串行输出时序图,可选的,当不需要提高芯片扫描速度时,为减少后续并行模数转换转换器件通道数量,可以将传输控制信号引脚MODE中的信号设为为低电平,芯片为单路串行输出模式,切换开关K1接通末级放大器AMP_1,切换开关K2接通末级放大器AMP_2,时序控制单元控制移位开关sch_1闭合后断开,将Ct1存储的电压经由前段公共信号线L1后,由末级放大器AMP_1进行放大输出,然后控制移位开关sch_2闭合后断开,将Ct2存储的电压经由前段公共信号线L1后,由末级放大器AMP_1进行放大输出,依次控制移位开关,直到控制移位开关sch_432闭合后断开,将Ct432存储的电压经由前段公共信号线L1后,由末级放大器AMP_1进行放大输出,完成前半数量感光像素的输出;时序控制单元此时控制切换开关K1悬空,K2连接末级放大器AMP_1,同时控制移位开关sch_433闭合后断开,将Ct433存储的电压经由后段公共信号线L2后,由末级放大器AMP_1进行放大输出,然后控制移位开关sch_434闭合后断开,将Ct434存储的电压经由后段公共信号线L2后,由末级放大器AMP_1进行放大输出,直到最后控制移位开关sch_864闭合后断开,将Ct864存储的电压经由后段公共信号线L2后,由末级放大器AMP_1进行放大输出,完成所有864个感光像素的输出,单路串行输出时序如图4所示,其中,n=864。该单路串行输出模式,同样将公共信号线平均分为前段和后段两部分,每段公共信号线上的寄生电容减为原来的一半,能够提升了信号传输的最高频率,并且在移位开关接通存储电容进行末级放大时,存储电容损耗在公共信号线上的电荷减半,提高了有效信号的强度。
根据本发明的另一个方面,提供了一种图像传感器,包括上述任一一种线阵图像传感器芯片。可选地,图像传感器还包括:基板,框架,光学透镜,光源,和插座接口;其中,光学透镜设置在线阵图像传感器芯片的感光视窗的上方;光源设置在光学透镜的侧面;插座接口与线阵图像传感器芯片和光源连接。
可选地,图像传感器包括多个线阵图像传感器芯片。多个线阵图像传感器芯片线性排列。多个线阵图像传感器芯片并联连接。多个线阵图像传感器芯片按照线性排列的顺序级联连接,多个线阵图像传感器芯片中的上一级芯片的级联启动输出信号引脚SO与下一级芯片的级联启动输入信号引脚SI连接。
图5示出了根据本发明的可选实施例提供的线阵图像传感器芯片级联构成的图像传感器的结构示意图,如图5所示,本发明提供一种图像传感器,包括PCB基板2,PCB基板上设有3个线阵图像传感器芯片1,图像传感器芯片线性排列,3个芯片的行启动信号引脚FS、时钟信号引脚CLK、传输信号控制引脚MODE、传输信号引脚SIG1和传输信号引脚SIG2分别对应相连,第一个芯片的级联启动输入信号引脚SI悬空,级联启动输出信号引脚SO连接第二个芯片的级联启动输入信号引脚SI,第二个芯片的级联启动输出信号引脚SO连接第三个芯片的级联启动输入信号引脚SI,第三个芯片的级联启动输出信号引脚SO悬空。该实施例中,
三个芯片对应的各个感光像素同时感光、初步放大、存储后,各个感光像素信号输出模式根据传输信号控制引脚MODE中信号的高低电平设置。当传输信号控制引脚MODE中信号为高电平时,所有芯片设置为双路串行输出,第一个芯片的感光像素1到感光像素432对应的信号顺次输出至传输信号引脚SIG1,同时第一个芯片的感光像素433到感光像素864对应的信号顺次输出至传输信号引脚SIG2,紧接着第二个芯片的感光像素1到感光像素432对应的信号顺次输出至传输信号引脚SIG1,同时第二个芯片的感光像素433到感光像素864对应的信号顺次输出至传输信号引脚SIG2,最后第三个芯片的感光像素1到感光像素432对应的信号顺次输出至传输信号引脚SIG1,同时第三个芯片的感光像素433到感光像素864对应的信号顺次输出至传输信号引脚SIG2,这样三个芯片各自前半数量感光像素对应的信号通过传输信号引脚SIG1依次串行输出,三个芯片各自后半数量感光像素对应的信号通过传输信号引脚SIG2依次串行输出。当传输信号控制引脚MODE信号为低电平时,所有芯片设置为单路串行输出,第一个芯片的感光像素1到感光像素864对应的信号顺次输出至传输信号引脚SIG1,紧接着第二个芯片的感光像素1到感光像素864对应的信号顺次输出至传输信号引脚SIG1,最后第三个芯片的感光像素1到感光像素864对应的信号顺次输出至传输信号引脚SIG1,这样三个芯片所有感光像素对应信号通过SIG1依次串行输出。该实施例中,多个图像传感器芯片电气上级联,主要为了减少后续模拟转换通道的数量,通过传输信号控制引脚MODE中信号可设置图像传感器为单路串行输出或双路串行输出,满足不同场合的扫描速度的使用需求,由于两种传输模式中,所有芯片内部公共信号线均分为两部分,寄生电容减半,提高了有效信号的强度。
可选地,多个线阵图像传感器芯片的每个线阵图像传感器芯片包括多个信号传输引脚,多个线阵图像传感器芯片包括的多个信号传输引脚各自独立输出信号。
图6示出了根据本发明的可选实施例提供的线阵图像传感器芯片并联构成的图像传感器的结构示意图,如图6所示,本发明提供另一种图像传感器,包括PCB基板2,PCB基板上设有3个实施例1中的线阵图像传感器芯片1,线阵图像传感器芯片线性排列,3个芯片的行启动信号引脚FS、时钟信号引脚CLK、传输信号控制引脚MODE分别对应相连,三个芯片的级联启动输入信号引脚SI、级联启动输出信号引脚SO均悬空,三个芯片的传输信号引脚SIG1和传输信号引脚SIG2信号分别独立输出。该实施例中,三个芯片对应的各个感光像素同时感光、初步放大、存储后,各个感光像素信号输出模式根据传输信号控制引脚MODE中信号高低电平设置。当传输信号控制引脚MODE中信号为高电平时,所有芯片设置为双路串行输出,三个芯片的感光像素1到感光像素432对应的信号分别顺次输出至各自的传输信号引脚SIG1,同时三个芯片的感光像素433到感光像素864对应的信号分别顺次输出至各自的传输信号引脚SIG2,完成所有感光像素的输出。当传输信号控制引脚MODE中信号为低电平时,所有芯片设置为单路串行输出,三个芯片的感光像素1到感光像素864对应的信号分别顺次输出至各自的传输信号引脚SIG1,完成所有感光像素的输出。该实施例中,多个图像传感器芯片电气上并联,主要为了提高扫锚速度,通过传输信号控制引脚MODE中信号可设置图像传感器为6路串行输出或3路串行输出,满足不同场合的扫描速度的使用需求,同样在
两种传输模式中,所有芯片内部公共信号线均分为两部分,寄生电容减半,提高了有效信号的强度。
本发明的线阵图像传感器芯片包括感光单元101,信号存储单元102,信号传输单元103和时序控制单元104,其中,感光单元101包括N个感光像素子单元;信号存储单元102包括N个信号存储子单元,N个感光像素子单元分别与N个信号存储子单元连接;信号传输单元103包括第一信号传输子单元和N个第一传输开关,N个信号存储子单元分别通过N个第一传输开关与第一信号传输子单元连接;时序控制单元104与信号传输单元连接,时序控制单元包括行启动信号引脚FS、时钟信号引脚CLK、传输控制信号引脚MODE、级联启动输入信号引脚SI和级联启动输出信号引脚SO,这样可以减小传输信号时线路上的寄生电容,进而实现提高有效信号的强度的技术效果。
在本发明的描述中,需要理解的是,方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,在未作相反说明的情况下,这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作,因此不能理解为对本发明保护范围的限制;方位词“内、外”是指相对于各部件本身的轮廓的内外。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
此外,需要说明的是,使用“第一”、“第二”等词语来限定零部件,仅仅是为了便于对相应零部件进行区别,如没有另行声明,上述词语并没有特殊含义,因此不能理解为对本发明保护范围的限制。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
本申请实施例提供的方案可应用于图像传感领域,在本申请实施例中,采用感光单元,信号存储单元,信号传输单元和时序控制单元,其中,感光单元包括N个感光像素子单元;信号存储单元包括N个信号存储子单元,N个感光像素子单元分别与N个信号存储子单元连接;信号传输单元包括第一信号传输子单元和N个第一传输开关,
N个信号存储子单元分别通过N个第一传输开关与第一信号传输子单元连接;时序控制单元与信号传输单元连接,时序控制单元包括行启动信号引脚、时钟信号引脚、传输控制信号引脚、级联启动输入信号引脚和级联启动输出信号引脚,取得了减小传输信号时线路上的寄生电容,进而实现提高有效信号的强度的技术效果。
Claims (10)
- 一种线阵图像传感器芯片(1),包括:感光单元(101),信号存储单元(102),信号传输单元(103)和时序控制单元(104),其中,所述感光单元(101)包括N个感光像素子单元;所述信号存储单元(102)包括N个信号存储子单元,所述N个感光像素子单元分别与所述N个信号存储子单元连接;所述信号传输单元(103)包括第一信号传输子单元和N个第一传输开关,所述N个信号存储子单元分别通过所述N个第一传输开关与所述第一信号传输子单元连接;所述时序控制单元(104)与所述信号传输单元(103)连接,所述时序控制单元(104)包括行启动信号引脚(FS)、时钟信号引脚(CLK)、传输控制信号引脚(MODE)、级联启动输入信号引脚(SI)和级联启动输出信号引脚(SO)。
- 根据权利要求1所述的线阵图像传感器芯片(1),其中,所述信号传输单元(103)还包括N-1个第二信号传输子单元和N-1个第二传输开关,N-1个信号存储子单元分别连接所述N-1个第二传输开关的一端,所述N-1个第二传输开关的另一端分别与所述N-1个第二信号传输子单元连接,其中,所述N-1个信号存储子单元为所述N个信号存储子单元中任意N-1个信号存储子单元。
- 根据权利要求1所述的线阵图像传感器芯片(1),其中,信号传输子单元包括放大器和传输信号引脚,其中,所述信号传输子单元包括所述第一信号传输子单元和第二信号传输子单元。
- 一种图像传感器,包括权利要求1至3中任一项所述的线阵图像传感器芯片(1)。
- 根据权利要求4所述的图像传感器,其中,还包括:基板,框架,光学透镜,光源,和插座接口;其中,所述光学透镜设置在所述线阵图像传感器芯片(1)的感光视窗的上方;所述光源设置在所述光学透镜的侧面;所述插座接口与所述线阵图像传感器芯片(1)和所述光源连接。
- 根据权利要求4所述的图像传感器,其中,所述图像传感器包括多个所述线阵图像传感器芯片(1)。
- 根据权利要求6所述的图像传感器,其中,多个所述线阵图像传感器芯片(1)线性排列。
- 根据权利要求6所述的图像传感器,其中,多个所述线阵图像传感器芯片(1)并联连接。
- 根据权利要求7所述的图像传感器,其中,多个所述线阵图像传感器芯片(1)按照线性排列的顺序级联连接,多个所述线阵图像传感器芯片(1)中的上一级芯片的级联启动输出信号引脚(SO)与下一级芯片的级联启动输入信号引脚(SI)连接。
- 根据权利要求8所述的图像传感器,其中,多个所述线阵图像传感器芯片(1)的每个线阵图像传感器芯片(1)包括多个信号传输引脚,所述多个所述线阵图像传感器芯片(1)包括的多个信号传输引脚各自独立输出信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310019685.3A CN116132830A (zh) | 2023-01-06 | 2023-01-06 | 线阵图像传感器芯片和图像传感器 |
CN202310019685.3 | 2023-01-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2024146083A1 true WO2024146083A1 (zh) | 2024-07-11 |
Family
ID=86307572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/CN2023/100531 WO2024146083A1 (zh) | 2023-01-06 | 2023-06-15 | 线阵图像传感器芯片和图像传感器 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116132830A (zh) |
WO (1) | WO2024146083A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116132830A (zh) * | 2023-01-06 | 2023-05-16 | 威海华菱光电股份有限公司 | 线阵图像传感器芯片和图像传感器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5268765A (en) * | 1991-04-15 | 1993-12-07 | Mitsubishi Denki Kabushiki Kaisha | Image sensor and image sensor chips therefor including dummy photocells and internal discharge switches |
CN110708482A (zh) * | 2018-07-10 | 2020-01-17 | 广州印芯半导体技术有限公司 | 图像传感器及其像素阵列电路 |
CN113851495A (zh) * | 2020-06-28 | 2021-12-28 | 宁波飞芯电子科技有限公司 | 一种图像传感器和电子设备 |
CN116132830A (zh) * | 2023-01-06 | 2023-05-16 | 威海华菱光电股份有限公司 | 线阵图像传感器芯片和图像传感器 |
-
2023
- 2023-01-06 CN CN202310019685.3A patent/CN116132830A/zh active Pending
- 2023-06-15 WO PCT/CN2023/100531 patent/WO2024146083A1/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5268765A (en) * | 1991-04-15 | 1993-12-07 | Mitsubishi Denki Kabushiki Kaisha | Image sensor and image sensor chips therefor including dummy photocells and internal discharge switches |
CN110708482A (zh) * | 2018-07-10 | 2020-01-17 | 广州印芯半导体技术有限公司 | 图像传感器及其像素阵列电路 |
CN113851495A (zh) * | 2020-06-28 | 2021-12-28 | 宁波飞芯电子科技有限公司 | 一种图像传感器和电子设备 |
CN116132830A (zh) * | 2023-01-06 | 2023-05-16 | 威海华菱光电股份有限公司 | 线阵图像传感器芯片和图像传感器 |
Also Published As
Publication number | Publication date |
---|---|
CN116132830A (zh) | 2023-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2024146083A1 (zh) | 线阵图像传感器芯片和图像传感器 | |
US11089253B2 (en) | Image sensor with controllable conversion gain | |
US5113090A (en) | Voltage comparator | |
JPH11355662A (ja) | Cmosイメ―ジセンサ及びその駆動方法 | |
CN106060430A (zh) | 图像拾取装置、图像拾取系统和驱动图像拾取装置的方法 | |
EP2182722A2 (en) | Solid-state image pickup apparatus, image pickup system, and driving method of the solid-state image pickup apparatus | |
US8582008B2 (en) | Fast-settling line driver design for high resolution video IR and visible images | |
US20200007808A1 (en) | Image sensor, pixel array, and operation method of the image sensor | |
US7875839B2 (en) | Solid state imaging device that generates color pixel signals corresponding to a color filter | |
US20150296156A1 (en) | Image sensing device | |
KR20190089551A (ko) | 이미지 센서 | |
US20120099010A1 (en) | Solid-state image pickup device | |
WO2021128535A1 (zh) | 双模态仿生视觉传感器像素读出系统 | |
CN110519534B (zh) | 电流驱动的像素电路以及相关的图像传感器 | |
US11233962B2 (en) | Image sensor and pixel array which operate based on a clamp voltage and a selection voltage, and operation method of the image sensor | |
US11025851B2 (en) | Fast image sensor with pixel binning | |
CN105915778A (zh) | 半导体器件 | |
CN105222900B (zh) | 红外焦平面阵列读出电路 | |
JP4047028B2 (ja) | イメージセンサー | |
CN219592535U (zh) | 线阵图像传感器芯片和图像传感器 | |
CN108496358A (zh) | 图像传感电路及其控制方法 | |
KR100532504B1 (ko) | 샘플링 커패시터의 수가 감소된 상호연관 이중 샘플링회로 및 이를 구비하는 cmos 이미지 센서 | |
US5237423A (en) | Multi-chip solid-state image sensing device | |
JPH07118760B2 (ja) | イメージセンサ | |
KR101046817B1 (ko) | 센싱 감도를 개선하기 위한 이미지 센서 및 그 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 23914223 Country of ref document: EP Kind code of ref document: A1 |