WO2024106030A1 - モジュール及びモジュールの製造方法 - Google Patents

モジュール及びモジュールの製造方法 Download PDF

Info

Publication number
WO2024106030A1
WO2024106030A1 PCT/JP2023/035628 JP2023035628W WO2024106030A1 WO 2024106030 A1 WO2024106030 A1 WO 2024106030A1 JP 2023035628 W JP2023035628 W JP 2023035628W WO 2024106030 A1 WO2024106030 A1 WO 2024106030A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
conductor
input
plane wiring
module
Prior art date
Application number
PCT/JP2023/035628
Other languages
English (en)
French (fr)
Inventor
護 中島
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2024106030A1 publication Critical patent/WO2024106030A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a module and a method for manufacturing the module.
  • Patent Document 1 discloses that by using a resin containing a compound with a styrene group as a cross-linking component as an insulating material and forming an insulating layer with a porous structure, it is possible to obtain semiconductor elements and semiconductor packages with low dielectric constant, low dielectric loss, low moisture absorption, and high heat resistance.
  • Modules having a package-on-package (POP) structure have been developed that realize high functionality in a small mounting area by stacking electronic components including a plurality of packaged components.
  • POP package-on-package
  • Patent Document 1 describes that it is possible to obtain an insulating film with a low dielectric constant by making the insulating layer have a porous structure, no consideration is given to the size of the voids in the insulating layer or the relationship between the voids in the insulating layer and the wiring conductor. As a result of the inventor's investigation, it has become clear that there is room for improvement in terms of degradation due to thermal cycles.
  • the present invention has been made to solve the above problems, and aims to provide a module that has a rewiring layer equipped with a rewiring conductor and that can suppress deterioration due to thermal cycles, and a method for manufacturing the module.
  • the module of the present invention comprises a sealing body in which a circuit board and electronic components are sealed with a sealing resin and a conductor is exposed on a portion of the surface, and a rewiring layer provided on the surface of the sealing body and including a rewiring conductor and an insulating layer connected to the conductor, the rewiring conductor having a connection conductor in the insulating layer connected to the conductor, and an input/output electrode provided on the surface of the insulating layer opposite the sealing body and connected to the connection conductor, and characterized in that the average diameter of the voids in the rewiring conductor is smaller than the average diameter of the voids in the insulating layer.
  • the manufacturing method of the module of the present invention is characterized by including a step of forming the rewiring conductor by screen printing using a paste containing a conductive filler having an average particle size of 0.1 ⁇ m or more and 1.0 ⁇ m or less, a resin, and a solvent, and a step of forming the insulating layer by screen printing using a paste containing a filler having an average particle size of more than 1.0 ⁇ m and 10.0 ⁇ m or less, a resin, and a solvent.
  • the present invention provides a module that includes a rewiring layer having a rewiring conductor, and that can suppress deterioration due to thermal cycles, and a method for manufacturing the module.
  • FIG. 1 is a cross-sectional view illustrating an example of a module according to the present invention (first embodiment).
  • FIG. 2 is an enlarged view of the portion indicated by the dashed line in FIG.
  • FIG. 3 is a diagram showing an example of a void in a redistribution conductor.
  • FIG. 4 is a cross-sectional view showing a schematic diagram of one example of the electronic component module of the present invention (first embodiment) during the manufacturing process, illustrating the mounting process of the first electronic component and the third electronic component.
  • FIG. 5 is a cross-sectional view showing a schematic diagram of an example of the electronic component module according to the present invention (first embodiment) during the manufacturing process, illustrating a first resin sealing step.
  • FIG. 1 is a cross-sectional view illustrating an example of a module according to the present invention (first embodiment).
  • FIG. 2 is an enlarged view of the portion indicated by the dashed line in FIG.
  • FIG. 3 is a diagram showing an example of a void in
  • FIG. 6 is a cross-sectional view showing an example of the electronic component module according to the present invention (first embodiment) in a manufacturing process, illustrating an in-plane wiring forming step.
  • FIG. 7 is a cross-sectional view showing a schematic diagram of an example of the electronic component module according to the present invention (first embodiment) during the manufacturing process, illustrating a via formation step.
  • FIG. 8 is a cross-sectional view showing a schematic diagram of an example of the electronic component module according to the present invention (first embodiment) during the manufacturing process, illustrating a step of forming an insulating layer.
  • FIG. 7 is a cross-sectional view showing a schematic diagram of an example of the electronic component module according to the present invention (first embodiment) during the manufacturing process, illustrating a via formation step.
  • FIG. 8 is a cross-sectional view showing a schematic diagram of an example of the electronic component module according to the present invention (first embodiment) during the manufacturing process, illustrating a step of forming an insulating layer.
  • FIG. 9 is a cross-sectional view showing a schematic diagram of an example of an electronic component module according to the present invention (first embodiment) in a manufacturing process, illustrating a step of forming input/output electrodes.
  • FIG. 10 is a cross-sectional view showing a schematic diagram of one example of the electronic component module of the present invention (first embodiment) during the manufacturing process, illustrating the process of mounting the second electronic component and the fourth electronic component.
  • FIG. 11 is a cross-sectional view showing a schematic diagram of an example of the electronic component module according to the present invention (first embodiment) during the manufacturing process, illustrating a second resin sealing step.
  • FIG. 12 is a cross-sectional view illustrating an example of a redistribution layer according to the present invention (second embodiment).
  • FIG. 13 is a cross-sectional view illustrating an example of a redistribution layer according to the present invention (third embodiment).
  • the present invention is not limited to the following configurations and aspects, and can be appropriately modified and applied within the scope of the present invention.
  • the present invention also includes a combination of two or more of the individual preferred configurations and aspects of the present invention described below.
  • the module of the present invention comprises a sealing body in which a circuit board and an electronic component are sealed with a sealing resin and a conductor is exposed on a part of the surface, and a rewiring layer provided on the surface of the sealing body and including a rewiring conductor and an insulating layer connected to the conductor, the rewiring conductor has a connection conductor connected to the conductor in the insulating layer, and an input/output electrode provided on the surface of the insulating layer opposite to the sealing body and connected to the connection conductor, the average diameter of the voids in the rewiring conductor is smaller than the average diameter of the voids in the insulating layer.
  • the difference in the thermal expansion coefficient between the insulating layer and the rewiring conductor is alleviated, and peeling between the insulating layer and the rewiring conductor can be suppressed. Therefore, it is believed that it is possible to suppress deterioration due to thermal cycles.
  • the electronic component module according to the first embodiment is characterized primarily in that the average diameter of the voids in the redistribution conductor is smaller than the average diameter of the voids in the insulating layer.
  • FIG. 1 is a cross-sectional view illustrating a schematic example of a module (electronic component module) according to the present invention (first embodiment).
  • 1 is a substantially rectangular parallelepiped module, and has a mounting surface 101, a top surface 102 opposing the mounting surface 101, and four side surfaces 103 connecting the mounting surface 101 and the top surface 102.
  • the mounting surface 101 is provided with a plurality of input/output electrodes (I/O electrodes) 104 to be connected to other electronic components or a substrate (e.g., a motherboard).
  • I/O electrodes input/output electrodes
  • the electronic component module 100 shown in FIG. 1 includes a low-temperature co-fired ceramic substrate (hereinafter, LTCC substrate) 110 and electronic components (a first electronic component 121, a second electronic component 122, a third electronic component 123, and a fourth electronic component 124) sealed with sealing resin layers 152 and 153, a sealing body 180 having a conductive columnar electrode 154 exposed on a part of the surface, and a rewiring layer 190 provided on the surface of the sealing body 180 where the columnar electrode 154 is exposed, and including rewiring conductors (input/output electrodes 104, in-plane wiring 164, and vias 162) connected to the conductive columnar electrode 154 and an insulating layer 161.
  • LTCC substrate low-temperature co-fired ceramic substrate
  • electronic components a first electronic component 121, a second electronic component 122, a third electronic component 123, and a fourth electronic component 12
  • sealing resin layers 152 and 153 a sealing body 180 having a
  • the electronic component module 100 shown in FIG. 1 includes the sealing body 180 and the rewiring layer 190.
  • the sealing body 180 will be mainly described first, and then the rewiring layer 190 will be described.
  • the sealing body 180 is an example of a "sealing body" in the module of the present invention
  • the rewiring layer 190 is an example of a "rewiring layer” in the module of the present invention.
  • the columnar electrode 154 is an example of a "conductor" in the module of the present invention.
  • the input/output electrode 104, the in-plane wiring 164, and the via 162 are examples of a "rewiring conductor" in the module of the present invention, and among these, the in-plane wiring 164 and the via 162 are examples of a "connection conductor" in the module of the present invention, and the input/output electrode 104 is an example of an "input/output electrode” in the module of the present invention.
  • the insulating layer 161 is an example of an "insulating layer" in the module of the present invention
  • the LTCC substrate 110 is an example of a "circuit board” in the module of the present invention
  • the first electronic component 121, the second electronic component 122, the third electronic component 123, and the fourth electronic component 124 are examples of an "electronic component” in the module of the present invention
  • the sealing resin layers 152 and 153 are examples of a "sealing resin" in the module of the present invention.
  • the electronic component module 100 is an electronic component module with components mounted on both sides of the substrate, and internally comprises an LTCC substrate 110 as a circuit board having a first main surface 111 on the mounting surface 101 side and a second main surface 112 on the top surface 102 side, a first electronic component 121 mounted on the first main surface 111, and a plurality of second electronic components 122 mounted on the second main surface 112.
  • the first electronic component 121 has a mounting surface on which a plurality of Cu pillar bumps 131 are provided as external terminals.
  • Each second electronic component 122 also has a mounting surface on which a plurality of Cu pillar bumps 132 are provided as external terminals.
  • the LTCC substrate 110 is a ceramic multilayer substrate in which insulating layers (at least one of which may have vias) and conductor layers provided with wiring and electrodes are laminated.
  • Metallic materials such as silver and copper are used as materials for the conductor layers and vias, and low-temperature co-fired ceramic materials are used as insulating materials for the insulating layers.
  • the low-temperature co-fired ceramic materials are a type of ceramic material that can be co-fired with silver and copper used as metallic materials at a firing temperature of 1000° C.
  • SiO 2 -BaO-Al 2 O 3 -MnO-based glass ceramics examples include SiO 2 -BaO-Al 2 O 3 -MnO-based glass ceramics and SiO 2 -BaO-Al 2 O 3 -MnO-TiO 2 -MgO-ZrO 2 -based glass ceramics.
  • the first main surface 111 of the LTCC substrate 110 is provided with a plurality of first electrodes (mounting pads) 141 that correspond one-to-one to a plurality of Cu pillar bumps 131 (external terminals) of the first electronic component 121, and each Cu pillar bump 131 is connected to the corresponding first electrode 141, thereby flip-chip mounting the first electronic component 121 to the first main surface 111.
  • Each of the first electrodes 141 is connected to a corresponding wiring (not shown) of the LTCC substrate 110 .
  • the first electronic component 121 is not particularly limited, but is preferably an electronic component having a mounting surface on which a plurality of external terminals are provided, and in this embodiment, a surface-mount electronic component having a plurality of Cu pillar bumps 131 as the external terminals is mounted.
  • the first electronic component 121 is preferably an IC, and here an SOI (Silicon On Insulator) 121a is mounted.
  • the first electronic component 121 may also be, for example, a GaAs IC, a Si IC, a SiC IC, or the like.
  • the electronic component module 100 is an electronic component module in which components are mounted on both sides of the substrate, it is sufficient that at least one first electronic component 121 is mounted on the first main surface 111 of the LTCC substrate 110, and multiple first electronic components 121 may be mounted.
  • the second main surface 112 of the LTCC substrate 110 is provided with a plurality of second electrodes (mounting pads) 142 that correspond one-to-one to a plurality of Cu pillar bumps 132 (external terminals) of each second electronic component 122, and each Cu pillar bump 132 is connected to the corresponding second electrode 142, thereby flip-chip mounting each second electronic component 122 to the second main surface 112.
  • Each second electrode 142 is connected to a corresponding wiring (not shown) of the LTCC substrate 110 .
  • the second electronic component 122 is not particularly limited, but is preferably an electronic component having a mounting surface on which a plurality of external terminals are provided, and in this embodiment, a surface-mount electronic component having a plurality of Cu pillar bumps 132 as the external terminals is mounted.
  • the second electronic component 122 is preferably an IC, and in this embodiment, an HBT (Heterojunction Bipolar Transistor) IC 122a, a SAW (Surface Acoustic Wave) filter 122b, and a GaAs IC 122c are mounted.
  • HBT Heterojunction Bipolar Transistor
  • SAW Surface Acoustic Wave
  • a third electronic component 123 is mounted on the first main surface 111 of the LTCC substrate 110.
  • the third electronic component 123 has a mounting surface, a top surface opposite the mounting surface, and a pair of external electrodes 133 as multiple external electrodes rather than Cu pillar bumps (external terminals).
  • a pair of external electrodes 133 are connected to the LTCC substrate 110, and here, each external electrode 133 is formed on a total of five surfaces from the mounting surface through three side surfaces of the third electronic component 123 to the top surface.
  • a plurality of third electrodes 143 are provided on the first main surface 111.
  • the third electrodes 143 are provided in one-to-one correspondence with a pair of external electrodes 133 of the third electronic component 123, and the third electronic component 123 is mounted on the first main surface 111 by connecting each external electrode 133 to the corresponding third electrode 143.
  • Each external electrode 133 is connected to the corresponding third electrode 143 via, for example, solder 135.
  • the third electronic component 123 is not particularly limited, but here, for example, a chip capacitor 123a is mounted.
  • Each third electrode 143 is connected to a corresponding wiring (not shown) of the LTCC substrate 110 .
  • FIG. 1 shows a case where only one third electronic component 123 is mounted, multiple third electronic components 123 may be mounted in a similar manner on the first main surface 111 of the LTCC substrate 110.
  • multiple fourth electronic components 124 are mounted on the second main surface 112 of the LTCC substrate 110.
  • a plurality of fourth electrodes 144 are provided on the second main surface 112.
  • the fourth electrodes 144 are provided in one-to-one correspondence with a pair of external electrodes 134 of the fourth electronic component 124, and the fourth electronic component 124 is mounted on the second main surface 112 by connecting each external electrode 134 to the corresponding fourth electrode 144.
  • Each external electrode 134 is connected to the corresponding fourth electrode 144 via, for example, solder 136.
  • the fourth electronic component 124 is not particularly limited, but here, for example, a chip capacitor 124a and a chip inductor 124b are mounted.
  • Each fourth electrode 144 is connected to a corresponding wiring (not shown) of the LTCC substrate 110 .
  • a sealing resin layer 153 that covers the second electronic component 122 and the fourth electronic component 124 is provided on the second main surface 112 of the LTCC substrate 110.
  • the electronic component module 100 is an electronic component module in which components are mounted on both sides of the substrate, it is sufficient that at least one second electronic component 122 is mounted on the second main surface 112 of the LTCC substrate 110, and electronic components other than the second electronic component 122 (e.g., at least one of the fourth electronic components 124) may be omitted.
  • the electronic component module 100 also includes a plurality of input/output electrodes 151 provided on the first main surface 111 of the LTCC substrate 110, a plurality of columnar electrodes 154 connected to the plurality of input/output electrodes 151, and a sealing resin layer 152 covering the first main surface 111 of the LTCC substrate 110.
  • the columnar electrodes 154 are arranged in one-to-one correspondence with the input/output electrodes 151, and the sealing resin layer 152 is filled around the columnar electrodes 154 while covering the first main surface 111 of the LTCC substrate 110, the first electronic component 121, and the third electronic component 123.
  • the columnar electrode 154 has an end surface 155 exposed from the sealing resin layer 152 .
  • the electronic component module 100 includes a redistribution layer 190 on the surface of the sealing body 180 so as to cover the sealing resin layer 152.
  • the redistribution layer 190 includes a via 162a connected to the first columnar electrode 154a, an input/output electrode 104 connected to the via 162a, an in-plane wiring 164 connected to the second columnar electrode 154b, a via 162b connected to the in-plane wiring 164, and an input/output electrode 104 connected to the via 162b.
  • the redistribution layer 190 includes an insulating layer 161, and the vias 162a and 162b penetrate the insulating layer 161.
  • the input/output electrodes 104 are provided on the surface of the insulating layer 161 opposite the sealing body 180 , and are connected to the columnar electrodes 154 through the vias 162 and in-plane wiring 164 .
  • the via 162a connected to the first columnar electrode 154a extends in the thickness direction within the insulating layer 161, and is directly connected to the input/output electrode 104 provided on the surface of the insulating layer 161 opposite the sealing body 180.
  • one end face of the via 162a is connected to the end face 155 exposed from the sealing resin layer 152 of the first columnar electrode 154a, and the other end face of the via 162a is connected to the input/output electrode 104.
  • the in-plane wiring 164 connected to the second columnar electrode 154b is a wiring that extends in the plane direction within the insulating layer 161. This makes it possible to provide the input/output electrode at any position.
  • the in-plane wiring 164 extends in the plane direction within the insulating layer 161 from the point where it connects to the second columnar electrode 154b and connects to the via 162b, and the via 162b further extends in the thickness direction within the insulating layer 161 and is directly connected to the input/output electrode 104 provided on the surface of the insulating layer 161 opposite the sealing body 180.
  • the thickness of the in-plane wiring 164 is not particularly limited, but is preferably 3.0 ⁇ m or more and 20.0 ⁇ m or less, and more preferably 5.0 ⁇ m or more and 15.0 ⁇ m or less.
  • the insulating layer 161 is preferably an insulating layer made of resin, i.e., a resin insulating layer, and may be a layer that absorbs the unevenness of the base to form a substantially flat surface (planarizing layer).
  • the insulating layer 161 covers the underlying member, that is, the sealing body 180 , except for the areas where the vias 162 and the in-plane wiring 164 are formed. That is, a portion of the insulating layer 161 is in contact with the surface of the sealing body 180 .
  • the insulating layer 161, the connection conductors such as the vias 162 and the in-plane wiring 164 provided in the insulating layer 161, and the rewiring conductors such as the input/output electrodes 104 provided on the insulating layer 161 function as a rewiring layer.
  • the insulating layer 161 be in contact with the connection conductors such as the vias 162 and the in-plane wiring 164 provided in the insulating layer 161, and the rewiring conductors such as the input/output electrodes 104 provided on the insulating layer 161.
  • the insulating layer 161 may be in contact with the surface of the first electronic component 121 or the third electronic component 123 .
  • the thickness of the insulating layer 161 is not particularly limited, and may be, for example, 5 ⁇ m or more and 50 ⁇ m or less, 10 ⁇ m or more and 40 ⁇ m or less, or 15 ⁇ m or more and 30 ⁇ m or less.
  • the thickness of the insulating layer 161 is usually the same as the thickness of the redistribution layer 190. In this specification, the thickness of the insulating layer 161 means the maximum thickness of the insulating layer 161.
  • the rewiring conductors such as the in-plane wiring 164, the vias 162, and the input/output electrodes 104, preferably contain a conductive filler and a resin. This allows the rewiring conductors to more effectively suppress deterioration due to thermal cycles while more effectively functioning as wiring.
  • the rewiring conductors are preferably dry films.
  • conductive fillers examples include metal fillers such as silver filler, copper filler, and nickel filler. Of these, it is preferable that the conductive filler is silver filler.
  • the shape of the conductive filler is not particularly limited, but examples include plate-like, scale-like, and spherical shapes. Of these, a spherical shape is preferred.
  • the average particle size of the conductive filler is preferably 0.1 ⁇ m or more and 1.0 ⁇ m or less, more preferably 0.2 ⁇ m or more and 0.8 ⁇ m or less. This makes it possible to further suppress deterioration due to thermal cycling. The reason why this effect is exhibited is thought to be that the flexibility of the rewiring conductor can be further improved while the thermal expansion of the insulating layer can be further mitigated.
  • the average particle size of the filler such as the conductive filler is calculated by the following method.
  • a cross section of the module along the thickness direction is polished, and the area of the filler particles exposed on the cross section is measured using an electron microscope to calculate the circular equivalent diameter.
  • the circular equivalent diameters of at least 100 fillers are calculated, and the number average value is taken as the average particle size.
  • the average particle size of the filler, such as the conductive filler, contained in the paste can generally be measured by a laser diffraction particle size distribution measuring device.
  • the resin contained in the rewiring conductor can be either a thermosetting resin or a thermoplastic resin, but examples include phenol resin, formaldehyde resin, melamine resin, epoxy resin, acrylic resin, polyester resin, polyamide resin, polyamideimide resin, polyphenylene sulfide resin, polyether resin, polyimide resin, polyetheretherketone resin, etc.
  • the resin is preferably a polyester resin.
  • the content of the conductive filler contained in the rewiring conductor is preferably 85% by weight or more and 99% by weight or less, more preferably 87% by weight or more and 97% by weight or less, based on the total amount of the rewiring conductor.
  • the content of the resin contained in the rewiring conductor is preferably 1% by weight or more and 10% by weight or less, more preferably 3% by weight or more and 8% by weight or less, based on the total amount of the rewiring conductor.
  • the total content of the conductive filler and resin contained in the rewiring conductor is preferably 86% by weight or more, more preferably 93% by weight or more, based on the total amount of the rewiring conductor, and may be 100% by weight.
  • the insulating layer 161 preferably contains a filler and a resin.
  • the filler contained in the insulating layer is preferably not a conductive filler, and is preferably different from the conductive filler contained in the rewiring conductor.
  • fillers examples include alumina, silica, silicon nitride, aluminum hydroxide, etc. Among these, it is preferable that the filler is silica.
  • the shape of the filler is not particularly limited, but examples include plate-like, scale-like, and spherical shapes. Among these, a spherical shape is preferred.
  • the average particle size of the filler is preferably greater than 1.0 ⁇ m and less than 10.0 ⁇ m, and more preferably greater than 1.0 ⁇ m and less than 8.0 ⁇ m.
  • thermosetting resin or a thermoplastic resin
  • examples thereof include epoxy resin, acrylic, phenolic resin, formaldehyde resin, melamine resin, epoxy resin, acrylic resin, aromatic polyester resin, polyamide resin, polyphenylene sulfide resin, polyether resin, polyimide resin, polyamideimide resin, polyetheretherketone resin, etc.
  • the resin is preferably an epoxy resin, a polyimide resin, or a polyamideimide resin.
  • the content of the filler contained in the insulating layer is preferably 15% by weight or more and 40% by weight or less, more preferably 20% by weight or more and 35% by weight or less, based on the total amount of the insulating layer.
  • the content of the resin contained in the insulating layer is preferably 45% by weight or more and 75% by weight or less, more preferably 50% by weight or more and 70% by weight or less, based on the total amount of the insulating layer.
  • the total content of the filler and resin contained in the insulating layer is preferably 65% by weight or more, more preferably 75% by weight or more, based on the total amount of the insulating layer, and may be 100% by weight.
  • the input/output electrodes 104 are provided in one-to-one correspondence with the columnar electrodes 154, and as described above, the columnar electrodes 154 are provided in one-to-one correspondence with the input/output electrodes 151. In other words, the input/output electrodes 104 are also provided in one-to-one correspondence with the input/output electrodes 151.
  • Each input/output electrode 104 is connected to a corresponding columnar electrode 154 through a via 162 and an in-plane wiring 164 provided in an insulating layer 161 , and is thereby connected to a corresponding input/output electrode 151 .
  • one via 162 is usually provided for each pair of the input/output electrode 104 and the columnar electrode 154, a plurality of vias 162 may be provided for each pair.
  • FIG. 2 is an enlarged view of the portion indicated by the dashed line in FIG. As shown in FIG. 2, the average diameter of voids 192 in the rewiring conductors such as the in-plane wiring 164, the vias 162, and the input/output electrodes 104 is smaller than the average diameter of voids 191 in the insulating layer 161.
  • the average diameter of voids in an insulating layer and the average diameter of voids in a redistribution conductor are calculated by the following method.
  • a cross section of the module along the thickness direction is polished, and the area of the voids exposed on the cross section is measured using an electron microscope to calculate the circular diameter.
  • the circular diameters of at least 100 voids are calculated, and the number-average value is taken as the average diameter.
  • the average diameter of the voids in the redistribution conductor is smaller than the average diameter of the voids in the insulating layer, but the difference between the two (average diameter of the voids in the insulating layer - average diameter of the voids in the redistribution conductor) is preferably 0.1 ⁇ m or more, more preferably 0.3 ⁇ m or more, and even more preferably 0.5 ⁇ m or more, and although there is no particular upper limit, it is preferably 5.0 ⁇ m or less, and more preferably 3.0 ⁇ m or less.
  • redistribution conductors When multiple redistribution conductors are present, it is sufficient that one redistribution conductor satisfies the above gap relationship, but it is preferable that all redistribution conductors satisfy the above gap relationship. Furthermore, it is preferable that at least the connection conductors among the redistribution conductors satisfy the above gap relationship, and it is even more preferable that at least the in-plane wiring among the redistribution conductors satisfy the above gap relationship.
  • the insulating layers that contact the connecting conductors satisfy the above gap relationship, and it is even more preferable that at least the insulating layers that contact the in-plane wiring satisfy the above gap relationship.
  • the average diameter of the voids in the insulating layer is preferably 0.5 ⁇ m or more, more preferably 0.7 ⁇ m or more, and even more preferably 0.8 ⁇ m or more. There is no upper limit, but it is preferably 10.0 ⁇ m or less, more preferably 5.0 ⁇ m or less.
  • the number of voids in the insulating layer is preferably 50,000 voids/mm 2 or more and 300,000 voids/mm 2 or less, and more preferably 100,000 voids/mm 2 or more and 250,000 voids/mm 2 or less.
  • the average diameter of the voids in the redistribution conductor is preferably 0.8 ⁇ m or less, more preferably 0.6 ⁇ m or less, and even more preferably 0.4 ⁇ m or less. Although there is no particular lower limit, it is preferably 0.05 ⁇ m or more, and more preferably 0.1 ⁇ m or more.
  • the number of voids in the redistribution conductor is preferably 4 million voids/mm 2 or more and 14 million voids/mm 2 or less, and more preferably 6 million voids/mm 2 or more and 12 million voids/mm 2 or less.
  • the gap in the insulating layer sandwiched between the in-plane wiring and the input/output electrodes may or may not penetrate from the in-plane wiring side to the input/output electrode side, but it is preferable that it does not penetrate.
  • the void 191 in the insulating layer 161 sandwiched between the in-plane wiring 164 and the input/output electrode 104 does not penetrate from the in-plane wiring 164 side to the input/output electrode 104 side.
  • the connecting conductor has an in-plane wiring that is a wiring that extends in the plane direction within the insulating layer, and it is preferable that the void in the insulating layer sandwiched between the in-plane wiring and the input/output electrode does not penetrate from the in-plane wiring side to the input/output electrode side. This makes it possible to suppress the risk of short circuits due to migration (particularly Ag ion migration, which is prone to migration).
  • the insulating layer may be formed using, for example, a solder resist with a filler content of 21% by weight or more and 31% by weight or less and a resin content of 31% by weight or more and 41% by weight or less.
  • the conductive filler contained in the redistribution conductor is spherical, electrically conductive through physical contact, and preferably has an aspect ratio of 3.0 or less for the voids in the redistribution conductor. This makes it possible to further suppress deterioration due to thermal cycling. The reason why this effect is exhibited is thought to be that the point contact of the spherical filler further improves the flexibility of the redistribution conductor, and furthermore, reducing the aspect ratio of the voids in the redistribution conductor further suppresses them from becoming the starting point of cracks, etc.
  • the aspect ratio of the voids in the redistribution conductor is preferably 3.0 or less, more preferably 2.7 or less, and even more preferably 2.4 or less. There is no particular lower limit, but it is preferably 1.2 or more.
  • the aspect ratio of a void is calculated by the following method.
  • 3 is a diagram showing a schematic diagram of an example of a void in a redistribution conductor.
  • a cross section along the thickness direction of the module is polished, and the size of the voids exposed on the cross section is measured using an electron microscope.
  • the shortest length W and the longest length L of the void are measured, and the aspect ratio is calculated using the following formula.
  • the aspect ratio is calculated for at least 100 voids, and the number-average value is taken as the aspect ratio.
  • Aspect ratio L/W
  • the redistribution conductor may be formed using a conductive filler paste that contains 84% or more and 88% or less by weight of spherical conductive fillers, and further contains a solvent and a resin.
  • the cross-sectional shape of the via 162 is an inverse tapered shape that is longer on the side opposite the input/output electrode 104 side than on the input/output electrode 104 side, and the input/output electrode 104 has a convex portion 104a in the region that overlaps with the via 162 when viewed in a plane, and the peripheral portion 104b of the convex portion is recessed.
  • the connecting conductor extends in the thickness direction within the insulating layer and has a via that is directly connected to the input/output electrode, and it is preferable that the cross-sectional shape of the via is an inverse tapered shape that is longer on the side opposite the input/output electrode side than on the input/output electrode side, and the input/output electrode has a convex portion in the region that overlaps with the via when viewed in a plane, and the peripheral portion of the convex portion is recessed. This makes it possible to further suppress deterioration due to thermal cycles.
  • the shapes of the vias and electrodes can be confirmed by polishing a cross section along the thickness direction of the module and observing the vias and electrodes exposed on the cross section.
  • the in-plane wiring 164, the vias 162, and the redistribution conductors such as the input/output electrodes 104 may be made of materials and/or properties different from one another, or may be made of the same materials and/or properties. Furthermore, the average diameter of the voids may be the same or different in the rewiring conductors such as the in-plane wiring 164, the vias 162, and the input/output electrodes 104. Similarly, the number (density) of the voids may be the same or different in the rewiring conductors such as the in-plane wiring 164, the vias 162, and the input/output electrodes 104.
  • the electronic component module 100 is manufactured, for example, by the following method. 4 to 11 are cross-sectional views showing a schematic example of an electronic component module of the present invention (first embodiment) in a manufacturing process, with FIG. 4 showing a mounting process of a first electronic component and a third electronic component, FIG. 5 showing a first resin sealing process, FIG. 6 showing an in-plane wiring formation process, FIG. 7 showing a via formation process, FIG. 8 showing an insulating layer formation process, FIG. 9 showing an input/output electrode formation process, FIG. 10 showing a mounting process of a second electronic component and a fourth electronic component, and FIG. 11 showing a second resin sealing process.
  • an aggregate substrate made up of a plurality of LTCC substrates will be described, but for the sake of convenience, individual LTCC substrates are illustrated as the aggregate substrate in FIGS.
  • a first electronic component 121 having multiple Cu pillar bumps 131 as external terminals and a third electronic component 123 are mounted on a first main surface (corresponding to the first main surface 111 of the LTCC substrate 110 shown in FIG. 4) of an aggregate substrate consisting of multiple LTCC substrates, and then reflowed.
  • a Cu (copper) pin is formed as a pillar electrode 154 on the input/output electrode 151.
  • a sealing resin layer 152 is formed on the first main surface 171 of the collective substrate 170 so as to cover the first electronic component 121 and the third electronic component 123 and to cover the side surfaces of the columnar electrodes 154.
  • the end surfaces 155 of the columnar electrodes are exposed from the sealing resin layer 152.
  • a sheet-like sealing resin in a semi-cured state for example, a sheet made of a thermosetting resin such as an epoxy resin
  • the sealing resin is heated while being pressed with a molding plate. This causes the sealing resin to flow and fill spaces such as gaps between the first electronic components 121 and the assembly substrate 170, and then changes to a cured state.
  • an in-plane wiring 164 is formed on the main surface 158 of the sealing resin layer 152.
  • the in-plane wiring 164 is configured to cover the end surface 155 of the second columnar electrode 154b.
  • the in-plane wiring 164 connected to the second columnar electrode 154b is formed.
  • a paste containing a conductive filler, a resin, and a solvent is printed by a screen printing method on the main surface 158 of the sealing resin layer 152. Thereafter, the printed film of the paste is subjected to a heat treatment to form the in-plane wiring 164, which is a dry film.
  • the conductive filler and resin contained in the paste are as described above.
  • the solvent contained in the paste is not particularly limited as long as it can disperse the conductive filler and resin and volatilizes by heat treatment, and examples thereof include diethylene glycol monoethyl ether acetate.
  • the content of the conductive filler in the paste is preferably 80% by weight or more and 95% by weight or less, and more preferably 83% by weight or more and 92% by weight or less, based on the total amount of the paste.
  • the resin content in the paste is preferably 1% by weight or more and 10% by weight or less, and more preferably 3% by weight or more and 8% by weight or less, based on the total amount of the paste.
  • the content of the solvent in the paste is preferably 4% by weight or more and 15% by weight or less, and more preferably 6% by weight or more and 13% by weight or less, based on the total amount of the paste.
  • the total content of the conductive filler, resin and solvent contained in the paste is preferably 80% by weight or more, more preferably 85% by weight or more, and may be 100% by weight, based on the total amount of the paste.
  • vias 162 are formed on the end faces 155 of the first columnar electrodes 154a and on the in-plane wiring 164.
  • vias 162a connected to the first columnar electrodes 154a and vias 162b connected to the in-plane wiring 164 are formed.
  • a paste containing a conductive filler, a resin, and a solvent is printed by a screen printing method on the end faces 155 of the first columnar electrodes 154a and on the in-plane wiring 164. Thereafter, the printed film of the paste is subjected to a heat treatment to form the vias 162, which are dry films.
  • the paste used to form the vias can be the same as the paste used to form the in-plane wiring.
  • an insulating layer 161 is formed on the main surface 158 of the sealing resin layer 152.
  • the insulating layer 161 that covers the in-plane wiring 164 and the like is formed.
  • a paste containing a filler, a resin, and a solvent is printed by a screen printing method on the main surface 158 of the sealing resin layer 152.
  • the printed film of the paste is subjected to a heat treatment, thereby forming the insulating layer 161.
  • An end surface 163 of the via 162 is exposed from the insulating layer 161 .
  • the filler and resin contained in the paste are as described above.
  • the solvent contained in the paste is not particularly limited as long as it can disperse the filler and resin and volatilizes by heat treatment, and the same solvent as that contained in the paste used to form the in-plane wiring may be used.
  • the content of the filler in the paste is preferably 10% by weight or more and 30% by weight or less, and more preferably 15% by weight or more and 25% by weight or less, based on the total amount of the paste.
  • the resin content in the paste is preferably 30% by weight or more and 50% by weight or less, and more preferably 35% by weight or more and 45% by weight or less, based on the total amount of the paste.
  • the content of the solvent in the paste is preferably 30% by weight or more and 45% by weight or less, and more preferably 33% by weight or more and 42% by weight or less, based on the total amount of the paste.
  • the total content of the filler, resin and solvent contained in the paste is preferably 50% by weight or more, more preferably 53% by weight or more, based on the total amount of the paste, and may be 100% by weight.
  • the input/output electrodes 104 are formed on the insulating layer 161.
  • the input/output electrodes 104 are formed so as to cover the end faces 163 of the vias 162.
  • the input/output electrodes 104 connected to the vias 162 are formed.
  • a paste containing a conductive filler, a resin, and a solvent is printed on the insulating layer 161 by a screen printing method. Then, the printed film of the paste is subjected to a heat treatment to form the input/output electrode 104, which is a dry film.
  • the paste used to form the input/output electrodes can be the same as the paste used to form the in-plane wiring.
  • a second electronic component 122 having multiple Cu pillar bumps 132 as external terminals or other electronic components, such as a fourth electronic component 124, are mounted on the second main surface 172 of the assembly substrate 170 (corresponding to the second main surface 112 of the LTCC substrate 110) and reflowed.
  • a sealing resin layer 153 is formed so as to cover the second electronic component 122 and the other electronic components.
  • the sealing resin layer 153 can be formed in the same manner as the sealing resin layer 152. That is, for example, after a sheet-like sealing resin (for example, a sheet made of a thermosetting resin such as an epoxy resin) in a semi-cured state is placed on the second main surface 172, the sealing resin is heated while being pressed with a molding plate. This causes the sealing resin to flow and fill spaces such as the gap between the second electronic component 122 and the second main surface 172, and then changes to a cured state.
  • a sheet-like sealing resin for example, a sheet made of a thermosetting resin such as an epoxy resin
  • the sealing resin for the sealing resin layers 152 and 153 may contain a filler such as alumina, silica, silicon nitride, aluminum hydroxide, barium titanate, titania, or the like.
  • the average particle size of the filler contained in the sealing resin for the sealing resin layers 152 and 153 may be, for example, 5 ⁇ m or more and 15 ⁇ m or less, 7 ⁇ m or more and 13 ⁇ m or less, 9 ⁇ m or more and 11 ⁇ m or less, or 10 ⁇ m.
  • the amount of the filler contained in the sealing resin for the sealing resin layers 152 and 153 may be, for example, 70% by weight or more and 98% by weight or less with respect to the total amount of the sealing resin.
  • the assembly substrate 170 is cut at predetermined positions using a dicer or the like to separate it into individual LTCC substrates 110.
  • the module of the present invention is characterized in that the average diameter of the voids in the rewiring conductor is smaller than the average diameter of the voids in the insulating layer, and a module having such a characteristic can be obtained by a manufacturing method including the steps of forming the rewiring conductor using a paste containing a conductive filler with an average particle size of 0.1 ⁇ m or more and 1.0 ⁇ m or less, a resin, and a solvent, and forming the insulating layer using a paste containing a filler with an average particle size of more than 1.0 ⁇ m and 10.0 ⁇ m or less, a resin, and a solvent.
  • the method of forming the in-plane wiring 164, the method of forming the vias 162, and the method of forming the input/output electrodes 104 described above are examples of the "step of forming a rewiring conductor" in the method of manufacturing a module of the present invention.
  • the method for forming the insulating layer 161 described above is an example of the "step of forming an insulating layer" in the method for manufacturing a module of the present invention.
  • the voids in the redistribution conductor are formed by the evaporation of the solvent contained in the paste used to form the redistribution conductor.
  • the diameter of the voids is largely dependent on the average particle size of the filler contained in the paste. The smaller the average particle size of the filler, the smaller the diameter of the voids. Since the solvent exists in the gaps between the fillers, the smaller the average particle size of the filler is, the smaller the space for the solvent to enter around the fillers, and the smaller the diameter of the voids is thought to be.
  • the diameter of the voids also depends on the content of the filler and the content of the solvent contained in the paste.
  • the case where there are two columnar electrodes has been described, but the number of columnar electrodes in the module of the present invention is not particularly limited.
  • the case where there is one in-plane wiring has been described, but the number of in-plane wirings in the module of the present invention is not particularly limited.
  • the case where there are two vias has been described, but the number of vias in the module of the present invention is not particularly limited.
  • the case where there are two input/output electrodes has been described, but the number of input/output electrodes in the module of the present invention is not particularly limited.
  • the number of redistribution layers is not particularly limited, and a redistribution layer may be provided on each of both main surfaces of the sealing body.
  • This embodiment differs from the first embodiment in that the connecting conductor has two layers of in-plane wiring, which is wiring extending in the planar direction within the insulating layer.
  • the voids in the insulating layer sandwiched between the multiple layers of in-plane wiring may or may not penetrate between the multiple layers of in-plane wiring, but it is preferable that they do not penetrate.
  • FIG. 12 is a cross-sectional view illustrating an example of a redistribution layer according to the present invention (second embodiment). 12
  • two layers of in-plane wiring are provided: an in-plane wiring 264 provided on the sealing resin layer 252 and extending in the depth direction of the paper, and an in-plane wiring 364 provided in the insulating layer 261 and extending in the left-right direction of the paper.
  • the insulating layer 261 covers the sealing resin layer 252 except for the portion where the in-plane wiring 264 is formed. Furthermore, the insulating layer 261 covers the entire surface of the in-plane wiring 364.
  • connection conductor has multiple layers of in-plane wiring, which is wiring that extends in the plane direction within the insulating layer, and that the void in the insulating layer sandwiched between the multiple layers of in-plane wiring does not penetrate between the multiple layers of in-plane wiring. This makes it possible to reduce the risk of shorts due to migration (especially Ag ion migration, which is prone to migration).
  • the thickness of the in-plane wiring at a position farther away from the encapsulant may be the same as or different from the thickness of the in-plane wiring in the overlapping region, where multiple layers of in-plane wiring overlap, compared to the thickness of the in-plane wiring in the region adjacent to the overlapping region, but it is preferable that the thickness of the in-plane wiring at a position farther away from the encapsulant is thinner than the thickness of the in-plane wiring in the region adjacent to the overlapping region, where multiple layers of in-plane wiring overlap.
  • the thickness of the in-plane wiring 364 at a position farther from the encapsulant 180 is thinner in the overlapping region (the region sandwiched between two dashed lines in FIG. 12) where two layers of in-plane wiring overlap (thickness indicated by double-headed arrow t2) than in the region adjacent to the overlapping region (thickness indicated by double-headed arrow t1).
  • the connection conductor has multiple layers of in-plane wiring, which are wiring extending in the surface direction within the insulating layer, and the thickness of the in-plane wiring at a position farther from the encapsulant is thinner in the overlapping region, where multiple layers of in-plane wiring overlap, than in the region adjacent to the overlapping region. This reduces the variation in thickness of the entire redistribution layer and reduces the concentration of thermal stress on the electrodes.
  • a printing plate having an opening with a spatial volume of 9 cm 3 /m 2 or more may be used.
  • the thickness of the in-plane wiring can be measured by polishing a cross section along the thickness direction of the module and observing the in-plane wiring exposed on the cross section.
  • the connecting conductor has in-plane wiring that extends in the plane direction within the insulating layer, and the thickness of the input/output electrodes in the overlapping region, where the in-plane wiring and the input/output electrodes overlap when viewed in a plane, may be the same as or different from the thickness of the input/output electrodes in the region adjacent to the overlapping region, but it is preferable that the thickness of the input/output electrodes in the overlapping region, where the in-plane wiring and the input/output electrodes overlap when viewed in a plane, is thinner than the thickness of the input/output electrodes in the region adjacent to the overlapping region.
  • FIG. 13 is a cross-sectional view illustrating an example of a redistribution layer according to the present invention (third embodiment).
  • an in-plane wiring 464 extending in the depth direction of the page is provided on the sealing resin layer 352. Except for the portion where the in-plane wiring 464 is formed, the sealing resin layer 352 is covered with an insulating layer 361. Furthermore, an input/output electrode 204 is provided on the surface of the insulating layer 361 opposite the sealing resin layer 352. When viewed in a plan view, the in-plane wiring 464 and the input/output electrode 204 overlap each other.
  • the thickness of the input/output electrodes (thickness indicated by double-headed arrow t3) in the overlapping region (region sandwiched between two dashed lines in FIG. 13) where the in-plane wiring 464 and the input/output electrodes 204 overlap in a planar view is thinner than the thickness of the input/output electrodes 204 in a region adjacent to the overlapping region (thickness indicated by double-headed arrow t4).
  • the connecting conductor has in-plane wiring, which is wiring extending in the planar direction within the insulating layer, and the thickness of the input/output electrodes is thinner in the overlapping region, where the in-plane wiring and the input/output electrodes overlap in a planar view, than the thickness of the input/output electrodes in a region adjacent to the overlapping region.
  • a printing plate having an opening with a spatial volume of 9 cm 3 /m 2 or more may be used.
  • the thickness of the input/output electrodes can be measured by polishing a cross section along the thickness direction of the module and observing the input/output electrodes exposed on the cross section.
  • the circuit substrate provided in the module of the present invention is not particularly limited as long as it is a printed wiring board (preferably a multilayer substrate).
  • the inorganic material substrate is not particularly limited as long as it is a circuit substrate (preferably a multi-layer substrate) that uses an inorganic material (preferably ceramic) as an insulating material.
  • the first electronic component 121 having a mounting surface on which a plurality of Cu pillar bumps 131 are provided and the second electronic component 122 having a mounting surface on which a plurality of Cu pillar bumps 132 are provided are described, but the first electronic component and the second electronic component provided in the electronic component module of the present invention are not particularly limited and may be electronic components having mounting surfaces on which a plurality of external terminals are provided. More specifically, for example, they may be electronic components (preferably ICs) having an LGA (Land Grid Array) structure or electronic components (preferably ICs) having a BGA (Ball Grid Array) structure.
  • each external terminal may be connected to a circuit board by soldering.
  • the multiple external terminals are typically arranged in a regular pattern of three or more at equal pitches only on the mounting surface.
  • they may be arranged on the mounting surface in a ring shape such as a rectangular shape, or in a lattice shape (matrix shape).
  • a sealing body in which a circuit board and electronic components are sealed with a sealing resin and a conductor is exposed on a part of the surface; a rewiring layer provided on a surface of the sealing body and including a rewiring conductor connected to the conductor and an insulating layer; the redistribution conductor has a connection conductor connected to the conductor in the insulating layer, and an input/output electrode provided on a surface of the insulating layer opposite to the sealing body and connected to the connection conductor; A module, wherein an average diameter of voids in the redistribution conductor is smaller than an average diameter of voids in the insulating layer.
  • ⁇ 2> The module according to ⁇ 1>, wherein the rewiring conductor contains a conductive filler and a resin.
  • the conductive filler particles are spherical and electrically conductive through physical contact.
  • ⁇ 4> The module according to ⁇ 2> or ⁇ 3>, wherein the conductive filler has an average particle size of 0.1 ⁇ m or more and 1.0 ⁇ m or less.
  • ⁇ 5> The module described in any one of ⁇ 1> to ⁇ 4>, wherein the connecting conductor has an in-plane wiring that is a wiring extending in a planar direction within the insulating layer, and a gap in the insulating layer sandwiched between the in-plane wiring and the input/output electrode does not penetrate from the in-plane wiring side to the input/output electrode side.
  • ⁇ 6> The module described in any one of ⁇ 1> to ⁇ 5>, wherein the connecting conductor has multiple layers of in-plane wiring, which is wiring extending in a planar direction within the insulating layer, and gaps in the insulating layer sandwiched between the multiple layers of in-plane wiring do not penetrate between the multiple layers of in-plane wiring.
  • connection conductor extends in a thickness direction within the insulating layer and has a via directly connected to the input/output electrode,
  • ⁇ 8> The module described in any one of ⁇ 1> to ⁇ 7>, wherein the connecting conductor has in-plane wiring that is wiring extending in a planar direction within the insulating layer, and the thickness of the input/output electrode is thinner in an overlapping region, which is a region where the in-plane wiring and the input/output electrode overlap when viewed in a plane, than the thickness of the input/output electrode in a region adjacent to the overlapping region.
  • the connecting conductor has multiple layers of in-plane wiring, which is wiring extending in a planar direction within the insulating layer, and the thickness of the in-plane wiring at a position farther from the sealing body is thinner in an overlapping region, which is a region where the multiple layers of in-plane wiring overlap, than the thickness of the in-plane wiring in a region adjacent to the overlapping region.
  • ⁇ 10> forming the redistribution conductor by screen printing using a paste containing a conductive filler having an average particle size of 0.1 ⁇ m or more and 1.0 ⁇ m or less, a resin, and a solvent; and forming the insulating layer by screen printing using a paste containing a filler having an average particle size of more than 1.0 ⁇ m and not more than 10 ⁇ m, a resin, and a solvent.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

回路基板１１０及び電子部品（１２１、１２２、１２３、１２４）が封止樹脂（１５２、１５３）により封止され、表面の一部に導体１５４が露出している封止体１８０と、封止体１８０の表面に設けられ、導体１５４に接続される再配線導体（１６２、１６４、１０４）及び絶縁層１６１を備える再配線層１９０と、を備え、再配線導体（１６２、１６４、１０４）は、絶縁層１６１内において導体１５４に接続される接続導体（１６２、１６４）と、絶縁層１６１の、封止体１８０とは反対側の表面に設けられ、接続導体（１６２、１６４）と接続される入出力電極１０４と、を有し、絶縁層１６１内の空隙の平均径に比べて、再配線導体（１６２、１６４、１０４）内の空隙の平均径が小さいことを特徴とするモジュール１００。

Description

モジュール及びモジュールの製造方法
　本発明は、モジュール及びモジュールの製造方法に関する。
　特許文献１には、スチレン基を有する化合物を架橋成分として含む樹脂を絶縁材料として用い、絶縁層を多孔質構造にすることで、低誘電率、低誘電損失でかつ低吸湿、高耐熱性の半導体素子、半導体パッケージを得ることができることが開示されている。
特許第３６３２６８４号
　複数のパッケージ化されたものを含む電子部品を積層することにより、小さい実装面積で高機能化を実現するパッケージオンパッケージ（ＰＯＰ）構造のモジュールが開発されている。
　このようなモジュールにおいて、ファンアウト構造実現のために、再配線層を設けた構造とすることが考えられる。
　本発明者らは、再配線層として、特許文献１に記載された、多孔質構造の絶縁層を用いることを検討した。
　しかしながら、特許文献１には、絶縁層を多孔質構造にすることで、低誘電率の絶縁膜を得ることが可能と記載されているが、絶縁層内の空隙の大きさ、絶縁層と配線導体との間の空隙の関係については検討がなされておらず、熱サイクルによる劣化については改善の余地があることが本発明者の検討の結果明らかとなった。
　本発明は上記の課題を解決するためになされたものであり、再配線導体を備える再配線層が設けられており、熱サイクルによる劣化を抑制することが可能なモジュール及び該モジュールの製造方法を提供することを目的とする。
　本発明のモジュールは、回路基板及び電子部品が封止樹脂により封止され、表面の一部に導体が露出している封止体と、上記封止体の表面に設けられ、上記導体に接続される再配線導体及び絶縁層を備える再配線層と、を備え、上記再配線導体は、上記絶縁層内において上記導体に接続される接続導体と、上記絶縁層の、上記封止体とは反対側の表面に設けられ、上記接続導体と接続される入出力電極と、を有し、上記絶縁層内の空隙の平均径に比べて、上記再配線導体内の空隙の平均径が小さいことを特徴とする。
　本発明のモジュールの製造方法は、平均粒径が０．１μｍ以上、１．０μｍ以下の導電性フィラー、樹脂、及び溶媒を含有するペーストを用いてスクリーン印刷を行って上記再配線導体を形成する工程と、平均粒径が１．０μｍ超、１０．０μｍ以下のフィラー、樹脂、及び溶媒を含有するペーストを用いてスクリーン印刷を行って上記絶縁層を形成する工程と、を含むことを特徴とする。
　本発明によれば、再配線導体を備える再配線層が設けられており、熱サイクルによる劣化を抑制することが可能なモジュール及び該モジュールの製造方法を提供することができる。
図１は、本発明（第１実施形態）のモジュールの一例を模式的に示す断面図である。 図２は、図１において破線で示す部分の拡大図である。 図３は、再配線導体内の空隙の一例を模式的に示す図である。 図４は、製造工程における本発明（第１実施形態）の電子部品モジュールの一例を模式的に示す断面図であり、第１電子部品及び第３電子部品の実装工程を示す。 図５は、製造工程における本発明（第１実施形態）の電子部品モジュールの一例を模式的に示す断面図であり、第１の樹脂封止工程を示す。 図６は、製造工程における本発明（第１実施形態）の電子部品モジュールの一例を模式的に示す断面図であり、面内配線形成工程を示す。 図７は、製造工程における本発明（第１実施形態）の電子部品モジュールの一例を模式的に示す断面図であり、ビア形成工程を示す。 図８は、製造工程における本発明（第１実施形態）の電子部品モジュールの一例を模式的に示す断面図であり、絶縁層の形成工程を示す。 図９は、製造工程における本発明（第１実施形態）の電子部品モジュールの一例を模式的に示す断面図であり、入出力電極の形成工程を示す。 図１０は、製造工程における本発明（第１実施形態）の電子部品モジュールの一例を模式的に示す断面図であり、第２電子部品及び第４電子部品の実装工程を示す。 図１１は、製造工程における本発明（第１実施形態）の電子部品モジュールの一例を模式的に示す断面図であり、第２の樹脂封止工程を示す。 図１２は、本発明（第２実施形態）の再配線層の一例を模式的に示す断面図である。 図１３は、本発明（第３実施形態）の再配線層の一例を模式的に示す断面図である。
　以下、本発明のモジュールについて説明する。
　しかしながら、本発明は、以下の構成及び態様に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の好ましい構成及び態様を２つ以上組み合わせたものもまた本発明である。
　本発明のモジュールは、回路基板及び電子部品が封止樹脂により封止され、表面の一部に導体が露出している封止体と、上記封止体の表面に設けられ、上記導体に接続される再配線導体及び絶縁層を備える再配線層と、を備え、上記再配線導体は、上記絶縁層内において上記導体に接続される接続導体と、上記絶縁層の、上記封止体とは反対側の表面に設けられ、上記接続導体と接続される入出力電極と、を有し、上記絶縁層内の空隙の平均径に比べて、上記再配線導体内の空隙の平均径が小さいことを特徴とする。これにより、再配線導体を備える再配線層が設けられており、熱サイクルによる劣化を抑制することが可能なモジュールとすることが可能となる。
　このような作用効果が発現する理由としては、空隙により絶縁層及び再配線導体の柔軟性が向上しつつ、空隙により絶縁層の熱膨張が緩和されるためであると考えられる。更に、絶縁層内の空隙を再配線導体内の空隙より小さくすると、熱膨張係数が大きい絶縁層の熱膨張係数が低下し、熱膨張係数が小さい再配線導体の熱膨張係数の変動は少ない。そのため、絶縁層と再配線導体の熱膨張係数の違いが緩和され、絶縁層と再配線導体の剥離を抑えることができる。そのため、熱サイクルによる劣化を抑制することが可能となると考えられる。
　［第１実施形態］
　第１実施形態に係る電子部品モジュールは、絶縁層内の空隙の平均径に比べて、再配線導体内の空隙の平均径が小さいことを主な特徴としている。
　図１は、本発明（第１実施形態）のモジュール（電子部品モジュール）の一例を模式的に示す断面図である。
　図１に示す電子部品モジュール１００は、略直方体状のモジュールであり、実装面１０１と、実装面１０１に対向する天面１０２と、実装面１０１及び天面１０２を連結する４つの側面１０３とを有している。実装面１０１には、他の電子部品や基板（例えば、マザーボード）に接続される複数の入出力電極（Ｉ／Ｏ電極）１０４が設けられている。
　図１に示す電子部品モジュール１００は、低温焼成セラミック基板（以下、ＬＴＣＣ基板）１１０及び電子部品（第１電子部品１２１、第２電子部品１２２、第３電子部品１２３及び第４電子部品１２４）が封止樹脂層１５２、１５３により封止され、表面の一部に導体である柱状電極１５４が露出している封止体１８０と、柱状電極１５４が露出している封止体１８０の表面に設けられ、導体である柱状電極１５４に接続される再配線導体（入出力電極１０４、面内配線１６４及びビア１６２）及び絶縁層１６１を備える再配線層１９０と、を備える。このように、図１に示す電子部品モジュール１００は、封止体１８０及び再配線層１９０を備える。以下においては、主として、まず封止体１８０の説明を行い、その後再配線層１９０の説明を行う。
　なお、封止体１８０は、本発明のモジュールにおける「封止体」の一例であり、再配線層１９０は、本発明のモジュールにおける「再配線層」の一例である。また、柱状電極１５４は、本発明のモジュールにおける「導体」の一例である。更に、入出力電極１０４、面内配線１６４及びビア１６２は、本発明のモジュールにおける「再配線導体」の一例であり、これらのうち、面内配線１６４及びビア１６２は、本発明のモジュールにおける「接続導体」の一例であり、入出力電極１０４は、本発明のモジュールにおける「入出力電極」の一例である。また、絶縁層１６１は、本発明のモジュールにおける「絶縁層」の一例であり、ＬＴＣＣ基板１１０は、本発明のモジュールにおける「回路基板」の一例であり、第１電子部品１２１、第２電子部品１２２、第３電子部品１２３及び第４電子部品１２４は、本発明のモジュールにおける「電子部品」の一例であり、封止樹脂層１５２、１５３は、本発明のモジュールにおける「封止樹脂」の一例である。
　また、電子部品モジュール１００は、基板両面に部品実装された電子部品モジュールであり、内部に、回路基板として、実装面１０１側の第１主面１１１及び天面１０２側の第２主面１１２を有するＬＴＣＣ基板１１０と、第１主面１１１に実装された第１電子部品１２１と、第２主面１１２に実装された複数の第２電子部品１２２と、を備えている。
　第１電子部品１２１は、外部端子として複数のＣｕピラーバンプ１３１が設けられた実装面を有している。
　各第２電子部品１２２もまた、外部端子として複数のＣｕピラーバンプ１３２が設けられた実装面を有している。
　ＬＴＣＣ基板１１０は、絶縁層（少なくとも１層にはビアが設けられてもよい）と、配線や電極が設けられた導体層とが積層されたセラミックス多層基板である。導体層やビアの材料としては、例えば銀や銅等の金属材料が用いられ、絶縁層の絶縁材料として、低温焼結セラミック材料が用いられている。低温焼結セラミック材料は、セラミック材料の１種であり、１０００℃以下の焼成温度で、金属材料として使用される銀や銅と同時に焼成可能な材料であり、例えば、ＳｉＯ２－ＢａＯ－Ａｌ２Ｏ３－ＭｎＯ系ガラスセラミック又はＳｉＯ２－ＢａＯ－Ａｌ２Ｏ３－ＭｎＯ－ＴｉＯ２－ＭｇＯ－ＺｒＯ２系ガラスセラミックを含むもの等が挙げられる。
　ＬＴＣＣ基板１１０の第１主面１１１には、第１電子部品１２１の複数のＣｕピラーバンプ１３１（外部端子）に１対１で対応する複数の第１電極（実装パッド）１４１が設けられており、各Ｃｕピラーバンプ１３１が対応する第１電極１４１と接続されることによって、第１電子部品１２１が第１主面１１１にフリップチップ実装されている。
　なお、各第１電極１４１は、ＬＴＣＣ基板１１０の対応する配線（図示せず）に接続されている。
　第１電子部品１２１は、特に限定されないが、複数の外部端子が設けられた実装面を有する電子部品が好適であり、ここでは外部端子として複数のＣｕピラーバンプ１３１を有する表面実装型の電子部品が実装されている。
　また、第１電子部品１２１は、ＩＣが好適であり、ここではＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）１２１ａが実装されている。第１電子部品１２１としては、例えば他に、ＧａＡｓ　ＩＣ、Ｓｉ　ＩＣ、ＳｉＣ　ＩＣ等であってもよい。
　なお、電子部品モジュール１００が基板両面に部品実装された電子部品モジュールである場合、ＬＴＣＣ基板１１０の第１主面１１１には、第１電子部品１２１が少なくとも１つ実装されていればよく、複数の第１電子部品１２１が実装されてもよい。
　ＬＴＣＣ基板１１０の第２主面１１２には、各第２電子部品１２２の複数のＣｕピラーバンプ１３２（外部端子）に１対１で対応する複数の第２電極（実装パッド）１４２が設けられており、各Ｃｕピラーバンプ１３２が対応する第２電極１４２と接続されることによって、各第２電子部品１２２が第２主面１１２にフリップチップ実装されている。
　なお、各第２電極１４２は、ＬＴＣＣ基板１１０の対応する配線（図示せず）に接続されている。
　第２電子部品１２２は、特に限定されないが、複数の外部端子が設けられた実装面を有する電子部品が好適であり、ここでは外部端子として複数のＣｕピラーバンプ１３２を有する表面実装型の電子部品が実装されている。
　また、第２電子部品１２２は、ＩＣが好適であり、ここでは、ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）　ＩＣ１２２ａ、ＳＡＷ（Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）フィルタ１２２ｂ及びＧａＡｓ　ＩＣ１２２ｃが実装されている。
　また、ＬＴＣＣ基板１１０の第１主面１１１には、第３電子部品１２３が実装されている。第３電子部品１２３は、実装面と、実装面に対向する天面と、Ｃｕピラーバンプ（外部端子）ではなく複数の外部電極としての一対の外部電極１３３と、を有している。
　一対の外部電極１３３は、ＬＴＣＣ基板１１０に接続されており、ここでは、各外部電極１３３は、実装面から第３電子部品１２３の３つの側面を経て天面まで計５面に形成されている。
　より詳細には、第１主面１１１には、複数の第３電極１４３が設けられている。第３電極１４３は、第３電子部品１２３の一対の外部電極１３３に１対１で対応して設けられており、各外部電極１３３が対応する第３電極１４３と接続されることによって、第３電子部品１２３が第１主面１１１に実装されている。各外部電極１３３は、例えばはんだ１３５を介して対応する第３電極１４３と接続されている。第３電子部品１２３は、特に限定されないが、ここでは、例えばチップコンデンサ１２３ａが実装されている。
　なお、各第３電極１４３は、ＬＴＣＣ基板１１０の対応する配線（図示せず）に接続されている。
　また、図１では第３電子部品１２３が１つだけ実装された場合が示されているが、複数の第３電子部品１２３が同様にしてＬＴＣＣ基板１１０の第１主面１１１に実装されてもよい。
　更に、ＬＴＣＣ基板１１０の第２主面１１２には、Ｃｕピラーバンプ（外部端子）ではなく一対の外部電極１３４を各々有する複数の第４電子部品１２４が実装されている。
　より詳細には、第２主面１１２には、複数の第４電極１４４が設けられている。第４電極１４４は、第４電子部品１２４の一対の外部電極１３４に１対１で対応して設けられており、各外部電極１３４が対応する第４電極１４４と接続されることによって、第４電子部品１２４が第２主面１１２に実装されている。各外部電極１３４は、例えばはんだ１３６を介して対応する第４電極１４４と接続されている。第４電子部品１２４は、特に限定されないが、ここでは、例えばチップコンデンサ１２４ａ及びチップインダクタ１２４ｂが実装されている。
　なお、各第４電極１４４は、ＬＴＣＣ基板１１０の対応する配線（図示せず）に接続されている。
　また、ＬＴＣＣ基板１１０の第２主面１１２には、第２電子部品１２２及び第４電子部品１２４を被覆する封止樹脂層１５３が設けられている。
　なお、電子部品モジュール１００が基板両面に部品実装された電子部品モジュールである場合、ＬＴＣＣ基板１１０の第２主面１１２には、第２電子部品１２２が少なくとも１つ実装されていればよく、第２電子部品１２２以外の電子部品（例えば第４電子部品１２４の少なくとも一つ）は省略してもよい。
　また、電子部品モジュール１００は、ＬＴＣＣ基板１１０の第１主面１１１に設けられた複数の入出力用電極１５１と、複数の入出力用電極１５１に接続された複数の柱状電極１５４と、ＬＴＣＣ基板１１０の第１主面１１１を覆う封止樹脂層１５２と、を備えている。
　柱状電極１５４は、入出力用電極１５１に１対１で対応して設けられており、封止樹脂層１５２は、ＬＴＣＣ基板１１０の第１主面１１１、第１電子部品１２１、及び第３電子部品１２３を覆いつつ、柱状電極１５４の周囲に充填されている。
　また、柱状電極１５４は、封止樹脂層１５２から露出した端面１５５を有している。
　そして、電子部品モジュール１００は、封止樹脂層１５２を覆うように封止体１８０の表面に再配線層１９０を備える。再配線層１９０は、第１柱状電極１５４ａに接続されるビア１６２ａ、ビア１６２ａに接続される入出力電極１０４、第２柱状電極１５４ｂに接続される面内配線１６４、面内配線１６４に接続されるビア１６２ｂ及びビア１６２ｂに接続される入出力電極１０４を備える。再配線層１９０は、絶縁層１６１を備え、ビア１６２ａ、１６２ｂは絶縁層１６１を貫通する。
　複数の入出力電極１０４は、絶縁層１６１の封止体１８０とは反対側の表面上に設けられており、複数のビア１６２及び面内配線１６４を介して複数の柱状電極１５４に接続されている。
　第１柱状電極１５４ａに接続されるビア１６２ａは、絶縁層１６１内を厚み方向に伸び、絶縁層１６１の、封止体１８０とは反対側の表面に設けられた入出力電極１０４に直接接続される。ここでは、ビア１６２ａの一方の端面が第１柱状電極１５４ａの封止樹脂層１５２から露出した端面１５５に接続され、ビア１６２ａの他方の端面が入出力電極１０４に接続されている。
第２柱状電極１５４ｂに接続される面内配線１６４は、絶縁層１６１内を面方向に伸びる配線である。これにより、入出力電極を任意の位置に設けることが可能となる。面内配線１６４は、第２柱状電極１５４ｂに接続する箇所から絶縁層１６１内を面方向に伸びてビア１６２ｂと接続し、更に、ビア１６２ｂは、絶縁層１６１内を厚み方向に伸び、絶縁層１６１の、封止体１８０とは反対側の表面に設けられた入出力電極１０４に直接接続される。
　面内配線１６４の厚みは、特に限定されないが、好ましくは３．０μｍ以上、２０．０μｍ以下、より好ましくは５．０μｍ以上、１５．０μｍ以下である。
　絶縁層１６１は、樹脂から構成された絶縁層、すなわち樹脂絶縁層であることが好ましく、下地の凹凸を吸収して実質的に平坦な表面を形成するもの（平坦化層）であってもよい。
　絶縁層１６１は、ビア１６２及び面内配線１６４の形成部を除いて、その下層の部材、すなわち封止体１８０を被覆している。
　すなわち、絶縁層１６１は、一部において封止体１８０の表面に接触している。
　絶縁層１６１と、絶縁層１６１に設けられたビア１６２及び面内配線１６４等の接続導体並びに絶縁層１６１上に設けられた入出力電極１０４等の再配線導体と、が再配線層として機能する。絶縁層１６１と、絶縁層１６１に設けられたビア１６２及び面内配線１６４等の接続導体並びに絶縁層１６１上に設けられた入出力電極１０４等の再配線導体とは接していることが好ましい。
　なお、絶縁層１６１は、第１電子部品１２１、又は第３電子部品１２３の表面に接触していてもよい。
　絶縁層１６１の厚みは、特に限定されず、例えば、５μｍ以上、５０μｍ以下であってもよいし、１０μｍ以上、４０μｍ以下であってもよいし、１５μｍ以上、３０μｍ以下であってもよい。絶縁層１６１の厚みは、通常、再配線層１９０の厚みと一致する。なお、本明細書において、絶縁層１６１の厚みは、絶縁層１６１の最大厚みを意味する。
　面内配線１６４、ビア１６２及び入出力電極１０４等の再配線導体は、導電性フィラー及び樹脂を含むことが好ましい。これにより、再配線導体は、熱サイクルによる劣化をより好適に抑制しつつより好適に配線としての機能を発揮できる。また、再配線導体は、乾燥膜であることが好ましい。
導電性フィラーとしては、例えば、銀フィラー、銅フィラー、ニッケルフィラー等の金属フィラー等が挙げられる。中でも、導電性フィラーは、銀フィラーであることが好ましい。
　導電性フィラーの形状は特に限定されないが、例えば、板状、鱗片状、球形状等が挙げられる。中でも、導電性フィラーの形状は球形状が好ましい。
導電性フィラーの平均粒径は、好ましくは０．１μｍ以上、１．０μｍ以下、より好ましくは０．２μｍ以上、０．８μｍ以下である。これにより、熱サイクルによる劣化を更に抑制することが可能となる。作用効果が発現する理由としては、再配線導体の柔軟性をより向上しつつ、更に絶縁層の熱膨張をより緩和できるためと考えられる。
なお、本明細書において、導電性フィラー等のフィラーの平均粒径は、以下の方法により算出される。
モジュールの厚み方向に沿った断面に対して研磨を行い、電子顕微鏡を用いて、断面上に表出したフィラーの面積を測定して、円換算の直径を算出する。少なくとも１００個のフィラーについて円換算の直径を算出し、その個数平均値を平均粒径とする。
一方、ペーストが含有する導電性フィラー等のフィラーの平均粒径は、一般的にはレーザー回折式粒度分布測定装置により測定可能である。
再配線導体に含まれる樹脂としては、熱硬化性樹脂、熱可塑性樹脂のいずれも使用可能であるが、例えば、フェノール樹脂、ホルムアルデヒド樹脂、メラミン樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリフェニレンサルファイド樹脂、ポリエーテル樹脂、ポリイミド樹脂、ポリエーテルエーテルケトン樹脂等が挙げられる。中でも、樹脂は、ポリエステル樹脂であることが好ましい。
　再配線導体に含有される導電性フィラーの含有量は、再配線導体全量に対して、好ましくは８５重量％以上、９９重量％以下、より好ましくは８７重量％以上、９７重量％以下である。再配線導体に含有される樹脂の含有量は、再配線導体全量に対して、好ましくは１重量％以上、１０重量％以下、より好ましくは３重量％以上、８重量％以下である。再配線導体に含有される導電性フィラー及び樹脂の合計含有量は、再配線導体全量に対して、好ましくは８６重量％以上、より好ましくは９３重量％以上であり、１００重量％であってもよい。
　絶縁層１６１は、フィラー及び樹脂を含むことが好ましい。絶縁層に含まれるフィラーは導電性フィラーではないことが好ましく、再配線導体に含まれる導電性フィラーとは異なることが好ましい。
フィラーとしては、例えば、アルミナ、シリカ、窒化ケイ素、水酸化アルミニウム等が挙げられる。中でも、フィラーは、シリカであることが好ましい。
　フィラーの形状は特に限定されないが、例えば、板状、鱗片状、球形状等が挙げられる。中でも、フィラーの形状は球形状が好ましい。
フィラーの平均粒径は、好ましくは１．０μｍ超、１０．０μｍ以下、より好ましくは１．０μｍ超、８．０μｍ以下である。
絶縁層を構成する樹脂としては、熱硬化性樹脂、熱可塑性樹脂のいずれも使用可能であるが、例えば、エポキシ樹脂、アクリル、フェノール樹脂、ホルムアルデヒド樹脂、メラミン樹脂、エポキシ樹脂、アクリル樹脂、芳香族ポリエステル樹脂、ポリアミド樹脂、ポリフェニレンサルファイド樹脂、ポリエーテル樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリエーテルエーテルケトン樹脂等が挙げられる。中でも、樹脂は、エポキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂であることが好ましい。
　絶縁層に含有されるフィラーの含有量は、絶縁層全量に対して、好ましくは１５重量％以上、４０重量％以下、より好ましくは２０重量％以上、３５重量％以下である。絶縁層に含有される樹脂の含有量は、絶縁層全量に対して、好ましくは４５重量％以上、７５重量％以下、より好ましくは５０重量％以上、７０重量％以下である。絶縁層に含有されるフィラー及び樹脂の合計含有量は、絶縁層全量に対して、好ましくは６５重量％以上、より好ましくは７５重量％以上であり、１００重量％であってもよい。
　ＬＴＣＣ基板１１０の第１主面１１１に設けられた第１電極１４１等の電極と、ＬＴＣＣ基板１１０の第２主面１１２に設けられた第２電極１４２等の電極とは、低温焼結セラミック材料と共に焼成されることによって形成されたものである。一方、絶縁層１６１上に設けられた入出力電極１０４等の電極は、当該焼成後に形成されたものである。
　入出力電極１０４は、柱状電極１５４に１対１で対応して設けられており、上述のように、柱状電極１５４は、入出力用電極１５１に１対１で対応して設けられている。すなわち、入出力電極１０４は、入出力用電極１５１に対しても１対１で対応して設けられている。
　そして、各入出力電極１０４は、絶縁層１６１に設けられたビア１６２及び面内配線１６４を介して対応する柱状電極１５４と接続されることによって、対応する入出力用電極１５１と接続されている。
　なお、ビア１６２は、入出力電極１０４及び柱状電極１５４の各ペアに対して通常は１つずつ設けられるが、各ペアに対して複数設けられてもよい。
　図２は、図１において破線で示す部分の拡大図である。
　図２に示すように、絶縁層１６１内の空隙１９１の平均径に比べて、面内配線１６４、ビア１６２及び入出力電極１０４等、再配線導体内の空隙１９２の平均径が小さい。
なお、本明細書において、絶縁層内の空隙の平均径、再配線導体内の空隙の平均径は、以下の方法により算出される。
モジュールの厚み方向に沿った断面に対して研磨を行い、電子顕微鏡を用いて、断面上に表出した空隙の面積を測定して、円換算の直径を算出する。少なくとも１００個の空隙について円換算の直径を算出し、その個数平均値を平均径とする。
　本発明のモジュールでは、絶縁層内の空隙の平均径に比べて、再配線導体内の空隙の平均径が小さいが、両者の差（絶縁層内の空隙の平均径－再配線導体内の空隙の平均径）は、好ましくは０．１μｍ以上、より好ましくは０．３μｍ以上、更に好ましくは０．５μｍ以上であり、上限は特に限定されないが、好ましくは５．０μｍ以下、より好ましくは３．０μｍ以下である。
　なお、複数の再配線導体が存在する場合、１の再配線導体において、上記空隙の関係を満たせばよいが、全ての再配線導体において、上記空隙の関係を満たすことが好ましい。また、再配線導体のうち、少なくとも接続導体において、上記空隙の関係を満たすことが好ましく、再配線導体のうち、少なくとも面内配線において、上記空隙の関係を満たすことがより好ましい。
　また同様に、複数の絶縁層が存在する場合、１の絶縁層において、上記空隙の関係を満たせばよいが、全ての絶縁層において、上記空隙の関係を満たすことが好ましい。また、絶縁層のうち、少なくとも接続導体に接する絶縁層において、上記空隙の関係を満たすことが好ましく、絶縁層のうち、少なくとも面内配線に接する絶縁層において、上記空隙の関係を満たすことがより好ましい。
　絶縁層内の空隙の平均径は、好ましくは０．５μｍ以上、より好ましくは０．７μｍ以上、更に好ましくは０．８μｍ以上であり、上限は特に限定されないが、好ましくは１０．０μｍ以下、より好ましくは５．０μｍ以下である。
　絶縁層内の空隙の数は、好ましくは５万個／ｍｍ２以上、３０万個／ｍｍ２以下、より好ましくは１０万個／ｍｍ２以上、２５万個／ｍｍ２以下である。
　再配線導体内の空隙の平均径は、好ましくは０．８μｍ以下、より好ましくは０．６μｍ以下、更に好ましくは０．４μｍ以下であり、下限は特に限定されないが、好ましくは０．０５μｍ以上、より好ましくは０．１μｍ以上である。
　再配線導体内の空隙の数は、好ましくは４００万個／ｍｍ２以上、１４００万個／ｍｍ２以下、より好ましくは６００万個／ｍｍ２以上、１２００万個／ｍｍ２以下である。
　本発明では、面内配線及び入出力電極で挟まれている絶縁層内の空隙は、面内配線側から、入出力電極側まで貫通していてもよく、貫通していなくてもよいが、貫通していないことが好ましい。
　図２では、面内配線１６４及び入出力電極１０４で挟まれている絶縁層１６１内の空隙１９１は、面内配線１６４側から、入出力電極１０４側まで貫通していない。このように、接続導体は、絶縁層内を面方向に伸びる配線である面内配線を有し、面内配線及び入出力電極で挟まれている絶縁層内の空隙は、上記面内配線側から、上記入出力電極側まで貫通していないことが好ましい。これにより、マイグレーション（特にマイグレーションを起こしやすいＡｇイオンマイグレーション）によるショートのリスクを抑制することが可能となる。
なお、本明細書において、空隙が貫通しているか否かは、モジュールの厚み方向に沿った断面に対して研磨を行い、電子顕微鏡を用いて、断面上に表出した空隙が貫通しているか否かを観察することにより確認できる。
　「面内配線及び入出力電極で挟まれている絶縁層内の空隙は、上記面内配線側から、上記入出力電極側まで貫通していない」ようにするためには、例えば、フィラーの含有量が２１重量％以上、３１重量％以下、樹脂の含有量が３１重量％以上、４１重量％以下であるソルダーレジストを用いて、絶縁層を形成すればよい。
再配線導体に含有される導電性フィラーは球形状で、物理的に接触して導通しており、再配線導体内の空隙のアスペクト比が３．０以下であることが好ましい。これにより、熱サイクルによる劣化を更に抑制することが可能となる。作用効果が発現する理由としては、球形状のフィラーを点接触させることで再配線導体の柔軟性がより向上し、更に再配線導体内の空隙のアスペクト比を小さくすることで亀裂などの起点となることをより抑制できるためと考えられる。
再配線導体内の空隙のアスペクト比は、好ましくは３．０以下であり、より好ましくは２．７以下、更に好ましくは２．４以下であり、下限は特に限定されないが、好ましくは１．２以上である。
なお、本明細書において、空隙のアスペクト比は、以下の方法により算出される。
図３は、再配線導体内の空隙の一例を模式的に示す図である。モジュールの厚み方向に沿った断面に対して研磨を行い、電子顕微鏡を用いて、断面上に表出した空隙の大きさを測定する。空隙の最も短い長さＷと最も長い長さＬを測定し、以下の計算式で算出する。少なくとも１００個の空隙についてアスペクト比を算出し、その個数平均値をアスペクト比とする。
アスペクト比＝Ｌ／Ｗ
　「再配線導体に含有される導電性フィラーは球形状で、物理的に接触して導通しており、再配線導体内の空隙のアスペクト比が３．０以下」とするためには、例えば、導電性フィラーペーストに含まれる球形状の導電性フィラーの含有量が８４重量％以上、８８重量％以下で、更に溶媒及び樹脂を含有する導電性フィラーペーストを用いて、再配線導体を形成すればよい。
　図２では、ビア１６２の断面形状が、入出力電極１０４側よりも入出力電極１０４側とは反対側の方が長い逆テーパー状で、入出力電極１０４は、平面視した際にビア１６２と重なる領域において、凸部１０４ａを有し、凸部の周辺部１０４ｂが凹んでいる。このように、接続導体は、絶縁層内を厚み方向に伸び、入出力電極に直接接続されるビアを有し、上記ビアの断面形状が、上記入出力電極側よりも上記入出力電極側とは反対側の方が長い逆テーパー状で、上記入出力電極は、平面視した際に上記ビアと重なる領域において、凸部を有し、該凸部の周辺部が凹んでいることが好ましい。これにより、熱サイクルによる劣化を更に抑制することが可能となる。作用効果が発現する理由としては、ビアの断面形状を逆テーパー状にすることで、周辺の絶縁層の熱膨張の応力によるビアとビア以外の再配線導体との剥離を抑制でき、ビア直下の入出力電極が凸部を有することで、はんだと入出力電極の間に発生するボイドの発生を抑制でき、はんだと入出力電極との接合強度が向上し、ビア直下の入出力電極の凸部の周辺部が凹んでいることで、凹みがくさびのような役割となり、はんだと入出力電極の接合強度がより向上するためと考えられる。
なお、本明細書において、ビア及び電極の形状は、モジュールの厚み方向に沿った断面に対して研磨を行い、断面上に表出したビア及び電極を観察することにより確認できる。
　面内配線１６４、ビア１６２及び入出力電極１０４等の再配線導体は、材質及び／又は特性が互いに異なるものであってもよいし、同じものであってもよい。
　また、面内配線１６４、ビア１６２及び入出力電極１０４等の再配線導体において、空隙の平均径は、同一であっても異なっていてもよい。同様に、面内配線１６４、ビア１６２及び入出力電極１０４等の再配線導体において、空隙の数（密度）は、同一であっても異なっていてもよい。
　電子部品モジュール１００は、例えば、以下の方法で製造される。
　図４～図１１は、製造工程における本発明（第１実施形態）の電子部品モジュールの一例を模式的に示す断面図であり、図４は、第１電子部品及び第３電子部品の実装工程を示し、図５は、第１の樹脂封止工程を示し、図６は、面内配線形成工程を示し、図７は、ビア形成工程を示し、図８は、絶縁層の形成工程を示し、図９は、入出力電極の形成工程を示し、図１０は、第２電子部品及び第４電子部品の実装工程を示し、図１１は、第２の樹脂封止工程を示す。
　なお、以下では、複数のＬＴＣＣ基板からなる集合基板について説明するが、便宜上、図４～図１１では個片化されたＬＴＣＣ基板を集合基板として図示している。
　まず、複数のＬＴＣＣ基板からなる集合基板の第１主面（図４に示すＬＴＣＣ基板１１０の第１主面１１１に相当）に、外部端子として複数のＣｕピラーバンプ１３１を有する第１電子部品１２１と、第３電子部品１２３とを実装し、リフローする。また、入出力用電極１５１上に柱状電極１５４として、例えばＣｕ（銅）ピンを形成する。
　次に、図５に示すように、第１電子部品１２１及び第３電子部品１２３を被覆し、柱状電極１５４の側面を覆うように、集合基板１７０の第１主面１７１に封止樹脂層１５２を形成する。柱状電極の端面１５５は封止樹脂層１５２から露出させる。
　具体的には、例えば、第１主面１７１上に半硬化状態のシート状の封止樹脂（例えば、エポキシ樹脂等の熱硬化性樹脂からなるシート）を配置した後、封止樹脂を成型用プレートでプレスしながら加熱する。これにより、封止樹脂は流動化して第１電子部品１２１と集合基板１７０の間の隙間等のスペースに充填された後、硬化状態に変化する。
　次に、図６に示すように、封止樹脂層１５２の主面１５８上に面内配線１６４を形成する。面内配線１６４は第２柱状電極１５４ｂの端面１５５を覆うようにする。この結果、第２柱状電極１５４ｂに接続される面内配線１６４が形成される。
　具体的には、例えば、導電性フィラー、樹脂、及び溶媒を含有するペーストを、スクリーン印刷法により、封止樹脂層１５２の主面１５８上に印刷する。その後、ペーストの印刷膜に対して熱処理を行うことにより、乾燥膜である面内配線１６４を形成する。
　ペーストが含有する導電性フィラー及び樹脂については、上記の通りである。
　ペーストが含有する溶媒としては、導電性フィラー及び樹脂を分散可能で、熱処理により揮発するものであれば特に限定されず、例えば、ジエチレングリコールモノエチルエーテルアセテート等が挙げられる。
　ペーストに含有される導電性フィラーの含有量は、ペースト全量に対して、好ましくは８０重量％以上、９５重量％以下、より好ましくは８３重量％以上、９２重量％以下である。
　ペーストに含有される樹脂の含有量は、ペースト全量に対して、好ましくは１重量％以上、１０重量％以下、より好ましくは３重量％以上、８重量％以下である。
　ペーストに含有される溶媒の含有量は、ペースト全量に対して、好ましくは４重量％以上、１５重量％以下、より好ましくは６重量％以上、１３重量％以下である。
　ペーストに含有される導電性フィラー、樹脂及び溶媒の合計含有量は、ペースト全量に対して、好ましくは８０重量％以上、より好ましくは８５重量％以上であり、１００重量％であってもよい。
　次に、図７に示すように、第１柱状電極１５４ａの端面１５５上及び面内配線１６４上にビア１６２を形成する。この結果、第１柱状電極１５４ａに接続されるビア１６２ａ及び面内配線１６４に接続されるビア１６２ｂが形成される。
　具体的には、例えば、導電性フィラー、樹脂、及び溶媒を含有するペーストを、スクリーン印刷法により、第１柱状電極１５４ａの端面１５５上及び面内配線１６４上に印刷する。その後、ペーストの印刷膜に対して熱処理を行うことにより、乾燥膜であるビア１６２を形成する。
　ビアの形成に用いるペーストは、面内配線の形成に用いるペーストと同様のものを使用すればよい。
　次に、図８に示すように、封止樹脂層１５２の主面１５８に絶縁層１６１を形成する。この結果、面内配線１６４等を被覆する絶縁層１６１が形成される。
　具体的には、例えば、フィラー、樹脂、及び溶媒を含有するペーストを、スクリーン印刷法により、封止樹脂層１５２の主面１５８上等に印刷する。その後、ペーストの印刷膜に対して熱処理を行うことにより、絶縁層１６１を形成する。
　ビア１６２の端面１６３は絶縁層１６１から露出させる。
ペーストが含有するフィラー、樹脂については、上記の通りである。
　ペーストが含有する溶媒としては、フィラー及び樹脂を分散可能で、熱処理により揮発するものであれば特に限定されず、面内配線の形成に用いるペーストが含有する溶媒と同様の溶媒を使用すればよい。
　ペーストに含有されるフィラーの含有量は、ペースト全量に対して、好ましくは１０重量％以上、３０重量％以下、より好ましくは１５重量％以上、２５重量％以下である。
　ペーストに含有される樹脂の含有量は、ペースト全量に対して、好ましくは３０重量％以上、５０重量％以下、より好ましくは３５重量％以上、４５重量％以下である。
　ペーストに含有される溶媒の含有量は、ペースト全量に対して、好ましくは３０重量％以上、４５重量％以下、より好ましくは３３重量％以上、４２重量％以下である。
　ペーストに含有されるフィラー、樹脂及び溶媒の合計含有量は、ペースト全量に対して、好ましくは５０重量％以上、より好ましくは５３重量％以上であり、１００重量％であってもよい。
　次に、図９に示すように、絶縁層１６１上に入出力電極１０４を形成する。入出力電極１０４はビア１６２の端面１６３を覆うようにする。この結果、ビア１６２に接続される入出力電極１０４が形成される。
　具体的には、例えば、導電性フィラー、樹脂、及び溶媒を含有するペーストを、スクリーン印刷法により、絶縁層１６１上に印刷する。その後、ペーストの印刷膜に対して熱処理を行うことにより、乾燥膜である入出力電極１０４を形成する。
　入出力電極の形成に用いるペーストは、面内配線の形成に用いるペーストと同様のものを使用すればよい。
　次に、図１０に示すように、集合基板１７０の第２主面１７２（ＬＴＣＣ基板１１０の第２主面１１２に相当）に、外部端子として複数のＣｕピラーバンプ１３２を有する第２電子部品１２２や他の電子部品、例えば第４電子部品１２４を実装し、リフローする。
　次に、図１１に示すように、第２電子部品１２２や他の電子部品を被覆するように封止樹脂層１５３を形成する。
　封止樹脂層１５３は、封止樹脂層１５２と同様にして形成することができる。すなわち、例えば、第２主面１７２上に半硬化状態のシート状の封止樹脂（例えば、エポキシ樹脂等の熱硬化性樹脂からなるシート）を配置した後、封止樹脂を成型用プレートでプレスしながら加熱する。これにより、封止樹脂は流動化して第２電子部品１２２と第２主面１７２との隙間等のスペースに充填された後、硬化状態に変化する。
　封止樹脂層１５２及び１５３用の封止樹脂は、アルミナ、シリカ、窒化ケイ素、水酸化アルミニウム、チタン酸バリウム、チタニア等のフィラーを含有していてもよい。
　封止樹脂層１５２及び１５３用の封止樹脂に含有されるフィラーの平均粒径は、例えば、５μｍ以上、１５μｍ以下であってもよいし、７μｍ以上、１３μｍ以下であってもよいし、９μｍ以上、１１μｍ以下であってもよいし、１０μｍであってもよい。
　また、封止樹脂層１５２及び１５３用の封止樹脂に含有されるフィラーの含有量は、封止樹脂全量に対して、例えば、７０重量％以上、９８重量％以下であってもよい。
　次に、ダイサー等により集合基板１７０を所定の位置で切断して個片化することで、各ＬＴＣＣ基板１１０を切り出す。
　以上により、第１実施形態に係る電子部品モジュール１００が製造される。
　本発明のモジュールは、絶縁層内の空隙の平均径に比べて、再配線導体内の空隙の平均径が小さいことを特徴とするが、このような特徴を有するモジュールは、平均粒径が０．１μｍ以上、１．０μｍ以下の導電性フィラー、樹脂、及び溶媒を含有するペーストを用いて再配線導体を形成する工程と、平均粒径が１．０μｍ超、１０．０μｍ以下のフィラー、樹脂、及び溶媒を含有するペーストを用いて絶縁層を形成する工程と、を含む製造方法により得られる。
　前述の面内配線１６４を形成する方法、ビア１６２を形成する方法、入出力電極１０４を形成する方法は、本発明のモジュールの製造方法における「再配線導体を形成する工程」の一例である。
　前述の絶縁層１６１を形成する方法は、本発明のモジュールの製造方法における「絶縁層を形成する工程」の一例である。
　再配線導体内の空隙は、再配線導体を形成する際に用いるペーストに含まれる溶媒が揮発することにより形成される。そして、空隙の径は、ペーストに含まれるフィラーの平均粒径に大きく依存する。フィラーの平均粒径を小さくすると、空隙の径も小さくなる。フィラーの隙間に溶媒が存在するため、フィラーの平均粒径を小さくすると、フィラーの周囲に溶媒が入り込むスペースが小さくなり、空隙の径も小さくなると考えられる。また、空隙の径は、ペーストに含まれるフィラーの含有量、溶媒の含有量にも依存する。これらを適宜調整したペーストをスクリーン印刷法により印刷することにより、所望の空隙の平均径を有する再配線導体を形成できる。
　同様の手法によって、絶縁層内の空隙も制御できる。
　第１実施形態では、柱状電極が２つの場合について説明したが、本発明のモジュールにおいて、柱状電極の数は特に限定されない。
第１実施形態では、面内配線が１つの場合について説明したが、本発明のモジュールにおいて、面内配線の数は特に限定されない。
　第１実施形態では、ビアが２つの場合について説明したが、本発明のモジュールにおいて、ビアの数は特に限定されない。
　第１実施形態では、入出力電極が２つの場合について説明したが、本発明のモジュールにおいて、入出力電極の数は特に限定されない。
　第１実施形態では、再配線層が１つの場合について説明したが、本発明のモジュールにおいて、再配線層の数は特に限定されず、封止体の両主面にそれぞれ再配線層が設けられていてもよい。
　［第２実施形態］
　本実施形態は、接続導体が絶縁層内を面方向に伸びる配線である面内配線を２層有する点で第１実施形態と異なる。
　本発明では、複数層の面内配線間に挟まれている絶縁層内の空隙は、複数層の面内配線間で貫通していてもよく、貫通していなくてもよいが、貫通していないことが好ましい。
　図１２は、本発明（第２実施形態）の再配線層の一例を模式的に示す断面図である。
　図１２では、封止樹脂層２５２上に設けられ、紙面奥行き方向に伸びる面内配線２６４及び絶縁層２６１内に設けられ、紙面左右方向に伸びる面内配線３６４の２層の面内配線が設けられている。絶縁層２６１は、面内配線２６４の形成部を除いて封止樹脂層２５２を被覆している。更に、絶縁層２６１は、面内配線３６４の全面を被覆している。
そして、２層の面内配線（面内配線２６４及び面内配線３６４）間に挟まれている絶縁層２６１内の空隙１９１は、２層の面内配線間で貫通していない。このように、接続導体は、絶縁層内を面方向に伸びる配線である面内配線を複数層有し、複数層の面内配線間に挟まれている絶縁層内の空隙は、複数層の面内配線間で貫通していないことが好ましい。これにより、マイグレーション（特にマイグレーションを起こしやすいＡｇイオンマイグレーション）によるショートのリスクを抑制することが可能となる。
　「複数層の面内配線間に挟まれている絶縁層内の空隙は、複数層の面内配線間で貫通していない」ようにするためには、上述の「面内配線及び入出力電極で挟まれている絶縁層内の空隙は、上記面内配線側から、上記入出力電極側まで貫通していない」ようにするための手法と同様の手法を採用すればよい。
　本発明では、接続導体が、絶縁層内を面方向に伸びる配線である面内配線を複数層有する場合、封止体からより離れた位置の面内配線の厚みが、複数層の面内配線が重なる領域である重複領域において、重複領域に隣接する領域における面内配線の厚みと比べて、同一であっても異なっていてもよいが、封止体からより離れた位置の面内配線の厚みが、複数層の面内配線が重なる領域である重複領域において、重複領域に隣接する領域における面内配線の厚みよりも薄いことが好ましい。
　図１２では、封止体１８０（封止樹脂層２５２）からより離れた位置の面内配線３６４の厚みについて、２層の面内配線が重なる領域である重複領域（図１２中の２本の破線で挟まれる領域）における面内配線３６４の厚み（両矢印ｔ２で示す厚み）が、重複領域に隣接する領域における面内配線３６４の厚み（両矢印ｔ１で示す厚み）よりも薄い。このように、接続導体は、絶縁層内を面方向に伸びる配線である面内配線を複数層有し、封止体からより離れた位置の面内配線の厚みが、複数層の面内配線が重なる領域である重複領域において、重複領域に隣接する領域における面内配線の厚みよりも薄い。これにより、再配線層全層の厚みのバラつきを低減でき、電極への熱による応力の集中を低減できる。
　上述の厚みの関係にするためには、例えば、スクリーン印刷を用いて面内配線を形成する際に、開口部の空間体積９ｃｍ３/ｍ２以上の印刷版を使用すればよい。
なお、本明細書において、面内配線の厚みは、モジュールの厚み方向に沿った断面に対して研磨を行い、断面上に表出した面内配線を観察することにより測定できる。
　［第３実施形態］
　本実施形態は、入出力電極の構造が第１実施形態と異なる。
　本発明では、接続導体が、絶縁層内を面方向に伸びる配線である面内配線を有し、入出力電極の厚みが、平面視した際に上記面内配線と上記入出力電極が重なる領域である重複領域において、上記重複領域に隣接する領域における上記入出力電極の厚みと比べて、同一であっても異なっていてもよいが、入出力電極の厚みが、平面視した際に上記面内配線と上記入出力電極が重なる領域である重複領域において、上記重複領域に隣接する領域における上記入出力電極の厚みよりも薄いことが好ましい。
　図１３は、本発明（第３実施形態）の再配線層の一例を模式的に示す断面図である。
　図１３では、紙面奥行き方向に伸びる面内配線４６４が封止樹脂層３５２上に設けられている。面内配線４６４の形成部を除いて、封止樹脂層３５２を絶縁層３６１は被覆している。更に、絶縁層３６１の、封止樹脂層３５２とは反対側の表面に入出力電極２０４が設けられている。そして、平面視した際に面内配線４６４と入出力電極２０４は重なっている。
　図１３では、平面視した際に面内配線４６４と入出力電極２０４が重なる領域である重複領域（図１３中の２本の破線で挟まれる領域）における入出力電極の厚み（両矢印ｔ３で示す厚み）が、重複領域に隣接する領域における入出力電極２０４の厚み（両矢印ｔ４で示す厚み）よりも薄い。このように、接続導体は、絶縁層内を面方向に伸びる配線である面内配線を有し、入出力電極の厚みが、平面視した際に面内配線と入出力電極が重なる領域である重複領域において、重複領域に隣接する領域における入出力電極の厚みよりも薄い。これにより、再配線層全層の厚みのバラつきを低減でき、電極への熱による応力の集中を低減できる。
　上述の厚みの関係にするためには、例えば、スクリーン印刷を用いて面内配線及び／又は入出力電極を形成する際に、開口部の空間体積９ｃｍ３/ｍ２以上の印刷版を使用すればよい。
なお、本明細書において、入出力電極の厚みは、モジュールの厚み方向に沿った断面に対して研磨を行い、断面上に表出した入出力電極を観察することにより測定できる。
　また、上記実施形態では、回路基板として、無機材料基板の一種であるＬＴＣＣ基板を用いた場合について説明したが、本発明のモジュールが備える回路基板は、プリント配線板（好適には多層基板）であれば特に限定されない。
　また、無機材料基板は、絶縁材料として無機材料（好適にはセラミック）を使用した回路基板（好適には多層基板）であれば特に限定されない。
　また、上記実施形態では、複数のＣｕピラーバンプ１３１が設けられた実装面を有する第１電子部品１２１と、複数のＣｕピラーバンプ１３２が設けられた実装面を有する第２電子部品１２２とを実装する場合について説明したが、本発明の電子部品モジュールが備える第１電子部品及び第２電子部品は、特に限定されず、複数の外部端子が設けられた実装面を有する電子部品であってもよい。より具体的には、例えば、ＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ）構造の電子部品（好適にはＩＣ）であってもよいし、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）構造の電子部品（好適にはＩＣ）であってもよい。
　なお、ＬＧＡ構造の電子部品である場合は、各外部端子（ランド）は、はんだで回路基板に接続されてもよい。
　いずれの場合も、複数の外部端子は、通常、実装面のみに規則的に等ピッチで３つ以上配列されている。例えば、矩形状等の環状に実装面に配列されてもよいし、格子状（マトリクス状）に実装面に配列されてもよい。
　本明細書には、以下の内容が開示されている。
＜１＞
　回路基板及び電子部品が封止樹脂により封止され、表面の一部に導体が露出している封止体と、
上記封止体の表面に設けられ、上記導体に接続される再配線導体及び絶縁層を備える再配線層と、を備え、
上記再配線導体は、上記絶縁層内において上記導体に接続される接続導体と、上記絶縁層の、上記封止体とは反対側の表面に設けられ、上記接続導体と接続される入出力電極と、を有し、
上記絶縁層内の空隙の平均径に比べて、上記再配線導体内の空隙の平均径が小さい
ことを特徴とするモジュール。
＜２＞
　上記再配線導体は、導電性フィラー、及び樹脂を含む＜１＞に記載のモジュール。
＜３＞
　上記導電性フィラーは球形状で、物理的に接触して導通しており、
上記再配線導体内の空隙のアスペクト比が３．０以下である＜２＞に記載のモジュール。
＜４＞
　上記導電性フィラーの平均粒径が０．１μｍ以上、１．０μｍ以下である＜２＞又は＜３＞に記載のモジュール。
＜５＞
　上記接続導体は、上記絶縁層内を面方向に伸びる配線である面内配線を有し、上記面内配線及び上記入出力電極で挟まれている上記絶縁層内の空隙は、上記面内配線側から、上記入出力電極側まで貫通していない＜１＞～＜４＞のいずれかに記載のモジュール。
＜６＞
　上記接続導体は、上記絶縁層内を面方向に伸びる配線である面内配線を複数層有し、上記複数層の面内配線間に挟まれている上記絶縁層内の空隙は、上記複数層の面内配線間で貫通していない＜１＞～＜５＞のいずれかに記載のモジュール。
＜７＞
　上記接続導体は、上記絶縁層内を厚み方向に伸び、上記入出力電極に直接接続されるビアを有し、
上記ビアの断面形状が、上記入出力電極側よりも上記入出力電極側とは反対側の方が長い逆テーパー状で、上記入出力電極は、平面視した際に上記ビアと重なる領域において、凸部を有し、該凸部の周辺部が凹んでいる＜１＞～＜６＞のいずれかに記載のモジュール。
＜８＞
　上記接続導体は、上記絶縁層内を面方向に伸びる配線である面内配線を有し、上記入出力電極の厚みが、平面視した際に上記面内配線と上記入出力電極が重なる領域である重複領域において、上記重複領域に隣接する領域における上記入出力電極の厚みよりも薄い＜１＞～＜７＞のいずれかに記載のモジュール。
＜９＞
　上記接続導体は、上記絶縁層内を面方向に伸びる配線である面内配線を複数層有し、上記封止体からより離れた位置の上記面内配線の厚みが、上記複数層の面内配線が重なる領域である重複領域において、上記重複領域に隣接する領域における上記面内配線の厚みよりも薄い＜１＞～＜８＞のいずれかに記載のモジュール。
＜１０＞
　平均粒径が０．１μｍ以上、１．０μｍ以下の導電性フィラー、樹脂、及び溶媒を含有するペーストを用いてスクリーン印刷を行って上記再配線導体を形成する工程と、
平均粒径が１．０μｍ超、１０μｍ以下のフィラー、樹脂、及び溶媒を含有するペーストを用いてスクリーン印刷を行って上記絶縁層を形成する工程と、を含む＜１＞～＜９＞のいずれかに記載のモジュールの製造方法。
１００　電子部品モジュール
１０１　電子部品モジュールの実装面
１０２　電子部品モジュールの天面
１０３　電子部品モジュールの側面
１０４、２０４　入出力電極
１０４ａ　凸部
１０４ｂ　凸部の周辺部
１１０　低温焼成セラミック基板
１１１　低温焼成セラミック基板の第１主面
１１２　低温焼成セラミック基板の第２主面
１２１　第１電子部品
１２１ａ　ＳＯＩ
１２２　第２電子部品
１２２ａ　ＨＢＴ　ＩＣ
１２２ｂ　ＳＡＷフィルタ
１２２ｃ　ＧａＡｓ　ＩＣ
１２３　第３電子部品
１２３ａ、１２４ａ　チップコンデンサ
１２４　第４電子部品
１２４ｂ　チップインダクタ
１３１、１３２　Ｃｕピラーバンプ
１３３、１３４　外部電極
１３５、１３６　はんだ
１４１　第１電極
１４２　第２電極
１４３　第３電極
１４４　第４電極
１５１　入出力用電極
１５２、１５３、２５２、３５２　封止樹脂層
１５４　柱状電極
１５４ａ　第１柱状電極
１５４ｂ　第２柱状電極
１５５　柱状電極の端面
１５８　封止樹脂層の主面
１６１、２６１、３６１　絶縁層
１６２、１６２ａ、１６２ｂ　ビア
１６３　ビアの端面
１６４、２６４、３６４、４６４　面内配線
１７０　集合基板
１７１　集合基板の第１主面
１７２　集合基板の第２主面
１８０　封止体
１９０　再配線層
１９１　絶縁層内の空隙
１９２　再配線導体内の空隙

Claims (10)

  1. 回路基板及び電子部品が封止樹脂により封止され、表面の一部に導体が露出している封止体と、
    前記封止体の表面に設けられ、前記導体に接続される再配線導体及び絶縁層を備える再配線層と、を備え、
    前記再配線導体は、前記絶縁層内において前記導体に接続される接続導体と、前記絶縁層の、前記封止体とは反対側の表面に設けられ、前記接続導体と接続される入出力電極と、を有し、
    前記絶縁層内の空隙の平均径に比べて、前記再配線導体内の空隙の平均径が小さい
    ことを特徴とするモジュール。
  2. 前記再配線導体は、導電性フィラー、及び樹脂を含む請求項１に記載のモジュール。
  3. 　前記導電性フィラーは球形状で、物理的に接触して導通しており、
    前記再配線導体内の空隙のアスペクト比が３．０以下である請求項２に記載のモジュール。
  4. 前記導電性フィラーの平均粒径が０．１μｍ以上、１．０μｍ以下である請求項２又は３に記載のモジュール。
  5. 　前記接続導体は、前記絶縁層内を面方向に伸びる配線である面内配線を有し、前記面内配線及び前記入出力電極で挟まれている前記絶縁層内の空隙は、前記面内配線側から、前記入出力電極側まで貫通していない請求項１～４のいずれか１項に記載のモジュール。
  6. 　前記接続導体は、前記絶縁層内を面方向に伸びる配線である面内配線を複数層有し、前記複数層の面内配線間に挟まれている前記絶縁層内の空隙は、前記複数層の面内配線間で貫通していない請求項１～５のいずれか１項に記載のモジュール。
  7. 　前記接続導体は、前記絶縁層内を厚み方向に伸び、前記入出力電極に直接接続されるビアを有し、
    前記ビアの断面形状が、前記入出力電極側よりも前記入出力電極側とは反対側の方が長い逆テーパー状で、前記入出力電極は、平面視した際に前記ビアと重なる領域において、凸部を有し、該凸部の周辺部が凹んでいる請求項１～６のいずれか１項に記載のモジュール。
  8. 　前記接続導体は、前記絶縁層内を面方向に伸びる配線である面内配線を有し、前記入出力電極の厚みが、平面視した際に前記面内配線と前記入出力電極が重なる領域である重複領域において、前記重複領域に隣接する領域における前記入出力電極の厚みよりも薄い請求項１～７のいずれか１項に記載のモジュール。
  9. 　前記接続導体は、前記絶縁層内を面方向に伸びる配線である面内配線を複数層有し、前記封止体からより離れた位置の前記面内配線の厚みが、前記複数層の面内配線が重なる領域である重複領域において、前記重複領域に隣接する領域における前記面内配線の厚みよりも薄い請求項１～８のいずれか１項に記載のモジュール。
  10. 　平均粒径が０．１μｍ以上、１．０μｍ以下の導電性フィラー、樹脂、及び溶媒を含有するペーストを用いてスクリーン印刷を行って前記再配線導体を形成する工程と、
    平均粒径が１．０μｍ超、１０．０μｍ以下のフィラー、樹脂、及び溶媒を含有するペーストを用いてスクリーン印刷を行って前記絶縁層を形成する工程と、を含む請求項１～９のいずれかに記載のモジュールの製造方法。
PCT/JP2023/035628 2022-11-15 2023-09-29 モジュール及びモジュールの製造方法 WO2024106030A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-182610 2022-11-15
JP2022182610 2022-11-15

Publications (1)

Publication Number Publication Date
WO2024106030A1 true WO2024106030A1 (ja) 2024-05-23

Family

ID=91084129

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/035628 WO2024106030A1 (ja) 2022-11-15 2023-09-29 モジュール及びモジュールの製造方法

Country Status (1)

Country Link
WO (1) WO2024106030A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017117842A (ja) * 2015-12-21 2017-06-29 京セラ株式会社 電子部品及び電子部品の製造方法
JP2022054299A (ja) * 2020-09-25 2022-04-06 アオイ電子株式会社 配線基板の製造方法、配線基板、半導体装置の製造方法および半導体装置
JP2022071128A (ja) * 2016-08-12 2022-05-13 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017117842A (ja) * 2015-12-21 2017-06-29 京セラ株式会社 電子部品及び電子部品の製造方法
JP2022071128A (ja) * 2016-08-12 2022-05-13 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
JP2022054299A (ja) * 2020-09-25 2022-04-06 アオイ電子株式会社 配線基板の製造方法、配線基板、半導体装置の製造方法および半導体装置

Similar Documents

Publication Publication Date Title
US6489685B2 (en) Component built-in module and method of manufacturing the same
US8022532B2 (en) Interposer and semiconductor device
KR101501627B1 (ko) 전자 장치
US7018866B2 (en) Circuit component built-in module with embedded semiconductor chip and method of manufacturing
JP3890947B2 (ja) 高周波半導体装置
US7633169B2 (en) Chip package structure
US7541278B2 (en) Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment
US9456492B2 (en) Printed circuit board with warpage prevention layer
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
US20060087020A1 (en) Semiconductor device and method for producing the same
US8378482B2 (en) Wiring board
TW200839999A (en) Packaging substrate structure
US7042083B2 (en) Package substrate and a flip chip mounted semiconductor device
TW201832297A (zh) 封裝堆疊構造及其製造方法
US6815830B2 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US7071576B2 (en) Semiconductor device and method of manufacturing the same
WO2024106030A1 (ja) モジュール及びモジュールの製造方法
JP2001196512A (ja) 半導体装置
WO2023021888A1 (ja) 電子部品モジュール
WO2023021887A1 (ja) 電子部品モジュール
US20240178118A1 (en) Package substrate and semiconductor device
TWI832508B (zh) 電子封裝件
JPH11274372A (ja) 半導体装置及びその半導体パッケージ
JPH09260540A (ja) 半導体用パッケージ基体の製造方法
JP3918780B2 (ja) 印刷配線板及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23891188

Country of ref document: EP

Kind code of ref document: A1