WO2024090934A1 - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
WO2024090934A1
WO2024090934A1 PCT/KR2023/016489 KR2023016489W WO2024090934A1 WO 2024090934 A1 WO2024090934 A1 WO 2024090934A1 KR 2023016489 W KR2023016489 W KR 2023016489W WO 2024090934 A1 WO2024090934 A1 WO 2024090934A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
process gas
processing method
film
substrate processing
Prior art date
Application number
PCT/KR2023/016489
Other languages
English (en)
French (fr)
Inventor
이준혁
박상종
Original Assignee
피에스케이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피에스케이 주식회사 filed Critical 피에스케이 주식회사
Publication of WO2024090934A1 publication Critical patent/WO2024090934A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Definitions

  • the present invention relates to a substrate processing method, and more particularly, to a substrate processing method for removing a hard mask film formed on a substrate.
  • semiconductor devices can be manufactured by unit processes of a photolithography process, an etching process, a deposition process, and/or an ion implantation process.
  • the photolithography process is a process of forming a photoresist film on a substrate.
  • the photoresist film can function as a mask pattern that selectively exposes the substrate.
  • a hard mask film may be formed below the photoresist film.
  • the hard mask film can perform functions such as preventing the collapse of the circuit pattern formed on the substrate.
  • the photoresist film and the hard mask film can be sequentially removed from the substrate using a strip method after performing an ion implantation process or an etching process.
  • the resistance of hard mask films to etching is increasing.
  • doping a metal e.g., carbon, bronze, and/or tungsten
  • the hard mask film can improve the line roughness of the profile of the hard mask film and at the same time improve resistance to etching.
  • metal e.g., carbon, bronze, and/or tungsten
  • a higher temperature is generated and a stronger density plasma is generated to remove the metal-added hard mask film, not only the hard mask film but also the insulating film formed on the substrate is damaged. If the insulating film is damaged, selectivity decreases, resulting in a decrease in substrate yield.
  • One object of the present invention is to provide a substrate processing method that can efficiently process a substrate.
  • Another object of the present invention is to provide a substrate processing method that can efficiently remove a hard mask film formed on a substrate.
  • Another object of the present invention is to provide a substrate processing method that can efficiently remove a hard mask film to which a specific material has been added while minimizing damage to the insulating film formed on the substrate.
  • a substrate processing method processes a substrate by supplying a process gas into a chamber, wherein some of the process gas is excited into a plasma state, the plasma removes the hard mask film formed on the substrate from the substrate, and the process gas is excited to a plasma state. Another part of the gas reacts with the thin film formed on the substrate to form a passivation film on the surface of the thin film, and the process gas may be a CHF-based gas.
  • the method repeats the first step and the second step multiple times in one cycle while supplying the process gas into the chamber, and the first step is performed by applying a pressure to the electrode that generates the plasma.
  • One voltage may be applied, and the second step may apply a second voltage lower than the first voltage to the electrode.
  • the first step may precede the second step within one cycle.
  • the second step may precede the first step within the one cycle.
  • the hard mask layer may include metal.
  • the metal may include at least one of tungsten, carbon, and bronze.
  • the thin film may include at least one of a silicon oxide film and a silicon nitride film.
  • the thin film may be formed by alternately stacking the silicon oxide film and the silicon nitride film.
  • the supply flow rate per unit time of the process gas supplied into the chamber may be changed.
  • the present invention provides a method for processing a substrate including a thin film in which nitride films and oxide films are alternately stacked, and a hard mask film containing a metal component and stacked on top of the thin film.
  • a substrate processing method includes supplying a CHF-based process gas into a chamber to remove the hard mask film, and changing the intensity of a high-frequency voltage that excites the process gas while supplying the process gas into the chamber. Steps can be repeated multiple times.
  • some of the process gas is excited into a plasma state by the high frequency voltage, the plasma removes the hard mask film from the substrate, and another part of the process gas reacts with the thin film to form the thin film.
  • a passivation film can be formed on the surface.
  • the step includes a first step and a second step, the first step applies a first voltage to the electrode that generates the plasma, and the second step applies the first voltage to the electrode.
  • a second voltage lower than the first voltage is applied, wherein in the first step, the removal rate of the hard mask film is superior to the formation rate of the passivation film, and in the second step, the formation rate of the passivation film is superior to that of the hard mask film. It may be superior to the rate of removal.
  • the first step may precede the second step.
  • the second step may precede the first step.
  • the metal may include at least one of tungsten, carbon, and bronze.
  • the supply flow rate per unit time of the process gas supplied into the chamber may be changed.
  • a substrate can be processed efficiently.
  • a substrate is processed to satisfy high selectivity characteristics using a metal-added hard mask film, and the metal-added hard mask film can be easily removed from the substrate.
  • FIG. 1 is a cross-sectional view schematically showing a substrate processing apparatus according to an embodiment.
  • Figure 2 is a partially enlarged view schematically showing a substrate being processed in a substrate processing apparatus according to an embodiment.
  • FIG. 3 is a flow chart of a substrate processing method according to one embodiment.
  • Figure 4 is a partial enlarged view schematically showing the appearance of the substrate on which the first step is performed according to one embodiment.
  • Figure 5 is a partial enlarged view schematically showing the appearance of the substrate on which the second step is performed according to one embodiment.
  • Figure 6 is a graph schematically showing the correlation between process gas flow rate and selectivity.
  • FIG. 7 is a flow chart of a substrate processing method according to another embodiment.
  • first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The above terms may be used for the purpose of distinguishing one component from another component.
  • a first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component without departing from the scope of the present invention.
  • FIG. 1 is a cross-sectional view schematically showing a substrate processing apparatus according to an embodiment.
  • the substrate processing apparatus 10 may perform a substrate processing method according to an embodiment described later.
  • the substrate W can be processed using plasma.
  • a hard mask stripping process may be performed to remove the hard mask film formed on the substrate W using plasma.
  • the substrate processing apparatus 10 may include a housing 100, a support unit 200, a baffle unit 300, a gas supply unit 400, a power unit 500, and a controller 600.
  • the housing 100 has a processing space 101 therein.
  • the processing space 101 functions as a space where the substrate W is processed.
  • An opening (not shown) through which the substrate W is loaded or unloaded is formed on one side wall of the housing 100.
  • an exhaust hole (not shown) may be formed at the bottom of the housing 100 to exhaust the internal atmosphere of the processing space 101.
  • a baffle unit 300 which will be described later, may be inserted into the ceiling of the housing 100. Additionally, the housing 100 may be grounded.
  • the support unit 200 supports the substrate (W).
  • the support unit 200 is disposed in the processing space 101 .
  • the support unit 200 may be an ESC that supports the substrate W using electrostatic force.
  • a temperature controller (not shown) may be disposed to control the temperature of the supported substrate W.
  • the temperature controller (not shown) may be a heater and/or a cooling passage through which a cooling fluid flows.
  • the support unit 200 can move the substrate W in the vertical direction.
  • the support unit 200 can move the substrate W in the vertical direction to adjust the gap between the substrate W and the baffle unit 300, which will be described later. Additionally, the support unit 200 may be grounded.
  • the baffle unit 300 supplies process gas to the processing space 101.
  • the baffle unit 300 may have a generally cylindrical shape.
  • the baffle unit 300 may be inserted into the ceiling of the housing 100.
  • the baffle unit 300 has an internal space 301.
  • a plurality of baffle holes 310 through which process gas passes are formed on the lower surface of the baffle unit 300.
  • a port to which a gas line 440, which will be described later, is connected may be formed in the upper portion of the baffle unit 300.
  • the process gas sequentially passes through the gas line 440 and the port and flows into the internal space 301.
  • the process gas flowing into the internal space 301 is supplied to the processing space 101 through the baffle hole 310.
  • the gas supply unit 400 supplies process gas to the processing space 101.
  • the process gas supplied by the gas supply unit 400 may include a CHF-based gas.
  • the process gas may include CHF, CHF 2 , CH 2 F 2 , or CHF 3 gas.
  • the gas supply unit 400 may include a gas source 420, a gas line 440, and a flow rate regulator 460.
  • Gas source 420 stores process gas.
  • One end of the gas line 440 is connected to the gas source 420. Additionally, the other end of the gas line 440 is connected to the port formed at the top of the baffle unit 300 described above.
  • a flow rate controller 460 may be installed in the gas line 440.
  • the flow rate controller 460 can control the flow rate of the process gas flowing into the internal space 301 through the gas line 440.
  • the flow rate controller 460 may be either a regulator or a flow control valve. However, it is not limited to this, and the flow rate controller 460 can be changed to various known devices that can change the flow rate of the process gas flowing through the gas line 440.
  • the power unit 500 may include a power source 520 and a matcher 540.
  • the power source 520 may be a high frequency power source.
  • the power source 520 may be electrically connected to the baffle unit 300.
  • the power source 520 may apply a high-frequency voltage to the baffle unit 300.
  • the baffle unit 300 may function as an upper electrode.
  • the support unit 200 may be grounded and function as a lower electrode.
  • the baffle unit 300 to which high-frequency voltage is applied and the grounded support unit 200 may form an electric field in the processing space 101.
  • the process gas supplied to the processing space 101 is excited into a plasma state by an electric field formed in the processing space 101.
  • the matcher 540 matches the impedance of the high frequency voltage applied to the baffle unit 300.
  • the controller 600 controls components included in the substrate processing apparatus 10 .
  • the controller 600 includes a process controller consisting of a microprocessor (computer) that controls the substrate processing device 10, a keyboard that allows an operator to input commands to manage the substrate processing device 10, and a substrate processing device.
  • a user interface consisting of a display that visualizes and displays the operating status of the device 10, a control program for executing the processing performed in the substrate processing device 10 under the control of a process controller, and various data and processing conditions.
  • Each component may be provided with a storage unit in which a program for executing processing, that is, a processing recipe, is stored. Additionally, the user interface and storage may be connected to the process controller.
  • the processing recipe may be stored in a storage medium in the storage unit, and the storage medium may be a hard disk, a portable disk such as a CD-ROM or DVD, or a semiconductor memory such as a flash memory.
  • Figure 2 is a partially enlarged view schematically showing a substrate being processed in a substrate processing apparatus according to an embodiment.
  • the substrate W according to one embodiment may be a substrate W on which all processes have been completed. Additionally, the substrate W according to one embodiment may have the photoresist film removed. A hard mask film 700 and a thin film 800 may be formed on the substrate W.
  • the thin film 800 according to one embodiment may include at least one of an oxide film, a nitride film, a silicon oxide film, a silicon nitride film, and a polysilicon film.
  • the thin film 800 may be a natural oxide film or a chemically generated oxide film.
  • a silicon oxide film 820 and a silicon nitride film 840 may be stacked on the substrate W. More specifically, silicon oxide films 820 and silicon nitride films 840 may be alternately stacked on the substrate W. However, the present invention is not limited to this, and a natural oxide film, a chemically generated oxide film, a polysilicon film, etc. may be further formed on the substrate W. Additionally, a plurality of pores may be formed within the thin films 800 to reduce dielectric constant.
  • the hard mask film 700 is located above the thin films 800.
  • the hard mask layer 700 according to one embodiment may include metal. More specifically, the hard mask film 700 according to one embodiment may be a metal-doped hard mask film. That is, the hard mask film 700 according to one embodiment may be metal doped carbon (MDC). According to one embodiment, the metal may include at least one of tungsten (Wolfram), carbon (Carbon), and broron (Boron).
  • a substrate processing method according to an embodiment will be described.
  • the substrate processing method described below may be performed in the substrate processing apparatus 10 illustrated in FIG. 1 . Accordingly, hereinafter, a substrate processing method according to an embodiment will be described by citing the reference numerals shown in FIG. 1 as is. Additionally, the substrate processing method described below may be performed by the above-described controller 600 controlling components included in the substrate processing apparatus 10.
  • FIG 3 is a flow chart of a substrate processing method according to one embodiment.
  • Figure 4 is a partial enlarged view schematically showing the appearance of the substrate on which the first step is performed according to one embodiment.
  • Figure 5 is a partial enlarged view schematically showing the appearance of the substrate on which the second step is performed according to one embodiment.
  • Figure 6 is a graph schematically showing the correlation between process gas flow rate and selectivity.
  • a substrate processing method may include a hard mask strip process of removing the hard mask film 700 formed on the substrate W using plasma.
  • a substrate processing method according to an embodiment may include a first step (S10) and a second step (S20).
  • a CHF-based process gas is supplied to the processing space 101, respectively.
  • the power unit 500 applies a high-frequency voltage to the baffle unit 300 to form an electric field in the processing space 101. Accordingly, some of the process gas supplied to the processing space 101 is excited to a plasma state.
  • the plasma generated in the processing space 101 contains ions and radicals.
  • the plasma generated in the processing space 101 may include fluorine anions (F - ). Fluorine anions (F - ) contained in the plasma react with the hard mask film 700 . As described above, since the hard mask film 700 contains metal, the fluorine anion (F - ) reacts with the metal to generate a reactant of MFx. The generated MFx reactant is vaporized into a gaseous state and removed from the substrate (W).
  • the CHF-based gas reacts with the silicon oxide film 820 and the silicon nitride film 840 formed on the substrate W to form a passivation film 900 of (CHF 3 )n. That is, the CHF-based gas reacts with the silicon oxide film 820 and the silicon nitride film 840 to form a passivation film 900 on the surfaces of the silicon oxide film 820 and the silicon nitride film 840.
  • the passivation film 900 may protect the silicon oxide film 820 and the silicon nitride film 840. More specifically, the passivation film 900 can minimize etching of the silicon oxide film 820 and the silicon nitride film 840 by plasma formed in the processing space 101.
  • the supply flow rate per unit time of the process gas supplied to the processing space 101 may be changed. As shown in FIG. 6, as the supply flow rate of the process gas per unit time increases, the selectivity of the substrate W increases.
  • the thickness of the passivation film 900 formed on the surfaces of the silicon oxide film 820 and the silicon nitride film 840 increases. As a result, etching of the silicon oxide film 820 and the silicon nitride film 840 by plasma can be minimized.
  • the amount of plasma acting on the substrate W increases. Accordingly, a greater amount of the hard mask film 700 formed on the substrate W may be removed by plasma. That is, as the supply flow rate of the process gas per unit time increases, the amount of the silicon oxide film 820 and the silicon nitride film 840 etched by plasma decreases, and the amount of the hard mask film 700 removed increases, so that the substrate The selection ratio of (W) increases. Accordingly, the supply flow rate per unit time of the process gas supplied to the processing space 101 can be appropriately changed according to the selection ratio of the substrate W required in the process.
  • the power unit 500 may apply a first high frequency voltage to the baffle unit 300.
  • the power unit 500 may apply a second high frequency voltage to the baffle unit 300.
  • the first high frequency voltage may have a relatively larger value than the second high frequency voltage.
  • the first step (S10) may be performed prior to the second step (S20). That is, the power unit 500 may apply the second high frequency voltage to the baffle unit 300 after applying the first high frequency voltage. Additionally, the first step (S10) and the second step (S20) are performed in one cycle, and the cycle may be performed multiple times. The cycle comprising the first step (S10) and the second step (S20) can be repeated a set number of times. The number of settings is determined according to the process recipe. For example, the set number of times may be determined according to thickness information of the hard mask film 700 formed on the substrate W brought into the processing space 101. The set number of times according to the thickness information of the hard mask film 700 may be stored in advance in the controller 600.
  • the intensity of the electric field formed in the processing space 101 is strong. Accordingly, the proportion of the process gas excited by plasma among the process gases supplied to the processing space 101 increases compared to the second step S20. On the contrary, the proportion of the process gas supplied to the processing space 101 that is not excited by plasma and exists in a process gas state is lower than in the second step (S20). As shown in FIG. 4, while performing the first step (S10), the number of fluorine anions (A1) included in the plasma in the processing space 101 may be relatively greater than the number of process gases (A2). there is.
  • the second high-frequency voltage having a relatively small value is applied to the baffle unit 300 in the second step S20, the strength of the electric field formed in the processing space 101 is weak. Accordingly, the proportion of the process gas excited by plasma among the process gases supplied to the processing space 101 is lower than that in the first step (S10). In contrast, the ratio of the process gas present in the processing space 101 is higher than that in the first step S10. As shown in FIG. 5, while performing the second step (S20), the number of fluorine anions (A1) included in the plasma in the processing space 101 is relatively smaller than the number of process gases (A2). You can lose.
  • the hard mask film 700 and the plasma react at a relatively higher frequency in the first step S10 than in the second step S20. Accordingly, in the first step S10, a larger amount of the hard mask film 700 is removed from the substrate W than in the second step S20.
  • the process gas and the thin film 800 react at a relatively higher frequency in the second step (S20) than in the first step (S10). More specifically, the process gas reacts with the surfaces of the silicon oxide film 820 and the silicon nitride film 840 at a higher frequency in the first step S10. Accordingly, the passivation film 900 is formed thicker in the second step (S20) than in the first step (S10).
  • the removal rate of the hard mask layer 700 by plasma may be superior to the formation rate of the passivation layer 900.
  • the formation rate of the passivation film 900 may be superior to the removal rate of the hard mask film 700 by plasma.
  • the hard mask layer 700 since the hard mask layer 700 includes metal, the hard mask layer's resistance to etching in the entire process can be increased. Additionally, by performing the first step S10 before the second step S20, the hard mask layer 700 containing metal can be removed more efficiently. That is, if the first step S10 is preceded by the second step S20, it may be more efficient in terms of removal of the hard mask layer 700 containing metal.
  • the process gas supplied to the processing space 101 forms the passivation film 900 on the surface of the thin film 800
  • the hard mask film 700 is removed from the substrate W by plasma at the same time. Etching of the thin films 800 can be minimized. Accordingly, a substrate W having high selectivity can be obtained.
  • the substrate processing method according to an embodiment described below is performed using the same or similar mechanism as the substrate processing method described above, except in cases where it is additionally described, and therefore description of overlapping content will be omitted.
  • FIG. 7 is a flow chart of a substrate processing method according to another embodiment.
  • the first step (S40) may be performed after the second step (S30) is performed.
  • the second step (S30) according to one embodiment is the same as or similar to the above-described second step (S20), and the first step (S40) is the same as or similar to the above-described first step (S10). That is, in the substrate processing method according to one embodiment, the second step S30 may be performed before the first step S40. In this case, by previously forming the passivation film 900 on the surface of the thin films 800, the thin films 800 can be more efficiently prevented from being etched by plasma. That is, if the second step (S30) precedes the first step (S40), it can be more efficient in terms of selection ratio.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명은 기판을 처리하는 방법을 제공한다. 일 실시예에 의한 기판 처리 방법은 챔버 내에 공정 가스를 공급하여 기판을 처리하되, 상기 공정 가스 중 일부는 플라즈마 상태로 여기되고, 상기 플라즈마는 기판 상에 형성된 하드 마스크 막을 기판으로부터 제거하고, 상기 공정 가스 중 다른 일부는 기판 상에 형성된 박막과 반응하여 상기 박막의 표면에 패시베이션 막(Passivation film)을 형성하되, 상기 공정 가스는 CHF 계열의 가스일 수 있다.

Description

기판 처리 방법
본 발명은 기판 처리 방법에 관한 것으로, 더욱 상세하게는 기판 상에 형성된 하드 마스크 막을 제거하는 기판 처리 방법에 관한 것이다.
일반적으로, 반도체 소자는 포토리소그래피 공정, 에칭 공정, 증착 공정 및/또는 이온주입 공정의 단위 공정에 의해 제조될 수 있다. 포토리소그래피 공정은 기판 상에 포토레지스트 막을 형성하는 공정이다. 포토레지스트 막은 기판을 선택적으로 노출시키는 마스크 패턴으로 기능할 수 있다. 또한, 포토레지스트 막의 하측에는 하드 마스크 막이 형성될 수 있다. 하드 마스크 막은 기판에 형성된 회로 패턴의 붕괴를 막는 등의 기능을 수행할 수 있다. 포토레지스트 막과 하드 마스크 막은 이온주입 공정 또는 에칭 공정을 수행한 이후에 스트립(Strip)과 같은 방법으로 기판으로부터 순차적으로 제거될 수 있다.
에칭 타겟의 증가와 고 선택비를 가지는 미세한 패턴을 요하는 최근의 트랜드에 따라, 하드 마스크 막의 에칭에 대한 내성을 증가시키고 있다. 예컨대, 하드 마스크 막에 메탈(예컨대, 카본, 브론, 및/또는 텅스텐)을 첨가(doping)하여 하드 마스크 막의 프로파일의 라인 거칠기(Line roughness)를 개선하고, 동시에 에칭에 대한 내성을 향상시킬 수 있다. 다만, 이와 같이 하드 마스크 막에 메탈을 첨가하는 경우, 에칭 공정 등이 완료된 이후에 기판 상에서 하드 마스크 막을 용이하게 제거하기 어렵다. 또한, 메탈이 첨가된 하드 마스크 막을 제거하기 위해 더 높은 온도를 형성하고, 더 강한 밀도의 플라즈마를 발생시키는 경우, 하드 마스크 막 뿐만 아니라 기판 상에 형성된 절연막도 손상된다. 절연막이 손상되는 경우, 선택비(selectivity)가 저하되어 기판의 수율이 저하되는 결과로 이어진다.
본 발명은 기판을 효율적으로 처리할 수 있는 기판 처리 방법을 제공하는 것을 일 목적으로 한다.
또한, 본 발명은 기판 상에 형성된 하드 마스크 막을 효율적으로 제거할 수 있는 기판 처리 방법을 제공하는 것을 일 목적으로 한다.
또한, 본 발명은 기판 상에 형성된 절연막을 손상시키는 것을 최소화하면서, 특정 물질이 첨가된 하드 마스크 막을 효율적으로 제거할 수 있는 기판 처리 방법을 제공하는 것을 일 목적으로 한다.
본 발명이 해결하고자 하는 과제가 상술한 과제들로 한정되는 것은 아니며, 언급되지 아니한 과제들은 본 명세서 및 첨부된 도면으로부터 본 발명의 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명은 기판을 처리하는 방법을 제공한다. 일 실시예에 의한 기판 처리 방법은 챔버 내에 공정 가스를 공급하여 기판을 처리하되, 상기 공정 가스 중 일부는 플라즈마 상태로 여기되고, 상기 플라즈마는 기판 상에 형성된 하드 마스크 막을 기판으로부터 제거하고, 상기 공정 가스 중 다른 일부는 기판 상에 형성된 박막과 반응하여 상기 박막의 표면에 패시베이션 막(Passivation film)을 형성하되, 상기 공정 가스는 CHF 계열의 가스일 수 있다.
일 실시예에 의하면, 상기 방법은, 상기 챔버 내로 상기 공정 가스를 공급하는 동안, 제1스텝과 제2스텝을 일 사이클로 복수 회 반복하고, 상기 제1스텝은, 상기 플라즈마를 발생시키는 전극에 제1전압을 인가하고, 상기 제2스텝은, 상기 전극에 상기 제1전압보다 낮은 제2전압을 인가할 수 있다.
일 실시예에 의하면, 상기 제1스텝은, 상기 일 사이클 내에서, 상기 제2스텝보다 선행할 수 있다.
일 실시예에 의하면, 상기 제2스텝은, 상기 일 사이클 내에서, 상기 제1스텝보다 선행할 수 있다.
일 실시예에 의하면, 상기 하드 마스크 막은 메탈이 포함될 수 있다.
일 실시예에 의하면, 상기 메탈은, 텅스텐, 카본, 그리고 브론 중 적어도 어느 하나를 포함할 수 있다.
일 실시예에 의하면, 상기 박막은, 실리콘 산화막과 실리콘 질화막 중 적어도 어느 하나를 포함할 수 있다.
일 실시예에 의하면, 상기 박막은, 상기 실리콘 산화막과 상기 실리콘 질화막이 교대로 적층될 수 있다.
일 실시예에 의하면, 상기 챔버 내에 상기 공정 가스를 공급하는 동안, 상기 챔버 내로 공급되는 상기 공정 가스의 단위 시간당 공급 유량이 변경될 수 있다.
또한, 본 발명은 질화막과 산화막이 교대로 적층된 박막과, 상기 박막의 상측에 적층되고 메탈 성분을 함유하는 하드 마스크 막을 포함하는 기판을 처리하는 방법을 제공한다. 일 실시예에 의한 기판 처리 방법은, CHF 계열의 공정 가스를 챔버 내로 공급하여 상기 하드 마스크 막을 제거하되, 상기 챔버 내로 상기 공정 가스를 공급하는 동안 상기 공정 가스를 여기시키는 고주파 전압의 세기를 변경시키는 스텝을 복수 회 반복할 수 있다.
일 실시예에 의하면, 상기 공정 가스 중 일부는 상기 고주파 전압에 의해 플라즈마 상태로 여기되고, 상기 플라즈마는 상기 하드 마스크 막을 기판으로부터 제거하고, 상기 공정 가스 중 다른 일부는 상기 박막과 반응하여 상기 박막의 표면에 패시베이션 막을 형성할 수 있다.
일 실시예에 의하면, 상기 스텝은 제1스텝과 제2스텝을 포함하고, 상기 제1스텝은, 상기 플라즈마를 발생시키는 전극에 제1전압을 인가하고, 상기 제2스텝은, 상기 전극에 상기 제1전압보다 낮은 제2전압을 인가하되, 상기 제1스텝에서는, 상기 하드 마스크 막의 제거 속도가 상기 패시베이션 막의 형성 속도보다 우세하고, 상기 제2스텝에서는, 상기 패시베이션 막의 형성 속도가 상기 하드 마스크 막의 제거 속도보다 우세할 수 있다.
일 실시예에 의하면, 상기 제1스텝은 상기 제2스텝보다 선행할 수 있다.
일 실시예에 의하면, 상기 제2스텝은 상기 제1스텝보다 선행할 수 있다.
일 실시예에 의하면, 상기 메탈은, 텅스텐, 카본, 그리고 브론 중 적어도 어느 하나를 포함할 수 있다.
일 실시예에 의하면, 상기 챔버 내에 상기 공정 가스를 공급하는 동안, 상기 챔버 내로 공급되는 상기 공정 가스의 단위 시간당 공급 유량이 변경될 수 있다.
본 발명의 일 실시예에 의하면, 기판을 효율적으로 처리할 수 있다.
또한, 본 발명의 일 실시예에 의하면, 메탈이 첨가된 하드 마스크 막을 이용하여 고 선택비의 특성을 만족하도록 기판을 처리하되, 메탈이 첨가된 하드 마스크 막을 기판으로부터 용이하게 제거할 수 있다.
또한, 본 발명의 일 실시예에 의하면, 기판 상에 형성된 절연막을 손상시키는 것을 최소화하면서, 메탈이 첨가된 하드 마스크 막을 효율적으로 제거할 수 있다.
본 발명의 효과가 상술한 효과들로 한정되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.
도 1은 일 실시예에 따른 기판 처리 장치를 개략적으로 보여주는 단면도이다.
도 2는 일 실시예에 따른 기판 처리 장치에서 처리되는 기판을 개략적으로 보여주는 일부 확대도이다.
도 3은 일 실시예에 따른 기판 처리 방법의 플로우 차트이다.
도 4는 일 실시예에 따른 제1스텝이 수행되는 기판의 모습을 개략적으로 보여주는 일부 확대도이다.
도 5는 일 실시예에 따른 제2스텝이 수행되는 기판의 모습을 개략적으로 보여주는 일부 확대도이다.
도 6은 공정 가스 유량과 선택비의 상관관계를 개략적으로 보여주는 그래프이다.
도 7은 다른 실시예에 따른 기판 처리 방법의 플로우 차트이다.
이하, 본 발명의 실시 예를 첨부된 도면들을 참조하여 더욱 상세하게 설명한다. 본 발명의 실시 예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 서술하는 실시예로 인해 한정되어지는 것으로 해석되어서는 안된다. 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서 도면에서의 구성 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장된 것이다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
도 1은 일 실시예에 따른 기판 처리 장치를 개략적으로 보여주는 단면도이다.
기판 처리 장치(10)에서는 후술하는 일 실시예에 의한 기판 처리 방법이 수행될 수 있다. 일 실시예에 의한 기판 처리 장치(10)에서는, 플라즈마를 이용하여 기판(W)을 처리할 수 있다. 예컨대, 기판 처리 장치(10)에서는, 플라즈마를 이용하여 기판(W) 상에 형성된 하드 마스크 막을 제거하는 하드 마스크 스트립(Strip) 공정이 수행될 수 있다. 기판 처리 장치(10)에서 처리되는 기판(W)에 대한 상세한 설명은 후술한다.
기판 처리 장치(10)는 하우징(100), 지지 유닛(200), 배플 유닛(300), 가스 공급 유닛(400), 전원 유닛(500), 그리고 제어기(600)를 포함할 수 있다.
하우징(100)은 내부에 처리 공간(101)을 가진다. 처리 공간(101)은 기판(W)이 처리되는 공간으로 기능한다. 하우징(100)의 일 측벽에는 기판(W)이 반입 또는 반출되는 개구(미도시)가 형성된다. 또한, 하우징(100)의 바닥에는 처리 공간(101)의 내부 분위기를 배기하는 배기 홀(미도시)이 형성될 수 있다. 하우징(100)의 천정에는 후술하는 배플 유닛(300)이 삽입될 수 있다. 또한, 하우징(100)은 접지될 수 있다.
지지 유닛(200)은 기판(W)을 지지한다. 지지 유닛(200)은 처리 공간(101)에 배치된다. 일 실시예에 의하면, 지지 유닛(200)은 정전기력을 이용하여 기판(W)을 지지하는 ESC일 수 있다. 지지 유닛(200)의 내부에는, 지지된 기판(W)의 온도를 조절하는 온도 조절부(미도시)가 배치될 수 있다. 예컨대, 온도 조절부(미도시)는 히터 및/또는 냉각 유체가 유동하는 냉각 유로일 수 있다. 또한, 지지 유닛(200)은 기판(W)을 상하 방향으로 이동할 수 있다. 지지 유닛(200)은 기판(W)을 상하 방향으로 이동시켜, 후술하는 배플 유닛(300)과 기판(W) 사이의 간격을 조절할 수 있다. 또한, 지지 유닛(200)은 접지될 수 있다.
배플 유닛(300)은 처리 공간(101)으로 공정 가스를 공급한다. 배플 유닛(300)은 대체로 원통 형상을 가질 수 있다. 배플 유닛(300)은 하우징(100)의 천정에 삽입될 수 있다. 배플 유닛(300)은 내부 공간(301)을 가진다. 배플 유닛(300)의 하면에는 공정 가스가 통과하는 복수의 배플 홀(310)이 형성된다. 배플 유닛(300)의 상부(upper portion)에는, 후술하는 가스 라인(440)이 연결되는 포트가 형성될 수 있다. 공정 가스는 가스 라인(440)과 포트를 순차적으로 통과하여 내부 공간(301)으로 유입된다. 내부 공간(301)으로 유입된 공정 가스는 배플 홀(310)을 통해 처리 공간(101)으로 공급된다.
가스 공급 유닛(400)은 처리 공간(101)으로 공정 가스를 공급한다. 일 실시예에 의한 가스 공급 유닛(400)이 공급하는 공정 가스는, CHF 계열의 가스를 포함할 수 있다. 예컨대, 공정 가스는, CHF, CHF2, CH2F2, 또는 CHF3 가스를 포함할 수 있다.
가스 공급 유닛(400)은 가스 소스(420), 가스 라인(440), 그리고 유량 조절기(460)를 포함할 수 있다.
가스 소스(420)는 공정 가스를 저장한다. 가스 라인(440)의 일단은 가스 소스(420)와 연결된다. 또한, 가스 라인(440)의 타단은 전술한 배플 유닛(300)의 상부에 형성된 포트와 연결된다. 가스 라인(440)에는 유량 조절기(460)가 설치될 수 있다. 유량 조절기(460)는 가스 라인(440)을 거쳐 내부 공간(301)으로 유입되는 공정 가스의 유량을 조절할 수 있다. 일 실시예에 의하면, 유량 조절기(460)는 레귤레이터 또는 유량 조절 밸브 중 어느 하나일 수 있다. 다만, 이에 한정되는 것은 아니고, 유량 조절기(460)는 가스 라인(440)을 유동하는 공정 가스의 유량을 변경시킬 수 있는 공지된 다양한 장치로 변경될 수 있다.
전원 유닛(500)은 전원(520)과 정합기(540)를 포함할 수 있다. 일 실시예에 의하면, 전원(520)은 고주파 전원일 수 있다. 전원(520)은 배플 유닛(300)과 전기적으로 연결될 수 있다. 전원(520)은 고주파 전압을 배플 유닛(300)에 인가할 수 있다. 이에, 배플 유닛(300)은 상부 전극으로 기능할 수 있다. 또한, 전술한 바와 같이, 지지 유닛(200)은 접지되어 하부 전극으로 기능할 수 있다. 고주파 전압이 인가되는 배플 유닛(300)과 접지된 지지 유닛(200)은 처리 공간(101)에 전계(Electric Field)를 형성할 수 있다. 처리 공간(101)에 공급된 공정 가스는, 처리 공간(101)에 형성된 전계에 의해 플라즈마 상태로 여기된다. 정합기(540)는 배플 유닛(300)에 인가되는 고주파 전압의 임피던스를 매칭시킨다.
제어기(600)는 기판 처리 장치(10)에 포함되는 구성들을 제어한다. 제어기(600)는 기판 처리 장치(10)의 제어를 실행하는 마이크로프로세서(컴퓨터)로 이루어지는 프로세스 컨트롤러와, 오퍼레이터가 기판 처리 장치(10)를 관리하기 위해서 커맨드 입력 조작 등을 행하는 키보드나, 기판 처리 장치(10)의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스와, 기판 처리 장치(10)에서 실행되는 처리를 프로세스 컨트롤러의 제어로 실행하기 위한 제어 프로그램이나, 각종 데이터 및 처리 조건에 따라 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 저장된 기억부를 구비할 수 있다. 또한, 유저 인터페이스 및 기억부는 프로세스 컨트롤러에 접속되어 있을 수 있다. 처리 레시피는 기억 부 중 기억 매체에 기억되어 있을 수 있고, 기억 매체는, 하드 디스크이어도 되고, CD-ROM, DVD 등의 가반성 디스크나, 플래시 메모리 등의 반도체 메모리 일 수도 있다.
도 2는 일 실시예에 따른 기판 처리 장치에서 처리되는 기판을 개략적으로 보여주는 일부 확대도이다.
일 실시예에 의한 기판(W)은 전 공정의 수행이 완료된 기판(W)일 수 있다. 또한, 일 실시예에 의한 기판(W)은 포토레지스트 막이 제거된 상태일 수 있다. 기판(W) 상에는 하드 마스크 막(700)과 박막(800)이 형성될 수 있다. 일 실시예에 의한 박막(800)은, 산화막, 질화막, 실리콘 산화막, 실리콘 질화막, 그리고 폴리 실리콘 막 중 적어도 하나를 포함할 수 있다. 선택적으로, 박막(800)은 자연 산화막이나 화학적으로 생성된 산화막일 수 있다.
도 2에 도시된 바와 같이, 기판(W) 상에는 실리콘 산화막(820)과 실리콘 질화막(840)이 적층될 수 있다. 보다 구체적으로, 기판(W) 상에는 실리콘 산화막(820)과 실리콘 질화막(840)이 교번적으로 적층될 수 있다. 다만, 이에 한정되는 것은 아니고, 기판(W) 상에는 자연 산화막이나 화학적으로 생성된 산화막, 폴리 실리콘 막 등이 더 형성될 수 있다. 또한, 박막(800)들 내에는, 유전율을 감소시키기 위한 복수 개의 Pore 들이 형성될 수 있다.
하드 마스크 막(700)은 박막(800)들의 상측에 위치한다. 일 실시예에 의한 하드 마스크 막(700)은 메탈을 포함할 수 있다. 보다 구체적으로, 일 실시예에 의한 하드 마스크 막(700)은, 메탈이 첨가(Doped)된 하드 마스크 막일 수 있다. 즉, 일 실시예에 의한 하드 마스크 막(700)은 MDC(Metal doped carbon) 일 수 있다. 일 실시예에 의한, 메탈은, 텅스텐(Wolfram), 카본(Carbon), 그리고 브론(Boron) 중 적어도 하나를 포함할 수 있다.
이하에서는, 일 실시예에 의한 기판 처리 방법에 대해 설명한다. 이하에서 설명하는 기판 처리 방법은, 도 1에서 설명한 기판 처리 장치(10)에서 수행될 수 있다. 이에, 이하에서는 도 1에 도시된 참조 부호를 그대로 인용하여 일 실시예에 의한 기판 처리 방법을 설명한다. 또한, 이하에서 설명하는 기판 처리 방법은, 상술한 제어기(600)가 기판 처리 장치(10)에 포함되는 구성들을 제어하여 수행될 수 있다.
도 3은 일 실시예에 따른 기판 처리 방법의 플로우 차트이다. 도 4는 일 실시예에 따른 제1스텝이 수행되는 기판의 모습을 개략적으로 보여주는 일부 확대도이다. 도 5는 일 실시예에 따른 제2스텝이 수행되는 기판의 모습을 개략적으로 보여주는 일부 확대도이다. 도 6은 공정 가스 유량과 선택비의 상관관계를 개략적으로 보여주는 그래프이다.
일 실시예에 의한 기판 처리 방법은, 플라즈마를 이용하여 기판(W) 상에 형성된 하드 마스크 막(700)을 제거하는 하드 마스크 스트립(Strip) 공정을 포함할 수 있다. 일 실시예에 의한 기판 처리 방법은, 제1스텝(S10)과 제2스텝(S20)을 포함할 수 있다.
제1스텝(S10)과 제2스텝(S20)에서는, 각각 처리 공간(101)에 CHF 계열의 공정 가스를 공급한다. 또한, 전원 유닛(500)은 배플 유닛(300)에 고주파 전압을 인가하여, 처리 공간(101)에 전계를 형성시킨다. 이에, 처리 공간(101)에 공급된 공정 가스 중 일부는, 플라즈마 상태로 여기된다. 처리 공간(101)에 발생한 플라즈마는 이온과 라디칼을 포함한다.
일 실시예에 의한 공정 가스는 CHF 계열의 가스로 제공되므로, 처리 공간(101)에 발생한 플라즈마에는, 불소 음이온(F-)이 포함될 수 있다. 플라즈마에 포함되는 불소 음이온(F-)이 하드 마스크 막(700)과 반응한다. 상술한 바와 같이, 하드 마스크 막(700)은 메탈을 포함하므로, 불소 음이온(F-)과 메탈이 반응하여 MFx의 반응물을 생성한다. 생성된 MFx 반응물은 가스 상태로 기화되어 기판(W)으로부터 제거된다.
또한, 처리 공간(101)에 공급된 공정 가스 중 다른 일부는 플라즈마 상태로 여기되지 않고, 기판(W)에 작용한다. 보다 구체적으로 CHF 계열의 가스는 기판(W) 상에 형성된 실리콘 산화막(820) 및 실리콘 질화막(840)과 반응하여 (CHF3)n의 패시베이션 막(900, Passivation film)을 형성한다. 즉, CHF 계열의 가스는, 실리콘 산화막(820) 및 실리콘 질화막(840)과 반응하여, 실리콘 산화막(820) 및 실리콘 질화막(840)의 표면에 패시베이션 막(900)을 형성한다. 패시베이션 막(900)은 실리콘 산화막(820) 및 실리콘 질화막(840)을 보호할 수 있다. 보다 구체적으로, 패시베이션 막(900)은 처리 공간(101)에 형성된 플라즈마에 의해 실리콘 산화막(820) 및 실리콘 질화막(840)이 식각되는 것을 최소화할 수 있다.
또한, 처리 공간(101)에 공정 가스를 공급하는 동안, 처리 공간(101)에 공급되는 공정 가스의 단위 시간당 공급 유량을 변경시킬 수 있다. 도 6에 도시된 바와 같이, 공정 가스의 단위 시간당 공급 유량을 증가시킬수록, 기판(W)의 선택비(Selectivity)가 증가한다.
보다 구체적으로, 공정 가스의 단위 시간당 공급 유량을 증가시킬수록, 기판(W)에 작용하는 공정 가스의 양이 증가한다. 이에, 실리콘 산화막(820) 및 실리콘 질화막(840)의 표면에 형성되는 패시베이션 막(900)의 두께가 증가한다. 이로 인해, 실리콘 산화막(820) 및 실리콘 질화막(840)이 플라즈마에 의해 식각되는 것이 최소화될 수 있다.
또한, 공정 가스의 단위 시간당 공급 유량을 증가시킬수록, 기판(W)에 작용하는 플라즈마의 양이 증가한다. 이에, 기판(W) 상에 형성된 하드 마스크 막(700)이 플라즈마에 의해 보다 많은 양의 하드 마스크 막(700)이 제거될 수 있다. 즉, 공정 가스의 단위 시간당 공급 유량을 증가시킬수록, 실리콘 산화막(820) 및 실리콘 질화막(840)은 플라즈마에 의해 식각되는 양이 줄고, 하드 마스크 막(700)이 제거되는 양이 증가하므로, 기판(W)의 선택비가 증가한다. 이에, 공정에서 요구되는 기판(W)의 선택비에 따라 처리 공간(101)으로 공급하는 공정 가스의 단위 시간당 공급 유량을 적절하게 변경시킬 수 있다.
제1스텝(S10)에서, 전원 유닛(500)은 배플 유닛(300)에 제1고주파 전압을 인가할 수 있다. 제2스텝(S20)에서, 전원 유닛(500)은 배플 유닛(300)에 제2고주파 전압을 인가할 수 있다. 제1고주파 전압은 제2고주파 전압보다 상대적으로 큰 값을 가질 수 있다.
또한, 일 실시예에 의하면, 제1스텝(S10)은 제2스텝(S20)보다 선행하여 수행될 수 있다. 즉, 전원 유닛(500)은 배플 유닛(300)에 제1고주파 전압을 인가한 이후에, 제2고주파 전압을 인가할 수 있다. 또한, 제1스텝(S10)과 제2스텝(S20)은 일 사이클로 수행되고, 해당 사이클은 복수 회 수행될 수 있다. 제1스텝(S10)과 제2스텝(S20)을 이루는 사이클을 설정 횟수만큼 반복 수행할 수 있다. 설정 횟수는, 공정 레시피에 따라 결정된다. 예컨대, 처리 공간(101)에 반입되는 기판(W) 상에 형성된 하드 마스크 막(700)의 두께 정보에 따라, 설정 횟수가 결정될 수 있다. 하드 마스크 막(700)의 두께 정보에 따른 설정 횟수는, 제어기(600)에 미리 기억되어 있을 수 있다.
제1스텝(S10)에서 상대적으로 큰 값을 가지는 제1고주파 전압이 배플 유닛(300)에 인가되므로, 처리 공간(101)에 형성되는 전계의 세기가 세다. 이에, 처리 공간(101)에 공급된 공정 가스 중, 플라즈마로 여기되는 공정 가스의 비율이 제2스텝(S20)보다 높아진다. 이와 반대로, 처리 공간(101)에 공급된 공정 가스 중, 플라즈마로 여기되지 않고 공정 가스 상태로 존재하는 비율이 제2스텝(S20)보다 낮아진다. 도 4에 도시된 바와 같이, 제1스텝(S10)을 수행하는 동안 처리 공간(101)에는, 플라즈마에 포함되는 불소 음이온(A1)의 개수가, 공정 가스(A2)의 개수보다 상대적으로 많을 수 있다.
이와 반대로, 제2스텝(S20)에서 상대적으로 작은 값을 가지는 제2고주파 전압이 배플 유닛(300)에 인가되므로, 처리 공간(101)에 형성된 전계의 세기가 약하다. 이에, 처리 공간(101)에 공급된 공정 가스 중, 플라즈마로 여기되는 공정 가스의 비율이 제1스텝(S10)보다 낮아진다. 이와 달리, 처리 공간(101)에 공정 가스 상태로 존재하는 비율이 제1스텝(S10)보다 높아진다. 도 5에 도시된 바와 같이, 제2스텝(S20)을 수행하는 동안, 처리 공간(101)에는, 플라즈마에 포함되는 불소 음이온(A1)의 개수가, 공정 가스(A2)의 개수보다 상대적으로 작아질 수 있다.
이에, 하드 마스크 막(700)과 플라즈마는, 제2스텝(S20)보다 제1스텝(S10)에서 상대적으로 높은 빈도로 반응한다. 이에 따라, 제1스텝(S10)에서는, 제2스텝(S20)에서보다 더 많은 양의 하드 마스크 막(700)이 기판(W)으로부터 제거된다. 이와 달리, 공정 가스와 박막(800)은, 제1스텝(S10)보다 제2스텝(S20)에서 상대적으로 높은 빈도로 반응한다. 보다 구체적으로, 공정 가스는 제1스텝(S10)에서, 보다 높은 빈도로 실리콘 산화막(820) 및 실리콘 질화막(840)의 표면과 반응한다. 이에, 패시베이션 막(900)은 제1스텝(S10)보다 제2스텝(S20)에서 더 두껍게 형성된다. 즉, 제1스텝(S10)에서는, 플라즈마에 의한 하드 마스크 막(700)의 제거 속도가, 패시베이션 막(900)의 형성 속도보다 우세할 수 있다. 이와 달리, 제2스텝(S20)에서는, 패시베이션 막(900)의 형성 속도가, 플라즈마에 의한 하드 마스크 막(700)의 제거 속도보다 우세할 수 있다.
상술한 실시예에 의하면, 하드 마스크 막(700)은 메탈을 포함하므로, 전 공정에서의 하드 마스크 막의 에칭에 대한 내성을 증가시킬 수 있다. 또한, 제1스텝(S10)을 제2스텝(S20)보다 선행하여, 메탈을 포함하는 하드 마스크 막(700)을 보다 효율적으로 제거할 수 있다. 즉, 제1스텝(S10)을 제2스텝(S20)보다 선행하면, 메탈을 포함하는 하드 마스크 막(700)의 제거 측면에서 보다 효율적일 수 있다.
또한, 처리 공간(101)에 공급되는 공정 가스가 박막(800)의 표면에 패시베이션 막(900)을 형성하므로, 플라즈마로 하드 마스크 막(700)을 기판(W)으로부터 제거함과 동시에, 플라즈마에 의해 박막(800)들이 식각되는 것을 최소화할 수 있다. 이에, 높은 선택비(Selectivity)를 가지는 기판(W)을 얻을 수 있다.
이하에서는, 다른 실시예에 따른 기판 처리 방법에 대해 설명한다. 이하에서 설명하는 일 실시예에 의한 기판 처리 방법은, 추가적으로 설명하는 경우 외에는 상술한 기판 처리 방법과 동일 또는 유사한 메커니즘으로 수행되므로, 중복되는 내용에 대한 설명은 생략한다.
도 7은 다른 실시예에 따른 기판 처리 방법의 플로우 차트이다.
일 실시예에 의한 기판 처리 방법은, 제2스텝(S30)을 수행한 이후에 제1스텝(S40)을 수행할 수 있다. 일 실시예에 의한 제2스텝(S30)은 상술한 제2스텝(S20)과 동일 또는 유사하고, 제1스텝(S40)은 상술한 제1스텝(S10)과 동일 또는 유사하다. 즉, 일 실시예에 의한 기판 처리 방법에서는, 제2스텝(S30)이 제1스텝(S40)보다 선행하여 수행될 수 있다. 이 경우, 패시베이션 막(900)을 선행적으로 박막(800)들의 표면에 형성함으로써, 박막(800)들이 플라즈마에 의해 식각되는 것을 보다 효율적으로 예방할 수 있다. 즉, 제2스텝(S30)을 제1스텝(S40)보다 선행하면, 선택비 측면에서 보다 효율적일 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내어 설명하는 것이며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위내에서 변경 또는 수정이 가능하다. 전술한 실시예는 본 발명의 기술적 사상을 구현하기 위한 최선의 상태를 설명하는 것이며, 본 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.

Claims (16)

  1. 기판을 처리하는 방법에 있어서,
    챔버 내에 공정 가스를 공급하여 기판을 처리하되,
    상기 공정 가스 중 일부는 플라즈마 상태로 여기되고, 상기 플라즈마는 기판 상에 형성된 하드 마스크 막을 기판으로부터 제거하고,
    상기 공정 가스 중 다른 일부는 기판 상에 형성된 박막과 반응하여 상기 박막의 표면에 패시베이션 막(Passivation film)을 형성하되,
    상기 공정 가스는 CHF 계열의 가스인 것을 특징으로 하는 기판 처리 방법.
  2. 제1항에 있어서,
    상기 방법은,
    상기 챔버 내로 상기 공정 가스를 공급하는 동안, 제1스텝과 제2스텝을 일 사이클로 복수 회 반복하고,
    상기 제1스텝은, 상기 플라즈마를 발생시키는 전극에 제1전압을 인가하고,
    상기 제2스텝은, 상기 전극에 상기 제1전압보다 낮은 제2전압을 인가하는 것을 특징으로 하는 기판 처리 방법.
  3. 제2항에 있어서,
    상기 제1스텝은, 상기 일 사이클 내에서, 상기 제2스텝보다 선행하는 것을 특징으로 하는 기판 처리 방법.
  4. 제2항에 있어서,
    상기 제2스텝은, 상기 일 사이클 내에서, 상기 제1스텝보다 선행하는 것을 특징으로 하는 기판 처리 방법.
  5. 제1항에 있어서,
    상기 하드 마스크 막은 메탈이 포함된 것을 특징으로 하는 기판 처리 방법.
  6. 제5항에 있어서,
    상기 메탈은, 텅스텐, 카본, 그리고 브론 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 기판 처리 방법.
  7. 제1항에 있어서,
    상기 박막은,
    실리콘 산화막과 실리콘 질화막 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 기판 처리 방법.
  8. 제7항에 있어서,
    상기 박막은,
    상기 실리콘 산화막과 상기 실리콘 질화막이 교대로 적층되는 것을 특징으로 하는 기판 처리 방법.
  9. 제1항에 있어서,
    상기 챔버 내에 상기 공정 가스를 공급하는 동안,
    상기 챔버 내로 공급되는 상기 공정 가스의 단위 시간당 공급 유량이 변경되는 것을 특징으로 하는 기판 처리 방법.
  10. 질화막과 산화막이 교대로 적층된 박막과, 상기 박막의 상측에 적층되고 메탈 성분을 함유하는 하드 마스크 막을 포함하는 기판을 처리하는 방법에 있어서,
    CHF 계열의 공정 가스를 챔버 내로 공급하여 상기 하드 마스크 막을 제거하되, 상기 챔버 내로 상기 공정 가스를 공급하는 동안 상기 공정 가스를 여기시키는 고주파 전압의 세기를 변경시키는 스텝을 복수 회 반복하는 것을 특징으로 하는 기판 처리 방법.
  11. 제10항에 있어서,
    상기 공정 가스 중 일부는 상기 고주파 전압에 의해 플라즈마 상태로 여기되고, 상기 플라즈마는 상기 하드 마스크 막을 기판으로부터 제거하고,
    상기 공정 가스 중 다른 일부는 상기 박막과 반응하여 상기 박막의 표면에 패시베이션 막을 형성하는 것을 특징으로 하는 기판 처리 방법.
  12. 제11항에 있어서,
    상기 스텝은 제1스텝과 제2스텝을 포함하고,
    상기 제1스텝은, 상기 플라즈마를 발생시키는 전극에 제1전압을 인가하고,
    상기 제2스텝은, 상기 전극에 상기 제1전압보다 낮은 제2전압을 인가하되,
    상기 제1스텝에서는, 상기 하드 마스크 막의 제거 속도가 상기 패시베이션 막의 형성 속도보다 우세하고,
    상기 제2스텝에서는, 상기 패시베이션 막의 형성 속도가 상기 하드 마스크 막의 제거 속도보다 우세한 것을 특징으로 하는 기판 처리 방법.
  13. 제12항에 있어서,
    상기 제1스텝은 상기 제2스텝보다 선행하는 것을 특징으로 하는 기판 처리 방법.
  14. 제12항에 있어서,
    상기 제2스텝은 상기 제1스텝보다 선행하는 것을 특징으로 하는 기판 처리 방법.
  15. 제10항에 있어서,
    상기 메탈은, 텅스텐, 카본, 그리고 브론 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 기판 처리 방법.
  16. 제10항에 있어서,
    상기 챔버 내에 상기 공정 가스를 공급하는 동안,
    상기 챔버 내로 공급되는 상기 공정 가스의 단위 시간당 공급 유량이 변경되는 것을 특징으로 하는 기판 처리 방법.
PCT/KR2023/016489 2022-10-27 2023-10-23 기판 처리 방법 WO2024090934A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220140564A KR20240059375A (ko) 2022-10-27 2022-10-27 기판 처리 방법
KR10-2022-0140564 2022-10-27

Publications (1)

Publication Number Publication Date
WO2024090934A1 true WO2024090934A1 (ko) 2024-05-02

Family

ID=90831356

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/016489 WO2024090934A1 (ko) 2022-10-27 2023-10-23 기판 처리 방법

Country Status (2)

Country Link
KR (1) KR20240059375A (ko)
WO (1) WO2024090934A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150021584A (ko) * 2012-06-22 2015-03-02 도쿄엘렉트론가부시키가이샤 에칭 및 애싱 동안의 로우-k 재료의 측벽 보호
US20190221441A1 (en) * 2018-01-12 2019-07-18 Applied Materials, Inc. Methods for etching a hardmask layer
KR20210065199A (ko) * 2018-10-26 2021-06-03 매슨 테크놀로지 인크 하드마스크의 제거를 위한 수증기 기반 불소 함유 플라즈마
WO2022072160A2 (en) * 2020-09-18 2022-04-07 Lam Research Corporation Passivation chemistry for plasma etching
US20220189781A1 (en) * 2020-12-11 2022-06-16 Tokyo Electron Limited Non-Atomic Layer Deposition (ALD) Method of Forming Sidewall Passivation Layer During High Aspect Ratio Carbon Layer Etch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150021584A (ko) * 2012-06-22 2015-03-02 도쿄엘렉트론가부시키가이샤 에칭 및 애싱 동안의 로우-k 재료의 측벽 보호
US20190221441A1 (en) * 2018-01-12 2019-07-18 Applied Materials, Inc. Methods for etching a hardmask layer
KR20210065199A (ko) * 2018-10-26 2021-06-03 매슨 테크놀로지 인크 하드마스크의 제거를 위한 수증기 기반 불소 함유 플라즈마
WO2022072160A2 (en) * 2020-09-18 2022-04-07 Lam Research Corporation Passivation chemistry for plasma etching
US20220189781A1 (en) * 2020-12-11 2022-06-16 Tokyo Electron Limited Non-Atomic Layer Deposition (ALD) Method of Forming Sidewall Passivation Layer During High Aspect Ratio Carbon Layer Etch

Also Published As

Publication number Publication date
KR20240059375A (ko) 2024-05-07

Similar Documents

Publication Publication Date Title
KR100238623B1 (ko) 기판처리장치 및 기판처리방법
KR101083622B1 (ko) 피쳐 임계 치수의 감소
KR101384589B1 (ko) 반도체 장치의 제조 방법
JP5185251B2 (ja) 汚染を低減したガス注入システム及びその使用方法
US20130302993A1 (en) Semiconductor device manufacturing method and plasma etching apparatus
KR20100100632A (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
JP2007005377A (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
CN104576355B (zh) 等离子体处理方法
US7465670B2 (en) Plasma etching method, plasma etching apparatus, control program and computer storage medium with enhanced selectivity
WO2000033372A1 (en) Plasma etching of polysilicon using fluorinated gas mixtures
US6827870B1 (en) Method and apparatus for etching and deposition using micro-plasmas
US20200168468A1 (en) Etching method and substrate processing apparatus
WO2024090934A1 (ko) 기판 처리 방법
US10950458B2 (en) Etching method
WO2024085563A1 (ko) 기판 처리 장치 및 기판 처리 방법
KR100867174B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 제어프로그램 및 컴퓨터 기억 매체
US7758763B2 (en) Plasma for resist removal and facet control of underlying features
US11081351B2 (en) Method of processing substrate, device manufacturing method, and plasma processing apparatus
CA2387432C (en) Method and apparatus for etching and deposition using micro-plasmas
KR20010043300A (ko) 플라즈마 에칭 방법
US7883631B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
US20070090093A1 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program and computer storage medium
JP4576011B2 (ja) プラズマ処理装置
KR20210035073A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치