WO2024089844A1 - 通信装置、学習装置、通信システム、制御回路、記憶媒体およびステップサイズ更新方法 - Google Patents

通信装置、学習装置、通信システム、制御回路、記憶媒体およびステップサイズ更新方法 Download PDF

Info

Publication number
WO2024089844A1
WO2024089844A1 PCT/JP2022/040183 JP2022040183W WO2024089844A1 WO 2024089844 A1 WO2024089844 A1 WO 2024089844A1 JP 2022040183 W JP2022040183 W JP 2022040183W WO 2024089844 A1 WO2024089844 A1 WO 2024089844A1
Authority
WO
WIPO (PCT)
Prior art keywords
learning
step size
unit
signal
tap coefficient
Prior art date
Application number
PCT/JP2022/040183
Other languages
English (en)
French (fr)
Inventor
学 酒井
明▲徳▼ 平
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2023516268A priority Critical patent/JP7278520B1/ja
Priority to PCT/JP2022/040183 priority patent/WO2024089844A1/ja
Publication of WO2024089844A1 publication Critical patent/WO2024089844A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising

Definitions

  • This disclosure relates to a communication device that performs equalization processing, a learning device, a communication system, a control circuit, a storage medium, and a step size update method.
  • Non-Patent Document 1 discloses a technology for updating filter tap coefficients in adaptive equalization using a fixed step size.
  • the method of updating filter tap coefficients using a fixed step size allows the step size to be determined empirically, but there is a problem in that it is difficult to empirically determine the optimal value. It is possible to perform a comprehensive search to determine the optimal step size, but the number of searches can become enormous depending on the number of conditions to be considered and the granularity of the search.
  • the present disclosure has been made in consideration of the above, and aims to obtain a communication device that can adjust the step size of adaptive equalization and reduce errors in adaptive equalization.
  • the communication device of the present disclosure includes a linear equalization unit that linearly equalizes a received signal, a tap coefficient adjustment unit that adjusts tap coefficients used in linear equalization based on a step size, and a step size learning unit that learns the step size.
  • the step size learning unit is characterized by including a plurality of neural network layers that each calculate an updated tap coefficient based on a specified initial tap coefficient or an updated tap coefficient output from a previous stage, a received signal, and a reference signal that is a specified signal sequence, and hold internal parameters used in the calculation, a learning processing unit that learns an error function in learning as a mean square error between a tap coefficient based on a least squares solution calculated from the received signal and the reference signal and an updated tap coefficient output from the last stage of the plurality of neural network layers, and updates the internal parameters, and an internal parameter collection unit that updates the step size based on internal parameters collected from the plurality of neural network layers.
  • the communication device has the effect of being able to adjust the step size of adaptive equalization and reduce errors in adaptive equalization.
  • FIG. 1 is a diagram showing a configuration example of a communication device according to a first embodiment
  • FIG. 1 is a diagram showing a configuration example of a transmission/reception processing unit included in a communication device according to a first embodiment
  • FIG. 1 is a diagram showing a configuration example of a reception processing unit included in a transmission/reception processing unit according to a first embodiment
  • FIG. 1 is a diagram showing a configuration example of an equalization processing unit included in a reception processing unit according to a first embodiment
  • FIG. 1 is a diagram showing an example of the configuration of a linear equalization unit included in an equalization processing unit according to a first embodiment
  • FIG. 1 is a diagram showing a configuration example of a tap coefficient adjustment unit included in an equalization processing unit according to a first embodiment
  • FIG. 1 is a diagram showing an example of the configuration of a step size learning unit included in an equalization processing unit according to a first embodiment
  • FIG. 1 is a diagram showing an example of the configuration of a Neural Network (NN) layer provided in a step size learning unit according to the first embodiment
  • FIG. 13 is a diagram showing a configuration example of a step size learning unit included in an equalization processing unit according to a third embodiment
  • FIG. 13 is a diagram showing a configuration example of a reception processing unit included in a transmission/reception processing unit according to a fifth embodiment
  • FIG. 13 is a diagram showing a configuration example of an equalization processing unit included in a reception processing unit according to a fifth embodiment
  • FIG. 23 is a diagram showing a configuration example of a tap coefficient adjustment unit included in an equalization processing unit according to a sixth embodiment
  • FIG. 23 is a diagram showing an example of the configuration of an NN layer included in a step size learning unit according to the sixth embodiment
  • FIG. 23 is a diagram showing a configuration example of a linear equalization unit included in an equalization processing unit according to a seventh embodiment
  • FIG. 13 is a diagram showing a configuration example of a communication device according to an eighth embodiment.
  • FIG. 23 is a diagram showing a configuration example of a transmission/reception processing unit included in a communication device according to an eighth embodiment
  • FIG. 23 is a diagram showing a configuration example of a reception processing unit included in a transmission/reception processing unit according to an eighth embodiment
  • FIG. 23 is a diagram showing a configuration example of an equalization processing unit included in a reception processing unit according to an eighth embodiment
  • FIG. 13 is a diagram showing a configuration example of a communication device according to a ninth embodiment
  • FIG. 23 is a diagram showing a configuration example of an equalization processing unit included in a reception processing unit according to a tenth embodiment
  • FIG. 23 is a diagram showing an example of the configuration of an NN layer included in a step size learning unit of a learning device according to a tenth embodiment.
  • FIG. 23 is a diagram showing a configuration example of a communication system in which federated learning is performed by M communication devices according to an eleventh embodiment; 12 is a flowchart showing the operation of a communication device according to a twelfth embodiment.
  • FIG. 23 is a diagram showing a configuration example of a processing circuit for implementing a communication device according to a twelfth embodiment when the processing circuit is implemented by a processor and a memory.
  • FIG. 23 is a diagram showing an example of a processing circuit for implementing a communication device according to a twelfth embodiment when the processing circuit is configured with dedicated hardware.
  • Fig. 1 is a diagram showing an example of the configuration of a communication device 100-1 according to the first embodiment.
  • the communication device 100-1 includes a transmission/reception processing unit 101 and a control unit 102 that controls the transmission/reception processing unit 101.
  • Fig. 1 also shows a communication device 100-2 that is a communication partner of the communication device 100-1.
  • the configuration of the communication device 100-2 may be the same as that of the communication device 100-1, or may be different from that of the communication device 100-1.
  • FIG. 2 is a diagram showing an example of the configuration of the transmission/reception processing unit 101 provided in the communication device 100-1 according to the first embodiment.
  • the transmission/reception processing unit 101 includes a transmission processing unit 201 and a reception processing unit 203.
  • the transmission processing unit 201 transmits a transmission signal 202 to the communication device 100-2, and the reception processing unit 203 receives a reception signal 204 from the communication device 100-2.
  • FIG. 3 is a diagram showing an example of the configuration of the reception processing unit 203 provided in the transmission/reception processing unit 101 according to embodiment 1.
  • the reception processing unit 203 includes a pre-equalization processing unit 301, an equalization processing unit 303, a post-equalization processing unit 305, and a reference signal generating unit 306.
  • FIG. 4 is a diagram showing an example of the configuration of the equalization processing unit 303 provided in the reception processing unit 203 according to the first embodiment.
  • the equalization processing unit 303 includes a linear equalization unit 401, a tap coefficient adjustment unit 402, a step size learning unit 404, and an input destination control unit 406.
  • FIG. 5 is a diagram showing an example of the configuration of the linear equalization unit 401 provided in the equalization processing unit 303 according to the first embodiment.
  • the linear equalization unit 401 has a transversal filter structure.
  • the linear equalization unit 401 includes L-1 delay elements 501-1 to 501-L-1, L multipliers 502-1 to 502-L, a coefficient distributor 503, and an adder 506.
  • L which determines the number of delay elements 501-1 to 501-L-1 and the number of multipliers 502-1 to 502-L, can be freely set according to the communication performance desired by the communication device 100-1, etc.
  • FIG. 6 is a diagram showing an example of the configuration of the tap coefficient adjustment unit 402 provided in the equalization processing unit 303 according to the first embodiment.
  • the tap coefficient adjustment unit 402 adjusts the tap coefficients 403 of the adaptive equalization performed in the equalization processing unit 303.
  • the tap coefficient adjustment unit 402 includes L-1 delay elements 601-1 to 601-L-1, L multipliers 602-1 to 602-L, a coefficient distributor 603, an adder 606, a subtractor 608, and a tap coefficient update unit 610.
  • FIG. 7 is a diagram showing an example of the configuration of the step size learning unit 404 provided in the equalization processing unit 303 according to the first embodiment.
  • the step size learning unit 404 has multiple NN layers, i.e. multiple neural network layers, and calculates the step size 405 of the adaptive equalization performed in the equalization processing unit 303.
  • the step size learning unit 404 has an internal parameter collection unit 700, an NN control unit 701, a deep NN unit 705 having K NN layers 704-1 to 704-K, and a learning processing unit 708.
  • the number K of NN layers 704-1 to 704-K can be freely set depending on the communication performance desired by the communication device 100-1.
  • FIG. 8 is a diagram showing an example of the configuration of NN layer 704-k provided in step size learning unit 404 according to embodiment 1.
  • k is an integer from 1 to K.
  • NN layer 704-k is used when learning step size 405 of adaptive equalization performed by equalization processing unit 303.
  • NN layer 704-k includes inner product calculator 800, subtractor 802, multipliers 804 and 806, adder 808, and internal parameter holding unit 809-k.
  • transmission/reception processing unit 101 performs transmission and reception processing in communication with communication device 100-2 under the control of control unit 102.
  • transmission processing unit 201 transmits transmission signal 202 to communication device 100-2, and reception processing unit 203 receives reception signal 204 from communication device 100-2.
  • the pre-equalization processing unit 301 performs necessary signal processing on the received signal 204 before the equalization processing in the equalization processing unit 303, i.e., before equalization, and outputs the pre-equalization signal 302 to the equalization processing unit 303.
  • the signal processing required before equalization may be any method that outputs the pre-equalization signal 302 suitable for processing in the equalization processing unit 303, such as correction of circuit mismatch in the transceiver, correction of Doppler shift, frequency conversion, analog-to-digital conversion, sampling rate conversion, level adjustment, etc.
  • the transceiver here refers to the communication device 100-1.
  • circuit mismatch in the transceiver examples include carrier frequency offset, frequency deviation, phase noise, and amplifier nonlinearity.
  • Frequency conversion is, for example, down-conversion.
  • Sampling rate conversion is, for example, upsampling, downsampling, etc.
  • Level adjustment is, for example, amplification, attenuation, etc.
  • the reference signal generating unit 306 outputs a predefined signal sequence, for example a pilot signal, to the equalization processing unit 303 as a reference signal 307.
  • the predefined signal sequence may be, for example, a PN (Pseudorandom Noise) sequence, a Gold sequence, an M sequence, a ZC (Zadoff-Chu) sequence, or any other sequence suitable for processing in the equalization processing unit 303.
  • the equalization processing unit 303 obtains the pre-equalization signal 302 from the pre-equalization processing unit 301, obtains the reference signal 307 from the reference signal generating unit 306, performs a prescribed process using the pre-equalization signal 302 and the reference signal 307, and then outputs the post-equalization signal 304 to the post-equalization processing unit 305.
  • the prescribed process in the equalization processing unit 303 will be described later.
  • the post-equalization processing unit 305 acquires the equalized signal 304 from the equalization processing unit 303, and performs processing on the equalized signal 304 that is necessary after the equalization processing in the equalization processing unit 303, i.e., after equalization.
  • Processing necessary after equalization includes, for example, sampling rate conversion, level adjustment, symbol determination, error correction, etc.
  • Sampling rate conversion includes, for example, upsampling, downsampling, etc.
  • Level adjustment includes, for example, amplification, attenuation, etc.
  • the input destination control unit 406 has three internal states: a linear equalization phase, a tap coefficient adjustment phase, and a learning phase, and distributes and outputs the pre-equalization signal 302 acquired from the pre-equalization processing unit 301 as an equalization unit input signal 407-1, a tap adjustment signal 407-2, and a learning signal 407-3 according to each phase.
  • the input destination control unit 406 outputs the pre-equalization signal 302 to the linear equalization unit 401 as an equalization unit input signal 407-1 in the time range in which a data signal is received.
  • the input destination control unit 406 outputs the pre-equalization signal 302 to the tap coefficient adjustment unit 402 as a tap adjustment signal 407-2 in the time range in which a known series such as a preamble is received. Also, the input destination control unit 406 outputs the pre-equalization signal 302 to the step size learning unit 404 as a learning signal 407-3 in the time range in which learning data is received. As mentioned above, when the pre-equalization signal 302 is the received signal 204, the equalization unit input signal 407-1, the tap adjustment signal 407-2, and the learning signal 407-3 are also the received signal 204. The same applies to the equalization processing unit described below.
  • the input destination control unit 406 outputs the pre-equalization signal 302 to two locations simultaneously, outputting it as tap adjustment signal 407-2 to the tap coefficient adjustment unit 402 and as learning signal 407-3 to the step size learning unit 404.
  • the equalization processing unit 303 may learn the step size 405 while adjusting the tap coefficient 403.
  • the reception processing unit 203 does not have a pre-equalization processing unit 301, the equalization unit input signal 407-1, tap adjustment signal 407-2, and learning signal 407-3 are the same as the reception signal 204.
  • the linear equalizer 401 linearly equalizes the equalizer input signal 407-1, i.e., the pre-equalization signal 302, using the tap coefficient 403 acquired from the tap coefficient adjustment unit 402.
  • the delay element 501-1 delays the equalizer input signal 407-1 acquired from the input destination control unit 406 by one specified time and outputs it as a signal 500-1.
  • one specified time is a value that can be set based on, for example, the clock period and sampling period of the circuit of the equalization processing unit 303.
  • the delay element 501-2 delays the signal 500-1 by one specified time and outputs it as a signal 500-2
  • the delay element 501-L-1 delays the signal 500-L-2 by one specified time and outputs it as a signal 500-L-1.
  • the operations of the L-1 delay elements 501-1 to 501-L-1 are all similar.
  • the coefficient distributor 503 distributes the tap coefficients 403 acquired from the tap coefficient adjustment unit 402 so that they are assigned to the multipliers 502-1 to 502-L, and outputs them as tap coefficients 504-1 to 504-L.
  • the multipliers 502-1 to 502-L perform complex conjugate multiplication of the equalization unit input signal 407-1 and the signals 500-1 to 500-L-1 with the tap coefficients 504-1 to 504-L, respectively, and output them as signals 505-1 to 505-L. Complex conjugate multiplication will be specifically explained using the multiplier 502-1 as an example. If the equalization unit input signal 407-1 is X, the tap coefficient 504-1 is W, and the signal 505-1 is Y, the complex conjugate multiplication follows the formula (1). Here, (W*) is the complex conjugate of W.
  • the adder 506 calculates the sum of the signals 505-1 to 505-L and outputs it as the equalized signal 304.
  • the tap coefficient adjustment unit 402 adjusts the tap coefficient 403 used in the linear equalization of the linear equalization unit 401 based on the step size 405 acquired from the step size learning unit 404.
  • the delay element 601-1 delays the tap adjustment signal 407-2 acquired from the input destination control unit 406 by one specified time and outputs it as a signal 600-1.
  • one specified time is a value that can be set based on, for example, the clock period and sampling period of the circuit of the equalization processing unit 303.
  • the delay element 601-2 delays the signal 600-1 by one specified time and outputs it as a signal 600-2
  • the delay element 601-L-1 delays the signal 600-L-2 by one specified time and outputs it as a signal 600-L-1.
  • the operations of the L-1 delay elements 601-1 to 601-L-1 are all similar.
  • the coefficient distributor 603 distributes the updated tap coefficient 611 obtained from the tap coefficient update unit 610 so as to be assigned to the multipliers 602-1 to 602-L, and outputs it as tap coefficients 604-1 to 604-L.
  • the multipliers 602-1 to 602-L perform complex conjugate multiplication of the tap adjustment signal 407-2 and the signals 600-1 to 600-L-1 with the tap coefficients 604-1 to 604-L, respectively, and output it as signals 605-1 to 605-L.
  • the complex conjugate multiplication process in the tap coefficient adjustment unit 402 is the same as the complex conjugate multiplication process in the linear equalization unit 401 described above.
  • the adder 606 calculates the sum of the signals 605-1 to 605-L, and outputs it as signal 607.
  • the subtractor 608 subtracts the signal 607 from the reference signal 307, and outputs it as signal 609.
  • the tap coefficient update unit 610 holds a "predefined initial tap coefficient", and when processing starts, holds the "predefined initial tap coefficient” internally as the current tap coefficient and outputs it as an updated tap coefficient 611.
  • the tap coefficient update unit 610 acquires the tap adjustment signal 407-2 from the input destination control unit 406, it starts the process of holding the tap adjustment signal 407-2 and holds it internally for the L specified time.
  • the process of holding the tap adjustment signal 407-2 in the tap coefficient update unit 610 is a FIFO (First-Input First-Output) process, and the first tap adjustment signal 407-2 is erased at the next timing after the L specified time has been acquired.
  • the tap coefficient update unit 610 calculates the next tap coefficient using the tap adjustment signal 407-2 held internally for the L specified time, the signal 609 acquired from the subtractor 608, the step size 405 acquired from the step size learning unit 404, and the current tap coefficient held internally. If the lth signal of the tap adjustment signal 407-2 that the tap coefficient update unit 610 holds internally for the L specified time is Y(l), the signal 609 is E, the step size 405 is ⁇ , the lth component of the current tap coefficient is W(l), and the next tap coefficient is V(l), then the relationship between them follows equation (2).
  • (E*) indicates the complex conjugate of E.
  • the tap coefficient update unit 610 outputs the next tap coefficient as the updated tap coefficient 611, and replaces the current tap coefficient with the next tap coefficient.
  • the tap coefficient adjustment unit 402 repeats this series of processes K times.
  • K is a value that is specified in advance based on the length of the reference signal 307, etc., and can be set freely.
  • V(l) W(l) + ( ⁇ x Y(l) x (E*)) ...
  • the step size learning unit 404 learns the step size 405 and outputs it to the tap coefficient adjustment unit 402.
  • the NN control unit 701 outputs a combination of the learning signals C(i+k), C(i+k-1), C(i+k-2), ..., C(i+k-L+1) and the reference signal D(k) to the NN layer 704-k as the kth layer data set 702-k, where i is the index of the learning signal 407-3 at the time of starting learning, C(i) is the i-th learning signal 407-3, and D(k) is the k-th reference signal 307.
  • the NN control unit 701 outputs the "predefined initial tap coefficient" to the NN layer 704-1 as the initial tap coefficient 703.
  • the "predefined initial tap coefficient” is assumed to be the same value as the "predefined initial tap coefficient” held in the tap coefficient adjustment unit 402.
  • the NN control unit 701 outputs layer data sets 702-1 to 702-K to the NN layers 704-1 to 704-K.
  • the learning processing unit 708 outputs the initial values of the predefined internal parameters 810 to the neural network layers 704-1 to 704-K as update parameters 709-1 to 709-K.
  • the deep NN unit 705 is a multi-layer neural network composed of NN layers 704-1 to 704-K.
  • the kth NN layer 704-k calculates the inner product of the signal 706-k-1 from the previous NN layer 704-k-1 and the learning signals C(i+k), C(i+k-1), ..., C(i+k-L+1) from the layer data set 702-k using the inner product calculator 800 shown in Figure 8 to obtain a signal 801.
  • the processing of the inner product calculator 800 follows formula (3).
  • (P(j)*) indicates the complex conjugate of P(j).
  • Subtractor 802 subtracts signal 801 from reference signal D(k) in layer data set 702-k and outputs the result as signal 803.
  • Multiplier 804 performs complex conjugate multiplication of training signals C(i+k), C(i+k-1), ..., C(i+k-L+1) from layer data set 702-k by signal 803, and outputs the result as signal 805. If signal 803 is A and the j-th component of signal 805 is B(j), the processing of multiplier 804 follows equation (4).
  • Multiplier 806 outputs the multiplication result of internal parameter 810 acquired from internal parameter storage unit 809-k and signal 805 as signal 807. If internal parameter 810 is ⁇ , the j-th component of signal 805 is B(j), and the j-th component of signal 807 is U(j), the processing of multiplier 806 follows equation (5).
  • Adder 808 outputs the result of adding signal 706-k-1 and signal 807 as signal 706-k. If signal 706-k-1 is P(j), the jth component of signal 807 is U(j), and signal 706-k is Q(j), the processing of adder 808 follows equation (6).
  • the NN layers 704-1 to 704-K output signals 706-1 to 706-K-1 through the above processing, and the final NN layer 704-K outputs the NN output 706-K through the above processing.
  • the internal parameter storage unit 809-k stores the internal parameters 810 to be learned, and when it acquires the update parameters 709-k from the learning processing unit 708, it updates the stored internal parameters 810 to the update parameters 709-k.
  • the NN control unit 701 outputs a combination of the training signals C(i+K), C(i+K-1), C(i+K-2), ..., C(i-L+1) and the reference signals D(0), D(1), ..., D(K-1) as the target data set 714.
  • the learning processing unit 708 uses the target data set 714 to calculate the data vector c according to equation (7), where " ⁇ T" indicates transposition.
  • the learning processing unit 708 calculates the correlation matrix R and the correlation vector r using the data vector c and the reference signals D(0), D(1), ..., D(K-1) according to equations (8) and (9).
  • the learning processing unit 708 calculates the target tap coefficient vector u from the correlation matrix R and the correlation vector r according to equation (10).
  • ⁇ (-1) indicates an inverse matrix operation.
  • the target tap coefficient vector u is a least square (LS) solution that can be calculated using the target data set 714.
  • the learning processing unit 708 learns the internal parameters 810 held by the internal parameter holding units 809-1 to 809-K in each NN layer 704-1 to 704-K of the deep NN unit 705, using the mean square error (MSE) between the target tap coefficient vector u and the NN output 706-K as an error function.
  • MSE mean square error
  • the learning processing unit 708 outputs update parameters 709-1 to 709-K and updates the internal parameters 810 held by the internal parameter holding units 809-1 to 809-K.
  • the learning processing unit 708 learns the internal parameters 810, for example, by the stochastic gradient descent method and the error backpropagation method.
  • the internal parameter collection unit 700 After the internal parameter collection unit 700 meets the predetermined learning termination condition, it collects the internal parameters 810 in the NN layers 704-1 to 704-K as the layer step sizes 707-1 to 707-K, and outputs them as the step size 405.
  • the NN layers 704-1 to 704-K each calculate an updated tap coefficient based on the specified initial tap coefficient 703 or the signal 706-k-1, which is the updated tap coefficient output from the previous NN layer 704-k-1, the pre-equalization signal 302, which is the learning signal 407-3 included in the layer data set 702-k, and the reference signal 307, which is the specified signal sequence included in the layer data set 702-k, and hold the internal parameters 810 used in the calculation.
  • the learning processing unit 708 learns the error function in learning as the mean square error between the tap coefficient based on the least square solution calculated from the pre-equalization signal 302, which is the learning signal 407-3, and the reference signal 307, and the NN output 706-K, which is the updated tap coefficient output from the NN layer 704-K, which is the last stage of the NN layers 704-1 to 704-K, and updates the internal parameters 810.
  • the internal parameter collection unit 700 updates the step size 405 based on the layer step sizes 707-1 to 707-K, which are the internal parameters 810 collected from the NN layers 704-1 to 704-K.
  • the equalization processing unit 303 of the reception processing unit 203 can adjust the tap coefficients 403 to the optimum value even when the number of updates of the tap coefficients 403 is restricted to K times by the step size learning unit 404 learning the step size 405 for updating the tap coefficients 403, and can minimize errors in the equalization process. Also, in the equalization processing unit 303, the step size learning unit 404 can prevent deterioration of the convergence characteristics during learning by setting the error function in learning to the MSE between the target tap coefficient vector u of the NN output 706-K, which is the LS estimated solution, and the NN output 706-K. The equalization processing unit 303 can adjust the step size 405 of adaptive equalization to reduce errors in adaptive equalization.
  • the learning of the deep NN unit 705 in the step-size learning unit 404 is performed by the stochastic gradient descent method and the backpropagation method, but any method can be used as long as it can learn a multilayer neural network.
  • the step-size learning unit 404 may use AdaGrad, momentum, or the like instead of the stochastic gradient descent method for learning the deep NN unit 705, or may perform learning using mini-batches.
  • the step size learning unit 404 has flexibility in the learning method, and can adjust the learning method to improve learning performance or reduce the computational load during learning.
  • Embodiment 3 the learning of the deep NN unit 705 in the step size learning unit 404 is a learning of all layers at once.
  • the third embodiment a case such as incremental learning in which learning is performed while increasing the NN layers 704-1 to 704-K one by one will be described.
  • FIG. 9 is a diagram showing an example of the configuration of the step-size learning unit 404 provided in the equalization processing unit 303 according to the third embodiment.
  • the step-size learning unit 404 includes an internal parameter collection unit 900, an NN control unit 901, a deep NN unit 905 including K NN layers 904-1 to 904-K and K-1 switches 906-1 to 906-K-1, and a learning processing unit 910.
  • the number K of NN layers 904-1 to 904-K can be freely set according to the communication performance desired by the communication device 100-1, etc.
  • the NN control unit 901 outputs layer data sets 902-1 to 902-K and outputs initial tap coefficients 903, similar to the processing of the NN control unit 701 in embodiment 1.
  • the learning processing unit 910 outputs the initial values of the internal parameters 810, which have been defined in advance, as update parameters 911-1 to 911-K.
  • the learning processing unit 910 also outputs SW control signals 912-1 to 912-K-1 to switches 906-1 to 906-K-1 as meaningless.
  • Switches 906-1 to 906-K-1 are switches that change the output destination of signals 907-1 to 907-K-1 obtained from NN layers 904-1 to 904-K-1, i.e., input signals. Switches 906-1 to 906-K-1 output the input signals as signals 908-1 to 908-K-1 when SW control signals 912-1 to 912-K-1 obtained from the learning processing unit 910 are significant, and output the input signals as signals 909-1 to 909-K-1 when SW control signals 912-1 to 912-K-1 are insignificant.
  • the deep NN unit 905 is a multi-layer neural network composed of NN layers 904-1 to 904-K.
  • the operation of each NN layer 904-1 to 904-K is the same as that of the NN layer 704-k in the first embodiment.
  • the NN layers 904-1 to 904-K output signals 907-1 to 907-K-1 to the switches 906-1 to 906-K-1.
  • the last NN layer 904-K of the NN layers 904-1 to 904-K outputs an NN output 907-K to the learning processing unit 910.
  • the output process of the target data set 914 in the NN control unit 901 is similar to the output process of the target data set 714 in the NN control unit 701 in embodiment 1. Furthermore, the learning in the learning processing unit 910 is similar to the learning in the learning processing unit 708 in embodiment 1, but since the only enabled NN layer is the NN layer 904-1, the learning processing unit 910 learns only the internal parameters 810 held in the internal parameter holding unit 809-1 of the NN layer 904-1. When updating the internal parameters 810 of the NN layer 904-1 in learning, the learning processing unit 910 outputs update parameters 911-1 to the NN layer 904-1, and updates the internal parameters 810 held in the internal parameter holding unit 809-1.
  • the learning processing unit 910 After satisfying a predetermined end condition of the individual learning of the incremental learning, the learning processing unit 910 makes SW control signal 912-1 significant and SW control signals 912-2 to 912-K-1 insignificant, and repeats the process from outputting the target data set 914 in the NN control unit 901 to learning in the learning processing unit 910. After satisfying a predetermined end condition of the individual learning of the incremental learning, the learning processing unit 910 makes SW control signals 912-1 and 912-2 significant and SW control signals 912-3 to 912-K-1 insignificant, and repeats the process from outputting the target data set 914 in the NN control unit 901 to learning in the learning processing unit 910.
  • the learning processing unit 910 makes SW control signals 912-3 and onwards significant one by one, and repeats the process from outputting the target data set 914 in the NN control unit 901 to learning in the learning processing unit 910.
  • the internal parameter collection unit 900 collects the internal parameters 810 in the NN layers 904-1 to 904-K as the layer step sizes 913-1 to 913-K, and outputs them as the step size 405.
  • the step size learning unit 404 learns the step size 405 by incremental learning. By adding NN layers 904-k one layer at a time during learning, the step size learning unit 404 can prevent overlearning that occurs when learning a deep NN layer all at once.
  • the step size learning unit 404 realizes the process of adding the NN layer 904-k one layer at a time during incremental learning by using the switches 906-1 to 906-K-1 and the SW control signals 912-1 to 912-K-1, but as long as a similar process is possible, any means for realizing the process is acceptable.
  • the learning processing unit 910 may set the update parameter 911-k output to the NN layer 904-k to be disabled to 0.
  • the step size learning unit 404 controls the enable/disable of the NN layer 904-k using only the value of the update parameter 911-k, thereby reducing the number of switches 906-1 to 906-K-1, suppressing the circuit size, and mitigating the processing load.
  • Embodiment 5 the reference signal 307 is used in adjusting the tap coefficient 403, learning the step size 405, etc.
  • a fifth embodiment a case will be described in which the equalized signal is used for adjusting the tap coefficient, learning the step size, etc., when a signal equivalent to the reference signal can be generated based on the equalized signal.
  • FIG. 10 is a diagram showing an example of the configuration of the reception processing unit 203 provided in the transmission/reception processing unit 101 according to embodiment 5.
  • the reception processing unit 203 includes a pre-equalization processing unit 1000, an equalization processing unit 1002, a post-equalization processing unit 1004, and a reference signal generating unit 1006.
  • FIG. 11 is a diagram showing an example of the configuration of the equalization processing unit 1002 provided in the reception processing unit 203 according to embodiment 5.
  • the equalization processing unit 1002 includes a linear equalization unit 1101, a tap coefficient adjustment unit 1102, a step size learning unit 1104, and an input signal storage memory 1106.
  • the pre-equalization processing unit 1000 performs pre-equalization processing on the received signal 204 and outputs the pre-equalization signal 1001.
  • the processing of the pre-equalization processing unit 1000 is similar to the processing of the pre-equalization processing unit 301 in embodiment 1.
  • the post-equalization processing unit 1004 acquires the post-equalization signal 1003 from the equalization processing unit 1002, and performs processing required after equalization, such as sampling rate conversion, level adjustment, symbol decision, error correction, etc., and outputs hard decision bit information, soft decision bit information, bit information after error correction, etc. as post-information 1005 to the reference signal generation unit 1006.
  • the sampling rate conversion is, for example, upsampling, downsampling, etc.
  • the level adjustment is, for example, amplification, attenuation, etc.
  • the reference signal generation unit 1006 generates a reference signal 1007 based on the post-information 1005 acquired from the post-equalization processing unit 1004.
  • the reference signal generating unit 1006 reconstructs data symbols from, for example, hard decision bit information, soft decision bit information, bit information after error correction, etc., and outputs the reconstructed data symbols as a reference signal 1007.
  • the post-equalization processing unit 1004 performs post-equalization processing on the post-equalization signal 1003 obtained by linearly equalizing the pre-equalization signal 1001 by the equalization processing unit 1002.
  • the reference signal generating unit 1006 generates the reference signal 1007 based on the posterior information 1005 obtained by the post-equalization processing of the post-equalization processing unit 1004.
  • the pre-equalization signal 1001 acquired from the pre-equalization processing unit 1000 is input to the linear equalization unit 1101 and the input signal storage memory 1106.
  • the input signal storage memory 1106 accumulates the pre-equalization signal 1001, and outputs the pre-equalization signal 1001 accumulated at the time corresponding to the reference signal 1007 as the tap adjustment signal 1107-2 and the learning signal 1107-3.
  • the tap coefficient adjustment unit 1102 and the step size learning unit 1104 perform the same processing as the tap coefficient adjustment unit 402 and the step size learning unit 404 in the first to fourth embodiments.
  • the step size learning unit 1104 learns the step size 1105 based on the learning signal 1107-3 and the reference signal 1007.
  • the tap coefficient adjustment unit 1102 adjusts the tap coefficient 1103 based on the tap adjustment signal 1107-2, the reference signal 1007, and the step size 1105.
  • the linear equalization unit 1101 performs linear equalization on the pre-equalization signal 1001 using the tap coefficients 1103, and outputs the equalized signal 1003.
  • the receiving processing unit 203 utilizes the pre-equalization signal 1001 to generate the reference signal 1007, which eliminates the need to include a predefined signal sequence in the transmission signal 202, thereby improving the transmission rate.
  • Embodiment 6 LMS is used to update the tap coefficients.
  • various adaptive algorithms such as Normalized LMS (NLMS), Affine Projection Algorithm (APA), and Recursive Least Squares (RLS) are used to update the tap coefficients.
  • NLMS Normalized LMS
  • APA Affine Projection Algorithm
  • RLS Recursive Least Squares
  • FIG. 12 is a diagram showing an example of the configuration of the tap coefficient adjustment unit 402 provided in the equalization processing unit 303 according to embodiment 6.
  • the tap coefficient adjustment unit 402 includes a pre-estimated error calculation unit 1200 and a tap update processing unit 1201.
  • FIG. 13 is a diagram showing an example of the configuration of NN layer 704-k provided in step-size learning unit 404 according to embodiment 6.
  • NN layer 704-k includes internal parameter holding unit 1300-k and linear calculation processing unit 1301-k. That is, although not shown, step-size learning unit 404 includes internal parameter holding units 1300-1 to 1300-K and linear calculation processing units 1301-1 to 1301-K in NN layers 704-1 to 704-K.
  • the pre-estimated error calculation unit 1200 calculates the estimated error 1202 using the tap adjustment signal 407-2, the reference signal 307, the updated tap coefficient 1203, and the step size 405, and outputs it to the tap update processing unit 1201.
  • the tap update processing unit 1201 calculates the updated tap coefficient 1203 using the tap adjustment signal 407-2, the reference signal 307, the estimated error 1202, and the step size 405, and outputs it to the pre-estimated error calculation unit 1200.
  • the tap coefficient adjustment unit 402 repeats this series of processes K times.
  • K is a value that is specified in advance based on the length of the reference signal 307, etc., and can be set freely.
  • the linear calculation processing in the linear calculation processing unit 1301-k is similar to the linear calculation processing in the pre-estimated error calculation unit 1200 and the tap update processing unit 1201 in the tap coefficient adjustment unit 402.
  • the internal parameter holding unit 1300-k has a configuration similar to that of the internal parameter holding unit 809-k shown in FIG. 8, and outputs the internal parameters 1310 to the linear calculation processing unit 1301-k.
  • the equalization processing unit 303 generalizes the processing in the tap coefficient adjustment unit 402 as a repetition of the calculation of the estimated error 1202 and the tap update processing, and replaces these processes in the NN layer 704-k as linear arithmetic processing with internal parameters 1310.
  • This enables the equalization processing unit 303 to adjust the tap coefficients using various adaptive algorithms such as the affine projection algorithm (APA) and the recursive least squares algorithm (RLS), and the internal parameters 1310 used in these adaptive algorithms can be learned in the step size learning unit 404.
  • APA affine projection algorithm
  • RLS recursive least squares algorithm
  • Embodiment 7 In the above-described first to sixth embodiments, the linear equalization unit performs linear processing. In the seventh embodiment, a case will be described in which the linear equalization unit performs wide linear processing.
  • FIG. 14 is a diagram showing an example of the configuration of a linear equalization unit 401 provided in the equalization processing unit 303 according to embodiment 7.
  • the linear equalization unit 401 includes L-1 delay elements 1400-1 to 1400-L-1, L signal distributors 1402-1 to 1402-L, 2L multipliers 1404-1 to 1404-2L, a coefficient distributor 1405, and an adder 1408.
  • the signal allocator 1402-1 outputs the equalizer input signal 407-1 acquired from the input destination control unit 406 as signal 1403-1 as is, and outputs the complex conjugate signal of the equalizer input signal 407-1 as signal 1403-2.
  • the delay elements 1400-1 to 1400-L-1 output signals 1401-1 to 1401-L-1 to the signal allocators 1402-2 to 1402-L.
  • the signal allocators 1402-2 to 1402-L also perform the same operation as the signal allocator 1402-1. That is, the signal allocators 1402-1 to 1402-L output signals 1403-1 to 1403-2L to the multipliers 1404-1 to 1404-2L.
  • the coefficient distributor 1405 distributes the tap coefficients 403 acquired from the tap coefficient adjustment unit 402 so that they are assigned to the multipliers 1404-1 to 1404-2L, and outputs them as tap coefficients 1406-1 to 1406-2L.
  • the multipliers 1404-1 to 1404-2L perform complex conjugate multiplication of the signals 1403-1 to 1403-2L and the tap coefficients 1406-1 to 1406-2L, respectively, and output the results as signals 1407-1 to 1407-2L.
  • the adder 1408 calculates the sum of the signals 1407-1 to 1407-2L, and outputs the result as the equalized signal 304.
  • the linear equalization unit 401 performs broad linear processing as linear equalization.
  • the linear equalization unit 401 also performs filter processing on the complex conjugate of the equalization unit input signal 407-1, so that it can perform equalization on circular signals in which there is a correlation between the real and imaginary parts of the signal, such as IQ imbalance.
  • Embodiment 8 In the above-described first to seventh embodiments, the learning of the step size is processed inside the communication device 100-1. In the eighth embodiment, a case will be described in which the learning of the step size is performed outside the communication device.
  • FIG. 15 is a diagram showing an example of the configuration of a communication device 1500-1 according to the eighth embodiment.
  • the communication device 1500-1 includes a control unit 1501 and a transmission/reception processing unit 1502.
  • the transmission/reception processing unit 1502 is connected to a learning device 1503 that is external to the communication device 1500-1.
  • FIG. 15 also shows a communication device 1500-2 that is the communication partner of the communication device 1500-1.
  • the configuration of the communication device 1500-2 may be the same as that of the communication device 1500-1, or may be different from that of the communication device 1500-1.
  • the learning device 1503 includes a step size learning unit 1505.
  • the communication device 1500-1 and the learning device 1503 form a communication system 1510.
  • FIG. 16 is a diagram showing an example of the configuration of the transmission/reception processing unit 1502 provided in the communication device 1500-1 according to the eighth embodiment.
  • the transmission/reception processing unit 1502 includes a transmission processing unit 1601 and a reception processing unit 1602.
  • the transmission processing unit 1601 transmits a transmission signal 1603 to the communication device 1500-2
  • the reception processing unit 1602 receives a reception signal 1604 from the communication device 1500-2.
  • the reception processing unit 1602 includes a pre-equalization processing unit 1701, an equalization processing unit 1703, a post-equalization processing unit 1705, and a reference signal generating unit 1706.
  • the pre-equalization processing unit 1701 performs pre-equalization processing on the received signal 1604, and outputs the pre-equalization signal 1702.
  • the reference signal generating unit 1706 generates a reference signal 1504-2.
  • the equalization processing unit 1703 outputs the learning signal 1504-1 to the learning device 1503, and performs equalization processing on the pre-equalization signal 1702 using the reference signal 1504-2 obtained from the reference signal generating unit 1706 and the step size 1504-3 obtained from the learning device 1503, and outputs the post-equalization signal 1704.
  • the pre-equalization processing unit 1701, the post-equalization processing unit 1705, and the reference signal generating unit 1706 perform the same operations as the pre-equalization processing unit 301, the post-equalization processing unit 305, and the reference signal generating unit 306 shown in FIG. 3.
  • the equalization processing unit 1703 includes a linear equalization unit 1801, a tap coefficient adjustment unit 1802, and an input destination control unit 1804.
  • the input destination control unit 1804 outputs the pre-equalization signal 1702 to the linear equalization unit 1801 as an equalization unit input signal 1805-1 during the time range in which a data signal is received.
  • the input destination control unit 1804 also outputs the pre-equalization signal 1702 to the tap coefficient adjustment unit 1802 as a tap adjustment signal 1805-2 during the time range in which a known sequence such as a preamble is received.
  • the input destination control unit 1804 also outputs the pre-equalization signal 1702 to the learning device 1503 as a learning signal 1504-1 during the time range in which learning data is received.
  • the tap coefficient adjustment unit 1802 uses the reference signal 1504-2, the step size 1504-3, and the tap adjustment signal 1805-2 to adjust the tap coefficient 1803.
  • the linear equalization unit 1801 uses the tap coefficient 1803 to perform linear equalization on the equalization unit input signal 1805-1, and outputs the equalized signal 1704.
  • the transmission/reception processing unit 1502 transmits the learning signal 1504-1 and the reference signal 1504-2 to the learning device 1503.
  • the step size learning unit 1505 adjusts the tap coefficient 1803 used in linear equalization based on the step size 1504-3 to learn the step size 1504-3 used in the communication device 1500-1, which performs linear equalization on the pre-equalization signal 1702, which is the equalization unit input signal 1805-1.
  • step size learning unit 1505 receives the learning signal 1504-1 and the reference signal 1504-2 from the transmission/reception processing unit 1502, it performs a learning process using the learning signal 1504-1 and the reference signal 1504-2, and outputs the learned step size 1504-3 to the transmission/reception processing unit 1502.
  • Step size learning unit 1505 of learning device 1503 has the same configuration as step size learning unit 404 or step size learning unit 1104 provided in communication device 100-1 in embodiment 1 to embodiment 7, and performs the same operation. That is, step size learning unit 1505 learns step size 1504-3 by a process similar to the process in which step size learning unit 404 learns step size 405 or the process in which step size learning unit 1104 learns step size 1105 in embodiment 1 to embodiment 7. In this way, since step size learning unit 1505 performs the same operation as step size learning unit 404 or step size learning unit 1104, a detailed description of the configuration and operation of step size learning unit 1505 will be omitted.
  • Communication system 1510 is such that the step size learning unit provided in communication device 100-1 in embodiment 1 etc. is provided in learning device 1503 external to communication device 100-1.
  • the communication device 1500-1 performs equalization processing using the step size 1504-3 acquired from the learning device 1503. Since the communication device 1500-1 learns the step size 1504-3 using the external learning device 1503, the load due to the learning processing can be reduced compared to the communication device 100-1 of the first embodiment and the like, and the accuracy of learning can be improved by using the higher performance external learning device 1503.
  • Embodiment 9 In the above-described eighth embodiment, learning of step size 1504-3 is performed outside communication device 1500-1. In a ninth embodiment, a case will be described in which a wireless communication network is used for exchanging signals between the communication device and the learning device.
  • FIG. 19 is a diagram showing an example of the configuration of a communication device 1900-1 according to the ninth embodiment.
  • the communication device 1900-1 includes a control unit 1901 and a transmission/reception processing unit 1902.
  • FIG. 19 also shows a communication device 1900-2, which is a communication partner of the communication device 1900-1.
  • the transmission/reception processing unit 1902 is connected to an access point 1903 via a wireless link 1904.
  • the access point 1903 is connected to a learning device 1905.
  • the access point 1903 is a device used in a wireless communication network, such as an access point of a wireless LAN (Local Area Network) or a base station in a public mobile line.
  • the communication device 1900-1, the access point 1903, and the learning device 1905 constitute a communication system 1910.
  • the transmission/reception processing unit 1902 of the communication device 1900-1 transmits the learning signal 1905-1 and the reference signal 1905-2 to the learning device 1905 as the signal 1906 via the wireless link 1904 and the access point 1903.
  • the learning device 1905 includes a step size learning unit 1908 having the same function as the step size learning unit 1505 shown in FIG. 15.
  • the step size learning unit 1908 when the step size learning unit 1908 receives the learning signal 1905-1 and the reference signal 1905-2 from the transmission/reception processing unit 1902, the step size learning unit 1908 performs a learning process using the learning signal 1905-1 and the reference signal 1905-2, and outputs the learned step size 1905-3 to the transmission/reception processing unit 1902 as the signal 1907.
  • learning device 1905 communicates with communication device 1900-1 by wireless communication via a wireless communication network.
  • communication device 1900-1 learns step size 1905-3 using external learning device 1905, communication device 1900-1 transmits and receives signals required for learning via wireless link 1904, eliminating the need for communication device 1900-1 and learning device 1905 to be in the same location, and allowing communication device 1900-1 to move.
  • Embodiment 10 the communication device 1900-1 transmits the transmission signal 1603 as the learning signal 1905-1 to the learning device 1905.
  • the communication device 1900-1 conceals the learning signal.
  • FIG. 20 is a diagram showing an example of the configuration of the equalization processing unit 1703 provided in the reception processing unit 1602 according to the tenth embodiment.
  • the equalization processing unit 1703 includes a linear equalization unit 2001, a tap coefficient adjustment unit 2002, an input destination control unit 2004, and a learning signal generation unit 2006.
  • the input destination control unit 2004 outputs the pre-equalization signal 1702 to the linear equalization unit 2001 as an equalization unit input signal 2005-1 during the time range in which the data signal is received.
  • the input destination control unit 2004 also outputs the pre-equalization signal 1702 to the tap coefficient adjustment unit 2002 as a tap adjustment signal 2005-2 during the time range in which a known sequence such as a preamble is received.
  • the input destination control unit 2004 also outputs the pre-equalization signal 1702 to the learning signal generation unit 2006 as a learning signal 2005-3 during the time range in which learning data is received.
  • the learning signal generation unit 2006 uses the reference signal 1905-2 and the learning signal 2005-3 to generate the learning signal 1905-1 and outputs it to the learning device 1905.
  • the tap coefficient adjustment unit 2002 uses the reference signal 1905-2, the step size 1905-3, and the tap adjustment signal 2005-2 to adjust the tap coefficient 2003.
  • the linear equalization unit 2001 uses the tap coefficient 2003 to perform linear equalization on the equalization unit input signal 2005-1 and outputs the equalized signal 1704.
  • FIG. 21 is a diagram showing an example of the configuration of an NN layer 704-k provided in the step size learning unit 1908 of the learning device 1905 according to embodiment 10.
  • the NN layer 704-k includes an internal parameter storage unit 2109-k, an inner product calculator 2100, a subtractor 2102, a multiplier 2106, and an adder 2108.
  • the learning signal generation unit 2006 calculates a data vector c(k) according to equation (7) from a combination of C(i+K), C(i+K-1), C(i+K-2), ..., C(i-L+1) and D(0), D(1), ..., D(K-1).
  • the learning signal generation unit 2006 also calculates a correlation matrix R(k) and a correlation vector r(k) according to equations (11) and (12) using the data vector c(k) and D(0), D(1), ..., D(K-1), and outputs the correlation matrix R(k) and the correlation vector r(k) as the learning signal 1905-1.
  • the learning device 1905 receives a learning signal 1905-1 from the communication device 1900-1.
  • the NN control unit 701 of the step size learning unit 1908 calculates the target tap coefficient vector u from the correlation matrix R(k) and correlation vector r(k) included in the learning signal 1905-1 according to equation (13).
  • the NN control unit 701 outputs the correlation matrix R(k) and correlation vector r(k) included in the learning signal 1905-1 as layer data set 702-k by matching them with the index k of the NN layers 704-1 to 704-K.
  • the internal parameter storage unit 2109-k stores the internal parameters 2110 to be learned, and when it acquires the update parameters 709-k from the learning processing unit 708, it updates the stored internal parameters 2110 to the update parameters 709-k. Since the step size learning unit 1908 is equipped with the NN layers 704-1 to 704-K, it is equipped with the internal parameter storage units 2109-1 to 2109-K.
  • the inner product calculator 2100 regards the signal 706-k-1 acquired from the previous layer as W(k-1), calculates the inner product Z with the correlation matrix R(k) included in the layer data set 702-k according to equation (14), and outputs it as the signal 2101.
  • Subtractor 2102 takes the difference r(k)-Z between signal 2101 obtained from dot product calculator 2100 and correlation vector r(k) contained in layer data set 702-k, and outputs it as signal 2105.
  • the multiplier 2106 multiplies the signal 2105 obtained from the subtractor 2102 by the internal parameter 2110 output from the internal parameter storage unit 2109-k, and outputs the result as the signal 2107.
  • the adder 2108 calculates the sum of the signal 706-k-1 and the signal 2107 obtained from the multiplier 2106, and outputs it as the signal 706-k.
  • the communication device 1900-1 calculates the correlation matrix R(k) and the correlation vector r(k) from the pre-equalization signal 1702, which is the learning signal 2005-3, and the reference signal 1905-2, and transmits the correlation matrix R(k) and the correlation vector r(k) to the learning device 1905 as the learning signal 1905-1.
  • the step size learning unit 1908 of the learning device 1905 learns the step size 1905-3 using the correlation matrix R(k) and the correlation vector r(k).
  • the communication device 1900-1 outputs the learning signal 1905-1 to the outside as the correlation matrix R(k) and the correlation vector r(k) instead of the received signal itself, and by making it impossible to easily estimate the received signal itself from the learning signal 1905-1, it is possible to utilize learning in an external device while maintaining the confidentiality of the received signal.
  • Embodiment 11 In the above-described embodiment 10, learning is performed within one communication device 1900-1. In embodiment 11, federated learning using a plurality of communication devices will be described.
  • FIG. 22 is a diagram showing an example of the configuration of a communication system 2210 in which federated learning is performed by M communication devices 2200-1 to 2200-M according to the eleventh embodiment.
  • the communication system 2210 includes communication devices 2200-1 to 2200-M, an access point 2202, and a learning device 2203.
  • the communication device 2200-m is the m-th communication device. m is an integer between 1 and M.
  • the communication devices 2200-1 to 2200-M are connected to the access point 2202 via wireless links 2201-1 to 2201-M.
  • the wireless links 2201-1 to 2201-M are the same as the wireless link 1904 shown in FIG. 19.
  • the access point 2202 is connected to the learning device 2203.
  • the communication devices 2200-1 to 2200-M transmit the reference signal 1905-2 and learning signal 1905-1 required for learning to the learning device 2203 via the access point 2202 through each of the wireless links 2201-1 to 2201-M.
  • the step size learning unit 2206 of the learning device 2203 performs learning using the reference signal 1905-2 and learning signal 1905-1, which are signals 2204 received from one or more of the communication devices 2200-1 to 2200-M, and calculates a step size 1905-3 common to the communication devices 2200-1 to 2200-M.
  • the learning device 2203 outputs the calculated step size 1905-3 as a signal 2205, and transmits it to the communication devices 2200-1 to 2200-M via the access point 2202 and the wireless links 2201-1 to 2201-M.
  • step size learning unit 2206 acquires learning signal 1905-1, i.e., pre-equalization signal 1702, and reference signal 1905-2 from multiple communication devices 2200-1 to 2200-M, and learns step size 1905-3.
  • learning signal 1905-1 i.e., pre-equalization signal 1702, and reference signal 1905-2 from multiple communication devices 2200-1 to 2200-M
  • step size learning unit 2206 can efficiently collect and use a large amount of data required for learning, thereby improving the accuracy of learning.
  • Embodiment 12 In the twelfth embodiment, the operation of the communication device 100-1 will be described with reference to a flowchart, taking the communication device 100-1 of the first embodiment as an example. Also, the hardware configuration of the communication device 100-1 will be described.
  • FIG. 23 is a flowchart showing the operation of the communication device 100-1 according to the twelfth embodiment.
  • the pre-equalization processing unit 301 of the reception processing unit 203 performs pre-equalization processing on the reception signal 204 (step S1).
  • the step size learning unit 404 learns the step size 405 using the reference signal 307 and the learning signal 407-3 (step S2).
  • the tap coefficient adjustment unit 402 adjusts the tap coefficient 403 using the reference signal 307, the step size 405, and the tap adjustment signal 407-2 (step S3).
  • the linear equalization unit 401 performs linear equalization on the equalization unit input signal 407-1 using the tap coefficient 403 (step S4) and outputs the equalized signal 304.
  • the post-equalization processing unit 305 of the reception processing unit 203 performs post-equalization processing on the equalized signal 304 (step S5).
  • the transmission/reception processing unit 101 and the control unit 102 are realized by processing circuits.
  • the processing circuit may be a processor and memory that executes a program stored in a memory, or may be dedicated hardware.
  • the processing circuit is also called a control circuit.
  • FIG. 24 is a diagram showing an example of the configuration of a processing circuit 90 in the case where the processing circuit for implementing the communication device 100-1 according to the twelfth embodiment is implemented by a processor 91 and a memory 92.
  • the processing circuit 90 shown in FIG. 24 is a control circuit and includes a processor 91 and a memory 92.
  • each function of the processing circuit 90 is implemented by software, firmware, or a combination of software and firmware.
  • the software or firmware is described as a program and stored in the memory 92.
  • each function is implemented by the processor 91 reading and executing the program stored in the memory 92.
  • the processing circuit 90 includes a memory 92 for storing a program that will result in the processing of the communication device 100-1 being executed.
  • This program can also be said to be a program for causing the communication device 100-1 to execute each function implemented by the processing circuit 90.
  • This program may be provided by a storage medium in which the program is stored, or may be provided by other means such as a communication medium.
  • the above program causes the communication device 100-1 to execute a linear equalization step in which the linear equalization unit 401 linearly equalizes the equalization unit input signal 407-1, which is a received signal; a tap coefficient adjustment step in which the tap coefficient adjustment unit 402 adjusts the tap coefficient 403 used in the linear equalization based on the step size 405; and a step size learning step in which the step size learning unit 404 learns the step size 405.
  • each of the NN layers 704-1 to 704-K adjusts the step size 405 based on the specified initial tap coefficient 703 or the signal 706-k, which is the updated tap coefficient output from the previous NN layer 704-k, the pre-equalization signal 302, which is the learning signal 407-3 included in the layer data set 702-k, and the reference signal 307, which is a specified signal sequence included in the layer data set 702-k.
  • the program causes the communication device 100-1 to execute the following steps: a calculation step in which the learning processing unit 708 calculates the updated tap coefficients based on the pre-equalization signal 302, which is the learning signal 407-3, and the reference signal 307, and learns the error function in learning as the mean square error between the tap coefficients based on the least square solution calculated from the pre-equalization signal 302 and the reference signal 307, which are the learning signal 407-3, and the NN output 706-K, which is the updated tap coefficient output from the NN layer 704-K, which is the last stage of the NN layers 704-1 to 704-K, and updates the internal parameters 810; and an update step in which the internal parameter collection unit 700 updates the step size 405 based on the layer step sizes 707-1 to 707-K, which are the internal parameters 810 collected from the NN layers 704-1 to 704-K.
  • the processor 91 is, for example, a CPU (Central Processing Unit), a processing device, an arithmetic unit, a microprocessor, a microcomputer, or a DSP (Digital Signal Processor).
  • the memory 92 is, for example, a RAM (Random Access Memory), a ROM (Read Only Memory), a flash memory, an EPROM (Erasable Programmable ROM), an EEPROM (Electrically EPROM), or other non-volatile or volatile semiconductor memory, a magnetic disk, a flexible disk, an optical disk, a compact disk, a mini disk, or a DVD (Digital Versatile Disc).
  • FIG. 25 is a diagram showing an example of a processing circuit 93 in the case where the processing circuit for implementing the communication device 100-1 according to embodiment 12 is configured with dedicated hardware.
  • the processing circuit 93 shown in FIG. 25 corresponds to, for example, a single circuit, a composite circuit, a programmed processor, a parallel programmed processor, an ASIC (Application Specific Integrated Circuit), an FPGA (Field Programmable Gate Array), or a combination of these.
  • the processing circuit may be partially implemented with dedicated hardware and partially implemented with software or firmware. In this way, the processing circuit can realize each of the above-mentioned functions by dedicated hardware, software, firmware, or a combination of these.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

通信装置は、受信信号を線形等化する線形等化部（４０１）と、ステップサイズ（４０５）に基づいてタップ係数（４０３）を調整するタップ係数調整部（４０２）と、ステップサイズ（４０５）を学習するステップサイズ学習部（４０４）と、を備え、ステップサイズ学習部（４０４）は、初期タップ係数または前段から出力された更新後のタップ係数、受信信号、および参照信号（３０７）に基づいて、更新後のタップ係数を演算し、内部パラメータを保持する複数のニューラルネットワーク層と、学習の誤差関数を、受信信号および参照信号（３０７）から算出される最小２乗解に基づくタップ係数と、複数のニューラルネットワーク層の最後段から出力される更新後のタップ係数との平均２乗誤差として学習を行い、内部パラメータを更新する学習処理部と、内部パラメータに基づいてステップサイズ（４０５）を更新する内部パラメータ収集部と、を備える。

Description

通信装置、学習装置、通信システム、制御回路、記憶媒体およびステップサイズ更新方法
　本開示は、等化処理を行う通信装置、学習装置、通信システム、制御回路、記憶媒体およびステップサイズ更新方法に関する。
　従来、無線通信システムでは、伝搬路の遅延分散により生じる波形歪みが伝送性能を著しく劣化させるため、波形歪みの影響を受信機において低減させるための等化処理が必要である。等化処理の代表的なものに、時間領域における線形等化がある。線形等化は、トランスバーサルフィルタによって実装することができ、サンプリングされた受信信号にフィルタタップ係数を乗算することで等化出力を得る。線形等化において、フィルタタップ係数を逐次的に更新する等化処理を適応等化という。適応等化では、繰り返し毎にフィルタタップ係数をどの程度更新するかを決めるステップサイズと呼ばれるパラメータが存在する。例えば、非特許文献１には、適応等化において、固定値のステップサイズを用いてフィルタタップ係数の更新を行う技術が開示されている。
Ｓ．Ｕ．Ｈ．ＱＵＲＥＳＨＩ著　「Ａｄａｐｔｉｖｅ　Ｅｑｕａｌｉｚａｔｉｏｎ」ｉｎ　Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　ＩＥＥＥ，ｖｏｌ．７３，ｎｏ．９，ｐｐ．１３４９～１３８７，Ｓｅｐｔ．１９８５
　しかしながら、上記従来の技術によれば、固定値のステップサイズを用いてフィルタタップ係数の更新を行う方法では、経験則的にステップサイズを決めることはできるが、最適値を経験則的に求めることは困難である、という問題があった。最適なステップサイズを決定するために網羅的な探索を行うことも可能であるが、考慮する条件数、探索時の粒度などによっては探索数が膨大になる。
　本開示は、上記に鑑みてなされたものであって、適応等化のステップサイズを調整し、適応等化における誤差を低減可能な通信装置を得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本開示の通信装置は、受信信号を線形等化する線形等化部と、ステップサイズに基づいて、線形等化で使用されるタップ係数を調整するタップ係数調整部と、ステップサイズを学習するステップサイズ学習部と、を備える。ステップサイズ学習部は、各々が、規定された初期タップ係数または前段から出力された更新後のタップ係数、受信信号、および規定された信号系列である参照信号に基づいて、更新後のタップ係数を演算し、かつ演算で使用される内部パラメータを保持する複数のニューラルネットワーク層と、学習における誤差関数を、受信信号および参照信号から算出される最小２乗解に基づくタップ係数と、複数のニューラルネットワーク層の最後段から出力される更新後のタップ係数との平均２乗誤差として学習を行い、内部パラメータを更新する学習処理部と、複数のニューラルネットワーク層から収集した内部パラメータに基づいて、ステップサイズを更新する内部パラメータ収集部と、を備えることを特徴とする。
　本開示に係る通信装置は、適応等化のステップサイズを調整し、適応等化における誤差を低減可能である、という効果を奏する。
実施の形態１に係る通信装置の構成例を示す図 実施の形態１に係る通信装置が備える送受信処理部の構成例を示す図 実施の形態１に係る送受信処理部が備える受信処理部の構成例を示す図 実施の形態１に係る受信処理部が備える等化処理部の構成例を示す図 実施の形態１に係る等化処理部が備える線形等化部の構成例を示す図 実施の形態１に係る等化処理部が備えるタップ係数調整部の構成例を示す図 実施の形態１に係る等化処理部が備えるステップサイズ学習部の構成例を示す図 実施の形態１に係るステップサイズ学習部が備えるＮＮ（Ｎｅｕｒａｌ　Ｎｅｔｗｏｒｋ）層の構成例を示す図 実施の形態３に係る等化処理部が備えるステップサイズ学習部の構成例を示す図 実施の形態５に係る送受信処理部が備える受信処理部の構成例を示す図 実施の形態５に係る受信処理部が備える等化処理部の構成例を示す図 実施の形態６に係る等化処理部が備えるタップ係数調整部の構成例を示す図 実施の形態６に係るステップサイズ学習部が備えるＮＮ層の構成例を示す図 実施の形態７に係る等化処理部が備える線形等化部の構成例を示す図 実施の形態８に係る通信装置の構成例を示す図 実施の形態８に係る通信装置が備える送受信処理部の構成例を示す図 実施の形態８に係る送受信処理部が備える受信処理部の構成例を示す図 実施の形態８に係る受信処理部が備える等化処理部の構成例を示す図 実施の形態９に係る通信装置の構成例を示す図 実施の形態１０に係る受信処理部が備える等化処理部の構成例を示す図 実施の形態１０に係る学習装置のステップサイズ学習部が備えるＮＮ層の構成例を示す図 実施の形態１１に係るＭ台の通信装置によって連合学習を行う場合の通信システムの構成例を示す図 実施の形態１２に係る通信装置の動作を示すフローチャート 実施の形態１２に係る通信装置を実現する処理回路をプロセッサおよびメモリで実現する場合の処理回路の構成例を示す図 実施の形態１２に係る通信装置を実現する処理回路を専用のハードウェアで構成する場合の処理回路の例を示す図
　以下に、本開示の実施の形態に係る通信装置、学習装置、通信システム、制御回路、記憶媒体およびステップサイズ更新方法を図面に基づいて詳細に説明する。
実施の形態１．
　図１は、実施の形態１に係る通信装置１００－１の構成例を示す図である。通信装置１００－１は、送受信処理部１０１と、送受信処理部１０１を制御する制御部１０２と、を備える。図１には、通信装置１００－１の通信相手となる通信装置１００－２も図示している。図１では記載を省略しているが、通信装置１００－２の構成は、通信装置１００－１と同じ構成であってもよいし、通信装置１００－１と異なる構成であってもよい。
　図２は、実施の形態１に係る通信装置１００－１が備える送受信処理部１０１の構成例を示す図である。送受信処理部１０１は、送信処理部２０１と、受信処理部２０３とを備える。送信処理部２０１は、通信装置１００－２に対して送信信号２０２を送信し、受信処理部２０３は、通信装置１００－２からの受信信号２０４を受信する。
　図３は、実施の形態１に係る送受信処理部１０１が備える受信処理部２０３の構成例を示す図である。受信処理部２０３は、等化前処理部３０１と、等化処理部３０３と、等化後処理部３０５と、参照信号生成部３０６と、を備える。
　図４は、実施の形態１に係る受信処理部２０３が備える等化処理部３０３の構成例を示す図である。等化処理部３０３は、線形等化部４０１と、タップ係数調整部４０２と、ステップサイズ学習部４０４と、入力先制御部４０６と、を備える。
　図５は、実施の形態１に係る等化処理部３０３が備える線形等化部４０１の構成例を示す図である。線形等化部４０１は、トランスバーサルフィルタ構造である。線形等化部４０１は、Ｌ－１個の遅延素子５０１－１～５０１－Ｌ－１と、Ｌ個の乗算器５０２－１～５０２－Ｌと、係数分配器５０３と、加算器５０６と、を備える。遅延素子５０１－１～５０１－Ｌ－１の数および乗算器５０２－１～５０２－Ｌの数を決定するＬについては、通信装置１００－１で所望する通信性能などに応じて、自由に設定できるものとする。
　図６は、実施の形態１に係る等化処理部３０３が備えるタップ係数調整部４０２の構成例を示す図である。タップ係数調整部４０２は、等化処理部３０３で行われる適応等化のタップ係数４０３を調整する。タップ係数調整部４０２は、Ｌ－１個の遅延素子６０１－１～６０１－Ｌ－１と、Ｌ個の乗算器６０２－１～６０２－Ｌと、係数分配器６０３と、加算器６０６と、減算器６０８と、タップ係数更新部６１０と、を備える。
　図７は、実施の形態１に係る等化処理部３０３が備えるステップサイズ学習部４０４の構成例を示す図である。ステップサイズ学習部４０４は、複数のＮＮ層、すなわち複数のニューラルネットワーク層を備え、等化処理部３０３で行われる適応等化のステップサイズ４０５を算出する。ステップサイズ学習部４０４は、内部パラメータ収集部７００と、ＮＮ制御部７０１と、Ｋ個のＮＮ層７０４－１～７０４－Ｋを備える深層ＮＮ部７０５と、学習処理部７０８と、を備える。ＮＮ層７０４－１～７０４－Ｋの数Ｋについては、通信装置１００－１で所望する通信性能などに応じて、自由に設定できるものとする。
　図８は、実施の形態１に係るステップサイズ学習部４０４が備えるＮＮ層７０４－ｋの構成例を示す図である。ここで、ｋ＝１～Ｋの整数である。ＮＮ層７０４－ｋは、等化処理部３０３で行われる適応等化のステップサイズ４０５を学習する際に利用される。ＮＮ層７０４－ｋは、内積計算器８００と、減算器８０２と、乗算器８０４，８０６と、加算器８０８と、内部パラメータ保持部８０９－ｋと、を備える。
　次に、通信装置１００－１の動作について説明する。図１に示すように、通信装置１００－１において、送受信処理部１０１は、制御部１０２の制御によって、通信装置１００－２との通信における送信および受信の処理を行う。図２に示すように、送受信処理部１０１において、送信処理部２０１は、通信装置１００－２に対して送信信号２０２を送信し、受信処理部２０３は、通信装置１００－２からの受信信号２０４を受信する。
　図３に示すように、受信処理部２０３において、等化前処理部３０１は、受信信号２０４に対して、等化処理部３０３での等化処理の前、すなわち等化前に必要な信号処理を行い、等化前信号３０２を等化処理部３０３に出力する。等化前に必要な信号処理とは、等化処理部３０３における処理に適した等化前信号３０２を出力する方法であれば何でもよく、例えば、送受信機における回路不整合の補正、ドップラーシフトの補正、周波数変換、アナログディジタル変換、サンプリングレート変換、レベル調整などである。送受信機とは、ここでは、通信装置１００－１のことである。送受信機における回路不整合とは、例えば、キャリア周波数オフセット、周波数偏差、位相雑音、増幅器の非線形性などである。周波数変換とは、例えば、ダウンコンバージョンである。サンプリングレート変換とは、例えば、アップサンプリング、ダウンサンプリングなどである。レベル調整とは、例えば、増幅、減衰などである。なお、受信信号２０４が等化処理部３０３での等化処理に使用できるものであった場合、すなわち等化処理部３０３が受信信号２０４に対して等化処理を行うことができる場合、受信処理部２０３は、等化前処理部３０１を備えていなくてもよい。この場合、等化処理部３０３に入力される等化前信号３０２は受信信号２０４となる。以降で説明する受信処理部についても同様である。
　参照信号生成部３０６は、事前に規定されたある信号系列、例えば、パイロット信号を参照信号３０７として等化処理部３０３に出力する。事前に規定されたある信号系列とは、例えば、ＰＮ（Ｐｓｅｕｄｏｒａｎｄｏｍ　Ｎｏｉｓｅ）系列、Ｇｏｌｄ系列、Ｍ系列、ＺＣ（Ｚａｄｏｆｆ－Ｃｈｕ）系列などであり、等化処理部３０３における処理に適したものであれば何でもよい。
　等化処理部３０３は、等化前処理部３０１から等化前信号３０２を取得し、参照信号生成部３０６から参照信号３０７を取得し、等化前信号３０２および参照信号３０７を用いて規定の処理を行った後、等化後信号３０４を等化後処理部３０５に出力する。等化処理部３０３における規定の処理については後述する。
　等化後処理部３０５は、等化処理部３０３から等化後信号３０４を取得し、等化後信号３０４に対して、等化処理部３０３での等化処理の後、すなわち等化後に必要な処理を行う。等化後に必要な処理とは、例えば、サンプリングレート変換、レベル調整、シンボル判定、誤り訂正などである。サンプリングレート変換とは、例えば、アップサンプリング、ダウンサンプリングなどである。レベル調整とは、例えば、増幅、減衰などである。
　図４に示すように、等化処理部３０３において、入力先制御部４０６は、線形等化フェーズ、タップ係数調整フェーズ、および学習フェーズの３つの内部状態を持ち、それぞれのフェーズに応じて、等化前処理部３０１から取得した等化前信号３０２を、等化部入力信号４０７－１、タップ調整信号４０７－２、および学習用信号４０７－３に振り分けて出力する。例えば、入力先制御部４０６は、データ信号が受信されている時間範囲において、等化前信号３０２を等化部入力信号４０７－１として線形等化部４０１に出力する。また、入力先制御部４０６は、プリアンブル等の既知系列が受信されている時間範囲において、等化前信号３０２をタップ調整信号４０７－２としてタップ係数調整部４０２に出力する。また、入力先制御部４０６は、学習用のデータが受信されている時間範囲において、等化前信号３０２を学習用信号４０７－３としてステップサイズ学習部４０４に出力する。なお、前述のように、等化前信号３０２が受信信号２０４である場合、等化部入力信号４０７－１、タップ調整信号４０７－２、および学習用信号４０７－３も受信信号２０４となる。以降で説明する等化処理部についても同様である。
　なお、これらの３つの内部状態は、互いに背反ではなく、同時に成立していてもよい。入力先制御部４０６は、例えば、既知系列を受信している時間範囲において、等化前信号３０２を、タップ調整信号４０７－２としてタップ係数調整部４０２に出力するとともに、学習用信号４０７－３としてステップサイズ学習部４０４に出力するように２カ所に同時に出力する。このように、等化処理部３０３は、タップ係数４０３の調整を行いながら、ステップサイズ４０５の学習を行ってもよい。また、受信処理部２０３が等化前処理部３０１を備えていない場合、等化部入力信号４０７－１、タップ調整信号４０７－２、および学習用信号４０７－３は、受信信号２０４と同じである。
　線形等化部４０１は、タップ係数調整部４０２から取得したタップ係数４０３を用いて、等化部入力信号４０７－１、すなわち等化前信号３０２を線形等化する。図５に示すように、線形等化部４０１において、遅延素子５０１－１は、入力先制御部４０６から取得した等化部入力信号４０７－１を１規定時間分遅延させ、信号５００－１として出力する。ここで、１規定時間とは、例えば、等化処理部３０３の回路のクロック周期、サンプリング周期などに基づいて設定可能な値である。同様に、遅延素子５０１－２は、信号５００－１を１規定時間分遅延させ、信号５００－２として出力し、遅延素子５０１－Ｌ－１は、信号５００－Ｌ－２を１規定時間分遅延させ、信号５００－Ｌ－１として出力する。Ｌ－１個の遅延素子５０１－１～５０１－Ｌ－１の動作は全て同様である。
　係数分配器５０３は、タップ係数調整部４０２から取得したタップ係数４０３を、乗算器５０２－１～５０２－Ｌに割り当てるように分配し、タップ係数５０４－１～５０４－Ｌとして出力する。乗算器５０２－１～５０２－Ｌは、等化部入力信号４０７－１および信号５００－１～５００－Ｌ－１と、タップ係数５０４－１～５０４－Ｌとの複素共役乗算をそれぞれ行い、信号５０５－１～５０５－Ｌとして出力する。複素共役乗算を、乗算器５０２－１を例にして具体的に説明する。等化部入力信号４０７－１をＸとし、タップ係数５０４－１をＷとし、信号５０５－１をＹとすると、複素共役乗算は式（１）に従う。ただし、（Ｗ＊）はＷの複素共役である。加算器５０６は、信号５０５－１～５０５－Ｌの総和を計算し、等化後信号３０４として出力する。
　Ｙ＝（Ｗ＊）×Ｘ　…（１）
　タップ係数調整部４０２は、ステップサイズ学習部４０４から取得したステップサイズ４０５に基づいて、線形等化部４０１の線形等化で使用されるタップ係数４０３を調整する。図６に示すように、タップ係数調整部４０２において、遅延素子６０１－１は、入力先制御部４０６から取得したタップ調整信号４０７－２を１規定時間分遅延させ、信号６００－１として出力する。ここで、１規定時間とは、例えば、等化処理部３０３の回路のクロック周期、サンプリング周期などに基づいて設定可能な値である。同様に、遅延素子６０１－２は、信号６００－１を１規定時間分遅延させ、信号６００－２として出力し、遅延素子６０１－Ｌ－１は、信号６００－Ｌ－２を１規定時間分遅延させ、信号６００－Ｌ－１として出力する。Ｌ－１個の遅延素子６０１－１～６０１－Ｌ－１の動作は全て同様である。
　係数分配器６０３は、タップ係数更新部６１０から取得した更新後タップ係数６１１を、乗算器６０２－１～６０２－Ｌに割り当てるように分配し、タップ係数６０４－１～６０４－Ｌとして出力する。乗算器６０２－１～６０２－Ｌは、タップ調整信号４０７－２および信号６００－１～６００－Ｌ－１と、タップ係数６０４－１～６０４－Ｌとの複素共役乗算をそれぞれ行い、信号６０５－１～６０５－Ｌとして出力する。タップ係数調整部４０２における複素共役乗算の処理は、前述の線形等化部４０１における複素共役乗算の処理と同様である。加算器６０６は、信号６０５－１～６０５－Ｌの総和を計算し、信号６０７として出力する。減算器６０８は、参照信号３０７から信号６０７を減算し、信号６０９として出力する。
　タップ係数更新部６１０は、「事前に規定された初期タップ係数」を保持しており、処理開始時には、「事前に規定された初期タップ係数」を現在タップ係数として内部に保持するとともに、更新後タップ係数６１１として出力する。タップ係数更新部６１０は、入力先制御部４０６からタップ調整信号４０７－２を取得すると、タップ調整信号４０７－２を保持する処理を開始し、Ｌ規定時間分内部で保持する。タップ係数更新部６１０におけるタップ調整信号４０７－２を保持する処理は、ＦＩＦＯ（Ｆｉｒｓｔ－Ｉｎｐｕｔ　Ｆｉｒｓｔ－Ｏｕｔｐｕｔ）の処理になっており、Ｌ規定時間分取得した次のタイミングでは、先頭のタップ調整信号４０７－２が消去される。タップ係数更新部６１０は、Ｌ規定時間分内部で保持するタップ調整信号４０７－２、減算器６０８から取得した信号６０９、ステップサイズ学習部４０４から取得したステップサイズ４０５、および内部で保持する現在タップ係数を用いて、次期タップ係数を算出する。タップ係数更新部６１０がＬ規定時間分内部で保持するタップ調整信号４０７－２のｌ番目の信号をＹ（ｌ）とし、信号６０９をＥとし、ステップサイズ４０５をμとし、現在タップ係数のｌ番目の成分をＷ（ｌ）とし、次期タップ係数をＶ（ｌ）とすると、これらの関係性は式（２）に従う。ただし、（Ｅ＊）はＥの複素共役を示す。タップ係数更新部６１０は、次期タップ係数を更新後タップ係数６１１として出力するとともに、現在タップ係数を次期タップ係数に置き換える。タップ係数調整部４０２は、この一連の処理をＫ回繰り返す。ここで、Ｋは参照信号３０７の長さなどを基に事前に規定された値であり、自由に設定することができる。
　Ｖ（ｌ）＝Ｗ（ｌ）＋（μ×Ｙ（ｌ）×（Ｅ＊））　…（２）
　ステップサイズ学習部４０４は、ステップサイズ４０５を学習し、タップ係数調整部４０２に出力する。図７に示すように、ステップサイズ学習部４０４において、ＮＮ制御部７０１は、学習を開始した時点の学習用信号４０７－３のインデックスをｉとし、ｉ番目の学習用信号４０７－３をＣ（ｉ）とし、ｋ番目の参照信号３０７をＤ（ｋ）とすると、学習用信号Ｃ（ｉ＋ｋ），Ｃ（ｉ＋ｋ－１），Ｃ（ｉ＋ｋ－２），…，Ｃ（ｉ＋ｋ－Ｌ＋１）と、参照信号Ｄ（ｋ）との組み合わせをｋ番目の層データセット７０２－ｋとしてＮＮ層７０４－ｋに出力し、「事前に規定された初期タップ係数」を、初期タップ係数７０３としてＮＮ層７０４－１に出力する。ここで、「事前に規定された初期タップ係数」とは、タップ係数調整部４０２において保持される「事前に規定された初期タップ係数」と同一の値であるとする。ＮＮ制御部７０１は、ＮＮ層７０４－１～７０４－Ｋに対して、層データセット７０２－１～７０２－Ｋを出力することになる。
　学習処理部７０８は、事前に規定された内部パラメータ８１０の初期値を、更新パラメータ７０９－１～７０９－ＫとしてＮＮ層７０４－１～７０４－Ｋに出力する。
　深層ＮＮ部７０５は、ＮＮ層７０４－１～７０４－Ｋで構成される多層ニューラルネットワークである。深層ＮＮ部７０５において、ｋ番目のＮＮ層７０４－ｋは、１つ前段のＮＮ層７０４－ｋ－１からの信号７０６－ｋ－１と、層データセット７０２－ｋのうち学習用信号Ｃ（ｉ＋ｋ），Ｃ（ｉ＋ｋ－１），…，Ｃ（ｉ＋ｋ－Ｌ＋１）とを、図８に示す内積計算器８００によって内積計算し、信号８０１を得る。信号７０６－ｋ－１のｊ番目の信号をＰ（ｊ）とし、信号８０１をＳとすると、内積計算器８００の処理は式（３）に従う。ただし、（Ｐ（ｊ）＊）はＰ（ｊ）の複素共役を示す。
　Ｓ＝Σ＿（ｊ＝０）＾（ｊ＝Ｌ－１）（Ｐ（ｊ）＊）×Ｃ（ｉ＋ｋ－ｊ）　…（３）
　減算器８０２は、層データセット７０２－ｋのうち参照信号Ｄ（ｋ）から信号８０１を減算し、信号８０３として出力する。
　乗算器８０４は、層データセット７０２－ｋのうち学習用信号Ｃ（ｉ＋ｋ），Ｃ（ｉ＋ｋ－１），…，Ｃ（ｉ＋ｋ－Ｌ＋１）と信号８０３との複素共役乗算を行い、信号８０５として出力する。信号８０３をＡとし、信号８０５のｊ番目の成分をＢ（ｊ）とすると、乗算器８０４の処理は式（４）に従う。
　Ｂ（ｊ）＝（Ａ＊）×Ｃ（ｉ＋ｋ－ｊ）　…（４）
　乗算器８０６は、内部パラメータ保持部８０９－ｋから取得した内部パラメータ８１０と信号８０５との乗算結果を信号８０７として出力する。内部パラメータ８１０をμとし、信号８０５のｊ番目の成分をＢ（ｊ）とし、信号８０７のｊ番目の成分をＵ（ｊ）とすると、乗算器８０６の処理は式（５）に従う。
　Ｕ（ｊ）＝μ×Ｂ（ｊ）　…（５）
　加算器８０８は、信号７０６－ｋ－１と信号８０７との加算結果を信号７０６－ｋとして出力する。信号７０６－ｋ－１をＰ（ｊ）とし、信号８０７のｊ番目の成分をＵ（ｊ）とし、信号７０６－ｋをＱ（ｊ）とすると、加算器８０８の処理は式（６）に従う。
　Ｑ（ｊ）＝Ｐ（ｊ）＋Ｕ（ｊ）　…（６）
　ＮＮ層７０４－１～７０４－Ｋにおいて、ＮＮ層７０４－１～７０４－Ｋ－１は、上記の処理によって信号７０６－１～７０６－Ｋ－１を出力し、最後段のＮＮ層７０４－Ｋは、上記の処理によってＮＮ出力７０６－Ｋを出力する。
　内部パラメータ保持部８０９－ｋは、学習対象となる内部パラメータ８１０を保持しており、学習処理部７０８から更新パラメータ７０９－ｋを取得すると、保持している内部パラメータ８１０を更新パラメータ７０９－ｋに更新する。
　図７に示すように、ＮＮ制御部７０１は、ｉ番目の学習用信号４０７－３をＣ（ｉ）とし、ｋ番目の参照信号３０７をＤ（ｋ）とすると、学習用信号Ｃ（ｉ＋Ｋ）、Ｃ（ｉ＋Ｋ－１），Ｃ（ｉ＋Ｋ－２），…，Ｃ（ｉ－Ｌ＋１）と、参照信号Ｄ（０），Ｄ（１），…，Ｄ（Ｋ－１）との組み合わせを、目標データセット７１４として出力する。
　学習処理部７０８は、目標データセット７１４を用いて、式（７）に従ってデータベクトルｃを算出する。ただし、「＾Ｔ」は転置を示す。
　ｃ（ｋ）＝［Ｃ（ｉ＋ｋ），Ｃ（ｉ＋ｋ－１），Ｃ（ｉ＋ｋ－Ｌ＋１）］＾Ｔ　…（７）
　学習処理部７０８は、データベクトルｃと、参照信号Ｄ（０），Ｄ（１），…，Ｄ（Ｋ－１）とを用いて、式（８）および式（９）に従って、相関行列Ｒおよび相関ベクトルｒを算出する。
　Ｒ＝Σ＿（ｋ＝０）＾（ｋ＝Ｋ－１）ｃ（ｋ）ｃ＾Ｈ（ｋ）　…（８）
　ｒ＝Σ＿（ｋ＝０）＾（ｋ＝Ｋ－１）（Ｄ（ｋ）＊）×ｃ（ｋ）　…（９）
　学習処理部７０８は、相関行列Ｒおよび相関ベクトルｒから目標タップ係数ベクトルｕを式（１０）に従い算出する。ただし、「＾（－１）」は逆行列演算を示す。
　ｕ＝Ｒ＾（－１）ｒ　…（１０）
　目標タップ係数ベクトルｕは、目標データセット７１４を用いて算出できる最小２乗（Ｌｅａｓｔ　Ｓｑｕａｒｅ：ＬＳ）解である。学習処理部７０８は、目標タップ係数ベクトルｕとＮＮ出力７０６－Ｋとの平均２乗誤差（Ｍｅａｎ　Ｓｑｕａｒｅ　Ｅｒｒｏｒ：ＭＳＥ）を誤差関数として、深層ＮＮ部７０５の各ＮＮ層７０４－１～７０４－Ｋ内にある内部パラメータ保持部８０９－１～８０９－Ｋが保持する内部パラメータ８１０を学習する。学習処理部７０８は、学習において各ＮＮ層７０４－１～７０４－Ｋの内部パラメータ８１０を更新する際、更新パラメータ７０９－１～７０９－Ｋを出力し、内部パラメータ保持部８０９－１～８０９－Ｋが保持する内部パラメータ８１０を更新する。学習処理部７０８は、例えば、確率的勾配降下法および誤差逆伝搬法によって、内部パラメータ８１０を学習する。
　内部パラメータ収集部７００は、予め定められた学習の終了条件を満たした後、ＮＮ層７０４－１～７０４－Ｋ内の内部パラメータ８１０を各層ステップサイズ７０７－１～７０７－Ｋとして収集し、ステップサイズ４０５として出力する。
　このように、ステップサイズ学習部４０４において、ＮＮ層７０４－１～７０４－Ｋは、各々が、規定された初期タップ係数７０３または前段のＮＮ層７０４－ｋ－１から出力された更新後のタップ係数である信号７０６－ｋ－１、層データセット７０２－ｋに含まれる学習用信号４０７－３である等化前信号３０２、および層データセット７０２－ｋに含まれる規定された信号系列である参照信号３０７に基づいて、更新後のタップ係数を演算し、かつ演算で使用される内部パラメータ８１０を保持する。学習処理部７０８は、学習における誤差関数を、学習用信号４０７－３である等化前信号３０２および参照信号３０７から算出される最小２乗解に基づくタップ係数と、ＮＮ層７０４－１～７０４－Ｋの最後段であるＮＮ層７０４－Ｋから出力される更新後のタップ係数であるＮＮ出力７０６－Ｋとの平均２乗誤差として学習を行い、内部パラメータ８１０を更新する。内部パラメータ収集部７００は、ＮＮ層７０４－１～７０４－Ｋから収集した内部パラメータ８１０である各層ステップサイズ７０７－１～７０７－Ｋに基づいて、ステップサイズ４０５を更新する。
　以上のように、通信装置１００－１の送受信処理部１０１において、受信処理部２０３の等化処理部３０３は、タップ係数４０３の更新のためのステップサイズ４０５をステップサイズ学習部４０４が学習することで、タップ係数４０３の更新回数をＫ回に制約した場合でも、最適なタップ係数４０３に調整をすることができ、等化処理における誤差を最小化することができる。また、等化処理部３０３において、ステップサイズ学習部４０４は、学習における誤差関数を、ＬＳ推定解であるＮＮ出力７０６－Ｋの目標タップ係数ベクトルｕとＮＮ出力７０６－ＫとのＭＳＥとすることで、学習時の収束特性の劣化を防ぐことができる。等化処理部３０３は、適応等化のステップサイズ４０５を調整し、適応等化における誤差を低減可能である。
実施の形態２．
　以上の実施の形態１では、ステップサイズ学習部４０４における深層ＮＮ部７０５の学習は、確率的勾配降下法および誤差逆伝搬法によって行うものであるが、多層ニューラルネットワークを学習できる方法であれば、実現の手段は問わない。ステップサイズ学習部４０４は、例えば、深層ＮＮ部７０５の学習として、確率的勾配降下法の代わりにＡｄａＧｒａｄ、モメンタムなどを用いてもよく、ミニバッチを用いた学習を行ってもよい。
　以上のように、ステップサイズ学習部４０４は、学習の方法に自由度があることで、学習性能を向上させるために、または学習時の計算負荷を軽減するために、学習方法を調整することができる。
実施の形態３．
　以上の実施の形態１から実施の形態２では、ステップサイズ学習部４０４における深層ＮＮ部７０５の学習は、全ての層を一気に学習するものであった。実施の形態３では、次にＮＮ層７０４－１～７０４－Ｋまでを１層１層増やしながら学習を行うインクリメンタル学習のような場合について説明する。
　図９は、実施の形態３に係る等化処理部３０３が備えるステップサイズ学習部４０４の構成例を示す図である。ステップサイズ学習部４０４は、内部パラメータ収集部９００と、ＮＮ制御部９０１と、Ｋ個のＮＮ層９０４－１～９０４－ＫおよびＫ－１個のスイッチ９０６－１～９０６－Ｋ－１を備える深層ＮＮ部９０５と、学習処理部９１０と、を備える。ＮＮ層９０４－１～９０４－Ｋの数Ｋについては、通信装置１００－１で所望する通信性能などに応じて、自由に設定できるものとする。
　次に、ステップサイズ学習部４０４の動作について説明する。ステップサイズ学習部４０４において、ＮＮ制御部９０１は、実施の形態１におけるＮＮ制御部７０１の処理と同様に、層データセット９０２－１～９０２－Ｋを出力し、初期タップ係数９０３を出力する。
　学習処理部９１０は、事前に規定された内部パラメータ８１０の初期値を、更新パラメータ９１１－１～９１１－Ｋとして出力する。また、学習処理部９１０は、スイッチ９０６－１～９０６－Ｋ－１に対して、ＳＷ制御信号９１２－１～９１２－Ｋ－１を全て無意として出力する。
　スイッチ９０６－１～９０６－Ｋ－１は、ＮＮ層９０４－１～９０４－Ｋ－１から取得した信号９０７－１～９０７－Ｋ－１、すなわち入力信号の出力先を変更するスイッチである。スイッチ９０６－１～９０６－Ｋ－１は、学習処理部９１０から取得したＳＷ制御信号９１２－１～９１２－Ｋ－１が有意の場合は入力信号を信号９０８－１～９０８－Ｋ－１として出力し、ＳＷ制御信号９１２－１～９１２－Ｋ－１が無意の場合は入力信号を信号９０９－１～９０９－Ｋ－１として出力する。
　深層ＮＮ部９０５は、ＮＮ層９０４－１～９０４－Ｋで構成される多層ニューラルネットワークである。各ＮＮ層９０４－１～９０４－Ｋの動作は、実施の形態１におけるＮＮ層７０４－ｋの動作と同様である。ＮＮ層９０４－１～９０４－Ｋは、スイッチ９０６－１～９０６－Ｋ－１に対して信号９０７－１～９０７－Ｋ－１を出力する。また、ＮＮ層９０４－１～９０４－Ｋの最後段のＮＮ層９０４－Ｋは、学習処理部９１０に対してＮＮ出力９０７－Ｋを出力する。
　ＮＮ制御部９０１における目標データセット９１４の出力処理は、実施の形態１のＮＮ制御部７０１における目標データセット７１４の出力処理と同様である。また、学習処理部９１０における学習は実施の形態１の学習処理部７０８における学習と同様であるが、有効となっているＮＮ層はＮＮ層９０４－１のみであるため、学習処理部９１０は、ＮＮ層９０４－１の内部パラメータ保持部８０９－１が保持する内部パラメータ８１０のみを学習する。学習処理部９１０は、学習においてＮＮ層９０４－１の内部パラメータ８１０を更新する際、更新パラメータ９１１－１をＮＮ層９０４－１に出力し、内部パラメータ保持部８０９－１が保持する内部パラメータ８１０を更新する。
　学習処理部９１０は、予め定められたインクリメンタル学習の個別学習の終了条件を満たした後、ＳＷ制御信号９１２－１を有意とし、ＳＷ制御信号９１２－２～９１２－Ｋ－１を無意とし、ＮＮ制御部９０１における目標データセット９１４の出力処理から学習処理部９１０における学習までを繰り返す。学習処理部９１０は、予め定められたインクリメンタル学習の個別学習の終了条件を満たした後、ＳＷ制御信号９１２－１，９１２－２を有意とし、ＳＷ制御信号９１２－３～９１２－Ｋ－１を無意とし、ＮＮ制御部９０１における目標データセット９１４の出力処理から学習処理部９１０における学習までを繰り返す。学習処理部９１０は、同様に、ＳＷ制御信号９１２－３以降を１つずつ有意にしていき、ＮＮ制御部９０１における目標データセット９１４の出力処理から学習処理部９１０における学習までを繰り返す。学習処理部９１０がＳＷ制御信号９１２－Ｋ－１までを有意にして予め定められたインクリメンタル学習の個別学習の終了条件を満たした後、内部パラメータ収集部９００は、ＮＮ層９０４－１～９０４－Ｋ内の内部パラメータ８１０を各層ステップサイズ９１３－１～９１３－Ｋとして収集し、ステップサイズ４０５として出力する。
　以上のように、ステップサイズ学習部４０４は、インクリメンタル学習によってステップサイズ４０５を学習する。ステップサイズ学習部４０４は、学習の際のＮＮ層９０４－ｋを１層ずつ追加していくことで、深いＮＮ層を一度に学習する際に発生する過学習を防止することができる。
実施の形態４．
　以上の実施の形態３では、ステップサイズ学習部４０４は、スイッチ９０６－１～９０６－Ｋ－１およびＳＷ制御信号９１２－１～９１２－Ｋ－１によって、インクリメンタル学習の際にＮＮ層９０４－ｋを１層ずつ追加する処理を実現しているが、同様の処理が可能であれば、その実現の手段は問わない。学習処理部９１０は、例えば、無効にするＮＮ層９０４－ｋに対して出力する更新パラメータ９１１－ｋを０に設定してもよい。
　以上のように、ステップサイズ学習部４０４は、更新パラメータ９１１－ｋの値のみでＮＮ層９０４－ｋの有効および無効を制御することで、スイッチ９０６－１～９０６－Ｋ－１を削減し、回路規模を抑制し、処理負荷を軽減することができる。
実施の形態５．
　以上の実施の形態１から実施の形態４では、タップ係数４０３の調整、ステップサイズ４０５の学習などにおいて参照信号３０７を利用するようにしたものである。次に、実施の形態５では、等化処理後の信号を基に参照信号と同等な信号を生成できるような場合に、等化処理後の信号をタップ係数の調整、ステップサイズの学習などに利用する場合について説明する。
　図１０は、実施の形態５に係る送受信処理部１０１が備える受信処理部２０３の構成例を示す図である。受信処理部２０３は、等化前処理部１０００と、等化処理部１００２と、等化後処理部１００４と、参照信号生成部１００６と、を備える。
　図１１は、実施の形態５に係る受信処理部２０３が備える等化処理部１００２の構成例を示す図である。等化処理部１００２は、線形等化部１１０１と、タップ係数調整部１１０２と、ステップサイズ学習部１１０４と、入力信号保存メモリ１１０６と、を備える。
　次に、受信処理部２０３の動作について説明する。等化前処理部１０００は、受信信号２０４に対して等化前処理を行い、等化前信号１００１を出力する。等化前処理部１０００の処理は、実施の形態１における等化前処理部３０１の処理と同様である。等化後処理部１００４は、等化処理部１００２から等化後信号１００３を取得し、等化後に必要な処理として、例えば、サンプリングレート変換、レベル調整、シンボル判定、誤り訂正等を行い、硬判定ビット情報、軟判定ビット情報、誤り訂正後のビット情報などを事後情報１００５として参照信号生成部１００６に出力する。サンプリングレート変換とは、例えば、アップサンプリング、ダウンサンプリングなどである。レベル調整とは、例えば、増幅、減衰などである。参照信号生成部１００６は、等化後処理部１００４から取得した事後情報１００５を基に参照信号１００７を生成する。参照信号生成部１００６は、例えば、硬判定ビット情報、軟判定ビット情報、誤り訂正後のビット情報などからデータシンボルを復元し、復元したデータシンボルを参照信号１００７として出力する。このように、等化後処理部１００４は、等化処理部１００２によって等化前信号１００１が線形等化された等化後信号１００３に対して等化後処理を行う。参照信号生成部１００６は、等化後処理部１００４の等化後処理によって得られた事後情報１００５に基づいて、参照信号１００７を生成する。
　等化処理部１００２では、等化前処理部１０００から取得された等化前信号１００１が、線形等化部１１０１および入力信号保存メモリ１１０６に入力される。入力信号保存メモリ１１０６は、等化前信号１００１を蓄積し、参照信号１００７に対応する時刻に蓄積された等化前信号１００１を、タップ調整信号１１０７－２および学習用信号１１０７－３として出力する。タップ係数調整部１１０２およびステップサイズ学習部１１０４は、実施の形態１から実施の形態４におけるタップ係数調整部４０２およびステップサイズ学習部４０４と同様の処理を行う。ステップサイズ学習部１１０４は、学習用信号１１０７－３および参照信号１００７に基づいてステップサイズ１１０５を学習する。タップ係数調整部１１０２は、タップ調整信号１１０７－２、参照信号１００７、およびステップサイズ１１０５に基づいて、タップ係数１１０３を調整する。線形等化部１１０１は、タップ係数１１０３を用いて、等化前信号１００１に対して線形等化を行い、等化後信号１００３を出力する。
　以上のように、受信処理部２０３は、参照信号１００７の生成に等化前信号１００１を活用することで、事前に規定されたある信号系列を送信信号２０２に含める必要がないため、伝送レートを向上させることができる。
実施の形態６．
　以上の実施の形態１から実施の形態５では、タップ係数の更新にＬＭＳを利用するようにしたものである。実施の形態６では、タップ係数の更新において、Ｎｏｒｍａｌｉｚｅｄ　ＬＭＳ（ＮＬＭＳ）、アフィン射影法（Ａｆｆｉｎｅ　Ｐｒｏｊｅｃｔｉｏｎ　Ａｌｇｏｒｉｔｈｍ：ＡＰＡ）、再帰的最小二乗法（Ｒｅｃｕｒｓｉｖｅ　Ｌｅａｓｔ　Ｓｑｕａｒｅｓ：ＲＬＳ）といったような、様々な適応アルゴリズムを用いる場合について説明する。
　図１２は、実施の形態６に係る等化処理部３０３が備えるタップ係数調整部４０２の構成例を示す図である。タップ係数調整部４０２は、事前推定誤差計算部１２００と、タップ更新処理部１２０１と、を備える。
　図１３は、実施の形態６に係るステップサイズ学習部４０４が備えるＮＮ層７０４－ｋの構成例を示す図である。ＮＮ層７０４－ｋは、内部パラメータ保持部１３００－ｋと、線形演算処理部１３０１－ｋと、を備える。すなわち、ステップサイズ学習部４０４は、図示は省略するが、ＮＮ層７０４－１～７０４－Ｋにおいて、内部パラメータ保持部１３００－１～１３００－Ｋと、線形演算処理部１３０１－１～１３０１－Ｋを備えることになる。
　次に、等化処理部３０３の動作について説明する。図１２に示すように、タップ係数調整部４０２において、事前推定誤差計算部１２００は、タップ調整信号４０７－２、参照信号３０７、更新後タップ係数１２０３、およびステップサイズ４０５を用いて推定誤差１２０２を計算し、タップ更新処理部１２０１に出力する。タップ更新処理部１２０１は、タップ調整信号４０７－２、参照信号３０７、推定誤差１２０２、およびステップサイズ４０５を用いて、更新後タップ係数１２０３を計算し、事前推定誤差計算部１２００に出力する。タップ係数調整部４０２は、これらの一連の処理をＫ回繰り返す。ここで、Ｋは参照信号３０７の長さなどを基に事前に規定された値であり、自由に設定することができる。
　ステップサイズ学習部４０４のＮＮ層７０４－ｋにおいて、線形演算処理部１３０１－ｋにおける線形演算処理は、タップ係数調整部４０２における事前推定誤差計算部１２００およびタップ更新処理部１２０１における線形演算処理と同様である。内部パラメータ保持部１３００－ｋは、図８に示す内部パラメータ保持部８０９－ｋと同様の構成であり、内部パラメータ１３１０を線形演算処理部１３０１－ｋに出力する。
　以上のように、等化処理部３０３は、タップ係数調整部４０２における処理を推定誤差１２０２の計算およびタップ更新の処理の繰り返しとして一般化し、これらの処理を、内部パラメータ１３１０をもつ線形演算処理としてＮＮ層７０４－ｋに置き換える。これにより、等化処理部３０３は、例えば、アフィン射影法（ＡＰＡ）、再帰的最小二乗法（ＲＬＳ）などといった様々な適応アルゴリズムを用いたタップ係数調整が可能になり、これらの適応アルゴリズムで用いられる内部パラメータ１３１０をステップサイズ学習部４０４において学習することができる。
実施の形態７．
　以上の実施の形態１から実施の形態６では、線形等化部は、線形（Ｌｉｎｅａｒ）処理を行うようにしたものである。実施の形態７では、線形等化部が広義線形（Ｗｉｄｅｌｙ　Ｌｉｎｅａｒ）処理を行う場合について説明する。
　図１４は、実施の形態７に係る等化処理部３０３が備える線形等化部４０１の構成例を示す図である。線形等化部４０１は、Ｌ－１個の遅延素子１４００－１～１４００－Ｌ－１と、Ｌ個の信号配分器１４０２－１～１４０２－Ｌと、２Ｌ個の乗算器１４０４－１～１４０４－２Ｌと、係数分配器１４０５と、加算器１４０８と、を備える。
　次に、線形等化部４０１の動作について説明する。線形等化部４０１において、信号配分器１４０２－１は、入力先制御部４０６から取得した等化部入力信号４０７－１をそのまま信号１４０３－１として出力するとともに、等化部入力信号４０７－１の複素共役信号を信号１４０３－２として出力する。遅延素子１４００－１～１４００－Ｌ－１は、信号１４０１－１～１４０１－Ｌ－１を信号配分器１４０２－２～１４０２－Ｌに出力する。信号配分器１４０２－２～１４０２－Ｌも、信号配分器１４０２－１と同様の動作を行う。すなわち、信号配分器１４０２－１～１４０２－Ｌは、乗算器１４０４－１～１４０４－２Ｌに対して、信号１４０３－１～１４０３－２Ｌを出力する。
　係数分配器１４０５は、タップ係数調整部４０２から取得したタップ係数４０３を、乗算器１４０４－１～１４０４－２Ｌに割り当てるように分配し、タップ係数１４０６－１～１４０６－２Ｌとして出力する。乗算器１４０４－１～１４０４－２Ｌは、信号１４０３－１～１４０３－２Ｌと、タップ係数１４０６－１～１４０６－２Ｌとの複素共役乗算をそれぞれ行い、信号１４０７－１～１４０７－２Ｌとして出力する。加算器１４０８は、信号１４０７－１～１４０７－２Ｌの総和を計算し、等化後信号３０４として出力する。
　以上のように、線形等化部４０１は、線形等化として広義線形処理を行う。線形等化部４０１は、等化部入力信号４０７－１の複素共役に対してもフィルタ処理を行うことで、例えば、ＩＱ不均衡のように、信号の実部と虚部との間に相関があるようなＣｉｒｃｕｌａｒな信号に対しても等化を行うことができる。
実施の形態８．
　以上の実施の形態１から実施の形態７では、ステップサイズの学習は通信装置１００－１の内部で処理するようにしたものである。実施の形態８では、ステップサイズの学習を通信装置の外部で行う場合について説明する。
　図１５は、実施の形態８に係る通信装置１５００－１の構成例を示す図である。通信装置１５００－１は、制御部１５０１と、送受信処理部１５０２と、を備える。送受信処理部１５０２は、通信装置１５００－１の外部にある学習装置１５０３と接続されている。図１５には、通信装置１５００－１の通信相手となる通信装置１５００－２も図示している。図１５では記載を省略しているが、通信装置１５００－２の構成は、通信装置１５００－１と同じ構成であってもよいし、通信装置１５００－１と異なる構成であってもよい。また、学習装置１５０３は、ステップサイズ学習部１５０５を備える。なお、通信装置１５００－１および学習装置１５０３によって、通信システム１５１０を構成している。
　図１６は、実施の形態８に係る通信装置１５００－１が備える送受信処理部１５０２の構成例を示す図である。送受信処理部１５０２は、送信処理部１６０１と、受信処理部１６０２と、を備える。送信処理部１６０１は、通信装置１５００－２に対して送信信号１６０３を送信し、受信処理部１６０２は、通信装置１５００－２からの受信信号１６０４を受信する。
　図１７は、実施の形態８に係る送受信処理部１５０２が備える受信処理部１６０２の構成例を示す図である。受信処理部１６０２は、等化前処理部１７０１と、等化処理部１７０３と、等化後処理部１７０５と、参照信号生成部１７０６と、を備える。等化前処理部１７０１は、受信信号１６０４に対して等化前処理を行い、等化前信号１７０２を出力する。参照信号生成部１７０６は、参照信号１５０４－２を生成する。等化処理部１７０３は、学習用信号１５０４－１を学習装置１５０３に出力し、参照信号生成部１７０６から取得した参照信号１５０４－２、および学習装置１５０３から取得したステップサイズ１５０４－３を用いて、等化前信号１７０２に対して等化処理を行い、等化後信号１７０４を出力する。等化前処理部１７０１、等化後処理部１７０５、および参照信号生成部１７０６は、図３に示す等化前処理部３０１、等化後処理部３０５、および参照信号生成部３０６と同様の動作を行う。
　図１８は、実施の形態８に係る受信処理部１６０２が備える等化処理部１７０３の構成例を示す図である。等化処理部１７０３は、線形等化部１８０１と、タップ係数調整部１８０２と、入力先制御部１８０４と、を備える。入力先制御部１８０４は、データ信号が受信されている時間範囲において、等化前信号１７０２を等化部入力信号１８０５－１として線形等化部１８０１に出力する。また、入力先制御部１８０４は、プリアンブル等の既知系列が受信されている時間範囲において、等化前信号１７０２をタップ調整信号１８０５－２としてタップ係数調整部１８０２に出力する。また、入力先制御部１８０４は、学習用のデータが受信されている時間範囲において、等化前信号１７０２を学習用信号１５０４－１として学習装置１５０３に出力する。タップ係数調整部１８０２は、参照信号１５０４－２、ステップサイズ１５０４－３、およびタップ調整信号１８０５－２を用いて、タップ係数１８０３を調整する。線形等化部１８０１は、タップ係数１８０３を用いて、等化部入力信号１８０５－１に対して線形等化を行い、等化後信号１７０４を出力する。
　次に、通信装置１５００－１の動作について説明する。通信装置１５００－１において、送受信処理部１５０２は、学習用信号１５０４－１および参照信号１５０４－２を学習装置１５０３に送信する。学習装置１５０３において、ステップサイズ学習部１５０５は、ステップサイズ１５０４－３に基づいて線形等化で使用されるタップ係数１８０３を調整して等化部入力信号１８０５－１である等化前信号１７０２に対して線形等化を行う通信装置１５００－１で使用されるステップサイズ１５０４－３を学習する。ステップサイズ学習部１５０５は、送受信処理部１５０２から学習用信号１５０４－１および参照信号１５０４－２を受信すると、学習用信号１５０４－１および参照信号１５０４－２を用いて学習処理を行い、学習後のステップサイズ１５０４－３を送受信処理部１５０２に出力する。
　学習装置１５０３のステップサイズ学習部１５０５は、実施の形態１から実施の形態７の通信装置１００－１が備えるステップサイズ学習部４０４またはステップサイズ学習部１１０４と同様の構成を有し、同様の動作を行う。すなわち、ステップサイズ学習部１５０５は、実施の形態１から実施の形態７において、ステップサイズ学習部４０４がステップサイズ４０５を学習する処理またはステップサイズ学習部１１０４がステップサイズ１１０５を学習する処理と同様の処理によって、ステップサイズ１５０４－３を学習する。このように、ステップサイズ学習部１５０５は、ステップサイズ学習部４０４またはステップサイズ学習部１１０４と同様の動作を行うので、ステップサイズ学習部１５０５の詳細な構成および動作の説明については省略する。通信システム１５１０は、実施の形態１などにおいて通信装置１００－１が備えていたステップサイズ学習部を、通信装置１００－１の外部の学習装置１５０３が備えるようにしたものである。
　以上のように、通信装置１５００－１は、学習装置１５０３から取得したステップサイズ１５０４－３を用いて等化処理を行う。通信装置１５００－１は、ステップサイズ１５０４－３の学習を外部の学習装置１５０３で行うようにしているので、実施の形態１などの通信装置１００－１と比較して、学習処理による負荷を低減できるとともに、より高性能な外部の学習装置１５０３を利用することで学習の精度を向上させることができる。
実施の形態９．
　以上の実施の形態８では、ステップサイズ１５０４－３の学習を通信装置１５００－１の外部で行うようにしたものである。実施の形態９では、通信装置と学習装置との間の信号のやりとりに無線通信網を利用する場合について説明する。
　図１９は、実施の形態９に係る通信装置１９００－１の構成例を示す図である。通信装置１９００－１は、制御部１９０１と、送受信処理部１９０２と、を備える。図１９には、通信装置１９００－１の通信相手となる通信装置１９００－２も図示している。送受信処理部１９０２は、無線リンク１９０４を介してアクセスポイント１９０３に接続されている。アクセスポイント１９０３は、学習装置１９０５と接続されている。アクセスポイント１９０３とは、例えば、無線ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）のアクセスポイント、公衆モバイル回線における基地局など、無線通信網で利用される装置である。なお、通信装置１９００－１、アクセスポイント１９０３、および学習装置１９０５によって、通信システム１９１０を構成している。
　次に、通信装置１９００－１の動作について説明する。実施の形態８における通信装置１５００－１の送受信処理部１５０２と同様に、通信装置１９００－１の送受信処理部１９０２は、学習用信号１９０５－１および参照信号１９０５－２を、無線リンク１９０４を介してアクセスポイント１９０３を経由して、信号１９０６として学習装置１９０５に送信する。学習装置１９０５は、図１５に示すステップサイズ学習部１５０５と同様の機能を有するステップサイズ学習部１９０８を備える。実施の形態８のステップサイズ学習部１５０５と同様に、ステップサイズ学習部１９０８は、送受信処理部１９０２から学習用信号１９０５－１および参照信号１９０５－２を受信すると、学習用信号１９０５－１および参照信号１９０５－２を用いて学習処理を行い、学習後のステップサイズ１９０５－３を信号１９０７として送受信処理部１９０２に出力する。
　以上のように、学習装置１９０５は、通信装置１９００－１との間の通信を、無線通信網を介した無線通信によって行う。通信装置１９００－１は、ステップサイズ１９０５－３の学習を外部の学習装置１９０５で行う際に、学習に必要となる信号の送受信を、無線リンク１９０４を介して行うことで、通信装置１９００－１および学習装置１９０５が同一の場所にある必要がなくなり、通信装置１９００－１の移動が可能になる。
実施の形態１０．
　以上の実施の形態９では、通信装置１９００－１は、学習用信号１９０５－１として送信信号１６０３を学習装置１９０５に送信している。実施の形態１０では、通信装置１９００－１が、学習用信号を秘匿化する場合について説明する。
　図２０は、実施の形態１０に係る受信処理部１６０２が備える等化処理部１７０３の構成例を示す図である。等化処理部１７０３は、線形等化部２００１と、タップ係数調整部２００２と、入力先制御部２００４と、学習用信号生成部２００６と、を備える。入力先制御部２００４は、データ信号が受信されている時間範囲において、等化前信号１７０２を等化部入力信号２００５－１として線形等化部２００１に出力する。また、入力先制御部２００４は、プリアンブル等の既知系列が受信されている時間範囲において、等化前信号１７０２をタップ調整信号２００５－２としてタップ係数調整部２００２に出力する。また、入力先制御部２００４は、学習用のデータが受信されている時間範囲において、等化前信号１７０２を学習用信号２００５－３として学習用信号生成部２００６に出力する。学習用信号生成部２００６は、参照信号１９０５－２および学習用信号２００５－３を用いて、学習用信号１９０５－１を生成し、学習装置１９０５に出力する。タップ係数調整部２００２は、参照信号１９０５－２、ステップサイズ１９０５－３、およびタップ調整信号２００５－２を用いて、タップ係数２００３を調整する。線形等化部２００１は、タップ係数２００３を用いて、等化部入力信号２００５－１に対して線形等化を行い、等化後信号１７０４を出力する。
　図２１は、実施の形態１０に係る学習装置１９０５のステップサイズ学習部１９０８が備えるＮＮ層７０４－ｋの構成例を示す図である。ＮＮ層７０４－ｋは、内部パラメータ保持部２１０９－ｋと、内積計算器２１００と、減算器２１０２と、乗算器２１０６と、加算器２１０８と、を備える。
　次に、等化処理部１７０３の動作について説明する。学習用信号生成部２００６は、ｉ番目の学習用信号２００５－３をＣ（ｉ）とし、ｋ番目の参照信号１９０５－２をＤ（ｋ）とすると、Ｃ（ｉ＋Ｋ），Ｃ（ｉ＋Ｋ－１），Ｃ（ｉ＋Ｋ－２），…，Ｃ（ｉ－Ｌ＋１）と、Ｄ（０），Ｄ（１），…，Ｄ（Ｋ－１）との組み合わせから、式（７）に従いデータベクトルｃ（ｋ）を算出する。また、学習用信号生成部２００６は、データベクトルｃ（ｋ）と、Ｄ（０），Ｄ（１），…，Ｄ（Ｋ－１）とを用いて、式（１１）および式（１２）に従い、相関行列Ｒ（ｋ）および相関ベクトルｒ（ｋ）を算出し、相関行列Ｒ（ｋ）および相関ベクトルｒ（ｋ）を学習用信号１９０５－１として出力する。
　Ｒ（ｋ）＝ｃ（ｋ）ｃ＾Ｈ（ｋ）　…（１１）
　ｒ（ｋ）＝（Ｄ（ｋ）＊）×ｃ（ｋ）　…（１２）
　学習装置１９０５は、通信装置１９００－１から学習用信号１９０５－１を受信する。学習装置１９０５において、ステップサイズ学習部１９０８のＮＮ制御部７０１は、学習用信号１９０５－１に含まれる相関行列Ｒ（ｋ）および相関ベクトルｒ（ｋ）から目標タップ係数ベクトルｕを式（１３）に従い算出する。また、ＮＮ制御部７０１は、学習用信号１９０５－１に含まれる相関行列Ｒ（ｋ）および相関ベクトルｒ（ｋ）をＮＮ層７０４－１～７０４－Ｋのインデックスｋに合わせて、層データセット７０２－ｋとして出力する。
　ｕ＝（Σ＿（ｋ＝０）＾（ｋ＝Ｋ－１）Ｒ（ｋ））＾（－１）（Σ＿（ｋ＝０）＾（ｋ＝Ｋ－１）ｒ（ｋ））　…（１３）
　ＮＮ層７０４－ｋにおいて、内部パラメータ保持部２１０９－ｋは、学習対象となる内部パラメータ２１１０を保持しており、学習処理部７０８から更新パラメータ７０９－ｋを取得すると、保持している内部パラメータ２１１０を更新パラメータ７０９－ｋに更新する。ステップサイズ学習部１９０８は、ＮＮ層７０４－１～７０４－Ｋを備えているので、内部パラメータ保持部２１０９－１～２１０９－Ｋを備えることになる。内積計算器２１００は、前段の層より取得した信号７０６－ｋ－１をＷ（ｋ－１）とし、層データセット７０２－ｋに含まれる相関行列Ｒ（ｋ）との内積Ｚを式（１４）に従い計算し、信号２１０１として出力する。
　Ｚ＝Ｒ（ｋ）Ｗ（ｋ－１）　…（１４）
　減算器２１０２は、内積計算器２１００から取得した信号２１０１と、層データセット７０２－ｋに含まれる相関ベクトルｒ（ｋ）との差分ｒ（ｋ）－Ｚをとり、信号２１０５として出力する。
　乗算器２１０６は、減算器２１０２から取得した信号２１０５と、内部パラメータ保持部２１０９－ｋから出力される内部パラメータ２１１０とを乗算し、信号２１０７として出力する。
　加算器２１０８は、信号７０６－ｋ－１と、乗算器２１０６から取得した信号２１０７との和を計算し、信号７０６－ｋとして出力する。
　以上のように、通信装置１９００－１は、学習用信号２００５－３である等化前信号１７０２、および参照信号１９０５－２から相関行列Ｒ（ｋ）および相関ベクトルｒ（ｋ）を算出し、相関行列Ｒ（ｋ）および相関ベクトルｒ（ｋ）を学習用信号１９０５－１として学習装置１９０５に送信する。学習装置１９０５のステップサイズ学習部１９０８は、相関行列Ｒ（ｋ）および相関ベクトルｒ（ｋ）を用いてステップサイズ１９０５－３を学習する。通信装置１９００－１は、外部に出力する学習用信号１９０５－１を、受信信号自体ではなく、相関行列Ｒ（ｋ）および相関ベクトルｒ（ｋ）とし、学習用信号１９０５－１からは容易に受信信号自体を推定することができないようにすることで、受信信号の秘匿性を保ったまま、外部装置での学習を利用することができる。
実施の形態１１．
　以上の実施の形態１０では、１台の通信装置１９００－１に閉じた学習を行うものである。実施の形態１１では、複数の通信装置を用いた連合学習（Ｆｅｄｅｒａｔｅｄ　Ｌｅａｒｎｉｎｇ）について説明する。
　図２２は、実施の形態１１に係るＭ台の通信装置２２００－１～２２００－Ｍによって連合学習を行う場合の通信システム２２１０の構成例を示す図である。通信システム２２１０は、通信装置２２００－１～２２００－Ｍと、アクセスポイント２２０２と、学習装置２２０３と、を備える。通信装置２２００－１～２２００－Ｍにおいて、通信装置２２００－ｍは、ｍ番目の通信装置である。ｍは、１以上Ｍ以下の整数である。通信装置２２００－１～２２００－Ｍは、無線リンク２２０１－１～２２０１－Ｍを介して、アクセスポイント２２０２に接続されている。無線リンク２２０１－１～２２０１－Ｍは、図１９に示す無線リンク１９０４と同様である。アクセスポイント２２０２は、学習装置２２０３に接続されている。
　次に、動作について説明する。通信装置２２００－１～２２００－Ｍは、学習に必要となる参照信号１９０５－２および学習用信号１９０５－１を、各無線リンク２２０１－１～２２０１－Ｍを介してアクセスポイント２２０２を経由して、学習装置２２０３に送信する。学習装置２２０３のステップサイズ学習部２２０６は、通信装置２２００－１～２２００－Ｍのうち１つ以上から受信した信号２２０４である参照信号１９０５－２および学習用信号１９０５－１を利用して学習を行い、通信装置２２００－１～２２００－Ｍで共通のステップサイズ１９０５－３を算出する。学習装置２２０３は、算出したステップサイズ１９０５－３を信号２２０５として出力し、アクセスポイント２２０２を経由して、無線リンク２２０１－１～２２０１－Ｍを介して通信装置２２００－１～２２００－Ｍに送信する。
　以上のように、ステップサイズ学習部２２０６は、複数の通信装置２２００－１～２２００－Ｍから学習用信号１９０５－１すなわち等化前信号１７０２、および参照信号１９０５－２を取得してステップサイズ１９０５－３を学習する。ステップサイズ学習部２２０６は、複数の通信装置２２００－１～２２００－Ｍのデータを用いて学習を行うことで、学習に必要な多数のデータを効率よく収集して利用することができ、学習の精度を向上させることができる。
実施の形態１２．
　実施の形態１２では、実施の形態１の通信装置１００－１を例にして、通信装置１００－１の動作を、フローチャートを用いて説明する。また、通信装置１００－１のハードウェア構成について説明する。
　図２３は、実施の形態１２に係る通信装置１００－１の動作を示すフローチャートである。通信装置１００－１において、受信処理部２０３の等化前処理部３０１は、受信信号２０４に対して等化前処理を行う（ステップＳ１）。等化処理部３０３において、ステップサイズ学習部４０４は、参照信号３０７および学習用信号４０７－３を用いてステップサイズ４０５を学習する（ステップＳ２）。タップ係数調整部４０２は、参照信号３０７、ステップサイズ４０５、およびタップ調整信号４０７－２を用いて、タップ係数４０３を調整する（ステップＳ３）。線形等化部４０１は、タップ係数４０３を用いて、等化部入力信号４０７－１に対して線形等化を行い（ステップＳ４）、等化後信号３０４を出力する。受信処理部２０３の等化後処理部３０５は、等化後信号３０４に対して等化後処理を行う（ステップＳ５）。
　つづいて、通信装置１００－１のハードウェア構成について説明する。通信装置１００－１において、送受信処理部１０１および制御部１０２は、処理回路により実現される。処理回路は、メモリに格納されるプログラムを実行するプロセッサおよびメモリであってもよいし、専用のハードウェアであってもよい。処理回路は制御回路とも呼ばれる。
　図２４は、実施の形態１２に係る通信装置１００－１を実現する処理回路をプロセッサ９１およびメモリ９２で実現する場合の処理回路９０の構成例を示す図である。図２４に示す処理回路９０は制御回路であり、プロセッサ９１およびメモリ９２を備える。処理回路９０がプロセッサ９１およびメモリ９２で構成される場合、処理回路９０の各機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアまたはファームウェアはプログラムとして記述され、メモリ９２に格納される。処理回路９０では、メモリ９２に記憶されたプログラムをプロセッサ９１が読み出して実行することにより、各機能を実現する。すなわち、処理回路９０は、通信装置１００－１の処理が結果的に実行されることになるプログラムを格納するためのメモリ９２を備える。このプログラムは、処理回路９０により実現される各機能を通信装置１００－１に実行させるためのプログラムであるともいえる。このプログラムは、プログラムが記憶された記憶媒体により提供されてもよいし、通信媒体など他の手段により提供されてもよい。
　上記プログラムは、線形等化部４０１が、受信信号である等化部入力信号４０７－１を線形等化する線形等化ステップと、タップ係数調整部４０２が、ステップサイズ４０５に基づいて、線形等化で使用されるタップ係数４０３を調整するタップ係数調整ステップと、ステップサイズ学習部４０４が、ステップサイズ４０５を学習するステップサイズ学習ステップと、を通信装置１００－１に実行させ、ステップサイズ学習ステップにおいて、ＮＮ層７０４－１～７０４－Ｋの各々が、規定された初期タップ係数７０３または前段のＮＮ層７０４－ｋから出力された更新後のタップ係数である信号７０６－ｋ、層データセット７０２－ｋに含まれる学習用信号４０７－３である等化前信号３０２、および層データセット７０２－ｋに含まれる規定された信号系列である参照信号３０７に基づいて、更新後のタップ係数を演算し、かつ演算で使用される内部パラメータ８１０を保持する演算ステップと、学習処理部７０８が、学習における誤差関数を、学習用信号４０７－３である等化前信号３０２および参照信号３０７から算出される最小２乗解に基づくタップ係数と、ＮＮ層７０４－１～７０４－Ｋの最後段であるＮＮ層７０４－Ｋから出力される更新後のタップ係数であるＮＮ出力７０６－Ｋとの平均２乗誤差として学習を行い、内部パラメータ８１０を更新する学習ステップと、内部パラメータ収集部７００が、ＮＮ層７０４－１～７０４－Ｋから収集した内部パラメータ８１０である各層ステップサイズ７０７－１～７０７－Ｋに基づいて、ステップサイズ４０５を更新する更新ステップと、を通信装置１００－１に実行させるプログラムであるとも言える。
　ここで、プロセッサ９１は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、またはＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）などである。また、メモリ９２は、例えば、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　ＲＯＭ）、ＥＥＰＲＯＭ（登録商標）（Ｅｌｅｃｔｒｉｃａｌｌｙ　ＥＰＲＯＭ）などの、不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、またはＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ）などが該当する。
　図２５は、実施の形態１２に係る通信装置１００－１を実現する処理回路を専用のハードウェアで構成する場合の処理回路９３の例を示す図である。図２５に示す処理回路９３は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、またはこれらを組み合わせたものが該当する。処理回路については、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。このように、処理回路は、専用のハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、上述の各機能を実現することができる。
　以上の実施の形態に示した構成は、一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、実施の形態同士を組み合わせることも可能であるし、要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
　１００－１，１００－２，１５００－１，１５００－２，１９００－１，１９００－２，２２００－１～２２００－Ｍ　通信装置、１０１，１５０２，１９０２　送受信処理部、１０２，１５０１，１９０１　制御部、２０１，１６０１　送信処理部、２０２，１６０３　送信信号、２０３，１６０２　受信処理部、２０４，１６０４　受信信号、３０１，１０００，１７０１　等化前処理部、３０２，１００１，１７０２　等化前信号、３０３，１００２，１７０３　等化処理部、３０４，１００３，１７０４　等化後信号、３０５，１００４，１７０５　等化後処理部、３０６，１００６，１７０６　参照信号生成部、３０７，１００７，１５０４－２，１９０５－２　参照信号、４０１，１１０１，１８０１，２００１　線形等化部、４０２，１１０２，１８０２，２００２　タップ係数調整部、４０３，５０４－１～５０４－Ｌ，６０４－１～６０４－Ｌ，１１０３，１４０６－１～１４０６－２Ｌ，１８０３，２００３　タップ係数、４０４，１１０４，１５０５，１９０８，２２０６　ステップサイズ学習部、４０５，１１０５，１５０４－３，１９０５－３　ステップサイズ、４０６，１８０４，２００４　入力先制御部、４０７－１，１８０５－１，２００５－１　等化部入力信号、４０７－２，１１０７－２，１８０５－２，２００５－２　タップ調整信号、４０７－３，１１０７－３，１５０４－１，１９０５－１，２００５－３　学習用信号、５００－１～５００－Ｌ－１，５０５－１～５０５－Ｌ，６００－１～６００－Ｌ－１，６０５－１～６０５－Ｌ，６０７，６０９，７０６－１～７０６－Ｋ－１，８０１，８０３，８０５，８０７，９０７－１～９０７－Ｋ－１，９０８－１～９０８－Ｋ－１，９０９－１～９０９－Ｋ－１，１４０１－１～１４０１－Ｌ－１，１４０３－１～１４０３－２Ｌ，１４０７－１～１４０７－２Ｌ，１９０６，１９０７，２１０１，２１０５，２１０７，２２０４，２２０５　信号、５０１－１～５０１－Ｌ－１，６０１－１～６０１－Ｌ－１，１４００－１～１４００－Ｌ－１　遅延素子、５０２－１～５０２－Ｌ，６０２－１～６０２－Ｌ，８０４，８０６，１４０４－１～１４０４－２Ｌ，２１０６　乗算器、５０３，６０３，１４０５　係数分配器、５０６，６０６，８０８，１４０８，２１０８　加算器、６０８，８０２，２１０２　減算器、６１０　タップ係数更新部、６１１，１２０３　更新後タップ係数、７００，９００　内部パラメータ収集部、７０１，９０１　ＮＮ制御部、７０２－１～７０２－Ｋ，９０２－１～９０２－Ｋ　層データセット、７０３，９０３　初期タップ係数、７０４－１～７０４－Ｋ，９０４－１～９０４－Ｋ　ＮＮ層、７０５，９０５　深層ＮＮ部、７０６－Ｋ，９０７－Ｋ　ＮＮ出力、７０７－１～７０７－Ｋ，９１３－１～９１３－Ｋ　各層ステップサイズ、７０８，９１０　学習処理部、７０９－１～７０９－Ｋ，９１１－１～９１１－Ｋ　更新パラメータ、７１４，９１４　目標データセット、８００，２１００　内積計算器、８０９－１～８０９－Ｋ，１３００－１～１３００－Ｋ，２１０９－１～２１０９－Ｋ　内部パラメータ保持部、８１０，１３１０，２１１０　内部パラメータ、９０６－１～９０６－Ｋ－１　スイッチ、９１２－１～９１２－Ｋ－１　ＳＷ制御信号、１００５　事後情報、１１０６　入力信号保存メモリ、１２００　事前推定誤差計算部、１２０１　タップ更新処理部、１２０２　推定誤差、１３０１－１～１３０１－Ｋ　線形演算処理部、１４０２－１～１４０２－Ｌ　信号配分器、１５０３，１９０５，２２０３　学習装置、１５１０，１９１０，２２１０　通信システム、１９０３，２２０２　アクセスポイント、１９０４，２２０１－１～２２０１－Ｍ　無線リンク、２００６　学習用信号生成部。

Claims (12)

  1. 　受信信号を線形等化する線形等化部と、
    　ステップサイズに基づいて、前記線形等化で使用されるタップ係数を調整するタップ係数調整部と、
    　前記ステップサイズを学習するステップサイズ学習部と、
    　を備え、
    　前記ステップサイズ学習部は、
    　各々が、規定された初期タップ係数または前段から出力された更新後のタップ係数、前記受信信号、および規定された信号系列である参照信号に基づいて、更新後のタップ係数を演算し、かつ前記演算で使用される内部パラメータを保持する複数のニューラルネットワーク層と、
    　前記学習における誤差関数を、前記受信信号および前記参照信号から算出される最小２乗解に基づくタップ係数と、前記複数のニューラルネットワーク層の最後段から出力される更新後のタップ係数との平均２乗誤差として学習を行い、前記内部パラメータを更新する学習処理部と、
    　前記複数のニューラルネットワーク層から収集した前記内部パラメータに基づいて、前記ステップサイズを更新する内部パラメータ収集部と、
    　を備えることを特徴とする通信装置。
  2. 　前記ステップサイズ学習部は、インクリメンタル学習によって前記ステップサイズを学習する、
    　ことを特徴とする請求項１に記載の通信装置。
  3. 　前記線形等化部によって前記受信信号が線形等化された等化後信号に対して等化後処理を行う等化後処理部と、
    　前記等化後処理によって得られた事後情報に基づいて、前記参照信号を生成する参照信号生成部と、
    　を備えることを特徴とする請求項１または２に記載の通信装置。
  4. 　前記線形等化部は、前記線形等化として広義線形処理を行う、
    　ことを特徴とする請求項１から３のいずれか１つに記載の通信装置。
  5. 　ステップサイズに基づいて線形等化で使用されるタップ係数を調整して受信信号に対して前記線形等化を行う通信装置で使用される前記ステップサイズを学習するステップサイズ学習部、
    　を備え、
    　前記ステップサイズ学習部は、
    　各々が、規定された初期タップ係数または前段から出力された更新後のタップ係数、前記受信信号、および規定された信号系列である参照信号に基づいて、更新後のタップ係数を演算し、かつ前記演算で使用される内部パラメータを保持する複数のニューラルネットワーク層と、
    　前記学習における誤差関数を、前記受信信号および前記参照信号から算出される最小２乗解に基づくタップ係数と、前記複数のニューラルネットワーク層の最後段から出力される更新後のタップ係数との平均２乗誤差として学習を行い、前記内部パラメータを更新する学習処理部と、
    　前記複数のニューラルネットワーク層から収集した前記内部パラメータに基づいて、前記ステップサイズを更新する内部パラメータ収集部と、
    　を備えることを特徴とする学習装置。
  6. 　前記通信装置との間の通信を、無線通信網を介した無線通信によって行う、
    　ことを特徴とする請求項５に記載の学習装置。
  7. 　前記ステップサイズ学習部は、複数の前記通信装置から前記受信信号および前記参照信号を取得して前記ステップサイズを学習する、
    　ことを特徴とする請求項６に記載の学習装置。
  8. 　前記通信装置は、前記受信信号および前記参照信号から相関行列および相関ベクトルを算出し、前記相関行列および前記相関ベクトルを前記学習装置に送信し、
    　前記ステップサイズ学習部は、前記相関行列および前記相関ベクトルを用いて前記ステップサイズを学習する、
    　ことを特徴とする請求項６または７に記載の学習装置。
  9. 　請求項５に記載の学習装置と、
    　前記学習装置から取得したステップサイズを用いて等化処理を行う通信装置と、
    　を備えることを特徴とする通信システム。
  10. 　通信装置を制御するための制御回路であって、
    　受信信号を線形等化、
    　ステップサイズに基づいて、前記線形等化で使用されるタップ係数を調整、
    　前記ステップサイズを学習、
    　前記ステップサイズの学習において、
    　複数のニューラルネットワーク層の各々において、規定された初期タップ係数または前段から出力された更新後のタップ係数、前記受信信号、および規定された信号系列である参照信号に基づいて、更新後のタップ係数を演算し、かつ前記演算で使用される内部パラメータを保持、
    　前記学習における誤差関数を、前記受信信号および前記参照信号から算出される最小２乗解に基づくタップ係数と、前記複数のニューラルネットワーク層の最後段から出力される更新後のタップ係数との平均２乗誤差として学習を行い、前記内部パラメータを更新、
    　前記複数のニューラルネットワーク層から収集した前記内部パラメータに基づいて、前記ステップサイズを更新、
    　を前記通信装置に実施させることを特徴とする制御回路。
  11. 　通信装置を制御するためのプログラムが記憶された記憶媒体であって、
    　前記プログラムは、
    　受信信号を線形等化、
    　ステップサイズに基づいて、前記線形等化で使用されるタップ係数を調整、
    　前記ステップサイズを学習、
    　前記ステップサイズの学習において、
    　複数のニューラルネットワーク層の各々において、規定された初期タップ係数または前段から出力された更新後のタップ係数、前記受信信号、および規定された信号系列である参照信号に基づいて、更新後のタップ係数を演算し、かつ前記演算で使用される内部パラメータを保持、
    　前記学習における誤差関数を、前記受信信号および前記参照信号から算出される最小２乗解に基づくタップ係数と、前記複数のニューラルネットワーク層の最後段から出力される更新後のタップ係数との平均２乗誤差として学習を行い、前記内部パラメータを更新、
    　前記複数のニューラルネットワーク層から収集した前記内部パラメータに基づいて、前記ステップサイズを更新、
    　を前記通信装置に実施させることを特徴とする記憶媒体。
  12. 　線形等化部が、受信信号を線形等化する線形等化ステップと、
    　タップ係数調整部が、ステップサイズに基づいて、前記線形等化で使用されるタップ係数を調整するタップ係数調整ステップと、
    　ステップサイズ学習部が、前記ステップサイズを学習するステップサイズ学習ステップと、
    　を含み、
    　前記ステップサイズ学習ステップは、
    　複数のニューラルネットワーク層の各々が、規定された初期タップ係数または前段から出力された更新後のタップ係数、前記受信信号、および規定された信号系列である参照信号に基づいて、更新後のタップ係数を演算し、かつ前記演算で使用される内部パラメータを保持する演算ステップと、
    　学習処理部が、前記学習における誤差関数を、前記受信信号および前記参照信号から算出される最小２乗解に基づくタップ係数と、前記複数のニューラルネットワーク層の最後段から出力される更新後のタップ係数との平均２乗誤差として学習を行い、前記内部パラメータを更新する学習ステップと、
    　内部パラメータ収集部が、前記複数のニューラルネットワーク層から収集した前記内部パラメータに基づいて、前記ステップサイズを更新する更新ステップと、
    　を含むことを特徴とするステップサイズ更新方法。
PCT/JP2022/040183 2022-10-27 2022-10-27 通信装置、学習装置、通信システム、制御回路、記憶媒体およびステップサイズ更新方法 WO2024089844A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023516268A JP7278520B1 (ja) 2022-10-27 2022-10-27 通信装置、学習装置、通信システム、制御回路、記憶媒体およびステップサイズ更新方法
PCT/JP2022/040183 WO2024089844A1 (ja) 2022-10-27 2022-10-27 通信装置、学習装置、通信システム、制御回路、記憶媒体およびステップサイズ更新方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/040183 WO2024089844A1 (ja) 2022-10-27 2022-10-27 通信装置、学習装置、通信システム、制御回路、記憶媒体およびステップサイズ更新方法

Publications (1)

Publication Number Publication Date
WO2024089844A1 true WO2024089844A1 (ja) 2024-05-02

Family

ID=86382616

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/040183 WO2024089844A1 (ja) 2022-10-27 2022-10-27 通信装置、学習装置、通信システム、制御回路、記憶媒体およびステップサイズ更新方法

Country Status (2)

Country Link
JP (1) JP7278520B1 (ja)
WO (1) WO2024089844A1 (ja)

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
ARCHANA SARANGI: "A MLP Equalizer Trained by Variable Step Size Firefly AIgürithm für Channel Equalizatiün", 2016 IEEE 1ST INTERNATIONAL CONFERENCE ON POWER ELECTRONICS, INTELLIGENT CONTROL AND ENERGY SYSTEMS (ICPEICES, 1 July 2016 (2016-07-01) - 6 July 2016 (2016-07-06), pages 1 - 5, XP093162758 *
EVANDROC. VILAS BOAS;JEFFERSOND.S. E SILVA;FELIPEA.P. FIGUEIREDO;LUCIANOL. MENDES;RAUSLEYA.A. SOUZA: "Artificial intelligence for channel estimation in multicarrier systems for B5G/6G communications: a survey", EURASIP JOURNAL ON WIRELESS COMMUNICATIONS AND NETWORKING, BIOMED CENTRAL LTD, LONDON, UK, vol. 2022, no. 1, 2 December 2022 (2022-12-02), London, UK, pages 1 - 63, XP021311372, DOI: 10.1186/s13638-022-02195-3 *
HUA CAI: "MIMO-OFDM channel estimation based on Neural Network", 2010 6TH INTERNATIONAL CONFERENCE ON WIRELESS COMMUNICATIONS NETWORKING AND MOBILE COMPUTING (WICOM), vol. 47, 23 September 2010 (2010-09-23) - 25 September 2010 (2010-09-25), pages 114 - 116, XP093162752, DOI: 10.3778/j.issn.1002-8331.2011.34.031 *
XIE XI HAI; FAN CHEN ZHAO; WANG SHUAI; ZHOU LI NA: "Varible Step Size Multi-Layer Neural Network Blind Equalization Algorithm", 2022 4TH INTERNATIONAL CONFERENCE ON NATURAL LANGUAGE PROCESSING (ICNLP), IEEE, 25 March 2022 (2022-03-25), pages 477 - 481, XP034188088, DOI: 10.1109/ICNLP55136.2022.00087 *

Also Published As

Publication number Publication date
JP7278520B1 (ja) 2023-05-19

Similar Documents

Publication Publication Date Title
EP1430672B1 (en) Fast computation of decision feedback equalizer coefficients
Farhang-Boroujeny Adaptive filters: theory and applications
US7764732B2 (en) Adaptive error slicer and residual intersymbol interference estimator
US7382827B2 (en) Computation of decision feedback equalizer coefficients with constrained feedback tap energy
KR100708482B1 (ko) 채널 등화기 및 채널 등화 방법
US4550415A (en) Fractionally spaced equalization using nyquist-rate coefficient updating
JP2005510182A (ja) データレートに非同期のサンプリングレートで動作するアダプティブ・イコライザ
TW577207B (en) Method and circuit adapted for blind equalizer
WO1995012926A1 (fr) Procede de demodulation adaptative produisant des repliques et demodulateur l'utilisant
JP5484682B2 (ja) 無線通信装置、イコライザ、イコライザ重み係数演算プログラムおよびイコライザ重み係数演算方法
US5282225A (en) Adaptive blind channel equalizer system
JPH0511449B2 (ja)
WO2024089844A1 (ja) 通信装置、学習装置、通信システム、制御回路、記憶媒体およびステップサイズ更新方法
Zhao et al. Efficient Nonlinear Adaptive Filters: Design, Analysis and Applications
CN108574653B (zh) 基于双Sigmoid迟滞噪声混沌神经网络的信号盲检测方法
Miroshnikova Adaptive blind equalizer for HF channels
Klein et al. MMSE decision feedback equalization of pulse position modulated signals
Zerdoumi et al. Neural networks based equalizer for signal restoration in digital communication channels
Azpicueta-Ruiz et al. Combined Filtering Architectures For Complex Nonlinear Systems
Diniz et al. Fundamentals of adaptive filtering
Feng et al. The design of satellite equalizer based on CNN
Amgothu et al. Artificial Neural Network based interference mitigation through nonlinear channel equalization
Chen Adaptive equalisation using neural networks
Chen et al. Parallel Blind Adaptive Equalization of Improved Block Constant Modulus Algorithm with Decision-Directed Mode
Ali et al. Developing and Building an Intelligent Inter-Symbol Interference Reduction System Using Deep Learning Techniques

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22963492

Country of ref document: EP

Kind code of ref document: A1