WO2024062513A1

WO2024062513A1 - 表示装置

Info

Publication number: WO2024062513A1
Application number: PCT/JP2022/034878
Authority: WO
Inventors: 毅井上
Original assignee: シャープディスプレイテクノロジー株式会社
Priority date: 2022-09-20
Filing date: 2022-09-20
Publication date: 2024-03-28

Abstract

表示装置（１０）の制御部（ＣＢ）は、映像信号（ＤＳ）が表す階調値が０より大きく第１閾値より小さい場合に、第１発光領域（１）を発光させ、かつ第２発光領域（２）を発光させず、映像信号（ＤＳ）が表す階調値が第１閾値以上の場合に第２発光領域（２）を発光させる。

Description

表示装置

　本発明は表示装置に関する。

　特許文献１に、画素内の画素電極を分割し、塗布対象となる領域を細分化することで、有機材料層の膜厚制御を行う手法が開示されている。

日本国特開２００７－１８７７５号公報

　発光素子を含む表示装置では、発光素子間の特性ばらつきに起因して、低階調の表示品位が低下し易い。

　本発明の一態様に係る表示装置は、複数のサブ画素を有する表示部と、映像信号に基づき前記複数のサブ画素の発光を制御する制御部とを備え、前記複数のサブ画素の各々は、第１面積を有する第１発光領域と、前記第１面積よりも大きい第２面積を有する第２発光領域とを含み、前記制御部は、前記映像信号が表す階調値が０より大きく第１閾値より小さい場合に、前記第１発光領域を発光させ、かつ前記第２発光領域を発光させず、前記映像信号が表す階調値が前記第１閾値以上の場合に前記第２発光領域を発光させる。

　本発明の一態様によれば、低階調の表示品位を高めることができる。

実施形態に係る表示装置の構成例を示す模式図である。表示部の構成例を示す断面図である。第１画素回路の構成を示す回路図である。第２画素回路の構成を示す回路図である。第２画素回路の別構成を示す回路図である。サブ画素への入力階調とサブ画素の表示輝度との関係を示すグラフ（各発光領域の制御例を付記）である。低階調表示と高階調表示の一例を示す模式図である。サブ画素への入力階調とサブ画素の表示輝度との関係を示すグラフ（各発光領域の制御例を付記）である。低階調表示と高階調表示の一例を示す模式図である。サブ画素への入力階調とサブ画素の表示輝度との関係を示すグラフ（各発光領域の制御例を付記）である。サブ画素への入力階調とサブ画素の表示輝度との関係を示すグラフ（各発光領域の制御例を付記）である。サブ画素への入力階調とサブ画素の表示輝度との関係を示すグラフ（各発光領域の制御例を付記）である。サブ画素における第１発光領域と第２発光領域の構成例を示す平面図である。表示部の構成例を示す平面図である。表示部の構成例を示す平面図である。表示部の構成例を示す断面図である。サブ画素における第１発光領域と第２発光領域の構成例を示す平面図である。

　〔実施形態１〕
　図１は、実施形態に係る表示装置の構成例を示す模式図である。図２は、表示部の構成例を示す断面図である。表示装置１０は、表示部ＤＡ、第１ドライバＤ１、第２ドライバＤ２、および制御部ＣＢを有する。表示部ＤＡは、複数のサブ画素ＳＰを有する。複数のサブ画素ＳＰに、赤色光を発するサブ画素ＳＲ、緑色光を発するサブ画素ＳＧ、および青色光を発するサブ画素ＳＢが含まれてよい。

　第１ドライバＤ１は走査信号線駆動回路を含んでよい。第２ドライバＤ２は、データ信号線駆動回路を含んでよい。第１ドライバＤ１および第２ドライバＤ２は、制御部ＣＢの制御を受けて、複数のサブ画素ＳＰを駆動する。制御部ＣＢは、映像信号ＤＳに基づき、第１ドライバＤ１および第２ドライバＤ２を介して複数のサブ画素ＳＰの発光を制御する。

　複数のサブ画素ＳＰそれぞれは、第１面積Ｓ１を有する第１発光領域１と、第１面積よりも大きい第２面積Ｓ２を有する第２発光領域２とを含む。図２に示すように、サブ画素ＳＰは、第１発光素子１１と、第１発光素子１１の輝度を制御する第１画素回路Ｋ１と、第２発光素子１２と、第２発光素子１２の輝度を制御する第２画素回路Ｋ２とを含む。これにより、第１発光領域１（第１発光素子１１の発光領域）の輝度と、第２発光領域２（第２発光素子１２の発光領域）の輝度とを独立して制御することができる。第１および第２画素回路Ｋ１・Ｋ２は、基板５上に形成される。基板５には、ガラス基板、樹脂基板等を用いることができる。図１に示すように、サブ画素ＳＲの第１発光領域１Ｒと、サブ画素ＳＢの第１発光領域１Ｂとの形状が異なり、サブ画素ＳＲの第２発光領域２Ｒと、サブ画素ＳＢの第２発光領域２Ｂとの形状が異なっていてもよい。

　第１発光素子１１は、下側電極Ｅ１、発光層７、および上側電極８を含み、第２発光素子１２は、下側電極Ｅ２、発光層７、および上側電極８を含む。発光層７および上側電極８は、第１および第２発光素子１１・１２で共有してよい。下側電極Ｅ１・Ｅ２のエッジは、エッジカバー膜（例えば、有機絶縁膜）６で覆われ、上側電極８は封止層９で覆われていてもよい。下側電極Ｅ１・Ｅ２がアノードであり、上側電極８がカソードであってよい。下側電極Ｅ１・Ｅ２が光反射電極であり、上側電極８が透光性電極であってよい。下側電極Ｅ２の面積が下側電極Ｅ１の面積よりも大きくてよい。下側電極Ｅ１のうちエッジカバー膜６で覆われていない部分（露出部分）の面積が第１発光領域１の面積Ｓ１と等しく、下側電極Ｅ２のうちエッジカバー膜６で覆われていない部分（露出部分）の面積が第２発光領域２の面積Ｓ２と等しくてもよい。発光層７は、有機発光層でもよいし、量子ドット発光層でもよい。

　図３は、第１画素回路の構成を示す回路図である。図３に示すように、第１画素回路Ｋ１は、書き込みトランジスタＴｗ、駆動トランジスタＴｄ、およびディスチャージトランジスタＴｉを含む。書き込みトランジスタＴｗおよびディスチャージトランジスタＴｉのゲート端子は走査信号線ＧＮに接続され、駆動トランジスタＴｄのゲート端子は、容量素子Ｃｐを介して高電位側電源（ＥＬＶＤＤ）に接続されるとともに、書き込みトランジスタＴｗを介してデータ信号線ＤＬ１に接続される。駆動トランジスタＴｄのソース端子は、高電位側電源（ＥＬＶＤＤ）に接続され、駆動トランジスタＴｄのドレイン端子は発光素子１１のアノードに接続され、発光素子１１のアノードは、ディスチャージトランジスタＴｉを介して初期化電源Ｖｉに接続される。

　図４は、第２画素回路の構成を示す回路図である。図４に示すように、第２画素回路Ｋ２は、書き込みトランジスタＴｗ、駆動トランジスタＴｄ、およびディスチャージトランジスタＴｉを含む。書き込みトランジスタＴｗおよびディスチャージトランジスタＴｉのゲート端子は走査信号線Ｇｎに接続され、駆動トランジスタＴｄのゲート端子は、容量素子Ｃｐを介して高電位側電源（ＥＬＶＤＤ）に接続されるとともに、書き込みトランジスタＴｗを介してデータ信号線ＤＬ２に接続される。駆動トランジスタＴｄのソース端子は、高電位側電源（ＥＬＶＤＤ）に接続され、駆動トランジスタＴｄのドレイン端子は発光素子１２のアノードに接続され、発光素子１２のアノードは、ディスチャージトランジスタＴｉを介して初期化電源Ｖｉに接続される。発光素子１２の駆動電流をモニタし、モニタ結果に応じて発光素子の駆動電流を補正する処理（外部補償）を行ってもよい。第１画素回路Ｋ１には外部補償を行わず、第２画素回路Ｋ２には外部補償を行ってもよいし、第１画素回路Ｋ１および第２画素回路Ｋ２に外部補償を行ってもよい。

　図５は、第２画素回路の別構成を示す回路図である。第２画素回路Ｋ２は、画素容量Ｃｐ、初期化トランジスタＴ１、閾値補償トランジスタＴ２、書き込みトランジスタＴ３、駆動トランジスタＴ４、電源制御トランジスタＴ５、発光制御トランジスタＴ６、およびディスチャージトランジスタＴ７を含む。トランジスタＴ１～Ｔ７はｐ型であってよい。
　初期化トランジスタＴ１のゲート端子は、ｎ－１段目の走査信号線Ｇｎ－１に接続され、閾値補償トランジスタＴ２、書き込みトランジスタＴ３およびディスチャージトランジスタＴ７のゲート端子は、ｎ段目の走査信号線Ｇｎに接続され、発光制御トランジスタＴ６のゲート端子は、ｎ段目の発光制御線Ｅｎに接続される。駆動トランジスタＴ４のゲート端子は、画素容量Ｃｐを介して高電位側電源（ＥＬＶＤＤ）に接続されるとともに、初期化トランジスタＴ１を介して初期化電源Ｖ１に接続される。発光素子１２のアノードは、ディスチャージトランジスタＴ７を介して初期化電源Ｖ２に接続される。駆動トランジスタＴ４のドレイン端子は、閾値補償トランジスタＴ２を介して駆動トランジスタＴ４のゲート端子に接続される。第２画素回路Ｋ２によれば、閾値補償トランジスタＴ２によって駆動トランジスタＴ４の閾値補償（内部補償）を行うことができる。第２画素回路Ｋ２だけでなく、第１画素回路Ｋ１についても内部補償可能な構成としてもよい。図５に示す第２画素回路Ｋ２に外部補償を行ってもよい。

　図６は、サブ画素への入力階調とサブ画素の表示輝度との関係を示すグラフ（各発光領域の制御例を付記）である。入力階調Ｘとサブ画素の表示輝度Ｙは、例えばガンマ２．２の関係があり、Ｙ＝ｆ（Ｘ）と表すことができる。図７は、低階調表示と高階調表示の一例を示す模式図である。図６および図７に示すように、制御部ＣＢは、映像信号ＤＳが表す階調値（入力階調）が０より大きく第１閾値ＴＳよりも小さい場合に、第１発光領域１を発光させ、かつ第２発光領域２を発光させず、映像信号が表す階調値（入力階調）が第１閾値ＴＳ以上の場合に、第２発光領域２を発光させる。

　例えば制御部ＣＢは、０＜入力階調ＴＬ＜第１閾値ＴＳの場合に、第１発光領域１の発光輝度をＬ１、第２発光領域２の発光輝度を０とし、入力階調ＴＨ≧第１閾値ＴＳの場合に、第１発光領域１の発光輝度を０、第２発光領域２の発光輝度をＬ２とする。

　以下では、発光輝度に、面積に応じた表示への寄与度を乗じたものを表示輝度とする。第１発光領域１の面積をＳ１、第２発光領域２の面積をＳ２とすれば、第１発光領域１の表示輝度＝Ｌ１×Ｓ１／（Ｓ１＋Ｓ２）であり、第２発光領域２の表示輝度＝Ｌ２×Ｓ２／（Ｓ１＋Ｓ２）となる。第１発光領域１の表示輝度と、第２発光領域２の表示輝度との和がサブ画素ＳＰの表示輝度（Ｙ）となる。

　図６においては、０＜入力階調ＴＬ＜第１閾値ＴＳの場合に、第２発光領域２の発光輝度を０とする。したがって、ｆ（ＴＬ）＝ＬＬとして、サブ画素の表示輝度ＬＬ＝Ｌ１×Ｓ１／（Ｓ１＋Ｓ２）が成り立ち、Ｌ１＝ＬＬ×（Ｓ１＋Ｓ２）／Ｓ１となる。このように、サブ画素ＳＰ内に個別に制御される複数の発光領域を設けることで、Ｌ１（第１発光領域１の発光輝度）＞ＬＬ（サブ画素ＳＰの表示輝度）となり、低階調表示においても発光素子１１の電流値を大きくすることができる。すなわち、発光素子１１の安定的な電流領域を用いて低階調を表示することで表示品位が向上する。面積比であるＳ２／Ｓ１については、２．０以上、３．０以上、あるいは５．０以上であってもよい。

　映像信号ＤＳが表す階調値と、第１発光領域１の階調値とを対応づける変換テーブルＣＴを用いて、第１発光領域１の発光を制御してもよい。例えば、制御部ＣＢが変換テーブルＣＴ（図１参照）を用いて、入力階調ＴＨを変換階調Ｔ１（＞入力階調ＴＬ）に変換して第２ドライバＤ２に出力してもよく、ｆ（Ｔ１）＝Ｌ１であってよい。換言すれば、映像信号ＤＳが表す階調値（入力階調ＴＬ）が第１閾値ＴＳよりも小さい場合、第１発光領域１の階調値（変換階調Ｔ１）は、映像信号が表す階調値（入力階調ＴＬ）よりも大きくてよい。また、第１発光領域１の階調値（変換階調Ｔ１）に対応する輝度＝ｆ（Ｔ１）＝発光輝度Ｌ１は、映像信号が表す階調値（入力階調ＴＬ）に対応する輝度＝ｆ（ＴＬ）＝ＬＬと、第１面積に対するサブ画素の発光領域全体の面積の比の値＝（Ｓ１＋Ｓ２）／Ｓ１との積に等しくてよい。

　図６および図７においては、入力階調ＴＨ≧第１閾値ＴＳの場合に、第１発光領域１の発光輝度を０とする。したがって、ｆ（ＴＨ）＝ＬＨ、第２発光領域２の発光輝度をＬ２として、サブ画素の表示輝度ＬＨ＝Ｌ２×Ｓ２／（Ｓ１＋Ｓ２）が成り立つ。この場合、映像信号ＤＳが表す階調値Ｘと、第２発光領域２の階調値Ｔ２とを対応づける変換テーブルＣＴを用いて、第２発光領域２の発光を制御してもよい。例えば、制御部ＣＢが変換テーブルＣＴ（図１）を用いて、入力階調ＴＨを変換階調Ｔ２に変換して第２ドライバＤ２に出力してもよく、ｆ（Ｔ２）＝Ｌ２であってよい。

　図８は、サブ画素への入力階調とサブ画素の表示輝度との関係を示すグラフ（各発光領域の制御例を付記）である。図９は、低階調表示と高階調表示の一例を示す模式図である。図８および図９において、制御部ＣＢは、０＜入力階調ＴＬ＜第１閾値ＴＳの場合に、第１発光領域１を発光させ、かつ第２発光領域２の発光輝度を０とする。したがって、Ｌ１＝ＬＬ×（Ｓ１＋Ｓ２）／Ｓ１となり、低階調の表示品位が向上する。制御部ＣＢは、入力階調ＴＨ≧第１閾値ＴＳの場合に、第１発光領域１および第２発光領域２それぞれを発光させる。各発光領域の発光輝度を同一とする場合は、ｆ（ＴＨ）＝ＬＨ、第１発光領域１の発光輝度をＬ１、第２発光領域２の発光輝度をＬ２として、ＬＨ（サブ画素の表示輝度）＝Ｌ１＝Ｌ２であってよい。

　図１０は、サブ画素への入力階調とサブ画素の表示輝度との関係を示すグラフ（各発光領域の制御例を付記）である。図１０において、制御部ＣＢは、０＜入力階調ＴＬ＜第１閾値ＴＳの場合に、第１発光領域１を発光させ、かつ第２発光領域２の発光輝度を０とする。したがって、Ｌ１＝ＬＬ×（Ｓ１＋Ｓ２）／Ｓ１となり、低階調の表示品位が向上する。制御部ＣＢは、入力階調ＴＨ≧第１閾値ＴＳの場合に、第１発光領域１および第２発光領域２それぞれを発光させ、かつ第１発光領域１の発光輝度を一定に保つ。この場合、ｆ（ＴＳ）＝ＬＳ、第２発光領域２の発光輝度をＬ２として、第１発光領域１の表示輝度＝ＬＳ（一定）、サブ画素の表示輝度ＬＨ＝ＬＳ＋Ｌ２×Ｓ２／（Ｓ１＋Ｓ２）であってよい。Ｌ２×Ｓ２／（Ｓ１＋Ｓ２）は、第２発光領域２の表示輝度である。

　図１１は、サブ画素への入力階調とサブ画素の表示輝度との関係を示すグラフ（各発光領域の制御例を付記）である。図１１において、制御部ＣＢは、０＜入力階調ＴＬ＜第１閾値ＴＳの場合に、第１発光領域１を発光させ、かつ第２発光領域２の発光輝度を０とする。したがって、Ｌ１＝ＬＬ×（Ｓ１＋Ｓ２）／Ｓ１となり、低階調の表示品位が向上する。制御部ＣＢは、入力階調ＴＨ≧第１閾値ＴＳの場合に、第１発光領域１および第２発光領域２それぞれを発光させ、かつ第１発光領域１の輝度（発光輝度）を入力階調ＴＨが大きくなるほど小さくする（単調減少）。この場合、ｆ（ＴＳ）＝ＬＳ、第１発光領域１の発光輝度をＬ１、第２発光領域２の発光輝度をＬ２として、サブ画素の表示輝度ＬＨ＝Ｌ１×Ｓ１／（Ｓ１＋Ｓ２）＋Ｌ２×Ｓ２／（Ｓ１＋Ｓ２）であってよい。

　図１２は、サブ画素への入力階調とサブ画素の表示輝度との関係を示すグラフ（各発光領域の制御例を付記）である。図１２において、制御部ＣＢは、０＜入力階調ＴＬ＜第１閾値ＴＳの場合に、第１発光領域１を発光させ、かつ第２発光領域２の発光輝度を０とする。したがって、Ｌ１＝ＬＬ×（Ｓ１＋Ｓ２）／Ｓ１となり、低階調の表示品位が向上する。制御部ＣＢは、第１閾値ＴＳ≦入力階調ＴＭ＜第２閾値ＴＵの場合に、第１発光領域１および第２発光領域２それぞれを発光させ、かつ第１発光領域１の輝度（発光輝度）を入力階調が大きくなるほど小さくする（単調減少）。この場合、ｆ（ＴＳ）＝ＬＳ、第１発光領域１の発光輝度をＬ１、第２発光領域２の発光輝度をＬ２として、サブ画素の表示輝度ＬＨ＝Ｌ１×Ｓ１／（Ｓ１＋Ｓ２）＋Ｌ２×Ｓ２／（Ｓ１＋Ｓ２）であってよい。制御部ＣＢは、第２閾値ＴＵ≦入力階調ＴＨの場合に、第１発光領域１の発光輝度を０とする。したがって、ｆ（ＴＨ）＝ＬＨ、第２発光領域２の発光輝度をＬ２として、サブ画素の表示輝度ＬＨ＝Ｌ２×Ｓ２／（Ｓ１＋Ｓ２）であってよい。

　図１３は、サブ画素における第１発光領域と第２発光領域の構成例を示す平面図である。図１３に示すように、第１発光領域１が第２発光領域２に囲まれる構成でもよい。この場合、第１発光領域１は、第２発光領域２の中心（例えば、輝度重心）と重なる位置に設けられてもよい。第２発光領域２は、刳り貫き部を有する形状であり、刳り貫き部に第１発光領域１が配されている構成ともいえる。サブ画素ＳＧの個数が、サブ画素ＳＲの個数およびサブ画素ＳＢの個数よりも多いペンタイル配列において、サブ画素ＳＧの第１発光領域１Ｇの面積＜サブ画素ＳＲの第１発光領域１Ｒの面積＜サブ画素ＳＢの第１発光領域１Ｂの面積であってよい。

　図１４および図１５は、表示部の構成例を示す平面図である。図１４に示すように、表示部ＤＡは、単一の発光領域３Ｒ（３）で構成されたサブ画素ＳＲ（赤色発光）と、単一の発光領域３Ｇ（３）で構成されたサブ画素ＳＧ（緑色発光）と、第１発光領域１および第２発光領域２を含むサブ画素ＳＢ（青色発光）を含んでよい。すなわち、サブ画素ＳＲ・ＳＧでは発光領域が区分されていない。図１５に示すように、表示部ＤＡは、単一の発光領域３Ｒ（３）で構成されたサブ画素ＳＲ（赤色発光）と、第１発光領域１および第２発光領域２を含むサブ画素ＳＰＧ（緑色発光）と、単一の発光領域３Ｂ（３）で構成されたサブ画素ＳＢ（青色発光）とを含んでよい。

　図１６は、表示部の構成例を示す断面図である。図１６では、サブ画素ＳＧが、第１発光領域１に対応する第１画素回路Ｋ１と、第２発光領域２に対応する第２画素回路Ｋ２とを有し、サブ画素ＳＢが、単一の発光領域３Ｂ（３）に対応する第３画素回路Ｋ３を有してよい。単一の発光領域３Ｂは、第３画素回路Ｋ３に接続する第３発光素子１３による発光領域である。第３発光素子１３は、下側電極Ｅ３、発光層７、および上側電極８を含む。発光層７および上側電極８は、第１～第３発光素子１１～１３の共有でよい。

　図１７は、サブ画素における第１発光領域と第２発光領域の構成例を示す平面図である。図１７に示すように、第１発光領域１が、第２発光領域２に完全または不完全に囲まれている構成でもよい。例えば、第２発光領域２が刳り貫き部ＡＳを含む形状であり、第２発光領域２の刳り貫き部ＡＳに第１発光領域１が配された構成でもよい。第２発光領域２が切り欠き部ＦＳを含む形状であり、第２発光領域２の切り欠き部ＦＳに第１発光領域１が配された構成でもよい。Ｃ字形状の第２発光領域２の内部に第１発光領域１が配された構成でもよい。

　上述の各実施形態は、例示および説明を目的とするものであり、限定を目的とするものではない。これら例示および説明に基づけば、多くの変形形態が可能になることが、当業者には明らかである。

１　第１発光領域
２　第２発光領域
７　発光層
１０　表示装置
１１　第１発光素子
１２　第２発光素子
ＤＡ　表示部
ＳＰ（ＳＲ・ＳＧ・ＳＢ）　サブ画素
ＣＢ　制御部
ＣＴ　変換テーブル
Ｋ１　第１画素回路
Ｋ２　第２画素回路
ＴＳ　第１閾値
ＴＵ　第２閾値
Ｓ１　第１面積
Ｓ２　第２面積

Claims

　複数のサブ画素を有する表示部と、映像信号に基づき前記複数のサブ画素の発光を制御する制御部とを備え、
　前記複数のサブ画素の各々は、第１面積を有する第１発光領域と、前記第１面積よりも大きい第２面積を有する第２発光領域とを有し、
　前記制御部は、前記映像信号が表す階調値が０より大きく第１閾値より小さい場合に、前記第１発光領域を発光させ、かつ前記第２発光領域を発光させず、前記映像信号が表す階調値が前記第１閾値以上の場合に前記第２発光領域を発光させる、表示装置。
　前記制御部は、前記映像信号が表す階調値が前記第１閾値以上の場合、前記第１発光領域を発光させない、請求項１に記載の表示装置。
　前記制御部は、前記映像信号が表す階調値が前記第１閾値以上の場合、前記第１発光領域および前記第２発光領域を発光させる、請求項１または２に記載の表示装置。
　前記制御部は、前記映像信号が表す階調値が前記第１閾値以上の場合、前記第１発光領域の輝度を一定に保つ、請求項３に記載の表示装置。
　前記制御部は、前記映像信号が表す階調値が前記第１閾値以上の場合、前記映像信号が表す階調値が大きくなるほど、前記第１発光領域の輝度を小さくする、請求項３に記載の表示装置。
　前記制御部は、前記映像信号が表す階調値が前記第１閾値より大きい第２閾値以上の場合、前記第１発光領域を発光させない、請求項５に記載の表示装置。
　前記制御部は、前記映像信号が表す階調値と、前記第１発光領域の階調値および前記第２発光領域の階調値とを対応づける変換テーブルを用いて、前記第１発光領域および前記第２発光領域の発光を制御する、請求項１から６のいずれか１項に記載の表示装置。
　前記映像信号が表す階調値が前記第１閾値よりも小さい場合、前記第１発光領域の階調値は前記映像信号が表す階調値よりも大きい、請求項７に記載の表示装置。
　前記映像信号が表す階調値が前記第１閾値より小さい場合、前記第１発光領域の階調値に対応する輝度は、前記映像信号が表す階調値に対応する輝度と、前記第１面積に対する前記サブ画素の発光領域全体の面積の比の値との積に等しい、請求項８に記載の表示装置。
　前記サブ画素は、第１発光領域に対応する第１発光素子と、前記第２発光領域に対応する第２発光素子と、前記第１発光素子に接続する第１画素回路と、前記第２発光素子に接続する第２画素回路とを含む、請求項１から９のいずれか１項に記載の表示装置。
　前記第１発光領域および第２発光領域に、前記第１発光素子および前記第２発光素子に共通する発光層が含まれる、請求項１０に記載の表示装置。
　前記制御部は、前記第２発光素子の駆動電流を補正する処理を行う一方、前記第１発光素子の駆動電流を補正する処理を行わない、請求項１０または１１に記載の表示装置。
　前記第２発光領域は、切り欠き部あるいは刳り貫き部を有する形状であり、
　前記切り欠き部あるいは前記刳り貫き部に前記第１発光領域が配されている、請求項１から１２のいずれか１項に記載の表示装置。
　前記第１発光領域は、前記第２発光領域に囲まれる、請求項１から１３のいずれか１項に記載の表示装置。
　前記第１発光領域は、平面視において前記第２発光領域の輝度重心と重なる、請求項１４に記載の表示装置。
　前記表示部は、単一の発光領域で構成された別のサブ画素を有する、請求項１から１５のいずれか１項に記載の表示装置。
　前記複数のサブ画素それぞれが、前記第１発光領域に対応する第１画素回路と、前記第２発光領域に対応する第２画素回路とを有し、
　前記別のサブ画素が、前記単一の発光領域に対応する第３画素回路を有する、請求項１６に記載の表示装置。