WO2024025221A1 - 전자 장치 및 이의 동작 방법 - Google Patents

전자 장치 및 이의 동작 방법 Download PDF

Info

Publication number
WO2024025221A1
WO2024025221A1 PCT/KR2023/010073 KR2023010073W WO2024025221A1 WO 2024025221 A1 WO2024025221 A1 WO 2024025221A1 KR 2023010073 W KR2023010073 W KR 2023010073W WO 2024025221 A1 WO2024025221 A1 WO 2024025221A1
Authority
WO
WIPO (PCT)
Prior art keywords
display
memory
active area
bits
disposed
Prior art date
Application number
PCT/KR2023/010073
Other languages
English (en)
French (fr)
Inventor
허용구
김기우
박승용
이홍국
장은택
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220116915A external-priority patent/KR20240015544A/ko
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Publication of WO2024025221A1 publication Critical patent/WO2024025221A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/32—Pulse-control circuits
    • H05B45/325—Pulse-width modulation [PWM]

Definitions

  • the present disclosure relates to an electronic device including a display for implementing augmented reality and a method of operating the same.
  • An electronic device including a display capable of implementing augmented reality can combine an AR image displayed on the display with a real scene (e.g., external image, external real-world image) to be recognized by the user's eyes. Users can view the AR image displayed on the display and the real scene (e.g., external image, external photo) at the same time, and can experience augmented reality by combining the AR image with the real scene (e.g., external image, external photo).
  • AR augmented reality
  • HMD human mounted devices
  • the luminance of the center of the screen may be displayed brightly, and the luminance of the periphery of the screen may be displayed relatively dark compared to the center of the screen.
  • the image in the periphery of the screen may be perceived as dark to the user's eyes, so objects displayed in the periphery may not be clearly visible.
  • an electronic device that can improve display quality by displaying the luminance of the central portion of the screen and the peripheral portion of the screen to be substantially the same (or reducing the luminance deviation) and a method of operating the same can be provided. .
  • An electronic device includes a display unit including a display on which a plurality of pixels are arranged, a display driving circuit unit that drives the display, a processor operatively connected to the display driving circuit unit, and an operation with the processor. May contain linked memory.
  • the display may include a central portion, a peripheral portion spaced apart from the central portion, and an intermediate portion located between the central portion and the peripheral portion.
  • the central portion, the middle portion, and the peripheral portion may include pixel driving circuits for driving light emitting devices disposed in the plurality of pixels.
  • the pixel driving circuits include at least one driving transistor that supplies a driving voltage of the light-emitting device to the light-emitting device, a memory storing gray-scale data, and a plurality of PWM (pulse width modulation) signals according to the gray-level data stored in the memory. It may include a PWM signal outputr that outputs one signal, and a PWM signal switch that is turned on or off by the PWM signal to control the output of the driving voltage of the light emitting device.
  • the bits of the first memory disposed in the first pixel included in the central portion, the second memory disposed in the second pixel included in the central portion, and the third memory disposed in the second pixel included in the peripheral portion are different. can be formed.
  • An electronic device includes a display unit including a display on which a plurality of pixels are arranged, a display driving circuit unit that drives the display, a processor operatively connected to the display driving circuit unit, and an electronic device operatively connected to the processor. It can include memory connected to .
  • the display may include a central portion, a peripheral portion spaced apart from the central portion, and an intermediate portion located between the central portion and the peripheral portion.
  • the central portion, the middle portion, and the peripheral portion may include pixel driving circuits for driving light emitting devices disposed in the plurality of pixels.
  • the pixel driving circuits include a plurality of driving transistors that supply a driving voltage of the light-emitting element to the light-emitting element, a memory storing gray-scale data, and one of a plurality of pulse width modulation (PWM) signals according to the gray-scale data stored in the memory. It may include a PWM signal outputr that outputs, and a PWM signal switch that is turned on or off by the PWM signal to control the output of the driving voltage of the light emitting device.
  • PWM pulse width modulation
  • the electronic device and its operating method according to an embodiment of the present disclosure can improve display quality by displaying the luminance of the central portion of the screen and the peripheral portion of the screen to be substantially the same (or reducing the luminance deviation).
  • FIG. 1 is a block diagram of an electronic device in a network environment, according to an embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an electronic device according to embodiments of the present disclosure.
  • Figure 3 is a block diagram of a display module according to an embodiment of the present disclosure.
  • Figure 4 is a diagram showing a display unit according to an embodiment of the present disclosure.
  • Figure 5 is a diagram showing that the luminance of the center of the screen is displayed brightly, and the luminance of the peripheral portion of the screen is displayed relatively dark compared to the center of the screen.
  • Figure 6 is a diagram showing that luminance deviation occurs in the center of the screen and the periphery of the screen.
  • Figure 7 is a diagram illustrating an example of correcting the luminance difference between the center of the screen and the periphery of the screen.
  • Figure 8 is a diagram illustrating an example of correcting the luminance difference between the center of the screen and the periphery of the screen.
  • FIG. 9 is a diagram illustrating a display according to an embodiment of the present disclosure.
  • FIG. 10 is a diagram illustrating driving signal signals of a display according to an embodiment of the present disclosure.
  • FIG. 11 is a diagram illustrating adjusting the luminance of the center, periphery, and middle portion of a display according to an embodiment of the present disclosure.
  • FIG. 12 is a diagram illustrating a display according to an embodiment of the present disclosure.
  • Figure 13 is a diagram showing driving signals for driving pixels arranged in the center of the display.
  • Figure 14 is a diagram showing driving signals for driving pixels disposed in the middle of the display.
  • FIG. 15 is a diagram illustrating driving signals for driving pixels disposed at the periphery of a display.
  • Figure 16 is a diagram showing that the luminance of the entire area of the display (eg, the entire screen) becomes uniform.
  • 17 is a diagram illustrating a display according to an embodiment of the present disclosure.
  • Figure 18 is a diagram showing driving signals for driving pixels arranged in the center of the display.
  • FIG. 19 is a diagram illustrating a display according to an embodiment of the present disclosure.
  • FIG. 20 is a diagram illustrating a display and operation method according to an embodiment of the present disclosure.
  • 21 is a diagram illustrating a display and operation method according to an embodiment of the present disclosure.
  • FIG. 22 is a diagram illustrating a method of operating an electronic device including a display according to an embodiment of the present disclosure.
  • FIG. 23 is a diagram illustrating a method of operating an electronic device including a display according to an embodiment of the present disclosure.
  • FIG. 1 is a block diagram of an electronic device in a network environment according to an embodiment of the present disclosure.
  • the electronic device 101 communicates with the electronic device 102 through a first network 198 (e.g., a short-range wireless communication network) or a second network 199. It is possible to communicate with at least one of the electronic device 104 or the server 108 through (e.g., a long-distance wireless communication network). According to one embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108.
  • a first network 198 e.g., a short-range wireless communication network
  • a second network 199 e.g., a long-distance wireless communication network.
  • the electronic device 101 may communicate with the electronic device 104 through the server 108.
  • the electronic device 101 includes a processor 120, a memory 130, an input module 150, an audio output module 155, a display module 160, an audio module 170, and a sensor module ( 176), interface 177, connection terminal 178, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196 , or may include an antenna module 197.
  • at least one of these components eg, the connection terminal 178) may be omitted or one or more other components may be added to the electronic device 101.
  • some of these components e.g., sensor module 176, camera module 180, or antenna module 197) are integrated into one component (e.g., display module 160). It can be.
  • the processor 120 for example, executes software (e.g., program 140) to operate at least one other component (e.g., hardware or software component) of the electronic device 101 connected to the processor 120. It can be controlled and various data processing or calculations can be performed. According to one embodiment, as at least part of data processing or computation, processor 120 stores commands or data received from another component (e.g., sensor module 176 or communication module 190) in volatile memory 132. The commands or data stored in the volatile memory 132 can be processed, and the resulting data can be stored in the non-volatile memory 134.
  • software e.g., program 140
  • processor 120 stores commands or data received from another component (e.g., sensor module 176 or communication module 190) in volatile memory 132.
  • the commands or data stored in the volatile memory 132 can be processed, and the resulting data can be stored in the non-volatile memory 134.
  • the processor 120 includes the main processor 121 (e.g., a central processing unit or an application processor) or an auxiliary processor 123 that can operate independently or together (e.g., a graphics processing unit, a neural network processing unit ( It may include a neural processing unit (NPU), an image signal processor, a sensor hub processor, or a communication processor).
  • the main processor 121 e.g., a central processing unit or an application processor
  • an auxiliary processor 123 e.g., a graphics processing unit, a neural network processing unit ( It may include a neural processing unit (NPU), an image signal processor, a sensor hub processor, or a communication processor.
  • the electronic device 101 includes a main processor 121 and a secondary processor 123
  • the secondary processor 123 may be set to use lower power than the main processor 121 or be specialized for a designated function. You can.
  • the auxiliary processor 123 may be implemented separately from the main processor 121 or as part of it.
  • the auxiliary processor 123 may, for example, act on behalf of the main processor 121 while the main processor 121 is in an inactive (e.g., sleep) state, or while the main processor 121 is in an active (e.g., application execution) state. ), together with the main processor 121, at least one of the components of the electronic device 101 (e.g., the display module 160, the sensor module 176, or the communication module 190) At least some of the functions or states related to can be controlled.
  • coprocessor 123 e.g., image signal processor or communication processor
  • may be implemented as part of another functionally related component e.g., camera module 180 or communication module 190. there is.
  • the auxiliary processor 123 may include a hardware structure specialized for processing artificial intelligence models.
  • Artificial intelligence models can be created through machine learning. For example, such learning may be performed in the electronic device 101 itself on which the artificial intelligence model is performed, or may be performed through a separate server (e.g., server 108).
  • Learning algorithms may include, for example, supervised learning, unsupervised learning, semi-supervised learning, or reinforcement learning, but It is not limited.
  • An artificial intelligence model may include multiple artificial neural network layers.
  • Artificial neural networks include deep neural network (DNN), convolutional neural network (CNN), recurrent neural network (RNN), restricted boltzmann machine (RBM), belief deep network (DBN), bidirectional recurrent deep neural network (BRDNN), It may be one of deep Q-networks or a combination of two or more of the above, but is not limited to the examples described above.
  • artificial intelligence models may additionally or alternatively include software structures.
  • the memory 130 may store various data used by at least one component (eg, the processor 120 or the sensor module 176) of the electronic device 101. Data may include, for example, input data or output data for software (e.g., program 140) and instructions related thereto.
  • Memory 130 may include volatile memory 132 or non-volatile memory 134.
  • the program 140 may be stored as software in the memory 130 and may include, for example, an operating system 142, middleware 144, or application 146.
  • the input module 150 may receive commands or data to be used in a component of the electronic device 101 (e.g., the processor 120) from outside the electronic device 101 (e.g., a user).
  • the input module 150 may include, for example, a microphone, mouse, keyboard, keys (eg, buttons), or digital pen (eg, stylus pen).
  • the sound output module 155 may output sound signals to the outside of the electronic device 101.
  • the sound output module 155 may include, for example, a speaker or a receiver. Speakers can be used for general purposes such as multimedia playback or recording playback.
  • the receiver can be used to receive incoming calls. According to one embodiment, the receiver may be implemented separately from the speaker or as part of it.
  • the display module 160 can visually provide information to the outside of the electronic device 101 (eg, a user).
  • the display module 160 may include, for example, a display, a hologram device, or a projector, and a control circuit for controlling the device.
  • the display module 160 may include a touch sensor configured to detect a touch, or a pressure sensor configured to measure the intensity of force generated by the touch.
  • the audio module 170 can convert sound into an electrical signal or, conversely, convert an electrical signal into sound. According to one embodiment, the audio module 170 acquires sound through the input module 150, the sound output module 155, or an external electronic device (e.g., directly or wirelessly connected to the electronic device 101). Sound may be output through the electronic device 102 (e.g., speaker or headphone).
  • the electronic device 102 e.g., speaker or headphone
  • the sensor module 176 detects the operating state (e.g., power or temperature) of the electronic device 101 or the external environmental state (e.g., user state) and generates an electrical signal or data value corresponding to the detected state. can do.
  • the sensor module 176 includes, for example, a gesture sensor, a gyro sensor, an air pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, It may include a temperature sensor, humidity sensor, or light sensor.
  • the interface 177 may support one or more designated protocols that can be used to connect the electronic device 101 directly or wirelessly with an external electronic device (eg, the electronic device 102).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • HDMI high definition multimedia interface
  • USB universal serial bus
  • SD card interface Secure Digital Card interface
  • audio interface audio interface
  • connection terminal 178 may include a connector through which the electronic device 101 can be physically connected to an external electronic device (eg, the electronic device 102).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 can convert electrical signals into mechanical stimulation (e.g., vibration or movement) or electrical stimulation that the user can perceive through tactile or kinesthetic senses.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 can capture still images and moving images.
  • the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 can manage power supplied to the electronic device 101.
  • the power management module 188 may be implemented as at least a part of, for example, a power management integrated circuit (PMIC).
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101.
  • the battery 189 may include, for example, a non-rechargeable primary battery, a rechargeable secondary battery, or a fuel cell.
  • Communication module 190 is configured to provide a direct (e.g., wired) communication channel or wireless communication channel between electronic device 101 and an external electronic device (e.g., electronic device 102, electronic device 104, or server 108). It can support establishment and communication through established communication channels. Communication module 190 operates independently of processor 120 (e.g., an application processor) and may include one or more communication processors that support direct (e.g., wired) communication or wireless communication.
  • processor 120 e.g., an application processor
  • the communication module 190 is a wireless communication module 192 (e.g., a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (e.g., : LAN (local area network) communication module, or power line communication module) may be included.
  • a wireless communication module 192 e.g., a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module
  • GNSS global navigation satellite system
  • wired communication module 194 e.g., : LAN (local area network) communication module, or power line communication module
  • the corresponding communication module is a first network 198 (e.g., a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)) or a second network 199 (e.g., legacy It may communicate with an external electronic device 104 through a telecommunication network such as a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (e.g., LAN or WAN).
  • a telecommunication network such as a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (e.g., LAN or WAN).
  • a telecommunication network such as a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (e.g., LAN or WAN).
  • a telecommunication network such as a cellular network, a 5G network, a next-generation communication network
  • the wireless communication module 192 uses subscriber information (e.g., International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 196 to communicate within a communication network such as the first network 198 or the second network 199.
  • subscriber information e.g., International Mobile Subscriber Identifier (IMSI)
  • IMSI International Mobile Subscriber Identifier
  • the wireless communication module 192 may support 5G networks after 4G networks and next-generation communication technologies, for example, NR access technology (new radio access technology).
  • NR access technology provides high-speed transmission of high-capacity data (eMBB (enhanced mobile broadband)), minimization of terminal power and access to multiple terminals (mMTC (massive machine type communications)), or high reliability and low latency (URLLC (ultra-reliable and low latency). -latency communications)) can be supported.
  • the wireless communication module 192 may support high frequency bands (eg, mmWave bands), for example, to achieve high data rates.
  • the wireless communication module 192 uses various technologies to secure performance in high frequency bands, for example, beamforming, massive array multiple-input and multiple-output (MIMO), and full-dimensional multiplexing. It can support technologies such as input/output (FD-MIMO: full dimensional MIMO), array antenna, analog beam-forming, or large scale antenna.
  • the wireless communication module 192 may support various requirements specified in the electronic device 101, an external electronic device (e.g., electronic device 104), or a network system (e.g., second network 199).
  • the wireless communication module 192 supports peak data rate (e.g., 20 Gbps or more) for realizing eMBB, loss coverage (e.g., 164 dB or less) for realizing mmTC, or U-plane latency (e.g., 164 dB or less) for realizing URLLC.
  • peak data rate e.g., 20 Gbps or more
  • loss coverage e.g., 164 dB or less
  • U-plane latency e.g., 164 dB or less
  • the antenna module 197 may transmit or receive signals or power to or from the outside (eg, an external electronic device).
  • the antenna module 197 may include an antenna including a radiator made of a conductor or a conductive pattern formed on a substrate (eg, PCB).
  • the antenna module 197 may include a plurality of antennas (eg, an array antenna). In this case, at least one antenna suitable for the communication method used in the communication network, such as the first network 198 or the second network 199, is connected to the plurality of antennas by, for example, the communication module 190. can be selected Signals or power may be transmitted or received between the communication module 190 and an external electronic device through the at least one selected antenna.
  • other components eg, radio frequency integrated circuit (RFIC) may be additionally formed as part of the antenna module 197.
  • RFIC radio frequency integrated circuit
  • the antenna module 197 may form a mmWave antenna module.
  • a mmWave antenna module includes a printed circuit board, an RFIC disposed on or adjacent to a first side (e.g., bottom side) of the printed circuit board and capable of supporting a designated high frequency band (e.g., mmWave band); And a plurality of antennas (e.g., array antennas) disposed on or adjacent to the second side (e.g., top or side) of the printed circuit board and capable of transmitting or receiving signals in the designated high frequency band. can do.
  • a mmWave antenna module includes a printed circuit board, an RFIC disposed on or adjacent to a first side (e.g., bottom side) of the printed circuit board and capable of supporting a designated high frequency band (e.g., mmWave band); And a plurality of antennas (e.g., array antennas) disposed on or adjacent to the second side (e.g., top or side) of the
  • peripheral devices e.g., bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • signal e.g. commands or data
  • commands or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199.
  • Each of the external electronic devices 102 or 104 may be of the same or different type as the electronic device 101.
  • all or part of the operations performed in the electronic device 101 may be executed in one or more of the external electronic devices 102, 104, or 108.
  • the electronic device 101 may perform the function or service instead of executing the function or service on its own.
  • one or more external electronic devices may be requested to perform at least part of the function or service.
  • One or more external electronic devices that have received the request may execute at least part of the requested function or service, or an additional function or service related to the request, and transmit the result of the execution to the electronic device 101.
  • the electronic device 101 may process the result as is or additionally and provide it as at least part of a response to the request.
  • cloud computing distributed computing, mobile edge computing (MEC), or client-server computing technology can be used.
  • the electronic device 101 may provide an ultra-low latency service using, for example, distributed computing or mobile edge computing.
  • the external electronic device 104 may include an Internet of Things (IoT) device.
  • Server 108 may be an intelligent server using machine learning and/or neural networks.
  • the external electronic device 104 or server 108 may be included in the second network 199.
  • the electronic device 101 may be applied to intelligent services (e.g., smart home, smart city, smart car, or healthcare) based on 5G communication technology and IoT-related technology.
  • An electronic device may be of various types.
  • Electronic devices may include, for example, portable communication devices (e.g., smartphones), computer devices, portable multimedia devices, portable medical devices, cameras, wearable devices, or home appliances.
  • Electronic devices according to embodiments of this document are not limited to the above-described devices.
  • first, second, or first or second may be used simply to distinguish one element from another, and may be used to distinguish such elements in other respects, such as importance or order) is not limited.
  • One (e.g. first) component is said to be “coupled” or “connected” to another (e.g. second) component, with or without the terms “functionally” or “communicatively”.
  • any of the components can be connected to the other components directly (e.g. wired), wirelessly, or through a third component.
  • module used in one embodiment of the present disclosure may include a unit implemented in hardware, software, or firmware, and is interchangeable with terms such as logic, logic block, component, or circuit, for example. can be used
  • a module may be an integrated part or a minimum unit of the parts or a part thereof that performs one or more functions.
  • the module may be implemented in the form of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • One embodiment of the present disclosure is one or more instructions stored in a storage medium (e.g., built-in memory 136 or external memory 138) that can be read by a machine (e.g., electronic device 101). It may be implemented as software (e.g., program 140) including these.
  • a processor e.g., processor 120
  • the one or more instructions may include code generated by a compiler or code that can be executed by an interpreter.
  • a storage medium that can be read by a device may be provided in the form of a non-transitory storage medium.
  • 'non-transitory' only means that the storage medium is a tangible device and does not contain signals (e.g. electromagnetic waves), and this term refers to cases where data is semi-permanently stored in the storage medium. There is no distinction between temporary storage cases.
  • a method according to an embodiment disclosed in this document may be provided and included in a computer program product.
  • Computer program products are commodities and can be traded between sellers and buyers.
  • the computer program product may be distributed in the form of a machine-readable storage medium (e.g. compact disc read only memory (CD-ROM)) or via an application store (e.g. Play Store TM ) or on two user devices (e.g. It can be distributed (e.g. downloaded or uploaded) directly between smart phones) or online.
  • a portion of the computer program product may be at least temporarily stored or temporarily created in a machine-readable storage medium, such as the memory of a manufacturer's server, an application store's server, or a relay server.
  • each component (e.g., module or program) of the above-described components may include a single or multiple entities, and some of the multiple entities may be separately placed in other components.
  • one or more of the above-described corresponding components or operations may be omitted, or one or more other components or operations may be added.
  • multiple components eg, modules or programs
  • the integrated component may perform one or more functions of each component of the plurality of components in the same or similar manner as those performed by the corresponding component of the plurality of components prior to the integration. .
  • operations performed by a module, program, or other component may be executed sequentially, in parallel, iteratively, or heuristically, or one or more of the operations may be executed in a different order, omitted, or , or one or more other operations may be added.
  • 'augmented reality' refers to overlaying a computer-generated virtual image on a physical, real-world environment or real-world object. It can mean showing as an image of .
  • an 'augmented reality display device refers to a device capable of expressing augmented reality, including augmented reality glasses in the shape of glasses worn by a user, as well as a head-mounted display. It may include a head mounted display apparatus, an augmented reality helmet, etc. These augmented reality display devices are useful in everyday life, such as information search, route guidance, and camera photography. In addition, augmented reality glasses devices in which the augmented reality display device is implemented in the form of glasses can be worn as a fashion item and used in both indoor and outdoor activities.
  • a 'real scene' e.g., external image, external real-world image
  • an electronic device e.g., AR glasses, augmented reality display device
  • real object real world object
  • an 'AR image (or virtual image)' may be an image generated through a display unit (e.g., the display unit 220 of FIG. 2) (e.g., a display engine).
  • AR image or (Virtual images) may include both static and dynamic images. These AR images (or virtual images) are overlaid on real scenes (e.g. external images, external live images), and are overlaid on real scenes (e.g. external images). It may be an image that shows information about real objects in the image (e.g., external reality), information about the operation of an augmented reality device, or a control menu.
  • FIG. 2 is a diagram illustrating an electronic device according to embodiments of the present disclosure.
  • an electronic device 200 may include augmented reality (AR) glass.
  • the electronic device 200 may include a human mounted device (HMD).
  • HMD human mounted device
  • the electronic device 200 includes a glass unit 210, a display unit 220, a recognition camera unit 230, and an eye tracking (ET) camera unit. It may include (240), an LED light (250), a printed circuit board unit (PCB) unit (260), a battery unit (270), a speaker unit (280), and a microphone unit (290).
  • a glass unit 210 a display unit 220, a recognition camera unit 230, and an eye tracking (ET) camera unit. It may include (240), an LED light (250), a printed circuit board unit (PCB) unit (260), a battery unit (270), a speaker unit (280), and a microphone unit (290).
  • PCB printed circuit board unit
  • 270 battery unit
  • speaker unit 280
  • a microphone unit 290
  • the glass unit 210 may include a first glass 211 (eg, glass for the right eye) and a second glass 212 (eg, glass for the left eye).
  • the glass unit 210 may be located in the front of the display unit 220 to protect the display unit 220.
  • the first glass 211 and/or the second glass 212 may be formed of a glass plate or a polymer, and may be made transparent or translucent.
  • the first glass 211 and the second glass 212 may be connected and formed as one body.
  • the glass unit 210 can control the transmission of external light incident on the display unit 220.
  • the display unit 220 may include a first display unit 221 for the right eye and a second display unit 222 for the left eye.
  • Each of the display units 221 and 222 includes a display (e.g., display 310 in Figure 3, display 410 in Figures 4 and 5), and a projection lens (e.g., projection lens 420 in Figure 4). , an optical combiner 430 (e.g., combiner optics) (e.g., the optical coupler 430 of FIG. 4), and an optical barrier (e.g., the optical barrier 415 of FIG. 5) (e.g., a barrel).
  • the first display unit 221 and the second display unit 222 include substantially the same components (e.g., displays 310 and 410, projection lenses 420, optical coupler 430, optical barrier ( 440)) may be included. Therefore, when explaining the components and operating methods of the display units 221 and 222, one display unit can be explained without distinguishing between the display unit for the right eye and the display unit for the left eye.
  • the display for the right eye e.g., display 310 in FIG. 3, display 410 in FIG. 4
  • the display for left eye e.g., display 310 in FIG. 3, display 410 in FIG. 4
  • Configuration may be included. Accordingly, when explaining the components and operating methods of the displays 310 and 410, one display can be described without distinguishing between the display for the right eye and the display for the left eye.
  • the displays 310 and 410 may include a liquid crystal display (LCoS), a light emitting diode (LED) on silicon (LEDoS), or an organic light emitting diode (OLED).
  • LCD liquid crystal display
  • LED light emitting diode
  • OLED organic light emitting diode
  • the displays 310 and 410 may include a micro LED (micro light emitting diode), or a digital mirror display device (DMD: digital mirror device).
  • the electronic device 200 may include a light source that radiates light to the screen output area of the display.
  • the displays 310 and 410 are made of either organic light emitting diodes or micro LEDs that can generate light on their own, good quality AR images can be provided to the user even if they do not include a separate light source.
  • the electronic device 200 can be lightweight. The user can use the electronic device 200 while wearing it on their face.
  • the recognition camera unit 230 may include a first recognition camera 231 and a second recognition camera 232.
  • the recognition camera unit 230 is a camera used for 3DoF (degrees of freedom), 6DoF head tracking, hand detection and tracking, and space recognition, and may include a GS (global shutter) camera.
  • a stereo camera is required for head tracking and spatial recognition, so the recognition camera unit 230 uses two cameras (e.g., a first recognition camera 231 and a second recognition camera 232). ))).
  • the eye tracking camera unit 240 includes a first ET (eye tracking) camera 241 (e.g., a camera for right eye recognition) and a second ET camera 242 (e.g., a camera for left eye recognition). can do.
  • the eye tracking camera unit 240 may detect the user's pupils (eg, right eye and left eye) and track the movement of the pupils. By tracking eye movement using the eye tracking camera unit 240, the center of the AR image displayed on the electronic device 200 (eg, AR glasses) can be positioned according to the direction in which the user gazes.
  • the LED light 250 may be attached to the frame of the electronic device 200 (eg, AR glasses).
  • the LED light 250 can irradiate infrared wavelengths to facilitate detection of the eyes.
  • the LED lighting 250 can be used as a means to supplement surrounding brightness when photographing the surroundings with the recognition camera unit 230.
  • the display unit 220 includes a first display driver 223 (e.g., a display driver integrated circuit (IC) 320 in FIG. 3) for driving the displays 310 and 410 for the right eye, and a second display driver 224 for driving the left eye displays 310 and 410.
  • a first display driver 223 e.g., a display driver integrated circuit (IC) 320 in FIG. 3
  • IC display driver integrated circuit
  • the PCB unit 260 may be placed on a leg portion of the electronic device 200 (eg, AR glasses) and may include a first PCB 261 and a second PCB 262.
  • the PCB unit 260 includes a glass unit 210, a recognition camera unit 230, an eye tracking camera unit 240, an LED light 250, a speaker unit 280, and a microphone unit 290. It may include at least one driving unit (eg, processor) and memory for control.
  • the battery unit 270 may be disposed on a leg portion of an electronic device (eg, AR glasses) and may include a first battery 271 and a second battery 272. Through the battery unit 270, the glass unit 210, display unit 220, recognition camera unit 230, eye tracking camera unit 240, LED lighting 250, PCB unit 260, speaker unit ( 280), and power for driving the microphone unit 290 may be supplied.
  • an electronic device eg, AR glasses
  • the glass unit 210, display unit 220, recognition camera unit 230, eye tracking camera unit 240, LED lighting 250, PCB unit 260, speaker unit ( 280), and power for driving the microphone unit 290 may be supplied.
  • the speaker unit 280 may include a first speaker 281 (eg, right speaker) and a second speaker 282 (eg, left speaker).
  • the speaker unit 280 may output sound according to control from the driving unit of the PCB unit 260.
  • the microphone unit 290 includes a first microphone 291 (e.g., top microphone), a second microphone 292 (e.g., right microphone), and a third microphone 293 (e.g., Left microphone) may be included.
  • the user's voice and external sounds can be converted into electrical signals through the microphone unit 290.
  • the first microphone 291 e.g., top microphone
  • the second microphone 292 e.g., right microphone
  • the third microphone 293 e.g., left microphone
  • the first microphone 291 e.g., top microphone
  • the second microphone 292 e.g., right microphone
  • the third microphone 293 e.g., left microphone
  • the first microphone 291 e.g., top microphone
  • dynamic e.g., It may include a microphone of the moving coil and ribbon
  • piezoelectric element e.g., MEMS (micro-electromechanical systems).
  • FIG. 3 is a block diagram of a display module according to various embodiments.
  • the display module 300 shown in FIG. 3 may be at least partially similar to the display module 160 shown in FIG. 1 or may include a different embodiment.
  • the display module 300 includes a display 310 for displaying an AR image (e.g., the display 410 in FIG. 4), and a display driver IC 320 for controlling the display 310 ( Hereinafter referred to as 'DDI (320)') may be included.
  • the display 310 includes a display substrate 312 (e.g., the display substrate 412 of FIG. 5) and an active layer 314 (e.g., the display substrate 314 of FIG. 5) disposed on the display substrate 312 to display an image. It may include the active layer 414 of FIG. 5).
  • the DDI 320 includes a data control unit 321, a memory 322, a timing control unit 323, a gate control unit 324, and a power supply device 325 for supplying power (ELVDD, ELVSS).
  • a data control unit 321, a memory 322, a timing control unit 323, a gate control unit 324, and a power supply device 325 for supplying power (ELVDD, ELVSS). may include.
  • the data control unit 321, memory 322, timing control unit 323, and gate control unit 324 may be included in the DDI 320, and at least a part may be included in the display 310.
  • the non-display area of the display 310 e.g. It can be placed in the bezel area.
  • the display 310 may include a plurality of gate lines (GL) and a plurality of data lines (DL).
  • the plurality of data lines DL may be formed in a first direction (eg, y-axis direction, vertical direction in FIG. 3) and arranged at designated intervals.
  • the plurality of gate lines GL may be formed in a second direction (eg, x-axis direction, horizontal direction in FIG. 3) substantially perpendicular to the first direction, and may be arranged at specified intervals.
  • a pixel P may be disposed in each of some areas of the display 310 where a plurality of gate lines GL and a plurality of data lines DL intersect.
  • each pixel P may display a designated gray level by being electrically connected to the gate line GL and the data line DL.
  • the power supply device 325 may generate driving voltages ELVDD and ELVSS to emit light for a plurality of pixels P disposed on the display 310.
  • the power supply device 325 may supply driving voltages (ELVDD and ELVSS) to the display 310.
  • the pixels P may receive scan signals and emission signals through the gate line GL and receive data signals through the data line DL.
  • the pixels P are a power source for driving a micro LED (light emitting diode) (or OLED (organic light emitting diode)), and the high-potential voltage (e.g., ELVDD voltage) and low-potential voltage (e.g., ELVSS voltage) can be input.
  • a micro LED light emitting diode
  • OLED organic light emitting diode
  • each pixel P includes a micro LED (or OLED) (e.g., LED 9), a pixel driving circuit for driving the micro LED (or OLED) (e.g., the first driving transistor in FIG. 9 910, a second driving transistor 920, a memory 930, a PWM signal output 940, and a PWM signal switch 950).
  • a micro LED or OLED
  • a pixel driving circuit for driving the micro LED e.g., the first driving transistor in FIG. 9 910, a second driving transistor 920, a memory 930, a PWM signal output 940, and a PWM signal switch 950.
  • the pixel driving circuit disposed in each pixel P turns on (e.g., activated state) or turns off (e.g., deactivated state) the micro LED (or OLED) based on scan signals and light emission signals. ) can be controlled.
  • each pixel P when the micro LED (or OLED) of each pixel P is turned on (e.g., activated), it displays a gray level (e.g., luminance) corresponding to the data signal for a period of 1 frame (or 1 frame). (for part of the period) may be displayed.
  • a gray level e.g., luminance
  • the data control unit 321 may drive a plurality of data lines DL.
  • the data control unit 321 receives at least one synchronization signal and a data signal (e.g., digital image data) from the timing control unit 323 or a processor (e.g., processor 120 of FIG. 1). You can.
  • the data control unit 321 may determine a data voltage (data) (eg, analog image data) corresponding to an input data signal using a reference gamma voltage and a designated gamma curve.
  • the data control unit 321 may supply the data voltage (data) to each pixel (P) by applying the data voltage (data) to the plurality of data lines (DL).
  • the gate control unit 324 may drive a plurality of gate lines GL.
  • the gate control unit 324 may receive at least one synchronization signal from the timing control unit 323 or the processor 120.
  • the gate control unit 324 may sequentially generate a plurality of gate signals and sequentially generate a plurality of light emission signals based on the synchronization signal.
  • the gate control unit 324 may sequentially supply the generated gate signals and emission signals to the pixels through the gate lines GL.
  • each gate line GL may include scan signal lines to which scan signals are applied and light emission signal lines to which light emission signals are applied.
  • the timing control unit 323 may control the driving timing of the data control unit 321 and the gate control unit 324.
  • the timing control unit 323 may receive data signals in units of one frame from a processor (eg, processor 120 of FIG. 1).
  • the timing control unit 323 converts the data signal (e.g., digital image data) input from the processor 120 to correspond to the resolution of the display 310, and sends the converted data signal to the data control unit 321. ) can be supplied to.
  • Figure 4 is a diagram showing a display unit according to an embodiment of the present disclosure.
  • Figure 5 is a diagram showing that the luminance of the center of the screen is displayed brightly, and the luminance of the peripheral portion of the screen is displayed relatively dark compared to the center of the screen.
  • the display unit 400 includes a display 410 (e.g., display 310 of FIG. 3), a projection lens 420, and an optical coupler. (430, combiner optics), and an optical barrier 415 (eg, barrel).
  • a display 410 e.g., display 310 of FIG. 3
  • a projection lens 420 e.g., projection lens 420
  • an optical coupler. 430, combiner optics
  • an optical barrier 415 eg, barrel
  • the display unit for the right eye and the display unit for the left eye may include the same configuration.
  • the display 410 includes a display substrate 412 (e.g., the display substrate 312 of FIG. 3) and an active layer 414 (e.g., the display substrate 414 of FIG. 3) disposed on the display substrate 412 to display an image. It may include the active layer 314 of FIG. 3).
  • the projection lens 420 may guide the path of display light (eg, AR image) emitted from the display 410.
  • the projection lens 420 may allow display light (eg, AR image) emitted from the display 410 to be incident on the optical coupler 430.
  • a waveguide 417 for transmitting light to the user's eyes may be formed by the optical barrier 415 (eg, barrel).
  • the optical barrier 415 e.g., barrel
  • display light e.g., AR image
  • the optical combiner 430 combines display light (e.g., AR image) emitted from the display 410 and light of a real scene (e.g., external image, external real-time image) to the user's eyes 401. It can be recognized.
  • the optical coupler 430 may guide light (eg, AR image) emitted from the display 410 to the user's eyes 401.
  • the optical coupler 430 combines light from a real scene (e.g., outside) coming through a first glass (e.g., the first glass 211 in FIG. 2) and a second glass (e.g., the second glass 212 in FIG. 2).
  • the optical combiner 430 may combine display light (e.g., AR image) and light of a real scene (e.g., external image, external photo) to allow the augmented reality image to be recognized by the user's eyes 401.
  • images e.g., external real images
  • light emitted from the display 410 e.g., AR images
  • the optical combiner 430 may combine display light (e.g., AR image) and light of a real scene (e.g., external image, external photo) to allow the augmented reality image to be recognized by the user's eyes 401.
  • Figure 6 is a diagram showing that luminance deviation occurs in the center of the screen and the periphery of the screen.
  • display light (e.g., AR image) emitted from the display 410 passes through the projection lens 420 and the optical coupler 430 to the center of the screen 501 and the periphery of the screen 502. )
  • a difference in luminance may occur. Due to the difference in luminance between the center 501 of the screen and the peripheral portion 502 of the screen, the image 610 displayed in the center 501 of the screen is displayed with high luminance, and the image displayed in the peripheral portion 502 of the screen 620 may be displayed with relatively low luminance.
  • the image 610 displayed at the center 501 of the screen may be clearly visible to the user, but the image 620 displayed at the periphery 502 of the screen may not be clearly visible to the user.
  • Figure 7 is a diagram illustrating an example of correcting the luminance difference between the center of the screen and the periphery of the screen.
  • the luminance of the center 501 of the screen e.g., the center 501 of the screen in FIG. 5
  • the peripheral portion 502 of the screen e.g., the periphery 502 of the screen in FIG. 5 are substantially the same. and/or color correction may be required.
  • the luminance of the peripheral portion 502 of the screen (e.g., the peripheral portion 502 of the screen in FIG. 5) is lower than the luminance of the central portion 501 of the screen (e.g., the central portion 501 of the screen in FIG. 5).
  • the luminance of the peripheral portion 502 of the screen can be increased to make the luminance of the entire screen 710 (full screen) uniform.
  • the brightness of the peripheral portion 502 of the screen can be increased to match the brightness of the central portion 501 of the screen.
  • Figure 8 is a diagram illustrating an example of correcting the luminance difference between the center of the screen and the periphery of the screen.
  • the luminance of the peripheral portion 502 of the screen (e.g., the peripheral portion 502 of the screen of FIG. 5) is higher than the luminance of the central portion 501 of the screen (e.g., the central portion of the screen 501 of FIG. 5). )), the luminance of the center 501 of the screen can be lowered to make the luminance of the entire screen 810 (full screen) uniform. At this time, the luminance of the center 501 of the screen can be lowered to match the luminance of the peripheral portion 502 of the screen.
  • FIG. 9 is a diagram illustrating a display according to an embodiment of the present disclosure.
  • FIG. 10 is a diagram 1000 showing driving signal signals of a display according to an embodiment of the present disclosure.
  • each pixel (e.g., pixel P in FIG. 3) of the display 900 according to an embodiment of the present disclosure is an LED (e.g., micro LED or OLED), and the LED is driven. It may include a pixel driving circuit to do this.
  • the pixel driving circuit includes a first driving transistor 910, a second driving transistor 920, a memory 930, a pulse width modulation (PWM) signal outputter 940, and a PWM signal switch 950. It can be included.
  • PWM pulse width modulation
  • the first driving transistor 910 may be placed at a node to which an LED is connected to improve IR-drop (or ohmic drop).
  • the first terminal 910a of the first driving transistor 910 is electrically connected to the first bias voltage line VL1
  • the second terminal 910b is electrically connected to the PWM signal switch 950
  • the third terminal 910b is electrically connected to the PWM signal switch 950.
  • the terminal 910c may be electrically connected to the second driving transistor 920.
  • the bias voltage VBIAS_P may be supplied to the first terminal 910a of the first driving transistor 910.
  • the first driving transistor 910 may be turned on or off by the bias voltage VBIAS_P.
  • the first terminal 920a of the second driving transistor 920 is electrically connected to the second bias voltage line VL2, and the second terminal 920b is electrically connected to the first driving transistor 910. and the third terminal 920c may be electrically connected to the anode terminal LEDa of the LED.
  • a bias voltage VBIAS_R/G/B
  • the second driving transistor 920 may be turned on or off by the bias voltage (VBIAS_R/G/B).
  • the height of the PWM signal (eg, the height of the pulse) may be adjusted by the bias voltage (VBIAS_R/G/B) supplied to the second driving transistor 920.
  • the light emission intensity of the LED (eg, the light emission brightness of the LED) may be adjusted by the second driving transistor 920.
  • the first driving transistor 910 and the second driving transistor 920 may be different types of transistors.
  • the first driving transistor 910 may be an N-type MOS transistor (NMOS)
  • the second driving transistor 920 may be a P-type MOS transistor (PMOS). It is not limited to this, and the first driving transistor 910 may be a P-type MOS transistor (PMOS), and the second driving transistor 920 may be an N-type MOS transistor (NMOS).
  • the anode terminal (LEDa) of the LED may be electrically connected to the second driving transistor 920, and the cathode terminal (LEDb) may be electrically connected to the VSS voltage line that supplies the VSS voltage.
  • the VDD voltage and VSS voltage may be supplied to the PWM signal outputter 940.
  • PWM signals 1010 of PWM1 to PWM8 are sequentially generated in accordance with the vertical synchronization signal (VSYNC), and PWM signals 1010 (e.g., PWM1 to PWM8) are connected to the first terminal of the PWM signal outputter 940. ) can be supplied.
  • Grayscale data stored in the memory 930 may be supplied to the second terminal of the PWM signal outputter 940.
  • the PWM signal outputter 940 may select one of the PWM signals 1010 (eg, PWM1 to PWM8) using the gray level value stored in the memory 930 and output it to the PWM signal switch 950.
  • the first terminal 950a of the PWM signal switch 950 is electrically connected to the output terminal of the PWM signal outputter 940, and the second terminal 950b supplies the LED VDD voltage (VDD_LED). It is electrically connected to the LED VDD voltage line, and the third terminal 950c may be connected to the first driving transistor 910.
  • the PWM signal switch 950 may be turned on or off by a PWM signal input to the first terminal 950a.
  • the PWM signal switch 950 can be turned on or off according to the input PWM signal to control the output of the LED VDD voltage (VDD_LED) to the first driving transistor 910.
  • the PWM signal switch 950 has an on time adjusted by the PWM signal input to the first terminal 950a, and outputs the LED VDD voltage (VDD_LED) during the on time to increase the emission time of the LED. This can be adjusted.
  • the memory 930 disposed in each pixel (P) may be composed of 8 bits, and the LED may emit light in gray levels from 0 to 255 (e.g., 256 gray levels) through the 8-bit memory 930. You can do it.
  • increasing the number of bits of the memory 930 can increase the gray scale that can be expressed.
  • the LED can emit light with a gray level of 0 to 511 levels (e.g., 512 gray levels), and if the memory 930 is composed of 10 bits, the LED can emit light with a gray level of 0 to 1023 levels. LEDs can emit light with gradations (e.g. 1024 gradations).
  • the electronic device of the present disclosure e.g., the electronic device 101 of FIG. 1 and the electronic device 200 of FIG. 2 (e.g., AR glasses) is installed in the center of the display 900 (e.g., FIG. 7 and It is disposed at the center of the display 900 so that the luminance of the center 501 of the screen in FIG. 8) and the peripheral portion of the display 900 (e.g., the peripheral portion 502 of the screen in FIGS. 7 and 8) are substantially the same.
  • the luminance of the LEDs of the pixels and/or the LEDs of the pixels disposed on the periphery of the display 900 can be adjusted.
  • the luminance of the LEDs of the pixels disposed in the peripheral portion of the display 900 is increased to increase the brightness of the display 900.
  • the luminance of the entire area e.g., the entire screen
  • the brightness of the peripheral portion 502 of the screen can be increased to match the brightness of the central portion 501 of the screen.
  • the luminance of the LEDs of the pixels disposed in the center of the display 900 is lowered to reduce the brightness of the display 900.
  • the luminance of the entire area e.g., the entire screen
  • the brightness of the central part 501 of the screen can be lowered to match the brightness of the peripheral part 502 of the screen.
  • the number of bits of the memory 930 (e.g., 8 bits) placed in the pixels of the central portion 501 of the screen is greater than that of the pixels of the peripheral portion 502 of the screen.
  • the number of bits of the placed memory 930 can be increased (e.g., 9 bits, 10 bits).
  • the area of individual pixels decreases as the PPI (pixel per inch) increases.
  • two driving transistors e.g., the first driving transistor 910) are installed for each pixel. and the second driving transistor 920), a 9-bit or more memory 930, signal wires, and power wires may be difficult to arrange.
  • the PPI of the display 900 increases, the area of each pixel decreases, making it difficult to place a memory of 9 bits or more.
  • FIG. 11 is a diagram illustrating adjusting the luminance of the center, periphery, and middle portion of a display according to an embodiment of the present disclosure.
  • FIG. 12 is a diagram illustrating a display according to an embodiment of the present disclosure.
  • the display 1100 includes a central portion 1110 (e.g., a first active area), a peripheral portion 1130 (e.g., a third active area), and the central portion 1110. It may include a middle part 1120 (eg, a second active area) located between the peripheral part 1130 and the peripheral part 1130.
  • a central portion 1110 e.g., a first active area
  • a peripheral portion 1130 e.g., a third active area
  • the central portion 1110 may include a middle part 1120 (eg, a second active area) located between the peripheral part 1130 and the peripheral part 1130.
  • the first number of bits of the first memory 1230 included in each pixel disposed in the center 1110 of the display e.g., the first active area
  • the middle portion 1120 of the display e.g., the first active area 2 active area
  • a second number of bits in the second memory 1240 included in each pixel e.g., a third active area
  • the third bit number of (1250) may be different.
  • the middle portion 1120 of the display is larger than the first number of bits (e.g., 8 bits) of the first memory 1230 included in each pixel disposed in the center portion 1110 (e.g., first active area) of the display.
  • the number of second bits (e.g., 9 bits) of the second memory 1240 included in each pixel disposed in the second active area (e.g., second active area) may be larger.
  • the second number of bits (e.g., 9 bits) of the second memory 1240 included in each pixel disposed in the middle portion 1120 (e.g., second active area) of the display is greater than the second number of bits (e.g., 9 bits) in the peripheral portion 1130 of the display.
  • the third number of bits (e.g., 10 bits) of the third memory 1250 included in each pixel disposed in the third active area (e.g., 10 bits) may be larger.
  • each pixel disposed in the center 1110 of the display includes a plurality of signal wires, a plurality of power wires, an LED, a first driving transistor 910, and a second driving transistor. It may include a transistor 920, a first memory 1230, a PWM signal outputter 940, and a PWM signal switch 950.
  • the first memory 1230 included in each pixel disposed in the center 1110 (eg, first active area) of the display may have a first number of bits (eg, 8 bits).
  • each pixel disposed in the middle portion 1120 (e.g., second active area) of the display includes a plurality of signal wires, a plurality of power wires, an LED, a second driving transistor 920, and a second active area. It may include a memory 1240, a PWM signal outputter 940, and a PWM signal switch 950.
  • the second memory 1240 included in each pixel disposed in the middle portion 1120 (e.g., second active area) of the display has a second number of bits (e.g., 9 bits) greater than the first number of bits.
  • the first driving transistor 910 is not disposed in the middle portion 1120 (e.g., the second active area) of the display, and the second memory 1240 is installed as much as the area excluding the first driving transistor 910. By making it larger, 1 additional bit can be secured so that the second memory 1240 has a total of 9 bits.
  • the second area for arranging one driving transistor formed in the middle part 1120 is reduced than the first area for arranging a plurality of driving transistors formed in the central part 1110, so that a spare area can be secured.
  • the size (e.g., number of bits) of the second memory 1240 can be increased by the spare area secured by reducing the number of driving transistors by one.
  • each pixel disposed in the peripheral portion 1130 (e.g., third active area) of the display includes a plurality of signal wires, a plurality of power wires, an LED, a second driving transistor 920, and a third memory. It may include (1250), a PWM signal outputter (940), and a PWM signal switch (950).
  • the third memory 1250 included in each pixel disposed in the peripheral portion 1130 (e.g., third active area) of the display has a third number of bits (e.g., 10 bits) greater than the first number of bits. You can have it.
  • the first driving transistor 910 is not placed in the peripheral portion 1130 (e.g., third active area) of the display, and the third memory 1250 is made larger by the area excluded from the first driving transistor 910.
  • the third memory 1250 is made larger by the area excluded from the first driving transistor 910.
  • 2 additional bits can be secured so that the third memory 1250 has a total of 10 bits.
  • the third area for arranging a single driving transistor formed in the peripheral part 1130 is reduced from the first area for arranging a plurality of driving transistors formed in the central part 1110, thereby securing a spare area.
  • the size (e.g., number of bits) of the third memory 1250 can be increased by the spare area secured by reducing the number of driving transistors by one.
  • the first driving transistor 910 may not be disposed in the middle portion 1120 (e.g., the second active area) of the display, and the second memory 1240 may have a total of 10 bits.
  • the first driving transistor 910 may not be placed in the peripheral portion 1130 (e.g., third active area) of the display, and the third memory 1250 may have a total of 11 to 12 bits.
  • FIG. 13 is a diagram 1300 showing driving signals for driving pixels disposed in the center of the display.
  • FIG. 14 is a diagram 1400 showing driving signals for driving pixels disposed in the middle portion of the display.
  • FIG. 15 is a diagram 1500 showing driving signals for driving pixels disposed at the periphery of a display.
  • PWM signals PWM 1 to 10 having 1 to 10 pulse width types may be input to the PWM signal outputter 940 (e.g., third active area) 1130).
  • the first memory 1230 disposed in the center 1110 of the display (e.g., the first active area) has a first number of bits (e.g., 8 bits) and is output to the PWM signal outputter 940.
  • the emission time of the LED can be adjusted by selectively using 8 PWM signals 1310 (eg, PWM1 to PWM8) among the 10 input PWM signals.
  • the second memory 1240 disposed in the middle portion 1120 (e.g., second active area) of the display has a second number of bits (e.g., 9 bits), so that the PWM signal outputter 940
  • the emission time of the LED can be adjusted by selectively using 9 PWM signals 1310 and 1410 among the 10 PWM signals input to .
  • the middle part 1120 of the display e.g., the second active area
  • has one PWM signal added e.g., 8 PWM signals 1310 than the central part 1110 of the display (e.g., the first active area).
  • each pixel disposed in the middle portion 1120 (e.g., the second active area) of the display can compensate for luminance by adjusting the grayscale in 9 bits.
  • the third memory 1250 disposed in the peripheral portion 1130 (e.g., third active area) of the display has a third number of bits (e.g., 10 bits), and is output to the PWM signal outputter 940.
  • the emission time of the LED can be adjusted by selectively using the 10 input PWM signals (1310, 1410, 1510).
  • the peripheral portion 1130 of the display e.g., third active area
  • has two additional signals e.g., eight PWM signals 1310) than the central portion 1110 of the display (e.g., first active area).
  • the LED of each pixel disposed in the peripheral portion 1130 (e.g., third active area) of the display can compensate for luminance by adjusting the grayscale to 10 bits.
  • the luminance of pixels around the boundary is adjusted so that no difference in luminance is recognized at the boundary between the central portion 1110 of the display (e.g., first active area) and the middle portion 1120 of the display (e.g., second active area). can be adjusted.
  • the luminance of pixels around the boundary is adjusted so that the difference in luminance is not recognized at the boundary between the middle portion 1120 (e.g., second active area) of the display and the peripheral portion 1130 (e.g., third active area) of the display. can be adjusted.
  • Figure 16 is a diagram showing that the luminance of the entire area of the display (eg, the full screen) becomes uniform.
  • the first memory 1230 disposed in the center 1110 of the display (e.g., first active area) is formed with a first number of bits (e.g., 8 bits)
  • the second memory 1240 disposed in the middle part 1120 of the display (e.g., the second active area) is formed with a second number of bits (e.g., 9 bits)
  • the second memory 1240 disposed in the middle part 1120 of the display (e.g., the second active area) is formed with a second number of bits (e.g., 9 bits)
  • the second memory 1240 is formed in the peripheral part 1130 of the display (e.g., the third active area).
  • the third memory 1250 disposed in the active area may be formed with a third number of bits (e.g., 10 bits).
  • An electronic device e.g., the electronic device 101 of FIG. 1 and the electronic device 200 of FIG. 2 compensates for the luminance of the LEDs with added bits of memory, thereby adjusting the entire area of the display ( 1640) (e.g., the entire screen) can be made uniform.
  • 17 is a diagram illustrating a display according to an embodiment of the present disclosure.
  • the display 1700 has a central portion 1710 (e.g., first active area), a peripheral portion 1730 (e.g., third active area), and a space between the central portion 1710 and the peripheral portion 1730. It may include an intermediate portion 1720 (eg, a second active area) located therein.
  • a central portion 1710 e.g., first active area
  • a peripheral portion 1730 e.g., third active area
  • a space between the central portion 1710 and the peripheral portion 1730 may include an intermediate portion 1720 (eg, a second active area) located therein.
  • the first number of bits of the first memory 930 included in each pixel disposed in the center portion 1710 of the display e.g., the first active area
  • the middle portion 1720 of the display e.g., the first active area 2 active area
  • a second number of bits in the second memory 1740 included in each pixel e.g., a third active area
  • the third bit number of (1750) may be different.
  • the middle portion 1720 of the display is larger than the first number of bits (e.g., 8 bits) of the first memory 930 included in each pixel disposed in the center portion 1710 (e.g., first active area) of the display.
  • the second number of bits (e.g., 9 bits) of the second memory 1740 included in each pixel disposed in the second active area (e.g., second active area) may be larger.
  • the second number of bits (e.g., 9 bits) of the second memory 1740 included in each pixel disposed in the middle portion 1720 (e.g., second active area) of the display is greater than the second number of bits (e.g., 9 bits) in the peripheral portion 1730 of the display.
  • the third number of bits (e.g., 10 bits) of the third memory 1750 included in each pixel disposed in the third active area (e.g., 10 bits) may be larger.
  • each pixel disposed in the central portion 1710 (e.g., first active area) of the display includes a plurality of signal wires, a plurality of power wires, an LED, a first driving transistor 910, and a second driving transistor. It may include a transistor 920, a first memory 930, a PWM signal outputter 940, and a PWM signal switch 950.
  • the first memory 930 included in each pixel disposed in the central portion 1710 (e.g., first active area) of the display may have a first number of bits (e.g., 8 bits).
  • PWM signals (PWM 1 to 10) having 1 to 10 pulse width types may be input to the PWM signal output 940 in the center portion 1710 of the display (e.g., first active area).
  • each pixel disposed in the middle portion 1720 (e.g., second active area) of the display includes a plurality of signal wires, a plurality of power wires, an LED, a first driving transistor 1760, and a second driving transistor 1770. ), a second memory 1740, a PWM signal outputter 940, and a PWM signal switch 950.
  • the second memory 1740 included in each pixel disposed in the middle portion 1720 (e.g., second active area) of the display has a second number of bits (e.g., 9 bits) greater than the first number of bits.
  • PWM signals PWM 1 to 10
  • each pixel disposed in the peripheral portion 1730 of the display includes a plurality of signal wires, a plurality of power wires, an LED, a first driving transistor 1780, and a second driving transistor.
  • the third memory 1750 included in each pixel disposed in the peripheral portion 1730 (e.g., third active area) of the display may have a third number of bits (e.g., a third number of bits greater than the first and second number of bits). : 10 bits).
  • the display 1700 includes a central portion 1710 (e.g., a first active area), a middle portion of the display 1720 (e.g., a second active area), and a peripheral portion 1730 of the display (e.g., a second active area).
  • 3 active area may be formed differently.
  • the display 1700 may have a first number of pixels (eg, a first PPI) arranged in the central part 1710 (eg, a first active area).
  • a second number of pixels (eg, a second PPI) smaller than the first number may be disposed in the middle portion 1720 (eg, a second active area) of the display.
  • a third number of pixels (e.g., a third PPI) smaller than the second number may be disposed in the peripheral portion 1730 (e.g., a third active area) of the display.
  • the middle portion 1720 e.g., second active area
  • an area corresponding to the reduced pixels is provided in the middle portion 1720 (e.g., second active area) having a second PPI that is smaller than the first PPI of the center portion 1710 (e.g., first active area).
  • the second memory 1740 can be formed larger.
  • 1 bit can be additionally secured to correspond to the area corresponding to the reduced pixels, so that the second memory 1740 can have a total of 9 bits. .
  • the peripheral portion 1730 e.g., : third active area
  • the third memory 1750 can be formed larger by an area corresponding to the reduced pixels.
  • 2 additional bits corresponding to the area corresponding to the reduced pixels can be secured so that the third memory 1750 has a total of 10 bits.
  • the display 1700 includes a central portion 1710 (e.g., a first active area), a peripheral portion 1730 (e.g., a third active area), and the central portion 1710 and the peripheral portion 1730. It may include an intermediate part 1720 (eg, a second active area) located between the two parts.
  • the first number of bits of the first memory 930 included in each pixel disposed in the center portion 1710 of the display e.g., the first active area
  • the middle portion 1720 of the display e.g., the first active area 2 active area
  • a second number of bits in the second memory 1740 included in each pixel e.g., a third active area
  • the third bit number of (1750) may be different.
  • the middle portion 1720 of the display is larger than the first number of bits (e.g., 8 bits) of the first memory 930 included in each pixel disposed in the center portion 1710 (e.g., first active area) of the display.
  • the second number of bits (e.g., 9 bits) of the second memory 1740 included in each pixel disposed in the second active area (e.g., second active area) may be larger.
  • the second number of bits (e.g., 9 bits) of the second memory 1740 included in each pixel disposed in the middle portion 1720 (e.g., second active area) of the display is greater than the second number of bits (e.g., 9 bits) in the peripheral portion 1730 of the display.
  • the third number of bits (e.g., 10 bits) of the third memory 1750 included in each pixel disposed in the third active area (e.g., 10 bits) may be larger.
  • each pixel disposed in the central portion 1710 (e.g., first active area) of the display includes a plurality of signal wires, a plurality of power wires, an LED, a first driving transistor 910, and a second driving transistor. It may include a transistor 920, a first memory 930, a PWM signal outputter 940, and a PWM signal switch 950.
  • the first memory 930 included in each pixel disposed in the central portion 1710 (e.g., first active area) of the display may have a first number of bits (e.g., 8 bits).
  • the first driving transistor 910 and the second driving transistor 920 disposed in the central portion 1710 (eg, first active area) of the display may be formed to have a first size.
  • the first memory 930 disposed in the center 1710 of the display may have a total of 8 bits.
  • the first memory 930 disposed in the center portion 1710 (e.g., first active area) of the display has a first number of bits (e.g., 8 bits), so that 10 PWM signals input to the PWM signal outputter 940
  • the emission time of the LED can be adjusted by selectively using eight PWM signals among the signals.
  • each pixel disposed in the middle portion 1720 of the display includes a plurality of signal wires, a plurality of power wires, an LED, a first driving transistor 1760, and a second active area. It may include a driving transistor 1770, a second memory 1740, a PWM signal outputter 940, and a PWM signal switch 950.
  • the second memory 1740 included in each pixel disposed in the middle portion 1720 (e.g., second active area) of the display has a second number of bits (e.g., 9 bits) greater than the first number of bits.
  • the first driving transistor 1760 and the second driving transistor 1770 disposed in the middle portion 1720 (e.g., the second active area) of the display are disposed in the middle portion 1710 (e.g., the first active area) of the display. It may be formed to have a second size smaller than the first size of the first driving transistor 910 and the second driving transistor 920 disposed in the active area. For example, the size (e.g., second size) of the first driving transistor 1760 and the second driving transistor 1770 disposed in the middle portion 1720 (e.g., second active area) of the display is reduced by the area.
  • the second memory 1740 can be formed larger.
  • the size (e.g., second size) of the first driving transistor 1760 and the second driving transistor 1770 disposed in the middle portion 1720 (e.g., second active area) of the display is reduced by 1 bit. Additional memory can be secured so that the second memory 1740 has a total of 9 bits.
  • the second memory 1740 disposed in the middle portion 1720 (e.g., second active area) of the display has a second number of bits (e.g., 9 bits), so that the PWM signal outputter 940
  • the emission time of the LED can be adjusted by selectively using 9 PWM signals among the 10 PWM signals input.
  • the LED of each pixel disposed in the middle portion 1720 (e.g., the second active area) of the display can compensate for luminance by adjusting the grayscale in 9 bits.
  • each pixel disposed in the peripheral portion 1730 of the display includes a plurality of signal wires, a plurality of power wires, an LED, a first driving transistor 1780, and a second driving transistor. It may include a transistor 1790, a third memory 1750, a PWM signal outputter 940, and a PWM signal switch 950.
  • the third memory 1750 included in each pixel disposed in the peripheral portion 1730 (e.g., third active area) of the display may have a third number of bits (e.g., a third number of bits greater than the first and second number of bits). : 10 bits).
  • the first driving transistor 1780 and the second driving transistor 1790 disposed in the peripheral portion 1730 (e.g., third active area) of the display are disposed in the middle portion 1720 (e.g., second active area) of the display. It may be formed to have a third size smaller than the second size of the first driving transistor 1760 and the second driving transistor 1770 disposed in the active area.
  • the size (e.g., third size) of the first driving transistor 1780 and the second driving transistor 1790 disposed in the peripheral portion 1730 (e.g., third active area) of the display is reduced by the reduced area.
  • the memory 1750 can be formed larger. Two bits are added to correspond to the reduced size (e.g., third size) of the first driving transistor 1780 and the second driving transistor 1790 disposed in the peripheral portion 1730 (e.g., third active area) of the display. It is possible to secure the third memory 1750 to have a total of 10 bits.
  • the third memory 1750 disposed in the peripheral portion 1730 (e.g., third active area) of the display has a third number of bits (e.g., 10 bits), and is output to the PWM signal outputter 940.
  • the emission time of the LED can be adjusted by selectively using the 10 input PWM signals.
  • the LED of each pixel disposed in the peripheral portion 1730 (e.g., third active area) of the display can compensate for luminance by adjusting the grayscale in 10 bits.
  • FIG. 18 is a diagram 1800 showing driving signals for driving pixels disposed in the center of the display.
  • the center part 1710 e.g., first active area
  • the middle part 1720 e.g., second active area
  • the peripheral part 1730 e.g., third active area
  • a ninth PWM signal may be added.
  • the processor e.g., processor 120 in FIG. 1
  • the processor can control the DDI (e.g., DDI 320 in FIG. 3) to set the number of light emissions according to the added ninth PWM signal (PWM9) differently on a frame-by-frame basis. .
  • a ninth PWM signal (PWM9) and a tenth PWM signal (PWM10) may be added.
  • the processor e.g., processor 120 in FIG. 1 controls the DDI (e.g., DDI 320 in FIG. 3) to determine the number of light emissions according to the added ninth PWM signal (PWM9) and tenth PWM signal (PWM10).
  • DDI e.g., DDI 320 in FIG.
  • the first memory 930 disposed in the center portion 1710 of the display (e.g., the first active area) is formed with a first number of bits (e.g., 8 bits), and the middle portion 1720 of the display (e.g., the second active area)
  • the second memory 1740 disposed in the active area is formed with a second number of bits (e.g., 9 bits)
  • the third memory 1750 is disposed in the peripheral portion 1730 of the display (e.g., the third active area).
  • An electronic device e.g., the electronic device 101 of FIG. 1 and the electronic device 200 of FIG. 2 compensates for the luminance of the LEDs with the added bit of memory and the added PWM signal. By doing so, the luminance of the entire display area (e.g., the entire display area 1640 of FIG. 16) (e.g., the entire screen) can be made uniform.
  • the pulse of the PWM signal added for luminance compensation in the middle part 1720 (e.g., second active area) of the display compared to the center part 1710 (e.g., first active area) of the display is
  • the number of LEDs that emit light can be varied on a frame-by-frame basis.
  • a PWM signal (e.g., PWM 1) may be applied in the middle part 1720 of the display (e.g., the second active area) so that luminance compensation in the middle part 1720 (e.g., the second active area) of the display occurs naturally.
  • the number of LEDs emitted by pixels may vary depending on ⁇ 9).
  • a portion of the middle portion 1720 (e.g., second active area) of the display adjacent to the center portion 1710 (e.g., first active area) of the display is the center portion 1710 (e.g., first active area) of the display.
  • the LEDs of the pixels according to the PWM signal may be made to emit light in a first number so that the difference between the area and luminance is not large.
  • the middle portion 1720 of the display e.g., the second active area
  • the portion that is not adjacent to the center portion of the display 1710 (e.g., the first active area) contains pixels according to the PWM signal (e.g., PWM 1 to 9).
  • the LEDs may be made to emit light in a second number greater than the first number.
  • the pulse of the PWM signal added for luminance compensation in the peripheral portion 1730 (e.g., third active area) of the display compared to the central portion 1710 (e.g., first active area) of the display is framed.
  • the number of LEDs emitting light can be varied per unit.
  • a PWM signal e.g., PWM 1 to 10
  • the peripheral portion 1730 of the display e.g., the third active area
  • the number of LEDs emitting light of the pixels may vary.
  • a portion of the peripheral portion 1730 (e.g., third active area) of the display adjacent to the middle portion 1720 (e.g., second active area) of the display is the middle portion 1720 (e.g., second active area) of the display.
  • the LEDs of the pixels according to the PWM signal can be made to emit light in a third number so that the difference in luminance from the active area is not large.
  • the portion that is not adjacent to the middle portion of the display 1720 contains pixels according to the PWM signal (e.g., PWM 1 to 10). It is possible to make the LEDs emit light in a fourth number that is greater than the third number.
  • FIG. 19 is a diagram illustrating a display according to an embodiment of the present disclosure.
  • the display 1900 has a central portion 1910 (e.g., first active area), a peripheral portion 1930 (e.g., third active area), and a space between the central portion 1910 and the peripheral portion 1930. It may include a middle portion 1920 (eg, a second active area) located therein.
  • a central portion 1910 e.g., first active area
  • a peripheral portion 1930 e.g., third active area
  • a space between the central portion 1910 and the peripheral portion 1930 may include a middle portion 1920 (eg, a second active area) located therein.
  • the first number of bits of the first memory 930 included in each pixel disposed in the center portion 1910 of the display e.g., the first active area
  • the middle portion 1920 of the display e.g., the first active area 2 active area
  • a second number of bits in the second memory 1940 included in each pixel e.g., the third memory included in each pixel located in the periphery 1930 of the display (e.g., a third active area).
  • the number of third bits may be different.
  • the middle portion 1920 of the display is larger than the first number of bits (e.g., 8 bits) of the first memory 930 included in each pixel disposed in the center portion 1910 (e.g., first active area) of the display.
  • the number of second bits (e.g., 9 bits) of the second memory 1940 included in each pixel disposed in the second active area (e.g., second active area) may be larger.
  • the second number of bits (e.g., 9 bits) of the second memory 1940 included in each pixel disposed in the middle portion 1920 (e.g., second active area) of the display is greater than the second number of bits (e.g., 9 bits) in the peripheral portion 1930 of the display.
  • the number of third bits (e.g., 10 bits) of the third memory 1950 included in each pixel disposed in the third active area (e.g., 10 bits) may be larger.
  • each pixel disposed in the center 1910 of the display includes a plurality of signal wires, a plurality of power wires, an LED, a first driving transistor 910, and a second driving transistor. It may include a transistor 920, a first memory 930, a PWM signal outputter 940, and a PWM signal switch 950.
  • the first memory 930 included in each pixel disposed in the central portion 1910 (e.g., first active area) of the display may have a first number of bits (e.g., 8 bits).
  • each pixel disposed in the middle portion 1920 (e.g., second active area) of the display includes a plurality of signal wires, a plurality of power wires, an LED, a first driving transistor 1960, and a second active area. It may include a driving transistor 1970, a second memory 1940, a PWM signal outputter 940, and a PWM signal switch 950.
  • the second memory 1940 included in each pixel disposed in the middle portion 1920 (e.g., second active area) of the display has a second number of bits (e.g., 9 bits) greater than the first number of bits.
  • the middle portion of the display (e.g., the second active area) is equal to the area secured by reducing the PPI of the middle portion 1920 (e.g., the second active area) or reducing the sizes of the first driving transistor 1960 and the second driving transistor 1970.
  • the number of bits (e.g., 9 bits) of the second memory 1940 disposed in each pixel of 1920 (e.g., second active area) may be increased.
  • each pixel disposed in the peripheral portion 1930 (e.g., third active area) of the display includes a plurality of signal wires, a plurality of power wires, an LED, a first driving transistor 1980, and a second driving transistor 1980. It may include a transistor 1990, a third memory 1950, a PWM signal outputter 940, and a PWM signal switch 950.
  • the third memory 1950 included in each pixel disposed in the periphery 1930 (e.g., third active area) of the display has a third number of bits (e.g., a third number of bits greater than the first and second number of bits). : 10 bits).
  • the peripheral area 1930 of the display is increased by the area secured.
  • the number of bits (e.g., 10 bits) of the third memory 1950 disposed in each pixel of the third active area may be increased.
  • the first memory 930, the second memory 1940, and the third memory 1950 may have different numbers of bits.
  • the processor e.g., processor 120 in FIG. 1 controls the DDI (e.g., DDI 320 in FIG. 3) to control the central portion 1910 (e.g., first active area) and the middle portion 1920 (e.g., The number of pulses of the PWM signal input to the PWM signal outputs 940 disposed in the second active area) and the peripheral portion 1390 (e.g., third active area) may be set differently.
  • the first to eighth PWM signals are input to the PWM signal outputs 940 disposed in each pixel of the center portion 1910 (e.g., the first active area), and the middle portion 1920
  • the first to ninth PWM signals are input to the PWM signal outputters 940 disposed in each pixel of (e.g., the second active area), and the peripheral portion 1930 (e.g., the third active area)
  • the first to tenth PWM signals can be input to the PWM signal outputters 940 arranged in each pixel.
  • the center part 1910 (e.g., first active area) of the display expresses gray scale with 8 bits
  • the middle part 1920 (e.g., second active area) expresses gray scale with 9 bits
  • the peripheral part (e.g., second active area) expresses gray scale with 9 bits.
  • 1930) (e.g., third active area) can compensate for luminance by expressing grayscale with 10 bits.
  • a ninth PWM signal may be added. Brightness can be compensated by increasing the number of times the LED emits light according to the added ninth PWM signal (PWM9).
  • a ninth PWM signal (PWM9) and a tenth PWM signal (PWM10) may be added. Brightness can be compensated by increasing the number of times the LED emits light according to the added ninth PWM signal (PWM9) and tenth PWM signal (PWM10).
  • An electronic device (e.g., the electronic device 101 of FIG. 1 and the electronic device 200 of FIG. 2) according to an embodiment of the present disclosure is disposed in the central portion 1910 (e.g., the first active area) of the display.
  • the first memory 930 is formed with a first number of bits (e.g., 8 bits)
  • the second memory 1940 disposed in the middle part 1920 of the display e.g., the second active area
  • the brightness of the entire display area e.g., the entire display area 1640 of FIG. 16) (e.g., the full screen) can be made uniform by compensating the luminance of the LEDs with the bits of the memory and the added PWM signal. You can.
  • FIG. 20 is a diagram illustrating a display and operation method according to an embodiment of the present disclosure.
  • the display 2000 has a central portion 2010 (e.g., a first active area), a peripheral portion 2030 (e.g., a third active area), and a space between the central portion 2010 and the peripheral portion 2030. It may include a middle portion 2020 (eg, a second active area) located therein.
  • a central portion 2010 e.g., a first active area
  • a peripheral portion 2030 e.g., a third active area
  • a space between the central portion 2010 and the peripheral portion 2030 may include a middle portion 2020 (eg, a second active area) located therein.
  • each pixel disposed in the center 2010 of the display includes a plurality of signal wires, a plurality of power wires, an LED, a first driving transistor 910, and a second driving transistor. It may include a transistor 920, a memory 2050, a PWM signal outputter 2040, and a PWM signal switch 950.
  • the memory 2050 included in each pixel disposed in the center 2010 of the display may have a first number of bits (eg, 8 bits).
  • each pixel disposed in the middle portion 2020 of the display includes a plurality of signal wires, a plurality of power wires, an LED, a first driving transistor 910, and a second active area. It may include a driving transistor 920, a memory 2050, a PWM signal outputter 2040, and a PWM signal switch 950.
  • the memory 2050 included in each pixel disposed in the middle portion 2020 (e.g., second active area) of the display may have a first number of bits (e.g., 8 bits).
  • each pixel disposed in the peripheral portion 2030 of the display includes a plurality of signal wires, a plurality of power wires, an LED, a first driving transistor 910, and a second driving transistor. It may include a transistor 920, a memory 2050, a PWM signal outputter 2040, and a PWM signal switch 950.
  • the memory 2050 included in each pixel disposed in the peripheral portion 2030 (e.g., third active area) of the display may have a first number of bits (e.g., 8 bits).
  • a processor controls a DDI (e.g., DDI 320 in FIG. 3) and places it in the center 2010 of the display (e.g., first active area).
  • a first bias voltage 2060 (VBIAS1_R/G/B) supplied to the second driving transistor 920, and a second driving transistor 920 disposed in the middle portion 2020 (e.g., second active area) of the display. ), and a third bias supplied to the second driving transistor 920 disposed in the peripheral portion 2030 (e.g., third active area) of the display.
  • the size of voltage 2080 (VBIAS3_R/G/B) can be set differently.
  • a processor controls a DDI (e.g., DDI 320 in FIG. 3) to display each display disposed in the center 2010 (e.g., first active area).
  • a first bias voltage 2060 (VBIAS1_R/G/B) of a first value may be supplied to the second driving transistor 920 included in the pixel.
  • a processor controls a DDI (e.g., DDI 320 in FIG. 3) to display a display device disposed in the middle portion 2020 (e.g., second active area) of the display.
  • a second bias voltage 2070 VBIAS2_R/G/B with a second value greater than the first value may be supplied to the second driving transistor 920 included in each pixel.
  • a processor controls a DDI (e.g., DDI 320 in FIG. 3) to display each display disposed in the periphery 2030 (e.g., third active area).
  • a third bias voltage 2080 (VBIAS3_R/G/B) with a third value greater than the first and second values may be supplied to the second driving transistor 920 included in the pixel.
  • An electronic device (e.g., the electronic device 101 of FIG. 1 and the electronic device 200 of FIG. 2) according to an embodiment of the present disclosure includes a central portion 2010 (e.g., a first active area) and a middle portion of the display. (2020) (e.g., second active area), and the magnitude of the bias voltages (2060, 2070, 2080) supplied to the second driving transistor 920 disposed in the peripheral portion 2030 (e.g., third active area).
  • the luminance of the entire area of the display e.g., the entire area of the display 1640 of FIG. 16
  • the entire screen can be made uniform.
  • 21 is a diagram illustrating a display and operation method according to an embodiment of the present disclosure.
  • the display 2100 has a central portion 2110 (e.g., first active area), a peripheral portion 2130 (e.g., third active area), and a space between the central portion 2110 and the peripheral portion 2130. It may include a middle portion 2120 (eg, a second active area) located therein.
  • a central portion 2110 e.g., first active area
  • a peripheral portion 2130 e.g., third active area
  • a space between the central portion 2110 and the peripheral portion 2130 may include a middle portion 2120 (eg, a second active area) located therein.
  • each pixel disposed in the center 2110 of the display includes a plurality of signal wires, a plurality of power wires, an LED, a first driving transistor 910, and a second driving transistor. It may include a transistor 920, a memory 2150, a PWM signal outputter 2140, and a PWM signal switch 950.
  • the memory 2150 included in each pixel disposed in the center 2110 of the display may have a first number of bits (eg, 8 bits).
  • each pixel disposed in the middle portion 2120 of the display includes a plurality of signal wires, a plurality of power wires, an LED, a first driving transistor 910, and a second active area. It may include a driving transistor 920, a memory 2150, a PWM signal outputter 2140, and a PWM signal switch 950.
  • the memory 2150 included in each pixel disposed in the middle portion 2120 (e.g., second active area) of the display may have a first number of bits (e.g., 8 bits).
  • each pixel disposed in the peripheral portion 2130 (e.g., third active area) of the display includes a plurality of signal wires, a plurality of power wires, an LED, a first driving transistor 910, and a second driving transistor. It may include a transistor 920, a memory 2150, a PWM signal outputter 2140, and a PWM signal switch 950.
  • the memory 2150 included in each pixel disposed in the peripheral portion 2130 (e.g., third active area) of the display may have a first number of bits (e.g., 8 bits).
  • a processor controls a DDI (e.g., DDI 320 of FIG. 3) to control the central portion 2110 (e.g., first active area) of the display, the display. of the LED VDD voltage (VDD_LED) supplied to the PWM signal switches 950 disposed in the middle portion 2120 (e.g., second active area) and the peripheral portion 2130 (e.g., third active area) of the display. You can set different values.
  • VDD_LED LED VDD voltage
  • a processor controls a DDI (e.g., DDI 320 in FIG. 3) to display data to each pixel in the central portion 2110 (e.g., first active area) of the display.
  • the first LED VDD voltage 2160 (VDD_LED1) of the first value may be supplied to the disposed PWM signal switch 950.
  • a processor controls a DDI (e.g., DDI 320 in FIG. 3) to control each pixel in the middle portion 2120 (e.g., second active area) of the display.
  • a second LED VDD voltage 2170 (VDD_LED2) of a second value greater than the first value may be supplied to the PWM signal switch 950 disposed in .
  • a processor controls a DDI (e.g., DDI 320 in FIG. 3) to display data to each pixel in the peripheral portion 2130 (e.g., second active area) of the display.
  • the third LED VDD voltage 2180 (VDD_LED3) of a third value greater than the first and second values may be supplied to the disposed PWM signal switch 950.
  • An electronic device (e.g., the electronic device 101 of FIG. 1 and the electronic device 200 of FIG. 2) according to an embodiment of the present disclosure includes a central portion 2110 (e.g., a first active area) and a middle portion of the display. (2120) (e.g., second active area), and the size of the LED VDD voltages (2160, 2170, and 2180) supplied to the PWM signal switch 950 disposed in the peripheral portion 2130 (e.g., third active area)
  • the luminance of the entire display area e.g., the entire display area 1640 of FIG. 16
  • the entire screen can be made uniform.
  • FIG. 22 is a diagram 2200 showing a method of operating an electronic device including a display according to an embodiment of the present disclosure.
  • a display according to an embodiment of the present disclosure (e.g., the display 900 of FIG. 9, the display 1100 of FIGS. 11 and 12, the display 1700 of FIG. 17, and the display of FIG. 19 ( 1900), the display 2000 of FIG. 20, and the display 2100 of FIG. 21) (e.g., the electronic device 101 of FIG. 1 and the electronic device 200 of FIG. 2) include a display 900. , 1100, 1700, 1900, 2000, 2100), including a central portion 2210 (e.g., first active region), middle portion 2220 (e.g., second active region), and peripheral portion 2230 (e.g., third active region).
  • the number of duties of PWM signals supplied to each pixel placed in the area can be set differently.
  • a processor controls a DDI (e.g., DDI 320 in FIG. 3) to display each display disposed in the center 2210 (e.g., first active area).
  • the first PWM signals 2212 supplied to the pixel may be set to have a first duty number.
  • a processor controls a DDI (e.g., DDI 320 in FIG. 3) to display a display device disposed in the middle portion 2220 (e.g., second active area) of the display.
  • the second PWM signals 2222 supplied to each pixel can be set to have a second duty number greater than the first duty number.
  • a processor controls a DDI (e.g., DDI 320 in FIG. 3) to display each display disposed in the peripheral portion 2230 (e.g., third active area) of the display.
  • the third PWM signals 2232 supplied to the pixel may be set to have a third duty number greater than the first duty number and the second duty number.
  • a processor controls a DDI (e.g., DDI 320 in FIG. 3) to generate first PWM signals 2212, second PWM signals 2222, and the pulse width of the third PWM signals 2232 may be the same.
  • DDI e.g., DDI 320 in FIG. 3
  • An electronic device (e.g., the electronic device 101 of FIG. 1 and the electronic device 200 of FIG. 2) according to an embodiment of the present disclosure includes a central portion 2210 (e.g., a first active area) and a middle portion of the display.
  • a central portion 2210 e.g., a first active area
  • a middle portion of the display By varying the duty numbers of the PWM signals 2212, 2222, and 2232 supplied to each pixel disposed in (2220) (e.g., second active area) and the peripheral portion 2230 (e.g., third active area),
  • the luminance of the entire display area e.g., the entire display area 1640 of FIG. 16
  • the entire screen can be made uniform.
  • FIG. 23 is a diagram 2300 showing a method of operating an electronic device including a display according to an embodiment of the present disclosure.
  • a display according to an embodiment of the present disclosure (e.g., the display 900 of FIG. 9, the display 1100 of FIGS. 11 and 12, the display 1700 of FIG. 17, and the display of FIG. 19 ( 1900), the display 2000 of FIG. 20, and the display 2100 of FIG. 21) (e.g., the electronic device 101 of FIG. 1 and the electronic device 200 of FIG. 2) include a display 900, Central portion 2310 (e.g., first active region), middle portion 2320 (e.g., second active region), and peripheral portion 2330 (e.g., third active region) of 1100, 1700, 1900, 2000, 2100 ) can be set differently.
  • Central portion 2310 e.g., first active region
  • middle portion 2320 e.g., second active region
  • peripheral portion 2330 e.g., third active region
  • a processor controls a DDI (e.g., DDI 320 in FIG. 3) to display each of the buttons disposed in the center 2310 (e.g., first active area) of the display.
  • the first PWM signals 2312 supplied to the pixel may be set to have a first pulse width (pulse width 1).
  • a processor controls a DDI (e.g., DDI 320 in FIG. 3) to display a display device disposed in the middle portion 2320 (e.g., second active area) of the display.
  • the second PWM signals 2322 supplied to each pixel can be set to have a second pulse width (pulse width 2) that is wider than the first pulse width.
  • a processor controls a DDI (e.g., DDI 320 of FIG. 3) to display each display disposed in the peripheral portion 2330 (e.g., third active area) of the display.
  • the third PWM signals 2332 supplied to the pixel can be set to have a third pulse width (pulse width 3) that is wider than the first pulse width and the second pulse width.
  • a processor controls a DDI (e.g., DDI 320 in FIG. 3) to generate first PWM signals 2312, second PWM signals 2322, and the number of pulses of the third PWM signals 2332 may be the same.
  • DDI e.g., DDI 320 in FIG. 3
  • An electronic device (e.g., the electronic device 101 of FIG. 1 and the electronic device 200 of FIG. 2) according to an embodiment of the present disclosure includes a central portion 2310 (e.g., a first active area) and a middle portion of the display.
  • the luminance of the entire display area e.g., the entire display area 1640 of FIG. 16
  • the entire display area 1640 of FIG. 16 e.g., full screen
  • An electronic device (e.g., the electronic device 101 of FIG. 1 and the electronic device 200 of FIG. 2) according to an embodiment of the present disclosure has a plurality of pixels (e.g., the pixel (P) of FIG. 3) arranged.
  • Display e.g., display 900 in FIG. 9, display 1100 in FIGS. 11 and 12, display 1700 in FIG. 17, display 1900 in FIG. 19, display 2000 in FIG. 20, display 1100 in FIG. 21
  • a display unit including the display 2100 e.g., the display unit 220 in FIG. 2), a display driving circuit unit (e.g., the display driving circuit unit in FIG. 3) that drives the displays 900, 1100, 1700, 1900, 2000, and 2100.
  • the displays include a central portion (1110, 1710, 1910, 2010, 2110) and peripheral portions (1130, 1730) spaced apart from the central portion (1110, 1710, 1910, 2010, 2110). , 1930, 2030, 2130), and a middle portion (1120, 1720, 1920, 2020) located between the central portion (1110, 1710, 1910, 2010, 2110) and the peripheral portion (1130, 1730, 1930, 2030, 2130). , 2120).
  • the central portion (1110, 1710, 1910, 2010, 2110), the middle portion (1120, 1720, 1920, 2020, 2120), and the peripheral portion (1130, 1730, 1930, 2030, 2130) are the plurality of pixels (P ) may include pixel driving circuits for driving light-emitting devices (e.g., micro LED, OLED) disposed in the light emitting devices (e.g., micro LED, OLED).
  • the pixel driving circuits include at least one driving transistor (910, 920) that supplies a driving voltage to the light-emitting device (e.g., micro LED, OLED), and gray scale data is stored.
  • Memories 1230, 1240, and 1250 a PWM signal outputter 940 that outputs one of a plurality of PWM (pulse width modulation) signals according to gray level data stored in the memories 1230, 1240, and 1250, and a PWM signal It may include a PWM signal switch 950 that is turned on or off to control the output of the driving voltage of the light emitting device (eg, micro LED, OLED).
  • a first memory 1230 disposed in the first pixel included in the central portion (1110, 1710, 1910, 2010, 2110), and a second pixel disposed in the central portion (1120, 1720, 1920, 2020, 2120). Bits of the second memory 1240 and the third memory 1250 arranged in the second pixels included in the peripheral portions 1130, 1730, 1930, 2030, and 2130 may be formed differently.
  • the electronic device and its operating method according to an embodiment of the present disclosure can improve display quality by displaying the luminance of the central portion of the screen and the peripheral portion of the screen to be substantially the same (or reducing the luminance deviation).
  • the first memory 1230 may include a storage space for first bits
  • the second memory 1240 may include a memory area with more second bits than the first bits
  • the third memory 1250 may include a memory area with a third bit more than the first bit and the second bit.
  • first pixel driving circuits disposed in the central portions 1110, 1710, 1910, 2010, and 2110 may include a plurality of driving transistors 910 and 920.
  • second pixel driving circuits disposed in the middle portions 1120, 1720, 1920, 2020, and 2120 may include one driving transistor 920.
  • the middle portion (1120, 1720, 1920, 2020, The second area for placing one driving transistor 920 formed in 2120 is reduced to secure a first spare area, and the size of the second memory 1240 can be increased by the first spare area.
  • third pixel driving circuits disposed in the peripheral portions 1130, 1730, 1930, 2030, and 2130 may include one driving transistor 920.
  • the peripheral portions (1130, 1730, 1930, 2030, 2130) are larger than the first area for arranging the plurality of driving transistors (910, 920) formed in the central portion (1110, 1710, 1910, 2010, 2110). ) is reduced to secure a second spare area, and the size of the third memory 1250 can be increased by the second spare area. .
  • the first memory 1230 includes an 8-bit memory area
  • the second memory 1240 includes a 9-bit memory area
  • the third memory 1250 includes a 10-bit memory area. may include memory areas.
  • the first light-emitting elements e.g., micro LED, OLED
  • the second light-emitting elements e.g., micro LED, OLED
  • the third light-emitting devices can emit light in gray levels ranging from 0 to 1023.
  • the display unit 220 includes an optical barrier that guides the path of light emitted from the light-emitting device (e.g., micro LED, OLED) and light incident from the outside, and the light-emitting device (e.g., micro LED).
  • OLED may include an optical coupler that combines and outputs light emitted from the light emitting device (e.g., micro LED, OLED) and a lens that guides the light emitted from the light emitting device (e.g., micro LED, OLED) to the optical coupler. there is.
  • An electronic device (101, 200) includes a display unit (220) including displays (900, 1100, 1700, 1900, 2000, 2100) on which a plurality of pixels (P) are arranged.
  • a display driving circuit unit 320 that drives a display (900, 1100, 1700, 1900, 2000, 2100), a processor 120 operatively connected to the display driving circuit unit 320, and operatively connected to the processor 120. May contain linked memory.
  • the displays (900, 1100, 1700, 1900, 2000, 2100) include a central portion (1110, 1710, 1910, 2010, 2110) and peripheral portions (1130, 1730) spaced apart from the central portion (1110, 1710, 1910, 2010, 2110).
  • the central portion (1110, 1710, 1910, 2010, 2110), the middle portion (1120, 1720, 1920, 2020, 2120), and the peripheral portion (1130, 1730, 1930, 2030, 2130) are the plurality of pixels (P ) may include pixel driving circuits for driving light-emitting devices (e.g., micro LED, OLED) disposed in the light emitting devices (e.g., micro LED, OLED).
  • light-emitting devices e.g., micro LED, OLED
  • the pixel driving circuits include a plurality of driving transistors 910 and 920 that supply a driving voltage to the light-emitting device (e.g., micro LED, OLED), and a memory in which grayscale data is stored. (1730, 1740, 1750), a PWM signal outputter 940 that outputs one of a plurality of PWM (pulse width modulation) signals according to the gray scale data stored in the memory (1730, 1740, 1750), and a PWM signal It may include a PWM signal switch 950 that is turned on or off to control the output of the driving voltage of the light emitting device (eg, micro LED, OLED).
  • a PWM signal switch 950 that is turned on or off to control the output of the driving voltage of the light emitting device (eg, micro LED, OLED).
  • Bits of the second memory 1740 and the third memory 1750 arranged in the second pixels included in the peripheral portions 1130, 1730, 1930, 2030, and 2130 may be formed differently.
  • the first memory 1730 may include a storage space for first bits
  • the second memory 1740 may include a memory area with more second bits than the first bits
  • the third memory 1750 may include a memory area with a third bit more than the first bit and the second bit.
  • the central portions 1110, 1710, 1910, 2010, and 2110 may include first pixels of a first pixel per inch (PPI).
  • the middle portion (1120, 1720, 1920, 2020, 2120) may include second pixels of a second PPI that is smaller than the first PPI.
  • the peripheral portions 1130, 1730, 1930, 2030, and 2130 may include third pixels of a third PP that are smaller than the second PPI.
  • the area included in the middle portion (1120, 1720, 1920, 2020, 2120) is larger than the first area for arrangement of the first pixels included in the central portion (1110, 1710, 1910, 2010, 2110).
  • the second area for arranging the second pixels is reduced to secure a first spare area, and the size of the second memory 1740 can be increased by the first spare area.
  • the third area for arranging the third pixels included in the periphery is reduced than the first area for arranging the first pixels included in the central portion (1110, 1710, 1910, 2010, 2110).
  • a second spare area is secured, and the size of the third memory 1750 can be increased by the second spare area.
  • the plurality of driving transistors 910 and 920 formed in the central portions 1110, 1710, 1910, 2010, and 2110 may be formed to a first size.
  • the plurality of driving transistors 910 and 920 formed in the middle portions 1120, 1720, 1920, 2020, and 2120 may be formed in a second size smaller than the first size.
  • the plurality of driving transistors 910 and 920 formed in the peripheral portions 1130, 1730, 1930, 2030, and 2130 may be formed in a third size smaller than the second size.
  • the middle portion (1120, 1720, 1920, 2020, 2120), the second area for arrangement of the plurality of driving transistors 910 and 920 is reduced to secure a first spare area, and the size of the second memory 1740 is increased by the first spare area. You can.
  • the peripheral portions (1130, 1730, 1930, 2030, 2130) are larger than the first area for arranging the plurality of driving transistors (910, 920) formed in the central portion (1110, 1710, 1910, 2010, 2110). ) is reduced to secure a second spare area, and the size of the third memory 1750 can be increased by the second spare area. there is.
  • the first memory 1730 includes an 8-bit memory area
  • the second memory 1740 includes a 9-bit memory area
  • the third memory 1750 includes a 10-bit memory area. may include memory areas.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • User Interface Of Digital Computer (AREA)

Abstract

본 개시의 일 실시 예에 따른 전자 장치는, 복수의 픽셀들이 배치된 디스플레이를 포함하는 디스플레이부, 상기 디스플레이를 구동하는 디스플레이 구동 회로부, 상기 디스플레이 구동 회로부와 작동적으로 연결된 프로세서, 및 상기 프로세서와 작동적으로 연결된 메모리를 포함할 수 있다. 상기 디스플레이는, 중앙부 상기 중앙부와 이격된 주변부, 및 상기 중앙부와 상기 주변부 사이에 위치하는 중간부를 포함할 수 있다. 상기 중앙부, 상기 중간부, 및 상기 주변부는 상기 복수의 픽셀들에 배치된 발광소자를 구동하기 위한 픽셀 구동 회로들을 포함할 수 있다. 상기 픽셀 구동 회로들은, 상기 발광소자의 구동 전압을 상기 발광소자에 공급하는 적어도 하나의 드라이빙 트랜지스터, 계조 데이터가 저장된 메모리, 상기 메모리에 저장된 계조 데이터에 따라 복수의 PWM(pulse width modulation) 신호들 중 하나를 출력하는 PWM 신호 출력기, 및 PWM 신호에 의해 온(on) 또는 오프(off)되어 상기 발광소자의 구동 전압의 출력을 제어하는 PWM 신호 스위치를 포함할 수 있다. 상기 중앙부에 포함된 제1 픽셀에 배치된 제1 메모리, 상기 중간부에 포함된 제2 픽셀에 배치된 제2 메모리, 및 상기 주변부에 포함된 제2 픽셀에 배치된 제3 메모리의 비트가 다르게 형성될 수 있다. 그 외에도 다양한 실시 예들이 가능하다.

Description

전자 장치 및 이의 동작 방법
본 개시는 증강현실의 구현을 위한 디스플레이를 포함하는 전자 장치 및 이의 동작 방법에 관한 것이다.
전자 장치의 기능적 격차가 줄어듦에 따라 소비자의 구매 욕구를 충족시키기 위하여 다양한 기능을 제공하는 전자 장치가 개발되고 있다. 디스플레이 기술이 발전하면서, 증강현실(AR: augmented reality)을 구현할 수 있는 디스플레이(예: AR(augmented reality) 글래스, HMD(human mounted device))를 포함하는 전자 장치가 개발되었다. 증강현실을 구현할 수 있는 디스플레이를 포함하는 전자 장치는 디스플레이에서 표시되는 AR 영상과 현실 장면(real scene)(예: 외부 영상, 외부 실사)이 결합되어 사용자의 눈에 인식되게 할 수 있다. 사용자는 디스플레이에서 표시되는 AR 영상과 현실 장면(예: 외부 영상, 외부 실사)을 동시에 볼 수 있고, 현실 장면(예: 외부 영상, 외부 실사)에 AR 영상이 결합되어 증강현실을 경험할 수 있다.
AR 글래스를 포함하는 전자 장치는 화면의 중심부의 휘도는 밝게 표시되고, 화면의 중심부 대비 화면의 주변부의 휘도가 상대적으로 어둡게 표시될 수 있다. 사용자의 눈에 화면의 주변부의 영상이 어둡게 인식되어, 주변부에 표시되는 오브젝트가 잘 보이지 않을 수 있다.
본 개시의 일 실시 예에 따르면, 화면의 중앙부와 화면의 주변부위 휘도가 실질적으로 동일하게 표시(또는 휘도 편차를 줄여)하여 표시품질을 향상시킬 수 있는 전자 장치 및 이의 동작 방법을 제공할 수 있다.
본 문서에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 문서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있다.
본 개시의 일 실시 예에 따른 전자 장치는, 복수의 픽셀들이 배치된 디스플레이를 포함하는 디스플레이부, 상기 디스플레이를 구동하는 디스플레이 구동 회로부, 상기 디스플레이 구동 회로부와 작동적으로 연결된 프로세서, 및 상기 프로세서와 작동적으로 연결된 메모리를 포함할 수 있다. 상기 디스플레이는, 중앙부 상기 중앙부와 이격된 주변부, 및 상기 중앙부와 상기 주변부 사이에 위치하는 중간부를 포함할 수 있다. 상기 중앙부, 상기 중간부, 및 상기 주변부는 상기 복수의 픽셀들에 배치된 발광소자를 구동하기 위한 픽셀 구동 회로들을 포함할 수 있다. 상기 픽셀 구동 회로들은, 상기 발광소자의 구동 전압을 상기 발광소자에 공급하는 적어도 하나의 드라이빙 트랜지스터, 계조 데이터가 저장된 메모리, 상기 메모리에 저장된 계조 데이터에 따라 복수의 PWM(pulse width modulation) 신호들 중 하나를 출력하는 PWM 신호 출력기, 및 PWM 신호에 의해 온(on) 또는 오프(off)되어 상기 발광소자의 구동 전압의 출력을 제어하는 PWM 신호 스위치를 포함할 수 있다. 상기 중앙부에 포함된 제1 픽셀에 배치된 제1 메모리, 상기 중간부에 포함된 제2 픽셀에 배치된 제2 메모리, 및 상기 주변부에 포함된 제2 픽셀에 배치된 제3 메모리의 비트가 다르게 형성될 수 있다.
본 개시의 일 실시 예에 따른 전자 장치는, 복수의 픽셀들이 배치된 디스플레이를 포함하는 디스플레이부, 상기 디스플레이를 구동하는 디스플레이 구동 회로부, 상기 디스플레이 구동 회로부와 작동적으로 연결된 프로세서, 상기 프로세서와 작동적으로 연결된 메모리를 포함할 수 있다. 상기 디스플레이는, 중앙부 상기 중앙부와 이격된 주변부, 및 상기 중앙부와 상기 주변부 사이에 위치하는 중간부를 포함할 수 있다. 상기 중앙부, 상기 중간부, 및 상기 주변부는 상기 복수의 픽셀들에 배치된 발광소자를 구동하기 위한 픽셀 구동 회로들을 포함할 수 있다. 상기 픽셀 구동 회로들은, 상기 발광소자의 구동 전압을 상기 발광소자에 공급하는 복수의 드라이빙 트랜지스터, 계조 데이터가 저장된 메모리, 상기 메모리에 저장된 계조 데이터에 따라 복수의 PWM(pulse width modulation) 신호들 중 하나를 출력하는 PWM 신호 출력기, 및 PWM 신호에 의해 온(on) 또는 오프(off)되어 상기 발광소자의 구동 전압의 출력을 제어하는 PWM 신호 스위치를 포함할 수 있다. 상기 중앙부에 포함된 제1 픽셀에 배치된 제1 메모리, 상기 중간부에 포함된 제2 픽셀에 배치된 제2 메모리, 및 상기 주변부에 포함된 제2 픽셀에 배치된 제3 메모리의 비트가 다르게 형성될 수 있다.
본 개시의 일 실시 예에 따른 전자 장치 및 이의 동작 방법은, 화면의 중앙부와 화면의 주변부위 휘도를 실질적으로 동일하게 표시(또는 휘도 편차를 줄여)하여 표시품질을 향상시킬 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도면의 설명과 관련하여, 동일(또는 유사)한 구성 요소, 특징 및 구조를 설명하는데 있어서 동일(또는 유사)한 참조 부호가 사용될 수 있다.
도 1은 본 개시의 일 실시 예에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는 본 개시의 일 실시 예들에 따른 전자 장치를 나타내는 도면이다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 모듈의 블록도이다.
도 4는 본 개시의 일 실시 예에 따른 디스플레이부 나타내는 도면이다.
도 5는 화면의 중심부의 휘도는 밝게 표시되고, 화면의 중심부 대비 화면의 주변부의 휘도가 상대적으로 어둡게 표시되는 것을 나타내는 도면이다.
도 6은 화면의 중심부와 화면의 주변부에서 휘도 편차가 발생하는 것을 나타내는 도면이다.
도 7은 화면의 중심부와 화면의 주변부의 휘도 편차를 보정하는 일 예를 나타내는 도면이다.
도 8은 화면의 중심부와 화면의 주변부의 휘도 편차를 보정하는 일 예를 나타내는 도면이다.
도 9는 본 개시의 일 실시 예에 따른 디스플레이를 나타내는 도면이다.
도 10은 본 개시의 일 실시 예에 따른 디스플레이의 구동 신호 신호들을 나타내는 도면이다.
도 11은 본 개시의 일 실시 예에 따른 디스플레이의 중심부, 주변부, 중간부의 휘도를 조절하는 것을 나타내는 도면이다.
도 12는 본 개시의 일 실시 예에 따른 디스플레이를 나타내는 도면이다.
도 13은 디스플레이의 중앙부에 배치된 픽셀들을 구동하기 위한 구동 신호들을 나타내는 도면이다.
도 14는 디스플레이의 중간부에 배치된 픽셀들을 구동하기 위한 구동 신호들을 나타내는 도면이다.
도 15는 디스플레이의 주변부에 배치된 픽셀들을 구동하기 위한 구동 신호들을 나타내는 도면이다.
도 16은 디스플레이의 전체 영역(예: 화면 전체(full screen))의 휘도가 균일해지는 것을 나타내는 도면이다.
도 17은 본 개시의 일 실시 예에 따른 디스플레이를 나타내는 도면이다.
도 18은 디스플레이의 중앙부에 배치된 픽셀들을 구동하기 위한 구동 신호들을 나타내는 도면이다.
도 19는 본 개시의 일 실시 예에 따른 디스플레이를 나타내는 도면이다.
도 20은 본 개시의 일 실시 예에 따른 디스플레이 및 동작 방법을 나타내는 도면이다.
도 21은 본 개시의 일 실시 예에 따른 디스플레이 및 동작 방법을 나타내는 도면이다.
도 22는 본 개시의 일 실시 예에 따른 디스플레이를 포함하는 전자 장치의 동작 방법을 나타내는 도면이다.
도 23은 본 개시의 일 실시 예에 따른 디스플레이를 포함하는 전자 장치의 동작 방법을 나타내는 도면이다.
첨부된 도면을 참조한 다음의 설명은 청구범위 및 그 균등물에 의해 정의된 바와 같은 개시 내용의 다양한 실시 예의 포괄적인 이해를 돕기 위해 제공된다. 여기에는 이해를 돕기 위한 다양한 특정 세부 사항이 포함되어 있지만 이는 단지 예시적인 것으로 간주되어야 한다. 따라서, 본 기술분야의 통상의 지식을 가진 자는 본 개시 내용의 범위 및 사상을 벗어나지 않고 본 명세서에 기재된 다양한 실시 예의 다양한 변경 및 수정이 이루어질 수 있음을 인식할 것이다. 또한, 명료함과 간결함을 위해 잘 알려진 기능 및 구성에 대한 설명은 생략할 수 있다.
하기 설명 및 청구범위에 사용된 용어 및 단어들은 문헌상의 의미에 한정되지 않으며, 본 문서의 명확하고 일관된 이해를 가능하게 하기 위해 출원인이 사용한 것에 불과하다. 따라서, 본 문서의 다양한 실시 예에 대한 다음 설명은 첨부된 청구범위 및 그 균등물에 의해 정의된 바와 같은 본 문서를 제한하기 위한 것이 아니라 단지 예시의 목적으로 제공된다는 것이 당업자에게 명백해야 한다.
단수 형태는 문맥이 명백하게 달리 지시하지 않는 한 복수 지시 대상을 포함하는 것으로 이해되어야 한다. 따라서, 예를 들어 "구성요소 표면"에 대한 언급은 그러한 표면 중 하나 이상에 대한 언급을 포함할 수 있다.
도 1은 본 개시의 일 실시 예에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108) 중 적어도 하나와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시 예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시 예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
일 실시 예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시 예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시 예에 따르면, 명령 또는 데이터는 제2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시 예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시 예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
본 문서에 개시된 일 실시 예에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 개시의 일 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정일 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제1", "제2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 개시의 일 실시 예에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 개시의 일 실시 예는 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시 예에 따르면, 본 문서에 개시된 일 실시 예에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
일 실시 예에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 일 실시 예에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 일 실시 예에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
본 개시에서, '증강 현실(augmented reality)'은 현실 세계의 물리적 환경 공간(physical, real-world environment)이나 현실 객체(real-world object)에 컴퓨터에서 생성되는 가상 이미지를 오버레이(overlay)하여 하나의 이미지로 보여주는 것을 의미할 수 있다.
본 개시에서, '증강 현실 디스플레이 장치(augmented reality display device)'라 함은 증강 현실을 표현할 수 있는 장치로서, 사용자가 착용하는 안경 형상의 증강 현실 안경 장치(augmented reality glasses) 뿐만 아니라, 헤드 마운트 디스플레이 장치(head mounted display apparatus)나, 증강 현실 헬멧(augmented reality helmet) 등을 포괄할 수 있다. 이러한 증강 현실 표시 장치는 정보 검색, 길 안내, 카메라 촬영과 같이 일상 생활에서 유용하게 사용되고 있다. 또한, 증강 현실 표시 장치가 안경형으로 구현된 증강 현실 안경 장치는 패션 아이템으로도 착용되고, 실내외 활동에서 모두 사용될 수 있다.
본 개시에서, '현실 장면(real scene)(예: 외부 영상, 외부 실사)'은 관찰자 또는 사용자가 전자 장치(예: AR 글래스, 증강 현실 표시 장치)를 통해서 보는 현실 세계의 장면으로서, 현실 객체(real world object)를 포함할 수 있다.
본 개시에서, 'AR 영상(또는 가상 이미지(virtual image)'는 디스플레이부(예: 도 2의 디스플레이부(220))(예: 디스플레이 엔진)을 통해 생성되는 이미지일 수 있다. AR 영상(또는 가상 이미지)는 정적 이미지와 동적 이미지를 모두 포함할 수 있다. 이러한 AR 영상(또는 가상 이미지)는 현실 장면(예: 외부 영상, 외부 실사)에 오버레이(overlay)되어, 현실 장면(예: 외부 영상, 외부 실사) 속의 현실 객체에 대한 정보나 증강 현실 장치의 동작에 대한 정보나 제어 메뉴 등을 보여주는 이미지일 수 있다.
도 2는 본 개시의 일 실시 예들에 따른 전자 장치를 나타내는 도면이다.
도 2를 참조하면, 본 개시의 다양한 실시 예들에 따른 전자 장치(200)는 AR(augmented reality) 글래스(glass)를 포함할 수 있다. 예로써, 전자 장치(200)는 HMD(human mounted device)를 포함할 수 있다.
일 실시 예로써, 본 개시의 다양한 실시 예들에 따른 전자 장치(200))는 글래스부(210), 디스플레이부(220), 인식용 카메라부(230), 눈동자 트래킹(ET: eye tracking) 카메라부(240), LED 조명(250), PCB부(260, printed circuit board unit), 배터리부(270), 스피커부(280), 및 마이크부(290)를 포함할 수 있다.
일 실시 예로써, 글래스부(210)는 제1 글래스(211)(예: 우안용 글래스), 제2 글래스(212)(예: 좌안용 글래스)를 포함할 수 있다. 예로써, 글래스부(210)는 디스플레이부(220)의 전면에 위치하여, 디스플레이부(220)를 보호할 수 있다. 예로써, 제1 글래스(211) 및/또는 제2 글래스(212)는 글래스 플레이트(glass plate) 또는 폴리머(polymer)로 형성될 수 있으며, 투명 또는 반투명하게 제작될 수 있다. 일 실시 예에 따르면, 제1 글래스(211)와 제2 글래스(212)는 연결되어 일체로 구성될 수도 있다. 예로써, 글래스부(210)는 디스플레이부(220)로 입사되는 외부광의 투과를 조절 할 수 있다.
일 실시 예로써, 디스플레이부(220)는 우안용 제1 디스플레이부(221) 및 좌안용 제2 디스플레이부(222)를 포함할 수 있다.
디스플레이부(221, 222) 각각은 디스플레이(예: 도 3의 디스플레이(310), 도 4 및 도 5의 디스플레이(410)), 프로젝션 렌즈(예: 도 4의 프로젝션 렌즈(420, projection lens)), 광학 결합기(430, combiner optics)(예: 도 4의 광학 결합기(430)), 및 광학 베리어(예: 도 5의 광학 베리어(415))(예: 경통)을 포함할 수 있다. 예로써, 제1 디스플레이부(221)와 제2 디스플레이부(222)는 실질적으로 동일한 구성 요소들(예: 디스플레이(310, 410), 프로젝션 렌즈(420), 광학 결합기(430), 광학 베리어(440)) 포함할 수 있다. 따라서, 디스플레이부들(221, 222)의 구성 요소들 및 동작 방법의 설명 시, 우안용 디스플레이부와 좌안용 디스플레이부를 구분하지 않고, 하나의 디스플레이부에 대해서 설명할 수 있다.
예로써, 우안용 디스플레이(예: 도 3의 디스플레이(310), 도 4의 디스플레이(410)) 및 좌안용 디스플레이(예: 도 3의 디스플레이(310), 도 4의 디스플레이(410))는 동일한 구성을 포함할 수 있다. 따라서, 디스플레이들(310, 410)의 구성 요소들 및 동작 방법의 설명 시, 우안용 디스플레이와 좌안용 디스플레이를 구분하지 않고, 하나의 디스플레이에 대해서 설명할 수 있다.
예로써, 디스플레이(310, 410)는 실리콘 액정 표시 장치(LCoS: liquid crystal on silicon), 실리콘 발광 다이오드(light emitting diode(LED) on silicon; LEDoS), 유기 발광 다이오드(OLED: organic light emitting diode), 마이크로 엘이디(micro LED: micro light emitting diode), 또는 디지털 미러 표시 장치(DMD: digital mirror device)를 포함할 수 있다.
예로써, 디스플레이(310, 410)가 디지털 미러 표시 장치 또는 실리콘 액정 표시 장치 중 하나로 이루어지는 경우, 전자 장치(200)는 디스플레이의 화면 출력 영역으로 빛을 조사하는 광원을 포함할 수 있다. 예로써, 디스플레이(310, 410)가 자체적으로 빛을 발생시킬 수 있는 유기 발광 다이오드 또는 마이크로 엘이디 중 하나로 이루어지는 경우, 별도의 광원을 포함하지 않더라도 사용자에게 양호한 품질의 AR 영상을 제공할 수 있다.
일 실시 예로써, 디스플레이(310, 410)가 유기발광 다이오드 또는 마이크로 엘이디로 구현된다면 광원이 불필요하므로, 전자 장치(200)가 경량화될 수 있다. 사용자는 안면에 전자 장치(200)를 착용한 상태로 사용할 수 있다.
일 실시 예로써, 인식용 카메라부(230)는 제1 인식용 카메라(231) 및 제2 인식용 카메라(232)를 포함할 수 있다. 예로써, 인식용 카메라부(230)는 3DoF(degrees of freedom), 6DoF의 Head Tracking, Hand 검출과 Tracking 및 공간인식을 위해 사용되는 카메라로서, GS(global shutter) 카메라를 포함할 수 있다. 해드 트레킹(head tracking)과 공간 인식을 위해서 스테레오(stereo) 카메라가 필요하여, 인식용 카메라부(230)는 2개의 카메라(예: 제1 인식용 카메라(231) 및 제2 인식용 카메라(232))로 구성될 수 있다.
일 실시 예로써, 눈동자 트래킹 카메라부(240)는 제1 ET(eye tracking) 카메라(241)(예: 우안 인식용 카메라) 및 제2 ET 카메라(242)(예: 좌안 인식용 카메라)를 포함할 수 있다. 예로써, 눈동자 트래킹 카메라부(240)는 사용자의 눈동자들(예: 우안 및 좌안)를 검출하고, 눈동자들의 움직임을 추적할 수 있다. 눈동자 트래킹 카메라부(240)를 이용하여 눈동자의 움직임을 추적함으로써, 전자 장치(200)(예: AR 글래스)에서 표시되는 AR 영상의 중심이 사용자가 응시하는 방향에 따라 위치하도록 할 수 있다.
일 실시 예로써, LED 조명(250)은 전자 장치(200)(예: AR 글래스)의 프레임에 부착될 수 있다. LED 조명(250)은 눈동자 트래킹 카메라부(240)로 사용자의 눈동자를 촬영할 때, 눈동자의 검출이 원활히 이루어지도록 적외선 파장을 조사할 수 있다. 일 실시 예로써, LED 조명(250)은 인식용 카메라부(230)로 주변을 촬영 시 주변 밝기를 보충하는 수단으로 사용될 수 있다.
일 실시 예로써, 디스플레이부는(220)는 우안용 디스플레이(310, 410)를 구동하기 위한 제1 디스플레이 구동부(223)(예: 도 3의 디스플레이 드라이버 IC(display driver integrated circuit)(320)), 및 좌안용 디스플레이(310, 410)를 구동하기 위한 제2 디스플레이 구동부(224)를 포함할 수 있다.
일 실시 예로써, PCB부(260)는 전자 장치(200)(예: AR 글래스)의 다리 부분에 배치될 수 있으며, 제1 PCB(261) 및 제2 PCB(262)를 포함할 수 있다. 예로써, PCB부(260)는 글래스부(210), 인식용 카메라부(230), 눈동자 트래킹 카메라부(240), LED 조명(250), 스피커부(280), 및 마이크부(290)를 제어하기 위한 적어도 하나의 구동부(예: 프로세서) 및 메모리를 포함할 수 있다.
일 실시 예로써, 배터리부(270)는 전자 장치(예: AR 글래스)의 다리 부분에 배치될 수 있으며, 제1 배터리(271) 및 제2 배터리(272)를 포함할 수 있다. 배터리부(270)를 통해 글래스부(210), 디스플레이부(220), 인식용 카메라부(230), 눈동자 트래킹 카메라부(240), LED 조명(250), PCB부(260), 스피커부(280), 및 마이크부(290)를 구동하기 위한 전력을 공급할 수 있다.
일 실시 예로써, 스피커부(280)는 제1 스피커(281)(예: 우측 스피커) 및 제2 스피커(282)(예: 좌측 스피커)를 포함할 수 있다. 예로써, 스피커부(280)는 PCB부(260)의 구동부에 제어에 따라 음향을 출력할 수 있다.
일 실시 예로써, 마이크부(290)는 제1 마이크(291)(예: 탑(top) 마이크), 제2 마이크(292)(예: 우측 마이크), 및 제3 마이크(293)(예: 좌측 마이크)를 포함할 수 있다. 예로써, 마이크부(290)를 통해 사용자의 음성 및 외부 소리를 전기 신호로 변환할 수 있다. 예로써, 제1 마이크(291)(예: 탑(top) 마이크), 제2 마이크(292)(예: 우측 마이크), 및 제3 마이크(293)(예: 좌측 마이크)는 콘덴서, 다이나믹(무빙코일 및 리본),　압전소자, 또는 MEMS(micro-electro　mechanical　systems)　방식의 마이크를 포함할 수 있다.
도 3은 다양한 실시 예들에 따른, 디스플레이 모듈의 블록도이다.
도 3에 도시된 디스플레이 모듈(300)은 도 1에 도시된 디스플레이 모듈(160)과 적어도 일부가 유사하거나 다른 실시 예를 포함할 수 있다.
도 3을 참조하면, 디스플레이 모듈(300)은 AR 영상을 표시하기 위한 디스플레이(310)(예: 도 4의 디스플레이(410)), 및 디스플레이(310)를 제어하기 위한 디스플레이 드라이버 IC(320)(이하, 'DDI(320)'라 함)를 포함할 수 있다.
일 실시 예로써, 디스플레이(310)는 디스플레이 기판(312)(예: 도 5의 디스플레이 기판(412)) 및 상기 디스플레이 기판(312) 상에 배치되어 이미지를 표시하는 액티브층(314)(예: 도 5의 액티브층(414))을 포함할 수 있다.
일 실시 예로써, DDI(320)는 데이터 제어부(321), 메모리(322), 타이밍 제어부(323), 게이트 제어부(324), 및 전원(ELVDD, ELVSS)를 공급하기 위한 전원 공급 장치(325)를 포함할 수 있다.
예로써, 데이터 제어부(321), 메모리(322), 타이밍 제어부(323), 및 게이트 제어부(324) 중에서 적어도 일부는 DDI(320)에 포함되고, 적어도 일부는 디스플레이(310)에 포함될 수 있다. 예로써, 데이터 제어부(321), 메모리(322), 타이밍 제어부(323), 및 게이트 제어부(324) 중에서 적어도 일부가 디스플레이(310)에 포함되는 경우, 디스플레이(310)의 비표시 영역(예: 베젤 영역)에 배치될 수 있다.
일 실시 예에 따르면, 디스플레이(310)는, 복수의 게이트 라인(GL)들과, 복수의 데이터 라인(DL)들을 포함할 수 있다. 예로써, 복수의 데이터 라인(DL)들은, 예를 들면, 제1 방향(예: y축 방향, 도 3에서 세로 방향)으로 형성되고, 지정된 간격을 두고 배치될 수 있다. 예로써, 복수의 게이트 라인(GL)들은, 상기 제1 방향에 실질적으로 수직된 제2 방향(예: x축 방향, 도 3에서 가로 방향)으로 형성되고, 지정된 간격을 두고 배치될 수 있다.
일 실시 예에 따르면, 복수의 게이트 라인(GL)들과 복수의 데이터 라인(DL)들이 교차하는 디스플레이(310)의 일부 영역들 각각에는 픽셀(P)이 배치될 수 있다.
일 실시 예에 따르면, 각 픽셀(P)은 게이트 라인(GL) 및 데이터 라인(DL)과 전기적으로 연결됨에 따라 지정된 계조를 표시할 수 있다.
일 실시 예로써, 전원 공급 장치(325)는 디스플레이(310)에 배치된 복수의 픽셀(P)들을 발광하기 위한 구동 전압(ELVDD, ELVSS)을 생성할 수 있다. 전원 공급 장치(325)는 구동 전압(ELVDD, ELVSS)을 디스플레이(310)에 공급할 수 있다.
일 실시 예에 따르면, 픽셀(P)들은, 게이트 라인(GL)을 통해 스캔 신호들 및 발광 신호들을 입력받고, 데이터 라인(DL)을 통해 데이터 신호를 입력받을 수 있다. 일 실시 예에 따르면, 픽셀(P)들은 마이크로 LED(light emitting diode)(또는 OLED(organic light emitting diode))를 구동하기 위한 전원으로서 고전위 전압(예: ELVDD 전압) 및 저전위 전압(예: ELVSS 전압)을 입력받을 수 있다.
일 실시 예에 따르면, 각 픽셀(P)은 마이크로 LED(또는 OLED)(예: 9의 LED), 상기 마이크로 LED(또는 OLED)를 구동하기 위한 픽셀 구동 회로(예: 도 9의 제1 드라이빙 트랜지스터(910), 제2 드라이빙 트랜지스터(920), 메모리(930), PWM 신호 출력기(940), PWM 신호 스위치(950))를 포함할 수 있다.
일 실시 예에 따르면, 각 픽셀(P)에 배치된 픽셀 구동 회로는, 스캔 신호들 및 발광 신호들에 기반하여 마이크로 LED(또는 OLED)의 온(예: 활성화 상태) 또는 오프(예: 비활성화 상태)를 제어할 수 있다.
일 실시 예에 따르면, 각 픽셀(P)의 마이크로 LED(또는 OLED)는 온 상태(예: 활성화 상태)가 되면, 데이터 신호에 대응하는 계조(예: 휘도)를 1 프레임 기간 동안(또는 1 프레임 기간 중 일부 동안) 표시할 수 있다.
일 실시 예에 따르면, 데이터 제어부(321)는 복수의 데이터 라인(DL)들을 구동할 수 있다. 일 실시 예에 따르면, 데이터 제어부(321)는 타이밍 제어부(323) 또는 프로세서(예: 도 1의 프로세서(120))로부터 적어도 하나의 동기 신호, 및 데이터 신호(예: 디지털 영상 데이터)를 입력받을 수 있다. 일 실시 예에 따르면, 데이터 제어부(321)는 기준 감마 전압 및 지정된 감마 커브를 이용하여 입력된 데이터 신호에 대응하는 데이터 전압(data)(예: 아날로그 영상 데이터)을 결정할 수 있다. 일 실시 예에 따르면, 데이터 제어부(321)는 데이터 전압(data)을 복수의 데이터 라인(DL)들에 인가함으로써, 상기 데이터 전압(data)을 각 픽셀(P)에 공급할 수 있다.
일 실시 예에 따르면, 게이트 제어부(324)는 복수의 게이트 라인(GL)들을 구동할 수 있다. 일 실시 예에 따르면, 게이트 제어부(324)는 타이밍 제어부(323) 또는 프로세서(120)로부터 적어도 하나의 동기 신호를 입력받을 수 있다. 일 실시 예에 따르면, 게이트 제어부(324)는 상기 동기 신호에 기반하여 복수의 게이트 신호들을 순차적으로 생성하고, 복수의 발광 신호들을 순차적으로 생성할 수 있다. 게이트 제어부(324)는 생성된 게이트 신호들 및 발광 신호들을 게이트 라인(GL)들을 통해 픽셀들에 순차적으로 공급할 수 있다. 예를 들면, 각 게이트 라인(GL)은 스캔 신호들이 인가되는 스캔 신호 라인들 및 발광 신호들이 인가되는 발광 신호 라인들을 포함할 수 있다.
일 실시 예에 따르면, 타이밍 제어부(323)는 데이터 제어부(321) 및 게이트 제어부(324)의 구동 타이밍을 제어할 수 있다. 일 실시 예에 따르면, 타이밍 제어부(323)는 프로세서(예: 도 1의 프로세서(120))로부터 1 프레임 단위로 데이터 신호들을 수신할 수 있다. 일 실시 예에 따르면, 타이밍 제어부(323)는 프로세서(120)로부터 입력된 데이터 신호(예: 디지털 영상 데이터)를 디스플레이(310)의 해상도에 대응하도록 변환하고, 변환된 데이터 신호를 데이터 제어부(321)에 공급할 수 있다.
도 4는 본 개시의 일 실시 예에 따른 디스플레이부를 나타내는 도면이다. 도 5는 화면의 중심부의 휘도는 밝게 표시되고, 화면의 중심부 대비 화면의 주변부의 휘도가 상대적으로 어둡게 표시되는 것을 나타내는 도면이다.
도 4 및 도 5를 참조하면, 본 개시의 일 실시 예에 따른 디스플레이부(400)는 디스플레이(410)(예: 도 3의 디스플레이(310)), 프로젝션 렌즈(420, projection lens), 광학 결합기(430, combiner optics), 및 광학 베리어(415)(예: 경통)을 포함할 수 있다. 예로써, 우안용 디스플레이부와 좌안용 디스플레이부는 동일한 구성을 포함할 수 있다.
일 실시 예로써, 디스플레이(410)는 디스플레이 기판(412)(예: 도 3의 디스플레이 기판(312)) 및 상기 디스플레이 기판(412) 상에 배치되어 이미지를 표시하는 액티브층(414)(예: 도 3의 액티브층(314))을 포함할 수 있다.
일 실시 예로써, 일 실시 예로써, 프로젝션 렌즈(420)는 디스플레이(410)에서 방출되는 디스플레이 광(예: AR 영상)을 경로를 가이드 할 수 있다. 예로써, 프로젝션 렌즈(420)는 디스플레이(410)에서 방출되는 디스플레이 광(예: AR 영상)이 광학 결합기(430)에 입사되도록 할 수 있다.
일 실시 예로써, 광학 베리어(415)(예: 경통)에 의해서 광을 사용자의 눈으로 전달하기 위한 도파로(417)가 형성될 수 있다. 광학 베리어(415)(예: 경통)는 디스플레이(410)에서 방출되는 디스플레이 광(예: AR 영상)이 외부로 새어 나가지 않도록 하고, 주변의 빛을 도파로(417)로 입사되는 것을 차단할 수 있다.
일 실시 예로써, 광학 결합기(430)는 디스플레이(410)에서 방출되는 디스플레이 광(예: AR 영상)과 현실 장면의 광(예: 외부 영상, 외부 실사)이 결합되어 사용자의 눈(401)에 인식되도록 할 수 있다. 광학 결합기(430)는 디스플레이(410)에서 방출된 광(예: AR 영상)이 사용자의 눈(401)으로 유도되도록 할 수 있다. 광학 결합기(430)는 제1 글래스(예: 도 2의 제1 글래스(211))와 제2 글래스(예: 도 2의 제2 글래스(212))를 통해서 들어오는 현실 장면의 광(예: 외부 영상, 외부 실사)과 디스플레이(410)에서 방출된 광(예: AR 영상)과 결합할 수 있다. 광학 결합기(430)에 의해 디스플레이 광(예: AR 영상)과 현실 장면의 광(예: 외부 영상, 외부 실사)이 결합되어 증강현실 영상이 사용자의 눈(401)에 인식되도록 할 수 있다.
도 6은 화면의 중심부와 화면의 주변부에서 휘도 편차가 발생하는 것을 나타내는 도면이다.
도 5 및 6을 참조하면, 디스플레이(410)에서 방출되는 디스플레이 광(예: AR 영상)이 프로젝션 렌즈(420)와 광학 결합기(430)를 통과하면서 화면의 중심부(501)와 화면의 주변부(502)의 휘도 차이가 발생할 수 있다. 이러한 화면의 중심부(501)와 화면의 주변부(502)의 휘도 차이에 의해서, 화면의 중심부(501)에서 표시되는 이미지(610)는 높은 휘도로 표시되고, 화면의 주변부(502)에서 표시되는 이미지(620)는 상대적으로 낮은 휘도로 표시될 수 있다. 화면의 중심부(501)에서 표시되는 이미지(610)는 사용자에 잘 보이지만, 화면의 주변부(502)에서 표시되는 이미지(620)는 사용자에게 잘 보이지 않을 수 있다.
도 7은 화면의 중심부와 화면의 주변부의 휘도 편차를 보정하는 일 예를 나타내는 도면이다.
도 7을 참조하면, 전자 장치(예: 도 1의 전자 장치(101), 도 2의 전자 장치(200))(예: AR 글래스)를 통해 우수한 화질의 풀 스크린(full screen) 영상을 시청하기 위해서는, 화면의 중심부(501)(예: 도 5의 화면의 중심부(501))와 화면의 주변부(502)(예: 도 5의 화면의 주변부(502))의 휘도가 실질적으로 동일해지도록 휘도 및/또는 컬러 보정이 필요할 수 있다.
일 실시 예로써, 화면의 중심부(501)(예: 도 5의 화면의 중심부(501))의 휘도보다 화면의 주변부(502)(예: 도 5의 화면의 주변부(502))의 휘도가 낮은 경우, 화면의 주변부(502)의 휘도를 높여 화면 전체(710, full screen)의 휘도가 균일해지도록 할 수 있다. 이때, 화면의 중심부(501)의 휘도에 맞춰 화면의 주변부(502)의 휘도를 높일 수 있다.
도 8은 화면의 중심부와 화면의 주변부의 휘도 편차를 보정하는 일 예를 나타내는 도면이다.
도 8을 참조하면, 일 실시 예로써, 화면의 중심부(501)(예: 도 5의 화면의 중심부(501))의 휘도보다 화면의 주변부(502)(예: 도 5의 화면의 주변부(502))의 휘도가 낮은 경우, 화면의 중심부(501)의 휘도를 낮춰 화면 전체(810, full screen)의 휘도가 균일해지도록 할 수 있다. 이때, 화면의 주변부(502)의 휘도에 맞춰 화면의 중심부(501)의 휘도를 낮출 수 있다.
도 9는 본 개시의 일 실시 예에 따른 디스플레이를 나타내는 도면이다. 도 10은 본 개시의 일 실시 예에 따른 디스플레이의 구동 신호 신호들을 나타내는 도면(1000)이다.
도 9 및 도 10을 참조하면, 본 개시의 일 실시 예에 따른 디스플레이(900)의 각 픽셀(예: 도 3의 픽셀(P))은 LED(예: 마이크로 LED 또는 OLED), 상기 LED를 구동하기 위한 픽셀 구동 회로를 포함할 수 있다. 일 실시 예로써, 픽셀 구동회로는 제1 드라이빙 트랜지스터(910), 제2 드라이빙 트랜지스터(920), 메모리(930), PWM(pulse width modulation) 신호 출력기(940), 및 PWM 신호 스위치(950)를 포함할 수 있다.
일 실시 예로써, 제1 드라이빙 트랜지스터(910)는 IR-드롭(drop)(또는 ohmic drop)을 개선하기 위해 LED가 접속된 노드에 배치될 수 있다. 제1 드라이빙 트랜지스터(910)의 제1 단자(910a)는 제1 바이어스 전압 라인(VL1)에 전기적으로 접속되고, 제2 단자(910b)는 PWM 신호 스위치(950)에 전기적으로 접속되고, 제3 단자(910c)는 제2 드라이빙 트랜지스터(920)에 전기적으로 접속될 수 있다. 예로써, 제1 드라이빙 트랜지스터(910)의 제1 단자(910a)에는 바이어스 전압(VBIAS_P)이 공급될 수 있다. 제1 드라이빙 트랜지스터(910)는 바이어스 전압(VBIAS_P)에 의해 온(on) 또는 오프(off)될 수 있다.
일 실시 예로써, 제2 드라이빙 트랜지스터(920)의 제1 단자(920a)는 제2 바이어스 전압 라인(VL2)에 전기적으로 접속되고, 제2 단자(920b)는 제1 드라이빙 트랜지스터(910)에 전기적으로 접속되고, 제3 단자(920c)는 LED의 애노드 단자(LEDa)에 전기적으로 접속될 수 있다. 예로써, 제2 드라이빙 트랜지스터(920)의 제1 단자(920a)에는 바이어스 전압(VBIAS_R/G/B)이 공급될 수 있다. 제2 드라이빙 트랜지스터(920)는 바이어스 전압(VBIAS_R/G/B)에 의해 온(on) 또는 오프(off)될 수 있다. 제2 드라이빙 트랜지스터(920)에 공급되는 바이어스 전압(VBIAS_R/G/B)에 의해 PWM 신호의 높낮이(예: 펄스(pulse)의 높낮이)가 조절될 수 있다. 제2 드라이빙 트랜지스터(920)에 의해서 LED의 발광 세기(예: LED의 발광 휘도)가 조절될 수 있다.
일 실시 예로써, 제1 드라이빙 트랜지스터(910)와 제2 드라이빙 트랜지스터(920)는 서로 다른 타입의 트랜지스터일 수 있다. 예로써, 제1 드라이빙 트랜지스터(910)는 N타입의 모스 트랜지스터(NMOS)이고, 제2 드라이빙 트랜지스터(920)는 P타입의 모스 트랜지스터(PMOS)일 수 있다. 이에 한정되지 않고, 제1 드라이빙 트랜지스터(910)가 P타입의 모스 트랜지스터(PMOS)이고, 제2 드라이빙 트랜지스터(920)가 N타입의 모스 트랜지스터(NMOS)일 수도 있다.
일 실시 예로써, LED의 애노드 단자(LEDa)는 제2 드라이빙 트랜지스터(920)에 전기적으로 접속되고, 캐소드 단자(LEDb)는 VSS 전압을 공급하는 VSS 전압 라인에 전기적으로 접속될 수 있다.
일 실시 예로써, PWM 신호 출력기(940)에는 VDD 전압 및 VSS 전압이 공급될 수 있다. 예로써, 수직 동기 신호(VSYNC)에 맞춰 PWM1~PWM8의 PWM 신호들(1010)이 순차적으로 생성되고, PWM 신호 출력기(940)의 제1 단자에는 PWM 신호들(1010)(예: PWM1~PWM8)이 공급될 수 있다. PWM 신호 출력기(940)의 제2 단자에는 메모리(930)에 저장된 계조 데이터가 공급될 수 있다. PWM 신호 출력기(940)는 메모리(930)에 저장된 계조 값을 이용하여 PWM 신호들(1010)(예: PWM1~PWM8) 중 하나를 선택하여 PWM 신호 스위치(950)로 출력할 수 있다.
일 실시 예로써, PWM 신호 스위치(950)의 제1 단자(950a)는 PWM 신호 출력기(940)의 출력 단자와 전기적으로 접속되고, 제 2단자(950b)는 LED VDD 전압(VDD_LED)을 공급하는 LED VDD 전압라인과 전기적으로 접속되고, 제3 단자(950c)는 제1 드라이빙 트랜지스터(910)와 접속될 수 있다. 예로써, PWM 신호 스위치(950)는 제1 단자(950a)에 입력되는 PWM 신호에 의해 온(on) 또는 오프(off)될 수 있다. 예로써, PWM 신호 스위치(950)는 입력되는 PWM 신호에 따라 온(on) 또는 오프(off)되어, LED VDD 전압(VDD_LED)의 값을 제1 드라이빙 트랜지스터(910)로 출력을 제어할 수 있다. PWM 신호 스위치(950)는 제1 단자(950a)에 입력되는 PWM 신호에 의해서 온(on)되는 시간이 조절되고, 온(on)되는 시간 동안 LED VDD 전압(VDD_LED)을 출력하여 LED의 발광 시간이 조절될 수 있다.
일 실시 예로써, 각 픽셀(P)에 배치되는 메모리(930)는 8비트로 구성될 수 있으며, 8비트의 메모리(930)를 통해 LED를 0~255단계의 계조(예: 256 계조)로 발광시킬 수 있다.
일 실시 예로써, 메모리(930)의 비트 수를 늘리면 표현할 수 있는 계조가 증가될 수 있다. 예로써, 메모리(930)가 9비트로 구성되는 경우, 0~511 단계의 계조(예: 512 계조)로 LED를 발광시킬 수 있고, 메모리(930)가 10비트로 구성되는 경우, 0~1023 단계의 계조(예: 1024 계조)로 LED를 발광시킬 수 있다.
일 실시 예로써, 본 개시의 전자 장치(예: 도 1의 전자 장치(101), 도 2의 전자 장치(200))(예: AR 글래스)는 디스플레이(900)의 중심부(예: 도 7 및 도 8의 화면의 중심부(501))와 디스플레이(900)의 주변부(예: 도 7 및 도 8의 화면의 주변부(502))의 휘도가 실질적으로 동일해지도록, 디스플레이(900)의 중심부에 배치된 픽셀들의 LED 및/또는 디스플레이(900)의 주변부에 배치된 픽셀들의 LED의 발광 휘도를 조절할 수 있다.
예로써, 도 7에 도시된 바와 같이, 디스플레이(900)의 주변부(예: 도 7 및 도 8의 화면의 주변부(502))에 배치된 픽셀들의 LED의 발광 휘도를 높여, 디스플레이(900)의 전체 영역(예: 화면 전체(full screen))의 휘도가 균일해지도록 할 수 있다. 이때, 화면의 중심부(501)의 휘도에 맞춰 화면의 주변부(502)의 휘도를 높일 수 있다.
예로써, 도 8에 도시된 바와 같이, 디스플레이(900)의 중심부(예: 도 7 및 도 8의 화면의 중심부(501))에 배치된 픽셀들의 LED의 발광 휘도를 낮춰, 디스플레이(900)의 전체 영역(예: 화면 전체(full screen))의 휘도가 균일해지도록 할 수 있다. 이때, 화면의 주변부(502)의 휘도에 맞춰 화면의 중앙부(501)의 휘도를 낮출 수 있다.
일 실시 예로써, 화면의 주변부(502)의 휘도를 높이기 위해서는 화면의 중앙부(501)의 픽셀에 배치된 메모리(930)의 비트 수(예: 8비트)보다 화면의 주변부(502)의 픽셀에 배치된 메모리(930)의 비트 수를 높일(예: 9비트, 10비트) 수 있다. 디스플레이(900)가 고화질을 구현하기 위해서 PPI(pixel per inch)가 높아질수록 개별 픽셀의 면적이 감소하게 되는데, 픽셀 면적이 감소하면 각 픽셀마다 2개의 드라이빙 트랜지스터(예: 제1 드라이빙 트랜지스터(910) 및 제2 드라이빙 트랜지스터(920))와 9비트 이상의 메모리(930), 신호 배선들 및 전원 배선들을 배치하는 것이 어려울 수 있다. 예를 들면, 디스플레이(900)의 PPI가 높아질수록 각 픽셀의 면적이 감소하게 되어, 9비트 이상의 메모리를 배치하는 것이 어려울 수 있다.
도 11은 본 개시의 일 실시 예에 따른 디스플레이의 중심부, 주변부, 중간부의 휘도를 조절하는 것을 나타내는 도면이다. 도 12는 본 개시의 일 실시 예에 따른 디스플레이를 나타내는 도면이다.
도 11 및 도 12를 참조하면, 일 실시 예로써, 디스플레이(1100)는 중앙부(1110)(예: 제1 액티브 영역), 주변부(1130)(예: 제3 액티브 영역) 및 상기 중앙부(1110)와 상기 주변부(1130) 사이에 위치하는 중간부(1120)(예: 제2 액티브 영역)를 포함할 수 있다.
일 실시 예로써, 디스플레이의 중앙부(1110)(예: 제1 액티브 영역)에 배치된 각 픽셀에 포함된 제1 메모리(1230)의 제1 비트 수, 디스플레이의 중간부(1120)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 메모리(1240)의 제2 비트 수, 및 디스플레이의 주변부(1130)(예: 제3 액티브 영역)에 배치된 각 픽셀에 포함된 제3 메모리(1250)의 제3 비트 수가 서로 다를 수 있다.
예로써, 디스플레이의 중앙부(1110)(예: 제1 액티브 영역)에 배치된 각 픽셀에 포함된 제1 메모리(1230)의 제1 비트 수(예: 8비트)보다 디스플레이의 중간부(1120)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 메모리(1240)의 제2 비트 수(예: 9비트)가 더 클 수 있다.
예로써, 디스플레이의 중간부(1120)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 메모리(1240)의 제2 비트 수(예: 9비트)보다 디스플레이의 주변부(1130)(예: 제3 액티브 영역)에 배치된 각 픽셀에 포함된 제3 메모리(1250)의 제3 비트 수(예: 10비트)가 더 클 수 있다.
일 실시 예로써, 디스플레이의 중앙부(1110)(예: 제1 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제1 드라이빙 트랜지스터(910), 제2 드라이빙 트랜지스터(920), 제1 메모리(1230), PWM 신호 출력기(940), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 중앙부(1110)(예: 제1 액티브 영역)에 배치된 각 픽셀에 포함된 제1 메모리(1230)는 제1 비트 수(예: 8비트)를 가질 수 있다.
일 실시 예로써, 디스플레이의 중간부(1120)(예: 제2 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제2 드라이빙 트랜지스터(920), 제2 메모리(1240), PWM 신호 출력기(940), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 중간부(1120)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 메모리(1240)는 상기 제1 비트 수보다 큰 제2 비트 수(예: 9비트)를 가질 수 있다. 예로써, 디스플레이의 중간부(1120)(예: 제2 액티브 영역)에는 제1 드라이빙 트랜지스터(910)를 배치하지 않고, 제1 드라이빙 트랜지스터(910)가 제외된 면적만큼 제2 메모리(1240)를 더 크게 형성함으로써, 1비트를 추가로 확보하여 제2 메모리(1240)가 총 9비트가 되도록 할 수 있다. 예로써, 중앙부(1110)에 형성된 복수의 드라이빙 트랜지스터의 배치를 위한 제1 면적보다 중간부(1120)에 형성된 하나의 드라이빙 트랜지스터의 배치를 위한 제2 면적이 감소되어 여유 면적이 확보될 수 있다. 드라이빙 트랜지스터를 1개 줄여 확보된 여유 면적만큼 상기 제2 메모리(1240)의 크기(예: 비트 수)가 증가될 수 있다.
일 실시 예로써, 디스플레이의 주변부(1130)(예: 제3 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제2 드라이빙 트랜지스터(920), 제3 메모리(1250), PWM 신호 출력기(940), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 주변부(1130)(예: 제3 액티브 영역)에 배치된 각 픽셀에 포함된 제3 메모리(1250)는 상기 제1 비트 수보다 큰 제3 비트 수(예: 10비트)를 가질 수 있다. 예로써, 디스플레이의 주변부(1130)(예: 제3 액티브 영역)에는 제1 드라이빙 트랜지스터(910)를 배치하지 않고, 제1 드라이빙 트랜지스터(910)가 제외된 면적만큼 제3 메모리(1250)더 크게 형성함으로써, 2비트를 추가로 확보하여 제3 메모리(1250)가 총 10비트가 되도록 할 수 있다. 예로써, 중앙부(1110)에 형성된 복수의 드라이빙 트랜지스터의 배치를 위한 제1 면적보다 주변부(1130)에 형성된 하나의 드라이빙 트랜지스터의 배치를 위한 제3 면적이 감소되어 여유 면적이 확보될 수 있다. 드라이빙 트랜지스터를 1개 줄여 확보된 여유 면적만큼 상기 제3 메모리(1250)의 크기(예: 비트 수)가 증가될 수 있다.
이에 한정되지 않고, 디스플레이의 중간부(1120)(예: 제2 액티브 영역)에는 제1 드라이빙 트랜지스터(910)를 배치하지 않고, 제2 메모리(1240)가 총 10비트가 되도록 할 수도 있다. 이에 한정되지 않고, 디스플레이의 주변부(1130)(예: 제3 액티브 영역)에는 제1 드라이빙 트랜지스터(910)를 배치하지 않고, 제3 메모리(1250)가 총 11~12비트가 되도록 할 수도 있다.
도 13은 디스플레이의 중앙부에 배치된 픽셀들을 구동하기 위한 구동 신호들을 나타내는 도면(1300)이다. 도 14는 디스플레이의 중간부에 배치된 픽셀들을 구동하기 위한 구동 신호들을 나타내는 도면(1400)이다. 도 15는 디스플레이의 주변부에 배치된 픽셀들을 구동하기 위한 구동 신호들을 나타내는 도면(1500)이다.
도 12 내지 도 15를 참조하면, 일 실시 예로써, 디스플레이의 중앙부(1110)(예: 제1 액티브 영역), 디스플레이의 중간부(1120)(예: 제2 액티브 영역), 및 디스플레이의 주변부(1130)(예: 제3 액티브 영역)의 PWM 신호 출력기(940)에는 1~10개의 펄스폭 종류를 가지는 PWM 신호들(PWM 1~10)이 입력될 수 있다.
일 실시 예로써, 디스플레이의 중앙부(1110)(예: 제1 액티브 영역)에 배치된 제1 메모리(1230)는 제1 비트 수(예: 8비트)를 가짐으로, PWM 신호 출력기(940)에 입력된 10개의 PWM 신호들 중에서 8개의 PWM 신호들(1310)(예: PWM1~PWM8)을 선택적으로 이용하여 LED의 발광 시간을 조절할 수 있다.
일 실시 예로써, 디스플레이의 중간부(1120)(예: 제2 액티브 영역)에 배치된 제2 메모리(1240)는 제2 비트 수(예: 9비트)를 가짐으로, PWM 신호 출력기(940)에 입력된 10개의 PWM 신호들 중에서 9개의 PWM 신호들(1310, 1410)을 선택적으로 이용하여 LED의 발광 시간을 조절할 수 있다. 예로써, 디스플레이의 중간부(1120)(예: 제2 액티브 영역)는 디스플레이의 중앙부(1110)(예: 제1 액티브 영역)보다 1개의 PWM 신호가 추가(예: 8개의 PWM 신호들(1310)(예: PWM1~PWM8)에 제9 PWM 신호(1410, PWM9)가 추가)되어, 총 9개의 PWM 신호들(1310, 1410)을 이용하여 LED의 발광 시간을 조절할 수 있다. 디스플레이의 중간부(1120)(예: 제2 액티브 영역)에 배치된 각 픽셀의 LED는 9비트로 계조를 조절함으로써, 휘도를 보상할 수 있다.
일 실시 예로써, 디스플레이의 주변부(1130)(예: 제3 액티브 영역)에 배치된 제3 메모리(1250)는 제3 비트 수(예: 10비트)를 가짐으로, PWM 신호 출력기(940)에 입력된 10개의 PWM 신호들(1310, 1410, 1510)을 선택적으로 이용하여 LED의 발광 시간을 조절할 수 있다. 예로써, 디스플레이의 주변부(1130)(예: 제3 액티브 영역)는 디스플레이의 중앙부(1110)(예: 제1 액티브 영역)보다 2개의 신호가 추가(예: 8개의 PWM 신호들(1310)(예: PWM1~PWM8)에 제9 PWM 신호(1410, PWM9) 및 제10 PWM 신호(1510, PWM10)가 추가)되어, 총 10개의 PWM 신호들(1310, 1410, 1510)을 이용하여 LED의 발광 시간을 조절할 수 있다. 디스플레이의 주변부(1130)(예: 제3 액티브 영역)에 배치된 각 픽셀의 LED는 10비트로 계조를 조절함으로써, 휘도를 보상할 수 있다.
일 실시 예로써, 디스플레이의 중앙부(1110)(예: 제1 액티브 영역)와 디스플레이의 중간부(1120)(예: 제2 액티브 영역)의 경계면에서 휘도 차이가 인식되지 않도록 경계면 주변의 픽셀들의 휘도를 조절할 수 있다.
일 실시 예로써, 디스플레이의 중간부(1120)(예: 제2 액티브 영역)와 디스플레이의 주변부(1130)(예: 제3 액티브 영역)의 경계면에서 휘도 차이가 인식도지 않도록 경계면 주변의 픽셀들의 휘도를 조절할 수 있다.
도 16은 디스플레이의 전체 영역(예: 화면 전체(full screen))의 휘도가 균일해지는 것을 나타내는 도면이다.
도 11, 도 12 및 도 16을 참조하면, 디스플레이의 중앙부(1110)(예: 제1 액티브 영역)에 배치된 제1 메모리(1230)를 제1 비트 수(예: 8비트)로 형성하고, 디스플레이의 중간부(1120)(예: 제2 액티브 영역)에 배치된 제2 메모리(1240)를 제2 비트 수(예: 9비트)로 형성하고, 디스플레이의 주변부(1130)(예: 제3 액티브 영역)에 배치된 제3 메모리(1250)를 제3 비트 수(예: 10비트)로 형성할 수 있다.
본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101), 도 2의 전자 장치(200))는, 추가된 메모리의 비트로 LED들의 발광 휘도를 보상함으로써 디스플레이의 전체 영역(1640)(예: 화면 전체(full screen))의 휘도를 균일하게 할 수 있다.
도 17은 본 개시의 일 실시 예에 따른 디스플레이를 나타내는 도면이다.
도 17을 참조하면, 디스플레이(1700)는 중앙부(1710)(예: 제1 액티브 영역), 주변부(1730)(예: 제3 액티브 영역) 및 상기 중앙부(1710)와 상기 주변부(1730) 사이에 위치하는 중간부(1720)(예: 제2 액티브 영역)를 포함할 수 있다.
일 실시 예로써, 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)에 배치된 각 픽셀에 포함된 제1 메모리(930)의 제1 비트 수, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 메모리(1740)의 제2 비트 수, 및 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에 배치된 각 픽셀에 포함된 제3 메모리(1750)의 제3 비트 수가 서로 다를 수 있다.
예로써, 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)에 배치된 각 픽셀에 포함된 제1 메모리(930)의 제1 비트 수(예: 8비트)보다 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 메모리(1740)의 제2 비트 수(예: 9비트)가 더 클 수 있다.
예로써, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 메모리(1740)의 제2 비트 수(예: 9비트)보다 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에 배치된 각 픽셀에 포함된 제3 메모리(1750)의 제3 비트 수(예: 10비트)가 더 클 수 있다.
일 실시 예로써, 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제1 드라이빙 트랜지스터(910), 제2 드라이빙 트랜지스터(920), 제1 메모리(930), PWM 신호 출력기(940), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)에 배치된 각 픽셀에 포함된 제1 메모리(930)는 제1 비트 수(예: 8비트)를 가질 수 있다. 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)의 PWM 신호 출력기(940)에는 1~10개의 펄스폭 종류를 가지는 PWM 신호들(PWM 1~10)이 입력될 수 있다.일 실시 예로써, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제1 드라이빙 트랜지스터(1760), 제2 드라이빙 트랜지스터(1770), 제2 메모리(1740), PWM 신호 출력기(940), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 메모리(1740)는 상기 제1 비트 수보다 큰 제2 비트 수(예: 9비트)를 가질 수 있다. 예로써, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)의 PWM 신호 출력기(940)에는 1~10개의 펄스폭 종류를 가지는 PWM 신호들(PWM 1~10)이 입력될 수 있다.일 실시 예로써, 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제1 드라이빙 트랜지스터(1780), 제2 드라이빙 트랜지스터(1790), 제3 메모리(1750), PWM 신호 출력기(940), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에 배치된 각 픽셀에 포함된 제3 메모리(1750)는 상기 제1 비트 수 및 제2 비트 수보다 큰 제3 비트 수(예: 10비트)를 가질 수 있다.
일 실시 예로써, 디스플레이(1700)는 중앙부(1710)(예: 제1 액티브 영역), 디스플레이의 중간부(1720)(예: 제2 액티브 영역), 및 디스플레이의 주변부(1730)(예: 제3 액티브 영역)의 PPI가 다르게 형성될 수 있다. 예로써, 디스플레이(1700)는 중앙부(1710)(예: 제1 액티브 영역)에는 제1 개수의 픽셀들(예: 제1 PPI)이 배치될 수 있다. 예로써, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에는 상기 제1 개수보다 작은 제2 개수의 픽셀들(예: 제2 PPI)이 배치될 수 있다. 예로써, 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에는 상기 제2 개수보다 작은 제3 개수의 픽셀들(예: 제3 PPI)이 배치될 수 있다.
예로써, 중앙부(1710)(예: 제1 액티브 영역)의 제1 PPI대비 작은 제2 PPI를 가지는 중간부(1720)(예: 제2 액티브 영역)에는, 감소된 픽셀들에 해당하는 면적만큼 제2 메모리(1740)를 더 크게 형성할 수 있다. 제2 PPI를 가지는 중간부(1720)(예: 제2 액티브 영역)에는 감소된 픽셀들에 해당하는 면적만큼 1비트를 추가로 확보하여 제2 메모리(1740)가 총 9비트가 되도록 할 수 있다.
예로써, 중앙부(1710)(예: 제1 액티브 영역)의 제1 PPI 및 중간부(1720)(예: 제2 액티브 영역)의 제2 PPI 대비 작은 제3 PPI를 가지는 주변부(1730)(예: 제3 액티브 영역)에는, 감소된 픽셀들에 해당하는 면적만큼 제3 메모리(1750)를 더 크게 형성할 수 있다. 제3 PPI를 가지는 주변부(1730)(예: 제3 액티브 영역)에는 감소된 픽셀들에 해당하는 면적만큼 2비트를 추가로 확보하여 제3 메모리(1750)가 총 10비트가 되도록 할 수 있다.
본 개시의 일 실시 예에 따른 디스플레이(1700)는 중앙부(1710)(예: 제1 액티브 영역), 주변부(1730)(예: 제3 액티브 영역) 및 상기 중앙부(1710)와 상기 주변부(1730) 사이에 위치하는 중간부(1720)(예: 제2 액티브 영역)를 포함할 수 있다.
일 실시 예로써, 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)에 배치된 각 픽셀에 포함된 제1 메모리(930)의 제1 비트 수, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 메모리(1740)의 제2 비트 수, 및 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에 배치된 각 픽셀에 포함된 제3 메모리(1750)의 제3 비트 수가 서로 다를 수 있다.
예로써, 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)에 배치된 각 픽셀에 포함된 제1 메모리(930)의 제1 비트 수(예: 8비트)보다 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 메모리(1740)의 제2 비트 수(예: 9비트)가 더 클 수 있다.
예로써, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 메모리(1740)의 제2 비트 수(예: 9비트)보다 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에 배치된 각 픽셀에 포함된 제3 메모리(1750)의 제3 비트 수(예: 10비트)가 더 클 수 있다.
일 실시 예로써, 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제1 드라이빙 트랜지스터(910), 제2 드라이빙 트랜지스터(920), 제1 메모리(930), PWM 신호 출력기(940), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)에 배치된 각 픽셀에 포함된 제1 메모리(930)는 제1 비트 수(예: 8비트)를 가질 수 있다. 예로써, 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)에 배치된 제1 드라이빙 트랜지스터(910) 및 제2 드라이빙 트랜지스터(920)는 제1 크기로 형성될 수 있다.
일 실시 예로써, 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)에 배치된 제1 메모리(930)가 총 8비트가 되도록 할 수 있다. 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)에 배치된 제1 메모리(930)는 제1 비트 수(예: 8비트)를 가짐으로, PWM 신호 출력기(940)에 입력된 10개의 PWM 신호들 중에서 8개의 PWM 신호들을 선택적으로 이용하여 LED의 발광 시간을 조절할 수 있다.
일 실시 예로써, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제1 드라이빙 트랜지스터(1760), 제2 드라이빙 트랜지스터(1770), 제2 메모리(1740), PWM 신호 출력기(940), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 메모리(1740)는 상기 제1 비트 수보다 큰 제2 비트 수(예: 9비트)를 가질 수 있다. 예로써, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 제1 드라이빙 트랜지스터(1760) 및 제2 드라이빙 트랜지스터(1770)는, 상기 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)에 배치된 제1 드라이빙 트랜지스터(910) 및 제2 드라이빙 트랜지스터(920)의 제1 크기보다 작은 제2 크기로 형성될 수 있다. 예로써, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 제1 드라이빙 트랜지스터(1760) 및 제2 드라이빙 트랜지스터(1770)의 크기(예: 제2 크기)가 감소된 면적만큼 제2 메모리(1740)를 더 크게 형성할 수 있다. 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 제1 드라이빙 트랜지스터(1760) 및 제2 드라이빙 트랜지스터(1770)의 크기(예: 제2 크기)가 감소된 면적만큼 1비트를 추가로 확보하여 제2 메모리(1740)가 총 9비트가 되도록 할 수 있다.
일 실시 예로써, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 제2 메모리(1740)는 제2 비트 수(예: 9비트)를 가짐으로, PWM 신호 출력기(940)에 입력된 10개의 PWM 신호들 중에서 9개의 PWM 신호들을 선택적으로 이용하여 LED의 발광 시간을 조절할 수 있다. 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 각 픽셀의 LED는 9비트로 계조를 조절함으로써, 휘도를 보상할 수 있다.
일 실시 예로써, 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제1 드라이빙 트랜지스터(1780), 제2 드라이빙 트랜지스터(1790), 제3 메모리(1750), PWM 신호 출력기(940), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에 배치된 각 픽셀에 포함된 제3 메모리(1750)는 상기 제1 비트 수 및 제2 비트 수보다 큰 제3 비트 수(예: 10비트)를 가질 수 있다. 예로써, 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에 배치된 제1 드라이빙 트랜지스터(1780) 및 제2 드라이빙 트랜지스터(1790)는, 상기 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 제1 드라이빙 트랜지스터(1760) 및 제2 드라이빙 트랜지스터(1770)의 제2 크기보다 작은 제3 크기로 형성될 수 있다.
예로써, 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에 배치된 제1 드라이빙 트랜지스터(1780) 및 제2 드라이빙 트랜지스터(1790)의 크기(예: 제3 크기)가 감소된 면적만큼 제3 메모리(1750)를 더 크게 형성할 수 있다. 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에 배치된 제1 드라이빙 트랜지스터(1780) 및 제2 드라이빙 트랜지스터(1790)의 크기(예: 제3 크기)가 감소된 면적만큼 2비트를 추가로 확보하여 제3 메모리(1750)가 총 10비트가 되도록 할 수 있다.
일 실시 예로써, 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에 배치된 제3 메모리(1750)는 제3 비트 수(예: 10비트)를 가짐으로, PWM 신호 출력기(940)에 입력된 10개의 PWM 신호들을 선택적으로 이용하여 LED의 발광 시간을 조절할 수 있다. 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에 배치된 각 픽셀의 LED는 10비트로 계조를 조절함으로써, 휘도를 보상할 수 있다.
도 18은 디스플레이의 중앙부에 배치된 픽셀들을 구동하기 위한 구동 신호들을 나타내는 도면(1800)이다.
도 17 및 도 18을 참조하면, 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)는 8비트로 계조를 표현하고, 중간부(1720)(예: 제2 액티브 영역)는 9비트로 계조를 표현하고, 주변부(1730)(예: 제3 액티브 영역)는 10비트로 계조를 표현하여 휘도를 보상할 수 있다.
일 실시 예로써, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에서 9비트로 계조를 표현 시, 제9 PWM 신호(PWM9)가 추가될 수 있다. 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 추가된 제9 PWM 신호(PWM9)에 따른 발광 횟수를 프레임 단위로 다르게 설정할 수 있다.
일 실시 예로써, 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에서 10비트로 계조를 표현 시, 제9 PWM 신호(PWM9) 및 제10 PWM 신호(PWM10)가 추가될 수 있다. 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 추가된 제9 PWM 신호(PWM9) 및 제10 PWM 신호(PWM10)에 따른 발광 횟수를 프레임 단위로 다르게 설정할 수 있다. 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)에 배치된 제1 메모리(930)를 제1 비트 수(예: 8비트)로 형성하고, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에 배치된 제2 메모리(1740)를 제2 비트 수(예: 9비트)로 형성하고, 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에 배치된 제3 메모리(1750)를 제3 비트 수(예: 10비트)로 형성할 수 있다.
본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101), 도 2의 전자 장치(200))는, 추가된 메모리의 비트 및 추가된 PWM 신호로 LED들의 발광 휘도를 보상함으로써 디스플레이의 전체 영역(예: 도 16의 디스플레이의 전체 영역(1640))(예: 화면 전체(full screen))의 휘도를 균일하게 할 수 있다.
일 실시 예로써, 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)와 대비하여 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에서의 휘도 보상을 위해 추가된 PWM 신호의 펄스는 프레임 단위로 LED의 발광 개수를 다르게 할 수 있다. 예로써, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에서의 휘도 보상이 자연스럽게 이루어지도록, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)에서 PWM 신호(예: PWM 1~9)에 따른 픽셀들의 LED의 발광 개수가 달라질 수 있다. 예로써, 디스플레이의 중간부(1720)(예: 제2 액티브 영역) 중에서 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)와 인접한 부분은, 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)와 휘도 차이가 크지 않도록 PWM 신호(예: PWM 9)에 따른 픽셀들의 LED들이 제1 개수로 발광되도록 할 수 있다. 디스플레이의 중간부(1720)(예: 제2 액티브 영역) 중에서 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)와 인접하지 않은 부분은 PWM 신호(예: PWM 1~9)에 따른 픽셀들의 LED들이 상기 제1 개수보다 많은 제2 개수로 발광되도록 할 수 있다.
일 실시 예로써, 디스플레이의 중앙부(1710)(예: 제1 액티브 영역)와 대비하여 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에서의 휘도 보상을 위해 추가된 PWM 신호의 펄스는 프레임 단위로 LED의 발광 개수를 다르게 할 수 있다. 예로써, 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에서의 휘도 보상이 자연스럽게 이루어지도록, 디스플레이의 주변부(1730)(예: 제3 액티브 영역)에서 PWM 신호(예: PWM 1~10)에 따른 픽셀들의 LED의 발광 개수가 달라질 수 있다. 예로써, 디스플레이의 주변부(1730)(예: 제3 액티브 영역) 중에서 디스플레이의 중간부(1720)(예: 제2 액티브 영역)와 인접한 부분은, 디스플레이의 중간부(1720)(예: 제2 액티브 영역)와 휘도 차이가 크지 않도록 PWM 신호(예: PWM 9)에 따른 픽셀들의 LED들이 제3 개수로 발광되도록 할 수 있다. 디스플레이의 주변부(1730)(예: 제3 액티브 영역) 중에서 디스플레이의 중간부(1720)(예: 제2 액티브 영역)와 인접하지 않은 부분은 PWM 신호(예: PWM 1~10)에 따른 픽셀들의 LED들이 상기 제3 개수보다 많은 제4 개수로 발광되도록 할 수 있다.
도 19는 본 개시의 일 실시 예에 따른 디스플레이를 나타내는 도면이다.
도 19를 참조하면, 디스플레이(1900)는 중앙부(1910)(예: 제1 액티브 영역), 주변부(1930)(예: 제3 액티브 영역) 및 상기 중앙부(1910)와 상기 주변부(1930) 사이에 위치하는 중간부(1920)(예: 제2 액티브 영역)를 포함할 수 있다.
일 실시 예로써, 디스플레이의 중앙부(1910)(예: 제1 액티브 영역)에 배치된 각 픽셀에 포함된 제1 메모리(930)의 제1 비트 수, 디스플레이의 중간부(1920)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 메모리(1940)의 제2 비트 수, 및 디스플레이의 주변부(1930)(예: 제3 액티브 영역)에 배치된 각 픽셀에 포함된 제3 메모리(1950)의 제3 비트 수가 서로 다를 수 있다.
예로써, 디스플레이의 중앙부(1910)(예: 제1 액티브 영역)에 배치된 각 픽셀에 포함된 제1 메모리(930)의 제1 비트 수(예: 8비트)보다 디스플레이의 중간부(1920)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 메모리(1940)의 제2 비트 수(예: 9비트)가 더 클 수 있다.
예로써, 디스플레이의 중간부(1920)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 메모리(1940)의 제2 비트 수(예: 9비트)보다 디스플레이의 주변부(1930)(예: 제3 액티브 영역)에 배치된 각 픽셀에 포함된 제3 메모리(1950)의 제3 비트 수(예: 10비트)가 더 클 수 있다.
일 실시 예로써, 디스플레이의 중앙부(1910)(예: 제1 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제1 드라이빙 트랜지스터(910), 제2 드라이빙 트랜지스터(920), 제1 메모리(930), PWM 신호 출력기(940), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 중앙부(1910)(예: 제1 액티브 영역)에 배치된 각 픽셀에 포함된 제1 메모리(930)는 제1 비트 수(예: 8비트)를 가질 수 있다.
일 실시 예로써, 디스플레이의 중간부(1920)(예: 제2 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제1 드라이빙 트랜지스터(1960), 제2 드라이빙 트랜지스터(1970), 제2 메모리(1940), PWM 신호 출력기(940), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 중간부(1920)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 메모리(1940)는 상기 제1 비트 수보다 큰 제2 비트 수(예: 9비트)를 가질 수 있다. 예로써, 중간부(1920)(예: 제2 액티브 영역)의 PPI를 줄이거나 또는 제1 드라이빙 트랜지스터(1960) 및 제2 드라이빙 트랜지스터(1970)의 크기를 줄여서 확보된 면적만큼 디스플레이의 중간부(1920)(예: 제2 액티브 영역)의 각 픽셀에 배치되는 제2 메모리(1940)의 비트 수(예: 9비트)를 증가시킬 수 있다.
일 실시 예로써, 디스플레이의 주변부(1930)(예: 제3 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제1 드라이빙 트랜지스터(1980), 제2 드라이빙 트랜지스터(1990), 제3 메모리(1950), PWM 신호 출력기(940), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 주변부(1930)(예: 제3 액티브 영역)에 배치된 각 픽셀에 포함된 제3 메모리(1950)는 상기 제1 비트 수 및 제2 비트 수보다 큰 제3 비트 수(예: 10비트)를 가질 수 있다. 예로써, 주변부(1930)(예: 제3 액티브 영역)의 PPI를 줄이거나 또는 제1 드라이빙 트랜지스터(1980) 및 제2 드라이빙 트랜지스터(1990)의 크기를 줄여서 확보된 면적만큼 디스플레이의 주변부(1930)(예: 제3 액티브 영역)의 각 픽셀에 배치되는 제3 메모리(1950)의 비트 수(예: 10비트)를 증가시킬 수 있다.
일 실시 예로써, 제1 메모리(930), 제2 메모리(1940), 및 제3 메모리(1950)의 비트 수를 다르게 형성할 수 있다. 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 중앙부(1910)(예: 제1 액티브 영역), 중간부(1920)(예: 제2 액티브 영역), 주변부(1390)(예: 제3 액티브 영역)에 배치된 PWM 신호 출력기(940)들에 입력되는 PWM 신호의 펄스 개수를 다르게 설정할 수 있다.
예로써, 중앙부(1910)(예: 제1 액티브 영역)의 각 픽셀에 배치된 PWM 신호 출력기(940)들에는 제1 내지 제8 PWM 신호(PWM1~PWM8)이 입력되고, 중간부(1920)(예: 제2 액티브 영역)의 각 픽셀에 배치된 PWM 신호 출력기(940)들에는 제1 내지 제9 PWM 신호(PWM1~PWM9)이 입력되고, 주변부(1930)(예: 제3 액티브 영역)의 각 픽셀에 배치된 PWM 신호 출력기(940)들에는 제1 내지 제10 PWM 신호(PWM1~PWM10)가 입력되도록 할 수 있다.
일 실시 예로써, 디스플레이의 중앙부(1910)(예: 제1 액티브 영역)는 8비트로 계조를 표현하고, 중간부(1920)(예: 제2 액티브 영역)는 9비트로 계조를 표현하고, 주변부(1930)(예: 제3 액티브 영역)는 10비트로 계조를 표현하여 휘도를 보상할 수 있다.
일 실시 예로써, 디스플레이의 중간부(1920)(예: 제2 액티브 영역)에서 9비트로 계조를 표현 시, 제9 PWM 신호(PWM9)가 추가될 수 있다. 추가된 제9 PWM 신호(PWM9)에 따른 LED의 발광 횟수를 증가시켜 휘도를 보상할 수 있다.
일 실시 예로써, 디스플레이의 주변부(1930)(예: 제3 액티브 영역)에서 10비트로 계조를 표현 시, 제9 PWM 신호(PWM9) 및 제10 PWM 신호(PWM10)가 추가될 수 있다. 추가된 제9 PWM 신호(PWM9) 및 제10 PWM 신호(PWM10)에 따른 LED의 발광 횟수를 증가시켜 휘도를 보상할 수 있다.
본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101), 도 2의 전자 장치(200))는, 디스플레이의 중앙부(1910)(예: 제1 액티브 영역)에 배치된 제1 메모리(930)를 제1 비트 수(예: 8비트)로 형성하고, 디스플레이의 중간부(1920)(예: 제2 액티브 영역)에 배치된 제2 메모리(1940)를 제2 비트 수(예: 9비트)로 형성하고, 디스플레이의 주변부(1930)(예: 제3 액티브 영역)에 배치된 제3 메모리(1950)를 제3 비트 수(예: 10비트)로 형성하여, 추가된 메모리의 비트 및 추가된 PWM 신호로 LED들의 발광 휘도를 보상함으로써 디스플레이의 전체 영역(예: 도 16의 디스플레이의 전체 영역(1640))(예: 화면 전체(full screen))의 휘도를 균일하게 할 수 있다.
도 20은 본 개시의 일 실시 예에 따른 디스플레이 및 동작 방법을 나타내는 도면이다.
도 20을 참조하면, 디스플레이(2000)는 중앙부(2010)(예: 제1 액티브 영역), 주변부(2030)(예: 제3 액티브 영역) 및 상기 중앙부(2010)와 상기 주변부(2030) 사이에 위치하는 중간부(2020)(예: 제2 액티브 영역)를 포함할 수 있다.
일 실시 예로써, 디스플레이의 중앙부(2010)(예: 제1 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제1 드라이빙 트랜지스터(910), 제2 드라이빙 트랜지스터(920), 메모리(2050), PWM 신호 출력기(2040), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 중앙부(2010)(예: 제1 액티브 영역)에 배치된 각 픽셀에 포함된 메모리(2050)는 제1 비트 수(예: 8비트)를 가질 수 있다.
일 실시 예로써, 디스플레이의 중간부(2020)(예: 제2 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제1 드라이빙 트랜지스터(910), 제2 드라이빙 트랜지스터(920), 메모리(2050), PWM 신호 출력기(2040), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 중간부(2020)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 메모리(2050)는 제1 비트 수(예: 8비트)를 가질 수 있다.
일 실시 예로써, 디스플레이의 주변부(2030)(예: 제3 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제1 드라이빙 트랜지스터(910), 제2 드라이빙 트랜지스터(920), 메모리(2050), PWM 신호 출력기(2040), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 주변부(2030)(예: 제3 액티브 영역)에 배치된 각 픽셀에 포함된 메모리(2050)는 제1 비트 수(예: 8비트)를 가질 수 있다.
일 실시 예로써, 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 디스플레이의 중앙부(2010)(예: 제1 액티브 영역)에 배치된 제2 드라이빙 트랜지스터(920)에 공급되는 제1 바이어스 전압(2060)(VBIAS1_R/G/B), 디스플레이의 중간부(2020)(예: 제2 액티브 영역)에 배치된 제2 드라이빙 트랜지스터(920)에 공급되는 제2 바이어스 전압(2070)(VBIAS2_R/G/B), 및 디스플레이의 주변부(2030)(예: 제3 액티브 영역)에 배치된 제2 드라이빙 트랜지스터(920)에 공급되는 제3 바이어스 전압(2080)(VBIAS3_R/G/B)의 크기를 다르게 설정할 수 있다.
예로써, 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 디스플레이의 중앙부(2010)(예: 제1 액티브 영역)에 배치된 각 픽셀에 포함된 제2 드라이빙 트랜지스터(920)에는 제1 값의 제1 바이어스 전압(2060)(VBIAS1_R/G/B)이 공급되게 할 수 있다.
예로써, 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 디스플레이의 중간부(2020)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 제2 드라이빙 트랜지스터(920)에는 상기 제1 값보다 큰 제2 값의 제2 바이어스 전압(2070)(VBIAS2_R/G/B)이 공급되게 할 수 있다.
예로써, 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 디스플레이의 주변부(2030)(예: 제3 액티브 영역)에 배치된 각 픽셀에 포함된 제2 드라이빙 트랜지스터(920)에는 상기 제1 값 및 제2 값보다 큰 제3 값의 제3 바이어스 전압(2080)(VBIAS3_R/G/B)이 공급되게 할 수 있다.
본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101), 도 2의 전자 장치(200))는, 디스플레이의 중앙부(2010)(예: 제1 액티브 영역), 중간부(2020)(예: 제2 액티브 영역), 및 주변부(2030)(예: 제3 액티브 영역)에 배치된 제2 드라이빙 트랜지스터(920)에는 공급되는 바이어스 전압(2060, 2070, 2080)의 크기를 다르게 하여, LED들의 발광 휘도를 보상함으로써 디스플레이의 전체 영역(예: 도 16의 디스플레이의 전체 영역(1640))(예: 화면 전체(full screen))의 휘도를 균일하게 할 수 있다.
도 21은 본 개시의 일 실시 예에 따른 디스플레이 및 동작 방법을 나타내는 도면이다.
도 21을 참조하면, 디스플레이(2100)는 중앙부(2110)(예: 제1 액티브 영역), 주변부(2130)(예: 제3 액티브 영역) 및 상기 중앙부(2110)와 상기 주변부(2130) 사이에 위치하는 중간부(2120)(예: 제2 액티브 영역)를 포함할 수 있다.
일 실시 예로써, 디스플레이의 중앙부(2110)(예: 제1 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제1 드라이빙 트랜지스터(910), 제2 드라이빙 트랜지스터(920), 메모리(2150), PWM 신호 출력기(2140), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 중앙부(2110)(예: 제1 액티브 영역)에 배치된 각 픽셀에 포함된 메모리(2150)는 제1 비트 수(예: 8비트)를 가질 수 있다.
일 실시 예로써, 디스플레이의 중간부(2120)(예: 제2 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제1 드라이빙 트랜지스터(910), 제2 드라이빙 트랜지스터(920), 메모리(2150), PWM 신호 출력기(2140), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 중간부(2120)(예: 제2 액티브 영역)에 배치된 각 픽셀에 포함된 메모리(2150)는 제1 비트 수(예: 8비트)를 가질 수 있다.
일 실시 예로써, 디스플레이의 주변부(2130)(예: 제3 액티브 영역)에 배치된 각 픽셀은 복수의 신호 배선들, 복수의 전원 배선들, LED, 제1 드라이빙 트랜지스터(910), 제2 드라이빙 트랜지스터(920), 메모리(2150), PWM 신호 출력기(2140), 및 PWM 신호 스위치(950)를 포함할 수 있다. 예로써, 디스플레이의 주변부(2130)(예: 제3 액티브 영역)에 배치된 각 픽셀에 포함된 메모리(2150)는 제1 비트 수(예: 8비트)를 가질 수 있다.
일 실시 예로써, 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 디스플레이의 중앙부(2110)(예: 제1 액티브 영역), 디스플레이의 중간부(2120)(예: 제2 액티브 영역), 및 디스플레이의 주변부(2130)(예: 제3 액티브 영역)에 배치된 PWM 신호 스위치(950)들에 공급되는 LED VDD 전압(VDD_LED)의 값을 다르게 설정할 수 있다.
예로써, 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 디스플레이의 중앙부(2110)(예: 제1 액티브 영역)의 각 픽셀에 배치된 PWM 신호 스위치(950)에는 제1 값의 제1 LED VDD 전압(2160)(VDD_LED1)이 공급되게 할 수 있다.
예로써, 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 디스플레이의 중간부(2120)(예: 제2 액티브 영역)의 각 픽셀에 배치된 PWM 신호 스위치(950)에는 상기 제1 값보다 큰 제2 값의 제2 LED VDD 전압(2170)(VDD_LED2)이 공급되게 할 수 있다.
예로써, 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 디스플레이의 주변부(2130)(예: 제2 액티브 영역)의 각 픽셀에 배치된 PWM 신호 스위치(950)에는 상기 제1 값 및 제2 값보다 큰 제3 값의 제3 LED VDD 전압(2180)(VDD_LED3)이 공급되게 할 수 있다.
본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101), 도 2의 전자 장치(200))는, 디스플레이의 중앙부(2110)(예: 제1 액티브 영역), 중간부(2120)(예: 제2 액티브 영역), 및 주변부(2130)(예: 제3 액티브 영역)에 배치된 PWM 신호 스위치(950)에 공급되는 LED VDD 전압들(2160, 2170, 2180)의 크기를 다르게 하여, LED들의 발광 휘도를 보상함으로써 디스플레이의 전체 영역(예: 도 16의 디스플레이의 전체 영역(1640))(예: 화면 전체(full screen))의 휘도를 균일하게 할 수 있다.
도 22는 본 개시의 일 실시 예에 따른 디스플레이를 포함하는 전자 장치의 동작 방법을 나타내는 도면(2200)이다.
도 22를 참조하면, 본 개시의 일 실시 예에 따른 디스플레이(예: 도 9의 디스플레이(900), 도 11 및 도 12의 디스플레이(1100), 도 17의 디스플레이(1700), 도 19의 디스플레이(1900), 도 20의 디스플레이(2000), 도 21의 디스플레이(2100))를 포함하는 전자 장치(예: 도 1의 전자 장치(101), 도 2의 전자 장치(200))는, 디스플레이(900, 1100, 1700, 1900, 2000, 2100)의 중앙부(2210)(예: 제1 액티브 영역), 중간부(2220)(예: 제2 액티브 영역), 및 주변부(2230)(예: 제3 액티브 영역)에 배치된 각 픽셀에 공급되는 PWM 신호들의 듀티(duty) 개수를 다르게 설정할 수 있다.
예로써, 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 디스플레이의 중앙부(2210)(예: 제1 액티브 영역)에 배치된 각 픽셀에 공급되는 제1 PWM 신호들(2212)은 제1 듀티 개수를 가지도록 설정할 있다.
예로써, 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 디스플레이의 중간부(2220)(예: 제2 액티브 영역)에 배치된 각 픽셀에 공급되는 제2 PWM 신호들(2222)은 상기 제1 듀티 개수보다 많은 제2 듀티 개수를 가지도록 설정할 수 있다.
예로써, 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 디스플레이의 주변부(2230)(예: 제3 액티브 영역)에 배치된 각 픽셀에 공급되는 제3 PWM 신호들(2232)은 상기 제1 듀티 개수 및 제2 듀티 개수보다 많은 제3 듀티 개수를 가지도록 설정할 수 있다.
예로써, 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 제1 PWM 신호들(2212), 제2 PWM 신호들(2222), 및 제3 PWM 신호들(2232)의 펄스 폭(pulse width)을 동일하게 할 수 있다.
본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101), 도 2의 전자 장치(200))는, 디스플레이의 중앙부(2210)(예: 제1 액티브 영역), 중간부(2220)(예: 제2 액티브 영역), 및 주변부(2230)(예: 제3 액티브 영역)에 배치된 각 픽셀에 공급되는 PWM 신호들(2212, 2222, 2232)의 듀티 개수를 다르게 하여, LED들의 발광 휘도를 보상함으로써 디스플레이의 전체 영역(예: 도 16의 디스플레이의 전체 영역(1640))(예: 화면 전체(full screen))의 휘도를 균일하게 할 수 있다.
도 23은 본 개시의 일 실시 예에 따른 디스플레이를 포함하는 전자 장치의 동작 방법을 나타내는 도면(2300)이다.
도 23을 참조하면, 본 개시의 일 실시 예에 따른 디스플레이(예: 도 9의 디스플레이(900), 도 11 및 도 12의 디스플레이(1100), 도 17의 디스플레이(1700), 도 19의 디스플레이(1900), 도 20의 디스플레이(2000), 도 21의 디스플레이(2100))를 포함하는 전자 장치(예: 도 1의 전자 장치(101), 도 2의 전자 장치(200))는 디스플레이(900, 1100, 1700, 1900, 2000, 2100)의 중앙부(2310)(예: 제1 액티브 영역), 중간부(2320)(예: 제2 액티브 영역), 및 주변부(2330)(예: 제3 액티브 영역)에 배치된 각 픽셀에 공급되는 PWM 신호들의 펄스 폭(pulse width)을 다르게 설정할 수 있다.
예로써, 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 디스플레이의 중앙부(2310)(예: 제1 액티브 영역)에 배치된 각 픽셀에 공급되는 제1 PWM 신호들(2312)은 제1 펄스 폭(pulse width 1) 가지도록 설정할 있다.
예로써, 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 디스플레이의 중간부(2320)(예: 제2 액티브 영역)에 배치된 각 픽셀에 공급되는 제2 PWM 신호들(2322)은 상기 제1 펄스 폭보다 넓은 제2 펄스 폭(pulse width 2)를 가지도록 설정할 수 있다.
예로써, 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 디스플레이의 주변부(2330)(예: 제3 액티브 영역)에 배치된 각 픽셀에 공급되는 제3 PWM 신호들(2332)은 상기 제1 펄스 폭 및 제2 펄스 폭보다 넓은 제3 펄스 폭(pulse width 3)을 가지도록 설정할 수 있다.
예로써, 프로세서(예: 도 1의 프로세서(120))는 DDI(예: 도 3의 DDI(320))를 제어하여, 제1 PWM 신호들(2312), 제2 PWM 신호들(2322), 및 제3 PWM 신호들(2332)의 펄스 개수를 동일하게 할 수 있다.
본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101), 도 2의 전자 장치(200))는, 디스플레이의 중앙부(2310)(예: 제1 액티브 영역), 중간부(2320)(예: 제2 액티브 영역), 및 주변부(2330)(예: 제3 액티브 영역)에 배치된 각 픽셀에 공급되는 PWM 신호들(2312, 2322, 2332)의 펄스 폭들(pulse width 1, pulse width 2, pulse width 3)을 다르게 하여, LED들의 발광 휘도를 보상함으로써 디스플레이의 전체 영역(예: 도 16의 디스플레이의 전체 영역(1640))(예: 화면 전체(full screen))의 휘도를 균일하게 할 수 있다.
본 개시의 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101), 도2의 전자 장치(200))는, 복수의 픽셀(예: 도 3의 픽셀(P))들이 배치된 디스플레이(예: 도 9의 디스플레이(900), 도 11 및 도 12의 디스플레이(1100), 도 17의 디스플레이(1700), 도 19의 디스플레이(1900), 도 20의 디스플레이(2000), 도 21의 디스플레이(2100))를 포함하는 디스플레이부(예: 도 2의 디스플레이부(220)), 상기 디스플레이(900, 1100, 1700, 1900, 2000, 2100)를 구동하는 디스플레이 구동 회로부(예: 도 3의 디스플레이 구동 회로부(320)), 상기 디스플레이 구동 회로부(320)와 작동적으로 연결된 프로세서(예: 도 1의 프로세서(120)), 및 상기 프로세서(120)와 작동적으로 연결된 메모리(예: 도 1의 메모리(130))를 포함할 수 있다. 상기 디스플레이(900, 1100, 1700, 1900, 2000, 2100)는, 중앙부(1110, 1710, 1910, 2010, 2110) 상기 중앙부(1110, 1710, 1910, 2010, 2110)와 이격된 주변부(1130, 1730, 1930, 2030, 2130), 및 상기 중앙부(1110, 1710, 1910, 2010, 2110)와 상기 주변부(1130, 1730, 1930, 2030, 2130) 사이에 위치하는 중간부(1120, 1720, 1920, 2020, 2120)를 포함할 수 있다. 상기 중앙부(1110, 1710, 1910, 2010, 2110), 상기 중간부(1120, 1720, 1920, 2020, 2120), 및 상기 주변부(1130, 1730, 1930, 2030, 2130)는 상기 복수의 픽셀(P)들에 배치된 발광소자(예: 마이크로 LED, OLED)를 구동하기 위한 픽셀 구동 회로들을 포함할 수 있다. 상기 픽셀 구동 회로들은, 상기 발광소자(예: 마이크로 LED, OLED)의 구동 전압을 상기 발광소자(예: 마이크로 LED, OLED)에 공급하는 적어도 하나의 드라이빙 트랜지스터(910, 920), 계조 데이터가 저장된 메모리(1230, 1240, 1250), 상기 메모리(1230, 1240, 1250)에 저장된 계조 데이터에 따라 복수의 PWM(pulse width modulation) 신호들 중 하나를 출력하는 PWM 신호 출력기(940), 및 PWM 신호에 의해 온(on) 또는 오프(off)되어 상기 발광소자(예: 마이크로 LED, OLED)의 구동 전압의 출력을 제어하는 PWM 신호 스위치(950)를 포함할 수 있다. 상기 중앙부(1110, 1710, 1910, 2010, 2110)에 포함된 제1 픽셀에 배치된 제1 메모리(1230), 상기 중간부(1120, 1720, 1920, 2020, 2120)에 포함된 제2 픽셀에 배치된 제2 메모리(1240), 및 상기 주변부(1130, 1730, 1930, 2030, 2130)에 포함된 제2 픽셀에 배치된 제3 메모리(1250)의 비트가 다르게 형성될 수 있다.
본 개시의 일 실시 예에 따른 전자 장치 및 이의 동작 방법은, 화면의 중앙부와 화면의 주변부위 휘도를 실질적으로 동일하게 표시(또는 휘도 편차를 줄여)하여 표시품질을 향상시킬 수 있다.
일 실시 예에 따르면, 제1 메모리(1230)는 제1 비트의 저장 공간을 포함하고, 상기 제2 메모리(1240)는 상기 제1 비트보다 많은 제2 비트의 메모리 영역을 포함할 수 있다.
일 실시 예에 따르면, 상기 제3 메모리(1250)는 상기 제1 비트 및 상기 제2 비트보다 많은 제3 비트의 메모리 영역을 포함할 수 있다.
일 실시 예에 따르면, 상기 픽셀 구동 회로들 중, 상기 중앙부(1110, 1710, 1910, 2010, 2110)에 배치된 제1 픽셀 구동 회로들은 복수의 드라이빙 트랜지스터(910, 920)들을 포함할 수 있다. 상기 픽셀 구동 회로들 중, 상기 중간부(1120, 1720, 1920, 2020, 2120)에 배치된 제2 픽셀 구동 회로들은 하나의 드라이빙 트랜지스터(920)를 포함할 수 있다.
일 실시 예에 따르면, 상기 중앙부(1110, 1710, 1910, 2010, 2110)에 형성된 복수의 드라이빙 트랜지스터(910, 920)들의 배치를 위한 제1 면적보다 상기 중간부(1120, 1720, 1920, 2020, 2120)에 형성된 하나의 드라이빙 트랜지스터(920)의 배치를 위한 제2 면적이 감소되어 제1 여유 면적이 확보되고, 상기 제1 여유 면적만큼 상기 제2 메모리(1240)의 크기가 증가될 수 있다.
일 실시 예에 따르면, 상기 픽셀 구동 회로들 중, 상기 주변부(1130, 1730, 1930, 2030, 2130)에 배치된 제3 픽셀 구동 회로들은 하나의 드라이빙 트랜지스터(920)를 포함할 수 있다.
일 실시 예에 따르면, 상기 중앙부(1110, 1710, 1910, 2010, 2110)에 형성된 복수의 드라이빙 트랜지스터(910, 920)들의 배치를 위한 제1 면적보다 상기 주변부(1130, 1730, 1930, 2030, 2130)에 형성된 하나의 드라이빙 트랜지스터(910, 920)의 배치를 위한 제3 면적이 감소되어 제2 여유 면적이 확보되고, 상기 제2 여유 면적만큼 상기 제3 메모리(1250)의 크기가 증가될 수 있다.
일 실시 예에 따르면, 상기 제1 메모리(1230)는 8비트의 메모리 영역을 포함하고, 상기 제2 메모리(1240)는 9비트의 메모리 영역을 포함하고, 상기 제3 메모리(1250)는 10비트의 메모리 영역을 포함할 수 있다.
일 실시 예에 따르면, 상기 중앙부(1110, 1710, 1910, 2010, 2110)에 배치된 제1 발광소자(예: 마이크로 LED, OLED)들은 0~255 단계의 계조로 발광하고, 상기 중간부(1120, 1720, 1920, 2020, 2120)에 배치된 제2 발광소자(예: 마이크로 LED, OLED)들은 0~511 단계의 계조로 발광하고, 상기 주변부(1130, 1730, 1930, 2030, 2130)에 배치된 제3 발광소자(예: 마이크로 LED, OLED)들은 0~1023 단계의 계조로 발광할 수 있다.
일 실시 예에 따르면, 상기 디스플레이부(220)는, 상기 발광소자(예: 마이크로 LED, OLED)에서 출사된 광 및 외부에서 입사되는 광의 경로를 가이드 하는 광학 베리어, 상기 발광소자(예: 마이크로 LED, OLED)에서 출사된 광과 상기 외부에서 입사된 광을 결합하여 출력하는 광학 결합기, 및 상기 발광소자(예: 마이크로 LED, OLED)에서 출사된 광을 상기 광학 결합기로 가이드 하는 렌즈를 포함할 수 있다.
본 개시의 일 실시 예에 따른 전자 장치(101, 200)는, 복수의 픽셀(P)들이 배치된 디스플레이(900, 1100, 1700, 1900, 2000, 2100)를 포함하는 디스플레이부(220), 상기 디스플레이(900, 1100, 1700, 1900, 2000, 2100)를 구동하는 디스플레이 구동 회로부(320), 상기 디스플레이 구동 회로부(320)와 작동적으로 연결된 프로세서(120), 상기 프로세서(120)와 작동적으로 연결된 메모리를 포함할 수 있다. 상기 디스플레이(900, 1100, 1700, 1900, 2000, 2100)는, 중앙부(1110, 1710, 1910, 2010, 2110) 상기 중앙부(1110, 1710, 1910, 2010, 2110)와 이격된 주변부(1130, 1730, 1930, 2030, 2130), 및 상기 중앙부(1110, 1710, 1910, 2010, 2110)와 상기 주변부(1130, 1730, 1930, 2030, 2130) 사이에 위치하는 중간부(1120, 1720, 1920, 2020, 2120)를 포함할 수 있다. 상기 중앙부(1110, 1710, 1910, 2010, 2110), 상기 중간부(1120, 1720, 1920, 2020, 2120), 및 상기 주변부(1130, 1730, 1930, 2030, 2130)는 상기 복수의 픽셀(P)들에 배치된 발광소자(예: 마이크로 LED, OLED)를 구동하기 위한 픽셀 구동 회로들을 포함할 수 있다. 상기 픽셀 구동 회로들은, 상기 발광소자(예: 마이크로 LED, OLED)의 구동 전압을 상기 발광소자(예: 마이크로 LED, OLED)에 공급하는 복수의 드라이빙 트랜지스터(910, 920), 계조 데이터가 저장된 메모리(1730, 1740, 1750), 상기 메모리(1730, 1740, 1750)에 저장된 계조 데이터에 따라 복수의 PWM(pulse width modulation) 신호들 중 하나를 출력하는 PWM 신호 출력기(940), 및 PWM 신호에 의해 온(on) 또는 오프(off)되어 상기 발광소자(예: 마이크로 LED, OLED)의 구동 전압의 출력을 제어하는 PWM 신호 스위치(950)를 포함할 수 있다. 상기 중앙부(1110, 1710, 1910, 2010, 2110)에 포함된 제1 픽셀에 배치된 제1 메모리(1730), 상기 중간부(1120, 1720, 1920, 2020, 2120)에 포함된 제2 픽셀에 배치된 제2 메모리(1740), 및 상기 주변부(1130, 1730, 1930, 2030, 2130)에 포함된 제2 픽셀에 배치된 제3 메모리(1750)의 비트가 다르게 형성될 수 있다.
일 실시 예에 따르면, 제1 메모리(1730)는 제1 비트의 저장 공간을 포함하고, 상기 제2 메모리(1740)는 상기 제1 비트보다 많은 제2 비트의 메모리 영역을 포함할 수 있다.
일 실시 예에 따르면, 상기 제3 메모리(1750)는 상기 제1 비트 및 상기 제2 비트보다 많은 제3 비트의 메모리 영역을 포함할 수 있다.
일 실시 예에 따르면, 상기 중앙부(1110, 1710, 1910, 2010, 2110)는 제1 PPI(pixel per inch)의 제1 픽셀들을 포함할 수 있다. 상기 중간부(1120, 1720, 1920, 2020, 2120)는 상기 제1 PPI보다 작은 제2 PPI의 제2 픽셀들을 포함할 수 있다. 상기 주변부(1130, 1730, 1930, 2030, 2130)는 상기 제2 PPI보다 작은 제3 PP의 제3 픽셀들을 포함할 수 있다.
일 실시 예에 따르면, 상기 중앙부(1110, 1710, 1910, 2010, 2110)에 포함된 제1 픽셀들의 배치를 위한 제1 면적보다 상기 중간부(1120, 1720, 1920, 2020, 2120)에 포함된 제2 픽셀들의 배치를 위한 제2 면적이 감소되어 제1 여유 면적이 확보되고, 상기 제1 여유 면적만큼 상기 제2 메모리(1740)의 크기가 증가될 수 있다.
일 실시 예에 따르면, 상기 중앙부(1110, 1710, 1910, 2010, 2110)에 포함된 제1 픽셀들의 배치를 위한 제1 면적보다 상기 주변에 포함된 제3 픽셀들의 배치를 위한 제3 면적이 감소되어 제2 여유 면적이 확보되고, 상기 제2 여유 면적만큼 상기 제3 메모리(1750)의 크기가 증가될 수 있다.
일 실시 예에 따르면, 상기 중앙부(1110, 1710, 1910, 2010, 2110)에 형성된 복수의 드라이빙 트랜지스터(910, 920)들은 제1 크기로 형성될 수 있다. 상기 중간부(1120, 1720, 1920, 2020, 2120)에 형성된 복수의 드라이빙 트랜지스터(910, 920)들은 상기 제1 크기보다 작은 제2 크기로 형성될 수 있다. 상기 주변부(1130, 1730, 1930, 2030, 2130)에 형성된 복수의 드라이빙 트랜지스터(910, 920)들은 상기 제2 크기보다 작은 제3 크기로 형성될 수 있다.
일 실시 예에 따르면, 상기 중앙부(1110, 1710, 1910, 2010, 2110)에 형성된 복수의 드라이빙 트랜지스터(910, 920)들의 배치를 위한 제1 면적보다 상기 중간부(1120, 1720, 1920, 2020, 2120)에 포함된 복수의 드라이빙 트랜지스터(910, 920)들의 배치를 위한 제2 면적이 감소되어 제1 여유 면적이 확보되고, 상기 제1 여유 면적만큼 상기 제2 메모리(1740)의 크기가 증가될 수 있다.
일 실시 예에 따르면, 상기 중앙부(1110, 1710, 1910, 2010, 2110)에 형성된 복수의 드라이빙 트랜지스터(910, 920)들의 배치를 위한 제1 면적보다 상기 주변부(1130, 1730, 1930, 2030, 2130)에 포함된 복수의 드라이빙 트랜지스터(910, 920)들의 배치를 위한 제3 면적이 감소되어 제2 여유 면적이 확보되고, 상기 제2 여유 면적만큼 상기 제3 메모리(1750)의 크기가 증가될 수 있다.
일 실시 예에 따르면, 상기 제1 메모리(1730)는 8비트의 메모리 영역을 포함하고, 상기 제2 메모리(1740)는 9비트의 메모리 영역을 포함하고, 상기 제3 메모리(1750)는 10비트의 메모리 영역을 포함할 수 있다.

Claims (10)

  1. 전자 장치에 있어서,
    복수의 픽셀들이 배치된 디스플레이를 포함하는 디스플레이부;
    상기 디스플레이를 구동하는 디스플레이 구동 회로부;
    상기 디스플레이 구동 회로부와 작동적으로 연결된 프로세서; 및
    상기 프로세서와 작동적으로 연결된 메모리;를 포함하고,
    상기 디스플레이는, 중앙부 상기 중앙부와 이격된 주변부, 및 상기 중앙부와 상기 주변부 사이에 위치하는 중간부를 포함하고,
    상기 중앙부, 상기 중간부, 및 상기 주변부는 상기 복수의 픽셀들에 배치된 발광소자를 구동하기 위한 픽셀 구동 회로들을 포함하고,
    상기 픽셀 구동 회로들은,
    상기 발광소자의 구동 전압을 상기 발광소자에 공급하는 적어도 하나의 드라이빙 트랜지스터, 계조 데이터가 저장된 메모리, 상기 메모리에 저장된 계조 데이터에 따라 복수의 PWM(pulse width modulation) 신호들 중 하나를 출력하는 PWM 신호 출력기, 및 PWM 신호에 의해 온(on) 또는 오프(off)되어 상기 발광소자의 구동 전압의 출력을 제어하는 PWM 신호 스위치를 포함하고,
    상기 중앙부에 포함된 제1 픽셀에 배치된 제1 메모리, 상기 중간부에 포함된 제2 픽셀에 배치된 제2 메모리, 및 상기 주변부에 포함된 제2 픽셀에 배치된 제3 메모리의 비트가 다르게 형성된,
    전자 장치.
  2. 제1 항에 있어서,
    제1 메모리는 제1 비트의 저장 공간을 포함하고, 상기 제2 메모리는 상기 제1 비트보다 많은 제2 비트의 메모리 영역을 포함하는,
    전자 장치.
  3. 제2 항에 있어서,
    상기 제3 메모리는 상기 제1 비트 및 상기 제2 비트보다 많은 제3 비트의 메모리 영역을 포함하는,
    전자 장치.
  4. 제3 항에 있어서,
    상기 픽셀 구동 회로들 중, 상기 중앙부에 배치된 제1 픽셀 구동 회로들은 복수의 드라이빙 트랜지스터들을 포함하고,
    상기 픽셀 구동 회로들 중, 상기 중간부에 배치된 제2 픽셀 구동 회로들은 하나의 드라이빙 트랜지스터를 포함하는,
    전자 장치.
  5. 제4 항에 있어서,
    상기 중앙부에 형성된 복수의 드라이빙 트랜지스터들의 배치를 위한 제1 면적보다 상기 중간부에 형성된 하나의 드라이빙 트랜지스터의 배치를 위한 제2 면적이 감소되어 제1 여유 면적이 확보되고, 상기 제1 여유 면적만큼 상기 제2 메모리의 크기가 증가된,
    전자 장치.
  6. 제4 항에 있어서,
    상기 픽셀 구동 회로들 중, 상기 주변부에 배치된 제3 픽셀 구동 회로들은 하나의 드라이빙 트랜지스터를 포함하는,
    전자 장치.
  7. 제6 항에 있어서,
    상기 중앙부에 형성된 복수의 드라이빙 트랜지스터들의 배치를 위한 제1 면적보다 상기 주변부에 형성된 하나의 드라이빙 트랜지스터의 배치를 위한 제3 면적이 감소되어 제2 여유 면적이 확보되고, 상기 제2 여유 면적만큼 상기 제3 메모리의 크기가 증가된,
    전자 장치.
  8. 제5 항 또는 제7 항에 있어서,
    상기 제1 메모리는 8비트의 메모리 영역을 포함하고,
    상기 제2 메모리는 9비트의 메모리 영역을 포함하고,
    상기 제3 메모리는 10비트의 메모리 영역을 포함하는,
    전자 장치.
  9. 제8 항에 있어서,
    상기 중앙부에 배치된 제1 발광소자들은 0~255 단계의 계조로 발광하고,
    상기 중간부에 배치된 제2 발광소자들은 0~511 단계의 계조로 발광하고,
    상기 주변부에 배치된 제3 발광소자들은 0~1023 단계의 계조로 발광하는,
    전자 장치.
  10. 제1 항에 있어서,
    상기 디스플레이부는,
    상기 발광소자에서 출사된 광 및 외부에서 입사되는 광의 경로를 가이드 하는 광학 베리어, 상기 발광소자에서 출사된 광과 상기 외부에서 입사된 광을 결합하여 출력하는 광학 결합기, 및 상기 발광소자에서 출사된 광을 상기 광학 결합기로 가이드 하는 렌즈를 포함하는,
    전자 장치.
PCT/KR2023/010073 2022-07-27 2023-07-14 전자 장치 및 이의 동작 방법 WO2024025221A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20220092956 2022-07-27
KR10-2022-0092956 2022-07-27
KR1020220116915A KR20240015544A (ko) 2022-07-27 2022-09-16 전자 장치 및 이의 동작 방법
KR10-2022-0116915 2022-09-16

Publications (1)

Publication Number Publication Date
WO2024025221A1 true WO2024025221A1 (ko) 2024-02-01

Family

ID=89706810

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/010073 WO2024025221A1 (ko) 2022-07-27 2023-07-14 전자 장치 및 이의 동작 방법

Country Status (1)

Country Link
WO (1) WO2024025221A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160059406A (ko) * 2014-11-18 2016-05-26 삼성전자주식회사 가상 이미지를 출력하기 위한 웨어러블 장치 및 방법
KR20160084547A (ko) * 2015-01-05 2016-07-14 삼성디스플레이 주식회사 곡면 액정 표시 장치
KR20170013354A (ko) * 2014-09-30 2017-02-06 엑스 디벨롭먼트 엘엘씨 타일화된 디스플레이 패널들 사이의 기계적 분리의 마스킹
KR20170108182A (ko) * 2016-03-16 2017-09-27 삼성디스플레이 주식회사 표시 장치
KR20220045501A (ko) * 2020-10-05 2022-04-12 삼성전자주식회사 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170013354A (ko) * 2014-09-30 2017-02-06 엑스 디벨롭먼트 엘엘씨 타일화된 디스플레이 패널들 사이의 기계적 분리의 마스킹
KR20160059406A (ko) * 2014-11-18 2016-05-26 삼성전자주식회사 가상 이미지를 출력하기 위한 웨어러블 장치 및 방법
KR20160084547A (ko) * 2015-01-05 2016-07-14 삼성디스플레이 주식회사 곡면 액정 표시 장치
KR20170108182A (ko) * 2016-03-16 2017-09-27 삼성디스플레이 주식회사 표시 장치
KR20220045501A (ko) * 2020-10-05 2022-04-12 삼성전자주식회사 디스플레이 장치

Similar Documents

Publication Publication Date Title
WO2022025413A1 (ko) 전자 장치 및 전자 장치의 인공 지능 학습 모델의 훈련 데이터 생성 방법
WO2022065722A1 (ko) 외부 물체에 대한 알림을 디스플레이하는 전자 장치 및 그 방법
WO2022102954A1 (ko) 디스플레이를 포함하는 웨어러블 전자 장치
WO2022092517A1 (ko) 디스플레이를 포함하는 웨어러블 전자 장치, 그 디스플레이를 제어하는 방법, 및 그 웨어러블 전자 장치 및 케이스를 포함하는 시스템
WO2022050599A1 (ko) 카메라의 신호 라인을 감소시킨 전자 장치
WO2023132459A1 (ko) Ar 객체를 표시하는 전자 장치 및 그 방법
WO2024025221A1 (ko) 전자 장치 및 이의 동작 방법
WO2023017986A1 (ko) 영상 데이터 및 오디오 데이터 출력 방법 및 전자 시스템
WO2022108201A1 (ko) 영상을 제공하는 방법 및 이를 지원하는 전자 장치
WO2021256709A1 (ko) 전자 장치 및 전자 장치의 동작 방법
WO2024025126A1 (ko) 웨어러블 전자 장치 및 그 동작 방법
WO2024111901A1 (ko) 복수의 디스플레이 패널을 포함하는 헤드 마운트 장치 및 그의 동작 방법
WO2024043681A1 (ko) 전자 장치의 화면을 확장 현실 환경으로 변환하는 머리 착용형 전자 장치 및 그와 연결된 전자 장치
WO2024071681A1 (ko) 이미지를 제공하는 방법 및 이를 지원하는 웨어러블 전자 장치
WO2024072055A1 (ko) 프로세서에게 제공되는 신호를 제어하는 전자 장치 및 방법
WO2024101747A1 (ko) 카메라를 포함하는 웨어러블 전자 장치 및 이의 동작 방법
WO2024076058A1 (ko) 센서를 포함하는 웨어러블 전자 장치 및 이의 동작 방법
WO2024072171A1 (ko) 디스플레이 패널 상의 최초 이미지의 표시를 위한 전자 장치 및 방법
WO2024058357A1 (ko) 전자 장치 및 전자 장치의 디스플레이 구동 방법
WO2024154934A1 (ko) 디스플레이 패널과 연결된 회로를 변경하기 위한 전자 장치 및 방법
WO2022191584A1 (ko) 전자 장치 및 이의 동작 방법
WO2024039073A1 (ko) 이미지에 효과를 적용하는 전자 장치 및 그 제어 방법
WO2022234982A1 (ko) 전자 장치 및 이의 동작 방법
WO2023022331A1 (ko) 이미지를 제공하는 방법 및 이를 지원하는 전자 장치
WO2022270726A1 (ko) 표시 영역 내의 잔상을 감소시키기 위한 전자 장치, 방법, 및 컴퓨터 판독가능 저장 매체

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23846880

Country of ref document: EP

Kind code of ref document: A1