WO2023202145A1 - 一种短路保护电路、控制方法及电子设备 - Google Patents

一种短路保护电路、控制方法及电子设备 Download PDF

Info

Publication number
WO2023202145A1
WO2023202145A1 PCT/CN2022/142765 CN2022142765W WO2023202145A1 WO 2023202145 A1 WO2023202145 A1 WO 2023202145A1 CN 2022142765 W CN2022142765 W CN 2022142765W WO 2023202145 A1 WO2023202145 A1 WO 2023202145A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
output level
memory
control
level
Prior art date
Application number
PCT/CN2022/142765
Other languages
English (en)
French (fr)
Inventor
彭博
Original Assignee
Oppo广东移动通信有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oppo广东移动通信有限公司 filed Critical Oppo广东移动通信有限公司
Publication of WO2023202145A1 publication Critical patent/WO2023202145A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/02—Details
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current

Definitions

  • This application relates to short-circuit protection technology for power supply in two power amplifiers (Power Amplifier, PA) that share the same power supply, and in particular, to a short-circuit protection circuit, control method and electronic equipment.
  • Power Amplifier PA
  • embodiments of the present application provide a short-circuit protection circuit configured to perform short-circuit protection on at least two PAs with the same power supply, including: a first resistor, a second resistor, a first switch, and a first resistor.
  • Two switches a first comparator, a second comparator and a processor, one end of the first resistor and one end of the second resistor are respectively connected to the power supply, and the other end of the first resistor is respectively connected to the The input end of the first comparator and the first end of the first switch, the second end of the first switch is connected to the power end of the first PA of the two PAs, and the other end of the second resistor
  • the input end of the second comparator and the first end of the second switch are respectively connected, and the second end of the second switch is connected to the power end of the second PA among the two PAs.
  • the first The output end of the comparator and the output end of the second comparator are respectively connected to the processor, and the processor is respectively connected to the control end of the first switch and the control end of the second switch; wherein, the The processor is configured to:
  • embodiments of the present application provide a control method, which method is applied to a processor of a short-circuit protection circuit as described in one or more of the above embodiments, including:
  • embodiments of the present application provide an electronic device, including: a short-circuit protection circuit as described in one or more of the above embodiments and a storage medium storing instructions executable by the processor; the storage medium communicates through The bus relies on the processor to perform operations. When the instructions are executed by the processor, the control method described in one or more embodiments is performed.
  • embodiments of the present application provide a computer storage medium that stores executable instructions.
  • the executable instructions When executed by one or more processors, the processor executes one or more of the above implementations.
  • Figure 1 is a schematic structural diagram of an optional short-circuit protection circuit provided by an embodiment of the present application.
  • FIG. 2 is a schematic diagram of the architecture of MHB PA and LB PA in related technologies
  • Figure 3 is a schematic structural diagram of an example of an optional short-circuit protection circuit provided by an embodiment of the present application.
  • FIG. 4 is a schematic flowchart of an optional control method provided by the embodiment of the present application.
  • FIG. 5 is a schematic structural diagram of an optional electronic device provided by an embodiment of the present application.
  • embodiments of the present application provide a short-circuit protection circuit configured to perform short-circuit protection on at least two PAs with the same power supply, including: a first resistor, a second resistor, a first switch, and a first resistor.
  • Two switches a first comparator, a second comparator and a processor, one end of the first resistor and one end of the second resistor are respectively connected to the power supply, and the other end of the first resistor is respectively connected to the The input end of the first comparator and the first end of the first switch, the second end of the first switch is connected to the power end of the first PA of the two PAs, and the other end of the second resistor
  • the input end of the second comparator and the first end of the second switch are respectively connected, and the second end of the second switch is connected to the power end of the second PA among the two PAs.
  • the first The output end of the comparator and the output end of the second comparator are respectively connected to the processor, and the processor is respectively connected to the control end of the first switch and the control end of the second switch; wherein, the The processor is configured to:
  • the processor is specifically configured to:
  • the fourth output level it is determined whether an abnormality occurs in the second PA.
  • the processor when the processor turns off the first switch and closes the second switch, the processor is specifically configured to:
  • the third output level is the second indication level, it is determined that an abnormality occurs in the first PA; wherein the second indication level is different from the first indication level.
  • the processor when the processor turns off the first switch and closes the second switch, the processor is specifically configured to:
  • the processor when the processor closes the first switch and turns off the second switch, the processor is specifically configured to:
  • the third output level is the first indication level, it is determined that an abnormality occurs in the first PA.
  • the processor when the processor closes the first switch and turns off the second switch, the processor is specifically configured to:
  • the circuit further includes: a first anti-shake circuit and a second anti-shake circuit; wherein,
  • the first anti-shake circuit is disposed between the output end of the first comparator and the processor, and the first anti-shake circuit is configured to maintain the output of the first comparator for a preset time threshold. level output to the processor;
  • the second anti-shake circuit is disposed between the output end of the second comparator and the processor, and the second anti-shake circuit is configured to maintain the output of the second comparator for a preset time threshold. level output to the processor.
  • the processor includes: a memory and a controller, the memory is connected to the output terminal of the first comparator and the output terminal of the second comparator respectively, and the controller Connect the control end of the first switch and the control end of the second switch respectively;
  • the memory is configured to store the first output level and the second output level when both the first switch and the second switch are closed;
  • the controller is configured to: when the first output level and the second output level read from the memory are both a first indication level, control to turn off the first switch or the second switch;
  • the memory is further configured to: store the third output level and the fourth output level when the first switch is turned off or the second switch is turned off;
  • the controller is also configured to:
  • the control end of the first switch when determining whether the first PA is abnormal, control the control end of the first switch to cause the power supply to disconnect power supply to the first PA;
  • the control end of the second switch is controlled so that the power supply cuts off power supply to the second PA.
  • the memory includes a first memory and a second memory, the first memory is connected to the second memory, and the first memory is provided at the output end of the first comparator. and the controller, the second memory is provided between the output end of the second comparator and the controller; wherein,
  • the first memory is configured to:
  • the second memory is configured to:
  • the controller is configured to: read the first output level and the second output level from the first memory and the second memory respectively, when the first output level and the second output level When the levels are all at the first indication level, control to turn off the first switch or turn off the second switch;
  • the first memory is further configured to store the third output level when the first switch is turned off or the second switch is turned off;
  • the second memory is further configured to: when the first switch is turned off or the second switch is turned off. When the first switch or the second switch is turned off, the fourth output level is stored;
  • the controller is further configured to: read the third output level from the first memory, and control the first switch when determining whether an abnormality occurs in the first PA based on the third output level.
  • the control end is to cause the power supply to disconnect the power supply to the first PA;
  • the fourth output level is read from the second memory, and when it is determined whether the second PA is abnormal according to the fourth output level, the control end of the second switch is controlled so that the power supply The power supply cuts off the power supply to the second PA.
  • the controller includes a first controller and a second controller
  • the memory further includes: a third memory, and the first memory communicates with the third memory through the third memory.
  • Two memories are connected, the first memory is connected to the first controller, the first controller is also connected to the control end of the first switch, the second memory is connected to the second controller, and the The second controller is also connected to the control end of the second switch, and the third memory is connected to the first controller and the second controller respectively; wherein,
  • the first memory is configured to:
  • the second memory is configured to:
  • the third memory is configured to: receive a trigger signal from the first memory and a trigger signal from the second memory, read and store the first memory from the first memory and the second memory respectively.
  • the output level and the second output level are sent to the first controller or the second controller when the first output level and the second output level are both the first indication level. shutdown command;
  • the first controller is configured to: when receiving the turn-off instruction, control the control end of the first switch to turn off the first switch;
  • the second controller is configured to: when receiving the turn-off instruction, control the control end of the second switch to turn off the second switch;
  • the first memory is further configured to: store the third output level when the first switch is turned off or the second switch is turned off;
  • the second memory is further configured to: store the fourth output level when the first switch is turned off or the second switch is turned off;
  • the first controller is further configured to: read the third output level from the first memory, and control the third output level when determining whether an abnormality occurs in the first PA based on the third output level.
  • a control terminal of a switch to cause the power supply to disconnect the power supply to the first PA;
  • the second controller is further configured to: read the fourth output level from the second memory, and control the third PA when determining whether an abnormality occurs in the second PA based on the fourth output level.
  • the control terminals of the two switches enable the power supply to disconnect power supply to the second PA.
  • the first PA is an MHB PA
  • the second PA is an LB PA.
  • embodiments of the present application also provide a control method, which method is applied to the processor of the short-circuit protection circuit as described in one or more of the above embodiments, including:
  • the method further includes:
  • the fourth output level it is determined whether an abnormality occurs in the second PA.
  • the processor when the processor turns off the first switch and closes the second switch, it is determined based on the first output level whether the first PA is short-circuited. To control the control end of the first switch, it includes:
  • the third output level is the second indication level, it is determined that an abnormality occurs in the first PA; wherein the second indication level is different from the first indication level.
  • the processor when the processor turns off the first switch and closes the second switch, it is determined based on the second output level whether the second PA is short-circuited. To control the control terminal of the second switch, it includes:
  • the processor when the processor closes the first switch and turns off the second switch, it determines whether the first PA is short-circuited according to the first output level. To control the control end of the first switch, it includes:
  • the third output level is the first indication level, it is determined that an abnormality occurs in the first PA.
  • the processor when the processor closes the first switch and turns off the second switch, it determines whether the second PA is short-circuited based on the second output level. To control the control terminal of the second switch, it includes:
  • the first PA is an MHB PA
  • the second PA is an LB PA.
  • embodiments of the present application also provide an electronic device, including the short-circuit protection circuit as described in one or more of the above embodiments and a storage medium storing instructions executable by the processor; the storage medium communicates through The bus relies on the processor to perform operations.
  • the control method described in one or more of the above embodiments is executed.
  • embodiments of the present application further provide a computer storage medium that stores executable instructions.
  • the executable instructions When executed by one or more processors, the processor executes one or more of the above implementations.
  • FIG. 1 is a schematic structural diagram of an optional short-circuit protection circuit provided by an embodiment of the present application.
  • the short circuit protection circuit 100 may include:
  • the power end and the other end of the second resistor 12 are respectively connected to the input end of the second comparator 16 and the first end of the second switch 14.
  • the second end of the second switch 14 is connected to the power end of the second PA 103 of the two PAs.
  • the output end of the first comparator 15 and the output end of the second comparator 16 are respectively connected to the processor 17, and the processor 17 is respectively connected to the control end of the first switch 13 and the control end of the second switch 14; wherein, the processor 17 Configured as:
  • the control end of the first switch 13 is controlled so that the power supply 101 cuts off the power supply to the first PA 102;
  • the control end of the second switch 14 is controlled so that the power supply 101 cuts off the power supply to the second PA 103 .
  • FIG. 2 is a schematic diagram of the architecture of MHB PA and LB PA in related technologies.
  • the architecture includes power supply 21, MHB PA22 and LB PA23, wherein the power terminal 221 of MHB PA22 and the power terminal 231 of LB PA23 are both connected to the power supply terminal 211 of the power supply.
  • LB PA23 will not be able to work normally, and eventually it will Damage, in turn, there is an abnormality in the power supply terminal 231 of LB PA23, which will also cause damage to MHB PA22 as above.
  • the embodiment of the present application provides a short-circuit protection circuit.
  • a short-circuit protection circuit As shown in Figure 1, between the power supply 101 and the first A first resistor 11 and a first switch 13 are added between the power terminals of the PA102, a second resistor 12 and a second switch 14 are added between the power terminals of the power supply 101 and the second PA103, and at the other end of the first resistor 11 The input end of the first comparator 15 is connected, and the other end of the second resistor 12 is connected to the second comparator 16.
  • the control end of the first switch 13 is controlled to cause the power supply 101 to cut off the power supply to the first PA 102.
  • the control end of the second switch 14 is controlled to cause the power supply 101 to cut off the power supply to the third PA 102.
  • the power supply of the two PA103 or if the first PA102 is abnormal and the second PA103 is abnormal, control the control end of the first switch 13 and the control end of the second switch 14 so that the power supply 101 cuts off the power supply to the first PA102 And the power supply 101 cuts off the power supply to the second PA 103 .
  • the switch on the branch where the PA is located can be turned off to prevent the impact of the power supply short-circuit to ground on the other PA.
  • the above-mentioned first resistor 11 is configured to detect the current size in the power supply branch of the first PA. When an abnormality occurs in the branch where the first PA is located, the first resistor 11 detects a large current flowing through it. Make the input voltage of the first comparator higher than the reference voltage of the first comparator and output the first indication level, indicating that the power supply branch of the first PA is abnormal and causes the power supply to be short-circuited to ground.
  • the above-mentioned second resistor is similar, here ,No longer.
  • the above processor is specifically configured to:
  • the fourth output level it is determined whether an abnormality occurs in the second PA.
  • the first switch and the second switch are closed. At this time, the power supply supplies power to the first PA and the second PA respectively.
  • the first switch When the first and second switches are both closed, the first output level of the first comparator and the second output level of the second comparator are respectively obtained. If the first output level and the second output level are both the first indication level, for example, both When it is high level, the power supply branch generates a large current, indicating that the power supply is short-circuited to ground.
  • the first switch or the second switch is controlled to be turned off, that is, one of the switches is turned off, and When one switch is switched off, a third output level of the first comparator or a fourth output level of the second comparator is detected.
  • the third output level is used to determine whether the abnormality of the first PA causes the power supply to be short-circuited to ground
  • the fourth output level is used to determine whether the abnormality of the second PA causes the power supply to be short-circuited to ground.
  • the above-mentioned determination that the first PA and/or the second PA is abnormal may be determined based on the output level of the first comparator and/or the output level of the second comparator, or may be determined based on the power supply. The judgment is based on other signals transmitted to the processor on the circuit board where the power supply is located.
  • the embodiment of the present application does not specifically limit this.
  • any one of the first PA and the second PA when any one of the first PA and the second PA is abnormal and causes the power supply to be short-circuited to ground through the above short-circuit protection circuit, it does not affect the normal operation of the other PA or other branches powered by the power supply. , thereby improving the working stability of the first PA, the second PA and other branches.
  • the processor when an abnormality occurs in the first PA and/or the second PA, the first switch and the second switch are controlled to improve the working stability of the first PA and the second PA.
  • the processor when processing When the processor turns off the first switch and closes the second switch, the processor is specifically configured as:
  • the processor turns off the first switch and closes the second switch.
  • the third output level is the second indication level, where the second indication The level is different from the first indication level; that is to say, the third output level changes when the first switch is turned off.
  • the processor is configured to control Turn off the first switch to avoid the impact of the first PA on the second PA from short-circuiting the power supply to ground.
  • the third output level is the first indication level, that is to say, the third output level does not change when the first switch is turned off. It can be seen that the first PA does not short-circuit the power supply to ground, so, The processor is configured to control closing of the first switch to ensure normal operation of the first PA.
  • the processor when the processor turns off the first switch and closes the second switch, the processor is specifically configured to:
  • the processor when an abnormality occurs in the first PA and/or the second PA, the processor turns off the first switch and closes the second switch.
  • the fourth output level is the first indication level, that is, at When only the second switch is closed, the fourth output level still indicates an abnormality in the second PA. It can be seen that the second PA short-circuit the power supply to the ground. Therefore, the processor is configured to control to turn off the second switch to avoid the second PA. The impact of a short circuit of the power supply to ground on the first PA.
  • the processor is configured to control closing of the second switch to ensure normal operation of the second PA.
  • the processor when the processor closes the first switch and turns off the second switch, the processor is specifically configured to:
  • the processor closes the first switch and turns off the second switch.
  • the third output level is the first indication level, that is to say, at Only when the first switch is closed, the third output level still indicates an abnormality in the first PA. It can be seen that the first PA short-circuit the power supply to ground. Therefore, the processor is configured to control to turn off the first switch to avoid the first PA. The impact of a short circuit of the power supply to ground on the second PA.
  • the processing The controller is configured to control the closing of the second switch to ensure the normal operation of the first PA.
  • the processor when the processor closes the first switch and turns off the second switch, the processor is specifically configured to:
  • the processor closes the first switch and turns off the second switch.
  • the fourth output level is the second indication level, that is to say, at The fourth output level changes when the second switch is turned off. It can be seen that the second PA causes the power supply to be short-circuited to ground. Therefore, the processor is configured to control turning off the second switch to prevent the second PA from causing the power supply to be short-circuited to ground. Impact on the first PA.
  • the fourth output level is the first indication level, that is to say, the fourth output level does not change when the second switch is turned off. It can be seen that the second PA does not short-circuit the power supply to ground, so the processing The controller is configured to control the closing of the second switch to ensure the normal operation of the second PA.
  • the circuit also includes: a first anti-shake circuit and a second anti-shake circuit; wherein,
  • the first anti-shake circuit is disposed between the output end of the first comparator and the processor, and the first anti-shake circuit is configured to output the output level of the first comparator lasting a preset time threshold to the processor;
  • the second anti-shake circuit is disposed between the output end of the second comparator and the processor, and the second anti-shake circuit is configured to output the output level of the second comparator lasting a preset time threshold to the processor.
  • an anti-shake circuit is added to the short-circuit protection circuit, a first anti-shake circuit is added between the output end of the first comparator and the processor, and a second anti-shake circuit is added between the output end of the second comparator and the processor.
  • Anti-shake circuit in this way, the first anti-shake circuit only outputs the level of the output level of the first comparator that lasts longer than the preset time threshold to the processor, and the second anti-shake circuit only outputs the output level of the second comparator to the processor.
  • the level that lasts longer than the preset time threshold is output to the processor, thus preventing short-term level changes from affecting the accuracy of the short-circuit protection circuit.
  • the processor includes: a memory and a controller, and the memory is connected to the output terminal of the first comparator and the second PA respectively.
  • the output terminals of the two comparators are respectively connected to the control terminal of the first switch and the control terminal of the second switch by the controller;
  • the memory is configured to: when both the first switch and the second switch are closed, store the first output level and the second output level;
  • the controller is configured to: when the first output level and the second output level read from the memory are both the first indication level, control to turn off the first switch or the second switch;
  • the memory is further configured to: store the third output level and the fourth output level when the first switch is turned off or the second switch is turned off;
  • the controller is also configured to:
  • the control end of the first switch when determining whether the first PA is abnormal, control the control end of the first switch to cause the power supply to disconnect the power supply to the first PA;
  • the control end of the second switch is controlled so that the power supply cuts off power supply to the second PA.
  • the processor may include a memory and a controller.
  • the memory is configured to store the output level of the first comparator, that is, the first output level, and is configured to store The output level of the second comparator, that is, the second output level
  • the controller is configured to read the first output level and the second output level from the memory, when the first output level and the second output level are both the first indication level, it is determined that the power supply is short-circuited to ground, so the control end of the first switch or the control end of the second switch is controlled to turn off the first switch or the second switch; when the first switch or the second switch is turned off When level and the fourth output level, determine whether an abnormality occurs in the first PA according to the third output level, determine whether an abnormality occurs in the second PA according to the fourth output level, and thereby control the first switch or the second switch to prevent the abnormality from occurring.
  • the branch circuit is disconnected to prevent the power supply from being short-circuited to the ground, thereby ensuring the normal
  • the memory in the above short-circuit protection circuit can also be implemented by two memories.
  • the memory includes a first memory and a second memory, the first memory is connected to the second memory, and the first memory is configured Between the output terminal of the first comparator and the controller, the second memory is provided between the output terminal of the second comparator and the controller; wherein,
  • the first memory is configured as:
  • the second memory is configured as:
  • the controller is configured to: read the first output level and the second output level respectively from the first memory and the second memory, and when the first output level and the second output level are both the first indication level, control to turn off the first output level. one switch or turn off the second switch;
  • the first memory is further configured to store the third output level when the first switch is turned off or the second switch is turned off;
  • the second memory is further configured to store the third output level when the first switch is turned off or the second switch is turned off. fourth output level;
  • the controller is further configured to: read the third output level from the first memory, and when determining whether the first PA is abnormal according to the third output level, control the control end of the first switch to disconnect the power supply to the first PA. Power supply for PA;
  • the fourth output level is read from the second memory, and when it is determined whether the second PA is abnormal based on the fourth output level, the control end of the second switch is controlled to cause the power supply to cut off power supply to the second PA.
  • the first memory is used to store the output level of the first comparator
  • the second memory is used to read the output level of the second comparator.
  • the first memory is configured to store the first output level
  • the second memory is configured to store the second output level
  • the controller is configured to read the first output level and the second output level.
  • the first switch is turned off or the second switch is turned off.
  • the first memory is configured to store the third output level
  • the second The memory is configured to store the fourth output level.
  • the controller After the controller reads the third output level and the fourth output level from the first memory and the second memory respectively, it can know according to the third output level whether an abnormality occurs in the first PA and the power supply is short-circuited to ground. According to the fourth output The level can know whether an abnormality in the second PA causes the power supply to be short-circuited to ground, thereby controlling the switch corresponding to the PA that causes the power supply to be short-circuited to ground to be turned off, and the switch corresponding to the PA that does not cause the power supply to be short-circuited to ground to be closed, so as to improve the performance of the second PA. Working stability of first PA and second PA.
  • the controller includes a first controller and a second controller
  • the memory further includes: a third switch. memory, the first memory is connected to the second memory through the third memory, the first memory is connected to the first controller, the first controller is also connected to the control end of the first switch, the second memory is connected to the second controller, and the second control The controller is also connected to the control end of the second switch, and the third memory is connected to the first controller and the second controller respectively;
  • the first memory is configured as:
  • the second memory is configured as:
  • the third memory is configured to: receive the trigger signal from the first memory and the trigger signal from the second memory, read and store the first output level and the second output level from the first memory and the second memory respectively, and when the first When the output level and the second output level are both the first indication level, a shutdown instruction is sent to the first controller or the second controller;
  • the first controller is configured to: when receiving a turn-off command, control the control end of the first switch to turn off the first switch;
  • the second controller is configured to: when receiving the shutdown command, control the control end of the second switch to turn off the second switch;
  • the first memory is further configured to: store the third output level when the first switch is turned off or the second switch is turned off;
  • the second memory is further configured to: store the fourth output level when the first switch is turned off or the second switch is turned off;
  • the first controller is further configured to: read the third output level from the first memory, and when determining whether the first PA is abnormal according to the third output level, control the control end of the first switch so that the power supply is disconnected to the The power supply of the first PA;
  • the second controller is further configured to: read the fourth output level from the second memory, and when determining whether the second PA is abnormal according to the fourth output level, control the control end of the second switch so that the power supply is disconnected to the Power supply for the second PA.
  • the first controller is disposed between the first memory and the control end of the first switch
  • the second controller is disposed between the second memory and the control end of the second switch
  • the memory and the second memory and the third memory is also connected to the first controller and the second controller respectively.
  • the first memory is configured to store the first output level
  • the third memory is configured to store the first output level.
  • the second memory is configured to store the second output level.
  • the first memory When the first switch or the second switch is turned off, the first memory is configured to store the third output level, and the second memory is configured to store the fourth output level.
  • the first controller reads the third output level. After outputting the level, it determines whether the first PA is abnormal and causes a short circuit of the power supply to ground based on the third output level. After reading the fourth output level, the second controller determines whether the second PA is abnormal based on the fourth output level. Whether the PA is abnormal and causes the power supply to be short-circuited to ground, the switch corresponding to the branch of the PA that causes the power supply to be short-circuited to ground is turned off to improve the working stability of the first PA and the second PA.
  • FIG. 3 is a structural schematic diagram of an example of an optional short-circuit protection circuit provided by the embodiment of the present application.
  • the circuit includes Power chip 31, MHB PA module 32, LB PA module 33 and memory 34; among them, MHB PA module 32 includes a resistor 321, a comparator 322, an anti-shake circuit 323, a memory 324, a controller 325, and a switch tube 326, MHB PA327, LB PA module 33 includes a resistor 331, a comparator 332, an anti-shake circuit 333, a memory 334, a controller 335, a switch tube 336, and MHB PA337; among them, the VCC311 of the power chip 31 is connected to one end of the first resistor 321 respectively.
  • the other end of the resistor 321 is connected to the first end of the switch 326 and the input end of the comparator 322 respectively.
  • the other end of the resistor 331 is connected to the first end of the switch 336 and the input end of the comparator 332 respectively.
  • the switch tube The other end of 326 is connected to the power supply terminal VCC1 of MHB PA327
  • the other end of switch tube 336 is connected to the power supply terminal VCC2 of LB PA337
  • the output terminal of comparator 322 is connected to the input terminal of anti-shake circuit 323, and the output terminal of anti-shake circuit 323 is connected to the memory.
  • the memory 324 is also connected to the memory 34 and the controller 325.
  • the controller 325 is also connected to the control end of the switch tube 326.
  • the output end of the comparator 332 is connected to the input end of the anti-shake circuit 333.
  • the output end of the anti-shake circuit 333 is connected to
  • the memory 334 is also connected to the memory 34 and the controller 335 .
  • the controller 335 is also connected to the control end of the switch tube 336 .
  • the memory 324 stores the output level of the anti-shake circuit 323.
  • OCP Over Current Protection
  • resistor 321 detects a large current, the input voltage of comparator 322 is lower than the reference voltage of comparator 322, and comparator 322 outputs a high level; when the duration of the large current exceeds the anti-shake When the duration set by circuit 323 meets the OCP mechanism, it outputs a high level; the memory 324 receives a high level, and the OCP Flag in the memory 324 is set to 1.
  • VCC1 of MHB PA327 When VCC1 of MHB PA327 is short-circuited to ground, because VCC1 and VCC2 are hung on the same VCC, VCC2 of LB PA337 will also be short-circuited to ground. Therefore, for LB PA module 33, the above resistor 321 will also be used. Similar steps after detecting a large current will not be repeated here.
  • the memory 34 After the memory 34 receives the interrupt, it reads the OCP Flag value of the memory 324 and the memory 334, and then turns off the switch tube 326 through the controller 325; at this time, the large current passing through the resistor 321 disappears, and the OCP Flag in the memory 324 is set to 0.
  • the memory 324 sends an interrupt to the memory 34; the memory 34 reads the value of the OCP Flag of the memory 324, and repeatedly controls the state of the switch tube 326, so that if the value of the OCP Flag of the memory 324 changes, it can be determined that a short circuit occurs on VCC1;
  • the switch tube 336 is controlled to be turned off in the above method to determine whether the short circuit occurs on VCC1 or VCC2, so that the other PA can operate normally by turning off the switch tube of the short-circuit branch.
  • the switches in the two PAs can be turned off at the same time, and then the switch tube of one PA can be turned on first, and then the judgment Whether the OCP Flag in the memory corresponding to the PA is 1, if it is 1, turn off the switch tube corresponding to the PA, if not, turn on the switch tube corresponding to the PA; it can also turn on the switch tube of another PA , if the OCP Flag in the memory corresponding to the PA is 1, it means that the short circuit is caused by the VCC of the PA, turn off the switch tube corresponding to the PA, if the OCP Flag in the memory corresponding to the PA is 1, close The switch tube corresponding to this PA.
  • the embodiment of the present application provides a short-circuit protection circuit, which is configured to perform short-circuit protection on at least two PAs with the same power supply, including: a first resistor, a second resistor, a first switch, a second switch, a first The comparator, the second comparator and the processor, one end of the first resistor and one end of the second resistor are respectively connected to the power supply, and the other end of the first resistor is respectively connected to the input end of the first comparator and the first end of the first switch.
  • the second end of the first switch is connected to the power end of the first PA among the two PAs
  • the other end of the second resistor is connected to the input end of the second comparator and the first end of the second switch respectively
  • the third end of the second switch The two ends are connected to the power end of the second PA of the two PAs
  • the output end of the first comparator and the output end of the second comparator are respectively connected to the processor
  • the processor is respectively connected to the control end of the first switch and the second switch.
  • the processor is configured to: when an abnormality occurs in the first PA, control the control end of the first switch so that the power supply disconnects the power supply to the first PA, and/or, when an abnormality occurs in the second PA, control the second PA
  • the control end of the two switches allows the power supply to disconnect the power supply to the second PA; that is to say, in the embodiment of the present application, through the first resistor and the second resistor added between the first PA and the second PA,
  • the first switch, the second switch, the first comparator, the second comparator and the processor enable the processor to control the first switch when the power supply branch of the first PA and/or the power supply branch of the second PA is abnormal.
  • the switch is turned off and/or the second switch is turned off, thereby avoiding the phenomenon that the other PA cannot work due to a short circuit in the power supply when one PA is abnormal, thus improving the efficiency of the first PA and the third PA that share the same power supply.
  • PA s job stability.
  • embodiments of the present application provide a control method, which is applied to the processor of the short-circuit protection circuit as described in one or more of the above embodiments.
  • Figure 4 is a possible control method provided by the embodiment of the present application.
  • the flow diagram of the selected control method is shown in Figure 4. The method includes:
  • the above method further includes:
  • the fourth output level it is determined whether an abnormality occurs in the second PA.
  • the processor when the processor turns off the first switch and closes the second switch, it determines whether the first PA is short-circuited according to the first output level to control the control end of the first switch, including :
  • the third output level is the second indication level, it is determined that an abnormality occurs in the first PA; wherein the second indication level is different from the first indication level.
  • the processor when the processor turns off the first switch and closes the second switch, it determines whether the second PA is short-circuited according to the second output level to control the control end of the second switch, including:
  • the processor when the processor closes the first switch and turns off the second switch, it determines whether the first PA is short-circuited according to the first output level to control the control end of the first switch, including:
  • the processor when the processor closes the first switch and turns off the second switch, it determines whether the second PA is short-circuited according to the second output level to control the control end of the second switch, including:
  • Figure 5 is a schematic structural diagram of another optional electronic device provided by an embodiment of the present application.
  • an embodiment of the present application provides an electronic device 500, including: as described in one or more of the above embodiments.
  • the short circuit protection circuit 51 and the storage medium 52 storing instructions executable by the processor 511; the storage medium 52 relies on the processor 511 to perform operations through the communication bus 53.
  • the instructions are executed by the processor 511
  • the control method described in one or more of the above embodiments is executed.
  • the communication bus 53 is used to implement connection communication between these components.
  • the communication bus 53 also includes a power bus, a control bus and a status signal bus.
  • the various buses are labeled as communication bus 53 in FIG. 5 .
  • Embodiments of the present application provide a computer storage medium that stores executable instructions.
  • the executable instructions When executed by one or more processors, the processor executes the steps described in one or more of the above embodiments. Control Method.
  • the computer-readable storage medium can be magnetic random access memory (ferromagnetic random access memory, FRAM), read-only memory (Read Only Memory, ROM), programmable read-only memory (Programmable Read-Only Memory, PROM), programmable read-only memory (PROM), Erasable Programmable Read-Only Memory (EPROM), Electrically Erasable Programmable Read-Only Memory (EEPROM), Flash Memory, Magnetic Surface Memory , optical disk, or Compact Disc Read-Only Memory (CD-ROM) and other memories.
  • FRAM magnetic random access memory
  • ROM read-only memory
  • PROM programmable read-only memory
  • PROM Programmable Read-Only Memory
  • EPROM Erasable Programmable Read-Only Memory
  • EEPROM Electrically Erasable Programmable Read-Only Memory
  • Flash Memory Magnetic Surface Memory , optical disk, or Compact Disc Read-Only Memory (CD-ROM) and other memories.
  • embodiments of the present application may be provided as methods, systems, or computer program products. Accordingly, the present application may take the form of a hardware embodiment, a software embodiment, or an embodiment combining software and hardware aspects. Furthermore, the present application may take the form of a computer program product implemented on one or more computer-usable storage media (including, but not limited to, magnetic disk storage and optical storage, etc.) embodying computer-usable program code therein.
  • a computer-usable storage media including, but not limited to, magnetic disk storage and optical storage, etc.
  • These computer program instructions may also be stored in a computer-readable memory that causes a computer or other programmable data processing apparatus to operate in a particular manner, such that the instructions stored in the computer-readable memory produce an article of manufacture including the instruction means, the instructions
  • the device implements the functions specified in a process or processes of the flowchart and/or a block or blocks of the block diagram.
  • These computer program instructions may also be loaded onto a computer or other programmable data processing device, causing a series of operating steps to be performed on the computer or other programmable device to produce computer-implemented processing, thereby executing on the computer or other programmable device.
  • Instructions provide steps for implementing the functions specified in a process or processes of a flowchart diagram and/or a block or blocks of a block diagram.
  • the short-circuit protection circuit, control method and electronic equipment provided in the embodiments of this application are configured to perform short-circuit protection on at least two PAs with the same power supply, including: a first resistor, a second resistor, a first switch, a second switch, first comparator, second comparator and processor, one end of the first resistor and one end of the second resistor are respectively connected to the power supply, and the other end of the first resistor is respectively connected to the input end of the first comparator and the first switch
  • the first end of the first switch is connected to the power end of the first PA among the two PAs, and the other end of the second resistor is connected to the input end of the second comparator and the first end of the second switch respectively.
  • the second end of the two switches is connected to the power end of the second PA of the two PAs, the output end of the first comparator and the output end of the second comparator are respectively connected to the processor, and the processor is respectively connected to the control end of the first switch and The control end of the second switch, thereby avoiding the phenomenon that the other PA cannot work due to a short circuit in the power supply when one PA is abnormal, thus improving the working stability of the first PA and the second PA that share the same power supply. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

本申请实施例公开了一种短路保护电路，该电路配置成对具有同一供电电源至少两个PA进行短路保护，包括：第一电阻，第二电阻，第一开关，第二开关，第一比较器，第二比较器和处理器，第一电阻的一端和第二电阻的一端分别连接供电电源，第一电阻的另一端分别连接第一比较器的输入端和第一开关的第一端，第一开关的第二端连接两个PA中的第一PA的电源端，第二电阻的另一端分别连接第二比较器的输入端和第二开关的第一端，第二开关的第二端连接两个PA中的第二PA的电源端，第一比较器的输出端和第二比较器的输出端分别连接处理器，处理器分别连接第一开关的控制端和第二开关的控制端。本申请实施例还同时提供了一种控制方法及电子设备。

Description

一种短路保护电路、控制方法及电子设备
相关申请的交叉引用
本申请基于申请号为202210411229.9、申请日为2022年04月19日的中国专利申请提出，并要求该中国专利申请的优先权，该中国专利申请的全部内容在此以全文引用的方式引入本申请。
技术领域
本申请涉及共用同一供电电源的两个功率放大器(Power Amplifier，PA)中对供电电源的短路保护技术，尤其涉及一种短路保护电路、控制方法及电子设备。
背景技术
目前，手机的频段越来越多，摄像头数量越来越多，加上全面屏趋势化，对于天线来说无疑是大挑战，因此，通常涉及天线的时候，会将两个不同频段的天线分开，但是两个天线中的两个PA会共用同一个供电电源，然而在该架构下，当其中一个PA出现异常时，会导致该PA的供电电源对地短路，这样，会导致另一个PA也无法正常工作；由此可以看出，现有共用同一供电电源的至少两个PA存在工作稳定性较差的技术问题。
发明内容
本申请的技术方案是这样实现的：
第一方面，本申请实施例提供了一种短路保护电路，所述电路配置成对具有同一供电电源的至少两个PA进行短路保护，包括：第一电阻，第二电阻，第一开关，第二开关，第一比较器，第二比较器和处理器，所述第一电阻的一端和所述第二电阻的一端分别连接所述供电电源，所述第一电阻的另一端分别连接所述第一比较器的输入端和所述第一开关的第一端，所述第一开关的第二端连接所述两个PA中的第一PA的电源端，所述第二电阻的另一端分别连接所述第二比较器的输入端和所述第二开关的第一端，所述第二开关的第二端连接所述两个PA中的第二PA的电源端，所述第一比较器的输出端和所述第二比较器的输出端分别连接所述处理器，所述处理器分别连接所述第一开关的控制端和所述第二开关的控制端；其中，所述处理器配置成：
当所述第一PA出现异常时，控制所述第一开关的控制端以使得所述供电电源断开向所述第一PA的供电；
和/或，当所述第二PA发生异常时，控制所述第二开关的控制端以使得所述供电电源断开向所述第二PA的供电。
第二方面，本申请实施例提供一种控制方法，所述方法应用于如上述一个或多个实施例所述的短路保护电路的处理器中，包括：
当所述第一PA出现异常时，控制所述第一开关的控制端以使得所述供电电源断开向所述第一PA的供电；
和/或，当所述第二PA发生异常时，控制所述第二开关的控制端以使得所述供电电源断开向所述第二PA的供电。
第三方面，本申请实施例提供一种电子设备，包括：如上述一个或多个实施例所述的短路保护电路以及存储有所述处理器可执行指令的存储介质；所述存储介质通过通信总线依赖所述处理器执行操作，当所述指令被所述处理器执行时，执行上述一个或多个实施例所述的控制方法。
第四方面，本申请实施例提供了一种计算机存储介质，存储有可执行指令，当所述可执行指令被一个或多个处理器执行的时候，所述处理器执行上述一个或多个实施例所述控制方法。
附图说明
图1为本申请实施例提供的一种可选的短路保护电路的结构示意图；
图2为相关技术中MHB PA和LB PA的架构示意图；
图3为本申请实施例提供的一种可选的短路保护电路的实例的结构示意图；
图4为本申请实施例提供的一种可选的控制方法的流程示意图；
图5为本申请实施例提供的一种可选的电子设备的结构示意图。
具体实施方式
第一方面，本申请实施例提供了一种短路保护电路，所述电路配置成对具有同一供电电源的至少两个PA进行短路保护，包括：第一电阻，第二电阻，第一开关，第二开关，第一比较器，第二比较器和处理器，所述第一电阻的一端和所述第二电阻的一端分别连接所述供电电源，所述第一电阻的另一端分别连接所述第一比较器的输入端和所述第一开关的第一端，所述第一开关的第二端连接所述两个PA中的第一PA的电源端，所述第二电阻的另一端分别连接所述第二比较器的输入端和所述第二开关的第一端，所述第二开关的第二端连接所述两个PA中的第二PA的电源端，所述第一比较器的输出端和所述第二比较器的输出端分别连接所述处理器，所述处理器分别连接所述第一开关的控制端和所述第二开关的控制端；其中，所述处理器配置成：
当所述第一PA出现异常时，控制所述第一开关的控制端以使得所述供电电源断开向所述第一PA的供电；
和/或，当所述第二PA发生异常时，控制所述第二开关的控制端以使得所述供电电源断开向所述第二PA的供电。
在一种可选的实施例中，所述处理器具体配置成：
当所述第一开关和所述第二开关均闭合时，分别获取所述第一比较器的第一输出电平和所述第二比较器的第二输出电平；
当所述第一输出电平和所述第二输出电平均为第一指示电平时，控制关断所述第一开关或者所述第二开关；
当所述第一开关或者所述第二开关关断时，获取所述第一比较器的第三输出电平或者所述第二比较器的第四输出电平；
根据所述第三输出电平，确定所述第一PA是否出现异常；
根据所述第四输出电平，确定所述第二PA是否出现异常。
在一种可选的实施例中，当所述处理器关断所述第一开关，闭合所述第二开关时，所述处理器具体配置成：
当所述第三输出电平为第二指示电平时，确定所述第一PA出现异常；其中，第二指示电平与所述第一指示电平不同。
在一种可选的实施例中，当所述处理器关断所述第一开关，闭合所述第二开关时，所述处理器具体配置成：
当所述第四输出电平为所述第一指示电平，确定所述第二PA出现异常。
在一种可选的实施例中，当所述处理器闭合所述第一开关，关断所述第二开关时，所述处理器具体配置成：
当所述第三输出电平为所述第一指示电平时，确定所述第一PA出现异常。
在一种可选的实施例中，当所述处理器闭合所述第一开关，关断所述第二开关时，所述处理器具体配置成：
当所述第四输出电平为第二指示电平时，确定所述第二PA出现异常。
在一种可选的实施例中，所述电路还包括：第一防抖电路和第二防抖电路；其中，
所述第一防抖电路设置于所述第一比较器的输出端与所述处理器之间，所述第一防抖电路配置成将持续预设时间阈值的所述第一比较器的输出电平输出至所述处理器；
所述第二防抖电路设置于所述第二比较器的输出端与所述处理器之间，所述第二防抖电路配置成将持续预设时间阈值的所述第二比较器的输出电平输出至所述处理器。
在一种可选的实施例中，所述处理器包括：存储器和控制器，所述存储器分别连接所述第一比 较器的输出端和所述第二比较器的输出端，所述控制器分别连接所述第一开关的控制端和所述第二开关的控制端；
所述存储器配置成：当所述第一开关和所述第二开关均闭合时，存储所述第一输出电平和所述第二输出电平；
所述控制器配置成：当从所述存储器读取到的所述第一输出电平和所述第二输出电平均为第一指示电平时，控制关断所述第一开关或者所述第二开关；
所述存储器还配置成：当关断所述第一开关或者关断所述第二开关时，存储所述第三输出电平和所述第四输出电平；
所述控制器还配置成：
从所述存储器读取所述第三输出电平或者所述第四输出电平；
根据所述第三输出电平，确定所述第一PA是否出现异常时，控制所述第一开关的控制端以使得所述供电电源断开向所述第一PA的供电；
根据所述第四输出电平，确定所述第二PA是否出现异常时，控制所述第二开关的控制端以使得所述供电电源断开向所述第二PA的供电。
在一种可选的实施例中，所述存储器包括第一存储器和第二存储器，所述第一存储器连接所述第二存储器，所述第一存储器设置于所述第一比较器的输出端和所述控制器之间，所述第二存储器设置于所述第二比较器的输出端和所述控制器之间；其中，
所述第一存储器配置成：
当所述第一开关和所述第二开关均闭合时，存储所述第一输出电平；
所述第二存储器配置成：
当所述第一开关和所述第二开关均闭合时，存储所述第二输出电平；
所述控制器配置成：从所述第一存储器和所述第二存储器分别读取所述第一输出电平和所述第二输出电平，当所述第一输出电平和所述第二输出电平均为第一指示电平时，控制所关断所述第一开关或者关断所述第二开关；
所述第一存储器还配置成：当关断所述第一开关或者关断所述第二开关时，存储所述第三输出电平；所述第二存储器还配置成：当关断所述第一开关或者关断所述第二开关时，存储所述第四输出电平；
所述控制器还配置成：从所述第一存储器读取所述第三输出电平，根据所述第三输出电平，确定所述第一PA是否出现异常时，控制所述第一开关的控制端以使得所述供电电源断开向所述第一PA的供电；
从所述第二存储器读取所述第四输出电平，根据所述第四输出电平，确定所述第二PA是否出现异常时，控制所述第二开关的控制端以使得所述供电电源断开向所述第二PA的供电。
在一种可选的实施例中，所述控制器包括第一控制器和第二控制器，所述存储器还包括：第三存储器，所述第一存储器通过所述第三存储器与所述第二存储器相连接，所述第一存储器连接所述第一控制器，所述第一控制器还连接所述第一开关的控制端，所述第二存储器连接所述第二控制器，所述第二控制器还连接所述第二开关的控制端，所述第三存储器分别连接所述第一控制器和所述第二控制器；其中，
所述第一存储器配置成：
当所述第一开关和所述第二开关闭合时，存储所述第一输出电平；
当所述第一输出电平为第一指示电平时，向所述第三存储器发送触发信号；
所述第二存储器配置成：
当所述第一开关和所述第二开关闭合时，存储所述第二输出电平；
当所述第二输出电平为第一指示电平时，向所述第三存储器发送触发信号；
所述第三存储器配置成：接收到来自所述第一存储器的触发信号和所述第二存储器的触发信号，从所述第一存储器和所述第二存储器分别读取并存储所述第一输出电平和所述第二输出电平，当所述第一输出电平和所述第二输出电平均为所述第一指示电平时，向所述第一控制器或者所述第二控制器发送关断指令；
所述第一控制器配置成：当接收到所述关断指令时，控制所述第一开关的控制端以关断所述第一开关；
或者，所述第二控制器配置成：当接收到所述关断指令时，控制所述第二开关的控制端以关断所述第二开关；
所述第一存储器还配置成：当关断所述第一开关或者关断所述第二开关时，存储所述第三输出电平；
所述第二存储器还配置成：当关断所述第一开关或者关断所述第二开关时，存储所述第四输出电平；
所述第一控制器还配置成：从所述第一存储器读取所述第三输出电平，根据所述第三输出电平，确定所述第一PA是否出现异常时，控制所述第一开关的控制端以使得所述供电电源断开向所述第一PA的供电；
所述第二控制器还配置成：从所述第二存储器读取所述第四输出电平，根据所述第四输出电平，确定所述第二PA是否出现异常时，控制所述第二开关的控制端以使得所述供电电源断开向所述第二PA的供电。
在一种可选的实施例中，所述第一PA为MHB PA，所述第二PA为LB PA。
第二方面，本申请实施例还提供一种控制方法，所述方法应用于如上述一个或多个实施例所述的短路保护电路的处理器中，包括：
当所述第一PA出现异常时，控制所述第一开关的控制端以使得所述供电电源断开向所述第一PA的供电；
和/或，当所述第二PA发生异常时，控制所述第二开关的控制端以使得所述供电电源断开向所述第二PA的供电。
在一种可选的实施例中，所述方法还包括：
当所述第一开关和所述第二开关均闭合时，分别获取所述第一比较器的第一输出电平和所述第二比较器的第二输出电平；
当所述第一输出电平和所述第二输出电平均为第一指示电平时，控制关断所述第一开关或者所述第二开关；
当所述第一开关或者所述第二开关关断时，获取所述第一比较器的第三输出电平或者所述第二比较器的第四输出电平；
根据所述第三输出电平，确定所述第一PA是否出现异常；
根据所述第四输出电平，确定所述第二PA是否出现异常。
在一种可选的实施例中，当所述处理器关断所述第一开关，闭合所述第二开关时，所述根据所述第一输出电平，确定所述第一PA是否短路以控制所述第一开关的控制端，包括：
当所述第三输出电平为第二指示电平时，确定所述第一PA出现异常；其中，第二指示电平与所述第一指示电平不同。
在一种可选的实施例中，当所述处理器关断所述第一开关，闭合所述第二开关时，所述根据所述第二输出电平，确定所述第二PA是否短路以控制所述第二开关的控制端，包括：
当所述第四输出电平为所述第一指示电平，确定所述第二PA出现异常。
在一种可选的实施例中，当所述处理器闭合所述第一开关，关断所述第二开关时，所述根据所述第一输出电平，确定所述第一PA是否短路以控制所述第一开关的控制端，包括：
当所述第三输出电平为所述第一指示电平时，确定所述第一PA出现异常。
在一种可选的实施例中，当所述处理器闭合所述第一开关，关断所述第二开关时，所述根据所述第二输出电平，确定所述第二PA是否短路以控制所述第二开关的控制端，包括：
当所述第四输出电平为第二指示电平时，确定所述第二PA出现异常。
在一种可选的实施例中，所述第一PA为MHB PA，所述第二PA为LB PA。
第三方面，本申请实施例还提供一种电子设备，包括如上述一个或多个实施例所述的短路保护电路以及存储有所述处理器可执行指令的存储介质；所述存储介质通过通信总线依赖所述处理器执行操作，当所述指令被所述处理器执行时，执行上述的一个或多个实施例所述的控制方法。
第四方面，本申请实施例还提供一种计算机存储介质，存储有可执行指令，当所述可执行指令被一个或多个处理器执行的时候，所述处理器执行上述一个或多个实施例所述的控制方法。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
本申请实施例提供了一种短路保护电路，该电路配置成对具有同一供电电源的至少两个PA进行短路保护，图1为本申请实施例提供的一种可选的短路保护电路的结构示意图，如图1所示，该短路保护电路100可以包括：
第一电阻11，第二电阻12，第一开关13，第二开关14，第一比较器15，第二比较器16和处理器17，第一电阻11的一端和第二电阻12的一端分别连接供电电源101，第一电阻11的另一端分 别连接第一比较器15的输入端和第一开关13的第一端，第一开关13的第二端连接两个PA中的第一PA102的电源端，第二电阻12的另一端分别连接第二比较器16的输入端和第二开关14的第一端，第二开关14的第二端连接两个PA中的第二PA103的电源端，第一比较器15的输出端和第二比较器16的输出端分别连接处理器17，处理器17分别连接第一开关13的控制端和第二开关14的控制端；其中，处理器17配置成：
当第一PA102出现异常时，控制第一开关13的控制端以使得供电电源101断开向第一PA102的供电；
和/或，当第二PA103发生异常时，控制第二开关14的控制端以使得供电电源101断开向第二PA103的供电。
以第一PA为MHB PA，第二PA为LB PA为例来说，图2为相关技术中MHB PA和LB PA的架构示意图，如图2所示，该架构包括电源21，MHB PA22和LB PA23，其中，MHB PA22的电源端221和LB PA23的电源端231均连接电源的供电端211。
然而，在该架构下，由于MHB PA22与LB PA23都连接至电源的供电端211，所以，当MHB PA22在异常状态下，会出现MHB PA22的电源端221对地短路的情况，因为电源21通路是连在一起，所以这时候对于LB PA23的电源端231来说也是对地短路的，在LB PA23的电源端231上也是会有大电流产生，因此直到MHB PA22的电源端221恢复正常之前，LB PA23是无法正常工作的，而且会有存在LB PA23也会被烧坏的情况，如果MHB PA22的电源端221直接一直处在短路状态，对于LB PA23来说，就无法正常工作，最后也会损坏，反过来，LB PA23的电源端231也存在异常，也会如上一样，也会对MHB PA22造成伤害。
那么，为了防止MHB PA22和LB PA23至少一个PA对另外一个PA或者与之相关的其他支路的影响，本申请实施例提供一种短路保护电路，如图1所示，在电源101与第一PA102的电源端之间增设第一电阻11和第一开关13，在电源101与第二PA103的电源端之间增设第二电阻12和第二开关14，并且，在第一电阻11的另一端连接第一比较器15的输入端，在第二电阻12的另一端连接第二比较器16，如此，当处理器17确定第一PA102和/或第二PA103出现异常时，例如，第一PA102出现短路，控制第一开关13的控制端以使得供电电源101断开向第一PA102的供电，或者，第二PA103出现短路，控制第二开关14的控制端以使得供电电源101断开向第二PA103的供电，或者，第一PA102出现异常且第二PA103出现异常，控制第一开关13的控制端和第二开关的14的控制端，以使得供电电源101断开向第一PA102的供电且供电电源101断开向第二PA103的供电。
也就是说，通过上述过压保护电路100，能够在供电电源由于一个PA发生异常而短路时关断该PA所在支路上的开关，防止供电电源对地短路对另一个PA的影响。
需要说明的是，上述第一电阻11配置成检测第一PA的供电支路中的电流大小，其中，当第一PA所在的支路发生异常时，第一电阻11检测到流经大电流，使得第一比较器的输入电压高于第一比较器的基准电压，输出第一指示电平，说明第一PA的供电支路发生异常从而引起供电电源对地短路，上述第二电阻类似，这里，不再赘述。
进一步地，为了确定出供电电源发生短路的原因，在一种可选的实施例中，上述处理器具体配置成：
当第一开关和第二开关均闭合时，分别获取第一比较器的第一输出电平和第二比较器的第二输出电平；
当第一输出电平和第二输出电平均为第一指示电平时，控制关断第一开关或者第二开关；
当第一开关或者第二开关关断时，获取第一比较器的第三输出电平或者第二比较器的第四输出电平；
根据第三输出电平，确定第一PA是否出现异常；
根据第四输出电平，确定第二PA是否出现异常。
可以理解地，当短路保护电路在正常情况下第一开关和第二开关均闭合，此时，供电电源分别向第一PA和第二PA供电，为了防止供电电源对地短路，在第一开关和第二开关均闭合时分别获取第一比较器的第一输出电平和第二比较器的第二输出电平，若第一输出电平和第二输出电平均为第一指示电平时，例如均为高电平时，供电支路产生大电流，说明供电电源对地短路，所以，需要确定出是第一PA还是第二PA导致供电电源对地短路，还是第一PA和第二PA同时导致供电电源对地短路，也就是供电电源发生对地短路的原因。
为了确定出供电电源发生对地短路的原因，当第一输出电平和第二输出电平均为第一指示电平时，控制关断第一开关或者第二开关，也就是关断其中一个开关，并在关断一个开关的情况下，获 取第一比较器的第三输出电平或者第二比较器的第四输出电平。
最后，利用第三输出电平来确定是否是第一PA发生异常导致供电电源对地短路，利用第四输出电平来确定是否时第二PA发生异常导致供电电源对地短路，如此，寻找出供电电源对地短路的原因，从而根据寻找出的原因来控制开关，进而将导致供电电源对地短路的PA所在支路切断，以避免对共用供电电源的支路的影响。
另外，需要说明的是，上述确定第一PA和/或第二PA出现异常，可以是根据第一比较器的输出电平和/或第二比较器的输出电平来确定，也可以是根据供电电源所在的电路板上的其他传输至处理器的信号来判断，这里，本申请实施例对此不作具体限定。
也就是说，通过上述短路保护电路使得第一PA和第二PA中任意一个PA或者都发生异常导致供电电源对地短路时，并不影响另一个PA或者供电电源供电的其他支路的正常工作，从而提高了第一PA、第二PA以及其他支路的工作稳定性。
当第一PA和/或第二PA出现异常时通过对第一开关和第二开关的控制以提高第一PA和第二PA的工作稳定性，在一种可选的实施例中，当处理器关断第一开关，闭合第二开关时，处理器具体配置成：
当第三输出电平为第二指示电平时，确定第一PA出现异常。
其中，当第一PA和/或第二PA出现异常时，处理器关断第一开关且闭合第二开关，此时，当第三输出电平为第二指示电平，其中，第二指示电平与第一指示电平不同；也就是说，在关断第一开关时第三输出电平发生变化，可见，是第一PA使得供电电源对地发生短路，所以，处理器配置成控制关断第一开关，以避免第一PA使得供电电源对地短路对第二PA的影响。
当第三输出电平为第一指示电平时，也就是说，在关断第一开关时第三输出电平未发生变化，可见，第一PA并未使得供电电源对地发生短路，所以，处理器配置成控制闭合第一开关，以保证第一PA的正常工作。
针对第二PA来说，在一种可选的实施例中，当处理器关断第一开关，闭合第二开关时，处理器具体配置成：
当第四输出电平为所述第一指示电平，确定第二PA出现异常。
其中，当第一PA和/或第二PA出现异常时，处理器关断第一开关且闭合第二开关，此时，当第四输出电平为第一指示电平，也就是说，在仅仅闭合第二开关时第四输出电平还是指示第二PA出现异常，可见，是第二PA使得供电电源对地短路，所以，处理器配置成控制关断第二开关，以避免第二PA使得供电电源对地短路对第一PA的影响。
当第四输出电平为第二指示电平时，也就是说，在仅仅闭合第二开关时第四输出电平指示未出现异常，可见，第二PA并未使得供电电源对地短路，所以，处理器配置成控制闭合第二开关，以保证第二PA的正常工作。
另外，针对闭合第一开关且关断第二开关的情况来说，在一种可选的实施例中，当处理器闭合第一开关，关断第二开关时，处理器具体配置成：
当第三输出电平为第一指示电平时，确定第一PA出现异常。
其中，当第一PA和/或第二PA出现异常时，处理器闭合第一开关且关断第二开关，此时，当第三输出电平为第一指示电平，也就是说，在仅仅闭合第一开关时第三输出电平还是指示第一PA出现异常，可见，是第一PA使得供电电源对地短路，所以，处理器配置成控制关断第一开关，以避免第一PA使得供电电源对地短路对第二PA的影响。
当第三输出电平为第二指示电平时，也就是说，在仅仅闭合第一开关时第三输出电平指示未出现异常，可见，第一PA并未使得供电电源发生短路，所以，处理器配置成控制闭合第二开关，以保证第一PA的正常工作。
针对第二PA来说，在一种可选的实施例中，当处理器闭合第一开关，关断第二开关时，处理器具体配置成：
当第四输出电平为第二指示电平时，确定第二PA出现异常。
其中，当第一PA和/或第二PA出现异常时，处理器闭合第一开关且关断第二开关，此时，当第四输出电平为第二指示电平，也就是说，在关断第二开关时第四输出电平发生变化，可见，第二PA引起供电电源对地短路，所以，处理器配置成控制关断第二开关，以避免第二PA使得供电电源对地短路对第一PA的影响。
当第四输出电平为第一指示电平时，也就是说，在关断第二开关时第四输出电平未发生变化，可见，第二PA并未使得供电电源对地短路，所以，处理器配置成控制闭合第二开关，以保证第二 PA的正常工作。
为了提高短路保护电路的准确性，在一种可选的实施例中，电路还包括：第一防抖电路和第二防抖电路；其中，
第一防抖电路设置于第一比较器的输出端与处理器之间，第一防抖电路配置成将持续预设时间阈值的第一比较器的输出电平输出至处理器；
第二防抖电路设置于第二比较器的输出端与处理器之间，第二防抖电路配置成将持续预设时间阈值的第二比较器的输出电平输出至处理器。
可以理解地，在短路保护电路中增设防抖电路，在第一比较器的输出端和处理器之间增设第一防抖电路，在第二比较器的输出端和处理器之间增设第二防抖电路，这样，第一防抖电路只有将第一比较器的输出电平中持续时间超过预设时间阈值的电平输出至处理器，第二防抖电路只有将第二比较器的输出电平中持续时间超过预设时间阈值的电平输出至处理器，这样，防止短暂的电平变化对短路保护电路的准确性的影响。
针对短路保护电路，为了提高第一PA和第二PA的工作稳定性，在一种可选的实施例中，处理器包括：存储器和控制器，存储器分别连接第一比较器的输出端和第二比较器的输出端，控制器分别连接第一开关的控制端和第二开关的控制端；
存储器配置成：当第一开关和第二开关均闭合时，存储第一输出电平和第二输出电平；
控制器配置成：当从存储器读取到的第一输出电平和第二输出电平均为第一指示电平时，控制关断第一开关或者第二开关；
存储器还配置成：当关断第一开关或者关断第二开关时，存储第三输出电平和第四输出电平；
控制器还配置成：
从存储器读取第三输出电平或者第四输出电平；
根据第三输出电平，确定第一PA是否出现异常时，控制第一开关的控制端以使得供电电源断开向第一PA的供电；
根据第四输出电平，确定第二PA是否出现异常时，控制第二开关的控制端以使得供电电源断开向第二PA的供电。
可以理解地，处理器可以包括存储器和控制器，首先，当第一开关和第二开关闭合时，存储器配置成存储第一比较器的输出电平，即第一输出电平，以及配置成存储第二比较器的输出电平，即第二输出电平，控制器配置成从存储器读取第一输出电平和第二输出电平，当第一输出电平和第二输出电平均为第一指示电平时，确定供电电源对地短路，所以，控制第一开关的控制端或者第二开关的控制端，从而关断第一开关或者关断第二开关；在第一开关或者第二开关关断时，存储器配置成存储第一比较器的输出电平，即第三输出电平，以及存储第二比较器的输出电平，即第四输出电平，控制器还配置成读取第三输出电平和第四输出电平，根据第三输出电平确定第一PA是否发生异常，根据第四输出电平确定第二PA是否发生异常，从而通过控制第一开关或者第二开关以将发生异常的支路断开，从而防止供电电源对地短路，进而保证未发生异常的PA或者其他供电电源供电的支路的正常工作。
另外，上述短路保护电路中的存储器还可以通过两个存储器来实现，在一种可选的实施例中，存储器包括第一存储器和第二存储器，第一存储器连接第二存储器，第一存储器设置于第一比较器的输出端和控制器之间，第二存储器设置于第二比较器的输出端和控制器之间；其中，
第一存储器配置成：
当第一开关和第二开关均闭合时，存储第一输出电平；
第二存储器配置成：
当第一开关和第二开关均闭合时，存储第二输出电平；
控制器配置成：从第一存储器和第二存储器分别读取第一输出电平和第二输出电平，当第一输出电平和第二输出电平均为第一指示电平时，控制所关断第一开关或者关断第二开关；
第一存储器还配置成：当关断第一开关或者关断第二开关时，存储第三输出电平；第二存储器还配置成：当关断第一开关或者关断第二开关时，存储第四输出电平；
控制器还配置成：从第一存储器读取第三输出电平，根据第三输出电平，确定第一PA是否出现异常时，控制第一开关的控制端以使得供电电源断开向第一PA的供电；
从第二存储器读取第四输出电平，根据第四输出电平，确定第二PA是否出现异常时，控制第二开关的控制端以使得供电电源断开向第二PA的供电。
可以理解地，利用第一存储器存储第一比较器的输出电平，利用第二存储器读取第二比较器的 输出电平，这里，为了确定出第一PA和第二PA是否出现异常，当第一开关和第二开关闭合时，第一存储器配置成存储第一输出电平，第二存储器配置成存储第二输出电平，控制器配置成读取第一输出电平和第二输出电平，当第一输出电平和第二输出电平中均为第一指示电平时，关断第一开关或者关断第二开关，此时，第一存储器配置成存储第三输出电平，第二存储器配置成存储第四输出电平。
控制器从第一存储器和第二存储器分别读取第三输出电平和第四输出电平之后，根据第三输出电平可以知晓第一PA是否发生异常使得供电电源对地短路，根据第四输出电平可以知晓第二PA是否发生异常使得供电电源对地短路，从而控制导致供电电源对地短路的PA对应的开关关断，未引起供电电源对地短路的PA对应的开关闭合，以提高第一PA和第二PA的工作稳定性。
针对通过两个控制器来分别控制第一开关和第二开关的情况来说，在一种可选的实施例中，控制器包括第一控制器和第二控制器，存储器还包括：第三存储器，第一存储器通过第三存储器与第二存储器相连接，第一存储器连接第一控制器，第一控制器还连接第一开关的控制端，第二存储器连接第二控制器，第二控制器还连接第二开关的控制端，第三存储器分别连接第一控制器和第二控制器；其中，
第一存储器配置成：
当第一开关和第二开关闭合时，存储第一输出电平；
当第一输出电平为第一指示电平时，向第三存储器发送触发信号；
第二存储器配置成：
当第一开关和第二开关闭合时，存储第二输出电平；
当第二输出电平为第一指示电平时，向第三存储器发送触发信号；
第三存储器配置成：接收到来自第一存储器的触发信号和第二存储器的触发信号，从第一存储器和第二存储器分别读取并存储第一输出电平和第二输出电平，当第一输出电平和第二输出电平均为第一指示电平时，向第一控制器或者第二控制器发送关断指令；
第一控制器配置成：当接收到关断指令时，控制第一开关的控制端以关断第一开关；
或者，第二控制器配置成：当接收到关断指令时，控制第二开关的控制端以关断第二开关；
第一存储器还配置成：当关断第一开关或者关断第二开关时，存储第三输出电平；
第二存储器还配置成：当关断第一开关或者关断第二开关时，存储第四输出电平；
第一控制器还配置成：从第一存储器读取第三输出电平，根据第三输出电平，确定第一PA是否出现异常时，控制第一开关的控制端以使得供电电源断开向第一PA的供电；
第二控制器还配置成：从第二存储器读取第四输出电平，根据第四输出电平，确定第二PA是否出现异常时，控制第二开关的控制端以使得供电电源断开向第二PA的供电。
可以理解地，第一控制器设置于第一存储器和第一开关的控制端之间，第二控制器设置于第二存储器和第二开关的控制端之间，并利用第三存储器连接第一存储器和第二存储器，且第三存储器还分别连接第一控制器和第二控制器，基于此，在第一开关和第二开关闭合时，第一存储器配置成存储第一输出电平，第二存储器配置成存储第二输出电平，此时为了实现对第一PA和第二PA共用的供电电源的短路保护，当第一输出电平为第一指示电平时，向第三存储器发送触发信号，当第二输出电平为第一指示电平时，向第三存储器发送触发信号，如此使得第三存储器从第一存储器和第二存储器读取第一输出电平和第二输出电平，并且，当第一输出电平和第二输出电平中均为第一指示电平时，向第一控制器或者第二控制器发送关断指令，以关断第一开关或者第二开关。
在第一开关或者第二开关关断的情况下，第一存储器配置成存储第三输出电平，第二存储器配置成存储第四输出电平，如此，第一控制器在读取到第三输出电平之后，根据第三输出电平确定第一PA是否发生异常从而引起供电电源对地短路，第二控制器在读取到第四输出电平之后，根据第四输出电平确定第二PA是否发生异常从而引起供电电源对地短路，从而针对引起供电电源对地短路的PA所在支路对应的开关进行关断，以提高第一PA和第二PA的工作稳定性。
下面举实例来对上述一个或多个实施例中所述的短路保护电路进行说明。
还是以第一PA为MHB PA，第二PA为LB PA为例，图3为本申请实施例提供的一种可选的短路保护电路的实例的结构示意图，如图3所示，该电路包括电源芯片31，MHB PA模组32，LB PA模组33和存储器34；其中，MHB PA模组32包括电阻321，比较器322，防抖电路323，存储器324，控制器325，开关管326，MHB PA327，LB PA模组33包括电阻331，比较器332，防抖电路333，存储器334，控制器335，开关管336，MHB PA337；其中，电源芯片31的VCC311分别连接第一电阻321的一端和电阻331的一端，电阻321的另一端分别连接开关326的第一端和比较器322 的输入端，电阻331的另一端分别连接开关336的第一端和比较器332的输入端，开关管326的另一端连接MHB PA327的电源端VCC1，开关管336的另一端连接LB PA337的电源端VCC2，比较器322的输出端连接防抖电路323的输入端，防抖电路323的输出端连接存储器324，存储器324还连接至存储器34和控制器325，控制器325还连接至开关管326的控制端，比较器332的输出端连接防抖电路333的输入端，防抖电路333的输出端连接存储器334，存储器334还连接至存储器34和控制器335，控制器335还连接至开关管336的控制端。
基于上述图3，当电路刚开始工作，系统初始化，针对MHB PA模组32来说，存储器324存储防抖电路323的输出电平，当防抖电路323的输出电平为低电平时，使得存储器324中的过流保护(Over Current Protection，OCP)标志位(Flag)为0，此时，控制器325控制开关管326闭合，VCC31正常给到VCC1供电；LB PA模组33类似，这里，不再赘述。
当MHB PA327和LB PA337正常工作时，针对MHB PA模组32来说，电阻321未检测到大电流产生，比较器322的输入的电压比比较器322的基准电压高，比较器322输出低电平，经过防抖电路323输出低电平，存储器324中的OCP Flag为0；存储器34读取存储器324中OCP Flag的值，确定为0之后，通过存储器324发指令给到控制器325，继续闭合开关管326，保持电路正常工作；LB PA模组33类似，这里，不再赘述。
当MHB PA327和/或LB PA337出现异常时，电阻321检测到大电流，比较器322的输入电压比比较器322的基准电压低，比较器322输出高电平；当大电流持续时间超过防抖电路323所设置的持续时间时，满足OCP机制，输出高电平；存储器324收到高电平，存储器324中的OCP Flag置1。
MHB PA327的VCC1对地短路的时候，因为VCC1跟VCC2是挂在同一个VCC的原因，LB PA337的VCC2也会对地短路，因此对于LB PA模组33来说，也会进行如上述电阻321检测到大电流之后类似的步骤，这里，不再赘述。
为了实现短路保护，存储器324跟存储器334中的OCP Flag均置1之后，会发送中断给到存储器34；
存储器34收到中断之后，读取存储器324跟存储器334的OCP Flag的值，然后通过控制器325先关闭开关管326；此时通过电阻321的大电流消失，存储器324中的OCP Flag置0，存储器324发送中断至存储器34；存储器34读取存储器324的OCP Flag的值，通过反复控制开关管326的状态，从而存储器324的OCP Flag的值若变化，可以判断短路发生在VCC1上；
反之发现VCC1没有短路，则如上方法，控制开关管336关断，来判断短路发生在VCC1或者VCC2上，从而通过关断短路支路的开关管使得另一个PA能够正常工作。
另外，为了实现短路保护，存储器34收到中断之后，读取存储器324跟存储器334的OCP Flag的值之后，还可以同时关闭两个PA里的开关管，然后先打开一个PA的开关管，判断该PA对应的存储器中的OCP Flag是否为1，若为1，关断该PA对应的开关管，若不为1，则开启该PA对应的开关管；还可以是另外一个PA的开关管打开，如果该PA对应的存储器中的OCP Flag为1，则表示，此短路是由该PA的VCC引起，关断该PA对应的开关管，如果该PA对应的存储器中的OCP Flag为1，闭合该PA对应的开关管。
本实例中，在两个PA共用一个供电电源的下，可以保证，即使一个PA引起VCC对地短路，也可以保证另外一个PA可以正常工作，从而保证用户使用当中，不会完全没有信号，而导致无法使用，保证用户可以正常使用。
本申请实施例提供了一种短路保护电路，该电路配置成对具有同一供电电源的至少两个PA进行短路保护，包括：第一电阻，第二电阻，第一开关，第二开关，第一比较器，第二比较器和处理器，第一电阻的一端和第二电阻的一端分别连接供电电源，第一电阻的另一端分别连接第一比较器的输入端和第一开关的第一端，第一开关的第二端连接两个PA中的第一PA的电源端，第二电阻的另一端分别连接第二比较器的输入端和第二开关的第一端，第二开关的第二端连接两个PA中的第二PA的电源端，第一比较器的输出端和第二比较器的输出端分别连接处理器，处理器分别连接第一开关的控制端和第二开关的控制端，处理器配置成：当第一PA出现异常时，控制第一开关的控制端以使得供电电源断开向第一PA的供电，和/或，当第二PA发生异常时，控制第二开关的控制端以使得供电电源断开向第二PA的供电；也就是说，在本申请实施例中，通过在第一PA和第二PA之间增设的第一电阻，第二电阻，第一开关，第二开关，第一比较器，第二比较器和处理器，使得处理器能够在第一PA的供电支路和/或第二PA的供电支路异常时，通过控制第一开关关断和/或第二开关关断，从而避免发生由于一个PA异常时使得供电电源发生短路而导致的另一个PA无法工作的现象发 生，进而提高了共用同一供电电源的第一PA和第二PA的工作稳定性。
基于同一发明构思，本申请实施例提供一种控制方法，该方法应用于如上述一个或多个实施例所述的短路保护电路的处理器中，图4为本申请实施例提供的一种可选的控制方法的流程示意图，如图4所示，该方法包括：
S401：当第一PA出现异常时，控制第一开关的控制端以使得供电电源断开向第一PA的供电；
和/或，
S402：当第二PA发生异常时，控制第二开关的控制端以使得供电电源断开向第二PA的供电。
在一种可选的实施例中，上述方法还包括：
当第一开关和第二开关均闭合时，分别获取第一比较器的第一输出电平和第二比较器的第二输出电平；
当第一输出电平和第二输出电平均为第一指示电平时，控制关断第一开关或者第二开关；
当第一开关或者第二开关关断时，获取第一比较器的第三输出电平或者第二比较器的第四输出电平；
根据第三输出电平，确定第一PA是否出现异常；
根据第四输出电平，确定第二PA是否出现异常。
在一种可选的实施例中，当处理器关断所述第一开关，闭合第二开关时，根据第一输出电平，确定第一PA是否短路以控制第一开关的控制端，包括：
当第三输出电平为第二指示电平时，确定第一PA出现异常；其中，第二指示电平与第一指示电平不同。
在一种可选的实施例中，当处理器关断第一开关，闭合第二开关时，根据第二输出电平，确定第二PA是否短路以控制第二开关的控制端，包括：
当第四输出电平为第一指示电平，确定第二PA出现异常。
在一种可选的实施例中，当处理器闭合第一开关，关断第二开关时，根据第一输出电平，确定第一PA是否短路以控制第一开关的控制端，包括：
当第三输出电平为第一指示电平时，确定第一PA出现异常。
在一种可选的实施例中，当处理器闭合第一开关，关断第二开关时，根据第二输出电平，确定第二PA是否短路以控制第二开关的控制端，包括：
当第四输出电平为第二指示电平时，确定第二PA出现异常。
图5为本申请实施例提供的另一种可选的电子设备的结构示意图，如图5所示，本申请实施例提供一种电子设备500，包括：如上述一个或多个实施例所述的短路保护电路51以及存储有所述处理器511可执行指令的存储介质52；所述存储介质52通过通信总线53依赖所述处理器511执行操作，当所述指令被所述处理器511执行时，执行上述一个或多个实施例中所述的控制方法。
需要说明的是，实际应用时，终端中的各个组件通过通信总线53耦合在一起。可理解，通信总线53用于实现这些组件之间的连接通信。通信总线53除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图5中将各种总线都标为通信总线53。
本申请实施例提供了一种计算机存储介质，存储有可执行指令，当所述可执行指令被一个或多个处理器执行的时候，所述处理器执行上述一个或多个实施例所述的控制方法。
其中，计算机可读存储介质可以是磁性随机存取存储器(ferromagnetic random access memory，FRAM)、只读存储器(Read Only Memory，ROM)、可编程只读存储器(Programmable Read-Only Memory，PROM)、可擦除可编程只读存储器(Erasable Programmable Read-Only Memory，EPROM)、电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(Compact Disc Read-Only Memory，CD-ROM)等存储器。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、 嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。
工业实用性
本申请实施例中提供的短路保护电路，控制方法及电子设备，该电路配置成对具有同一供电电源至少两个PA进行短路保护，包括：第一电阻，第二电阻，第一开关，第二开关，第一比较器，第二比较器和处理器，第一电阻的一端和第二电阻的一端分别连接供电电源，第一电阻的另一端分别连接第一比较器的输入端和第一开关的第一端，第一开关的第二端连接两个PA中的第一PA的电源端，第二电阻的另一端分别连接第二比较器的输入端和第二开关的第一端，第二开关的第二端连接两个PA中的第二PA的电源端，第一比较器的输出端和第二比较器的输出端分别连接处理器，处理器分别连接第一开关的控制端和第二开关的控制端，从而避免由于一个PA异常时使得供电电源发生短路而导致的另一个PA无法工作的现象发生，进而提高了共用同一供电电源的第一PA和第二PA的工作稳定性。

Claims (20)

  1. 一种短路保护电路，所述电路配置成对具有同一供电电源的至少两个PA进行短路保护，包括：第一电阻，第二电阻，第一开关，第二开关，第一比较器，第二比较器和处理器，所述第一电阻的一端和所述第二电阻的一端分别连接所述供电电源，所述第一电阻的另一端分别连接所述第一比较器的输入端和所述第一开关的第一端，所述第一开关的第二端连接所述两个PA中的第一PA的电源端，所述第二电阻的另一端分别连接所述第二比较器的输入端和所述第二开关的第一端，所述第二开关的第二端连接所述两个PA中的第二PA的电源端，所述第一比较器的输出端和所述第二比较器的输出端分别连接所述处理器，所述处理器分别连接所述第一开关的控制端和所述第二开关的控制端；其中，所述处理器配置成：
    当所述第一PA出现异常时，控制所述第一开关的控制端以使得所述供电电源断开向所述第一PA的供电；
    和/或，当所述第二PA发生异常时，控制所述第二开关的控制端以使得所述供电电源断开向所述第二PA的供电。
  2. 根据权利要求1所述的电路，其中，所述处理器具体配置成：
    当所述第一开关和所述第二开关均闭合时，分别获取所述第一比较器的第一输出电平和所述第二比较器的第二输出电平；
    当所述第一输出电平和所述第二输出电平均为第一指示电平时，控制关断所述第一开关或者所述第二开关；
    当所述第一开关或者所述第二开关关断时，获取所述第一比较器的第三输出电平或者所述第二比较器的第四输出电平；
    根据所述第三输出电平，确定所述第一PA是否出现异常；
    根据所述第四输出电平，确定所述第二PA是否出现异常。
  3. 根据权利要求2所述的电路，其中，当所述处理器关断所述第一开关，闭合所述第二开关时，所述处理器具体配置成：
    当所述第三输出电平为第二指示电平时，确定所述第一PA出现异常；其中，第二指示电平与所述第一指示电平不同。
  4. 根据权利要求2所述的电路，其中，当所述处理器关断所述第一开关，闭合所述第二开关时，所述处理器具体配置成：
    当所述第四输出电平为所述第一指示电平，确定所述第二PA出现异常。
  5. 根据权利要求2所述的电路，其中，当所述处理器闭合所述第一开关，关断所述第二开关时，所述处理器具体配置成：
    当所述第三输出电平为所述第一指示电平时，确定所述第一PA出现异常。
  6. 根据权利要求2所述的电路，其中，当所述处理器闭合所述第一开关，关断所述第二开关时，所述处理器具体配置成：
    当所述第四输出电平为第二指示电平时，确定所述第二PA出现异常。
  7. 根据权利要求1所述的电路，其中，所述电路还包括：第一防抖电路和第二防抖电路；其中，
    所述第一防抖电路设置于所述第一比较器的输出端与所述处理器之间，所述第一防抖电路配置成将持续预设时间阈值的所述第一比较器的输出电平输出至所述处理器；
    所述第二防抖电路设置于所述第二比较器的输出端与所述处理器之间，所述第二防抖电路配置成将持续预设时间阈值的所述第二比较器的输出电平输出至所述处理器。
  8. 根据权利要求2所述的电路，其中，所述处理器包括：存储器和控制器，所述存储器分别连接所述第一比较器的输出端和所述第二比较器的输出端，所述控制器分别连接所述第一开关的控制端和所述第二开关的控制端；
    所述存储器配置成：当所述第一开关和所述第二开关均闭合时，存储所述第一输出电平和所述第二输出电平；
    所述控制器配置成：当从所述存储器读取到的所述第一输出电平和所述第二输出电平均为第一指示电平时，控制关断所述第一开关或者所述第二开关；
    所述存储器还配置成：当关断所述第一开关或者关断所述第二开关时，存储所述第三输出电平 和所述第四输出电平；
    所述控制器还配置成：
    从所述存储器读取所述第三输出电平或者所述第四输出电平；
    根据所述第三输出电平，确定所述第一PA是否出现异常时，控制所述第一开关的控制端以使得所述供电电源断开向所述第一PA的供电；
    根据所述第四输出电平，确定所述第二PA是否出现异常时，控制所述第二开关的控制端以使得所述供电电源断开向所述第二PA的供电。
  9. 根据权利要求8所述的电路，其中，所述存储器包括第一存储器和第二存储器，所述第一存储器连接所述第二存储器，所述第一存储器设置于所述第一比较器的输出端和所述控制器之间，所述第二存储器设置于所述第二比较器的输出端和所述控制器之间；其中，
    所述第一存储器配置成：
    当所述第一开关和所述第二开关均闭合时，存储所述第一输出电平；
    所述第二存储器配置成：
    当所述第一开关和所述第二开关均闭合时，存储所述第二输出电平；
    所述控制器配置成：从所述第一存储器和所述第二存储器分别读取所述第一输出电平和所述第二输出电平，当所述第一输出电平和所述第二输出电平均为第一指示电平时，控制所关断所述第一开关或者关断所述第二开关；
    所述第一存储器还配置成：当关断所述第一开关或者关断所述第二开关时，存储所述第三输出电平；所述第二存储器还配置成：当关断所述第一开关或者关断所述第二开关时，存储所述第四输出电平；
    所述控制器还配置成：从所述第一存储器读取所述第三输出电平，根据所述第三输出电平，确定所述第一PA是否出现异常时，控制所述第一开关的控制端以使得所述供电电源断开向所述第一PA的供电；
    从所述第二存储器读取所述第四输出电平，根据所述第四输出电平，确定所述第二PA是否出现异常时，控制所述第二开关的控制端以使得所述供电电源断开向所述第二PA的供电。
  10. 根据权利要求9所述的电路，其中，所述控制器包括第一控制器和第二控制器，所述存储器还包括：第三存储器，所述第一存储器通过所述第三存储器与所述第二存储器相连接，所述第一存储器连接所述第一控制器，所述第一控制器还连接所述第一开关的控制端，所述第二存储器连接所述第二控制器，所述第二控制器还连接所述第二开关的控制端，所述第三存储器分别连接所述第一控制器和所述第二控制器；其中，
    所述第一存储器配置成：
    当所述第一开关和所述第二开关闭合时，存储所述第一输出电平；
    当所述第一输出电平为第一指示电平时，向所述第三存储器发送触发信号；
    所述第二存储器配置成：
    当所述第一开关和所述第二开关闭合时，存储所述第二输出电平；
    当所述第二输出电平为第一指示电平时，向所述第三存储器发送触发信号；
    所述第三存储器配置成：接收到来自所述第一存储器的触发信号和所述第二存储器的触发信号，从所述第一存储器和所述第二存储器分别读取并存储所述第一输出电平和所述第二输出电平，当所述第一输出电平和所述第二输出电平均为所述第一指示电平时，向所述第一控制器或者所述第二控制器发送关断指令；
    所述第一控制器配置成：当接收到所述关断指令时，控制所述第一开关的控制端以关断所述第一开关；
    或者，所述第二控制器配置成：当接收到所述关断指令时，控制所述第二开关的控制端以关断所述第二开关；
    所述第一存储器还配置成：当关断所述第一开关或者关断所述第二开关时，存储所述第三输出电平；
    所述第二存储器还配置成：当关断所述第一开关或者关断所述第二开关时，存储所述第四输出电平；
    所述第一控制器还配置成：从所述第一存储器读取所述第三输出电平，根据所述第三输出电平，确定所述第一PA是否出现异常时，控制所述第一开关的控制端以使得所述供电电源断开向所述第一PA的供电；
    所述第二控制器还配置成：从所述第二存储器读取所述第四输出电平，根据所述第四输出电平，确定所述第二PA是否出现异常时，控制所述第二开关的控制端以使得所述供电电源断开向所述第二PA的供电。
  11. 根据权利要求1所述的电路，其中，所述第一PA为MHB PA，所述第二PA为LB PA。
  12. 一种控制方法，所述方法应用于如权利要求1至11任一项所述的短路保护电路的处理器中，包括：
    当所述第一PA出现异常时，控制所述第一开关的控制端以使得所述供电电源断开向所述第一PA的供电；
    和/或，当所述第二PA发生异常时，控制所述第二开关的控制端以使得所述供电电源断开向所述第二PA的供电。
  13. 根据权利要求12所述的方法，其中，所述方法还包括：
    当所述第一开关和所述第二开关均闭合时，分别获取所述第一比较器的第一输出电平和所述第二比较器的第二输出电平；
    当所述第一输出电平和所述第二输出电平均为第一指示电平时，控制关断所述第一开关或者所述第二开关；
    当所述第一开关或者所述第二开关关断时，获取所述第一比较器的第三输出电平或者所述第二比较器的第四输出电平；
    根据所述第三输出电平，确定所述第一PA是否出现异常；
    根据所述第四输出电平，确定所述第二PA是否出现异常。
  14. 根据权利要求13所述的方法，其中，当所述处理器关断所述第一开关，闭合所述第二开关时，所述根据所述第一输出电平，确定所述第一PA是否短路以控制所述第一开关的控制端，包括：
    当所述第三输出电平为第二指示电平时，确定所述第一PA出现异常；其中，第二指示电平与所述第一指示电平不同。
  15. 根据权利要求13所述的方法，其中，当所述处理器关断所述第一开关，闭合所述第二开关时，所述根据所述第二输出电平，确定所述第二PA是否短路以控制所述第二开关的控制端，包括：
    当所述第四输出电平为所述第一指示电平，确定所述第二PA出现异常。
  16. 根据权利要求13所述的方法，其中，当所述处理器闭合所述第一开关，关断所述第二开关时，所述根据所述第一输出电平，确定所述第一PA是否短路以控制所述第一开关的控制端，包括：
    当所述第三输出电平为所述第一指示电平时，确定所述第一PA出现异常。
  17. 根据权利要求13所述的方法，其中，当所述处理器闭合所述第一开关，关断所述第二开关时，所述根据所述第二输出电平，确定所述第二PA是否短路以控制所述第二开关的控制端，包括：
    当所述第四输出电平为第二指示电平时，确定所述第二PA出现异常。
  18. 根据权利要求12所述的方法，其中，所述第一PA为MHB PA，所述第二PA为LB PA。
  19. 一种电子设备，包括如权利要求1至11任一项所述的短路保护电路以及存储有所述处理器可执行指令的存储介质；所述存储介质通过通信总线依赖所述处理器执行操作，当所述指令被所述处理器执行时，执行上述的权利要求11至16任一项所述的控制方法。
  20. 一种计算机存储介质，存储有可执行指令，当所述可执行指令被一个或多个处理器执行的时候，所述处理器执行所述的权利要求12至18任一项所述的控制方法。
PCT/CN2022/142765 2022-04-19 2022-12-28 一种短路保护电路、控制方法及电子设备 WO2023202145A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210411229.9 2022-04-19
CN202210411229.9A CN114614445A (zh) 2022-04-19 2022-04-19 一种短路保护电路、控制方法及电子设备

Publications (1)

Publication Number Publication Date
WO2023202145A1 true WO2023202145A1 (zh) 2023-10-26

Family

ID=81868842

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/142765 WO2023202145A1 (zh) 2022-04-19 2022-12-28 一种短路保护电路、控制方法及电子设备

Country Status (2)

Country Link
CN (1) CN114614445A (zh)
WO (1) WO2023202145A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114614445A (zh) * 2022-04-19 2022-06-10 Oppo广东移动通信有限公司 一种短路保护电路、控制方法及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201479079U (zh) * 2009-08-28 2010-05-19 四川湖山电器有限责任公司 功率放大器短路保护装置
CN102377172A (zh) * 2011-10-28 2012-03-14 深圳市星龙科技有限公司 一种三相程控功率源及其功放管短路保护电路
CN103872997A (zh) * 2012-12-15 2014-06-18 北京格瑞图科技有限公司 一种功放过驻波保护电路
US20190199087A1 (en) * 2017-12-22 2019-06-27 Autochips Inc. Short-circuit protection apparatus and method
CN114614445A (zh) * 2022-04-19 2022-06-10 Oppo广东移动通信有限公司 一种短路保护电路、控制方法及电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206195326U (zh) * 2016-11-25 2017-05-24 珠海市普斯赛特科技有限公司 一种具有电源短路保护功能的多路开关
CN110008069B (zh) * 2019-03-21 2023-04-07 深圳市新格林耐特通信技术有限公司 电源切换控制电路及控制方法
CN114172535B (zh) * 2020-08-21 2023-08-08 Oppo广东移动通信有限公司 射频前端及芯片、无线通信设备
CN112650136A (zh) * 2020-12-17 2021-04-13 京信网络系统股份有限公司 多通道通信系统的电源隔离保护电路及保护方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201479079U (zh) * 2009-08-28 2010-05-19 四川湖山电器有限责任公司 功率放大器短路保护装置
CN102377172A (zh) * 2011-10-28 2012-03-14 深圳市星龙科技有限公司 一种三相程控功率源及其功放管短路保护电路
CN103872997A (zh) * 2012-12-15 2014-06-18 北京格瑞图科技有限公司 一种功放过驻波保护电路
US20190199087A1 (en) * 2017-12-22 2019-06-27 Autochips Inc. Short-circuit protection apparatus and method
CN114614445A (zh) * 2022-04-19 2022-06-10 Oppo广东移动通信有限公司 一种短路保护电路、控制方法及电子设备

Also Published As

Publication number Publication date
CN114614445A (zh) 2022-06-10

Similar Documents

Publication Publication Date Title
WO2023202145A1 (zh) 一种短路保护电路、控制方法及电子设备
KR102037200B1 (ko) 전원 어댑터, 단말기 및 충전회로 임피던스 이상 처리방법
US9351076B2 (en) Audio and video signal transmission interface apparatus and method thereof
CN104954145B (zh) 以太网供电方法、供电设备和以太网供电系统
US9547337B2 (en) Portable device and peripheral extension dock
JP2005210316A (ja) 反射電力抑制回路
US10033209B2 (en) Portable electronic equipment
CN112564053B (zh) 一种多故障监测单元的igbt驱动电路
CN100483885C (zh) 蓄电池保护装置
CN108711440B (zh) 写保护电路和写保护方法、写保护装置及电器设备
CN114336269B (zh) 一种驱动电路及激光器装置
CN108879589B (zh) 过流保护方法、装置、终端设备及存储介质
KR102609004B1 (ko) 배터리 모듈
US9501116B2 (en) Power integrated device and power control method thereof
CN105404467A (zh) 便携式电子装置及其中用户数据的存取方法
CN203434587U (zh) 继电器输出短路自保护装置
TWI756409B (zh) 電池模組
CN113156244A (zh) 充电装置的测试方法、装置、电子设备及存储介质
JP2020156222A (ja) 車載カメラモジュールの電源制御装置
CN204304543U (zh) 一种电源保护电路及终端
KR102374759B1 (ko) 차량 시거잭 전원 제어 장치
CN109739342B (zh) 一种电子设备
CN111404538B (zh) 连接电路及其连接方法
US20230135862A1 (en) Electronic device and controlling method thereof
JP2008099452A (ja) 携帯端末装置、異常動作検出回路および電力供給制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22938363

Country of ref document: EP

Kind code of ref document: A1