WO2023199860A1 - 高周波モジュール、通信装置及びフィルタ - Google Patents

高周波モジュール、通信装置及びフィルタ Download PDF

Info

Publication number
WO2023199860A1
WO2023199860A1 PCT/JP2023/014386 JP2023014386W WO2023199860A1 WO 2023199860 A1 WO2023199860 A1 WO 2023199860A1 JP 2023014386 W JP2023014386 W JP 2023014386W WO 2023199860 A1 WO2023199860 A1 WO 2023199860A1
Authority
WO
WIPO (PCT)
Prior art keywords
resonator
chip
conductor
substrate
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/014386
Other languages
English (en)
French (fr)
Inventor
永二 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN202380024671.9A priority Critical patent/CN118830197A/zh
Publication of WO2023199860A1 publication Critical patent/WO2023199860A1/ja
Priority to US18/789,807 priority patent/US20240389222A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/56—Monolithic crystal filters
    • H03H9/566—Electric coupling means therefor
    • H03H9/568—Electric coupling means therefor consisting of a ladder configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6423—Means for obtaining a particular transfer characteristic
    • H03H9/6433—Coupled resonator filters
    • H03H9/6483—Ladder SAW filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter

Definitions

  • the present invention generally relates to a high frequency module, a communication device, and a filter, and more particularly relates to a high frequency module including a filter, a communication device including the same, and a filter.
  • Patent Document 1 discloses a series resonator, a first wafer on which the series resonator is arranged, a parallel resonator connected between the series resonator and the ground, and a second wafer on which the parallel resonator is arranged.
  • a filter circuit includes: a plurality of solder balls connecting a second wafer and a substrate (mounted substrate); and a plurality of wafer vias arranged on the second wafer and connected to the plurality of solder balls.
  • One of the wafer vias arranged on both sides of the second wafer is connected to an input terminal, and the other is connected to an output terminal.
  • inductive coupling occurs between the path between the mounting board and the series arm resonator of the filter, and the path between the filter's parallel arm resonator and the mounting board. properties may deteriorate.
  • An object of the present invention is to provide a high frequency module, a communication device, and a filter that can suppress deterioration of filter characteristics.
  • a high frequency module includes a mounting board and a filter.
  • the mounting board has a first conductor part, a second conductor part, and a ground conductor part.
  • the filter is arranged on the mounting board.
  • the filter includes a first input/output terminal, a second input/output terminal, a ground terminal, a series arm resonator, and a parallel arm resonator.
  • the first input/output terminal, the second input/output terminal, and the ground terminal are connected to the first conductor section, the second conductor section, and the ground conductor section, respectively.
  • the series arm resonator is provided in a signal path between the first input/output terminal and the second input/output terminal, and is closest to the first input/output terminal or the second input/output terminal.
  • the parallel arm resonator is connected between the signal path and the ground conductor, and is closest to the series arm resonator.
  • a first chip is placed on the mounting board, and a second chip is placed on the first chip.
  • the first chip includes a first resonator that is one of the series arm resonator and the parallel arm resonator.
  • the second chip includes a second resonator that is the remaining of the series arm resonator and the parallel arm resonator.
  • the filter has a first connecting conductor part and a second connecting conductor part.
  • the first connection conductor part and the second connection conductor part are interposed between the first chip and the second chip in the thickness direction of the mounting board.
  • the first chip includes a first through-via conductor, a second through-via conductor, a first wiring section, and a second wiring section.
  • the first through-via conductor is interposed between the first terminal and the first connection conductor.
  • the first terminal is one of the first input/output terminal and the second input/output terminal that is closest to the series arm resonator, and the ground terminal.
  • the second through-via conductor is connected to a second terminal.
  • the second terminal is the remaining one of the first input/output terminal and the second input/output terminal that is closest to the series arm resonator and the ground terminal.
  • the first wiring section connects the second connection conductor section and the first resonator.
  • the second wiring section connects the first resonator and the second through via conductor.
  • the second chip includes a third wiring section and a fourth wiring section.
  • the third wiring section connects the first connection conductor section and the second resonator.
  • the fourth wiring section connects the second resonator and the second connection conductor section.
  • a distance between the second through-via conductor and the first through-via conductor is shorter than a distance between the first wiring section and the first through-via conductor.
  • a high frequency module includes a mounting board and a filter.
  • the mounting board has a first conductor part, a second conductor part, and a ground conductor part.
  • the filter is arranged on the mounting board.
  • the filter includes a first input/output terminal, a second input/output terminal, a ground terminal, a series arm resonator, and a parallel arm resonator.
  • the first input/output terminal, the second input/output terminal, and the ground terminal are connected to the first conductor section, the second conductor section, and the ground conductor section, respectively.
  • the series arm resonator is provided in a signal path between the first input/output terminal and the second input/output terminal, and is closest to the first input/output terminal or the second input/output terminal.
  • the parallel arm resonator is connected between the signal path and the ground conductor, and is closest to the series arm resonator.
  • a first chip is placed on the mounting board, and a second chip is placed on the first chip.
  • the first chip includes a first resonator that is one of the series arm resonator and the parallel arm resonator.
  • the second chip includes a second resonator that is the remaining of the series arm resonator and the parallel arm resonator.
  • the filter has a first connecting conductor part and a second connecting conductor part.
  • the first connection conductor part and the second connection conductor part are interposed between the first chip and the second chip in the thickness direction of the mounting board.
  • the first chip includes a first through-via conductor, a second through-via conductor, a first wiring section, and a second wiring section.
  • the first through-via conductor is interposed between the first terminal and the first connection conductor.
  • the first terminal is one of the first input/output terminal and the second input/output terminal that is closest to the series arm resonator, and the ground terminal.
  • the second through-via conductor is connected to a second terminal.
  • the second terminal is the remaining one of the first input/output terminal and the second input/output terminal that is closest to the series arm resonator and the ground terminal.
  • the first wiring section connects the second connection conductor section and the first resonator.
  • the second wiring section connects the first resonator and the second through via conductor.
  • the second chip includes a third wiring section and a fourth wiring section.
  • the third wiring section connects the first connection conductor section and the second resonator.
  • the fourth wiring section connects the second resonator and the second connection conductor section.
  • a communication device includes the above-mentioned high frequency module and a signal processing circuit.
  • the signal processing circuit is connected to the high frequency module.
  • a filter according to one aspect of the present invention is a filter placed on a mounting board.
  • the filter includes a first input/output terminal, a second input/output terminal, a ground terminal, a series arm resonator, and a parallel arm resonator.
  • the first input/output terminal, the second input/output terminal, and the ground terminal are respectively connected to a first conductor part, a second conductor part, and a ground conductor part included in the mounting board.
  • the series arm resonator is provided in a signal path between the first input/output terminal and the second input/output terminal, and is closest to the first input/output terminal or the second input/output terminal.
  • the parallel arm resonator is connected between the signal path and the ground conductor, and is closest to the series arm resonator.
  • a first chip and a second chip are stacked.
  • the first chip includes a first resonator that is one of the series arm resonator and the parallel arm resonator.
  • the second chip includes a second resonator that is the remaining of the series arm resonator and the parallel arm resonator.
  • the first resonator and the second resonator face each other in the thickness direction of the first chip.
  • the filter has a first connecting conductor part and a second connecting conductor part. The first connecting conductor part and the second connecting conductor part are interposed between the first chip and the second chip in the thickness direction of the first chip.
  • the first chip includes a first through-via conductor, a second through-via conductor, a first wiring section, and a second wiring section.
  • the first through-via conductor is interposed between the first terminal and the first connection conductor.
  • the first terminal is one of the first input/output terminal and the second input/output terminal that is closest to the series arm resonator, and the ground terminal.
  • the second through-via conductor is connected to a second terminal.
  • the second terminal is the remaining one of the first input/output terminal and the second input/output terminal that is closest to the series arm resonator and the ground terminal.
  • the first wiring section connects the second connection conductor section and the first resonator.
  • the second wiring section connects the first resonator and the second through via conductor.
  • the second chip includes a third wiring section and a fourth wiring section.
  • the third wiring section connects the first connection conductor section and the second resonator.
  • the fourth wiring section connects the second resonator and the second connection conductor section. A distance between the second through-via conductor and the first through-via conductor is shorter than a distance between the first wiring section and the first through-via conductor.
  • the high frequency module, communication device, and filter according to the above aspects of the present invention can suppress deterioration of filter characteristics.
  • FIG. 1 is a sectional view of a high frequency module according to a first embodiment.
  • FIG. 2 is an explanatory diagram of a current loop path in the high frequency module same as above.
  • FIG. 3A is a perspective view of the top surface of the first chip in the same high-frequency module as seen from the bottom surface side of the first chip.
  • FIG. 3B is a bottom view of the second chip in the high frequency module same as above.
  • FIG. 4 is a schematic cross-sectional view corresponding to the cross section taken along the line X1-X1 in FIGS. 3A and 3B regarding the filter in the high-frequency module.
  • FIG. 5 is a circuit diagram of a filter in the high frequency module same as above.
  • FIG. 5 is a circuit diagram of a filter in the high frequency module same as above.
  • FIG. 6 is a circuit explanatory diagram of a filter in the high frequency module same as above.
  • FIG. 7 is a circuit configuration diagram of a communication device including the same high frequency module as above.
  • FIG. 8 is a sectional view of a high frequency module according to Modification 1 of Embodiment 1.
  • FIG. 9 is a sectional view of a high frequency module according to a second modification of the first embodiment.
  • FIG. 10 is a sectional view of a high frequency module according to a third modification of the first embodiment.
  • FIG. 11 is a sectional view of a high frequency module according to a fourth modification of the first embodiment.
  • FIG. 12 is a circuit diagram of a filter in a high frequency module according to a fifth modification of the first embodiment.
  • FIG. 13A is a perspective view of the upper surface of the first chip in the same high-frequency module as seen from the lower surface side of the first chip.
  • FIG. 13B is a bottom view of the second chip in the high frequency module same as above.
  • FIG. 14 is a sectional view of the high frequency module according to the second embodiment.
  • FIG. 15 is another cross-sectional view of the high frequency module same as above.
  • FIG. 16 is a circuit diagram of a first filter and a second filter in the high frequency module same as above.
  • FIG. 17 is an explanatory diagram of current loop paths of each of the first filter and the second filter in the high frequency module same as above.
  • FIG. 18A is a perspective view of the top surfaces of the first chip and the third chip in the high frequency module according to Modification 1 of Embodiment 2, seen from below.
  • FIG. 18B is a bottom view of the second chip and the fourth chip in the high frequency module same as above.
  • FIG. 19A is a perspective view of the upper surfaces of the first chip and the third chip in the high frequency module according to Modification Example 2 of Embodiment 2, seen from the lower surface side.
  • FIG. 19B is a bottom view of the second chip and the fourth chip in the high frequency module same as above.
  • FIG. 20 is a circuit diagram of a first filter and a second filter of a high frequency module according to a third modification of the second embodiment.
  • FIG. 21A is a perspective view of the upper surfaces of the first chip and the third chip in the high-frequency module same as above, seen from the lower surface side.
  • FIG. 21B is a bottom view of the second chip and the fourth chip in the high frequency module same as above.
  • FIG. 22A is a perspective view of the top surface of the first chip in the high-frequency module according to Embodiment 3, seen from the bottom surface side of the first chip.
  • FIG. 22B is a bottom view of the second chip in the high frequency module same as above.
  • the high frequency module 500 includes a mounting board 9 and a filter 1, as shown in FIG.
  • the filter 1 includes, for example, a plurality of (for example, eight) elastic wave resonators.
  • the plurality of elastic wave resonators include, for example, as shown in FIG. 5, four series arm resonators S1, S2, S3, and S4, and four parallel arm resonators P1, P2, P3, and P4.
  • each of the three series arm resonators S1, S3, and S4 among the four series arm resonators S1, S2, S3, and S4 is formed by a plurality of (for example, two) split resonators. configured, but not limited to this.
  • a plurality of split resonators is a resonator in which one elastic wave resonator is split, and there is no intervening other elastic wave resonators between the split resonators, and other elastic wave resonators are not interposed between the split resonators. They are connected in series with the included paths without any connection nodes.
  • the mounting board 9 has a first conductor part 901, a second conductor part (not shown), and a ground conductor part 905.
  • Filter 1 is placed on mounting board 9 .
  • the filter 1 includes a first input/output terminal T1, a second input/output terminal T2 (see FIGS. 3A and 5), a ground terminal T5, a series arm resonator S01, and a parallel arm resonator P01.
  • the first input/output terminal T1, the second input/output terminal T2, and the ground terminal T5 are connected to the first conductor section 901, the second conductor section (not shown), and the ground conductor section 905, respectively.
  • the series arm resonator S01 is provided in the signal path Ru1 (see FIG.
  • the parallel arm resonator P01 is connected between the signal path Ru1 and the ground conductor section 905, and is the parallel arm closest to the series arm resonator S01 among the plurality of parallel arm resonators P1, P2, P3, and P4. This is the resonator P1 (see FIG. 5).
  • the first chip 10 is placed on the mounting board 9, and the second chip 20 is placed on the first chip 10.
  • the first chip 10 has a first resonator 11 that is one of a series arm resonator S01 and a parallel arm resonator P01.
  • the second chip 20 has the second resonator 12 that is the remaining of the series arm resonator S01 and the parallel arm resonator P01.
  • the first resonator 11 and the second resonator 12 face each other in the thickness direction D1 of the mounting board 9.
  • the filter 1 has a first connecting conductor part 31 and a second connecting conductor part 32.
  • the first connecting conductor part 31 and the second connecting conductor part 32 are interposed between the first chip 10 and the second chip 20 in the thickness direction D1 of the mounting board 9.
  • the first chip 10 includes a first through-via conductor V1, a second through-via conductor V2, a first wiring section W1, and a second wiring section W2.
  • the first through via conductor V1 is interposed between the first terminal 41 and the first connection conductor portion 31 in the thickness direction D1 of the mounting board 9.
  • the first through via conductor V1 and the first terminal 41 only need to be electrically connected to each other in the first chip 10, and the first through via conductor V1 and the first terminal 41 need only be electrically connected to each other in the first chip 10. It is not essential that they overlap.
  • the first terminal 41 is the first input/output terminal T1.
  • the second through via conductor V2 overlaps the second terminal 42 in the thickness direction D1 of the mounting board 9.
  • the second through via conductor V2 only needs to be electrically connected to the second terminal 42 in the first chip 10, and the second through via conductor V2 and the second terminal 42 are connected in the thickness direction D1 of the mounting board 9. It is not essential that they overlap.
  • the second terminal 42 is a ground terminal T5.
  • the first wiring section W1 connects the second connection conductor section 32 and the first resonator 11.
  • the second wiring portion W2 connects the first resonator 11 and the second through via conductor V2.
  • the second chip 20 includes a third wiring section W3 and a fourth wiring section W4.
  • the third wiring section W3 connects the first connection conductor section 31 and the second resonator 12.
  • the fourth wiring portion W4 connects the second resonator 12 and the second connection conductor portion 32.
  • the distance Le2 between the second through-via conductor V2 and the first through-via conductor V1 is shorter than the distance Le1 between the first wiring portion W1 and the first through-via conductor V1.
  • a current loop path Ro1 is formed as indicated by a thick arrow in FIG.
  • the current loop path Ro1 is the first conductor section 901-first terminal 41-first through via conductor V1-first connection conductor section 31-third wiring section W3-second resonator 12-fourth wiring section W4-first 2-connection conductor section 32 - first wiring section W1 - first resonator 11 - second wiring section W2 - second through via conductor V2 - second terminal 42 - ground conductor section 905.
  • the first conductor section 901 and the ground conductor section 905 are separated, since there is a potential difference between the first conductor section 901 and the ground conductor section 905, a part of the current loop path Ro1 is connected to the ground conductor section 905. - includes the path of the first conductor section 901;
  • the distance H2 between the second wiring part W2 and the ground conductor part 905 is the same as the distance H1 between the first wiring part W1 and the fourth wiring part W4. longer than
  • the high frequency module 500 is used, for example, in a communication device 600, as shown in FIG.
  • the communication device 600 is, for example, a mobile phone (for example, a smartphone), but is not limited thereto, and may be, for example, a wearable terminal (for example, a smart watch).
  • the high frequency module 500 is a module that is compatible with, for example, the 4G (fourth generation mobile communication) standard, the 5G (fifth generation mobile communication) standard, and the like.
  • the 4G standard is, for example, the 3GPP (registered trademark, Third Generation Partnership Project) and LTE (registered trademark, Long Term Evolution) standard.
  • the 5G standard is, for example, 5G NR (New Radio).
  • the communication device 600 includes a high frequency module 500 and a signal processing circuit 601. Communication device 600 further includes an antenna 610.
  • the communication device 600 further includes a circuit board (not shown) on which the high frequency module 500 is mounted.
  • the circuit board is, for example, a printed wiring board.
  • the circuit board has a ground electrode to which a ground potential is applied.
  • the high frequency module 500 is configured to be able to amplify a received signal input from an antenna 610 and output it to the signal processing circuit 601, for example. Furthermore, the high frequency module 500 is configured to be able to amplify a transmission signal input from the signal processing circuit 601 and output the amplified signal to the antenna 610, for example.
  • the signal processing circuit 601 is not a component of the high frequency module 500 but a component of the communication device 600 including the high frequency module 500.
  • the high frequency module 500 is controlled by, for example, a signal processing circuit 601 included in the communication device 600.
  • the high frequency module 500 includes a filter 1 (hereinafter also referred to as first filter 1), a second filter 2, a low noise amplifier 501, an input matching circuit 503, a power amplifier 507, and an output matching circuit 503. It includes a circuit 508, a controller 515, and a switch 504.
  • the first filter 1 constitutes a reception filter.
  • the second filter 2 constitutes a transmission filter.
  • the high frequency module 500 includes a plurality of external connection terminals.
  • the plurality of external connection terminals include an antenna terminal 531, a signal output terminal 532, a signal input terminal 533, a plurality of control terminals 534 (only one is shown in Fig. 7), and a plurality of external ground terminals (Fig. (not shown).
  • the plurality of external ground terminals are terminals to which a ground potential is applied.
  • the first filter 1 is, for example, a filter whose passband is the reception band of the first communication band.
  • the first communication band is, for example, a communication band of the 3GPP LTE standard or a communication band of the 5G NR standard.
  • the first communication band is, for example, Band 25 of the 3GPP LTE standard or n25 of the 5G NR standard.
  • the first communication band is a communication band used for communication compatible with FDD (Frequency Division Duplex) as a communication method, but is not limited to this, a communication band used for communication compatible with TDD (Time Division Duplex). It may be.
  • the second filter 2 is, for example, a filter whose passband is the transmission band of the second communication band.
  • the second communication band is, for example, Band 25 of the 3GPP LTE standard or n25 of the 5G NR standard.
  • the second communication band is a communication band used for communication compatible with FDD as a communication method, but is not limited to this, and may be a communication band used for communication compatible with TDD.
  • the second communication band is the same communication band as the first communication band, which is Band 25 of the 3GPP LTE standard or n25 of the 5G NR standard, but a communication band different from the first communication band. It may be a band.
  • the low noise amplifier 501 has an input terminal and an output terminal.
  • the low noise amplifier 501 amplifies a received signal input to an input terminal and outputs the amplified signal from an output terminal.
  • the output terminal of low noise amplifier 501 is connected to signal output terminal 532.
  • the output terminal of the low noise amplifier 501 is connected to the signal processing circuit 601 via a signal output terminal 532, for example.
  • the signal output terminal 532 is a terminal for outputting a high frequency signal (received signal) from the low noise amplifier 501 to an external circuit (for example, the signal processing circuit 601).
  • the input matching circuit 503 is provided in the signal path between the first filter 1 and the input terminal of the low noise amplifier 501.
  • the input matching circuit 503 is a circuit for impedance matching between the first filter 1 and the low noise amplifier 501, and includes, for example, one inductor.
  • Input matching circuit 503 is not limited to including one inductor, and may include, for example, multiple inductors and multiple capacitors.
  • the power amplifier 507 has an input terminal and an output terminal. Power amplifier 507 amplifies the transmission signal input to the input terminal and outputs the amplified signal from the output terminal.
  • An input terminal of power amplifier 507 is connected to signal input terminal 533.
  • An input terminal of power amplifier 507 is connected to signal processing circuit 601 of communication device 600 via signal input terminal 533.
  • the signal input terminal 533 is a terminal for inputting a high frequency signal (transmission signal) from an external circuit (for example, the signal processing circuit 601) to the high frequency module 500.
  • the output terminal of the power amplifier 507 is connected to the switch 504 via the output matching circuit 508 and the second filter 2.
  • the output matching circuit 508 is provided in the signal path between the output terminal of the power amplifier 507 and the second filter 2.
  • the output matching circuit 508 is a circuit for impedance matching between the power amplifier 507 and the second filter 2, and includes, for example, a plurality of inductors and a plurality of capacitors.
  • the controller 515 controls the power amplifier 507. Controller 515 controls power amplifier 507 according to a control signal from signal processing circuit 601, for example.
  • the controller 515 is connected to the signal processing circuit 601 via a plurality of (for example, four) control terminals 534.
  • the number of control terminals 534 is, for example, four, but only one is shown in FIG.
  • the plurality of control terminals 534 are terminals for inputting control signals from an external circuit (for example, the signal processing circuit 601) to the controller 515.
  • Controller 515 controls power amplifier 507 based on control signals acquired from signal processing circuit 601 via a plurality of control terminals 534.
  • the control signal acquired by controller 515 is a digital signal.
  • the switch 504 has a common terminal 540 and a plurality of (for example, two) selection terminals 541 and 542.
  • common terminal 540 is connected to antenna terminal 531.
  • the selection terminal 541 is connected to the first filter 1 .
  • the selection terminal 542 is connected to the second filter 2.
  • the switch 504 is, for example, a switch that can connect one or more of the plurality of selection terminals 541 and 542 to the common terminal 540.
  • the switch 504 is, for example, a switch capable of one-to-one and one-to-many connections. Switch 504 is controlled by signal processing circuit 601, for example.
  • the switch 504 switches the connection state between the common terminal 540 and the plurality of selection terminals 541 and 542 according to a control signal from the RF signal processing circuit 602 of the signal processing circuit 601.
  • the switch 504 is, for example, a switch IC (Integrated Circuit).
  • the first filter 1 includes an elastic wave filter having a plurality of elastic wave resonators.
  • the elastic wave filter included in the first filter 1 is, for example, a ladder type filter.
  • the plurality of elastic wave resonators include, for example, as shown in FIG. 5, four series arm resonators S1, S2, S3, and S4, and four parallel arm resonators P1, P2, P3, and P4.
  • the four series arm resonators S1, S2, S3, and S4 are provided on a first signal path Ru1 (hereinafter also referred to as series arm path Ru1) between the first input/output terminal T1 and the second input/output terminal T2.
  • the four series arm resonators S1, S2, S3, and S4 are connected in series on the series arm path Ru1.
  • the series arm resonator S1, the series arm resonator S2, the series arm resonator S3, and the series arm resonator S4 are connected to the series arm resonator from the first input/output terminal T1 side.
  • S1, series arm resonator S2, series arm resonator S3, and series arm resonator S4 are arranged in this order.
  • the parallel arm resonator P1 is provided on a path Ru11 (hereinafter also referred to as parallel arm path Ru11) between the path between the series arm resonator S1 and the series arm resonator S2 in the series arm path Ru1 and the ground. ing.
  • the parallel arm resonator P2 is provided on a route Ru12 (hereinafter also referred to as parallel arm route Ru12) between the series arm resonator S2 and the series arm resonator S3 in the series arm route Ru1 and the ground. There is.
  • the parallel arm resonator P3 is provided on a path Ru13 (hereinafter also referred to as parallel arm path Ru13) between the path between the series arm resonator S3 and the series arm resonator S4 in the series arm path Ru1 and the ground. ing.
  • the parallel arm resonator P4 is connected to a path Ru14 (hereinafter also referred to as parallel arm path Ru14) between the series arm resonator S4 and the second input/output terminal T2 in the series arm path Ru1 and the ground. It is set in.
  • the series arm resonator S1 is provided in the signal path Ru1 between the first input/output terminal T1 and the second input/output terminal T2, and is connected to the first input/output terminal T1 or the second input/output terminal. It constitutes the closest series arm resonator S01 (hereinafter also referred to as first series arm resonator S01).
  • the first series arm resonator S01 is the series arm resonator closest to the first input/output terminal T1 among the plurality of series arm resonators S1, S2, S3, and S4. .
  • the series arm resonator S01 closest to the first input/output terminal T1 is a series arm resonator connected to the first input/output terminal T1 without going through another series arm resonator.
  • the series arm resonator S01 closest to the first input/output terminal T1 is the series arm resonator electrically closest to the first input/output terminal T1 regardless of physical distance.
  • the parallel arm resonator P1 is connected between the signal path Ru1 and the ground conductor section 905 (see FIG. 1).
  • the ground conductor portion 905 is connected to the external ground terminal of the mounting board 9. In the high frequency module 500, as shown in FIG.
  • the parallel arm resonator P01 constitutes the parallel arm resonator P01 (hereinafter also referred to as the first parallel arm resonator P01) closest to the series arm resonator S01. .
  • the ground conductor portion 905 is connected to the external ground terminal of the mounting board 9.
  • "Parallel arm resonator P01 closest to series arm resonator S01” is a parallel arm resonator that is connected to series arm resonator S01 without going through another series arm resonator or another parallel arm resonator. .
  • parallel arm resonator P01 closest to series arm resonator S01 is the parallel arm resonator electrically closest to series arm resonator S01 regardless of physical distance.
  • the communication device 600 includes a high frequency module 500 and a signal processing circuit 601. Signal processing circuit 601 is connected to high frequency module 500. Communication device 600 further includes an antenna 610. Communication device 600 further includes a circuit board on which high frequency module 500 is mounted.
  • the circuit board is, for example, a printed wiring board.
  • the circuit board has a ground electrode to which a ground potential is applied.
  • the signal processing circuit 601 includes, for example, an RF signal processing circuit 602 and a baseband signal processing circuit 603.
  • the RF signal processing circuit 602 is, for example, an RFIC (Radio Frequency Integrated Circuit), and performs signal processing on high frequency signals.
  • the RF signal processing circuit 602 performs signal processing such as up-conversion on the high frequency signal (transmission signal) output from the baseband signal processing circuit 603, and outputs the high frequency signal subjected to the signal processing. Further, the RF signal processing circuit 602 performs signal processing such as down-conversion on the high frequency signal (received signal) output from the high frequency module 500, and transfers the high frequency signal subjected to signal processing to the baseband signal processing circuit. 603.
  • the baseband signal processing circuit 603 is, for example, a BBIC (Baseband Integrated Circuit).
  • the baseband signal processing circuit 603 generates an I-phase signal and a Q-phase signal from the baseband signal.
  • the baseband signal is, for example, an audio signal, an image signal, etc. input from the outside.
  • the baseband signal processing circuit 603 performs IQ modulation processing by combining the I-phase signal and the Q-phase signal, and outputs a transmission signal.
  • the transmission signal is generated as a modulation signal (IQ signal) obtained by amplitude modulating a carrier signal of a predetermined frequency with a period longer than the period of the carrier signal.
  • IQ signal modulation signal
  • the received signal processed by the baseband signal processing circuit 603 is used, for example, as an image signal for displaying an image, or as an audio signal for a call by the user of the communication device 600.
  • the high frequency module 500 transmits high frequency signals (received signals, transmitted signals) between the antenna 610 and the RF signal processing circuit 602 of the signal processing circuit 601.
  • the high frequency module 500 includes a mounting board 9 and a first filter 1, as shown in FIG.
  • the high frequency module 500 also includes a second filter 2, a low noise amplifier 501, a power amplifier 507, an input matching circuit 503, an output matching circuit 508, and a switch 504 (see FIG. 7).
  • the high frequency module 500 includes a plurality of external connection terminals. As shown in FIG. 7, the plurality of external connection terminals include an antenna terminal 531, a signal output terminal 532, a signal input terminal 533, a plurality of control terminals 534, and a plurality of external ground terminals (not shown). including.
  • the high frequency module 500 includes a resin layer (hereinafter also referred to as a first resin layer), a metal electrode layer, and a second resin layer. Note that, in FIG. 1, illustration of a plurality of external connection terminals, a first resin layer, a metal electrode layer, and a second resin layer is omitted.
  • the mounting board 9 has a first main surface 91 and a second main surface 92 that face each other in the thickness direction D1 of the mounting board 9. Moreover, the mounting board 9 has an outer peripheral surface.
  • the outer peripheral surface of the mounting board 9 includes, for example, four side surfaces connecting the outer edge of the first main surface 91 and the outer edge of the second main surface 92 of the mounting board 9, and includes the first main surface 91 and the second main surface. Does not include 92.
  • the mounting board 9 is, for example, a multilayer board including a plurality of dielectric layers and a plurality of conductive layers. The plurality of dielectric layers and the plurality of conductive layers are laminated in the thickness direction D1 of the mounting board 9.
  • the plurality of conductive layers are formed in a predetermined pattern for each layer.
  • Each of the plurality of conductive layers includes one or more conductor portions in one plane perpendicular to the thickness direction D1 of the mounting board 9.
  • the material of each conductive layer is, for example, copper.
  • the plurality of conductive layers include a ground layer. In the high frequency module 500, the plurality of ground terminals T5 and the ground layer are electrically connected via via conductors included in the mounting board 9.
  • the mounting board 9 is, for example, an LTCC (Low Temperature Co-fired Ceramics) board.
  • the mounting board 9 is not limited to an LTCC board, and may be, for example, a printed wiring board, an HTCC (High Temperature Co-fired Ceramics) board, or a resin multilayer board.
  • the outer edge of the mounting board 9 has a rectangular shape.
  • the mounting board 9 is not limited to an LTCC board, and may be, for example, a wiring structure.
  • the wiring structure is, for example, a multilayer structure.
  • the multilayer structure includes at least one insulating layer and at least one conductive layer.
  • the insulating layer is formed in a predetermined pattern. When there are a plurality of insulating layers, the plurality of insulating layers are formed in a predetermined pattern determined for each layer.
  • the conductive layer is formed in a predetermined pattern different from the predetermined pattern of the insulating layer. When there are a plurality of conductive layers, the plurality of conductive layers are formed in a predetermined pattern determined for each layer.
  • the conductive layer may include one or more redistributions.
  • the first surface of two surfaces facing each other in the thickness direction of the multilayer structure is the first main surface 91 of the mounting board 9, and the second surface is the second main surface 92 of the mounting board 9. It is.
  • the wiring structure may be, for example, an interposer.
  • the interposer may be an interposer using a silicon substrate, or may be a multilayer substrate.
  • the first main surface 91 and the second main surface 92 of the mounting board 9 are separated in the thickness direction D1 of the mounting board 9, and intersect with the thickness direction D1 of the mounting board 9.
  • the first main surface 91 of the mounting board 9 is, for example, orthogonal to the thickness direction D1 of the mounting board 9, but may include, for example, a side surface of the conductor portion as a surface that is not orthogonal to the thickness direction D1.
  • the second main surface 92 of the mounting board 9 is, for example, orthogonal to the thickness direction D1 of the mounting board 9, but includes, for example, the side surface of the conductor portion, etc. as a surface that is not orthogonal to the thickness direction D1. You can stay there.
  • first main surface 91 and the second main surface 92 of the mounting board 9 may have minute irregularities, recesses, or projections formed therein.
  • first main surface 91 and the second main surface 92 of the mounting board 9 may have minute irregularities, recesses, or projections formed therein.
  • the inner surface of the recess is included in the first main surface 91.
  • a plurality of first electronic components are mounted on the first main surface 91 of the mounting board 9.
  • the first electronic component is mounted on the first main surface 91 of the mounting board 9
  • the first electronic component is arranged on the first main surface 91 of the mounting board 9 (mechanically connected
  • the first electronic component is electrically connected to (an appropriate conductor portion thereof) the mounting board 9.
  • the outer edge of each of the plurality of first electronic components has, for example, a square shape.
  • the plurality of first electronic components include a first filter 1, a second filter 2 (see FIG. 7), a power amplifier 507 (see FIG. 7), and a controller 515 (see FIG. 7).
  • the plurality of first electronic components include a circuit element (for example, an inductor) of the input matching circuit 503 (see FIG. 7) and a plurality of circuit elements (a plurality of inductors and a plurality of inductors) of the output matching circuit 508 (see FIG. 7). capacitor). Note that some of the circuit elements of the output matching circuit 508 may be built into the mounting board 9. Furthermore, in the high frequency module 500, a plurality of second electronic components are mounted on the second main surface 92 of the mounting board 9.
  • the plurality of second electronic components include, for example, an IC chip including a low noise amplifier and a switch 504.
  • the first filter 1 includes a first chip 10, a second chip 20, and a frame-shaped spacer portion 130 interposed between the first chip 10 and the second chip 20.
  • the first filter 1 has a hollow space 131 surrounded by the first chip 10, the second chip 20, and a spacer section 130.
  • the thickness direction of the first chip 10 and the thickness direction D1 of the mounting board 9 are parallel.
  • the thickness direction of the first chip 10 and the thickness direction D1 of the mounting board 9 are parallel, but the thickness direction of the first chip 10 and the thickness direction of the mounting board 9 are not necessarily strictly parallel. It is sufficient that the angle formed with the direction D1 is 10 degrees or less.
  • the second filter 2 includes an elastic wave filter having a plurality of elastic wave resonators.
  • An IC chip including a low noise amplifier 501 (see FIG. 7) is mounted on the second main surface 92 of the mounting board 9.
  • the outer edge of the IC chip including the low-noise amplifier 501 has a rectangular shape.
  • the power amplifier 507 (see FIG. 7) is a power amplification IC chip.
  • the power amplification IC chip is, for example, a GaAs-based IC chip when the amplification transistor is an HBT (Heterojunction Bipolar Transistor). Further, the power amplification IC chip is, for example, a Si-based IC chip when the amplification transistor is a bipolar transistor or an FET (Field Effect Transistor).
  • the controller 515 (see FIG. 7) is an IC chip that has a function of controlling the power amplifier 507.
  • This IC chip is a Si-based IC chip.
  • the switch 504 (see FIG. 7) is, for example, a Si-based IC chip including a switch IC.
  • the plurality of external connection terminals are arranged on the second main surface 92 of the mounting board 9 (see FIG. 1).
  • the external connection terminal is arranged on the second main surface 92 of the mounting board 9" means that the external connection terminal is mechanically connected to the second main surface 92 of the mounting board 9, and that the external connection terminal is electrically connected to (an appropriate conductor portion of) the mounting board 9.
  • the plurality of external connection terminals include the antenna terminal 531, the signal output terminal 532, the signal input terminal 533, the plurality of control terminals 534, and the plurality of external ground terminals.
  • the plurality of external ground terminals are electrically connected to the ground layer of the mounting board 9.
  • the ground layer is a circuit ground of the high frequency module 500, and the plurality of first electronic components of the high frequency module 500 include electronic components that are electrically connected to the ground layer. Further, the plurality of second electronic components of the high frequency module 500 include electronic components electrically connected to the ground layer.
  • the first resin layer is arranged on the first main surface 91 of the mounting board 9.
  • the first resin layer contains resin (eg, epoxy resin).
  • the first resin layer may contain filler in addition to resin.
  • the first resin layer has electrical insulation properties.
  • the first resin layer covers at least a portion of each of the plurality of first electronic components arranged on the first main surface 91 of the mounting board 9.
  • the second resin layer is arranged on the second main surface 92 of the mounting board 9.
  • the second resin layer covers at least a portion of each of the plurality of second electronic components mounted on the second main surface 92 of the mounting board 9 and the side surfaces of each of the plurality of external connection terminals.
  • the second resin layer contains resin (eg, epoxy resin).
  • the second resin layer may contain a filler in addition to the resin.
  • the material of the second resin layer may be the same as the material of the first resin layer, or may be a different material.
  • the metal electrode layer covers at least a portion of the first resin layer.
  • the metal electrode layer has conductivity.
  • the metal electrode layer is a shield layer provided for the purpose of electromagnetic shielding inside and outside the high frequency module 500.
  • the metal electrode layer is in contact with at least a portion of the outer peripheral surface of the ground layer of the mounting board 9. Thereby, the potential of the metal electrode layer can be made the same as the potential of the ground layer.
  • the metal electrode layer has a multilayer structure in which a plurality of metal layers are laminated, the metal electrode layer is not limited thereto, and may be a single metal layer.
  • the metal layer includes one or more metals.
  • the metal electrode layer has a multilayer structure in which a plurality of metal layers are laminated, for example, a first metal layer (e.g., a first stainless steel layer) and a second metal layer (e.g., a Cu layer) on the first metal layer. ) and a third metal layer (eg, a second stainless steel layer) on the second metal layer.
  • the material of each of the first stainless steel layer and the second stainless steel layer is an alloy containing Fe, Ni, and Cr.
  • the metal electrode layer is, for example, a Cu layer.
  • stack structure ST1 having the first chip 10 and the second chip 20 will be described with reference to FIGS. 1, 2, 3A, 3B, and 4.
  • the filter 1 includes a first input/output terminal T1, a second input/output terminal T2 (see FIG. 6), a ground terminal T5, a first series arm resonator S01, and a first parallel arm resonator P01.
  • the first input/output terminal T1, the second input/output terminal T2, and the ground terminal T5 are connected to the first conductor part 901, the second conductor part (not shown), and the ground conductor part 905 of the mounting board 9, respectively. .
  • the first chip 10 is placed on the mounting board 9, and the second chip 20 is placed on the first chip 10.
  • the first chip 10 has a first resonator 11 that is one of a series arm resonator S01 and a parallel arm resonator P01.
  • the second chip 20 has the second resonator 12 that is the remaining of the series arm resonator S01 and the parallel arm resonator P01.
  • the first resonator 11 and the second resonator 12 face each other in the thickness direction D1 of the mounting board 9.
  • the filter 1 has a first connecting conductor part 31 and a second connecting conductor part 32.
  • the filter 1 further includes a spacer portion 130 interposed between the first chip 10 and the second chip 20 in the thickness direction D1 of the mounting board 9.
  • the spacer portion 130 has a frame shape.
  • the stack structure ST1 has a hollow space 131 surrounded by the first chip 10, the second chip 20, and the spacer section 130.
  • the material of the spacer portion 130 includes, for example, at least one of metal and solder.
  • the first chip 10 has a first resonator 11 that is one of a first series arm resonator S01 and a first parallel arm resonator P01.
  • the first resonator 11 is the first parallel arm resonator P01.
  • the first chip 10 has four parallel arm resonators P1, P2, P3, and P4, as shown in FIG. 3A.
  • the parallel arm resonator P1 constitutes a first parallel arm resonator P01.
  • the first chip 10 includes a first substrate 100 and a plurality of functional electrodes 18 forming part of each of the four parallel arm resonators P1 to P4.
  • the filter 1 is an acoustic wave filter that uses surface acoustic waves
  • each of the plurality of functional electrodes 18 is an IDT (Interdigital Transducer) electrode. Therefore, each of the four parallel arm resonators P1 to P4 is a SAW (Surface Acoustic Wave) resonator.
  • SAW Surface Acoustic Wave
  • the first substrate 100 has a first main surface 101 on the opposite side to the mounting board 9 side and a second main surface 102 on the mounting board 9 side.
  • the first substrate 100 includes a piezoelectric layer 123 (hereinafter also referred to as the first piezoelectric layer 123) and a high sonic velocity member 121 (hereinafter also referred to as the first high sonic velocity member 121). ,including.
  • the high sound velocity member 121 is a high sound velocity support substrate located on the opposite side of the functional electrode 18 with the piezoelectric layer 123 in between.
  • the sound velocity of the bulk wave propagating through the high sonic velocity member 121 is faster than the sound velocity of the elastic wave propagating through the piezoelectric layer 123.
  • the bulk wave propagating through the high sonic speed member 121 is the bulk wave having the lowest sonic speed among the plurality of bulk waves propagating through the high sonic speed member 121.
  • the first substrate 100 further includes a low sonic velocity film 122 (hereinafter also referred to as the first low sonic velocity film 122) interposed between the high sonic velocity member 121 and the piezoelectric layer 123.
  • the low sound speed film 122 is a film in which the sound speed of the bulk wave propagating through the low sound speed film 122 is lower than the sound speed of the bulk wave propagating through the piezoelectric layer 123 .
  • the material of the first piezoelectric layer 123 includes, for example, lithium tantalate or lithium niobate.
  • the material of the first high sonic velocity member 121 includes silicon, for example.
  • the material of the first high-sonic member 121 is, for example, silicon, aluminum nitride, aluminum oxide, silicon carbide, silicon nitride, sapphire, lithium tantalate, lithium niobate, crystal, alumina, zirconia, cordierite, mullite, steatite, It is sufficient that it contains at least one material selected from the group consisting of forsterite, magnesia, and diamond.
  • the material of the first low sound velocity film 122 includes, for example, silicon oxide.
  • the material of the first low sound velocity film 122 is not limited to silicon oxide.
  • the material of the first low sound velocity film 122 is, for example, silicon oxide, glass, silicon oxynitride, tantalum oxide, a compound obtained by adding fluorine, carbon, or boron to silicon oxide, or a material whose main component is each of the above materials. There may be.
  • the plurality of functional electrodes 18 are arranged on the first main surface 101 of the first substrate 100. As mentioned above, each of the plurality of functional electrodes 18 is an IDT electrode.
  • the functional electrode 18 corresponding to the first parallel arm resonator P01 among the plurality of functional electrodes 18 constitutes the first functional electrode E11 (see FIG. 1).
  • the first functional electrode E11 constitutes a part of the first resonator 11 (see FIG. 1).
  • the first chip 10 also includes a plurality of (eight in the illustrated example) reflectors 19 arranged on the first main surface 101 of the first substrate 100, as shown in FIGS. 3A and 4.
  • the plurality of reflectors 19 include two reflectors 19 arranged adjacent to the IDT electrodes for each of the plurality of IDT electrodes.
  • the two reflectors 19 reflect elastic waves whose elastic wave propagation direction is the direction in which the plurality of electrode fingers of adjacent IDT electrodes are lined up.
  • the first chip 10 includes a plurality of wiring portions W10 arranged on the first main surface 101 of the first substrate 100, as shown in FIG. 3A.
  • Each of the plurality of wiring portions W10 constitutes a part of the signal path Ru1 and at least one of the four parallel arm paths Ru11 to Ru14 shown in FIG.
  • the plurality of wiring parts W10 include the above-described first wiring part W1 (see FIGS. 1 and 3A) and second wiring part W2 (see FIGS. 1 and 3A).
  • the first chip 10 also includes a first metal part 15 disposed on the first main surface 101 of the first substrate 100, as shown in FIGS. 3A and 4.
  • the first metal portion 15 has a rectangular frame shape along the outer edge of the first substrate 100 when viewed from the thickness direction D1 of the mounting substrate 9 (see FIG. 1).
  • the first metal part 15 surrounds the plurality of functional electrodes 18, the plurality of reflectors 19, and the plurality of wiring parts W10.
  • the first chip 10 also includes a plurality of through via conductors V0 that penetrate the first substrate 100 in the thickness direction D1 of the mounting substrate 9 (see FIG. 1).
  • the plurality of through via conductors V0 include a first through via conductor V1 and a second through via conductor V2.
  • the first through via conductor V1 overlaps the first input/output terminal T1 (first terminal 41).
  • the first through via conductor V1 is connected to the first input/output terminal T1.
  • the second through via conductor V2 overlaps the ground terminal T5 (second terminal 42).
  • an electrical insulating film is interposed between the plurality of through via conductors V0 and the high sonic velocity member 121, for example.
  • the material of the electrical insulating film includes, for example, silicon oxide.
  • the first chip 10 has a plurality of external terminals arranged on the second main surface 102 of the first substrate 100.
  • the plurality of external terminals include the above-described first input/output terminal T1, second input/output terminal T2, and ground terminal T5.
  • Each of the plurality of external terminals includes a conductive bump.
  • the second chip 20 has a second resonator 12 that is the remaining of the first series arm resonator S01 and the first parallel arm resonator P01.
  • the second resonator 12 is the first series arm resonator S01.
  • the second chip 20 has four series arm resonators S1, S2, S3, and S4, as shown in FIG. 3B.
  • the series arm resonator S1 constitutes the first series arm resonator S01.
  • the second chip 20 includes a second substrate 200 and a plurality of functional electrodes 28 forming part of each of the four series arm resonators S1 to S4.
  • Each of the plurality of functional electrodes 28 is an IDT electrode. Therefore, each of the four series arm resonators S1 to S4 is a SAW resonator.
  • the second substrate 200 has a third main surface 201 on the first chip 10 side and a fourth main surface 202 on the opposite side to the first chip 10 side.
  • the second substrate 200 includes a piezoelectric layer 223 (hereinafter also referred to as a second piezoelectric layer 223) and a high sonic velocity member 221 (hereinafter also referred to as a second high sonic velocity member 221). ,including.
  • the high sound velocity member 221 is a high sound velocity support substrate located on the opposite side of the functional electrode 28 with the piezoelectric layer 223 in between.
  • the sound speed of the bulk wave propagating through the high-sonic speed member 221 is faster than the sound speed of the elastic wave propagating through the piezoelectric layer 223.
  • the bulk wave propagating through the high sonic speed member 221 is the bulk wave having the lowest sonic speed among the plurality of bulk waves propagating through the high sonic speed member 221 .
  • the second substrate 200 further includes a low sound speed film 222 (hereinafter also referred to as a second low sound speed film 222) interposed between the high sound speed member 221 and the piezoelectric layer 223.
  • the low sound speed film 222 is a film in which the sound speed of the bulk wave propagating through the low sound speed film 222 is lower than the sound speed of the bulk wave propagating through the piezoelectric layer 223 .
  • the material of the second piezoelectric layer 223 includes, for example, lithium tantalate or lithium niobate.
  • the material of the second high sonic velocity member 221 includes silicon, for example.
  • the material of the second high sonic velocity member 221 is, for example, silicon, aluminum nitride, aluminum oxide, silicon carbide, silicon nitride, sapphire, lithium tantalate, lithium niobate, crystal, alumina, zirconia, cordierite, mullite, steatite, It is sufficient that it contains at least one material selected from the group consisting of forsterite, magnesia, and diamond.
  • the material of the second low sound velocity film 222 includes, for example, silicon oxide.
  • the material of the second low sound velocity film 222 is not limited to silicon oxide.
  • the material of the second low sound velocity film 222 is, for example, silicon oxide, glass, silicon oxynitride, tantalum oxide, a compound obtained by adding fluorine, carbon, or boron to silicon oxide, or a material whose main component is each of the above materials. There may be.
  • the plurality of functional electrodes 28 are arranged on the third main surface 201 of the second substrate 200. As mentioned above, each of the plurality of functional electrodes 28 is an IDT electrode.
  • the functional electrode 28 corresponding to the first series arm resonator S01 among the plurality of functional electrodes 28 constitutes the second functional electrode E12 (see FIG. 1).
  • the second functional electrode E12 constitutes a part of the second resonator 12 (see FIG. 1).
  • the second chip 20 includes a plurality of (eight in the illustrated example) reflectors 29 arranged on the third main surface 201 of the second substrate 200, as shown in FIGS. 3B and 4.
  • the plurality of reflectors 29 include two reflectors 29 arranged adjacent to the IDT electrodes for each of the plurality of IDT electrodes.
  • the two reflectors 29 reflect elastic waves whose elastic wave propagation direction is the direction in which the plurality of electrode fingers of adjacent IDT electrodes are lined up.
  • the second chip 20 includes a plurality of wiring portions W20 arranged on the third main surface 201 of the second substrate 200, as shown in FIG. 3B.
  • Each of the plurality of wiring portions W20 constitutes a part of the signal path Ru1 and at least one of the four parallel arm paths Ru11 to Ru14 shown in FIG.
  • the plurality of wiring parts W20 include the above-described third wiring part W3 (see FIGS. 1 and 3B) and fourth wiring part W4 (see FIGS. 1 and 3B).
  • the second chip 20 includes a second metal portion 25 disposed on the third main surface 201 of the second substrate 200.
  • the second metal portion 25 has a rectangular frame shape along the outer edge of the second substrate 200 when viewed from the thickness direction D1 of the mounting substrate 9 (see FIG. 1).
  • the second metal portion 25 surrounds the plurality of functional electrodes 28, the plurality of reflectors 29, and the plurality of wiring portions W20.
  • the second metal portion 25 overlaps the first metal portion 15 of the first chip 10 in a plan view of the mounting board 9 in the thickness direction D1.
  • the first metal part 15 of the first chip 10 and the second metal part 25 of the second chip 20 are joined via the spacer part 130 (in other words, the spacer part 130 is connected to the first chip 20). 10 and the second chip 20).
  • the first resonator 11 is located closer to the second chip 20 than the first substrate 100
  • the second resonator 12 is located closer to the first chip 10.
  • the first resonator 11 in a plan view from the thickness direction D1 of the mounting board 9
  • the first resonator 11 (first parallel arm resonator P01) and the second resonator 12 (first series arm resonator S01) overlap each other.
  • a part of the first resonator 11 and a part of the second resonator 12 overlap in a plan view from the thickness direction D1 of the mounting board 9, but the present invention is not limited to this.
  • Part of the child 11 may overlap with the whole of the second resonator 12, the whole of the first resonator 11 may overlap with a part of the second resonator 12, or the whole of the first resonator 11 may overlap with the whole of the second resonator 12. may overlap the entire second resonator 12.
  • the parallel arm resonator P1 forming the first parallel arm resonator P01 and the series arm resonator forming the first series arm resonator S01 Not only does S1 overlap, but also parallel arm resonator P2 (see FIG. 3A) and series arm resonator S2 (see FIG. 3B) overlap.
  • the parallel arm resonator P3 (see FIG. 3A) and the series arm resonator S3 (see FIG. 3B) overlap in plan view from the thickness direction D1 of the mounting board 9.
  • the parallel arm resonator P4 (see FIG. 3A) and the series arm resonator S4 (see FIG. 3B) overlap in plan view from the thickness direction D1 of the mounting board 9.
  • the first metal part 15 and the second metal part 25 may be directly joined without using the spacer part 130.
  • the first filter 1 has a plurality of connection conductor parts 39 (see FIG. 3B) that connect the first chip 10 and the second chip 20.
  • Each of the plurality of connection conductor sections 39 constitutes a part of the signal path Ru1 and at least one of the four parallel arm paths Ru11 to Ru14 shown in FIG.
  • the plurality of connection conductor parts 39 include the above-described first connection conductor part 31 (see FIGS. 1 and 3B) and second connection conductor part 32 (see FIGS. 1 and 3B).
  • Each of the plurality of connection conductor parts 39 includes, for example, a conductive bump.
  • the plurality of connection conductor parts 39 are not components of the second chip 20, they are shown in FIG. 3B to make the positional relationship with the second chip 20 easier to understand.
  • the plurality of connection conductor parts 39 may be a component of the second chip 20.
  • the distance Le2 between the second through-via conductor V2 and the first through-via conductor V1 is the distance between the first wiring portion W1 and the first through-via conductor V1. It is shorter than Le1.
  • the distance Le3 between the first resonator 11 (parallel arm resonator P01) and the first through via conductor V1 is equal to the distance Le3 between the first wiring portion W1 and the first through via conductor V1. It is shorter than the distance Le1.
  • the distance H2 (see FIG. 2) between the second wiring part W2 and the ground conductor part 905 is the same as that between the first wiring part W1 and the fourth wiring part W4. It is longer than the distance H1 (see FIG. 2) between them.
  • the current loop path Ro1 is the first conductor section 901-first terminal 41-first through via conductor V1-first connection conductor section 31-third wiring section W3-second resonator 12-fourth wiring section W4-first 2-connection conductor section 32 - first wiring section W1 - first resonator 11 - second wiring section W2 - second through via conductor V2 - second terminal 42 - ground conductor section 905.
  • current loop path Ro1 includes a path from first input/output terminal T1 to series arm resonator S1 to parallel arm resonator P1 to ground (ground terminal T5).
  • the current loop path Ro1 is not limited to this example, and may be formed to include a path from the second input/output terminal T2 to the series arm resonator S4 to the parallel arm resonator P3 to the ground in the circuit diagram of FIG. .
  • the communication device 600 includes a high frequency module 500 and a signal processing circuit 601, as shown in FIG. 7 described above.
  • the plurality of electronic components constituting the signal processing circuit 601 may be mounted, for example, on the above-mentioned circuit board, or on a circuit board (first circuit board) different from the circuit board (first circuit board) on which the high frequency module 500 is mounted. (second circuit board).
  • the high frequency module 500 includes a mounting board 9 and a filter 1.
  • the mounting board 9 has a first conductor section 901, a second conductor section, and a ground conductor section 905.
  • Filter 1 is placed on mounting board 9 .
  • the filter 1 includes a first input/output terminal T1, a second input/output terminal T2, a ground terminal T5, a series arm resonator S01, and a parallel arm resonator P01.
  • the first input/output terminal T1, the second input/output terminal T2, and the ground terminal T5 are connected to the first conductor section 901, the second conductor section, and the ground conductor section 905, respectively.
  • the series arm resonator S01 is provided on the signal path Ru1 between the first input/output terminal T1 and the second input/output terminal T2, and is closest to the first input/output terminal T1.
  • the parallel arm resonator P01 is connected between the signal path Ru1 and the ground conductor section 905, and is closest to the series arm resonator S01.
  • the first chip 10 is placed on the mounting board 9, and the second chip 20 is placed on the first chip 10.
  • the first chip 10 has a first resonator 11 that is one of a series arm resonator S01 and a parallel arm resonator P01.
  • the second chip 20 has the second resonator 12 that is the remaining of the series arm resonator S01 and the parallel arm resonator P01.
  • the filter 1 has a first connecting conductor part 31 and a second connecting conductor part 32.
  • the first connecting conductor part 31 and the second connecting conductor part 32 are interposed between the first chip 10 and the second chip 20 in the thickness direction D1 of the mounting board 9.
  • the first chip 10 includes a first through-via conductor V1, a second through-via conductor V2, a first wiring section W1, and a second wiring section W2.
  • the first through via conductor V1 is interposed between the first terminal 41 and the first connection conductor portion 31.
  • the first terminal 41 is the first input/output terminal T1.
  • the second through via conductor V2 is connected to the second terminal 42 in the thickness direction D1 of the mounting board 9.
  • the second terminal 42 is a ground terminal T5.
  • the first wiring section W1 connects the second connection conductor section 32 and the first resonator 11.
  • the second wiring portion W2 connects the first resonator 11 and the second through via conductor V2.
  • the second chip 20 includes a third wiring section W3 and a fourth wiring section W4.
  • the third wiring section W3 connects the first connection conductor section 31 and the second resonator 12.
  • the fourth wiring portion W4 connects the second resonator 12 and the second connection conductor portion 32.
  • the distance Le2 between the second through-via conductor V2 and the first through-via conductor V1 is shorter than the distance Le1 between the first wiring portion W1 and the first through-via conductor V1.
  • the high frequency module 500 it is possible to suppress the deterioration of the characteristics of the filter 1. More specifically, in the high-frequency module 500 according to the first embodiment, the distance Le2 between the second through-via conductor V2 and the first through-via conductor V1 is equal to the distance Le2 between the first wiring portion W1 and the first through-via conductor V1.
  • the loop area of the current loop path Ro1 (see FIG. 2) including the first through-via conductor V1 and the second through-via conductor V2 is shorter than the distance Le1 between them, compared to the case where the distance Le2 is longer than the distance Le1. can be made smaller.
  • the high frequency module 500 according to the first embodiment can suppress the deterioration of the attenuation characteristics of the filter 1, and can suppress the deterioration of the characteristics of the filter 1.
  • the high frequency module 500 when viewed in plan from the thickness direction D1 of the mounting board 9, the directions of the high frequency signal passing through the first resonator 11 and the high frequency signal passing through the second resonator 12 are opposite.
  • the first resonator 11 is a parallel arm resonator P0
  • the high frequency signal passing through the first resonator 11 is a high frequency signal outside the pass band of the filter 1.
  • the distance Le3 between the first resonator 11 and the first through via conductor V1 is the distance Le1 between the first wiring portion W1 and the first through via conductor V1. shorter than Thereby, the high frequency module 500 according to the first embodiment can further suppress the deterioration of the characteristics of the filter 1.
  • the first chip 10 includes a plurality of parallel arm resonators P1 to P4 including the parallel arm resonator P01.
  • the second chip 20 includes a plurality of series arm resonators S1 to S4 including a series arm resonator S01.
  • the plurality of parallel arm resonators P1 to P4 and the plurality of series arm resonators S1 to S4 are in one-to-one correspondence.
  • the plurality of parallel arm resonators P1 to P4 and the plurality of series arm resonators S1 to S4 are such that the parallel arm resonators and series arm resonators corresponding to each other are Overlap.
  • the distance between the parallel arm resonators and the series arm resonators that correspond to each other is greater than when the parallel arm resonators and series arm resonators that correspond to each other resonate and do not overlap each other. It becomes possible to suppress variations in parasitic capacitance due to variations in .
  • the high frequency module 500 can suppress variations in each of the plurality of parasitic capacitances C1, C2, C3, and C4 in the circuit diagram shown in FIG.
  • the parasitic capacitance C1 is a parasitic capacitance connected in parallel to the series circuit of the series arm resonator S1 and the parallel arm resonator P1.
  • the parasitic capacitance C2 is a parasitic capacitance connected in parallel to the series circuit of the series arm resonator S2 and the parallel arm resonator P2.
  • the parasitic capacitance C3 is a parasitic capacitance connected in parallel to the series circuit of the series arm resonator S3 and the parallel arm resonator P3.
  • the parasitic capacitance C4 is a parasitic capacitance connected in parallel to the series circuit of the series arm resonator S4 and the parallel arm resonator P4.
  • the communication device 600 includes a high frequency module 500 and a signal processing circuit 601. Signal processing circuit 601 is connected to high frequency module 500.
  • the communication device 600 it is possible to suppress the deterioration of the characteristics of the filter 1.
  • the circuit configuration of the high frequency module 500 according to the first modification is the same as the circuit configuration of the high frequency module 500 according to the first embodiment shown in FIG. Further, the circuit configuration of the filter 1 is the same as the circuit configuration of the filter 1 shown in FIG.
  • the high-frequency module 500 according to the first modification is such that the first resonator 11 is further away from the first through-via conductor V1 than the second resonator 12 in a plan view from the thickness direction D1 of the mounting board 9. , is different from the high frequency module 500 according to the first embodiment.
  • the distance Le2 between the second through via conductor V2 and the first through via conductor V1 is the same as the distance Le2 between the first wiring portion W1 and the first through conductor V1. Since the relationship is shorter than the distance Le1 with the through-via conductor V1, it is possible to suppress the deterioration of the characteristics of the filter 1.
  • the circuit configuration of the high frequency module 500 according to the second modification is the same as the circuit configuration of the high frequency module 500 according to the first embodiment shown in FIG. Further, the circuit configuration of the filter 1 is the same as the circuit configuration of the filter 1 shown in FIG.
  • the high frequency module 500 according to the second modification includes a series arm resonator S01 that is the series arm resonator S4 closest to the second input/output terminal T2 in the signal path Ru1, and a parallel arm resonator P01.
  • the high frequency module 500 according to the first embodiment is configured with a parallel arm resonator P3.
  • the high frequency module 500 according to the second modification differs from the high frequency module 500 according to the first embodiment in that the first terminal 41 is the second input/output terminal T2, and the second terminal 42 is the ground terminal T6.
  • the mounting board 9 has a ground conductor portion 906 to which the ground terminal T6 is connected.
  • the distance Le2 between the second through via conductor V2 and the first through via conductor V1 is the same as the distance Le2 between the first wiring portion W1 and the first through conductor V1. Since the relationship is shorter than the distance Le1 with the through-via conductor V1, it is possible to suppress the deterioration of the characteristics of the filter 1.
  • the circuit configuration of the high frequency module 500 according to the third modification is the same as the circuit configuration of the high frequency module 500 according to the first embodiment shown in FIG. Further, the circuit configuration of the filter 1 is the same as the circuit configuration of the filter 1 shown in FIG.
  • the second chip 20 has four parallel arm resonators P1 to P4 (see FIG. 6), and the first chip 10 has four series arm resonators S1 to S4. This is different from the high frequency module 500 according to the first embodiment.
  • the first series arm resonator S01 (series arm resonator S1) constitutes the first resonator 11
  • the first parallel arm resonator P01 parallel arm resonator P1
  • the high frequency module 500 according to the third modification is the high frequency module according to the first embodiment in that the ground terminal T5 constitutes the first terminal 41 and the first input/output terminal T1 constitutes the second terminal 42. It is different from 500.
  • the second chip 20 has a plurality of parallel arm resonators P1 to P4 including a parallel arm resonator P01.
  • the first chip 10 has a plurality of series arm resonators S1 to S4 including a series arm resonator S01.
  • the plurality of parallel arm resonators P1 to P4 and the plurality of series arm resonators S1 to S4 are in one-to-one correspondence.
  • the plurality of parallel arm resonators P1 to P4 and the plurality of series arm resonators S1 to S4 are such that the parallel arm resonators and series arm resonators corresponding to each other are Overlap.
  • the distance Le2 between the second through via conductor V2 and the first through via conductor V1 is the same as the distance Le2 between the first wiring part W1 and the first through conductor V1. Since the relationship is shorter than the distance Le1 with the through-via conductor V1, it is possible to suppress the deterioration of the characteristics of the filter 1.
  • the circuit configuration of the high frequency module 500 according to the fourth modification is the same as the circuit configuration of the high frequency module 500 according to the first embodiment shown in FIG. Further, the circuit configuration of the filter 1 is the same as the circuit configuration of the filter 1 shown in FIG.
  • the series arm resonator S01 is configured with the series arm resonator S4 (see FIG. 5) closest to the second input/output terminal T2 in the signal path Ru1,
  • the parallel arm resonator P01 is configured with the parallel arm resonator P3.
  • the high frequency module 500 according to the fourth modification differs from the high frequency module 500 according to the third modification in that the second terminal 42 is the second input/output terminal T2, and the first terminal 41 is the ground terminal T6.
  • the mounting board 9 has a second conductor portion 902 to which the second input/output terminal T2 is connected, and a ground conductor portion 906 to which the ground terminal T6 is connected.
  • the distance Le2 between the second through via conductor V2 and the first through via conductor V1 is the same as the distance Le2 between the first wiring portion W1 and the first through conductor V1. Since the relationship is shorter than the distance Le1 with the through-via conductor V1, it is possible to suppress the deterioration of the characteristics of the filter 1.
  • the first filter 1 includes three series arm resonators S1, S2, and S3 and two longitudinally coupled resonators DMS1 and DMS2, as shown in FIG.
  • the high frequency module 500 is different from the high frequency module 500 according to the first embodiment in that it includes two parallel arm resonators P1 and P2.
  • the series arm resonator S1 constitutes the series arm resonator S01
  • the parallel arm resonator P1 constitutes the parallel arm resonator P01.
  • a parallel circuit of two longitudinally coupled resonators DMS1 and DMS2 is connected between the series arm resonator S2 and the series arm resonator S3.
  • a parallel circuit of three series arm resonators S1 to S3 and two longitudinally coupled resonators DMS1 and DMS2 is provided on a signal path Ru1 between the first input/output terminal T1 and the second input/output terminal T2.
  • the first chip 10 has three series arm resonators S1 to S3 and a longitudinally coupled resonator DMS1, and the second chip 20 has two parallel arm resonators. It has P1, P2 and a longitudinally coupled resonator DMS2.
  • the longitudinally coupled resonator DMS1 includes two reflectors 19 and five functional electrodes 18 arranged between the two reflectors 19. Each of the five functional electrodes 18 in the longitudinally coupled resonator DMS1 is an IDT electrode.
  • the longitudinally coupled resonator DMS2 includes two reflectors 29 and five functional electrodes 28 arranged between the two reflectors 29. Each of the five functional electrodes 28 in the longitudinally coupled resonator DMS2 is an IDT electrode.
  • the distance Le2 between the second through via conductor V2 and the first through via conductor V1 is the same as that between the first wiring portion W1 and the first through via conductor V1. Since the relationship is shorter than the distance Le1 between them, it is possible to suppress the deterioration of the characteristics of the filter 1.
  • the first substrate 100 in the first chip 10 includes, for example, a first support substrate, a first support substrate and a first low-speed member instead of the first high-sonic member 121.
  • a configuration including a first high-sonic membrane interposed between the sonic membrane 122 and the sonic membrane 122 may also be used.
  • the first high-sonic film is a film in which the sound speed of the bulk wave propagating through the first high-sonic film is higher than the sound speed of the elastic wave propagating through the first piezoelectric layer 123 .
  • the second substrate 200 in the second chip 20 includes, for example, a second support substrate instead of the second high-sonic velocity member 221 and a second low-sonic velocity film 222 interposed between the second support substrate and the second low-sonic velocity film 222.
  • the structure may include a high sonic velocity membrane.
  • the second high-sonic film is a film in which the sound speed of the bulk wave propagating through the second high-sonic film is higher than the sound speed of the elastic wave propagating through the second piezoelectric layer 223 .
  • each of the first high-sonic film and the second high-sonic film is, for example, silicon nitride, but is not limited to silicon nitride, and includes diamond-like carbon, aluminum nitride, silicon carbide, silicon oxynitride, silicon, sapphire, It may be at least one material selected from the group consisting of lithium tantalate, lithium niobate, quartz, zirconia, cordierite, mullite, steatite, forsterite, magnesia, and diamond.
  • the first substrate 100 may include, for example, a first adhesive layer interposed between the first low sound velocity film 122 and the first piezoelectric layer 123.
  • the first adhesive layer is made of resin (epoxy resin, polyimide resin), for example.
  • the first substrate 100 also includes a first dielectric film between the first low sound speed film 122 and the first piezoelectric layer 123, on the first piezoelectric layer 123, or under the first low sound speed film 122. may be provided.
  • the second substrate 200 may include, for example, a second adhesion layer interposed between the second low sound velocity film 222 and the second piezoelectric layer 223.
  • the second adhesive layer is made of resin (epoxy resin, polyimide resin), for example.
  • the second substrate 200 also includes a second dielectric film between the second low sonic film 222 and the second piezoelectric layer 223, on the second piezoelectric layer 223, or under the second low sonic film 222.
  • the first chip 10 may further include a first protective film provided on the first piezoelectric layer 123 and covering the plurality of functional electrodes 18 and the plurality of reflectors 19.
  • the material of the first protective film is, for example, silicon oxide.
  • the second chip 20 may further include a second protective film provided on the second piezoelectric layer 223 and covering the plurality of functional electrodes 28 and the plurality of reflectors 29.
  • the material of the second protective film is, for example, silicon oxide.
  • the first substrate 100 constitutes the first piezoelectric substrate, and the first piezoelectric substrate includes the first high sound velocity member 121, the first low sound velocity film 122, and the first piezoelectric material.
  • the substrate is not limited to a laminated substrate including the layer 123, and may be, for example, a first piezoelectric substrate.
  • the first piezoelectric substrate is, for example, a lithium tantalate substrate or a lithium niobate substrate.
  • the second substrate 200 constitutes a second piezoelectric substrate
  • the second piezoelectric substrate includes a second high sound velocity member 221, a second low sound velocity film 222, and a second piezoelectric material.
  • the present invention is not limited to a laminated substrate including the layer 223, and may be, for example, a second piezoelectric substrate.
  • the second piezoelectric substrate is, for example, a lithium tantalate substrate or a lithium niobate substrate.
  • FIGS. 14 to 17 A high frequency module 500A according to the second embodiment will be described with reference to FIGS. 14 to 17.
  • the same components as those of the high frequency module 500 according to the first embodiment are designated by the same reference numerals, and the description thereof will be omitted.
  • the mounting board 9 includes a first conductor section 901, a second conductor section (not shown), a ground conductor section 905 (hereinafter also referred to as the first ground conductor section 905), and a third conductor section. 903 (see FIG. 15), and a ground conductor section 907 (see FIG. 15) that is different from the first ground conductor section 905.
  • the mounting board 9 in FIG. 14 and the mounting board 9 in FIG. 15 are one mounting board 9.
  • the configuration of the first filter 1 is the same as the first filter 1 in the high frequency module 500 according to the first embodiment.
  • the second filter 2 has a plurality of elastic wave resonators.
  • the plurality of elastic wave resonators include seven series arm resonators S11, S12, S131, S132, S133, S14, and S15, and four parallel arm resonators P11, P12, P13, P14.
  • the seven series arm resonators S11, S12, S131, S132, S133, S14, and S15 are connected to a second signal path Ru2 (hereinafter referred to as a series arm path Ru2) between the third input/output terminal T3 and the first input/output terminal T1.
  • the parallel arm resonator P11 is provided on a path Ru21 (parallel arm path Ru21) between the path between the series arm resonator S11 and the series arm resonator S12 in the series arm path Ru2 and the ground.
  • the parallel arm resonator P12 is connected to a route Ru22 (parallel arm route Ru22) between the series arm resonator S12 and the parallel circuit of the two series arm resonators S131 and S132 in the series arm route Ru2, and the ground. It is set in.
  • the parallel arm resonator P13 is provided on a path Ru23 (parallel arm path Ru23) between the ground and the path between the series arm resonator S133 and the series arm resonator S14 in the series arm path Ru2.
  • the parallel arm resonator P14 is provided on a route Ru24 (parallel arm route Ru24) between the ground and the route between the series arm resonator S14 and the series arm resonator S15 in the series arm route Ru2.
  • a route Ru24 parallel arm route Ru24
  • each of the three series arm resonators S11, S12, and S15 among the seven series arm resonators S11, S12, S131, S132, S133, S14, and S15 has a plurality of (for example, two) series arm resonators S11, S12, and S15. Although it is composed of split resonators, it is not limited thereto. Further, in the second filter 2, a series arm resonator S131 and a series arm resonator S132 are connected in parallel. Note that each of the plurality of paths indicated by arrows in FIG. 17 is a part of a current loop path formed similarly to the current loop path Ro1 described in the first embodiment.
  • the second filter 2 includes a third input/output terminal T3, a ground terminal T7, a series arm resonator S03, and a parallel arm resonator P03.
  • the third input/output terminal T3 is connected to the third conductor section 903.
  • the ground terminal T7 is connected to the ground conductor portion 907, unlike the first ground terminal T5, which is the ground terminal T5.
  • the series arm resonator S03 is provided in a second signal path Ru2 between the first input/output terminal T1 and the third input/output terminal T3, which is different from the first signal path Ru1, which is the signal path Ru1.
  • Series arm resonator S03 is closest to third input/output terminal T3.
  • the parallel arm resonator P03 is connected to the second signal path Ru2 and the ground conductor section 907, and is closest to the series arm resonator S03.
  • the third chip 30 is placed on the mounting board 9, and the fourth chip 40 is placed on the third chip 30.
  • the third chip 30 has a third resonator 13 that is one of a series arm resonator S03 and a parallel arm resonator P03.
  • the fourth chip 40 has a fourth resonator 14 that is the remainder of the series arm resonator S03 and the parallel arm resonator P03.
  • the series arm resonator S03 and the parallel arm resonator P03 face each other in the thickness direction D1 of the mounting board 9.
  • the second filter 2 has a third connecting conductor part 33 and a fourth connecting conductor part 34.
  • the third connecting conductor part 33 and the fourth connecting conductor part 34 are interposed between the third chip 30 and the fourth chip 40 in the thickness direction D1 of the mounting board 9.
  • the third chip 30 includes a third through-via conductor V3, a fourth through-via conductor V4, a fifth wiring section W5, and a sixth wiring section W6.
  • the third through via conductor V3 is located between the third terminal 43, which is one of the third input/output terminal T3 and the second ground terminal T6, and the third connecting conductor portion 33 in the thickness direction D1 of the mounting board 9. is intervening.
  • the third through via conductor V3 and the third terminal 43 only need to be electrically connected to each other in the third chip 30, and the third through via conductor V3 and the third terminal 43 need only be electrically connected to each other in the third chip 30. It is not essential that they overlap.
  • the fourth through via conductor V4 overlaps the fourth terminal 44, which is the remaining third input/output terminal T3 and second ground terminal T6, in the thickness direction D1 of the mounting board 9. It is sufficient that the fourth through via conductor V4 is electrically connected to the fourth terminal 44 in the third chip 30, and the fourth through via conductor V4 and the fourth terminal 44 are connected in the thickness direction D1 of the mounting board 9. It is not essential that they overlap.
  • the fifth wiring portion W5 connects the fourth connecting conductor portion 34 and the third resonator 13.
  • the sixth wiring portion W6 connects the third resonator 13 and the fourth through via conductor V4.
  • the fourth chip 40 includes a seventh wiring section W7 and an eighth wiring section W8.
  • the seventh wiring portion W7 connects the third connection conductor portion 33 and the fourth resonator 14.
  • the eighth wiring portion W8 connects the fourth resonator 14 and the fourth connection conductor portion 34.
  • the distance Le5 between the fourth through-via conductor V4 and the third through-via conductor V3 is shorter than the distance Le4 between the fifth wiring portion W5 and the third through-via conductor V3.
  • the third chip 30 includes a third substrate 300 and a third functional electrode E13.
  • the third board 300 has a fifth main surface 301 on the opposite side to the mounting board 9 side and a sixth main surface 302 on the mounting board 9 side.
  • the third substrate 300 is a third piezoelectric substrate, and is a laminated substrate similar to the first piezoelectric substrate constituting the first substrate 100, but is not limited to this, and is a piezoelectric substrate similar to the first piezoelectric substrate. It may be.
  • the third functional electrode E13 is a functional electrode of the parallel arm resonator P03 (parallel arm resonator P11) among the plurality of functional electrodes (IDT electrodes) provided on the fifth principal surface 301 of the third substrate 300.
  • the third functional electrode E13 constitutes a part of the third resonator 13.
  • the fifth wiring portion W5 and the sixth wiring portion W6 are arranged on the fifth main surface 301 of the third substrate 300.
  • the fourth chip 40 includes a fourth substrate 400 and a fourth functional electrode E14.
  • the fourth substrate 400 has a seventh main surface 401 on the third chip 30 side and an eighth main surface 402 on the opposite side to the third chip 30 side.
  • the fourth substrate 400 is a fourth piezoelectric substrate, and is a laminated substrate similar to the second piezoelectric substrate constituting the second substrate 200, but is not limited to this, and is a piezoelectric substrate similar to the second piezoelectric substrate. It may be.
  • the fourth functional electrode E14 is the functional electrode of the series arm resonator S03 (series arm resonator S11) among the plurality of functional electrodes (IDT electrodes) provided on the seventh main surface 401 of the fourth substrate 400. It is.
  • the fourth functional electrode E14 constitutes a part of the fourth resonator 14.
  • the seventh wiring portion W7 and the eighth wiring portion W8 are arranged on the seventh main surface 401 of the fourth substrate 400.
  • the distance Le5 between the fourth through-via conductor V4 and the third through-via conductor V3 is smaller than the distance Le6 between the third resonator 13 and the third through-via conductor V3. It's also short. Thereby, according to the high frequency module 500A according to the second embodiment, it is possible to suppress the deterioration of the characteristics of the second filter 2.
  • the high frequency module 500A according to the second embodiment it is possible to suppress a decrease in the filter characteristics of each of the first filter 1 and the second filter 2. More specifically, in the high frequency module 500A according to the second embodiment, it is possible to suppress deterioration of the attenuation characteristics on the low frequency side and the high frequency side of the pass band (corresponding to the reception band of Band 25) of the first filter, and the second filter 2 It is possible to suppress the deterioration of the attenuation characteristics on the low frequency side and the high frequency side of the pass band (corresponding to the transmission band of Band 25).
  • the first substrate 100 and the third substrate 300 are common, and as shown in FIG. 18B, the second substrate 200 and the fourth substrate 400 are common. It is. In modification 1, it is possible to downsize the high frequency module 500A.
  • a plurality of functional electrodes 38 are provided on the fifth main surface 301 (see FIG. 15) of the third substrate 300, and one functional electrode 38 among the plurality of functional electrodes 38 is the third functional electrode 38 described above. It constitutes E13.
  • a plurality of functional electrodes 48 are provided on the seventh main surface 401 (see FIG.
  • the portion corresponding to the first chip 10 including the first substrate 100 is The first filter 1 has four series arm resonators S1 to S4, and a portion corresponding to the second chip 20 including the second substrate 200 has four parallel arm resonators P1 to P4.
  • the portion corresponding to the third chip 30 including the third substrate 300 is the four series arm resonators S11, S12, S14, S15 and one parallel arm of the second filter 2.
  • the part corresponding to the fourth chip 40 having the resonator P12 and including the fourth substrate 400 has two series arm resonators S131, S132 and three parallel arm resonators P11, P13, P14 of the second filter 2. have.
  • the portion corresponding to the first chip 10 including the first substrate 100 has four parallel arm resonators P1 to P4 of the first filter 1.
  • Modification 1 of the high frequency module 500A in that the portion corresponding to the second chip 20 including the second substrate 200 has four series arm resonators S1 to S4 of the first filter 1. .
  • the first filter 1 includes three series arm resonators S1, S2, S3 and two This is different from the first modification of the high frequency module 500A of the second embodiment in that it includes two longitudinally coupled resonators DMS1 and DMS2 and two parallel arm resonators P1 and P2. Further, in the third modification of the high frequency module 500A, the portion corresponding to the first chip 10 including the first substrate 100 includes three series arm resonators S1 to S3 of the first filter 1 and one longitudinally coupled resonator DMS1.
  • the part corresponding to the second chip 20 including the second substrate 200 has two parallel arm resonators P1 and P2 of the first filter 1 and one longitudinally coupled resonator DMS2. Furthermore, in the third modification of the high frequency module 500A, the portion corresponding to the third chip 30 including the third substrate 300 includes two series arm resonators S131, 132 and three parallel arm resonators P11 of the second filter 2; A portion having P13 and P14 and corresponding to the fourth chip 40 including the fourth substrate 400 includes four series arm resonators S11, S12, S14, S15 and one parallel arm resonator P12 of the second filter 2. have.
  • the high frequency module 500 according to the third embodiment will be described below with reference to FIGS. 1, 22A, and 22B.
  • the same components as those of the high frequency module 500 according to the first embodiment are denoted by the same reference numerals, and the description thereof will be omitted.
  • the first chip 10 includes a first metal portion 15 disposed on the first main surface 101 of the first substrate 100 and a plane in the thickness direction D1 of the mounting substrate 9. It further includes a plurality of through via conductors V0 that overlap the first metal portion 15 in view.
  • the first metal portion 15 has a shape (here, a rectangular frame shape) along the outer edge of the first substrate 100 when viewed from the thickness direction D1 of the mounting substrate 9 (see FIG. 1).
  • the plurality of through via conductors V0 overlapping the first metal part 15 penetrate the first substrate 100.
  • the second through via conductor V2 is connected to the ground terminal T5 and the first metal portion 15 connected to the ground.
  • the high frequency module 500 of the third embodiment since the first chip 10 includes the plurality of through via conductors V0 connected to the first metal part 15 connected to the ground, fluctuations in the potential of the ground terminal T5 can be suppressed. It can be suppressed. As a result, according to the high frequency module 500 according to the third embodiment, unnecessary connections between the current loop path Ro1 (see FIG. 2) including the first through-via conductor V1 and the second through-via conductor V2 and other current loop paths are eliminated. Inductive coupling can be suppressed, and deterioration of the attenuation characteristics of the filter 1 can be suppressed.
  • the first chip 10 includes a plurality of through via conductors V0 overlapping the first metal part 15, and the second through via conductor V2 is connected to the ground terminal T5 and the first metal part 15 connected to the ground.
  • the configuration is not limited to Embodiment 3, and for example, the configuration of FIG. 18A, FIG. 19A, or FIG. 21A may be adopted.
  • Embodiments 1 to 3 described above are only one of various embodiments of the present invention.
  • the above embodiments 1, 2, etc. can be modified in various ways depending on the design, etc., as long as the object of the present invention can be achieved, and different components of different embodiments may be combined as appropriate.
  • the first filter 1 may have a configuration that combines the first embodiment and the fourth modification of the first embodiment.
  • the second chip 20 further includes a second series arm resonator (series arm resonator S4) in addition to the first series arm resonator S01, which is the series arm resonator S01 (series arm resonator S1). include.
  • the first chip 10 includes a second parallel arm resonator (parallel arm resonator P3) in addition to the first parallel arm resonator P01, which is the parallel arm resonator P01 (parallel arm resonator P1). further including.
  • the second parallel arm resonator is connected to the second series arm resonator and the second ground conductor section 906. Furthermore, in this configuration, the second series arm resonator and the second parallel arm resonator do not overlap each other when viewed from above in the thickness direction D1 of the mounting board 9. Further, in a modified example of the configuration that combines Embodiment 1 and Modified Example 4 of Embodiment 1, the first chip 10 is a first series arm resonator S01 (series arm resonator S1).
  • first parallel arm resonator P01 which further includes a second series arm resonator (series arm resonator S4)
  • second chip 20 is a parallel arm resonator P01 (parallel arm resonator P1)
  • P01 parallel arm resonator P1
  • P3 parallel arm resonator
  • the first filter 1 has a pass band corresponding to the first communication band of the TDD method
  • the second filter 2 has a pass band corresponding to the second communication band of the TDD method.
  • the first communication band and the second communication band may be capable of asynchronous communication.
  • the first communication band is Band 39 of the 3GPP LTE standard
  • the second communication band is Band 41 of the 3GPP LTE standard.
  • each of the first filter 1 and the second filter 2 is not limited to being a surface acoustic wave filter, but may be a bulk acoustic wave filter.
  • each of the plurality of elastic wave resonators is a BAW resonator.
  • the BAW resonator is an FBAR (Film Bulk Acoustic Resonator) or an SMR (Solidly Mounted Resonator).
  • each of the first substrate 100 and the second substrate 200 includes, for example, a silicon substrate or a spinel substrate.
  • the second filter 2 includes, for example, a silicon substrate or a spinel substrate as each of the third substrate 300 and the fourth substrate 400.
  • the high frequency modules 500 and 500A have a configuration in which the plurality of second electronic components are mounted on the first main surface 91 of the mounting board 9 instead of the second main surface 92, and do not have a second resin layer. There may be.
  • the series arm resonator S01 closest to the first input/output terminal T1 or the second input/output terminal T2 is one of the series arm resonators included in the first filter 1. It is a series arm resonator.
  • the parallel arm resonator P01 closest to the series arm resonator S01 is the one parallel arm resonator included in the first filter 1.
  • the third series arm resonator S03 closest to the first input/output terminal T1 or the third input/output terminal T3 is included in the second filter 2. It is one series arm resonator.
  • the third series arm resonator S03 is the third parallel arm resonator P03, which is one parallel arm resonator included in the second filter 2. be.
  • each of the first filter 1 and the second filter 2 is not limited to a ladder type filter, and may be a T-type filter, for example.
  • each of the first filter 1 and the second filter 2 may be an elastic wave filter that uses boundary acoustic waves, plate waves, etc., for example.
  • the circuit configuration of the high frequency modules 500 and 500A is not limited to the example shown in FIG. 7 described above.
  • the high frequency modules 500 and 500A may have a high frequency front end circuit that can support carrier aggregation and dual connectivity, for example.
  • the high frequency modules 500 and 500A may include, for example, a high frequency front end circuit that supports MIMO (Multi Input Multi Output).
  • MIMO Multi Input Multi Output
  • the high frequency module (500; 500A) includes a mounting board (9) and a filter (1).
  • the mounting board (9) has a first conductor part (901), a second conductor part (902), and a ground conductor part (905).
  • the filter (1) is arranged on a mounting board (9).
  • the filter (1) includes a first input/output terminal (T1), a second input/output terminal (T2), a ground terminal (T5), a series arm resonator (S01), and a parallel arm resonator (P01). include.
  • the first input/output terminal (T1), the second input/output terminal (T2), and the ground terminal (T5) are connected to the first conductor part (901), the second conductor part (902), and the ground conductor part (905), respectively. It is connected.
  • the series arm resonator (S01) is provided in the signal path (Ru1) between the first input/output terminal (T1) and the second input/output terminal (T2). 2 closest to the input/output terminal (T2).
  • the parallel arm resonator (P01) is connected between the signal path (Ru1) and the ground conductor (905), and is closest to the series arm resonator (S01).
  • the first chip (10) is placed on the mounting board (9), and the second chip (20) is placed on the first chip (10).
  • the first chip (10) has a first resonator (11) that is one of a series arm resonator (S01) and a parallel arm resonator (P01).
  • the second chip (20) has a second resonator (12) that is the remaining of the series arm resonator (S01) and the parallel arm resonator (P01).
  • the first resonator (11) and the second resonator (12) face each other in the thickness direction (D1) of the mounting board (9).
  • the filter (1) has a first connecting conductor part (31) and a second connecting conductor part (32).
  • the first connecting conductor part (31) and the second connecting conductor part (32) are interposed between the first chip (10) and the second chip (20) in the thickness direction (D1) of the mounting board (9). are doing.
  • the first chip (10) includes a first through-via conductor (V1), a second through-via conductor (V2), a first wiring section (W1), and a second wiring section (W2).
  • the first through via conductor (V1) is interposed between the first terminal (41) and the first connection conductor portion (31).
  • the first terminal (41) is one of the input/output terminal closest to the series arm resonator (S01) among the first input/output terminal (T1) and the second input/output terminal (T2) and the ground terminal (T5). be.
  • the second through via conductor (V2) is connected to the second terminal (42).
  • the second terminal (42) is the input/output terminal closest to the series arm resonator (S01) among the first input/output terminal (T1) and the second input/output terminal (T2), and the ground terminal (T5). That's the rest.
  • the first wiring section (W1) connects the second connection conductor section (32) and the first resonator (11).
  • the second wiring portion (W2) connects the first resonator (11) and the second through via conductor (V2).
  • the second chip (20) has a third wiring part (W3) and a fourth wiring part (W4).
  • the third wiring section (W3) connects the first connection conductor section (31) and the second resonator (12).
  • the fourth wiring section (W4) connects the second resonator (12) and the second connection conductor section (32).
  • the distance (Le2) between the second through-via conductor (V2) and the first through-via conductor (V1) is the distance (Le1) between the first wiring portion (W1) and the first through-via conductor (V1). ) is shorter than
  • the high frequency module (500; 500A) according to the first aspect, it is possible to suppress deterioration of the characteristics of the filter (1).
  • the first chip (10) includes a first substrate (100) and a first functional electrode (E11).
  • the first substrate (100) has a first main surface (101) on the side opposite to the mounting board (9) and a second main surface (102) on the mounting board (9) side.
  • the first functional electrode (E11) is provided on the first main surface (101) of the first substrate (100).
  • the first functional electrode (E11) constitutes a part of the first resonator (11).
  • the first through via conductor (V1) passes through the first substrate (100).
  • the first input/output terminal (T1), the second input/output terminal (T2), and the ground terminal (T5) are arranged on the second main surface (102) side of the first substrate (100).
  • the first wiring part (W1) and the second wiring part (W2) are arranged on the first main surface (101) of the first substrate (100).
  • the second chip (20) includes a second substrate (200) and a second functional electrode (E12).
  • the second substrate (200) has a third main surface (201) on the first chip (10) side and a fourth main surface (202) on the opposite side to the first chip (10).
  • the second functional electrode (E12) is provided on the third main surface (201) of the second substrate (200).
  • the second functional electrode (E12) constitutes a part of the second resonator (12).
  • the second through via conductor (V2) passes through the second substrate (200).
  • the third wiring part (W3) and the fourth wiring part (W4) are arranged on the third main surface (201) of the second substrate (200).
  • the distance (Le3) between the first resonator (11) and the first through via conductor (V1) is It is shorter than the distance (Le1) between the portion (W1) and the first through-via conductor (V1).
  • the high frequency module (500; 500A) according to the third aspect, it is possible to further suppress the deterioration of the characteristics of the filter (1).
  • the mounting board (9) is separated from the first ground conductor part (905) which is the ground conductor part (905). It further includes a second ground conductor portion (906).
  • One of the second chip (20) and the first chip (10) is a second series arm resonator (series arm resonator), apart from a first series arm resonator (S01) which is a series arm resonator (S01). It further includes a resonator S4).
  • the second series arm resonator (series arm resonator S4) is provided in the signal path (Ru1).
  • the remainder of the second chip (20) and the first chip (10) is a second parallel arm resonator (parallel arm resonator) apart from the first parallel arm resonator (P01) which is a parallel arm resonator (P01). It further includes a resonator P3).
  • the second parallel arm resonator (parallel arm resonator P3) is connected to the second series arm resonator (series arm resonator S4) and the second ground conductor (906).
  • the second series arm resonator (series arm resonator S4) and the second parallel arm resonator (parallel arm resonator P3) do not overlap with each other. .
  • one of the second chip (20) and the first chip (10) includes a series arm resonator (S01).
  • a plurality of series arm resonators (S1 to S4) are included.
  • the remainder of the second chip (20) and the first chip (10) includes a plurality of parallel arm resonators (P1 to P4) including a parallel arm resonator (P01).
  • the plurality of parallel arm resonators (P1 to P4) and the plurality of series arm resonators (S1 to S4) are in one-to-one correspondence.
  • the plurality of parallel arm resonators (P1 to P4) and the plurality of series arm resonators (S1 to S4) have mutually corresponding parallel arm resonances.
  • the child and series arm resonators overlap each other.
  • the high frequency module (500; 500A) it is possible to suppress variations in parasitic capacitance due to variations in distance between parallel arm resonators and series arm resonators that correspond to each other.
  • At least one of the plurality of series arm resonators (S1 to S4) is a longitudinally coupled resonator.
  • capacitive coupling can be suppressed, and deterioration of the characteristics of the filter (1) can be suppressed.
  • the high frequency module (500A) according to the seventh aspect further includes a second filter (2) different from the first filter (1), which is the filter (1), in any one of the second to sixth aspects. Be prepared.
  • the second filter (2) is placed on the mounting board (9).
  • the mounting board (9) includes a third conductor part (903) and a third ground conductor part (ground conductor part 907) which is different from the first ground conductor part (905) which is a ground conductor part (905). Furthermore, it has The second filter (2) has a third input/output terminal (T3), a third ground terminal (ground terminal T7), a third series arm resonator (S03), and a third parallel arm resonator (P03). ,including.
  • the third input/output terminal (T3) is connected to the third conductor section (903).
  • the third ground terminal (ground terminal T7) is different from the first ground terminal (T5), which is the ground terminal (T5), and is connected to the third ground conductor section (ground conductor section 907).
  • the third series arm resonator (S03) is connected between the first input/output terminal (T1) and the third input/output terminal (T3), which is different from the first signal path (Ru1) which is the signal path (Ru1).
  • the second signal path (Ru2) is provided in the second signal path (Ru2).
  • the third series arm resonator (S03) is closest to the first input/output terminal (T1) or the third input/output terminal (T3).
  • the third parallel arm resonator (P03) is connected to the second signal path (Ru2) and the third ground conductor section (ground conductor section 907), and is closest to the third series arm resonator (S03).
  • the third chip (30) is placed on the mounting board (9), and the fourth chip (40) is placed on the third chip (30).
  • the third chip (30) has a third resonator (13) that is one of a third series arm resonator (S03) and a third parallel arm resonator (P03).
  • the fourth chip (40) has a fourth resonator (14) that is the remainder of the third series arm resonator (S03) and the third parallel arm resonator (P03).
  • the third resonator (the third series arm resonator S03 or the third parallel arm resonator P03) and the fourth resonator (the third parallel arm resonator P03) are arranged in the thickness direction (D1) of the mounting board (9).
  • the second filter (2) has a third connecting conductor part (33) and a fourth connecting conductor part (34).
  • the third connecting conductor part (33) and the fourth connecting conductor part (34) are interposed between the third chip (30) and the fourth chip (40) in the thickness direction (D1) of the mounting board (9). are doing.
  • the third chip (30) includes a third through-via conductor (V3), a fourth through-via conductor (V4), a fifth wiring section (W5), and a sixth wiring section (W6).
  • the third through via conductor (V3) is between the third terminal (43), which is one of the third input/output terminal (T3) and the second ground terminal (T6), and the third connection conductor portion (33). is intervening.
  • the fourth through via conductor (V4) is connected to the fourth terminal (44), which is the remaining of the third input/output terminal (T3) and the second ground terminal (T6).
  • the fifth wiring section (W5) connects the fourth connection conductor section (34) and the third resonator (13).
  • the sixth wiring portion (W6) connects the third resonator (13) and the fourth through via conductor (V4).
  • the fourth chip (40) has a seventh wiring part (W7) and an eighth wiring part (W8).
  • the seventh wiring section (W7) connects the third connection conductor section (33) and the fourth resonator (14).
  • the eighth wiring section (W8) connects the fourth resonator (14) and the fourth connection conductor section (34).
  • the distance (Le5) between the fourth through-via conductor (V4) and the third through-via conductor (V3) is the distance (Le4) between the fifth wiring part (W5) and the third through-via conductor (V3). ) is shorter than
  • the high frequency module (500A) according to the seventh aspect, it is possible to suppress the deterioration of the characteristics of the second filter (2).
  • the third chip (30) includes a third substrate (300) and a third functional electrode (E13).
  • the third board (300) has a fifth main surface (301) on the opposite side to the mounting board (9) side and a sixth main surface (302) on the mounting board (9) side.
  • the third functional electrode (E13) is provided on the fifth main surface (301) of the third substrate (300), and constitutes a part of the third resonator (13).
  • the third through via conductor (V3) passes through the third substrate (300).
  • the fifth wiring part (W5) and the sixth wiring part (W6) are arranged on the fifth main surface (301) of the third substrate (300).
  • the fourth chip (40) includes a fourth substrate (400) and a fourth functional electrode (E14).
  • the fourth substrate (400) has a seventh main surface (401) on the third chip (30) side and an eighth main surface (402) on the opposite side to the third chip (30) side.
  • the fourth functional electrode (E14) is provided on the seventh main surface (401) of the fourth substrate (400), and constitutes a part of the fourth resonator (14).
  • the fourth through via conductor (V4) penetrates the fourth substrate (400).
  • the seventh wiring part (W7) and the eighth wiring part (W8) are arranged on the seventh main surface (401) of the fourth substrate (400).
  • the distance (Le5) between the fourth through via conductor (V4) and the third through via conductor (V3) is (13) and the third through via conductor (V3) (Le6).
  • the high frequency module (500A) according to the ninth aspect, it is possible to suppress the deterioration of the characteristics of the second filter (2).
  • the first substrate (100) includes a first piezoelectric substrate
  • the second substrate (200) includes a second piezoelectric substrate
  • the third substrate (300) includes a third piezoelectric substrate
  • the fourth substrate (400) includes a fourth piezoelectric substrate.
  • the first substrate (100) and the third substrate (300) are common, and the second substrate (200) and the fourth substrate (400 ) are common.
  • the high frequency module (500A) according to the eleventh aspect, it is possible to downsize the high frequency module (500A).
  • the first filter (1) has a pass band corresponding to the first communication band of the TDD system
  • the second filter (2) has a passband corresponding to the second communication band of the TDD system. Asynchronous communication is possible between the first communication band and the second communication band.
  • the first communication band is Band 39 of the 3GPP LTE standard
  • the second communication band is Band 41 of the 3GPP LTE standard.
  • the first chip (10) includes the first metal part (15) and the plurality of through via conductors (V0 ).
  • the first metal part (15) is disposed on the first main surface (101) of the first substrate (100), and the first metal part (15) is arranged on the first main surface (101) of the first substrate (100), and is 100) along the outer edge.
  • the plurality of through via conductors (V0) penetrate the first substrate (100) and overlap the first metal portion (15) when viewed from the thickness direction (D1) of the mounting substrate (9).
  • the second chip (20) further includes a second metal part (25).
  • the second metal part (25) is arranged on the third main surface (201) of the second substrate (200), and is joined to the first metal part (15).
  • the first metal portion (15) and the second metal portion (25) overlap in plan view from the thickness direction (D1) of the mounting board (9).
  • the second terminal (42) on which the second through-via conductor (V2) overlaps is the ground terminal (T5).
  • the second through via conductor (V2) is connected to the ground terminal (T5) and the first metal part (15) connected to the ground.
  • the first chip (10) includes a plurality of through via conductors (V0) connected to the first metal part (15) connected to the ground. Therefore, fluctuations in the potential of the ground terminal (T5) can be suppressed.
  • the current loop path (Ro1) including the first through via conductor (V1) and the second through via conductor (V2) and the other current loop path It is possible to suppress unnecessary inductive coupling with the filter (1), and it is possible to suppress deterioration of the attenuation characteristics of the filter (1).
  • the high frequency module (500; 500A) includes a mounting board (9) and a filter (1).
  • the mounting board (9) has a first conductor part (901), a second conductor part (902), and a ground conductor part (905).
  • the filter (1) is arranged on a mounting board (9).
  • the filter (1) includes a first input/output terminal (T1), a second input/output terminal (T2), a ground terminal (T5), a series arm resonator (S01), and a parallel arm resonator (P01). include.
  • the first input/output terminal (T1), the second input/output terminal (T2), and the ground terminal (T5) are connected to the first conductor part (901), the second conductor part (902), and the ground conductor part (905), respectively. It is connected.
  • the series arm resonator (S01) is provided in the signal path (Ru1) between the first input/output terminal (T1) and the second input/output terminal (T2). 2 closest to the input/output terminal (T2).
  • the parallel arm resonator (P01) is connected between the signal path (Ru1) and the ground conductor (905), and is closest to the series arm resonator (S01).
  • the first chip (10) is placed on the mounting board (9), and the second chip (20) is placed on the first chip (10).
  • the first chip (10) has a first resonator (11) that is one of a series arm resonator (S01) and a parallel arm resonator (P01).
  • the second chip (20) has a second resonator (12) that is the remaining of the series arm resonator (S01) and the parallel arm resonator (P01).
  • the first resonator (11) and the second resonator (12) face each other in the thickness direction (D1) of the mounting board (9).
  • the filter (1) has a first connecting conductor part (31) and a second connecting conductor part (32).
  • the first connecting conductor part (31) and the second connecting conductor part (32) are interposed between the first chip (10) and the second chip (20) in the thickness direction (D1) of the mounting board (9). are doing.
  • the first chip (10) includes a first through-via conductor (V1), a second through-via conductor (V2), a first wiring section (W1), and a second wiring section (W2).
  • the first through via conductor (V1) is interposed between the first terminal (41) and the first connection conductor portion (31).
  • the first terminal (41) is one of the input/output terminal closest to the series arm resonator (S01) among the first input/output terminal (T1) and the second input/output terminal (T2) and the ground terminal (T5). be.
  • the second through via conductor (V2) is connected to the second terminal (42).
  • the second terminal (42) is the input/output terminal closest to the series arm resonator (S01) among the first input/output terminal (T1) and the second input/output terminal (T2), and the ground terminal (T5). That's the rest.
  • the first wiring section (W1) connects the second connection conductor section (32) and the first resonator (11).
  • the second wiring portion (W2) connects the first resonator (11) and the second through via conductor (V2).
  • the second chip (20) has a third wiring part (W3) and a fourth wiring part (W4).
  • the third wiring section (W3) connects the first connection conductor section (31) and the second resonator (12).
  • the fourth wiring section (W4) connects the second resonator (12) and the second connection conductor section (32).
  • a high-frequency signal passes through the first resonator (11) and a second resonator (12). The direction is opposite to that of the high frequency signal.
  • the high frequency module (500; 500A) according to the fifteenth aspect, it is possible to suppress deterioration of the characteristics of the filter (1).
  • a communication device (600) includes the high frequency module (500; 500A) according to any one of the first to fifteenth aspects and a signal processing circuit (601).
  • the signal processing circuit (601) is connected to the high frequency module (500; 500A).
  • the communication device (600) according to the 16th aspect can suppress deterioration of the characteristics of the filter (1).
  • a filter (1) is a filter (1) placed on a mounting board (9).
  • the filter (1) includes a first input/output terminal (T1), a second input/output terminal (T2), a ground terminal (T5), a series arm resonator (S01), and a parallel arm resonator (P01). include.
  • the first input/output terminal (T1), the second input/output terminal (T2), and the ground terminal (T5) are connected to the first conductor part (901), the second conductor part (902), and the ground included in the mounting board (9). Each is connected to a conductor portion (905).
  • the series arm resonator (S01) is provided in the signal path (Ru1) between the first input/output terminal (T1) and the second input/output terminal (T2). 2 closest to the input/output terminal (T2).
  • the parallel arm resonator (P01) is connected between the signal path (Ru1) and the ground conductor (905), and is closest to the series arm resonator (S01).
  • a first chip (10) and a second chip (20) are stacked.
  • the first chip (10) has a first resonator (11) that is one of a series arm resonator (S01) and a parallel arm resonator (P01).
  • the second chip (20) has a second resonator (12) that is the remaining of the series arm resonator (S01) and the parallel arm resonator (P01).
  • the first resonator (11) and the second resonator (12) face each other in the thickness direction of the first chip (10).
  • the filter (1) has a first connecting conductor part (31) and a second connecting conductor part (32).
  • the first connecting conductor part (31) and the second connecting conductor part (32) are interposed between the first chip (10) and the second chip (20) in the thickness direction of the first chip (10). There is.
  • the first chip (10) includes a first through-via conductor (V1), a second through-via conductor (V2), a first wiring section (W1), and a second wiring section (W2).
  • the first through via conductor (V1) is interposed between the first terminal (41) and the first connection conductor portion (31).
  • the first terminal (41) is one of the input/output terminal closest to the series arm resonator (S01) among the first input/output terminal (T1) and the second input/output terminal (T2) and the ground terminal (T5). be.
  • the second through via conductor (V2) is connected to the second terminal (42).
  • the second terminal (42) is the input/output terminal closest to the series arm resonator (S01) among the first input/output terminal (T1) and the second input/output terminal (T2), and the ground terminal (T5). That's the rest.
  • the first wiring section (W1) connects the second connection conductor section (32) and the first resonator (11).
  • the second wiring portion (W2) connects the first resonator (11) and the second through via conductor (V2).
  • the second chip (20) has a third wiring part (W3) and a fourth wiring part (W4).
  • the third wiring section (W3) connects the first connection conductor section (31) and the second resonator (12).
  • the fourth wiring section (W4) connects the second resonator (12) and the second connection conductor section (32).
  • the distance (Le2) between the second through-via conductor (V2) and the first through-via conductor (V1) is the distance (Le1) between the first wiring portion (W1) and the first through-via conductor (V
  • the filter (1) according to the seventeenth aspect it is possible to suppress deterioration of the characteristics of the filter (1).
  • the first chip (10) includes a first substrate (100) and a first functional electrode (E11).
  • the first substrate (100) has a first main surface (101) on the second chip (20) side and a second main surface (102) on the opposite side to the second chip (20).
  • the first functional electrode (E11) is provided on the first main surface (101) of the first substrate (100).
  • the first functional electrode (E11) constitutes a part of the first resonator (11).
  • the first through via conductor (V1) passes through the first substrate (100).
  • the first input/output terminal (T1), the second input/output terminal (T2), and the ground terminal (T5) are arranged on the second main surface (102) side of the first substrate (100).
  • the first wiring part (W1) and the second wiring part (W2) are arranged on the first main surface (101) of the first substrate (100).
  • the second chip (20) includes a second substrate (200) and a second functional electrode (E12).
  • the second substrate (200) has a third main surface (201) on the first chip (10) side and a fourth main surface (202) on the opposite side to the first chip (10).
  • the second functional electrode (E12) is provided on the third main surface (201) of the second substrate (200).
  • the second functional electrode (E12) constitutes a part of the second resonator (12).
  • the second through via conductor (V2) passes through the second substrate (200).
  • the third wiring part (W3) and the fourth wiring part (W4) are arranged on the third main surface (201) of the second substrate (200).
  • the first chip (10) further includes a first metal part (15) and a plurality of through via conductors (V0).
  • the first metal part (15) is arranged on the first main surface (101) of the first substrate (100), and is arranged on the first substrate (100) in a plan view from the thickness direction of the first chip (10). It has a shape along the outer edge of.
  • the plurality of through via conductors (V0) penetrate the first substrate (100) and overlap the first metal portion (15) when viewed from the thickness direction (D1) of the first chip (10).
  • the second chip (20) further includes a second metal part (25).
  • the second metal part (25) is arranged on the third main surface (201) of the second substrate (200), and is joined to the first metal part (15).
  • the first metal portion (15) and the second metal portion (25) overlap in plan view from the thickness direction of the first chip (10).
  • the second terminal (42) on which the second through-via conductor (V2) overlaps is the ground terminal (T5).
  • the second through via conductor (V2) is connected to the ground terminal (T5) and the first metal part (15) connected to the ground.
  • the first chip (10) includes a plurality of through via conductors (V0) connected to the first metal part (15) connected to the ground. , fluctuations in the potential of the ground terminal (T5) can be suppressed.
  • the current loop path (Ro1) including the first through-via conductor (V1) and the second through-via conductor (V2) and the other current loop path It is possible to suppress unnecessary inductive coupling of the filter (1), and to suppress deterioration of the attenuation characteristics of the filter (1).
  • the second through via conductor (V2) overlaps the second terminal (42) in the thickness direction of the first chip (10). .
  • the loop area can be further reduced, inductive coupling can be suppressed, and deterioration of the attenuation characteristics of the filter can be suppressed.
  • First chip 100 First substrate 101 First main surface 102 Second main surface 130 Spacer section 131 Hollow space 11 First resonator 12 Second resonator 13 Third resonator 14 Fourth resonator 15 First metal section 18 Functional electrode 19 Reflector 20 Second chip 200 Second substrate 201 Third main surface 202 Fourth main surface 25 Second metal part 28 Functional electrode 29 Reflector 30 Third chip 300 Third substrate 301 Fifth main surface 302 Sixth Main surface 40 Fourth chip 400 Fourth substrate 401 Seventh main surface 402 Eighth main surface 31 First connection conductor section 32 Second connection conductor section 33 Third connection conductor section 34 Fourth connection conductor section 38 Functional electrode 39 Connection conductor Section 41 First terminal 42 Second terminal 43 Third terminal 44 Fourth terminal 48 Functional electrode 500, 500A High frequency module 501 Low

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

フィルタの特性の低下を抑制する。高周波モジュール（５００）のフィルタ（１）では、第１チップ（１０）が実装基板（９）上に配置されており、第２チップ（２０）が第１チップ（１０）上に配置されている。第１チップ（１０）は、第１共振子（１１）を有する。第２チップ（２０）は、第２共振子（１２）を有する。フィルタ（１）では、実装基板（９）の厚さ方向（Ｄ１）において、第１共振子（１１）と第２共振子（１２）とが互いに向かい合っている。第１チップ（１０）は、第１貫通ビア導体（Ｖ１）と、第２貫通ビア導体（Ｖ２）と、第１配線部（Ｗ１）と、第２配線部（Ｗ２）と、を有する。第１貫通ビア導体（Ｖ１）は、第１端子（４１）と第１接続導体部（３１）との間に介在している。第２貫通ビア導体（Ｖ２）と第１貫通ビア導体（Ｖ１）との間の距離（Ｌｅ２）は、第１配線部（Ｗ１）と第１貫通ビア導体（Ｖ１）との間の距離（Ｌｅ１）よりも短い。

Description

高周波モジュール、通信装置及びフィルタ
　本発明は、一般に高周波モジュール、通信装置及びフィルタに関し、より詳細には、フィルタを備える高周波モジュール、及び、それを備える通信装置、及びフィルタに関する。
　特許文献１には、直列共振器と、直列共振器が配置された第１ウェハと、直列共振器とグランドとの間に接続される並列共振器と、並列共振器が配置された第２ウェハと、第２ウェハと基板（実装基板）とを接続している複数のはんだボールと、第２ウェハに配置されており複数のはんだボールに接続されている複数のウェハビアと、を備えるフィルタ回路が開示されている。
　第２ウェハの両側に配置されたウェハビアの一方は入力端子に接続されており、他方は出力端子に接続されている。
中国特許出願公開第１１１６００５６５号明細書
　従来の高周波モジュールは、例えば、実装基板とフィルタの直列腕共振子との間の経路と、フィルタの並列腕共振子と実装基板との間の経路と、の間で誘導結合が発生してフィルタの特性が低下することがある。
　本発明の目的は、フィルタの特性の低下を抑制可能な高周波モジュール、通信装置及びフィルタを提供することにある。
　本発明の一態様に係る高周波モジュールは、実装基板と、フィルタと、を備える。前記実装基板は、第１導体部、第２導体部及びグランド導体部を有する。前記フィルタは、前記実装基板上に配置されている。前記フィルタは、第１入出力端子、第２入出力端子及びグランド端子と、直列腕共振子と、並列腕共振子と、を含む。前記第１入出力端子、前記第２入出力端子及び前記グランド端子は、前記第１導体部、前記第２導体部及び前記グランド導体部に、それぞれ接続されている。前記直列腕共振子は、前記第１入出力端子と前記第２入出力端子との間の信号経路に設けられており前記第１入出力端子又は前記第２入出力端子に最も近い。前記並列腕共振子は、前記信号経路と前記グランド導体部との間に接続されており、前記直列腕共振子に最も近い。前記フィルタでは、第１チップが前記実装基板上に配置されており、第２チップが前記第１チップ上に配置されている。前記第１チップは、前記直列腕共振子及び前記並列腕共振子のうちの一方である第１共振子を有する。前記第２チップは、前記直列腕共振子及び前記並列腕共振子のうちの残りである第２共振子を有する。前記フィルタでは、前記実装基板の厚さ方向において、前記第１共振子と前記第２共振子とが互いに向かい合っている。前記フィルタは、第１接続導体部及び第２接続導体部を有する。前記第１接続導体部及び前記第２接続導体部は、前記実装基板の前記厚さ方向において前記第１チップと前記第２チップとの間に介在している。前記第１チップは、第１貫通ビア導体と、第２貫通ビア導体と、第１配線部と、第２配線部と、を有する。前記第１貫通ビア導体は、第１端子と前記第１接続導体部との間に介在している。前記第１端子は、前記第１入出力端子及び前記第２入出力端子のうち前記直列腕共振子に最も近い入出力端子と前記グランド端子との一方である。前記第２貫通ビア導体は、第２端子に接続されている。前記第２端子は、前記第１入出力端子及び前記第２入出力端子のうち前記直列腕共振子に最も近い前記入出力端子と前記グランド端子とのうちの残りである。前記第１配線部は、前記第２接続導体部と前記第１共振子とを接続している。前記第２配線部は、前記第１共振子と前記第２貫通ビア導体とを接続している。前記第２チップは、第３配線部と、第４配線部と、を有する。前記第３配線部は、前記第１接続導体部と前記第２共振子とを接続している。前記第４配線部は、前記第２共振子と前記第２接続導体部とを接続している。前記第２貫通ビア導体と前記第１貫通ビア導体との間の距離は、前記第１配線部と前記第１貫通ビア導体との間の距離よりも短い。
　本発明の一態様に係る高周波モジュールは、実装基板と、フィルタと、を備える。前記実装基板は、第１導体部、第２導体部及びグランド導体部を有する。前記フィルタは、前記実装基板上に配置されている。前記フィルタは、第１入出力端子、第２入出力端子及びグランド端子と、直列腕共振子と、並列腕共振子と、を含む。前記第１入出力端子、前記第２入出力端子及び前記グランド端子は、前記第１導体部、前記第２導体部及び前記グランド導体部に、それぞれ接続されている。前記直列腕共振子は、前記第１入出力端子と前記第２入出力端子との間の信号経路に設けられており前記第１入出力端子又は前記第２入出力端子に最も近い。前記並列腕共振子は、前記信号経路と前記グランド導体部との間に接続されており、前記直列腕共振子に最も近い。前記フィルタでは、第１チップが前記実装基板上に配置されており、第２チップが前記第１チップ上に配置されている。前記第１チップは、前記直列腕共振子及び前記並列腕共振子のうちの一方である第１共振子を有する。前記第２チップは、前記直列腕共振子及び前記並列腕共振子のうちの残りである第２共振子を有する。前記フィルタでは、前記実装基板の厚さ方向において、前記第１共振子と前記第２共振子とが互いに向かい合っている。前記フィルタは、第１接続導体部及び第２接続導体部を有する。前記第１接続導体部及び前記第２接続導体部は、前記実装基板の前記厚さ方向において前記第１チップと前記第２チップとの間に介在している。前記第１チップは、第１貫通ビア導体と、第２貫通ビア導体と、第１配線部と、第２配線部と、を有する。前記第１貫通ビア導体は、第１端子と前記第１接続導体部との間に介在している。前記第１端子は、前記第１入出力端子及び前記第２入出力端子のうち前記直列腕共振子に最も近い入出力端子と前記グランド端子との一方である。前記第２貫通ビア導体は、第２端子に接続されている。前記第２端子は、前記第１入出力端子及び前記第２入出力端子のうち前記直列腕共振子に最も近い前記入出力端子と前記グランド端子とのうちの残りである。前記第１配線部は、前記第２接続導体部と前記第１共振子とを接続している。前記第２配線部は、前記第１共振子と前記第２貫通ビア導体とを接続している。前記第２チップは、第３配線部と、第４配線部と、を有する。前記第３配線部は、前記第１接続導体部と前記第２共振子とを接続している。前記第４配線部は、前記第２共振子と前記第２接続導体部とを接続している。前記実装基板の前記厚さ方向からの平面視で、前記第１共振子を通過する高周波信号と前記第２共振子を通過する高周波信号との向きが逆である。
　本発明の一態様に係る通信装置は、上記高周波モジュールと、信号処理回路と、を備える。前記信号処理回路は、前記高周波モジュールに接続されている。
　本発明の一態様に係るフィルタは、実装基板上に配置されるフィルタである。前記フィルタは、第１入出力端子、第２入出力端子及びグランド端子と、直列腕共振子と、並列腕共振子と、を含む。前記第１入出力端子、前記第２入出力端子及び前記グランド端子は、前記実装基板に含まれる第１導体部、第２導体部及びグランド導体部に、それぞれ接続される。前記直列腕共振子は、前記第１入出力端子と前記第２入出力端子との間の信号経路に設けられており前記第１入出力端子又は前記第２入出力端子に最も近い。前記並列腕共振子は、前記信号経路と前記グランド導体部との間に接続されており、前記直列腕共振子に最も近い。前記フィルタでは、第１チップと第２チップとがスタックされている。前記第１チップは、前記直列腕共振子及び前記並列腕共振子のうちの一方である第１共振子を有する。前記第２チップは、前記直列腕共振子及び前記並列腕共振子のうちの残りである第２共振子を有する。前記フィルタでは、前記第１チップの厚さ方向において、前記第１共振子と前記第２共振子とが互いに向かい合っている。前記フィルタは、第１接続導体部及び第２接続導体部を有する。前記第１接続導体部及び前記第２接続導体部は、前記第１チップの前記厚さ方向において前記第１チップと前記第２チップとの間に介在している。前記第１チップは、第１貫通ビア導体と、第２貫通ビア導体と、第１配線部と、第２配線部と、を有する。前記第１貫通ビア導体は、第１端子と前記第１接続導体部との間に介在している。前記第１端子は、前記第１入出力端子及び前記第２入出力端子のうち前記直列腕共振子に最も近い入出力端子と前記グランド端子との一方である。前記第２貫通ビア導体は、第２端子に接続されている。前記第２端子は、前記第１入出力端子及び前記第２入出力端子のうち前記直列腕共振子に最も近い前記入出力端子と前記グランド端子とのうちの残りである。前記第１配線部は、前記第２接続導体部と前記第１共振子とを接続している。前記第２配線部は、前記第１共振子と前記第２貫通ビア導体とを接続している。前記第２チップは、第３配線部と、第４配線部と、を有する。前記第３配線部は、前記第１接続導体部と前記第２共振子とを接続している。前記第４配線部は、前記第２共振子と前記第２接続導体部とを接続している。前記第２貫通ビア導体と前記第１貫通ビア導体との間の距離は、前記第１配線部と前記第１貫通ビア導体との間の距離よりも短い。
　本発明の上記態様に係る高周波モジュール、通信装置及びフィルタは、フィルタの特性の低下を抑制することが可能となる。
図１は、実施形態１に係る高周波モジュールの断面図である。 図２は、同上の高周波モジュールにおける電流ループ経路の説明図である。 図３Ａは、同上の高周波モジュールにおける第１チップの上面を第１チップの下面側から透視した透視図である。図３Ｂは、同上の高周波モジュールにおける第２チップの下面図である。 図４は、同上の高周波モジュールにおけるフィルタに関し、図３Ａ及び３ＢのＸ１－Ｘ１線断面に対応する概略断面図である。 図５は、同上の高周波モジュールにおけるフィルタの回路図である。 図６は、同上の高周波モジュールにおけるフィルタの回路説明図である。 図７は、同上の高周波モジュールを備える通信装置の回路構成図である。 図８は、実施形態１の変形例１に係る高周波モジュールの断面図である。 図９は、実施形態１の変形例２に係る高周波モジュールの断面図である。 図１０は、実施形態１の変形例３に係る高周波モジュールの断面図である。 図１１は、実施形態１の変形例４に係る高周波モジュールの断面図である。 図１２は、実施形態１の変形例５に係る高周波モジュールにおけるフィルタの回路図である。 図１３Ａは、同上の高周波モジュールにおける第１チップの上面を第１チップの下面側から透視した透視図である。図１３Ｂは、同上の高周波モジュールにおける第２チップの下面図である。 図１４は、実施形態２に係る高周波モジュールの断面図である。 図１５は、同上の高周波モジュールの別の断面図である。 図１６は、同上の高周波モジュールにおける第１フィルタ及び第２フィルタの回路図である。 図１７は、同上の高周波モジュールにおける第１フィルタ及び第２フィルタそれぞれの電流ループ経路の説明図である。 図１８Ａは、実施形態２の変形例１に係る高周波モジュールにおける第１チップ及び第３チップの上面を下面側から透視した透視図である。図１８Ｂは、同上の高周波モジュールにおける第２チップ及び第４チップの下面図である。 図１９Ａは、実施形態２の変形例２に係る高周波モジュールにおける第１チップ及び第３チップの上面を下面側から透視した透視図である。図１９Ｂは、同上の高周波モジュールにおける第２チップ及び第４チップの下面図である。 図２０は、実施形態２の変形例３に係る高周波モジュールの第１フィルタ及び第２フィルタの回路図である。 図２１Ａは、同上の高周波モジュールにおける第１チップ及び第３チップの上面を下面側から透視した透視図である。図２１Ｂは、同上の高周波モジュールにおける第２チップ及び第４チップの下面図である。 図２２Ａは、実施形態３に係る高周波モジュールにおける第１チップの上面を第１チップの下面側から透視した透視図である。図２２Ｂは、同上の高周波モジュールにおける第２チップの下面図である。
　以下の実施形態１～３等において参照する各図は、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
　（実施形態１）
　以下、実施形態１に係る高周波モジュール５００及び通信装置６００について、図１～７に基づいて説明する。
　（１）概要
　実施形態１に係る高周波モジュール５００は、図１に示すように、実装基板９と、フィルタ１と、を備える。フィルタ１は、例えば、複数（例えば、８つ）の弾性波共振子を有する。複数の弾性波共振子は、例えば、図５に示すように、４つの直列腕共振子Ｓ１、Ｓ２、Ｓ３、Ｓ４と、４つの並列腕共振子Ｐ１、Ｐ２、Ｐ３、Ｐ４と、を含む。なお、図５の例では、４つの直列腕共振子Ｓ１、Ｓ２、Ｓ３、Ｓ４のうち３つの直列腕共振子Ｓ１、Ｓ３、Ｓ４の各々は、複数（例えば、２つ）の分割共振子により構成されているが、これに限らない。複数の分割共振子は、１つの弾性波共振子が分割された共振子であり、分割された共振子の間に他の弾性波共振子を介することなく、かつ、他の弾性波共振子を含む経路との接続ノードを介することなく、直列に接続されている。
　実装基板９は、図１に示すように、第１導体部９０１、第２導体部（図示せず）及びグランド導体部９０５を有する。フィルタ１は、実装基板９上に配置されている。フィルタ１は、第１入出力端子Ｔ１、第２入出力端子Ｔ２（図３Ａ及び５参照）及びグランド端子Ｔ５と、直列腕共振子Ｓ０１と、並列腕共振子Ｐ０１と、を含む。第１入出力端子Ｔ１、第２入出力端子Ｔ２及びグランド端子Ｔ５は、第１導体部９０１、第２導体部（図示せず）及びグランド導体部９０５に、それぞれ接続されている。直列腕共振子Ｓ０１は、第１入出力端子Ｔ１と第２入出力端子Ｔ２との間の信号経路Ｒｕ１（図５参照）に設けられており、複数の直列腕共振子Ｓ１、Ｓ２、Ｓ３、Ｓ４の中で第１入出力端子Ｔ１に最も近い直列腕共振子Ｓ１である（図５参照）。並列腕共振子Ｐ０１は、信号経路Ｒｕ１とグランド導体部９０５との間に接続されており、複数の並列腕共振子Ｐ１、Ｐ２、Ｐ３、Ｐ４の中で直列腕共振子Ｓ０１に最も近い並列腕共振子Ｐ１である（図５参照）。フィルタ１では、第１チップ１０が実装基板９上に配置されており、第２チップ２０が第１チップ１０上に配置されている。第１チップ１０は、直列腕共振子Ｓ０１及び並列腕共振子Ｐ０１のうちの一方である第１共振子１１を有する。第２チップ２０は、直列腕共振子Ｓ０１及び並列腕共振子Ｐ０１のうちの残りである第２共振子１２を有する。フィルタ１では、実装基板９の厚さ方向Ｄ１において、第１共振子１１と第２共振子１２とが互いに向かい合っている。フィルタ１は、第１接続導体部３１及び第２接続導体部３２を有する。第１接続導体部３１及び第２接続導体部３２は、実装基板９の厚さ方向Ｄ１において第１チップ１０と第２チップ２０との間に介在している。第１チップ１０は、第１貫通ビア導体Ｖ１と、第２貫通ビア導体Ｖ２と、第１配線部Ｗ１と、第２配線部Ｗ２と、を有する。第１貫通ビア導体Ｖ１は、実装基板９の厚さ方向Ｄ１において、第１端子４１と第１接続導体部３１との間に介在している。第１貫通ビア導体Ｖ１と第１端子４１とは、第１チップ１０において互いに電気的に接続されていればよく、実装基板９の厚さ方向Ｄ１において第１貫通ビア導体Ｖ１と第１端子４１とが重なることは必須ではない。第１端子４１は、第１入出力端子Ｔ１である。第２貫通ビア導体Ｖ２は、実装基板９の厚さ方向Ｄ１において、第２端子４２に重なる。第２貫通ビア導体Ｖ２は、第１チップ１０において、第２端子４２に電気的に接続されていればよく、実装基板９の厚さ方向Ｄ１において第２貫通ビア導体Ｖ２と第２端子４２とが重なることは必須ではない。第２端子４２は、グランド端子Ｔ５である。第１配線部Ｗ１は、第２接続導体部３２と第１共振子１１とを接続している。第２配線部Ｗ２は、第１共振子１１と第２貫通ビア導体Ｖ２とを接続している。第２チップ２０は、第３配線部Ｗ３と、第４配線部Ｗ４と、を有する。第３配線部Ｗ３は、第１接続導体部３１と第２共振子１２とを接続している。第４配線部Ｗ４は、第２共振子１２と第２接続導体部３２とを接続している。第２貫通ビア導体Ｖ２と第１貫通ビア導体Ｖ１との間の距離Ｌｅ２は、第１配線部Ｗ１と第１貫通ビア導体Ｖ１との間の距離Ｌｅ１よりも短い。
　高周波モジュール５００では、図２に太線の矢印で示す電流ループ経路Ｒｏ１が形成される。電流ループ経路Ｒｏ１は、第１導体部９０１－第１端子４１－第１貫通ビア導体Ｖ１－第１接続導体部３１－第３配線部Ｗ３－第２共振子１２－第４配線部Ｗ４－第２接続導体部３２－第１配線部Ｗ１－第１共振子１１－第２配線部Ｗ２－第２貫通ビア導体Ｖ２－第２端子４２－グランド導体部９０５の経路を含む。ここにおいて、第１導体部９０１とグランド導体部９０５とは離れているが、第１導体部９０１とグランド導体部９０５とは電位差があるので、電流ループ経路Ｒｏ１の一部は、グランド導体部９０５－第１導体部９０１の経路を含む。高周波モジュール５００では、実装基板９の厚さ方向Ｄ１において、第２配線部Ｗ２とグランド導体部９０５との間の距離Ｈ２が、第１配線部Ｗ１と第４配線部Ｗ４との間の距離Ｈ１よりも長い。
　高周波モジュール５００は、例えば、図７に示すように、通信装置６００に用いられる。通信装置６００は、例えば、携帯電話（例えば、スマートフォン）であるが、これに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）であってもよい。高周波モジュール５００は、例えば、４Ｇ（第４世代移動通信）規格、５Ｇ（第５世代移動通信）規格等に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ（登録商標、Third Generation Partnership Project）　ＬＴＥ（登録商標、Long Term Evolution）規格である。５Ｇ規格は、例えば、５Ｇ　ＮＲ（New Radio）である。
　通信装置６００は、高周波モジュール５００と、信号処理回路６０１と、を備える。通信装置６００は、アンテナ６１０を更に備える。通信装置６００は、高周波モジュール５００が実装された回路基板（図示せず）を更に備える。回路基板は、例えば、プリント配線板である。回路基板は、グランド電位が与えられるグランド電極を有する。
　（２）詳細
　以下、高周波モジュール５００及び通信装置６００の回路構成について説明した後で、高周波モジュール５００の構造について、より詳細に説明する。
　（２．１）高周波モジュールの回路構成
　実施形態１に係る高周波モジュール５００の回路構成について、図７を参照して説明する。
　高周波モジュール５００は、例えば、アンテナ６１０から入力された受信信号を増幅して信号処理回路６０１に出力できるように構成されている。また、高周波モジュール５００は、例えば、信号処理回路６０１から入力された送信信号を増幅してアンテナ６１０に出力できるように構成されている。信号処理回路６０１は、高周波モジュール５００の構成要素ではなく、高周波モジュール５００を備える通信装置６００の構成要素である。高周波モジュール５００は、例えば、通信装置６００の備える信号処理回路６０１によって制御される。
　高周波モジュール５００は、図７に示すように、フィルタ１（以下、第１フィルタ１ともいう）と、第２フィルタ２と、ローノイズアンプ５０１と、入力整合回路５０３と、パワーアンプ５０７と、出力整合回路５０８と、コントローラ５１５と、スイッチ５０４と、を備える。高周波モジュール５００では、例えば、第１フィルタ１が、受信フィルタを構成している。また、高周波モジュール５００では、例えば、第２フィルタ２が、送信フィルタを構成している。また、高周波モジュール５００は、複数の外部接続端子を備える。複数の外部接続端子は、アンテナ端子５３１と、信号出力端子５３２と、信号入力端子５３３と、複数の制御端子５３４（図７では１つのみ図示してある）と、複数の外部グランド端子（図示せず）と、を含む。複数の外部グランド端子は、グランド電位が与えられる端子である。
　第１フィルタ１は、例えば、第１通信バンドの受信帯域を通過帯域とするフィルタである。第１通信バンドは、例えば、３ＧＰＰ　ＬＴＥ規格の通信バンド又は５Ｇ　ＮＲ規格の通信バンドである。第１通信バンドは、例えば、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ２５又は５Ｇ　ＮＲ規格のｎ２５である。第１通信バンドは、通信方式としてＦＤＤ（Frequency Division Duplex）に対応した通信に利用される通信バンドであるが、これに限らず、ＴＤＤ（Time Division Duplex）に対応した通信に利用される通信バンドであってもよい。
　第２フィルタ２は、例えば、第２通信バンドの送信帯域を通過帯域とするフィルタである。第２通信バンドは、例えば、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ２５又は５Ｇ　ＮＲ規格のｎ２５である。第２通信バンドは、通信方式としてＦＤＤに対応した通信に利用される通信バンドであるが、これに限らず、ＴＤＤに対応した通信に利用される通信バンドであってもよい。実施形態１に係る高周波モジュール５００では、第２通信バンドは、第１通信バンドと同じ通信バンドであり、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ２５又は５Ｇ　ＮＲ規格のｎ２５であるが、第１通信バンドとは異なる通信バンドであってもよい。
　ローノイズアンプ５０１は、入力端子及び出力端子を有する。ローノイズアンプ５０１は、入力端子に入力された受信信号を増幅して出力端子から出力する。ローノイズアンプ５０１の出力端子は、信号出力端子５３２に接続されている。ローノイズアンプ５０１の出力端子は、例えば、信号出力端子５３２を介して信号処理回路６０１に接続される。信号出力端子５３２は、ローノイズアンプ５０１からの高周波信号（受信信号）を外部回路（例えば、信号処理回路６０１）へ出力するための端子である。
　入力整合回路５０３は、第１フィルタ１とローノイズアンプ５０１の入力端子との間の信号経路に設けられている。入力整合回路５０３は、第１フィルタ１とローノイズアンプ５０１とのインピーダンス整合をとるための回路であり、例えば、１つのインダクタを含む。入力整合回路５０３は、１つのインダクタを含む場合に限らず、例えば、複数のインダクタ及び複数のキャパシタを含んでもよい。
　パワーアンプ５０７は、入力端子及び出力端子を有する。パワーアンプ５０７は、入力端子に入力された送信信号を増幅して出力端子から出力する。パワーアンプ５０７の入力端子は、信号入力端子５３３に接続されている。パワーアンプ５０７の入力端子は、信号入力端子５３３を介して通信装置６００の信号処理回路６０１に接続される。信号入力端子５３３は、外部回路（例えば、信号処理回路６０１）からの高周波信号（送信信号）を高周波モジュール５００に入力するための端子である。パワーアンプ５０７の出力端子は、出力整合回路５０８及び第２フィルタ２を介してスイッチ５０４に接続されている。
　出力整合回路５０８は、パワーアンプ５０７の出力端子と第２フィルタ２との間の信号経路に設けられている。出力整合回路５０８は、パワーアンプ５０７と第２フィルタ２とのインピーダンス整合をとるための回路であり、例えば、複数のインダクタ及び複数のキャパシタを含む。
　コントローラ５１５は、パワーアンプ５０７を制御する。コントローラ５１５は、例えば、信号処理回路６０１からの制御信号に従ってパワーアンプ５０７を制御する。コントローラ５１５は、複数（例えば、４つ）の制御端子５３４を介して信号処理回路６０１に接続される。制御端子５３４の数は、例えば、４つであるが、図７には１つのみ図示してある。複数の制御端子５３４は、外部回路（例えば、信号処理回路６０１）からの制御信号をコントローラ５１５に入力するための端子である。コントローラ５１５は、信号処理回路６０１から複数の制御端子５３４を介して取得した制御信号に基づいてパワーアンプ５０７を制御する。コントローラ５１５が取得する制御信号は、デジタル信号である。
　スイッチ５０４は、共通端子５４０と、複数（例えば、２つ）の選択端子５４１、５４２と、を有する。スイッチ５０４では、共通端子５４０が、アンテナ端子５３１に接続されている。選択端子５４１は、第１フィルタ１に接続されている。選択端子５４２は、第２フィルタ２に接続されている。スイッチ５０４は、例えば、共通端子５４０に複数の選択端子５４１、５４２のうち１つ以上を接続可能なスイッチである。ここで、スイッチ５０４は、例えば、一対一及び一対多の接続が可能なスイッチである。スイッチ５０４は、例えば、信号処理回路６０１によって制御される。スイッチ５０４は、信号処理回路６０１のＲＦ信号処理回路６０２からの制御信号に従って、共通端子５４０と複数の選択端子５４１、５４２との接続状態を切り替える。スイッチ５０４は、例えば、スイッチＩＣ（Integrated Circuit）である。
　（２．２）第１フィルタの回路構成
　第１フィルタ１は、複数の弾性波共振子を有する弾性波フィルタを含む。第１フィルタ１に含まれる弾性波フィルタは、例えば、ラダー型フィルタである。複数の弾性波共振子は、例えば、図５に示すように、４つの直列腕共振子Ｓ１、Ｓ２、Ｓ３、Ｓ４と、４つの並列腕共振子Ｐ１、Ｐ２、Ｐ３、Ｐ４と、を含む。４つの直列腕共振子Ｓ１、Ｓ２、Ｓ３、Ｓ４は、第１入出力端子Ｔ１と第２入出力端子Ｔ２との間の第１信号経路Ｒｕ１（以下、直列腕経路Ｒｕ１ともいう）上に設けられている。４つの直列腕共振子Ｓ１、Ｓ２、Ｓ３、Ｓ４は、直列腕経路Ｒｕ１上において、直列に接続されている。弾性波フィルタでは、直列腕経路Ｒｕ１上において、直列腕共振子Ｓ１、直列腕共振子Ｓ２、直列腕共振子Ｓ３及び直列腕共振子Ｓ４が、第１入出力端子Ｔ１側から、直列腕共振子Ｓ１、直列腕共振子Ｓ２、直列腕共振子Ｓ３及び直列腕共振子Ｓ４の順に並んでいる。並列腕共振子Ｐ１は、直列腕経路Ｒｕ１における直列腕共振子Ｓ１及び直列腕共振子Ｓ２間の経路と、グランドと、の間の経路Ｒｕ１１（以下、並列腕経路Ｒｕ１１ともいう）上に設けられている。並列腕共振子Ｐ２は、直列腕経路Ｒｕ１における直列腕共振子Ｓ２及び直列腕共振子Ｓ３間の経路と、グランドとの間の経路Ｒｕ１２（以下、並列腕経路Ｒｕ１２ともいう）上に設けられている。並列腕共振子Ｐ３は、直列腕経路Ｒｕ１における直列腕共振子Ｓ３及び直列腕共振子Ｓ４間の経路と、グランドと、の間の経路Ｒｕ１３（以下、並列腕経路Ｒｕ１３ともいう）上に設けられている。並列腕共振子Ｐ４は、直列腕経路Ｒｕ１における直列腕共振子Ｓ４と第２入出力端子Ｔ２との間の経路と、グランドと、の間の経路Ｒｕ１４（以下、並列腕経路Ｒｕ１４ともいう）上に設けられている。
　高周波モジュール５００では、直列腕共振子Ｓ１が、第１入出力端子Ｔ１と第２入出力端子Ｔ２との間の信号経路Ｒｕ１に設けられており第１入出力端子Ｔ１又は第２入出力端子に最も近い直列腕共振子Ｓ０１（以下、第１直列腕共振子Ｓ０１ともいう）を構成している。実施形態１に係る高周波モジュール５００では、第１直列腕共振子Ｓ０１は、複数の直列腕共振子Ｓ１、Ｓ２、Ｓ３、Ｓ４のうち、第１入出力端子Ｔ１に最も近い直列腕共振子である。「第１入出力端子Ｔ１に最も近い直列腕共振子Ｓ０１」とは、他の直列腕共振子を介さずに第１入出力端子Ｔ１に接続される直列腕共振子である。言い換えれば、「第１入出力端子Ｔ１に最も近い直列腕共振子Ｓ０１」とは、物理的な距離に関わらず電気的に第１入出力端子Ｔ１に最も近い直列腕共振子である。また、高周波モジュール５００では、並列腕共振子Ｐ１が、信号経路Ｒｕ１とグランド導体部９０５（図１参照）との間に接続されている。グランド導体部９０５は、実装基板９の外部グランド端子に接続される。高周波モジュール５００では、図５に示すように、並列腕共振子Ｐ０１が、直列腕共振子Ｓ０１に最も近い並列腕共振子Ｐ０１（以下、第１並列腕共振子Ｐ０１ともいう）を構成している。グランド導体部９０５は、実装基板９の外部グランド端子に接続される。「直列腕共振子Ｓ０１に最も近い並列腕共振子Ｐ０１」とは、他の直列腕共振子及び他の並列腕共振子を介さずに直列腕共振子Ｓ０１に接続される並列腕共振子である。言い換えれば、「直列腕共振子Ｓ０１に最も近い並列腕共振子Ｐ０１」とは、物理的な距離に関わらず電気的に直列腕共振子Ｓ０１に最も近い並列腕共振子である。
　（２．３）通信装置の回路構成
　図７に示すように、通信装置６００は、高周波モジュール５００と、信号処理回路６０１と、を備える。信号処理回路６０１は、高周波モジュール５００に接続されている。通信装置６００は、アンテナ６１０を更に備える。通信装置６００は、高周波モジュール５００が実装された回路基板を更に備える。回路基板は、例えば、プリント配線板である。回路基板は、グランド電位が与えられるグランド電極を有する。
　信号処理回路６０１は、例えば、ＲＦ信号処理回路６０２と、ベースバンド信号処理回路６０３と、を含む。ＲＦ信号処理回路６０２は、例えばＲＦＩＣ（Radio Frequency Integrated Circuit）であり、高周波信号に対する信号処理を行う。ＲＦ信号処理回路６０２は、例えば、ベースバンド信号処理回路６０３から出力された高周波信号（送信信号）に対してアップコンバート等の信号処理を行い、信号処理が行われた高周波信号を出力する。また、ＲＦ信号処理回路６０２は、例えば、高周波モジュール５００から出力された高周波信号（受信信号）に対してダウンコンバート等の信号処理を行い、信号処理が行われた高周波信号をベースバンド信号処理回路６０３へ出力する。ベースバンド信号処理回路６０３は、例えばＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路６０３は、ベースバンド信号からＩ相信号及びＱ相信号を生成する。ベースバンド信号は、例えば、外部から入力される音声信号、画像信号等である。ベースバンド信号処理回路６０３は、Ｉ相信号とＱ相信号とを合成することでＩＱ変調処理を行って、送信信号を出力する。この際、送信信号は、所定周波数の搬送波信号を、当該搬送波信号の周期よりも長い周期で振幅変調した変調信号（ＩＱ信号）として生成される。ベースバンド信号処理回路６０３で処理された受信信号は、例えば、画像信号として画像表示のために、又は、音声信号として通信装置６００のユーザの通話のために使用される。高周波モジュール５００は、アンテナ６１０と信号処理回路６０１のＲＦ信号処理回路６０２との間で高周波信号（受信信号、送信信号）を伝達する。
　（２．４）高周波モジュールの構造
　高周波モジュール５００は、図１に示すように、実装基板９と、第１フィルタ１と、を備える。また、高周波モジュール５００は、第２フィルタ２、ローノイズアンプ５０１と、パワーアンプ５０７と、入力整合回路５０３と、出力整合回路５０８と、スイッチ５０４と、を備える（図７参照）。また、高周波モジュール５００は、複数の外部接続端子を備える。複数の外部接続端子は、図７に示すように、アンテナ端子５３１と、信号出力端子５３２と、信号入力端子５３３と、複数の制御端子５３４と、複数の外部グランド端子（図示せず）と、を含む。また、高周波モジュール５００は、樹脂層（以下、第１樹脂層ともいう）と、金属電極層と、第２樹脂層と、を備える。なお、図１では、複数の外部接続端子、第１樹脂層、金属電極層及び第２樹脂層の図示を省略してある。
　図１に示すように、実装基板９は、実装基板９の厚さ方向Ｄ１において互いに対向する第１主面９１及び第２主面９２を有する。また、実装基板９は、外周面を有する。実装基板９の外周面は、例えば、実装基板９の第１主面９１の外縁と第２主面９２の外縁とをつないでいる４つの側面を含み、第１主面９１及び第２主面９２を含まない。実装基板９は、例えば、複数の誘電体層及び複数の導電層を含む多層基板である。複数の誘電体層及び複数の導電層は、実装基板９の厚さ方向Ｄ１において積層されている。複数の導電層は、層ごとに定められた所定パターンに形成されている。複数の導電層の各々は、実装基板９の厚さ方向Ｄ１に直交する一平面内において１つ又は複数の導体部を含む。各導電層の材料は、例えば、銅である。複数の導電層は、グランド層を含む。高周波モジュール５００では、複数のグランド端子Ｔ５とグランド層とが、実装基板９の有するビア導体等を介して電気的に接続されている。実装基板９は、例えば、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板である。実装基板９は、ＬＴＣＣ基板に限らず、例えば、プリント配線板、ＨＴＣＣ（High Temperature Co-fired Ceramics）基板、樹脂多層基板であってもよい。実装基板９の厚さ方向Ｄ１からの平面視で、実装基板９の外縁は、四角形状である。
　また、実装基板９は、ＬＴＣＣ基板に限らず、例えば、配線構造体であってもよい。配線構造体は、例えば、多層構造体である。多層構造体は、少なくとも１つの絶縁層と、少なくとも１つの導電層とを含む。絶縁層は、所定パターンに形成されている。絶縁層が複数の場合は、複数の絶縁層は、層ごとに定められた所定パターンに形成されている。導電層は、絶縁層の所定パターンとは異なる所定パターンに形成されている。導電層が複数の場合は、複数の導電層は、層ごとに定められた所定パターンに形成されている。導電層は、１つ又は複数の再配線部を含んでもよい。配線構造体では、多層構造体の厚さ方向において互いに対向する２つの面のうち第１面が実装基板９の第１主面９１であり、第２面が実装基板９の第２主面９２である。配線構造体は、例えば、インタポーザであってもよい。インタポーザは、シリコン基板を用いたインタポーザであってもよいし、多層で構成された基板であってもよい。
　実装基板９の第１主面９１及び第２主面９２は、実装基板９の厚さ方向Ｄ１において離れており、実装基板９の厚さ方向Ｄ１に交差する。実装基板９における第１主面９１は、例えば、実装基板９の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として導体部の側面等を含んでいてもよい。また、実装基板９における第２主面９２は、例えば、実装基板９の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として、導体部の側面等を含んでいてもよい。また、実装基板９の第１主面９１及び第２主面９２は、微細な凹凸又は凹部又は凸部が形成されていてもよい。例えば、実装基板９の第１主面９１に凹部が形成されている場合、凹部の内面は、第１主面９１に含まれる。
　高周波モジュール５００では、複数の第１電子部品が、実装基板９の第１主面９１に実装されている。「第１電子部品が、実装基板９の第１主面９１に実装されている」とは、第１電子部品が実装基板９の第１主面９１に配置されていること（機械的に接続されていること）と、第１電子部品が実装基板９（の適宜の導体部）と電気的に接続されていることと、を含む。実装基板９の厚さ方向Ｄ１からの平面視で、複数の第１電子部品の各々の外縁は、例えば、四角形状である。複数の第１電子部品は、第１フィルタ１と、第２フィルタ２（図７参照）と、パワーアンプ５０７（図７参照）と、コントローラ５１５（図７参照）と、を含む。また、複数の第１電子部品は、入力整合回路５０３（図７参照）の回路素子（例えば、インダクタ）と、出力整合回路５０８（図７参照）の複数の回路素子（複数のインダクタ及び複数のキャパシタ）と、を含む。なお、出力整合回路５０８の複数の回路素子のうち一部の回路素子は、実装基板９に内蔵されていてもよい。また、高周波モジュール５００では、複数の第２電子部品が、実装基板９の第２主面９２に実装されている。「第２電子部品が、実装基板９の第２主面９２に実装されている」とは、第２電子部品が実装基板９の第２主面９２に配置されていること（機械的に接続されていること）と、第２電子部品が実装基板９（の適宜の導体部）と電気的に接続されていることと、を含む。複数の第２電子部品は、例えば、ローノイズアンプを含むＩＣチップと、スイッチ５０４と、を含む。
　第１フィルタ１は、図４に示すように、第１チップ１０と、第２チップ２０と、第１チップ１０と第２チップ２０との間に介在する枠状のスペーサ部１３０と、を有するスタック構造体ＳＴ１を含む。第１フィルタ１は、第１チップ１０と第２チップ２０とスペーサ部１３０とで囲まれた中空空間１３１を有する。高周波モジュール５００では、第１チップ１０の厚さ方向と実装基板９の厚さ方向Ｄ１とが平行である。第１チップ１０の厚さ方向と実装基板９の厚さ方向Ｄ１とは、平行であるが、厳密に平行である場合に限らず、第１チップ１０の厚さ方向と実装基板９の厚さ方向Ｄ１とのなす角度が１０°以下であればよい。
　第２フィルタ２は、複数の弾性波共振子を有する弾性波フィルタを含む。
　ローノイズアンプ５０１（図７参照）を含むＩＣチップは、実装基板９の第２主面９２に実装されている。実装基板９の厚さ方向Ｄ１からの平面視で、ローノイズアンプ５０１を含むＩＣチップの外縁は、四角形状である。
　パワーアンプ５０７（図７参照）は、電力増幅用ＩＣチップである。電力増幅用ＩＣチップは、増幅用トランジスタがＨＢＴ（Heterojunction Bipolar Transistor）の場合、例えばＧａＡｓ系ＩＣチップである。また、電力増幅用ＩＣチップは、例えば、増幅用トランジスタがバイポーラトランジスタ又はＦＥＴ（Field Effect Transistor）の場合、例えば、Ｓｉ系ＩＣチップである。
　コントローラ５１５（図７参照）は、パワーアンプ５０７を制御する機能を有するＩＣチップである。このＩＣチップは、Ｓｉ系ＩＣチップである。
　スイッチ５０４（図７参照）は、例えば、スイッチＩＣを含むＳｉ系ＩＣチップである。
　複数の外部接続端子は、実装基板９（図１参照）の第２主面９２に配置されている。「外部接続端子が実装基板９の第２主面９２に配置されている」とは、外部接続端子が実装基板９の第２主面９２に機械的に接続されていることと、外部接続端子が実装基板９（の適宜の導体部）と電気的に接続されていることと、を含む。複数の外部接続端子は、上述のように、アンテナ端子５３１と、信号出力端子５３２と、信号入力端子５３３と、複数の制御端子５３４と、複数の外部グランド端子と、を含んでいる。複数の外部グランド端子は、実装基板９のグランド層と電気的に接続されている。グランド層は高周波モジュール５００の回路グランドであり、高周波モジュール５００の複数の第１電子部品は、グランド層と電気的に接続されている電子部品を含む。また、高周波モジュール５００の複数の第２電子部品は、グランド層と電気的に接続されている電子部品を含む。
　第１樹脂層は、実装基板９の第１主面９１に配置されている。第１樹脂層は、樹脂（例えば、エポキシ樹脂）を含む。第１樹脂層は、樹脂の他にフィラーを含んでいてもよい。第１樹脂層は、電気絶縁性を有する。第１樹脂層は、実装基板９の第１主面９１に配置されている複数の第１電子部品の各々の少なくとも一部を覆っている。
　第２樹脂層は、実装基板９の第２主面９２に配置されている。第２樹脂層は、実装基板９の第２主面９２に実装されている複数の第２電子部品の各々の少なくとも一部と、複数の外部接続端子それぞれの側面と、を覆っている。第２樹脂層は、樹脂（例えば、エポキシ樹脂）を含む。第２樹脂層は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層の材料は、第１樹脂層の材料と同じ材料であってもよいし、異なる材料であってもよい。
　金属電極層は、第１樹脂層の少なくとも一部を覆っている。金属電極層は、導電性を有する。高周波モジュール５００では、金属電極層は、高周波モジュール５００の内外の電磁シールドを目的として設けられているシールド層である。金属電極層は、実装基板９の有するグランド層の外周面の少なくとも一部と接触している。これにより、金属電極層の電位をグランド層の電位と同じにすることができる。金属電極層は、複数の金属層を積層した多層構造を有しているが、これに限らず、１つの金属層であってもよい。金属層は、１又は複数種の金属を含む。金属電極層は、複数の金属層を積層した多層構造を有する場合、例えば、第１金属層（例えば、第１ステンレス鋼層）と、第１金属層上の第２金属層（例えば、Ｃｕ層）と、第２金属層上の第３金属層（例えば、第２ステンレス鋼層）と、を含む。第１ステンレス鋼層及び第２ステンレス鋼層の各々の材料は、ＦｅとＮｉとＣｒとを含む合金である。また、金属電極層は、１つの金属層の場合、例えば、Ｃｕ層である。
　以下、第１チップ１０と第２チップ２０とを有するスタック構造体ＳＴ１について、図１、２、３Ａ、３Ｂ及び４を参照しながら説明する。
　フィルタ１は、第１入出力端子Ｔ１、第２入出力端子Ｔ２（図６参照）及びグランド端子Ｔ５と、第１直列腕共振子Ｓ０１と、第１並列腕共振子Ｐ０１と、を含む。第１入出力端子Ｔ１、第２入出力端子Ｔ２及びグランド端子Ｔ５は、実装基板９の第１導体部９０１、第２導体部（図示せず）及びグランド導体部９０５に、それぞれ接続されている。
　フィルタ１では、図１に示すように、第１チップ１０が実装基板９上に配置されており、第２チップ２０が第１チップ１０上に配置されている。第１チップ１０は、直列腕共振子Ｓ０１及び並列腕共振子Ｐ０１のうちの一方である第１共振子１１を有する。第２チップ２０は、直列腕共振子Ｓ０１及び並列腕共振子Ｐ０１のうちの残りである第２共振子１２を有する。フィルタ１では、実装基板９の厚さ方向Ｄ１において、第１共振子１１と第２共振子１２とが互いに向かい合っている。フィルタ１は、第１接続導体部３１及び第２接続導体部３２を有する。第１接続導体部３１及び第２接続導体部３２は、実装基板９の厚さ方向Ｄ１において第１チップ１０と第２チップ２０との間に介在している。フィルタ１は、実装基板９の厚さ方向Ｄ１において第１チップ１０と第２チップ２０との間に介在しているスペーサ部１３０を更に有する。スペーサ部１３０は、枠状である。スタック構造体ＳＴ１は、第１チップ１０と第２チップ２０とスペーサ部１３０とで囲まれた中空空間１３１を有する。スペーサ部１３０の材料は、例えば、金属及びはんだの少なくとも一方を含む。
　第１チップ１０は、図１に示すように、第１直列腕共振子Ｓ０１及び第１並列腕共振子Ｐ０１のうちの一方である第１共振子１１を有する。実施形態１に係る高周波モジュール５００では、第１共振子１１は、第１並列腕共振子Ｐ０１である。第１チップ１０は、図３Ａに示すように、４つの並列腕共振子Ｐ１、Ｐ２、Ｐ３、Ｐ４を有している。第１チップ１０では、並列腕共振子Ｐ１が、第１並列腕共振子Ｐ０１を構成している。
　第１チップ１０は、図３Ａに示すように、第１基板１００と、４つの並列腕共振子Ｐ１～Ｐ４それぞれの一部を構成する複数の機能電極１８と、を含む。高周波モジュール５００では、フィルタ１が表面弾性波を利用する弾性波フィルタであり、複数の機能電極１８の各々は、ＩＤＴ（Interdigital Transducer）電極である。したがって、４つの並列腕共振子Ｐ１～Ｐ４の各々は、ＳＡＷ（Surface Acoustic Wave）共振子である。
　第１基板１００は、図１に示すように、実装基板９側とは反対側の第１主面１０１及び実装基板９側の第２主面１０２を有する。第１基板１００は、図４に示すように、圧電体層１２３（以下では、第１圧電体層１２３とも称する）と、高音速部材１２１（以下では、第１高音速部材１２１とも称する）と、を含む。高音速部材１２１は、圧電体層１２３を挟んで機能電極１８とは反対側に位置している高音速支持基板である。高音速部材１２１では、圧電体層１２３を伝搬する弾性波の音速よりも、高音速部材１２１を伝搬するバルク波の音速が高速である。ここにおいて、高音速部材１２１を伝搬するバルク波は、高音速部材１２１を伝搬する複数のバルク波のうち最も低音速なバルク波である。また、第１基板１００は、高音速部材１２１と圧電体層１２３との間に介在している低音速膜１２２（以下では、第１低音速膜１２２ともいう）を更に含む。低音速膜１２２は、圧電体層１２３を伝搬するバルク波の音速よりも、低音速膜１２２を伝搬するバルク波の音速が低速となる膜である。
　第１圧電体層１２３の材料は、例えば、リチウムタンタレート又はリチウムニオベイトを含む。
　第１高音速部材１２１の材料は、例えば、シリコンを含む。第１高音速部材１２１の材料は、例えば、シリコン、窒化アルミニウム、酸化アルミニウム、炭化ケイ素、窒化ケイ素、サファイア、リチウムタンタレート、リチウムニオベイト、水晶、アルミナ、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライト、マグネシア、及びダイヤモンドからなる群から選択される少なくとも１種の材料を含んでいればよい。
　第１低音速膜１２２の材料は、例えば、酸化ケイ素を含む。第１低音速膜１２２の材料は、酸化ケイ素に限定されない。第１低音速膜１２２の材料は、例えば、酸化ケイ素、ガラス、酸窒化ケイ素、酸化タンタル、酸化ケイ素にフッ素、炭素、若しくはホウ素を加えた化合物、又は、上記各材料を主成分とする材料であってもよい。
　複数の機能電極１８は、第１基板１００の第１主面１０１に配置されている。上述のように、複数の機能電極１８の各々は、ＩＤＴ電極である。実施形態１に係る高周波モジュール５００では、複数の機能電極１８のうち第１並列腕共振子Ｐ０１に対応する機能電極１８が、第１機能電極Ｅ１１（図１参照）を構成する。第１機能電極Ｅ１１は、第１共振子１１（図１参照）の一部を構成する。
　また、第１チップ１０は、図３Ａ及び４に示すように、第１基板１００の第１主面１０１に配置された複数（図示例では８つ）の反射器１９を含む。複数の反射器１９は、複数のＩＤＴ電極ごとにＩＤＴ電極に隣り合うように配置されている２つの反射器１９を含む。２つの反射器１９は、隣り合うＩＤＴ電極の有する複数の電極指の並んでいる方向を弾性波伝搬方向とする弾性波を反射する。
　また、第１チップ１０は、図３Ａに示すように、第１基板１００の第１主面１０１に配置された複数の配線部Ｗ１０を含む。複数の配線部Ｗ１０の各々は、図５に示した信号経路Ｒｕ１及び４つの並列腕経路Ｒｕ１１～Ｒｕ１４の少なくとも１つの一部を構成する。複数の配線部Ｗ１０は、上述の第１配線部Ｗ１（図１及び３Ａ参照）及び第２配線部Ｗ２（図１及び３Ａ参照）を含む。
　また、第１チップ１０は、図３Ａ及び４に示すように、第１基板１００の第１主面１０１に配置された第１金属部１５を含む。第１金属部１５は、実装基板９（図１参照）の厚さ方向Ｄ１からの平面視で、第１基板１００の外縁に沿った矩形枠状である。実装基板９の厚さ方向Ｄ１からの平面視で、第１金属部１５は、複数の機能電極１８、複数の反射器１９及び複数の配線部Ｗ１０を囲んでいる。
　また、第１チップ１０は、実装基板９（図１参照）の厚さ方向Ｄ１において第１基板１００を貫通している複数の貫通ビア導体Ｖ０を含む。複数の貫通ビア導体Ｖ０は、第１貫通ビア導体Ｖ１及び第２貫通ビア導体Ｖ２を含む。実装基板９の厚さ方向Ｄ１からの平面視で、第１貫通ビア導体Ｖ１は、第１入出力端子Ｔ１（第１端子４１）に重なる。第１貫通ビア導体Ｖ１は、第１入出力端子Ｔ１に接続されている。実装基板９の厚さ方向Ｄ１からの平面視で、第２貫通ビア導体Ｖ２は、グランド端子Ｔ５（第２端子４２）に重なる。第１基板１００の高音速部材１２１がシリコン基板の場合、例えば、複数の貫通ビア導体Ｖ０と高音速部材１２１との間には、電気絶縁膜が介在している。電気絶縁膜の材料は、例えば、酸化ケイ素を含む。
　また、第１チップ１０は、第１基板１００の第２主面１０２に配置された複数の外部端子を有する。複数の外部端子は、上述の第１入出力端子Ｔ１、第２入出力端子Ｔ２及びグランド端子Ｔ５を含む。複数の外部端子の各々は、導電性バンプを含む。
　第２チップ２０は、図１に示すように、第１直列腕共振子Ｓ０１及び第１並列腕共振子Ｐ０１のうちの残りである第２共振子１２を有する。実施形態１に係る高周波モジュール５００では、第２共振子１２は、第１直列腕共振子Ｓ０１である。第２チップ２０は、図３Ｂに示すように、４つの直列腕共振子Ｓ１、Ｓ２、Ｓ３、Ｓ４を有している。第２チップ２０では、直列腕共振子Ｓ１が、第１直列腕共振子Ｓ０１を構成している。
　第２チップ２０は、図３Ｂに示すように、第２基板２００と、４つの直列腕共振子Ｓ１～Ｓ４それぞれの一部を構成する複数の機能電極２８と、を含む。複数の機能電極２８の各々は、ＩＤＴ電極である。したがって、４つの直列腕共振子Ｓ１～Ｓ４の各々は、ＳＡＷ共振子である。
　第２基板２００は、図１に示すように、第１チップ１０側の第３主面２０１及び第１チップ１０側とは反対側の第４主面２０２を有する。第２基板２００は、図４に示すように、圧電体層２２３（以下では、第２圧電体層２２３とも称する）と、高音速部材２２１（以下では、第２高音速部材２２１とも称する）と、を含む。高音速部材２２１は、圧電体層２２３を挟んで機能電極２８とは反対側に位置している高音速支持基板である。高音速部材２２１では、圧電体層２２３を伝搬する弾性波の音速よりも、高音速部材２２１を伝搬するバルク波の音速が高速である。ここにおいて、高音速部材２２１を伝搬するバルク波は、高音速部材２２１を伝搬する複数のバルク波のうち最も低音速なバルク波である。また、第２基板２００は、高音速部材２２１と圧電体層２２３との間に介在している低音速膜２２２（以下では、第２低音速膜２２２ともいう）を更に含む。低音速膜２２２は、圧電体層２２３を伝搬するバルク波の音速よりも、低音速膜２２２を伝搬するバルク波の音速が低速となる膜である。
　第２圧電体層２２３の材料は、例えば、リチウムタンタレート又はリチウムニオベイトを含む。
　第２高音速部材２２１の材料は、例えば、シリコンを含む。第２高音速部材２２１の材料は、例えば、シリコン、窒化アルミニウム、酸化アルミニウム、炭化ケイ素、窒化ケイ素、サファイア、リチウムタンタレート、リチウムニオベイト、水晶、アルミナ、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライト、マグネシア、及びダイヤモンドからなる群から選択される少なくとも１種の材料を含んでいればよい。
　第２低音速膜２２２の材料は、例えば、酸化ケイ素を含む。第２低音速膜２２２の材料は、酸化ケイ素に限定されない。第２低音速膜２２２の材料は、例えば、酸化ケイ素、ガラス、酸窒化ケイ素、酸化タンタル、酸化ケイ素にフッ素、炭素、若しくはホウ素を加えた化合物、又は、上記各材料を主成分とする材料であってもよい。
　複数の機能電極２８は、第２基板２００の第３主面２０１に配置されている。上述のように、複数の機能電極２８の各々は、ＩＤＴ電極である。実施形態１に係る高周波モジュール５００では、複数の機能電極２８のうち第１直列腕共振子Ｓ０１に対応する機能電極２８が、第２機能電極Ｅ１２（図１参照）を構成する。第２機能電極Ｅ１２は、第２共振子１２（図１参照）の一部を構成する。
　また、第２チップ２０は、図３Ｂ及び４に示すように、第２基板２００の第３主面２０１に配置された複数（図示例では８つ）の反射器２９を含む。複数の反射器２９は、複数のＩＤＴ電極ごとにＩＤＴ電極に隣り合うように配置されている２つの反射器２９を含む。２つの反射器２９は、隣り合うＩＤＴ電極の有する複数の電極指の並んでいる方向を弾性波伝搬方向とする弾性波を反射する。
　また、第２チップ２０は、図３Ｂに示すように、第２基板２００の第３主面２０１に配置された複数の配線部Ｗ２０を含む。複数の配線部Ｗ２０の各々は、図５に示した信号経路Ｒｕ１及び４つの並列腕経路Ｒｕ１１～Ｒｕ１４の少なくとも１つの一部を構成する。複数の配線部Ｗ２０は、上述の第３配線部Ｗ３（図１及び３Ｂ参照）及び第４配線部Ｗ４（図１及び３Ｂ参照）を含む。
　また、第２チップ２０は、第２基板２００の第３主面２０１に配置された第２金属部２５を含む。第２金属部２５は、実装基板９（図１参照）の厚さ方向Ｄ１からの平面視で、第２基板２００の外縁に沿った矩形枠状である。実装基板９の厚さ方向Ｄ１からの平面視で、第２金属部２５は、複数の機能電極２８、複数の反射器２９及び複数の配線部Ｗ２０を囲んでいる。実装基板９の厚さ方向Ｄ１からの平面視で、第２金属部２５は、第１チップ１０の第１金属部１５に重なる。第１フィルタ１では、第１チップ１０の第１金属部１５と第２チップ２０の第２金属部２５とがスペーサ部１３０を介して接合されている（言い換えれば、スペーサ部１３０が第１チップ１０と第２チップ２０とを接合する接合部を構成している）。第１フィルタ１では、図１に示すように、第１基板１００と第１共振子１１とのうち第１共振子１１のほうが第１基板１００よりも第２チップ２０側に位置し、第２基板２００と第２共振子１２とのうち第２共振子１２のほうが第１チップ１０側に位置している。第１フィルタ１では、実装基板９の厚さ方向Ｄ１からの平面視で、第１共振子１１（第１並列腕共振子Ｐ０１）と第２共振子１２（第１直列腕共振子Ｓ０１）とが互いに重なる。第１フィルタ１では、実装基板９の厚さ方向Ｄ１からの平面視で、第１共振子１１の一部と第２共振子１２の一部とが重なるが、これに限らず、第１共振子１１の一部が第２共振子１２の全部に重なってもよいし、第１共振子１１の全部が第２共振子１２の一部に重なってもよいし、第１共振子１１の全部が第２共振子１２の全部に重なってもよい。第１フィルタ１では、実装基板９の厚さ方向Ｄ１からの平面視で、第１並列腕共振子Ｐ０１を構成する並列腕共振子Ｐ１と第１直列腕共振子Ｓ０１を構成する直列腕共振子Ｓ１とが重なるだけでなく、並列腕共振子Ｐ２（図３Ａ参照）と直列腕共振子Ｓ２（図３Ｂ参照）とが重なる。また、第１フィルタ１では、実装基板９の厚さ方向Ｄ１からの平面視で、並列腕共振子Ｐ３（図３Ａ参照）と直列腕共振子Ｓ３（図３Ｂ参照）とが重なる。また、第１フィルタ１では、実装基板９の厚さ方向Ｄ１からの平面視で、並列腕共振子Ｐ４（図３Ａ参照）と直列腕共振子Ｓ４（図３Ｂ参照）とが重なる。第１フィルタ１では、第１金属部１５と第２金属部２５とがスペーサ部１３０を介さずに直接接合されていてもよい。
　また、第１フィルタ１は、第１チップ１０と第２チップ２０とを接続する複数の接続導体部３９（図３Ｂ参照）を有している。複数の接続導体部３９の各々は、図５に示した信号経路Ｒｕ１及び４つの並列腕経路Ｒｕ１１～Ｒｕ１４の少なくとも１つの一部を構成する。複数の接続導体部３９は、上述の第１接続導体部３１（図１及び３Ｂ参照）及び第２接続導体部３２（図１及び３Ｂ参照）を含む。複数の接続導体部３９の各々は、例えば、導電性バンプを含む。なお、複数の接続導体部３９は、第２チップ２０の構成要素ではないが、第２チップ２０との位置関係を分かりやすくするために、図３Ｂに図示してある。複数の接続導体部３９は、第２チップ２０の構成要素であってもよい。
　高周波モジュール５００では、図１に示すように、第２貫通ビア導体Ｖ２と第１貫通ビア導体Ｖ１との間の距離Ｌｅ２は、第１配線部Ｗ１と第１貫通ビア導体Ｖ１との間の距離Ｌｅ１よりも短い。
　また、高周波モジュール５００では、第１共振子１１（並列腕共振子Ｐ０１）と第１貫通ビア導体Ｖ１との間の距離Ｌｅ３は、第１配線部Ｗ１と第１貫通ビア導体Ｖ１との間の距離Ｌｅ１よりも短い。
　高周波モジュール５００では、実装基板９の厚さ方向Ｄ１において、第２配線部Ｗ２とグランド導体部９０５との間の距離Ｈ２（図２参照）が、第１配線部Ｗ１と第４配線部Ｗ４との間の距離Ｈ１（図２参照）よりも長い。
　高周波モジュール５００では、上述のように、図２に太線の矢印で示す電流ループ経路Ｒｏ１が形成される。電流ループ経路Ｒｏ１は、第１導体部９０１－第１端子４１－第１貫通ビア導体Ｖ１－第１接続導体部３１－第３配線部Ｗ３－第２共振子１２－第４配線部Ｗ４－第２接続導体部３２－第１配線部Ｗ１－第１共振子１１－第２配線部Ｗ２－第２貫通ビア導体Ｖ２－第２端子４２－グランド導体部９０５の経路を含む。電流ループ経路Ｒｏ１は、図５の回路図において、第１入出力端子Ｔ１－直列腕共振子Ｓ１－並列腕共振子Ｐ１－グランド（グランド端子Ｔ５）の経路を含む。電流ループ経路Ｒｏ１は、この例に限らず、図４の回路図において、第２入出力端子Ｔ２－直列腕共振子Ｓ４－並列腕共振子Ｐ３－グランドの経路を含むように形成されてもよい。
　（２．５）通信装置の構造
　通信装置６００は、上述の図７に示すように、高周波モジュール５００と、信号処理回路６０１と、を備える。信号処理回路６０１を構成する複数の電子部品は、例えば、上述の回路基板に実装されていてもよいし、高周波モジュール５００が実装された回路基板（第１回路基板）とは別の回路基板（第２回路基板）に実装されていてもよい。
　（３）効果
　（３．１）高周波モジュール
　実施形態１に係る高周波モジュール５００は、実装基板９と、フィルタ１と、を備える。実装基板９は、第１導体部９０１、第２導体部及びグランド導体部９０５を有する。フィルタ１は、実装基板９上に配置されている。フィルタ１は、第１入出力端子Ｔ１、第２入出力端子Ｔ２及びグランド端子Ｔ５と、直列腕共振子Ｓ０１と、並列腕共振子Ｐ０１と、を含む。第１入出力端子Ｔ１、第２入出力端子Ｔ２及びグランド端子Ｔ５は、第１導体部９０１、第２導体部及びグランド導体部９０５に、それぞれ接続されている。直列腕共振子Ｓ０１は、第１入出力端子Ｔ１と第２入出力端子Ｔ２との間の信号経路Ｒｕ１に設けられており第１入出力端子Ｔ１に最も近い。並列腕共振子Ｐ０１は、信号経路Ｒｕ１とグランド導体部９０５との間に接続されており、直列腕共振子Ｓ０１に最も近い。フィルタ１では、第１チップ１０が実装基板９上に配置されており、第２チップ２０が第１チップ１０上に配置されている。第１チップ１０は、直列腕共振子Ｓ０１及び並列腕共振子Ｐ０１のうちの一方である第１共振子１１を有する。第２チップ２０は、直列腕共振子Ｓ０１及び並列腕共振子Ｐ０１のうちの残りである第２共振子１２を有する。フィルタ１では、実装基板９の厚さ方向Ｄ１において、第１共振子１１と第２共振子１２とが互いに向かい合っている。フィルタ１は、第１接続導体部３１及び第２接続導体部３２を有する。第１接続導体部３１及び第２接続導体部３２は、実装基板９の厚さ方向Ｄ１において第１チップ１０と第２チップ２０との間に介在している。第１チップ１０は、第１貫通ビア導体Ｖ１と、第２貫通ビア導体Ｖ２と、第１配線部Ｗ１と、第２配線部Ｗ２と、を有する。第１貫通ビア導体Ｖ１は、第１端子４１と第１接続導体部３１との間に介在している。第１端子４１は、第１入出力端子Ｔ１である。第２貫通ビア導体Ｖ２は、実装基板９の厚さ方向Ｄ１において、第２端子４２に接続されている。第２端子４２は、グランド端子Ｔ５である。第１配線部Ｗ１は、第２接続導体部３２と第１共振子１１とを接続している。第２配線部Ｗ２は、第１共振子１１と第２貫通ビア導体Ｖ２とを接続している。第２チップ２０は、第３配線部Ｗ３と、第４配線部Ｗ４と、を有する。第３配線部Ｗ３は、第１接続導体部３１と第２共振子１２とを接続している。第４配線部Ｗ４は、第２共振子１２と第２接続導体部３２とを接続している。第２貫通ビア導体Ｖ２と第１貫通ビア導体Ｖ１との間の距離Ｌｅ２は、第１配線部Ｗ１と第１貫通ビア導体Ｖ１との間の距離Ｌｅ１よりも短い。
　実施形態１に係る高周波モジュール５００によれば、フィルタ１の特性の低下を抑制することが可能となる。より詳細には、実施形態１に係る高周波モジュール５００では、第２貫通ビア導体Ｖ２と第１貫通ビア導体Ｖ１との間の距離Ｌｅ２が、第１配線部Ｗ１と第１貫通ビア導体Ｖ１との間の距離Ｌｅ１よりも短いので、距離Ｌｅ２が距離Ｌｅ１よりも長い場合と比べて、第１貫通ビア導体Ｖ１と第２貫通ビア導体Ｖ２とを含む電流ループ経路Ｒｏ１（図２参照）のループ面積を小さくできる。これにより、実施形態１に係る高周波モジュール５００では、電流ループ経路Ｒｏ１による磁界の発生範囲を狭くでき、電流ループ経路Ｒｏ１と他の電流ループ経路（例えば、第２フィルタ２と実装基板９とにわたって形成される電流ループ経路）との誘導結合を抑制することが可能となる。これにより、実施形態１に係る高周波モジュール５００は、フィルタ１の減衰特性の劣化を抑制することが可能となり、フィルタ１の特性の低下を抑制することが可能となる。高周波モジュール５００では、実装基板９の厚さ方向Ｄ１からの平面視で、第１共振子１１を通過する高周波信号と第２共振子１２を通過する高周波信号との向きが逆である。第１共振子１１が並列腕共振子Ｐ０の場合、第１共振子１１を通過する高周波信号は、フィルタ１の通過帯域外の高周波信号である。
　また、実施形態１に係る高周波モジュール５００では、第１共振子１１と第１貫通ビア導体Ｖ１との間の距離Ｌｅ３は、第１配線部Ｗ１と第１貫通ビア導体Ｖ１との間の距離Ｌｅ１よりも短い。これにより、実施形態１に係る高周波モジュール５００は、フィルタ１の特性の低下を、より抑制することが可能となる。
　また、実施形態１に係る高周波モジュール５００では、第１チップ１０は、並列腕共振子Ｐ０１を含む複数の並列腕共振子Ｐ１～Ｐ４を含む。第２チップ２０は、直列腕共振子Ｓ０１を含む複数の直列腕共振子Ｓ１～Ｓ４を含む。フィルタ１では、複数の並列腕共振子Ｐ１～Ｐ４と複数の直列腕共振子Ｓ１～Ｓ４とは一対一に対応している。実装基板９の厚さ方向Ｄ１からの平面視で、複数の並列腕共振子Ｐ１～Ｐ４と複数の直列腕共振子Ｓ１～Ｓ４とは、互いに対応する並列腕共振子及び直列腕共振子同士が重なる。これにより、実施形態１に係る高周波モジュール５００は、互いに対応する並列腕共振子及び直列腕共振し同士が重なっていない場合に比べて、互いに対応する並列腕共振子及び直列腕共振子同士の距離のばらつきによる寄生容量のばらつきを抑制することが可能となる。より詳細には、高周波モジュール５００は、図６に示す回路図における複数の寄生容量Ｃ１、Ｃ２、Ｃ３、Ｃ４それぞれのばらつきを抑制することが可能となる。寄生容量Ｃ１は、直列腕共振子Ｓ１と並列腕共振子Ｐ１との直列回路に並列接続される寄生容量である。寄生容量Ｃ２は、直列腕共振子Ｓ２と並列腕共振子Ｐ２との直列回路に並列接続される寄生容量である。寄生容量Ｃ３は、直列腕共振子Ｓ３と並列腕共振子Ｐ３との直列回路に並列接続される寄生容量である。寄生容量Ｃ４は、直列腕共振子Ｓ４と並列腕共振子Ｐ４との直列回路に並列接続される寄生容量である。
　（３．２）通信装置
　実施形態１に係る通信装置６００は、高周波モジュール５００と、信号処理回路６０１と、を備える。信号処理回路６０１は、高周波モジュール５００に接続されている。
　実施形態１に係る通信装置６００によれば、フィルタ１の特性の低下を抑制することが可能となる。
　（４）実施形態１の変形例
　（４．１）変形例１
　以下では、変形例１に係る高周波モジュール５００について、図８を参照しながら説明する。
　変形例１に係る高周波モジュール５００の回路構成は、図７に示した実施形態１に係る高周波モジュール５００の回路構成と同じである。また、フィルタ１の回路構成は、図５に示したフィルタ１の回路構成と同じである。
　変形例１に係る高周波モジュール５００は、実装基板９の厚さ方向Ｄ１からの平面視で、第１共振子１１のほうが第２共振子１２よりも第１貫通ビア導体Ｖ１から離れている点で、実施形態１に係る高周波モジュール５００と相違する。
　変形例１に係る高周波モジュール５００は、実施形態１に係る高周波モジュール５００と同様、第２貫通ビア導体Ｖ２と第１貫通ビア導体Ｖ１との間の距離Ｌｅ２が、第１配線部Ｗ１と第１貫通ビア導体Ｖ１との間の距離Ｌｅ１よりも短いという関係を満たすので、フィルタ１の特性の低下を抑制することが可能となる。
　（４．２）変形例２
　以下では、変形例２に係る高周波モジュール５００について、図９を参照しながら説明する。
　変形例２に係る高周波モジュール５００の回路構成は、図７に示した実施形態１に係る高周波モジュール５００の回路構成と同じである。また、フィルタ１の回路構成は、図５に示したフィルタ１の回路構成と同じである。
　変形例２に係る高周波モジュール５００は、図９に示すように、直列腕共振子Ｓ０１が信号経路Ｒｕ１において第２入出力端子Ｔ２に最も近い直列腕共振子Ｓ４で構成され、並列腕共振子Ｐ０１が並列腕共振子Ｐ３で構成されている点で、実施形態１に係る高周波モジュール５００と相違する。また、変形例２に係る高周波モジュール５００は、第１端子４１が第２入出力端子Ｔ２であり、第２端子４２がグランド端子Ｔ６である点で、実施形態１に係る高周波モジュール５００と相違する。実装基板９は、グランド端子Ｔ６が接続されるグランド導体部９０６を有する。
　変形例２に係る高周波モジュール５００は、実施形態１に係る高周波モジュール５００と同様、第２貫通ビア導体Ｖ２と第１貫通ビア導体Ｖ１との間の距離Ｌｅ２が、第１配線部Ｗ１と第１貫通ビア導体Ｖ１との間の距離Ｌｅ１よりも短いという関係を満たすので、フィルタ１の特性の低下を抑制することが可能となる。
　（４．３）変形例３
　以下では、変形例３に係る高周波モジュール５００について、図１０を参照しながら説明する。
　変形例３に係る高周波モジュール５００の回路構成は、図７に示した実施形態１に係る高周波モジュール５００の回路構成と同じである。また、フィルタ１の回路構成は、図５に示したフィルタ１の回路構成と同じである。
　変形例３に係る高周波モジュール５００は、第２チップ２０が４つの並列腕共振子Ｐ１～Ｐ４（図６参照）を有し、第１チップ１０が４つの直列腕共振子Ｓ１～Ｓ４を有している点で、実施形態１に係る高周波モジュール５００と相違する。変形例３に係る高周波モジュール５００は、第１直列腕共振子Ｓ０１（直列腕共振子Ｓ１）が第１共振子１１を構成し、第１並列腕共振子Ｐ０１（並列腕共振子Ｐ１）が第２共振子１２を構成している点で、実施形態１に係る高周波モジュール５００と相違する。また、変形例３に係る高周波モジュール５００は、グランド端子Ｔ５が第１端子４１を構成し、第１入出力端子Ｔ１が第２端子４２を構成している点で、実施形態１に係る高周波モジュール５００と相違する。変形例３に係る高周波モジュール５００では、第２チップ２０は、並列腕共振子Ｐ０１を含む複数の並列腕共振子Ｐ１～Ｐ４を有する。第１チップ１０は、直列腕共振子Ｓ０１を含む複数の直列腕共振子Ｓ１～Ｓ４を有する。フィルタ１では、複数の並列腕共振子Ｐ１～Ｐ４と複数の直列腕共振子Ｓ１～Ｓ４とは一対一に対応している。実装基板９の厚さ方向Ｄ１からの平面視で、複数の並列腕共振子Ｐ１～Ｐ４と複数の直列腕共振子Ｓ１～Ｓ４とは、互いに対応する並列腕共振子及び直列腕共振子同士が重なる。
　変形例３に係る高周波モジュール５００は、実施形態１に係る高周波モジュール５００と同様、第２貫通ビア導体Ｖ２と第１貫通ビア導体Ｖ１との間の距離Ｌｅ２が、第１配線部Ｗ１と第１貫通ビア導体Ｖ１との間の距離Ｌｅ１よりも短いという関係を満たすので、フィルタ１の特性の低下を抑制することが可能となる。
　（４．４）変形例４
　以下では、変形例４に係る高周波モジュール５００について、図１１を参照しながら説明する。
　変形例４に係る高周波モジュール５００の回路構成は、図７に示した実施形態１に係る高周波モジュール５００の回路構成と同じである。また、フィルタ１の回路構成は、図５に示したフィルタ１の回路構成と同じである。
　変形例４に係る高周波モジュール５００は、図１１に示すように、直列腕共振子Ｓ０１が信号経路Ｒｕ１において第２入出力端子Ｔ２に最も近い直列腕共振子Ｓ４（図５参照）で構成され、並列腕共振子Ｐ０１が並列腕共振子Ｐ３で構成されている点で、変形例３に係る高周波モジュール５００と相違する。また、変形例４に係る高周波モジュール５００は、第２端子４２が第２入出力端子Ｔ２であり、第１端子４１がグランド端子Ｔ６である点で、変形例３に係る高周波モジュール５００と相違する。実装基板９は、第２入出力端子Ｔ２が接続される第２導体部９０２と、グランド端子Ｔ６が接続されるグランド導体部９０６と、を有する。
　変形例４に係る高周波モジュール５００は、実施形態１に係る高周波モジュール５００と同様、第２貫通ビア導体Ｖ２と第１貫通ビア導体Ｖ１との間の距離Ｌｅ２が、第１配線部Ｗ１と第１貫通ビア導体Ｖ１との間の距離Ｌｅ１よりも短いという関係を満たすので、フィルタ１の特性の低下を抑制することが可能となる。
　（４．５）変形例５
　以下では、実施形態１に係る高周波モジュール５００の変形例５について、図１２、１３Ａ及び１３Ｂを参照しながら説明する。なお、変形例５に関し、実施形態１に係る高周波モジュール５００と同様の構成要素には同一の符号を付して説明を省略する。
　実施形態１に係る高周波モジュール５００の変形例５では、第１フィルタ１が、図１２に示すように、３つの直列腕共振子Ｓ１、Ｓ２、Ｓ３と、２つの縦結合型共振子ＤＭＳ１、ＤＭＳ２と、２つの並列腕共振子Ｐ１、Ｐ２と、を含む点で、実施形態１に係る高周波モジュール５００と相違する。変形例５では、実施形態１と同様、直列腕共振子Ｓ１が直列腕共振子Ｓ０１を構成し、並列腕共振子Ｐ１が並列腕共振子Ｐ０１を構成している。また、変形例５では、直列腕共振子Ｓ２と直列腕共振子Ｓ３との間に、２つの縦結合型共振子ＤＭＳ１、ＤＭＳ２の並列回路が接続されている。
　３つの直列腕共振子Ｓ１～Ｓ３及び２つの縦結合型共振子ＤＭＳ１、ＤＭＳ２の並列回路は、第１入出力端子Ｔ１と第２入出力端子Ｔ２との間の信号経路Ｒｕ１上に設けられている。
　変形例５では、図１３Ａに示すように、第１チップ１０が、３つの直列腕共振子Ｓ１～Ｓ３及び縦結合型共振子ＤＭＳ１を有し、第２チップ２０が、２つの並列腕共振子Ｐ１、Ｐ２及び縦結合型共振子ＤＭＳ２を有している。縦結合型共振子ＤＭＳ１は、２つの反射器１９と、この２つの反射器１９の間に配置されている５つの機能電極１８と、を含む。縦結合型共振子ＤＭＳ１における５つの機能電極１８の各々は、ＩＤＴ電極である。また、縦結合型共振子ＤＭＳ２は、２つの反射器２９と、この２つの反射器２９の間に配置されている５つの機能電極２８と、を含む。縦結合型共振子ＤＭＳ２における５つの機能電極２８の各々は、ＩＤＴ電極である。
　変形例５では、実施形態１に係る高周波モジュール５００と同様、実装基板９（図１参照）の厚さ方向Ｄ１からの平面視で、直列腕共振子Ｓ０１（直列腕共振子Ｓ１）と並列腕共振子Ｐ０１（並列腕共振子Ｐ１）とが重なる。また、変形例５では、実装基板９の厚さ方向Ｄ１からの平面視で、直列腕共振子Ｓ３と並列腕共振子Ｐ２とが重なる。また、変形例５では、実装基板９の厚さ方向Ｄ１からの平面視で、縦結合型共振子ＤＭＳ１と縦結合型共振子ＤＭＳ２とが重なる。また、変形例５では、直列腕共振子Ｓ２は、２つの並列腕共振子Ｐ１、Ｐ２及び縦結合型共振子ＤＭＳ２のいずれとも重ならない。
　変形例５では、実施形態１に係る高周波モジュール５００と同様、第２貫通ビア導体Ｖ２と第１貫通ビア導体Ｖ１との間の距離Ｌｅ２が、第１配線部Ｗ１と第１貫通ビア導体Ｖ１との間の距離Ｌｅ１よりも短いという関係を満たすので、フィルタ１の特性の低下を抑制することが可能となる。
　（４．６）実施形態１のその他の変形例
　第１チップ１０における第１基板１００は、例えば、第１高音速部材１２１の代わりに、第１支持基板と、第１支持基板と第１低音速膜１２２との間に介在する第１高音速膜と、を有する構成であってもよい。第１高音速膜は、第１圧電体層１２３を伝搬する弾性波の音速よりも、第１高音速膜を伝搬するバルク波の音速が高速となる膜である。また、第２チップ２０における第２基板２００は、例えば、第２高音速部材２２１の代わりに、第２支持基板と、第２支持基板と第２低音速膜２２２との間に介在する第２高音速膜と、を有する構成であってもよい。第２高音速膜は、第２圧電体層２２３を伝搬する弾性波の音速よりも、第２高音速膜を伝搬するバルク波の音速が高速となる膜である。第１高音速膜及び第２高音速膜の各々の材料は、例えば、窒化ケイ素であるが、窒化ケイ素に限定されず、ダイヤモンドライクカーボン、窒化アルミニウム、炭化ケイ素、酸窒化ケイ素、シリコン、サファイア、タンタル酸リチウム、ニオブ酸リチウム、水晶、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライト、マグネシア及びダイヤモンドからなる群から選択される少なくとも１種の材料であってもよい。
　また、第１基板１００は、例えば、第１低音速膜１２２と第１圧電体層１２３との間に介在する第１密着層を含んでいてもよい。第１密着層は、例えば、樹脂（エポキシ樹脂、ポリイミド樹脂）からなる。また、第１基板１００は、第１低音速膜１２２と第１圧電体層１２３との間、第１圧電体層１２３上、又は第１低音速膜１２２下のいずれかに第１誘電体膜を備えていてもよい。また、第２基板２００は、例えば、第２低音速膜２２２と第２圧電体層２２３との間に介在する第２密着層を含んでいてもよい。第２密着層は、例えば、樹脂（エポキシ樹脂、ポリイミド樹脂）からなる。また、第２基板２００は、第２低音速膜２２２と第２圧電体層２２３との間、第２圧電体層２２３上、又は第２低音速膜２２２下のいずれかに第２誘電体膜を備えていてもよい。また、第１チップ１０は、第１圧電体層１２３上に設けられて複数の機能電極１８及び複数の反射器１９を覆っている第１保護膜を更に備えていてもよい。第１保護膜の材料は、例えば、酸化ケイ素である。また、第２チップ２０は、第２圧電体層２２３上に設けられて複数の機能電極２８及び複数の反射器２９を覆っている第２保護膜を更に備えていてもよい。第２保護膜の材料は、例えば、酸化ケイ素である。
　また、第１チップ１０では、第１基板１００が第１圧電性基板を構成しているが、第１圧電性基板は、第１高音速部材１２１と第１低音速膜１２２と第１圧電体層１２３とを含む積層型基板に限らず、例えば、第１圧電基板であってもよい。第１圧電基板は、例えば、リチウムタンタレート基板又はリチウムニオベイト基板である。
　また、第２チップ２０では、第２基板２００が第２圧電性基板を構成しているが、第２圧電性基板は、第２高音速部材２２１と第２低音速膜２２２と第２圧電体層２２３とを含む積層型基板に限らず、例えば、第２圧電基板であってもよい。第２圧電基板は、例えば、リチウムタンタレート基板又はリチウムニオベイト基板である。
　（実施形態２）
　実施形態２に係る高周波モジュール５００Ａについて、図１４～１７を参照して説明する。実施形態２に係る高周波モジュール５００Ａに関し、実施形態１に係る高周波モジュール５００と同様の構成要素については、同一の符号を付して説明を省略する。
　高周波モジュール５００Ａでは、実装基板９は、第１導体部９０１、第２導体部（図示せず）及びグランド導体部９０５（以下、第１グランド導体部９０５ともいう）の他に、第３導体部９０３（図１５参照）と、第１グランド導体部９０５とは別のグランド導体部９０７（図１５参照）と、を更に有する。なお、図１４における実装基板９と図１５における実装基板９とは１つの実装基板９である。
　第１フィルタ１の構成は、実施形態１に係る高周波モジュール５００における第１フィルタ１と同じである。
　第２フィルタ２は、複数の弾性波共振子を有する。複数の弾性波共振子は、例えば、図１６に示すように、７つの直列腕共振子Ｓ１１、Ｓ１２、Ｓ１３１、Ｓ１３２、Ｓ１３３、Ｓ１４、Ｓ１５と、４つの並列腕共振子Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４と、を含む。７つの直列腕共振子Ｓ１１、Ｓ１２、Ｓ１３１、Ｓ１３２、Ｓ１３３、Ｓ１４、Ｓ１５は、第３入出力端子Ｔ３と第１入出力端子Ｔ１との間の第２信号経路Ｒｕ２（以下、直列腕経路Ｒｕ２ともいう）上に設けられている。並列腕共振子Ｐ１１は、直列腕経路Ｒｕ２における直列腕共振子Ｓ１１及び直列腕共振子Ｓ１２間の経路と、グランドと、の間の経路Ｒｕ２１（並列腕経路Ｒｕ２１）上に設けられている。並列腕共振子Ｐ１２は、直列腕経路Ｒｕ２における直列腕共振子Ｓ１２と２つの直列腕共振子Ｓ１３１、Ｓ１３２の並列回路と間の経路と、グランドとの間の経路Ｒｕ２２（並列腕経路Ｒｕ２２）上に設けられている。並列腕共振子Ｐ１３は、直列腕経路Ｒｕ２における直列腕共振子Ｓ１３３及び直列腕共振子Ｓ１４間の経路と、グランドと、の間の経路Ｒｕ２３（並列腕経路Ｒｕ２３）上に設けられている。並列腕共振子Ｐ１４は、直列腕経路Ｒｕ２における直列腕共振子Ｓ１４及び直列腕共振子Ｓ１５間の経路と、グランドと、の間の経路Ｒｕ２４（並列腕経路Ｒｕ２４）上に設けられている。図１６の例では、７つの直列腕共振子Ｓ１１、Ｓ１２、Ｓ１３１、Ｓ１３２、Ｓ１３３、Ｓ１４、Ｓ１５のうち３つの直列腕共振子Ｓ１１、Ｓ１２、Ｓ１５の各々は、複数（例えば、２つ）の分割共振子により構成されているが、これに限らない。また、第２フィルタ２では、直列腕共振子Ｓ１３１と直列腕共振子Ｓ１３２とが並列接続されている。なお、図１７中に矢印で示した複数の経路の各々は、実施形態１で説明した電流ループ経路Ｒｏ１と同様に形成される電流ループ経路の一部である。
　第２フィルタ２は、図１５に示すように、第３入出力端子Ｔ３と、グランド端子Ｔ７と、直列腕共振子Ｓ０３と、並列腕共振子Ｐ０３と、を含む。第３入出力端子Ｔ３は、第３導体部９０３に接続されている。グランド端子Ｔ７は、グランド端子Ｔ５である第１グランド端子Ｔ５とは異なり、グランド導体部９０７に接続されている。直列腕共振子Ｓ０３は、信号経路Ｒｕ１である第１信号経路Ｒｕ１とは別の、第１入出力端子Ｔ１と第３入出力端子Ｔ３との間の第２信号経路Ｒｕ２に設けられている。直列腕共振子Ｓ０３は、第３入出力端子Ｔ３に最も近い。並列腕共振子Ｐ０３は、第２信号経路Ｒｕ２とグランド導体部９０７とに接続されており、直列腕共振子Ｓ０３に最も近い。第２フィルタ２では、第３チップ３０が実装基板９上に配置されており、第４チップ４０が第３チップ３０上に配置されている。
　第３チップ３０は、直列腕共振子Ｓ０３及び並列腕共振子Ｐ０３のうちの一方である第３共振子１３を有する。第４チップ４０は、直列腕共振子Ｓ０３及び並列腕共振子Ｐ０３の残りである第４共振子１４を有する。第２フィルタ２では、実装基板９の厚さ方向Ｄ１において、直列腕共振子Ｓ０３と並列腕共振子Ｐ０３とが互いに向かい合っている。
　第２フィルタ２は、第３接続導体部３３及び第４接続導体部３４を有する。第３接続導体部３３及び第４接続導体部３４は、実装基板９の厚さ方向Ｄ１において第３チップ３０と第４チップ４０との間に介在している。
　第３チップ３０は、第３貫通ビア導体Ｖ３と、第４貫通ビア導体Ｖ４と、第５配線部Ｗ５と、第６配線部Ｗ６と、を有する。第３貫通ビア導体Ｖ３は、実装基板９の厚さ方向Ｄ１において、第３入出力端子Ｔ３及び第２グランド端子Ｔ６のうちの一方である第３端子４３と第３接続導体部３３との間に介在している。第３貫通ビア導体Ｖ３と第３端子４３とは、第３チップ３０において互いに電気的に接続されていればよく、実装基板９の厚さ方向Ｄ１において第３貫通ビア導体Ｖ３と第３端子４３とが重なることは必須ではない。第４貫通ビア導体Ｖ４は、実装基板９の厚さ方向Ｄ１において、第３入出力端子Ｔ３及び第２グランド端子Ｔ６のうちの残りである第４端子４４に重なる。第４貫通ビア導体Ｖ４は、第３チップ３０において、第４端子４４に電気的に接続されていればよく、実装基板９の厚さ方向Ｄ１において第４貫通ビア導体Ｖ４と第４端子４４とが重なることは必須ではない。
　第５配線部Ｗ５は、第４接続導体部３４と第３共振子１３とを接続している。第６配線部Ｗ６は、第３共振子１３と第４貫通ビア導体Ｖ４とを接続している。第４チップ４０は、第７配線部Ｗ７と、第８配線部Ｗ８と、を有する。第７配線部Ｗ７は、第３接続導体部３３と第４共振子１４とを接続している。第８配線部Ｗ８は、第４共振子１４と第４接続導体部３４とを接続している。第４貫通ビア導体Ｖ４と第３貫通ビア導体Ｖ３との間の距離Ｌｅ５は、第５配線部Ｗ５と第３貫通ビア導体Ｖ３との間の距離Ｌｅ４よりも短い。
　第３チップ３０は、第３基板３００と、第３機能電極Ｅ１３と、を含む。第３基板３００は、実装基板９側とは反対側の第５主面３０１及び実装基板９側の第６主面３０２を有する。第３基板３００は、第３圧電性基板であり、第１基板１００を構成する第１圧電性基板と同様の積層型基板であるが、これに限らず、第１圧電基板と同様の圧電基板であってもよい。第３機能電極Ｅ１３は、第３基板３００における第５主面３０１に設けられている複数の機能電極（ＩＤＴ電極）のうち並列腕共振子Ｐ０３（並列腕共振子Ｐ１１）の機能電極である。第３機能電極Ｅ１３は、第３共振子１３の一部を構成する。
　第３貫通ビア導体Ｖ３及び第４貫通ビア導体Ｖ４は、第３基板３００を貫通している。第５配線部Ｗ５及び第６配線部Ｗ６は、第３基板３００の第５主面３０１上に配置されている。
　第４チップ４０は、第４基板４００と、第４機能電極Ｅ１４と、を含む。第４基板４００は、第３チップ３０側の第７主面４０１及び第３チップ３０側とは反対側の第８主面４０２を有する。第４基板４００は、第４圧電性基板であり、第２基板２００を構成する第２圧電性基板と同様の積層型基板であるが、これに限らず、第２圧電基板と同様の圧電基板であってもよい。第４機能電極Ｅ１４は、第４基板４００における第７主面４０１に設けられて設けられている複数の機能電極（ＩＤＴ電極）のうち直列腕共振子Ｓ０３（直列腕共振子Ｓ１１）の機能電極である。第４機能電極Ｅ１４は、第４共振子１４の一部を構成する。
　第７配線部Ｗ７及び第８配線部Ｗ８は、第４基板４００の第７主面４０１上に配置されている。
　実施形態２に係る高周波モジュール５００Ａでは、第４貫通ビア導体Ｖ４と第３貫通ビア導体Ｖ３との間の距離Ｌｅ５は、第３共振子１３と第３貫通ビア導体Ｖ３との間の距離Ｌｅ６よりも短い。これにより、実施形態２に係る高周波モジュール５００Ａによれば、第２フィルタ２の特性の低下を抑制することが可能となる。
　実施形態２に係る高周波モジュール５００Ａでは、第１フィルタ１及び第２フィルタ２それぞれのフィルタ特性の低下を抑制することが可能となる。より詳細には、実施形態２に係る高周波モジュール５００Ａでは、第１フィルタの通過帯域（Ｂａｎｄ２５の受信帯域に対応）の低周波側及び高周波側それぞれの減衰特性の低下を抑制でき、第２フィルタ２の通過帯域（Ｂａｎｄ２５の送信帯域に対応）の低周波側及び高周波側それぞれの減衰特性の低下を抑制できる。
　高周波モジュール５００Ａの変形例１では、図１８Ａに示すように、第１基板１００と第３基板３００とが共通であり、図１８Ｂに示すように、第２基板２００と第４基板４００とが共通である。変形例１では、高周波モジュール５００Ａの小型化を図ることが可能となる。図１８Ａでは、第３基板３００の第５主面３０１（図１５参照）に複数の機能電極３８が設けられており、複数の機能電極３８のうち１つの機能電極３８が上述の第３機能電極Ｅ１３を構成している。また、図１８Ｂでは、第４基板４００の第７主面４０１（図１５参照）に複数の機能電極４８が設けられており、複数の機能電極４８のうち１つの機能電極４８が上述の第４機能電極Ｅ１４を構成している。高周波モジュール５００Ａの変形例１では、実施形態１の変形例３に係る高周波モジュール５００（図１０参照）と同様、第１基板１００を含む第１チップ１０に対応する部分が、第１フィルタ１の４つの直列腕共振子Ｓ１～Ｓ４を有し、第２基板２００を含む第２チップ２０に対応する部分が、第１フィルタ１の４つの並列腕共振子Ｐ１～Ｐ４を有している。また、高周波モジュール５００Ａの変形例１では、第３基板３００を含む第３チップ３０に対応する部分が、第２フィルタ２の４つの直列腕共振子Ｓ１１、Ｓ１２、Ｓ１４、Ｓ１５及び１つの並列腕共振子Ｐ１２を有し、第４基板４００を含む第４チップ４０に対応する部分が、第２フィルタ２の２つの直列腕共振子Ｓ１３１、Ｓ１３２及び３つの並列腕共振子Ｐ１１、Ｐ１３、Ｐ１４を有している。また、高周波モジュール５００Ａの変形例２は、図１９Ａに示すように、第１基板１００を含む第１チップ１０に対応する部分が、第１フィルタ１の４つの並列腕共振子Ｐ１～Ｐ４を有し、第２基板２００を含む第２チップ２０に対応する部分が、第１フィルタ１の４つの直列腕共振子Ｓ１～Ｓ４を有している点で、高周波モジュール５００Ａの変形例１と相違する。
　高周波モジュール５００Ａの変形例１、２では、高周波モジュール５００Ａの小型化を図ることが可能となる。
　高周波モジュール５００Ａの変形例３では、図２０、２１Ａ及び２１Ｂに示すように、第１フィルタ１が、実施形態１の変形例５と同様、３つの直列腕共振子Ｓ１、Ｓ２、Ｓ３と、２つの縦結合型共振子ＤＭＳ１、ＤＭＳ２と、２つの並列腕共振子Ｐ１、Ｐ２と、を含んでいる点で、実施形態２の高周波モジュール５００Ａの変形例１と相違する。また、高周波モジュール５００Ａの変形例３では、第１基板１００を含む第１チップ１０に対応する部分が、第１フィルタ１の３つの直列腕共振子Ｓ１～Ｓ３及び１つの縦結合型共振子ＤＭＳ１を有し、第２基板２００を含む第２チップ２０に対応する部分が、第１フィルタ１の２つの並列腕共振子Ｐ１、Ｐ２及び１つの縦結合型共振子ＤＭＳ２を有している。また、高周波モジュール５００Ａの変形例３では、第３基板３００を含む第３チップ３０に対応する部分が、第２フィルタ２の２つの直列腕共振子Ｓ１３１、１３２及び３つの並列腕共振子Ｐ１１、Ｐ１３、Ｐ１４を有し、第４基板４００を含む第４チップ４０に対応する部分が、第２フィルタ２の４つの直列腕共振子Ｓ１１、Ｓ１２，Ｓ１４、Ｓ１５及び１つの並列腕共振子Ｐ１２を有している。
　（実施形態３）
　以下では、実施形態３に係る高周波モジュール５００について、図１、２２Ａ及び２２Ｂを参照しながら説明する。なお、実施形態３に係る高周波モジュール５００に関し、実施形態１に係る高周波モジュール５００と同様の構成要素には同一の符号を付して説明を省略する。
　実施形態３では、第１チップ１０は、図２２Ａに示すように、第１基板１００の第１主面１０１に配置された第１金属部１５と、実装基板９の厚さ方向Ｄ１からの平面視で第１金属部１５に重なる複数の貫通ビア導体Ｖ０を更に含む。第１金属部１５は、実装基板９（図１参照）の厚さ方向Ｄ１からの平面視で、第１基板１００の外縁に沿った形状（ここでは、矩形枠状）を有する。
　高周波モジュール５００では、第１金属部１５に重なる複数の貫通ビア導体Ｖ０は、第１基板１００を貫通している。第２貫通ビア導体Ｖ２は、グランド端子Ｔ５と、グランドに接続される第１金属部１５とに接続されている。
　実施形態３の高周波モジュール５００によれば、第１チップ１０が、グランドに接続される第１金属部１５に接続されている複数の貫通ビア導体Ｖ０を含むので、グランド端子Ｔ５の電位の変動を抑制できる。これにより、実施形態３に係る高周波モジュール５００によれば、第１貫通ビア導体Ｖ１と第２貫通ビア導体Ｖ２とを含む電流ループ経路Ｒｏ１（図２参照）と他の電流ループ経路との不要な誘導結合を抑制でき、フィルタ１の減衰特性の劣化を抑制することが可能となる。
　第１チップ１０が第１金属部１５に重なる複数の貫通ビア導体Ｖ０を含み、第２貫通ビア導体Ｖ２が、グランド端子Ｔ５と、グランドに接続される第１金属部１５とに接続されている構成は、実施形態３に限らず、例えば、図１８Ａ、図１９Ａ又は図２１Ａの構成において採用してもよい。
　（その他の変形例）
　上記の実施形態１～３等は、本発明の様々な実施形態の一つに過ぎない。上記の実施形態１、２等は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能であり、互いに異なる実施形態の互いに異なる構成要素を適宜組み合わせてもよい。
　例えば、高周波モジュール５００、５００Ａでは、第１フィルタ１は、実施形態１と実施形態１の変形例４とを組み合わせた構成であってもよい。この構成では、第２チップ２０は、直列腕共振子Ｓ０１（直列腕共振子Ｓ１）である第１直列腕共振子Ｓ０１とは別に、第２直列腕共振子（直列腕共振子Ｓ４）を更に含む。また、この構成では、第１チップ１０は、並列腕共振子Ｐ０１（並列腕共振子Ｐ１）である第１並列腕共振子Ｐ０１とは別に、第２並列腕共振子（並列腕共振子Ｐ３）を更に含む。また、この構成では、第２並列腕共振子は、第２直列腕共振子と第２グランド導体部９０６とに接続されている。また、この構成では、実装基板９の厚さ方向Ｄ１からの平面視で、第２直列腕共振子及び第２並列腕共振子は、互いに重ならない。また、実施形態１と実施形態１の変形例４とを組み合わせた構成の変形例では、第１チップ１０が直列腕共振子Ｓ０１（直列腕共振子Ｓ１）である第１直列腕共振子Ｓ０１とは別に、第２直列腕共振子（直列腕共振子Ｓ４）を更に含み、第２チップ２０が並列腕共振子Ｐ０１（並列腕共振子Ｐ１）である第１並列腕共振子Ｐ０１とは別に、第２並列腕共振子（並列腕共振子Ｐ３）を更に含んでもよい。
　また、高周波モジュール５００、５００Ａでは、第１フィルタ１が、ＴＤＤ方式の第１通信バンドに対応する通過帯域を有し、第２フィルタ２が、ＴＤＤ方式の第２通信バンドに対応する通過帯域を有し、第１通信バンドと第２通信バンドとは非同期通信が可能であってもよい。この場合、例えば、第１通信バンドは、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ３９であり、第２通信バンドは、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ４１である。
　また、第１フィルタ１及び第２フィルタ２の各々は、表面弾性波フィルタである場合に限らず、バルク弾性波フィルタであってもよい。バルク弾性波フィルタでは、複数の弾性波共振子の各々が、ＢＡＷ共振子である。ＢＡＷ共振子は、ＦＢＡＲ（Film Bulk Acoustic Resonator）又はＳＭＲ（Solidly Mounted Resonator）である。第１フィルタ１は、バルク弾性波フィルタの場合、第１基板１００及び第２基板２００の各々として、例えば、シリコン基板又はスピネル基板を含む。また、第２フィルタ２は、バルク弾性波フィルタの場合、第３基板３００及び第４基板４００の各々として、例えば、シリコン基板又はスピネル基板を含む。
　また、高周波モジュール５００、５００Ａは、複数の第２電子部品が実装基板９の第２主面９２ではなく第１主面９１に実装された構成であり、第２樹脂層を備えていない構成であってもよい。
　また、第１フィルタ１が直列腕共振子を１つしか含まない場合、第１入出力端子Ｔ１又は第２入出力端子Ｔ２に最も近い直列腕共振子Ｓ０１は、第１フィルタ１が含む１つの直列腕共振子である。また、第１フィルタ１が並列腕共振子を１つしか含まない場合、直列腕共振子Ｓ０１に最も近い並列腕共振子Ｐ０１は、第１フィルタ１が含む１つの並列腕共振子である。
　また、第２フィルタ２が直列腕共振子を１つしか含まない場合、第１入出力端子Ｔ１又は第３入出力端子Ｔ３に最も近い第３直列腕共振子Ｓ０３は、第２フィルタ２が含む１つの直列腕共振子である。また、第２フィルタ２が並列腕共振子を１つしか含まない場合、第３直列腕共振子Ｓ０３に最も第３並列腕共振子Ｐ０３は、第２フィルタ２が含む１つの並列腕共振子である。
　また、第１フィルタ１及び第２フィルタ２の各々は、ラダー型フィルタに限らず、例えば、Ｔ型フィルタであってもよい。
　また、第１フィルタ１及び第２フィルタ２の各々は、例えば、弾性境界波、板波等を利用する弾性波フィルタであってもよい。
　また、高周波モジュール５００、５００Ａの回路構成は、上述の図７の例に限らない。高周波モジュール５００、５００Ａは、例えば、キャリアアグリゲーション及びデュアルコネクティビティに対応可能な高周波フロントエンド回路を有していてもよい。また、高周波モジュール５００、５００Ａは、例えば、ＭＩＭＯ（Multi Input Multi Output）対応の高周波フロントエンド回路を有していてもよい。
　（態様）
　本明細書には、以下の態様が開示されている。
　第１の態様に係る高周波モジュール（５００；５００Ａ）は、実装基板（９）と、フィルタ（１）と、を備える。実装基板（９）は、第１導体部（９０１）、第２導体部（９０２）及びグランド導体部（９０５）を有する。フィルタ（１）は、実装基板（９）上に配置されている。フィルタ（１）は、第１入出力端子（Ｔ１）、第２入出力端子（Ｔ２）及びグランド端子（Ｔ５）と、直列腕共振子（Ｓ０１）と、並列腕共振子（Ｐ０１）と、を含む。第１入出力端子（Ｔ１）、第２入出力端子（Ｔ２）及びグランド端子（Ｔ５）は、第１導体部（９０１）、第２導体部（９０２）及びグランド導体部（９０５）に、それぞれ接続されている。直列腕共振子（Ｓ０１）は、第１入出力端子（Ｔ１）と第２入出力端子（Ｔ２）との間の信号経路（Ｒｕ１）に設けられており第１入出力端子（Ｔ１）又は第２入出力端子（Ｔ２）に最も近い。並列腕共振子（Ｐ０１）は、信号経路（Ｒｕ１）とグランド導体部（９０５）との間に接続されており、直列腕共振子（Ｓ０１）に最も近い。フィルタ（１）では、第１チップ（１０）が実装基板（９）上に配置されており、第２チップ（２０）が第１チップ（１０）上に配置されている。第１チップ（１０）は、直列腕共振子（Ｓ０１）及び並列腕共振子（Ｐ０１）のうちの一方である第１共振子（１１）を有する。第２チップ（２０）は、直列腕共振子（Ｓ０１）及び並列腕共振子（Ｐ０１）のうちの残りである第２共振子（１２）を有する。フィルタ（１）では、実装基板（９）の厚さ方向（Ｄ１）において、第１共振子（１１）と第２共振子（１２）とが互いに向かい合っている。フィルタ（１）は、第１接続導体部（３１）及び第２接続導体部（３２）を有する。第１接続導体部（３１）及び第２接続導体部（３２）は、実装基板（９）の厚さ方向（Ｄ１）において第１チップ（１０）と第２チップ（２０）との間に介在している。第１チップ（１０）は、第１貫通ビア導体（Ｖ１）と、第２貫通ビア導体（Ｖ２）と、第１配線部（Ｗ１）と、第２配線部（Ｗ２）と、を有する。第１貫通ビア導体（Ｖ１）は、第１端子（４１）と第１接続導体部（３１）との間に介在している。第１端子（４１）は、第１入出力端子（Ｔ１）及び第２入出力端子（Ｔ２）のうち直列腕共振子（Ｓ０１）に最も近い入出力端子とグランド端子（Ｔ５）との一方である。第２貫通ビア導体（Ｖ２）は、第２端子（４２）に接続されている。第２端子（４２）は、第１入出力端子（Ｔ１）及び第２入出力端子（Ｔ２）のうち直列腕共振子（Ｓ０１）に最も近い入出力端子とグランド端子（Ｔ５）とのうちの残りである。第１配線部（Ｗ１）は、第２接続導体部（３２）と第１共振子（１１）とを接続している。第２配線部（Ｗ２）は、第１共振子（１１）と第２貫通ビア導体（Ｖ２）とを接続している。第２チップ（２０）は、第３配線部（Ｗ３）と、第４配線部（Ｗ４）と、を有する。第３配線部（Ｗ３）は、第１接続導体部（３１）と第２共振子（１２）とを接続している。第４配線部（Ｗ４）は、第２共振子（１２）と第２接続導体部（３２）とを接続している。第２貫通ビア導体（Ｖ２）と第１貫通ビア導体（Ｖ１）との間の距離（Ｌｅ２）は、第１配線部（Ｗ１）と第１貫通ビア導体（Ｖ１）との間の距離（Ｌｅ１）よりも短い。
　第１の態様に係る高周波モジュール（５００；５００Ａ）によれば、フィルタ（１）の特性の低下を抑制することが可能となる。
　第２の態様に係る高周波モジュール（５００；５００Ａ）では、第１の態様において、第１チップ（１０）は、第１基板（１００）と、第１機能電極（Ｅ１１）と、を含む。第１基板（１００）は、実装基板（９）側とは反対側の第１主面（１０１）及び実装基板（９）側の第２主面（１０２）を有する。第１機能電極（Ｅ１１）は、第１基板（１００）における第１主面（１０１）に設けられている。第１機能電極（Ｅ１１）は、第１共振子（１１）の一部を構成する。第１貫通ビア導体（Ｖ１）は、第１基板（１００）を貫通している。第１入出力端子（Ｔ１）、第２入出力端子（Ｔ２）及びグランド端子（Ｔ５）は、第１基板（１００）の第２主面（１０２）側に配置されている。第１配線部（Ｗ１）及び第２配線部（Ｗ２）は、第１基板（１００）の第１主面（１０１）に配置されている。第２チップ（２０）は、第２基板（２００）と、第２機能電極（Ｅ１２）と、を含む。第２基板（２００）は、第１チップ（１０）側の第３主面（２０１）及び第１チップ（１０）側とは反対側の第４主面（２０２）を有する。第２機能電極（Ｅ１２）は、第２基板（２００）における第３主面（２０１）に設けられている。第２機能電極（Ｅ１２）は、第２共振子（１２）の一部を構成する。第２貫通ビア導体（Ｖ２）は、第２基板（２００）を貫通している。第３配線部（Ｗ３）及び第４配線部（Ｗ４）は、第２基板（２００）の第３主面（２０１）に配置されている。
　第３の態様に係る高周波モジュール（５００；５００Ａ）では、第２の態様において、第１共振子（１１）と第１貫通ビア導体（Ｖ１）との間の距離（Ｌｅ３）は、第１配線部（Ｗ１）と第１貫通ビア導体（Ｖ１）との間の距離（Ｌｅ１）よりも短い。
　第３の態様に係る高周波モジュール（５００；５００Ａ）によれば、フィルタ（１）の特性の低下を、より抑制することが可能となる。
　第４の態様に係る高周波モジュール（５００；５００Ａ）では、第２又は３の態様において、実装基板（９）は、グランド導体部（９０５）である第１グランド導体部（９０５）とは別の第２グランド導体部（９０６）を更に有する。第２チップ（２０）及び第１チップ（１０）のうちの一方は、直列腕共振子（Ｓ０１）である第１直列腕共振子（Ｓ０１）とは別に、第２直列腕共振子（直列腕共振子Ｓ４）を更に含む。第２直列腕共振子（直列腕共振子Ｓ４）は、信号経路（Ｒｕ１）に設けられている。第２チップ（２０）及び第１チップ（１０）のうちの残りは、並列腕共振子（Ｐ０１）である第１並列腕共振子（Ｐ０１）とは別に、第２並列腕共振子（並列腕共振子Ｐ３）を更に含む。第２並列腕共振子（並列腕共振子Ｐ３）は、第２直列腕共振子（直列腕共振子Ｓ４）と第２グランド導体部（９０６）とに接続されている。実装基板（９）の厚さ方向（Ｄ１）からの平面視で、第２直列腕共振子（直列腕共振子Ｓ４）及び第２並列腕共振子（並列腕共振子Ｐ３）は、互いに重ならない。
　第５の態様に係る高周波モジュール（５００；５００Ａ）では、第２又は３の態様において、第２チップ（２０）及び第１チップ（１０）のうちの一方は、直列腕共振子（Ｓ０１）を含む複数の直列腕共振子（Ｓ１～Ｓ４）を含む。第２チップ（２０）及び第１チップ（１０）のうちの残りは、並列腕共振子（Ｐ０１）を含む複数の並列腕共振子（Ｐ１～Ｐ４）を含む。フィルタ（１）では、複数の並列腕共振子（Ｐ１～Ｐ４）と複数の直列腕共振子（Ｓ１～Ｓ４）とは一対一に対応している。実装基板（９）の厚さ方向（Ｄ１）からの平面視で、複数の並列腕共振子（Ｐ１～Ｐ４）と複数の直列腕共振子（Ｓ１～Ｓ４）とは、互いに対応する並列腕共振子及び直列腕共振子同士が重なる。
　第５の態様に係る高周波モジュール（５００；５００Ａ）によれば、互いに対応する並列腕共振子及び直列腕共振子同士の距離のばらつきによる寄生容量のばらつきを抑制することが可能となる。
　第６の態様に係る高周波モジュール（５００；５００Ａ）では、第５の態様において、複数の直列腕共振子（Ｓ１～Ｓ４）のうち少なくとも１つは縦結合型共振子である。
　第６の態様に係る高周波モジュール（５００；５００Ａ）では、容量結合を抑制することができ、フィルタ（１）の特性の低下を抑制することが可能となる。
　第７の態様に係る高周波モジュール（５００Ａ）は、第２～６の態様のいずれか一つにおいて、フィルタ（１）である第１フィルタ（１）とは別の第２フィルタ（２）を更に備える。第２フィルタ（２）は、実装基板（９）上に配置されている。実装基板（９）は、第３導体部（９０３）と、グランド導体部（９０５）である第１グランド導体部（９０５）とは別の第３グランド導体部（グランド導体部９０７）と、を更に有する。第２フィルタ（２）は、第３入出力端子（Ｔ３）と、第３グランド端子（グランド端子Ｔ７）と、第３直列腕共振子（Ｓ０３）と、第３並列腕共振子（Ｐ０３）と、を含む。第３入出力端子（Ｔ３）は、第３導体部（９０３）に接続されている。第３グランド端子（グランド端子Ｔ７）は、グランド端子（Ｔ５）である第１グランド端子（Ｔ５）とは異なり、第３グランド導体部（グランド導体部９０７）に接続されている。第３直列腕共振子（Ｓ０３）は、信号経路（Ｒｕ１）である第１信号経路（Ｒｕ１）とは別の、第１入出力端子（Ｔ１）と第３入出力端子（Ｔ３）との間の第２信号経路（Ｒｕ２）に設けられている。第３直列腕共振子（Ｓ０３）は、第１入出力端子（Ｔ１）又は第３入出力端子（Ｔ３）に最も近い。第３並列腕共振子（Ｐ０３）は、第２信号経路（Ｒｕ２）と第３グランド導体部（グランド導体部９０７）とに接続されており、第３直列腕共振子（Ｓ０３）に最も近い。第２フィルタ（２）では、第３チップ（３０）が実装基板（９）上に配置されており、第４チップ（４０）が第３チップ（３０）上に配置されている。第３チップ（３０）は、第３直列腕共振子（Ｓ０３）及び第３並列腕共振子（Ｐ０３）のうちの一方である第３共振子（１３）を有する。第４チップ（４０）は、第３直列腕共振子（Ｓ０３）及び第３並列腕共振子（Ｐ０３）の残りである第４共振子（１４）を有する。第２フィルタ（２）では、実装基板（９）の厚さ方向（Ｄ１）において、第３共振子（第３直列腕共振子Ｓ０３又は第３並列腕共振子Ｐ０３）と第４共振子（第３並列腕共振子Ｐ０３又は第３直列腕共振子Ｓ０３）とが互いに向かい合っている。第２フィルタ（２）は、第３接続導体部（３３）及び第４接続導体部（３４）を有する。第３接続導体部（３３）及び第４接続導体部（３４）は、実装基板（９）の厚さ方向（Ｄ１）において第３チップ（３０）と第４チップ（４０）との間に介在している。第３チップ（３０）は、第３貫通ビア導体（Ｖ３）と、第４貫通ビア導体（Ｖ４）と、第５配線部（Ｗ５）と、第６配線部（Ｗ６）と、を有する。第３貫通ビア導体（Ｖ３）は、第３入出力端子（Ｔ３）及び第２グランド端子（Ｔ６）のうちの一方である第３端子（４３）と第３接続導体部（３３）との間に介在している。第４貫通ビア導体（Ｖ４）は、第３入出力端子（Ｔ３）及び第２グランド端子（Ｔ６）のうちの残りである第４端子（４４）に接続されている。第５配線部（Ｗ５）は、第４接続導体部（３４）と第３共振子（１３）とを接続している。第６配線部（Ｗ６）は、第３共振子（１３）と第４貫通ビア導体（Ｖ４）とを接続している。第４チップ（４０）は、第７配線部（Ｗ７）と、第８配線部（Ｗ８）と、を有する。第７配線部（Ｗ７）は、第３接続導体部（３３）と第４共振子（１４）とを接続している。第８配線部（Ｗ８）は、第４共振子（１４）と第４接続導体部（３４）とを接続している。第４貫通ビア導体（Ｖ４）と第３貫通ビア導体（Ｖ３）との間の距離（Ｌｅ５）は、第５配線部（Ｗ５）と第３貫通ビア導体（Ｖ３）との間の距離（Ｌｅ４）よりも短い。
　第７の態様に係る高周波モジュール（５００Ａ）によれば、第２フィルタ（２）の特性の低下を抑制することが可能となる。
　第８の態様に係る高周波モジュール（５００Ａ）では、第７の態様において、第３チップ（３０）は、第３基板（３００）と、第３機能電極（Ｅ１３）と、を含む。第３基板（３００）は、実装基板（９）側とは反対側の第５主面（３０１）及び実装基板（９）側の第６主面（３０２）を有する。第３機能電極（Ｅ１３）は、第３基板（３００）における第５主面（３０１）に設けられており、第３共振子（１３）の一部を構成する。第３貫通ビア導体（Ｖ３）は、第３基板（３００）を貫通している。第５配線部（Ｗ５）及び第６配線部（Ｗ６）は、第３基板（３００）の第５主面（３０１）上に配置されている。第４チップ（４０）は、第４基板（４００）と、第４機能電極（Ｅ１４）と、を含む。第４基板（４００）は、第３チップ（３０）側の第７主面（４０１）及び第３チップ（３０）側とは反対側の第８主面（４０２）を有する。第４機能電極（Ｅ１４）は、第４基板（４００）における第７主面（４０１）に設けられており、第４共振子（１４）の一部を構成する。第４貫通ビア導体（Ｖ４）は、第４基板（４００）を貫通している。第７配線部（Ｗ７）及び第８配線部（Ｗ８）は、第４基板（４００）の第７主面（４０１）上に配置されている。
　第９の態様に係る高周波モジュール（５００Ａ）では、第８の態様において、第４貫通ビア導体（Ｖ４）と第３貫通ビア導体（Ｖ３）との間の距離（Ｌｅ５）は、第３共振子（１３）と第３貫通ビア導体（Ｖ３）との間の距離（Ｌｅ６）よりも短い。
　第９の態様に係る高周波モジュール（５００Ａ）によれば、第２フィルタ（２）の特性の低下を抑制することが可能となる。
　第１０の態様に係る高周波モジュール（５００Ａ）では、第８又は９の態様において、第１基板（１００）は、第１圧電性基板を含み、第２基板（２００）は、第２圧電性基板を含み、第３基板（３００）は、第３圧電性基板を含み、第４基板（４００）は、第４圧電性基板を含む。
　第１１の態様に係る高周波モジュール（５００Ａ）では、第１０の態様において、第１基板（１００）と第３基板（３００）とは共通であり、第２基板（２００）と第４基板（４００）とは共通である。
　第１１の態様に係る高周波モジュール（５００Ａ）によれば、高周波モジュール（５００Ａ）の小型化を図ることが可能となる。
　第１２の態様に係る高周波モジュール（５００Ａ）は、第８～１１の態様のいずれか一つにおいて、第１フィルタ（１）は、ＴＤＤ方式の第１通信バンドに対応する通過帯域を有し、第２フィルタ（２）は、ＴＤＤ方式の第２通信バンドに対応する通過帯域を有する。第１通信バンドと第２通信バンドとは非同期通信が可能である。
　第１３の態様に係る高周波モジュール（５００Ａ）では、第１２の態様において、第１通信バンドは、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ３９であり、第２通信バンドは、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ４１である。
　第１４の態様に係る高周波モジュール（５００）では、第２～１３の態様のいずれか一つにおいて、第１チップ（１０）は、第１金属部（１５）と、複数の貫通ビア導体（Ｖ０）と、を更に含む。第１金属部（１５）は、第１基板（１００）の第１主面（１０１）に配置されており、実装基板（９）の厚さ方向（Ｄ１）からの平面視で第１基板（１００）の外縁に沿った形状を有する。複数の貫通ビア導体（Ｖ０）は、第１基板（１００）を貫通しており、実装基板（９）の厚さ方向（Ｄ１）からの平面視で第１金属部（１５）に重なる。第２チップ（２０）は、第２金属部（２５）を更に含む。第２金属部（２５）は、第２基板（２００）の第３主面（２０１）に配置されており、第１金属部（１５）に接合されている。実装基板（９）の厚さ方向（Ｄ１）からの平面視で第１金属部（１５）と第２金属部（２５）とが重なる。第２貫通ビア導体（Ｖ２）が重なる第２端子（４２）がグランド端子（Ｔ５）である。第２貫通ビア導体（Ｖ２）は、グランド端子（Ｔ５）と、グランドに接続される第１金属部（１５）とに接続されている。
　第１４の態様に係る高周波モジュール（５００）によれば、第１チップ（１０）が、グランドに接続される第１金属部（１５）に接続されている複数の貫通ビア導体（Ｖ０）を含むので、グランド端子（Ｔ５）の電位の変動を抑制できる。これにより、第１４の態様に係る高周波モジュール（５００）によれば、第１貫通ビア導体（Ｖ１）と第２貫通ビア導体（Ｖ２）とを含む電流ループ経路（Ｒｏ１）と他の電流ループ経路との不要な誘導結合を抑制でき、フィルタ（１）の減衰特性の劣化を抑制することが可能となる。
　第１５の態様に係る高周波モジュール（５００；５００Ａ）は、実装基板（９）と、フィルタ（１）と、を備える。実装基板（９）は、第１導体部（９０１）、第２導体部（９０２）及びグランド導体部（９０５）を有する。フィルタ（１）は、実装基板（９）上に配置されている。フィルタ（１）は、第１入出力端子（Ｔ１）、第２入出力端子（Ｔ２）及びグランド端子（Ｔ５）と、直列腕共振子（Ｓ０１）と、並列腕共振子（Ｐ０１）と、を含む。第１入出力端子（Ｔ１）、第２入出力端子（Ｔ２）及びグランド端子（Ｔ５）は、第１導体部（９０１）、第２導体部（９０２）及びグランド導体部（９０５）に、それぞれ接続されている。直列腕共振子（Ｓ０１）は、第１入出力端子（Ｔ１）と第２入出力端子（Ｔ２）との間の信号経路（Ｒｕ１）に設けられており第１入出力端子（Ｔ１）又は第２入出力端子（Ｔ２）に最も近い。並列腕共振子（Ｐ０１）は、信号経路（Ｒｕ１）とグランド導体部（９０５）との間に接続されており、直列腕共振子（Ｓ０１）に最も近い。フィルタ（１）では、第１チップ（１０）が実装基板（９）上に配置されており、第２チップ（２０）が第１チップ（１０）上に配置されている。第１チップ（１０）は、直列腕共振子（Ｓ０１）及び並列腕共振子（Ｐ０１）のうちの一方である第１共振子（１１）を有する。第２チップ（２０）は、直列腕共振子（Ｓ０１）及び並列腕共振子（Ｐ０１）のうちの残りである第２共振子（１２）を有する。フィルタ（１）では、実装基板（９）の厚さ方向（Ｄ１）において、第１共振子（１１）と第２共振子（１２）とが互いに向かい合っている。フィルタ（１）は、第１接続導体部（３１）及び第２接続導体部（３２）を有する。第１接続導体部（３１）及び第２接続導体部（３２）は、実装基板（９）の厚さ方向（Ｄ１）において第１チップ（１０）と第２チップ（２０）との間に介在している。第１チップ（１０）は、第１貫通ビア導体（Ｖ１）と、第２貫通ビア導体（Ｖ２）と、第１配線部（Ｗ１）と、第２配線部（Ｗ２）と、を有する。第１貫通ビア導体（Ｖ１）は、第１端子（４１）と第１接続導体部（３１）との間に介在している。第１端子（４１）は、第１入出力端子（Ｔ１）及び第２入出力端子（Ｔ２）のうち直列腕共振子（Ｓ０１）に最も近い入出力端子とグランド端子（Ｔ５）との一方である。第２貫通ビア導体（Ｖ２）は、第２端子（４２）に接続されている。第２端子（４２）は、第１入出力端子（Ｔ１）及び第２入出力端子（Ｔ２）のうち直列腕共振子（Ｓ０１）に最も近い入出力端子とグランド端子（Ｔ５）とのうちの残りである。第１配線部（Ｗ１）は、第２接続導体部（３２）と第１共振子（１１）とを接続している。第２配線部（Ｗ２）は、第１共振子（１１）と第２貫通ビア導体（Ｖ２）とを接続している。第２チップ（２０）は、第３配線部（Ｗ３）と、第４配線部（Ｗ４）と、を有する。第３配線部（Ｗ３）は、第１接続導体部（３１）と第２共振子（１２）とを接続している。第４配線部（Ｗ４）は、第２共振子（１２）と第２接続導体部（３２）とを接続している。高周波モジュール（５００；５００Ａ）では、実装基板（９）の厚さ方向（Ｄ１）からの平面視で、第１共振子（１１）を通過する高周波信号と第２共振子（１２）を通過する高周波信号との向きが逆である。
　第１５の態様に係る高周波モジュール（５００；５００Ａ）によれば、フィルタ（１）の特性の低下を抑制することが可能となる。
　第１６の態様に係る通信装置（６００）は、第１～１５の態様のいずれか一つの高周波モジュール（５００；５００Ａ）と、信号処理回路（６０１）と、を備える。信号処理回路（６０１）は、高周波モジュール（５００；５００Ａ）に接続されている。
　第１６の態様に係る通信装置（６００）は、フィルタ（１）の特性の低下を抑制することが可能となる。
　なお、第２～１４の態様の構成は、第１５の態様に係る高周波モジュール（５００；５００Ａ）に適宜付加されてもよい。
　第１７の態様に係るフィルタ（１）は、実装基板（９）上に配置されるフィルタ（１）である。フィルタ（１）は、第１入出力端子（Ｔ１）、第２入出力端子（Ｔ２）及びグランド端子（Ｔ５）と、直列腕共振子（Ｓ０１）と、並列腕共振子（Ｐ０１）と、を含む。第１入出力端子（Ｔ１）、第２入出力端子（Ｔ２）及びグランド端子（Ｔ５）は、実装基板（９）に含まれる第１導体部（９０１）、第２導体部（９０２）及びグランド導体部（９０５）に、それぞれ接続される。直列腕共振子（Ｓ０１）は、第１入出力端子（Ｔ１）と第２入出力端子（Ｔ２）との間の信号経路（Ｒｕ１）に設けられており第１入出力端子（Ｔ１）又は第２入出力端子（Ｔ２）に最も近い。並列腕共振子（Ｐ０１）は、信号経路（Ｒｕ１）とグランド導体部（９０５）との間に接続されており、直列腕共振子（Ｓ０１）に最も近い。フィルタ（１）では、第１チップ（１０）と第２チップ（２０）とがスタックされている。第１チップ（１０）は、直列腕共振子（Ｓ０１）及び並列腕共振子（Ｐ０１）のうちの一方である第１共振子（１１）を有する。第２チップ（２０）は、直列腕共振子（Ｓ０１）及び並列腕共振子（Ｐ０１）のうちの残りである第２共振子（１２）を有する。フィルタ（１）では、第１チップ（１０）の厚さ方向において、第１共振子（１１）と第２共振子（１２）とが互いに向かい合っている。フィルタ（１）は、第１接続導体部（３１）及び第２接続導体部（３２）を有する。第１接続導体部（３１）及び第２接続導体部（３２）は、第１チップ（１０）の厚さ方向において第１チップ（１０）と第２チップ（２０）との間に介在している。第１チップ（１０）は、第１貫通ビア導体（Ｖ１）と、第２貫通ビア導体（Ｖ２）と、第１配線部（Ｗ１）と、第２配線部（Ｗ２）と、を有する。第１貫通ビア導体（Ｖ１）は、第１端子（４１）と第１接続導体部（３１）との間に介在している。第１端子（４１）は、第１入出力端子（Ｔ１）及び第２入出力端子（Ｔ２）のうち直列腕共振子（Ｓ０１）に最も近い入出力端子とグランド端子（Ｔ５）との一方である。第２貫通ビア導体（Ｖ２）は、第２端子（４２）に接続されている。第２端子（４２）は、第１入出力端子（Ｔ１）及び第２入出力端子（Ｔ２）のうち直列腕共振子（Ｓ０１）に最も近い入出力端子とグランド端子（Ｔ５）とのうちの残りである。第１配線部（Ｗ１）は、第２接続導体部（３２）と第１共振子（１１）とを接続している。第２配線部（Ｗ２）は、第１共振子（１１）と第２貫通ビア導体（Ｖ２）とを接続している。第２チップ（２０）は、第３配線部（Ｗ３）と、第４配線部（Ｗ４）と、を有する。第３配線部（Ｗ３）は、第１接続導体部（３１）と第２共振子（１２）とを接続している。第４配線部（Ｗ４）は、第２共振子（１２）と第２接続導体部（３２）とを接続している。第２貫通ビア導体（Ｖ２）と第１貫通ビア導体（Ｖ１）との間の距離（Ｌｅ２）は、第１配線部（Ｗ１）と第１貫通ビア導体（Ｖ１）との間の距離（Ｌｅ１）よりも短い。
　第１７の態様に係るフィルタ（１）によれば、フィルタ（１）の特性の低下を抑制することが可能となる。
　第１８の態様に係るフィルタ（１）では、第１７の態様において、第１チップ（１０）は、第１基板（１００）と、第１機能電極（Ｅ１１）と、を含む。第１基板（１００）は、第２チップ（２０）側の第１主面（１０１）及び第２チップ（２０）側とは反対側の第２主面（１０２）を有する。第１機能電極（Ｅ１１）は、第１基板（１００）における第１主面（１０１）に設けられている。第１機能電極（Ｅ１１）は、第１共振子（１１）の一部を構成する。第１貫通ビア導体（Ｖ１）は、第１基板（１００）を貫通している。第１入出力端子（Ｔ１）、第２入出力端子（Ｔ２）及びグランド端子（Ｔ５）は、第１基板（１００）の第２主面（１０２）側に配置されている。第１配線部（Ｗ１）及び第２配線部（Ｗ２）は、第１基板（１００）の第１主面（１０１）に配置されている。第２チップ（２０）は、第２基板（２００）と、第２機能電極（Ｅ１２）と、を含む。第２基板（２００）は、第１チップ（１０）側の第３主面（２０１）及び第１チップ（１０）側とは反対側の第４主面（２０２）を有する。第２機能電極（Ｅ１２）は、第２基板（２００）における第３主面（２０１）に設けられている。第２機能電極（Ｅ１２）は、第２共振子（１２）の一部を構成する。第２貫通ビア導体（Ｖ２）は、第２基板（２００）を貫通している。第３配線部（Ｗ３）及び第４配線部（Ｗ４）は、第２基板（２００）の第３主面（２０１）に配置されている。
　第１９の態様に係るフィルタ（１）では、第１８の態様において、第１チップ（１０）は、第１金属部（１５）と、複数の貫通ビア導体（Ｖ０）と、を更に含む。第１金属部（１５）は、第１基板（１００）の第１主面（１０１）に配置されており、第１チップ（１０）の厚さ方向からの平面視で第１基板（１００）の外縁に沿った形状を有する。複数の貫通ビア導体（Ｖ０）は、第１基板（１００）を貫通しており、第１チップ（１０）の厚さ方向（Ｄ１）からの平面視で第１金属部（１５）に重なる。第２チップ（２０）は、第２金属部（２５）を更に含む。第２金属部（２５）は、第２基板（２００）の第３主面（２０１）に配置されており、第１金属部（１５）に接合されている。第１チップ（１０）の厚さ方向からの平面視で第１金属部（１５）と第２金属部（２５）とが重なる。第２貫通ビア導体（Ｖ２）が重なる第２端子（４２）がグランド端子（Ｔ５）である。第２貫通ビア導体（Ｖ２）は、グランド端子（Ｔ５）と、グランドに接続される第１金属部（１５）とに接続されている。
　第１９の態様に係るフィルタ（１）によれば、第１チップ（１０）が、グランドに接続される第１金属部（１５）に接続されている複数の貫通ビア導体（Ｖ０）を含むので、グランド端子（Ｔ５）の電位の変動を抑制できる。これにより、第１９の態様に係るフィルタ（１）によれば、第１貫通ビア導体（Ｖ１）と第２貫通ビア導体（Ｖ２）とを含む電流ループ経路（Ｒｏ１）と他の電流ループ経路との不要な誘導結合を抑制でき、フィルタ（１）の減衰特性の劣化を抑制することが可能となる。
　第２０の態様に係るフィルタ（１）は、第１７又は１８の態様において、第２貫通ビア導体（Ｖ２）は、第１チップ（１０）の厚さ方向において、第２端子（４２）に重なる。
　第２０の態様に係るフィルタ（１）によれば、よりループ面積を小さくでき、さらに誘導結合を抑制し、フィルタの減衰特性の劣化を抑制できる。
　１　フィルタ（第１フィルタ）
　２　第２フィルタ
　９　実装基板
　９１　第１主面
　９２　第２主面
　９０１　第１導体部
　９０２　第２導体部
　９０３　第３導体部
　９０５　グランド導体部（第１グランド導体部）
　９０６　グランド導体部（第２グランド導体部）
　９０７　グランド導体部（第３グランド導体部）
　１０　第１チップ
　１００　第１基板
　１０１　第１主面
　１０２　第２主面
　１３０　スペーサ部
　１３１　中空空間
　１１　第１共振子
　１２　第２共振子
　１３　第３共振子
　１４　第４共振子
　１５　第１金属部
　１８　機能電極
　１９　反射器
　２０　第２チップ
　２００　第２基板
　２０１　第３主面
　２０２　第４主面
　２５　第２金属部
　２８　機能電極
　２９　反射器
　３０　第３チップ
　３００　第３基板
　３０１　第５主面
　３０２　第６主面
　４０　第４チップ
　４００　第４基板
　４０１　第７主面
　４０２　第８主面
　３１　第１接続導体部
　３２　第２接続導体部
　３３　第３接続導体部
　３４　第４接続導体部
　３８　機能電極
　３９　接続導体部
　４１　第１端子
　４２　第２端子
　４３　第３端子
　４４　第４端子
　４８　機能電極
　５００、５００Ａ　高周波モジュール
　５０１　ローノイズアンプ
　５０３　入力整合回路
　５０４　スイッチ
　５４０　共通端子
　５４１　選択端子
　５４２　選択端子
　５０７　パワーアンプ
　５０８　出力整合回路
　５１５　コントローラ
　５３１　アンテナ端子
　５３２　信号出力端子
　５３３　信号入力端子
　５３４　制御端子
　６００　通信装置
　６０１　信号処理回路
　６０２　ＲＦ信号処理回路
　６０３　ベースバンド信号処理回路
　６１０　アンテナ
　Ｄ１　厚さ方向
　ＤＭＳ１　縦結合型共振子
　ＤＭＳ２　縦結合型共振子
　Ｅ１１　第１機能電極
　Ｅ１２　第２機能電極
　Ｅ１３　第３機能電極
　Ｅ１４　第４機能電極
　Ｈ１、Ｈ２　距離
　Ｌｅ１、Ｌｅ２、Ｌｅ３、Ｌｅ４、Ｌｅ５、Ｌｅ６　距離
　Ｐ０１　並列腕共振子（第１並列腕共振子）
　Ｐ０３　並列腕共振子
　Ｐ１、Ｐ２、Ｐ３、Ｐ４　並列腕共振子
　Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４　並列腕共振子
　Ｒｏ１　電流ループ経路
　Ｒｕ１　信号経路（直列腕経路、第１信号経路）
　Ｒｕ１１　経路（並列腕経路）
　Ｒｕ１２　経路（並列腕経路）
　Ｒｕ１３　経路（並列腕経路）
　Ｒｕ１４　経路（並列腕経路）
　Ｒｕ２　信号経路（直列腕経路、第２信号経路）
　Ｒｕ２１　経路（並列腕経路）
　Ｒｕ２２　経路（並列腕経路）
　Ｒｕ２３　経路（並列腕経路）
　Ｒｕ２４　経路（並列腕経路）
　Ｓ０１　直列腕共振子（第１直列腕共振子）
　Ｓ０３　直列腕共振子
　Ｓ１、Ｓ２、Ｓ３、Ｓ４　直列腕共振子
　Ｓ１１、Ｓ１２、Ｓ１４、Ｓ１５　直列腕共振子
　Ｓ１３１、Ｓ１３２、Ｓ１３３　直列腕共振子
　Ｔ１　第１入出力端子
　Ｔ２　第２入出力端子
　Ｔ５　グランド端子
　Ｔ６　グランド端子
　Ｖ０　貫通ビア導体
　Ｖ１　第１貫通ビア導体
　Ｖ２　第２貫通ビア導体
　Ｖ３　第３貫通ビア導体
　Ｖ４　第４貫通ビア導体
　Ｗ１　第１配線部
　Ｗ２　第２配線部
　Ｗ３　第３配線部
　Ｗ４　第４配線部
　Ｗ５　第５配線部
　Ｗ６　第６配線部
　Ｗ７　第７配線部
　Ｗ８　第８配線部
　Ｗ１０　配線部
　Ｗ２０　配線部

Claims (20)

  1. 　第１導体部、第２導体部及びグランド導体部を有する実装基板と、
    　前記実装基板上に配置されているフィルタと、を備え、
    　前記フィルタは、
    　　前記第１導体部、前記第２導体部及び前記グランド導体部に、それぞれ接続されている第１入出力端子、第２入出力端子及びグランド端子と、
    　　前記第１入出力端子と前記第２入出力端子との間の信号経路に設けられており前記第１入出力端子又は前記第２入出力端子に最も近い直列腕共振子と、
    　　前記信号経路と前記グランド導体部との間に接続されており、前記直列腕共振子に最も近い並列腕共振子と、を含み、
    　前記フィルタでは、
    　　前記直列腕共振子及び前記並列腕共振子のうちの一方である第１共振子を有する第１チップが前記実装基板上に配置されており、
    　　前記直列腕共振子及び前記並列腕共振子のうちの残りである第２共振子を有する第２チップが前記第１チップ上に配置されており、
    　　前記実装基板の厚さ方向において、前記第１共振子と前記第２共振子とが互いに向かい合っており、
    　前記フィルタは、
    　　前記実装基板の前記厚さ方向において前記第１チップと前記第２チップとの間に介在している第１接続導体部及び第２接続導体部を有し、
    　前記第１チップは、
    　　前記第１入出力端子及び前記第２入出力端子のうち前記直列腕共振子に最も近い入出力端子と前記グランド端子との一方である第１端子と前記第１接続導体部との間に介在している第１貫通ビア導体と、
    　　前記第１入出力端子及び前記第２入出力端子のうち前記直列腕共振子に最も近い前記入出力端子と前記グランド端子とのうちの残りである第２端子に接続されている第２貫通ビア導体と、
    　　前記第２接続導体部と前記第１共振子とを接続している第１配線部と、
    　　前記第１共振子と前記第２貫通ビア導体とを接続している第２配線部と、を有し、
    　前記第２チップは、
    　　前記第１接続導体部と前記第２共振子とを接続している第３配線部と、
    　　前記第２共振子と前記第２接続導体部とを接続している第４配線部と、を有し、
    　前記第２貫通ビア導体と前記第１貫通ビア導体との間の距離は、前記第１配線部と前記第１貫通ビア導体との間の距離よりも短い、
    　高周波モジュール。
  2. 　前記第１チップは、
    　　前記実装基板側とは反対側の第１主面及び前記実装基板側の第２主面を有する第１基板と、
    　　前記第１基板における前記第１主面に設けられており、前記第１共振子の一部を構成する第１機能電極と、を含み、
    　前記第１貫通ビア導体は、前記第１基板を貫通しており、
    　前記第１入出力端子、前記第２入出力端子及び前記グランド端子は、前記第１基板の前記第２主面側に配置されており、
    　前記第１配線部及び前記第２配線部は、前記第１基板の前記第１主面に配置されており、
    　前記第２チップは、
    　　前記第１チップ側の第３主面及び前記第１チップ側とは反対側の第４主面を有する第２基板と、
    　　前記第２基板における前記第３主面に設けられており、前記第２共振子の一部を構成する第２機能電極と、を含み、
    　前記第２貫通ビア導体は、前記第２基板を貫通しており、
    　前記第３配線部及び前記第４配線部は、前記第２基板の前記第３主面に配置されている、
    　請求項１に記載の高周波モジュール。
  3. 　前記第１共振子と前記第１貫通ビア導体との間の距離は、前記第１配線部と前記第１貫通ビア導体との間の距離よりも短い、
    　請求項２に記載の高周波モジュール。
  4. 　前記実装基板は、
    　　前記グランド導体部である第１グランド導体部とは別の第２グランド導体部を更に有し、
    　前記第２チップ及び前記第１チップのうちの一方は、
    　　前記直列腕共振子である第１直列腕共振子とは別に、前記信号経路に設けられている第２直列腕共振子を更に含み、
    　前記第２チップ及び前記第１チップのうちの残りは、
    　　前記並列腕共振子である第１並列腕共振子とは別に、前記第２直列腕共振子と前記第２グランド導体部とに接続されている第２並列腕共振子を更に含み、
    　前記実装基板の前記厚さ方向からの平面視で、前記第２直列腕共振子及び前記第２並列腕共振子は、互いに重ならない、
    　請求項２又は３に記載の高周波モジュール。
  5. 　前記第２チップ及び前記第１チップのうちの前記一方は、前記直列腕共振子を含む複数の直列腕共振子を含み、
    　前記第２チップ及び前記第１チップのうちの前記残りは、前記並列腕共振子を含む複数の並列腕共振子を含み、
    　前記複数の並列腕共振子と前記複数の直列腕共振子とは一対一に対応しており、
    　前記実装基板の前記厚さ方向からの平面視で、前記複数の並列腕共振子と前記複数の直列腕共振子とは、互いに対応する並列腕共振子及び直列腕共振子同士が重なる、
    　請求項２又は３に記載の高周波モジュール。
  6. 　前記複数の直列腕共振子のうち少なくとも１つは縦結合型共振子である、
    　請求項５に記載の高周波モジュール。
  7. 　前記実装基板上に配置されており、前記フィルタである第１フィルタとは別の第２フィルタを更に備え、
    　前記実装基板は、
    　　第３導体部と、
    　　前記グランド導体部である第１グランド導体部とは別の第３グランド導体部と、を更に有し、
    　前記第２フィルタは、
    　　前記第３導体部に接続されている第３入出力端子と、
    　　前記グランド端子である第１グランド端子とは異なり、前記第３グランド導体部に接続されている第３グランド端子と、
    　　前記信号経路である第１信号経路とは別の、前記第１入出力端子と前記第３入出力端子との間の第２信号経路に設けられており、前記第１入出力端子又は前記第３入出力端子に最も近い第３直列腕共振子と、
    　　前記第２信号経路と前記第３グランド導体部とに接続されており、前記第３直列腕共振子に最も近い第３並列腕共振子と、を含み、
    　前記第２フィルタでは、
    　　前記第３直列腕共振子及び前記第３並列腕共振子のうちの一方である第３共振子を有する第３チップが前記実装基板上に配置されており、
    　　前記第３直列腕共振子及び前記第３並列腕共振子の残りである第４共振子を有する第４チップが前記第３チップ上に配置されており、
    　前記実装基板の前記厚さ方向において、前記第３共振子と前記第４共振子とが互いに向かい合っており、
    　前記第２フィルタは、
    　　前記実装基板の前記厚さ方向において前記第３チップと前記第４チップとの間に介在している第３接続導体部及び第４接続導体部を有し、
    　前記第３チップは、
    　　前記第３入出力端子及び前記第３グランド端子のうちの一方である第３端子と前記第３接続導体部との間に介在している第３貫通ビア導体と、
    　　前記第３入出力端子及び前記第３グランド端子のうちの残りである第４端子に接続されている第４貫通ビア導体と、
    　　前記第４接続導体部と前記第３共振子とを接続している第５配線部と、
    　　前記第３共振子と前記第４貫通ビア導体とを接続している第６配線部と、を有し、
    　前記第４チップは、
    　　前記第３接続導体部と前記第４共振子とを接続している第７配線部と、
    　　前記第４共振子と前記第４接続導体部とを接続している第８配線部と、を有し、
    　前記第４貫通ビア導体と前記第３貫通ビア導体との間の距離は、前記第５配線部と前記第３貫通ビア導体との間の距離よりも短い、
    　請求項２～６のいずれか一項に記載の高周波モジュール。
  8. 　　前記第３チップは、
    　　前記実装基板側とは反対側の第５主面及び前記実装基板側の第６主面を有する第３基板と、
    　　前記第３基板における前記第５主面に設けられており、前記第３共振子の一部を構成する第３機能電極と、を含み、
    　前記第３貫通ビア導体は、前記第３基板を貫通しており、
    　前記第５配線部及び前記第６配線部は、前記第３基板の前記第５主面上に配置されており、
    　前記第４チップは、
    　　前記第３チップ側の第７主面及び前記第３チップ側とは反対側の第８主面を有する第４基板と、
    　　前記第４基板における前記第７主面に設けられており、前記第４共振子の一部を構成する第４機能電極と、を含み、
    　前記第４貫通ビア導体は、前記第４基板を貫通しており、
    　前記第７配線部及び前記第８配線部は、前記第４基板の前記第７主面上に配置されている、
    　請求項７に記載の高周波モジュール。
  9. 　前記第４貫通ビア導体と前記第３貫通ビア導体との間の距離は、前記第３共振子と前記第３貫通ビア導体との間の距離よりも短い、
    　請求項８に記載の高周波モジュール。
  10. 　前記第１基板は、第１圧電性基板を含み、
    　前記第２基板は、第２圧電性基板を含み、
    　前記第３基板は、第３圧電性基板を含み、
    　前記第４基板は、第４圧電性基板を含む、
    　請求項８又は９に記載の高周波モジュール。
  11. 　前記第１基板と前記第３基板とは共通であり、
    　前記第２基板と前記第４基板とは共通である、
    　請求項１０に記載の高周波モジュール。
  12. 　前記第１フィルタは、ＴＤＤ方式の第１通信バンドに対応する通過帯域を有し、
    　前記第２フィルタは、ＴＤＤ方式の第２通信バンドに対応する通過帯域を有し、
    　前記第１通信バンドと前記第２通信バンドとは非同期通信が可能である、
    　請求項８～１１のいずれか一項に記載の高周波モジュール。
  13. 　前記第１通信バンドは、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ３９であり、
    　前記第２通信バンドは、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ４１である、
    　請求項１２に記載の高周波モジュール。
  14. 　前記第１チップは、
    　　前記第１基板の前記第１主面に配置されており、前記実装基板の前記厚さ方向からの平面視で前記第１基板の外縁に沿った形状を有する第１金属部と、
    　　前記第１基板を貫通しており、前記実装基板の前記厚さ方向からの平面視で前記第１金属部に重なる複数の貫通ビア導体と、を更に含み、
    　前記第２チップは、
    　　前記第２基板の前記第３主面に配置されており、前記第１金属部に接合されている第２金属部を更に含み、
    　前記実装基板の前記厚さ方向からの平面視で前記第１金属部と前記第２金属部とが重なり、
    　前記第２貫通ビア導体が重なる前記第２端子が前記グランド端子であり、
    　前記第２貫通ビア導体は、前記グランド端子と、グランドに接続される前記第１金属部とに接続されている、
    　請求項２～１３のいずれか一項に記載の高周波モジュール。
  15. 　第１導体部、第２導体部及びグランド導体部を有する実装基板と、
    　前記実装基板上に配置されているフィルタと、を備え、
    　前記フィルタは、
    　　前記第１導体部、前記第２導体部及び前記グランド導体部に、それぞれ接続されている第１入出力端子、第２入出力端子及びグランド端子と、
    　　前記第１入出力端子と前記第２入出力端子との間の信号経路に設けられており前記第１入出力端子又は前記第２入出力端子に最も近い直列腕共振子と、
    　　前記信号経路と前記グランド導体部との間に接続されており、前記直列腕共振子に最も近い並列腕共振子と、を含み、
    　前記フィルタでは、
    　　前記直列腕共振子及び前記並列腕共振子のうちの一方である第１共振子を有する第１チップが前記実装基板上に配置されており、
    　　前記直列腕共振子及び前記並列腕共振子のうちの残りである第２共振子を有する第２チップが前記第１チップ上に配置されており、
    　　前記実装基板の厚さ方向において、前記第１共振子と前記第２共振子とが互いに向かい合っており、
    　前記フィルタは、
    　　前記実装基板の前記厚さ方向において前記第１チップと前記第２チップとの間に介在している第１接続導体部及び第２接続導体部を有し、
    　前記第１チップは、
    　　前記第１入出力端子及び前記第２入出力端子のうち前記直列腕共振子に最も近い入出力端子と前記グランド端子との一方である第１端子と前記第１接続導体部との間に介在している第１貫通ビア導体と、
    　　前記第１入出力端子及び前記第２入出力端子のうち前記直列腕共振子に最も近い前記入出力端子と前記グランド端子とのうちの残りである第２端子に接続されている第２貫通ビア導体と、
    　　前記第２接続導体部と前記第１共振子とを接続している第１配線部と、
    　　前記第１共振子と前記第２貫通ビア導体とを接続している第２配線部と、を有し、
    　前記第２チップは、
    　　前記第１接続導体部と前記第２共振子とを接続している第３配線部と、
    　　前記第２共振子と前記第２接続導体部とを接続している第４配線部と、を有し、
    　前記実装基板の前記厚さ方向からの平面視で、前記第１共振子を通過する高周波信号と前記第２共振子を通過する高周波信号との向きが逆である、
    　高周波モジュール。
  16. 　請求項１～１５のいずれか一項に記載の高周波モジュールと、
    　前記高周波モジュールに接続されている信号処理回路と、を備える、
    　通信装置。
  17. 　実装基板上に配置されるフィルタであって、
    　前記フィルタは、
    　　前記実装基板に含まれる第１導体部、第２導体部及びグランド導体部に、それぞれ接続される第１入出力端子、第２入出力端子及びグランド端子と、
    　　前記第１入出力端子と前記第２入出力端子との間の信号経路に設けられており前記第１入出力端子又は前記第２入出力端子に最も近い直列腕共振子と、
    　　前記信号経路と前記グランド導体部との間に接続されており、前記直列腕共振子に最も近い並列腕共振子と、を含み、
    　前記フィルタでは、
    　　第１チップと第２チップとがスタックされており、
    　前記第１チップは、前記直列腕共振子及び前記並列腕共振子のうちの一方である第１共振子を有し、
    　前記第２チップは、前記直列腕共振子及び前記並列腕共振子のうちの残りである第２共振子を有し、
    　前記フィルタでは、
    　　前記第１チップの厚さ方向において、前記第１共振子と前記第２共振子とが互いに向かい合っており、
    　前記フィルタは、
    　　前記第１チップの前記厚さ方向において前記第１チップと前記第２チップとの間に介在している第１接続導体部及び第２接続導体部を有し、
    　前記第１チップは、
    　　前記第１入出力端子及び前記第２入出力端子のうち前記直列腕共振子に最も近い入出力端子と前記グランド端子との一方である第１端子と前記第１接続導体部との間に介在している第１貫通ビア導体と、
    　　前記第１入出力端子及び前記第２入出力端子のうち前記直列腕共振子に最も近い前記入出力端子と前記グランド端子とのうちの残りである第２端子に接続されている第２貫通ビア導体と、
    　　前記第２接続導体部と前記第１共振子とを接続している第１配線部と、
    　　前記第１共振子と前記第２貫通ビア導体とを接続している第２配線部と、を有し、
    　前記第２チップは、
    　　前記第１接続導体部と前記第２共振子とを接続している第３配線部と、
    　　前記第２共振子と前記第２接続導体部とを接続している第４配線部と、を有し、
    　前記第２貫通ビア導体と前記第１貫通ビア導体との間の距離は、前記第１配線部と前記第１貫通ビア導体との間の距離よりも短い、
    　フィルタ。
  18. 　前記第１チップは、
    　　前記第２チップ側の第１主面及び前記第２チップ側とは反対側の第２主面を有する第１基板と、
    　　前記第１基板における前記第１主面に設けられており、前記第１共振子の一部を構成する第１機能電極と、を含み、
    　前記第１貫通ビア導体は、前記第１基板を貫通しており、
    　前記第１入出力端子、前記第２入出力端子及び前記グランド端子は、前記第１基板の前記第２主面側に配置されており、
    　前記第１配線部及び前記第２配線部は、前記第１基板の前記第１主面に配置されており、
    　前記第２チップは、
    　　前記第１チップ側の第３主面及び前記第１チップ側とは反対側の第４主面を有する第２基板と、
    　　前記第２基板における前記第３主面に設けられており、前記第２共振子の一部を構成する第２機能電極と、を含み、
    　前記第２貫通ビア導体は、前記第２基板を貫通しており、
    　前記第３配線部及び前記第４配線部は、前記第２基板の前記第３主面に配置されている、
    　請求項１７に記載のフィルタ。
  19. 　前記第１チップは、
    　　前記第１基板の前記第１主面に配置されており、前記第１チップの前記厚さ方向からの平面視で前記第１基板の外縁に沿った形状を有する第１金属部と、
    　　前記第１基板を貫通しており、前記第１チップの前記厚さ方向からの平面視で前記第１金属部に重なる複数の貫通ビア導体と、を更に含み、
    　前記第２チップは、
    　　前記第２基板の前記第３主面に配置されており、前記第１金属部に接合されている第２金属部を更に含み、
    　前記第１チップの前記厚さ方向からの平面視で前記第１金属部と前記第２金属部とが重なり、
    　前記第２貫通ビア導体が重なる前記第２端子が前記グランド端子であり、
    　前記第２貫通ビア導体は、前記グランド端子と、グランドに接続される前記第１金属部とに接続されている、
    　請求項１８に記載のフィルタ。
  20. 　前記第２貫通ビア導体は、前記第１チップの前記厚さ方向において、前記第２端子に重なる、
    　請求項１７又は１８に記載のフィルタ。
PCT/JP2023/014386 2022-04-12 2023-04-07 高周波モジュール、通信装置及びフィルタ Ceased WO2023199860A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202380024671.9A CN118830197A (zh) 2022-04-12 2023-04-07 高频模块、通信装置以及滤波器
US18/789,807 US20240389222A1 (en) 2022-04-12 2024-07-31 Radio frequency module, communication device, and filter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022065870 2022-04-12
JP2022-065870 2022-04-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/789,807 Continuation US20240389222A1 (en) 2022-04-12 2024-07-31 Radio frequency module, communication device, and filter

Publications (1)

Publication Number Publication Date
WO2023199860A1 true WO2023199860A1 (ja) 2023-10-19

Family

ID=88329667

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/014386 Ceased WO2023199860A1 (ja) 2022-04-12 2023-04-07 高周波モジュール、通信装置及びフィルタ

Country Status (3)

Country Link
US (1) US20240389222A1 (ja)
CN (1) CN118830197A (ja)
WO (1) WO2023199860A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007202130A (ja) * 2006-01-25 2007-08-09 Samsung Electronics Co Ltd Ｒｆモジュール、マルチｒｆモジュール、及びｒｆモジュールの製造方法
JP2020043442A (ja) * 2018-09-10 2020-03-19 太陽誘電株式会社 弾性波デバイス
CN111600565A (zh) * 2020-01-03 2020-08-28 诺思(天津)微系统有限责任公司 一种滤波电路、信号处理设备及制造所述滤波电路的方法
WO2021060444A1 (ja) * 2019-09-27 2021-04-01 京セラ株式会社 弾性波フィルタ及び通信装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12300912B2 (en) * 2022-01-27 2025-05-13 Skyworks Solutions, Inc. Filter assembly operating at a wider passband with improved reflection coefficient
JP2023131363A (ja) * 2022-03-09 2023-09-22 ミツミ電機株式会社 高周波回路、及び、フィルタ回路
US12489423B2 (en) * 2022-03-23 2025-12-02 Skyworks Solutions, Inc. Ladder filter including additional resonator for higher attenuation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007202130A (ja) * 2006-01-25 2007-08-09 Samsung Electronics Co Ltd Ｒｆモジュール、マルチｒｆモジュール、及びｒｆモジュールの製造方法
JP2020043442A (ja) * 2018-09-10 2020-03-19 太陽誘電株式会社 弾性波デバイス
WO2021060444A1 (ja) * 2019-09-27 2021-04-01 京セラ株式会社 弾性波フィルタ及び通信装置
CN111600565A (zh) * 2020-01-03 2020-08-28 诺思(天津)微系统有限责任公司 一种滤波电路、信号处理设备及制造所述滤波电路的方法

Also Published As

Publication number Publication date
US20240389222A1 (en) 2024-11-21
CN118830197A (zh) 2024-10-22

Similar Documents

Publication Publication Date Title
CN114144976B (zh) 高频模块和通信装置
US11831299B2 (en) High-frequency module and communication device
CN114051695B (zh) 高频模块和通信装置
CN113497637B (zh) 高频模块、高频电路以及通信装置
CN114788181B (zh) 高频模块以及通信装置
WO2021100246A1 (ja) 高周波モジュール及び通信装置
CN113940008B (zh) 高频模块以及通信装置
JP2021072583A (ja) 高周波モジュール及び通信装置
WO2021002156A1 (ja) 高周波モジュール及び通信装置
KR102737270B1 (ko) 고주파 모듈 및 통신 장치
CN114614852B (zh) 高频模块以及通信装置
WO2021006080A1 (ja) 高周波モジュール及び通信装置
CN115733511A (zh) 高频模块以及通信装置
US20250007496A1 (en) Acoustic wave device, radio frequency module, and communication device
US20250015782A1 (en) Radio frequency module and communication device
US20240113848A1 (en) High frequency module and communication device
US12574057B2 (en) High frequency module, communication apparatus, and method for manufacturing high frequency module
US12176881B2 (en) Radio frequency module, communication device, and acoustic wave device
WO2023199860A1 (ja) 高周波モジュール、通信装置及びフィルタ
CN115039345B (zh) 高频模块以及通信装置
WO2023047957A1 (ja) 高周波モジュール、及び、通信装置
WO2022270330A1 (ja) 高周波モジュール及び通信装置
US12445111B2 (en) High frequency module and communication device
JP2021100213A (ja) 高周波モジュール及び通信装置
CN116918256A (zh) 高频模块以及通信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23788278

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202380024671.9

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23788278

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP