WO2023176550A1 - Semiconductor device and display apparatus - Google Patents

Semiconductor device and display apparatus Download PDF

Info

Publication number
WO2023176550A1
WO2023176550A1 PCT/JP2023/008326 JP2023008326W WO2023176550A1 WO 2023176550 A1 WO2023176550 A1 WO 2023176550A1 JP 2023008326 W JP2023008326 W JP 2023008326W WO 2023176550 A1 WO2023176550 A1 WO 2023176550A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode layers
electrode
semiconductor device
light
laminated
Prior art date
Application number
PCT/JP2023/008326
Other languages
French (fr)
Japanese (ja)
Inventor
慎太郎 中野
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2023176550A1 publication Critical patent/WO2023176550A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes

Abstract

A semiconductor device according to an embodiment of the present disclosure comprises a plurality of reflection electrodes having a plurality of first electrode layers arranged in an array at a first interval and a plurality of second electrode layers that are laminated on the respective first electrode layers, that each have a light reflection surface on a surface opposite to a surface laminated on the corresponding first electrode layer, and that are arranged in an array at a second interval shorter than the first interval.

Description

半導体装置および表示装置Semiconductor devices and display devices
　本開示は、例えば、プロジェクタのライトバルブとして用いられる半導体装置およびこれを備えた表示装置に関する。 The present disclosure relates to a semiconductor device used as a light valve of a projector, for example, and a display device equipped with the same.
　例えば、特許文献１では、画素電極の形成前に絶縁膜からなる隔壁を形成し、アルミニウム（Ａｌ）等の金属材料を成膜した後、その表面をＣＭＰ法によって研磨することにより平坦な導電性反射膜を形成することで反射率を向上させた電気光学装置が開示されている。 For example, in Patent Document 1, a partition made of an insulating film is formed before forming a pixel electrode, a metal material such as aluminum (Al) is deposited, and the surface is polished by CMP to create a flat conductive layer. An electro-optical device with improved reflectance by forming a reflective film has been disclosed.
特開２０１０－５４６５５号公報Japanese Patent Application Publication No. 2010-54655
　ところで、表示装置では、画素の狭ピッチ化と高反射効率との両立が求められている。 Incidentally, display devices are required to achieve both narrow pixel pitch and high reflection efficiency.
　画素の狭ピッチ化と高反射率とを両立することが可能な半導体装置および表示装置を提供することが望ましい。 It is desirable to provide a semiconductor device and a display device that can achieve both narrow pixel pitch and high reflectance.
　本開示の一実施形態の半導体装置は、第１の間隔でアレイ状に配置された複数の第１電極層と、複数の第１電極層のそれぞれに積層されると共に、複数の第１電極層との積層面とは反対側の面に光反射面を有し、第１の間隔よりも狭い第２の間隔でアレイ状に配置された複数の第２電極層とを有する複数の反射電極を備えたものである。 A semiconductor device according to an embodiment of the present disclosure includes a plurality of first electrode layers arranged in an array at a first interval, and a plurality of first electrode layers stacked on each of the plurality of first electrode layers. A plurality of reflective electrodes each having a light reflecting surface on a surface opposite to the laminated surface thereof, and a plurality of second electrode layers arranged in an array with a second interval narrower than the first interval. It is prepared.
　本開示の一実施形態の表示装置は、表示領域および前記表示領域の周辺に設けられた非表示領域を有し、前記表示領域にアレイ状に配置された複数の反射電極を有する第１基板と、前記第２基板と対向配置された第２基板と、前記第１基板と前記第２基板との間に配置された液晶層とを備えたものであり、複数の反射電極は、上記一実施形態の複数の反射電極と同一の構成要素を有する。 A display device according to an embodiment of the present disclosure includes a first substrate having a display area and a non-display area provided around the display area, and a plurality of reflective electrodes arranged in an array in the display area. , comprising a second substrate disposed opposite to the second substrate, and a liquid crystal layer disposed between the first substrate and the second substrate, and the plurality of reflective electrodes are arranged in accordance with the one embodiment described above. It has the same components as the plurality of reflective electrodes in the configuration.
　本開示の一実施形態の半導体装置および一実施形態の表示装置では、複数の反射電極を、第１の間隔でアレイ状に配置された複数の第１電極層と、複数の第１電極層のそれぞれに積層されると共に、複数の第１電極層との積層面とは反対側の面に光反射面を有し、第１の間隔よりも狭い第２の間隔でアレイ状に配置された複数の第２電極層とを含む構成とした。これにより、反射率を維持しつつ、隣り合う反射電極間のスリット幅を削減する。 In a semiconductor device according to an embodiment of the present disclosure and a display device according to an embodiment of the present disclosure, the plurality of reflective electrodes are arranged in a plurality of first electrode layers arranged in an array at a first interval, and a plurality of first electrode layers. A plurality of electrode layers are stacked on each other and have a light reflecting surface on a surface opposite to the lamination surface with the plurality of first electrode layers, and are arranged in an array at a second interval narrower than the first interval. The structure includes a second electrode layer. This reduces the slit width between adjacent reflective electrodes while maintaining reflectance.
本開示の一実施の形態に係る液晶表示パネルの構成を表す断面模式図である。1 is a schematic cross-sectional view showing the configuration of a liquid crystal display panel according to an embodiment of the present disclosure. 図１に示した画素電極および画素回路層の構成の一例を表す断面模式図である。2 is a schematic cross-sectional view showing an example of the structure of a pixel electrode and a pixel circuit layer shown in FIG. 1. FIG. 図２に示した表示領域における複数の画素電極のレイアウトの一例を表す平面模式図である。3 is a schematic plan view showing an example of the layout of a plurality of pixel electrodes in the display area shown in FIG. 2. FIG. 図２に示した画素電極の製造方法の一例を表す断面模式図である。3 is a schematic cross-sectional view showing an example of a method for manufacturing the pixel electrode shown in FIG. 2. FIG. 図４Ａに続く工程を表す断面模式図である。FIG. 4A is a schematic cross-sectional view showing a step following FIG. 4A. 図４Ｂに続く工程を表す断面模式図である。It is a cross-sectional schematic diagram showing the process following FIG. 4B. 図４Ｃに続く工程を表す断面模式図である。FIG. 4C is a schematic cross-sectional view showing a step following FIG. 4C. 図４Ｄに続く工程を表す断面模式図である。FIG. 4D is a schematic cross-sectional view showing a step following FIG. 4D. 図１に示した画素電極および画素回路層の構成の他の例を表す断面模式図である。FIG. 2 is a schematic cross-sectional view showing another example of the structure of the pixel electrode and pixel circuit layer shown in FIG. 1. FIG. 本開示の変形例１に係る画素電極および画素回路層の構成の一例を表す断面模式図である。FIG. 7 is a schematic cross-sectional view showing an example of the configuration of a pixel electrode and a pixel circuit layer according to Modification Example 1 of the present disclosure. 本開示の変形例２に係る画素電極および画素回路層の構成の一例を表す断面模式図である。FIG. 7 is a schematic cross-sectional view showing an example of the configuration of a pixel electrode and a pixel circuit layer according to Modification Example 2 of the present disclosure. 本開示の変形例３に係る画素電極および画素回路層の構成の一例を表す断面模式図である。FIG. 7 is a schematic cross-sectional view showing an example of the configuration of a pixel electrode and a pixel circuit layer according to Modification Example 3 of the present disclosure. 本開示の変形例３に係る画素電極および画素回路層の構成の他の例を表す断面模式図である。FIG. 7 is a schematic cross-sectional view showing another example of the configuration of a pixel electrode and a pixel circuit layer according to Modification Example 3 of the present disclosure. 本開示の変形例４に係る画素電極および画素回路層の構成の一例を表す断面模式図である。FIG. 7 is a schematic cross-sectional view showing an example of the configuration of a pixel electrode and a pixel circuit layer according to Modification Example 4 of the present disclosure. 本開示の投射型表示装置の全体構成を表す機能ブロック図である。FIG. 1 is a functional block diagram showing the overall configuration of a projection display device according to the present disclosure. 図１１に示した投射型表示装置の光学系の構成の一例を表す概略図である。12 is a schematic diagram showing an example of the configuration of an optical system of the projection display device shown in FIG. 11. FIG.
　以下、本開示における実施の形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比等についても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
　１．実施の形態（複数の層からなる画素電極を有する表示装置の例）
　　　１－１．液晶表示パネルの構成
　　　１－２．画素電極の製造方法
　　　１－３．作用・効果
　２．変形例
　　　２－１．変形例１（画素電極の構成の他の例）
　　　２－２．変形例２（画素電極の構成の他の例）
　　　２－３．変形例３（画素電極の構成の他の例）
　　　２－４．変形例４（画素電極の構成の他の例）
　３．適用例（投射型表示装置の例） Embodiments of the present disclosure will be described in detail below with reference to the drawings. The following description is a specific example of the present disclosure, and the present disclosure is not limited to the following embodiments. Further, the present disclosure is not limited to the arrangement, dimensions, dimensional ratio, etc. of each component shown in each figure. The order of explanation is as follows.
1. Embodiment (Example of display device having pixel electrodes consisting of multiple layers)
1-1. Configuration of liquid crystal display panel 1-2. Manufacturing method of pixel electrode 1-3. Action/Effect 2. Modification example 2-1. Modification 1 (other example of pixel electrode configuration)
2-2. Modification 2 (other example of pixel electrode configuration)
2-3. Modification 3 (other example of pixel electrode configuration)
2-4. Modification 4 (other example of pixel electrode configuration)
3. Application example (projection type display device example)
＜１．実施の形態＞
　図１は、本開示の一実施の形態に係る表示装置（液晶表示パネル１）の模式的な断面構成の一例を表したものである。液晶表示パネル１は、例えば、後述するプロジェクタ等の投射型表示装置（投射型表示装置２、図１１参照）のライトバルブ（例えば、液晶パネル３２２Ａ，３２２Ｂ，３２２Ｃ、図１２参照）として用いられるものである。液晶表示パネル１は、互いに対向配置された駆動基板１０と対向基板２０との間に液晶層３０を有している。図２は、図１に示した駆動基板１０側の模式的な断面構成の一例を表したものである。図３は、図２に示した表示領域１００Ａにおける複数の画素電極１３の平面レイアウトの一例を模式的に表したものである。 <1. Embodiment>
FIG. 1 shows an example of a schematic cross-sectional configuration of a display device (liquid crystal display panel 1) according to an embodiment of the present disclosure. The liquid crystal display panel 1 is used, for example, as a light valve (for example, liquid crystal panels 322A, 322B, 322C, see FIG. 12) of a projection type display device (projection type display device 2, see FIG. 11) such as a projector, which will be described later. It is. The liquid crystal display panel 1 has a liquid crystal layer 30 between a drive substrate 10 and a counter substrate 20 that are arranged to face each other. FIG. 2 shows an example of a schematic cross-sectional configuration on the drive board 10 side shown in FIG. FIG. 3 schematically shows an example of a planar layout of the plurality of pixel electrodes 13 in the display area 100A shown in FIG. 2.
（１－１．液晶表示パネルの構成）
　液晶表示パネル１は、複数の画素が行列状に２次元配置された表示領域１００Ａを有し、表示領域１００Ａの周囲に周辺領域１００Ｂを有している。液晶表示パネル１は、互いに対向配置された駆動基板１０と対向基板２０との間に液晶層３０を有し、駆動基板１０には、表示領域１００Ａにおいて、例えば画素毎に１つずつ設けられた複数の画素電極１３および周辺領域１００Ｂに設けられた１または複数のパッド電極１３Ｘを含む画素回路層１２が設けられている。この複数の画素電極１３が、本開示の「複数の反射電極」の一具体例に相当する。本実施の形態の複数の画素電極１３は、それぞれ、第１電極層１３１および第２電極層１３４が基板１１側からこの順に積層されており、隣り合う第２電極層１３４の間隔Ｗ２が、隣り合う第１電極層１３１の間隔Ｗ１よりも狭くなっている。 (1-1. Configuration of liquid crystal display panel)
The liquid crystal display panel 1 has a display area 100A in which a plurality of pixels are two-dimensionally arranged in a matrix, and has a peripheral area 100B around the display area 100A. The liquid crystal display panel 1 has a liquid crystal layer 30 between a driving substrate 10 and a counter substrate 20 that are arranged to face each other. A pixel circuit layer 12 is provided that includes a plurality of pixel electrodes 13 and one or more pad electrodes 13X provided in a peripheral region 100B. The plurality of pixel electrodes 13 correspond to a specific example of "the plurality of reflective electrodes" of the present disclosure. In each of the plurality of pixel electrodes 13 of this embodiment, a first electrode layer 131 and a second electrode layer 134 are laminated in this order from the substrate 11 side, and the interval W 2 between adjacent second electrode layers 134 is as follows. The distance W 1 between adjacent first electrode layers 131 is narrower.
　駆動基板１０は、例えば、シリコン（Ｓｉ）からなる基板１１と、画素回路層１２と、複数の画素電極１３と、配向膜１４とを有している。画素回路層１２、複数の画素電極１３および配向膜１４は、基板１１の液晶層３０側の面にこの順に設けられている。 The drive substrate 10 includes, for example, a substrate 11 made of silicon (Si), a pixel circuit layer 12, a plurality of pixel electrodes 13, and an alignment film 14. The pixel circuit layer 12, the plurality of pixel electrodes 13, and the alignment film 14 are provided in this order on the surface of the substrate 11 on the liquid crystal layer 30 side.
　画素回路層１２は、基板１１上に設けられ、例えば液晶層３０を画素毎に駆動する複数のトランジスタと、例えば画素毎に１つずつ画素回路層１２の表面に設けられた複数の画素電極１３と、例えば、複数のトランジスタと複数の画素電極１３とをそれぞれ電気的に接続する複数の配線層とを有している。 The pixel circuit layer 12 is provided on the substrate 11 and includes a plurality of transistors that drive the liquid crystal layer 30 for each pixel, for example, and a plurality of pixel electrodes 13 provided on the surface of the pixel circuit layer 12, one for each pixel, for example. and, for example, a plurality of wiring layers that electrically connect the plurality of transistors and the plurality of pixel electrodes 13, respectively.
　詳細には、画素回路層１２は、例えば図２に示したように、複数の画素電極１３の下層に、複数の配線層の１つとして、隣り合う複数の画素電極１３の間の下方において、隣り合う複数の画素電極１３の間を透過した光を遮蔽する遮光膜１２１Ｘを含む配線層１２１を有している。 Specifically, as shown in FIG. 2, for example, the pixel circuit layer 12 is provided below the plurality of pixel electrodes 13, as one of the plurality of wiring layers, and below between the plurality of adjacent pixel electrodes 13. It has a wiring layer 121 including a light shielding film 121X that shields light transmitted between a plurality of adjacent pixel electrodes 13.
　配線層１２１の上方には、上記のように、配線層１２１側から第１電極層１３１および第２電極層１３４がこの順に積層された複数の画素電極１３が、例えば画素毎に、平面視においてアレイ状に設けられている。画素電極１３の光反射面となる複数の第２電極層１３４の上面（面１３４Ｓ１）にはそれぞれ誘電体多層膜１３５が設けられている。 Above the wiring layer 121, as described above, a plurality of pixel electrodes 13 in which the first electrode layer 131 and the second electrode layer 134 are stacked in this order from the wiring layer 121 side are arranged, for example, for each pixel, in a plan view. They are arranged in an array. A dielectric multilayer film 135 is provided on each of the upper surfaces (surfaces 134S1) of the plurality of second electrode layers 134 that serve as light reflecting surfaces of the pixel electrodes 13.
　配線層１２１と複数の画素電極１３とは、それぞれ、例えばプラグ１２４を介して電気的に接続されている。配線層１２１とさらに下層に設けられる配線層（図示せず）とは、それぞれ、例えばプラグ１２５を介して電気的に接続されている。配線層１２１を含む基板１１上に設けられた複数の配線層および複数の画素電極１３は層間絶縁層１２６に埋め込まれており、複数の画素電極１３は層間絶縁層１２６の表面に露出している。 The wiring layer 121 and the plurality of pixel electrodes 13 are each electrically connected via, for example, a plug 124. The wiring layer 121 and a wiring layer (not shown) provided further below are electrically connected to each other via, for example, a plug 125. The plurality of wiring layers and the plurality of pixel electrodes 13 provided on the substrate 11 including the wiring layer 121 are embedded in the interlayer insulating layer 126, and the plurality of pixel electrodes 13 are exposed on the surface of the interlayer insulating layer 126. .
　配線層１２１は、基板１１上に設けられ、例えば液晶層３０を画素毎に駆動する複数のトランジスタと、画素毎に設けられた複数の画素電極１３とを電気的に接続する複数の配線層のうちの、複数の画素電極１３の直下に設けられる配線層である。また、配線層１２１は、隣り合う複数の画素電極１３の間の下方において、隣り合う複数の画素電極１３の間を透過した光を遮蔽する遮光膜１２１Ｘを有している。配線層１２１は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）または銅（Ｃｕ）あるいはそれらの合金等の光反射性を有すると共に低抵抗金属を主体とする金属材料により構成されている。 The wiring layer 121 is provided on the substrate 11 and includes, for example, a plurality of wiring layers that electrically connect a plurality of transistors that drive the liquid crystal layer 30 for each pixel and a plurality of pixel electrodes 13 provided for each pixel. This is a wiring layer provided directly under the plurality of pixel electrodes 13. Further, the wiring layer 121 includes a light shielding film 121X below between the plurality of adjacent pixel electrodes 13, which blocks light transmitted between the plurality of adjacent pixel electrodes 13. The wiring layer 121 is made of a metal material mainly consisting of a light-reflective and low-resistance metal, such as aluminum (Al), titanium (Ti), copper (Cu), or an alloy thereof, for example.
　配線層１２１の上面および下面には、それぞれ、バリアメタル膜１２２，１２３が設けられている。バリアメタル膜１２２，１２３は、例えば、Ｔｉ（チタン）またはＴａ（タンタル）の単膜や、例えばチタン（Ｔｉ）と窒化チタン（ＴｉＮ）との積層膜により構成されている。 Barrier metal films 122 and 123 are provided on the upper and lower surfaces of the wiring layer 121, respectively. The barrier metal films 122 and 123 are composed of, for example, a single film of Ti (titanium) or Ta (tantalum), or a laminated film of, for example, titanium (Ti) and titanium nitride (TiN).
　配線層１２１と複数の画素電極１３および配線層１２１とさらに下層に設けられる配線層をそれぞれ電気的に接続するプラグ１２４，１２５は、例えば、タングステン（Ｗ）により構成されている。 The plugs 124 and 125, which electrically connect the wiring layer 121 and the plurality of pixel electrodes 13 and the wiring layer 121 and a wiring layer provided further below, are made of, for example, tungsten (W).
　層間絶縁層１２６は、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸窒化シリコン（ＳｉＯｘＮｙ）またはＳｉＣｘＮｙ等により構成されている。層間絶縁層１２６は、例えば、ＣＶＤ法や、例えばスピンコータによる塗布法を用いて形成することができる。 The interlayer insulating layer 126 is made of, for example, silicon oxide (SiO x ), silicon nitride (SiN x ), silicon oxynitride (SiO x N y ), SiC x N y , or the like. The interlayer insulating layer 126 can be formed using, for example, a CVD method or a coating method using, for example, a spin coater.
　複数の第１電極層１３１は、本開示の「複数の第１電極層」の一具体例に相当するものである。複数の第１電極層１３１は、複数の画素電極１３を構成するものであり、複数の画素電極１３の反射率を維持するためのものである。複数の第１電極層１３１は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、シリコン（Ｓｉ）、銀（Ａｇ）あるいはそれらの合金（例えば、Ａｌ－Ｃｕ系合金やＡｌ－Ｓｉ合金）等の光反射性を有すると共に低抵抗金属を主体とする金属材料により構成されている。複数の第１電極層１３１の積層方向（Ｙ軸方向）の膜厚（以下、単に厚みという）は、例えば、５０ｎｍ以上２０００ｎｍ以下である。 The plurality of first electrode layers 131 correspond to a specific example of "the plurality of first electrode layers" of the present disclosure. The plurality of first electrode layers 131 constitute the plurality of pixel electrodes 13 and are used to maintain the reflectance of the plurality of pixel electrodes 13. The plurality of first electrode layers 131 are made of, for example, aluminum (Al), titanium (Ti), copper (Cu), silicon (Si), silver (Ag), or an alloy thereof (for example, an Al-Cu alloy or an Al- It is made of a metal material mainly composed of a light-reflecting and low-resistance metal such as Si alloy). The film thickness (hereinafter simply referred to as thickness) of the plurality of first electrode layers 131 in the stacking direction (Y-axis direction) is, for example, 50 nm or more and 2000 nm or less.
　複数の第１電極層１３１の上面（面１３１Ｓ１）および下面（面１３１Ｓ２）には、それぞれ、バリアメタル膜１３２，１３３が設けられている。バリアメタル膜１３２，１３３は、例えば、Ｔｉ（チタン）またはＴａ（タンタル）の単膜や、例えばチタン（Ｔｉ）と窒化チタン（ＴｉＮ）との積層膜により構成されている。 Barrier metal films 132 and 133 are provided on the upper surface (surface 131S1) and lower surface (surface 131S2) of the plurality of first electrode layers 131, respectively. The barrier metal films 132 and 133 are composed of, for example, a single film of Ti (titanium) or Ta (tantalum), or a laminated film of, for example, titanium (Ti) and titanium nitride (TiN).
　複数の第２電極層１３４は、本開示の「複数の第２電極層」の一具体例に相当するものである。複数の第２電極層１３４は、複数の画素電極１３を構成するものであり、複数の第１電極層１３１のそれぞれに積層され、その上面（面１３４Ｓ１）は光反射面となっている。複数の第２電極層１３４は、複数の第１電極層１３１と同様に、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、シリコン（Ｓｉ）、銀（Ａｇ）あるいはそれらの合金（例えば、Ａｌ－Ｃｕ系合金やＡｌ－Ｓｉ合金）等の光反射性を有すると共に低抵抗金属を主体とする金属材料により構成されている。複数の第２電極層１３４の厚み）は、例えば、５０ｎｍ未満である。 The plurality of second electrode layers 134 correspond to a specific example of "the plurality of second electrode layers" of the present disclosure. The plurality of second electrode layers 134 constitute the plurality of pixel electrodes 13, and are laminated on each of the plurality of first electrode layers 131, and the upper surface (surface 134S1) thereof is a light reflecting surface. Like the plurality of first electrode layers 131, the plurality of second electrode layers 134 are made of, for example, aluminum (Al), titanium (Ti), copper (Cu), silicon (Si), silver (Ag), or an alloy thereof. (For example, an Al--Cu alloy or an Al--Si alloy) is a metal material that has light reflectivity and is mainly composed of a low-resistance metal. The thickness of the plurality of second electrode layers 134 is, for example, less than 50 nm.
　複数の第２電極層１３４の上面（面１３４Ｓ１）にはそれぞれ誘電体多層膜１３５が設けられている。誘電体多層膜１３５は、例えば、シリコン（Ｓｉ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）およびチタン（Ｔｉ）のそれぞれの少なくとも２種類の膜が交互に積層された構成を有する。誘電体多層膜１３５の厚みは、例えば、１０ｎｍ以上２００ｎｍ以下である。 A dielectric multilayer film 135 is provided on the upper surface (surface 134S1) of the plurality of second electrode layers 134, respectively. The dielectric multilayer film 135 has a structure in which at least two types of films each of silicon (Si), hafnium (Hf), tantalum (Ta), niobium (Nb), and titanium (Ti) are alternately laminated, for example. . The thickness of the dielectric multilayer film 135 is, for example, 10 nm or more and 200 nm or less.
　複数の第２電極層１３４の下面（面１３４Ｓ２）にはそれぞれバリアメタル膜１３６が設けられている。バリアメタル膜１３６は、例えば、Ｔｉ（チタン）またはＴａ（タンタル）の単膜や、例えばチタン（Ｔｉ）と窒化チタン（ＴｉＮ）との積層膜により構成されている。 A barrier metal film 136 is provided on the lower surface (surface 134S2) of the plurality of second electrode layers 134, respectively. The barrier metal film 136 is composed of, for example, a single film of Ti (titanium) or Ta (tantalum), or a laminated film of, for example, titanium (Ti) and titanium nitride (TiN).
　複数の画素電極１３は、表示領域１００Ａにおいて、例えば画素毎にアレイ状に設けられている。複数の画素電極１３のそれぞれを構成する複数の第１電極層１３１および複数の第２電極層１３４は、図３に示したように、略矩形形状を有する。複数の第１電極層１３１のＸＺ平面方向のそれぞれの面積は、複数の第２電極層１３４のＸＺ平面方向のそれぞれの面積よりも小さい。つまり、隣り合う第２電極層１３４の間隔Ｗ２は、隣り合う第１電極層１３１の間隔Ｗ１よりも狭くなっている。これにより、例えば、画素ピッチＷ０を縮小する際に、複数の画素電極１３の反射率を維持しつつ、隣り合う複数の画素電極１３の間のスリット間隔を縮小することができる。 The plurality of pixel electrodes 13 are provided, for example, in an array for each pixel in the display area 100A. As shown in FIG. 3, the plurality of first electrode layers 131 and the plurality of second electrode layers 134 that constitute each of the plurality of pixel electrodes 13 have a substantially rectangular shape. The area of each of the plurality of first electrode layers 131 in the XZ plane direction is smaller than the area of each of the plurality of second electrode layers 134 in the XZ plane direction. That is, the interval W 2 between adjacent second electrode layers 134 is narrower than the interval W 1 between adjacent first electrode layers 131 . Thereby, for example, when reducing the pixel pitch W0 , it is possible to reduce the slit interval between the plurality of adjacent pixel electrodes 13 while maintaining the reflectance of the plurality of pixel electrodes 13.
　周辺領域１００Ｂには、１または複数のパッド電極１３Ｘが設けられている。パッド電極１３Ｘは、外部と電気的な接続を行うためのものである。パッド電極１３Ｘは、例えば、上面（面１３Ｓ１）および下面（面１３１Ｓ２）にそれぞれバリアメタル膜１３２，１３３を有する第１電極層１３１によって構成されており、その表面は、パッド電極１３Ｘ上に設けられたバリアメタル膜１３２にまで達する開口Ｈによって層間絶縁層１２６から露出している。パッド電極１３Ｘは、この開口Ｈを介して外部との電気的な接続がなされている。接続は、例えば、ワイヤボンドまたはバンプ等の方法によりなされる。 One or more pad electrodes 13X are provided in the peripheral region 100B. The pad electrode 13X is for electrical connection with the outside. The pad electrode 13X is constituted by, for example, a first electrode layer 131 having barrier metal films 132 and 133 on the upper surface (surface 13S1) and the lower surface (surface 131S2), respectively, and the surface thereof is provided on the pad electrode 13X. It is exposed from the interlayer insulating layer 126 through an opening H that reaches the barrier metal film 132. The pad electrode 13X is electrically connected to the outside via this opening H. The connection is made, for example, by wire bonding or bumping.
　配向膜１４は、液晶層３０の配向制御をおこなうものであり、例えば、酸化シリコン（ＳｉＯ２）、ダイヤモンドライクカーボンまたは酸化アルミニウム（Ａｌ２Ｏ３）等の無機材料によって構成されている。配向膜１４の厚みは、例えば５０ｎｍ以上５００ｎｍ以下である。配向膜１４は、例えば蒸着法を用いて形成することができる。 The alignment film 14 controls the alignment of the liquid crystal layer 30, and is made of an inorganic material such as silicon oxide (SiO 2 ), diamond-like carbon, or aluminum oxide (Al 2 O 3 ). The thickness of the alignment film 14 is, for example, 50 nm or more and 500 nm or less. The alignment film 14 can be formed using, for example, a vapor deposition method.
　対向基板２０は、例えば、光透過性を有する基板２１と、対向電極２２と、配向膜２３と、偏光板２４とを有している。対向電極２２および配向膜２３は、基板２１の液晶層３０側の面にこの順に設けられており、偏光板２４は、基板２１の液晶層３０側とは反対側の面に設けられている。 The counter substrate 20 includes, for example, a light-transmitting substrate 21, a counter electrode 22, an alignment film 23, and a polarizing plate 24. The counter electrode 22 and the alignment film 23 are provided in this order on the surface of the substrate 21 on the liquid crystal layer 30 side, and the polarizing plate 24 is provided on the surface of the substrate 21 on the opposite side from the liquid crystal layer 30 side.
　対向電極２２は、例えば全画素に対する共通電極として、表示領域１００Ａの全面に亘って設けられている。対向電極２２は、例えば光透過性を有する導電材料によって構成されている。光透過性を有する導電材料としては、例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）またはインジウムガリウム亜鉛含有酸化物（ＩＧＺＯ）等が挙げられる。 The counter electrode 22 is provided over the entire surface of the display area 100A, for example, as a common electrode for all pixels. The counter electrode 22 is made of, for example, a light-transmitting conductive material. Examples of the light-transmitting conductive material include indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), and indium gallium zinc-containing oxide (IGZO).
　配向膜２３は、液晶層３０の配向制御をおこなうものであり、例えば、酸化シリコン（ＳｉＯ２）、ダイヤモンドライクカーボンまたは酸化アルミニウム（Ａｌ２Ｏ３）等の無機材料によって構成されている。配向膜２３の厚みは、例えば５０ｎｍ以上５００ｎｍ以下である。配向膜１４は、例えば蒸着法を用いて形成することができる。 The alignment film 23 controls the alignment of the liquid crystal layer 30, and is made of an inorganic material such as silicon oxide (SiO 2 ), diamond-like carbon, or aluminum oxide (Al 2 O 3 ). The thickness of the alignment film 23 is, for example, 50 nm or more and 500 nm or less. The alignment film 14 can be formed using, for example, a vapor deposition method.
　偏光板２４は、例えばクロスニコル配置されており、所定の振動方向の光（偏光）のみが偏光板を通過できるようになっている。各偏光板は、例えば、ヨウ素（Ｉ）化合物分子が吸着配向したポリビニルアルコール（ＰＶＡ）によって構成されている。 The polarizing plate 24 is arranged, for example, in a crossed nicol arrangement, so that only light (polarized light) in a predetermined vibration direction can pass through the polarizing plate. Each polarizing plate is made of, for example, polyvinyl alcohol (PVA) in which iodine (I) compound molecules are adsorbed and oriented.
　液晶層３０は、例えばＶＡ（Vertical Alignment）モード、ＴＮ（Twisted Nematic）モード、ＥＣＢ（Electrically controlled birefringence）モード、ＦＦＳ（Fringe Field Switching）モードあるいはＩＰＳ（In Plane Switching）モード等により駆動される液晶により構成されている。液晶層３０は、駆動基板１０と対向基板２０とを貼り合わせる、例えば液晶ディスプレイ用に市販されている熱硬化性あるいはＵＶ硬化性のシール材によって封止されている。液晶層３０は、シール材によって駆動基板１０と対向基板２０とを貼り合わせたのち、液晶を注入し、例えばＵＶ硬化性のシール材によって封止される。その他、液晶層３０は、例えばＯＤＦ（One Drop Fill）プロセスを用いて作製するようにしてもよい。液晶層３０には、複数の画素電極１３および対向電極２２により映像電圧が供給されるようになっている。 The liquid crystal layer 30 is made of a liquid crystal driven by, for example, VA (Vertical Alignment) mode, TN (Twisted Nematic) mode, ECB (Electrically controlled birefringence) mode, FFS (Fringe Field Switching) mode, or IPS (In Plane Switching) mode. It is configured. The liquid crystal layer 30 is sealed by bonding the drive substrate 10 and the counter substrate 20 together, for example, with a thermosetting or UV curable sealing material commercially available for liquid crystal displays. The liquid crystal layer 30 is formed by bonding the driving substrate 10 and the counter substrate 20 together using a sealing material, injecting liquid crystal, and sealing with, for example, a UV-curable sealing material. Alternatively, the liquid crystal layer 30 may be manufactured using, for example, an ODF (One Drop Fill) process. A video voltage is supplied to the liquid crystal layer 30 by a plurality of pixel electrodes 13 and a counter electrode 22.
（１－２．画素電極の製造方法）
　本実施の形態の複数の画素電極１３は、例えば、次のようにして製造することができる。図４Ａ～図４Ｅは、各工程における駆動基板１０側の断面構成を模式的に表したものである。 (1-2. Manufacturing method of pixel electrode)
The plurality of pixel electrodes 13 of this embodiment can be manufactured, for example, as follows. FIGS. 4A to 4E schematically represent the cross-sectional structure of the drive substrate 10 side in each step.
　まず、プラグ１２４が埋設された層間絶縁層１２６上に、例えば化学気相成長（ＣＶＤ）法を用いてバリアメタル膜１３３、第１電極層１３１およびバリアメタル膜１３２を構成する金属膜を順に成膜する。続いて、図４Ａに示したように、リソグラフィ技術およびドライ加工（あるいはウェット加工）により加工してバリアメタル膜１３３、第１電極層１３１およびバリアメタル膜１３２を形成する。 First, metal films constituting the barrier metal film 133, the first electrode layer 131, and the barrier metal film 132 are sequentially formed on the interlayer insulating layer 126 in which the plug 124 is embedded using, for example, chemical vapor deposition (CVD). To form a film. Subsequently, as shown in FIG. 4A, processing is performed using a lithography technique and dry processing (or wet processing) to form a barrier metal film 133, a first electrode layer 131, and a barrier metal film 132.
　次に、図４Ｂに示したように、層間絶縁層１２６をさらに成膜し、バリアメタル膜１３３、第１電極層１３１およびバリアメタル膜１３２を埋設する。続いて、図４Ｃに示したように、例えば化学機械研磨（ＣＭＰ）によりバリアメタル膜１３２の表面を平坦化する。 Next, as shown in FIG. 4B, an interlayer insulating layer 126 is further formed, and the barrier metal film 133, first electrode layer 131, and barrier metal film 132 are buried. Subsequently, as shown in FIG. 4C, the surface of the barrier metal film 132 is planarized by, for example, chemical mechanical polishing (CMP).
　次に、例えばＣＶＤ法を用いてバリアメタル膜１３６および第２電極層１３４を構成する金属膜ならびに誘電体多層膜１３５を順に成膜する。続いて、図４Ｄに示したように、リソグラフィ技術およびドライ加工（あるいはウェット加工）により加工してバリアメタル膜１３６、第２電極層１３４および誘電体多層膜１３５を形成する。 Next, the barrier metal film 136 and the metal film constituting the second electrode layer 134 and the dielectric multilayer film 135 are sequentially formed using, for example, the CVD method. Subsequently, as shown in FIG. 4D, processing is performed using lithography technology and dry processing (or wet processing) to form a barrier metal film 136, a second electrode layer 134, and a dielectric multilayer film 135.
　次に、図４Ｅに示したように、層間絶縁層１２６をさらに成膜し、バリアメタル膜１３６、第２電極層１３４および誘電体多層膜１３５を埋設する。その後、例えばＣＭＰにより誘電体多層膜１３５まで平坦化する。以上により、図２に示した複数の画素電極１３が形成される。 Next, as shown in FIG. 4E, an interlayer insulating layer 126 is further formed, and a barrier metal film 136, a second electrode layer 134, and a dielectric multilayer film 135 are buried therein. Thereafter, the dielectric multilayer film 135 is planarized by, for example, CMP. Through the above steps, the plurality of pixel electrodes 13 shown in FIG. 2 are formed.
　なお、配線層１２１と第１電極層１３１とを電気的に接続するプラグ１２４は、その上面の平坦化工程時に、ディッシングによりプラグ１２４の上面に凹みが形成される場合がある。プラグ１２４の上面に凹みが形成されると、図５に示したように、第１電極層１３１の上面（面１３１Ｓ１）に、プラグ１２４の上面の凹みに起因する凹部１３１Ｈが形成される。その場合には、第１電極層１３１の面１３１Ｓ１上に形成するバリアメタル膜１３２を厚膜に成膜し、ＣＭＰによりバリアメタル膜１３２を研削してその上面を平坦化する。これにより、プラグ１２４の上面の凹みに起因する凹部が解消される。 Incidentally, in the plug 124 that electrically connects the wiring layer 121 and the first electrode layer 131, a recess may be formed on the top surface of the plug 124 due to dishing during the planarization process of the top surface. When the recess is formed on the upper surface of the plug 124, a recess 131H due to the recess on the upper surface of the plug 124 is formed on the upper surface (surface 131S1) of the first electrode layer 131, as shown in FIG. In that case, a thick barrier metal film 132 is formed on the surface 131S1 of the first electrode layer 131, and the barrier metal film 132 is ground by CMP to planarize its upper surface. This eliminates the recess caused by the recess on the top surface of the plug 124.
（１－３．作用・効果）
　本実施の形態の液晶表示パネル１は、アレイ状に配置された複数の画素電極１３を、それぞれ、複数の第１電極層１３１と、複数の第１電極層１３１それぞれに積層され、上面（面１３４Ｓ１）を光反射面とすると共に、複数の第１電極層１３１のＸＺ方向の面積よりも大きな面積を有する複数の第２電極層１３４とを有する構成とした。これにより、複数の画素電極１３のそれぞれの厚みを確保して反射率を維持しつつ、隣り合う画素電極１３間のスリット幅を削減する。以下、これについて説明する。 (1-3. Action/effect)
In the liquid crystal display panel 1 of the present embodiment, a plurality of pixel electrodes 13 arranged in an array are laminated on a plurality of first electrode layers 131 and a plurality of first electrode layers 131, respectively, and the upper surface (surface 134S1) as a light reflecting surface, and a plurality of second electrode layers 134 each having a larger area than the area of the plurality of first electrode layers 131 in the XZ direction. This reduces the slit width between adjacent pixel electrodes 13 while ensuring the thickness of each of the plurality of pixel electrodes 13 and maintaining reflectance. This will be explained below.
　一般的な表示装置では、開口率が低下しないように狭画素ピッチ化するためには、隣り合う反射電極間の狭スリット化が求められる。隣り合う反射電極間の狭スリット化を実現するためには、例えば、反射電極の膜厚を薄くして加工する際のエッチング時間を短縮する方法が考えられる。 In a typical display device, in order to narrow the pixel pitch so that the aperture ratio does not decrease, narrow slits between adjacent reflective electrodes are required. In order to realize a narrow slit between adjacent reflective electrodes, for example, a method of reducing the thickness of the reflective electrode to shorten the etching time during processing can be considered.
　しかしながら、反射電極の膜厚を薄くした場合、薄膜化による可視光の反射率が低下してしまう。また、反射電極の膜厚を薄くした場合、反射電極の直下に形成されるプラグの平坦化加工時のディッシングによるプラグ表面の凹みの影響が相対的に大きくなり、反射率が低下してしまう。 However, when the thickness of the reflective electrode is made thinner, the visible light reflectance decreases due to the thinner film. Furthermore, when the film thickness of the reflective electrode is made thin, the effect of depressions on the plug surface due to dishing during flattening of the plug formed directly under the reflective electrode becomes relatively large, resulting in a decrease in reflectance.
　これに対して本実施の形態では、アレイ状に配置された複数の画素電極１３を、それぞれ、プラグ１２４側に配置される複数の第１電極層１３１と、上面（面１３４Ｓ１）を光反射面とする複数の第２電極層１３４との積層構造とした。複数の第２電極層１３４は、複数の第１電極層１３１のＸＺ方向の面積よりも大きな面積を有し、隣り合う複数の第２電極層１３４の間隔Ｗ２は、隣り合う第１電極層１３１の間隔Ｗ１よりも狭くなっている。これにより、複数の画素電極１３のそれぞれの厚みが確保されるため、複数の画素電極１３の反射率を低下させることなく、隣り合う画素電極１３間のスリット幅を削減することができる。 On the other hand, in this embodiment, the plurality of pixel electrodes 13 arranged in an array have a plurality of first electrode layers 131 arranged on the plug 124 side, and an upper surface (surface 134S1) that is a light reflecting surface. It has a laminated structure with a plurality of second electrode layers 134. The plurality of second electrode layers 134 have an area larger than the area of the plurality of first electrode layers 131 in the XZ direction, and the interval W 2 between the plurality of adjacent second electrode layers 134 is larger than the area of the plurality of first electrode layers 131 in the XZ direction. 131 is narrower than the interval W1 . As a result, the thickness of each of the plurality of pixel electrodes 13 is ensured, so the slit width between adjacent pixel electrodes 13 can be reduced without reducing the reflectance of the plurality of pixel electrodes 13.
　また、本実施の形態では、上記のように、アレイ状に配置された複数の画素電極１３を、それぞれ、複数の第１電極層１３１と、複数の第２電極層１３４との積層構造としたので、プラグ１２４の上面の凹みによる影響が低減される。 Further, in this embodiment, as described above, each of the plurality of pixel electrodes 13 arranged in an array has a stacked structure of a plurality of first electrode layers 131 and a plurality of second electrode layers 134. Therefore, the influence of the recess on the top surface of the plug 124 is reduced.
　以上により、本実施の形態の液晶表示パネル１では、画素の狭ピッチ化と高反射率とを両立することが可能となる。 As described above, in the liquid crystal display panel 1 of this embodiment, it is possible to achieve both narrow pixel pitch and high reflectance.
　次に、本開示の変形例１～４について説明する。なお、上記実施の形態における液晶表示パネル１および複数の画素電極１３の構成要素と同様の構成要素については同一の符号を付し、適宜説明を省略する。 Next, Modifications 1 to 4 of the present disclosure will be described. Note that the same components as those of the liquid crystal display panel 1 and the plurality of pixel electrodes 13 in the embodiment described above are given the same reference numerals, and the description thereof will be omitted as appropriate.
＜２．変形例＞
（２－１．変形例１）
　図６は、上述した液晶表示パネル１の駆動基板１０側の模式的な断面構成の他の例を表したものである。上記実施の形態では、複数の画素電極１３が積層方向（Ｙ軸方向）に一定の幅を有する複数の第１電極層１３１を有する例を示したが、これに限定されるものではない。 <2. Modified example>
(2-1. Modification example 1)
FIG. 6 shows another example of a schematic cross-sectional configuration of the drive substrate 10 side of the liquid crystal display panel 1 described above. In the above embodiment, an example has been shown in which the plurality of pixel electrodes 13 have a plurality of first electrode layers 131 having a constant width in the stacking direction (Y-axis direction), but the present invention is not limited to this.
　本変形例の複数の第１電極層１３１は、例えば図６に示したように、下面（面１３１Ｓ２）から上面（面１３１Ｓ１）に向かって面積が拡大する傾斜面を有する。 As shown in FIG. 6, for example, the plurality of first electrode layers 131 of this modification have an inclined surface whose area increases from the lower surface (surface 131S2) to the upper surface (surface 131S1).
　これにより、本変形例の複数の画素電極１３は、上記実施の形態と比較して反射率をさらに向上させることが可能となる。 Thereby, the plurality of pixel electrodes 13 of this modification can further improve the reflectance compared to the above embodiment.
（２－２．変形例２）
　図７は、上述した液晶表示パネル１の駆動基板１０側の模式的な断面構成の他の例を表したものである。上記実施の形態では、複数の画素電極１３が、それぞれ、複数の第１電極層１３１および複数の第２電極層１３４の２層構造を有する例を示したが、これに限定されるものではない。 (2-2. Modification 2)
FIG. 7 shows another example of a schematic cross-sectional configuration of the drive substrate 10 side of the liquid crystal display panel 1 described above. In the above embodiment, an example has been shown in which each of the plurality of pixel electrodes 13 has a two-layer structure of a plurality of first electrode layers 131 and a plurality of second electrode layers 134, but the present invention is not limited to this. .
　本変形例の複数の画素電極１３は、複数の第１電極層１３１の下面（面１３１Ｓ２）のそれぞれに、複数の第３電極層１３７をさらに有する３層構造とした。 The plurality of pixel electrodes 13 of this modification have a three-layer structure in which a plurality of third electrode layers 137 are further provided on each of the lower surfaces (surfaces 131S2) of the plurality of first electrode layers 131.
　複数の第３電極層１３７のＸＺ平面方向のそれぞれの面積は、複数の第１電極層１３１のＸＺ平面方向のそれぞれの面積よりも小さく、隣り合う第３電極層１３７の間隔は、隣り合う第１電極層１３１の間隔Ｗ１よりも広くなっている。つまり、複数の画素電極１３を構成する複数の電極層（例えば、第１電極層１３１、第２電極層１３４および第３電極層１３７）は、液晶層３０に向かうほど隣り合う電極層の間隔が狭くなるように構成される。複数の第３電極層１３７は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）または銅（Ｃｕ）あるいはそれらの合金（例えば、Ａｌ－Ｃｕ系合金）等の光反射性を有すると共に低抵抗金属を主体とする金属材料により構成されている。複数の第３電極層１３７の厚みは、例えば、５０ｎｍ以上２０００ｎｍ以下である。 The area of each of the plurality of third electrode layers 137 in the XZ plane direction is smaller than the area of each of the plurality of first electrode layers 131 in the XZ plane direction. It is wider than the interval W1 between one electrode layer 131. In other words, in the plurality of electrode layers (for example, the first electrode layer 131, the second electrode layer 134, and the third electrode layer 137) constituting the plurality of pixel electrodes 13, the distance between adjacent electrode layers increases toward the liquid crystal layer 30. Constructed to be narrow. The plurality of third electrode layers 137 are made of a light-reflective and low-resistance metal such as aluminum (Al), titanium (Ti), copper (Cu), or an alloy thereof (for example, an Al-Cu alloy). It is mainly made of metal material. The thickness of the plurality of third electrode layers 137 is, for example, 50 nm or more and 2000 nm or less.
　複数の第３電極層１３７の上面（面１３７Ｓ１）および下面（面１３７Ｓ２）には、それぞれ、バリアメタル膜１３８，１３９が設けられている。バリアメタル膜１３８，１３９は、例えば、Ｔｉ（チタン）またはＴａ（タンタル）の単膜や、例えばチタン（Ｔｉ）と窒化チタン（ＴｉＮ）との積層膜により構成されている。 Barrier metal films 138 and 139 are provided on the upper surface (surface 137S1) and lower surface (surface 137S2) of the plurality of third electrode layers 137, respectively. The barrier metal films 138 and 139 are composed of, for example, a single film of Ti (titanium) or Ta (tantalum), or a laminated film of, for example, titanium (Ti) and titanium nitride (TiN).
　これにより、本変形例の複数の画素電極１３では、プラグ１２４の上面の凹みの影響がさらに低減される。よって、上記実施の形態と比較して反射率をさらに向上させることが可能となる。 As a result, in the plurality of pixel electrodes 13 of this modification, the influence of the recess on the top surface of the plug 124 is further reduced. Therefore, it is possible to further improve the reflectance compared to the above embodiment.
（２－３．変形例３）
　図８は、上述した液晶表示パネル１の駆動基板１０側の模式的な断面構成の他の例を表したものである。上記実施の形態では、第１電極層１３１の上面（面１３１Ｓ１）および第２電極層１３４の下面（面１３４Ｓ２）にそれぞれバリアメタル膜１３２，１３６を設けたが、バリアメタル膜１３２，１３６は省略しても構わない。 (2-3. Modification 3)
FIG. 8 shows another example of the schematic cross-sectional configuration of the drive substrate 10 side of the liquid crystal display panel 1 described above. In the embodiment described above, the barrier metal films 132 and 136 are provided on the upper surface (surface 131S1) of the first electrode layer 131 and the lower surface (surface 134S2) of the second electrode layer 134, respectively, but the barrier metal films 132 and 136 are omitted. I don't mind if you do.
　その際には、第１電極層１３１を厚膜に成膜し、ＣＭＰにより第１電極層１３１を研削して上面を平坦化する。これにより、プラグ１２４の上面の凹みに起因する凹部が解消され、上記実施の形態と同様に、画素の狭ピッチ化と高反射率とを両立することが可能となる。 At that time, the first electrode layer 131 is formed into a thick film, and the first electrode layer 131 is ground by CMP to flatten the upper surface. This eliminates the recess caused by the recess on the top surface of the plug 124, making it possible to achieve both narrow pixel pitch and high reflectance, as in the above embodiment.
　なお、第１電極層１３１上に第２電極層１３４および誘電体多層膜１３５を連続成膜しない場合、図９に示したように、第１電極層１３１の上面（面１３１Ｓ１）が大気暴露によって酸化され、酸化膜１３１Ｘが形成されることがある。液晶層３０を透過した光がさらに第２電極層１３４を透過した場合、第１電極層１３１の上面（面１３１Ｓ１）の凹部の影響を受け、反射率が低下する虞がある。但し、透過光であるため、光反射面となる第２電極層１３４の上面（面１３４Ｓ１）に凹部がある場合と比較して、反射率の低下は軽微となる。 Note that when the second electrode layer 134 and the dielectric multilayer film 135 are not continuously formed on the first electrode layer 131, as shown in FIG. It may be oxidized and an oxide film 131X may be formed. If the light that has passed through the liquid crystal layer 30 further passes through the second electrode layer 134, there is a possibility that the reflectance will be reduced due to the influence of the recessed portion on the upper surface (surface 131S1) of the first electrode layer 131. However, since the light is transmitted, the decrease in reflectance is slight compared to the case where there is a recess on the upper surface (surface 134S1) of the second electrode layer 134 serving as a light reflecting surface.
（２－４．変形例４）
　図１０は、上述した液晶表示パネル１の駆動基板１０側の模式的な断面構成の他の例を表したものである。上記実施の形態では、周辺領域１００Ｂに設けられる１または複数のパッド電極１３Ｘが、第１電極層１３１およびその上面（面１３Ｓ１）および下面（面１３１Ｓ２）にそれぞれバリアメタル膜１３２，１３３からなる例を示したが、これに限定されるものではない。 (2-4. Modification example 4)
FIG. 10 shows another example of a schematic cross-sectional configuration of the drive substrate 10 side of the liquid crystal display panel 1 described above. In the embodiment described above, the one or more pad electrodes 13X provided in the peripheral region 100B are formed of the first electrode layer 131 and barrier metal films 132 and 133 on its upper surface (surface 13S1) and lower surface (surface 131S2), respectively. is shown, but is not limited to this.
　本変形例の１または複数のパッド電極１３Ｘは、複数の画素電極１３と同様に、第１電極層１３１と第２電極層１３４とが積層された構成を有する。本変形例では、１または複数のパッド電極１３Ｘを構成する第２電極層１３４の上面（面１３４Ｓ１）の誘電体多層膜１３５は開口Ｈによって除去されており、第２電極層１３４が露出している。これにより、１または複数のパッド電極１３Ｘと、外部との接続は、バリアメタル膜を介することなくなされるようになる。 Similarly to the plurality of pixel electrodes 13, one or more pad electrodes 13X of this modification has a structure in which a first electrode layer 131 and a second electrode layer 134 are stacked. In this modification, the dielectric multilayer film 135 on the upper surface (surface 134S1) of the second electrode layer 134 constituting one or more pad electrodes 13X is removed by the opening H, and the second electrode layer 134 is exposed. There is. Thereby, one or more pad electrodes 13X can be connected to the outside without using a barrier metal film.
＜３．適用例＞
　図１１は、適用例１に係る表示装置（投射型表示装置２）の全体構成を表す機能ブロック図である。この投射型表示装置２は、例えばスクリーン５００（投射面）に画像を投射する表示装置である。投射型表示装置２は、例えば、図示しないＰＣ等のコンピュータや各種画像プレーヤ等の外部の画像供給装置に、Ｉ／Ｆ（インターフェイス）を介して接続されており、このインターフェイスに入力される画像信号に基づいて、スクリーン５００への投影を行うものである。 <3. Application example>
FIG. 11 is a functional block diagram showing the overall configuration of a display device (projection type display device 2) according to Application Example 1. This projection type display device 2 is a display device that projects an image onto a screen 500 (projection surface), for example. The projection type display device 2 is connected, for example, to an external image supply device such as a computer such as a PC or various image players (not shown) via an I/F (interface), and receives image signals input to this interface. Projection onto the screen 500 is performed based on this.
　投射型表示装置２は、例えば、光源装置２００と、制御部２１０と、光源駆動部２２０と、光変調装置２３０と、画像処理部２４０と、フレームメモリ２５０と、パネル駆動部２６０と、投影光学系駆動部２７０と、投影光学系４００とを備えている。 The projection display device 2 includes, for example, a light source device 200, a control section 210, a light source drive section 220, a light modulation device 230, an image processing section 240, a frame memory 250, a panel drive section 260, and a projection optical system. It includes a system driving section 270 and a projection optical system 400.
　光源装置２００は、特に図示していないが、光源を駆動する光源ドライバーと、光源を駆動する際の電流値をそれぞれ設定する電流値設定部とを備えている。光源ドライバーは、図示しない電源回路から供給される電源に基づき、光源駆動部２２０から入力される信号に同期して、電流値設定部が設定した電流値をもつ電流を生成する。生成された電流は、光源にそれぞれ供給される。 Although not particularly shown, the light source device 200 includes a light source driver that drives the light source and a current value setting section that sets the current value when driving the light source. The light source driver generates a current having a current value set by the current value setting section in synchronization with a signal input from the light source driving section 220 based on power supplied from a power supply circuit (not shown). The generated currents are respectively supplied to the light sources.
　制御部２１０は、光源駆動部２２０、画像処理部２４０、パネル駆動部２６０および投影光学系駆動部２７０を制御するものである。 The control section 210 controls the light source drive section 220, the image processing section 240, the panel drive section 260, and the projection optical system drive section 270.
　光源駆動部２２０は、光源装置２００に配置された光源の発光タイミングを制御するための信号を出力するものである。この光源駆動部２２０は、例えば図示しないＰＷＭ設定部、ＰＷＭ信号生成部およびリミッター等を備えており、制御部２１０の制御に基づいて、光源装置２００の光源ドライバーを制御し、光源をＰＷＭ制御することにより、光源の点灯および消灯、あるいは輝度の調整を行うものである。 The light source drive section 220 outputs a signal for controlling the light emission timing of the light source arranged in the light source device 200. The light source drive section 220 includes, for example, a PWM setting section, a PWM signal generation section, a limiter, etc. (not shown), and controls the light source driver of the light source device 200 based on the control of the control section 210 to perform PWM control of the light source. This turns on and off the light source or adjusts the brightness.
　光変調装置２３０は、画像信号に基づき、光源装置２００から出力された光（照明光）を変調して画像光を生成するものである。光変調装置２３０は、例えば、後述するＲＧＢの各色に対応した３枚のライトバルブ（例えば、上述した液晶表示パネル１を含んで構成されている。例えば、青色光（Ｂ）を変調する液晶表示パネル（液晶パネル（Ｂ））、赤色光（Ｒ）を変調する液晶表示パネル（液晶パネル（Ｒ））および緑色光（Ｇ）を変調する液晶表示パネル（液晶パネル（Ｇ））が挙げられる。光変調装置２３０により変調されたＲＧＢの各色光は、図示しないクロスダイクロイックプリズム等により合成されて、投影光学系４００に導かれる。 The light modulation device 230 modulates the light (illumination light) output from the light source device 200 based on the image signal to generate image light. The light modulation device 230 includes, for example, three light valves (for example, the above-mentioned liquid crystal display panel 1) corresponding to each color of RGB to be described later.For example, the light modulation device 230 includes a liquid crystal display that modulates blue light (B). Examples include a liquid crystal display panel (liquid crystal panel (B)) that modulates red light (R) (liquid crystal panel (R)), and a liquid crystal display panel (liquid crystal panel (G)) that modulates green light (G). The RGB color lights modulated by the light modulation device 230 are combined by a cross dichroic prism (not shown) or the like and guided to the projection optical system 400.
　画像処理部２４０は、外部から入力される画像信号を取得して、画像サイズの判別、解像度の判別および静止画像であるか動画像であるかの判別等を行うものである。動画像である場合には、フレームレート等の画像データの属性等についても判定する。また、取得した画像信号の解像度が、光変調装置２３０の各液晶パネルの表示解像度と異なる場合には、解像度変換処理を行う。画像処理部２４０は、これらの各処理後の画像を、フレーム毎にフレームメモリ２５０に展開すると共に、フレームメモリ２５０に展開したフレーム毎の画像を表示信号としてパネル駆動部２６０に出力する。 The image processing unit 240 acquires an image signal input from the outside, and performs determinations such as image size, resolution, and whether it is a still image or a moving image. If the image is a moving image, attributes of the image data such as frame rate are also determined. Further, if the resolution of the acquired image signal is different from the display resolution of each liquid crystal panel of the light modulation device 230, resolution conversion processing is performed. The image processing section 240 develops the image after each of these processes into the frame memory 250 frame by frame, and outputs the image developed into the frame memory 250 for each frame to the panel driving section 260 as a display signal.
　パネル駆動部２６０は、光変調装置２３０の各液晶パネルＲ，Ｇ，Ｂを駆動するものである。このパネル駆動部２６０の駆動により、各液晶パネルＲ，Ｇ，Ｂに配置された各画素における光の透過率が変化し、画像が形成される。 The panel drive unit 260 drives each liquid crystal panel R, G, and B of the light modulation device 230. By driving this panel driving section 260, the light transmittance in each pixel arranged in each liquid crystal panel R, G, B changes, and an image is formed.
　投影光学系駆動部２７０は、投影光学系４００に配置されたレンズを駆動するモータを含んで構成されている。この投影光学系駆動部２７０は、制御部２１０の制御に従って、例えば投影光学系４００を駆動し、例えばズーム調整、フォーカス調整および絞り調整等を行うものである。 The projection optical system driving section 270 is configured to include a motor that drives a lens arranged in the projection optical system 400. The projection optical system driving section 270 drives, for example, the projection optical system 400 under the control of the control section 210, and performs, for example, zoom adjustment, focus adjustment, aperture adjustment, and the like.
　投影光学系４００は、液晶表示パネル１（光変調装置２３０の各液晶パネルＲ，Ｇ，Ｂ）で変調された光をスクリーン５００上に投射して結像させるためのレンズ群等を含むものである。 The projection optical system 400 includes a lens group and the like for projecting the light modulated by the liquid crystal display panel 1 (liquid crystal panels R, G, and B of the light modulation device 230) onto the screen 500 to form an image.
（投射型表示装置の構成例）
　図１２は、投射型表示装置２を構成する光学系の全体構成の他の例（投射型表示装置２Ａ）を表した概略図である。投射型表示装置２Ａは、反射型の液晶パネル（Liquid Crystal Display：ＬＣＤ）により光変調を行う反射型３ＬＣＤ方式の投射型表示装置である。 (Example of configuration of projection display device)
FIG. 12 is a schematic diagram showing another example (projection type display device 2A) of the overall configuration of the optical system constituting the projection type display device 2. The projection display device 2A is a reflective 3LCD type projection display device that performs light modulation using a reflective liquid crystal display (LCD).
　投射型表示装置２Ａは、図１２に示したように、光源装置２００と、照明光学系３１０と、画像形成部３２０と、投影光学系４００とを順に備えている。 As shown in FIG. 12, the projection display device 2A includes a light source device 200, an illumination optical system 310, an image forming section 320, and a projection optical system 400 in this order.
　照明光学系３１０は、例えば、光源装置２００に近い位置からフライアイレンズ３１１（３１１Ａ，３１１Ｂ）と、偏光変換素子３１２と、レンズ３１３と、ダイクロイックミラー３１４Ａ，３１４Ｂと、反射ミラー３１５Ａ，３１５Ｂと、レンズ３１６Ａ，３１３Ｂと、ダイクロイックミラー３１７と、偏光板３１８Ａ，３１８Ｂ，３１８Ｃとを有している。 The illumination optical system 310 includes, for example, a fly-eye lens 311 (311A, 311B), a polarization conversion element 312, a lens 313, dichroic mirrors 314A, 314B, and reflection mirrors 315A, 315B from a position close to the light source device 200. It has lenses 316A, 313B, a dichroic mirror 317, and polarizing plates 318A, 318B, 318C.
　フライアイレンズ３１１（３１１Ａ，３１１Ｂ）は、光源装置２００からの照明光の照度分布の均質化を図るものである。 The fly's eye lenses 311 (311A, 311B) aim to homogenize the illuminance distribution of the illumination light from the light source device 200.
　偏光変換素子３１２は、入射光の偏光軸を所定方向に揃えるように機能するものであり、例えば、ランダム偏光の光をＰ偏光に変換する。 The polarization conversion element 312 functions to align the polarization axis of incident light in a predetermined direction, and for example, converts randomly polarized light into P-polarized light.
　レンズ３１３は、偏光変換素子３１２からの光をダイクロイックミラー３１４Ａ，３１４Ｂへ向けて集光する。 The lens 313 focuses the light from the polarization conversion element 312 toward the dichroic mirrors 314A and 314B.
　ダイクロイックミラー３１４Ａ，３１４Ｂは、所定の波長域の光を選択的に反射し、それ以外の波長域の光を選択的に透過させるものである。例えば、ダイクロイックミラー３１４Ａは、主に赤色光Ｌｒおよび緑色光Ｌｇを反射ミラー３１５Ａの方向へ反射させる。また、ダイクロイックミラー３１４Ｂは、主に青色光Ｌｂを反射ミラー３１５Ｂの方向へ反射させる。 The dichroic mirrors 314A and 314B selectively reflect light in a predetermined wavelength range and selectively transmit light in other wavelength ranges. For example, the dichroic mirror 314A mainly reflects the red light Lr and the green light Lg toward the reflecting mirror 315A. Furthermore, the dichroic mirror 314B mainly reflects the blue light Lb toward the reflecting mirror 315B.
　反射ミラー３１５Ａは、ダイクロイックミラー３１４Ａからの光（主に赤色光Ｌｒおよび緑色光Ｌｇ）をレンズ３１６Ａに向けて反射する。反射ミラー３１５Ｂは、ダイクロイックミラー３１４Ｂからの光（主に青色光Ｌｂ）をレンズ３１６Ｂに向けて反射する。 The reflecting mirror 315A reflects the light (mainly red light Lr and green light Lg) from the dichroic mirror 314A toward the lens 316A. Reflection mirror 315B reflects the light (mainly blue light Lb) from dichroic mirror 314B toward lens 316B.
　レンズ３１６Ａは、反射ミラー３１５Ａからの光（主に赤色光Ｌｒおよび緑色光Ｌｇ）を透過し、ダイクロイックミラー３１７へ集光させる。レンズ３１６Ｂは、反射ミラー３１５Ｂからの光（主に青色光Ｌｂ）を透過し、偏光板３１８Ｂへ集光させる。 The lens 316A transmits the light (mainly red light Lr and green light Lg) from the reflecting mirror 315A, and focuses the light onto the dichroic mirror 317. The lens 316B transmits the light (mainly blue light Lb) from the reflecting mirror 315B and focuses the light onto the polarizing plate 318B.
　ダイクロイックミラー３１７は、緑色光Ｌｇを選択的に偏光板３１８Ｃへ向けて反射すると共にそれ以外の波長域の光を選択的に透過するものである。 The dichroic mirror 317 selectively reflects the green light Lg toward the polarizing plate 318C, and selectively transmits light in other wavelength ranges.
　偏光板３１８Ａ，３１８Ｂ，３１８Ｃは、所定方向の偏光軸を有する偏光子を含んでいる。例えば、偏光変換素子３１２においてＰ偏光に変換されている場合、偏光板３１８Ａ，３１８Ｂ，３１８ＣはＰ偏光の光を透過し、Ｓ偏光の光を反射する。 The polarizing plates 318A, 318B, and 318C include polarizers having polarization axes in predetermined directions. For example, when the polarization conversion element 312 converts the light into P-polarized light, the polarizing plates 318A, 318B, and 318C transmit the P-polarized light and reflect the S-polarized light.
　画像形成部３２０は、反射型偏光板３２１Ａ，３２１Ｂ，３２１Ｃと、液晶パネル３２２Ａ，３２２Ｂ，３２２Ｃと、ダイクロイックプリズム３２３とを有する。 The image forming section 320 includes reflective polarizing plates 321A, 321B, and 321C, liquid crystal panels 322A, 322B, and 322C, and a dichroic prism 323.
　反射型偏光板３２１Ａ，３２１Ｂ，３２１Ｃは、それぞれ、偏光板３１８Ａ，３１８Ｂ，３１８Ｃからの偏光光の偏光軸と同じ偏光軸の光（例えばＰ偏光）を透過し、それ以外の偏光軸の光（Ｓ偏光）を反射するものである。具体的には、反射型偏光板３２１Ａは、偏光板３１８ＡからのＰ偏光の赤色光Ｌｒを液晶パネル３２２Ａの方向へ透過させる。反射型偏光板３２１Ｂは、偏光板３１８ＢからのＰ偏光の青色光Ｌｂを液晶パネル３２２Ｂの方向へ透過させる。反射型偏光板３２１Ｃは、偏光板３１８ＣからのＰ偏光の緑色光Ｌｇを液晶パネル３２２Ｃの方向へ透過させる。また、反射型偏光板３２１Ａは、液晶パネル３２２ＡからのＳ偏光の赤色光Ｌｒを反射してダイクロイックプリズム３２３に入射させる。反射型偏光板３２１Ｂは、液晶パネル３２２ＢからのＳ偏光の青色光Ｌｂを反射してダイクロイックプリズム３２３に入射させる。反射型偏光板３２１Ｃは、液晶パネル３２２ＣからのＳ偏光の緑色光Ｌｇを反射してダイクロイックプリズム３２３に入射させる。 The reflective polarizing plates 321A, 321B, and 321C each transmit light having the same polarization axis as the polarization axis of the polarized light from the polarizing plates 318A, 318B, and 318C (for example, P polarized light), and transmit light having the other polarization axes (for example, P polarized light). It reflects S-polarized light. Specifically, the reflective polarizing plate 321A transmits the P-polarized red light Lr from the polarizing plate 318A toward the liquid crystal panel 322A. The reflective polarizing plate 321B transmits the P-polarized blue light Lb from the polarizing plate 318B toward the liquid crystal panel 322B. The reflective polarizing plate 321C transmits the P-polarized green light Lg from the polarizing plate 318C toward the liquid crystal panel 322C. Further, the reflective polarizing plate 321A reflects the S-polarized red light Lr from the liquid crystal panel 322A and makes it enter the dichroic prism 323. The reflective polarizing plate 321B reflects the S-polarized blue light Lb from the liquid crystal panel 322B and makes it enter the dichroic prism 323. The reflective polarizing plate 321C reflects the S-polarized green light Lg from the liquid crystal panel 322C and makes it enter the dichroic prism 323.
　液晶パネル３２２Ａ，３２２Ｂ，３２２Ｃは、それぞれ、赤色光Ｌｒ、青色光Ｌｂまたは緑色光Ｌｇの空間変調を行うものであり、上述した光変調装置２３０に相当するものである。液晶パネル３２２Ａ，３２２Ｂ，３２２Ｃは、画像情報を含んだ画像信号を供給する図示しない信号源（例えば、ＰＣ等）と電気的に接続されている。液晶パネル３２２Ａ，３２２Ｂ，３２２Ｃは、供給される各色の画像信号に基づき、入射光を画素毎に変調し、それぞれ赤色画像、緑色画像および青色画像を生成する。 The liquid crystal panels 322A, 322B, and 322C spatially modulate red light Lr, blue light Lb, or green light Lg, respectively, and correspond to the light modulation device 230 described above. The liquid crystal panels 322A, 322B, and 322C are electrically connected to a signal source (for example, a PC, etc.), not shown, that supplies an image signal containing image information. The liquid crystal panels 322A, 322B, and 322C modulate the incident light for each pixel based on the supplied image signals of each color to generate a red image, a green image, and a blue image, respectively.
　ダイクロイックプリズム３２３は、入射される赤色光Ｌｒ、青色光Ｌｂおよび緑色光Ｌｇを合成し、投影光学系４００へ向けて射出するものである。 The dichroic prism 323 combines the incident red light Lr, blue light Lb, and green light Lg, and emits the synthesized light toward the projection optical system 400.
　投影光学系４００は、例えば、複数のレンズ等を有する。投影光学系４００は、画像形成部３２０からの出射光を拡大してスクリーン５００等へ投射する。 The projection optical system 400 includes, for example, a plurality of lenses. The projection optical system 400 magnifies the light emitted from the image forming section 320 and projects it onto the screen 500 or the like.
　以上、実施の形態および変形例１～４ならびに適用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されず、種々の変形が可能である。例えば、本開示の画素電極１３および投射型表示装置２は、上記実施の形態等において説明した構成のものに限定されない。 Although the present disclosure has been described above with reference to the embodiments, modifications 1 to 4, and application examples, the present disclosure is not limited to the above embodiments and the like, and various modifications are possible. For example, the pixel electrode 13 and the projection display device 2 of the present disclosure are not limited to the configurations described in the above embodiments.
　例えば、上記変形例２では、３つの電極層（第１電極層１３１、第２電極層１３４および第３電極層１３７）からなり、第２電極層１３４、第１電極層１３１および第３電極層１３７の順に電極面積が小さくなる構成を示したが、画素電極１３は、第３電極層１３７は第１電極層１３１よりも大きな電極面積を有していてもよい。 For example, in the above modification 2, there are three electrode layers (first electrode layer 131, second electrode layer 134, and third electrode layer 137), and the second electrode layer 134, the first electrode layer 131, and the third electrode layer 137, the third electrode layer 137 of the pixel electrode 13 may have a larger electrode area than the first electrode layer 131.
　また、上記実施の形態等では、画素電極１３が、２つ（第１電極層１３１および第２電極層１３４）または２つの電極層（第１電極層１３１、第２電極層１３４および第３電極層１３７）からなる例を示したが、画素電極１３は４つ以上の電極層からなるようにしてもよい。 In addition, in the above embodiments, the pixel electrode 13 includes two electrode layers (the first electrode layer 131 and the second electrode layer 134) or two electrode layers (the first electrode layer 131, the second electrode layer 134, and the third electrode layer 134). The pixel electrode 13 may be made up of four or more electrode layers.
　更に、上記適用例では３つの液晶パネル（液晶パネル３２２Ａ，３２２Ｂ，３２２Ｃ）を有する所謂３板式の投射型表示装置２を示したがこれに限定されず、例えば２つの液晶パネルを有する所謂２板式の投射型表示装置や単板式の投射型表示装置にも適用することができる。 Further, in the above application example, a so-called three-panel type projection display device 2 having three liquid crystal panels ( liquid crystal panels 322A, 322B, and 322C) is shown, but the present invention is not limited to this. For example, a so-called two-panel type projection display device having two liquid crystal panels may be used. The present invention can also be applied to a projection type display device or a single panel projection type display device.
　更に、本開示の表示装置は、液晶表示パネル１（光変調装置２３０）を介して光源からの光を変調し、投射レンズを用いて映像表示するタイプの様々な表示装置にも適用することができる。例えば、本開示の表示装置は、上述したプロジェクタ（投射型表示装置２）の他に、ヘッドアップディスプレイやＡｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ（ＡＲ）グラス等に適用することができる。 Furthermore, the display device of the present disclosure can be applied to various display devices of the type that modulates light from a light source via the liquid crystal display panel 1 (light modulation device 230) and displays images using a projection lens. can. For example, the display device of the present disclosure can be applied to a head-up display, augmented reality (AR) glasses, etc. in addition to the above-mentioned projector (projection type display device 2).
　なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。 Note that the effects described in this specification are merely examples and are not limited to the description, and other effects may also exist.
　本技術は以下のような構成を取ることも可能である。以下の構成の本技術によれば、複数の反射電極を、第１の間隔でアレイ状に配置された複数の第１電極層と、複数の第１電極層のそれぞれに積層されると共に、複数の第１電極層との積層面とは反対側の面に光反射面を有し、第１の間隔よりも狭い第２の間隔でアレイ状に配置された複数の第２電極層とを含む構成とした。これにより、反射率を維持しつつ、隣り合う反射電極間のスリット幅を削減する。よって、画素の狭ピッチ化と高反射率とを両立することが可能となる。
（１）
　第１の間隔でアレイ状に配置された複数の第１電極層と、
　前記複数の第１電極層のそれぞれに積層されると共に、前記複数の第１電極層との積層面とは反対側の面に光反射面を有し、前記第１の間隔よりも狭い第２の間隔でアレイ状に配置された複数の第２電極層と
　を有する複数の反射電極を備えた半導体装置。
（２）
　前記複数の第２電極層は、それぞれ、前記光反射面に誘電体多層膜をさらに有する、前記（１）に記載の半導体装置。
（３）
　前記複数の反射電極は、それぞれ、前記複数の第２電極層および前記複数の第１電極層の互いの積層面の少なくとも一方にバリアメタル膜をさらに有する、前記（１）または（２）に記載の半導体装置。
（４）
　前記複数の第１電極層の側面は、それぞれ、前記複数の第２電極層に向かって面積が拡大する傾斜面となっている、前記（１）乃至（３）のうちのいずれか１つに記載の半導体装置。
（５）
　前記複数の第１電極層は、それぞれ、前記複数の第２電極層との積層面に凹部を有し、
　前記複数の反射電極は、それぞれ、前記凹部を埋設するバリアメタル膜をさらに有する、前記（１）乃至（４）のうちのいずれか１つに記載の半導体装置。
（６）
　前記複数の反射電極は、それぞれ、前記複数の第２電極層のそれぞれが積層された前記複数の第１電極層の積層面とは反対の面側に複数の第３電極層をさらに有し、
　隣り合う前記複数の第３電極層の間の距離は、少なくとも、隣り合う前記第２電極層の間の距離よりも広い、前記（１）乃至（５）のうちのいずれか１つに記載の半導体装置。
（７）
　前記複数の反射電極は、それぞれ、コンタクトプラグを介して前記複数の第１電極層の下方に設けられた複数の配線と電気的に接続されている、前記（１）乃至（６）のうちのいずれか１つに記載の半導体装置。
（８）
　前記複数の配線を含む配線層は、平面視において、隣り合う前記複数の反射電極の間に設けられ、隣り合う前記複数の反射電極の間を透過した光を遮光する配線をさらに含む、前記（７）に記載の半導体装置。
（９）
　前記複数の第１電極層および前記複数の第２電極層は、アルミニウム－銅系合金、アルミニウム－シリコン合金または銀を含んで形成されている、前記（１）乃至（８）のうちのいずれか１つに記載の半導体装置。
（１０）
　前記バリアメタル膜は、チタンまたはチタンと窒化チタンとの積層膜である、前記（３）乃至（９）のうちのいずれか１つに記載の半導体装置。
（１１）
　前記誘電体多層膜は、シリコン、ハフニウム、タンタル、ニオブおよびチタンのそれぞれの少なくとも２種類の膜が交互に積層された積層膜からなる、前記（２）乃至（１０）のうちのいずれか１つに記載の半導体装置。
（１２）
　表示領域および前記表示領域の周辺に設けられた非表示領域を有し、前記表示領域にアレイ状に配置された複数の反射電極を有する第１基板と、
　前記第１基板と対向配置された第２基板と、
　前記第１基板と前記第２基板との間に配置された液晶層とを備え、
　前記複数の反射電極は、
　第１の間隔でアレイ状に配置された複数の第１電極層と、
　前記複数の第１電極層のそれぞれに積層されると共に、前記複数の第１電極層との積層面とは反対側の面に光反射面を有し、前記第１の間隔よりも狭い第２の間隔でアレイ状に配置された複数の第２電極層と
　を有する表示装置。
（１３）
　前記第１基板は、前記非表示領域に設けられた１または複数のパッド電極をさらに有し、
　前記１または複数のパッド電極は、それぞれ、前記第１電極層と、前記第１電極層に積層された前記第２電極層とを有する、前記（１２）に記載の表示装置。 The present technology can also have the following configuration. According to the present technology having the following configuration, a plurality of reflective electrodes are stacked on each of a plurality of first electrode layers arranged in an array at a first interval, and a plurality of reflective electrodes are stacked on each of the plurality of first electrode layers. and a plurality of second electrode layers arranged in an array with a second interval narrower than the first interval and having a light reflecting surface on the opposite side to the laminated surface with the first electrode layer. The structure is as follows. This reduces the slit width between adjacent reflective electrodes while maintaining reflectance. Therefore, it becomes possible to achieve both narrow pixel pitch and high reflectance.
(1)
a plurality of first electrode layers arranged in an array at first intervals;
A second electrode layer that is laminated on each of the plurality of first electrode layers, has a light reflecting surface on a surface opposite to the laminated surface with the plurality of first electrode layers, and is narrower than the first spacing. A semiconductor device comprising: a plurality of reflective electrodes; and a plurality of second electrode layers arranged in an array at intervals of .
(2)
The semiconductor device according to (1), wherein each of the plurality of second electrode layers further includes a dielectric multilayer film on the light reflecting surface.
(3)
As described in (1) or (2), each of the plurality of reflective electrodes further includes a barrier metal film on at least one of the laminated surfaces of the plurality of second electrode layers and the plurality of first electrode layers. semiconductor devices.
(4)
In any one of (1) to (3) above, each side surface of the plurality of first electrode layers is an inclined surface whose area increases toward the plurality of second electrode layers. The semiconductor device described.
(5)
Each of the plurality of first electrode layers has a recess on a laminated surface with the plurality of second electrode layers,
The semiconductor device according to any one of (1) to (4), wherein each of the plurality of reflective electrodes further includes a barrier metal film that buries the recess.
(6)
Each of the plurality of reflective electrodes further includes a plurality of third electrode layers on the side opposite to the stacking surface of the plurality of first electrode layers on which each of the plurality of second electrode layers is stacked,
The distance between the plurality of adjacent third electrode layers is at least wider than the distance between the adjacent second electrode layers, according to any one of (1) to (5) above. Semiconductor equipment.
(7)
The plurality of reflective electrodes are electrically connected to the plurality of wirings provided below the plurality of first electrode layers via contact plugs, respectively. The semiconductor device according to any one of the above.
(8)
The wiring layer including the plurality of wirings further includes wirings provided between the plurality of adjacent reflective electrodes and blocking light transmitted between the plurality of adjacent reflective electrodes in a plan view. 7) The semiconductor device according to item 7).
(9)
Any one of (1) to (8) above, wherein the plurality of first electrode layers and the plurality of second electrode layers are formed containing an aluminum-copper alloy, an aluminum-silicon alloy, or silver. 1. The semiconductor device according to item 1.
(10)
The semiconductor device according to any one of (3) to (9), wherein the barrier metal film is titanium or a laminated film of titanium and titanium nitride.
(11)
The dielectric multilayer film is any one of (2) to (10) above, wherein the dielectric multilayer film is a laminated film in which at least two types of films of silicon, hafnium, tantalum, niobium, and titanium are alternately laminated. The semiconductor device described in .
(12)
a first substrate having a display area and a non-display area provided around the display area, and having a plurality of reflective electrodes arranged in an array in the display area;
a second substrate disposed opposite to the first substrate;
a liquid crystal layer disposed between the first substrate and the second substrate;
The plurality of reflective electrodes are
a plurality of first electrode layers arranged in an array at first intervals;
A second electrode layer that is laminated on each of the plurality of first electrode layers, has a light reflecting surface on a surface opposite to the laminated surface with the plurality of first electrode layers, and is narrower than the first spacing. A display device comprising: a plurality of second electrode layers arranged in an array at intervals of .
(13)
The first substrate further includes one or more pad electrodes provided in the non-display area,
The display device according to (12), wherein each of the one or more pad electrodes includes the first electrode layer and the second electrode layer stacked on the first electrode layer.
　本出願は、日本国特許庁において２０２２年３月１５日に出願された日本特許出願番号２０２２－０３９７９０号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。 This application claims priority based on Japanese Patent Application No. 2022-039790 filed on March 15, 2022 at the Japan Patent Office, and all contents of this application are incorporated herein by reference. be used for.
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。 Various modifications, combinations, subcombinations, and changes may occur to those skilled in the art, depending on design requirements and other factors, which may come within the scope of the appended claims and their equivalents. It is understood that the

Claims (13)

  1. 　第１の間隔でアレイ状に配置された複数の第１電極層と、
    　前記複数の第１電極層のそれぞれに積層されると共に、前記複数の第１電極層との積層面とは反対側の面に光反射面を有し、前記第１の間隔よりも狭い第２の間隔でアレイ状に配置された複数の第２電極層と
    　を有する複数の反射電極を備えた半導体装置。     a plurality of first electrode layers arranged in an array at first intervals;
    A second electrode layer that is laminated on each of the plurality of first electrode layers, has a light reflecting surface on a surface opposite to the laminated surface with the plurality of first electrode layers, and is narrower than the first spacing. A semiconductor device comprising: a plurality of reflective electrodes; and a plurality of second electrode layers arranged in an array at intervals of .
  2. 　前記複数の第２電極層は、それぞれ、前記光反射面に誘電体多層膜をさらに有する、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein each of the plurality of second electrode layers further includes a dielectric multilayer film on the light reflecting surface.
  3. 　前記複数の反射電極は、それぞれ、前記複数の第２電極層および前記複数の第１電極層の互いの積層面の少なくとも一方にバリアメタル膜をさらに有する、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein each of the plurality of reflective electrodes further includes a barrier metal film on at least one of the laminated surfaces of the plurality of second electrode layers and the plurality of first electrode layers.
  4. 　前記複数の第１電極層の側面は、それぞれ、前記複数の第２電極層に向かって面積が拡大する傾斜面となっている、請求項１に記載の半導体装置。 2. The semiconductor device according to claim 1, wherein each side surface of the plurality of first electrode layers is an inclined surface whose area increases toward the plurality of second electrode layers.
  5. 　前記複数の第１電極層は、それぞれ、前記複数の第２電極層との積層面に凹部を有し、
    　前記複数の反射電極は、それぞれ、前記凹部を埋設するバリアメタル膜をさらに有する、請求項１に記載の半導体装置。     Each of the plurality of first electrode layers has a recess on a laminated surface with the plurality of second electrode layers,
    2. The semiconductor device according to claim 1, wherein each of the plurality of reflective electrodes further includes a barrier metal film that buries the recess.
  6. 　前記複数の反射電極は、それぞれ、前記複数の第２電極層のそれぞれが積層された前記複数の第１電極層の積層面とは反対の面側に複数の第３電極層をさらに有し、
    　隣り合う前記複数の第３電極層の間の距離は、少なくとも、隣り合う前記第２電極層の間の距離よりも広い、請求項１に記載の半導体装置。     Each of the plurality of reflective electrodes further includes a plurality of third electrode layers on the side opposite to the stacking surface of the plurality of first electrode layers on which each of the plurality of second electrode layers is stacked,
    The semiconductor device according to claim 1, wherein the distance between the plurality of adjacent third electrode layers is at least wider than the distance between the adjacent second electrode layers.
  7. 　前記複数の反射電極は、それぞれ、コンタクトプラグを介して前記複数の第１電極層の下方に設けられた複数の配線と電気的に接続されている、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein each of the plurality of reflective electrodes is electrically connected to a plurality of wirings provided below the plurality of first electrode layers via a contact plug.
  8. 　前記複数の配線を含む配線層は、平面視において、隣り合う前記複数の反射電極の間に設けられ、隣り合う前記複数の反射電極の間を透過した光を遮光する配線をさらに含む、請求項７に記載の半導体装置。 The wiring layer including the plurality of wirings further includes a wiring provided between the plurality of adjacent reflective electrodes in a plan view to block light transmitted between the plurality of adjacent reflective electrodes. 7. The semiconductor device according to 7.
  9. 　前記複数の第１電極層および前記複数の第２電極層は、アルミニウム－銅系合金、アルミニウム－シリコン合金または銀を含んで形成されている、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the plurality of first electrode layers and the plurality of second electrode layers are formed containing an aluminum-copper alloy, an aluminum-silicon alloy, or silver.
  10. 　前記バリアメタル膜は、チタンまたはチタンと窒化チタンとの積層膜である、請求項３に記載の半導体装置。 4. The semiconductor device according to claim 3, wherein the barrier metal film is titanium or a laminated film of titanium and titanium nitride.
  11. 　前記誘電体多層膜は、シリコン、ハフニウム、タンタル、ニオブおよびチタンのそれぞれの少なくとも２種類の膜が交互に積層された積層膜からなる、請求項２に記載の半導体装置。 3. The semiconductor device according to claim 2, wherein the dielectric multilayer film is a laminated film in which at least two types of films of silicon, hafnium, tantalum, niobium, and titanium are alternately laminated.
  12. 　表示領域および前記表示領域の周辺に設けられた非表示領域を有し、前記表示領域にアレイ状に配置された複数の反射電極を有する第１基板と、
    　前記第１基板と対向配置された第２基板と、
    　前記第１基板と前記第２基板との間に配置された液晶層とを備え、
    　前記複数の反射電極は、
    　第１の間隔でアレイ状に配置された複数の第１電極層と、
    　前記複数の第１電極層のそれぞれに積層されると共に、前記複数の第１電極層との積層面とは反対側の面に光反射面を有し、前記第１の間隔よりも狭い第２の間隔でアレイ状に配置された複数の第２電極層と
    　を有する表示装置。     a first substrate having a display area and a non-display area provided around the display area, and having a plurality of reflective electrodes arranged in an array in the display area;
    a second substrate disposed opposite to the first substrate;
    a liquid crystal layer disposed between the first substrate and the second substrate;
    The plurality of reflective electrodes are
    a plurality of first electrode layers arranged in an array at first intervals;
    A second electrode layer that is laminated on each of the plurality of first electrode layers, has a light reflecting surface on a surface opposite to the laminated surface with the plurality of first electrode layers, and is narrower than the first spacing. A display device comprising: a plurality of second electrode layers arranged in an array at intervals of .
  13. 　前記第１基板は、前記非表示領域に設けられた１または複数のパッド電極をさらに有し、
    　前記１または複数のパッド電極は、それぞれ、前記第１電極層と、前記第１電極層に積層された前記第２電極層とを有する、請求項１２に記載の表示装置。     The first substrate further includes one or more pad electrodes provided in the non-display area,
    13. The display device according to claim 12, wherein each of the one or more pad electrodes includes the first electrode layer and the second electrode layer stacked on the first electrode layer.
PCT/JP2023/008326 2022-03-15 2023-03-06 Semiconductor device and display apparatus WO2023176550A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022039790 2022-03-15
JP2022-039790 2022-03-15

Publications (1)

Publication Number Publication Date
WO2023176550A1 true WO2023176550A1 (en) 2023-09-21

Family

ID=88023050

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/008326 WO2023176550A1 (en) 2022-03-15 2023-03-06 Semiconductor device and display apparatus

Country Status (1)

Country Link
WO (1) WO2023176550A1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11125833A (en) * 1997-10-24 1999-05-11 Canon Inc Matrix substrate and liquid crystal display device and projection type liquid crystal display device
JP2007025487A (en) * 2005-07-20 2007-02-01 Victor Co Of Japan Ltd Liquid crystal display device and its manufacturing method
JP2009037096A (en) * 2007-08-03 2009-02-19 Victor Co Of Japan Ltd Liquid crystal display element and manufacturing method of liquid crystal display element
JP2012203107A (en) * 2011-03-24 2012-10-22 Jvc Kenwood Corp Liquid crystal display element and manufacturing method thereof
JP2013003184A (en) * 2011-06-13 2013-01-07 Seiko Epson Corp Electro-optic device and projection type display device
US20170160599A1 (en) * 2015-12-04 2017-06-08 Syndiant, Inc Light Modulating Backplane with Multi-Layered Pixel Electrodes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11125833A (en) * 1997-10-24 1999-05-11 Canon Inc Matrix substrate and liquid crystal display device and projection type liquid crystal display device
JP2007025487A (en) * 2005-07-20 2007-02-01 Victor Co Of Japan Ltd Liquid crystal display device and its manufacturing method
JP2009037096A (en) * 2007-08-03 2009-02-19 Victor Co Of Japan Ltd Liquid crystal display element and manufacturing method of liquid crystal display element
JP2012203107A (en) * 2011-03-24 2012-10-22 Jvc Kenwood Corp Liquid crystal display element and manufacturing method thereof
JP2013003184A (en) * 2011-06-13 2013-01-07 Seiko Epson Corp Electro-optic device and projection type display device
US20170160599A1 (en) * 2015-12-04 2017-06-08 Syndiant, Inc Light Modulating Backplane with Multi-Layered Pixel Electrodes

Similar Documents

Publication Publication Date Title
US7532279B2 (en) Reflective LCD device having a metal film outside pixel region which includes a light shielding electrode and common electrode contacting interior of substrate seal portion
JP2018100994A (en) Electro-optic device, electronic apparatus, and method for manufacturing electro-optic device
JP6318881B2 (en) Microlens array substrate, microlens array substrate manufacturing method, electro-optical device, and electronic apparatus
JP3197990U (en) Electro-optical device and electronic apparatus
US8698967B2 (en) Electro-optic device, electronic device, and method of manufacturing electro-optic device
JP4432056B2 (en) Liquid crystal display element and liquid crystal display device using the liquid crystal display element
US10877341B2 (en) Liquid crystal display device and electronic apparatus
JP2011133603A (en) Electro-optical device, method for manufacturing electro-optical device, and electronic equipment
US10866467B2 (en) Liquid crystal display unit and projection display unit
JP5970688B2 (en) Liquid crystal device and electronic device
WO2023176550A1 (en) Semiconductor device and display apparatus
US11353729B2 (en) Liquid crystal display device and projection type display device
JP2013235127A (en) Electro-optic device, method for manufacturing electro-optic device and electronic apparatus
JP6566019B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2010243629A (en) Liquid crystal device and electronic device
US20190129263A1 (en) Electro-optical device and electronic apparatus
WO2024070292A1 (en) Display device and electronic apparatus
JP7432599B2 (en) Electrode structure, liquid crystal display device, projection display device, and method for manufacturing electrode structure
WO2022064999A1 (en) Liquid crystal display device and projection display device
JP2019197123A (en) Electro-optical device and electronic apparatus
US11204519B2 (en) Liquid crystal apparatus and electronic device
JP7484222B2 (en) Optical substrate, electro-optical device, electronic device, and method for manufacturing optical substrate
TW201217872A (en) Projector and optical unit
JP2006276622A (en) Liquid crystal device, method for manufacturing same, and projection display device
JP2000075277A (en) Substrate for color display, substrate for electrooptical device, electronic equipment, projection display device and manufacture of substrate for color display

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23770506

Country of ref document: EP

Kind code of ref document: A1