WO2023176525A1 - スイッチング電源ならびにその制御回路および制御方法 - Google Patents

スイッチング電源ならびにその制御回路および制御方法 Download PDF

Info

Publication number
WO2023176525A1
WO2023176525A1 PCT/JP2023/008153 JP2023008153W WO2023176525A1 WO 2023176525 A1 WO2023176525 A1 WO 2023176525A1 JP 2023008153 W JP2023008153 W JP 2023008153W WO 2023176525 A1 WO2023176525 A1 WO 2023176525A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching
detection pin
power supply
control circuit
control
Prior art date
Application number
PCT/JP2023/008153
Other languages
English (en)
French (fr)
Inventor
公亮 佐藤
伸也 柄澤
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2023176525A1 publication Critical patent/WO2023176525A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac

Definitions

  • the present disclosure relates to a switching power supply.
  • GaN-HEMTs have excellent high-frequency characteristics, low operating resistance, and high breakdown voltage, and are expected to make switching power supplies more efficient and smaller by replacing them with Si devices.
  • the present disclosure has been made in view of the above problems, and one exemplary objective of a certain aspect thereof is to provide a switching power supply that can operate with high efficiency and a control circuit thereof.
  • An aspect of the present disclosure relates to a control circuit for a switching power supply including a switching transistor.
  • the control circuit includes a first switching detection pin to be connected to a first node in the switching power supply, a second switching detection pin to be connected to a second node in the switching power supply, and a noted edge of a voltage occurring at the first switching detection pin.
  • a time-to-digital converter that generates a digital value indicative of the time difference between the edges of interest of the voltage occurring at the second switching detection pin; and a software control that generates a control pulse that instructs the switching transistor to turn on or off based on at least the digital value.
  • FIG. 1 is a block diagram of a switching power supply according to an embodiment.
  • FIG. 2 is a circuit diagram showing a configuration example of a time-to-digital converter.
  • FIG. 3 is an operational waveform diagram of the time-to-digital converter of FIG. 2.
  • FIG. 4 is a block diagram of a switching power supply including a control circuit according to a modification.
  • FIG. 5 is a circuit diagram of a switching power supply including a control circuit according to the first embodiment.
  • FIG. 6 is an operational waveform diagram of the switching power supply of FIG. 5.
  • FIG. 7 is a circuit diagram of a switching power supply including a control circuit according to the second embodiment.
  • FIG. 8 is a circuit diagram of a switching power supply including a control circuit according to the third embodiment.
  • FIG. 1 is a block diagram of a switching power supply according to an embodiment.
  • FIG. 2 is a circuit diagram showing a configuration example of a time-to-digital converter.
  • FIG. 3 is an operational waveform
  • FIG. 9 is an operational waveform diagram of the switching power supply of FIG. 8.
  • FIG. 10 is a circuit diagram of a switching power supply including a control circuit according to the fourth embodiment.
  • FIG. 11 is a circuit diagram of a switching power supply including a control circuit according to the fifth embodiment.
  • FIGS. 12(a) to 12(f) are circuit diagrams showing the topology of the main circuit of the switching power supply.
  • a control circuit controls a switching power supply including a switching transistor.
  • the control circuit includes a first switching detection pin to be connected to a first node in the switching power supply, a second switching detection pin to be connected to a second node in the switching power supply, and a first switching voltage generated at the first switching detection pin.
  • a time-to-digital converter that generates a digital value indicating a time difference between the edge of interest and the edge of interest of the second switching voltage generated at the second switching detection pin; and a control pulse that instructs the switching transistor to turn on or off based on at least the digital value.
  • a software-controllable digital signal processor that generates.
  • a time-to-digital converter that measures the time difference between the two switching detection pins and the noted edges of the two switching voltages generated therein to a control circuit including a digital signal processor
  • the response speed of the circuit can be detected using the resolution.
  • the efficiency of the switching power supply can be improved. Since a time-to-digital converter is added to the control circuit equipped with a digital signal processor, it is possible to flexibly design what signals are input to the two switching detection pins and what corrections are made using the software program. can do.
  • control circuit may further include a multiplexer that is provided upstream of the time-to-digital converter and can interchange and output the signals of the first switching detection pin and the second switching detection pin. This makes it possible to measure different time intervals between the two signals.
  • control circuit includes a third switching detection pin to be connected to a third node in the switching power supply, a fourth switching detection pin to be connected to a fourth node in the switching power supply, and a front stage of the time-to-digital converter.
  • the device may further include a multiplexer that selects and outputs two of the first switching detection pin, second switching detection pin, third switching detection pin, and fourth switching detection pin according to the control signal. This makes it possible to measure time delays between different nodes.
  • the digital signal processor may perform calibration based on digital values.
  • the digital signal processor may reflect the digital values into the control parameters of the main feedback loop.
  • the control parameter may be, for example, a dead time setting value, or a current or voltage detection timing.
  • the digital signal processor may correct the duty cycle of the control pulses based on the digital values.
  • the switching power supply may include a transformer, a bridge circuit connected to the primary winding of the transformer, and a synchronous rectifier circuit connected to the secondary winding of the transformer.
  • the first switching detection pin is connected to receive a control pulse supplied to a switching transistor constituting the synchronous rectifier circuit
  • the second switching detection pin is connected to receive a voltage generated in the secondary winding of the transformer. may be done. According to this configuration, actual dead time can be detected.
  • the digital signal processor may correct the dead time settings of the control pulse supplied to the bridge circuit and the control pulse supplied to the synchronous rectification circuit based on the digital value.
  • the switching power supply may include a transformer, a bridge circuit connected to the primary winding of the transformer, and a rectifier circuit connected to the secondary winding of the transformer.
  • the first switching detection pin may receive a control pulse supplied to a switching transistor forming the bridge circuit, and the second switching detection pin may receive a voltage generated in a secondary winding of the transformer. According to this configuration, propagation delay can be measured.
  • the digital signal processor may correct the timing of current detection in the rectifier circuit based on the digital value.
  • the switching power supply may include a gate driver that drives the gate of the switching transistor in response to a control pulse.
  • the first switching detection pin may receive an output signal of the gate driver, and the second switching detection pin may receive an input signal of the gate driver.
  • a control circuit includes a switching detection pin to be connected to a node whose voltage changes in response to turning on and off of a switching transistor in a switching power supply, a control pulse for instructing turning on and off of a switching transistor, and a switching a time-to-digital converter that receives the voltage at the sensing pin and generates a digital signal indicative of a time difference between the control pulse and the voltage at the switching sensing pin; and a digital signal processor that generates the control pulse based at least on the digital signal. Be prepared.
  • a state in which member A is connected to member B refers to not only a case where member A and member B are physically directly connected, but also a state in which member A and member B are electrically connected. This also includes cases in which they are indirectly connected via other members that do not substantially affect the connection state or impair the functions and effects achieved by their combination.
  • a state in which member C is provided between member A and member B refers to the case where member A and member C or member B and member C are directly connected, This also includes cases in which they are indirectly connected via other members that do not substantially affect the connection state or impair the functions and effects achieved by their combination.
  • FIG. 1 is a block diagram of a switching power supply 100 according to an embodiment.
  • Switching power supply 100 includes a main circuit 110 and a control circuit 200.
  • the main circuit 110 includes an inductive element such as a transformer T1 or an inductor, at least one switching transistor M, at least one gate driver GD, and a rectifier circuit.
  • the type of switching power supply 100 is not particularly limited, and may be an LLC converter, an isolated DC/DC converter, a non-isolated high frequency DC/DC converter, etc., and the circuit topology of the main circuit 110 is designed according to the type of switching power supply 100.
  • a DC input voltage V IN is supplied to the input node 112 of the main circuit 110, and by driving the switching transistor M, the output voltage V OUT or the output current I is supplied to the load connected to the output node 114. Supply OUT .
  • the switching transistor M is a device capable of high-speed switching, and is, for example, a GaN-HEMT (GaN-FET).
  • the gate driver GD drives the corresponding switching transistor M according to the control pulse PWM.
  • the symbol M is used to collectively refer to the plurality of switching transistors, and a subscript is added as necessary to distinguish them.
  • the control circuit 200 generates a control pulse PWM that instructs the switching transistor M included in the main circuit 110 to turn on or off.
  • the control circuit 200 includes a first switching detection pin TD1N, a second switching detection pin TD1P, a time-to-digital converter 210, a first buffer 212, a second buffer 214, and a DSP (Digital Signal Processor) 220.
  • the first switching detection pin TD1N is connected to the first node N1 in the main circuit 110 of the switching power supply 100.
  • the second switching detection pin TD1P is connected to the second node N2 in the main circuit 110 of the switching power supply 100.
  • the time-to-digital converter 210 receives the first switching voltage Vs1 of the first switching detection pin TD1N and the second switching voltage Vs2 of the second switching detection pin TD1P, and detects the noted edge of the first switching voltage Vs1 and the second switching voltage Vs2.
  • a digital value Dtd indicating the time difference td between the edges of interest is generated.
  • a first buffer 212 and a second buffer 214 are provided before the time-to-digital converter 210.
  • the first buffer 212 receives the first switching voltage Vs1 and generates a high/low binary start signal START that is asserted (for example, high) at the edge of interest (one of the positive edge and the negative edge) of the first switching voltage Vs1. generate.
  • the second buffer 214 receives the second switching voltage Vs2 and generates a high/low binary stop signal STOP that is asserted at the edge of interest (one of the positive edge and the negative edge) of the second switching voltage Vs2.
  • the time-to-digital converter 210 measures the delay time td from the assertion of the start signal START to the assertion of the stop signal STOP.
  • the content of the arithmetic processing of the DSP 220 can be designed using a software program.
  • the DSP 220 generates a control pulse PWM that instructs the switching transistor M to turn on or off.
  • the control pulse PWM is supplied to the corresponding gate driver GD of the main circuit 110.
  • the DSP 220 uses at least the digital value Dtd generated by the time-to-digital converter 210 to generate the control pulse PWM.
  • the DSP 220 When the control circuit 200 is the main controller of the switching power supply 100, the DSP 220 generates the control pulse PWM by feedback control. Specifically, in the constant voltage output switching power supply 100, the control pulse PWM is generated by the main feedback loop so that the output voltage V OUT of the main circuit 110 approaches the target voltage. In the constant current output switching power supply 100, a control pulse PWM is generated by the main feedback loop so that the output current IOUT of the main circuit 110 approaches the target current amount.
  • the method of feedback control is also not particularly limited.
  • the DSP 220 may generate the control pulse PWM based on instructions or information from the main controller. Alternatively, the DSP 220 may generate the control pulse PWM based on the state of the internal node of the main circuit 110.
  • FIG. 2 is a circuit diagram showing an example of the configuration of the time-to-digital converter 210.
  • the time-to-digital converter 210 includes a plurality of delay elements DE1, DE2, ...DEn, and a plurality of flip-flops FF1, FF2, ...FFn.
  • the plurality of delay elements DE1 to DEn are connected in series. Each delay element DE1-DEn has an equal delay time ⁇ .
  • the first switching voltage Vs1 is input to the input of the first stage delay element DE1.
  • the second switching voltage Vs2 is input to the clock terminals of the plurality of flip-flops FF1 to FFn.
  • the outputs D1 to Dn of the plurality of flip-flops FF1 to FFn are digital values Dtd indicating the time difference between the positive edge of the first switching voltage Vs1 and the positive edge of the second switching voltage Vs2.
  • the digital value Dtd is a thermometer code, and the number x of bits having a value of 1 represents the value.
  • the delay time Td of the second switching voltage Vs2 with respect to the first switching voltage Vs1 is ⁇ x.
  • the delay time ⁇ of the delay element DE is the time resolution of the time-to-digital converter 210.
  • FIG. 3 is an operational waveform diagram of the time-to-digital converter 210 of FIG. 2.
  • the start signal START is asserted (transitions to high (1))
  • the stop signal STOP is asserted.
  • the inputs of flip-flops FF1 to FF2 sequentially transition to high (1), and thereafter the inputs of flip-flops FF3 to FFn maintain low (0).
  • the stop signal STOP is asserted at time t1
  • the flip-flops FF1 to FFn latch their respective input signals all at once.
  • D1, D2 1 (high)
  • D2 to Dn 0 (low). Since the number of bits in which the value of the thermometer code is 1 is 2, the delay time Td is ⁇ 2.
  • time-to-digital converter 210 is not limited to that shown in FIG. 2, and any known or future available time-to-digital converter may be employed.
  • the above is the configuration of the control circuit 200. Next, its operation will be explained.
  • the first switching detection pin TD1N and the second switching detection pin TD1P are connected to two nodes N1 and N2 in the main circuit 110.
  • a voltage change that follows the voltage change at the first node N1 occurs at the second node N2, and a delay time td exists between them.
  • This delay time td is converted into a digital value Dtd by a time-to-digital converter 210.
  • the digital value Dtd is supplied to the DSP 220.
  • DSP 220 refers to digital value Dtd to generate control pulse PWM.
  • the circuit can be controlled with a resolution on the nanosecond order.
  • the delay time td between the two nodes N1 and N2, that is, the response speed can be detected.
  • the efficiency of the switching power supply 100 can be improved.
  • the software program determines what signals to input to the two switching detection pins TD1P and TD1N and what corrections to perform. Can be designed flexibly.
  • the control circuit 200 in FIG. 1 can be used as a control circuit for switching power supplies of various topologies by designing a software program without changing the hardware.
  • a voltage comparator detects any change in switching voltage that occurs in the switching power supply 100, and controls a timer circuit (counter) based on the output signal of the voltage comparator. Conceivable.
  • the response delay of the voltage comparator limits the resolution of time measurements.
  • TDC is used, and time can be measured on the nanosecond order, and switching control of the switching power supply 100 can be optimized on the nanosecond order.
  • FIG. 4 is a block diagram of a switching power supply 100a including a control circuit 200a according to a modification.
  • Control circuit 200a further includes a multiplexer 216 in addition to control circuit 200 in FIG.
  • the multiplexer 216 can be switched between a first state ⁇ 1 and a second state ⁇ 2.
  • the multiplexer 216 In the first state ⁇ 1, the multiplexer 216 outputs the signal of the first switching detection pin TD1P as a stop signal of the time-to-digital converter 210, and outputs the signal of the second switching detection pin TD1N as a start signal of the time-to-digital converter 210.
  • the multiplexer 216 In the second state ⁇ 2, the multiplexer 216 outputs the signal of the first switching detection pin TD1P as a start signal of the time-to-digital converter 210, and outputs the signal of the second switching detection pin TD1N as a stop signal of the time-to-digital converter 210.
  • multiplexer 216 may be provided after the buffers 212 and 214.
  • the combinations of measurable edges can be expanded. For example, even in a situation where the signal on the first switching detection pin TD1P and the signal on the second switching detection pin TD1N are switched in sequence, it is possible to measure the time difference between the two signals. Alternatively, (i) the time difference from the positive edge of the signal of a certain first switching detection pin TD1P to the positive edge of the signal of the next second switching detection pin TD1N, (ii) the positive edge of the signal of a certain second switching detection pin TD1N It becomes possible to measure one or both of the time differences from the first switching detection pin TD1P to the next positive edge of the signal of the first switching detection pin TD1P.
  • the DSP 220 is configured to be able to perform calibration based on the digital value Dtd. Specifically, when switching power supply 100 is started up or during operation, control circuit 200 is set to calibration mode. In the calibration mode, the time-to-digital converter 210 measures the delay time ⁇ of the two switching voltages Vs1 and Vs2. The DSP 220 corrects at least one of the dead time length (set value) Tf, Tr, the pulse width (duty cycle) of the control pulse PWM, and the slew rate of the control pulse PWM based on the measured delay time td. I can do it.
  • the main circuit 110 includes a transformer T1
  • the first node n1 is placed on the primary side of the transformer T1
  • the second node n2 is placed on the secondary side of the transformer T1
  • the propagation delay from the primary side to the secondary side is measured. You can do it like this.
  • the set value Tf, Tr of the dead time length, the pulse width (duty cycle) of the control pulse PWM, the slew rate of the control pulse PWM, the sampling timing of current detection and voltage detection on the secondary side You may correct at least one of the following.
  • the time-to-digital converter 210 continues to operate, and the delay time td is measured in real time. Based on the measured delay time td, the length of the dead time and the pulse width of the control pulse PWM ( At least one of the duty cycle) and the slew rate of the control pulse PWM may be feedback-controlled.
  • the DSP 220 may generate the control pulse PWM by feedback so that the digital value Dtd indicating the delay time ⁇ approaches a predetermined target value.
  • the DSP 220 may generate the control pulse PWM by feedback so that the digital value Dtd indicating the delay time ⁇ approaches a target value based on the operating conditions of the switching power supply 100.
  • the operating conditions of switching power supply 100 may include, for example, at least one of input voltage V IN , output voltage V OUT , and output current I OUT of switching power supply 100.
  • the DSP 220 may reflect the digital value Dtd indicating the delay time ⁇ in the control parameters of the main feedback loop.
  • the control parameters may be sampling timing of voltage or current, or length of dead time.
  • the control parameter may be a proportional gain, an integral gain, or a differential gain of a PI (proportional/integral) controller or a PID (proportional/integral/derivative) controller.
  • the present disclosure covers various devices and methods that can be understood as the block diagram and circuit diagram of FIG. 1 or derived from the above description, and is not limited to a specific configuration. More specific configuration examples and examples will be described below, not to narrow the scope of the present disclosure, but to help understand and clarify the essence and operation of the present disclosure and the present invention.
  • FIG. 5 is a circuit diagram of a switching power supply 100A including a control circuit 200A according to the first embodiment.
  • the main circuit 110A of the switching power supply 100A has a full-bridge converter or a half-bridge converter topology, and includes a primary-side bridge circuit 116, a transformer T1, and a secondary-side synchronous rectifier circuit 118.
  • the primary side bridge circuit 116 is connected to the primary winding W1 of the transformer T1.
  • Bridge circuit 116 is a half-bridge circuit or a full-bridge circuit, and includes two or four switching transistors.
  • the synchronous rectifier circuit 118 includes two switching transistors M21 and M22, an inductor L1, an output capacitor C1, and gate drivers DR21 and DR22, and is connected to the secondary winding W2 of the transformer T1.
  • a feedback signal V FB corresponding to the output voltage V OUT (or output current I OUT ) is fed back to the feedback pin FB of the control circuit 200A.
  • A/D converter 230 converts feedback signal VFB into a digital signal.
  • the DSP 220 generates control pulses PWM1 to PWM4 so that the digital feedback signal DFB approaches the target value.
  • Control pulses PWM1 and PWM2 are supplied to bridge circuit 116, and control pulses PWM3 and PWM4 are supplied to switching transistors M21 and M22 of synchronous rectification circuit 118.
  • an isolator is inserted on the transmission path of control pulses PWM1 and PWM2.
  • a first switching detection pin TD1N and a second switching detection pin TD1P of the control circuit 200A are connected to a first node N1 and a second node N2 provided in the synchronous rectification circuit 118.
  • the first node N1 is the gate of the switching transistor M21 of the synchronous rectifier circuit 118, and the first switching detection pin TD1N receives a gate signal based on the control pulse PWM2.
  • the second node N2 is a connection node between the inductor L1 and the secondary winding W2, and the second switching detection pin TD1P receives the switching voltage Vsw generated in the secondary winding W2.
  • the time-to-digital converter 210 calculates a time difference td between the gate signal of the switching transistor M21, that is, the edge of interest (here, the negative edge) of the control pulse PWM2, and the edge of interest (here, the positive edge) of the switching voltage Vsw generated at the second node N2. Measure.
  • FIG. 6 is an operational waveform diagram of the switching power supply 100A of FIG. 5.
  • the DSP 220 calculates the duty cycle D and generates control pulses PWM1 and PWM3 having pulse widths according to the duty cycle D so that the feedback signal DFB approaches the target value. Further, the DSP 220 generates a control pulse PWM2 complementary to the control pulse PWM1. Control pulse PWM2 is generated by adding dead time (set value) Tr2 and Tf2 to control pulse PWM1. Similarly, the DSP 220 generates a complementary control pulse PWM4 by adding dead times (setting values) Tr4 and Tf4 to the control pulse PWM3.
  • FIG. 6 shows the switching voltage Vsw generated at the second node N2.
  • This delay time Tdelay includes a propagation delay from the secondary side of the control pulse PWM1 to the primary side, a drive delay of the bridge circuit 116, a propagation delay from the primary side to the secondary side of the transformer T1, and the like.
  • the actual dead times are shown as Tf2', Tr2', Tf4', and Tr4'.
  • the actual dead time Tf2' is the time from when the control pulse PWM2 becomes low, that is, after the switching transistor M22 is turned off, until the switching voltage Vsw transitions to high.
  • the actual dead time Tf2' is longer than the designed dead time value Tf2 by the delay time Tdelay.
  • the actual dead time Tr2' is the time from when the switching voltage Vsw transitions to low until the control pulse PWM2 goes high, that is, until the switching transistor M22 is turned on. is also shorter by the delay time Tdelay.
  • the time-to-digital converter 210 measures the time difference between the control pulse PWM2 and the switching voltage Vsw, that is, the dead time Tf2', as the delay time td.
  • the DSP 220 may correct the length of the dead time Tf2 so that the measured delay time td (that is, the actual dead time Tf2') becomes an optimal value. Thereby, the length of dead time can be shortened to the order of several ns, and efficiency can be improved.
  • the signals input to the first switching detection pin TD1N and the second switching detection pin TD1P may be exchanged. That is, the switching voltage Vsw may be input to the first switching detection pin TD1N, and the control pulse PWM2 or a gate signal based thereon may be input to the second switching detection pin TD1P.
  • the time-to-digital converter 210 calculates a time difference td between the edge of interest (here, the negative edge) of the switching voltage Vsw generated at the second node N2 and the edge of interest (here, the positive edge) of the gate signal of the switching transistor M21, that is, the control pulse PWM2. Measure.
  • the actual dead time Tr2' in FIG. 6 can be detected as the time difference td.
  • the voltage Vsw1 at the connection node between the switching transistor M21 and the secondary winding W2 may be input to the second switching detection pin TD1P instead of the voltage Vsw at the center tap of the secondary winding W2.
  • FIG. 7 is a circuit diagram of a switching power supply 100Aa including a control circuit 200Aa according to the second embodiment.
  • the control circuit 200Aa is a modification of the control circuit 200A in FIG. 5, is configured based on the control circuit 200a in FIG. 4, and includes a multiplexer 216.
  • dead time Tf2' can be measured in the first state ⁇ 1
  • dead time Tr2' can be measured in the second state ⁇ 2. I can do it.
  • FIG. 8 is a circuit diagram of a switching power supply 100B including a control circuit 200B according to the third embodiment.
  • the main circuit 110B of the switching power supply 100B has a full-bridge converter topology and includes a full-bridge circuit 116 on the primary side, a transformer T1, and a synchronous rectifier circuit 118 on the secondary side.
  • Bridge circuit 116 includes switching transistors M11 to M14 and gate drivers GD11 to GD14.
  • the switching power supply 100B is an insulated power supply, and the main circuit 110B is provided with an isolator 119.
  • a control pulse PWM1 is input to the first switching detection pin TD1N.
  • the second switching detection pin TD1P is connected to the secondary winding W2 of the transformer T1 and receives the switching voltage Vsw.
  • the time digital converter 210 measures the time difference td between the edge of interest (positive edge) of the control pulse PWM1 and the edge of interest (positive edge) of the switching voltage Vsw.
  • FIG. 9 is an operating waveform diagram of the switching power supply 100B of FIG. 8.
  • This delay time Tdelay includes a propagation delay of the isolator 119 from the secondary side of the control pulse PWM1 to the primary side, a drive delay of the bridge circuit 116, a propagation delay from the primary side of the transformer T1 to the secondary side, and the like.
  • this propagation delay Tdelay can be measured.
  • the DSP 220 may correct the dead time setting values Tr2, Tf2, Tr4, and Tf4 based on the measured propagation delay Tdelay.
  • the DSP 220 may optimize the timing of voltage detection and current detection on the secondary side based on the measured delay time Tdelay.
  • FIG. 10 is a circuit diagram of a switching power supply 100C including a control circuit 200C according to the fourth embodiment.
  • the configuration of the main circuit 110C is similar to the main circuit 110A in FIG.
  • the first switching detection pin TD1N of the control circuit 200C is connected to the first node N1 which is the input node of the gate driver DR21.
  • the second switching detection pin TD1P of the control circuit 200C is connected to the second node N2, which is the gate of the switching transistor M21.
  • the time digital converter 210 detects the time difference td between the input signal and output signal of the gate driver DR21.
  • the DSP 220 can accurately measure the on-time of the switching transistor M21 based on the measured time difference td.
  • FIG. 11 is a circuit diagram of a switching power supply 100D including a control circuit 200D according to the fifth embodiment.
  • the control circuit 200D is a modification of the control circuit 200C in FIG. 10, and further includes two switching detection pins TD2P and TD2N and a multiplexer 218.
  • the third switching detection pin TD2N is connected to the third node N3, which is an input node of the gate driver DR21.
  • the fourth switching detection pin TD2P is connected to the fourth node N4, which is the gate of the switching transistor M22.
  • the multiplexer 218 receives signals from the four switching detection pins TD1N, TD1P, TD2N, and TD2P.
  • the multiplexer 218 outputs the signals of the switching pins TD1N and TD1P in the first state, and outputs the signals of the switching pins TD2N and TD2P in the second state.
  • the delay time of the driver DR21 can be measured, similar to the control circuit 200C in FIG. 10, and in the second state, the delay time of another driver DR22 can be measured. In this case, the dead time can be corrected individually for each of the two drivers DR21 and DR22.
  • FIG. 12(a) to (f) are circuit diagrams showing the topology of the main circuit of switching power supply 100.
  • FIG. FIG. 12(a) shows a buck converter.
  • FIG. 12(b) shows a forward converter.
  • FIG. 12(c) shows the half-bridge converter already described.
  • FIG. 12(d) shows the full bridge converter already described.
  • FIG. 12(e) shows a current doubler synchronous rectifier.
  • FIG. 12(f) shows a secondary side full-bridge synchronous rectifier.
  • the gate driver GD is provided outside the control circuit 200, but the gate driver GD may be integrated into the control circuit 200.
  • Modification 3 In the embodiment, a configuration in which two switching detection pins are provided has been described, but the number of switching detection pins may be one. In a configuration where the time-to-digital converter 210 measures the time difference td between the control pulse and the switching voltage generated at the switching detection pin, the control pulse can be directly applied to the time-to-digital converter 210 inside the control circuit 200. can.
  • a control circuit for a switching power supply including a switching transistor, a first switching detection pin to be connected to a first node in the switching power supply; a second switching detection pin to be connected to a second node in the switching power supply; a time-to-digital converter that generates a digital value indicating a time difference between an edge of interest of the first switching voltage occurring at the first switching detection pin and an edge of interest of the second switching voltage occurring at the second switching detection pin; a software-controllable digital signal processor that generates a control pulse that instructs the switching transistor to turn on or off based on at least the digital value;
  • a control circuit comprising:
  • (Item 4) The control circuit according to any one of items 1 to 3, wherein the digital signal processor performs calibration based on the digital value.
  • (Item 6) 4. The control circuit according to any one of items 1 to 3, wherein the digital signal processor corrects the duty cycle of the control pulse based on the digital value.
  • the switching power supply is transformer and a bridge circuit connected to the primary winding of the transformer; a synchronous rectifier circuit connected to the secondary winding of the transformer; Equipped with The first switching detection pin is connected to receive the control pulse supplied to a switching transistor constituting the synchronous rectifier circuit, 7.
  • the control circuit according to any one of items 1 to 6, wherein the second switching detection pin is connected to receive a voltage generated in the secondary winding of the transformer.
  • the switching power supply is transformer and a bridge circuit connected to the primary winding of the transformer; a rectifier circuit connected to the secondary winding of the transformer; Equipped with The first switching detection pin is connected to receive the control pulse supplied to the switching transistor forming the bridge circuit, 7.
  • the control circuit according to any one of items 1 to 6, wherein the second switching detection pin is connected to receive a voltage generated in the secondary winding of the transformer.
  • the switching power supply includes a gate driver that drives the gate of the switching transistor according to the control pulse, the first switching detection pin receives an output signal of the gate driver; 7.
  • the control circuit according to any one of items 1 to 6, wherein the second switching detection pin receives an input signal of the gate driver.
  • a control circuit for a switching power supply including a switching transistor, a switching detection pin to be connected to a node whose voltage fluctuates in response to turning on and off of the switching transistor in the switching power supply; a time-to-digital converter that receives a control pulse that instructs the switching transistor to turn on or off and the voltage of the switching detection pin, and generates a digital signal indicating a time difference between the control pulse and the voltage of the switching detection pin; a digital signal processor that generates the control pulse based on at least the digital signal;
  • a control circuit comprising:
  • a switching power supply comprising the control circuit according to any one of items 1 to 12.
  • a method for controlling a switching power supply including a switching transistor comprising: monitoring a switching voltage of a node whose voltage fluctuates in response to turning on and off of the switching transistor in the switching power supply; converting a time difference between a control pulse that instructs the switching transistor to turn on or off and the switching voltage into a digital value; generating the control pulse based at least on the digital value;
  • a control method comprising:
  • the present disclosure relates to a switching power supply.
  • Switching power supply 110 Main circuit 112 Input node 114 Output node 116 Bridge circuit 118 Synchronous rectifier circuit T1 Transformer W1 Primary winding W2 Secondary winding DR Gate driver M Switching transistor 200 Control circuit TD1N First switching detection pin TD1P Second switching detection Pin 210 Time digital converter 216 Multiplexer 220 DSP Vs1 First switching voltage Vs2 Second switching voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

制御回路２００は、スイッチングトランジスタＭ１を含むスイッチング電源１００を制御する。第１スイッチング検出ピンＴＤ１Ｎは、スイッチング電源１００における第１ノードＮ１と接続され、第２スイッチング検出ピンＴＤ１Ｐは、スイッチング電源１００における第２ノードＮ２と接続される。時間デジタル変換器２１０は、第１スイッチング検出ピンＴＤ１Ｎに生ずる第１スイッチング電圧Ｖｓ１の注目エッジと第２スイッチング検出ピンＴＤ１Ｐに生ずる第２スイッチング電圧Ｖｓ２の注目エッジの時間差ｔｄを示すデジタル値Ｄｔｄを生成する。ＤＳＰ２２０は、少なくともデジタル値Ｄｔｄにもとづいて、スイッチングトランジスタＭ１のオン、オフを指示する制御パルスＰＷＭを生成する。

Description

スイッチング電源ならびにその制御回路および制御方法
　本開示は、スイッチング電源に関する。
　ＬＬＣコンバータ、絶縁ＤＣ／ＤＣコンバータ、非絶縁高周波ＤＣ／ＤＣコンバータなどのスイッチング電源の高効率化が求められている。スイッチング電源のスイッチング素子としては、従来、シリコン（Ｓｉ）のＭＯＳＦＥＴやバイポーラトランジスタが用いられていたが、近年、その代替として、窒化ガリウム（ＧａＮ）を用いた高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が注目されている。ＧａＮ－ＨＥＭＴは、優れた高周波数特性、低い動作抵抗と高い耐圧を有しており、Ｓｉデバイスとの置き換えにより、スイッチング電源の高効率化、小型化が期待される。
特開２０２１－１０８５２２号公報
　ＧａＮ　ＨＥＭＴは、逆方向導通時の電圧降下が、Ｓｉのそれの数倍であるため、デッドタイム期間中の損失が大きくなる。したがって、ＧａＮデバイスをＳｉデバイスより高効率で動作させるためには、ｎｓ（ナノ秒）オーダーでのデッドタイム制御や、トランスの一次側、二次側間の遅れ時間補正などの技術が重要となる。
　本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、高効率動作可能なスイッチング電源およびその制御回路の提供にある。
　本開示のある態様は、スイッチングトランジスタを含むスイッチング電源の制御回路に関する。制御回路は、スイッチング電源における第１ノードと接続されるべき第１スイッチング検出ピンと、スイッチング電源における第２ノードと接続されるべき第２スイッチング検出ピンと、第１スイッチング検出ピンに生ずる電圧の注目エッジと第２スイッチング検出ピンに生ずる電圧の注目エッジの時間差を示すデジタル値を生成する時間デジタル変換器と、少なくともデジタル値にもとづいて、スイッチングトランジスタのオン、オフを指示する制御パルスを生成する、ソフトウェア制御可能なデジタルシグナルプロセッサと、を備える。
　本開示の別の態様もまた、制御回路である。この制御回路は、スイッチング電源におけるスイッチングトランジスタのオン、オフに応答して電圧が変動するノードと接続されるべきスイッチング検出ピンと、スイッチングトランジスタのオン、オフを指示する制御パルスと、スイッチング検出ピンの電圧と、を受け、制御パルスとスイッチング検出ピンの電圧の時間差を示すデジタル信号を生成する時間デジタル変換器と、少なくともデジタル信号にもとづいて、制御パルスを生成するデジタルシグナルプロセッサと、を備える。
　なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
　本開示のある態様によれば、ＧａＮデバイスなどの高速デバイスを有するスイッチング電源の効率を改善できる。
図１は、実施形態に係るスイッチング電源のブロック図である。 図２は、時間デジタル変換器の構成例を示す回路図である。 図３は、図２の時間デジタル変換器の動作波形図である。 図４は、変形例に係る制御回路を備えるスイッチング電源のブロック図である。 図５は、実施例１に係る制御回路を備えるスイッチング電源の回路図である。 図６は、図５のスイッチング電源の動作波形図である。 図７は、実施例２に係る制御回路を備えるスイッチング電源の回路図である。 図８は、実施例３に係る制御回路を備えるスイッチング電源の回路図である。 図９は、図８のスイッチング電源の動作波形図である。 図１０は、実施例４に係る制御回路を備えるスイッチング電源の回路図である。 図１１は、実施例５に係る制御回路を備えるスイッチング電源の回路図である。 図１２（ａ）～（ｆ）は、スイッチング電源の主回路のトポロジーを示す回路図である。
（実施形態の概要）
　本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
　一実施形態に係る制御回路は、スイッチングトランジスタを含むスイッチング電源を制御する。制御回路は、スイッチング電源における第１ノードと接続されるべき第１スイッチング検出ピンと、スイッチング電源における第２ノードと接続されるべき第２スイッチング検出ピンと、第１スイッチング検出ピンに生ずる第１スイッチング電圧の注目エッジと第２スイッチング検出ピンに生ずる第２スイッチング電圧の注目エッジの時間差を示すデジタル値を生成する時間デジタル変換器と、少なくともデジタル値にもとづいて、スイッチングトランジスタのオン、オフを指示する制御パルスを生成する、ソフトウェア制御可能なデジタルシグナルプロセッサと、を備える。
　この態様によると、デジタルシグナルプロセッサを備える制御回路に、２つのスイッチング検出ピンと、それらに発生する２つのスイッチング電圧の注目エッジの時間差を測定する時間デジタル変換器を追加することにより、ナノ秒オーダーの分解能で、回路の応答速度を検出できる。そして、２つの信号の間に発生する時間差を、スイッチング電源の制御に反映させることで、スイッチング電源の効率を改善できる。デジタルシグナルプロセッサを備える制御回路に、時間デジタル変換器を追加しているため、２つのスイッチング検出ピンにどのような信号を入力し、どのような補正を行うかについては、ソフトウェアプログラムによって柔軟に設計することができる。
　一実施形態において、制御回路は、時間デジタル変換器の前段に設けられ、第１スイッチング検出ピンおよび第２スイッチング検出ピンの信号を入れ替えて出力可能なマルチプレクサをさらに備えてもよい。これにより、２つの信号の間の、異なる時間区間を測定することが可能となる。
　一実施形態において、制御回路は、スイッチング電源における第３ノードと接続されるべき第３スイッチング検出ピンと、スイッチング電源における第４ノードと接続されるべき第４スイッチング検出ピンと、時間デジタル変換器の前段に設けられ、第１スイッチング検出ピン、第２スイッチング検出ピン、第３スイッチング検出ピン、第４スイッチング検出ピンのうち、制御信号に応じた２個を選択して出力するマルチプレクサをさらに備えてもよい。これにより、異なるノード間の時間遅延を測定することが可能となる。
　一実施形態において、デジタルシグナルプロセッサは、デジタル値にもとづいて、キャリブレーションを行ってもよい。
　一実施形態において、デジタルシグナルプロセッサは、デジタル値を、メインのフィードバックループの制御パラメータに反映させてもよい。制御パラメータは、たとえばデッドタイムの設定値であってもよいし、電流や電圧の検出タイミングであってもよい。
　一実施形態において、デジタルシグナルプロセッサは、デジタル値にもとづいて、制御パルスのデューティサイクルを補正してもよい。
　一実施形態において、スイッチング電源は、トランスと、トランスの一次巻線と接続されるブリッジ回路と、トランスの二次巻線と接続される同期整流回路と、を備えてもよい。第１スイッチング検出ピンは、同期整流回路を構成するスイッチングトランジスタに供給される制御パルスを受けるように接続され、第２スイッチング検出ピンは、トランスの二次巻線に発生する電圧を受けるように接続されてもよい。この構成によれば、実際のデッドタイムを検出することができる。
　一実施形態において、デジタルシグナルプロセッサは、デジタル値にもとづいて、ブリッジ回路に供給される制御パルスと、同期整流回路に供給される制御パルスのデッドタイムの設定値を補正してもよい。
　一実施形態において、スイッチング電源は、トランスと、トランスの一次巻線と接続されるブリッジ回路と、トランスの二次巻線と接続される整流回路と、を備えてもよい。第１スイッチング検出ピンは、ブリッジ回路を構成するスイッチングトランジスタに供給される制御パルスを受け、第２スイッチング検出ピンは、トランスの二次巻線に発生する電圧を受けてもよい。この構成によれば、伝搬遅延を測定することができる。
　一実施形態において、デジタルシグナルプロセッサは、デジタル値にもとづいて、整流回路における電流検出のタイミングを補正してもよい。
　一実施形態において、スイッチング電源は、制御パルスに応じて、スイッチングトランジスタのゲートを駆動するゲートドライバを備えてもよい。第１スイッチング検出ピンは、ゲートドライバの出力信号を受け、第２スイッチング検出ピンは、ゲートドライバの入力信号を受けてもよい。
　一実施形態に係る制御回路は、スイッチング電源におけるスイッチングトランジスタのオン、オフに応答して電圧が変動するノードと接続されるべきスイッチング検出ピンと、スイッチングトランジスタのオン、オフを指示する制御パルスと、スイッチング検出ピンの電圧と、を受け、制御パルスとスイッチング検出ピンの電圧の時間差を示すデジタル信号を生成する時間デジタル変換器と、少なくともデジタル信号にもとづいて、制御パルスを生成するデジタルシグナルプロセッサと、を備える。
（実施形態）
　以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
　本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
　同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
　図１は、実施形態に係るスイッチング電源１００のブロック図である。スイッチング電源１００は、主回路１１０および制御回路２００を備える。主回路１１０は、トランスＴ１またはインダクタなどの誘導素子と、少なくともひとつのスイッチングトランジスタＭ、少なくともひとつのゲートドライバＧＤおよび整流回路を含む。スイッチング電源１００の種類は特に限定されず、ＬＬＣコンバータ、絶縁ＤＣ／ＤＣコンバータ、非絶縁高周波ＤＣ／ＤＣコンバータなどであり、主回路１１０の回路トポロジーは、スイッチング電源１００の種類に応じて設計される。主回路１１０の入力ノード１１２には、直流の入力電圧ＶＩＮが供給されており、スイッチングトランジスタＭが駆動されることにより、出力ノード１１４に接続される負荷に、出力電圧ＶＯＵＴあるいは出力電流ＩＯＵＴを供給する。
　スイッチングトランジスタＭは、高速スイッチング可能なデバイスであり、たとえばＧａＮ－ＨＥＭＴ（ＧａＮ－ＦＥＴ）である。ゲートドライバＧＤは、制御パルスＰＷＭに応じて、対応するスイッチングトランジスタＭを駆動する。
　主回路１１０が複数のスイッチングトランジスタＭを含む場合においても、符号Ｍは、複数のスイッチングトランジスタを総称する際に使用し、必要に応じて添え字を付して区別するものとする。ゲートドライバＧＤ、制御パルスＰＷＭについても同様である。
　制御回路２００は、主回路１１０に含まれるスイッチングトランジスタＭのオン、オフを指示する制御パルスＰＷＭを生成する。制御回路２００は、第１スイッチング検出ピンＴＤ１Ｎ、第２スイッチング検出ピンＴＤ１Ｐ、時間デジタル変換器２１０、第１バッファ２１２、第２バッファ２１４、ＤＳＰ（Digital Signal Processor）２２０を備える。
　第１スイッチング検出ピンＴＤ１Ｎは、スイッチング電源１００の主回路１１０における第１ノードＮ１と接続される。第２スイッチング検出ピンＴＤ１Ｐは、スイッチング電源１００の主回路１１０における第２ノードＮ２と接続される。
　時間デジタル変換器２１０は、第１スイッチング検出ピンＴＤ１Ｎの第１スイッチング電圧Ｖｓ１と第２スイッチング検出ピンＴＤ１Ｐの第２スイッチング電圧Ｖｓ２を受け、第１スイッチング電圧Ｖｓ１の注目エッジと、第２スイッチング電圧Ｖｓ２の注目エッジの時間差ｔｄを示すデジタル値Ｄｔｄを生成する。
　時間デジタル変換器２１０の前段には、第１バッファ２１２および第２バッファ２１４が設けられる。第１バッファ２１２は、第１スイッチング電圧Ｖｓ１を受け、第１スイッチング電圧Ｖｓ１の注目エッジ（ポジティブエッジ、ネガティブエッジの一方）においてアサート（たとえばハイ）されるハイ・ローの二値のスタート信号ＳＴＡＲＴを生成する。第２バッファ２１４は、第２スイッチング電圧Ｖｓ２を受け、第２スイッチング電圧Ｖｓ２の注目エッジ（ポジティブエッジ、ネガティブエッジの一方）においてアサートされるハイ・ローの二値のストップ信号ＳＴＯＰを生成する。
　時間デジタル変換器２１０は、スタート信号ＳＴＡＲＴのアサートから、ストップ信号ＳＴＯＰのアサートまでの遅延時間ｔｄを測定する。
　ＤＳＰ２２０は、ソフトウェアプログラムによって演算処理の内容を設計することが可能である。ＤＳＰ２２０は、スイッチングトランジスタＭのオン、オフを指示する制御パルスＰＷＭを生成する。制御パルスＰＷＭは、主回路１１０の対応するゲートドライバＧＤに供給される。ＤＳＰ２２０は、少なくとも時間デジタル変換器２１０により生成されるデジタル値Ｄｔｄを、制御パルスＰＷＭの生成に利用する。
　制御回路２００が、スイッチング電源１００のメインコントローラである場合、ＤＳＰ２２０は、フィードバック制御によって、制御パルスＰＷＭを生成する。具体的には、定電圧出力のスイッチング電源１００においては、主回路１１０の出力電圧ＶＯＵＴが目標電圧に近づくように、メインのフィードバックループによって制御パルスＰＷＭが生成される。定電流出力のスイッチング電源１００においては、主回路１１０の出力電流ＩＯＵＴが目標電流量に近づくように、メインのフィードバックループによって制御パルスＰＷＭが生成される。フィードバック制御の方式についても特に限定されない。
　スイッチング電源１００のメインコントローラ（不図示）が制御回路２００とは別に存在する場合、ＤＳＰ２２０は、メインコントローラからの指令または情報にもとづいて、制御パルスＰＷＭを生成してもよい。あるいはＤＳＰ２２０は、主回路１１０の内部ノードの状態にもとづいて、制御パルスＰＷＭを生成してもよい。
　図２は、時間デジタル変換器２１０の構成例を示す回路図である。時間デジタル変換器２１０は、複数の遅延素子ＤＥ１，ＤＥ２，…ＤＥｎと、複数のフリップフロップＦＦ１，ＦＦ２，…ＦＦｎを備える。
　複数の遅延素子ＤＥ１～ＤＥｎは、直列に接続されている。各遅延素子ＤＥ１～ＤＥｎは、等しい遅延時間τを有する。初段の遅延素子ＤＥ１の入力には、第１スイッチング電圧Ｖｓ１が入力される。各フリップフロップＦＦｉ（i＝１，２，…ｎ）の入力Ｄには、対応する遅延要素ＤＥｉの出力信号Ｖｄｉが入力される。複数のフリップフロップＦＦ１～ＦＦｎのクロック端子には、第２スイッチング電圧Ｖｓ２が入力される。複数のフリップフロップＦＦ１～ＦＦｎの出力Ｄ１～Ｄｎは、第１スイッチング電圧Ｖｓ１のポジティブエッジと第２スイッチング電圧Ｖｓ２のポジティブエッジの時間差を示すデジタル値Ｄｔｄである。デジタル値Ｄｔｄは、サーモメータコードであり、値が１であるビットの個数ｘが、値を表す。デジタル値Ｄｔｄの値がｘであるとき、第１スイッチング電圧Ｖｓ１に対する第２スイッチング電圧Ｖｓ２の遅延時間Ｔｄは、τ×ｘとなる。つまり遅延素子ＤＥの遅延時間τは、時間デジタル変換器２１０の時間分解能である。
　図３は、図２の時間デジタル変換器２１０の動作波形図である。時刻ｔ０に、スタート信号ＳＴＡＲＴがアサート（ハイ（１）に遷移）され、時刻ｔ１に、ストップ信号ＳＴＯＰがアサートされる。時刻ｔ０～ｔ１の間、フリップフロップＦＦ１～ＦＦ２の入力が順にハイ（１）に遷移し、それ以降のフリップフロップＦＦ３～ＦＦｎの入力はロー（０）を維持している。時刻ｔ１に、ストップ信号ＳＴＯＰがアサートされると、フリップフロップＦＦ１～ＦＦｎは、それぞれの入力信号を一斉にラッチする。その結果、Ｄ１、Ｄ２＝１（ハイ）となり、Ｄ２～Ｄｎ＝０（ロー）となる。サーモメータコードの値が１であるビット数は２であるから、遅延時間Ｔｄは、τ×２となる。
　なお時間デジタル変換器２１０の構成は図２のそれに限定されず、公知の、あるいは将来利用可能な時間デジタル変換器を採用することができる。
　以上が制御回路２００の構成である。続いてその動作を説明する。第１スイッチング検出ピンＴＤ１Ｎおよび第２スイッチング検出ピンＴＤ１Ｐは、主回路１１０における、２つのノードＮ１，Ｎ２と接続される。第２ノードＮ２には、第１ノードＮ１の電圧変化に追従した電圧変化が発生し、それらの間には、遅延時間ｔｄが存在する。この遅延時間ｔｄは、時間デジタル変換器２１０によってデジタル値Ｄｔｄに変換される。デジタル値Ｄｔｄは、ＤＳＰ２２０に供給される。ＤＳＰ２２０は、デジタル値Ｄｔｄを、制御パルスＰＷＭの生成のために参照する。
　以上が制御回路２００の動作である。
　本実施形態によれば、ＤＳＰ２２０を備える制御回路２００に、時間デジタル変換器２１０、２つのスイッチング検出ピンＴＤ１Ｐ，ＴＤ１Ｎと、時間デジタル変換器２１０を追加することにより、ナノ秒オーダーの分解能で、回路内の２つのノードＮ１，Ｎ２の間の遅延時間ｔｄ、すなわち応答速度を検出できる。そして、２つのノードＮ１，Ｎ２の間に発生する時間差ｔｄを、スイッチング電源１００の制御に反映させることで、スイッチング電源１００の効率を改善できる。
　時間デジタル変換器２１０を、ＤＳＰ２２０を有する制御回路２００に追加しているため、２つのスイッチング検出ピンＴＤ１Ｐ，ＴＤ１Ｎにどのような信号を入力し、どのような補正を行うかについては、ソフトウェアプログラムによって柔軟に設計することができる。言い換えると、図１の制御回路２００は、ハードウェアを変更することなく、ソフトウェアプログラムの設計によって、さまざまなトポロジーのスイッチング電源の制御回路として利用することが可能である。
　本開示に係る技術の代替として、スイッチング電源１００に発生する何らかのスイッチング電圧の変化を電圧コンパレータで検出し、電圧コンパレータの出力信号にもとづいて、タイマー回路（カウンター）を制御する技術（比較技術）が考えられる。比較技術では、電圧コンパレータの応答遅延によって、時間測定の分解能が制限される。これに対して、本開示では、ＴＤＣを利用しており、ナノ秒オーダーでの時間計測が可能であり、ナノ秒オーダーで、スイッチング電源１００のスイッチング制御を最適化できる。
　図４は、変形例に係る制御回路２００ａを備えるスイッチング電源１００ａのブロック図である。制御回路２００ａは、図１の制御回路２００に加えて、マルチプレクサ２１６をさらに備える。マルチプレクサ２１６は、第１状態φ１と、第２状態φ２が切りかえ可能である。マルチプレクサ２１６は、第１状態φ１において、第１スイッチング検出ピンＴＤ１Ｐの信号を時間デジタル変換器２１０のストップ信号として、第２スイッチング検出ピンＴＤ１Ｎの信号を時間デジタル変換器２１０のスタート信号として出力する。マルチプレクサ２１６は、第２状態φ２において、第１スイッチング検出ピンＴＤ１Ｐの信号を時間デジタル変換器２１０のスタート信号として、第２スイッチング検出ピンＴＤ１Ｎの信号を時間デジタル変換器２１０のストップ信号として出力する。
　なお、マルチプレクサ２１６は、バッファ２１２およびバッファ２１４の後段に設けてもよい。
　マルチプレクサ２１６を追加することにより、測定可能なエッジの組み合わせを拡張することができる。たとえば、第１スイッチング検出ピンＴＤ１Ｐの信号と、第２スイッチング検出ピンＴＤ１Ｎの信号の前後関係が入れ替わるような状況においても、２つの信号の時間差を測定することが可能となる。あるいは、（i）ある第１スイッチング検出ピンＴＤ１Ｐの信号のポジティブエッジから次の第２スイッチング検出ピンＴＤ１Ｎの信号のポジティブエッジまでの時間差、（ii）ある第２スイッチング検出ピンＴＤ１Ｎの信号のポジティブエッジから次の第１スイッチング検出ピンＴＤ１Ｐの信号のポジティブエッジまでの時間差の片方、あるいは両方を測定することが可能となる。
　以下、ＤＳＰ２２０におけるデジタル値Ｄｔｄの活用について、いくつかの例を説明する。
（使用例１）
　ＤＳＰ２２０は、デジタル値Ｄｔｄにもとづいて、キャリブレーションを実行可能に構成される。具体的には、スイッチング電源１００の起動時、あるいは動作中に、制御回路２００は、キャリブレーションモードに設定される。キャリブレーションモードにおいて時間デジタル変換器２１０によって、２つのスイッチング電圧Ｖｓ１，Ｖｓ２の遅延時間τが測定される。ＤＳＰ２２０は、測定された遅延時間ｔｄにもとづいて、デッドタイムの長さ（設定値）Ｔｆ，Ｔｒ、制御パルスＰＷＭのパルス幅（デューティサイクル）、制御パルスＰＷＭのスルーレートの少なくともひとつを補正することができる。
　主回路１１０がトランスＴ１を含む場合、第１ノードｎ１をトランスＴ１の一次側に、第２ノードｎ２をトランスＴ１の二次側に配置し、一次側から二次側への伝搬遅延を測定するようにしてもよい。そして、伝搬遅延に応じて、デッドタイムの長さの設定値Ｔｆ，Ｔｒ、制御パルスＰＷＭのパルス幅（デューティサイクル）、制御パルスＰＷＭのスルーレート、二次側における電流検出や電圧検出のサンプリングタイミングの少なくともひとつを補正してもよい。
（使用例２）
　スイッチング電源１００の実動作中に、時間デジタル変換器２１０を動作させ続け、遅延時間ｔｄをリアルタイムで測定し、測定した遅延時間ｔｄにもとづいて、デッドタイムの長さ、制御パルスＰＷＭのパルス幅（デューティサイクル）、制御パルスＰＷＭのスルーレートの少なくともひとつをフィードバック制御してもよい。
　たとえばＤＳＰ２２０は、遅延時間τを示すデジタル値Ｄｔｄが所定の目標値に近づくように、制御パルスＰＷＭをフィードバックにより生成してもよい。
　たとえばＤＳＰ２２０は、遅延時間τを示すデジタル値Ｄｔｄが、スイッチング電源１００の動作条件にもとづく目標値に近づくように、制御パルスＰＷＭをフィードバックにより生成してもよい。スイッチング電源１００の動作条件は、たとえばスイッチング電源１００の入力電圧ＶＩＮ、出力電圧ＶＯＵＴ、出力電流ＩＯＵＴの少なくともひとつを含んでもよい。
　ＤＳＰ２２０は、遅延時間τを示すデジタル値Ｄｔｄを、メインのフィードバックループの制御パラメータに反映させてもよい。制御パラメータは、電圧や電流のサンプリングタイミング、デッドタイムの長さであってもよい。制御パラメータは、ＰＩ（比例・積分）制御器やＰＩＤ（比例・積分・微分）制御器の比例ゲイン、積分ゲイン、微分ゲインであってもよい。
　本開示は、図１のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本開示の範囲を狭めるためではなく、本開示や本発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
（実施例１）
　図５は、実施例１に係る制御回路２００Ａを備えるスイッチング電源１００Ａの回路図である。スイッチング電源１００Ａの主回路１１０Ａは、フルブリッジコンバータあるいはハーフブリッジコンバータのトポロジーを有しており、一次側のブリッジ回路１１６、トランスＴ１、二次側の同期整流回路１１８を含む。
　一次側のブリッジ回路１１６は、トランスＴ１の一次巻線Ｗ１と接続されている。ブリッジ回路１１６は、ハーフブリッジ回路またはフルブリッジ回路であり、２個、あるいは４個のスイッチングトランジスタを含む。同期整流回路１１８は、２個のスイッチングトランジスタＭ２１，Ｍ２２、インダクタＬ１、出力キャパシタＣ１、ゲートドライバＤＲ２１，ＤＲ２２を含み、トランスＴ１の二次巻線Ｗ２と接続されている。
　制御回路２００ＡのフィードバックピンＦＢには、出力電圧ＶＯＵＴ（あるいは出力電流ＩＯＵＴ）に応じたフィードバック信号ＶＦＢがフィードバックされている。Ａ／Ｄコンバータ２３０は、フィードバック信号ＶＦＢをデジタル信号に変換する。ＤＳＰ２２０は、デジタルのフィードバック信号ＤＦＢが目標値に近づくように、制御パルスＰＷＭ１～ＰＷＭ４を生成する。制御パルスＰＷＭ１およびＰＷＭ２は、ブリッジ回路１１６に供給され、制御パルスＰＷＭ３，ＰＷＭ４は、同期整流回路１１８のスイッチングトランジスタＭ２１，Ｍ２２に供給される。絶縁コンバータの場合、制御パルスＰＷＭ１，ＰＷＭ２の伝送経路上に、アイソレータが挿入される。
　制御回路２００Ａの第１スイッチング検出ピンＴＤ１Ｎおよび第２スイッチング検出ピンＴＤ１Ｐは、同期整流回路１１８に設けられた第１ノードＮ１および第２ノードＮ２と接続される。第１ノードＮ１は、同期整流回路１１８のスイッチングトランジスタＭ２１のゲートであり、第１スイッチング検出ピンＴＤ１Ｎは、制御パルスＰＷＭ２にもとづくゲート信号を受ける。第２ノードＮ２は、インダクタＬ１と二次巻線Ｗ２の接続ノードであり、第２スイッチング検出ピンＴＤ１Ｐは、二次巻線Ｗ２に発生するスイッチング電圧Ｖｓｗを受ける。
　時間デジタル変換器２１０は、スイッチングトランジスタＭ２１のゲート信号すなわち制御パルスＰＷＭ２の注目エッジ（ここではネガティブエッジ）と、第２ノードＮ２に発生するスイッチング電圧Ｖｓｗの注目エッジ（ここではポジティブエッジ）の時間差ｔｄを測定する。
　図６は、図５のスイッチング電源１００Ａの動作波形図である。ＤＳＰ２２０は、フィードバック信号ＤＦＢが目標値に近づくように、デューティサイクルＤを計算し、デューティサイクルＤに応じたパルス幅を有する制御パルスＰＷＭ１およびＰＷＭ３を生成する。またＤＳＰ２２０は、制御パルスＰＷＭ１に対して相補的な制御パルスＰＷＭ２を生成する。制御パルスＰＷＭ２は、制御パルスＰＷＭ１に対して、デッドタイム（設定値）Ｔｒ２およびＴｆ２を追加することにより生成される。同様に、またＤＳＰ２２０は、制御パルスＰＷＭ３に対してデッドタイム（設定値）Ｔｒ４およびＴｆ４を追加することにより、相補的な制御パルスＰＷＭ４を生成する。
　図６には、第２ノードＮ２に発生するスイッチング電圧Ｖｓｗが示される。制御パルスＰＷＭ１が遷移してから、スイッチング電圧Ｖｓｗが遷移するまでには、遅延時間Ｔｄｅｌａｙが存在する。この遅延時間Ｔｄｅｌａｙは、制御パルスＰＷＭ１の二次側から一次側への伝搬遅延、ブリッジ回路１１６の駆動遅延、トランスＴ１の一次側から二次側への伝搬遅延などを含む。
　図６において、実際のデッドタイムは、Ｔｆ２’，Ｔｒ２’、Ｔｆ４’、Ｔｒ４’として示される。実際のデッドタイムＴｆ２’は、制御パルスＰＷＭ２がローとなってから、つまりスイッチングトランジスタＭ２２がターンオフしてから、スイッチング電圧Ｖｓｗがハイに遷移するまでの時間である。実際のデッドタイムＴｆ２’は、デッドタイムの設計値Ｔｆ２よりも、遅延時間Ｔｄｅｌａｙだけ長くなっている。
　実際のデッドタイムＴｒ２’は、スイッチング電圧Ｖｓｗがローに遷移してから、制御パルスＰＷＭ２がハイとなるまで、つまりスイッチングトランジスタＭ２２がターンオンするまでの時間であり、これはデッドタイムの設計値Ｔｒ２よりも、遅延時間Ｔｄｅｌａｙだけ短くなっている。
　図５の制御回路２００Ａでは、時間デジタル変換器２１０によって、制御パルスＰＷＭ２と、スイッチング電圧Ｖｓｗの時間差、すなわちデッドタイムＴｆ２’を、遅延時間ｔｄとして測定する。
　ＤＳＰ２２０は、測定した遅延時間ｔｄ（すなわち実際のデッドタイムＴｆ２’）が最適値となるように、デッドタイムＴｆ２の長さを補正してもよい。これにより、デッドタイムの長さを、数ｎｓのオーダーまで短くすることができ、効率を改善できる。
　ＤＳＰ２２０は、既知であるデッドタイムの設計値Ｔｆ２と、測定した実際のデッドタイムＴｆ２’の関係から、伝搬遅延Ｔｄｅｌａｙを計算してもよい。
　Ｔｄｅｌａｙ＝Ｔｆ２’－Ｔｆ２
　一変形例において第１スイッチング検出ピンＴＤ１Ｎと第２スイッチング検出ピンＴＤ１Ｐに入力する信号を入れ替えてもよい。すなわち、第１スイッチング検出ピンＴＤ１Ｎにスイッチング電圧Ｖｓｗを入力し、第２スイッチング検出ピンＴＤ１Ｐに制御パルスＰＷＭ２またはそれにもとづくゲート信号を入力してもよい。時間デジタル変換器２１０は、第２ノードＮ２に発生するスイッチング電圧Ｖｓｗの注目エッジ（ここではネガティブエッジ）と、スイッチングトランジスタＭ２１のゲート信号すなわち制御パルスＰＷＭ２の注目エッジ（ここではポジティブエッジ）の時間差ｔｄを測定する。この変形例では、図６における、実際のデッドタイムＴｒ２’を、時間差ｔｄとして検出することができる。
　ＤＳＰ２２０は、既知であるデッドタイムの設計値Ｔｒ２と、測定した実際のデッドタイムＴｒ２’の関係から、伝搬遅延Ｔｄｅｌａｙを計算してもよい。
　Ｔｄｅｌａｙ＝Ｔｒ２－Ｔｒ２’
　図５において、第２スイッチング検出ピンＴＤ１Ｐに、二次巻線Ｗ２のセンタータップの電圧Ｖｓｗに代えて、スイッチングトランジスタＭ２１と二次巻線Ｗ２の接続ノードの電圧Ｖｓｗ１を入力してもよい。
（実施例２）
　図７は、実施例２に係る制御回路２００Ａａを備えるスイッチング電源１００Ａａの回路図である。制御回路２００Ａａは、図５の制御回路２００Ａの変形であり、図４の制御回路２００ａをベースとして構成され、マルチプレクサ２１６を備える。
　マルチプレクサ２１６の動作状態を、第１状態φ１と第２状態φ２とで切りかえることにより、第１状態φ１では、デッドタイムＴｆ２’を測定し、第２状態φ２では、デッドタイムＴｒ２’を測定することができる。
（実施例３）
　図８は、実施例３に係る制御回路２００Ｂを備えるスイッチング電源１００Ｂの回路図である。スイッチング電源１００Ｂの主回路１１０Ｂは、フルブリッジコンバータのトポロジーを有しており、一次側のフルブリッジ回路１１６、トランスＴ１、二次側の同期整流回路１１８を含む。ブリッジ回路１１６は、スイッチングトランジスタＭ１１～Ｍ１４と、ゲートドライバＧＤ１１～ＧＤ１４を含む。スイッチング電源１００Ｂは絶縁電源であり、主回路１１０Ｂには、アイソレータ１１９が設けられる。
　第１スイッチング検出ピンＴＤ１Ｎには、制御パルスＰＷＭ１が入力される。第２スイッチング検出ピンＴＤ１Ｐは、トランスＴ１の二次巻線Ｗ２と接続され、スイッチング電圧Ｖｓｗを受ける。
　時間デジタル変換器２１０は、制御パルスＰＷＭ１の注目エッジ（ポジティブエッジ）と、スイッチング電圧Ｖｓｗの注目エッジ（ポジティブエッジ）の時間差ｔｄを測定する。
　図９は、図８のスイッチング電源１００Ｂの動作波形図である。制御パルスＰＷＭ１が遷移してから、スイッチング電圧Ｖｓｗが遷移するまでには、遅延時間Ｔｄｅｌａｙが存在する。この遅延時間Ｔｄｅｌａｙは、制御パルスＰＷＭ１の二次側から一次側へのアイソレータ１１９の伝搬遅延、ブリッジ回路１１６の駆動遅延、トランスＴ１の一次側から二次側への伝搬遅延などを含む。
　図８のスイッチング電源１００Ｂによれば、この伝搬遅延Ｔｄｅｌａｙを測定することができる。ＤＳＰ２２０は、測定された伝搬遅延Ｔｄｅｌａｙにもとづいて、デッドタイムの設定値Ｔｒ２，Ｔｆ２，Ｔｒ４，Ｔｆ４を補正してもよい。
　あるいは、ＤＳＰ２２０は、測定された遅延時間Ｔｄｅｌａｙにもとづいて、二次側における電圧検出や電流検出のタイミングを最適化してもよい。
（実施例４）
　図１０は、実施例４に係る制御回路２００Ｃを備えるスイッチング電源１００Ｃの回路図である。主回路１１０Ｃの構成は、図５の主回路１１０Ａと同様である。制御回路２００Ｃの第１スイッチング検出ピンＴＤ１Ｎは、ゲートドライバＤＲ２１の入力ノードである第１ノードＮ１と接続される。制御回路２００Ｃの第２スイッチング検出ピンＴＤ１Ｐは、スイッチングトランジスタＭ２１のゲートである第２ノードＮ２と接続される。
　時間デジタル変換器２１０は、ゲートドライバＤＲ２１の入力信号と出力信号の時間差ｔｄを検出する。ＤＳＰ２２０は、測定した時間差ｔｄにもとづいて、スイッチングトランジスタＭ２１の正確なオン時間を測定することができる。
（実施例５）
　図１１は、実施例５に係る制御回路２００Ｄを備えるスイッチング電源１００Ｄの回路図である。制御回路２００Ｄは、図１０の制御回路２００Ｃの変形であり、２個のスイッチング検出ピンＴＤ２Ｐ，ＴＤ２Ｎおよびマルチプレクサ２１８をさらに備える。第３スイッチング検出ピンＴＤ２Ｎは、ゲートドライバＤＲ２１の入力ノードである第３ノードＮ３と接続される。第４スイッチング検出ピンＴＤ２Ｐは、スイッチングトランジスタＭ２２のゲートである第４ノードＮ４と接続される。
　マルチプレクサ２１８は、４個のスイッチング検出ピンＴＤ１Ｎ，ＴＤ１Ｐ，ＴＤ２Ｎ，ＴＤ２Ｐの信号を受ける。マルチプレクサ２１８は、第１状態において、スイッチングピンＴＤ１Ｎ，ＴＤ１Ｐの信号を出力し、第２状態において、スイッチングピンＴＤ２Ｎ，ＴＤ２Ｐの信号を出力する。これにより、第１状態では、図１０の制御回路２００Ｃと同様に、ドライバＤＲ２１の遅延時間を測定することができ、第２状態では、別のドライバＤＲ２２の遅延時間を測定することができる。この場合、２個のドライバＤＲ２１，ＤＲ２２それぞれについて個別に、デッドタイムの補正が可能となる。
　上述した実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なことが当業者に理解される。以下、こうした変形例について説明する。
（変形例１）
　図１２（ａ）～（ｆ）は、スイッチング電源１００の主回路のトポロジーを示す回路図である。図１２（ａ）は、降圧（Ｂｕｃｋ）コンバータである。図１２（ｂ）はフォワードコンバータである。図１２（ｃ）は、すでに説明したハーフブリッジコンバータである。図１２（ｄ）は、すでに説明したフルブリッジブリッジコンバータである。図１２（ｅ）は、カレントダブラ同期整流器である。図１２（ｆ）は、二次側フルブリッジ同期整流器である。
（変形例２）
　実施形態では、ゲートドライバＧＤが、制御回路２００の外部に設けられたが、ゲートドライバＧＤは、制御回路２００に集積化されてもよい。
（変形例３）
　実施形態では、２個のスイッチング検出ピンを設ける構成について説明したが、スイッチング検出ピンを１個としてもよい。時間デジタル変換器２１０が、制御パルスと、スイッチング検出ピンに発生するスイッチング電圧の時間差ｔｄを測定する構成では、制御パルスを、制御回路２００の内部において、直接、時間デジタル変換器２１０に与えることができる。
　実施形態は、本発明の原理、応用を示しているにすぎず、実施形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
（付記）
　本明細書に開示される技術の一側面は、以下のように把握できる。
（項目１）
　スイッチングトランジスタを含むスイッチング電源の制御回路であって、
　前記スイッチング電源における第１ノードと接続されるべき第１スイッチング検出ピンと、
　前記スイッチング電源における第２ノードと接続されるべき第２スイッチング検出ピンと、
　前記第１スイッチング検出ピンに生ずる第１スイッチング電圧の注目エッジと前記第２スイッチング検出ピンに生ずる第２スイッチング電圧の注目エッジの時間差を示すデジタル値を生成する時間デジタル変換器と、
　少なくとも前記デジタル値にもとづいて、前記スイッチングトランジスタのオン、オフを指示する制御パルスを生成する、ソフトウェア制御可能なデジタルシグナルプロセッサと、
　を備える、制御回路。
（項目２）
　前記時間デジタル変換器の前段に設けられ、前記第１スイッチング検出ピンおよび前記第２スイッチング検出ピンの信号を入れ替えて出力可能なマルチプレクサをさらに備える、項目１に記載の制御回路。
（項目３）
　前記スイッチング電源における第３ノードと接続されるべき第３スイッチング検出ピンと、
　前記スイッチング電源における第４ノードと接続されるべき第４スイッチング検出ピンと、
　前記時間デジタル変換器の前段に設けられ、前記第１スイッチング検出ピン、前記第２スイッチング検出ピン、前記第３スイッチング検出ピン、前記第４スイッチング検出ピンのうち、制御信号に応じた２個を選択して出力するマルチプレクサをさらに備える、項目１に記載の制御回路。
（項目４）
　前記デジタルシグナルプロセッサは、前記デジタル値にもとづいて、キャリブレーションを行う、項目１から３のいずれかに記載の制御回路。
（項目５）
　前記デジタルシグナルプロセッサは、前記デジタル値を、メインのフィードバックループの制御パラメータに反映させる、項目１から３のいずれかに記載の制御回路。
（項目６）
　前記デジタルシグナルプロセッサは、前記デジタル値にもとづいて、前記制御パルスのデューティサイクルを補正する、項目１から３のいずれかに記載の制御回路。
（項目７）
　前記スイッチング電源は、
　トランスと、
　前記トランスの一次巻線と接続されるブリッジ回路と、
　前記トランスの二次巻線と接続される同期整流回路と、
　を備え、
　前記第１スイッチング検出ピンは、前記同期整流回路を構成するスイッチングトランジスタに供給される前記制御パルスを受けるように接続され、
　前記第２スイッチング検出ピンは、前記トランスの前記二次巻線に発生する電圧を受けるように接続される、項目１から６のいずれかに記載の制御回路。
（項目８）
　前記デジタルシグナルプロセッサは、前記デジタル値にもとづいて、前記ブリッジ回路に供給される制御パルスと、前記同期整流回路に供給される制御パルスのデッドタイムの設定値を補正する、項目７に記載の制御回路。
（項目９）
　前記スイッチング電源は、
　トランスと、
　前記トランスの一次巻線と接続されるブリッジ回路と、
　前記トランスの二次巻線と接続される整流回路と、
　を備え、
　前記第１スイッチング検出ピンは、前記ブリッジ回路を構成するスイッチングトランジスタに供給される前記制御パルスを受けるように接続され、
　前記第２スイッチング検出ピンは、前記トランスの前記二次巻線に発生する電圧を受けるように接続される、項目１から６のいずれかに記載の制御回路。
（項目１０）
　前記デジタルシグナルプロセッサは、前記デジタル値にもとづいて、前記整流回路における電流検出のタイミングを補正する、項目９に記載の制御回路。
（項目１１）
　前記スイッチング電源は、前記制御パルスに応じて、前記スイッチングトランジスタのゲートを駆動するゲートドライバを備え、
　前記第１スイッチング検出ピンは、前記ゲートドライバの出力信号を受け、
　前記第２スイッチング検出ピンは、前記ゲートドライバの入力信号を受ける、項目１から６のいずれかに記載の制御回路。
（項目１２）
　スイッチングトランジスタを含むスイッチング電源の制御回路であって、
　前記スイッチング電源における前記スイッチングトランジスタのオン、オフに応答して電圧が変動するノードと接続されるべきスイッチング検出ピンと、
　前記スイッチングトランジスタのオン、オフを指示する制御パルスと、前記スイッチング検出ピンの電圧と、を受け、前記制御パルスと前記スイッチング検出ピンの電圧の時間差を示すデジタル信号を生成する時間デジタル変換器と、
　少なくとも前記デジタル信号にもとづいて、前記制御パルスを生成するデジタルシグナルプロセッサと、
　を備える、制御回路。
（項目１３）
　項目１から１２のいずれかに記載の制御回路を備える、スイッチング電源。
（項目１４）
　スイッチングトランジスタを含むスイッチング電源の制御方法であって、
　前記スイッチング電源における前記スイッチングトランジスタのオン、オフに応答して電圧が変動するノードのスイッチング電圧を監視するステップと、
　前記スイッチングトランジスタのオン、オフを指示する制御パルスと、前記スイッチング電圧の時間差を、デジタル値に変換するステップと、
　少なくとも前記デジタル値にもとづいて、前記制御パルスを生成するステップと、
　を備える、制御方法。
　本開示は、スイッチング電源に関する。
　１００　スイッチング電源
　１１０　主回路
　１１２　入力ノード
　１１４　出力ノード
　１１６　ブリッジ回路
　１１８　同期整流回路
　Ｔ１　トランス
　Ｗ１　一次巻線
　Ｗ２　二次巻線
　ＤＲ　ゲートドライバ
　Ｍ　スイッチングトランジスタ
　２００　制御回路
　ＴＤ１Ｎ　第１スイッチング検出ピン
　ＴＤ１Ｐ　第２スイッチング検出ピン
　２１０　時間デジタル変換器
　２１６　マルチプレクサ
　２２０　ＤＳＰ
　Ｖｓ１　第１スイッチング電圧
　Ｖｓ２　第２スイッチング電圧

Claims (14)

  1. 　スイッチングトランジスタを含むスイッチング電源の制御回路であって、
    　前記スイッチング電源における第１ノードと接続されるべき第１スイッチング検出ピンと、
    　前記スイッチング電源における第２ノードと接続されるべき第２スイッチング検出ピンと、
    　前記第１スイッチング検出ピンに生ずる第１スイッチング電圧の注目エッジと前記第２スイッチング検出ピンに生ずる第２スイッチング電圧の注目エッジの時間差を示すデジタル値を生成する時間デジタル変換器と、
    　少なくとも前記デジタル値にもとづいて、前記スイッチングトランジスタのオン、オフを指示する制御パルスを生成する、ソフトウェア制御可能なデジタルシグナルプロセッサと、
    　を備える、制御回路。
  2. 　前記時間デジタル変換器の前段に設けられ、前記第１スイッチング検出ピンおよび前記第２スイッチング検出ピンの信号を入れ替えて出力可能なマルチプレクサをさらに備える、請求項１に記載の制御回路。
  3. 　前記スイッチング電源における第３ノードと接続されるべき第３スイッチング検出ピンと、
    　前記スイッチング電源における第４ノードと接続されるべき第４スイッチング検出ピンと、
    　前記時間デジタル変換器の前段に設けられ、前記第１スイッチング検出ピン、前記第２スイッチング検出ピン、前記第３スイッチング検出ピン、前記第４スイッチング検出ピンのうち、制御信号に応じた２個を選択して出力するマルチプレクサをさらに備える、請求項１に記載の制御回路。
  4. 　前記デジタルシグナルプロセッサは、前記デジタル値にもとづいて、キャリブレーションを行う、請求項１から３のいずれかに記載の制御回路。
  5. 　前記デジタルシグナルプロセッサは、前記デジタル値を、メインのフィードバックループの制御パラメータに反映させる、請求項１から３のいずれかに記載の制御回路。
  6. 　前記デジタルシグナルプロセッサは、前記デジタル値にもとづいて、前記制御パルスのデューティサイクルを補正する、請求項１から３のいずれかに記載の制御回路。
  7. 　前記スイッチング電源は、
    　トランスと、
    　前記トランスの一次巻線と接続されるブリッジ回路と、
    　前記トランスの二次巻線と接続される同期整流回路と、
    　を備え、
    　前記第１スイッチング検出ピンは、前記同期整流回路を構成するスイッチングトランジスタに供給される前記制御パルスを受けるように接続され、
    　前記第２スイッチング検出ピンは、前記トランスの前記二次巻線に発生する電圧を受けるように接続される、請求項１から６のいずれかに記載の制御回路。
  8. 　前記デジタルシグナルプロセッサは、前記デジタル値にもとづいて、前記ブリッジ回路に供給される制御パルスと、前記同期整流回路に供給される制御パルスのデッドタイムの設定値を補正する、請求項７に記載の制御回路。
  9. 　前記スイッチング電源は、
    　トランスと、
    　前記トランスの一次巻線と接続されるブリッジ回路と、
    　前記トランスの二次巻線と接続される整流回路と、
    　を備え、
    　前記第１スイッチング検出ピンは、前記ブリッジ回路を構成するスイッチングトランジスタに供給される前記制御パルスを受けるように接続され、
    　前記第２スイッチング検出ピンは、前記トランスの前記二次巻線に発生する電圧を受けるように接続される、請求項１から６のいずれかに記載の制御回路。
  10. 　前記デジタルシグナルプロセッサは、前記デジタル値にもとづいて、前記整流回路における電流検出のタイミングを補正する、請求項９に記載の制御回路。
  11. 　前記スイッチング電源は、前記制御パルスに応じて、前記スイッチングトランジスタのゲートを駆動するゲートドライバを備え、
    　前記第１スイッチング検出ピンは、前記ゲートドライバの出力信号を受け、
    　前記第２スイッチング検出ピンは、前記ゲートドライバの入力信号を受ける、請求項１から６のいずれかに記載の制御回路。
  12. 　スイッチングトランジスタを含むスイッチング電源の制御回路であって、
    　前記スイッチング電源における前記スイッチングトランジスタのオン、オフに応答して電圧が変動するノードと接続されるべきスイッチング検出ピンと、
    　前記スイッチングトランジスタのオン、オフを指示する制御パルスと、前記スイッチング検出ピンの電圧と、を受け、前記制御パルスと前記スイッチング検出ピンの電圧の時間差を示すデジタル信号を生成する時間デジタル変換器と、
    　少なくとも前記デジタル信号にもとづいて、前記制御パルスを生成するデジタルシグナルプロセッサと、
    　を備える、制御回路。
  13. 　請求項１から１２のいずれかに記載の制御回路を備える、スイッチング電源。
  14. 　スイッチングトランジスタを含むスイッチング電源の制御方法であって、
    　前記スイッチング電源における前記スイッチングトランジスタのオン、オフに応答して電圧が変動するノードのスイッチング電圧を監視するステップと、
    　前記スイッチングトランジスタのオン、オフを指示する制御パルスと、前記スイッチング電圧の時間差を、デジタル値に変換するステップと、
    　少なくとも前記デジタル値にもとづいて、前記制御パルスを生成するステップと、
    　を備える、制御方法。
PCT/JP2023/008153 2022-03-17 2023-03-03 スイッチング電源ならびにその制御回路および制御方法 WO2023176525A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022043070 2022-03-17
JP2022-043070 2022-03-17

Publications (1)

Publication Number Publication Date
WO2023176525A1 true WO2023176525A1 (ja) 2023-09-21

Family

ID=88023651

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/008153 WO2023176525A1 (ja) 2022-03-17 2023-03-03 スイッチング電源ならびにその制御回路および制御方法

Country Status (1)

Country Link
WO (1) WO2023176525A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002369516A (ja) * 2001-06-04 2002-12-20 Tdk Corp スイッチング電源装置
JP2011067042A (ja) * 2009-09-18 2011-03-31 Toyota Motor Corp スイッチング制御装置
JP2021108522A (ja) * 2019-12-27 2021-07-29 ローム株式会社 絶縁型電源およびその制御回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002369516A (ja) * 2001-06-04 2002-12-20 Tdk Corp スイッチング電源装置
JP2011067042A (ja) * 2009-09-18 2011-03-31 Toyota Motor Corp スイッチング制御装置
JP2021108522A (ja) * 2019-12-27 2021-07-29 ローム株式会社 絶縁型電源およびその制御回路

Similar Documents

Publication Publication Date Title
US10554136B1 (en) Control of secondary switches based on secondary winding voltage in a power converter
EP3443657B1 (en) Dc-dc converter and control circuit
US9537383B1 (en) Switching regulator with controllable dead time and quick start
US9584035B2 (en) Dual-edge tracking synchronous rectifier control techniques for a resonant converter
KR101452544B1 (ko) 비대칭 영전압 스위칭 풀브리지 전력 컨버터들
KR101141509B1 (ko) 벅－부스트 모드 전원 컨트롤러 형성 방법 및 이를 위한구조
US7636249B2 (en) Rectifier circuit
US7522429B2 (en) DC-DC converter
US9425785B1 (en) Switching regulator with controllable slew rate
US9209703B2 (en) Control device for a rectifier of a switching converter
KR20150094552A (ko) Ｓｒ 음전류를 관리하기 위한 공진 컨버터 제어 기술
EP2443730A2 (en) System, method and apparatus for controlling converters using input-output linearization
KR101919625B1 (ko) 전류제어 모드 dc-dc 컨버터
US11664735B2 (en) Isolated power supply and control circuit thereof
JP2009284667A (ja) 電源装置、および、その制御方法ならびに半導体装置
US20200064893A1 (en) Power supply system with pulse mode operation
EP2299579B1 (en) Extending achievable duty cycle range in DC/DC forward converter with active clamp reset
JP2005057998A (ja) コンバータ装置とその制御方法
JP7308137B2 (ja) スイッチング回路のゲート駆動回路および制御回路、スイッチング電源
US11764694B2 (en) Configurable control loop arrangement
WO2023176525A1 (ja) スイッチング電源ならびにその制御回路および制御方法
US11075582B2 (en) Switching converter
TW202312644A (zh) 半橋返馳式轉換器及其控制方法
CN114598158A (zh) 一种具有前沿自适应调节的pwm驱动电路
JP5926766B2 (ja) Ｄｃ／ｄｃコンバータ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23770482

Country of ref document: EP

Kind code of ref document: A1