WO2023167427A1 - 디스플레이를 위한 백라이트 장치 및 그의 전류 제어 집적회로 - Google Patents

디스플레이를 위한 백라이트 장치 및 그의 전류 제어 집적회로 Download PDF

Info

Publication number
WO2023167427A1
WO2023167427A1 PCT/KR2023/001280 KR2023001280W WO2023167427A1 WO 2023167427 A1 WO2023167427 A1 WO 2023167427A1 KR 2023001280 W KR2023001280 W KR 2023001280W WO 2023167427 A1 WO2023167427 A1 WO 2023167427A1
Authority
WO
WIPO (PCT)
Prior art keywords
pulse
column
control
backlight
data
Prior art date
Application number
PCT/KR2023/001280
Other languages
English (en)
French (fr)
Inventor
김용근
김민선
Original Assignee
주식회사 글로벌테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 글로벌테크놀로지 filed Critical 주식회사 글로벌테크놀로지
Publication of WO2023167427A1 publication Critical patent/WO2023167427A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Definitions

  • the present invention relates to a backlight device for a display, and more particularly, to a backlight device for a display providing a backlight for displaying an image and a current control integrated circuit thereof.
  • an LCD panel exemplarily requires a backlight device to display an image.
  • the backlight device provides a backlight for displaying an image on the LCD panel, and the LCD panel can display an image using the backlight by performing an optical shutter operation for each pixel.
  • the backlight device may include a backlight board coupled to the LCD panel.
  • the backlight board includes light-emitting blocks using LEDs as light sources, and the light-emitting blocks may emit light to provide backlight.
  • the backlight board includes light emitting blocks to provide a backlight having a resolution different from that of the LCD panel, and each of the light emitting blocks may be configured to control dimming.
  • the backlight device In a conventional backlight device that performs dimming control, it is difficult to maintain light emission of light emitting blocks for one frame. If the light emitting blocks do not sufficiently maintain light for one frame, flicker may occur in the backlight. Therefore, the backlight device needs to adopt a design for reducing or eliminating flicker.
  • the backlight device needs to be configured to precisely control the luminance of the backlight with respect to the entire luminance change region. That is, the luminance change needs to be uniformly controlled in a low luminance region where light is emitted using a small amount of current and a high luminance region where light is emitted using a large amount of current.
  • An object of the present invention is to provide a backlight device for a display capable of reducing or eliminating flicker of a backlight provided to an LCD panel for a display and a current control integrated circuit thereof by allowing light emitting blocks to emit light for more than one frame.
  • Another object of the present invention is to provide a backlight device for a display in which the luminance of the backlight can be uniformly and precisely controlled in the entire luminance change range and a current control integrated circuit thereof.
  • Another object of the present invention is to provide a backlight device capable of uniformly controlling luminance in the entire luminance change range by controlling the amount of driving current for the backlight by combining linear control and pulse width control, and a current control integrated circuit thereof. there is.
  • a backlight device for a display of the present invention generates backlight data in frame units for backlight, and includes first column pulses and second column pulses having levels corresponding to column data of the backlight data for each horizontal cycle.
  • the driving current control unit generates a first sampling signal obtained by sampling the first column pulse using the first row pulse and generates a first sampling signal obtained by sampling the second column pulse using the second row pulse; Generating a second sampling signal sampled, and controlling the amount of driving current for light emission of the light emitting block to correspond to the pulse width corresponding to the level of the first sampling signal and the level of the second sampling signal.
  • the current control integrated circuit of the backlight device for a display of the present invention corresponds to light emitting blocks of a control unit including a plurality of rows, and includes a first column pulse and a second column pulse for the same column. and a plurality of driving current controllers that share a signal and receive different low signals including a first row pulse and a second row pulse, respectively, wherein each driving current controller corresponds to the first column pulse.
  • a second sampling signal obtained by sampling the second column pulse is generated by using a pulse width corresponding to a level of the first sampling signal and a level of the second sampling signal to generate light of the light emitting block. It is characterized in that the amount of current of the driving current is controlled.
  • light-emitting blocks for providing backlight to a display panel for display can maintain light emission for more than one frame, and can provide backlight with reduced or eliminated flicker.
  • the luminance of the backlight provided to the display panel can be expected to be uniformly and accurately controlled in the entire luminance change region.
  • FIG. 1 is a block diagram showing an embodiment of a backlight device for a display of the present invention
  • FIG. 2 is a block diagram illustrating an embodiment of the backlight drive board of FIG. 1;
  • FIG. 3 is a waveform diagram illustrating a column signal and a row signal of FIG. 1;
  • FIG. 4 is a block diagram illustrating the backlight board of FIG. 1;
  • FIG. 5 is a block diagram illustrating an electrical connection relationship between the current control integrated circuit of FIG. 4 and light emitting blocks;
  • FIG. 6 is a block diagram illustrating an embodiment of the current control integrated circuit of FIG. 4;
  • FIG. 7 is a graph illustrating a correlation between a first column pulse and a driving current
  • FIG. 8 is a graph illustrating a correlation between a second column pulse and a drive current
  • FIG. 9 is a diagram illustrating arrangement of light emitting blocks and control units
  • FIG. 10 is a block diagram illustrating an embodiment of the drive current control unit of FIG. 6;
  • FIG. 11 is a detailed circuit diagram illustrating an embodiment of the sample and hold units of FIG. 10;
  • FIG. 12 is a block diagram illustrating an embodiment of a PWM conversion circuit.
  • a display device for displaying an image may include a display board 2 , a display panel 4 , a backlight driving board 6 , and a backlight board 40 as shown in FIG. 1 .
  • the backlight driving board 6 and the backlight board 40 correspond to the backlight device.
  • the backlight device is to provide a backlight for displaying an image on the display panel 4 .
  • the backlight is configured to be provided to the display panel 4 from the backlight board 40 .
  • the backlight board 40 may include light emitting blocks and current control integrated circuits for providing backlight.
  • a display board 2 and a display panel 4 may be used.
  • the display panel 4 may be configured using an LCD panel, receive display data of the display board 2 through the transmission line 3, and display an image corresponding to the display data.
  • the display panel 4 includes pixels (not shown) for implementing a previously designed resolution, and each pixel performs an optical shutter operation in response to display data.
  • the display panel 4 may display an image using a backlight by the optical shutter operation of the pixels.
  • the display board 2 receives data from a video source (not shown), generates display data for displaying an image using the received data, and transmits the display data to the display panel 4 through a transmission line 3. ) is configured to provide
  • the display board 2 may include parts (not shown) constituting the display data into packets and parts providing the display data composed of the packets to the display panel 4. .
  • Components constituting display data packets correspond to timing controllers used in general display devices, and thus descriptions thereof are omitted.
  • Display data may be configured to display an image in units of frames.
  • the display data may include data indicating brightness of pixels, a vertical synchronization signal Vsync for dividing frames according to frame periods, and a horizontal synchronization signal for dividing horizontal periods of frames.
  • the display board 2 may provide luminance data SPI corresponding to display data in units of frames to the backlight driving board 6 .
  • the resolution of the image displayed on the display panel 4 and the resolution of the backlight provided to the display panel 4 from the backlight board 40 may be different. Also, the gray range and gray value of the backlight may be different from that for video.
  • the display board 2 may be configured to provide luminance data SPI converted appropriately for the resolution, gray range and gray value of the backlight using the display data.
  • the display board 2 includes a conversion circuit (not shown) for converting display data into luminance data SPI.
  • the display board 2 may configure luminance data SPI in a format that can be received by the backlight driving board 6 and provide the luminance data SPI to the backlight driving board 6 .
  • the display board 2 may provide a dimming mode command I2C to the backlight driving board 6 in order to set a dimming mode for the backlight corresponding to the displayed image.
  • the dimming mode command I2C may exemplarily include information defining a dimming mode as one of linear control, pulse width control, and composite control.
  • the linear control can be understood as controlling the amount of driving current for the backlight with a control signal of a level corresponding to the change in luminance
  • the pulse width control can be understood as controlling the amount of driving current for the backlight with a control pulse having a pulse width corresponding to the change in luminance. It can be understood as controlling the amount of current.
  • the complex control is a combination of linear control and pulse width control, and controls the amount of driving current for the backlight by using a control signal with a level corresponding to the change in luminance and a control pulse with a pulse width corresponding to the change in luminance. can be understood as
  • the display board 2 may provide the vertical synchronization signal Vsync to the backlight driving board 6 through a separate transmission line.
  • the display board 2 may provide a driving voltage VLED for driving the backlight to the backlight driving board 6 .
  • the driving voltage VLED may be understood as a constant voltage to be provided to light emitting blocks to be described later.
  • the backlight driving board 6 receives luminance data SPI, a vertical synchronizing signal Vsync, a dimming mode command I2C, and a driving voltage VLED from the display board 2 .
  • the backlight driving board 6 generates frame-unit backlight data for the backlight using the frame-unit luminance data SPI corresponding to the display data, and generates a column signal DT and a row signal G corresponding to the backlight data for each horizontal cycle.
  • the column signal DT for each horizontal period may include a first column pulse D1 and a second column pulse T1 that are sequentially provided. At least one of the first column pulse D1 and the second column pulse T1 may have a level corresponding to column data for each horizontal period of the backlight data.
  • the first column pulse D1 may have a level for linear control
  • the second column pulse T1 may have a level for pulse width control.
  • the low signal G may include a first low pulse G11 and a second low pulse G12 that are sequentially provided.
  • the first row pulse G11 may have a first enable timing corresponding to the first column pulse D1
  • the second row pulse G12 may have a second enable timing corresponding to the second column pulse T1. .
  • the column signal DT, the first column pulse D1, the second column pulse T1, the row signal G, the first row pulse G11, and the second row pulse G12 will be described later with reference to FIG. 3 .
  • the backlight driving board 6 may output a column signal DT including a first column pulse D1 having a level for linear control and a second column pulse T1 having a level for pulse width control for each horizontal period. there is.
  • the backlight driving board 6 may transfer the driving voltage VLED received from the display board 2 to the backlight board 40 .
  • the backlight driving board 6 can output the column signal DT, the low signal G, and the driving voltage VLED to the backlight board 40.
  • the backlight driving board 6 described above can be described with reference to FIG. 2 .
  • the backlight driving board 6 may include a microcontroller 10 , interface units 11 and 12 , a frame memory 14 , and a digital-to-analog converter 20 .
  • the interface unit 11 is configured to receive the luminance data SPI and provide the luminance data SPI to the microcontroller 10 .
  • the interface unit 12 is configured to receive the dimming operation mode command I2C and provide the dimming mode command I2C to the microcontroller 10 . It can be understood that the interface units 11 and 12 serve as buffers for transferring digital signals.
  • the microcontroller 10 receives the luminance data SPI in units of frames corresponding to the display data, the dimming operation mode command I2C, and the vertical synchronization signal Vsync, generates backlight data in units of frames for the backlight as the luminance data SPI, and A low signal G including a first low pulse G11 and a second low pulse G12 is output for each horizontal cycle, and first column data and second column data corresponding to column data for each horizontal cycle of the backlight data are output.
  • the microcontroller 10 may divide the luminance data SPI in units of frames using the vertical synchronization signal Vsync, divide the horizontal cycle included in the frame by synchronization using the vertical synchronization signal Vsync, and generate the low signal G for each horizontal cycle. can be printed out.
  • the low signal G sequentially includes a first low pulse G11 having a first enable timing corresponding to the first column pulse D1 and a second low pulse G12 having a second enable timing corresponding to the second column pulse T1; , may be provided for each horizontal period.
  • the first low pulse G11 and the second low pulse G12 described above can be understood with reference to FIG. 3 and can be understood as pulses having preset pulse widths and amplitudes.
  • the microcontroller 10 may divide the horizontal period by using the vertical synchronization signal Vsync, and sequentially provide the first low pulse G11 and the second low pulse G12 with a preset time difference for the same horizontal period.
  • synchronization using the vertical synchronization signal Vsync may be implemented in various ways, such as counting or delay synchronized with the vertical synchronization signal Vsync, and may be implemented in various ways by those who understand the technology of the present invention. Therefore, examples and descriptions of specific embodiments thereof will be omitted.
  • the microcontroller 10 may output first column data and second column data corresponding to column data for each horizontal period of the backlight data.
  • the microcontroller 10 may provide the first column data and the second column data for each horizontal period generated as described above to the digital-to-analog converter 20 .
  • the digital-to-analog converter 20 sequentially receives first column data and second column data for each horizontal cycle, and corresponds to the value of the first column data and has a level for linear control.
  • the first column pulse D1 and the second column pulse D1 It may be configured to output to the backlight board 40 a column signal DT that sequentially includes second column pulses T1 corresponding to data values and having a level for pulse width control.
  • the microcontroller 10 receives a dimming mode command I2C defining one of linear control, pulse width control and composite control.
  • the microcontroller 10 In response to the dimming mode command I2C, the microcontroller 10 provides first column data corresponding to column data for each horizontal period of backlight data and second column data of a preset value for linear control, and provides pulse width control. Provides first column data of preset values and second column data corresponding to column data for each horizontal cycle of backlight data, and for complex control, first column data corresponding to column data for each horizontal cycle of backlight data and Second column data may be provided.
  • the digital-to-analog converter 20 may sequentially output the first column pulse D1 and the second column pulse T1 corresponding to the first column data and the second column data for each horizontal period.
  • the digital-to-analog converter 20 includes a first column pulse D1 having a level corresponding to the value of the first column data for linear control and a fixed value corresponding to a preset value of the second column data.
  • the second column pulse T1 of the level may be sequentially output as the column signal DT.
  • the digital-to-analog converter 20 includes a first column pulse D1 of a fixed level corresponding to a preset fixed value of the first column data and a value corresponding to the value of the second column data for pulse width control.
  • the second column pulse T1 of the level may be sequentially output as the column signal DT.
  • the digital-to-analog converter 20 has a first column pulse D1 having a level corresponding to the value of the first column data for linear control and a level corresponding to the value of the second column data for pulse width control.
  • the second column pulse T1 of can be sequentially output as the column signal DT.
  • the backlight driving board 6 may include a memory 14 .
  • the microcontroller 10 stores the backlight data of one frame in the memory 14 and reads the backlight data of the memory 14 in units of horizontal cycles to provide the first column data and the second column data. can do.
  • the column signal DT and the row signal G output from the digital-to-analog converter 20 can be understood with reference to FIG. 3 .
  • the column signal DT may include sequentially a first column pulse D1 and a second column pulse T1.
  • the first column pulse D1 may be understood as a pulse having a uniform pulse width and may have a level for linear control corresponding to the value of the first column data. For example, corresponding to first column data of high luminance, the first column pulse D1 may have a high level of amplitude H1. Conversely, corresponding to first column data of low luminance, the first column pulse D1 may have a low level of amplitude H1. That is, the level of the first column pulse D1 may vary according to the value of the first column data.
  • the second column pulse T1 may also be understood as a pulse having a uniform pulse width and may have a level for controlling the pulse width corresponding to the value of the second column data. For example, corresponding to the second column data of high luminance, the second column pulse T1 may have a high level of amplitude H2. Conversely, corresponding to the second column data of low luminance, the second column pulse T1 may have a low level of amplitude H2. That is, the level of the second column pulse T1 may vary according to the value of the second column data.
  • the low signal G may include a first low pulse G11 and a second low pulse G12 sequentially.
  • the first low pulse G11 may have a first enable timing corresponding to the first column pulse D1
  • the second low pulse G12 may have a second enable timing corresponding to the second column pulse T1.
  • the first row pulse G11 and the second row pulse G12 are output to have narrower pulse widths than the first column pulse D1 and the second column pulse T1 and are activated during a period in which the first column pulse D1 and the second column pulse T1 are activated. desirable.
  • the backlight board 40 is configured to receive the column signal DT, the low signal G, and the driving voltage VLED.
  • the backlight board 40 is configured to control light emission of each light emitting block to have luminance corresponding to the column signal DT in response to the row signal G, and to provide backlight by light emission of each light emitting block.
  • the driving voltage VLED may be transferred to the backlight board 40 through the backlight driving board 6 and applied to each light emitting block.
  • the backlight board 40 may include light emitting blocks and current control integrated circuits.
  • the light emitting blocks are indicated by “CH11 to CH93”
  • the current control integrated circuits are indicated by "T11 to T33”.
  • a region in which the light emitting blocks CH11 to CH93 and the current control integrated circuits T11 to T33 are formed may be defined as the backlight region 30 .
  • the backlight area 30 may be understood as an area that provides backlight by light emission of the light emitting blocks CH11 to CH93.
  • Each light emitting block is a basic unit for controlling dimming. It may be understood that each light emitting block includes at least one light emitting diode (LED) formed in a preset zone on the backlight board 40 . That is, the light emitting block may be understood as a light source using an LED.
  • LED light emitting diode
  • the backlight board 40 is configured to act as a surface light source in which light sources are aggregated.
  • the light emitting blocks CH11 to CH93 form columns and rows, and may be illustratively disposed in a matrix structure. And, it can be understood that each of the light emitting blocks CH11 to CH93 includes a plurality of LEDs connected in series.
  • the light emitting blocks CH11 to CH93 may be divided into a plurality of control units.
  • the control unit may be arranged in the same column or an adjacent column, may be configured to include a plurality of rows, and may be understood to include a predetermined number of light emitting blocks sequentially emitting light according to a horizontal period.
  • each control unit is illustrated as including light emitting blocks continuously arranged over a plurality of rows on the same column.
  • each control unit may be exemplified as including four light emitting blocks sequentially disposed in the same column and sequentially emitting light. That is, light emitting blocks CH11, CH21, CH31, CH41, light emitting blocks CH51, CH61, CH71, CH81, light emitting blocks CH12, CH22, CH32, CH42, light emitting blocks CH52, CH62, CH72. , CH82), the light-emitting blocks CH13, CH23, CH33, and CH43, and the light-emitting blocks CH53, CH63, CH73, and CH83 may be divided into one control unit.
  • the current control integrated circuits T11, T12, T13, T21, T22, T23, T31, T32, and T33 are configured to correspond one by one to each control unit.
  • the current control integrated circuit T11 is configured to control driving currents of the light-emitting blocks CH11, CH21, CH31, and CH41, and the current control integrated circuit T21 controls the light-emitting blocks CH51, CH61, and CH71. , CH81), the current control integrated circuit T12 is configured to control the driving currents of the light emitting blocks CH12, CH22, CH32, and CH42, and the current control integrated circuit T22 emits light. It is configured to control the driving currents of the blocks CH52, CH62, CH72, and CH82, and the current control integrated circuit T13 is configured to control the driving currents of the light emitting blocks CH13, CH23, CH33, and CH43.
  • the control integrated circuit T23 is configured to control driving currents of the light emitting blocks CH53, CH63, CH73, and CH83.
  • the current control integrated circuits T11, T12, T13, T21, T22, T23, T31, T32, T33 are configured to receive the column signal DT and the low signal G of the backlight driving board 6.
  • the column signal DT corresponds to the column signals DT1, DT2, DT3 ... of FIG. 4
  • the row signal G corresponds to the row signals G1, G2, G3 ... of FIG.
  • the backlight board 40 provides a backlight having a resolution determined by all light emitting groups CH11 to CH93. And, one frame of the backlight corresponds to one frame of the image displayed on the display panel 4 and includes a plurality of horizontal cycles. In this case, the number of horizontal cycles included in one frame of the backlight may be different from the number of horizontal cycles included in one frame of the image.
  • Column signals DT1, DT2, DT3... may be provided for every horizontal period.
  • Signal lines to which the column signals DT1, DT2, DT3, etc. are applied may be referred to as column lines.
  • the row signals G1, G2, G3, ... may be sequentially provided one by one according to the horizontal period.
  • Signal lines to which the low signals G1, G2, G3, etc. are applied may be referred to as low lines.
  • each of the current control integrated circuits T11, T12, T13, T21, T22, T23, T31, T32, and T33 can receive the column signal and row signal of the corresponding control unit.
  • the current control integrated circuits T11, T21 and T31 are configured to share a column line receiving the column signal DT1.
  • the current control integrated circuits T12, T22 and T32 are configured to share a column line receiving the column signal DT2.
  • the current control integrated circuits T31, T23, and T33 are configured to share a column line receiving the column signal DT3.
  • each of the current control integrated circuits T11, T12, T13, T21, T22, T23, T31, T32, and T33 receives LO signals corresponding to their own control units.
  • Current control integrated circuits belonging to the control unit of the same row location are configured to share row lines and receive the same row signals.
  • the current control integrated circuits T11, T12, T13, T21, T22, T23, T31, T32, and T33 receive column signals DT and row signals G corresponding to their control units, and drive the light emitting blocks of the control units. Currents may be controlled, and as a result, emission of corresponding light emitting blocks may be controlled.
  • the current control integrated circuit T11 receives the column signal DT1 and the row signals G1 to G4 and controls driving currents of the light emitting blocks CH11, CH21, CH31, and CH41, and as a result, the light emitting blocks ( CH11, CH21, CH31, CH41) emission can be controlled.
  • the column signal DT1 may be understood to include a sequential first column pulse D1 and a second column pulse T1 as shown in FIG. It can be understood to include a pulse G11 and a second low pulse G12.
  • Each current control integrated circuit (T11, T12, T13, T21, T22, T23, T31, T32, T33) generates a first column pulse of a column signal for each horizontal cycle as a first row pulse G11 and a second row pulse G12 of row signals. and generate sampling voltages obtained by sequentially sampling D1 and the second column pulse T1. Also, each of the current control integrated circuits T11, T12, T13, T21, T22, T23, T31, T32, and T33 may control light emission of the light emitting blocks of the control unit and maintenance of brightness using the sampling voltages.
  • the current control integrated circuit T11 includes the first row pulse G11 and the second row pulse G12 of the row signals G1 to G4 sequentially provided according to the horizontal cycle, and the first column pulse of the column signal DT1 for each horizontal cycle. Sampling voltages obtained by sampling the D1 and the second column pulse T1 are generated, and driving currents for light emission of the light emitting blocks CH11, CH21, CH31, and CH41 belonging to the control unit are controlled using the sampling voltages. That is, the current control integrated circuit T11 may control the light emitting blocks CH11, CH21, CH31, and CH41 to emit light and maintain brightness.
  • each of the current control integrated circuits T11, T12, T13, T21, T22, T23, T31, T32, and T33 and the light emitting blocks of the corresponding control unit can be understood with reference to FIG. 5 .
  • 5 illustrates the connection of the current control integrated circuit T11 and the light emitting blocks CH11, CH21, CH31, and CH41 of the corresponding control unit.
  • the current control integrated circuit T11 is illustrated as having a column input terminal TD1, row input terminals TG1 to TG4, and control terminals T01 to T04.
  • the current control integrated circuit T11 sequentially receives the first column pulse D1 and the second column pulse T1 of the column signal DT1 through the column input terminal TD1, and receives the low signals G1 through the low input terminals TG1 to TG4.
  • ⁇ G4 sequentially receives each of the first low pulse G11 and the second low pulse G12, and drive currents O1 ⁇ of the light emitting blocks CH11, CH21, CH31, and CH41 through the control terminals TO1 to TO4 Receive O4.
  • Each of the light emitting blocks CH11, CH21, CH31, and CH41 receives the driving voltage VLED and includes a plurality of LEDs connected in series.
  • driving currents O1 to O4 of the low side of each of the light emitting blocks CH11, CH21, CH31, and CH41 are input to the control terminals TO1 to TO4 of the current control integrated circuit T11.
  • Each of the current control integrated circuits T11, T12, T13, T21, T22, T23, T31, T32, and T33 may include buffers BF and drive current controllers 101 to 104.
  • the configuration of each current control integrated circuit (T11, T12, T13, T21, T22, T23, T31, T32, T33) can be understood by referring to the configuration of the current control integrated circuit (T11) of FIG.
  • the current control integrated circuit T11 includes a buffer BF receiving the column signal DT1 shared by the column lines.
  • the current control integrated circuit T11 receives the row signals G1 to G4 input through the plurality of rows, respectively, and the driving current controllers 101 to 104 sharing the column signal DT1 received through the buffer BF.
  • the driving current controllers 101 to 104 sharing the column signal DT1 received through the buffer BF.
  • the buffer BF may form offset voltages Doffset and Toffset for the first column pulse D1 and the second column pulse T1.
  • Each of the driving current controllers 101 to 104 controls the amount of driving current for light emission of the light emitting block corresponding to its own low signal to correspond to the levels of the first column pulse D1 and the second column pulse T1 of the column signal DT1.
  • FIG. 7 illustrates a change in the driving current iLED according to a change in level of the first column pulse D1 without considering the second column pulse T1.
  • the driving current is indicated by iLED for convenience of description.
  • the offset voltage Doffset is formed by the buffer BF receiving the first column pulse D1, and the light emitting block CH11 is extinguished in response to the first column pulse D1 at a level below the offset voltage Doffset. do.
  • the light emitting block CH11 When the light emitting block CH11 is controlled by the first column pulse D1, the light emitting block CH11 emits light in response to the level of the first column pulse D1 corresponding to the light emitting range ADR between the maximum value Dmax and the offset voltage Doffset. It can be.
  • the current amount of the driving current iLED of the light emitting block CH11 may be controlled to increase from the lowest value to the maximum value (iLEDmax). It can be understood that the luminance of the light emitting block CH11 increases in proportion to the amount of driving current iLED. That is, the level of the first column pulse D1 has a proportional relationship with the current amount of the driving current iLED, that is, the luminance of the light emitting block CH11 in the light emitting range ADR.
  • FIG. 8 illustrates a change in driving current iLED according to a change in pulse width by a level of a second column pulse T1 without considering the first column pulse D1.
  • the driving current is indicated by iLED for convenience of description.
  • the offset voltage Toffset is formed by the buffer BF receiving the second column pulse T1, and the light emitting block CH11 corresponds to the second column pulse T1 having a level lower than the offset voltage Toffset. It is quenched.
  • the light emitting block CH11 When light emission of the light emitting block CH11 is controlled by the second column pulse T1, the light emitting block CH11 emits light corresponding to the level of the second column pulse T1 corresponding to the light emitting range ADR between the maximum value Tmax and the offset voltage Toffset. It can be.
  • the pulse width of the control pulse PWM for controlling the drive current also increases from the lowest value to the maximum value, correspondingly to the light emitting block CH11.
  • the driving current of the iLED can be controlled to increase from a minimum value to a maximum value (100%). That is, the level of the second column pulse T1 and the pulse width of the control pulse PWM controlled thereby have a proportional relationship with the current amount of the driving current iLED, that is, the luminance of the light emitting block CH11 in the light emitting range ADR.
  • the driving current controllers 101 to 104 of FIG. 6 are configured to correspond to the light emitting blocks CH11, CH21, CH31, and CH41 of the corresponding control unit.
  • the driving current controllers 101 to 104 may receive the row signals G1 to G4 through the row input terminals TG1 to TG4 and receive the column signal DT1 through the buffer BF. In addition, the driving current controllers 101 to 104 may control the amount of driving currents O1 to O4 of the light emitting blocks CH11, CH21, CH31, and CH41 through the control terminals TO1 to TO4.
  • the driving current controller 101 sequentially receives the first row pulse G11 and the second row pulse G12 of the row signal G1, and samples the first column pulse D1 in response to the first row pulse G11 to obtain a sampling voltage generating a sampling voltage by sampling the second column pulse T1 in response to the second low pulse G12, and controlling the amount of driving current 01 for light emission of the light emitting block CH11 using the sampling voltages.
  • the driving current controller 102 sequentially receives the first low pulse G11 and the second low pulse G12 of the low signal G2, and generates a sampling voltage obtained by sampling the first column pulse D1 in response to the first low pulse G11; A sampling voltage obtained by sampling the second column pulse T1 may be generated in response to the second low pulse G12, and an amount of driving current 02 for light emission of the light emitting block CH21 may be controlled using the sampling voltages.
  • the driving current controller 103 sequentially receives the first low pulse G11 and the second low pulse G12 of the low signal G3, and generates a sampling voltage obtained by sampling the first column pulse D1 in response to the first low pulse G11; In response to the second low pulse G12, sampling voltages obtained by sampling the second column pulse T1 may be generated, and the amount of driving current 03 for light emission of the light emitting block CH31 may be controlled using the sampling voltages. Further, the drive current controller 104 sequentially receives the first low pulse G11 and the second low pulse G12 of the low signal G4, and generates a sampling voltage obtained by sampling the first column pulse D1 in response to the first low pulse G11. and generate a sampling voltage obtained by sampling the second column pulse T1 in response to the second low pulse G12, and control the amount of driving current 04 for light emission of the light emitting block CH41 using the sampling voltages. .
  • FIG. 9 illustrates arrangement of light emitting blocks and division of control units.
  • 9 shows a control unit C11 including light-emitting blocks CH11, CH21, CH31, and CH41, a control unit C12 including light-emitting blocks CH12, CH22, CH32, and CH42, and light-emitting blocks CH13.
  • CH24, CH34, CH44 and a control unit (C14) including light emitting blocks (CH14, CH24, CH34, CH44) are exemplified.
  • FIG. 10 illustrates the drive current controller 101, and the configuration of the remaining drive current controllers 102 to 104 can be understood with reference to the drive current controller 101.
  • the drive current controller 101 generates a first sampling signal SHD obtained by sampling the first column pulse D1 corresponding to the first row pulse G11 and a sampling signal SHD obtained by sampling the second column pulse T1 to the second row pulse G12. 2 Generates a sampling signal SHT, generates a control signal VIS having a current amount corresponding to the first sampling signal SHD and a control pulse PWM corresponding to the second sampling signal SHT, and transmits the current amount controlled by the control pulse PWM. It is configured to control the amount of current of the drive current O1 as a control signal VIS.
  • the driving current control unit 101 includes sample and hold units 110 and 130, an input control unit 170, a voltage-to-current conversion circuit 120, a pulse width conversion circuit 140, a switch 150, and a driver 160.
  • the voltage-to-current conversion circuit 120 is expressed as a VI conversion circuit 120
  • the pulse width conversion circuit 140 is expressed as a PWM conversion circuit.
  • the input control unit 170 receives the low signal G1, provides the first low pulse G11 among the sequentially input first low pulse G11 and the second low pulse G12 to the sample and hold unit 110, and generates the second low pulse G12 It is configured to provide to the sample and hold unit 130.
  • the sample and hold unit 110 generates a first sampling signal SHD by sampling the first column pulse D1 of the column signal DT1 in response to the enable timing of the first low pulse G11 of the low signal G1, and It can be configured to output.
  • the level of the first sampling signal SHD may correspond to the level of the first column pulse D1. That is, the level of the first sampling signal SHD may be proportional to the level of the first column pulse D1.
  • the sample and hold unit 110 may include a switch SW1 and a capacitor CD.
  • the switch SW1 is configured to switch the output of the first column pulse D1 of the column signal DT1, the switching of which is controlled by the low signal G11.
  • the capacitor CD is configured in parallel with the output terminal of the switch SW1, and is configured to generate and provide a first sampling signal SHD by sampling the first column pulse D1 output through the switch SW1.
  • the sample and hold unit 130 generates a second sampling signal SHT by sampling the second column pulse T1 of the column signal DT1 in response to the enable timing of the second low pulse G12 of the low signal G1, and It may be configured to output signal SHT.
  • the sample and hold unit 130 generates a second sampling signal SHT by sampling the second column pulse T1 while the second row pulse G12 is enabled.
  • the level of the second sampling signal SHT may correspond to the level of the second column pulse T1. That is, the level of the second sampling signal SHT may be proportional to the level of the second column pulse T1.
  • the sample and hold unit 130 may include a switch SW2 and a capacitor CT.
  • the switch SW2 is configured to switch the output of the column signal DT1 and the second column pulse T1, the switching of which is controlled by the low signal G12.
  • the capacitor CT is configured in parallel with the output terminal of the switch SW2, and is configured to generate and provide the second sampling signal SHT by sampling the second column pulse T1 output through the switch SW2.
  • the sample and hold units 110 and 130 may be configured to charge the first column pulse D1 or the second column pulse T1 using a capacitor, and to control the charging time by the first low pulse G11 or the second low pulse G12.
  • the sample and hold unit 110 may be configured to output the charged voltage as the first sampling signal SHD
  • the sample and hold unit 130 may be configured to output the charged voltage as the second sampling signal SHT. Sampling of the sample and hold units 110 and 130 may be sequentially performed by the distributed first low pulse G11 and second low pulse G12.
  • the VI conversion circuit 120 may be configured to generate and output a control signal VIS having an amount of current corresponding to the voltage level of the first sampling signal SHD.
  • the VI conversion circuit 120 described above can be configured by using a dependent current source (not shown) that controls the output current by the first sampling signal SHD.
  • the PWM conversion circuit 140 may be configured to generate and output a control pulse PWM corresponding to the second sampling signal SHT.
  • the PWM conversion circuit 140 may be illustratively configured as shown in FIG. 12 .
  • the PWM conversion circuit 140 may include a triangle wave generator 142 and a comparator 144 .
  • the triangle wave generator 142 is for providing a triangle wave having a preset frequency and amplitude.
  • the comparator 144 receives the second sampling signal SHT through the positive terminal (+) and receives the triangle wave of the triangle wave generator 142 through the negative terminal (-). With the above configuration, the comparator 144 compares the triangle wave with the second sampling signal SHT, and controls pulse PWM having a high-level pulse width to enable during a period in which the triangle wave has a lower level than the second sampling signal SHT. can output That is, when the level of the second sampling signal SHT is set high, the duty ratio, or pulse width, of the control pulse PWM increases, and when the level of the second sampling signal SHT is set low, the duty ratio, or pulse width, of the control pulse PWM decreases.
  • the switch 150 is configured to switch transmission of the control signal VIS by control pulse PWM.
  • the switch 150 is an input terminal (H) to which the control signal VIS of the VI conversion circuit 120 is input, an input terminal (L) to which the ground voltage is applied, and a control signal VIS switched by the control pulse PWM. It may include an output terminal (C).
  • the switch 150 outputs the control signal VIS to the driver 160 by connecting the input terminal (H) and the output terminal (C) during the high level pulse width period of the control pulse PWM, and outputs the control signal VIS to the driver 160 during the low level period of the control pulse PWM.
  • L) and the output terminal (C) are connected to stop the output of the control signal VIS.
  • the amount of current of the control signal VIS provided to the driver 160 through the switch 150 is controlled by the pulse width of the control pulse PWM.
  • the switch 150 generates a positive current corresponding to the result of calculating the control signal VIS corresponding to the level of the first column pulse D1 and the control pulse PWM having a pulse width corresponding to the level of the second column pulse T1. It can be provided by the driver 160.
  • the driver 160 is configured to control the amount of driving current 01 for light emission of the light emitting block CH11 by amplifying the amount of current transmitted through the switch 150 .
  • the driver 160 may include a dependent current source gm connected to the low side of the light emitting block CH11, and the dependent current source gm is proportional to the amount of current of the control signal VIS controlled by the control pulse PWM.
  • the amount of driving current 01 can be controlled.
  • the embodiment of the present invention can be operated in one of linear control, pulse width control and complex control, and the above operation is performed by providing the microcontroller 10 with a dimming mode command I2C having a value corresponding to each mode. can be chosen
  • the microcontroller 10 may provide the digital-to-analog converter 20 with first column data of values for linear control and second column data of preset values.
  • the digital-to-analog converter 20 may provide the first column pulse D1 having a level for linear control and the second column pulse T1 having a level fixed in advance, such as a high level, as the column signal DT. Accordingly, the switch 150 of the driving current controller 101 remains turned on. Therefore, the switch 150 can transfer the control signal VIS of the VI conversion circuit 120 to the driver 160 as it is.
  • the driver 160 can control the amount of driving current 01 for light emission to correspond to the level of the column pulse D1 of the digital-to-analog converter 20 .
  • the current amount change of the driving current 01 for light emission can be understood with reference to FIG. 7 .
  • the microcontroller 10 in response to the dimming mode command I2C, the microcontroller 10 provides the digital-to-analog converter 20 with first column data of preset values and second column data of values for pulse width control.
  • the digital-to-analog converter 20 may provide, as the column signal DT, the first column pulse D1 having a level fixed in advance, such as a high level, and the second column pulse T1 having a level for controlling the pulse width.
  • the VI conversion circuit 120 provides a control signal VIS having a fixed amount of current corresponding to the first column pulse D1 at a fixed level, and the switch 150 provides the second column data It is possible to switch transmission of the control signal VIS of the VI conversion circuit 120 to the driver 160 by means of a control pulse PWM having a pulse width corresponding to .
  • the driver 160 can control the driving current 01 for light emission to correspond to the level of the column pulse T1 of the digital-to-analog converter 22 .
  • the current amount change of the driving current 01 for light emission can be understood with reference to FIG. 8 .
  • the microcontroller 10 in response to the dimming mode command I2C, the microcontroller 10 provides the digital-to-analog converter 20 with first column data and second column data corresponding to the column data of the corresponding horizontal period.
  • the digital-to-analog converter 20 may output a first column pulse D1 having a level corresponding to the first column data and a second column pulse T1 having a level corresponding to the second column data.
  • the microcontroller 10 provides the value of the first column data equal to or lower than the original column data and provides the value of the second column data higher than the value of the original column data in order to eliminate flicker when the luminance of the column data of the corresponding horizontal period is high. high can be provided.
  • the microcontroller 10 provides the value of the first column data higher than the original column data for precise dimming control and sets the value of the second column data to the same value as the original column data. may be given equal or lower.
  • the microcontroller 10 may provide the first column data and the second column data with the same value as the original column data when the luminance of the column data of the corresponding horizontal period is at a medium level.
  • the levels of the first column pulse D1 and the second column pulse T1 output from the digital-to-analog converter 20 may be the same or different for dimming control according to luminance.
  • the VI conversion circuit 120 provides a control signal VIS having an amount of current corresponding to the level of the first column pulse D1, and the PWM conversion circuit 140 A control pulse PWM having a pulse width corresponding to the level of the two-column pulse T1 is provided.
  • the switch 150 switches the control signal VIS with a pulse width corresponding to the duty of the control pulse PWM and transfers a current corresponding to the switching result to the driver 160 .
  • the driver 160 can control the driving current 01 for light emission to correspond to a result of combining the levels of the first column pulse D1 and the second column pulse T1.
  • light emitting blocks for providing backlight can maintain light emission for more than one frame, and can provide a backlight in which flicker is reduced or eliminated to an LCD panel for display.
  • the present invention simplifies the configuration of a backlight device for a display by dividing a light emitting block for providing backlight to an LCD panel into a plurality of control units and controlling a driving current for dimming control for each light emitting block of the control unit. It has the advantage of being able to control dimming efficiently.
  • the amount of driving current can be complexly controlled by the level corresponding to the first column pulse included in the column signal and the pulse width corresponding to the second column pulse, the luminance of the backlight can be changed over the entire luminance change area. You can expect effects that can be uniformly and precisely controlled in

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 영상의 디스플레이를 위한 백라이트를 제공하는 디스플레이를 위한 백라이트 장치 및 그의 전류 제어 집적회로를 개시한다. 본 발명의 백라이트 장치 및 전류 제어 집적회로는 발광 블록들이 한 프레임 이상 발광을 유지하도록 구동 전류를 제어할 수 있고, 전체 휘도 변화 영역에서 백라이트의 휘도가 균일하고 정밀하게 제어될 수 있다.

Description

디스플레이를 위한 백라이트 장치 및 그의 전류 제어 집적회로
본 발명은 디스플레이를 위한 백라이트 장치에 관한 것으로서, 보다 상세하게는 영상의 디스플레이를 위한 백라이트를 제공하는 디스플레이를 위한 백라이트 장치 및 그의 전류 제어 집적회로에 관한 것이다.
디스플레이 패널 중, 예시적으로 LCD 패널은 영상의 표시를 위하여 백라이트 장치를 필요로 한다.
백라이트 장치는 LCD 패널에 영상을 표시하기 위한 백라이트를 제공하기 위한 것이며, LCD 패널은 화소 별로 광학적 셔터 동작을 수행함으로써 백라이트를 이용하여 영상을 표시할 수 있다.
백라이트 장치는 LCD 패널에 결합되는 백라이트 보드를 포함할 수 있다. 백라이트 보드는 LED를 광원으로 이용하는 발광 블록들을 구비하며, 발광 블록들은 백라이트를 제공하기 위하여 발광될 수 있다.
백라이트 보드는 LCD 패널의 영상과 다른 해상도의 백라이트를 제공하도록 발광 블록들을 구비하며, 발광 블록들은 각각 디밍이 제어되도록 구성될 수 있다.
디밍 제어를 수행하는 종래의 백라이트 장치는 한 프레임 동안 발광 블록들의 발광을 유지하기 어렵다. 발광 블록들이 한 프레임 동안 발광을 충분히 유지하지 못하면, 백라이트에 플리커가 발생될 수 있다. 그러므로, 백라이트 장치는 플리커를 저감 또는 해소하기 위한 설계를 채용할 필요가 있다.
또한, 백라이트 장치는 전체 휘도 변화 영역에 대하여 백라이트의 휘도를 정밀하게 제어하도록 구성될 필요가 있다. 즉, 적은 양의 전류를 이용하여 발광하는 낮은 휘도 영역과 많은 양의 전류를 이용하여 발광하는 높은 휘도 영역에서 휘도 변화가 균일하게 제어될 필요가 있다.
본 발명의 목적은 발광 블록들이 한 프레임 이상 발광을 유지하도록 함으로써 디스플레이를 위한 LCD 패널에 제공되는 백라이트의 플리커를 저감 또는 해소할 수 있는 디스플레이를 위한 백라이트 장치 및 그의 전류 제어 집적회로를 제공함에 있다.
본 발명의 다른 목적은 전체 휘도 변화 영역에서 백라이트의 휘도가 균일하고 정밀하게 제어될 수 있는 디스플레이를 위한 백라이트 장치 및 그의 전류 제어 집적회로를 제공함에 있다.
본 발명의 또다른 목적은 선형 제어와 펄스폭 제어를 복합하여 백라이트를 위한 구동 전류의 양을 제어함으로써 전체 휘도 변화 영역에서 휘도를 균일하게 제어할 수 있는 백라이트 장치 및 그의 전류 제어 집적 회로를 제공함에 있다.
본 발명의 디스플레이를 위한 백라이트 장치는, 백라이트를 위한 프레임 단위의 백라이트 데이터를 생성하고, 수평 주기 별로, 상기 백라이트 데이터의 컬럼 데이터에 대응하는 레벨을 갖는 제1 컬럼 펄스 및 제2 컬럼 펄스를 포함하는 컬럼 신호 및 상기 제1 컬럼 펄스에 대응하는 제1 인에이블 타이밍을 갖는 제1 로오 펄스와 상기 제2 컬럼 펄스에 대응하는 제2 인에이블 타이밍을 갖는 제2 로오 펄스를 포함하는 로오 신호를 제공하는 백라이트 구동 보드; 및 상기 수평 주기 별로 제공되는 상기 컬럼 신호 및 상기 로오 신호로써 상기 백라이트를 제공하는 백라이트 보드;를 구비하며, 상기 백라이트 보드는, 컬럼들과 로오들을 형성하며, 각각 복수의 로오를 포함하는 복수의 제어 단위로 분할되는 발광 블록들; 및 상기 제어 단위 별로 구성되며, 동일한 컬럼의 상기 발광 블록들에 공유되는 상기 컬럼 신호와 복수의 로오에 해당하는 상기 로오 신호들을 각각 수신하는 복수의 구동 전류 제어부를 구비하는 전류 제어 집적회로들;을 구비하고, 상기 구동 전류 제어부는 상기 구동 전류 제어부는 상기 제1 로오 펄스를 이용하여 상기 제1 컬럼 펄스를 샘플링한 제1 샘플링 신호를 생성하고, 상기 제2 로오 펄스를 이용하여 상기 제2 컬럼 펄스를 샘플링한 제2 샘플링 신호를 생성하며, 상기 제1 샘플링 신호의 레벨과 상기 제2 샘플링 신호의 레벨에 해당하는 상기 펄스 폭에 대응하도록 상기 발광 블록의 발광을 위한 구동 전류의 전류량을 제어함을 특징으로 한다.
또한, 본 발명의 디스플레이를 위한 백라이트 장치의 전류 제어 집적회로는, 복수의 로오를 포함하는 제어 단위의 발광 블록들에 대응하며, 동일한 컬럼에 대한 제1 컬럼 펄스와 제2 컬럼 펄스를 포함하는 컬럼 신호를 공유하고, 제1 로오 펄스와 제2 로오 펄스를 각각 포함하는 서로 다른 로오 신호를 수신하는 복수의 구동 전류 제어부;를 구비하며, 각각의 구동 전류 제어부는, 상기 제1 컬럼 펄스에 대응하는 제1 인에이블 타이밍을 갖는 제1 로오 펄스를 이용하여 상기 제1 컬럼 펄스를 샘플링한 제1 샘플링 신호를 생성하고, 상기 제2 컬럼 펄스에 대응하는 제2 인에이블 타이밍을 갖는 제2 로오 펄스를 이용하여 상기 제2 컬럼 펄스를 샘플링한 제2 샘플링 신호를 생성하며, 그리고, 상기 제1 샘플링 신호의 레벨과 상기 제2 샘플링 신호의 레벨에 해당하는 펄스 폭에 대응하도록 상기 발광 블록의 발광을 위한 구동 전류의 전류량을 제어함을 특징으로 한다.
본 발명은 디스플레이를 위한 디스플레이 패널에 백라이트를 제공하기 위한 발광 블록들이 한 프레임 이상 발광을 유지할 수 있고, 플리커가 저감 또는 해소된 백라이트를 제공할 수 있는 효과를 기대할 수 있다.
또한, 본 발명은 디스플레이를 위한 패널에 제공되는 백라이트의 휘도가 전체 휘도 변화 영역에서 균일하고 정밀하게 제어될 수 있는 효과를 기대할 수 있다.
또한, 본 발명은 백라이트를 위한 구동 전류의 양을 선형 제어와 펄스 폭 제어를 복합하여 제어함으로써 전체 휘도 변화 영역의 휘도를 균일하게 제어할 수 있는 효과를 기대할 수 있다.
도 1은 본 발명의 디스플레이를 위한 백라이트 장치의 실시예를 나타내는 블록도.
도 2는 도 1의 백라이트 구동 보드의 실시예를 예시한 블록도.
도 3은 도 1의 컬럼 신호 및 로오 신호를 예시한 파형도.
도 4는 도 1의 백라이트 보드를 예시한 블록도.
도 5는 도 4의 전류 제어 집적회로와 발광 블록들 간의 전기적 연결 관계를 예시한 블록도.
도 6은 도 4의 전류 제어 집적회로의 실시예를 예시한 블록도.
도 7은 제1 컬럼 펄스와 구동 전류의 상관 관계를 예시한 그래프.
도 8은 제2 컬럼 펄스와 구동 전류의 상관 관계를 예시한 그래프.
도 9는 발광 블록들의 배치와 제어 단위들을 예시한 도면.
도 10은 도 6의 구동 전류 제어부의 실시예를 예시한 블록도.
도 11은 도 10의 샘플 앤 홀드부들의 실시예를 예시한 상세 회로도.
도 12는 PWM 변환 회로의 실시예를 예시한 블록도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
영상의 표시를 위한 디스플레이 장치는 도 1과 같이 디스플레이 보드(2), 디스플레이 패널(4), 백라이트 구동 보드(6) 및 백라이트 보드(40)를 구비하는 것으로 예시될 수 있다.
상기한 구성에서 백라이트 구동 보드(6) 및 백라이트 보드(40)가 백라이트 장치에 해당되는 것으로 이해될 수 있다.
백라이트 장치는 디스플레이 패널(4)에 영상을 표시하기 위한 백라이트를 제공하기 위한 것이다. 백라이트는 백라이트 보드(40)로부터 디스플레이 패널(4)에 제공되도록 구성된다. 백라이트 보드(40)는 백라이트 제공을 위한 발광 블록들과 전류 제어 집적 회로들을 구비하도록 구성될 수 있다.
먼저, 도 1을 참조하여, 영상의 표시를 위한 디스플레이 장치의 구성 및 기능에 대하여 살펴본다.
영상을 표시하기 위하여, 디스플레이 보드(2)와 디스플레이 패널(4)이 이용될 수 있다.
디스플레이 패널(4)은 LCD 패널을 이용하여 구성될 수 있으며, 전송 라인(3)을 통하여 디스플레이 보드(2)의 디스플레이 데이터를 수신하며, 디스플레이 데이터에 대응하여 영상을 표시하도록 구성된다.
디스플레이 패널(4)은 미리 설계된 해상도를 구현하기 위한 화소들(도시되지 않음)을 구비하며, 각 화소는 디스플레이 데이터에 대응하여 광학적 셔터 동작을 수행한다. 디스플레이 패널(4)은 화소들의 상기한 광학적 셔터 동작에 의해 백라이트를 이용한 영상을 디스플레이할 수 있다.
디스플레이 보드(2)는 비디오 소스(도시되지 않음)로부터 데이터를 수신하며, 수신된 데이터를 이용하여 영상을 디스플레이하기 위한 디스플레이 데이터를 생성하고, 전송 라인(3)을 통하여 디스플레이 데이터를 디스플레이 패널(4)에 제공하도록 구성된다.
상기한 디스플레이 데이터의 전송을 위하여, 디스플레이 보드(2)는 디스플레이 데이터를 패킷으로 구성하는 부품들(도시되지 않음) 및 패킷으로 구성된 디스플레이 데이터를 디스플레이 패널(4)에 제공하는 부품들을 포함할 수 있다. 디스플레이 데이터를 패킷으로 구성하는 부품들은 일반적인 디스플레이 장치에 채용되는 타이밍 컨트롤러(Timing Controller)에 해당하므로, 이에 대한 설명은 생략한다.
디스플레이 데이터는 프레임 단위로 영상을 표시하도록 구성될 수 있다. 예시적으로, 디스플레이 데이터는 화소의 밝기를 표시하는 데이터, 프레임 주기에 따라 프레임들을 구분하는 수직 동기 신호 Vsync 및 프레임의 수평 주기들을 구분하는 수평 동기 신호 등을 포함할 수 있다.
다음으로, 도 1을 참조하여, 디스플레이 패널(4)에 백라이트를 제공하기 위한 백라이트 장치의 구성 및 기능에 대하여 살펴본다.
디스플레이 보드(2)는 프레임 단위의 디스플레이 데이터에 대응하는 휘도 데이터 SPI를 백라이트 구동 보드(6)에 제공할 수 있다.
디스플레이 패널(4)에 표시되는 영상의 해상도와 백라이트 보드(40)에서 디스플레이 패널(4)에 제공되는 백라이트의 해상도는 상이할 수 있다. 또한, 백라이트의 그레이 범위와 그레이 값도 영상을 위한 것과 상이할 수 있다.
그러므로, 디스플레이 보드(2)는 디스플레이 데이터를 이용하여 백라이트의 해상도, 그레이 범위 및 그레이 값에 적합하게 변환된 휘도 데이터 SPI를 제공하도록 구성될 수 있다. 이를 위하여, 디스플레이 보드(2)는 디스플레이 데이터를 휘도 데이터 SPI로 변환하기 위한 변환 회로(도시되지 않음)을 포함하는 것으로 이해될 수 있다.
디스플레이 보드(2)는 백라이트 구동 보드(6)에서 수신할 수 있는 포맷으로 휘도 데이터 SPI를 구성하고 백라이트 구동 보드(6)에 휘도 데이터 SPI를 제공할 수 있다.
또한, 디스플레이 보드(2)는 표시되는 영상에 상응하는 백라이트를 위한 디밍 모드 설정을 위하여 디밍 모드 명령 I2C를 백라이트 구동 보드(6)에 제공할 수 있다. 디밍 모드 명령 I2C는 예시적으로 선형 제어, 펄스 폭 제어 및 복합 제어 중 하나로 디밍 모드를 정의하는 정보를 포함할 수 있다.
여기에서, 선형 제어는 휘도 변화에 대응하는 레벨의 제어 신호로써 백라이트를 위한 구동 전류의 양을 제어하는 것으로 이해할 수 있고, 펄스 폭 제어는 휘도 변화에 대응하는 펄스 폭의 제어 펄스로써 백라이트를 위한 구동 전류의 양을 제어하는 것으로 이해할 수 있다. 그리고, 복합 제어는 선형 제어와 펄스 폭 제어를 복합한 것이며, 휘도 변화에 대응하는 레벨의 제어 신호와 휘도 변화에 대응하는 펄스 폭의 제어 펄스를 복합적으로 이용함으로써 백라이트를 위한 구동 전류의 양을 제어하는 것으로 이해할 수 있다.
그리고, 디스플레이 보드(2)는 수직 동기 신호 Vsync를 별도의 전송 라인을 통하여 백라이트 구동 보드(6)에 제공할 수 있다.
또한, 디스플레이 보드(2)는 백라이트를 구동하기 위한 구동 전압 VLED를 백라이트 구동 보드(6)에 제공할 수 있다. 여기에서, 구동 전압 VLED는 후술하는 발광 블록들에 제공하기 위한 정전압으로 이해될 수 있다.
백라이트 구동 보드(6)는 디스플레이 보드(2)로부터 휘도 데이터 SPI, 수직 동기 신호 Vsync, 디밍 모드 명령 I2C 및 구동 전압 VLED를 수신한다.
백라이트 구동 보드(6)는 디스플레이 데이터에 대응하는 프레임 단위의 휘도 데이터 SPI를 이용하여 백라이트를 위한 프레임 단위의 백라이트 데이터를 생성하고, 수평 주기 별로, 백라이트 데이터에 대응하는 컬럼 신호 DT 및 로오 신호 G를 제공하도록 구성될 수 있다. 수평 주기 별 컬럼 신호 DT는 순차적으로 제공되는 제1 컬럼 펄스 D1 및 제2 컬럼 펄스 T1를 포함할 수 있다. 제1 컬럼 펄스 D1와 제2 컬럼 펄스 T1 둘 중 적어도 하나가 백라이트 데이터의 수평 주기 별 컬럼 데이터에 대응하는 레벨을 가질 수 있다. 여기에서, 제1 컬럼 펄스 D1는 선형 제어를 위한 레벨을 가질 수 있고, 제2 컬럼 펄스 T1은 펄스 폭 제어를 위한 레벨을 가질 수 있다. 로오 신호 G는 순차적으로 제공되는 제1 로오 펄스 G11와 제2 로오 펄스 G12를 포함할 수 있다. 이 중, 제1 로오 펄스 G11는 제1 컬럼 펄스 D1에 대응하는 제1 인에이블 타이밍을 가질 수 있고, 제2 로오 펄스 G12는 제2 컬럼 펄스 T1에 대응하는 제2 인에이블 타이밍을 가질 수 있다.
상기한 컬럼 신호 DT, 제1 컬럼 펄스 D1, 제2 컬럼 펄스 T1, 로오 신호 G, 제1 로오 펄스 G11 및 제2 로오 펄스 G12는 도 3을 참조하여 후술한다.
상기와 같이 백라이트 구동 보드(6)는 수평 주기 별로, 선형 제어를 위한 레벨을 갖는 제1 컬럼 펄스 D1와 펄스 폭 제어를 위한 레벨을 갖는 제2 컬럼 펄스 T1을 포함하는 컬럼 신호 DT를 출력할 수 있다.
백라이트 구동 보드(6)는 디스플레이 보드(2)에서 수신된 구동 전압 VLED을 백라이트 보드(40)에 전달할 수 있다.
상기한 바에 의해, 백라이트 구동 보드(6)는 컬럼 신호 DT, 로오 신호 G 및 구동 전압 VLED를 백라이트 보드(40)에 출력할 수 있다
상기한 백라이트 구동 보드(6)는 도 2를 참조하여 설명할 수 있다.
백라이트 구동 보드(6)는 마이크로 컨트롤러(10), 인터페이스부들(11, 12), 프레임 메모리(14) 및 디지털 아날로그 컨버터(20)를 포함할 수 있다.
인터페이스부(11)는 휘도 데이터 SPI를 수신하고 휘도 데이터 SPI를 마이크로 컨트롤러(10)에 제공하도록 구성된다. 그리고, 인터페이스부(12)는 디밍 동작 모드 명령 I2C를 수신하고, 디밍 모드 명령 I2C를 마이크로 컨트롤러(10)에 제공하도록 구성된다. 인터페이스부들(11, 12)은 디지털 신호의 전달을 위한 버퍼 역할을 하는 것으로 이해될 수 있다.
마이크로 컨트롤러(10)는 디스플레이 데이터에 대응하는 프레임 단위의 휘도 데이터 SPI, 디밍 동작 모드 명령 I2C 및 수직 동기 신호 Vsync를 수신하고, 휘도 데이터 SPI로써 백라이트를 위한 프레임 단위의 백라이트 데이터를 생성하며, 프레임의 수평 주기 별로 제1 로오 펄스 G11와 제2 로오 펄스 G12를 포함하는 로오 신호 G를 출력하며, 백라이트 데이터의 수평 주기 별 컬럼 데이터에 해당하는 제1 컬럼 데이터 및 제2 컬럼 데이터를 출력하도록 구성된다. 마이크로 컨트롤러(10)는 수직 동기 신호 Vsync를 이용하여 휘도 데이터 SPI를 프레임 단위로 구분할 수 있으며, 수직 동기 신호 Vsync를 이용한 동기화에 의해 프레임에 포함된 수평 주기를 구분하고, 수평 주기 별 로오 신호 G를 출력할 수 있다.
로오 신호 G는 제1 컬럼 펄스 D1에 대응하는 제1 인에이블 타이밍을 갖는 제1 로오 펄스 G11와 제2 컬럼 펄스 T1에 대응하는 제2 인에이블 타이밍을 갖는 제2 로오 펄스 G12를 순차적으로 포함하며, 수평 주기 별로 제공될 수 있다.
상기한 제1 로오 펄스 G11와 제2 로오 펄스 G12는 도 3을 참조하여 이해할 수 있으며, 미리 설정된 펄스 폭과 진폭을 갖는 펄스로 이해될 수 있다.
즉, 마이크로 컨트롤러(10)는 수직 동기 신호 Vsync를 이용하여 수평 주기를 구분하며, 동일한 수평 주기에 대하여 제1 로오 펄스 G11와 제2 로오 펄스 G12를 미리 설정된 시차를 갖도록 순차적으로 제공할 수 있다.
상기한 바에서, 수직 동기 신호 Vsync를 이용한 동기화는 수직 동기 신호 Vsync에 동기한 카운팅이나 지연 등 다양하게 구현될 수 있고, 본 발명의 기술을 이해한 자에 의해 다양하게 실시될 수 있다. 그러므로, 이에 대한 구체적인 실시예의 예시 및 설명은 생략한다.
그리고, 마이크로 컨트롤러(10)는 백라이트 데이터의 수평 주기 별 컬럼 데이터에 해당하는 제1 컬럼 데이터 및 제2 컬럼 데이터를 출력할 수 있다.
마이크로 컨트롤러(10)는 상기와 같이 생성된 수평 주기 별 제1 컬럼 데이터 및 제2 컬럼 데이터를 디지털 아날로그 컨버터(20)에 제공할 수 있다.
디지털 아날로그 컨버터(20)는 수평 주기 별 제1 컬럼 데이터 및 제2 컬럼 데이터를 순차적으로 수신하며, 제1 컬럼 데이터의 값에 대응하며 선형 제어를 위한 레벨을 갖는 제1 컬럼 펄스 D1와 제2 컬럼 데이터의 값에 대응하며 펄스 폭 제어를 위한 레벨을 갖는 제2 컬럼 펄스 T1을 순차적으로 포함하는 컬럼 신호 DT를 백라이트 보드(40)에 출력하도록 구성될 수 있다.
마이크로 컨트롤러(10)는 선형 제어, 펄스 폭 제어 및 복합 제어 중 하나를 정의하는 디밍 모드 명령 I2C를 수신한다.
마이크로 컨트롤러(10)는 디밍 모드 명령 I2C에 대응하여, 선형 제어를 위하여 백라이트 데이터의 수평 주기 별 컬럼 데이터에 대응하는 제1 컬럼 데이터와 미리 설정된 값의 제2 컬럼 데이터를 제공하고, 펄스 폭 제어를 위하여 미리 설정된 값의 제1 컬럼 데이터와 백라이트 데이터의 수평 주기 별 컬럼 데이터에 대응하는 제2 컬럼 데이터를 제공하며, 그리고 복합 제어를 위하여 백라이트 데이터의 수평 주기 별 컬럼 데이터에 대응하는 제1 컬럼 데이터와 제2 컬럼 데이터를 제공할 수 있다.
디지털 아날로그 컨버터(20)는 수평 주기 별 제1 컬럼 데이터 및 제2 컬럼 데이터에 대응하여 제1 컬럼 펄스 D1와 제2 컬럼 펄스 T1를 순차적으로 출력할 수 있다.
보다 구체적으로, 선형 제어의 경우, 디지털 아날로그 컨버터(20)는 선형 제어를 위한 제1 컬럼 데이터의 값에 대응하는 레벨의 제1 컬럼 펄스 D1과 제2 컬럼 데이터의 미리 설정된 값에 대응하는 고정된 레벨의 제2 컬럼 펄스 T1을 컬럼 신호 DT로서 순차적으로 출력할 수 있다. 펄스 폭 제어의 경우, 디지털 아날로그 컨버터(20)는 제1 컬럼 데이터의 미리 설정된 고정된 값에 대응하는 고정된 레벨의 제1 컬럼 펄스 D1과 펄스폭 제어를 위한 제2 컬럼 데이터의 값에 대응하는 레벨의 제2 컬럼 펄스 T1을 컬럼 신호 DT로서 순차적으로 출력할 수 있다. 그리고, 복합 제어의 경우, 디지털 아날로그 컨버터(20)는 선형 제어를 위한 제1 컬럼 데이터의 값에 대응하는 레벨의 제1 컬럼 펄스 D1과 펄스폭 제어를 위한 제2 컬럼 데이터의 값에 대응하는 레벨의 제2 컬럼 펄스 T1을 컬럼 신호 DT로서 순차적으로 출력할 수 있다.
백라이트 구동 보드(6)는 메모리(14)를 포함할 수 있다. 마이크로 컨트롤러(10)는 한 프레임의 백라이트 데이터를 메모리(14)에 저장하며, 메모리(14)의 백라이트 데이터를 수평 주기 단위로 리드(Read)하여서 상기한 제1 컬럼 데이터 및 제2 컬럼 데이터를 제공할 수 있다.
디지털 아날로그 컨버터(20)에서 출력되는 컬럼 신호 DT 및 로오 신호 G는 도 3을 참조하여 이해할 수 있다.
도 3을 참조하면, 컬럼 신호 DT는 순차적인 제1 컬럼 펄스 D1과 제2 컬럼 펄스 T1을 포함할 수 있다.
제1 컬럼 펄스 D1는 균일한 펄스 폭을 갖는 펄스로 이해될 수 있으며 제1 컬럼 데이터의 값에 대응하여 선형 제어를 위한 레벨을 가질 수 있다. 예시적으로, 높은 휘도의 제1 컬럼 데이터에 대응하여, 제1 컬럼 펄스 D1는 높은 레벨의 진폭(H1)을 가질 수 있다. 반대로, 낮은 휘도의 제1 컬럼 데이터에 대응하여, 제1 컬럼 펄스 D1는 낮은 레벨의 진폭(H1)을 가질 수 있다. 즉, 제1 컬럼 데이터의 값에 따라 제1 컬럼 펄스 D1의 레벨이 달라질 수 있다.
제2 컬럼 펄스 T1도 균일한 펄스폭을 갖는 펄스로 이해될 수 있으며 제2 컬럼 데이터의 값에 대응하여 펄스폭 제어를 위한 레벨을 가질 수 있다. 예시적으로, 높은 휘도의 제2 컬럼 데이터에 대응하여, 제2 컬럼 펄스 T1은 높은 레벨의 진폭(H2)을 가질 수 있다. 반대로, 낮은 휘도의 제2 컬럼 데이터에 대응하여, 제2 컬럼 펄스 T1는 낮은 레벨의 진폭(H2)을 가질 수 있다. 즉, 제2 컬럼 데이터의 값에 따라 제2 컬럼 펄스 T1의 레벨이 달라질 수 있다.
로오 신호 G는 순차적인 제1 로오 펄스 G11과 제2 로오 펄스 G12를 포함할 수 있다. 제1 로오 펄스 G11는 제1 컬럼 펄스 D1에 대응하는 제1 인에이블 타이밍을 가질 수 있으며, 제2 로오 펄스 G12는 제2 컬럼 펄스 T1에 대응하는 제2 인에이블 타이밍을 가질 수 있다. 제1 로오 펄스 G11와 제2 로오 펄스 G12는 제1 컬럼 펄스 D1 및 제2 컬럼 펄스 T1보다 좁은 펄스 폭을 갖도록 출력되며 제1 컬럼 펄스 D1 및 제2 컬럼 펄스 T1가 활성화되는 기간 중에 활성화됨이 바람직하다.
한편, 백라이트 보드(40)는 컬럼 신호 DT, 로오 신호 G 및 구동 전압 VLED를 수신하도록 구성된다. 백라이트 보드(40)는 로오 신호 G에 대응하여 컬럼 신호 DT에 해당하는 휘도를 갖도록 각 발광 블록의 발광을 제어하며, 각 발광 블록의 발광에 의한 백라이트를 제공하도록 구성된다. 구동 전압 VLED는 백라이트 구동 보드(6)를 통하여 백라이트 보드(40)에 전달될 수 있으며 각 발광 블록들에 인가될 수 있다.
도 4를 참조하여 백라이트 보드(40)의 상세한 구성을 설명한다.
백라이트 보드(40)는 발광 블록들 및 전류 제어 집적회로들을 구비할 수 있다. 도 4에서, 발광 블록들은 "CH11~CH93"으로 표시되고, 전류 제어 집적회로들은 "T11~T33"으로 표시된다.
백라이트 보드(40)에서, 발광 블록들(CH11~CH93)과 전류 제어 집적회로들(T11~T33)이 형성된 영역은 백라이트 영역(30)으로 정의할 수 있다. 백라이트 영역(30)은 발광 블록들(CH11~CH93)의 발광에 의해 백라이트를 제공하는 영역으로 이해될 수 있다.
각 발광 블록은 디밍을 제어하기 위한 기본 단위이다. 각 발광 블록은 백라이트 보드(40) 상의 미리 설정된 영역(Zone)에 형성된 적어도 하나의 발광 다이오드(LED)를 포함하는 것으로 이해될 수 있다. 즉, 발광 블록은 LED를 이용한 광원으로 이해될 수 있다.
상기한 구성에 의해, 백라이트 보드(40)는 광원들이 집합된 면 광원으로 작용하도록 구성된다.
백라이트 보드(40)에서, 발광 블록들(CH11~CH93)은 컬럼(Column)과 로오(Row)를 형성하며, 예시적으로 매트릭스 구조로 배치될 수 있다. 그리고, 발광 블록들(CH11~CH93) 각각은 직렬로 연결된 복수의 LED를 포함하는 것으로 이해될 수 있다.
발광 블록들(CH11~CH93)은 복수의 제어 단위로 분할될 수 있다. 제어 단위는 동일 컬럼 또는 인접 컬럼에 배치되며 복수의 로오를 포함하도록 설정될 수 있고, 수평 주기에 따라 순차적으로 발광하는 소정 수의 발광 블록들을 포함하는 것으로 이해될 수 있다.
도 4의 백라이트 보드(40)에서, 각 제어 단위는 동일 컬럼 상에 복수의 로오에 걸쳐서 연속 배치된 발광 블록들을 포함하는 것으로 예시된다.
보다 구체적으로, 각 제어 단위는 동일 컬럼에 연속 배치되며 순차적으로 발광하는 4개의 발광 블록들을 포함하는 것으로 예시될 수 있다. 즉, 발광 블록들(CH11, CH21, CH31, CH41), 발광 블록들(CH51, CH61, CH71, CH81), 발광 블록들(CH12, CH22, CH32, CH42), 발광 블록들(CH52, CH62, CH72, CH82), 발광 블록들(CH13, CH23, CH33, CH43) 및 발광 블록들(CH53, CH63, CH73, CH83)이 각각 하나의 제어 단위로 구분될 수 있다.
전류 제어 집적회로들(T11, T12, T13, T21, T22, T23, T31, T32, T33)은 제어 단위 별로 하나씩 대응되도록 구성된다.
보다 구체적으로, 전류 제어 집적회로(T11)가 발광 블록들(CH11, CH21, CH31, CH41)의 구동 전류들을 제어하도록 구성되며, 전류 제어 집적회로(T21)가 발광 블록들(CH51, CH61, CH71, CH81)의 구동 전류들을 제어하도록 구성되고, 전류 제어 집적회로(T12)가 발광 블록들(CH12, CH22, CH32, CH42)의 구동 전류들을 제어하도록 구성되며, 전류 제어 집적회로(T22)가 발광 블록들(CH52, CH62, CH72, CH82)의 구동 전류들을 제어하도록 구성되고, 전류 제어 집적회로(T13)가 발광 블록들(CH13, CH23, CH33, CH43)의 구동 전류들을 제어하도록 구성되며, 전류 제어 집적회로(T23)가 발광 블록들(CH53, CH63, CH73, CH83)의 구동 전류들을 제어하도록 구성된다.
전류 제어 집적회로들(T11, T12, T13, T21, T22, T23, T31, T32, T33)은 백라이트 구동 보드(6)의 컬럼 신호 DT 및 로오 신호 G를 수신하도록 구성된다. 컬럼 신호 DT는 도 4의 컬럼 신호들 DT1, DT2, DT3 ...에 해당되며, 로오 신호 G는 도 4의 로오 신호들 G1, G2, G3 ...에 해당된다.
백라이트 보드(40)는 전체 발광 그룹들(CH11~CH93)에 의해 결정되는 해상도를 갖는 백라이트를 제공한다. 그리고, 백라이트의 한 프레임은 디스플레이 패널(4)에 표시되는 영상의 한 프레임에 대응되며 복수의 수평 주기를 포함한다. 이때, 백라이트의 한 프레임에 포함되는 수평 주기의 수는 영상의 한 프레임에 포함되는 수평 주기의 수와 다를 수 있다.
컬럼 신호들 DT1, DT2, DT3 ...은 매 수평 주기 별로 제공될 수 있다. 컬럼 신호들 DT1, DT2, DT3 ...가 인가되는 신호선들은 컬럼 라인들로 호칭할 수 있다.
로오 신호들 G1, G2, G3 ...은 수평 주기에 따라 순차적으로 하나씩 제공될 수 있다. 로오 신호들 G1, G2, G3 ...가 인가되는 신호선들은 로오 라인들로 호칭할 수 있다.
상기한 구성에 의해, 전류 제어 집적회로들(T11, T12, T13, T21, T22, T23, T31, T32, T33) 각각은 자신이 해당하는 제어 단위의 컬럼 신호 및 로오 신호들을 수신할 수 있다.
이를 위하여, 전류 제어 집적회로들(T11, T21, T31)은 컬럼 신호 DT1을 수신하는 컬럼 라인을 공유하도록 구성된다. 그리고, 전류 제어 집적회로들(T12, T22, T32)이 컬럼 신호 DT2를 수신하는 컬럼 라인을 공유하도록 구성된다. 그리고, 전류 제어 집적회로들(T31, T23, T33)이 컬럼 신호 DT3을 수신하는 컬럼 라인을 공유하도록 구성된다.
그리고, 각 전류 제어 집적회로들(T11, T12, T13, T21, T22, T23, T31, T32, T33)은 자신의 제어 단위에 해당하는 로오 신호들을 수신한다. 같은 로오 위치의 제어 단위에 속한 전류 제어 집적회로들은 로오 라인들을 공유하며 동일한 로오 신호들을 수신하도록 구성된다.
전류 제어 집적회로들(T11, T12, T13, T21, T22, T23, T31, T32, T33)은 자신의 제어 단위에 해당하는 컬럼 신호 DT 및 로오 신호들 G를 수신하며 제어 단위의 발광 블록들의 구동 전류들을 제어하고, 그 결과 해당하는 발광 블록들의 발광을 제어할 수 있다. 예시적으로, 전류 제어 집적회로(T11)는 컬럼 신호 DT1 및 로오 신호들 G1~G4를 수신하며 발광 블록들(CH11, CH21, CH31, CH41)의 구동 전류들을 제어하고, 그 결과 발광 블록들(CH11, CH21, CH31, CH41)의 발광을 제어할 수 있다. 여기에서, 컬럼 신호 DT1은 도 3과 같이 순차적인 제1 컬럼 펄스 D1와 제2 컬럼 펄스 T1를 포함하는 것으로 이해될 수 있고, 로오 신호들 G1~G4 각각은 도 3과 같이 순차적인 제1 로오 펄스 G11과 제2 로오 펄스 G12를 포함하는 것으로 이해될 수 있다.
각 전류 제어 집적회로(T11, T12, T13, T21, T22, T23, T31, T32, T33)는 로오 신호들의 제1 로오 펄스 G11과 제2 로오 펄스 G12로써 수평 주기 별 컬럼 신호의 제1 컬럼 펄스 D1와 제2 컬럼 펄스 T1을 순차적으로 샘플링한 샘플링 전압들을 생성하도록 구성된다. 그리고, 각 전류 제어 집적회로(T11, T12, T13, T21, T22, T23, T31, T32, T33)는 샘플링 전압들을 이용하여 제어 단위의 발광 블록들의 발광과 밝기의 유지를 제어할 수 있다. 예시적으로, 전류 제어 집적회로(T11)는 수평 주기에 따라 순차적으로 제공되는 로오 신호들 G1~G4의 제1 로오 펄스 G11와 제2 로오 펄스 G12로써 수평 주기 별 컬럼 신호 DT1의 제1 컬럼 펄스 D1 및 제2 컬럼 펄스 T1을 샘플링한 샘플링 전압들을 생성하고, 샘플링 전압들을 이용하여 제어 단위에 속하는 발광 블록들(CH11, CH21, CH31, CH41)의 발광을 위한 구동 전류들을 제어한다. 즉, 전류 제어 집적회로(T11)는 발광 블록들(CH11, CH21, CH31, CH41)의 발광과 밝기의 유지를 제어할 수 있다.
각각의 전류 제어 집적회로(T11, T12, T13, T21, T22, T23, T31, T32, T33)와 해당 제어 단위의 발광 블록들의 연결은 도 5를 참조하여 이해될 수 있다. 도 5는 전류 제어 집적회로(T11)와 그에 해당하는 제어 단위의 발광 블록들(CH11, CH21, CH31, CH41)의 연결을 예시한 것이다.
도 5에서, 전류 제어 집적회로(T11)는 컬럼 입력단(TD1), 로오 입력단들(TG1~TG4) 및 제어단들(T01~T04)을 구비하는 것으로 예시된다. 전류 제어 집적회로(T11)는 컬럼 입력단(TD1)을 통하여 컬럼 신호 DT1의 제1 컬럼 펄스 D1와 제2 컬럼 펄스 T1을 순차적으로 수신하고, 로오 입력단들(TG1~TG4)을 통하여 로오 신호들 G1~G4 각각의 제1 로오 펄스 G11와 제2 로오 펄스 G12를 순차적으로 수신하며, 그리고 제어단들(TO1~TO4)을 통하여 발광 블록들(CH11, CH21, CH31, CH41)의 구동 전류들 O1~O4을 수신한다.
각 발광 블록들(CH11, CH21, CH31, CH41)은 구동 전압 VLED을 수신하며, 직렬로 연결된 복수의 LED를 포함한다. 그리고, 각 발광 블록들(CH11, CH21, CH31, CH41)의 로우 사이드(Low Side)의 구동 전류들 O1~O4이 전류 제어 집적회로(T11)의 제어단들(TO1~TO4)에 입력된다.
각 전류 제어 집적회로(T11, T12, T13, T21, T22, T23, T31, T32, T33)는 버퍼들(BF)과 구동 전류 제어부들(101~104)을 구비하도록 구성될 수 있다. 각 전류 제어 집적회로(T11, T12, T13, T21, T22, T23, T31, T32, T33)의 구성은 도 6의 전류 제어 집적회로(T11)의 구성을 참조하여 이해될 수 있다.
전류 제어 집적회로(T11)는 컬럼 라인에 공유되는 컬럼 신호 DT1를 수신하는 버퍼(BF)를 포함한다.
그리고, 전류 제어 집적회로(T11)는 복수의 로오를 통하여 입력되는 로오 신호들 G1~G4을 각각 수신하고 버퍼(BF)를 통해 수신된 컬럼 신호 DT1을 공유하는 구동 전류 제어부들(101~104)을 포함할 수 있다.
버퍼(BF)는 제1 컬럼 펄스 D1과 제2 컬럼 펄스 T1에 대한 오프셋 전압 Doffset, Toffset을 형성할 수 있다.
구동 전류 제어부들(101~104) 각각은 컬럼 신호 DT1의 제1 컬럼 펄스 D1 및 제2 컬럼 펄스 T1의 레벨에 대응하도록 자신의 로오 신호에 해당하는 발광 블록의 발광을 위한 구동 전류의 전류량을 제어하도록 구성될 수 있다. 상기한 구동 전류 제어부들(101~104)의 상세한 구성 및 동작은 도 10을 참조하여 후술한다.
한편, 제1 컬럼 펄스 D1에 의한 진폭 변화 즉 레벨 변화는 도 7을 참조하여 설명할 수 있다. 도 7은 제2 컬럼 펄스 T1을 고려하지 않고 제1 컬럼 펄스 D1의 레벨 변화에 따른 구동 전류 iLED의 변화를 예시한 것이다. 도 7에서, 구동 전류는 설명의 편의를 위하여 iLED로 표시한다.
도 7에서, 오프셋 전압 Doffset은 제1 컬럼 펄스 D1을 수신하는 버퍼(BF)에 의해 형성되는 것으로 이해될 수 있으며, 발광 블록(CH11)은 오프셋 전압 Doffset 이하 레벨 제1 컬럼 펄스 D1에 대응하여 소광된다.
제1 컬럼 펄스 D1에 의해 발광 블록(CH11)의 발광이 제어되는 경우, 발광 블록(CH11)은 최대치 Dmax와 오프셋 전압 Doffset 사이의 발광 범위 ADR에 해당하는 제1 컬럼 펄스 D1의 레벨에 대응하여 발광될 수 있다.
발광 범위 ADR에서 제1 컬럼 펄스 D1의 레벨이 오프셋 전압 Doffset에서 최대치 Dmax로 증가하는 경우, 발광 블록(CH11)의 구동 전류 iLED의 전류량은 최저치에서 최대치(iLEDmax)로 증가하도록 제어될 수 있다. 발광 블록(CH11)의 휘도는 구동 전류 iLED의 전류량에 비례하여 증가하는 것으로 이해될 수 있다. 즉, 제1 컬럼 펄스 D1의 레벨은 발광 범위 ADR에서 구동 전류 iLED의 전류량 즉 발광 블록(CH11)의 휘도와 비례하는 관계를 갖는다.
또한, 제2 컬럼 펄스 T1의 진복의 변화 즉 레벨 변화는 도 8을 참조하여 설명할 수 있다. 도 8은 제1 컬럼 펄스 D1을 고려하지 않고 제2 컬럼 펄스 T1의 레벨에 의한 펄스 폭 변화에 따른 구동 전류 iLED의 변화를 예시한 것이다. 도 8에서도, 구동 전류는 설명의 편의를 위하여 iLED로 표시한다.
도 8에서, 오프셋 전압 Toffset은 제2 컬럼 펄스 T1을 수신하는 버퍼(BF)에 의해 형성되는 것으로 이해될 수 있으며, 발광 블록(CH11)은 오프셋 전압 Toffset 이하 레벨의 제2 컬럼 펄스 T1에 대응하여 소광된다.
제2 컬럼 펄스 T1에 의해 발광 블록(CH11)의 발광이 제어되는 경우, 발광 블록(CH11)은 최대치 Tmax와 오프셋 전압 Toffset 사이의 발광 범위 ADR에 해당하는 제2 컬럼 펄스 T1의 레벨에 대응하여 발광될 수 있다.
발광 범위 ADR에서 제2 컬럼 펄스 T1의 레벨이 오프셋 전압 Toffset에서 최대치 Tmax로 증가하는 경우, 구동 전류를 제어하기 위한 제어 펄스 PWM의 펄스 폭도 최저치에서 최대치로 증가하며, 이에 대응하여 발광 블록(CH11)의 구동 전류 iLED의 전류량은 최저치에서 최대치(100%)로 증가하도록 제어될 수 있다. 즉, 제2 컬럼 펄스 T1의 레벨과 그에 의해 제어되는 제어 펄스 PWM의 펄스 폭은 발광 범위 ADR에서 구동 전류 iLED의 전류량 즉 발광 블록(CH11)의 휘도와 비례하는 관계를 갖는다.
도 6의 구동 전류 제어부들(101~104)은 해당 제어 단위의 발광 블록들(CH11, CH21, CH31, CH41)에 대응하도록 구성된다.
구동 전류 제어부들(101~104)은 로오 입력단들(TG1~TG4)을 통하여 로오 신호들 G1~G4를 수신하고, 버퍼(BF)를 통하여 컬럼 신호 DT1을 수신할 수 있다. 그리고 구동 전류 제어부들(101~104)은 제어단들(TO1~TO4)을 통하여 발광 블록들(CH11, CH21, CH31, CH41)의 구동 전류들 O1~O4의 전류량을 제어할 수 있다.
보다 구체적으로, 구동 전류 제어부(101)는 로오 신호 G1의 제1 로오 펄스 G11 및 제2 로오 펄스 G12를 순차적으로 수신하고, 제1 로오 펄스 G11에 대응하여 제1 컬럼 펄스 D1을 샘플링한 샘플링 전압을 생성하며, 제2 로오 펄스 G12에 대응하여 제2 컬럼 펄스 T1을 샘플링한 샘플링 전압을 생성하고, 샘플링 전압들을 이용하여 발광 블록(CH11)의 발광을 위한 구동 전류 01의 전류량을 제어하도록 구성될 수 있다. 구동 전류 제어부(102)는 로오 신호 G2의 제1 로오 펄스 G11 및 제2 로오 펄스 G12를 순차적으로 수신하고, 제1 로오 펄스 G11에 대응하여 제1 컬럼 펄스 D1을 샘플링한 샘플링 전압을 생성하며, 제2 로오 펄스 G12에 대응하여 제2 컬럼 펄스 T1을 샘플링한 샘플링 전압을 생성하고, 샘플링 전압들을 이용하여 발광 블록(CH21)의 발광을 위한 구동 전류 02의 전류량을 제어하도록 구성될 수 있다. 구동 전류 제어부(103)는 로오 신호 G3의 제1 로오 펄스 G11 및 제2 로오 펄스 G12를 순차적으로 수신하고, 제1 로오 펄스 G11에 대응하여 제1 컬럼 펄스 D1을 샘플링한 샘플링 전압을 생성하며, 제2 로오 펄스 G12에 대응하여 제2 컬럼 펄스 T1을 샘플링한 샘플링 전압들을 생성하고, 샘플링 전압들을 이용하여 발광 블록(CH31)의 발광을 위한 구동 전류 03의 전류량을 제어하도록 구성될 수 있다. 그리고, 구동 전류 제어부(104)는 로오 신호 G4의 제1 로오 펄스 G11 및 제2 로오 펄스 G12를 순차적으로 수신하고, 제1 로오 펄스 G11에 대응하여 제1 컬럼 펄스 D1을 샘플링한 샘플링 전압을 생성하며, 제2 로오 펄스 G12에 대응하여 제2 컬럼 펄스 T1을 샘플링한 샘플링 전압을 생성하고, 샘플링 전압들을 이용하여 발광 블록(CH41)의 발광을 위한 구동 전류 04의 전류량을 제어하도록 구성될 수 있다.
한편, 도 9는 발광 블록들의 배치와 제어 단위들의 구분을 예시한 것이다. 도 9에는 발광 블록들(CH11, CH21, CH31, CH41)을 포함하는 제어 단위(C11), 발광 블록들(CH12, CH22, CH32, CH42)을 포함하는 제어 단위(C12), 발광 블록들(CH13, CH24, CH34, CH44)을 포함하는 제어 단위(C13) 및 발광 블록들(CH14, CH24, CH34, CH44)을 포함하는 제어 단위(C14)가 예시된다.
도 6의 구동 전류 제어부들(101~104)의 상세한 구성은 도 10을 참조하여 설명할 수 있다. 도 10은 구동 전류 제어부(101)를 예시한 것이며, 나머지 구동 전류 제어부(102~104)의 구성은 구동 전류 제어부(101)를 참조하여 이해될 수 있다.
도 10을 참조하면, 구동 전류 제어부(101)는 제1 로오 펄스 G11에 대응하여 제1 컬럼 펄스 D1를 샘플링한 제1 샘플링 신호 SHD와 제2 로오 펄스 G12에 제2 컬럼 펄스 T1을 샘플링한 제2 샘플링 신호 SHT를 생성하고, 제1 샘플링 신호 SHD에 대응하는 전류량을 갖는 제어 신호 VIS와 제2 샘플링 신호 SHT에 대응하는 제어 펄스 PWM를 생성하며, 그리고, 제어 펄스 PWM에 의해 제어된 전류량으로 전달되는 제어 신호 VIS로써 구동 전류 O1의 전류량을 제어하도록 구성된다.
이를 위하여, 구동 전류 제어부(101)는 샘플 앤 홀드부들(110, 130), 입력 제어부(170), 전압 전류 변환 회로(120), 펄스폭 변환 회로(140), 스위치(150) 및 드라이버(160)를 포함하는 것으로 예시된다. 여기에서, 전압 전류 변환 회로(120)는 VI 변환 회로(120)로 표현하고, 펄스폭 변환 회로(140)는 PWM 변환 회로로 표현한다.
입력 제어부(170)는 로오 신호 G1을 수신하고, 순차적으로 입력되는 제1 로오 펄스 G11와 제2 로오 펄스 G12 중 제1 로오 펄스 G11을 샘플 앤 홀드부(110)로 제공하며 제2 로오 펄스 G12를 샘플 앤 홀드부(130)로 제공하도록 구성된다.
샘플 앤 홀드부(110)는 로오 신호 G1의 제1 로오 펄스 G11의 인에이블 타이밍에 대응하여 컬럼 신호 DT1의 제1 컬럼 펄스 D1를 샘플링한 제1 샘플링 신호 SHD를 생성하고, 제1 샘플링 신호 SHD를 출력하도록 구성될 수 있다.
이때, 제1 샘플링 신호 SHD의 레벨은 제1 컬럼 펄스 D1의 레벨에 대응하도록 형성될 수 있다. 즉, 제1 샘플링 신호 SHD의 레벨은 제1 컬럼 펄스 D1의 레벨에 비례하도록 형성될 수 있다.
샘플 앤 홀드부(110)는 도 11과 같이 스위치(SW1)와 캐패시터(CD)를 포함하도록 구성될 수 있다. 스위치(SW1)는 로오 신호 G11에 의해 스위칭이 제어되고 컬럼 신호 DT1의 제1 컬럼 펄스 D1의 출력을 스위칭하도록 구성된다. 캐패시터(CD)는 스위치(SW1)의 출력단에 병렬로 구성되며, 스위치(SW1)를 통하여 출력되는 제1 컬럼 펄스 D1을 샘플링함으로써 제1 샘플링 신호 SHD를 생성 및 제공하도록 구성된다.
한편, 샘플 앤 홀드부(130)는 로오 신호 G1의 제2 로오 펄스 G12의 인에이블 타이밍에 대응하여 컬럼 신호 DT1의 제2 컬럼 펄스 T1를 샘플링한 제2 샘플링 신호 SHT를 생성하고, 제2 샘플링 신호 SHT를 출력하도록 구성될 수 있다.
샘플 앤 홀드부(130)는 제2 로오 펄스 G12이 인에이블되는 시간 동안 제2 컬럼 펄스 T1을 샘플링하여 제2 샘플링 신호 SHT를 생성한다. 이때, 제2 샘플링 신호 SHT의 레벨은 제2 컬럼 펄스 T1의 레벨에 대응하도록 형성될 수 있다. 즉, 제2 샘플링 신호 SHT의 레벨은 제2 컬럼 펄스 T1의 레벨에 비례하도록 형성될 수 있다.
샘플 앤 홀드부(130)는 도 11과 같이 스위치(SW2)와 캐패시터(CT)를 포함하도록 구성될 수 있다. 스위치(SW2)는 로오 신호 G12에 의해 스위칭이 제어되고 컬럼 신호 DT1제2 컬럼 펄스 T1의 출력을 스위칭하도록 구성된다. 캐패시터(CT)는 스위치(SW2)의 출력단에 병렬로 구성되며, 스위치(SW2)를 통하여 출력되는 제2 컬럼 펄스 T1을 샘플링함으로써 제2 샘플링 신호 SHT를 생성 및 제공하도록 구성된다.
샘플 앤 홀드부들(110, 130)은 제1 컬럼 펄스 D1 또는 제2 컬럼 펄스 T1를 캐패시터를 이용하여 각각 충전하며, 제1 로오 펄스 G11 또는 제2 로오 펄스 G12에 의해 충전 시간이 제어되도록 구성될 수 있다. 샘플 앤 홀드부(110)는 충전된 전압을 제1 샘플링 신호 SHD로서 출력하도록 구성될 수 있고, 샘플 앤 홀드부(130)는 충전된 전압을 제2 샘플링 신호 SHT로서 출력하도록 구성될 수 있다. 샘플 앤 홀드부들(110, 130)의 샘플링은 분산되는 제1 로오 펄스 G11 및 제2 로오 펄스 G12에 의하여 순차적으로 수행될 수 있다.
VI 변환 회로(120)는 제1 샘플링 신호 SHD의 전압 레벨에 대응하는 전류량을 갖는 제어 신호 VIS를 생성 및 출력하도록 구성될 수 있다. 상기한 VI 변환 회로(120)는 제1 샘플링 신호 SHD에 의해 출력 전류를 제어하는 종속 전류원(도시되지 않음)을 이용함으로써 구성될 수 있다.
PWM 변환 회로(140)는 제2 샘플링 신호 SHT에 대응하는 제어 펄스 PWM을 생성 및 출력하도록 구성될 수 있다.
PWM 변환 회로(140)는 도 12와 같이 예시적으로 구성될 수 있다. 도 12를 참조하면, PWM 변환 회로(140)는 삼각파 발생기(142) 및 비교기(144)를 포함할 수 있다. 여기에서, 삼각파 발생기(142)는 미리 설정된 주파수와 진폭을 갖는 삼각파를 제공하기 위한 것이다.
비교기(144)는 포지티브 단자(+)를 통하여 제2 샘플링 신호 SHT를 수신하고 네가티브 단자(-)를 통하여 삼각파 발생기(142)의 삼각파를 수신한다. 상기한 구성에 의해서, 비교기(144)는 삼각파와 제2 샘플링 신호 SHT를 비교하고, 삼각파가 제2 샘플링 신호 SHT보다 낮은 레벨을 갖는 구간 동안 인에이블을 위하여 하이 레벨의 펄스 폭을 갖는 제어 펄스 PWM을 출력할 수 있다. 즉, 제2 샘플링 신호 SHT의 레벨이 높게 형성된 경우 제어 펄스 PWM의 듀티 비 즉 펄스 폭은 늘어나고, 제2 샘플링 신호 SHT의 레벨이 낮게 형성된 경우 제어 펄스 PWM의 듀티 비 즉 펄스 폭은 줄어든다.
한편, 스위치(150)는 제어 펄스 PWM에 의해 제어 신호 VIS의 전달을 스위칭하도록 구성된다.
이를 위하여, 스위치(150)는 VI 변환 회로(120)의 제어 신호 VIS가 입력되는 입력단(H), 접지 전압이 인가된 입력단(L) 및 제어 펄스 PWM에 의해 스위칭된 제어 신호 VIS를 출력하기 위한 출력단(C)을 포함할 수 있다.
스위치(150)는 제어 펄스 PWM의 하이 레벨의 펄스 폭 구간 동안 입력단(H)과 출력단(C)을 연결하여서 제어 신호 VIS를 드라이버(160)로 출력하고, 제어 펄스 PWM의 로오 레벨 구간 동안 입력단(L)과 출력단(C)을 연결하여서 제어 신호 VIS의 출력을 중지한다.
즉, 스위치(150)를 통하여 드라이버(160)에 제공되는 제어 신호 VIS의 전류량은 제어 펄스 PWM의 펄스 폭에 의해 제어된다.
결과적으로, 스위치(150)는 제1 컬럼 펄스 D1의 레벨에 대응하는 제어 신호 VIS와 제2 컬럼 펄스 T1의 레벨에 대응하는 펄스 폭을 갖는 제어 펄스 PWM을 연산한 결과에 해당하는 양의 전류를 드라이버(160)로 제공할 수 있다.
드라이버(160)는 스위치(150)를 통하여 전달되는 전류량을 증폭하여 발광 블록(CH11)의 발광을 위한 구동 전류 01의 전류량을 제어하도록 구성된다.
이를 위하여, 드라이버(160)는 발광 블록(CH11)의 로우 사이드에 연결된 종속 전류원(gm)을 포함할 수 있으며, 종속 전류원(gm)은 제어 펄스 PWM에 의해 제어된 제어 신호 VIS의 전류량에 비례하도록 구동 전류 01의 전류량을 제어할 수 있다.
본 발명의 실시예는 선형 제어, 펄스 폭 제어 및 복합 제어 중 하나의 모드로 동작될 수 있으며, 상기한 동작은 각 모드에 해당하는 값을 갖는 디밍 모드 명령 I2C가 마이크로 컨트롤러(10)에 제공됨으로써 선택될 수 있다.
선형 제어의 경우, 디밍 모드 명령 I2C에 대응하여, 마이크로 컨트롤러(10)는 디지털 아날로그 컨버터(20)에 선형 제어를 위한 값의 제1 컬럼 데이터와 미리 설정된 값의 제2 컬럼 데이터를 제공할 수 있다. 이 경우, 디지털 아날로그 컨버터(20)는 선형 제어를 위한 레벨을 갖는 제1 컬럼 펄스 D1와 하이 레벨과 같이 미리 고정된 레벨의 제2 컬럼 펄스 T1를 컬럼 신호 DT로서 제공할 수 있다. 따라서, 구동 전류 제어부(101)의 스위치(150)는 턴온을 유지한다. 그러므로, 스위치(150)는 VI 변환 회로(120)의 제어 신호 VIS를 그대로 드라이버(160)에 전달할 수 있다. 그 결과, 드라이버(160)는 디지털 아날로그 컨버터(20)의 컬럼 펄스 D1의 레벨에 대응하도록 발광을 위한 구동 전류 01의 전류량을 제어할 수 있다. 상기한 선형 제어의 경우, 발광을 위한 구동 전류 01의 전류량 변화는 도 7을 참조하여 이해할 수 있다.
펄스 폭 제어의 경우, 디밍 모드 명령 I2C에 대응하여, 마이크로 컨트롤러(10)는 디지털 아날로그 컨버터(20)에 미리 설정된 값의 제1 컬럼 데이터와 펄스 폭 제어를 위한 값의 제2 컬럼 데이터를 제공할 수 있다. 이 경우, 디지털 아날로그 컨버터(20)는 하이 레벨과 같이 미리 고정된 레벨의 제1 컬럼 펄스 D1과 펄스 폭 제어를 위한 레벨을 갖는 제2 컬럼 펄스 T1을 컬럼 신호 DT로서 제공할 수 있다. 따라서, 구동 전류 제어부(101)에서, VI 변환 회로(120)는 고정된 레벨의 제1 컬럼 펄스 D1에 해당하는 고정된 전류량을 갖는 제어 신호 VIS를 제공하고, 스위치(150)는 제2 컬럼 데이터에 대응하는 펄스 폭을 갖는 제어 펄스 PWM에 의해 VI 변환 회로(120)의 제어 신호 VIS를 드라이버(160)로 전달하는 것을 스위칭할 수 있다. 그 결과, 드라이버(160)는 디지털 아날로그 컨버터(22)의 컬럼 펄스 T1의 레벨에 대응하도록 발광을 위한 구동 전류 01을 제어할 수 있다. 상기한 펄스 폭 제어의 경우 발광을 위한 구동 전류 01의 전류량 변화는 도 8을 참조하여 이해할 수 있다.
복합 제어의 경우, 디밍 모드 명령 I2C에 대응하여, 마이크로 컨트롤러(10)는 디지털 아날로그 컨버터(20)에 해당 수평 주기의 컬럼 데이터에 대응하는 제1 컬럼 데이터 및 제2 컬럼 데이터를 제공한다. 이 경우, 디지털 아날로그 컨버터(20)는 제1 컬럼 데이터에 대응하는 레벨의 제1 컬럼 펄스 D1 및 제2 컬럼 데이터에 대응하는 레벨의 제2 컬럼 펄스 T1을 출력할 수 있다. 마이크로 컨트롤러(10)는 해당 수평 주기의 컬럼 데이터의 휘도가 높은 경우 플리커 발생을 해소하기 위하여 제1 컬럼 데이터의 값을 원 컬럼 데이터와 같거나 낮게 제공하고 제2 컬럼 데이터의 값을 원 컬럼 데이터보다 높게 제공할 수 있다. 이와 반대로, 마이크로 컨트롤러(10)는 해당 수평 주기의 컬럼 데이터의 휘도가 낮은 경우 정밀한 디밍 제어를 위하여 제1 컬럼 데이터의 값을 원 컬럼 데이터보다 높게 제공하고 제2 컬럼 데이터의 값을 원 컬럼 데이터와 같거나 낮게 제공할 수 있다. 그리고, 마이크로 컨트롤러(10)는 해당 수평 주기의 컬럼 데이터의 휘도가 중간 정도의 레벨인 경우 제1 컬럼 데이터 및 제2 컬럼 데이터를 원 컬럼 데이터와 같은 값으로 제공할 수 있다. 그 결과, 디지털 아날로그 컨버터(20)에서 출력되는 제1 컬럼 펄스 D1 및 제2 컬럼 펄스 T1의 레벨은 휘도에 따른 디밍 제어를 위하여 같거나 다를 수 있다.
상기한 복합 제어의 경우, 구동 전류 제어부(101)에서, VI 변환 회로(120)는 제1 컬럼 펄스 D1의 레벨에 해당하는 전류량을 갖는 제어 신호 VIS를 제공하고, PWM 변환 회로(140)는 제2 컬럼 펄스 T1의 레벨에 해당하는 펄스 폭을 갖는 제어 펄스 PWM을 제공한다. 스위치(150)는 제어 펄스 PWM의 듀티에 해당하는 펄스 폭으로 제어 신호 VIS를 스위칭하며 스위칭 결과에 해당하는 전류량의 전류를 드라이버(160)로 전달한다. 그 결과, 드라이버(160)는 제1 컬럼 펄스 D1과 제2 컬럼 펄스 T1의 레벨을 복합한 결과에 대응하도록 발광을 위한 구동 전류 01을 제어할 수 있다.
본 발명은 상술한 실시예에 의해 백라이트 제공을 위한 발광 블록들이 한 프레임 이상 발광을 유지할 수 있고, 디스플레이를 위한 LCD 패널에 플리커가 저감 또는 해소된 백라이트를 제공할 수 있다.
또한, 본 발명은 LCD 패널에 백라이트를 제공하기 위한 발광 블록을 복수의 제어 단위들로 구분하고, 제어 단위의 발광 블록 별로 디밍 제어를 위하여 구동 전류를 제어함으로써 디스플레이를 위한 백라이트 장치의 구성을 간소화하고 효율적으로 디밍을 제어할 수 있는 이점이 있다.
또한, 본 발명은 컬럼 신호에 포함된 제1 컬럼 펄스에 대응하는 레벨과 제2 컬럼 펄스에 대응하는 펄스 폭에 의해 구동 전류의 양이 복합적으로 제어될 수 있으므로, 백라이트의 휘도가 전체 휘도 변화 영역에서 균일하고 정밀하게 제어될 수 있는 효과를 기대할 수 있다.

Claims (13)

  1. 백라이트를 위한 프레임 단위의 백라이트 데이터를 생성하고, 수평 주기 별로, 상기 백라이트 데이터의 컬럼 데이터에 대응하는 레벨을 갖는 제1 컬럼 펄스 및 제2 컬럼 펄스를 포함하는 컬럼 신호 및 상기 제1 컬럼 펄스에 대응하는 제1 인에이블 타이밍을 갖는 제1 로오 펄스와 상기 제2 컬럼 펄스에 대응하는 제2 인에이블 타이밍을 갖는 제2 로오 펄스를 포함하는 로오 신호를 제공하는 백라이트 구동 보드; 및
    상기 수평 주기 별로 제공되는 상기 컬럼 신호 및 상기 로오 신호로써 상기 백라이트를 제공하는 백라이트 보드;를 구비하며,
    상기 백라이트 보드는,
    컬럼들과 로오들을 형성하며, 각각 복수의 로오를 포함하는 복수의 제어 단위로 분할되는 발광 블록들; 및
    상기 제어 단위 별로 구성되며, 동일한 컬럼의 상기 발광 블록들에 공유되는 상기 컬럼 신호와 복수의 로오에 해당하는 상기 로오 신호들을 각각 수신하는 복수의 구동 전류 제어부를 구비하는 전류 제어 집적회로들;을 구비하고,
    상기 구동 전류 제어부는 상기 제1 로오 펄스를 이용하여 상기 제1 컬럼 펄스를 샘플링한 제1 샘플링 신호를 생성하고, 상기 제2 로오 펄스를 이용하여 상기 제2 컬럼 펄스를 샘플링한 제2 샘플링 신호를 생성하며, 상기 제1 샘플링 신호의 레벨과 상기 제2 샘플링 신호의 레벨에 해당하는 펄스 폭에 대응하도록 상기 발광 블록의 발광을 위한 구동 전류의 전류량을 제어함을 특징으로 하는 디스플레이를 위한 백라이트 장치.
  2. 제1 항에 있어서,
    상기 백라이트 구동 보드는,
    디스플레이 데이터에 대응하는 상기 프레임 단위의 휘도 데이터를 수신하고,
    상기 휘도 데이터로써 상기 프레임 단위의 상기 백라이트 데이터를 생성하며,
    상기 백라이트 데이터의 상기 수평 주기 별로 선형 제어를 위한 상기 제1 컬럼 펄스와 펄스 폭 제어를 위한 상기 제2 컬럼 펄스를 생성하고,
    상기 수평 주기 별 상기 제1 로오 펄스와 상기 제2 로오 펄스를 생성하며, 그리고,
    상기 제1 컬럼 펄스 및 상기 제2 컬럼 펄스를 포함하는 상기 컬럼 신호 및 상기 제1 로오 펄스 및 상기 제2 로오 펄스를 포함하는 상기 로오 신호를 제공하는 디스플레이를 위한 백라이트 장치.
  3. 제2 항에 있어서, 상기 백라이트 구동 보드는,
    상기 선형 제어, 상기 펄스 폭 제어 및 복합 제어 중 하나를 정의하는 디밍 모드 명령을 수신하고,
    상기 디밍 모드 명령에 대응하여, 상기 선형 제어를 위하여 상기 제1 컬럼 펄스를 상기 백라이트의 휘도에 대응하는 레벨을 갖도록 제공하며 상기 제2 컬럼 펄스를 미리 설정된 고정 레벨을 갖도록 제공하고, 상기 펄스 폭 제어를 위하여 상기 제1 컬럼 펄스를 미리 설정된 고정 레벨을 갖도록 제공하며 상기 제2 컬럼 펄스를 상기 백라이트의 휘도에 대응하는 레벨을 갖도록 제공하며, 그리고 상기 복합 제어를 위하여 상기 제1 컬럼 펄스와 상기 제2 컬럼 펄스를 상기 백라이트의 휘도에 대응하는 레벨을 갖도록 제공하는 디스플레이를 위한 백라이트 장치.
  4. 제1 항에 있어서, 상기 백라이트 구동 보드는,
    디스플레이 데이터에 대응하는 상기 프레임 단위의 휘도 데이터를 수신하고, 상기 휘도 데이터로써 상기 프레임 단위의 상기 백라이트 데이터를 생성하며, 상기 프레임의 수평 주기 별 상기 제1 로오 펄스와 상기 제2 로오 펄스를 포함하는 상기 로오 신호와 상기 백라이트 데이터의 상기 수평 주기 별 상기 컬럼 데이터에 해당하는 제1 컬럼 데이터 및 제2 컬럼 데이터를 출력하는 마이크로 컨트롤러; 및
    상기 제1 컬럼 데이터 및 상기 제2 컬럼 데이터를 순차적으로 수신하며, 상기 제1 컬럼 데이터에 대응하는 레벨을 갖는 상기 제1 컬럼 펄스와 상기 제2 컬럼 데이터에 대응하는 레벨을 갖는 상기 제2 컬럼 펄스를 순차적으로 생성하여 상기 컬럼 신호로서 출력하는 디지털 아날로그 컨버터;를 포함하는 디스플레이를 위한 백라이트 장치.
  5. 제4 항에 있어서,
    상기 백라이트 구동 보드는 메모리를 더 포함하며,
    상기 마이크로 컨트롤러는 한 프레임의 상기 백라이트 데이터를 상기 메모리에 저장하며, 상기 메모리의 상기 백라이트 데이터를 수평 주기 단위로 리드하여서 상기 제1 컬럼 데이터 및 상기 제2 컬럼 데이터를 제공하는 디스플레이를 위한 백라이트 장치.
  6. 제4 항에 있어서, 상기 마이크로 컨트롤러는,
    상기 선형 제어, 상기 펄스 폭 제어 및 복합 제어 중 하나를 정의하는 디밍 모드 명령을 수신하고, 그리고,
    상기 디밍 모드 명령에 대응하여, 상기 선형 제어를 위하여 상기 백라이트 데이터의 상기 수평 주기 별 상기 컬럼 데이터에 대응하는 상기 제1 컬럼 데이터와 미리 설정된 값의 상기 제2 컬럼 데이터를 제공하고, 상기 펄스 폭 제어를 위하여 미리 설정된 값의 상기 제1 컬럼 데이터와 상기 백라이트 데이터의 상기 수평 주기 별 상기 컬럼 데이터에 대응하는 상기 제2 컬럼 데이터를 제공하며, 그리고 상기 복합 제어를 위하여 상기 백라이트 데이터의 상기 수평 주기 별 상기 컬럼 데이터에 대응하는 상기 제1 컬럼 데이터와 상기 제2 컬럼 데이터를 제공하는 디스플레이를 위한 백라이트 장치.
  7. 제1 항에 있어서, 상기 구동 전류 제어부는,
    상기 제1 로오 펄스를 이용하여 상기 제1 컬럼 펄스를 샘플링한 상기 제1 샘플링 신호와 상기 제2 로오 펄스를 이용하여 대응하여 상기 제2 컬럼 펄스를 샘플링한 상기 제2 샘플링 신호를 생성하고,
    상기 제1 샘플링 신호에 대응하는 레벨의 전류량을 갖는 제어 신호와 상기 제2 샘플링 신호에 대응하는 펄스폭을 갖는 제어 펄스를 생성하며, 그리고,
    상기 제어 펄스에 의해 전류량이 제어된 상기 제어 신호로써 상기 구동 전류의 전류량을 제어하는 디스플레이를 위한 백라이트 장치.
  8. 제1 항에 있어서, 상기 구동 전류 제어부는,
    상기 제1 로오 펄스를 이용하여 상기 제1 컬럼 펄스를 샘플링한 상기 제1 샘플링 신호를 생성하는 제1 샘플 앤 홀드부;
    상기 제2 로오 펄스를 이용하여 상기 제2 컬럼 펄스를 샘플링한 상기 제2 샘플링 신호를 생성하는 제2 샘플 앤 홀드부;
    상기 로오 신호를 수신하고, 순차적으로 입력되는 상기 제1 로오 펄스와 상기 제2 로오 펄스 중 상기 제1 로오 펄스를 상기 제1 샘플 앤 홀드부로 제공하며 상기 제2 로오 펄스를 상기 제2 샘플 앤 홀드부로 제공하는 입력 제어부;
    상기 제1 샘플링 신호의 레벨에 대응하는 전류량을 갖는 제어 신호를 생성하는 전압 전류 변환 회로;
    상기 제2 샘플링 신호의 레벨에 대응하는 상기 펄스폭의 제어 펄스를 생성하는 PWM 변환 회로;
    상기 제어 펄스에 의해 상기 제어 신호의 전달을 스위칭하는 스위치; 및
    상기 스위치를 통하여 전달되는 상기 제어 신호에 의해 상기 발광 블록의 발광을 위한 상기 구동 전류의 전류량을 제어하는 드라이버;를 구비하는 디스플레이를 위한 백라이트 장치.
  9. 제6 항에 있어서,
    상기 드라이버는 상기 발광 블록의 로우 사이드에 연결된 종속 전류원을 포함하며, 상기 종속 전류원은 상기 제어 펄스에 의해 제어된 상기 제어 신호의 전류량에 비례하도록 상기 구동 전류의 상기 전류량을 제어하는 디스플레이를 위한 백라이트 장치.
  10. 복수의 로오를 포함하는 제어 단위의 발광 블록들에 대응하며, 동일한 컬럼에 대한 제1 컬럼 펄스와 제2 컬럼 펄스를 포함하는 컬럼 신호를 공유하고, 제1 로오 펄스와 제2 로오 펄스를 각각 포함하는 서로 다른 로오 신호를 수신하는 복수의 구동 전류 제어부;를 구비하며,
    각각의 구동 전류 제어부는,
    상기 제1 컬럼 펄스에 대응하는 제1 인에이블 타이밍을 갖는 제1 로오 펄스를 이용하여 상기 제1 컬럼 펄스를 샘플링한 제1 샘플링 신호를 생성하고,
    상기 제2 컬럼 펄스에 대응하는 제2 인에이블 타이밍을 갖는 제2 로오 펄스를 이용하여 상기 제2 컬럼 펄스를 샘플링한 제2 샘플링 신호를 생성하며, 그리고,
    상기 제1 샘플링 신호의 레벨과 상기 제2 샘플링 신호의 레벨에 해당하는 펄스 폭에 대응하도록 상기 발광 블록의 발광을 위한 구동 전류의 전류량을 제어함을 특징으로 하는 디스플레이를 위한 백라이트 장치의 전류 제어 집적회로.
  11. 제10 항에 있어서, 상기 구동 전류 제어부는,
    상기 제1 로오 펄스에 대응하여 상기 제1 컬럼 펄스를 샘플링한 제1 샘플링 신호와 상기 제2 로오 펄스에 대응하여 상기 제2 컬럼 펄스를 샘플링한 제2 샘플링 신호를 생성하고,
    상기 제1 샘플링 신호에 대응하는 레벨의 전류량을 갖는 제어 신호와 상기 제2 샘플링 신호에 대응하는 펄스폭을 갖는 제어 펄스를 생성하며, 그리고,
    상기 제어 펄스에 의해 전류량이 제어된 상기 제어 신호로써 상기 구동 전류의 전류량을 제어하는 디스플레이를 위한 백라이트 장치의 전류 제어 집적회로.
  12. 제10 항에 있어서, 상기 구동 전류 제어부는,
    상기 제1 로오 펄스를 이용하여 상기 제1 컬럼 펄스를 샘플링한 상기 제1 샘플링 신호를 생성하는 제1 샘플 앤 홀드부;
    상기 제2 로오 펄스를 이용하여 상기 제2 컬럼 펄스를 샘플링한 상기 제2 샘플링 신호를 생성하는 제2 샘플 앤 홀드부;
    상기 로오 신호를 수신하고, 순차적으로 입력되는 상기 제1 로오 펄스와 상기 제2 로오 펄스 중 상기 제1 로오 펄스를 상기 제1 샘플 앤 홀드부로 제공하며 상기 제2 로오 펄스를 상기 제2 샘플 앤 홀드부로 제공하는 입력 제어부;
    상기 제1 샘플링 신호의 레벨에 대응하는 전류량을 갖는 제어 신호를 생성하는 전압 전류 변환 회로;
    상기 제2 샘플링 신호의 레벨에 대응하는 상기 펄스폭의 제어 펄스를 생성하는 PWM 변환 회로;
    상기 제어 펄스에 의해 상기 제어 신호의 전달을 스위칭하는 스위치; 및
    상기 스위치를 통하여 전달되는 상기 제어 신호에 의해 상기 발광 블록의 발광을 위한 상기 구동 전류의 전류량을 제어하는 드라이버;를 구비하는 디스플레이를 위한 백라이트 장치의 전류 제어 집적회로.
  13. 제12 항에 있어서,
    상기 드라이버는 상기 발광 블록의 로우 사이드에 연결된 종속 전류원을 포함하며, 상기 종속 전류원은 상기 스위치를 통하여 전달되는 상기 제어 신호의 전류량에 비례하도록 상기 구동 전류의 상기 전류량을 제어하는 디스플레이를 위한 백라이트 장치의 전류 제어 집적회로.
PCT/KR2023/001280 2022-03-03 2023-01-27 디스플레이를 위한 백라이트 장치 및 그의 전류 제어 집적회로 WO2023167427A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0027517 2022-03-03
KR1020220027517A KR102641235B1 (ko) 2022-03-03 2022-03-03 디스플레이를 위한 백라이트 장치 및 그의 전류 제어 집적회로

Publications (1)

Publication Number Publication Date
WO2023167427A1 true WO2023167427A1 (ko) 2023-09-07

Family

ID=87884011

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/001280 WO2023167427A1 (ko) 2022-03-03 2023-01-27 디스플레이를 위한 백라이트 장치 및 그의 전류 제어 집적회로

Country Status (3)

Country Link
KR (1) KR102641235B1 (ko)
TW (1) TW202411976A (ko)
WO (1) WO2023167427A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100902548B1 (ko) * 2009-01-22 2009-06-15 주식회사 아크로텍 엘이디 백라이트 유닛 및 이를 포함하는 디스플레이 장치
JP2010250208A (ja) * 2009-04-20 2010-11-04 Funai Electric Co Ltd 画像表示装置および画像表示装置の制御方法
KR20110077106A (ko) * 2009-12-30 2011-07-07 엘지디스플레이 주식회사 액정표시장치
KR20190137658A (ko) * 2018-06-01 2019-12-11 삼성전자주식회사 디스플레이 패널
KR102271828B1 (ko) * 2020-06-22 2021-07-01 주식회사 글로벌테크놀로지 디스플레이를 위한 백라이트 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102312357B1 (ko) * 2020-06-22 2021-10-13 주식회사 글로벌테크놀로지 디스플레이를 위한 백라이트 장치 및 그의 전류 제어 집적 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100902548B1 (ko) * 2009-01-22 2009-06-15 주식회사 아크로텍 엘이디 백라이트 유닛 및 이를 포함하는 디스플레이 장치
JP2010250208A (ja) * 2009-04-20 2010-11-04 Funai Electric Co Ltd 画像表示装置および画像表示装置の制御方法
KR20110077106A (ko) * 2009-12-30 2011-07-07 엘지디스플레이 주식회사 액정표시장치
KR20190137658A (ko) * 2018-06-01 2019-12-11 삼성전자주식회사 디스플레이 패널
KR102271828B1 (ko) * 2020-06-22 2021-07-01 주식회사 글로벌테크놀로지 디스플레이를 위한 백라이트 장치

Also Published As

Publication number Publication date
TW202411976A (zh) 2024-03-16
KR102641235B1 (ko) 2024-02-27
KR20230130394A (ko) 2023-09-12

Similar Documents

Publication Publication Date Title
WO2021158004A1 (en) Led based display panel including common led driving circuit and display apparatus including the same
WO2019245189A1 (ko) 표시 장치
WO2022197097A1 (ko) 디스플레이를 위한 백라이트 장치
WO2020190053A1 (en) Led display panel and repairing method
WO2009126006A2 (ko) 표시장치 및 입력장치
WO2009154355A4 (ko) 디스플레이 구동회로 및 구동방법
WO2021091143A1 (en) Display apparatus and control method thereof
WO2018088668A1 (en) Led display module and display apparatus
WO2022045676A1 (ko) 표시장치와 그 구동방법
WO2023167427A1 (ko) 디스플레이를 위한 백라이트 장치 및 그의 전류 제어 집적회로
WO2023167426A1 (ko) 디스플레이를 위한 백라이트 장치 및 그의 전류 제어 집적회로
WO2021066444A1 (ko) 화소센싱회로 및 디스플레이구동집적회로
WO2020218783A1 (en) Display apparatus and control method thereof
WO2021029622A1 (ko) 바이어스 전류를 제어하는 소스드라이버
WO2020235731A1 (ko) 디스플레이 장치의 출력 드라이버
WO2016108397A1 (en) Display apparatus, and method of controlling the same
WO2022197096A1 (ko) 디스플레이를 위한 백라이트 장치
WO2023013902A1 (ko) 디스플레이를 위한 백라이트 장치 및 그의 전류 제어 집적회로
WO2012134162A2 (ko) 유기전계발광 표시패널의 구동 장치 및 구동 방법
WO2022060109A1 (ko) 디스플레이를 위한 백라이트 장치 및 그의 전류 제어 집적 회로
WO2022119206A1 (ko) 디스플레이를 위한 백라이트 장치의 전류 제어 집적회로
WO2021167179A1 (ko) 디스플레이 장치 및 디스플레이 장치의 제어 방법
WO2024096237A1 (ko) 디스플레이패널의 화소를 구동하기 위한 데이터구동장치
WO2021066434A1 (ko) 화소센싱회로 및 집적회로
WO2019132347A1 (ko) 디스플레이 패널에 배치되는 화소들을 구동하는 데이터구동장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23763626

Country of ref document: EP

Kind code of ref document: A1