WO2023166874A1 - 過電流保護回路、半導体装置、電子機器、車両 - Google Patents

過電流保護回路、半導体装置、電子機器、車両 Download PDF

Info

Publication number
WO2023166874A1
WO2023166874A1 PCT/JP2023/001346 JP2023001346W WO2023166874A1 WO 2023166874 A1 WO2023166874 A1 WO 2023166874A1 JP 2023001346 W JP2023001346 W JP 2023001346W WO 2023166874 A1 WO2023166874 A1 WO 2023166874A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
overcurrent
circuit
detection threshold
overcurrent detection
Prior art date
Application number
PCT/JP2023/001346
Other languages
English (en)
French (fr)
Inventor
マーク プノ ブエナビーデズ
ジョイタ エイドリアン
徹 宅間
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2023166874A1 publication Critical patent/WO2023166874A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/093—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current with timing means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions

Definitions

  • the invention disclosed in this specification relates to an overcurrent protection circuit, and a semiconductor device, electronic equipment, and vehicle using the same.
  • a semiconductor device such as an in-vehicle IPD is provided with an overcurrent protection circuit that limits the output current flowing through the power transistor.
  • an overcurrent protection circuit that limits the output current flowing through the power transistor.
  • an overcurrent protection circuit disclosed herein includes an overcurrent detector configured to compare a monitored current to an overcurrent detection threshold; a current interrupting unit configured to interrupt the current to be monitored when the target current is interrupted, and cancel the interruption of the current to be monitored when a first time elapses after the current to be monitored has been interrupted. and a threshold control unit configured to lower the overcurrent detection threshold when the first time has passed since the monitored current was interrupted.
  • an overcurrent protection circuit capable of securing an inrush current and appropriate overcurrent protection, and a semiconductor device, electronic equipment, and vehicle using the same are provided. It becomes possible to
  • FIG. 1 is a diagram showing a configuration example of an electronic device including a semiconductor device.
  • FIG. 2 is a block circuit diagram showing the electrical structure of the semiconductor device.
  • FIG. 3 is a diagram showing the behavior of rush current that flows when the bulb lamp is started.
  • FIG. 4 is a diagram showing a configuration example of an overcurrent protection circuit.
  • FIG. 5 is a diagram showing an example of overcurrent protection operation.
  • FIG. 6 is a diagram showing how the overcurrent detection threshold is lowered.
  • FIG. 7 is an external view showing one configuration example of the vehicle.
  • FIG. 1 is a diagram showing a configuration example of an electronic device including a semiconductor device.
  • An electronic device A of this configuration example includes a semiconductor device 1 , a DC power supply 2 , and a load 3 .
  • the semiconductor device 1 is a high-side switch IC (a type of IPD) that conducts/disconnects between a DC power supply 2 and a load 3, and integrates a power MISFET [metal insulator semiconductor field effect transistor] 9 and a controller 10. become.
  • a high-side switch IC a type of IPD
  • MISFET metal insulator semiconductor field effect transistor
  • the semiconductor device 1 also includes a plurality of external electrodes as means for establishing electrical connection with the outside of the device.
  • the controller 10 includes multiple types of functional circuits that implement various functions.
  • the multiple types of functional circuits include circuits that generate gate control signals VG that drive and control the power MISFET 9 based on electrical signals from the outside.
  • the drain electrode 11 transmits the power supply voltage VB to the drain of the power MISFET 9 and various circuits of the controller 10 .
  • the source electrode 12 is connected to the source of the power MISFET 9 and transmits the output voltage VOUT and output current IOUT to the load 3 .
  • a signal line (for example, a wire harness) laid between the source electrode 12 and the load 3 is generally accompanied by an inductance component L (and a resistance component).
  • Reference voltage electrode 14 conveys a reference voltage (eg, ground voltage) to controller 10 .
  • a resistance component R generally accompanies between the reference voltage electrode 14 and the ground terminal.
  • FIG. 2 is a block circuit diagram showing the electrical structure of semiconductor device 1 shown in FIG. A case where the semiconductor device 1 is mounted on a vehicle will be described below as an example.
  • the semiconductor device 1 When mounted on a vehicle, the semiconductor device 1 is applied as a high-side switch for controlling power supply to a light source such as a bulb lamp or an LED [light emitting diode] lamp, or other types of electronic control devices. obtain.
  • the semiconductor device 1 includes a drain electrode 11, a source electrode 12, an input electrode 13, a reference voltage electrode 14, an enable electrode 15, a sense electrode 16, a gate control wiring 17, a power MISFET 9 and a controller 10.
  • the power supply voltage VB may be 10 V or more and 20 V or less.
  • the input electrode 13 may be connected to an MCU [micro controller unit], a DC/DC converter, an LDO [Low Drop Out] regulator, or the like. Input electrode 13 provides an input voltage to controller 10 .
  • the input voltage may be between 1V and 10V.
  • the reference voltage electrode 14 is connected to the reference voltage wiring (ground terminal). Reference voltage electrode 14 provides a reference voltage to power MISFET 9 and controller 10 .
  • the enable electrode 15 may be connected to the MCU. An electrical signal for enabling or disabling some or all of the functions of the controller 10 is input to the enable electrode 15 .
  • the sense electrode 16 transmits an electric signal for detecting an abnormality of the controller 10 to the outside of the device. Note that the sense electrode 16 may be pulled up or pulled down by a resistor.
  • a gate of the power MISFET 9 is connected to the controller 10 (particularly a gate control circuit 25 described later) via a gate control wiring 17 .
  • a drain of the power MISFET 9 is connected to the drain electrode 11 .
  • a source of the power MISFET 9 is connected to the controller 10 (especially a current detection circuit 27 to be described later) and the source electrode 12 .
  • the controller 10 includes a sensor MISFET 21, an input circuit 22, a current/voltage control circuit 23, a protection circuit 24, a gate control circuit 25, an active clamp circuit 26, a current detection circuit 27, a power reverse connection protection circuit 28, and an abnormality detection circuit 29. .
  • a gate of the sensor MISFET 21 is connected to the gate control circuit 25 .
  • a drain of the sensor MISFET 21 is connected to the drain electrode 11 .
  • a source of the sensor MISFET 21 is connected to the current detection circuit 27 .
  • the input circuit 22 is connected to the input electrode 13 and the current/voltage control circuit 23 .
  • Input circuit 22 may include a Schmitt trigger circuit.
  • the input circuit 22 shapes the waveform of the electrical signal applied to the input electrode 13 .
  • a signal generated by the input circuit 22 is input to the current/voltage control circuit 23 .
  • the current/voltage control circuit 23 is connected to a protection circuit 24 , a gate control circuit 25 , a power supply reverse connection protection circuit 28 and an abnormality detection circuit 29 .
  • the current/voltage control circuit 23 may include a logic circuit.
  • the current/voltage control circuit 23 generates various voltages according to the electrical signal from the input circuit 22 and the electrical signal from the protection circuit 24 .
  • the current/voltage control circuit 23 includes a drive voltage generation circuit 30 , a first constant voltage generation circuit 31 , a second constant voltage generation circuit 32 and a reference voltage/reference current generation circuit 33 in this embodiment.
  • the drive voltage generation circuit 30 generates a drive voltage for driving the gate control circuit 25 .
  • the drive voltage may be set to a value obtained by subtracting a predetermined value from the power supply voltage VB.
  • the drive voltage generation circuit 30 may generate a drive voltage of 5 V or more and 15 V or less by subtracting 5 V from the power supply voltage VB.
  • a drive voltage is input to the gate control circuit 25 .
  • the first constant voltage generation circuit 31 generates a first constant voltage for driving the protection circuit 24.
  • the first constant voltage generation circuit 31 may include a Zener diode or a regulator circuit (here, a Zener diode).
  • the first constant voltage may be 1 V or more and 5 V or less.
  • the first constant voltage is input to the protection circuit 24 (more specifically, an open load detection circuit 35 and the like, which will be described later).
  • the second constant voltage generation circuit 32 generates a second constant voltage for driving the protection circuit 24.
  • the second constant voltage generation circuit 32 may include a Zener diode or a regulator circuit (regulator circuit here).
  • the second constant voltage may be 1 V or more and 5 V or less.
  • the second constant voltage is input to the protection circuit 24 (more specifically, an overheat protection circuit 36 and a low-voltage malfunction suppression circuit 37, which will be described later).
  • the reference voltage/reference current generation circuit 33 generates reference voltages and reference currents for various circuits.
  • the reference voltage may be 1 V or more and 5 V or less.
  • the reference current may be 1 mA or more and 1 A or less.
  • the reference voltage and reference current are input to various circuits. If the various circuits include comparators, the reference voltage and reference current may be input to the comparators.
  • the protection circuit 24 is connected to the current/voltage control circuit 23 , the gate control circuit 25 , the abnormality detection circuit 29 , the source of the power MISFET 9 and the source of the sensor MISFET 21 .
  • Protection circuit 24 includes an overcurrent protection circuit 34 , an open load detection circuit 35 , an overheat protection circuit 36 and a low voltage malfunction suppression circuit 37 .
  • the overcurrent protection circuit 34 protects the power MISFET 9 from overcurrent.
  • the overcurrent protection circuit 34 is connected to the source of the gate control circuit 25 and the sensor MISFET21.
  • Overcurrent protection circuit 34 may include a current monitor circuit. A signal generated by the overcurrent protection circuit 34 is input to the gate control circuit 25 (more specifically, a drive signal output circuit 40 described later).
  • the open load detection circuit 35 detects the short state and open state of the power MISFET 9 .
  • the load open detection circuit 35 is connected to the current/voltage control circuit 23 and the source of the power MISFET 9 .
  • a signal generated by the open load detection circuit 35 is input to the current/voltage control circuit 23 .
  • the overheat protection circuit 36 monitors the temperature of the power MISFET 9 and protects the power MISFET 9 from excessive temperature rise.
  • the overheat protection circuit 36 is connected to the current/voltage control circuit 23 .
  • Thermal protection circuit 36 may include a temperature sensitive device such as a temperature sensitive diode or thermistor. A signal generated by the overheat protection circuit 36 is input to the current/voltage control circuit 23 .
  • the low-voltage malfunction suppression circuit 37 suppresses malfunction of the power MISFET 9 when the power supply voltage VB is less than a predetermined value.
  • the low voltage malfunction suppression circuit 37 is connected to the current/voltage control circuit 23 .
  • a signal generated by the low-voltage malfunction suppression circuit 37 is input to the current/voltage control circuit 23 .
  • the gate control circuit 25 controls the ON state and OFF state of the power MISFET 9 and the ON state and OFF state of the sensor MISFET 21 .
  • the gate control circuit 25 is connected to the current/voltage control circuit 23 , the protection circuit 24 , the gate of the power MISFET 9 and the gate of the sensor MISFET 21 .
  • the gate control circuit 25 outputs a gate control signal VG to the gate control wiring 17 according to the electrical signal from the current/voltage control circuit 23 and the electrical signal from the protection circuit 24 .
  • a gate control signal VG is input to the gate of the power MISFET 9 and the gate of the sensor MISFET 21 via the gate control wiring 17, respectively.
  • the gate control circuit 25 turns on/off the power MISFET 9 by controlling the gate control signal VG according to the electric signal (input signal) applied to the input electrode 13 .
  • the gate control circuit 25 more specifically includes an oscillation circuit 38, a charge pump circuit 39 and a drive signal output circuit 40.
  • the oscillator circuit 38 oscillates according to the electrical signal from the current/voltage control circuit 23 and generates a predetermined electrical signal.
  • An electrical signal generated by the oscillator circuit 38 is input to the charge pump circuit 39 .
  • the charge pump circuit 39 generates a boosted voltage VCP based on the electrical signal from the oscillation circuit 38.
  • FIG. A boosted voltage VCP generated by the charge pump circuit 39 is input to the drive signal output circuit 40 .
  • the drive signal output circuit 40 receives the boosted voltage VCP output from the charge pump circuit 39 to operate, and receives a gate control signal in response to an electrical signal from the protection circuit 24 (more specifically, the overcurrent protection circuit 34). Generate a VG.
  • a gate control signal VG is input to the gate of the power MISFET 9 and the gate of the sensor MISFET 21 via the gate control wiring 17 .
  • Sensor MISFET 21 and power MISFET 9 are controlled simultaneously by gate control circuit 25 .
  • the active clamp circuit 26 protects the power MISFET 9 from back electromotive force. Active clamp circuit 26 is connected to drain electrode 11 , the gate of power MISFET 9 and the gate of sensor MISFET 21 . Active clamp circuit 26 may include multiple diodes.
  • the active clamp circuit 26 may include multiple diodes forward-biased to each other. Active clamp circuit 26 may include multiple diodes that are reverse biased together. The active clamp circuit 26 may include multiple diodes forward biased together and multiple diodes reverse biased together.
  • the plurality of diodes may include pn junction diodes, Zener diodes, or pn junction diodes and Zener diodes.
  • Active clamp circuit 26 may include multiple Zener diodes biased together.
  • Active clamp circuit 26 may include a Zener diode and a pn junction diode that are reverse biased together.
  • the current detection circuit 27 detects currents flowing through the power MISFET 9 and the sensor MISFET 21 .
  • the current detection circuit 27 is connected to the protection circuit 24 , the abnormality detection circuit 29 , the source of the power MISFET 9 and the source of the sensor MISFET 21 .
  • the power supply reverse connection protection circuit 28 protects the current/voltage control circuit 23, the power MISFET 9, etc. from the reverse voltage when the DC power supply 2 is reversely connected.
  • a reverse power connection protection circuit 28 is connected to the reference voltage electrode 14 and the current/voltage control circuit 23 .
  • the abnormality detection circuit 29 monitors the voltage of the protection circuit 24.
  • the abnormality detection circuit 29 is connected to the current/voltage control circuit 23 , the protection circuit 24 and the current detection circuit 27 .
  • an abnormality such as voltage fluctuation
  • the abnormality detection circuit 29 detects the voltage of the protection circuit 24. Generates an abnormality detection signal according to the condition and outputs it to the outside.
  • the abnormality detection circuit 29 more specifically includes a first multiplexer circuit 41 and a second multiplexer circuit 42 .
  • the first multiplexer circuit 41 includes two inputs, one output and one selection control input. The input portion of the first multiplexer circuit 41 is connected to the protection circuit 24 and the current detection circuit 27, respectively.
  • a second multiplexer circuit 42 is connected to the output of the first multiplexer circuit 41 .
  • a current/voltage control circuit 23 is connected to the selection control input section of the first multiplexer circuit 41 .
  • the first multiplexer circuit 41 generates an abnormality detection signal according to the electric signal from the current/voltage control circuit 23, the voltage detection signal from the protection circuit 24, and the current detection signal from the current detection circuit 27.
  • the abnormality detection signal generated by the first multiplexer circuit 41 is input to the second multiplexer circuit 42 .
  • the second multiplexer circuit 42 includes two inputs and one output.
  • the input section of the second multiplexer circuit 42 is connected to the output section of the second multiplexer circuit 42 and the enable electrode 15 respectively.
  • the sense electrode 16 is connected to the output of the second multiplexer circuit 42 .
  • an ON signal is input from the MCU to the enable electrode 15 and an abnormality detection signal is taken out from the sense electrode 16 .
  • the abnormality detection signal is converted into an electrical signal by a resistor connected to the sense electrode 16.
  • FIG. An abnormal state of the semiconductor device 1 is detected based on this electrical signal.
  • a semiconductor device 1 such as an IPD that handles a large current may employ a hiccup type control method for the overcurrent protection circuit 34, in which the temperature of the semiconductor device 1 (particularly the power MISFET 9) is less likely to rise during overcurrent protection operation.
  • the output current IOUT is cut off when the output current IOUT reaches a predetermined overcurrent detection threshold, after which a predetermined retry time (cooldown time) elapses. At this point, the interrupted state of the output current IOUT is released. The series of hiccup controls described above is repeated until the overcurrent state of the output current IOUT is eliminated.
  • the semiconductor device 1 can be mounted on a vehicle as an in-vehicle IPD for supplying electric power to various loads 3 .
  • a resistive, inductive or capacitive load 3 (such as a vehicle light bulb) may be connected to the semiconductor device 1 .
  • a vehicle light bulb (bulb lamp, etc.) that starts in a cold state requires a large amount of inrush current to heat the filament. That is, immediately after lighting the light bulb, the temperature and resistance of the filament are very low, so a large amount of rush current flows instantly. After that, as the temperature and resistance of the filament rise, the current flowing through the bulb reaches a stable point. At that point, the resistance of the filament is much lower than it was at startup.
  • FIG. 3 is a diagram showing the behavior (transient response characteristics) of the inrush current that flows when a bulb lamp (eg, 55W halogen lamp) is started.
  • the horizontal axis indicates time, and the vertical axis indicates inrush current.
  • the initial value of the inrush current flowing in the first phase ⁇ 1 is several times as large as the inrush current flowing in the second phase ⁇ 2.
  • the overcurrent detection threshold IOCD of the overcurrent protection circuit 34 must be set to a very large current value (>the inrush current flowing in the first phase ⁇ 1). default value).
  • the retry time is set to a fixed value (for example, several tens of milliseconds), which may interfere with starting the bulb lamp.
  • an overcurrent protection circuit 34 capable of ensuring both inrush current and appropriate overcurrent protection is proposed.
  • FIG. 4 is a diagram showing a configuration example of the overcurrent protection circuit 34.
  • the overcurrent protection circuit 34 of this configuration example is a type of abnormality protection circuit that limits the output current IOUT by hiccup control, with the output current IOUT flowing through the power MISFET 9 as a monitored current.
  • the overcurrent protection circuit 34 may include an overcurrent detection section 341 , a current blocking section 342 , a blocking cancellation section 343 , and a threshold control section 344 .
  • the overcurrent detection unit 341 compares the output current IOUT and the overcurrent detection threshold IOCD to generate an overcurrent detection signal OCD_F.
  • the overcurrent detector 341 includes current sources CS1 and CS2, resistors R1 and R2, and a comparator CMP.
  • the first ends of the current sources CS1 and CS2 are both connected to the application end of the boosted voltage VCP.
  • the current cutoff unit 342 cuts off the output current IOUT when the output current IOUT reaches the overcurrent detection threshold IOCD.
  • the current interrupting section 342 includes an RS flip-flop FF1.
  • the RS flip-flop FF1 responds to the set signal SET input to the set terminal (S) and the overcurrent detection signal OCD_F input to the reset terminal (R), and the ON signal ON output from the output terminal (Q). toggles the logic level of For example, the ON signal ON is set to high level triggered by the pulse edge (eg, rising edge) of the set signal SET, and reset to low level by triggered by the pulse edge (eg, rising edge) of the overcurrent detection signal OCD_F.
  • the ON signal ON is set to high level triggered by the pulse edge (eg, rising edge) of the set signal SET, and reset to low level by triggered by the pulse edge (eg, rising edge) of the overcurrent detection signal OCD_F.
  • the drive signal output circuit 40 generates the gate control signal VG in response to the ON signal ON output from the overcurrent protection circuit 34 .
  • the cutoff canceling unit 343 includes a D flip-flop FF2, a timer logic U1, and logical product operators AND1 and AND2.
  • timer logic U1 includes an oscillator and a counter, and generates various control signals (timer logic signals OCD2-OCD6, retry signal RETRY, and count complete signal DONE) required for novel hiccup control (details below). do.
  • the above various control signals are reset to their initial values.
  • the timer logic U1 may receive an input of the overcurrent detection signal OCD_F.
  • a logical product operator AND1 generates a reset signal RST by a logical product operation of the low-voltage malfunction suppression signal UVLO and the input signal IN. Therefore, the reset signal RST becomes low level when at least one of the low voltage malfunction suppression signal UVLO and the input signal IN is low level, and when both the low voltage malfunction suppression signal UVLO and the input signal IN are high level. to a high level.
  • a logical product operator AND2 generates a set signal SET by performing a logical product operation on the input signal IN and the retry signal RETRY. Therefore, the set signal SET becomes low level when at least one of the input signal IN and the retry signal RETRY is low level, and becomes high level when both the input signal IN and the retry signal RETRY are high level.
  • the threshold control unit 344 lowers the overcurrent detection threshold IOCD when the retry time T1 has elapsed after the output current IOUT reached the overcurrent detection threshold IOCD.
  • the threshold control section 344 includes a reference current setting section U2 and a current source CS0.
  • the reference current setting unit U2 sets the reference current IREF according to the timer logic signals OCD2 to OCD6.
  • the current source CS0 is connected between the application end of the boosted voltage VCP and the fixed potential end, and generates the reference current IREF set by the reference current setting unit U2.
  • FIG. 5 is a diagram showing an example of overcurrent protection operation. From the top, input signal IN, overcurrent detection signal OCD_F, reset signal RST, timer enable signal TEN, ON signal ON, retry signal RETRY, and count completion signal. DONE, timer logic signals OCD2-OCD6, reference current IREF, and output current IOUT are depicted.
  • the timer logic U1 lowers the timer logic signal OCD2 to low level in synchronization with the pulse drive of the retry signal RETRY.
  • the overcurrent detection threshold IOCD is lowered from the first set value IOCD1 to the second set value IOCD2.
  • the timer logic U1 resumes counting the retry time T1 in response to the overcurrent detection signal OCD_F rising to high level again.
  • the retry time T1 is set to a second set value T1b longer than the first set value T1a. That is, the retry time T1 becomes longer as the overcurrent detection threshold IOCD becomes smaller.
  • the timer logic U1 lowers the timer logic signal OCD3 to low level in synchronization with the pulse drive of the retry signal RETRY.
  • the overcurrent detection threshold IOCD is lowered from the second set value IOCD2 to the third set value IOCD3.
  • the overcurrent protection operation by hiccup control is continued while changing the retry time T1 and the overcurrent detection threshold IOCD.
  • the retry time T1 is set to the fourth set value T1d (>T1c).
  • the retry signal RETRY is pulse-driven, the timer logic signal OCD5 is lowered to the low level, and the reference current IREF is set to the fifth set value IREF5 ( ⁇ IREF4 ).
  • the overcurrent detection threshold IOCD is lowered to the fifth set value IOCD5 ( ⁇ IOCD4).
  • the retry time T1 is set to the fifth set value T1e ( ⁇ T1d).
  • the retry signal RETRY is pulse-driven, the timer logic signal OCD6 is lowered to the low level, and the reference current IREF is set to the sixth set value IREF6 ( ⁇ IREF5). ).
  • the overcurrent detection threshold IOCD is lowered to the sixth set value IOCD6 ( ⁇ IOCD5).
  • the timer logic U1 pulses the count completion signal DONE.
  • the current cutoff unit 342 may be triggered by the pulse edge of the count completion signal DONE to latch the ON signal ON to low level.
  • a latch circuit that receives the input of the count completion signal DONE may be inserted between the RS flip-flop FF1 and the drive signal output circuit 40, or a similar latch circuit may be inserted in the input stage of the drive signal output circuit 40.
  • a latch function may be incorporated.
  • the output current IOUT can be off-latched when the number of interruptions of the output current IOUT reaches a predetermined value. Therefore, it becomes possible to improve the reliability of the semiconductor device 1 .
  • timer logic U1 falls to low level as the input signal IN falls to low level, as shown at times t9 to t10. Therefore, the operating state of timer logic U1 is all reset. That is, various control signals (timer logic signals OCD2 to OCD6, retry signal RETRY, and count completion signal DONE) generated by timer logic U1 are reset to their initial values, and the off-latch state of output current IOUT is released. be.
  • FIG. 6 is a diagram showing how the overcurrent detection threshold IOCD is lowered.
  • a solid line and a thin broken line in this figure indicate the overcurrent detection threshold IOCD and the output current IOUT (similar to FIG. 5).
  • the dashed line in this figure indicates the inrush current of the bulb lamp (similar to FIG. 3).
  • the overcurrent detection threshold IOCD that is set for each retry should be lowered step by step according to the behavior of the inrush current that flows when the bulb lamp is started.
  • the overcurrent detection threshold IOCD is lowered a total of six times with an appropriately set retry time T1 provided so as to match the behavior of the inrush current that flows when the bulb lamp is started.
  • the overcurrent detection threshold IOCD is lowered at each retry (IOCD1 ⁇ IOCD2 ⁇ IOCD3 ⁇ IOCD4 ⁇ IOCD5) in accordance with an inrush current having a predetermined attenuation coefficient (eg, 20%).
  • the bulb lamp load is expected to settle into a steady bias state. Therefore, two retries are performed while maintaining the overcurrent detection threshold IOCD (IOCD6, IOCD7).
  • overcurrent detection threshold IOCD is lowered in accordance with the behavior of the inrush current that flows when the bulb lamp is started, it is appropriate even if a bulb lamp with a higher wattage than expected is externally attached. overcurrent protection can be applied.
  • hiccup control is performed with a shorter retry interval while allowing a larger inrush current, so the filament of the bulb lamp can be heated quickly.
  • the overcurrent detection threshold IOCD has been sufficiently lowered and the retry interval has also been extended. Therefore, even if the output current IOUT is repeatedly interrupted and released by the hiccup control, the heat generation of the semiconductor device 1 (especially the power MISFET 9) is less likely to accumulate, so that the reliability of the semiconductor device 1 can be improved. Become.
  • the output current IOUT is overcurrent.
  • the overcurrent detection threshold IOCD may also be lowered when .
  • the interval time T2 may be set longer as the overcurrent detection threshold IOCD is smaller.
  • the retry time T1 and the overcurrent detection threshold IOCD are set according to the inrush current of the bulb lamp.
  • at least one of the retry time T1 and the overcurrent detection threshold IOCD is set according to the temperature Tj of the power MISFET 9 or the temperature difference ⁇ Tj between the power MISFET 9 and the controller 10 (current/voltage control circuit 23, etc.). can be adjusted.
  • more appropriate overcurrent protection can be applied, so that the reliability of the semiconductor device 1 can be further improved.
  • FIG. 7 is an external view showing one configuration example of the vehicle.
  • the vehicle X of this configuration example is equipped with various electronic devices that operate by being supplied with power from a battery.
  • vehicle X includes electric vehicles (BEV [battery electric vehicle], HEV [hybrid electric vehicle], PHEV/PHV (plug-in hybrid electric vehicle/plug-in hybrid vehicle), or FCEV/FCV (xEV such as fuel cell electric vehicle/fuel cell vehicle]) is also included.
  • BEV battery electric vehicle
  • HEV hybrid electric vehicle
  • PHEV/PHV plug-in hybrid electric vehicle/plug-in hybrid vehicle
  • FCEV/FCV xEV such as fuel cell electric vehicle/fuel cell vehicle
  • the semiconductor device 1 described above can be incorporated in any of the electronic devices mounted on the vehicle X.
  • an overcurrent protection circuit disclosed herein includes an overcurrent detector configured to compare a monitored current to an overcurrent detection threshold; a current interrupter configured to interrupt the monitored current when the monitored current reaches the overcurrent detection threshold, and interrupt the monitored current when a first time elapses after the monitored current reaches the overcurrent detection threshold. and a threshold control configured to lower the overcurrent detection threshold when the first time elapses after the monitored current reaches the overcurrent detection threshold. and a configuration (first configuration).
  • the first time may be configured to be longer as the overcurrent detection threshold is smaller (second configuration).
  • the current interruption unit off-latches the current to be monitored when the number of interruptions of the current to be monitored reaches a predetermined value (third configuration).
  • the threshold control unit not only detects when the first time has elapsed since the current to be monitored reaches the overcurrent detection threshold, but also , when a second time elapses without the monitored current reaching the overcurrent detection threshold after the overcurrent protection circuit is activated, or when the monitored current decreases after the overcurrent detection threshold is lowered;
  • the overcurrent detection threshold may be lowered even when the second time has elapsed without reaching the overcurrent detection threshold (fourth configuration).
  • the second time may be configured to be longer as the overcurrent detection threshold is smaller (fifth configuration).
  • the current to be monitored may be an output current flowing through an output transistor (sixth configuration).
  • At least one of the first time period and the overcurrent detection threshold is adjusted according to the temperature of the output transistor or the temperature difference between the output transistor and the controller.
  • a configuration (seventh configuration) may be used.
  • the semiconductor device disclosed in this specification has a configuration (ninth configuration) including the output transistor and an overcurrent protection circuit according to the sixth or seventh configuration.
  • the electronic equipment disclosed in this specification has a configuration (ninth configuration) including the semiconductor device according to the above eighth configuration.
  • the vehicle disclosed in this specification is configured to include the electronic device according to the ninth configuration (tenth configuration).

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

過電流保護回路３４は、例えば、監視対象電流ＩＯＵＴと過電流検出閾値ＩＯＣＤとを比較するように構成された過電流検出部３４１と、監視対象電流ＩＯＵＴが過電流検出閾値ＩＯＣＤに達したときに監視対象電流ＩＯＵＴを遮断するように構成された電流遮断部３４２と、監視対象電流ＩＯＵＴが過電流検出閾値ＩＯＣＤに達してから第１時間Ｔ１が経過したときに監視対象電流ＩＯＵＴの遮断を解除するように構成された遮断解除部３４３と、監視対象電流ＩＯＵＴが過電流検出閾値ＩＯＣＤに達してから第１時間Ｔ１が経過したときに過電流検出閾値ＩＯＣＤを引き下げるように構成された閾値制御部３４４と、を備える。

Description

過電流保護回路、半導体装置、電子機器、車両
　本明細書中に開示されている発明は、過電流保護回路、並びに、これを用いた半導体装置、電子機器及び車両に関する。
　本願出願人は、車載ＩＰＤ［intelligent　power　device］などの半導体装置に関して、これまでに数多くの新技術を提案している（例えば特許文献１を参照）。
国際公開第２０１７／１８７７８５号
　ところで、車載ＩＰＤなどの半導体装置には、パワートランジスタに流れる出力電流を制限する過電流保護回路が設けられている。しかしながら、従来の過電流保護回路では、突入電流の確保と適切な過電流保護との両立について更なる検討の余地があった。
　例えば、本明細書中に開示されている過電流保護回路は、監視対象電流と過電流検出閾値とを比較するように構成された過電流検出部と、前記監視対象電流が前記過電流検出閾値に達したときに前記監視対象電流を遮断するように構成された電流遮断部と、前記監視対象電流が遮断されてから第１時間が経過したときに前記監視対象電流の遮断を解除するように構成された遮断解除部と、前記監視対象電流が遮断されてから前記第１時間が経過したときに前記過電流検出閾値を引き下げるように構成された閾値制御部と、を備える。
　なお、その他の特徴、要素、ステップ、利点、及び、特性については、以下に続く発明を実施するための形態及びこれに関する添付の図面によって、さらに明らかとなる。
　本明細書中に開示されている発明によれば、突入電流の確保と適切な過電流保護を両立することのできる過電流保護回路、並びに、これを用いた半導体装置、電子機器及び車両を提供することが可能となる。
図１は、半導体装置を備えた電子機器の一構成例を示す図である。 図２は、半導体装置の電気的構造を示すブロック回路図である。 図３は、バルブランプの起動時に流れる突入電流の挙動を示す図である。 図４は、過電流保護回路の一構成例を示す図である。 図５は、過電流保護動作の一例を示す図である。 図６は、過電流検出閾値の引き下げ挙動を示す図である。 図７は、車両の一構成例を示す外観図である。
＜電子機器＞
　図１は、半導体装置を備えた電子機器の一構成例を示す図である。本構成例の電子機器Ａは、半導体装置１と、直流電源２と、負荷３と、を備える。
　半導体装置１は、直流電源２と負荷３との間を導通／遮断するハイサイドスイッチＩＣ（ＩＰＤの一種）であり、パワーＭＩＳＦＥＴ［metal　insulator　semiconductor　field　effect　transistor］９と、コントローラ１０と、を集積化して成る。
　また、半導体装置１は、装置外部との電気的な接続を確立するための手段として、複数の外部電極を備える。本図に即して述べると、半導体装置１は、ドレイン電極１１（＝電源電極ＶＢＢに相当）と、ソース電極１２（＝出力電極ＯＵＴに相当）と、基準電圧電極１４（＝接地電極ＧＮＤに相当）と、を備える。
　パワーＭＩＳＦＥＴ９は、絶縁ゲート型パワートランジスタ（＝出力トランジスタ）の一例であり、ドレイン電極１１とソース電極１２との間を導通／遮断するハイサイドスイッチ素子として機能する。
　コントローラ１０は、種々の機能を実現する複数種の機能回路を含む。例えば、複数種の機能回路は、外部からの電気信号に基づいてパワーＭＩＳＦＥＴ９を駆動制御するゲート制御信号ＶＧを生成する回路を含む。
　ドレイン電極１１は、パワーＭＩＳＦＥＴ９のドレインとコントローラ１０の各種回路に電源電圧ＶＢを伝える。ソース電極１２は、パワーＭＩＳＦＥＴ９のソースに接続されており、出力電圧ＶＯＵＴ及び出力電流ＩＯＵＴを負荷３に伝達する。なお、ソース電極１２と負荷３との間に敷設される信号線（例えばワイヤーハーネス）には、一般にインダクタンス成分Ｌ（及び抵抗成分）が付随する。入力電極１３は、コントローラ１０を駆動するための入力電圧（＝入力信号ＩＮ）を伝達する。基準電圧電極１４は、コントローラ１０に基準電圧（たとえば接地電圧）を伝達する。なお、基準電圧電極１４と接地端との間には、一般に抵抗成分Ｒが付随する。
＜半導体装置＞
　図２は、図１に示す半導体装置１の電気的構造を示すブロック回路図である。以下では半導体装置１が車両に搭載される場合を例にとって説明する。なお、半導体装置１は、車両への搭載に際して、バルブランプ若しくはＬＥＤ［light　emitting　diode］ランプなどの光源、又は、その他の種類の電子制御デバイスへの通電制御を行うためのハイサイドスイッチとして適用され得る。
　半導体装置１は、ドレイン電極１１、ソース電極１２、入力電極１３、基準電圧電極１４、イネーブル電極１５、センス電極１６、ゲート制御配線１７、パワーＭＩＳＦＥＴ９及びコントローラ１０を含む。
　ドレイン電極１１（＝電源電極ＶＢＢ）は、直流電源２に接続される。ドレイン電極１１は、パワーＭＩＳＦＥＴ９及びコントローラ１０に電源電圧ＶＢを提供する。電源電圧ＶＢは、１０Ｖ以上２０Ｖ以下であってもよい。一方、ソース電極１２（＝出力電極ＯＵＴ）は、負荷３に接続される。
　入力電極１３（＝入力電極ＩＮ）は、ＭＣＵ［micro　controller　unit］、ＤＣ／ＤＣコンバータ、ＬＤＯ［Low　Drop　Out］レギュレータなどに接続されてもよい。入力電極１３は、コントローラ１０に入力電圧を提供する。入力電圧は、１Ｖ以上１０Ｖ以下であってもよい。基準電圧電極１４は、基準電圧配線（接地端）に接続される。基準電圧電極１４は、パワーＭＩＳＦＥＴ９及びコントローラ１０に基準電圧を提供する。
　イネーブル電極１５は、ＭＣＵに接続されてもよい。イネーブル電極１５には、コントローラ１０の一部又は全部の機能を有効または無効にするための電気信号が入力される。センス電極１６は、コントローラ１０の異常を検出するための電気信号を装置外部に伝達する。なお、センス電極１６は、抵抗器によりプルアップ又はプルダウンされてもよい。
　パワーＭＩＳＦＥＴ９のゲートは、ゲート制御配線１７を介してコントローラ１０（特に後述のゲート制御回路２５）に接続されている。パワーＭＩＳＦＥＴ９のドレインは、ドレイン電極１１に接続されている。パワーＭＩＳＦＥＴ９のソースは、コントローラ１０（特に後述する電流検出回路２７）およびソース電極１２に接続されている。
　コントローラ１０は、センサＭＩＳＦＥＴ２１、入力回路２２、電流・電圧制御回路２３、保護回路２４、ゲート制御回路２５、アクティブクランプ回路２６、電流検出回路２７、電源逆接続保護回路２８および異常検出回路２９を含む。
　センサＭＩＳＦＥＴ２１のゲートは、ゲート制御回路２５に接続されている。センサＭＩＳＦＥＴ２１のドレインは、ドレイン電極１１に接続されている。センサＭＩＳＦＥＴ２１のソースは、電流検出回路２７に接続されている。
　入力回路２２は、入力電極１３および電流・電圧制御回路２３に接続されている。入力回路２２は、シュミットトリガ回路を含んでいてもよい。入力回路２２は、入力電極１３に印加された電気信号の波形を整形する。入力回路２２により生成された信号は、電流・電圧制御回路２３に入力される。
　電流・電圧制御回路２３は、保護回路２４、ゲート制御回路２５、電源逆接続保護回路２８および異常検出回路２９に接続されている。電流・電圧制御回路２３は、ロジック回路を含んでいてもよい。
　電流・電圧制御回路２３は、入力回路２２からの電気信号および保護回路２４からの電気信号に応じて種々の電圧を生成する。電流・電圧制御回路２３は、この形態では、駆動電圧生成回路３０、第１定電圧生成回路３１、第２定電圧生成回路３２および基準電圧・基準電流生成回路３３を含む。
　駆動電圧生成回路３０は、ゲート制御回路２５を駆動するための駆動電圧を生成する。駆動電圧は、電源電圧ＶＢから所定値を差し引いた値に設定されてもよい。駆動電圧生成回路３０は、電源電圧ＶＢから５Ｖを差し引いた５Ｖ以上１５Ｖ以下の駆動電圧を生成してもよい。駆動電圧は、ゲート制御回路２５に入力される。
　第１定電圧生成回路３１は、保護回路２４を駆動するための第１定電圧を生成する。第１定電圧生成回路３１は、ツェナーダイオードまたはレギュレータ回路（ここではツェナーダイオード）を含んでいてもよい。第１定電圧は、１Ｖ以上５Ｖ以下であってもよい。第１定電圧は、保護回路２４（より具体的には、後述する負荷オープン検出回路３５等）に入力される。
　第２定電圧生成回路３２は、保護回路２４を駆動するための第２定電圧を生成する。第２定電圧生成回路３２は、ツェナーダイオードまたはレギュレータ回路（ここではレギュレータ回路）を含んでいてもよい。第２定電圧は、１Ｖ以上５Ｖ以下であってもよい。第２定電圧は、保護回路２４（より具体的には、後述する過熱保護回路３６及び低電圧誤動作抑制回路３７）に入力される。
　基準電圧・基準電流生成回路３３は、各種回路の基準電圧および基準電流を生成する。基準電圧は、１Ｖ以上５Ｖ以下であってもよい。基準電流は、１ｍＡ以上１Ａ以下であってもよい。基準電圧および基準電流は、各種回路に入力される。各種回路がコンパレータを含む場合、基準電圧および基準電流は、当該コンパレータに入力されてもよい。
　保護回路２４は、電流・電圧制御回路２３、ゲート制御回路２５、異常検出回路２９、パワーＭＩＳＦＥＴ９のソース及びセンサＭＩＳＦＥＴ２１のソースに接続されている。保護回路２４は、過電流保護回路３４、負荷オープン検出回路３５、過熱保護回路３６および低電圧誤動作抑制回路３７を含む。
　過電流保護回路３４は、過電流からパワーＭＩＳＦＥＴ９を保護する。過電流保護回路３４は、ゲート制御回路２５およびセンサＭＩＳＦＥＴ２１のソースに接続されている。過電流保護回路３４は、電流モニタ回路を含んでいてもよい。過電流保護回路３４によって生成された信号は、ゲート制御回路２５（より具体的には、後述する駆動信号出力回路４０）に入力される。
　負荷オープン検出回路３５は、パワーＭＩＳＦＥＴ９のショート状態及びオープン状態を検出する。負荷オープン検出回路３５は、電流・電圧制御回路２３及びパワーＭＩＳＦＥＴ９のソースに接続されている。負荷オープン検出回路３５により生成された信号は、電流・電圧制御回路２３に入力される。
　過熱保護回路３６は、パワーＭＩＳＦＥＴ９の温度を監視し、過度な温度上昇からパワーＭＩＳＦＥＴ９を保護する。過熱保護回路３６は、電流・電圧制御回路２３に接続されている。過熱保護回路３６は、感温ダイオードまたはサーミスタ等の感温デバイスを含んでいてもよい。過熱保護回路３６によって生成された信号は、電流・電圧制御回路２３に入力される。
　低電圧誤動作抑制回路３７は、電源電圧ＶＢが所定値未満である場合にパワーＭＩＳＦＥＴ９が誤動作するのを抑制する。低電圧誤動作抑制回路３７は、電流・電圧制御回路２３に接続されている。低電圧誤動作抑制回路３７によって生成された信号は、電流・電圧制御回路２３に入力される。
　ゲート制御回路２５は、パワーＭＩＳＦＥＴ９のオン状態及びオフ状態、並びに、センサＭＩＳＦＥＴ２１のオン状態及びオフ状態を制御する。ゲート制御回路２５は、電流・電圧制御回路２３、保護回路２４、パワーＭＩＳＦＥＴ９のゲートおよびセンサＭＩＳＦＥＴ２１のゲートに接続されている。
　ゲート制御回路２５は、電流・電圧制御回路２３からの電気信号および保護回路２４からの電気信号に応じて、ゲート制御配線１７にゲート制御信号ＶＧを出力する。ゲート制御信号ＶＧは、ゲート制御配線１７を介してパワーＭＩＳＦＥＴ９のゲートおよびセンサＭＩＳＦＥＴ２１のゲートにそれぞれ入力される。ゲート制御回路２５は、具体的に述べると、入力電極１３に印加された電気信号（入力信号）に応じてゲート制御信号ＶＧを制御することによりパワーＭＩＳＦＥＴ９をオン／オフする。
　ゲート制御回路２５は、より具体的には、発振回路３８、チャージポンプ回路３９および駆動信号出力回路４０を含む。発振回路３８は、電流・電圧制御回路２３からの電気信号に応じて発振し、所定の電気信号を生成する。発振回路３８によって生成された電気信号は、チャージポンプ回路３９に入力される。チャージポンプ回路３９は、発振回路３８からの電気信号に基づいて昇圧電圧ＶＣＰを生成する。チャージポンプ回路３９によって生成される昇圧電圧ＶＣＰは、駆動信号出力回路４０に入力される。
　駆動信号出力回路４０は、チャージポンプ回路３９から出力される昇圧電圧ＶＣＰを受けて動作し、保護回路２４（より具体的には、過電流保護回路３４）からの電気信号に応じてゲート制御信号ＶＧを生成する。ゲート制御信号ＶＧは、ゲート制御配線１７を介してパワーＭＩＳＦＥＴ９のゲートおよびセンサＭＩＳＦＥＴ２１のゲートに入力される。センサＭＩＳＦＥＴ２１およびパワーＭＩＳＦＥＴ９は、ゲート制御回路２５によって同時に制御される。
　アクティブクランプ回路２６は、逆起電力からパワーＭＩＳＦＥＴ９を保護する。アクティブクランプ回路２６は、ドレイン電極１１、パワーＭＩＳＦＥＴ９のゲートおよびセンサＭＩＳＦＥＴ２１のゲートに接続されている。アクティブクランプ回路２６は、複数のダイオードを含んでいてもよい。
　アクティブクランプ回路２６は、互いに順バイアス接続された複数のダイオードを含んでいてもよい。アクティブクランプ回路２６は、互いに逆バイアス接続された複数のダイオードを含んでいてもよい。アクティブクランプ回路２６は、互いに順バイアス接続された複数のダイオード、および、互いに逆バイアス接続された複数のダイオードを含んでいてもよい。
　複数のダイオードは、ｐｎ接合ダイオード、または、ツェナーダイオード、もしくは、ｐｎ接合ダイオードおよびツェナーダイオードを含んでいてもよい。アクティブクランプ回路２６は、互いにバイアス接続された複数のツェナーダイオードを含んでいてもよい。アクティブクランプ回路２６は、互いに逆バイアス接続されたツェナーダイオードおよびｐｎ接合ダイオードを含んでいてもよい。
　電流検出回路２７は、パワーＭＩＳＦＥＴ９およびセンサＭＩＳＦＥＴ２１を流れる電流を検出する。電流検出回路２７は、保護回路２４、異常検出回路２９、パワーＭＩＳＦＥＴ９のソースおよびセンサＭＩＳＦＥＴ２１のソースに接続されている。電流検出回路２７は、パワーＭＩＳＦＥＴ９によって生成された電気信号（＝出力電流ＩＯＵＴ）およびセンサＭＩＳＦＥＴ２１によって生成された電気信号（＝出力電流ＩＯＵＴと同じ挙動を示すセンス電流ＩＳＮＳ）に応じて、電流検出信号を生成する。電流検出信号は、異常検出回路２９に入力される。
　電源逆接続保護回路２８は、直流電源２が逆接続された際に、逆電圧から電流・電圧制御回路２３及びパワーＭＩＳＦＥＴ９等を保護する。電源逆接続保護回路２８は、基準電圧電極１４および電流・電圧制御回路２３に接続されている。
　異常検出回路２９は、保護回路２４の電圧を監視する。異常検出回路２９は、電流・電圧制御回路２３、保護回路２４および電流検出回路２７に接続されている。過電流保護回路３４、負荷オープン検出回路３５、過熱保護回路３６および低電圧誤動作抑制回路３７のいずれかに異常（電圧の変動等）が生じた場合、異常検出回路２９は、保護回路２４の電圧に応じた異常検出信号を生成し、外部に出力する。
　異常検出回路２９は、より具体的には、第１マルチプレクサ回路４１および第２マルチプレクサ回路４２を含む。第１マルチプレクサ回路４１は、２つの入力部、１つの出力部および１つの選択制御入力部を含む。第１マルチプレクサ回路４１の入力部には、保護回路２４および電流検出回路２７がそれぞれ接続されている。第１マルチプレクサ回路４１の出力部には、第２マルチプレクサ回路４２が接続されている。第１マルチプレクサ回路４１の選択制御入力部には、電流・電圧制御回路２３が接続されている。
　第１マルチプレクサ回路４１は、電流・電圧制御回路２３からの電気信号、保護回路２４からの電圧検出信号および電流検出回路２７からの電流検出信号に応じて、異常検出信号を生成する。第１マルチプレクサ回路４１によって生成された異常検出信号は、第２マルチプレクサ回路４２に入力される。
　第２マルチプレクサ回路４２は、２つの入力部および１つの出力部を含む。第２マルチプレクサ回路４２の入力部には、第２マルチプレクサ回路４２の出力部およびイネーブル電極１５がそれぞれ接続されている。第２マルチプレクサ回路４２の出力部には、センス電極１６が接続されている。
　イネーブル電極１５にＭＣＵが接続され、センス電極１６にプルアップ用またはプルダウン用の抵抗器が接続されている場合、ＭＣＵからイネーブル電極１５にオン信号が入力され、センス電極１６から異常検出信号が取り出される。異常検出信号は、センス電極１６に接続された抵抗器によって電気信号に変換される。半導体装置１の状態異常は、この電気信号に基づいて検出される。
＜過電流保護回路に関する考察＞
　大電流を取り扱うＩＰＤなどの半導体装置１では、過電流保護回路３４の制御方式として、過電流保護動作時に半導体装置１（特にパワーＭＩＳＦＥＴ９）の温度が上がりにくいヒカップ型が採用され得る。
　過電流保護回路３４をヒカップ型とした場合には、出力電流ＩＯＵＴが所定の過電流検出閾値に達した時点で出力電流ＩＯＵＴが遮断され、その後、所定のリトライ時間（クールダウン時間）が経過した時点で出力電流ＩＯＵＴの遮断状態が解除される。なお、上記一連のヒカップ制御は、出力電流ＩＯＵＴの過電流状態が解消されるまで繰り返される。
　ところで、半導体装置１は、様々な負荷３に電力を供給するための車載ＩＰＤとして、車両に搭載され得る。その場合、半導体装置１には、抵抗性、誘導性、又は、容量性の負荷３（車両の電球など）が接続され得る。
　例えば、低温状態で起動した車両の電球（バルブランプなど）は、フィラメントを加熱するために大量の突入電流を必要とする。すなわち、電球の点灯直後には、フィラメントの温度及び抵抗値が非常に低いので、大量の突入電流が瞬時的に流れる。その後、フィラメントの温度及び抵抗値が上昇していくと、電球に流れる電流が安定点に至る。その時点では、フィラメントの抵抗値が起動時と比較してはるかに低い値となる。
　図３は、バルブランプ（例えば５５Ｗハロゲンランプ）の起動時に流れる突入電流の挙動（過渡応答特性）を示す図である。なお、横軸は時間を示しており、縦軸が突入電流を示している。
　本図で示したように、バルブランプの起動時に流れる突入電流の挙動は、時間の経過と共に電流値が急峻に減少又は減衰していく第１フェイズφ１（＝突入フェイズ）と、時間の経過に依ることなく電流値がほぼ一定となる第２フェイズφ２（＝静定フェイズ）に大別される。なお、第１フェイズφ１で流れる突入電流の初期値は、第２フェイズφ２で流れる突入電流の数倍もの大きさとなる。
　バルブランプの起動に支障を来さないように上記の突入電流を許容するためには、過電流保護回路３４の過電流検出閾値ＩＯＣＤを非常に大きい電流値（＞第１フェイズφ１で流れる突入電流の初期値）に設定する必要がある。
　しかしながら、このような大電流は、バルブランプの起動時にのみ必要であり、バルブランプの定常動作時に流れる電流と比べれば大き過ぎる。そのため、出力電流ＩＯＵＴが過電流状態に陥った場合、従前のヒカップ制御では、瞬時的な大電流が何度も繰り返して流れ続けることになる。従って、時間の経過と共に半導体装置１（特にパワーＭＩＳＦＥＴ９）の発熱が蓄積していくので、半導体装置１の信頼性を損なうおそれがある。
　一方、単純に過電流検出閾値ＩＯＣＤを引き下げると、バルブランプの起動時にヒカップ制御が掛かることになる。従前のヒカップ制御では、リトライ時間が固定値（例えば数十ｍｓ）に設定されているので、バルブランプの起動に支障を来すおそれがある。
　以下では、上記の考察を鑑み、突入電流の確保と適切な過電流保護を両立することのできる過電流保護回路３４を提案する。
＜過電流保護回路＞
　図４は、過電流保護回路３４の一構成例を示す図である。本構成例の過電流保護回路３４は、パワーＭＩＳＦＥＴ９に流れる出力電流ＩＯＵＴを監視対象電流とし、ヒカップ制御によって出力電流ＩＯＵＴを制限する異常保護回路の一種である。
　例えば、過電流保護回路３４は、過電流検出部３４１と、電流遮断部３４２と、遮断解除部３４３と、閾値制御部３４４と、を含んでもよい。
　過電流検出部３４１は、出力電流ＩＯＵＴと過電流検出閾値ＩＯＣＤとを比較して過電流検出信号ＯＣＤ＿Ｆを生成する。本図に即して述べると、過電流検出部３４１は、電流源ＣＳ１及びＣＳ２と、抵抗Ｒ１及びＲ２と、コンパレータＣＭＰと、を含む。
　電流源ＣＳ１及びＣＳ２それぞれの第１端は、いずれも昇圧電圧ＶＣＰの印加端に接続されている。電流源ＣＳ１の第２端と抵抗Ｒ１の第１端は、いずれも第１電圧Ｖ１（＝過電流検出閾値電圧に相当）の印加端としてコンパレータＣＭＰの反転入力端（－）に接続されている。電流源ＣＳ２の第２端と抵抗Ｒ２の第２端は、いずれも第２電圧Ｖ２（＝センス電圧に相当）の印加端としてコンパレータＣＭＰの非反転入力端（＋）とセンサＭＩＳＦＥＴ２１のソースに接続されている。抵抗Ｒ１及びＲ２それぞれの第２端は、いずれもソース電極１２（出力電極）に接続されている。
　電流源ＣＳ１及びＣＳ２は、それぞれ、閾値制御部３４４で設定される基準電流ＩＲＥＦ（例えば後出の電流源ＣＳ０に流れる基準電流ＩＲＥＦのミラー電流）を生成する。従って、Ｖ１＝ＩＲＥＦ×Ｒ１となり、Ｖ２＝（ＩＲＥＦ＋ＩＳＮＳ）×Ｒ２となる。
　コンパレータＣＭＰは、反転入力端（－）に入力される第１電圧Ｖ１と、非反転入力端（＋）に入力される第２電圧Ｖ２とを比較して過電流検出信号ＯＣＤ＿Ｆを生成する。従って、過電流検出信号ＯＣＤ＿Ｆは、Ｖ１＞Ｖ２であるときにローレベル（＝過電流未検出時の論理レベル）となり、Ｖ１＜Ｖ２であるときにハイレベル（＝過電流検出時の論理レベル）となる。
　電流遮断部３４２は、出力電流ＩＯＵＴが過電流検出閾値ＩＯＣＤに達したときに出力電流ＩＯＵＴを遮断する。本図に即して述べると、電流遮断部３４２は、ＲＳフリップフロップＦＦ１を含む。
　ＲＳフリップフロップＦＦ１は、セット端（Ｓ）に入力されるセット信号ＳＥＴと、リセット端（Ｒ）に入力される過電流検出信号ＯＣＤ＿Ｆに応じて、出力端（Ｑ）から出力されるオン信号ＯＮの論理レベルを切り替える。例えば、オン信号ＯＮは、セット信号ＳＥＴのパルスエッジ（例えば立上りエッジ）をトリガとしてハイレベルにセットされ、過電流検出信号ＯＣＤ＿Ｆのパルスエッジ（例えば立上りエッジ）をトリガとしてローレベルにリセットされる。
　駆動信号出力回路４０は、過電流保護回路３４から出力されるオン信号ＯＮに応じてゲート制御信号ＶＧを生成する。例えば、ゲート制御信号ＶＧは、オン信号ＯＮがハイレベルであるときにハイレベル（＝ＶＣＰ）となり、オン信号ＯＮがローレベルであるときにローレベル（＝ＶＯＵＴ）となる。
　遮断解除部３４３は、出力電流ＩＯＵＴが過電流検出閾値ＩＯＣＤに達してからリトライ時間Ｔ１（＝第１時間に相当）が経過したときに出力電流ＩＯＵＴの遮断を解除する。本図に即して述べると、遮断解除部３４３は、ＤフリップフロップＦＦ２と、タイマロジックＵ１と、論理積演算器ＡＮＤ１及びＡＮＤ２と、を含む。
　ＤフリップフロップＦＦ２は、リセット信号ＲＳＴがハイレベル（＝リセット解除時の論理レベル）であるときに動作状態となる。例えば、ＤフリップフロップＦＦ２は、クロック端（＞）に入力される過電流検出信号ＯＣＤ＿Ｆのパルスエッジ（例えば立上りエッジ）をトリガとして、データ入力端（Ｄ）に入力されるハイレベル信号（例えば電源電圧ＶＣＣ）をラッチすることにより、出力端（Ｑ）から出力されるタイマイネーブル信号ＴＥＮをハイレベルにセットする。一方、リセット信号ＲＳＴがローレベル（＝リセット時の論理レベル）であるときには、ＤフリップフロップＦＦ２が非動作状態となり、タイマイネーブル信号ＴＥＮがローレベルにリセットされる。
　タイマロジックＵ１は、タイマイネーブル信号ＴＥＮがハイレベル（＝イネーブル時の論理レベル）であるときに動作状態となる。例えば、タイマロジックＵ１は、発振器とカウンタを含み、新規なヒカップ制御（詳細は後述）に必要な各種の制御信号（タイマロジック信号ＯＣＤ２～ＯＣＤ６、リトライ信号ＲＥＴＲＹ、及び、カウント完了信号ＤＯＮＥ）を生成する。なお、リセット信号ＲＳＴがローレベル（＝リセット時の論理レベル）であるときには、上記各種の制御信号がそれぞれの初期値にリセットされる。また、タイマロジックＵ１は、過電流検出信号ＯＣＤ＿Ｆの入力を受け付けていてもよい。
　論理積演算器ＡＮＤ１は、低電圧誤動作抑制信号ＵＶＬＯと入力信号ＩＮとの論理積演算によりリセット信号ＲＳＴを生成する。従って、リセット信号ＲＳＴは、低電圧誤動作抑制信号ＵＶＬＯと入力信号ＩＮの少なくも一方がローレベルであるときにローレベルとなり、低電圧誤動作抑制信号ＵＶＬＯと入力信号ＩＮの双方がハイレベルであるときにハイレベルとなる。
　論理積演算器ＡＮＤ２は、入力信号ＩＮとリトライ信号ＲＥＴＲＹとの論理積演算によりセット信号ＳＥＴを生成する。従って、セット信号ＳＥＴは、入力信号ＩＮとリトライ信号ＲＥＴＲＹの少なくも一方がローレベルであるときにローレベルとなり、入力信号ＩＮとリトライ信号ＲＥＴＲＹの双方がハイレベルであるときにハイレベルとなる。
　閾値制御部３４４は、出力電流ＩＯＵＴが過電流検出閾値ＩＯＣＤに達してからリトライ時間Ｔ１が経過したときに過電流検出閾値ＩＯＣＤを引き下げる。本図に即して述べると、閾値制御部３４４は、基準電流設定部Ｕ２と電流源ＣＳ０を含む。
　基準電流設定部Ｕ２は、タイマロジック信号ＯＣＤ２～ＯＣＤ６に応じて基準電流ＩＲＥＦを設定する。
　電流源ＣＳ０は、昇圧電圧ＶＣＰの印加端と固定電位端との間に接続されており、基準電流設定部Ｕ２で設定された基準電流ＩＲＥＦを生成する。
　図５は、過電流保護動作の一例を示す図であり、上から順に、入力信号ＩＮ、過電流検出信号ＯＣＤ＿Ｆ、リセット信号ＲＳＴ、タイマイネーブル信号ＴＥＮ、オン信号ＯＮ、リトライ信号ＲＥＴＲＹ、カウント完了信号ＤＯＮＥ、タイマロジック信号ＯＣＤ２～ＯＣＤ６、基準電流ＩＲＥＦ、及び、出力電流ＩＯＵＴが描写されている。
　なお、本図では、ソース電極１２に地絡（＝接地端またはこれに準ずる低電位端への短絡異常）が生じており、出力電流ＩＯＵＴが過電流状態に陥っているものとする。
　時刻ｔ１において、入力信号ＩＮがハイレベルに立ち上がると、これに伴ってリセット信号ＲＳＴもハイレベルに立ち上がる。従って、ＤフリップフロップＦＦ２及びタイマロジックＵ１がいずれもリセット解除状態となる。ただし、この時点では、タイマイネーブル信号ＥＮがローレベルである。従って、タイマロジックＵ１は動作を開始しておらず、各種の制御信号は、それぞれの初期値（ＲＥＴＲＹ＝Ｈ、ＤＯＮＥ＝Ｌ、ＯＣＤ２＝ＯＣＤ３＝ＯＣＤ４＝ＯＣＤ５＝ＯＣＤ６＝Ｈ）となる。
　なお、タイマロジック信号ＯＣＤ２～ＯＣＤ６がいずれもハイレベルであるとには、基準電流ＩＲＥＦが第１設定値ＩＲＥＦ１（＝複数の候補値のうち最も大きい値）に設定される。言い換えると、過電流検出閾値ＩＯＣＤが第１設定値ＩＯＣＤ１（＝複数の候補値のうち最も大きい値）に設定される。
　その後、オン信号ＯＮがハイレベルにセットされてパワーＭＩＳＦＥＴ９がオンされると、ソース電極１２の地絡に起因して過大な出力電流ＩＯＵＴが流れる。従って、時刻ｔ２では、出力電流ＩＯＵＴが第１設定値ＩＯＣＤ１に達し、過電流検出信号ＯＣＤ＿Ｆがハイレベルに立ち上がる。その結果、オン信号ＯＮがローレベルにリセットされてパワーＭＩＳＦＥＴ９がオフされるので、出力電流ＩＯＵＴが遮断された状態となる。
　また、過電流検出信号ＯＣＤ＿Ｆがハイレベルに立ち上がると、タイマイネーブル信号ＴＥＮがハイレベルにセットされるので、タイマロジックＵ１が動作状態となる。具体的には、タイマロジックＵ１に内蔵された発振器とカウンタが動作状態となり、リトライ時間Ｔ１のカウントが開始される。なお、過電流検出信号ＯＣＤ＿Ｆが初めてハイレベルに立ち上がったときには、リトライ時間Ｔ１が第１設定値Ｔ１ａ（＝複数候補値のうち最も短い値、例えば数ｍｓ）に設定される。
　過電流検出信号ＯＣＤ＿Ｆがハイレベルに立ち上がってからリトライ時間Ｔ１（＝Ｔ１ａ）が経過すると、タイマロジックＵ１は、リトライ信号ＲＥＴＲＹ（延いてはセット信号ＳＥＴ）を一旦ローレベルに立ち下げた後、再びハイレベルに立ち上げる。
　また、タイマロジックＵ１は、上記したリトライ信号ＲＥＴＲＹのパルス駆動に同期して、タイマロジック信号ＯＣＤ２をローレベルに立ち下げる。なお、タイマロジック信号ＯＣＤ２がローレベルであってタイマロジック信号ＯＣＤ３～ＯＣＤ６がハイレベルであるときには、基準電流ＩＲＥＦが第２設定値ＩＲＥＦ２（＝先出の第１設定値ＩＲＥＦ１よりも１段階小さい値）に設定される。言い換えると、過電流検出閾値ＩＯＣＤが第１設定値ＩＯＣＤ１から第２設定値ＩＯＣＤ２に引き下げられる。
　その後、オン信号ＯＮがハイレベルにセットされてパワーＭＩＳＦＥＴ９がオンされると、出力電流ＩＯＵＴの遮断が解除される。このとき、出力電流ＩＯＵＴの過電流状態が解消していなければ、再び過大な出力電流ＩＯＵＴが流れる。従って、時刻ｔ３では、出力電流ＩＯＵＴが第２設定値ＩＯＣＤ２に達し、過電流検出信号ＯＣＤ＿Ｆがハイレベルに立ち上がる。その結果、オン信号ＯＮがローレベルにリセットされてパワーＭＩＳＦＥＴ９がオフされるので、出力電流ＩＯＵＴが遮断された状態となる。
　また、タイマロジックＵ１は、過電流検出信号ＯＣＤ＿Ｆが再びハイレベルに立ち上がったことを受けて、リトライ時間Ｔ１のカウントを再開する。なお、過電流検出信号ＯＣＤ＿Ｆの立ち上がりが２回目であるときには、リトライ時間Ｔ１が第１設定値Ｔ１ａよりも長い第２設定値Ｔ１ｂに設定される。すなわち、リトライ時間Ｔ１は、過電流検出閾値ＩＯＣＤが小さいほど長くなる。
　過電流検出信号ＯＣＤ＿Ｆがハイレベルに立ち上がってからリトライ時間Ｔ１（＝Ｔ１ｂ）が経過すると、タイマロジックＵ１は、先と同様、リトライ信号ＲＥＴＲＹ（延いてはセット信号ＳＥＴ）を一旦ローレベルに立ち下げた後、再びハイレベルに立ち上げる。
　また、タイマロジックＵ１は、上記したリトライ信号ＲＥＴＲＹのパルス駆動に同期して、タイマロジック信号ＯＣＤ３をローレベルに立ち下げる。なお、タイマロジック信号ＯＣＤ２及びＯＣＤ３がローレベルであってタイマロジック信号ＯＣＤ４～ＯＣＤ６がハイレベルであるときには、基準電流ＩＲＥＦが第３設定値ＩＲＥＦ３（＝先出の第２設定値ＩＲＥＦ２よりも１段階小さい値）に設定される。言い換えると、過電流検出閾値ＩＯＣＤが第２設定値ＩＯＣＤ２から第３設定値ＩＯＣＤ３に引き下げられる。
　その後も、上記と同様に、リトライ時間Ｔ１及び過電流検出閾値ＩＯＣＤを変えながらヒカップ制御による過電流保護動作が継続される。
　時刻ｔ４で出力電流ＩＯＵＴが第３設定値ＩＯＣＤ３に達すると、リトライ時間Ｔ１が第３設定値Ｔ１ｃ（＞Ｔ１ｂ）に設定される。そして、リトライ時間Ｔ１（＝Ｔ１ｃ）のカウントが完了すると、リトライ信号ＲＥＴＲＹがパルス駆動されると共に、タイマロジック信号ＯＣＤ４がローレベルに立ち下げられて、基準電流ＩＲＥＦが第４設定値ＩＲＥＦ４（＜ＩＲＥＦ３）に設定される。言い換えると、過電流検出閾値ＩＯＣＤが第４設定値ＩＯＣＤ４（＜ＩＯＣＤ３）に引き下げられる。
　時刻ｔ５で出力電流ＩＯＵＴが第４設定値ＩＯＣＤ４に達すると、リトライ時間Ｔ１が第４設定値Ｔ１ｄ（＞Ｔ１ｃ）に設定される。そして、リトライ時間Ｔ１（＝Ｔ１ｄ）のカウントが完了すると、リトライ信号ＲＥＴＲＹがパルス駆動されると共に、タイマロジック信号ＯＣＤ５がローレベルに立ち下げられて、基準電流ＩＲＥＦが第５設定値ＩＲＥＦ５（＜ＩＲＥＦ４）に設定される。言い換えると、過電流検出閾値ＩＯＣＤが第５設定値ＩＯＣＤ５（＜ＩＯＣＤ４）に引き下げられる。
　時刻ｔ６で出力電流ＩＯＵＴが第５設定値ＩＯＣＤ５に達すると、リトライ時間Ｔ１が第５設定値Ｔ１ｅ（≧Ｔ１ｄ）に設定される。そして、リトライ時間Ｔ１（＝Ｔ１ｅ）のカウントが完了すると、リトライ信号ＲＥＴＲＹがパルス駆動されると共に、タイマロジック信号ＯＣＤ６がローレベルに立ち下げられて、基準電流ＩＲＥＦが第６設定値ＩＲＥＦ６（＜ＩＲＥＦ５）に設定される。言い換えると、過電流検出閾値ＩＯＣＤが第６設定値ＩＯＣＤ６（＜ＩＯＣＤ５）に引き下げられる。
　時刻ｔ７で出力電流ＩＯＵＴが第６設定値ＩＯＣＤ６に達すると、リトライ時間Ｔ１が第６設定値Ｔ１ｆ（≧Ｔ１ｅ）に設定される。そして、リトライ時間Ｔ１（＝Ｔ１ｆ）のカウントが完了すると、リトライ信号ＲＥＴＲＹがパルス駆動されると共に、基準電流ＩＲＥＦが第７設定値ＩＲＥＦ７（＝ＩＲＥＦ６）に設定される。言い換えると、過電流検出閾値ＩＯＣＤが第７設定値ＩＯＣＤ７（＝ＩＯＣＤ６）に設定される。
　時刻ｔ８において、出力電流ＩＯＵＴが第７設定値ＩＯＣＤ７に達し、過電流検出信号ＯＣＤ＿Ｆに７発目のパルスが立ち上がると、タイマロジックＵ１は、カウント完了信号ＤＯＮＥをパルス駆動する。
　例えば、電流遮断部３４２は、カウント完了信号ＤＯＮＥのパルスエッジをトリガとしてオン信号ＯＮをローレベルにラッチするとよい。具体的には、ＲＳフリップフロップＦＦ１と駆動信号出力回路４０との間にカウント完了信号ＤＯＮＥの入力を受け付けるラッチ回路を挿入してもよいし、或いは、駆動信号出力回路４０の入力段に同様のラッチ機能を組み込んでもよい。
　このような構成を採用すれば、出力電流ＩＯＵＴの遮断回数が所定値に達したときに出力電流ＩＯＵＴをオフラッチすることができる。従って、半導体装置１の信頼性を高めることが可能となる。
　なお、時刻ｔ９～ｔ１０で示したように、入力信号ＩＮをローレベルに立ち下げることにより、リセット信号ＲＳＴがローレベルに立ち下がる。従って、タイマロジックＵ１の動作状態が全てリセットされる。すなわち、タイマロジックＵ１で生成される各種の制御信号（タイマロジック信号ＯＣＤ２～ＯＣＤ６、リトライ信号ＲＥＴＲＹ、及び、カウント完了信号ＤＯＮＥ）がそれぞれの初期値にリセットされ、出力電流ＩＯＵＴのオフラッチ状態が解除される。
　図６は、過電流検出閾値ＩＯＣＤの引き下げ挙動を示す図である。本図の実線及び細い破線は、過電流検出閾値ＩＯＣＤ及び出力電流ＩＯＵＴを示している（図５と同様）。また、本図の破線は、バルブランプの突入電流を示している（図３と同様）。
　先述の新規なヒカップ制御において、リトライ毎に設定される過電流検出閾値ＩＯＣＤは、バルブランプの起動時に流れる突入電流の挙動に合わせて段階的に引き下げていくとよい。本図に即して述べると、過電流検出閾値ＩＯＣＤは、バルブランプの起動時に流れる突入電流の挙動と一致するように、適切に設定されたリトライ時間Ｔ１を空けながら合計６回引き下げられる。
　なお、先述したように、バルブランプの起動時に流れる突入電流の挙動は、時間の経過と共に電流値が急峻に減少又は減衰していく第１フェイズφ１（＝突入フェイズ）と、時間の経過に依ることなく電流値がほぼ一定となる第２フェイズφ２（＝静定フェイズ）に大別される。
　第１フェイズφ１では、初めて出力電流ＩＯＵＴの過電流状態が検出されてから４回のリトライが行われる。過電流検出閾値ＩＯＣＤは、所定の減衰係数（例えば２０％）を持つ突入電流に合わせてリトライ毎に引き下げられていく（ＩＯＣＤ１→ＩＯＣＤ２→ＩＯＣＤ３→ＩＯＣＤ４→ＩＯＣＤ５）。
　一方、第２フェイズφ２では、バルブランプの負荷が定常バイアス状態に落ち着くと予想される。そのため、過電流検出閾値ＩＯＣＤを維持したまま２回のリトライが行われる（ＩＯＣＤ６、ＩＯＣＤ７）。
　このように、バルブランプの起動時に流れる突入電流の挙動に合わせて過電流検出閾値ＩＯＣＤを引き下げていく構成であれば、仮に、想定よりも高いワット数のバルブランプが外付けされたとしても適切な過電流保護を掛けることができる。
　具体的に述べると、バルブランプの起動直後には、より大きい突入電流を許容しつつ、より短いリトライ間隔でヒカップ制御が行われるので、バルブランプのフィラメントを速やかに加熱することができる。
　一方、バルブランプが定常状態に至る頃には、過電流検出閾値ＩＯＣＤが十分に引き下げられている上、リトライ間隔も引き延ばされている。従って、ヒカップ制御による出力電流ＩＯＵＴの遮断と解除を繰り返す状況が続いたとしても、半導体装置１（特にパワーＭＩＳＦＥＴ９）の発熱が蓄積しにくくなるので、半導体装置１の信頼性を高めることが可能となる。
＜第１変形例＞
　先述のヒカップ制御では、出力電流ＩＯＵＴが過電流検出閾値ＩＯＣＤの初期値（＝第１設定値ＩＯＣＤ１）に達して過電流保護動作が掛からない限り、過電流検出閾値ＩＯＣＤが初期値から引き下げられることはない。また、ヒカップ制御による過電流保護動作が掛かって数回のリトライが行われた場合であっても、その後に出力電流ＩＯＵＴが減少した場合には、過電流検出閾値ＩＯＣＤが最後まで引き下げられない場合がある。
　そこで、ヒカップ制御の変形例としては、出力電流ＩＯＵＴが過電流検出閾値ＩＯＣＤに達してからリトライ時間Ｔ１が経過したときだけでなく、過電流保護回路３４が起動してから出力電流ＩＯＵＴが過電流検出閾値ＩＯＣＤに達することなくインターバル時間Ｔ２（＝第２時間に相当）が経過したとき、又は、過電流検出閾値ＩＯＣＤを引き下げてから出力電流ＩＯＵＴが過電流検出閾値ＩＯＣＤに達することなくインターバル時間Ｔ２が経過したときにも過電流検出閾値ＩＯＣＤを引き下げるようにしてもよい。
　なお、上記のインターバル時間Ｔ２は、リトライ時間Ｔ１と同じく、過電流検出閾値ＩＯＣＤが小さいほど長くなるように設定すればよい。
＜第２変形例＞
　先述のヒカップ制御では、リトライ時間Ｔ１及び過電流検出閾値ＩＯＣＤをバルブランプの突入電流に合わせて設定される。これを発展した変形例として、リトライ時間Ｔ１及び過電流検出閾値ＩＯＣＤの少なくとも一方は、パワーＭＩＳＦＥＴ９の温度Ｔｊ、又はパワーＭＩＳＦＥＴ９とコントローラ１０（電流・電圧制御回路２３など）との温度差ΔＴｊに応じて調整してもよい。
　具体的に述べると、上記の温度Ｔｊ又は温度差ΔＴｊが高いほど、リトライ時間Ｔ１を延長したり、過電流検出閾値ＩＯＣＤを引き下げたりしてもよい。このように、温度情報を加味したヒカップ制御によれば、より適切な過電流保護を掛けることができるので、半導体装置１の信頼性をさらに高めることが可能となる。
＜車両への適用＞
　図７は、車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリから電力供給を受けて動作する種々の電子機器を搭載している。
　車両Ｘには、エンジン車のほか、電動車（ＢＥＶ［battery　electric　vehicle］、ＨＥＶ［hybrid　electric　vehicle］、ＰＨＥＶ／ＰＨＶ（plug-in　hybrid　electric　vehicle／plug-in　hybrid　vehicle］、又は、ＦＣＥＶ／ＦＣＶ（fuel　cell　electric　vehicle／fuel　cell　vehicle］などのｘＥＶ）も含まれる。
　なお、先に説明した半導体装置１は、車両Ｘに搭載される電子機器のいずれにも組み込むことが可能である。
＜総括＞
　以下では、上記で説明した種々の実施形態について総括的に述べる。
　例えば、本明細書中に開示されている過電流保護回路は、監視対象電流と過電流検出閾値とを比較するように構成された過電流検出部と、前記監視対象電流が前記過電流検出閾値に達したときに前記監視対象電流を遮断するように構成された電流遮断部と、前記監視対象電流が前記過電流検出閾値に達してから第１時間が経過したときに前記監視対象電流の遮断を解除するように構成された遮断解除部と、前記監視対象電流が前記過電流検出閾値に達してから前記第１時間が経過したときに前記過電流検出閾値を引き下げるように構成された閾値制御部とを備える構成（第１の構成）とされている。
　なお、上記第１の構成による過電流保護回路において、前記第１時間は、前記過電流検出閾値が小さいほど長くなる構成（第２の構成）にしてもよい。
　また、上記第１又は第２の構成による過電流保護回路において、前記電流遮断部は、前記監視対象電流の遮断回数が所定値に達したときに前記監視対象電流をオフラッチする構成（第３の構成）にしてもよい。
　また、上記第１～第３いずれかの構成による過電流保護回路において、前記閾値制御部は、前記監視対象電流が前記過電流検出閾値に達してから前記第１時間が経過したときだけでなく、前記過電流保護回路が起動してから前記監視対象電流が前記過電流検出閾値に達することなく第２時間が経過したとき、又は、前記過電流検出閾値を引き下げてから前記監視対象電流が前記過電流検出閾値に達することなく前記第２時間が経過したときにも前記過電流検出閾値を引き下げる構成（第４の構成）にしてもよい。
　また、上記第４の構成による過電流保護回路において、前記第２時間は、前記過電流検出閾値が小さいほど長くなる構成（第５の構成）にしてもよい。
　また、上記第１～第５いずれかの構成による過電流保護回路において、前記監視対象電流は、出力トランジスタに流れる出力電流である構成（第６の構成）にしてもよい。
　また、上記第６の構成による過電流保護回路において、前記第１時間及び前記過電流検出閾値の少なくとも一方は、前記出力トランジスタの温度、又は前記出力トランジスタとコントローラとの温度差に応じて調整される構成（第７の構成）にしてもよい。
　また、例えば、本明細書中に開示された半導体装置は、前記出力トランジスタと、上記第６又は第７の構成による過電流保護回路を備える構成（第９の構成）とされている。
　また、例えば、本明細書中に開示されている電子機器は、上記第８の構成による半導体装置を備える構成（第９の構成）とされている。
　また、例えば、本明細書中に開示されている車両は、上記第９の構成による電子機器を備える構成（第１０の構成）とされている。
＜その他の変形例＞
　なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、特許請求の範囲により規定されるものであって、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
　　　１　　半導体装置（ハイサイドスイッチＩＣ）
　　　２　　直流電源
　　　３　　負荷
　　　９　　　パワーＭＩＳＦＥＴ（出力トランジスタ）
　　　１０　　コントローラ
　　　１１　　ドレイン電極（電源電極）
　　　１２　　ソース電極（出力電極）
　　　１３　　入力電極
　　　１４　　基準電圧電極
　　　１５　　イネーブル電極
　　　１６　　センス電極
　　　１７　　ゲート制御配線
　　　２１　　センサＭＩＳＦＥＴ
　　　２２　　入力回路
　　　２３　　電流・電圧制御回路
　　　２４　　保護回路
　　　２５　　ゲート制御回路
　　　２６　　アクティブクランプ回路
　　　２７　　電流検出回路
　　　２８　　電源逆接続保護回路
　　　２９　　異常検出回路
　　　３０　　駆動電圧生成回路
　　　３１　　第１定電圧生成回路
　　　３２　　第２定電圧生成回路
　　　３３　　基準電圧・基準電流生成回路
　　　３４　　過電流保護回路
　　　３４１　　過電流検出部
　　　３４２　　電流遮断部
　　　３４３　　遮断解除部
　　　３４４　　閾値制御部
　　　３５　　負荷オープン検出回路
　　　３６　　過熱保護回路
　　　３７　　低電圧誤動作抑制回路
　　　３８　　発振回路
　　　３９　　チャージポンプ回路
　　　４０　　駆動信号出力回路
　　　４１　　第１マルチプレクサ回路
　　　４２　　第２マルチプレクサ回路
　　　Ａ　　電子機器
　　　ＡＮＤ１、ＡＮＤ２　　論理積演算器
　　　ＣＭＰ　　コンパレータ
　　　ＣＳ０、ＣＳ１、ＣＳ２　　電流源
　　　ＦＦ１　　ＲＳフリップフロップ
　　　ＦＦ２　　Ｄフリップフロップ
　　　Ｌ　　インダクタンス成分
　　　Ｒ　　抵抗成分
　　　Ｒ１、Ｒ２　　抵抗
　　　Ｕ１　　タイマロジック
　　　Ｕ２　　基準電流設定部
　　　Ｘ　　車両

Claims (10)

  1. 　監視対象電流と過電流検出閾値とを比較するように構成された過電流検出部と、
    　前記監視対象電流が前記過電流検出閾値に達したときに前記監視対象電流を遮断するように構成された電流遮断部と、
    　前記監視対象電流が前記過電流検出閾値に達してから第１時間が経過したときに前記監視対象電流の遮断を解除するように構成された遮断解除部と、
    　前記監視対象電流が前記過電流検出閾値に達してから前記第１時間が経過したときに前記過電流検出閾値を引き下げるように構成された閾値制御部と、
    　を備える、過電流保護回路。
  2. 　前記第１時間は、前記過電流検出閾値が小さいほど長くなる、請求項１に記載の過電流保護回路。
  3. 　前記電流遮断部は、前記監視対象電流の遮断回数が所定値に達したときに前記監視対象電流をオフラッチする、請求項１又は２に記載の過電流保護回路。
  4. 　前記閾値制御部は、前記監視対象電流が前記過電流検出閾値に達してから前記第１時間が経過したときだけでなく、前記過電流保護回路が起動してから前記監視対象電流が前記過電流検出閾値に達することなく第２時間が経過したとき、又は、前記過電流検出閾値を引き下げてから前記監視対象電流が前記過電流検出閾値に達することなく前記第２時間が経過したときにも前記過電流検出閾値を引き下げる、請求項１～３のいずれか一項に記載の過電流保護回路。
  5. 　前記第２時間は、前記過電流検出閾値が小さいほど長くなる、請求項４に記載の過電流保護回路。
  6. 　前記監視対象電流は、出力トランジスタに流れる出力電流である、請求項１～５のいずれか一項に記載の過電流保護回路。
  7. 　前記第１時間及び前記過電流検出閾値の少なくとも一方は、前記出力トランジスタの温度、又は、前記出力トランジスタとコントローラとの温度差に応じて調整される、請求項６に記載の過電流保護回路。
  8. 　前記出力トランジスタと、
    　請求項６又は７に記載の過電流保護回路と、
    　を備える、半導体装置。
  9. 　請求項８に記載の半導体装置を備える、電子機器。
  10. 　請求項９に記載の電子機器を備える、車両。
PCT/JP2023/001346 2022-03-04 2023-01-18 過電流保護回路、半導体装置、電子機器、車両 WO2023166874A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-033328 2022-03-04
JP2022033328 2022-03-04

Publications (1)

Publication Number Publication Date
WO2023166874A1 true WO2023166874A1 (ja) 2023-09-07

Family

ID=87883262

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/001346 WO2023166874A1 (ja) 2022-03-04 2023-01-18 過電流保護回路、半導体装置、電子機器、車両

Country Status (1)

Country Link
WO (1) WO2023166874A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011259223A (ja) * 2010-06-09 2011-12-22 Denso Corp スイッチング装置
JP2019122216A (ja) * 2018-01-11 2019-07-22 株式会社デンソー 負荷駆動装置
WO2020145078A1 (ja) * 2019-01-10 2020-07-16 株式会社デンソー 制御装置及び回転電機システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011259223A (ja) * 2010-06-09 2011-12-22 Denso Corp スイッチング装置
JP2019122216A (ja) * 2018-01-11 2019-07-22 株式会社デンソー 負荷駆動装置
WO2020145078A1 (ja) * 2019-01-10 2020-07-16 株式会社デンソー 制御装置及び回転電機システム

Similar Documents

Publication Publication Date Title
US8450982B2 (en) Charge control circuit and charge controlling semiconductor integrated circuit
JP5430608B2 (ja) 半導体スイッチング素子駆動回路
JP2018026963A (ja) 過電流保護回路
US8598859B2 (en) Power supply controller
TWI552525B (zh) 切換用於連接電子系統中兩個節點的拓樸
JP2006086507A (ja) 半導体装置
JP2017152923A (ja) 負荷駆動装置
US6936996B2 (en) Control apparatus for electrical generator of vehicle
JP2008234588A (ja) 電力制御装置
JP4263685B2 (ja) 保護回路
WO2023166874A1 (ja) 過電流保護回路、半導体装置、電子機器、車両
AU2012101415B4 (en) Overvoltage Protection Circuit
US10727760B2 (en) Power conversion device for recording reverse voltage state
KR102345532B1 (ko) 전압 감지 장치
JP2019198171A (ja) 電力供給装置
JP2002186174A (ja) 電源回路の保護回路
JPH07182052A (ja) 過電圧保護装置
JP2007174575A (ja) ２線式電子スイッチ
JP6109976B1 (ja) 自動電圧調整器
WO2024057742A1 (ja) 半導体装置、電子機器、車両
KR101431382B1 (ko) 유도성 부하를 갖는 직류 전원 공급단에서의 돌입 전류 제한 회로
CN211531377U (zh) Led板和照明设备
JP2017195648A (ja) 保護回路、及び、スイッチング電源
JPH09149631A (ja) 電源装置
JP2021082186A (ja) リニアレギュレータ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23763136

Country of ref document: EP

Kind code of ref document: A1