WO2023163061A1 - 配線基板、電子装置及び電子モジュール - Google Patents

配線基板、電子装置及び電子モジュール Download PDF

Info

Publication number
WO2023163061A1
WO2023163061A1 PCT/JP2023/006534 JP2023006534W WO2023163061A1 WO 2023163061 A1 WO2023163061 A1 WO 2023163061A1 JP 2023006534 W JP2023006534 W JP 2023006534W WO 2023163061 A1 WO2023163061 A1 WO 2023163061A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
particles
metal layer
wiring board
adhesion layer
Prior art date
Application number
PCT/JP2023/006534
Other languages
English (en)
French (fr)
Inventor
祐城 竹嶋
義博 細井
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to CN202380020911.8A priority Critical patent/CN118661475A/zh
Publication of WO2023163061A1 publication Critical patent/WO2023163061A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material

Definitions

  • the present disclosure relates to wiring boards, electronic devices, and electronic modules.
  • a wiring board includes: A wiring board comprising a substrate having a first surface and a second surface opposite to the first surface, The substrate is first layer particles located in the surface layer on the first surface side; second layer particles adjacent to the first layer particles on the second surface side; a metal layer positioned at least between the first layer particles and the second layer particles; a first adhesion layer positioned between the first layer particles and the metal layer and in contact with the first layer particles and the metal layer; a second adhesion layer positioned between the second layer particles and the metal layer and in contact with the second layer particles and the metal layer; have
  • the electronic device of the present disclosure includes: the above wiring board; an electronic device mounted on the wiring board; Prepare.
  • the electronic module of the present disclosure includes: the electronic device described above; a module substrate on which the electronic device is mounted; Prepare.
  • FIG. 1 is a vertical cross-sectional view of a wiring board according to an embodiment of the present disclosure
  • FIG. It is the longitudinal cross-sectional view which expanded C1 part of FIG. 1A.
  • It is the longitudinal cross-sectional view which expanded the C2 part of FIG. 1A.
  • FIG. 4 is a vertical cross-sectional view of a first example showing the relationship between first layer particles and a metal layer
  • FIG. 6 is a longitudinal sectional view of a second example showing the relationship between the first layer particles and the metal layer
  • FIG. 10 is a vertical cross-sectional view of a third example showing the relationship between the first layer particles and the metal layer
  • FIG. 4 is a vertical cross-sectional view of a first example showing the relationship between first layer particles and a metal layer
  • FIG. 6 is a longitudinal sectional view of a second example showing the relationship between the first layer particles and the metal layer
  • FIG. 10 is a vertical cross-sectional view of a third example showing the relationship between the first layer particles and the metal layer
  • FIG. 10 is a vertical cross-sectional view of a fourth example showing the relationship between the first layer particles and the metal layer
  • FIG. 11 is a vertical cross-sectional view of a fifth example showing the relationship between the first layer particles and the metal layer
  • FIG. 11 is a vertical cross-sectional view of a sixth example showing the relationship between the first layer particles and the metal layer
  • FIG. 11 is a vertical cross-sectional view of a seventh example showing the relationship between the first layer particles and the metal layer
  • FIG. 11 is a vertical cross-sectional view of an eighth example showing the relationship between the first layer particles and the metal layer
  • It is a figure explaining an example of the manufacturing method of the wiring board which concerns on embodiment.
  • FIG. 11 is a vertical cross-sectional view of a fifth example showing the relationship between the first layer particles and the metal layer
  • FIG. 11 is a vertical cross-sectional view of a sixth example showing the relationship between the first layer particles and the metal layer
  • FIG. 11 is a vertical cross-sectional view of a
  • FIG. 4 is a diagram showing the surrounding state of the first layer particles and the second layer particles after the polishing step;
  • FIG. 4 is a diagram showing the surrounding state of the first layer particles and the second layer particles in the first stage of the Ti film-forming process.
  • FIG. 4 is a diagram showing the surrounding state of first layer particles and second layer particles after a Ti film-forming step;
  • FIG. 4 is a diagram showing the surrounding state of first layer particles and second layer particles after electroless plating and sintering steps;
  • FIG. 10 is a diagram showing the surrounding state of the first layer particles and the second layer particles after the resist is removed;
  • FIG. 4 is a diagram showing the surrounding state of first layer particles and second layer particles after an etching process;
  • 1 illustrates an electronic device and an electronic module according to embodiments of the present disclosure;
  • FIG. 1A is a vertical cross-sectional view of a wiring board according to an embodiment of the present disclosure.
  • FIG. 1B is a longitudinal sectional view enlarging the C1 portion of FIG. 1A.
  • FIG. 1C is a longitudinal sectional view enlarging the C2 portion of FIG. 1A.
  • a wiring board 10 according to this embodiment includes a base 11 and wiring conductors 15 .
  • the substrate 11 may have a first surface S1 and a second surface S2 located on the opposite side of the first surface S1.
  • the substrate 11 may be plate-shaped, or may be box-shaped having a concave portion, a stepped portion, and the like.
  • the substrate 11 may contain ceramic as the material of the whole or at least as the material of the first surface S1 side.
  • AlN aluminum nitride
  • the main component may be silicon nitride, silicon carbide, alumina, zirconia, and the like.
  • a main component means a component contained in an amount of 80% by mass or more.
  • the base 11 may have a mounting portion R1 for mounting an electronic element on the first surface S1.
  • the electronic element may be mounted on the mounting portion R1 (see FIG. 1A) via a plate-like submount.
  • the wiring conductor 15 may include a linear conductor 15a located on the first surface S1.
  • the linear conductor 15a extends in one direction along the first surface S1.
  • the wiring conductors 15 include a film conductor positioned on the first surface S1, a linear conductor and a film conductor positioned on the second surface S2, via conductors positioned inside the substrate 11, and linear conductors. Any one or more of a conductor and a film conductor may be included.
  • the wiring conductor 15 may function as a conductor that guides a voltage such as a power supply voltage, a ground voltage, or a detection voltage, or a conductor that guides a signal such as a high frequency signal.
  • the substrate 11 includes, on the first surface S1 side, first layer particles 21 located in the surface layer and second layer particles 22 adjacent to the first layer particles 21 on the second surface S2 side.
  • the ceramic is composed of a plurality of sintered and densified particles, and each of the first layer particles 21 and the second layer particles 22 corresponds to the individual particles constituting the ceramic.
  • FIG. 2 is a diagram for explaining the structure between the layers of the first layer particles and the second layer particles.
  • the substrate 11 may have at least the metal layer 23 located between the first layer particles 21 and the second layer particles 22 .
  • the metal layer 23 may be located on the first surface S1 side of the first layer particles 21 or may be located on the second surface S2 side of the second layer particles 22 . Furthermore, the metal layer 23 may be positioned between a pair of first layer particles 21 adjacent in the planar direction, or may be positioned between a pair of second layer particles 22 adjacent in the planar direction.
  • the metal layer 23 may contain Cu (copper) as a main component.
  • the metal layer 23 may have higher thermal conductivity than the constituent particles of the base 11 .
  • the substrate 11 includes a first adhesion layer 24 located between the metal layer 23 and the first layer particles 21 and in contact with the metal layer 23 and the first layer particles 21, the metal layer 23 and the second layer particles 22. and in contact with the metal layer 23 and the second layer particles 22 .
  • first adhesion layer 24 and the second adhesion layer 25 are indicated by thick lines.
  • the first adhesion layer 24 and the second adhesion layer 25 may contain TiO 2 (titanium oxide) as a main component.
  • the first adhesion layer 24 acts to reduce separation between the first layer particles 21 and the metal layer 23 .
  • the second adhesion layer 25 acts to reduce separation between the second layer particles 22 and the metal layer 23 .
  • the bonding strength between the first layer particles 21 and the second layer particles 22 is increased by the first adhesion layer 24, the metal layer 23, and the second adhesion layer 25, and the first layer particles 21 adhere to the substrate 11. It is possible to reduce falling off from. Furthermore, since the metal layer 23 fills the space between the first layer particles 21 and the second layer particles 22 , the thermal conductivity between the first layer particles 21 and the second layer particles 22 increases, and the substrate 11 It is possible to improve heat dissipation from the first surface S1 to the second surface S2 side.
  • 3A to 3D are vertical cross-sectional views of first to fourth examples showing the arrangement of the first layer particles and the metal layer, respectively.
  • 4A to 4D are longitudinal sectional views of fifth to eighth examples showing the arrangement of the first layer particles and the metal layer, respectively.
  • the constituent particles of the substrate 11 have a polygonal cross-sectional periphery.
  • the constituent particles include first layer particles 21 and second layer particles 22 .
  • the polygonal shape of the outer periphery of the cross section is due to the fact that each particle is densified when the substrate 11 is sintered.
  • the polygonal shape includes not only a strict polygonal shape, but also a shape that approximates a polygon, such as a shape with slightly rounded corners, a shape with a small bend or step on a side, or the like.
  • a portion of the polygonal shape that can be regarded as one straight line, except for small bends and small steps, will be referred to as "one side".
  • the direction from the first surface S1 to the second surface S2 is the downward direction
  • the average direction along the first surface S1 is the horizontal direction
  • a side is called a bottom side when it is located downward and has an inclination within ⁇ 45° in the horizontal direction, and is called a side edge when it is located laterally and has an inclination within ⁇ 45° in the vertical direction.
  • a longitudinal section means a section perpendicular to the first surface S1.
  • first layer particles 21 may be partially bonded to the second layer particles 22 without the metal layer 23 intervening.
  • the bond may be a bond that occurs when the ceramic is fired. According to this configuration, even if the metal layer 23 is later removed by etching, the first layer particles 21 are less likely to drop off from the substrate 11 .
  • the first layer particles 21 include first particles 21Aa and 21Ab surrounded entirely by the first adhesion layer 24 and the metal layer 23. You can stay. With this configuration, high bonding strength between the first particles 21Aa and 21Ab and the second layer particles 22 can be obtained, and falling off of the first particles 21Aa and 21Ab from the substrate 11 can be further reduced. Furthermore, since the metal layer 23 surrounds the first particles 21Aa and 21Ab, the thermal conductivity is improved in the vicinity of the first particles 21Aa and 21Ab, and in addition, the effect of diffusing heat in the horizontal direction is increased. . Therefore, heat dissipation from the first surface S1 to the second surface S2 through the substrate 11 can be improved.
  • the first layer particles 21 include second particles 21B adjacent to the first particles 21Ab, and the entire circumference of the first particles 21Ab and the entire circumference of the second particles 21B may be surrounded by the metal layer 23 and the first adhesion layer 24 . Since a plurality of particles are continuously surrounded by the metal layer 23 and the first adhesion layer 24 in this way, the bonding strength between the first layer particles 21 and the second layer particles 22 is further improved, and the first layer particles 21 falling off from the base 11 can be further reduced. Furthermore, the thermal conductivity is further improved in the vicinity of the first particles 21Ab and the second particles 21B, and in addition, the effect of diffusing heat in the horizontal direction is further increased. Therefore, heat dissipation from the first surface S1 to the second surface S2 through the substrate 11 can be further improved.
  • the first layer particles 21 are covered with the metal layer 23 and the first adhesion layer 24 except for the first sides e1a to e1c.
  • Third particles 21Ca to 21Cc may also be included. This configuration also provides high bonding strength of the third particles 21Ca to 21Cc, and can reduce the falling off of the third particles 21Ca to 21Cc from the substrate 11.
  • the above first side e1a may be the first side of the third particle 21Ca, as shown in FIG. 3C.
  • the lower side of the third particle 21Ca is covered with the metal layer 23 and the first adhesion layer 24, and the effect of diffusing heat in the horizontal direction increases around the third particle 21Ca. Therefore, heat dissipation from the first surface S1 to the second surface S2 through the substrate 11 can be improved.
  • the above first sides e1b and e1c may be the lower sides of the third particles 21Cb and 21Cc, as shown in FIGS. 3D and 4A.
  • both sides of the third particles 21Cb and 21Cc are covered with the metal layer 23 and the first adhesion layer 24, and the periphery of the third particles 21Cb and 21Cc extends from the first surface S1 to the second surface S2. can increase the thermal conductivity to Therefore, heat dissipation from the first surface S1 to the second surface S2 through the substrate 11 can be improved.
  • both sides of the third particles 21Cb and 21Cc may be spaced apart from each other closer to the first surface S1. According to this configuration, if there is no metal layer 23, the structure becomes difficult to ensure strength, but even in this structure, high bonding strength between the third particles 21Cb and 21Cc can be obtained.
  • the third particles 21Ca and 21Cb are adjacent to each other via the first sides e1a and e1b (for example, the fourth particles contained in the first layer particles 21). 21D or the fifth particles 22E) contained in the second layer particles 22). According to this configuration, even if the metal layer 23 is removed later by etching, the third particles 21Ca and 21Cb are less likely to come off from the base 11 .
  • the third particle 21Cc has the first side e1c partially covered with the metal layer 23 and the first adhesion layer 24, and the remaining part covered with the metal layer 23 and the first adhesion layer 24.
  • Adjacent particles for example, the first layer particles 21 or the second layer particles 22
  • the first side e1c is the lower side of the third particle 21Cc, but the first side e1c may be the side of the third particle 21Cc.
  • the range of the metal layer 23 bonded to the third particles 21Cc is increased, and the thermal conductivity around the third particles 21Cc can be increased. Therefore, heat dissipation from the first surface S1 to the second surface S2 through the substrate 11 can be improved.
  • the first layer particles 21 are continuous including the first corner p1 among the two sides e2 and e3 adjacent to each other across the first corner p1. Except for the first region r1, the sixth particles 21F surrounded by the metal layer 23 and the first adhesion layer 24 may be included. Further, the first regions r1 of the sixth particles 21F are bonded to adjacent particles (for example, one or both of the first layer particles 21 and the second layer particles 22) without interposing the metal layer 23 and the first adhesion layer 24.
  • the metal layer 23 and the first adhesion layer 24 are positioned on the side that does not contact the first corner p1, the bonding strength of the sixth particles 21F increases, and the sixth particles 21F drop off from the base 11. can be reduced.
  • the thermal conductivity around the sixth particles 21F can be increased, and the heat dissipation from the first surface S1 to the second surface S2 through the base 11 can be improved.
  • the first region r1 may include the lower side of the sixth particle 21F. Then, one side edge e4 of the sixth particle 21F may be covered with the metal layer 23 and the first adhesion layer 24 . With this configuration as well, it is possible to increase the thermal conductivity of the path from the first surface S1 to the second surface S2 around the sixth particle 21F. Therefore, heat dissipation from the first surface S1 to the second surface S2 via the substrate 11 can be improved.
  • the first layer particles 21 may include the following seventh particles 21Ga and 21Gb.
  • Each of the seventh particles 21Ga and 21Gb has an outer periphery including a lower side e6, a first side e5, and a second side e7 opposite to the first side e5.
  • the side e7 is bonded to the adjacent first layer particles 21 without interposing the metal layer 23 and the first adhesion layer 24, and the whole or part of the lower side e6 is covered with the metal layer 23 and the first adhesion layer 24. .
  • the first layer particles 21 may include the following eighth particles 21Ha and 21Hb adjacent to the seventh particles 21Ga and 21Gb.
  • the eighth particles 21Ha and 21Hb have the lower sides e8 covered with the metal layer 23 and the first adhesion layer 24, and the metal layer 23 and the first adhesion layer 24 on the lower sides e8 are formed on the lower sides e6 of the seventh particles 21Ga and 21Gb. It is continuous with the metal layer 23 and the first adhesion layer 24 covering the .
  • the continuous metal layer 23 is positioned below the seventh particles 21Ga, 21Gb and the eighth particles 21Ha, 21Hb, so that the effect of diffusing heat in the horizontal direction is enhanced in the periphery. . Therefore, heat dissipation from the first surface S1 to the second surface S2 through the substrate 11 can be further improved.
  • the first adhesive layer 24 between the first layer particles 21 and the second layer particles 22 , the metal layer 23 and the second adhesion layer 25 may not be positioned. That is, the regions R11 to R13 may include the dividing portions W of the first adhesion layer 24, the metal layer 23 and the second adhesion layer 25. FIG. With such a configuration, high isolation of each wiring conductor 15 can be ensured.
  • FIG. 5 is a diagram showing a method for manufacturing a wiring board according to the embodiment.
  • 6A to 6F are diagrams showing the peripheral states of the first layer particles and the second layer particles in the manufacturing process, FIG. 6A after the polishing process, FIG. 6B before the Ti film forming process, and FIG. 6C After the film formation process, FIG. 6D shows the state after the electroless plating and sintering process, FIG. 6E shows the state after the resist removal, and FIG. 6F shows the state after the etching process.
  • the method for manufacturing the wiring board 10 of the present embodiment includes, in chronological order, a polishing step J1, a Ti film forming step J2, an electroless plating and sintering step J3, a resist processing step J4, an electrolytic plating step J5, and resist removal and etching. including step J6.
  • the first surface S1 side of the fired ceramic substrate 70 is polished by a polishing device.
  • the operation parameters of the polishing apparatus and the parameters of the abrasive as shown in FIG. Gaps such as microcracks can be generated between the first-layer particles 21 and the second-layer particles 22 (that is, grain boundaries).
  • the above parameters may be set so that part of the grain boundaries between the first layer particles 21 and surrounding particles is maintained so that the first layer particles 21 do not fall off. .
  • the ceramic substrate 71 after polishing is immersed in the solution 72 of the organic titanium compound. Then, as shown in FIG. 6B, the solution 72 adheres to the surface of the first surface S1 and enters the gaps formed in the polishing step J1. In FIG. 6B, solution 72 is indicated by dashed lines.
  • the ceramic substrate 71 to which the solution 72 has adhered is fired in an oxidizing atmosphere. Baking may be performed, for example, under conditions of 400° C. or higher for 30 minutes or longer.
  • FIG. 6C the solution 72 that has penetrated the surface of the first surface S1 and the gaps is solidified and changed into a titanium oxide layer 73 .
  • FIG. 6C the solution 72 that has penetrated the surface of the first surface S1 and the gaps is solidified and changed into a titanium oxide layer 73 .
  • the titanium oxide layer 73 is shown in bold.
  • the titanium oxide layer 73 located between the first layer particles 21 and the second layer particles 22 corresponds to the first adhesion layer 24 and the second adhesion layer 25 .
  • the Ti film forming step J2 may be a step of forming the titanium oxide layer 73 by the sol-gel method as described above.
  • the first surface S1 side of the ceramic substrate 74 is plated with electroless Cu. Electroless Cu plating is also performed in the gaps formed in the polishing step J1. After that, a sintering process is performed to diffuse the elements on the interface.
  • the conditions for sintering may be 300° C. or higher and 30 minutes or longer in an inert gas atmosphere. As shown in FIG.
  • the electroless Cu plating and sintering step J3 by the electroless Cu plating and sintering step J3, the first surface S1 side of the first layer particles 21, the gaps between the first layer particles 21, the first layer particles 21 and the first layer particles 21, and the A metal layer 23 is formed in the gap between the two-layer particles 22, and the metal layer 23 and the first adhesion layer 24 and the second adhesion layer 25 adhere to each other due to the diffusion of elements at the interface.
  • a pattern 82 for the wiring conductor 15 is formed on the metal layer 23 of the first surface S1 by DFR (Dry Film Resist) 81, for example.
  • the metal layer 23 on the first surface S1 is electrolytically Cu-plated using the pattern 82 of the DFR 81 to form the wiring conductor 15 with a predetermined thickness.
  • the DFR 81 and at least the metal layer 23 and the titanium oxide layer around the wiring conductor 15 are etched.
  • the etching removes the metal layer 23, the first adhesion layer 24, and the second adhesion layer 25 around the wiring conductor 15, and the isolation of the wiring conductor 15 is ensured.
  • a plating step of electroplating Ni (nickel), Pd (palladium), and Au (gold) on the surface of the wiring conductor 15 may be performed.
  • the resist processing step J4 the electroplating step J5, and the resist removing and etching step J6 may be omitted.
  • the wiring board 10 according to the present embodiment can be manufactured by the manufacturing method as described above.
  • FIG. 7 is a diagram illustrating an electronic device and an electronic module according to an embodiment of the present disclosure.
  • the electronic device 40 of this embodiment is configured by mounting an electronic element 50 on the wiring board 10 . Electrodes of the electronic element 50 may be electrically connected to the wiring conductors 15 . Electronic device 40 may further include a package that accommodates wiring board 10 and electronic element 50 .
  • optical devices such as LD (Laser Diode), PD (Photo Diode), LED (Light Emitting Diode), CCD (Charge Coupled Device) type, CMOS (Complementary Metal Oxide Semiconductor) type imaging device,
  • Various electronic components such as piezoelectric vibrators such as crystal vibrators, surface acoustic wave devices, semiconductor devices such as semiconductor integrated circuit devices (IC: Integrated Circuit), electric capacitive devices, inductor devices, and resistors can be applied.
  • the electronic module 100 is configured by mounting the electronic device 40 on the module substrate 110 .
  • other electronic devices, electronic elements, electric elements, and the like may be mounted on the module substrate 110 .
  • An electrode pad 111 is provided on the module substrate 110, and the electronic device 40 may be bonded to the electrode pad 111 via a bonding material 113 such as solder.
  • the electrodes 31 may be provided on the second surface S ⁇ b>2 of the wiring board 10 and the electrodes 31 may be bonded to the electrode pads 111 via the bonding material 113 .
  • the wiring substrate 10 has a strong surface layer of the substrate 11 and high heat dissipation from the first surface S1 to the second surface S2 side.
  • An electronic device 40 and an electronic module 100 are obtained.
  • the strength of the surface layer of the substrate 11 is achieved under the wiring conductors 15 (see FIG. 1C) on the first surface S1, peeling of the wiring conductors 15 can be reduced.
  • the present disclosure can be used for wiring boards, electronic devices, and electronic modules.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

配線基板は、第１面と第１面の反対側に位置する第２面とを有する基体を備え、基体は、第１面側の表層に位置する第１層粒子と、第１層粒子と第２面側で隣り合う第２層粒子と、少なくとも第１層粒子と第２層粒子との間に位置する金属層と、第１層粒子と金属層との間に位置し、第１層粒子と金属層とに接する第１密着層と、第２層粒子と金属層との間に位置し、第２層粒子と金属層とに接する第２密着層とを有する。

Description

配線基板、電子装置及び電子モジュール
　本開示は、配線基板、電子装置及び電子モジュールに関する。
　国際公開２００８／０８４８６７号には、半導体基板上に位置する絶縁膜と、絶縁膜上に位置する配線膜とを有する半導体装置が示されている。
　本開示に係る配線基板は、
　第１面と前記第１面の反対側に位置する第２面とを有する基体を備えた配線基板であって、
　前記基体は、
　前記第１面側の表層に位置する第１層粒子と、
　前記第１層粒子と前記第２面側で隣り合う第２層粒子と、
　少なくとも前記第１層粒子と前記第２層粒子との間に位置する金属層と、
　前記第１層粒子と前記金属層との間に位置し、前記第１層粒子と前記金属層とに接する第１密着層と、
　前記第２層粒子と前記金属層との間に位置し、前記第２層粒子と前記金属層とに接する第２密着層と、
　を有する。
　本開示の電子装置は、
　上記の配線基板と、
　前記配線基板に搭載された電子装置と、
　を備える。
　本開示の電子モジュールは、
　上記の電子装置と、
　前記電子装置が搭載されるモジュール用基板と、
　を備える。
本開示の実施形態に係る配線基板の縦断面図である。 図１ＡのＣ１部分を拡大した縦断面図である。 図１ＡのＣ２部分を拡大した縦断面図である。 第１層粒子と第２層粒子との層間の構造を説明する図である。 第１層粒子と金属層との関係を示す第１例の縦断面図である。 第１層粒子と金属層との関係を示す第２例の縦断面図である。 第１層粒子と金属層との関係を示す第３例の縦断面図である。 第１層粒子と金属層との関係を示す第４例の縦断面図である。 第１層粒子と金属層との関係を示す第５例の縦断面図である。 第１層粒子と金属層との関係を示す第６例の縦断面図である。 第１層粒子と金属層との関係を示す第７例の縦断面図である。 第１層粒子と金属層との関係を示す第８例の縦断面図である。 実施形態に係る配線基板の製造方法の一例を説明する図である。 研磨工程後における第１層粒子及び第２層粒子の周辺の状態を示す図である。 Ｔｉ成膜工程の前段における第１層粒子及び第２層粒子の周辺の状態を示す図である。 Ｔｉ成膜工程後における第１層粒子及び第２層粒子の周辺の状態を示す図である。 無電解めっき及びシンター工程後における第１層粒子及び第２層粒子の周辺の状態を示す図である。 レジスト除去後における第１層粒子及び第２層粒子の周辺の状態を示す図である。 エッチング工程後における第１層粒子及び第２層粒子の周辺の状態を示す図である。 本開示の実施形態に係る電子装置及び電子モジュールを示す図である。
　以下、本開示の実施形態について図面を参照して詳細に説明する。
　図１Ａは、本開示の実施形態に係る配線基板の縦断面図である。図１Ｂは、図１ＡのＣ１部分を拡大した縦断面図である。図１Ｃは、図１ＡのＣ２部分を拡大した縦断面図である。本実施形態に係る配線基板１０は、基体１１と、配線導体１５とを備える。
　基体１１は、第１面Ｓ１と、第１面Ｓ１の反対側に位置する第２面Ｓ２とを有してもよい。基体１１は、板状であってもよいし、凹部、段部等を有する箱体形状であってもよい。基体１１は、全体の材料として、あるいは、少なくとも第１面Ｓ１側の材料として、セラミックを含んでもよい。上記セラミックは、ＡｌＮ（窒化アルミニウム）が主成分であってもよい。主成分は、窒化ケイ素、炭化ケイ素、アルミナ、ジルコニア等であってもよい。主成分とは、８０質量％以上含まれる成分を意味する。
　基体１１は、電子素子を搭載する搭載部Ｒ１を第１面Ｓ１上に有してもよい。電子素子は板状のサブマウントを介して搭載部Ｒ１（図１Ａを参照）に搭載されてもよい。
　配線導体１５は、第１面Ｓ１上に位置する線状導体１５ａを含んでもよい。線状導体１５ａは、第１面Ｓ１に沿って一方に延在する。配線導体１５は、図示を省略するが、第１面Ｓ１上に位置する膜状導体、第２面Ｓ２に位置する線状導体及び膜状導体、基体１１の内部に位置するビア導体、線状導体及び膜状導体のいずれか１つ又は複数を含んでもよい。配線導体１５は、電源電圧、接地電圧、検出電圧等の電圧を導く導体、あるいは、高周波信号などの信号を導く導体として機能してもよい。
　図１Ｂに示すように、基体１１は、第１面Ｓ１側に、表層に位置する第１層粒子２１と、第１層粒子２１の第２面Ｓ２側に隣り合う第２層粒子２２とを有する。セラミックは複数の粒子が焼結及び綿密化されて構成されており、第１層粒子２１及び第２層粒子２２の各々は上記のセラミックを構成する個々の粒子に相当する。
　図２は、第１層粒子と第２層粒子との層間の構造を説明する図である。
　基体１１は、少なくとも第１層粒子２１と第２層粒子２２との間に位置する金属層２３を有してもよい。金属層２３は、第１層粒子２１の第１面Ｓ１側にも位置してもよいし、第２層粒子２２の第２面Ｓ２側に位置してもよい。さらに、金属層２３は、平面方向に隣り合う一対の第１層粒子２１の間に位置してもよいし、平面方向に隣り合う一対の第２層粒子２２の間に位置してもよい。
　金属層２３は、主成分としてＣｕ（銅）を含んでもよい。金属層２３は、基体１１の構成粒子よりも高い熱伝導性を有してもよい。
　基体１１は、金属層２３と第１層粒子２１との間に位置し、かつ、金属層２３と第１層粒子２１とに接する第１密着層２４と、金属層２３と第２層粒子２２との間に位置し、かつ、金属層２３と第２層粒子２２とに接する第２密着層２５とを有してもよい。図１Ｂ及び図１Ｃにおいて、第１密着層２４及び第２密着層２５は太線により示す。
　第１密着層２４及び第２密着層２５は、主成分としてＴｉＯ２（酸化チタン）を含んでもよい。第１密着層２４は、第１層粒子２１と金属層２３との剥離を低減する作用を及ぼす。第２密着層２５は、第２層粒子２２と金属層２３との剥離を低減する作用を及ぼす。
　上記の構成によれば、第１密着層２４、金属層２３及び第２密着層２５により、第１層粒子２１と第２層粒子２２との結合力が増し、第１層粒子２１が基体１１から脱落してしまうことを低減できる。さらに、第１層粒子２１と第２層粒子２２との間を金属層２３が埋めるので、第１層粒子２１と第２層粒子２２との間の熱伝導率が高くなり、基体１１において第１面Ｓ１から第２面Ｓ２側への放熱性を向上できる。
　＜金属層の配置の詳細＞
　図３Ａ～図３Ｄは、それぞれ第１層粒子と金属層との配置を示す第１例～第４例の縦断面図である。図４Ａ～図４Ｄは、それぞれ第１層粒子と金属層との配置を示す第５例～第８例の縦断面図である。
　基体１１の構成粒子は、断面の外周が多角形形状を有する。当該構成粒子は第１層粒子２１及び第２層粒子２２を含む。断面の外周が多角形形状になるのは基体１１を焼成する際に各粒子が綿密化することによる。多角形形状とは、厳密な多角形だけでなく、角に小さな丸みが含まれる形状、辺に小さな曲りや小さな段が含まれる形状など、多角形と近似する形状を含むものとする。以下では、多角形形状のうち小さな曲りや小さな段を除けば１つの直線と見なせる部位を「一つの辺」と呼ぶ。また、第１面Ｓ１から第２面Ｓ２側を下方、第１面Ｓ１に沿った平均的な方向を水平方向とする。辺は、下方に位置しかつ傾斜が水平方向±４５°以内であるとき下辺と呼び、側方に位置しかつ傾斜が鉛直方向±４５°以内であるとき側辺と呼ぶ。縦断面とは、第１面Ｓ１に垂直な断面を意味する。
　第１層粒子２１の多くは、一部が金属層２３を介さずに第２層粒子２２と結合されていてもよい。当該結合は、セラミックを焼成する際に生じる結合であってもよい。当該構成によれば、後に、金属層２３がエッチング処理により除去された場合でも、第１層粒子２１が基体１１から脱落することを低減できる。
　図３Ａ及び図３Ｂに示すように、基体１１の縦断面において、第１層粒子２１には、全周囲が第１密着層２４と金属層２３とに囲まれた第１粒子２１Ａａ、２１Ａｂを含んでいてもよい。当該構成によれば、第１粒子２１Ａａ、２１Ａｂと第２層粒子２２との高い結合強度が得られ、第１粒子２１Ａａ、２１Ａｂが基体１１から脱落することをより低減できる。さらに、金属層２３が第１粒子２１Ａａ、２１Ａｂを囲んでいることで、第１粒子２１Ａａ、２１Ａｂの周辺において、熱の伝導率が向上し、加えて、熱を水平方向へ拡散する作用が増す。したがって、基体１１を介した第１面Ｓ１から第２面Ｓ２側への放熱性を向上できる。
　図３Ｂに示すように、基体１１の縦断面において、第１層粒子２１は、第１粒子２１Ａｂに隣り合う第２粒子２１Ｂを含み、第１粒子２１Ａｂの全周と第２粒子２１Ｂの全周とが金属層２３及び第１密着層２４に囲まれていてもよい。このように複数の粒子が連続して金属層２３及び第１密着層２４に囲まれることで、第１層粒子２１と第２層粒子２２との結合強度がより向上し、第１層粒子２１が基体１１から脱落してしまうことをより低減できる。さらに、第１粒子２１Ａｂ及び第２粒子２１Ｂの周辺において、熱の伝導率がより向上し、加えて、熱を水平方向へ拡散する作用がより増加する。したがって、基体１１を介した第１面Ｓ１から第２面Ｓ２側への放熱性をより向上できる。
　図３Ｃ、図３Ｄ及び図４Ａに示すように、基体１１の縦断面において、第１層粒子２１は、第１辺ｅ１ａ～ｅ１ｃを除いた周囲が金属層２３及び第１密着層２４に覆われた第３粒子２１Ｃａ～２１Ｃｃを含んでもよい。当該構成によっても、第３粒子２１Ｃａ～２１Ｃｃの高い結合強度が得られ、第３粒子２１Ｃａ～２１Ｃｃが基体１１から脱落することを低減できる。
　上記の第１辺ｅ１ａは、図３Ｃに示すように、第３粒子２１Ｃａの第１側辺であってもよい。当該構成によれば、第３粒子２１Ｃａの下辺が金属層２３及び第１密着層２４に覆われ、第３粒子２１Ｃａの周辺において熱を水平方向へ拡散する作用が増す。したがって、基体１１を介した第１面Ｓ１から第２面Ｓ２側への放熱性を向上できる。
　上記の第１辺ｅ１ｂ、ｅ１ｃは、図３Ｄ及び図４Ａに示すように、第３粒子２１Ｃｂ、２１Ｃｃの下辺であってもよい。当該構成によれば、第３粒子２１Ｃｂ、２１Ｃｃの両方の側辺が金属層２３及び第１密着層２４に覆われ、第３粒子２１Ｃｂ、２１Ｃｃの周辺において第１面Ｓ１から第２面Ｓ２側への熱伝導率を高くすることができる。したがって、基体１１を介した第１面Ｓ１から第２面Ｓ２側への放熱性を向上できる。
　図３Ｄ及び図４Ａに示すように、第３粒子２１Ｃｂ、２１Ｃｃの両方の側辺は、第１面Ｓ１に近いほど間隔が広くなってもよい。当該構成によれば、仮に金属層２３が無い場合に強度が確保しにくい構造となるが、当該構造においても第３粒子２１Ｃｂ、２１Ｃｃの高い結合強度を得ることができる。
　図３Ｃ及び図３Ｄに示すように、基体１１の縦断面において、第３粒子２１Ｃａ、２１Ｃｂは、第１辺ｅ１ａ、ｅ１ｂを介して隣り合う粒子（例えば第１層粒子２１に含まれる第４粒子２１Ｄ、又は、第２層粒子２２に含まれる第５粒子２２Ｅ）と結合されていてもよい。当該構成によれば、後に、金属層２３がエッチング処理により除去された場合でも、第３粒子２１Ｃａ、２１Ｃｂが基体１１から脱落することを低減できる。
　図４Ａに示すように、基体１１の縦断面において、第３粒子２１Ｃｃは、第１辺ｅ１ｃの一部が金属層２３及び第１密着層２４に覆われ、残りの一部が金属層２３及び第１密着層２４を介さずに隣り合う粒子（例えば第１層粒子２１又は第２層粒子２２）と結合していてもよい。図４Ａの例では、第１辺ｅ１ｃが第３粒子２１Ｃｃの下辺である例を示しているが、第１辺ｅ１ｃが第３粒子２１Ｃｃの側辺であってもよい。当該構成によれば、第３粒子２１Ｃｃに結合される金属層２３の範囲が増加し、第３粒子２１Ｃｃの周辺における熱伝導率を高くすることができる。したがって、基体１１を介した第１面Ｓ１から第２面Ｓ２側への放熱性を向上できる。
　図４Ｂに示すように、基体１１の縦断面において、第１層粒子２１は、第１角部ｐ１を挟んで隣接する２つの辺ｅ２、ｅ３のうちか第１角部ｐ１を含んで連続する第１領域ｒ１を除いて、金属層２３及び第１密着層２４に囲まれた第６粒子２１Ｆを含んでもよい。さらに、第６粒子２１Ｆの第１領域ｒ１は、隣接する粒子（例えば第１層粒子２１及び第２層粒子２２の一方又は両方）に金属層２３及び第１密着層２４を介さずに結合されていてもよい。当該構成においても、第１角部ｐ１と接しない辺において、金属層２３及び第１密着層２４が位置することで、第６粒子２１Ｆの結合強度が増し、第６粒子２１Ｆが基体１１から脱落することを低減できる。また、第６粒子２１Ｆの周辺の熱伝導率を高くすることができ、基体１１を介した第１面Ｓ１から第２面Ｓ２側への放熱性を向上できる。
　第１領域ｒ１には、第６粒子２１Ｆの下辺が含まれてもよい。そして、第６粒子２１Ｆの一方の側辺ｅ４が金属層２３及び第１密着層２４に覆われていてもよい。当該構成によっても、第６粒子２１Ｆの周辺で第１面Ｓ１から第２面Ｓ２側へ向かう経路の熱伝導率を高くすることができる。よって、基体１１を介した第１面Ｓ１から第２面Ｓ２側への放熱性を向上できる。
　図４Ｃ及び図４Ｄに示すように、基体１１の縦断面において、第１層粒子２１は、次のような第７粒子２１Ｇａ、２１Ｇｂを含んでもよい。第７粒子２１Ｇａ、２１Ｇｂは、下辺ｅ６、第１側辺ｅ５、当該第１側辺ｅ５の反対に位置する第２側辺ｅ７を含んだ外周を有し、第１側辺ｅ５及び第２側辺ｅ７とが金属層２３及び第１密着層２４を介さずに両隣の第１層粒子２１と結合され、下辺ｅ６の全部又は一部が金属層２３及び第１密着層２４に覆われている。当該構成によれば、第７粒子２１Ｇａ、２１Ｇｂと第２層粒子２２との高い結合強度が得られ、第７粒子２１Ｇａ、２１Ｇｂが基体１１から脱落することをより低減できる。さらに、上記構成によれば、金属層２３を介して熱を水平方向へ拡散する作用が得られる。よって、基体１１を介した第１面Ｓ１から第２面Ｓ２側への放熱性を向上できる。なお、図４Ｄに示すように、下辺ｅ６の全部が金属層２３及び第１密着層２４に覆われている方が、上記の作用がより増強される。
　さらに、図４Ｃ及び図４Ｄに示すように、第１層粒子２１は、第７粒子２１Ｇａ、２１Ｇｂと隣り合う、次のような第８粒子２１Ｈａ、２１Ｈｂを含んでもよい。第８粒子２１Ｈａ、２１Ｈｂは、下辺ｅ８が金属層２３及び第１密着層２４に覆われ、かつ、当該下辺ｅ８の金属層２３及び第１密着層２４が、第７粒子２１Ｇａ、２１Ｇｂの下辺ｅ６を覆う金属層２３及び第１密着層２４に連続している。当該構成によれば、第８粒子２１Ｈａ、２１Ｈｂと第２層粒子２２との高い結合強度が得られ、第８粒子２１Ｈａ、２１Ｈｂが基体１１から脱落することをより低減できる。さらに、上記構成によれば、第７粒子２１Ｇａ、２１Ｇｂと第８粒子２１Ｈａ、２１Ｈｂとの下方に連続する金属層２３が位置するので、当該周辺において熱を水平方向へ拡散する作用が増強される。したがって、基体１１を介した第１面Ｓ１から第２面Ｓ２側への放熱性をより向上できる。
　＜配線導体と金属層との関係＞
　次に、図１Ｃに示すように、基体１１上に２つの配線導体１５（第１導体及び第２導体に相当）が位置する場合について説明する。２つの配線導体１５の下方においては、前述したように、第１層粒子２１と第２層粒子２２との間に第１密着層２４、金属層２３及び第２密着層２５が位置してもよい。さらに、第１層粒子２１の上方に位置する金属層２３が配線導体１５と結合していてもよい。
　一方、隣り合う一対の配線導体１５の間の領域Ｒ１１、あるいは、配線導体１５の周囲の領域Ｒ１２、Ｒ１３においては、第１層粒子２１と第２層粒子２２との間の第１密着層２４、金属層２３及び第２密着層２５が位置しなくてもよい。すなわち、領域Ｒ１１～Ｒ１３には第１密着層２４、金属層２３及び第２密着層２５の分断部Ｗが含まれてもよい。このような構成により、各配線導体１５の高いアイソレーションを確保できる。
　＜製造方法＞
　図５は、実施形態に係る配線基板の製造方法を示す図である。図６Ａ～図６Ｆは、製造工程における第１層粒子及び第２層粒子の周辺の状態を示す図であり、図６Ａは研磨工程後、図６ＢはＴｉ成膜工程の前段、図６ＣはＴｉ成膜工程後、図６Ｄは無電解めっき及びシンター工程後、図６Ｅはレジスト除去後、図６Ｆはエッチング工程後を示す。
　本実施形態の配線基板１０の製造方法は、時系列順に、研磨工程Ｊ１、Ｔｉ成膜工程Ｊ２、無電解めっき及びシンター工程Ｊ３、レジスト加工工程Ｊ４、電解めっき工程Ｊ５、並びに、レジスト除去及びエッチング工程Ｊ６を含む。
　研磨工程Ｊ１では、焼成されたセラミック基板７０の第１面Ｓ１側を研磨装置により研磨する。研磨装置の動作パラメータ及び研磨材のパラメータの設定により、図６Ａに示すように、第１面Ｓ１を平坦にし、かつ、複数の第１層粒子２１の各々の間（すなわち粒界）と、第１層粒子２１と第２層粒子２２との間（すなわち粒界）とに、マイクロクラック等の隙間を発生させることができる。研磨工程Ｊ１では、第１層粒子２１が脱落しないように、第１層粒子２１と周囲の粒子との間の粒界の一部が維持されるように、上記のパラメータが設定されてもよい。
　Ｔｉ成膜工程Ｊ２では、まず、研磨後のセラミック基板７１を有機チタン化合物の溶液７２に浸漬させる。すると、図６Ｂに示すように、上記溶液７２が第１面Ｓ１の表面に付着し、かつ、研磨工程Ｊ１で形成された隙間に侵入する。図６Ｂにおいて、溶液７２を破線で示す。次に、溶液７２が付着したセラミック基板７１を酸化雰囲気で焼成する。焼成は、例えば４００℃以上、３０分以上の条件で実行されてもよい。焼成により、図６Ｃに示すように、第１面Ｓ１の表面及び上記の隙間に侵入した溶液７２が固化され、酸化チタン層７３へ変化する。図６Ｃにおいて、酸化チタン層７３を太線で示す。酸化チタン層７３のうち、第１層粒子２１と第２層粒子２２との間に位置するものが、第１密着層２４及び第２密着層２５に相当する。Ｔｉ成膜工程Ｊ２は、上記のようにゾルゲル法により酸化チタン層７３を作成する工程であってもよい。
　無電解めっき及びシンター工程Ｊ３では、セラミック基板７４の第１面Ｓ１側に、無電解Ｃｕめっきを施す。無電解Ｃｕめっきは研磨工程Ｊ１で形成された隙間においても行われる。その後、界面の元素を拡散させるシンター処理を行う。シンター処理の条件は、不活性ガスの雰囲気中、３００℃以上、３０分以上としてもよい。図６Ｄに示すように、無電解Ｃｕめっき及びシンター工程Ｊ３により、第１層粒子２１の第１面Ｓ１側と、第１層粒子２１の各々の間の隙間と、第１層粒子２１と第２層粒子２２との間の隙間に金属層２３が形成され、かつ、金属層２３と第１密着層２４及び第２密着層２５とが界面の元素の拡散により密着する。
　レジスト加工工程Ｊ４では、例えばＤＦＲ（Dry Film Resist）８１により第１面Ｓ１の金属層２３の上に配線導体１５用のパターン８２が形成される。
　電解Ｃｕめっき工程Ｊ５では、ＤＦＲ８１のパターン８２で第１面Ｓ１の金属層２３の上に電解Ｃｕめっきが施され、所定の厚みの配線導体１５が形成される。
　レジスト除去及びエッチング工程Ｊ６では、ＤＦＲ８１、並びに、少なくとも配線導体１５の周辺の金属層２３と酸化チタン層（すなわち第１密着層２４及び第２密着層２５）とがエッチングされる。図６Ｅ及び図６Ｆに示すように、当該エッチングにより、配線導体１５の周囲の金属層２３、第１密着層２４及び第２密着層２５が除去され、配線導体１５のアイソレーションが確保される。
　なお、エッチングの後、配線導体１５の表面にＮｉ（ニッケル）、Ｐｄ（パラジウム）、Ａｕ（金）を電解めっきするめっき工程が行われてもよい。また、配線導体１５のパターンが不要な場合には、レジスト加工工程Ｊ４、電解めっき工程Ｊ５及びレジスト除去及びエッチング工程Ｊ６が省略されてもよい。
　以上のような製造方法により、本実施形態に係る配線基板１０を製造することができる。
　（電子装置及び電子モジュール）
　図７は、本開示の実施形態の電子装置及び電子モジュールを示す図である。
　本実施形態の電子装置４０は、配線基板１０に電子素子５０が実装されて構成される。電子素子５０の電極が、配線導体１５に電気的に接続されてもよい。電子装置４０は、さらに、配線基板１０と電子素子５０とを収容するパッケージを有する構成であってもよい。
　電子素子５０としては、ＬＤ（Laser Diode）、ＰＤ（Photo Diode）、ＬＥＤ（Light Emitting Diode）等の光素子、ＣＣＤ（Charge Coupled Device）型、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、水晶振動子等の圧電振動子、弾性表面波素子、半導体集積回路素子（ＩＣ：Integrated Circuit）等の半導体素子、電気容量素子、インダクタ素子又は抵抗器等の種々の電子部品を適用できる。
　本実施形態に係る電子モジュール１００は、モジュール用基板１１０に電子装置４０を実装して構成される。モジュール用基板１１０には、電子装置４０に加えて、他の電子装置、電子素子及び電気素子などが実装されていてもよい。モジュール用基板１１０には電極パッド１１１が設けられ、電子装置４０は、電極パッド１１１に半田等の接合材１１３を介して接合されてもよい。なお、配線基板１０の第２面Ｓ２には電極３１が設けられ、電極３１が接合材１１３を介して電極パッド１１１に接合されてもよい。
　本実施形態の電子装置４０及び電子モジュール１００によれば、基体１１の表層が丈夫でかつ第１面Ｓ１から第２面Ｓ２側への高い放熱性が得られる配線基板１０により、信頼性の高い電子装置４０及び電子モジュール１００が得られる。特に、基体１１の表層の丈夫さは第１面Ｓ１上の配線導体１５（図１Ｃを参照）の下において実現されることから、配線導体１５が剥離してしまうことを低減できる。
　以上、本開示の実施形態について説明した。しかし、本開示の配線基板、電子装置及び電子モジュールは、上記実施形態に限られるものでなく、実施形態で示した細部は、発明の趣旨を逸脱しない範囲で適宜変更可能である。
　本開示は、配線基板、電子装置及び電子モジュールに利用できる。
　１０　配線基板
　１１　基体
　Ｓ１　第１面
　Ｓ２　第２面
　１５　配線導体
　１５ａ　線状導体
　２１　第１層粒子
　２１Ａａ、２１Ａｂ　第１粒子
　２１Ｂ　第２粒子
　２１Ｃａ、２１Ｃｂ、２１Ｃｃ　第３粒子
　２１Ｄ　第４粒子
　２１Ｆ　第６粒子
　２１Ｇａ、２１Ｇｂ　第７粒子
　２１Ｈａ、２１Ｈｂ　第８粒子
　２２　第２層粒子
　２２Ｅ　第５粒子
　２３　金属層
　２４　第１密着層
　２５　第２密着層
　ｅ１ａ、ｅ１ｂ、ｅ１ｃ　第１辺
　ｐ１　第１角部
　ｅ２、ｅ３　隣接する２つの辺
　ｒ１　第１領域
　ｅ４　側辺
　ｅ５　第１側辺
　ｅ６、ｅ８　下辺
　ｅ７　第２側辺
　Ｗ　分断部
　４０　電子装置
　５０　電子素子
　１００　電子モジュール
　１１０　モジュール用基板

Claims (15)

  1. 　第１面と前記第１面の反対側に位置する第２面とを有する基体を備えた配線基板であって、
    　前記基体は、
    　前記第１面側の表層に位置する第１層粒子と、
    　前記第１層粒子と前記第２面側において隣り合う第２層粒子と、
    　少なくとも前記第１層粒子と前記第２層粒子との間に位置する金属層と、
    　前記第１層粒子と前記金属層との間に位置し、前記第１層粒子と前記金属層とに接する第１密着層と、
    　前記第２層粒子と前記金属層との間に位置し、前記第２層粒子と前記金属層とに接する第２密着層と、
    　を有する配線基板。
  2. 　前記第１層粒子は、第１粒子を含み、
    　縦断面において、前記第１粒子の全周が前記第１密着層と前記金属層とに囲まれている請求項１記載の配線基板。
  3. 　前記第１層粒子は、前記第１粒子と隣り合う第２粒子を更に含み、
    　縦断面において、前記第１粒子の全周と前記第２粒子の全周とが前記第１密着層と前記金属層とに囲まれている請求項２記載の配線基板。
  4. 　前記第１層粒子は、第３粒子を含み、
    　縦断面において、前記第３粒子の外周の第１辺を除いて前記第３粒子が前記金属層と前記第１密着層とに囲まれている請求項１から請求項３のいずれか一項に記載の配線基板。
  5. 　縦断面において、前記第３粒子の外周は第１側辺と下辺と前記第１側辺の反対に位置する第２側辺とを含み、
    　前記第１辺は前記第１側辺であり、
    　前記第１層粒子は、前記第３粒子と隣り合う第４粒子を含み、
    　縦断面において、前記第１側辺が前記金属層及び前記第１密着層を介さずに前記第４粒子と結合している、
    　請求項４記載の配線基板。
  6. 　縦断面において、前記第３粒子の外周は第１側辺と下辺と前記第１側辺の反対に位置する第２側辺とを含み、
    　前記第２層粒子は、前記第３粒子と隣り合う第５粒子を含み、
    　前記第１辺は前記下辺であり、
    　縦断面において、前記下辺が前記金属層及び前記第１密着層を介さずに前記第５粒子と結合している、
    　請求項４記載の配線基板。
  7. 　前記第１側辺と前記第２側辺との間隔は、前記第１面に近くなるほど広がる、
    　請求項６記載の配線基板。
  8. 　前記第１辺の一部が前記金属層及び前記第１密着層により覆われ、前記第１辺の残りの一部が前記金属層及び前記第１密着層を介さずに隣りの粒子に結合されている、
    　請求項４から請求項７のいずれか一項に記載の配線基板。
  9. 　前記第１層粒子は、縦断面において第１角部と複数の辺とを含んだ外周を有する第６粒子を含み、
    　縦断面において、前記第６粒子は、第１角部を挟んで隣接する２つの辺のうち前記第１角部を含んで連続する第１領域を除いて前記金属層及び前記第１密着層に囲まれ、前記第１領域が前記金属層及び前記第１密着層を介さずに隣りの粒子に結合されている、
    　請求項１から請求項８のいずれか一項に記載の配線基板。
  10. 　縦断面において、前記第６粒子は下辺を含み、
    　前記第１領域には、前記下辺が含まれる、
    　請求項９記載の配線基板。
  11. 　前記第１層粒子は、縦断面において第１側辺と、下辺と、前記第１側辺の反対に位置する第２側辺とを含んだ外周を有する第７粒子を含み、
    　縦断面において、前記第７粒子は、前記第１側辺と前記第２側辺とが前記金属層及び前記第１密着層を介さずに両隣の粒子にそれぞれ結合され、前記下辺の全部又は一部が前記金属層及び前記第１密着層に覆われている、
    　請求項１から請求項１０のいずれか一項に記載の配線基板。
  12. 　前記第１層粒子は、前記第７粒子と隣り合う第８粒子を含み、
    　縦断面において、前記第８粒子の外周は、前記第７粒子に対向する第１側辺と下辺と前記第１側辺の反対に位置する第２側辺とを含み、
    　前記第８粒子の前記第２側辺及び前記下辺が前記金属層及び前記第１密着層に覆われ、
    　前記第８粒子の前記下辺を覆う前記金属層及び前記第１密着層と、前記第７粒子の前記下辺を覆う前記金属層及び前記第１密着層とが連続している、
    　請求項１１記載の配線基板。
  13. 　前記第１面上に位置する第１導体及び第２導体を備え、
    　縦断面において、前記第１導体の下方に位置する前記金属層、前記第１密着層及び前記第２密着層と、前記第２導体の下方に位置する前記金属層、前記第１密着層及び前記第２密着層との間には、前記金属層、前記第１密着層及び前記第２密着層の分断部が含まれる請求項１から請求項１２のいずれか一項に記載の配線基板。
  14. 　請求項１から請求項１３のいずれか一項に記載の配線基板と、
    　前記配線基板に搭載された電子素子と、
    　を備える電子装置。
  15. 　請求項１４に記載の電子装置と、
    　前記電子装置を搭載したモジュール用基板と、
    　を備える電子モジュール。
PCT/JP2023/006534 2022-02-25 2023-02-22 配線基板、電子装置及び電子モジュール WO2023163061A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202380020911.8A CN118661475A (zh) 2022-02-25 2023-02-22 布线基板、电子装置以及电子模块

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-027938 2022-02-25
JP2022027938 2022-02-25

Publications (1)

Publication Number Publication Date
WO2023163061A1 true WO2023163061A1 (ja) 2023-08-31

Family

ID=87766013

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/006534 WO2023163061A1 (ja) 2022-02-25 2023-02-22 配線基板、電子装置及び電子モジュール

Country Status (2)

Country Link
CN (1) CN118661475A (ja)
WO (1) WO2023163061A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260388A (ja) * 1986-05-06 1987-11-12 三菱電機株式会社 セラミツク基板への無電解メツキ方法
JPH0391287A (ja) * 1989-09-01 1991-04-16 Ibiden Co Ltd 電子回路基板の製造方法
JPH05191038A (ja) * 1992-01-16 1993-07-30 Ibiden Co Ltd 金属層を備えたセラミックス基板とその製造方法
WO2005098942A1 (ja) * 2004-04-05 2005-10-20 Mitsubishi Materials Corporation Ａi／ａiｎ接合体、パワーモジュール用基板及びパワーモジュール並びにａi／ａiｎ接合体の製造方法
JP2010109028A (ja) * 2008-10-29 2010-05-13 Kyocera Corp 配線基板及び配線基板の製造方法
WO2021112187A1 (ja) * 2019-12-03 2021-06-10 日本碍子株式会社 接合基板及び接合基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260388A (ja) * 1986-05-06 1987-11-12 三菱電機株式会社 セラミツク基板への無電解メツキ方法
JPH0391287A (ja) * 1989-09-01 1991-04-16 Ibiden Co Ltd 電子回路基板の製造方法
JPH05191038A (ja) * 1992-01-16 1993-07-30 Ibiden Co Ltd 金属層を備えたセラミックス基板とその製造方法
WO2005098942A1 (ja) * 2004-04-05 2005-10-20 Mitsubishi Materials Corporation Ａi／ａiｎ接合体、パワーモジュール用基板及びパワーモジュール並びにａi／ａiｎ接合体の製造方法
JP2010109028A (ja) * 2008-10-29 2010-05-13 Kyocera Corp 配線基板及び配線基板の製造方法
WO2021112187A1 (ja) * 2019-12-03 2021-06-10 日本碍子株式会社 接合基板及び接合基板の製造方法

Also Published As

Publication number Publication date
CN118661475A (zh) 2024-09-17

Similar Documents

Publication Publication Date Title
KR100917745B1 (ko) 반도체 장치 및 그 제조 방법
US20080079829A1 (en) Camera module and method for manufacturing same
JP5864742B2 (ja) 支持体装置、支持体装置を備えている電気的な装置、並びに、支持体装置及び電気的な装置の製造方法
US11930586B2 (en) Wiring substrate, electronic device and electronic module
JP5173758B2 (ja) 半導体パッケージの製造方法
JP6030370B2 (ja) 配線基板および電子装置
WO2023163061A1 (ja) 配線基板、電子装置及び電子モジュール
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2004207542A (ja) 発光素子収納用パッケージおよび発光装置
CN111566806B (zh) 布线基板、电子装置以及电子模块
JP4336153B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4458974B2 (ja) 多数個取り配線基板
JP2006278756A (ja) 圧電振動子収納用パッケージおよび圧電装置
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
JP7171894B2 (ja) 配線基板、電子装置及び電子モジュール
JP2004254251A (ja) 表面実装型圧電振動子及び絶縁性パッケージ
JP4383253B2 (ja) 配線基板
JP2020035898A (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP6193702B2 (ja) 多数個取り配線基板
JPWO2018155434A1 (ja) 配線基板、電子装置および電子モジュール
JP7492910B2 (ja) 配線基板
WO2021060475A1 (ja) 電子部品搭載用基体および電子装置
US20220183156A1 (en) Stacked-layer board, electronic component module, and method of manufacturing stacked-layer board
JP5197407B2 (ja) 多数個取り配線基板
JP4738220B2 (ja) 複数個取り配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23760060

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024503230

Country of ref document: JP

Kind code of ref document: A