WO2023161709A1 - 고효율 하이브리드 레귤레이터 - Google Patents

고효율 하이브리드 레귤레이터 Download PDF

Info

Publication number
WO2023161709A1
WO2023161709A1 PCT/IB2023/000041 IB2023000041W WO2023161709A1 WO 2023161709 A1 WO2023161709 A1 WO 2023161709A1 IB 2023000041 W IB2023000041 W IB 2023000041W WO 2023161709 A1 WO2023161709 A1 WO 2023161709A1
Authority
WO
WIPO (PCT)
Prior art keywords
state
switch
voltage
regulator
control circuit
Prior art date
Application number
PCT/IB2023/000041
Other languages
English (en)
French (fr)
Inventor
송경훈
Original Assignee
루시드 마이크로시스템스 피티이 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루시드 마이크로시스템스 피티이 엘티디. filed Critical 루시드 마이크로시스템스 피티이 엘티디.
Publication of WO2023161709A1 publication Critical patent/WO2023161709A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0095—Hybrid converter topologies, e.g. NPC mixed with flying capacitor, thyristor converter mixed with MMC or charge pump mixed with buck
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/1213—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for DC-DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/083—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the ignition at the zero crossing of the voltage or the current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Definitions

  • This embodiment relates to a power converter.
  • a typical buck or boost converter transfers energy through an inductor.
  • the switched capacitor converter has the advantage of high efficiency, but in order to stably control the output power, a low-efficiency linear regulator must be separately added or the input power must be controlled through a separate global loop such as a PPS (Programmable Power Supply) adapter.
  • PPS Programmable Power Supply
  • an object of the present embodiment in one aspect, is to provide a power converter with high efficiency. In another aspect, an object of the present embodiment is to provide a technique for stably controlling a power converter without adding a complicated configuration. In another aspect, an object of the present embodiment is to provide a power converter having a relatively small size.
  • one embodiment includes a first switch block, a second switch block, a third switch block and a fourth switch block connected in series with each other, the first switch block and the second switch block
  • a flying capacitor is connected to a second node to which the first node is connected and the third switch block and the fourth switch block are connected, and an inductor is connected to a third node to which the second switch block and the third switch block are connected.
  • the third state and the fourth state in which the second switch block and the fourth switch block are turned on can control the switch network, and the third state and the fourth state in which the inductor current forms a resonant waveform Controlling the switch network to be alternately controlled, and controlling the switch network to form the first state or the second state between the third state and the fourth state when the magnitude of the inductor current is out of a required range
  • a regulator including a control circuit is provided.
  • the control circuit may terminate the third state or the fourth state when the inductor current reaches a zero level.
  • the switch circuit When a high voltage is supplied to one side of the first switch block and the magnitude of the inductor current is smaller than the required range, the switch circuit forms the first state between the third state and the fourth state. You can control your network.
  • the control circuit switches the switch so that the first state is formed between the third state and the fourth state when the input voltage is smaller than the voltage obtained by subtracting the delta voltage from R times the output voltage (R is a positive number greater than or equal to 2). You can control your network.
  • the switch circuit When a low voltage is supplied to one side of the fourth switch block and the magnitude of the inductor current is greater than the required range, the switch circuit forms the second state between the third and fourth states. You can control your network.
  • the control circuit controls the switch network so that the second state is formed between the third state and the fourth state when the voltage of the third node is lower than the first lower limit value, or the voltage of the flying capacitor is When it is smaller than the upper limit value and larger than the second lower limit value, the switch network may be controlled to form the second state between the third state and the fourth state.
  • the control circuit may terminate the third state or the fourth state before the inductor current reaches the zero level, and terminate the second state when the inductor current reaches the zero level in the second state.
  • the control circuit may control the switch network to a fifth state in which the first switch block and the fourth switch block are turned on, and when the voltage of the flying capacitor is lower than a preset voltage range, the switch network can be controlled as the fifth state.
  • the control circuit may limit the amount of current supplied to the flying capacitor by operating the power semiconductor included in the first switch block or the fourth switch block in a linear mode in the fifth state.
  • the control circuit may control the switch network in a sixth state in which the second switch block and the third switch block are turned on, and when the voltage of the flying capacitor is higher than a preset voltage range, the switch network can be controlled as the sixth state.
  • the control circuit controls the switch network to the third state or the fourth state when the difference between the control value and the reference value is greater than or equal to a reference value, and when the difference between the control value and the reference value is smaller than the reference value, the control circuit controls the switch network to be in the third state or the fourth state.
  • the switch network can be controlled in a state in which the first switch block to the fourth switch block are turned off.
  • the control circuit is based on controlling the switch network in the third state or the fourth state, but can control the switch network in the first state when sufficient power cannot be delivered only by the third state and the fourth state. When the magnitude of the inductor current is greater than the required range, control may be performed in the second state.
  • a high voltage is supplied to one side of the first switch block, and a power semiconductor included in the first switch block may be an active element having bi-directional body diode characteristics.
  • Another embodiment includes a plurality of switch elements, a flying capacitor is connected to at least two connection nodes among connection nodes of the switch elements, and an inductor is connected to at least one connection node among the connection nodes, a switch network in which high voltage is supplied to one side and low voltage is supplied to the other side; and a first state in which the high voltage is connected to one side of the inductor, a second state in which the low voltage is connected to one side of the inductor, the high voltage, the flying capacitor, and the inductor are connected in series so that the inductor current forms a resonance waveform.
  • the switch network is controlled by the third state and the fourth state. controls the switch network so that is alternated, and controls the switch network so that the first state or the second state is formed between the third state and the fourth state when the magnitude of the inductor current is out of a required range It provides a regulator including a control circuit that
  • the control circuit may terminate the third state or the fourth state when the inductor current reaches a zero level.
  • the control circuit outputs a pulse enable signal at a high level when the difference between the control value and the reference value is greater than or equal to the reference value, and the number of times the inductor current reaches the zero level while the pulse enable signal maintains the high level
  • N is a natural number equal to or greater than 2
  • the switch network may be controlled so that the first state is formed between the third state and the fourth state.
  • control circuit may generate a power-up flag to increase output power of the power supply supplying the high voltage and transmit the flag to a device controlling the power supply.
  • the control circuit does not generate the power-up flag when the first state is not operated, calculates an efficiency value, and generates a power-down flag when the efficiency value is smaller than a target value so that the power supply output power can be made to reduce
  • the control circuit may control the switch network to form the first state between the third state and the fourth state when the magnitude of the inductor current is smaller than the required range.
  • the control circuit may control the switch network to form the second state between the third state and the fourth state when the magnitude of the inductor current is greater than the required range.
  • the control circuit may control the switch network to a fifth state in which one side of the inductor is floating and the high voltage, the flying capacitor, and the low voltage are connected in series, and the voltage of the flying capacitor is within a preset voltage range. When it is lower than that, the switch network may be controlled to the fifth state.
  • the control circuit may control the switch network to the fifth state in an initial start-up and operate the power semiconductor turned on in a linear mode in the fifth state to limit the amount of current supplied to the flying capacitor.
  • Another embodiment includes a plurality of switch elements, a flying capacitor is connected to at least two connection nodes among connection nodes of the switch elements, and an inductor is connected to at least one connection node among the connection nodes.
  • a switch network in which high voltage is supplied to one side and low voltage is supplied to the other side; and a first state in which the high voltage is connected to one side of the inductor, a second state in which the low voltage is connected to one side of the inductor, the high voltage, the flying capacitor, and the inductor are connected in series so that the inductor current forms a resonance waveform.
  • a fourth state in which the inductor current forms a resonant waveform while the low voltage, the flying capacitor, and the inductor are connected in series, and the switch network is controlled by the third state and the fourth state. controls the switch network so that is alternated, and controls the switch network so that the first state or the second state is formed between the third state and the fourth state when the magnitude of the inductor current is out of a required range
  • a regulator in which a plurality of regulator blocks including a control circuit are arranged in parallel with each other while sharing an output.
  • the regulator may further include a mux circuit capable of sharing inputs of the regulator blocks.
  • the regulator may further arrange a switched capacitor converter at inputs of the regulator blocks.
  • the regulator may control at least two of the regulator blocks to different states for the third state and the fourth state.
  • the efficiency of the power converter can be increased, the power converter can be stably controlled without adding a complicated configuration to the power converter, and the size of the power converter can be reduced. be able to
  • 1 is an exemplary configuration diagram of a power converter.
  • FIG. 2 is another exemplary configuration diagram of a power converter.
  • FIG 3 is a configuration diagram of a regulator according to an embodiment.
  • FIG. 4 is a diagram illustrating state 0 of a switch network according to an exemplary embodiment.
  • FIG. 5 is a diagram illustrating a first state of a switch network according to an embodiment.
  • FIG. 6 is a diagram illustrating a second state of a switch network according to an exemplary embodiment.
  • FIG. 7 is a diagram illustrating a third state of a switch network according to an embodiment.
  • FIG. 8 is a diagram illustrating a fourth state of a switch network according to an embodiment.
  • FIG. 9 is a diagram illustrating pulse shaping of an inductor current using a third state and a fourth state in one embodiment.
  • FIG. 10 is a diagram showing that a first state and a second state are further formed between a third state and a fourth state in one embodiment.
  • 11 is a diagram showing an overshaded pulse and an undershaded pulse.
  • FIG. 12A is a first exemplary diagram showing that a regulator adds a first state between a third state and a fourth state.
  • FIG. 12B is a second exemplary diagram showing that the regulator adds a first state between a third state and a fourth state.
  • FIG. 13A is a first exemplary diagram showing that a regulator adds a second state between a third state and a fourth state.
  • FIG. 13B is a second exemplary view showing that the regulator adds a second state between the third state and the fourth state.
  • FIG. 14 is a diagram illustrating a fifth state of a switch network according to an embodiment.
  • 15 is a diagram illustrating a sixth state of a switch network according to an embodiment.
  • 16 is a diagram illustrating an exemplary configuration for performing pulse skip control in a control circuit according to an embodiment.
  • 17A is a diagram showing main waveforms in a first example of pulse skip control.
  • 17B is a diagram showing main waveforms in a second example of pulse skip control.
  • FIG. 18 is a third exemplary diagram showing that a regulator adds a first state between a third state and a fourth state.
  • 19 is a diagram illustrating an example of input and output of a regulator according to an embodiment.
  • 20 is a diagram for explaining device characteristics of a first switch in a switch network according to an embodiment.
  • 21 is a configuration diagram of a first example of an extended regulator.
  • 22 is a configuration diagram of a second example of an extended regulator.
  • FIG. 23 is a configuration diagram of a third example of an extended regulator.
  • FIG. 24 is a diagram showing a first control state of a regulator according to a third example.
  • 25 is a diagram showing a second control state of the regulator according to the third example.
  • 26 is a diagram showing a third control state of a regulator according to a third example.
  • 27 is a diagram showing a fourth control state of the regulator according to the third example.
  • 28 is a diagram showing main waveforms of a regulator according to a third example.
  • 29 is a diagram illustrating cooperative control between a regulator and a host according to an embodiment.
  • FIG. 30 is a flowchart of a cooperative control method of a regulator and a host according to an embodiment.
  • first, second, A, B, (a), and (b) may be used in describing the components of the present invention. These terms are only used to distinguish the component from other components, and the nature, order, or order of the corresponding component is not limited by the term.
  • an element is described as being “connected,” “coupled to,” or “connected” to another element, that element is directly connected or connectable to the other element, but there is another element between the elements. It will be understood that elements may be “connected”, “coupled” or “connected”.
  • 1 is an exemplary configuration diagram of a power converter.
  • the power converter 10 may include an inductor converter 11, a switched capacitor converter 12, an input stage 13, and an overvoltage protection IC 14 (IC:integrated circuit).
  • IC overvoltage protection
  • the inductor converter 11 may include an upper switch QE, a lower switch QF, and an inductor L.
  • the switched capacitor converter 120 may include a first switch QA, a second switch QB, a third switch QC, and a fourth switch QD, and may include a flying capacitor C FLY . there is.
  • the power conversion device 10 may output power having a second voltage V2 by converting power input with the first voltage V1 according to circumstances, and power input with the second voltage V2. It is possible to output power having the first voltage (V1) by converting .
  • the power converter 10 can convert power using the inductor converter 11 when it does not function as a PPS adapter, and converts power using the switched capacitor converter 12 when it functions as a PPS adapter.
  • the switched capacitor converter 12 is a hard switched capacitor converter in which a switch is turned on/off while current flows.
  • the power converter 10 shown in FIG. 1 has a disadvantage in that the solution size is large and the price is high because two different ICs must be used together.
  • the power conversion device 10 when using the switched capacitor converter 12, the power conversion device 10 includes a separate input stage 13 and a separate input stage 13 for power regulation in an abnormal situation, for example, a PPS adapter power control malfunction or delayed operation. Since the overvoltage protection IC 14 must be used, efficiency may be lowered and the size may be increased.
  • the power converter 10 may use a flying capacitor (C FLY ) having a large capacitance in order to increase the efficiency of the switched capacitor converter 12, and the overall size may be increased due to such a large flying capacitor (C FLY ). .
  • C FLY flying capacitor
  • FIG. 2 is another exemplary configuration diagram of a power converter.
  • the power converter 20 may include a 3-level buck/boost converter 22, an input stage 23, and an overvoltage protection IC 24.
  • the 3-level buck/boost converter 22 includes a first switch (QA), a second switch (QB), a third switch (QC) and a fourth switch (QD), and an inductor (L) and a flying capacitor ( C FLY ).
  • the power converter 20 may output power having a second voltage V2 by converting power input with the first voltage V1.
  • the power converter 20 may convert power using the 3-level buck/boost converter 22 when it does not function as a PPS adapter, and when it functions as a PPS adapter, the 3-level buck/boost converter ( 22) can be operated as a hard switched capacitor converter.
  • the power converter 20 shown in FIG. 2 may have a smaller solution size than the power converter shown in FIG. 1 (see 10 in FIG. 1 ). However, when the power converter 20 shown in FIG. 2 operates as a hard switched capacitor converter, power loss is large due to the high DC resistance of the inductor L, so the power conversion efficiency is lower than that of a general switched capacitor converter. can
  • the power converter 20 shown in FIG. 2 has low efficiency because the input stage 23 and the overvoltage protection IC 24 must be used like the power converter shown in FIG. 1 (see 10 in FIG. 1).
  • the size may be increased, and the overall size may be increased due to the flying capacitor (C FLY ) having a large capacitance.
  • FIG 3 is a configuration diagram of a regulator according to an embodiment.
  • the regulator 300 may include a switch network 310 , a control circuit 320 and current sensors 331 to 334 .
  • the regulator 300 may convert power having the first voltage V1 and input to the first node N1 to generate power having the second voltage V2 and output the power to the sixth node N6.
  • the regulator 300 may convert power input to the sixth node N6 with the second voltage V2 to generate power having the first voltage V1 and output the power to the first node N1. .
  • the switch network 310 may include a first switch block, a second switch block, a third switch block, and a fourth switch block connected in series with each other.
  • Each switch block may include at least one switch.
  • the first switch block includes the first switch Q1, the second switch block includes the second switch Q2, the third switch block includes the third switch Q3, and the second switch block includes the third switch Q3.
  • a fourth switch Q4 may be included in the 4 switch block.
  • control of the first switch (Q1) can be understood as the control of the first switch block
  • control of the second switch (Q2) can be understood as the control of the second switch block
  • Control of the third switch Q3 may be understood as control of the third switch block
  • control of the fourth switch Q4 may be understood as control of the fourth switch block.
  • turning off the first switch Q1 can be understood as turning off the first switch block
  • turning on the second switch Q2 can be understood as turning on the second switch block. there is.
  • the first switch Q1, the second switch Q2, the third switch Q3, and the fourth switch Q4 may be power semiconductors.
  • the first switch Q1, the second switch Q2, the third switch Q3, and the fourth switch Q4 may be metal oxide semiconductor field effect transistors (MOSFETs) and insulated gate bipolar (IGBTs). Transistor) and other types of power semiconductors.
  • MOSFETs metal oxide semiconductor field effect transistors
  • IGBTs insulated gate bipolar
  • the first switch (Q1), the second switch (Q2), the third switch (Q3) and the fourth switch (Q4) may be connected in series with each other, for example, the first switch (Q1) and the second switch ( Q2) is connected to each other through the second node (N2), the second switch (Q2) and the third switch (Q3) are connected to each other through the third node (N3), the third switch (Q3) and the fourth The switches Q4 may be connected to each other through the fourth node N4.
  • a first node N1 may be formed on one side of the first switch Q1 and a second node N2 may be formed on the other side.
  • the first voltage V1 is supplied or output to the first node N1.
  • a fifth node N5 may be formed on one side of the fourth switch Q4 and a fourth node N4 may be formed on the other side. This can be supplied.
  • the first voltage V1 supplied to the first node N1 may be a relatively higher voltage than the low voltage supplied to the fifth node N5. Accordingly, the voltage supplied to the first node N1 may be referred to as a high voltage, and the voltage supplied to the fifth node N5 may be referred to as a low voltage.
  • An inductor L and a flying capacitor C FLY may be connected to the switch network 310 .
  • One side of the flying capacitor C FLY is connected to the second node N2 to which the first switch Q1 and the second switch Q2 are connected, and the third switch Q3 and the fourth switch Q4 are connected.
  • the other side may be connected to the fourth node N4.
  • One side of the inductor L is connected to the third node N3 to which the second switch Q2 and the third switch Q3 are connected, and the other side is connected to the sixth node N6 where the second voltage V2 is output. can be connected
  • an output capacitor C may be further disposed between the sixth node N6 and the low voltage.
  • the control circuit 320 may control the switches Q1 to Q4 included in the switch network 310 .
  • the control circuit 320 can make the switch network 310 into a plurality of states by turning on or off the switches Q1 to Q4.
  • the control circuit 320 may turn on or turn off each of the switches Q1 to Q4 by transmitting a gate signal to the gate of each of the switches Q1 to Q4.
  • the control circuit 320 may operate at least one of the switches Q1 to Q4 in a linear mode (linear mode). When operating in a linear mode, the amount of current flowing through at least one switch may be limited to a certain level according to a gate signal.
  • the control circuit 320 may sense the current and voltage of the switch network 310 or each node N1 to N6 and change the state of the switch network 310 using the sensed values.
  • control circuit 320 may sense the first voltage V1 , the second voltage V2 , the flying capacitor voltage V CFLY , the third node voltage V SW , and the like. Also, the control circuit 320 may sense the first switch current I Q1 , the second switch current I Q2 , the third switch current I Q3 , the fourth switch current I Q4 , and the like.
  • control circuit 320 has a first voltage (V1), a second voltage (V2), a flying capacitor voltage (V CFLY ), a third node voltage (V SW ), a first switch current (I Q1 ), and a second voltage (V CFLY ).
  • the state of the switch network 310 may be determined or changed using at least one sensed value among the switch current I Q2 , the third switch current I Q3 , and the fourth switch current I Q4 .
  • control circuit 320 may sense only one of the first switch current (I Q1 ) and the third switch current (I Q3 ), and the second switch current (I Q2 ) and the fourth switch current (I Q4 ) . ) can be sensed.
  • the control circuit 320 can control the switch network 310 in seven states described below.
  • FIG. 4 is a diagram illustrating state 0 of a switch network according to an exemplary embodiment.
  • control circuit may turn off all switches Q1 to Q4 of the switch network 310 to bring the switch network 310 to the 0 state.
  • FIG. 5 is a diagram illustrating a first state of a switch network according to an embodiment.
  • the control circuit turns on the first switch Q1 and the second switch Q2 and turns off the third switch Q3 and the fourth switch Q4 to control the switch network 310. It can be made in 1 state.
  • the flying capacitor (C FLY ) is floated, and the flying capacitor voltage (V CFLY ) can be maintained at a constant level.
  • a first voltage (V1) - a high voltage - may be supplied to one side of the first switch (Q1).
  • the first switch (Q1) and the second switch (Q2) are turned on, and the third switch (Q3) ) and the fourth switch Q4 are turned off, the first voltage V1 may be supplied to one side of the inductor L.
  • the second voltage (V2) may be supplied to the other side of the inductor (L). Accordingly, in the first state, the first voltage (V1) is supplied to one side of the inductor (L), and the second voltage ( V2) can be supplied. Also, the inductor current i L can be built up in the first state by these voltages V1 and V2.
  • the first state may be the same as that of a buck converter or a boost converter.
  • FIG. 6 is a diagram illustrating a second state of a switch network according to an exemplary embodiment.
  • control circuit turns off the first switch Q1 and the second switch Q2 and turns on the third switch Q3 and the fourth switch Q4 to control the switch network 310. It can be made into 2 states.
  • the flying capacitor (C FLY ) is floated, and the flying capacitor voltage (V CFLY ) may be maintained at a constant level.
  • Ground voltage-low voltage- may be supplied to one side of the fourth switch Q4.
  • the first switch Q1 and the second switch Q2 are turned off, and the third switch Q3 and 4 When the switch Q4 is turned on, ground voltage-low voltage-can be supplied to one side of the inductor L.
  • the second voltage V2 may be supplied to the other side of the inductor L. Accordingly, in the second state, the ground voltage-low voltage-is supplied to one side of the inductor L, and the second voltage V2 to the other side. ) can be supplied. And, the inductor current (i L ) can be built up in the second state by these voltages.
  • the inductor current (i L ) may build up in opposite directions in the first state and the second state. For example, when the direction of the current flowing from one side of the inductor L to the other side is referred to as a positive direction, the inductor current i L in the first state can be built up in an increasing direction, and in the second state The inductor current (i L ) may build up in a decreasing direction.
  • the second state may be the same as an operation in a buck converter or a boost converter.
  • FIG. 7 is a diagram illustrating a third state of a switch network according to an embodiment.
  • the control circuit turns on the first switch Q1 and the third switch Q3 and turns off the second switch Q2 and the fourth switch Q4 to control the switch network 310. It can be made into 3 states.
  • the flying capacitor (C FLY ) and the inductor (L) are connected in series, and the inductor current (i L ) and the flying capacitor voltage (V CFLY ) may form a resonance waveform.
  • the inductor current (i L ) may form a resonance waveform in which it increases and then decreases.
  • the control circuit may turn each switch (Q1 to Q4) off at zero current or turn on at zero current.
  • the third state may be the same as the operation of the resonant converter.
  • FIG. 8 is a diagram illustrating a fourth state of a switch network according to an embodiment.
  • control circuit turns off the first switch Q1 and the third switch Q3 and turns on the second switch Q2 and the fourth switch Q4 to control the switch network 310. It can be made into 4 states.
  • the flying capacitor (C FLY ) and the inductor (L) are connected in series, and the inductor current (i L ) and the flying capacitor voltage (V CFLY ) may form a resonance waveform.
  • the inductor current (i L ) may form a resonance waveform in which it increases and then decreases.
  • the control circuit may turn each switch (Q1 to Q4) off at zero current or turn on at zero current.
  • the fourth state may be the same as the operation in the resonance converter.
  • the control circuit may control the switch network so that the third state and the fourth state alternate.
  • the regulator according to an embodiment may transmit power through resonance between a flying capacitor and an inductor.
  • the control circuit may drive the third state and the fourth state at the resonance frequency of the flying capacitor and the inductor or at a frequency close thereto. In this case, power can be transmitted through the resonance of the flying capacitor and the inductor like a resonance converter.
  • the third state and the fourth state may be controlled to alternate.
  • the switch network may operate in the fourth state after operating in the third state, and operate in the third state after operating in the fourth state.
  • one pulse-shaping may be performed in the third state and the fourth state, respectively.
  • FIG. 9 is a diagram illustrating pulse shaping of an inductor current using a third state and a fourth state in one embodiment.
  • control circuit may control the switch network so that the third state and the fourth state are alternated.
  • control circuit may terminate the third state or the fourth state when the inductor current (i L ) reaches a zero level.
  • the flying capacitor In the third state, the flying capacitor is charged and the flying capacitor voltage (V CFLY ) may increase. Also, the inductor current (i L ) may increase and then decrease.
  • the control circuit may terminate the third state when the inductor current (i L ) in the third state reaches a zero level—a level within a preset error range from zero—to end the pulse shaping.
  • the flying capacitor In the fourth state, the flying capacitor is discharged and the flying capacitor voltage (V CFLY ) may decrease. Also, the inductor current (i L ) may increase and then decrease. When the inductor current (i L ) reaches the zero level in the fourth state—a level within a preset error range from zero—the control circuit may end the fourth state and form the end of pulse shaping.
  • the regulator may alternate between the third state and the fourth state.
  • another state may be formed between the third state and the fourth state.
  • FIG. 10 is a diagram showing that a first state and a second state are further formed between a third state and a fourth state in one embodiment.
  • control circuit controls the switch network so that the third state and the fourth state are alternated, and the first state and the second state are further formed between the third and fourth states.
  • the control circuit may control the switch network to the first state before controlling it to the third state. Since the first voltage is supplied to one side of the inductor in the first state, the inductor current may linearly increase.
  • control circuit may control the switch network to be in the third state to transfer the resonance energy of the flying capacitor and the inductor to an output. And, at this time, the inductor current may form a resonance waveform.
  • the third state may end when the inductor current is higher than zero.
  • the control circuit may control the switch network to the second state after ending the third state. Since a low voltage is supplied to one side of the inductor in the second state, the inductor current may linearly decrease.
  • control circuit may control the switch network to a first state, to a fourth state after the first state, and to a second state after the fourth state.
  • the pulse shaping of the inductor current may not be desired.
  • the peak of the inductor current may be formed higher than a desired level, or the peak of the inductor current may be formed lower than a desired level.
  • the waveform is called an over-shaped pulse, and when it is formed lower than the desired level, the waveform is called an under-shaped pulse.
  • 11 is a diagram showing an overshaded pulse and an undershaded pulse.
  • an overshaded pulse in which the level of the inductor current (i L ) is higher than a desired level may be formed.
  • the output current iout may be formed higher than a desired level.
  • an undershaded pulse in which the level of the inductor current (i L ) is lower than a desired level may be formed. At this time, the output current iout may be formed lower than a desired level.
  • the regulator may place another state between the third and fourth states.
  • FIG. 12A is a diagram showing that the regulator adds a first state between a third state and a fourth state.
  • control circuit of the regulator may form a first state between the third state and the fourth state when the magnitude of the inductor current (i L ) is smaller than the required range or required level.
  • the control circuit compares the peak of the inductor current (i L ) with a preset required level, and when the peak of the inductor current (i L ) is lower than the required level, between the third state and the fourth state or between the fourth state and the third state.
  • a first state may be added between states.
  • the size of the inductor current (i L ) can be determined as a function of the flying capacitor voltage at resonance. If the energy charged in the flying capacitor during resonance is insufficient, the desired size of the inductor current (i L ) may not be produced.
  • control circuit builds up the inductor current through the first state and then resonates - the alternating operation of the third state and the fourth state - to make the inductor current (i L ) of the desired size. And through this, the size of the desired output current can be made.
  • the control circuit may determine when to add the first state and when to end the first state based on a combination of input sensing values (eg, the first voltage, the second voltage, the flying capacitor voltage, the third node voltage, etc.). Alternatively, the control circuit may determine the transition time of the first state, the third state, and the fourth state based on a combination of input sensing values.
  • a combination of input sensing values eg, the first voltage, the second voltage, the flying capacitor voltage, the third node voltage, etc.
  • FIG. 12B is a second exemplary diagram showing that the regulator adds a first state between a third state and a fourth state.
  • control circuit may determine whether to add the first state according to the relationship between the input voltage and the output voltage of the regulator.
  • the control circuit switches the first state between the third state and the fourth state or between the fourth state and the third state. It can be added to (S1220).
  • the control circuit When the first voltage (V1) is the input voltage and the second voltage (V2) is the output voltage, the control circuit operates when the first voltage (V1) is less than the voltage obtained by adding the delta voltage to twice the second voltage (V2). , the first state can be added. And, when the second voltage (V2) is an input voltage and the first voltage (V1) is an output voltage, the control circuit has a second voltage (V2) greater than the voltage obtained by adding the delta voltage to twice the first voltage (V1). When it is small, the first state can be added.
  • the delta voltage is a voltage corresponding to a margin and may have different sizes according to embodiments.
  • control circuit can stop the operation of the first state according to the relationship between the input voltage and the output voltage of the regulator.
  • the first state may not be operated (S1240).
  • the control circuit When the first voltage (V1) is the input voltage and the second voltage (V2) is the output voltage, the control circuit operates when the first voltage (V1) is greater than the voltage obtained by adding the delta voltage to twice the second voltage (V2). , the first state may not be operated. And, when the second voltage (V2) is an input voltage and the first voltage (V1) is an output voltage, the control circuit has a second voltage (V2) greater than the voltage obtained by adding the delta voltage to twice the first voltage (V1). When it is large, the first state may not be operated.
  • FIG. 13A is a first exemplary diagram showing that a regulator adds a second state between a third state and a fourth state.
  • control circuit of the regulator may form a second state between the third state and the fourth state when the magnitude of the inductor current (i L ) is greater than the required range or required level.
  • the control circuit compares the peak of the inductor current (i L ) with a preset required level, and when the peak of the inductor current (i L ) is higher than the required level, between the third state and the fourth state or between the fourth state and the third state.
  • a second state may be added between states.
  • the size of the inductor current (i L ) can be determined as a function of the flying capacitor voltage at resonance. If the energy charged in the flying capacitor during resonance is more than necessary, the inductor current (i L ) of the desired size cannot be made, The inductor current (i L ) may increase excessively. In this case, not only cannot the output current be made to a desired size, but also internal or external devices may be damaged due to excessive current.
  • the control circuit can make the inductor current (i L ) of a desired size by lowering the inductor current through the second state and then performing resonance - alternating operation of the third state and the fourth state. Through this, the size of the desired output current can be made.
  • the control circuit may determine a time to add the second state and a time to end the second state based on a combination of input sensing values (eg, a first voltage, a second voltage, a flying capacitor voltage, a third node voltage, etc.). Alternatively, the control circuit may determine the transition time of the second state, the third state, and the fourth state based on a combination of input sensing values.
  • a combination of input sensing values eg, a first voltage, a second voltage, a flying capacitor voltage, a third node voltage, etc.
  • the control circuit may end the second state when the inductor current (i L ) reaches a zero level.
  • FIG. 13B is a second exemplary view showing that the regulator adds a second state between the third state and the fourth state.
  • the control circuit of the regulator compares the third node voltage (V SW ) with the first lower limit value (limit Lower 1), and the third node voltage (V SW ) is the first lower limit value (limit Lower 1). Lower than Lower 1), the second state enable signal Enable_State2 may be generated - the second state enable signal Enable_State2 may be changed from low to high.
  • the control circuit may include a first lower limit comparator 1312 . Also, a signal corresponding to the first lower limit value (limit Lower 1) may be input to the positive input terminal of the first lower limit comparator 1312, and a signal corresponding to the third node voltage V SW may be input to the negative input terminal. there is.
  • the first lower limit comparator 1312 compares the third node voltage V SW with the first lower limit value (limit Lower 1), and the third node voltage V SW becomes lower than the first lower limit value (limit Lower 1). At this time, the second state enable signal (Enable_State2) may be generated.
  • the control circuit of the regulator compares the flying capacitor voltage (V CFLY ), the upper limit value (limit Upper ), and the second lower limit value (limit Lower 2), and the flying capacitor voltage (V CFLY ) is the upper limit value (limit Upper ).
  • the second state enable signal (Enable_State2) may be generated - the second state enable signal (Enable_State2) may be changed from low to high.
  • the control circuit may include an upper limit comparator 1322, a second lower limit comparator 1324, and an AND logic circuit 1326.
  • a signal corresponding to the upper limit value (limit Upper ) may be input to a positive input terminal of the upper limit comparator 1322, and a signal corresponding to the flying capacitor voltage (V CFLY ) may be input to a negative input terminal.
  • a signal corresponding to the flying capacitor voltage (V CFLY ) is input to the positive input terminal of the second lower limit comparator 1324, and a signal corresponding to the second lower limit value (limit Lower 2) may be input to the negative input terminal.
  • the output of the upper limit comparator 1322 and the output of the second lower limit comparator 1324 are input to the AND logic circuit 1326, and when both outputs are high, the AND logic circuit 1326 enables the second state.
  • a signal (Enable_State2) can be output.
  • FIG. 14 is a diagram illustrating a fifth state of a switch network according to an embodiment.
  • control circuit turns on the first switch Q1 and the fourth switch Q4, and turns off the second switch Q2 and the third switch Q3 to control the switch network 310. It can be made in 5 states.
  • the control circuit may control the switch network 310 to the fifth state.
  • a current path is formed in series between the first voltage (V1), the first switch (Q1), the flying capacitor (C FLY ), the fourth switch (Q4) and the ground voltage, and the current in this current path
  • the flying capacitor (C FLY ) can be charged by
  • the control circuit In order to prevent excessive current (eg, inrush current) from flowing to the first switch (Q1) and/or the fourth switch (Q4) in the fifth state, the control circuit is configured to switch the first switch (Q1) and/or 4Switch (Q4) can be operated in linear mode. At this time, the control circuit may control the first switch Q1 and/or the fourth switch Q4 according to the sensed value while sensing the current flowing through the first switch Q1 and/or the fourth switch Q4.
  • excessive current eg, inrush current
  • 15 is a diagram illustrating a sixth state of a switch network according to an embodiment.
  • control circuit turns off the first switch Q1 and the fourth switch Q4 and turns on the second switch Q2 and the third switch Q3 to control the switch network 310. It can be made into 6 states.
  • the control circuit may control the switch network 310 to the sixth state.
  • the second switch Q2 and the third switch Q3 may be arranged in parallel with the flying capacitor C FLY . Also, the flying capacitor C FLY may be discharged through the second switch Q2 and the third switch Q3.
  • the control circuit switches the second switch Q2 and/or the third switch Q3 to a linear mode. can make it work.
  • the control circuit may control the second switch Q2 and/or the third switch Q3 according to the sensed value while sensing the current flowing through the second switch Q2 and/or the third switch Q3.
  • the regulator may perform pulse skip control together with pulse shaping control for forming a resonant waveform of the inductor current.
  • the regulator may make the inductor current a resonant waveform through the third state or the fourth state. Forming the inductor current into a resonant waveform is referred to as pulse output, while maintaining the inductor current at zero level or at a very low level is referred to as pulse skipping.
  • the regulator can output pulses or skip pulses through control.
  • 16 is a diagram illustrating an exemplary configuration for performing pulse skip control in a control circuit according to an embodiment.
  • the pulse skip controller 1600 of the control circuit may include a sensing value combination unit 1610 , a first comparison unit 1620 and a second comparison unit 1630 .
  • the sensed value combination unit 1610 may select one of the sensed values using a multiplexer or generate one value by combining two or more sensed values.
  • the first comparison unit 1620 may compare the control value with the reference value V REF_S to generate an error value Vc.
  • the first comparator 1620 may generate the error value Vc by subtracting the reference value V REF_S from the control value.
  • the second comparator 1630 compares the error value Vc with the reference value V REF_C , outputs a pulse enable signal when the error value Vc is equal to or greater than the reference value V REF_C , and outputs the error value Vc When it is smaller than the reference value V REF_C , the output of the pulse enable signal may be stopped.
  • control circuit controls the switch network to a third state or a fourth state when the pulse enable signal is output to output a pulse, and controls pulse skipping so that no pulse is output when the pulse enable signal is not output. can be performed.
  • 17A is a diagram showing main waveforms in a first example of pulse skip control.
  • the control circuit may make the waveform of the inductor current i L into a resonance waveform through pulse shaping control. And, when the error value (Vc) is greater than the reference value (V REF_C ), the control circuit makes the waveform of the inductor current (i L ) into a resonance waveform through pulse shaping control that controls the switch network to the third or fourth state.
  • the control circuit may maintain the inductor current i L at a zero level through pulse skip control. At this time, the first switch or the fourth switch may be turned off.
  • the control circuit may determine whether to perform the pulse shaping control or the pulse skip control at a predetermined period or at each point in time when the pulse shaping control ends.
  • 17B is a diagram showing main waveforms in a second example of pulse skip control.
  • the control circuit may make the waveform of the inductor current i L into a resonance waveform through pulse shaping control. And, when the error value (Vc) is greater than the reference value (V REF_C ), the control circuit makes the waveform of the inductor current (i L ) into a resonance waveform through pulse shaping control that controls the switch network to the third or fourth state.
  • the control circuit may maintain the inductor current i L at a zero level through pulse skip control. At this time, the first switch or the fourth switch may be turned off.
  • the reference value V REF_C may be a variable value.
  • the reference value V REF_C may be a value corresponding to a predetermined multiple of the inductor current i L .
  • An input of the regulator may be the first voltage, and an output may be the second voltage.
  • the input of the regulator may be the second voltage and the output may be the first voltage.
  • control circuit may determine whether to operate the first state according to the pulse enable signal.
  • FIG. 18 is a third exemplary diagram showing that a regulator adds a first state between a third state and a fourth state.
  • control circuit may determine whether to add the first state using the pulse enable signal and the magnitude of the inductor current IL .
  • the control circuit continuously outputs N (N is 2 or more) of ZCD (Zero Current Detection) of the inductor current ( IL ). natural number) times (YES in S1810), the first state may be added between the third state and the fourth state or between the fourth state and the third state (S1820).
  • control circuit maintains the zero level of the inductor current ( IL ) while the pulse enable signal is generated - the pulse enable signal has a rising edge - continuously M (M is a natural number greater than or equal to 2) times.
  • M is a natural number greater than or equal to 2 times.
  • 19 is a diagram illustrating an example of input and output of a regulator according to an embodiment.
  • the regulator may receive the first voltage V1 as an input and the second voltage V2 as an output.
  • the load may be connected to the node where the second voltage V2 is formed.
  • the input current (i IN ) is supplied through the first switch (Q1), and the output current (i OUT ) may have a waveform very similar to that of the inductor current (i L ).
  • the regulator may receive the second voltage V2 as an input and the first voltage V1 as an output.
  • the load may be connected to the node where the first voltage V1 is formed.
  • the input current (i IN ) may have a very similar waveform to the inductor current (i L ), and the output current (i OUT ) may be supplied to the load through the first switch (Q1).
  • 20 is a diagram for explaining device characteristics of a first switch in a switch network according to an embodiment.
  • the left side is the power converter 20 described with reference to FIG. 2, and the right side in FIG. 20 is a regulator according to an embodiment.
  • an overvoltage protection IC 24 and an input stage 23 were required, but in the switch network 310 of one embodiment, the first switch Q1 is the overvoltage protection IC 24 ) and the functions of the input stage 23 can be performed together.
  • the first switch Q1 may be an active element having bi-directional body diode characteristics.
  • the first switch Q1 may be a Bi-directional GaN FET or a Si-FET Back to Back device.
  • the first switch (Q1) When such an active element is used as the first switch (Q1), the first switch (Q1) functions as a switching element as well as a function of converting the switch network to the 0 state when the first voltage (V1) is higher than a specific voltage level. and the function of the reverse block in the input stage can be performed together.
  • the regulator according to an embodiment may have high scalability.
  • a plurality of regulator blocks can form one extended regulator while sharing an output.
  • 21 is a configuration diagram of a first example of an extended regulator.
  • the regulator 2100 may include a first regulator block 2110 and a second regulator block 2120.
  • Each of the first regulator block 2110 and the second regulator block 2120 may include a switch network according to the above-described embodiment.
  • the first regulator block 2110 and the second regulator block 2120 can control the switch network in the seven states of the 0th to 6th states, respectively.
  • the first regulator block 2110 and the second regulator block 2120 may output the second voltage V2. Also, the first regulator block 2110 and the second regulator block 2120 may be disposed in parallel and share outputs.
  • the first regulator block 2110 is a first switch network including a 1-1 switch Q1A, a 2-1 switch Q2A, a 3-1 switch Q3A and a 4-1 switch Q4A. (2111). Also, the first regulator block 2110 may receive the 1-1 voltage V1A as an input and output a second voltage V2.
  • the second regulator block 2120 is a second switch network including a 1-2 switch Q1B, a 2-2 switch Q2B, a 3-2 switch Q3B and a 4-2 switch Q4B. (2121). Also, the second regulator block 2120 may receive the 1-2 voltage V1B as an input and output the second voltage V2.
  • the 1-1st voltage (V1A) and the 1-2nd voltage (V1B) may be voltages having different voltage levels or may be voltages having the same voltage level.
  • the regulator 2100 includes a first power path through which power flows from a node where the 1-1 voltage V1A is supplied to a node where the second voltage V2 is output, and a 1-2 voltage V1B. ) may have a second power path through which power flows from a node to which the second voltage V2 is output.
  • 22 is a configuration diagram of a second example of an extended regulator.
  • the regulator 2200 may include a first regulator block 2210, a second regulator block 2220, a mux circuit 2230, and the like.
  • Each of the first regulator block 2210 and the second regulator block 2220 may include a switch network according to the above-described embodiment. Also, the first regulator block 2210 and the second regulator block 2220 can control the switch network in the seven states of the 0th to 6th states, respectively.
  • the first regulator block 2210 and the second regulator block 2220 may output the second voltage V2. Also, the first regulator block 2210 and the second regulator block 2220 may be disposed in parallel and share outputs.
  • the first regulator block 2210 is a first switch network including a 1-1 switch Q1A, a 2-1 switch Q2A, a 3-1 switch Q3A and a 4-1 switch Q4A. (2211). Also, the first regulator block 2210 may output the second voltage V2.
  • the second regulator block 2220 is a second switch network including a 1-2 switch Q1B, a 2-2 switch Q2B, a 3-2 switch Q3B and a 4-2 switch Q4B. (2221). Also, the second regulator block 2220 may output the second voltage V2.
  • the mux circuit 2230 may selectively transfer the 1-1 voltage V1A and the 1-2 voltage V1B to the first regulator block 2210 and/or the second regulator block 2220.
  • the mux circuit 2230 may transfer the 1-1 voltage V1A to the first regulator block 2210 and transfer the 1-2 voltage V1B to the second regulator block 2220 .
  • the regulator 2200 according to the second example may operate similarly to the regulator (see 2100 in FIG. 21 ) according to the first example.
  • the mux circuit 2230 may simultaneously transfer the 1-1 voltage V1A to the first regulator block 2210 and the second regulator block 2220, and the mux circuit 2230 may transmit the 1-2 voltage (V1B) can be simultaneously transferred to the first regulator block 2210 and the second regulator block 2220.
  • the mux circuit 2230 may include an upper switch QHA, a lower switch QHB, and a connection switch QI.
  • the upper switch QHA may control the connection between the first input node NI1 and the first output node NO1.
  • the lower switch QHB can control the connection between the second input node NI2 and the second output node NO2.
  • the connection switch QI may control the connection between the first output node NO1 and the second output node NO2.
  • the 1-1 voltage VIA may be supplied to the first input node NI1 , and the 1-2 voltage NI2 may be supplied to the second input node NI2 . Also, the first output node NO1 may be connected to the input of the first regulator block 2210, and the second output node NO2 may be connected to the input of the second regulator block 2220.
  • the mux circuit 2230 turns on the upper switch QHA and the lower switch QHB and turns off the connection switch QI to transfer the 1-1 voltage V1A to the first regulator block 2210,
  • the 1-2 voltage V1B may be transferred to the second regulator block 2220 .
  • the mux circuit 2230 turns on the upper switch QHA, turns off the lower switch QHB, and turns on the connection switch QI to generate the 1-1 voltage V1A to the first regulator block 2210. ) and the second regulator block 2220 at the same time.
  • the mux circuit 2230 turns off the upper side switch QHA, turns on the lower side switch QHB, and turns off the connection switch QI to generate the 1-2 voltages V1B to the first regulator block ( 2210) and the second regulator block 2220 at the same time.
  • the upper switch QHA and the lower switch QHB can be used for overvoltage protection, there is no need for the 1-1 switch Q1A and the 1-2 switch Q1B to support bi-directional body diode operation.
  • the 1-1st voltage (V1A) and the 1-2nd voltage (V1B) may be voltages having different voltage levels or may be voltages having the same voltage level.
  • FIG. 23 is a configuration diagram of a third example of an extended regulator.
  • the regulator 2300 may include a first regulator block 2310, a second regulator block 2320, and a switched capacitor converter 2330.
  • Each of the first regulator block 2310 and the second regulator block 2320 may include a switch network according to the above-described embodiment.
  • the first regulator block 2310 and the second regulator block 2320 can control the switch network in the seven states of the 0th to 6th states, respectively.
  • the first regulator block 2310 and the second regulator block 2320 may output the second voltage V2. Also, the first regulator block 2310 and the second regulator block 2320 may be disposed in parallel and share outputs.
  • the first regulator block 2310 is a first switch network including a 1-1 switch Q1A, a 2-1 switch Q2A, a 3-1 switch Q3A and a 4-1 switch Q4A. (2311). Also, the first regulator block 2310 may output the second voltage V2.
  • the second regulator block 2320 is a second switch network including a 1-2 switch Q1B, a 2-2 switch Q2B, a 3-2 switch Q3B and a 4-2 switch Q4B. (2321). Also, the second regulator block 2320 may output the second voltage V2.
  • the switched capacitor converter 2330 may perform both functions of a mux and a converter.
  • the conversion ratio from the 1-1 voltage (V1A) to the second voltage (V2) or the 1-2 voltage (V1B) to the second voltage (V2) ) can be extended to 4 to 1 or 3 to 1.
  • the switched capacitor converter 2330 may include a first control switch QU, a second control switch QW, a third control switch QS, a fourth control switch QL, and a flying capacitor C FLY_H . .
  • the flying capacitor (C FLY_H ) included in each regulator block (2310, 2320) In order to distinguish the flying capacitor (C FLY_L ) included in each regulator block (2310, 2320) and the flying capacitor (C FLY_H) included in the switched capacitor converter (2330), the flying capacitor (C FLY_H ) included in each regulator block (2310, 2320)
  • the capacitor C FLY_L is referred to as a first flying capacitor C FLY_L
  • the flying capacitor C FLY_H included in the switched capacitor converter 2330 is referred to as a second flying capacitor C FLY_H .
  • the first control switch QU may control the connection between the first converter node NC1 and the third converter node NC3.
  • the second control switch QW may control the connection between the third converter node NC3 and the second converter node NC2.
  • the third control switch QS can control the connection between the intermediate node NM and the 4z converter node NO4.
  • the fourth control switch QL may control the connection between the intermediate node NM and the low voltage end - for example, a part to which the ground voltage is connected.
  • the 1-1 voltage V1A may be formed at the first converter node NC1, and the 1-2 voltage V1B may be formed at the second converter node NC2.
  • the third converter node NC3 is connected to the outside of the 1-1 switch Q1A of the first regulator block 2310, and the fourth converter node NC4 is connected to the 1-2 switch of the second regulator block 2320. (Q1B) It can be connected to the inside.
  • the outside may mean the outside of the switch network
  • the inside may mean the inside of the switch network.
  • the fifth converter node NC5 connects to the first-second switch of the second regulator block 2320 ( Q1B) Can be connected to the outside.
  • the second converter node NC2 may be electrically the same node as the fifth converter node NC5.
  • One side of the second flying capacitor C FLY_H may be connected to the third converter node NC3 and the other side may be connected to the intermediate node NM.
  • a voltage corresponding to approximately 1/2 of the 1-1 voltage V1A or 1/2 of the 1-2 voltage V1B may be formed at the intermediate node NM.
  • FIG. 24 is a diagram showing a first control state of a regulator according to a third example
  • FIG. 25 is a diagram showing a second control state of a regulator according to a third example
  • FIG. 26 is a diagram showing a third control state of a regulator according to a third example
  • FIG. 27 is a diagram showing a fourth control state of the regulator according to the third example
  • FIG. 28 is a diagram showing main waveforms of the regulator according to the third example.
  • the first regulator block 2310 and the second regulator block 2320 may be controlled in different states.
  • the regulator 2300 may control the first regulator block 2310 to a fourth state and the second regulator block 2320 to a third state in a first control state. there is.
  • the second flying capacitor C FLY_H may be charged.
  • the second regulator block 2320 may turn off the first-second switch Q1B.
  • the third control switch QS of the switched capacitor converter 2330 since the third control switch QS of the switched capacitor converter 2330 is turned on instead of the first and second switches Q1B, the second regulator block 2320 may have the same shape as the third state.
  • the first control switch QU is turned on, the second control switch QW is turned off, the third control switch QS is turned on, and the fourth control switch QL is turned off.
  • the regulator 2300 may control the first regulator block 2310 to a third state and the second regulator block 2320 to a fourth state in the second control state.
  • the second flying capacitor C FLY_H may be discharged.
  • the first control switch QU is turned off, the second control switch QW is turned off, the third control switch QS is turned off, and the fourth control switch QL is turned on. It can be.
  • the regulator 2300 may control the first regulator block 2310 to a fourth state and the second regulator block 2320 to a third state.
  • the second flying capacitor C FLY_H may be charged.
  • the second regulator block 2320 may turn off the 1-2 switches Q1B. At this time, since the third control switch QS of the switched capacitor converter 2330 is turned on instead of the first and second switches Q1B, the second regulator block 2320 may have the same shape as the third state.
  • the first control switch QU is turned off, the second control switch QW is turned on, the third control switch QS is turned on, and the fourth control switch QL is turned off.
  • the regulator 2300 may control the first regulator block 2310 to a third state and the second regulator block 2320 to a fourth state in the fourth control state.
  • the second flying capacitor C FLY_H may be discharged.
  • the first control switch QU is turned off, the second control switch QW is turned on, the third control switch QS is turned on, and the fourth control switch QL is turned off.
  • the voltage of the second flying capacitor may be a voltage corresponding to approximately 1/2 or a voltage corresponding to 1/2 of the 1-2 voltage (V1B).
  • the regulator 2300 continuously performs the second control state or the fourth control state two or more times, and when the voltage becomes lower than this, the regulator 2300 continuously performs the first control state or the third control state. Can be done 2 or more times. Otherwise, the regulator 2300 may sequentially perform the first to fourth control states.
  • the regulator may further improve efficiency through cooperative control with the host.
  • 29 is a diagram illustrating cooperative control between a regulator and a host according to an embodiment.
  • the regulator 2910 may generate a power-up flag (PWU) to the host 2920 so that the power supply 2930 may output a higher output to the regulator 2910.
  • PWU power-up flag
  • the host 2920 controls the power supply 2930 to supply the first voltage V1 to the regulator 2910. ) level can be increased.
  • the regulator 2910 additionally operates the first state when sufficient power is not supplied from the power supply 2930, but in the case of a power supply in which output power is adjusted, such as a PPS adapter, the power supply through the host 2920 ( 2930) may be increased to disable the first state.
  • pulse skip may occur.
  • This control can increase efficiency in light load, but in heavy load, the 3rd state and 4th state are continuously operated alternately without pulse skip. Doing so can achieve higher efficiency. Accordingly, the regulator 2910 checks whether the efficiency is sufficient in a situation where the first state is not operated under a heavy load, and if the efficiency is not sufficient, the power supply 2930 lowers the output to obtain the optimum efficiency. (PWD) can occur.
  • FIG. 30 is a flowchart of a cooperative control method of a regulator and a host according to an embodiment.
  • control circuit of the regulator may check whether the first state operates (S3010).
  • control circuit may generate a power-up flag (PWU) to a device that controls the power supply, for example, a host (S3012).
  • PWU power-up flag
  • the power supply may increase the output according to the power-up flag (PWU) (S3014).
  • PWU power-up flag
  • control circuit may not generate the power-up flag (PWU) (S3016).
  • the control circuit can calculate the efficiency (S3018).
  • Efficiency can be calculated, for example, by dividing the product of the output voltage and the output current by the product of the input voltage and the current flowing through the first switch.
  • the control circuit compares the calculated efficiency value with the target value, and when the efficiency value is greater than or equal to the target value (YES in S3020), it may return to step S3010 of determining whether the first state operates.
  • control circuit may generate a power-down flag (PWD) (S3022).
  • the power supply may reduce the output according to the power-down flag (PWD) (S3024).
  • control circuit may return to step S3010 of determining whether the first state operates.
  • the regulator according to one embodiment can perform highly efficient regulation with a small size.
  • the regulator according to an embodiment can regulate regardless of the type (power control level) of the input power (first voltage or second voltage), there is no need to add a separate buck converter or boost converter. Accordingly, the size of the solution may be reduced.
  • the regulator according to an embodiment can be switched at the LC resonant frequency, power loss can be minimized and efficiency can be increased.
  • the regulator according to an embodiment can operate as a resonant switched capacitor converter, a small-sized flying capacitor is sufficient, and accordingly, the size of the passive element can be reduced.
  • the regulator according to an embodiment may not require an overvoltage protection IC or an input stage, thereby reducing the size of the solution.
  • the regulator according to an embodiment has scalability capable of increasing output power and supporting a plurality of input sources.
  • the efficiency of the power converter can be increased, the power converter can be stably controlled without adding a complicated configuration to the power converter, and the size of the power converter can be reduced. be able to

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

일 실시예는, 서로 직렬연결되는 제1스위치블럭, 제2스위치블럭, 제3스위치블럭 및 제4스위치블럭를 포함하고, 상기 제1스위치블럭 및 상기 제2스위치블럭이 연결되는 노드와 상기 제3스위치블럭 및 상기 제4스위치블럭이 연결되는 노드로 플라잉캐패시터가 연결되고, 상기 제2스위치블럭 및 상기 제3스위치블럭이 연결되는 노드로 인덕터가 연결되는 스위치네트워크; 및 상기 제1스위치블럭과 상기 제2스위치블럭이 턴온되는 제1스테이트, 상기 제3스위치블럭과 상기 제4스위치블럭이 턴온되는 제2스테이트, 상기 제1스위치블럭과 상기 제3스위치블럭이 턴온되는 제3스테이트 및 상기 제2스위치블럭과 상기 제4스위치블럭이 턴온되는 제4스테이트로 상기 스위치네트워크를 제어할 수 있고, 인덕터전류가 공진파형을 형성하는 상기 제3스테이트와 상기 제4스테이트가 교번되도록 상기 스위치네트워크를 제어하고, 상기 인덕터전류의 크기가 요구범위를 벗어날 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제1스테이트 혹은 상기 제2스테이트가 형성되도록 상기 스위치네트워크를 제어하는 제어회로를 포함하는 레귤레이터를 제공한다.

Description

고효율 하이브리드 레귤레이터
본 실시예는 전력변환장치에 관한 것이다.
일반적인 벅컨버터 또는 부스트컨버터는 인덕터를 통해 에너지를 전달한다.
이러한 벅컨버터 또는 부스트컨버터에서 인덕터에 흐르는 전류가 잘 제어된다면 출력전력이 안정적으로 제어될 수 있다는 장점이 있지만 인덕터의 상대적으로 높은 직류저항으로 인한 전력손실이 단점이 될 수 있다. 직류저항에서의 전력손실은 출력전류의 제곱에 비례하여 커지기 때문에 인덕터를 통한 전력전달은 전달하고자 하는 전력량이 커질수록 효율이 낮아지는 문제를 가질 수 있다.
이를 개선하기 위해 낮은 직류저항을 가지는 캐패시터를 통해 에너지를 전달하는 스위치드 캐패시터 컨버터가 대두되고 있다.
스위치드 캐패시터 컨버터는 효율이 높다는 장점을 가지고 있지만 출력전력을 안정적으로 제어하기 위해서는 효율이 낮은 리니어 레귤레이터를 별도로 추가하거나 PPS(Programmable Power Supply) 어댑터와 같이 별도의 글로벌 루프를 통해 입력전력을 제어해줘야하는 단점이 있다.
이러한 배경에서, 본 실시예의 목적은, 일 측면에서, 효율이 높은 전력변환장치를 제공하는 것이다. 다른 측면에서, 본 실시예의 목적은, 복잡한 구성을 추가하지 않고 전력변환장치를 안정적으로 제어하는 기술을 제공하는 것이다. 또 다른 측면에서, 본 실시예의 목적은, 상대적으로 사이즈가 작은 전력변환장치를 제공하는 것이다.
전술한 목적을 달성하기 위하여, 일 실시예는, 서로 직렬연결되는 제1스위치블럭, 제2스위치블럭, 제3스위치블럭 및 제4스위치블럭를 포함하고, 상기 제1스위치블럭 및 상기 제2스위치블럭이 연결되는 제1노드와 상기 제3스위치블럭 및 상기 제4스위치블럭이 연결되는 제2노드로 플라잉캐패시터가 연결되고, 상기 제2스위치블럭 및 상기 제3스위치블럭이 연결되는 제3노드로 인덕터가 연결되는 스위치네트워크; 및 상기 제1스위치블럭과 상기 제2스위치블럭이 턴온되는 제1스테이트, 상기 제3스위치블럭과 상기 제4스위치블럭이 턴온되는 제2스테이트, 상기 제1스위치블럭과 상기 제3스위치블럭이 턴온되는 제3스테이트 및 상기 제2스위치블럭과 상기 제4스위치블럭이 턴온되는 제4스테이트로 상기 스위치네트워크를 제어할 수 있고, 인덕터전류가 공진파형을 형성하는 상기 제3스테이트와 상기 제4스테이트가 교번되도록 상기 스위치네트워크를 제어하고, 상기 인덕터전류의 크기가 요구범위를 벗어날 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제1스테이트 혹은 상기 제2스테이트가 형성되도록 상기 스위치네트워크를 제어하는 제어회로를 포함하는 레귤레이터를 제공한다.
상기 제어회로는 상기 인덕터전류가 제로수준에 도달할 때, 상기 제3스테이트 혹은 상기 제4스테이트를 종료시킬 수 있다.
상기 제1스위치블럭의 일측으로 고전압이 공급되고, 상기 제어회로는 상기 인덕터전류의 크기가 상기 요구범위보다 작을 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제1스테이트가 형성되도록 상기 스위치네트워크를 제어할 수 있다.
상기 제어회로는 입력전압이 출력전압의 R(R은 2 이상의 양수)배에서 델타전압을 차감한 전압보다 작을 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제1스테이트가 형성되도록 상기 스위치네트워크를 제어할 수 있다.
상기 제4스위치블럭의 일측으로 저전압이 공급되고, 상기 제어회로는 상기 인덕터전류의 크기가 상기 요구범위보다 클 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제2스테이트가 형성되도록 상기 스위치네트워크를 제어할 수 있다.
상기 제어회로는, 상기 제3노드의 전압이 제1하한값보다 낮아질 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제2스테이트가 형성되도록 상기 스위치네트워크를 제어하거나, 상기 플라잉캐패시터의 전압이 상한값보다 작고, 제2하한값보다 클 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제2스테이트가 형성되도록 상기 스위치네트워크를 제어할 수 있다.
상기 제어회로는 상기 인덕터전류가 제로수준에 도달하기 전에 상기 제3스테이트 혹은 상기 제4스테이트를 종료시키고, 상기 제2스테이트에서 상기 인덕터전류가 제로수준에 도달할 때, 상기 제2스테이트를 종료시킬 수 있다.
상기 제어회로는, 상기 제1스위치블럭과 상기 제4스위치블럭이 턴온되는 제5스테이트로 상기 스위치네트워크를 제어할 수 있고, 상기 플라잉캐패시터의 전압이 미리 설정한 전압범위보다 낮을 때, 상기 스위치네트워크를 상기 제5스테이트로 제어할 수 있다.
상기 제어회로는, 상기 제5스테이트에서 상기 제1스위치블럭 혹은 상기 제4스위치블럭에 포함되는 전력반도체를 리니어모드로 동작시켜 상기 플라잉캐패시터로 공급되는 전류의 크기를 제한할 수 있다.
상기 제어회로는, 상기 제2스위치블럭과 상기 제3스위치블럭이 턴온되는 제6스테이트로 상기 스위치네트워크를 제어할 수 있고, 상기 플라잉캐패시터의 전압이 미리 설정한 전압범위보다 높을 때, 상기 스위치네트워크를 상기 제6스테이트로 제어할 수 있다.
상기 제어회로는, 제어값과 참조값의 차이가 기준값이상일 때, 상기 스위치네트워크를 상기 제3스테이트 혹은 상기 제4스테이트로 제어하고, 상기 제어값과 상기 참조값의 차이가 상기 기준값보다 작을 때, 상기 제1스위치블럭 내지 상기 제4스위치블럭이 턴오프되는 스테이트로 상기 스위치네트워크를 제어할 수 있다.
상기 제어회로는 상기 스위치네트워크를 상기 제3스테이트 혹은 상기 제4스테이트로 제어하는 것을 기본으로 하되, 제3스테이트와 제4스테이트 만으로 충분한 전력을 전달하지 못할 경우 제1스테이트로 제어할 수 있고, 상기 인덕터 전류의 크기가 상기 요구 범위보다 클 때 제2스테이트로 제어할 수 있다.
상기 제1스위치블럭의 일측으로 고전압이 공급되고, 상기 제1스위치블럭에 포함되는 전력반도체는 바이디렉셔널 바디다이오드(Bi-directional body diode) 특성을 지닌 능동소자일 수 있다.
다른 실시예는, 복수의 스위치소자들을 포함하고, 상기 스위치소자들의 연결노드들 중 적어도 두 개의 연결노드들에 플라잉캐패시터가 연결되고, 상기 연결노드들 중 적어도 하나의 연결노드에 인턱터가 연결되며, 일측으로 고전압이 공급되고, 타측으로 저전압이 공급되는 스위치네트워크; 및 상기 인덕터의 일측으로 상기 고전압이 연결되는 제1스테이트, 상기 인덕터의 일측으로 상기 저전압이 연결되는 제2스테이트, 상기 고전압, 상기 플라잉캐패시터 및 상기 인덕터가 직렬로 연결되면서 인덕터전류가 공진파형을 형성하는 제3스테이트 및 상기 저전압, 상기 플라잉캐패시터 및 상기 인덕터가 직렬로 연결되면서 상기 인덕터전류가 공진파형을 형성하는 제4스테이트로 상기 스위치네트워크를 제어할 수 있고, 상기 제3스테이트와 상기 제4스테이트가 교번되도록 상기 스위치네트워크를 제어하고, 상기 인덕터전류의 크기가 요구범위를 벗어날 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제1스테이트 혹은 상기 제2스테이트가 형성되도록 상기 스위치네트워크를 제어하는 제어회로를 포함하는 레귤레이터를 제공한다.
상기 제어회로는 상기 인덕터전류가 제로수준에 도달할 때, 상기 제3스테이트 혹은 상기 제4스테이트를 종료시킬 수 있다.
상기 제어회로는 제어값과 참조값의 차이가 기준값 이상일 때, 펄스인에이블 신호를 하이 레벨로 출력하되, 상기 펄스인에이블 신호가 하이 레벨을 유지한 상태에서, 상기 인덕터전류가 제로수준에 도달하는 횟수가 N(N은 2 이상의 자연수)회 이상 발생하면 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제1스테이트가 형성되도록 상기 스위치네트워크를 제어할 수 있다.
상기 제어회로는 상기 제1스테이트가 동작될 때, 상기 고전압을 공급하는 파워서플라이어가 출력전력을 증가시키도록 파워업 플래그를 발생시켜 상기 파워서플라이어를 제어하는 장치로 송신할 수 있다.
상기 제어회로는 상기 제1스테이트가 동작되지 않을 때, 상기 파워업 플래그를 미발생시키고, 효율값을 계산하며, 상기 효율값이 목표치보다 작을 때, 파워다운 플래그를 발생시켜 상기 파워서플라이어가 출력전력을 감소시키도록 할 수 있다.
상기 제어회로는 상기 인덕터전류의 크기가 상기 요구범위보다 작을 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제1스테이트가 형성되도록 상기 스위치네트워크를 제어할 수 있다.
상기 제어회로는 상기 인덕터전류의 크기가 상기 요구범위보다 클 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제2스테이트가 형성되도록 상기 스위치네트워크를 제어할 수 있다.
상기 제어회로는, 상기 인덕터의 일측이 플로팅되고, 상기 고전압, 상기 플라잉캐패시터 및 상기 저전압이 직렬연결되는 제5스테이트로 상기 스위치네트워크를 제어할 수 있고, 상기 플라잉캐패시터의 전압이 미리 설정한 전압범위보다 낮을 때, 상기 스위치네트워크를 상기 제5스테이트로 제어할 수 있다.
상기 제어회로는, 초기 기동에서 상기 스위치네트워크를 상기 제5스테이트로 제어하고, 상기 제5스테이트에서 턴온되는 전력반도체를 리니어모드로 동작시켜 상기 플라잉캐패시터로 공급되는 전류의 크기를 제한할 수 있다.
또 다른 실시예는, 복수의 스위치소자들을 포함하고, 상기 스위치소자들의 연결노드들 중 적어도 두 개의 연결노드들에 플라잉캐패시터가 연결되고, 상기 연결노드들 중 적어도 하나의 연결노드에 인턱터가 연결되며, 일측으로 고전압이 공급되고, 타측으로 저전압이 공급되는 스위치네트워크; 및 상기 인덕터의 일측으로 상기 고전압이 연결되는 제1스테이트, 상기 인덕터의 일측으로 상기 저전압이 연결되는 제2스테이트, 상기 고전압, 상기 플라잉캐패시터 및 상기 인덕터가 직렬로 연결되면서 인덕터전류가 공진파형을 형성하는 제3스테이트 및 상기 저전압, 상기 플라잉캐패시터 및 상기 인덕터가 직렬로 연결되면서 상기 인덕터전류가 공진파형을 형성하는 제4스테이트로 상기 스위치네트워크를 제어할 수 있고, 상기 제3스테이트와 상기 제4스테이트가 교번되도록 상기 스위치네트워크를 제어하고, 상기 인덕터전류의 크기가 요구범위를 벗어날 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제1스테이트 혹은 상기 제2스테이트가 형성되도록 상기 스위치네트워크를 제어하는 제어회로를 포함하는 복수의 레귤레이터블럭들이 출력을 공유하면서 서로 병렬로 배치되는 레귤레이터를 제공한다.
상기 레귤레이터는 상기 레귤레이터블럭들의 입력을 공유시킬 수 있는 먹스회로를 더 포함할 수 있다.
상기 레귤레이터는 상기 레귤레이터블럭들의 입력에 스위치드 캐패시터 컨버터를 더 배치할 수 있다.
상기 레귤레이터는 상기 제3스테이트 및 상기 제4스테이트에 대해 상기 레귤레이터블럭들 중 적어도 두 개의 레귤레이터블럭들을 서로 다른 스테이트로 제어할 수 있다.
이상에서 설명한 바와 같이 본 실시예에 의하면, 전력변환장치의 효율을 높일 수 있고, 전력변환장치에 복잡한 구성을 추가하지 않으면서 전력변환장치를 안정적으로 제어할 수 있으며, 전력변환장치의 사이즈를 줄일 수 있게 된다.
도 1은 전력변환장치의 일 예시 구성도이다.
도 2는 전력변환장치의 다른 일 예시 구성도이다.
도 3은 일 실시예에 따른 레귤레이터의 구성도이다.
도 4는 일 실시예에 따른 스위치네트워크의 제0스테이트를 나타내는 도면이다.
도 5는 일 실시예에 따른 스위치네트워크의 제1스테이트를 나타내는 도면이다.
도 6은 일 실시예에 따른 스위치네트워크의 제2스테이트를 나타내는 도면이다.
도 7은 일 실시예에 따른 스위치네트워크의 제3스테이트를 나타내는 도면이다.
도 8은 일 실시예에 따른 스위치네트워크의 제4스테이트를 나타내는 도면이다.
도 9는 일 실시예에서 제3스테이트와 제4스테이트를 이용하여 인덕터전류를 펄스쉐이핑하는 것을 나타내는 도면이다.
도 10은 일 실시예에서 제3스테이트와 제4스테이트 사이에 제1스테이트 및 제2스테이트가 더 형성되는 것을 나타내는 도면이다.
도 11은 오버쉐입드 펄스와 언더쉐입드 펄스를 나타내는 도면이다.
도 12a는 레귤레이터가 제3스테이트와 제4스테이트 사이에 제1스테이트를 추가하는 것을 나타내는 제1예시 도면이다.
도 12b는 레귤레이터가 제3스테이트와 제4스테이트 사이에 제1스테이트를 추가하는 것을 나타내는 제2예시 도면이다.
도 13a는 레귤레이터가 제3스테이트와 제4스테이트 사이에 제2스테이트를 추가하는 것을 나타내는 제1예시 도면이다.
도 13b는 레귤레이터가 제3스테이트와 제4스테이트 사이에 제2스테이트를 추가하는 것을 나타내는 제2예시 도면이다.
도 14는 일 실시예에 따른 스위치네트워크의 제5스테이트를 나타내는 도면이다.
도 15는 일 실시예에 따른 스위치네트워크의 제6스테이트를 나타내는 도면이다.
도 16은 일 실시예에 따른 제어회로에서 펄스스킵 제어를 수행하는 예시 구성을 나타내는 도면이다.
도 17a는 펄스스킵 제어의 제1예시에서의 주요 파형을 나타내는 도면이다.
도 17b는 펄스스킵 제어의 제2예시에서의 주요 파형을 나타내는 도면이다.
도 18은 레귤레이터가 제3스테이트와 제4스테이트 사이에 제1스테이트를 추가하는 것을 나타내는 제3예시 도면이다.
도 19는 일 실시에에 따른 레귤레이터의 입력과 출력의 예시를 나타내는 도면이다.
도 20은 일 실시예의 스위치네트워크에서 제1스위치의 소자 특성을 설명하기 위한 도면이다.
도 21은 확장된 레귤레이터의 제1예시 구성도이다.
도 22는 확장된 레귤레이터의 제2예시 구성도이다.
도 23은 확장된 레귤레이터의 제3예시 구성도이다.
도 24는 제3예시에 따른 레귤레이터의 제1제어스테이트를 나타내는 도면이다.
도 25는 제3예시에 따른 레귤레이터의 제2제어스테이트를 나타내는 도면이다.
도 26은 제3예시에 따른 레귤레이터의 제3제어스테이트를 나타내는 도면이다.
도 27은 제3예시에 따른 레귤레이터의 제4제어스테이트를 나타내는 도면이다.
도 28은 제3예시에 따른 레귤레이터의 주요 파형을 나타내는 도면이다.
도 29는 일 실시예에 따른 레귤레이터와 호스트의 협력제어를 나타내는 도면이다.
도 30은 일 실시예에 따른 레귤레이터와 호스트의 협력제어 방법의 흐름도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 전력변환장치의 일 예시 구성도이다.
도 1을 참조하면, 전력변환장치(10)는 인덕터컨버터(11), 스위치드 캐패시터 컨버터(12), 입력스테이지(13) 및 과전압보호IC(14, IC:integrated circuit) 등을 포함할 수 있다.
인덕터컨버터(11)는 상측스위치(QE), 하측스위치(QF) 및 인덕터(L)를 포함할 수 있다.
그리고, 스위치드 캐패시터 컨버터(120)는 제1스위치(QA), 제2스위치(QB), 제3스위치(QC) 및 제4스위치(QD)를 포함하고, 플라잉캐패시터(CFLY)를 포함할 수 있다.
전력변환장치(10)는 경우에 따라 제1전압(V1)을 가지고 입력되는 전력을 변환하여 제2전압(V2)을 가지는 전력을 출력할 수 있고, 제2전압(V2)을 가지고 입력되는 전력을 변환하여 제1전압(V1)을 가지는 전력을 출력할 수 있다.
전력변환장치(10)는 PPS 어댑터로 기능하지 않는 경우에 인덕터컨버터(11)를 이용하여 전력을 변환할 수 있고, PPS 어댑터로 기능하는 경우, 스위치드 캐패시터 컨버터(12)를 이용하여 전력을 변환할 수 있다.
여기서, 스위치드 캐패시터 컨버터(12)는 전류가 흐르는 중에 스위치가 온/오프되는 하드 스위치드 캐패시터 컨버터이다.
도 1에 도시된 전력변환장치(10)는 두 개의 서로 다른 IC를 같이 사용해야 하기 때문에 솔루션 사이즈가 크고 가격이 높은 단점이 있다. 또한, 전력변환장치(10)는 스위치드 캐패시터 컨버터(12)를 이용할 때, 비정상적인 상황-예를 들어, PPS 어댑터의 전력제어 오동작 혹은 늦는 동작-에서 전력의 레귤레이션을 위해 별도의 입력스테이지(13) 및 과전압보호IC(14)를 사용해야하기 때문에 효율이 낮아지고 사이즈가 커질 수 있다. 또한, 전력변환장치(10)는 스위치드 캐패시터 컨버터(12)의 효율을 높이기 위해 캐패시턴스가 큰 플라잉캐패시터(CFLY)를 사용할 수 있는데, 이러한 큰 플라잉캐패시터(CFLY)로 인해 전체 사이즈가 커질 수 있다.
도 2는 전력변환장치의 다른 일 예시 구성도이다.
도 2를 참조하면, 전력변환장치(20)는 3-레벨 벅/부스트 컨버터(22), 입력스테이지(23) 및 과전압보호IC(24) 등을 포함할 수 있다.
3-레벨 벅/부스트 컨버터(22)는 제1스위치(QA), 제2스위치(QB), 제3스위치(QC) 및 제4스위치(QD)를 포함하고, 인덕터(L) 및 플라잉캐패시터(CFLY)를 포함할 수 있다.
전력변환장치(20)는 제1전압(V1)을 가지고 입력되는 전력을 변환하여 제2전압(V2)을 가지는 전력을 출력할 수 있다.
전력변환장치(20)는 PPS 어댑터로 기능하지 않는 경우에 3-레벨 벅/부스트 컨버터(22)를 이용하여 전력을 변환할 수 있고, PPS 어댑터로 기능하는 경우, 3-레벨 벅/부스트 컨버터(22)에 포함된 구성들을 하드 스위치드 캐패시터 컨버터로 동작시킬 수 있다.
도 2에 도시된 전력변환장치(20)는 도 1에 도시된 전력변환장치(도 1의 10 참조)보다 솔루션 사이즈가 작을 수 있다. 그러나, 도 2에 도시된 전력변환장치(20)는 하드 스위치드 캐패시터 컨버터로 동작할 때, 인덕터(L)의 높은 직류저항으로 인해 전력손실이 크게 나타나기 때문에 일반적인 스위치드 캐패시터 컨버터보다 전력변환의 효율이 낮을 수 있다.
또한, 도 2에 도시된 전력변환장치(20)는 도 1에 도시된 전력변환장치(도 1의 10 참조)와 마찬가지로 입력스테이지(23) 및 과전압보호IC(24)를 사용해야하기 때문에 효율이 낮아지고 사이즈가 커질 수 있고, 캐패시턴스가 큰 플라잉캐패시터(CFLY)로 인해 전체 사이즈가 커질 수 있다.
도 3은 일 실시예에 따른 레귤레이터의 구성도이다.
도 3을 참조하면, 레귤레이터(300)는 스위치네트워크(310), 제어회로(320) 및 전류센서들(331 ~ 334)을 포함할 수 있다.
레귤레이터(300)는 제1전압(V1)을 가지고 제1노드(N1)로 입력되는 전력을 변환하여 제2전압(V2)을 가지는 전력을 생성하고 제6노드(N6)로 출력할 수 있다. 혹은 레귤레이터(300)는 제2전압(V2)을 가지고 제6노드(N6)로 입력되는 전력을 변환하여 제1전압(V1)을 가지는 전력을 생성하고 제1노드(N1)로 출력할 수 있다.
스위치네트워크(310)는 서로 직렬연결되는 제1스위치블럭, 제2스위치블럭, 제3스위치블럭 및 제4스위치블럭을 포함할 수 있다.
각 스위치블럭에는 적어도 하나의 스위치가 포함될 수 있다. 예를 들어, 제1스위치블럭에는 제1스위치(Q1)가 포함되고, 제2스위치블럭에는 제2스위치(Q2)가 포함되고, 제3스위치블럭에는 제3스위치(Q3)가 포함되고, 제4스위치블럭에는 제4스위치(Q4)가 포함될 수 있다. 이하에서는 설명의 편의를 위해 각 스위치블럭에 하나의 스위치가 포함된 예시를 중심으로 설명하나 본 실시예가 이러한 예시로 제한되는 것은 아니다.
이하에서, 제1스위치(Q1)에 대한 제어는 제1스위치블럭에 대한 제어로 이해될 수 있고, 제2스위치(Q2)에 대한 제어는 제2스위치블럭에 대한 제어로 이해될 수 있고, 제3스위치(Q3)에 대한 제어는 제3스위치블럭에 대한 제어로 이해될 수 있고, 제4스위치(Q4)에 대한 제어는 제4스위치블럭에 대한 제어로 이해될 수 있다. 예를 들어, 제1스위치(Q1)를 턴오프하는 것은 제1스위치블럭을 턴오프하는 것으로 이해될 수 있고, 제2스위치(Q2)를 턴온하는 것은 제2스위치블럭을 턴온하는 것으로 이해될 수 있다.
제1스위치(Q1), 제2스위치(Q2), 제3스위치(Q3) 및 제4스위치(Q4)는 전력반도체일 수 있다. 예를 들어, 제1스위치(Q1), 제2스위치(Q2), 제3스위치(Q3) 및 제4스위치(Q4)는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)일 수 있고, IGBT(Insulated Gate Bipolar Transistor)일 수 있고, 다른 형태의 전력반도체일 수 있다.
제1스위치(Q1), 제2스위치(Q2), 제3스위치(Q3) 및 제4스위치(Q4)는 서로 직렬로 연결될 수 있는데, 예를 들어, 제1스위치(Q1)와 제2스위치(Q2)는 제2노드(N2)를 통해 서로 연결되고, 제2스위치(Q2)와 제3스위치(Q3)는 제3노드(N3)를 통해 서로 연결되고, 제3스위치(Q3)와 제4스위치(Q4)는 제4노드(N4)를 통해 서로 연결될 수 있다.
제1스위치(Q1)의 일측으로 제1노드(N1)가 형성되고 타측으로 제2노드(N2)가 형성될 수 있는데, 제1노드(N1)로는 제1전압(V1)이 공급되거나 출력될 수 있다. 그리고, 제4스위치(Q4)의 일측으로 제5노드(N5)가 형성되고 타측으로 제4노드(N4)가 형성될 수 있는데, 제5노드(N5)로는 저전압-예를 들어, 그라운드전압-이 공급될 수 있다. 제1노드(N1)로 공급되는 제1전압(V1)은 제5노드(N5)로 공급되는 저전압보다 상대적으로 높은 전압일 수 있다. 이에 따라, 제1노드(N1)로 공급되는 전압을 고전압이라고 호칭하고 제5노드(N5)로 공급되는 전압을 저전압으로 호칭할 수 있다.
스위치네트워크(310)에는 인덕터(L)와 플라잉캐패시터(CFLY)가 연결될 수 있다.
플라잉캐패시터(CFLY)는 제1스위치(Q1) 및 제2스위치(Q2)가 연결되는 제2노드(N2)에 일측이 연결되고, 제3스위치(Q3) 및 제4스위치(Q4)가 연결되는 제4노드(N4)에 타측이 연결될 수 있다.
인덕터(L)는 제2스위치(Q2) 및 제3스위치(Q3)가 연결되는 제3노드(N3)로 일측이 연결되고 제2전압(V2)이 출력되는 제6노드(N6)에 타측이 연결될 수 있다.
추가적으로, 제6노드(N6)와 저전압 사이에 출력캐패시터(C)가 더 배치될 수 있다.
제어회로(320)는 스위치네트워크(310)에 포함되는 스위치들(Q1 ~ Q4)을 제어할 수 있다. 제어회로(320)는 스위치들(Q1 ~ Q4)을 턴온 혹은 턴오프시키면서 스위치네트워크(310)를 복수의 스테이트로 만들 수 있다.
제어회로(320)는 각 스위치들(Q1 ~ Q4)의 게이트로 게이트신호를 송신하여 각 스위치들(Q1 ~ Q4)을 턴온 혹은 턴오프시킬 수 있다.
제어회로(320)는 스위치들(Q1 ~ Q4) 중 적어도 하나를 리니어모드(선형모드)로 동작시킬 수 있다. 리니어모드로 동작할 때, 게이트신호에 따라 적어도 하나의 스위치로 흐르는 전류의 양이 일정 수준으로 제한될 수 있다.
제어회로(320)는 스위치네트워크(310) 혹은 각 노드(N1 ~ N6)의 전류, 전압 등을 센싱하고, 센싱된 값을 이용하여 스위치네트워크(310)의 스테이트를 변경할 수 있다.
예를 들어, 제어회로(320)는 제1전압(V1), 제2전압(V2), 플라잉캐패시터전압(VCFLY), 제3노드전압(VSW) 등을 센싱할 수 있다. 그리고, 제어회로(320)는 제1스위치전류(IQ1), 제2스위치전류(IQ2), 제3스위치전류(IQ3), 제4스위치전류(IQ4) 등을 센싱할 수 있다.
그리고, 제어회로(320)는 제1전압(V1), 제2전압(V2), 플라잉캐패시터전압(VCFLY), 제3노드전압(VSW), 제1스위치전류(IQ1), 제2스위치전류(IQ2), 제3스위치전류(IQ3) 및 제4스위치전류(IQ4) 중 적어도 하나의 센싱값을 이용하여 스위치네트워크(310)의 스테이트를 결정하거나 변경할 수 있다.
전술한 값들이 모두 센싱될 수 있고 일부의 값들만 센싱될 수 있다. 예를 들어, 제어회로(320)는 제1스위치전류(IQ1) 및 제3스위치전류(IQ3) 중 하나만 센싱할 수 있고, 제2스위치전류(IQ2) 및 제4스위치전류(IQ4) 중 하나만 센싱할 수 있다.
제어회로(320)는 스위치네트워크(310)를 후술하는 7개의 스테이트로 제어할 수 있다.
도 4는 일 실시예에 따른 스위치네트워크의 제0스테이트를 나타내는 도면이다.
도 4를 참조하면, 제어회로는 스위치네트워크(310)의 모든 스위치들(Q1 ~ Q4)을 턴오프시켜 스위치네트워크(310)를 제0스테이트로 만들 수 있다.
도 5는 일 실시예에 따른 스위치네트워크의 제1스테이트를 나타내는 도면이다.
도 5를 참조하면, 제어회로는 제1스위치(Q1) 및 제2스위치(Q2)를 턴온시키고, 제3스위치(Q3) 및 제4스위치(Q4)를 턴오프시켜 스위치네트워크(310)를 제1스테이트로 만들 수 있다.
제1스테이트에서 플라잉캐패시터(CFLY)는 플로팅되고, 플라잉캐패시터전압(VCFLY)은 일정 수준을 유지할 수 있다.
제1스위치(Q1)의 일측으로 제1전압(V1)-고전압-이 공급될 수 있는데, 제1스테이트에서 제1스위치(Q1) 및 제2스위치(Q2)가 턴온되고, 제3스위치(Q3) 및 제4스위치(Q4)가 턴오프됨으로써, 인덕터(L)의 일측으로 제1전압(V1)이 공급될 수 있다.
인덕터(L)의 타측으로는 제2전압(V2)이 공급될 수 있는데, 이에 따라, 제1스테이트에서 인덕터(L)의 일측으로 제1전압(V1)이 공급되고, 타측으로 제2전압(V2)이 공급될 수 있다. 그리고, 이러한 전압들(V1, V2)에 의해 제1스테이트에서 인덕터전류(iL)가 빌드업될 수 있다.
제1스테이트는 벅컨버터 혹은 부스트컨버터에서의 동작과 동일할 수 있다.
도 6은 일 실시예에 따른 스위치네트워크의 제2스테이트를 나타내는 도면이다.
도 6을 참조하면, 제어회로는 제1스위치(Q1) 및 제2스위치(Q2)를 턴오프시키고, 제3스위치(Q3) 및 제4스위치(Q4)를 턴온시켜 스위치네트워크(310)를 제2스테이트로 만들 수 있다.
제2스테이트에서 플라잉캐패시터(CFLY)는 플로팅되고, 플라잉캐패시터전압(VCFLY)은 일정 수준을 유지할 수 있다.
제4스위치(Q4)의 일측으로 그라운드전압-저전압-이 공급될 수 있는데, 제2스테이트에서 제1스위치(Q1) 및 제2스위치(Q2)가 턴오프되고, 제3스위치(Q3) 및 제4스위치(Q4)가 턴온됨으로써, 인덕터(L)의 일측으로 그라운드전압-저전압-이 공급될 수 있다.
인덕터(L)의 타측으로는 제2전압(V2)이 공급될 수 있는데, 이에 따라, 제2스테이트에서 인덕터(L)의 일측으로 그라운드전압-저전압-이 공급되고, 타측으로 제2전압(V2)이 공급될 수 있다. 그리고, 이러한 전압들에 의해 제2스테이트에서 인덕터전류(iL)가 빌드업될 수 있다.
인덕터전류(iL)는 제1스테이트와 제2스테이트에서 서로 반대 방향으로 빌드업될 수 있다. 예를 들어, 인덕터(L)의 일측에서 타측으로 흐르는 전류의 방향을 양의 방향이라고 할 때, 제1스테이트에서 인덕터전류(iL)는 증가하는 방향으로 빌드업될 수 있고, 제2스테이트에서 인덕터전류(iL)는 감소하는 방향으로 빌드업될 수 있다.
제2스테이트는 벅컨버터 혹은 부스트컨버터에서의 동작과 동일할 수 있다.
도 7은 일 실시예에 따른 스위치네트워크의 제3스테이트를 나타내는 도면이다.
도 7을 참조하면, 제어회로는 제1스위치(Q1) 및 제3스위치(Q3)를 턴온시키고, 제2스위치(Q2) 및 제4스위치(Q4)를 턴오프시켜 스위치네트워크(310)를 제3스테이트로 만들 수 있다.
제3스테이트에서 플라잉캐패시터(CFLY)와 인덕터(L)는 직렬로 연결되면서 인덕터전류(iL) 및 플라잉캐패시터전압(VCFLY)이 공진파형을 형성할 수 있다.
제3스테이트에서 인덕터전류(iL)는 증가했다가 감소하는 공진파형을 형성할 수 있다. 이러한 인덕터전류(iL)의 공진파형에 따라 제어회로는 각 스위치(Q1 ~ Q4)를 영전류에서 턴오프시키거나 영전류에서 턴온시킬 수 있다.
제3스테이트는 공진컨버터에서의 동작과 동일할 수 있다.
도 8은 일 실시예에 따른 스위치네트워크의 제4스테이트를 나타내는 도면이다.
도 8을 참조하면, 제어회로는 제1스위치(Q1) 및 제3스위치(Q3)를 턴오프시키고, 제2스위치(Q2) 및 제4스위치(Q4)를 턴온시켜 스위치네트워크(310)를 제4스테이트로 만들 수 있다.
제4스테이트에서 플라잉캐패시터(CFLY)와 인덕터(L)는 직렬로 연결되면서 인덕터전류(iL) 및 플라잉캐패시터전압(VCFLY)이 공진파형을 형성할 수 있다.
제4스테이트에서 인덕터전류(iL)는 증가했다가 감소하는 공진파형을 형성할 수 있다. 이러한 인덕터전류(iL)의 공진파형에 따라 제어회로는 각 스위치(Q1 ~ Q4)를 영전류에서 턴오프시키거나 영전류에서 턴온시킬 수 있다.
제4스테이트는 공진컨버터에서의 동작과 동일할 수 있다.
제어회로는 제3스테이트와 제4스테이트가 교번되도록 스위치네트워크를 제어할 수 있다.
일 실시예에 따른 레귤레이터는 플라잉캐패시터와 인덕터의 공진을 통해 전력이 전달되도록 할 수 있다.
제어회로는 제3스테이트와 제4스테이트를 플라잉캐패시터와 인덕터의 공진주파수 혹은 그에 근접한 주파수로 구동할 수 있는데, 이렇게 되면, 공진컨버터와 같이 플라잉캐패시터와 인덕터의 공진을 통해 전력을 전달할 수 있게 된다.
제3스테이트와 제4스테이트는 교번되도록 제어될 수 있다. 예를 들어, 스위치네트워크는 제3스테이트로 동작된 후에 제4스테이트로 동작되고, 제4스테이트로 동작된 후에 제3스테이트로 동작될 수 있다.
인덕터전류가 증가했다가 감소하면서 하나의 증가/감소파형을 형성하는 것을 펄스쉐이핑(pulse-shaping)이라고 할 때, 제3스테이트와 제4스테이트에서 각각 하나의 펄스쉐이핑이 이루어질 수 있다.
도 9는 일 실시예에서 제3스테이트와 제4스테이트를 이용하여 인덕터전류를 펄스쉐이핑하는 것을 나타내는 도면이다.
도 9를 참조하면, 제어회로는 스위치네트워크를 제어하여 제3스테이트와 제4스테이트가 교번되도록 할 수 있다.
그리고, 제어회로는 인덕터전류(iL)가 제로수준에 도달할 때, 제3스테이트 혹은 제4스테이트를 종료시킬 수 있다.
제3스테이트에서 플라잉캐패시터는 충전되고 플라잉캐패시터전압(VCFLY)은 증가할 수 있다. 그리고, 인덕터전류(iL)는 증가하다가 감소할 수 있다. 제어회로는 제3스테이트에서 인덕터전류(iL)가 제로수준-제로에서 미리 설정된 오차범위 이내의 수준-에 도달할 때, 제3스테이트를 종료시키면서 펄스쉐이핑의 끝을 형성할 수 있다.
제4스테이트에서 플라잉캐패시터는 방전되고 플라잉캐패시터전압(VCFLY)은 감소할 수 있다. 그리고, 인덕터전류(iL)는 증가하다가 감소할 수 있다. 제어회로는 제4스테이트에서 인덕터전류(iL)가 제로수준-제로에서 미리 설정된 오차범위 이내의 수준-에 도달할 때, 제4스테이트를 종료시키면서 펄스쉐이핑의 끝을 형성할 수 있다.
레귤레이터는 이러한 제3스테이트와 제4스테이트를 교번시킬 수 있다.
한편, 일 실시예에 따른 레귤레이터는 제3스테이트와 제4스테이트 사이에 다른 스테이트가 형성되게 할 수 있다.
도 10은 일 실시예에서 제3스테이트와 제4스테이트 사이에 제1스테이트 및 제2스테이트가 더 형성되는 것을 나타내는 도면이다.
도 10을 참조하면, 제어회로는 스위치네트워크를 제어하여 제3스테이트와 제4스테이트가 교번되도록 하되, 제3스테이트와 제4스테이트 사이에 제1스테이트 및 제2스테이트가 더 형성되도록 할 수 있다.
제어회로는 스위치네트워크를 제3스테이트로 제어하기 전에 제1스테이트로 제어할 수 있다. 제1스테이트에서 인덕터의 일측으로 제1전압이 공급됨으로써 인덕터전류가 리니어하게 증가할 수 있다.
그리고, 제어회로는 스위치네트워크를 제3스테이트로 제어하여 플라잉캐패시터와 인덕터의 공진에너지를 출력으로 전달할 수 있다. 그리고, 이때, 인덕터전류는 공진파형을 형성할 수 있다.
제1스테이트에 의해 인덕터전류가 일정 크기만큼 증가되었기 때문에, 제3스테이트는 인덕터전류가 제로보다 높은 레벨에서 종료될 수 있다.
제어회로는 제3스테이트를 종료한 후에 스위치네트워크를 제2스테이트로 제어할 수 있다. 제2스테이트에서 인덕터의 일측으로 저전압이 공급됨으로써 인덕터전류가 리니어하게 감소할 수 있다.
그리고, 제어회로는 스위치네트워크를 제1스테이트로 제어하고, 제1스테이트 후에 제4스테이트로 제어하며, 제4스테이트 후에 제2스테이트로 제어할 수 있다.
한편, 인덕터전류에 대한 펄스쉐이핑이 원하는 형태로 되지 않을 수 있다. 인덕터전류의 피크가 원하는 레벨보다 더 높게 형성될 수도 있고, 인덕터전류의 피크가 원하는 레벨보다 더 낮게 형성될 수도 있다. 인덕터전류의 피크가 원하는 레벨보다 높게 형성되었을 때, 그 파형을 오버쉐입드 펄스(over-shaped pulse)라고 하고, 원하는 레벨보다 낮게 형성되었을 때, 그 파형을 언더쉐입드 펄스(under-shaped pulse)라고 할 수 있다.
도 11은 오버쉐입드 펄스와 언더쉐입드 펄스를 나타내는 도면이다.
도 11을 참조하면, 경우에 따라, 인덕터전류(iL)의 레벨이 원하는 레벨보다 높게 형성되는 오버쉐입드 펄스가 형성될 수 있다. 이때, 출력전류(iout)는 원하는 레벨보다 높게 형성될 수 있다.
그리고, 경우에 따라, 인덕터전류(iL)의 레벨이 원하는 레벨보다 낮게 형성되는 언더쉐입드 펄스가 형성될 수 있다. 이때, 출력전류(iout)는 원하는 레벨보다 낮게 형성될 수 있다.
출력전류(iout)를 원하는 레벨로 맞추기 위해 레귤레이터는 제3스테이트와 제4스테이트 사이에 다른 스테이트를 배치할 수 있다.
도 12a는 레귤레이터가 제3스테이트와 제4스테이트 사이에 제1스테이트를 추가하는 것을 나타내는 도면이다.
도 12a를 참조하면, 레귤레이터의 제어회로는 인덕터전류(iL)의 크기가 요구범위 혹은 요구레벨보다 작을 때, 제3스테이트와 제4스테이트 사이에 제1스테이트를 형성시킬 수 있다.
제어회로는 인덕터전류(iL)의 피크와 미리 설정한 요구레벨을 비교하고 인덕터전류(iL)의 피크가 요구레벨보다 낮은 경우, 제3스테이트와 제4스테이트 사이 혹은 제4스테이트와 제3스테이트 사이에 제1스테이트를 추가할 수 있다.
인덕터전류(iL)의 크기는 공진시의 플라잉캐패시터전압의 함수로 결정될 수 있는데, 공진시에 플라잉캐패시터에 충전되는 에너지가 불충분하면 원하는 크기의 인덕터전류(iL)가 만들어지지 않을 수 있다.
이를 개선하기 위해, 제어회로는 제1스테이트를 통해 인덕터전류를 빌드업해 준 뒤, 공진-제3스테이트와 제4스테이트의 교번 동작-을 시키게 되면 원하는 크기의 인덕터전류(iL)를 만들 수 있고, 이를 통해 원하는 출력전류의 크기를 만들 수 있게 된다.
제어회로는 입력되는 센싱값들-예를 들어, 제1전압, 제2전압, 플라잉캐패시터전압, 제3노드전압 등-의 조합으로 제1스테이트를 추가할 시점과 종료할 시점을 결정할 수 있다. 혹은 제어회로는 입력되는 센싱값들의 조합으로 제1스테이트, 제3스테이트 및 제4스테이트의 전환 시점을 결정할 수 있다.
도 12b는 레귤레이터가 제3스테이트와 제4스테이트 사이에 제1스테이트를 추가하는 것을 나타내는 제2예시 도면이다.
도 12b를 참조하면, 제어회로는 레귤레이터의 입력전압과 출력전압의 관계에 따라 제1스테이트의 추가 여부를 결정할 수 있다.
제어회로는 레귤레이터의 입력전압이 출력전압의 2배에서 델타전압을 차감한 전압보다 작을 때(S1210에서 YES), 제1스테이트를 제3스테이트와 제4스테이트 사이 혹은 제4스테이트와 제3스테이트 사이에 추가할 수 있다(S1220).
제1전압(V1)이 입력전압이고 제2전압(V2)이 출력전압일 때, 제어회로는 제1전압(V1)이 제2전압(V2)의 2배에서 델타전압을 더한 전압보다 작을 때, 제1스테이트를 추가할 수 있다. 그리고, 제2전압(V2)이 입력전압이고 제1전압(V1)이 출력전압일 때, 제어회로는 제2전압(V2)이 제1전압(V1)의 2배에서 델타전압을 더한 전압보다 작을 때, 제1스테이트를 추가할 수 있다. 여기서, 델타전압은 마진에 해당되는 전압으로 실시예에 따라 서로 다른 크기를 가질 수 있다.
그리고, 제어회로는 레귤레이터의 입력전압과 출력전압의 관계에 따라 제1스테이트의 동작을 중지시킬 수 있다.
제어회로는 레귤레이터의 입력전압이 출력전압의 2배에서 델타전압을 더한 전압보다 클 때(S1230에서 YES), 제1스테이트를 동작시키지 않을 수 있다(S1240).
제1전압(V1)이 입력전압이고 제2전압(V2)이 출력전압일 때, 제어회로는 제1전압(V1)이 제2전압(V2)의 2배에서 델타전압을 더한 전압보다 클 때, 제1스테이트를 동작시키지 않을 수 있다. 그리고, 제2전압(V2)이 입력전압이고 제1전압(V1)이 출력전압일 때, 제어회로는 제2전압(V2)이 제1전압(V1)의 2배에서 델타전압을 더한 전압보다 클 때, 제1스테이트를 동작시키지 않을 수 있다.
도 13a는 레귤레이터가 제3스테이트와 제4스테이트 사이에 제2스테이트를 추가하는 것을 나타내는 제1예시 도면이다.
도 13a를 참조하면, 레귤레이터의 제어회로는 인덕터전류(iL)의 크기가 요구범위 혹은 요구레벨보다 클 때, 제3스테이트와 제4스테이트 사이에 제2스테이트를 형성시킬 수 있다.
제어회로는 인덕터전류(iL)의 피크와 미리 설정한 요구레벨을 비교하고 인덕터전류(iL)의 피크가 요구레벨보다 높은 경우, 제3스테이트와 제4스테이트 사이 혹은 제4스테이트와 제3스테이트 사이에 제2스테이트를 추가할 수 있다.
인덕터전류(iL)의 크기는 공진시의 플라잉캐패시터전압의 함수로 결정될 수 있는데, 공진시에 플라잉캐패시터에 충전되는 에너지가 필요 이상으로 많으면 원하는 크기의 인덕터전류(iL)가 만들어지지 않고, 인덕터전류(iL)가 과도하게 증가할 수 있다. 이렇게 되면, 출력전류도 원하는 크기로 만들 수 없을 뿐만 아니라 과도한 전류로 인해 내부 소자 혹은 외부 소자가 파손될 가능성도 있다.
이를 개선하기 위해, 제어회로는 제2스테이트를 통해 인덕터전류를 낮춘 뒤, 공진-제3스테이트와 제4스테이트의 교번 동작-을 시키게 되면 원하는 크기의 인덕터전류(iL)를 만들 수 있고, 이를 통해 원하는 출력전류의 크기를 만들 수 있게 된다.
제어회로는 입력되는 센싱값들-예를 들어, 제1전압, 제2전압, 플라잉캐패시터전압, 제3노드전압 등-의 조합으로 제2스테이트를 추가할 시점과 종료할 시점을 결정할 수 있다. 혹은 제어회로는 입력되는 센싱값들의 조합으로 제2스테이트, 제3스테이트 및 제4스테이트의 전환 시점을 결정할 수 있다.
제어회로는 인덕터전류(iL)가 제로수준에 도달할 때, 제2스테이트를 종료할 수 있다.
도 13b는 레귤레이터가 제3스테이트와 제4스테이트 사이에 제2스테이트를 추가하는 것을 나타내는 제2예시 도면이다.
도 13b를 참조하면, 레귤레이터의 제어회로는 일 예로서, 제3노드전압(VSW)과 제1하한값(limitLower1)과 비교하고, 제3노드전압(VSW)이 제1하한값(limitLower1)보다 낮아질 때, 제2스테이트 인에이블 신호(Enable_State2)를 발생시킬 수 있다-제2스테이트 인에이블 신호(Enable_State2)를 로우에서 하이로 변경할 수 있다-. 제어회로는 제1하한비교기(1312)를 포함할 수 있다. 그리고, 제1하한비교기(1312)의 플러스입력단으로는 제1하한값(limitLower1)에 대응되는 신호가 입력되고, 마이너스입력단으로는 제3노드전압(VSW)에 대응되는 신호가 입력될 수 있다. 그리고, 제1하한비교기(1312)는 제3노드전압(VSW)과 제1하한값(limitLower1)을 비교하고, 제3노드전압(VSW)이 제1하한값(limitLower1)보다 낮아질 때, 제2스테이트 인에이블 신호(Enable_State2)를 발생시킬 수 있다.
다른 예로서, 레귤레이터의 제어회로는 플라잉캐패시터전압(VCFLY)과 상한값(limitUpper), 그리고, 제2하한값(limitLower2)을 비교하고, 플라잉캐패시터전압(VCFLY)이 상한값(limitUpper)보다 작고 제2하한값(limitLower2)보다 클 때, 제2스테이트 인에이블 신호(Enable_State2)를 발생시킬 수 있다-제2스테이트 인에이블 신호(Enable_State2)를 로우에서 하이로 변경할 수 있다-. 제어회로는 상한비교기(1322), 제2하한비교기(1324) 및 AND논리회로(1326)를 포함할 수 있다. 그리고, 상한비교기(1322)의 플러스입력단으로는 상한값(limitUpper)에 대응되는 신호가 입력되고, 마이너스입력단으로는 플라잉캐패시터전압(VCFLY)에 대응되는 신호가 입력될 수 있다. 그리고, 제2하한비교기(1324)의 플러스입력단으로는 플라잉캐패시터전압(VCFLY)에 대응되는 신호가 입력되고, 마이너스입력단으로는 제2하한값(limitLower2)에 대응되는 신호가 입력될 수 있다. 그리고, 상한비교기(1322)의 출력과 제2하한비교기(1324)의 출력은 AND논리회로(1326)로 입력되고, 두 출력이 모두 하이일 때, AND논리회로(1326)는 제2스테이트 인에이블 신호(Enable_State2)를 출력할 수 있다.
도 14는 일 실시예에 따른 스위치네트워크의 제5스테이트를 나타내는 도면이다.
도 14를 참조하면, 제어회로는 제1스위치(Q1) 및 제4스위치(Q4)를 턴온시키고, 제2스위치(Q2) 및 제3스위치(Q3)를 턴오프시켜 스위치네트워크(310)를 제5스테이트로 만들 수 있다.
초기 기동시 혹은 비정상적인 상황에서 플라잉캐패시터전압(VCFLY)이 미리 설정한 전압범위 혹은 전압레벨보다 낮을 때, 제어회로는 스위치네트워크(310)를 제5스테이트로 제어할 수 있다.
제5스테이트에서 제1전압(V1), 제1스위치(Q1), 플라잉캐패시터(CFLY), 제4스위치(Q4) 및 그라운드전압 사이에 직렬로 전류경로가 형성되고, 이러한 전류경로에서의 전류에 의해 플라잉캐패시터(CFLY)가 충전될 수 있다.
제5스테이트에서 과도한 전류-예를 들어, 인러쉬전류-가 제1스위치(Q1) 및/혹은 제4스위치(Q4)로 흐르는 것을 방지하기 위해, 제어회로는 제1스위치(Q1) 및 혹은 제4스위치(Q4)를 리니어모드로 동작시킬 수 있다. 이때, 제어회로는 제1스위치(Q1) 및 혹은 제4스위치(Q4)로 흐르는 전류를 센싱하면서 센싱값에 따라 제1스위치(Q1) 및 혹은 제4스위치(Q4)를 제어할 수 있다.
도 15는 일 실시예에 따른 스위치네트워크의 제6스테이트를 나타내는 도면이다.
도 15를 참조하면, 제어회로는 제1스위치(Q1) 및 제4스위치(Q4)를 턴오프시키고, 제2스위치(Q2) 및 제3스위치(Q3)를 턴온시켜 스위치네트워크(310)를 제6스테이트로 만들 수 있다.
비정상적인 상황에서 플라잉캐패시터전압(VCFLY)이 미리 설정한 전압범위 혹은 전압레벨보다 높을 때, 제어회로는 스위치네트워크(310)를 제6스테이트로 제어할 수 있다.
제6스테이트에서 제2스위치(Q2) 및 제3스위치(Q3)는 플라잉캐패시터(CFLY)와 병렬로 배치될 수 있다. 그리고, 이러한 제2스위치(Q2) 및 제3스위치(Q3)를 통해 플라잉캐패시터(CFLY)가 방전될 수 있다.
제6스테이트에서 과도한 전류가 제2스위치(Q2) 및/혹은 제3스위치(Q3)로 흐르는 것을 방지하기 위해, 제어회로는 제2스위치(Q2) 및 혹은 제3스위치(Q3)를 리니어모드로 동작시킬 수 있다. 이때, 제어회로는 제2스위치(Q2) 및 혹은 제3스위치(Q3)로 흐르는 전류를 센싱하면서 센싱값에 따라 제2스위치(Q2) 및 혹은 제3스위치(Q3)를 제어할 수 있다.
레귤레이터는 인덕터전류의 공진파형을 형성하는 펄스쉐이핑 제어와 함께 펄스스킵 제어를 수행할 수 있다.
레귤레이터는 제3스테이트 혹은 제4스테이트를 통해 인덕터전류가 공진파형이 되게 할 수 있다. 이렇게 인덕터전류를 공진파형으로 형성하는 것을 펄스 출력이라고 할 때, 인덕터전류를 제로수준으로 유지시키거나 매우 낮은 수준으로 유지시키는 것을 펄스 스킵이라고 할 수 있다.
레귤레이터는 제어를 통해 펄스를 출력하거나 펄스를 스킵시킬 수 있다.
도 16은 일 실시예에 따른 제어회로에서 펄스스킵 제어를 수행하는 예시 구성을 나타내는 도면이다.
도 16을 참조하면, 제어회로의 펄스스킵제어기(1600)는 센싱값조합부(1610), 제1비교부(1620) 및 제2비교부(1630) 등을 포함할 수 있다.
센싱값조합부(1610)는 멀티플렉서를 이용하여 센싱값들 중 하나의 센싱값을 선택하거나, 둘 이상의 센싱값들을 조합하여 하나의 값을 생성할 수 있다.
센싱값조합부(1610)의 출력을 제어값이라고 할 때, 제1비교부(1620)는 제어값을 참조값(VREF_S)과 비교하여 에러값(Vc)을 생성할 수 있다. 제1비교부(1620)는 제어값에서 참조값(VREF_S)을 빼서 에러값(Vc)을 생성할 수 있다.
제2비교부(1630)는 에러값(Vc)과 기준값(VREF_C)을 비교하고, 에러값(Vc)이 기준값(VREF_C) 이상일 때, 펄스인에이블 신호를 출력하고, 에러값(Vc)이 기준값(VREF_C)보다 작을 때, 펄스인에이블 신호의 출력을 중단할 수 있다.
그리고, 제어회로는 펄스인에이블 신호가 출력될 때, 스위치네트워크를 제3스테이트 혹은 제4스테이트로 제어하여 펄스를 출력하고, 펄스인에이블 신호가 출력되지 않을 때, 펄스가 출력되지 않도록 펄스스킵 제어를 수행할 수 있다.
도 17a는 펄스스킵 제어의 제1예시에서의 주요 파형을 나타내는 도면이다.
도 17a를 참조하면, 제어회로는 에러값(Vc)이 기준값(VREF_C)에 도달할 때, 펄스쉐이핑 제어를 통해 인덕터전류(iL)의 파형을 공진파형으로 만들 수 있다. 그리고, 제어회로는 에러값(Vc)이 기준값(VREF_C) 이상일 때, 스위치네트워크를 제3스테이트 혹은 제4스테이트로 제어하는 펄스쉐이핑 제어를 통해 인덕터전류(iL)의 파형을 공진파형으로 만들 수 있다.
그리고, 제어회로는 에러값(Vc)이 기준값(VREF_C)보다 작을 때, 펄스스킵 제어를 통해 인덕터전류(iL)가 제로수준을 유지하도록 할 수 있다. 이때, 제1스위치 혹은 제4스위치가 턴오프될 수 있다.
제어회로는 펄스쉐이핑 제어를 수행할지 펄스스킵 제어를 수행할지를 일정한 주기 혹은 펄스쉐이핑 제어가 종료되는 시점마다 판단할 수 있다.
도 17b는 펄스스킵 제어의 제2예시에서의 주요 파형을 나타내는 도면이다.
도 17b를 참조하면, 제어회로는 에러값(Vc)이 기준값(VREF_C)에 도달할 때, 펄스쉐이핑 제어를 통해 인덕터전류(iL)의 파형을 공진파형으로 만들 수 있다. 그리고, 제어회로는 에러값(Vc)이 기준값(VREF_C) 이상일 때, 스위치네트워크를 제3스테이트 혹은 제4스테이트로 제어하는 펄스쉐이핑 제어를 통해 인덕터전류(iL)의 파형을 공진파형으로 만들 수 있다.
그리고, 제어회로는 에러값(Vc)이 기준값(VREF_C)보다 작을 때, 펄스스킵 제어를 통해 인덕터전류(iL)가 제로수준을 유지하도록 할 수 있다. 이때, 제1스위치 혹은 제4스위치가 턴오프될 수 있다.
한편, 기준값(VREF_C)은 변하는 값일 수 있다. 예를 들어, 기준값(VREF_C)은 인덕터전류(iL)의 일정 배수에 해당하는 값일 수 있다.
레귤레이터의 입력은 제1전압이고, 출력은 제2전압일 수 있다. 혹은 레귤레이터의 입력은 제2전압이고, 출력은 제1전압일 수 있다.
한편, 도 12를 참조하여 설명한 것과 별도로, 제어회로는 펄스인에이블 신호에 따라 제1스테이트의 동작여부를 결정할 수 있다.
도 18은 레귤레이터가 제3스테이트와 제4스테이트 사이에 제1스테이트를 추가하는 것을 나타내는 제3예시 도면이다.
도 18을 참조하면, 제어회로는 펄스인에이블 신호와 인덕터전류(IL)의 크기를 이용하여 제1스테이트의 추가 여부를 결정할 수 있다.
제어회로는 펄스인에이블 신호가 계속 출력되는 상황-신호가 계속해서 하이(high) 레벨을 유지하는 상황-에서 인덕터전류(IL)의 ZCD(Zero Current Detection)이 연속적으로 N(N은 2 이상의 자연수)회 발생할 때(S1810에서 YES), 제1스테이트를 제3스테이트와 제4스테이트 사이 혹은 제4스테이트와 제3스테이트 사이에 추가할 수 있다(S1820).
그리고, 제어회로는 인덕터전류(IL)가 제로수준을 유지하다가 펄스인에이블 신호가 발생하는 상황-펄스인에이블 신호에 라이징에지가 발생하는 상황-이 연속적으로 M(M은 2 이상의 자연수)회 발생할 때(S1830에서 YES), 제1스테이트를 동작시키지 않을 수 있다(S1840).
도 19는 일 실시에에 따른 레귤레이터의 입력과 출력의 예시를 나타내는 도면이다.
도 19의 좌측과 같이 레귤레이터는 제1전압(V1)을 입력으로 하고 제2전압(V2)을 출력으로 할 수 있다. 이러한 예시에서, 부하는 제2전압(V2)이 형성되는 노드에 연결될 수 있다. 그리고, 입력전류(iIN)는 제1스위치(Q1)를 통해 공급되고, 출력전류(iOUT)는 인덕터전류(iL)와 매우 유사한 파형을 가질 수 있다.
도 19의 우측과 같이 레귤레이터는 제2전압(V2)을 입력으로 하고 제1전압(V1)을 출력으로 할 수 있다. 이러한 예시에서, 부하는 제1전압(V1)이 형성되는 노드에 연결될 수 있다. 그리고, 입력전류(iIN)는 인덕터전류(iL)와 매우 유사한 파형을 가질 수 있고, 출력전류(iOUT)는 제1스위치(Q1)를 통해 부하로 공급될 수 있다.
도 20은 일 실시예의 스위치네트워크에서 제1스위치의 소자 특성을 설명하기 위한 도면이다.
도 20에서 좌측은 도 2를 참조하여 설명한 전력변환장치(20)이고, 도 20에서 우측은 일 실시예에 따른 레귤레이터이다.
도 2를 참조하여 설명한 전력변환장치(20)에서는 과전압보호IC(24) 및 입력스테이지(23)가 필요하였는데, 일 실시예의 스위치네트워크(310)에서는 제1스위치(Q1)가 과전압보호IC(24) 및 입력스테이지(23)의 기능을 함께 수행할 수 있다.
일 실시예의 스위치네트워크(310)에서 제1스위치(Q1)는 양방향 바디다이오드(Bi-directional body diode) 특성을 가진 능동소자일 수 있다. 예를 들어, 제1스위치(Q1)는 Bi-directional GaN FET일 수 있고, Si-FET Back to Back 소자일 수 있다.
이러한 능동소자가 제1스위치(Q1)로 사용될 경우, 제1스위치(Q1)는 스위칭소자의 기능 뿐만 아니라 제1전압(V1)이 특정 전압레벨보다 높아지면 스위치네트워크를 제0스테이트로 전환시키는 기능과 입력스테이지에서의 리버스블럭의 기능을 함께 수행할 수 있다.
한편, 일 실시예에 따른 레귤레이터는 높은 확장성을 가질 수 있다.
전술한 제어회로, 스위치네트워크, 플라잉캐패시터 및 인덕터가 결합된 구조를 레귤레이터블럭이라고 할 때, 복수의 레귤레이터블럭들이 출력을 공유하면서 하나의 확장된 레귤레이터를 구성할 수 있다.
도 21은 확장된 레귤레이터의 제1예시 구성도이다.
도 21을 참조하면, 레귤레이터(2100)는 제1레귤레이터블럭(2110)과 제2레귤레이터블럭(2120)을 포함할 수 있다.
제1레귤레이터블럭(2110)과 제2레귤레이터블럭(2120)은 각각 전술한 일 실시예에 따른 스위치네트워크를 포함할 수 있다. 그리고, 제1레귤레이터블럭(2110)과 제2레귤레이터블럭(2120)은 각각 전술한 제0스테이트 내지 제6스테이트의 7개의 스테이트로 스위치네트워크를 제어할 수 있다.
제1레귤레이터블럭(2110)과 제2레귤레이터블럭(2120)은 제2전압(V2)을 출력할 수 있다. 그리고, 제1레귤레이터블럭(2110)과 제2레귤레이터블럭(2120)은 서로 병렬로 배치되고 출력을 공유할 수 있다.
제1레귤레이터블럭(2110)은 제1-1스위치(Q1A), 제2-1스위치(Q2A), 제3-1스위치(Q3A) 및 제4-1스위치(Q4A)를 포함하는 제1스위치네트워크(2111)를 포함할 수 있다. 그리고, 제1레귤레이터블럭(2110)은 제1-1전압(V1A)을 입력으로 받고 제2전압(V2)을 출력할 수 있다.
제2레귤레이터블럭(2120)은 제1-2스위치(Q1B), 제2-2스위치(Q2B), 제3-2스위치(Q3B) 및 제4-2스위치(Q4B)를 포함하는 제2스위치네트워크(2121)를 포함할 수 있다. 그리고, 제2레귤레이터블럭(2120)은 제1-2전압(V1B)을 입력으로 받고 제2전압(V2)을 출력할 수 있다.
제1-1전압(V1A)과 제1-2전압(V1B)은 서로 다른 전압레벨을 가지는 전압일 수 있고, 서로 같은 전압레벨을 가지는 전압일 수 있다.
제1예시에 따른 레귤레이터(2100)는 제1-1전압(V1A)이 공급되는 노드에서 제2전압(V2)이 출력되는 노드로 전력이 흐르는 제1전력경로와, 제1-2전압(V1B)이 공급되는 노드에서 제2전압(V2)이 출력되는 노드로 전력이 흐르는 제2전력경로를 가질 수 있다.
도 22는 확장된 레귤레이터의 제2예시 구성도이다.
도 22를 참조하면, 레귤레이터(2200)는 제1레귤레이터블럭(2210), 제2레귤레이터블럭(2220) 및 먹스회로(2230) 등을 포함할 수 있다.
제1레귤레이터블럭(2210)과 제2레귤레이터블럭(2220)은 각각 전술한 일 실시예에 따른 스위치네트워크를 포함할 수 있다. 그리고, 제1레귤레이터블럭(2210)과 제2레귤레이터블럭(2220)은 각각 전술한 제0스테이트 내지 제6스테이트의 7개의 스테이트로 스위치네트워크를 제어할 수 있다.
제1레귤레이터블럭(2210)과 제2레귤레이터블럭(2220)은 제2전압(V2)을 출력할 수 있다. 그리고, 제1레귤레이터블럭(2210)과 제2레귤레이터블럭(2220)은 서로 병렬로 배치되고 출력을 공유할 수 있다.
제1레귤레이터블럭(2210)은 제1-1스위치(Q1A), 제2-1스위치(Q2A), 제3-1스위치(Q3A) 및 제4-1스위치(Q4A)를 포함하는 제1스위치네트워크(2211)를 포함할 수 있다. 그리고, 제1레귤레이터블럭(2210)은 제2전압(V2)을 출력할 수 있다
제2레귤레이터블럭(2220)은 제1-2스위치(Q1B), 제2-2스위치(Q2B), 제3-2스위치(Q3B) 및 제4-2스위치(Q4B)를 포함하는 제2스위치네트워크(2221)를 포함할 수 있다. 그리고, 제2레귤레이터블럭(2220)은 제2전압(V2)을 출력할 수 있다.
먹스회로(2230)는 제1-1전압(V1A)과 제1-2전압(V1B)을 선택적으로 제1레귤레이터블럭(2210) 및/혹은 제2레귤레이터블럭(2220)으로 전달할 수 있다.
일 예로, 먹스회로(2230)는 제1-1전압(V1A)을 제1레귤레이터블럭(2210)으로 전달하고, 제1-2전압(V1B)을 제2레귤레이터블럭(2220)으로 전달할 수 있다. 이 경우, 제2예시에 따른 레귤레이터(2200)는 제1예시에 따른 레귤레이터(도 21의 2100 참조)와 유사하게 동작할 수 있다.
다른 예로, 먹스회로(2230)는 제1-1전압(V1A)을 제1레귤레이터블럭(2210) 및 제2레귤레이터블럭(2220)로 동시에 전달할 수 있고, 먹스회로(2230)는 제1-2전압(V1B)을 제1레귤레이터블럭(2210) 및 제2레귤레이터블럭(2220)로 동시에 전달할 수 있다.
먹스회로(2230)는 상측스위치(QHA), 하측스위치(QHB) 및 연결스위치(QI) 등을 포함할 수 있다.
상측스위치(QHA)는 제1입력노드(NI1)와 제1출력노드(NO1)의 연결을 제어할 수 있다. 그리고, 하측스위치(QHB)는 제2입력노드(NI2)와 제2출력노드(NO2)의 연결을 제어할 수 있다. 그리고, 연결스위치(QI)는 제1출력노드(NO1)와 제2출력노드(NO2)의 연결을 제어할 수 있다.
제1입력노드(NI1)로는 제1-1전압(VIA)이 공급되고, 제2입력노드(NI2)로는 제1-2전압(NI2)이 공급될 수 있다. 그리고, 제1출력노드(NO1)는 제1레귤레이터블럭(2210)의 입력과 연결되고, 제2출력노드(NO2)는 제2레귤레이터블럭(2220)의 입력과 연결될 수 있다.
먹스회로(2230)는 상측스위치(QHA) 및 하측스위치(QHB)를 턴온시키고, 연결스위치(QI)를 턴오프시켜 제1-1전압(V1A)을 제1레귤레이터블럭(2210)으로 전달하고, 제1-2전압(V1B)을 제2레귤레이터블럭(2220)으로 전달할 수 있다.
그리고, 먹스회로(2230)는 상측스위치(QHA)를 턴온시키고, 하측스위치(QHB)를 턴오프시키고, 연결스위치(QI)를 턴온시켜 제1-1전압(V1A)을 제1레귤레이터블럭(2210) 및 제2레귤레이터블럭(2220)로 동시에 전달할 수 있다.
그리고, 먹스회로(2230)는 상측스위치(QHA)를 턴오프시키고, 하측스위치(QHB)를 턴온시키고, 연결스위치(QI)를 턴오프시켜 제1-2전압(V1B)을 제1레귤레이터블럭(2210) 및 제2레귤레이터블럭(2220)로 동시에 전달할 수 있다.
이러한 병렬구조에서는 제2전압(V2)이 출력되는 노드에서 바라보는 임피던스가 낮아 효율이 증가할 수 있다.
그리고, 상측스위치(QHA) 및 하측스위치(QHB)가 과전압방지용으로 사용될 수 있어, 제1-1스위치(Q1A) 및 제1-2스위치(Q1B)가 양방향 바디다이오드 동작을 지원할 필요가 없다.
제1-1전압(V1A)과 제1-2전압(V1B)은 서로 다른 전압레벨을 가지는 전압일 수 있고, 서로 같은 전압레벨을 가지는 전압일 수 있다.
도 23은 확장된 레귤레이터의 제3예시 구성도이다.
도 23을 참조하면, 레귤레이터(2300)는 제1레귤레이터블럭(2310), 제2레귤레이터블럭(2320) 및 스위치드 캐패시터 컨버터(2330) 등을 포함할 수 있다.
제1레귤레이터블럭(2310)과 제2레귤레이터블럭(2320)은 각각 전술한 일 실시예에 따른 스위치네트워크를 포함할 수 있다. 그리고, 제1레귤레이터블럭(2310)과 제2레귤레이터블럭(2320)은 각각 전술한 제0스테이트 내지 제6스테이트의 7개의 스테이트로 스위치네트워크를 제어할 수 있다.
제1레귤레이터블럭(2310)과 제2레귤레이터블럭(2320)은 제2전압(V2)을 출력할 수 있다. 그리고, 제1레귤레이터블럭(2310)과 제2레귤레이터블럭(2320)은 서로 병렬로 배치되고 출력을 공유할 수 있다.
제1레귤레이터블럭(2310)은 제1-1스위치(Q1A), 제2-1스위치(Q2A), 제3-1스위치(Q3A) 및 제4-1스위치(Q4A)를 포함하는 제1스위치네트워크(2311)를 포함할 수 있다. 그리고, 제1레귤레이터블럭(2310)은 제2전압(V2)을 출력할 수 있다
제2레귤레이터블럭(2320)은 제1-2스위치(Q1B), 제2-2스위치(Q2B), 제3-2스위치(Q3B) 및 제4-2스위치(Q4B)를 포함하는 제2스위치네트워크(2321)를 포함할 수 있다. 그리고, 제2레귤레이터블럭(2320)은 제2전압(V2)을 출력할 수 있다.
스위치드 캐패시터 컨버터(2330)는 먹스의 기능과 컨버터의 기능을 모두 수행할 수 있다.
스위치드 캐패시터 컨버터(2330)의 먹스 기능에 의해, 제1-1전압(V1A)에서 제2전압(V2)으로 전력을 전달하는 전력경로와, 제1-2전압(V1B)에서 제2전압(V2)으로 전력을 전달하는 전력경로를 형성할 수 있고, 반대로, 제2전압(V2)에서 제1-1전압(V1A)으로 전력을 전달하는 전력경로와, 제2전압(V2)에서 제1-2전압(V1B)으로 전력을 전달하는 전력경로를 형성할 수 있다.
스위치드 캐패시터 컨버터(2330)의 컨버터 기능에 의해, 제1-1전압(V1A)에서 제2전압(V2)으로 변환하는 비율(conversion ratio) 혹은 제1-2전압(V1B)에서 제2전압(V2)으로 변환하는 비율을 4 to 1 혹은 3 to 1으로 확장할 수 있다.
스위치드 캐패시터 컨버터(2330)는 제1제어스위치(QU), 제2제어스위치(QW), 제3제어스위치(QS), 제4제어스위치(QL) 및 플라잉캐패시터(CFLY_H)를 포함할 수 있다.
각 레귤레이터블럭(2310, 2320)에 포함된 플라잉캐패시터(CFLY_L)와 스위치드 캐패시터 컨버터(2330)에 포함된 플라잉캐패시터(CFLY_H)를 구분하기 위해, 각 레귤레이터블럭(2310, 2320)에 포함된 플라잉캐패시터(CFLY_L)를 제1플라잉캐패시터(CFLY_L)라고 하고, 스위치드 캐패시터 컨버터(2330)에 포함된 플라잉캐패시터(CFLY_H)를 제2플라잉캐패시터(CFLY_H)로 호칭한다.
제1제어스위치(QU)는 제1컨버터노드(NC1)와 제3컨버터노드(NC3) 사이의 연결을 제어할 수 있다. 제2제어스위치(QW)는 제3컨버터노드(NC3)와 제2컨버터노드(NC2) 사이의 연결을 제어할 수 있다. 제3제어스위치(QS)는 중간노드(NM)와 제4z컨버터노드(NO4) 사이의 연결을 제어할 수 있다. 그리고, 제4제어스위치(QL)는 중간노드(NM)와 저전압단-예를 들어, 그라운드전압이 연결되는 부분- 사이의 연결을 제어할 수 있다.
제1컨버터노드(NC1)에 제1-1전압(V1A)이 형성되고, 제2컨버터노드(NC2)에 제1-2전압(V1B)이 형성될 수 있다.
제3컨버터노드(NC3)는 제1레귤레이터블럭(2310)의 제1-1스위치(Q1A) 외측과 연결되고, 제4컨버터노드(NC4)는 제2레귤레이터블럭(2320)의 제1-2스위치(Q1B) 내측과 연결될 수 있다. 여기서, 외측은 스위치네트워크의 외부측을 의미하고 내측은 스위치네트워크의 내부측을 의미할 수 있다.
제4컨버터노드(NC4)는 제2레귤레이터블럭(2320)의 제1-2스위치(Q1B) 내측과 연결될 때, 제5컨버터노드(NC5)는 2레귤레이터블럭(2320)의 제1-2스위치(Q1B) 외측과 연결될 수 있다.
제2컨버터노드(NC2)는 제5컨버터노드(NC5)와 전기적으로 같은 노드일 수 있다.
제2플라잉캐패시터(CFLY_H)의 일측은 제3컨버터노드(NC3)와 연결되고 타측은 중간노드(NM)와 연결될 수 있다.
정상 동작 중에 중간노드(NM)에는 제1-1전압(V1A)의 대략 1/2에 해당되는 전압 혹은 제1-2전압(V1B)의 1/2에 해당되는 전압이 형성될 수 있다.
도 24는 제3예시에 따른 레귤레이터의 제1제어스테이트를 나타내는 도면이고, 도 25는 제3예시에 따른 레귤레이터의 제2제어스테이트를 나타내는 도면이고, 도 26은 제3예시에 따른 레귤레이터의 제3제어스테이트를 나타내는 도면이고, 도 27은 제3예시에 따른 레귤레이터의 제4제어스테이트를 나타내는 도면이며, 도 28은 제3예시에 따른 레귤레이터의 주요 파형을 나타내는 도면이다.
레귤레이터(2300)에서, 제1레귤레이터블럭(2310)과 제2레귤레이터블럭(2320)은 서로 다른 스테이트로 제어될 수 있다.
도 24 내지 도 28을 참조하면, 레귤레이터(2300)는 제1제어스테이트에서, 제1레귤레이터블럭(2310)을 제4스테이트로 제어하고, 제2레귤레이터블럭(2320)을 제3스테이트로 제어할 수 있다.
이때, 제2플라잉캐패시터(CFLY_H)가 충전될 수 있다.
제1제어스테이트에서 제2레귤레이터블럭(2320)은 제1-2스위치(Q1B)를 턴오프시킬 수 있다. 이때, 스위치드 캐패시터 컨버터(2330)의 제3제어스위치(QS)가 제1-2스위치(Q1B) 대신 턴온됨으로써, 제2레귤레이터블럭(2320)이 제3스테이트와 동일한 형태를 가질 수 있다.
제1제어스테이트에서 제1제어스위치(QU)는 턴온되고, 제2제어스위치(QW)는 턴오프되고, 제3제어스위치(QS)는 턴온되고, 제4제어스위치(QL)는 턴오프될 수 있다.
레귤레이터(2300)는 제2제어스테이트에서, 제1레귤레이터블럭(2310)을 제3스테이트로 제어하고, 제2레귤레이터블럭(2320)을 제4스테이트로 제어할 수 있다.
이때, 제2플라잉캐패시터(CFLY_H)가 방전될 수 있다.
제2제어스테이트에서 제1제어스위치(QU)는 턴오프되고, 제2제어스위치(QW)는 턴오프되고, 제3제어스위치(QS)는 턴오프되고, 제4제어스위치(QL)는 턴온될 수 있다.
레귤레이터(2300)는 제3제어스테이트에서, 제1레귤레이터블럭(2310)을 제4스테이트로 제어하고, 제2레귤레이터블럭(2320)을 제3스테이트로 제어할 수 있다.
이때, 제2플라잉캐패시터(CFLY_H)가 충전될 수 있다.
제3제어스테이트에서 제2레귤레이터블럭(2320)은 제1-2스위치(Q1B)를 턴오프시킬 수 있다. 이때, 스위치드 캐패시터 컨버터(2330)의 제3제어스위치(QS)가 제1-2스위치(Q1B) 대신 턴온됨으로써, 제2레귤레이터블럭(2320)이 제3스테이트와 동일한 형태를 가질 수 있다.
제3제어스테이트에서 제1제어스위치(QU)는 턴오프되고, 제2제어스위치(QW)는 턴온되고, 제3제어스위치(QS)는 턴온되고, 제4제어스위치(QL)는 턴오프될 수 있다.
레귤레이터(2300)는 제4제어스테이트에서, 제1레귤레이터블럭(2310)을 제3스테이트로 제어하고, 제2레귤레이터블럭(2320)을 제4스테이트로 제어할 수 있다.
이때, 제2플라잉캐패시터(CFLY_H)가 방전될 수 있다.
제4제어스테이트에서 제1제어스위치(QU)는 턴오프되고, 제2제어스위치(QW)는 턴온되고, 제3제어스위치(QS)는 턴온되고, 제4제어스위치(QL)는 턴오프될 수 있다.
정상 동작 중에 제2플라잉캐패시터(CFLY_H)의 전압은 대략 1/2에 해당되는 전압 혹은 제1-2전압(V1B)의 1/2에 해당되는 전압이 될 수 있는데, 이 보다 높은 전압이 되는 경우, 레귤레이터(2300)는 제2제어스테이트 혹은 제4제어스테이트를 연속적으로 2회 이상 수행하고, 이 보다 낮은 전압이 되는 경우, 레귤레이터(2300)는 제1제어스테이트 혹은 제3제어스테이트를 연속적으로 2회 이상 수행할 수 있다. 그렇지 않는 경우, 레귤레이터(2300)는 제1제어스테이트 내지 제4제어스테이트를 순차적으로 수행할 수 있다.
한편, 레귤레이터는 호스트와의 협력제어를 통해 효율을 더 개선시킬 수 있다.
도 29는 일 실시예에 따른 레귤레이터와 호스트의 협력제어를 나타내는 도면이다.
도 29를 참조하면, 레귤레이터(2910)는 호스트(2920)로 파워업 플래그(PWU)를 발생시켜 파워서플라이어(2930)가 레귤레이터(2910)로 더 높은 출력을 내 보낼 수 있게 할 수 있다.
예를 들어, 레귤레이터(2910)가 파워업 플래그(PWU)를 발생시켜 호스트(2920)로 송신하면 호스트(2920)는 파워서플라이어(2930)를 제어하여 레귤레이터(2910)로 공급하는 제1전압(V1)의 레벨을 상승시킬 수 있다.
헤비 로드에서 펄스스킵없이 제3스테이트와 제4스테이트를 연속하여 교번 동작시키면 더 높은 효율을 달성할 수 있다. 레귤레이터(2910)는 파워서플라이어(2930)로부터 충분한 전력이 공급되지 않을 때, 제1스테이트를 추가적으로 동작시키되, PPS 어댑터와 같이 출력 전력이 조절되는 파워서플라이어의 경우에는 호스트(2920)를 통해 파워서플라이어(2930)의 출력을 증가시켜 제1스테이트가 동작되지 않게 할 수 있다.
한편, 파워서플라이어의 출력이 필요 이상으로 높을 시 펄스스킵이 발생될 수 있는데, 이러한 제어는 라이트 로드에서는 효율을 증가시킬 수 있지만 헤비 로드에서는 펄스스킵없이 제3스테이트와 제4스테이트가 연속하여 교번 동작하는 것이 더 높은 효율을 달성할 수 있다. 이에 따라, 레귤레이터(2910)는 헤비 로드에서는 제1스테이트가 동작되지 않는 상황에서 효율이 충분한지 체크하고 효율이 충분하지 않다면 파워서플라이어(2930)가 출력을 낮춰 최적의 효율을 가질 수 있도록 파워다운 플래그(PWD)를 발생시킬 수 있다.
도 30은 일 실시예에 따른 레귤레이터와 호스트의 협력제어 방법의 흐름도이다.
도 30을 참조하면, 레귤레이터의 제어회로는 제1스테이트 동작여부를 확인할 수 있다(S3010).
그리고, 제어회로는 제1스테이트가 동작된다고 판단될 때(S3010에서 YES), 파워서플라이어를 제어하는 장치-예를 들어, 호스트-로 파워업 플래그(PWU)를 발생시킬 수 있다(S3012).
그리고, 이러한 파워업 플래그(PWU)에 따라 파워서플라이어가 출력을 증가시킬 수 있다(S3014).
그리고, 제어회로는 제1스테이트가 동작되지 않는 상태라고 판단될 때(S3010에서 NO), 파워업 플래그(PWU)를 발생시키지 않을 수 있다(S3016).
그리고, 제어회로는 효율을 계산할 수 있다(S3018). 효율을 예를 들어, 출력전압과 출력전류를 곱합 값을 입력전압과 제1스위치에 흐르는 전류를 곱한 값으로 나누어서 계산할 수 있다.
제어회로는 계산된 효율값과 목표치를 비교하고 효율값이 목표치 이상일 때(S3020에서 YES), 제1스테이트의 동작여부를 판단하는 S3010 단계로 돌아갈 수 있다.
그리고, 제어회로는 계산된 효율값이 목표치보다 작을 때(S3020에서 NO), 파워다운 플래그(PWD)를 발생시킬 수 있다(S3022).
그리고, 이러한 파워다운 플래그(PWD)에 따라 파워서플라이어가 출력을 감소시킬 수 있다(S3024).
그리고, 제어회로는 다시 제1스테이트의 동작여부를 판단하는 S3010 단계로 돌아갈 수 있다.
이상에서 설명한 것과 같이, 일 실시예에 따른 레귤레이터는 작은 사이즈로 고효율의 레귤레이션을 수행할 수 있다.
그리고, 일 실시예에 따른 레귤레이터는 입력전력(제1전압 혹은 제2전압)의 종류(전력제어 레벨)에 무관하게 레귤레이션이 가능하기 때문에 별도의 벅컨버터 혹은 부스트컨버터를 추가할 필요가 없고, 이에 따라, 솔루션의 사이즈가 감소할 수 있다.
그리고, 일 실시예에 따른 레귤레이터는 LC 공진주파수에서 스위칭이 가능하기 때문에 전력손실을 최소화하고 효율을 높일 수 있다.
그리고, 일 실시예에 따른 레귤레이터는 공진 스위치드 캐패시터 컨버터로 동작할 수 있기 때문에 작은 사이즈의 플라잉캐패시터로 충분하고 이에 따라 수동소자의 사이즈를 줄일 수 있다.
그리고, 일 실시예에 따른 레귤레이터는 과전압보호IC 혹은 입력스테이지가 불필요할 수 있어, 솔루션의 사이즈를 감소시킬 수 있다.
그리고, 일 실시예에 따른 레귤레이터는 출력 전력 증가 및 복수개의 입력 소스를 지원할 수 있는 확장성이 있다.
이상에서 설명한 바와 같이 본 실시예에 의하면, 전력변환장치의 효율을 높일 수 있고, 전력변환장치에 복잡한 구성을 추가하지 않으면서 전력변환장치를 안정적으로 제어할 수 있으며, 전력변환장치의 사이즈를 줄일 수 있게 된다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 서로 직렬연결되는 제1스위치블럭, 제2스위치블럭, 제3스위치블럭 및 제4스위치블럭를 포함하고, 상기 제1스위치블럭 및 상기 제2스위치블럭이 연결되는 제1노드와 상기 제3스위치블럭 및 상기 제4스위치블럭이 연결되는 제2노드로 플라잉캐패시터가 연결되고, 상기 제2스위치블럭 및 상기 제3스위치블럭이 연결되는 제3노드로 인덕터가 연결되는 스위치네트워크; 및
    상기 제1스위치블럭과 상기 제2스위치블럭이 턴온되는 제1스테이트, 상기 제3스위치블럭과 상기 제4스위치블럭이 턴온되는 제2스테이트, 상기 제1스위치블럭과 상기 제3스위치블럭이 턴온되는 제3스테이트 및 상기 제2스위치블럭과 상기 제4스위치블럭이 턴온되는 제4스테이트로 상기 스위치네트워크를 제어할 수 있고, 인덕터전류가 공진파형을 형성하는 상기 제3스테이트와 상기 제4스테이트가 교번되도록 상기 스위치네트워크를 제어하고, 상기 인덕터전류의 크기가 요구범위를 벗어날 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제1스테이트 혹은 상기 제2스테이트가 형성되도록 상기 스위치네트워크를 제어하는 제어회로
    를 포함하는 레귤레이터.
  2. 제1항에 있어서,
    상기 제어회로는 상기 인덕터전류가 제로수준에 도달할 때, 상기 제3스테이트 혹은 상기 제4스테이트를 종료시키는 레귤레이터.
  3. 제1항에 있어서,
    상기 제어회로는 입력전압이 출력전압의 R(R은 2 이상의 양수)배에서 델타전압을 더한 전압보다 작을 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제1스테이트가 형성되도록 상기 스위치네트워크를 제어하는 레귤레이터.
  4. 제1항에 있어서,
    상기 제어회로는,
    상기 제3노드의 전압이 제1하한값보다 낮아질 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제2스테이트가 형성되도록 상기 스위치네트워크를 제어하거나,
    상기 플라잉캐패시터의 전압이 상한값보다 작고, 제2하한값보다 클 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제2스테이트가 형성되도록 상기 스위치네트워크를 제어하는 레귤레이터.
  5. 제4항에 있어서,
    상기 제어회로는 상기 인덕터전류가 제로수준에 도달하기 전에 상기 제3스테이트 혹은 상기 제4스테이트를 종료시키고, 이후 상기 제2스테이트에서 상기 인덕터전류가 제로수준에 도달할 때, 상기 제2스테이트를 종료시키는 레귤레이터.
  6. 제1항에 있어서,
    상기 제어회로는,
    상기 제1스위치블럭과 상기 제4스위치블럭이 턴온되는 제5스테이트로 상기 스위치네트워크를 제어할 수 있고, 상기 플라잉캐패시터의 전압이 미리 설정한 전압범위보다 낮을 때, 상기 스위치네트워크를 상기 제5스테이트로 제어하는 레귤레이터.
  7. 제6항에 있어서,
    상기 제어회로는,
    상기 제5스테이트에서 상기 제1스위치블럭 혹은 상기 제4스위치블럭에 포함되는 전력반도체를 리니어모드로 동작시켜 상기 플라잉캐패시터로 공급되는 전류의 크기를 제한하는 레귤레이터.
  8. 제1항에 있어서,
    상기 제어회로는,
    상기 제2스위치블럭과 상기 제3스위치블럭이 턴온되는 제6스테이트로 상기 스위치네트워크를 제어할 수 있고, 상기 플라잉캐패시터의 전압이 미리 설정한 전압범위보다 높을 때, 상기 스위치네트워크를 상기 제6스테이트로 제어하는 레귤레이터.
  9. 제1항에 있어서,
    상기 제어회로는,
    제어값과 참조값의 차이가 기준값이상일 때, 상기 스위치네트워크를 상기 제3스테이트 혹은 상기 제4스테이트로 제어하고, 상기 제어값과 상기 참조값의 차이가 상기 기준값보다 작을 때, 상기 제1스위치블럭 내지 상기 제4스위치블럭이 턴오프되는 스테이트로 상기 스위치네트워크를 제어하는 레귤레이터.
  10. 제1항에 있어서,
    상기 제1스위치블럭의 일측으로 고전압이 공급되고, 상기 제1스위치블럭에 포함되는 전력반도체는 바이디렉셔널 바디다이오드(Bi-directional body diode) 특성을 지닌 능동소자인 레귤레이터.
  11. 복수의 스위치소자들을 포함하고, 상기 스위치소자들의 연결노드들 중 적어도 두 개의 연결노드들에 플라잉캐패시터가 연결되고, 상기 연결노드들 중 적어도 하나의 연결노드에 인턱터가 연결되며, 일측으로 고전압이 공급되고, 타측으로 저전압이 공급되는 스위치네트워크; 및
    상기 인덕터의 일측으로 상기 고전압이 연결되는 제1스테이트, 상기 인덕터의 일측으로 상기 저전압이 연결되는 제2스테이트, 상기 고전압, 상기 플라잉캐패시터 및 상기 인덕터가 직렬로 연결되면서 인덕터전류가 공진파형을 형성하는 제3스테이트 및 상기 저전압, 상기 플라잉캐패시터 및 상기 인덕터가 직렬로 연결되면서 상기 인덕터전류가 공진파형을 형성하는 제4스테이트로 상기 스위치네트워크를 제어할 수 있고, 상기 제3스테이트와 상기 제4스테이트가 교번되도록 상기 스위치네트워크를 제어하고, 상기 인덕터전류의 크기가 요구범위를 벗어날 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제1스테이트 혹은 상기 제2스테이트가 형성되도록 상기 스위치네트워크를 제어하는 제어회로
    를 포함하는 레귤레이터.
  12. 제11항에 있어서,
    상기 제어회로는 상기 인덕터전류가 제로수준에 도달할 때, 상기 제3스테이트 혹은 상기 제4스테이트를 종료시키는 레귤레이터.
  13. 제11항에 있어서,
    상기 제어회로는 제어값과 참조값의 차이가 기준값 이상일 때, 펄스인에이블 신호를 하이 레벨로 출력하되, 상기 펄스인에이블 신호가 하이 레벨을 유지한 상태에서, 상기 인덕터전류가 제로수준에 도달하는 횟수가 N(N은 2 이상의 자연수)회 이상 발생하면 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제1스테이트가 형성되도록 상기 스위치네트워크를 제어하는 레귤레이터.
  14. 제11항에 있어서,
    상기 제어회로는 상기 제1스테이트가 동작될 때, 상기 고전압을 공급하는 파워서플라이어가 출력전력을 증가시키도록 파워업 플래그를 발생시켜 상기 파워서플라이어를 제어하는 장치로 송신하는 레귤레이터.
  15. 제14항에 있어서,
    상기 제어회로는 상기 제1스테이트가 동작되지 않을 때, 상기 파워업 플래그를 미발생시키고, 효율값을 계산하며, 상기 효율값이 목표치보다 작을 때, 파워다운 플래그를 발생시켜 상기 파워서플라이어가 출력전력을 감소시키도록 하는 레귤레이터.
  16. 제11항에 있어서,
    상기 제어회로는,
    상기 인덕터의 일측이 플로팅되고, 상기 고전압, 상기 플라잉캐패시터 및 상기 저전압이 직렬연결되는 제5스테이트로 상기 스위치네트워크를 제어할 수 있고, 상기 플라잉캐패시터의 전압이 미리 설정한 전압범위보다 낮을 때, 상기 스위치네트워크를 상기 제5스테이트로 제어하는 레귤레이터.
  17. 제16항에 있어서,
    상기 제어회로는,
    초기 기동에서 상기 스위치네트워크를 상기 제5스테이트로 제어하고, 상기 제5스테이트에서 턴온되는 전력반도체를 리니어모드로 동작시켜 상기 플라잉캐패시터로 공급되는 전류의 크기를 제한하는 레귤레이터.
  18. 복수의 스위치소자들을 포함하고, 상기 스위치소자들의 연결노드들 중 적어도 두 개의 연결노드들에 플라잉캐패시터가 연결되고, 상기 연결노드들 중 적어도 하나의 연결노드에 인턱터가 연결되며, 일측으로 고전압이 공급되고, 타측으로 저전압이 공급되는 스위치네트워크; 및
    상기 인덕터의 일측으로 상기 고전압이 연결되는 제1스테이트, 상기 인덕터의 일측으로 상기 저전압이 연결되는 제2스테이트, 상기 고전압, 상기 플라잉캐패시터 및 상기 인덕터가 직렬로 연결되면서 인덕터전류가 공진파형을 형성하는 제3스테이트 및 상기 저전압, 상기 플라잉캐패시터 및 상기 인덕터가 직렬로 연결되면서 상기 인덕터전류가 공진파형을 형성하는 제4스테이트로 상기 스위치네트워크를 제어할 수 있고, 상기 제3스테이트와 상기 제4스테이트가 교번되도록 상기 스위치네트워크를 제어하고, 상기 인덕터전류의 크기가 요구범위를 벗어날 때, 상기 제3스테이트와 상기 제4스테이트 사이에 상기 제1스테이트 혹은 상기 제2스테이트가 형성되도록 상기 스위치네트워크를 제어하는 제어회로
    를 포함하는 복수의 레귤레이터블럭들이 출력을 공유하면서 서로 병렬로 배치되는 레귤레이터.
  19. 제18항에 있어서,
    상기 레귤레이터블럭들의 입력에 스위치드 캐패시터 컨버터를 더 배치하는 레귤레이터.
  20. 제18항에 있어서,
    상기 제3스테이트 및 상기 제4스테이트에 대해 상기 레귤레이터블럭들 중 적어도 두 개의 레귤레이터블럭들을 서로 다른 스테이트로 제어하는 레귤레이터.
PCT/IB2023/000041 2022-02-22 2023-02-16 고효율 하이브리드 레귤레이터 WO2023161709A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0022703 2022-02-22
KR20220022703 2022-02-22

Publications (1)

Publication Number Publication Date
WO2023161709A1 true WO2023161709A1 (ko) 2023-08-31

Family

ID=87764921

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2023/000041 WO2023161709A1 (ko) 2022-02-22 2023-02-16 고효율 하이브리드 레귤레이터

Country Status (2)

Country Link
KR (1) KR20230126196A (ko)
WO (1) WO2023161709A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110018511A1 (en) * 2009-07-23 2011-01-27 International Business Machines Corporation Integratable efficient switching down converter
US20190058385A1 (en) * 2017-08-15 2019-02-21 Texas Instruments Incorporated Hysteretic pulse modulation for charge balance of multi-level power converters
US20200044578A1 (en) * 2018-07-31 2020-02-06 Dialog Semiconductor (Uk) Limited Multi-Level Power Converter with Light Load Flying Capacitor Voltage Regulation
JP2021164399A (ja) * 2020-04-01 2021-10-11 現代自動車株式会社Hyundai Motor Company 直流／直流コンバータ
KR20210151523A (ko) * 2020-06-05 2021-12-14 엘지이노텍 주식회사 컨버터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110018511A1 (en) * 2009-07-23 2011-01-27 International Business Machines Corporation Integratable efficient switching down converter
US20190058385A1 (en) * 2017-08-15 2019-02-21 Texas Instruments Incorporated Hysteretic pulse modulation for charge balance of multi-level power converters
US20200044578A1 (en) * 2018-07-31 2020-02-06 Dialog Semiconductor (Uk) Limited Multi-Level Power Converter with Light Load Flying Capacitor Voltage Regulation
JP2021164399A (ja) * 2020-04-01 2021-10-11 現代自動車株式会社Hyundai Motor Company 直流／直流コンバータ
KR20210151523A (ko) * 2020-06-05 2021-12-14 엘지이노텍 주식회사 컨버터

Also Published As

Publication number Publication date
KR20230126196A (ko) 2023-08-29

Similar Documents

Publication Publication Date Title
WO2013100736A1 (en) Led luminescence apparatus
WO2012081878A2 (ko) 교류 구동 엘이디 조명장치
WO2012144800A2 (ko) Ｌｅｄ 구동 장치 및 이를 이용한 ｌｅｄ 구동 방법
WO2019172643A1 (ko) 전원 장치
WO2017069555A1 (en) Power supply device and power supply system including the same
WO2013048034A1 (en) Wireless power transmitter, wireless power receiver and impedence control method
WO2010137921A2 (en) Led driver
WO2016093534A1 (ko) 플리커 성능이 개선된 led 구동회로 및 이를 포함하는 led 조명장치
WO2019124678A1 (ko) 직류직류 컨버터를 포함하는 전력 공급 시스템 및 이의 제어 방법
WO2018194201A1 (ko) 교류전원의 위상각 제어 통신을 이용한 기기 제어 장치 및 방법
WO2022119278A1 (en) Arrangement and method for discharging a dc link capacitor
WO2020055020A1 (ko) 전원 공급 장치 및 전원 공급 시스템
WO2019098709A1 (en) Photovoltaic module
WO2017004849A1 (zh) 一种扫描驱动电路
EP4022596A1 (en) Display apparatus
WO2021225411A1 (ko) 정밀하게 주파수를 제어하기 위한 주파수 제어 방법 및 이를 이용하는 주파수 제어 장치
WO2015060644A1 (ko) 단권변압기를 이용한 ｚｖｚｃｓ 스위칭 컨버터
WO2014171642A1 (ko) 여유구동형 기구 형성 방법 및 구동기 힘 분배 시스템
WO2023161709A1 (ko) 고효율 하이브리드 레귤레이터
WO2021006601A1 (ko) 전력변환장치, 및 이를 구비하는 태양광 모듈
WO2020251273A1 (ko) 모니터링 장치, 및 이를 구비하는 태양광 시스템
WO2012161528A2 (ko) 엘이디 구동 제어 장치 및 이의 구동 전류 제어 방법
WO2023140566A1 (ko) 성능 상태 회로와 우회 회로가 장착된 태양광 모듈용 직렬 연결 차동 전력 변환기
WO2015026096A1 (ko) 전원 장치
WO2020105795A1 (ko) 모터 제어 장치, 모터 제어 시스템 및 모터 제어 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23759371

Country of ref document: EP

Kind code of ref document: A1