WO2023158197A1 - 무선 통신 시스템의 기지국에서 임의 접속 채널의 프리엠블 신호를 검출하기 위한 방법 및 장치 - Google Patents

무선 통신 시스템의 기지국에서 임의 접속 채널의 프리엠블 신호를 검출하기 위한 방법 및 장치 Download PDF

Info

Publication number
WO2023158197A1
WO2023158197A1 PCT/KR2023/002169 KR2023002169W WO2023158197A1 WO 2023158197 A1 WO2023158197 A1 WO 2023158197A1 KR 2023002169 W KR2023002169 W KR 2023002169W WO 2023158197 A1 WO2023158197 A1 WO 2023158197A1
Authority
WO
WIPO (PCT)
Prior art keywords
preamble
power
delay
symbol
sequence
Prior art date
Application number
PCT/KR2023/002169
Other languages
English (en)
French (fr)
Inventor
김현철
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220045396A external-priority patent/KR20230124450A/ko
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to US18/170,961 priority Critical patent/US20230269121A1/en
Publication of WO2023158197A1 publication Critical patent/WO2023158197A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W74/00—Wireless channel access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W74/00—Wireless channel access
    • H04W74/08—Non-scheduled access, e.g. ALOHA

Definitions

  • the present disclosure relates to a method and apparatus for extending coverage of a random access channel in a wireless communication system. More specifically, the present disclosure relates to a method and apparatus for receiving a Physical Random Access Channel (PRACH) in a base station of a mobile communication system.
  • PRACH Physical Random Access Channel
  • a wireless communication system can be implemented with a wireless transmitting device and a wireless receiving device.
  • the wireless transmitting device may operate as a wireless receiving device.
  • both the first device and the second device must include a wireless transmitting device and a wireless receiving device.
  • a typical example of such a wireless communication system is a mobile communication system based on the standard of 3rd generation partnership project (3GPP).
  • a mobile communication system may include a base station having a specific regional coverage and at least one mobile communication terminal communicating within the coverage. In order for a base station and at least one mobile communication terminal to communicate with each other, a method for the mobile communication terminal to access the base station is first required.
  • a method proposed as a method for a mobile communication terminal to access a base station must perform a procedure in which the mobile communication terminal accesses the base station using a physical random access channel (PRACH). Accordingly, the base station transmits a prearranged reference signal so that the mobile communication terminal can access, and the mobile communication terminal can perform a random access procedure based on the received reference signal.
  • PRACH physical random access channel
  • the current mobile communication system has evolved from a 2nd generation communication system focusing on voice communication to a 3rd generation communication system and 4th generation communication system for data communication.
  • a new radio (NR) that is, a 5th generation (5G) communication system has been commercialized and used as a communication system capable of more diverse types of data communication.
  • a code division multiple access (CDMA) method and an orthogonal frequency-division multiple access (OFDMA) method are used.
  • CDMA code division multiple access
  • OFDMA orthogonal frequency-division multiple access
  • the OFDMA method is mainly used in recent data communication, and is widely used in technology according to the 3GPP standard.
  • each mobile communication system uses a higher frequency band, and as the generation develops from the 3rd generation communication system, a higher frequency band is used than the communication system of the previous generation.
  • a higher frequency band is used than the communication system of the previous generation.
  • mobile communication systems developed later use a frequency band higher than that of related art communication systems, thereby narrowing the distance and/or range over which signals can be transmitted according to the characteristics of radio waves. occurs.
  • the frequency band increases, as a result, the base station has a problem in that reception of the PRACH transmitted by the mobile communication terminal may become increasingly difficult.
  • a decrease in the coverage of the base station requires an additional burden of high cost on the side of an operator providing mobile communication service, and the high cost is consequently linked to a burden on the user.
  • the number of base stations in the coverage of a base station in a radius of 5 km is greater than the number of base stations in the coverage of a base station in a radius of 10 km.
  • expansion of base stations may be necessary.
  • the density of the population requesting communication is significantly low or irregular, such as in a rural area or a resort area with few users, all of the above problems are difficult to accept.
  • the present disclosure provides a method and apparatus for receiving a physical random access channel (PRACH) in a base station of a mobile communication system.
  • PRACH physical random access channel
  • the present disclosure provides a method and apparatus for extending coverage of a base station using a physical random access channel (PRACH) in a mobile communication system.
  • PRACH physical random access channel
  • the present disclosure provides a coverage extension method and apparatus for facilitating reception of a physical random access channel (PRACH) in a base station without changing the standard.
  • PRACH physical random access channel
  • an apparatus for detecting a preamble signal of a random access channel in a base station may include a preamble symbol unit data generator for receiving preamble symbols for a third time through a random access channel for each antenna and converting them into preamble symbol units.
  • the third time may be the sum of a first time required for transmission of the preamble symbols constituting the preamble body and a second time during which at least two or more preamble symbols are transmitted.
  • the apparatus may include a first fast Fourier transform processor configured to perform fast Fourier transform on each output of the preamble symbol unit data generator.
  • the device may include a first sequence generator for generating a preamble sequence identical to a preamble sequence used in the preamble body.
  • the apparatus calculates symbol power of each of the preamble symbols using the preamble sequence for the first fast Fourier transformed symbols for each antenna, and within the power-calculated preamble symbols for each antenna A non-coherent sum is calculated for each successive preamble symbol corresponding to the first time, and the non-coherent sum calculated for preamble symbols at the same location is combined for each antenna, and a coverage extension detector configured to detect a maximum energy value among combined noncoherent sums and first delay values (D F ) of the preamble symbols having the maximum energy value.
  • D F first delay values
  • the device calculates power using the preamble sequence for two consecutive preamble symbols among preamble symbols received during the third time, and uses the power of the two consecutive preamble symbols and a delay ambiguity detector configured to estimate second delay values (D T ) of the preamble symbols.
  • the apparatus may include a preamble determiner configured to determine whether to receive a preamble using the second delay value and the maximum energy value.
  • a method for detecting a preamble signal of a random access channel in a base station includes receiving a preamble signal for a third time through a random access channel for each antenna.
  • the third time may be the sum of a first time required for transmission of the preamble symbols constituting the preamble body and a second time during which at least two or more preamble symbols are transmitted.
  • the method may include dividing preamble symbols received during the third time into one preamble symbol unit.
  • the method may include a first fast Fourier transform step of performing fast Fourier transform on each of the divided preamble symbols, respectively.
  • the method may include generating a first preamble sequence identical to a preamble sequence used for the preamble body.
  • the method may include calculating symbol power of each of the preamble symbols for the first fast Fourier transformed symbols for each antenna using the preamble sequence.
  • the method may include calculating a non-coherent sum for each successive preamble symbol corresponding to the first time within the power-calculated preamble symbols for each antenna.
  • the method may include combining noncoherent sums computed for the co-located preamble symbols for each antenna.
  • the method may include detecting a maximum energy value among the values of the noncoherent sum.
  • the method may include generating a first delay value (D F ) for consecutive preamble symbols having the maximum energy value.
  • the method may include calculating power using the preamble sequence for two consecutive preamble symbols among preamble symbols received during the third time period.
  • the method may include estimating second delay values (D T ) of the preamble symbols using power of the two consecutive preamble symbols.
  • the method may include determining whether to receive a preamble using the second delay value and the maximum energy
  • a method and apparatus for receiving a physical random access channel (PRACH) in a base station of a mobile communication system can be provided, and a method and apparatus for extending coverage of the base station can be provided.
  • PRACH physical random access channel
  • FIG. 1 is a block diagram of an electronic device 101 in a network environment 100 according to an embodiment of the present disclosure.
  • FIG. 2 is a configuration diagram of a Physical Random Access Channel (PRACH) used in a mobile communication system according to an embodiment of the present disclosure.
  • PRACH Physical Random Access Channel
  • 3A is a diagram for explaining the configuration and operation of a PRACH detector in a base station of a mobile communication system according to an embodiment of the present disclosure.
  • 3B is a diagram for explaining an internal block configuration of a symbol power calculator according to an embodiment of the present disclosure.
  • FIG. 4 is a diagram for explaining an operation in which preamble detection is performed by receiving a preamble symbol in a PRACH detector according to an embodiment of the present disclosure.
  • FIG. 5 is a diagram for explaining preamble symbol detection in a PRACH detector according to an embodiment of the present disclosure.
  • FIG. 6 is a diagram for explaining a case of calculating a sliding window correlation according to an embodiment of the present disclosure.
  • 7A is a diagram for explaining the structure of a PRACH detector when extended with M preamble symbols according to an embodiment of the present disclosure.
  • FIG. 7B is a diagram for explaining the configuration of a coverage extension detection unit according to the embodiment of FIG. 7A according to an embodiment of the present disclosure.
  • FIG. 7C is a diagram for explaining the configuration of a delay ambiguity detection unit according to the embodiment of FIG. 7A according to an embodiment of the present disclosure.
  • FIG. 8A is a diagram for explaining configurations of a delay ambiguity FD sequence generator and a delay ambiguity power calculator according to an embodiment of the present disclosure.
  • 8B is a diagram for explaining configurations of a delay ambiguity FD sequence generator and a delay ambiguity power calculator according to an embodiment of the present disclosure.
  • 9A is a partial diagram for explaining a control flow when a delay is estimated by a delay estimator of a delay ambiguity detection unit according to an embodiment of the present disclosure
  • 9B is another partial view of a diagram for explaining a control flow when a delay is estimated by a delay estimator of a delay ambiguity detection unit according to an embodiment of the present disclosure
  • 9C is another partial view for explaining a control flow when a delay is estimated by a delay estimator of a delay ambiguity detection unit according to an embodiment of the present disclosure.
  • FIG. 1 is a block diagram of an electronic device 101 in a network environment 100 according to an embodiment of the present disclosure.
  • an electronic device 101 communicates with an electronic device 102 through a first network 198 (eg, a short-range wireless communication network) or through a second network 199. It is possible to communicate with the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network). According to one embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • a first network 198 eg, a short-range wireless communication network
  • the server 108 e.g, a long-distance wireless communication network
  • the electronic device 101 includes a processor 120, a memory 130, an input module 150, an audio output module 155, a display module 160, an audio module 170, a sensor module ( 176), interface 177, connection terminal 178, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196 , or the antenna module 197 may be included.
  • at least one of these components eg, the connection terminal 178) may be omitted or one or more other components may be added.
  • some of these components eg, sensor module 176, camera module 180, or antenna module 197) are integrated into a single component (eg, display module 160). It can be.
  • the processor 120 for example, executes software (eg, the program 140) to cause at least one other component (eg, hardware or software component) of the electronic device 101 connected to the processor 120. It can control and perform various data processing or calculations. According to one embodiment, as at least part of data processing or operation, the processor 120 transfers instructions or data received from other components (e.g., sensor module 176 or communication module 190) to volatile memory 132. , processing commands or data stored in the volatile memory 132 , and storing resultant data in the non-volatile memory 134 .
  • software eg, the program 140
  • the processor 120 transfers instructions or data received from other components (e.g., sensor module 176 or communication module 190) to volatile memory 132. , processing commands or data stored in the volatile memory 132 , and storing resultant data in the non-volatile memory 134 .
  • the processor 120 may include a main processor 121 (eg, a central processing unit or an application processor) or a secondary processor 123 (eg, a graphic processing unit, a neural network processing unit ( NPU: neural processing unit (NPU), image signal processor, sensor hub processor, or communication processor).
  • a main processor 121 eg, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, a neural network processing unit ( NPU: neural processing unit (NPU), image signal processor, sensor hub processor, or communication processor.
  • NPU neural network processing unit
  • the secondary processor 123 may be implemented separately from or as part of the main processor 121 .
  • the secondary processor 123 may, for example, take the place of the main processor 121 while the main processor 121 is in an inactive (eg, sleep) state, or the main processor 121 is active (eg, running an application). ) state, together with the main processor 121, at least one of the components of the electronic device 101 (eg, the display module 160, the sensor module 176, or the communication module 190) It is possible to control at least some of the related functions or states.
  • the auxiliary processor 123 eg, image signal processor or communication processor
  • the auxiliary processor 123 may include a hardware structure specialized for processing an artificial intelligence model.
  • AI models can be created through machine learning. Such learning may be performed, for example, in the electronic device 101 itself where artificial intelligence is performed, or may be performed through a separate server (eg, the server 108).
  • the learning algorithm may include, for example, supervised learning, unsupervised learning, semi-supervised learning or reinforcement learning, but in the above example Not limited.
  • the artificial intelligence model may include a plurality of artificial neural network layers.
  • Artificial neural networks include deep neural networks (DNNs), convolutional neural networks (CNNs), recurrent neural networks (RNNs), restricted boltzmann machines (RBMs), deep belief networks (DBNs), bidirectional recurrent deep neural networks (BRDNNs), It may be one of deep Q-networks or a combination of two or more of the foregoing, but is not limited to the foregoing examples.
  • the artificial intelligence model may include, in addition or alternatively, software structures in addition to hardware structures.
  • the memory 130 may store various data used by at least one component (eg, the processor 120 or the sensor module 176) of the electronic device 101 .
  • the data may include, for example, input data or output data for software (eg, program 140) and commands related thereto.
  • the memory 130 may include volatile memory 132 or non-volatile memory 134 .
  • the program 140 may be stored as software in the memory 130 and may include, for example, an operating system 142 , middleware 144 , or an application 146 .
  • the input module 150 may receive a command or data to be used by a component (eg, the processor 120) of the electronic device 101 from the outside of the electronic device 101 (eg, a user).
  • the input module 150 may include, for example, a microphone, a mouse, a keyboard, a key (eg, a button), or a digital pen (eg, a stylus pen).
  • the sound output module 155 may output sound signals to the outside of the electronic device 101 .
  • the sound output module 155 may include, for example, a speaker or a receiver.
  • the speaker can be used for general purposes such as multimedia playback or recording playback.
  • a receiver may be used to receive an incoming call. According to one embodiment, the receiver may be implemented separately from the speaker or as part of it.
  • the display module 160 may visually provide information to the outside of the electronic device 101 (eg, a user).
  • the display module 160 may include, for example, a display, a hologram device, or a projector and a control circuit for controlling the device.
  • the display module 160 may include a touch sensor set to detect a touch or a pressure sensor set to measure the intensity of force generated by the touch.
  • the audio module 170 may convert sound into an electrical signal or vice versa. According to one embodiment, the audio module 170 acquires sound through the input module 150, the sound output module 155, or an external electronic device connected directly or wirelessly to the electronic device 101 (eg: Sound may be output through the electronic device 102 (eg, a speaker or a headphone).
  • the audio module 170 acquires sound through the input module 150, the sound output module 155, or an external electronic device connected directly or wirelessly to the electronic device 101 (eg: Sound may be output through the electronic device 102 (eg, a speaker or a headphone).
  • the sensor module 176 detects an operating state (eg, power or temperature) of the electronic device 101 or an external environmental state (eg, a user state), and generates an electrical signal or data value corresponding to the detected state. can do.
  • the sensor module 176 may include, for example, a gesture sensor, a gyro sensor, an air pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a bio sensor, It may include a temperature sensor, humidity sensor, or light sensor.
  • the interface 177 may support one or more designated protocols that may be used to directly or wirelessly connect the electronic device 101 to an external electronic device (eg, the electronic device 102).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • HDMI high definition multimedia interface
  • USB universal serial bus
  • SD card interface Secure Digital Card interface
  • audio interface audio interface
  • connection terminal 178 may include a connector through which the electronic device 101 may be physically connected to an external electronic device (eg, the electronic device 102).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 may convert electrical signals into mechanical stimuli (eg, vibration or motion) or electrical stimuli that a user may perceive through tactile or kinesthetic senses.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 may capture still images and moving images. According to one embodiment, the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 may manage power supplied to the electronic device 101 .
  • the power management module 188 may be implemented as at least part of a power management integrated circuit (PMIC), for example.
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101 .
  • the battery 189 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.
  • the communication module 190 is a direct (eg, wired) communication channel or a wireless communication channel between the electronic device 101 and an external electronic device (eg, the electronic device 102, the electronic device 104, or the server 108). Establishment and communication through the established communication channel may be supported.
  • the communication module 190 may include one or more communication processors that operate independently of the processor 120 (eg, an application processor) and support direct (eg, wired) communication or wireless communication.
  • the communication module 190 is a wireless communication module 192 (eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (eg, : a local area network (LAN) communication module or a power line communication module).
  • a wireless communication module 192 eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module
  • GNSS global navigation satellite system
  • wired communication module 194 eg, : a local area network (LAN) communication module or a power line communication module.
  • a corresponding communication module is a first network 198 (eg, a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)) or a second network 199 (eg, legacy It may communicate with the external electronic device 104 through a cellular network, a 5G network, a next-generation communication network, the Internet, or a telecommunications network such as a computer network (eg, a LAN or a WAN).
  • a telecommunications network such as a computer network (eg, a LAN or a WAN).
  • These various types of communication modules may be integrated as one component (eg, a single chip) or implemented as a plurality of separate components (eg, multiple chips).
  • the wireless communication module 192 uses subscriber information (eg, International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 196 within a communication network such as the first network 198 or the second network 199.
  • subscriber information eg, International Mobile Subscriber Identifier (IMSI)
  • IMSI International Mobile Subscriber Identifier
  • the electronic device 101 may be identified or authenticated.
  • the wireless communication module 192 may support a 5G network after a 4G network and a next-generation communication technology, for example, NR access technology (new radio access technology).
  • NR access technologies include high-speed transmission of high-capacity data (enhanced mobile broadband (eMBB)), minimization of terminal power and access of multiple terminals (massive machine type communications (mMTC)), or high reliability and low latency (ultra-reliable and low latency (URLLC)).
  • eMBB enhanced mobile broadband
  • mMTC massive machine type communications
  • URLLC ultra-reliable and low latency
  • -latency communications can be supported.
  • the wireless communication module 192 may support a high frequency band (eg, a millimeter wave (mmWave) band) in order to achieve a high data rate, for example.
  • mmWave millimeter wave
  • the wireless communication module 192 uses various technologies for securing performance in a high frequency band, such as beamforming, massive multiple-input and multiple-output (MIMO), and full-dimensional multiplexing. Technologies such as input/output (FD-MIMO: full dimensional MIMO), array antenna, analog beam-forming, or large scale antenna may be supported.
  • the wireless communication module 192 may support various requirements defined for the electronic device 101, an external electronic device (eg, the electronic device 104), or a network system (eg, the second network 199).
  • the wireless communication module 192 is a peak data rate for realizing eMBB (eg, 20Gbps (gigabits per second) or more), a loss coverage for realizing mMTC (eg, 164dB or less), or for realizing URLLC.
  • eMBB peak data rate
  • mMTC loss coverage
  • URLLC URLLC
  • U-plane latency eg, downlink (DL) and uplink (UL) 0.5 ms or less, or round trip 1 ms or less
  • DL downlink
  • UL uplink
  • round trip 1 ms or less can be supported.
  • the antenna module 197 may transmit or receive signals or power to the outside (eg, an external electronic device).
  • the antenna module 197 may include an antenna including a radiator formed of a conductor or a conductive pattern formed on a substrate (eg, PCB).
  • the antenna module 197 may include a plurality of antennas (eg, an array antenna). In this case, at least one antenna suitable for a communication method used in a communication network such as the first network 198 or the second network 199 is selected from the plurality of antennas by the communication module 190, for example. can be chosen A signal or power may be transmitted or received between the communication module 190 and an external electronic device through the selected at least one antenna.
  • other components eg, a radio frequency integrated circuit (RFIC) may be additionally formed as a part of the antenna module 197 in addition to the radiator.
  • RFIC radio frequency integrated circuit
  • the antenna module 197 may form a mmWave antenna module.
  • the mmWave antenna module includes a printed circuit board, an RFIC disposed on or adjacent to a first surface (eg, a lower surface) of the printed circuit board and capable of supporting a designated high frequency band (eg, mmWave band); and a plurality of antennas (eg, array antennas) disposed on or adjacent to a second surface (eg, a top surface or a side surface) of the printed circuit board and capable of transmitting or receiving signals of the designated high frequency band. can do.
  • peripheral devices eg, a bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • signal e.g. commands or data
  • commands or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199 .
  • Each of the external electronic devices 102 or 104 may be the same as or different from the electronic device 101 .
  • all or part of operations executed in the electronic device 101 may be executed in one or more external electronic devices among the external electronic devices 102 , 104 , or 108 .
  • the electronic device 101 when the electronic device 101 needs to perform a certain function or service automatically or in response to a request from a user or another device, the electronic device 101 instead of executing the function or service by itself.
  • one or more external electronic devices may be requested to perform the function or at least part of the service.
  • One or more external electronic devices receiving the request may execute at least a part of the requested function or service or an additional function or service related to the request, and deliver the execution result to the electronic device 101 .
  • the electronic device 101 may provide the result as at least part of a response to the request as it is or additionally processed.
  • cloud computing distributed computing, mobile edge computing (MEC), or client-server computing technology may be used.
  • the electronic device 101 may provide an ultra-low latency service using, for example, distributed computing or mobile edge computing.
  • the external electronic device 104 may include an internet of things (IoT) device.
  • Server 108 may be an intelligent server using machine learning and/or neural networks. According to one embodiment, the external electronic device 104 or server 108 may be included in the second network 199 .
  • the electronic device 101 may be applied to intelligent services (eg, smart home, smart city, smart car, or health care) based on 5G communication technology and IoT-related technology.
  • Electronic devices may be devices of various types.
  • the electronic device may include, for example, a portable communication device (eg, a smart phone), a computer device, a portable multimedia device, a portable medical device, a camera, a wearable device, or a home appliance.
  • a portable communication device eg, a smart phone
  • a computer device e.g., a smart phone
  • a portable multimedia device e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a camera
  • a wearable device e.g., a smart bracelet
  • first, second, or first or secondary may simply be used to distinguish a given component from other corresponding components, and may be used to refer to a given component in another aspect (eg, importance or order) is not limited.
  • a (e.g., first) component is said to be “coupled” or “connected” to another (e.g., second) component, with or without the terms “functionally” or “communicatively.”
  • the certain component may be connected to the other component directly (eg by wire), wirelessly, or through a third component.
  • module used in various embodiments of this document may include a unit implemented in hardware, software, or firmware, and is interchangeable with terms such as, for example, logic, logical blocks, parts, or circuits.
  • a module may be an integrally constructed component or a minimal unit of components or a portion thereof that performs one or more functions.
  • the module may be implemented in the form of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • a storage medium eg, internal memory 136 or external memory 138
  • a machine eg, electronic device 101
  • a processor eg, the processor 120
  • a device eg, the electronic device 101
  • the one or more instructions may include code generated by a compiler or code executable by an interpreter.
  • the device-readable storage medium may be provided in the form of a non-transitory storage medium.
  • the storage medium is a tangible device and does not contain a signal (e.g. electromagnetic wave), and this term refers to the case where data is stored semi-permanently in the storage medium. It does not discriminate when it is temporarily stored.
  • a signal e.g. electromagnetic wave
  • the method according to various embodiments disclosed in this document may be included and provided in a computer program product.
  • Computer program products may be traded between sellers and buyers as commodities.
  • a computer program product is distributed in the form of a device-readable storage medium (e.g. compact disc read only memory (CD-ROM)), or through an application store (e.g. Play StoreTM) or on two user devices (e.g. It can be distributed (eg downloaded or uploaded) online, directly between smart phones.
  • a device-readable storage medium e.g. compact disc read only memory (CD-ROM)
  • an application store e.g. Play StoreTM
  • two user devices e.g. It can be distributed (eg downloaded or uploaded) online, directly between smart phones.
  • at least part of the computer program product may be temporarily stored or temporarily created in a device-readable storage medium such as a manufacturer's server, an application store server, or a relay server's memory.
  • each component (eg, module or program) of the above-described components may include a single object or a plurality of entities, and some of the plurality of entities may be separately disposed in other components. there is.
  • one or more components or operations among the aforementioned corresponding components may be omitted, or one or more other components or operations may be added.
  • a plurality of components eg modules or programs
  • the integrated component may perform one or more functions of each of the plurality of components identically or similarly to those performed by a corresponding component of the plurality of components prior to the integration. .
  • the actions performed by a module, program, or other component are executed sequentially, in parallel, iteratively, or heuristically, or one or more of the actions are executed in a different order, or omitted. or one or more other actions may be added.
  • the electronic device described above may be used interchangeably with a mobile communication terminal or a terminal in the following description, and may include the structure described in FIG. 1 and/or at least a part of the structure described in FIG. 1 .
  • PRACH physical random access channel
  • FIG. 2 is a configuration diagram of a Physical Random Access Channel (PRACH) used in a mobile communication system according to an embodiment of the present disclosure.
  • PRACH Physical Random Access Channel
  • the PRACH preamble 200 may be a signal transmitted by a terminal (eg, the electronic device 101 of FIG. 1 ) to access a base station.
  • the PRACH preamble 200 is divided into a cyclic prefix 210 part and a preamble body 220 part.
  • the length of the CP 210 part can be defined in various lengths according to the format of the PRACH preamble 200, and the maximum length of the CP 210 constitutes the preamble body 220 part. It can be set equal to the length of one symbol (221 or 222 or 223).
  • Ts is 1/30.72 [us]
  • u is a Random Access Subcarrier Spacing (RASCS) index
  • RASCS is 15X2 u [kHz (kilohertz)].
  • the length of the CP 210 part has a maximum length of one preamble symbol or a length shorter than the length of one preamble symbol.
  • a preamble body 220 portion of the PRACH preamble 200 may include a plurality of preamble symbols 221, 222, and 223.
  • S number of symbols (preamble symbols) 220 are illustrated.
  • the number of preamble symbols constituting the preamble body 220 may have various values according to the preamble format specified in each system standard.
  • the PRACH preamble 200 shown in FIG. 2 uses the same format in a 5G system, a New Radio (NR) system, as well as a Long Term Evolution (LTE) system among mobile communication system standards.
  • NR New Radio
  • LTE Long Term Evolution
  • NR-U New Radio Unlicensed
  • 3GPP 3rd Generation Partnership Project
  • the above structure controls the communication processor to generate the PRACH preamble 200 when the auxiliary processor 123 of the electronic device 101 illustrated in FIG. 1 includes the communication processor, and the generated signal is transmitted to the communication module ( 190) to a base station of the first network 198 and/or the second network 199.
  • the electronic device 101 may first acquire a synchronization signal transmitted by a base station and perform synchronization with the base station based on the synchronization signal. Thereafter, when the electronic device 101 initially accesses the base station, the electronic device 101 may generate a PRACH preamble 200 and transmit the generated PRACH preamble 200 to the base station.
  • the base station can recognize (or identify) the existence (or communication request) of the electronic device 101 located in the base station. Since the subsequent procedures are described in the standard specifications of each system, additional descriptions will be omitted in the present disclosure.
  • the base station may receive and process the PRACH preamble 200 according to the number of antennas of the base station. For example, when the base station has two antennas, the base station can obtain a signal by combining the PRACH preamble 200 received from each antenna among the two antennas, and when the base station has four antennas, the base station A signal can be obtained by combining the PRACH preamble 200 received from each of the four antennas.
  • a detailed process of acquiring the PRACH preamble 200 will be described with reference to FIGS. 3A and 3B, which will be described later.
  • 3A is a diagram for explaining the configuration and operation of a PRACH detector in a base station of a mobile communication system according to an embodiment of the present disclosure.
  • the PRACH detector of the base station exemplifies a form in which the PRACH symbols described in FIG. 2 are received.
  • the difference from FIGS. 3A and 2 is that the CP 210 part is recognized as one preamble symbol (Psymbol(0)) 211.
  • preamble symbols 221, 222, and 223 corresponding to the preamble body 220 have the same form as that of FIG. 2.
  • the preamble symbols 211, 221, 222, and 223 are based on the form in which the PRACH preamble 200 is received by the PRACH detector 300 of the base station.
  • a preamble symbol unit data generating unit may be provided separately to configure the preamble symbol unit data. That is, the received preamble signal can be generated in units of preamble symbols.
  • the CP 210 part is generated as the 0th symbol (Psymbol(0)) 211
  • the 1st preamble symbol (Psymbol(1)) 221 is formed as a preamble symbol
  • the symbol s may be generated in units of preamble symbols in the same way.
  • the CP 210 portion may be equal to the length of one preamble symbol or shorter than the length of one preamble symbol. Accordingly, when a symbol shorter than the length of one preamble symbol is received, the 0th symbol (Psymbol(0)) 211 can be configured by padding with '0' to make the length of one preamble symbol.
  • the CP 210 part is not a normal preamble symbol, it can be configured not to be processed by the symbol power calculators. Referring to FIG. 3A, assuming that the CP 210 is not one normal preamble symbol, N-sized Fast Fourier Transform (FFT) processors 301-1, 301-2, and 301-3 ) is an example of a form that is not entered.
  • FFT Fast Fourier Transform
  • the PRACH detector 300 receives the PRACH preamble 200, and N-sized Fast Fourier Transform (FFT) processors 301- 1, 301-2, 301-3), respectively.
  • FFT Fast Fourier Transform
  • N FFT processors Since all of the N-sized FFT processors 301-1, 301-2, and 301-3 (hereinafter referred to as N FFT processors) perform the same operation, an operation in which one preamble symbol is input and processed will be reviewed. .
  • the N FFT processors 301-1, 301-2, and 301-3 may convert the received time domain signal into a frequency domain signal.
  • N may mean that N-sized samples are processed because one preamble symbol is composed of N samples.
  • each of the N FFT processors 301-1, 301-2, and 301-3 converts a signal in the time domain into a signal in the frequency domain, and then the corresponding symbol power calculators 310-1, 310-2, 310-3).
  • the operation of the N-sized FFT processor 311 may be defined as in Equation 1 below.
  • the symbol power calculators 310-1, 310-2, and 310-3 may calculate symbol power for each of the preamble symbols 221, 222, and 223.
  • the symbol power calculators 310-1, 310-2, and 310-3 input the preamble symbols converted into signals in the frequency domain by the N FFT processors 301-1, 301-2, and 301-3, respectively. , and power corresponding to each of the preamble symbols 221, 222, and 223 can be calculated based on the sequence received from the sequence generator 305.
  • Each of the preamble symbols 221, 222, and 223 may have the same symbols, and may consist of N samples in one symbol.
  • the symbol power calculators 310-1, 310-2, and 310-3 may all have the same configuration, which will be described with reference to FIG. 3B.
  • FIG. 3B is a diagram for explaining an internal block configuration of a symbol power calculator according to an embodiment of the present disclosure.
  • the configuration of the symbol power calculator 310 in which data in units of one preamble symbol is processed is exemplified.
  • the symbol power calculator 310 includes a sequence correlator 312 for processing an input from one N fast Fourier transform (FFT) processor 301, an inverse fast Fourier transform (Inverse Fast Fourier Transform) Fourier Transform, IFFT) processor 313 and power calculator 314.
  • FFT Fast Fourier transform
  • IFFT inverse fast Fourier transform
  • FIG. 3B a process of processing one preamble symbol is as follows.
  • each of the symbol power calculators 310-1, 310-2, and 310-3 has the same structure, first, the configuration and operation of one symbol power calculator 310 will be described with reference to FIG. 3B. do.
  • a specific symbol power calculator 310 may be configured.
  • the number of components of the symbol power calculator 310 may be provided as many as the number of preamble symbols. If implemented through one integrated circuit, the symbol power calculator 310 may perform parallel processing as many times as the number of preamble symbols.
  • Psymbol(0) composed of the CP 210 is not processed. However, it should be noted that the case where the CP 210 is also processed in one symbol power calculator 310 in the present disclosure is not excluded.
  • the number of configurations of the symbol power calculator 310 is configured to be one more than the number of preamble symbols or to be processed in parallel by one more than the number of preamble symbols.
  • the sequence correlator 312 correlates the two signals using the frequency domain (FD) sequence generated by the sequence generator 305 of FIG. 3 and the input of the FFT processor 301, and then outputs can do.
  • FD frequency domain
  • the sequence generator 305 may generate a sequence of FDs used when the electronic device 101 transmits the PRACH preamble. As illustrated in FIG. 3A , the sequence generated by the sequence generator 305 is input to each of the symbol power calculators 310-1, 310-2, and 310-3. Specifically, the sequence generator 305 may generate the same sequence as the sequence used by the electronic device 101 for the PRACH preamble. The sequence generator 305 may input the generated sequence to the sequence correlator 312 . The electronic device 101 may transmit the PRACH preamble using only L subcarriers smaller than N in a subcarrier band having N subcarriers for PRACH transmission.
  • the sequence generator 305 treats the remaining subcarriers as '0' and transmits the actual PRACH preamble.
  • a frequency domain (FD) sequence may be generated only for L subcarriers.
  • the sequence correlator 312 may correlate the FD sequence output from the sequence generator 305 with the input of the FFT processor 301 and output the result of the correlation. Correlation processing may mean having higher power as the degree of correlation between the signal output from the sequence generator 305 and the output signal of the N FFT processor 301 is higher. As an example of a correlation processing method of the sequence correlator 312, a form of multiplying an FFT-transformed signal by a conjugate value of the sequence generator 305 may be possible. An output correlated by the sequence correlator 312 may be input to the IFFT processor 313 .
  • N in front of the IFFT processor 313 means N subcarriers converted to the frequency domain as described above. Therefore, the IFFT processor 313 may perform inverse fast Fourier transform on the signal that has been converted into the frequency domain and correlated to output the time domain signal again. Accordingly, the output of the IFFT processor 313 is correlated-processed N samples, and the output of the IFFT processor 313 may be input to the power calculator 314 .
  • the operation of the N size IFFT processor 313 may be defined as in Equation 2 below.
  • the power calculator 314 may calculate and output the power of the signal output from the IFFT processor 313 .
  • the power calculation of the power calculator 314 may calculate the power of each sample through the square of the absolute value of a complex number.
  • Each output of the symbol power calculators 310-1, 310-2, and 310-3 of FIG. 3B described above may be the power of one preamble symbol.
  • the power sum of all symbols is calculated and output in a non-coherent sum calculator 320.
  • the sample power calculated for each preamble symbol may be added and output by the number of preambles, that is, S, for each sample in the non-coherent sum calculator 320.
  • Components above the noncoherent sum calculator 320 may be implemented for each antenna. More specifically, the symbol power calculators 310-1, 310-2, and 310-3 and the noncoherent sum calculator 320 may be provided for each antenna. For example, if the base station has only one antenna, the symbol power calculators 310-1, 310-2, 310-3) can be implemented. On the other hand, when there are two or more antennas, the above configurations may be included for each antenna.
  • the antenna combiner 330 may not be included in the case of a base station having only one antenna. However, since a plurality of antennas are generally used in recent mobile communication systems, an antenna combiner 330 may be included.
  • the antenna combiner 330 may combine the outputs of the noncoherent sum calculator 320 for each antenna in correspondence with each symbol power calculator.
  • the combined signal may be output to the maximum energy detector 340 .
  • the maximum energy detector 340 may calculate maximum power and delay using N power values from the antenna combiner 330 .
  • the delay may be a sample index having maximum power.
  • the delay is indicated by D F .
  • the preamble determiner 350 may receive the maximum power and delay and compare them with a preset threshold to determine whether to detect the preamble. For example, if the maximum energy is greater than a preset threshold, the preamble determining unit 350 may determine that the preamble is received. If the maximum energy is less than a preset threshold, the preamble determiner 350 may determine that the preamble is not received.
  • the PRACH detector may be configured to calculate a coherent sum before power calculation, but it should be noted that this is not included in the present disclosure for simplicity of description. Therefore, operations of a base station according to embodiments of the present disclosure may be applied even in a situation in which a coherent sum is included.
  • the coverage of the base station receiving the PRACH preamble described above may have various forms depending on the format of the PRACH preamble. Changes in base station range according to RASCS in the C2 format of NR, which is one of the current 3GPP standards, can be exemplified as shown in Table 1 below.
  • FIG. 4 is a diagram for explaining an operation in which preamble detection is performed by receiving a preamble symbol in a PRACH detector according to an embodiment of the present disclosure.
  • Reference numeral 410 is a case where the PRACH detector 300 described in FIGS. 3A and 3B detects the PRACH preamble transmitted by the UE, and can be understood the same as the PRACH preamble in the drawings illustrated in FIGS. 2 and 3A described above. can However, it should be noted that in FIG. 4, reference numerals are used differently for description.
  • the PRACH detector 300 recognizes the CP 210 portion illustrated in FIG. 2 of the PRACH preamble 410 as one preamble symbol (Psymbol(0)) as described in FIG. 3A. After that, as many as S actual preamble symbols 412, 413, and 414 may be continuously transmitted.
  • a preamble symbol constructor that configures the length of one preamble symbol for the CP interval from the received signal, and also configures the length of one preamble symbol for each actual preamble symbol (FIG. 3a). and (not shown in FIG. 3b) may be further included in a device (eg, a base station) according to embodiments of the present disclosure. Since this is according to one method of implementation, there is no particular restriction on the form of implementation of such a device in the present disclosure.
  • preamble symbols 415, 416, and 417 may be preamble symbols received from a terminal other than the terminal previously transmitting the preamble symbols.
  • Reference numeral 420 generally illustrates a case in which preamble symbols are received within a delay range required by standards for mobile communication systems. Therefore, after a delay by D F (fractional delay) 401, which is a delay (including propagation delay and delay due to multipath) as long as the time allowed by the standard protocol through the radio channel, the CP 210 in the PRACH detector ), the 0th preamble symbol 421, the 1st preamble symbol 422, and the 2nd preamble symbol 423 are received in this order, and the last S-th preamble symbol 424 may be received. . Accordingly, the PRACH detector 300 can detect preamble symbols 441, 442, and 443 as indicated by reference numeral 440.
  • D F fractional delay
  • reference numeral 430 illustrates a case in which the PRACH preamble has a delay longer than one preamble symbol length.
  • the PRACH detector 300 can receive preamble symbols even when the transmission delay is longer than D F 401, which is a general transmission delay interval, and the length of one preamble symbol.
  • the preamble determiner 350 of the preamble detector detects a delay even if a delay of M times the preamble symbol length or the preamble symbol length N occurs. cannot accurately perceive That is, in the case of delay by the preamble symbol length N in addition to D F 401, the actual delay becomes D F + N.
  • N represents the preamble symbol length.
  • the preamble determiner 350 of the PRACH detector 300 performs a modular operation in calculating the delay.
  • This modular operation can be calculated as shown in Equation 3 below.
  • D F 401 may have a value from 0 to "N-1". As a result, since the above calculation is performed, the PRACH detector 300 cannot distinguish between a case where there is only delay D F 401 and a case where there is D F + N.
  • the PRACH detector 300 actually detects reference numeral 431 at the position of Psymbol(1) 432 where the first preamble symbol is expected to be received, that is, the position where the normal first preamble symbol 422 is expected to be received.
  • Psymbol(0) such as can be received. Since Psymbol(0) is composed of zero and CP as illustrated by reference numeral 421, it may be in a state without some symbols (zero padding). Accordingly, the PRACH detector 300 expects Psymbol(1) and processes the preamble symbol, but since Psymbol(0) is actually received, performance degradation of the PRACH detector 300 may occur.
  • performance degradation of the PRACH detector 300 may be further intensified when N is 2, that is, when the delay is as long as 2 preamble symbols.
  • the operator may be unable to install and operate the base station.
  • the existing PRACH detector 300 when used as it is, when a preamble symbol having a delay longer than the length of the preamble symbol is received, it is difficult to accurately detect the preamble symbol due to performance degradation.
  • a method capable of increasing the range of a base station without changing the structure of a standard PRACH preamble and a detection device according to the method are provided.
  • FIG. 5 is a diagram for explaining preamble symbol detection in a PRACH detector according to an embodiment of the present disclosure.
  • reference numeral 410 illustrates a unit recognized as a symbol by the PRACH detector in order to detect the PRACH preamble transmitted by the UE in the PRACH detector.
  • Reference numeral 420 illustrates a case in which preamble symbols are received within a delay range generally required by the standard specifications of a mobile communication system for a PRACH preamble. Accordingly, reference numeral 420 denotes the 0th preamble symbol corresponding to the CP 210 in the PRACH detector after being delayed by D F 401, which is the delay transmitted through the radio channel (including propagation delay and multipath delay). 421, the first preamble symbol 422, and the second preamble symbol 423 are received in the order, and the last S-th preamble symbol 424 is received.
  • Reference numeral 430 illustrates a case in which the RRACH preamble has a delay of one preamble symbol length 402 in addition to D F 401 .
  • reference numeral 430 illustrates a case of having a delay of D F + N.
  • the detected preamble symbols 511, 512, and 513 illustrated above at reference numeral 510 are within the delay range required by the standard specification of the mobile communication system, except for the CP 210 part described in FIG. It may be the case that it is received from .
  • the preamble symbols 514, 515, and 516 illustrated below at reference numeral 510 include preamble symbols excluding the CP 210 part in addition to the delay range required by the standard specification of the mobile communication system. It may be a case of additional delay by the MV symbol length.
  • first delay when a delay is made within the range of the CP 210, that is, the detection preamble symbols 511, 512, and 513 that generate only a delay as much as D F 401 are applied.
  • the delay will be referred to as "first delay”.
  • second delay in the case of an additional delay by one preamble symbol 402 in addition to the range of the CP 210 part, that is, detection preamble symbols 514, 515 .
  • the detection position of the first preamble symbol may be the position of reference numeral 515, and may be a case where a total of S preamble symbols are continuously detected.
  • the first delay and the second delay will be used for convenience of description.
  • the PRACH detector attempts to detect the preamble symbol by assuming that preamble symbols 511, 512, and 513 are received at the first delay. and, assuming that the preamble symbols 514, 515, and 516 are received in the second delay, detection of the preamble symbol may be attempted. That is, detection of the actual signal of the PRACH detector can be detection from Psymbol(1) to Psymbol(S) and detection from Psymbol(2) to Psymbol(S+1). . In this way, detection using S preambles can always exist when detecting a delayed signal by allowing the PRACH detector to detect preamble symbols. Accordingly, degradation due to detection can be prevented even when the PRACH detector has a delay longer than one preamble symbol.
  • the PRACH detector may still have delay ambiguity.
  • the base station must identify how much the preamble symbol is delayed, for example, whether it is delayed by D F 401 (first delay) or by D F + N (second delay).
  • the 0th preamble symbol including the CP may be additionally detected.
  • a preamble detection method for resolving delay ambiguity according to the present disclosure is illustrated at reference numeral 520.
  • the PRACH detector can receive from the 0th preamble symbol 521 to the S th preamble symbol 524 assuming the case of the first delay considering only the delay of D F 401 . As such, after correlation is taken with respect to the received preamble symbols 521, 522, 523, and 524 assuming the first delay, the accumulated power is calculated, and the power for the PRACH preamble when the first delay is assumed is obtained. can measure
  • the first delay has a relationship between frequency and distance as exemplified in Table 1 above. Therefore, the case of the first delay may be a case where the terminal transmits the preamble signal to the base station at a distance having a delay within a maximum of 1 preamble symbol interval.
  • the case of the second delay may be a case where a terminal located farther away by one preamble symbol length than the relationship between frequency and distance exemplified in Table 1 transmits a preamble signal to the base station.
  • the PRACH detector compares the accumulated power of preamble symbols assuming the first delay with the accumulated power of the preamble symbols assuming the second delay, so that the delay occurring in the received signal is It is possible to determine whether it is a first delay or a second delay.
  • the base station's PRACH detector can receive from the 0th preamble symbol 521 to the S th preamble symbol 524 assuming a delay (first delay) of D F 401 .
  • the PRACH detector of the base station detects the 0th preamble symbol 525 to the S th preamble symbol 528 assuming the case of a second delay, which is a delay of D F 401 and one preamble symbol length (N). can receive up to
  • the accumulated power value for the first delay and the accumulated power value for the second delay may be measured by calculating the accumulated power after correlation of the received preamble symbols.
  • the accumulated power value of the preamble symbol when the first delay is assumed in the PRACH detector of the base station is the preamble symbol when the second delay is assumed will have a value greater than the cumulative power of That is, the accumulated power when the first delay is assumed has a higher accumulated power value than the accumulated power when the second delay is assumed by one preamble symbol.
  • the terminal transmits the preamble signal at the position of the second delay
  • the accumulated power when the first delay is assumed is lower than the accumulated power when the second delay is assumed by one preamble symbol.
  • the PRACH detector can resolve ambiguity of delay by comparing the result of calculating the accumulated power as described above and determining the delay of the preamble symbol having a high accumulated power value as an actual delay based on the result of the comparison.
  • DAsymbol(0, 1) to the S-th preamble symbol 524, DAsymbol(0,S), assuming the power and second delay of the symbols, DAsymbol(1,0), the 0th symbol 525, Up to DAsymbol(1,S-1) can be common or similarly received power.
  • the C2 format can be a case where there is no zero value. As such, in all cases of the C2 format, actually copied data can be used.
  • the power of symbols from DAsymbol(0,1) to DAsymbol(0,S) in the first delay and DAsymbol(1 in the second delay) ,0) to the S-1st symbol, DAsymbol(1,S-1), may be similar. Therefore, the power to resolve the delay ambiguity is DAsymbol(0,0), which is the 0th symbol 521 in the first delay, and DAsymbol(1,S), which is the S-th symbol 528 in the second delay, respectively.
  • the power of the first delay and the power of the second delay can be calculated by calculating the power of the correlated symbol.
  • FIG. 6 is a diagram for explaining a case of calculating a sliding window correlation according to an embodiment of the present disclosure.
  • the delay of D F 401 is calculated by calculating the delay power of the 0th preamble symbol to the N-1th preamble symbol through sliding window correlation in the time-domain (TD). can be obtained through the process of selecting the power of the D F delay.
  • the delay power of D F (401) can be selected by calculating the delayed power from 0 to N-1 for Psymbol(s) 601 through sliding window correlation. This is because the maximum delay length of the preamble symbol can be delayed up to one preamble symbol length according to the standard protocol described above. Therefore, time domain sequences 611, 612, 613, and 614 described inside reference numeral 610 may mean delays from 0 to N ⁇ 1.
  • the sliding window correlation in the time-domain has a delay from 0 to N-1, it can be seen that only N samples are required.
  • it can be implemented in the form of N circular correlations. It can also be expressed as a product of an input signal and a sequence conjugate in the frequency-domain (FD). This technique can be used in practice.
  • the sliding window correlation of DAsymbol (0,0) (521) uses Psymbol (0) (411) and Psymbol (1) (412) DAsymbol(1,S) can be calculated using Psymbol(S+1)(415) and Psymbol(S+2)(416).
  • the power of the D F delay can be obtained through sliding window correlation in the time-domain (TD).
  • FIG. 7A is a diagram for explaining the structure of a PRACH detector when extended with M preamble symbols according to an embodiment of the present disclosure.
  • FIG. 7B is a diagram for explaining the configuration of a coverage extension detection unit according to the embodiment of FIG. 7A according to an embodiment of the present disclosure.
  • 7C is a diagram for explaining the configuration of a delay ambiguity detection unit according to the embodiment of FIG. 7A according to an embodiment of the present disclosure.
  • a preamble symbol unit data generator 710 may be included.
  • an N FFT processor 720 may be included.
  • a coverage extension detector 730 may be included.
  • a delay ambiguity detector 740 may be included.
  • a preamble determiner 750 may be included.
  • the preamble symbol unit data generation unit 710 may be configured to convert the preamble transmitted from the terminal to the RACH into symbol unit data. Since the delay extends up to M preamble symbol units in the embodiments of the present disclosure, in FIG. 7A, the symbols in preamble units illustrated in FIG. Symbols up to Psymbol(3)(713), Psymbol(S)(714), Psymbol(S+1)(715), Psymbol(S+M-1)(716), Psymbol(S+M)(717) The situation of receiving in units of symbols is described.
  • the data of the preamble symbol unit illustrated in FIG. 4 are Psymbol(0)(411), Psymbol(1)(412), Psymbol(3)(413), Psymbol(S)(414), Psymbol(S+1) ) (415), Psymbol (S + 2) (416), and Psymbol (S + 3) (417), and in fact, the receiver of the base station from Psymbol (1) (441) to Psymbol (S) (443) Only the symbols of are received and processed.
  • data are Psymbol(0)(711), Psymbol(1)(712), Psymbol(3)(713), Psymbol(S ) 714, Psymbol(S+1) 715, Psymbol(S+M-1) 716, and Psymbol(S+M) 717.
  • Psymbol(0) 711 which is a symbol of the first preamble unit, may be a preamble symbol corresponding to the CP part.
  • the coverage extension unit It can also be configured not to be input to 730.
  • the received signal can be represented by x[s,i], where s is the Psymbol index and has a range from 0 to S+M, and S Means the number of preamble symbols excluding CP, and i has a range from 0 to N-1.
  • the size of the preamble symbol unit data generation unit 710 may be determined as the base station determines to what level the symbol length of the preamble transmitted by the terminal is to be extended.
  • Data generated in units of preamble symbols in the preamble symbol unit data generation unit 710 may be input to the N FFT processing unit 720.
  • each of the N FFT processors 721, 722, 723, 724, 725, 726, and 727 of the N FFT processor converts the received time domain signal into a frequency domain signal. can be converted into signals.
  • each of the N FFT processors 721 , 722 , 723 , 724 , 725 , 726 , and 727 may convert a time domain signal into a frequency domain signal and then provide the signal to the coverage extension detection unit 730 .
  • s is the preamble symbol index and has a value from 0 to S+M
  • i is the number of subcarriers constituting one preamble symbol, 0 It can have values from N to N-1.
  • S may be the number of preamble symbols excluding CP.
  • the coverage extension detector 730 receives the outputs of the N FFT processors 721, 722, 723, 724, 725, 726, and 727 and calculates the position information of the preamble symbol having the maximum energy and the power of the preamble symbol. and can be provided to the preamble determiner 750. Also, the coverage extension detector 730 may provide a fractional delay (D F ) value to the delay ambiguity detector 740 .
  • D F fractional delay
  • the sequence generator 760 may generate and output a preamble sequence transmitted by the terminal.
  • the sequence generator 760 may be implemented as a device that generates a frequency domain (FD) sequence or as a device that generates a time-domain (TD) sequence.
  • the sequence generated by the sequence generator 760 may be input to the coverage extension detector 730 and the delay ambiguity detector 740 .
  • a case in which the sequence generator 760 is implemented as a device for generating a frequency-domain (FD) sequence transmitted by a terminal will be described as an example.
  • the frequency-domain (FD) sequence output by the sequence generator 760 may output a value of s fd [i], where i is the number of subcarriers constituting one preamble symbol, from 0 to N-1. can have a value of
  • the remaining N except for the output of the N FFT processors 721 and 727 that process CP and Psymbol (S+M).
  • Outputs of the FFT processors 722, 723, 724, 725, and 726 may be input to the symbol power calculators 731-1, 731-2, 731-3, 731-4, and 731-5, respectively.
  • the S+M th preamble symbol is a type in which a symbol power calculator is not allocated. This is because the noncoherent sum calculators 732-1, 732-2, and 732-3 only use up to S+M-1.
  • An output from the N FFT processor 727 that converts the S+Mth preamble is used only by the delay ambiguity detector 740.
  • Each of the symbol power calculators 731-1, 731-2, 731-3, 731-4, and 731-5 has a configuration including a sequence correlator, an N IFFT processor, and a power calculator as described in 3b above. can have Accordingly, operations of each of the symbol power calculators 731-1, 731-2, 731-3, 731-4, and 731-5 will be described using the configuration of FIG. 3B.
  • the output of the sequence generator 760 is input to each of the symbol power calculators 731-1, 731-2, 731-3, 731-4, and 731-5.
  • An input of the sequence generator 760 may be input to the sequence correlator 312 of the symbol power calculator as illustrated in FIG. 3B.
  • the sequence correlator 312 may calculate and output a correlation between the N FFT-processed preamble symbol in the frequency domain and the frequency-domain sequence input from the sequence generator 760. Calculating the correlation between the N FFT-processed frequency-domain preamble symbol in the sequence correlator 312 and the frequency-domain sequence input from the sequence generator 760 may take the form of multiplying two signals.
  • the output of the sequence correlator 312 may be referred to as ycorr[s,i].
  • s has a value from 1 to S+M-1
  • i can have a value from 0 to N-1 as described above.
  • a value for which correlation is calculated in the sequence correlator 312 may be input to the N IFFT processor 313 .
  • the N IFFT processor 313 may convert a frequency domain signal into a time domain signal by performing N-sized inverse Fourier fast transform.
  • the output of the N IFFT processor 313 may be referred to as yifft[s,i].
  • s has a value from 1 to S+M-1
  • i can have a value from 0 to N-1 as described above.
  • a signal converted into a time domain signal in the N IFFT processor 313 may be input to the power calculator 314 .
  • the power calculator 314 may calculate the power of samples included in each preamble symbol by squaring an absolute value of a complex number. If the output calculated by the power calculator 314 is described in the above-noted manner, it may be referred to as ypow[s,i].
  • s has a value from 1 to S+M-1
  • i can have a value from 0 to N-1 as described above.
  • the symbol power values calculated in the manner described above may be input to non-coherent sum calculators 732-1, 732-2, and 732-3.
  • the noncoherent sum calculators 732-1, 732-2, and 732-3 may add as much as S for each sample to produce an output.
  • one noncoherent sum calculator may add a power value for each sample for S as many samples as the length of the preamble symbol, and then output the sum.
  • the noncoherent sum calculators 732-1, 732-2, and 732-3 calculate power for samples as many as S, which is the length of the preamble symbol, each input symbol can be input while being shifted by one. there is.
  • the first noncoherent sum calculator (0) 732-1 calculates the power sum from the first preamble symbol to the S preamble symbol among preamble symbols excluding CP, can be printed out.
  • the input of the first noncoherent sum calculator (0) 732-1 may be the power calculated for the first preamble symbol to the S-th preamble symbol. .
  • the second noncoherent sum calculator 1 (732-2) may calculate and output a power sum from the second preamble symbol to the S+1 preamble symbol among the preamble symbols excluding the CP.
  • the input of the second noncoherent sum calculator 1 (732-2) is the power calculated for the second preamble symbol to the S+1 preamble symbol.
  • the last noncoherent sum calculator (M-1) 732-3 may calculate and output the power sum from the M th preamble symbol to the S+M-1 th preamble symbol among the preamble symbols excluding the CP. there is.
  • the input of the last noncoherent sum calculator (M-1) 732-3 is the power calculated for the Mth preamble symbol to the S+M-1th preamble symbol. can be an input.
  • the input of the noncoherent sum calculators 732-1, 732-2, and 732-3 described above is ypow[s,i]. can be referred to Here, s may also have a value from r+1 to r+S.
  • the base stations and terminals can transmit signals using a plurality of antennas.
  • signals may be transmitted and received using a multiple-input multiple-output (MIMO) scheme.
  • MIMO multiple-input multiple-output
  • the preamble signal may also be transmitted in the MIMO scheme.
  • the above-described process must be performed for each antenna in the base station.
  • the antenna combiners 733-1, 733-2, and 733-3 may have a configuration in which power of preamble signals received at the same location is combined for each antenna. If the system uses only a single antenna, it is obvious to those skilled in the art to implement the antenna combiner not included.
  • the antenna combiners 733-1, 733-2, and 733-3 may calculate the sum of preamble symbols received at the same location. This can be explained briefly assuming two antennas as follows.
  • the first antenna combiner 733-1 performs the noncoherent sum of the first preamble symbol to the S preamble symbol received from the first antenna and the first preamble symbol to the S preamble symbol received from the second antenna. Adding noncoherent sums up to symbols can give the obtained output.
  • the second antenna combiner 733-2 performs the S+1 th noncoherent sum from the second preamble symbol received from the first antenna and the S+1 th noncoherent sum from the second preamble symbol received from the second antenna.
  • Outputs of the antenna couplers 733-1, 733-2, and 733-3 may be input to the maximum energy detector 734.
  • the maximum energy detector 734 may determine a noncoherent sum calculator having the maximum energy. The fact that the maximum energy detector 734 determines the noncoherent sum calculator having the maximum energy can consequently be a basis for determining at what point in time the actual preamble signal is transmitted within the preamble symbol. Accordingly, the maximum energy detector 734 may determine a delay (D F ). For example, the maximum energy detector 734 may determine a sample index value of a preamble symbol corresponding to a corresponding antenna combiner based on an output of an antenna combiner having maximum power. As such, based on the determination of the maximum energy detector 734, it is possible to determine at what point in time the preamble is received within the preamble symbol.
  • a switch may be provided at an output terminal of each symbol power calculator. Accordingly, a symbol power value calculated corresponding to a corresponding point in time may be input to the noncoherent sum calculator.
  • the noncoherent sum calculator in the case of the operation of the first noncoherent sum calculator (0) 732-1, the first free of the symbol power calculators 731-1, 731-2, 731-3, 731-4, and 731-5
  • the output of the symbol power calculators may be limited so that the noncoherent sum is calculated only with the input of the symbol power calculators 731-1, 731-2, and 731-3 for the power sum from the MV symbol to the S-th preamble symbol. there is.
  • power calculated for the first preamble symbol to the S-th preamble symbol can be input.
  • This can limit the inputs of the symbol power calculators (using inputs of 731-2, 731-3, and 731-4) so that the second noncoherent sum calculator 732-2 has the same form.
  • the antenna combiner receives as an input a noncoherent sum for each antenna from the first preamble symbol to the S-th preamble symbol output for each antenna, and the sum of the noncoherent sums added by the total number of antennas (total ) as an output, can be provided. Accordingly, there may be as many M antenna combiners 733-1, 733-2, and 733-3 as the number of non-coherent sum calculators 732-1, 732-2, and 732-3. In addition, the antenna combiner then receives as input a noncoherent sum for each antenna from the second preamble symbol to the S+1 preamble symbol at the time of the preamble symbol, and outputs a noncoherent sum corresponding to the total antennas. , can be provided.
  • the antenna combiner and/or each noncoherent sum calculator are embodied to output together the starting symbol index value of the currently calculated preamble symbol, so that it is possible to identify which time point is the power value calculated for the preamble symbol. can do.
  • a block for calculating a coherent sum may be added before power calculation according to the operation of the PRACH detector, but it is omitted in the present disclosure for simplicity of description.
  • the frequency-domain (FD) sequence generator 760 described above generates a preamble sequence transmitted by the terminal and provides the generated preamble sequence to the delay ambiguity detector 740 as an input.
  • An input of the FD sequence generator 760 may be specifically input to a delay ambiguity FD sequence generator 741 .
  • the delay ambiguity FD sequence generator 741 may generate a frequency-domain sequence for detecting delay ambiguity by taking the preamble sequence transmitted by the terminal as an input. If the sequence generated by the delay ambiguity FD sequence generator 741 is denoted by s fdamb [j], j may have a value from 0 to 2N-1.
  • the output of the delay ambiguity FD sequence generator 741 is input to the delay ambiguity power calculators 742-1, 742-2, 742-3, 742-4, 742-5, and 742-6 as illustrated in FIG. It can be.
  • the delay ambiguity power calculators 742-1, 742-2, 742-3, 742-4, 742-5, and 742-6 may respectively receive values of two adjacent preamble symbols that are different from each other as inputs.
  • the delay ambiguity power calculator (0) 742-1 may have as input the preamble symbols of Psymbol(0) and Psymbol(1) illustrated in FIG. 7A.
  • the delay ambiguity power calculator (2) 742-3 may have as input the preamble symbols of Psymbol(1) and Psymbol(2) illustrated in FIG. 7A. In this order, from each preamble symbol including the CP part, preamble symbols received thereafter can be sequentially received by one preamble symbol.
  • the delay ambiguity power calculator 2M-4 (742-5) may have as input the preamble symbols of Psymbol(M-2) and Psymbol(M-1). This may be a configuration for identifying from which position a preamble symbol is received in an input period of a preamble symbol in order to resolve delay ambiguity. Since the descriptions in FIGS. 7A to 7C assume that a delay of up to M preamble symbols is allowed, in order to identify from which position the preamble symbols are received, the front of the preamble symbols for which delay is allowed. The received power in the interval can be calculated.
  • the delay ambiguity power calculator (0) 742-1 can have as input the preamble symbols of Psymbol(0) 711 and Psymbol(1) 712 illustrated in FIG. 7A. . Preamble symbols of Psymbol(0)(711) and Psymbol(1)(712) illustrated in FIG. 7A are used to generate DAsymbol[0,0](521). Accordingly, the delay ambiguity power calculator (0) 742-1 may calculate energies for Psymbol(s) 601 and Psymbol(s+1) 602 described in FIG. 6 as shown in reference numeral 610.
  • the delay ambiguity power calculator (2) 742-3 can have as input the preamble symbols of Psymbol(1) 712 and Psymbol(2) 713 illustrated in FIG. 7A. Preamble symbols of Psymbol(1) (712) and Psymbol(2) (713) illustrated in FIG. 7A are used to generate DAsymbol[1,0] (525). Therefore, the delay ambiguity power calculator (1) 742-3 can calculate energies for Psymbol(s) 601 and Psymbol(s+1) 602 described in FIG. 6 as shown in reference numeral 610.
  • the power value calculated in the delay ambiguity power calculator (0) 742-1 is illustrated in FIG. 7C as the value of yamb[0,i], and is input to the delay estimator 743.
  • the delay estimator 743 detects a value having a large energy based on the power calculation values calculated by the delay ambiguity power calculator (0) 742-1 and the delay ambiguity power calculator (1) 742-2 as described above. It can identify whether the transmission is delayed by “D F ” or “D F + N”.
  • the delay ambiguity power calculator 2r may calculate the energy of subsequent adjacent symbols including DAsymbol[r,0] in the manner described in FIG. 6 .
  • the delay ambiguity power calculator 2r+1 may calculate energy with subsequent adjacent symbols including DAsymbol[r+1,S] as described in FIG. 6 .
  • Delay estimator 743 can use these values to identify delay.
  • the received power of the first delay ambiguity power calculator (0) 742-1 will have a value of "zero (0)" or close to "zero (0)”.
  • the power value calculated in the delay ambiguity power calculator (2) 742-3 is illustrated in FIG. 7C as the value of yamb[2,i], and is input to the delay estimator 743.
  • the delay ambiguity power calculator 1 (742-2) can calculate the power of consecutive symbols received after S number. This is to know how much preamble symbol length has been delayed more accurately in addition to the power calculation value detected only in the front part of the preamble symbol.
  • the delay ambiguity power calculator (1) 742-1 may have preamble symbols of Psymbol(S+1) and Psymbol(S+2) as inputs.
  • the power value calculated in the delay ambiguity power calculator (1) 742-2 is illustrated in FIG. 7C as the value of yamb[1,i], and is input to the delay estimator 743.
  • the power value calculated by the delay ambiguity power calculator (3) 742-4 is illustrated in FIG. 7C as the value of yamb[3,i], and is input to the delay estimator 743.
  • Delay estimator 743 may use the received input to determine whether the delay is D F or D F +N or D F +2N, and the like. Operation in the delay estimator 743 using the method according to the present disclosure can be described as follows.
  • CP has a C2 format.
  • AmbA is "DAsymbol [0,0] (521) + DAsymbol [0,1] (522) + DAsymbol [0,2] (523) + DAsymbol [0, S] (524) described in FIG.
  • AmbB is "DAsymbol[1,0](525) + DAsymbol[1,1](526) + DAsymbol[1,2](527) + DAsymbol[1,S](528)" described in FIG. This can be.
  • the delay estimator 743 may determine that PRACH is actually transmitted when a case having a larger energy value among AmbA and AmbB.
  • DAsymbol[0,1] (522) + DAsymbol[0,2] (523) + DAsymbol[0,S] (524) and AmbB corresponding to AmbA DAsymbol[1,0](525) + DAsymbol[1,1](526) + DAsymbol[1,2](527) + ⁇ + DAsymbol[1,S-1] It can be.
  • the delay estimator 743 can obtain the same effect by comparing only the energy values of the remaining parts except for the common part.
  • the delay estimator 743 sets AmbA to DAsymbol[0,0] (521) and AmbB to DAsymbol[1,S] (528), and compares the two values to determine whether the delay of "D F " or " It can be determined whether it is a delay of D F + N".
  • the delay estimator 743 may set AmbA as before. Further, the delay estimator 743 may set AmbB to "DAsymbol[3,0] + DAsymbol[3,1] + KS + DAsymbol[3,S]". Then, if AmbA and AmbB are inferred using FIG. 5, each of them can be arranged only with differences as follows.
  • AmbA DAsymbol[0,0] + DAsymbol[0,1] + DAsymbol[0,2]
  • AmbB DAsymbol[3,S-2] + DAsymbol[3,S-1] + DAsymbol[3,S]
  • the delay estimator 743 identifies whether the PRACH received from the electronic device (terminal) has a delay of “D F ” or a delay of “D F + 3N” using AmbA and AmbB set with only the difference parts as above (decide) can
  • the power calculation method in each of the delay ambiguity power calculators 742-1, 742-2, 742-3, 742-4, 742-5, and 742-6 described above is one of the following two methods. is available.
  • the delay ambiguity power calculators 742-1, 742-2, 742-3, 742-4, 742-5, and 742-6 calculate the power of two adjacent preamble symbols
  • the delay ambiguity FD sequence generator (741) Also, a sequence corresponding to two preamble symbols must be generated and output.
  • each of the delay ambiguity power calculators 742-1, 742-2, 742-3, 742-4, 742-5, and 742-6 use Fourier-transformed symbols as inputs for two adjacent preamble symbols. It can be used as an input, or symbols that are not Fourier transformed can be used as input.
  • inputs from the preamble symbol unit generators 711, 712, 713, 714, 715, 716, and 717 of the preamble symbol unit data generator 710 are used.
  • These input values can be x[s,i] and x[s+1,i], respectively.
  • fast Fourier-transformed values output from each of the N FFT processors 721, 722, 723, 724, 725, 726, and 727 may be used as inputs. These input values may be fast Fourier-transformed values into yfft[s,i] and yfft[s+1,i].
  • d represents the index of the delay ambiguity power calculator.
  • the delay estimator 743 not only receives the output values of the respective delay ambiguity power calculators 742-1, 742-2, 742-3, 742-4, 742-5, and 742-6, but also As described with reference to FIG. 7A , it is possible to determine (or estimate) whether a preamble signal is received after being delayed by several symbol lengths using the D F value calculated by the coverage extension detection unit 730 .
  • the delay estimator 743 may estimate a delay (m) in units of preamble symbols.
  • N is the number of samples constituting one preamble symbol
  • m is a preamble symbol unit delay
  • D F is a fractional delay representing a delay within a preamble symbol.
  • the preamble determiner 750 uses the maximum energy value output from the coverage extension detector 730 and the estimated delay (DT) value output from the delay ambiguity detector 740 to determine the preamble. You can determine if it has been received or not. For example, the preamble determiner 750 may compare the maximum energy value output from the coverage extension detector 730 with a preset threshold value to determine whether the preamble has been received.
  • DT estimated delay
  • the preamble determiner 750 may determine that the preamble is received when the maximum energy received from the coverage extension detector 730 is greater than a preset threshold. Conversely, the preamble determiner 750 may determine that there is no signal when the maximum energy received from the coverage extension detector 730 is less than or equal to a preset threshold.
  • FIG. 8A is a diagram for explaining configurations of a delay ambiguity FD sequence generator and a delay ambiguity power calculator according to an embodiment of the present disclosure.
  • the FD sequence generator 760 of FIG. 7A is described with the same reference numerals, and the Psymbol(s) generator 801 and the Psymbol(s+1) generator 802 are described with new reference numerals.
  • the delay ambiguity FD sequence generator 810 may be one embodiment constituting the delay ambiguity FD sequence generator 741 described with reference to FIG. 7c.
  • the power delay ambiguity calculators 742-1, 742-2, 742-3, 742-4, 742-4, 742-5, and 742-6 may all have the same configuration.
  • reference numeral 820 is used for one power delay ambiguity calculator. Accordingly, when the power delay ambiguity calculators of FIG. 7c are implemented according to the embodiment of FIG. 8a, they may have a configuration of reference numeral 820.
  • the delay ambiguity FD sequence generator 810 may include an N IFFT processor 811, a zero fader 812, and a 2N FFT processor 813.
  • the FD sequence generator 760 generates and outputs N FFT-processed FD sequences.
  • the output of the FD sequence generator 760 can be expressed as s fd [i]. As described above, i may have a value from 0 to N-1. For example, an FD sequence of size N is generated and output.
  • the N IFFT processor 811 may convert the output of the FD sequence generator 760 into a signal in the time domain and output the converted signal.
  • the output converted to the time domain by the N IFFT processor 811 may be input to the 2N FFT processor 813.
  • the zero fader 812 may insert N number of zeros and provide them to the 2N FFT processor 813 together with the output of the N IFFT processor 811 .
  • the 2N FFT processor 813 taking the output of the N IFFT processor 811 and the output of the zero fader 812 as inputs may generate a 2N long FD sequence and provide it to the power delay ambiguity calculator.
  • the reason why the FD sequence generator 760 is not used as it is is as follows.
  • the delay ambiguity power calculators 742-1, 742-2, 742-3, 742-4, 742-4, 742-5, and 742-6 described above with reference to FIG. 7c take two adjacent preamble symbols as inputs. . Therefore, since the output of the delay ambiguity FD sequence generator 810 must have a form corresponding to the input of the delay ambiguity power calculator 820, that is, the same length, by padding a zero (0) value that does not affect the power, the delay ambiguity To implement an FD sequence generator.
  • the FD sequence generated by the delay ambiguity FD sequence generator 810 may be output as s fdamb [j]. In this case, j may have a value from 0 to 2N-1. For example, a 2N length FD sequence may be generated.
  • the power delay ambiguity calculator 820 receives two adjacent preamble symbols as inputs. Accordingly, it is possible to receive preamble symbols from the Psymbol(s) generator 801 and the Psymbol(s+1) generator 802 that process two adjacent preamble symbols. Specifically, the 2N FFT processor 821 of the power delay ambiguity calculator 820 may receive preamble symbols from the Psymbol(s) generator 801 and the Psymbol(s+1) generator 802, respectively.
  • the 2N FFT processor 821 may convert the time domain signal received from each of the symbol generators 801 and 802 into a frequency domain signal. In this case, since it corresponds to the length of two preamble symbols, the 2N FFT processor 821 can convert the two preamble symbols into signals in the frequency domain at once.
  • the sequence correlator 822 may calculate a correlation between a signal in the frequency domain corresponding to the length of two preamble symbols received from the 2N FFT processor 821 and an output of the delay ambiguity FD sequence generator 810. Calculating the correlation between the signal output from the 2N FFT processor 821 and the output signal of the delay ambiguity FD sequence generator 810 is the conjugate of the delay ambiguity FD sequence generator 810 and the 2N FFT processor 821 ) can be obtained by multiplying the output of
  • the signal on which the correlation process is performed in the sequence correlator 822 is a signal of 2N length because the correlation process is performed using two signals having a length of 2N. Accordingly, the 2N IFFT processor 823 may convert the output of the sequence correlator 822 back into a signal in the time domain. Since the input of the 2N IFFT processor 823 is 2N long, a 2N long IFFT is performed.
  • first N outputs may be input to the power calculator 824, and the remaining N inputs may be input to the sample remover 825.
  • the power calculator 824 may calculate the power of the sample by performing the square of the absolute value of the complex number for the N inputs.
  • the sample remover 825 can remove the input. This is because, as described in FIG. 6, only 0 to N-1 samples are required. Therefore, removing the input of the sample remover 825 may be a process of removing as many as N number of samples since only 0 to N-1 samples are required.
  • the antenna combiner 826 may receive the output of the power calculator 824 and calculate the sum of powers calculated for each antenna.
  • the antenna combiner 826 may perform the same type of calculation as the antenna combiners 733-1, 733-2, and 733-3 described above with reference to FIG. 7B.
  • the output of the antenna combiner 826 may be input to the delay estimator 743 as described in FIG. 7C.
  • 8B is a diagram for explaining configurations of a delay ambiguity FD sequence generator and a delay ambiguity power calculator according to an embodiment of the present disclosure.
  • the FD sequence generator 760 described in FIG. 7A uses the same reference numeral, and new reference numerals are used for N FFT processors 803 and 804.
  • the delay ambiguity FD sequence generator 830 illustrated in FIG. 8B may be an embodiment constituting the delay ambiguity FD sequence generator 741 described in FIG. 7C.
  • the power delay ambiguity calculators 742-1, 742-2, 742-3, 742-4, 742-4, 742-5, and 742-6 may all have the same configuration as described above.
  • reference numeral 840 is used for one power delay ambiguity calculator as described in FIG. 8A. Accordingly, when the power delay ambiguity calculators of FIG. 7c are implemented according to the embodiment of FIG. 8b, they may have a configuration of reference numeral 840.
  • the delay ambiguity FD sequence generator 830 may be implemented with a 2x interpolator (0) 831, unlike the description of FIG. 8A.
  • the delay ambiguity FD sequence generator 830 may receive s fd [i], which is an output of the FD sequence generator 760.
  • the delay ambiguity FD sequence generator 830 may perform interpolation based on s fd [i], generate a frequency domain sequence to detect delay ambiguity, and output the generated sequence.
  • the output of the FD sequence generator 760 is s fd [i], i may have a value from 0 to N-1 as described above, and N is a natural number.
  • the double interpolator (0) 831 may have a value from 0 to 2N-1, and N is a natural number, as described above with reference to FIG. 8A. That is, the double interpolator (0) 831 may generate a 2N length FD sequence. If the output sequence of the double interpolator (0) 831 is s fdamb [j], j may have a value from 0 to 2N-1, and N is a natural number.
  • the outputs from the Psymbol(s) generator 801 and the Psymbol(s+1) generator 802 are used as inputs to the delay ambiguity power calculator 820.
  • outputs of the N FFT processors 803 and 804 may be used as inputs of the delay ambiguity power calculator 840 .
  • the power delay ambiguity calculator 820 receives two adjacent preamble symbols as inputs. Accordingly, preamble symbols can be received from N FFT processors 803 and 804 that process two adjacent preamble symbols. Specifically, it may be input to two different 2x interpolators 841 and 842 of the power delay ambiguity calculator 820 .
  • the 2x interpolator (0) 841 takes the output of the N FFT processor 803 as an input, and the 2x interpolator (1) 842 takes the output of the N FFT processor 804 as an input. It can be output by performing interpolation so that it becomes the length. Specifically, the 2x interpolator (0) 841 interpolates and outputs yfft[s,i] output from the N FFT processor 803, and the 2x interpolator (1) 842 interpolates yfft[s,i] output from the N FFT processor 804. The outputted yfft[s+1] can be interpolated and output. Here, the value of s is This can be. Also, N is a natural number.
  • the adder 843 may add the output of the 2x interpolator (0) 841 and the output value of the 2x interpolator (1) 842 and provide the sum to the sequence correlator 844 .
  • the sequence correlator 844 may calculate the correlation by taking outputs of the 2x interpolator (0) 831 and the adder 843 as inputs. Calculating the correlation between the signal output from the 2x interpolator (0) 831 and the output signal of the adder 843 is the output of the conjugate adder 843 of the 2x interpolator (0) 831 can be obtained by multiplying
  • a signal on which correlation processing is performed in the sequence correlator 844 is a signal of 2N length because correlation processing is performed using two signals having a length of 2N. Accordingly, the 2N IFFT processor 845 may convert the output of the sequence correlator 844 back into a signal in the time domain. Since the input of the 2N IFFT processor 845 is 2N long, IFFT of 2N length is performed.
  • first N outputs may be input to the power calculator 846, and the remaining N inputs may be input to the sample remover 847.
  • the power calculator 846 may calculate the power of the sample by performing the square of the absolute value of the complex number for the N inputs.
  • the sample remover 847 can remove the input. This is because, as described in FIG. 6, only 0 to N-1 samples are required. Therefore, removing the input of the sample remover 847 may be a process of removing as many as N samples since only 0 to N-1 samples are required.
  • the antenna combiner 848 may receive the output of the power calculator 846 and calculate the sum of powers calculated for each antenna.
  • the antenna combiner 848 may perform the same type of calculation as the antenna combiners 733-1, 733-2, and 733-3 described above with reference to FIG. 7B.
  • the output of the antenna combiner 848 may be input to the delay estimator 743 as described in FIG. 7C.
  • the interpolation method performed by the 2x interpolator (0) 831 and the 2x interpolator (0) 841 and the 2x interpolator (1) 842 included in the power delay ambiguity calculator 840 described above is expressed as an equation. When expressed, it can be expressed as ⁇ Equation 4> and ⁇ Equation 5> below.
  • ⁇ Equation 4> the even output of the inputs of the 2x interpolator (0) 841 and the 2x interpolator (1) 842 is processed, and ⁇ Equation 5> is 2x interpolation It shows a case where odd-numbered outputs are processed in the period (0) 841 and the 2x interpolator (1) 842.
  • i may have a value from 0 to N-1 as described above, and N is a natural number.
  • i may have a value from 0 to N-1, and N is a natural number.
  • p is an index of summation, indicating the position of a tone used for interpolation
  • q has a value of 0 to 1, and an index for two interpolators. (index).
  • w[q,p] represents a weight for interpolation, and can be calculated in the same way as in ⁇ Equation 6> below.
  • 9A, 9B, and 9C are diagrams for explaining a control flow when a delay is estimated by a delay estimator of a delay ambiguity detector according to various embodiments of the present disclosure.
  • the delay estimator 743 may initialize variables m and n to 0, respectively, in operation 900 .
  • the variables m and n may be variables for allowing the base station to determine the extension of the preamble symbol delay.
  • schemes for allowing the base station to receive a delayed preamble symbol longer than one preamble symbol have been described. Accordingly, the delay estimator 743 must be able to detect even if a preamble is received with a delay of two preamble symbol lengths or more.
  • the delay estimator 743 may check whether the n value is smaller than M-1 in operation 902. When n is less than M-1, operation 904 is performed, and when n is greater than or equal to M-1, operation 924 of FIG. 9C is performed.
  • M may be a value for preamble delay allowed by the base station. According to the standard described above, the base station can tolerate only a delay of up to one preamble symbol length. However, since the present disclosure detects a delay as long as M preamble symbol lengths (where M is a natural number greater than or equal to 2), checking whether the n value is smaller than the value of (M-1) is performed using M symbols through M-1 comparisons. This is to find the symbol delay in
  • the delay estimator 743 may set the value J to M-n-1 and initialize the variable k and AmbA and AmbB to 0 in operation 904.
  • J can be a variable representing the difference of DAsymbol in the two ambiguity energies being compared. If we compare the ambiguity energies of 0 symbol delay and 4 symbol delay, J becomes 4. According to the control flow according to the present disclosure, the delay estimator 743 compares the energy of the 0 symbol delay with the energy of the M-1 symbol delay at the start.
  • the delay estimator 743 may compare the 1-symbol delay with the M-1 symbol delay in a next step. For example, repetition may be performed while reducing the symbol delay by one step. Therefore, it may be an operation of finally comparing the x symbol delay with the x+1 symbol delay and selecting one of the larger symbol energies among the compared energies.
  • AmbA and AmbB may be the sum of energies of symbols to be compared, as described above with reference to FIG. 7c.
  • k can be a variable for adding as much as the DAsymbol difference in the currently compared two symbol delays.
  • the delay estimator 743 may check whether the value of k is smaller than J in operation 906 . As a result of checking in operation 906, the delay estimator 743 may proceed to operation 908 when the value k is smaller than J, and may proceed to operation 918 of FIG. 9B when the value k is greater than or equal to J.
  • operation 908 may be an operation for identifying whether the k value is within the preamble range.
  • the delay estimator 743 may proceed to operation 910 when the value of k is smaller than the value of (S+1), and proceed to operation 912 if the value of k is greater than or equal to the value of (S+1). .
  • the delay estimator 743 may calculate the AmbA value as Yamb[2 X (m+k), D F ] in operation 910 .
  • Yamb[2 X (m+k), D F ] may be an output of a specific power calculator among delay ambiguity power calculators in FIG. 7C described above.
  • D F is a fractional delay due to propagation delay and multipath delay, and may be a value detected by the maximum energy detector 734.
  • AmbA Yamb[0,D F ] + Yamb[2,D F ], which can correspond to DAsymbol[0,0]+DAsymbol[0,1] in FIG.
  • the delay estimator 743 proceeds to operation 914, and when the k value is smaller than (J-S-1), it may proceed to operation 916.
  • the delay estimator 743 may calculate AmbB as Yamb[2 X (m+k)+1, D F ] in operation 914 . Thereafter, the delay estimator 743 may increase the k value by 1 in operation 916 and then proceed to operation 906 .
  • the delay estimator 743 may proceed to operation 918 of FIG. 9B.
  • the delay estimator 743 may identify whether the value of AmbA is smaller than the value of AmbB in operation 918 .
  • This operation may be a process of comparing only energy having a difference between the AmbA value and the AmbB value except for a common portion. If the value of AmbA is smaller than the value of AmbB, the value of m may be increased by 1 in operation 920.
  • m represents a symbol delay value corresponding to AmbA to be compared. In the example where M is 4, when m starts at 0, symbols 0 and 3 can be compared.
  • the delay estimator 743 may increase the n value by 1 and then proceed to operation 902 of FIG. 9A.
  • operation 924 of FIG. 9C may be performed.
  • the base station's preamble detector that is, the PRACH detector
  • the PRACH detector can measure a PRACH measurement range from one preamble symbol range to M preamble symbol ranges. This can have an effect of extending the range of a base station that can cover only an extremely narrow range, as seen in Table 1 above.
  • the base station since the base station can estimate the distance between the terminal and the base station based on the preamble received by the PRACH detector, it can be used for data transmission/reception.
  • the base station estimates the preamble signal degradation of signal performance can be prevented.
  • an apparatus for detecting a preamble signal of a random access channel in a base station may include a preamble symbol unit data generator for receiving preamble symbols for a third time through a random access channel for each antenna and converting them into preamble symbol units.
  • the third time may be the sum of a first time required for transmission of the preamble symbols constituting the preamble body and a second time during which at least two or more preamble symbols are transmitted.
  • the apparatus may include a first fast Fourier transform processor configured to perform fast Fourier transform on each output of the preamble symbol unit data generator.
  • the device may include a first sequence generator for generating a preamble sequence identical to a preamble sequence used in the preamble body.
  • the apparatus calculates symbol power of each of the preamble symbols using the preamble sequence for the first fast Fourier transformed symbols for each antenna, and within the power-calculated preamble symbols for each antenna A non-coherent sum is calculated for each successive preamble symbol corresponding to the first time, and the non-coherent sum calculated for preamble symbols at the same location is combined for each antenna, and a coverage extension detector configured to detect a maximum energy value among combined noncoherent sums and first delay values (D F ) of the preamble symbols having the maximum energy value.
  • D F first delay values
  • the device calculates power using the preamble sequence for two consecutive preamble symbols among preamble symbols received during the third time, and uses the power of the two consecutive preamble symbols and a delay ambiguity detector configured to estimate second delay values (D T ) of the preamble symbols.
  • the apparatus may include a preamble determiner configured to determine whether to receive a preamble using the second delay value and the maximum energy value.
  • the coverage extension detection unit is configured to calculate power of a preamble symbol for each of the symbols transformed by the fast Fourier transformers by the first fast Fourier transformers for each antenna using the output of the first sequence generator. symbol power calculators.
  • the coverage extension detector may include noncoherent sum calculators for calculating a noncoherent sum in units of consecutive preamble symbols corresponding to the first time within the power-calculated preamble symbols for each antenna.
  • the coverage extension detection unit may include first antenna combiners for combining noncoherent sums calculated for preamble symbols at the same location for each antenna.
  • the coverage extension detection unit calculates a maximum energy value among the combined noncoherent sums and a first delay value of the preamble symbols having the maximum energy value using outputs of the first antenna combiners, and outputs the maximum energy value.
  • An energy detector may be included.
  • each of the symbol power calculators may include a sequence correlator for performing sequence correlation with the first fast Fourier transformed preamble symbol using the preamble sequence.
  • Each of the symbol power calculators may include a first inverse fast Fourier transformer for inverse fast Fourier transforming the sequence correlated signal.
  • Each of the symbol power calculators may include a first power calculator for calculating power of the first inverse fast Fourier transformed signal.
  • the delay ambiguity detector may include a second sequence generator for generating a second sequence using an output of the first sequence generator.
  • the delay ambiguity detection unit may include second power calculators for calculating power for two consecutive preamble symbols among the received preamble symbols using an output of the second sequence generator.
  • the delay ambiguity detector may include a delay estimator configured to estimate the second delay value using the first delay value and outputs of the second power calculators.
  • the second sequence generator may include a second inverse fast Fourier transformer configured to perform an inverse fast Fourier transform of an output of the first sequence generator.
  • the second sequence generator may include a zero fader for outputting zero (0) values equal to the length of the preamble sequence of the first sequence generator.
  • the second sequence generator may include a second fast Fourier transformer configured to perform a fast Fourier transform by combining an output of the second inverse fast Fourier transformer and an output of the zero fader.
  • each of the second power calculators may include a third fast Fourier transformer for performing fast Fourier transform on the two contiguous preamble symbols at once.
  • Each of the second power calculators may include a second sequence correlator for calculating a correlation with the second fast Fourier transformed symbol using an output of the second sequence generator.
  • Each of the second power calculators may include a third inverse fast Fourier transformer configured to perform an inverse fast Fourier transform of an output of the second sequence correlator.
  • Each of the second power calculators may include a power calculator configured to calculate power only for a length of one preamble symbol in the third inverse fast Fourier transformed output.
  • Each of the second power calculators may include a sample remover for removing a signal for which the power calculation is not performed.
  • Each of the second power calculators may include a second antenna combiner for combining calculated power values for the same preamble symbol for each antenna.
  • the second sequence generator may include a first interpolator for performing interpolation to double the length by using an output of the first sequence generator.
  • each of the second power calculators may include a second interpolator and a third interpolator for performing an operation to double the length of each preamble symbol with respect to the two consecutive preamble symbols.
  • Each of the second power calculators may include an adder for adding outputs of the second interpolator and the third interpolator.
  • Each of the second power calculators may include a third sequence correlator for calculating a correlation with an output of the adder using an output of the second sequence generator.
  • Each of the second power calculators may include a fourth inverse fast Fourier transformer configured to perform an inverse fast Fourier transform of an output of the third sequence correlator.
  • Each of the second power calculators may include a power calculator configured to calculate power only for a length of one preamble symbol in the fourth inverse fast Fourier transformed output.
  • Each of the second power calculators may include a sample remover for removing a signal for which the power calculation is not performed.
  • a third antenna combiner for combining power calculated values for the same preamble symbol for each antenna can be included.
  • the preamble determiner may be configured to further determine a reception position of the preamble when it is determined that the preamble is received.
  • a method for detecting a preamble signal of a random access channel in a base station includes receiving a preamble signal for a third time through a random access channel for each antenna.
  • the third time may be the sum of a first time required for transmission of the preamble symbols constituting the preamble body and a second time during which at least two or more preamble symbols are transmitted.
  • the method may include dividing preamble symbols received during the third time into one preamble symbol unit.
  • the method may include a first fast Fourier transform step of performing fast Fourier transform on each of the divided preamble symbols, respectively.
  • the method may include generating a first preamble sequence identical to a preamble sequence used for the preamble body.
  • the method may include calculating symbol power of each of the preamble symbols for the first fast Fourier transformed symbols for each antenna using the preamble sequence.
  • the method may include calculating a non-coherent sum for each successive preamble symbol corresponding to the first time within the power-calculated preamble symbols for each antenna.
  • the method may include combining noncoherent sums computed for the co-located preamble symbols for each antenna.
  • the method may include detecting a maximum energy value among the values of the noncoherent sum.
  • the method may include generating a first delay value (D F ) for consecutive preamble symbols having the maximum energy value.
  • the method may include calculating power using the preamble sequence for two consecutive preamble symbols among preamble symbols received during the third time period.
  • the method may include estimating second delay values (D T ) of the preamble symbols using power of the two consecutive preamble symbols.
  • the method may include determining whether to receive a preamble using the second delay value and the maximum energy
  • the method may include performing sequence correlation with the first fast Fourier transformed preamble symbol using the first preamble sequence.
  • the method may include inverse fast Fourier transforming the sequence correlated signal.
  • the method may include calculating power of the inverse fast Fourier transformed signal.
  • the method may include generating a second sequence having a length twice the length of the preamble sequence by using the preamble sequence.
  • the method may include calculating second power for two consecutive preamble symbols among the received preamble symbols using the second sequence.
  • the method may include estimating the second delay value using the first delay value and the second power calculation values.
  • the method may include performing an inverse fast Fourier transform on the preamble sequence.
  • the method may include padding zero values of the same length to the inverse fast Fourier transformed preamble sequence.
  • the method further comprises generating the inverse fast Fourier transform signal padded with the zero value by fast Fourier transform at one time.
  • the method may include a third fast Fourier transform step of fast Fourier transforming the two contiguous preamble symbols at once.
  • the method may include a second correlation step of calculating a correlation with the second fast Fourier transformed symbol using the second sequence.
  • the method may include a third inverse fast Fourier transform step of inverse fast Fourier transforming the value calculated in the second correlation step.
  • the method may include calculating power for only one preamble symbol length in the third inverse fast Fourier transformed output.
  • the method may include removing signals for which the power calculation is not performed.
  • the method may include combining power calculated values for the same preamble symbol for each antenna.
  • the method may include a first interpolation step of performing interpolation to double the length using the preamble sequence.
  • the method may include performing an operation of doubling the length of each preamble symbol for the two consecutive preamble symbols.
  • the method may include adding two consecutive preamble symbols of twice the length.
  • the method may include a third correlation step of calculating a correlation with the added value using an output of the second sequence generator.
  • the method may include a fourth inverse fast Fourier transform step of inverse fast Fourier transforming the third correlated value.
  • the method may include calculating power only for a length of one preamble symbol in the fourth inverse fast Fourier transformed signal.
  • the method may include removing signals for which the power calculation is not performed.
  • the method may include combining power calculated values for the same preamble symbol for each antenna.
  • the method may include determining a reception location of the preamble when it is determined that the preamble has been received.
  • the method includes calculating, by symbol power calculators, power of a preamble symbol for each symbol transformed by a first fast Fourier transformer for each antenna using an output of a first sequence generator.
  • the method may include calculating a noncoherent sum by noncoherent summers in units of consecutive preamble symbols corresponding to a first time interval within preamble symbols whose power is calculated for each antenna.
  • the method may include combining, by first antenna couplers, inconsistent sums calculated for preamble symbols at the same location for each antenna.
  • the method may include calculating and outputting, by a maximum energy detector, a maximum energy value among a combined non-interfering sum of preamble symbols having a maximum energy value and a first delay value using outputs of the first antenna couplers. there is.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

기지국에서 임의 접속　채널의 프리엠블　신호를 검출하기 위한 장치는,　각 안테나마다 임의 접속 채널을 통해 제3　시간 동안 프리엠블 심볼들을 수신하여 프리엠블 심볼 단위로 변환하는 프리엠블 심볼 단위 데이터 생성부,　상기 프리엠블 심볼 단위 데이터 생성부의 각 출력을 각각 고속 퓨리에 변환하는 제1　고속 퓨리에 변환 처리부,　프리엠블 시퀀스를 생성하는 제1　시퀀스 생성기,　상기 프리엠블 심볼들 각각의 심볼 전력을 계산하고,　프리엠블 심볼들마다 넌코히어런트　합들을 계산하고,　넌코히어런트 합을 결합하고,　상기 넌코히어런트 합들 중 최대 에너지 값과 상기 최대 에너지 값을 갖는 상기 프리엠블 심볼들의 제1　지연 값(DF)을 검출하는 커버리지 확장 검출부,　연속된 2개의 프리엠블 심볼들에 대하여 전력을 계산하고,　상기 프리엠블 심볼들의 제2　지연 값(DT)을 e추정하는 지연 모호성 검출부,　및 프리엠블의 수신 여부를 결정하는 프리엠블 결정부를 포함할 수 있다.

Description

무선 통신 시스템의 기지국에서 임의 접속 채널의 프리엠블 신호를 검출하기 위한 방법 및 장치
본 개시는 무선 통신 시스템에서 임의 접속 채널(random access channel)의 커버리지 확장을 위한 방법 및 장치에 관한 것이다. 보다 상세하게는, 본 개시는 이동 통신 시스템의 기지국에서 PRACH(Physical Random Access Channel)를 수신하기 위한 방법 및 장치에 관한 것이다.
일반적으로 무선 통신 시스템은 무선 송신 장치와 무선 수신 장치로 구현할 수 있다. 또한 양방향 통신을 수행하는 경우 무선 송신 장치는 무선 수신 장치로 동작할 수 있다. 예를 들어, 제1 장치와 제2 장치 모두에 무선 송신 장치와 무선 수신 장치를 포함해야 한다.
이러한 무선 통신 시스템의 대표적인 예로 3GPP(3rd generation partnership project)의 표준 규격에 따른 이동 통신 시스템이 존재한다. 이동 통신 시스템은 특정한 지역적인 커버리지를 갖는 기지국과 해당 커버리지 내에서 통신하는 적어도 하나 이상의 이동 통신 단말을 포함할 수 있다. 기지국과 적어도 하나의 이동 통신 단말이 상호간 통신을 하기 위해서는 먼저 이동 통신 단말이 기지국과 접속하기 위한 방안이 필요하다.
이동 통신 단말이 기지국과 접속하기 위한 방안으로 제시된 방법은 물리적 임의 접속 채널(physical random access channel, PRACH)을 이용하여 기지국에 이동 통신 단말이 접속하는 절차를 수행해야만 한다. 이에 따라 기지국은 이동 통신 단말이 접속할 수 있도록 미리 약속된 기준 신호를 송신하고, 이동 통신 단말은 수신된 기준 신호에 기반하여 임의 접속 절차를 수행할 수 있다.
또한 현재 이동 통신 시스템은 음성 통신을 위주로 하는 2세대 통신 시스템에서부터 데이터 통신을 위한 3세대 통신 시스템 및 4세대 통신 시스템으로 발전하였다. 이러한 추세에 따라 최근에는 보다 다양한 형태의 데이터 통신이 가능한 통신 시스템으로 NR(New Radio) 즉, 5th generation (5G) 통신 시스템이 상용화되어 사용되고 있다.
한편, 이동 통신 시스템에서는 코드분할 다중화(code division multiple access, CDMA) 방식과 직교 주파수 분할 다중화(orthogonal frequency-division multiple access, OFDMA) 방식을 이용하고 있다. 그 중 최근 데이터 통신에서는 OFDMA 방식을 주로 이용하고 있으며, 3GPP 표준에 따른 기술에서 널리 사용되고 있다.
또한 이처럼 이동 통신 시스템이 발전하면서 더불어 각 이동 통신 시스템들은 보다 높은 주파수 대역을 사용하게 되었으며, 3세대 통신 시스템부터 세대가 발전할수록 이전 세대의 통신 시스템보다 높은 주파수 대역을 사용하게 된다. 이처럼 이후에 개발된 이동 통신 시스템들에서는 관련 기술(related art)의 통신 시스템의 주파수 대역보다 높은 주파수 대역을 사용하게 됨으로써 전파의 특성에 따라 신호가 전달될 수 있는 거리 및/또는 범위가 좁아지는 문제가 발생한다. 주파수 대역이 높아짐에 따라, 결과적으로 기지국은 이동 통신 단말이 전송하는 PRACH의 수신이 점점 어려워질 수 있다는 문제를 가진다.
기지국의 커버리지 감소는 이동 통신 서비스를 제공하는 사업자 측면에서 높은 비용의 추가 부담을 요구하게 되고, 상기 높은 비용은 결과적으로 사용자에게 부담으로 연결된다. 가령 반경 10km의 범위의 기지국의 커버리지에서의 기지국 수보다 반경 5km의 범위의 기지국의 커버리지에서의 기지국 수가 더 크다. 만일 사용자가 많은 도심 지역의 경우, 기지국의 증설이 반드시 필요할 수 있다. 하지만, 사용자가 적은 시골이나 휴양지 등과 같이 통신을 요구하는 인구의 밀도가 현저히 낮거나 불규칙한 경우, 상술된 문제들은 모두 수용되기 어려운 측면이 있다.
따라서 사업자는 기지국의 커버리지를 보다 넓게 가져가기를 원하고 있으나, 표준에서는 인구 밀집 지역과 인구가 적은 지역에 모두 기반하여 형평성에 맞는 방식을 제안하고 있을 뿐이다. 만일 이러한 문제를 해결하기 위해 PRACH의 구조 자체를 변경하는 경우 정해진 표준 규격을 수정해야만 한다. 하지만 이는 쉽지 않을 뿐만 아니라 많은 혼란을 초래할 수 있다. 따라서 표준의 규격 변경 없이 이동 통신 단말에서 기지국에 접속하기 위한 PRACH의 이용을 용이하게 하기 위한 커버리지 확장 방법 및 장치가 필요하다.
상기 정보는 본 발명의 이해를 돕기 위한 배경 정보로만 제공된다. 위의 내용 중 어느 것이 개시와 관련하여 선행 기술로 적용될 수 있는지 여부에 대해 어떠한 결정도 이루어지지 않았으며 어떠한 주장도 이루어지지 않는다.
본 개시에서는 이동 통신 시스템의 기지국에서 물리적 임의 접속 채널(physical random access channel, PRACH)의 수신을 위한 방법 및 장치를 제공한다.
또한 본 개시에서는 이동 통신 시스템에서 물리적 임의 접속 채널(PRACH)을 이용한 기지국의 커버리지 확장을 위한 방법 및 장치를 제공한다.
또한 본 개시에서는 표준의 규격 변경 없이 기지국에서 물리적 임의 접속 채널(PRACH)의 수신을 용이하게 하기 위한 커버리지 확장 방법 및 장치를 제공한다.
부가적인 양태들(aspects)은 다음의 설명에서 부분적으로 설명될 것이고, 부분적으로는 설명으로부터 명백해지거나 제시된 실시예의 실시에 의해 학습될 수 있다.
본 개시의 실시예에 따라, 기지국에서 임의 접속(random access) 채널의 프리엠블(preamble) 신호를 검출하기 위한 장치가 제공된다. 상기 장치는, 각 안테나마다 임의 접속 채널을 통해 제3 시간 동안 프리엠블 심볼들을 수신하여 프리엠블 심볼 단위로 변환하기 위한 프리엠블 심볼 단위 데이터 생성부를 포함할 수 있다. 상기 제3 시간은 프리엠블 바디를 구성하는 상기 프리엠블 심볼들의 전송에 필요한 제1 시간과 적어도 둘 이상의 프리엠블 심볼들이 전송되는 제2 시간의 합일 수 있다. 상기 장치는 상기 프리엠블 심볼 단위 데이터 생성부의 각 출력을 각각 고속 퓨리에 변환하기 위한 제1 고속 퓨리에 변환 처리부를 포함할 수 있다. 상기 장치는 상기 프리엠블 바디에 사용된 프리엠블 시퀀스와 동일한 프리엠블 시퀀스를 생성하기 위한 제1 시퀀스 생성기를 포함할 수 있다. 상기 장치는 각 안테나마다 상기 제1 고속 퓨리에 변환된 심볼들에 대하여 상기 프리엠블 시퀀스를 이용하여 상기 프리엠블 심볼들 각각의 심볼 전력을 계산하고, 각 안테나마다 상기 전력 계산된 프리엠블 심볼들 내에서 상기 제1 시간에 대응하는 연속하는 프리엠블 심볼들마다 넌코히어런트(non-coherent) 합을 계산하고, 각 안테나 별로 동일한 위치의 프리엠블 심볼들에 대하여 계산된 넌코히어런트 합을 결합하고, 상기 결합된 넌코히어런트 합들 중 최대 에너지 값과 상기 최대 에너지 값을 갖는 상기 프리엠블 심볼들의 제1 지연 값(DF)을 검출하도록 구성되는 커버리지 확장 검출부를 포함할 수 있다. 상기 장치는 상기 제3 시간 동안 수신된 프리엠블 심볼들에서 연속된 2개의 프리엠블 심볼들에 대하여 상기 프리엠블 시퀀스를 이용하여 전력을 계산하고, 상기 연속된 2개의 프리엠블 심볼들의 전력을 이용하여 상기 프리엠블 심볼들의 제2 지연 값(DT)을 추정하도록 구성되는 지연 모호성 검출부를 포함할 수 있다. 상기 장치는 상기 제2 지연 값과 상기 최대 에너지 값을 이용하여 프리엠블의 수신 여부를 결정하도록 구성되는 프리엠블 결정부를 포함할 수 있다.
본 개시의 실시예에 따라, 기지국에서 임의 접속(random access) 채널의 프리엠블(preamble) 신호를 검출하기 위한 방법은, 각 안테나마다 임의 접속 채널을 통해 제3 시간 동안 프리엠블 신호를 수신하는 단계를 포함할 수 있다. 상기 제3 시간은 프리엠블 바디를 구성하는 상기 프리엠블 심볼들의 전송에 필요한 제1 시간과 적어도 둘 이상의 프리엠블 심볼이 전송되는 제2 시간의 합일 수 있다. 상기 방법은 상기 제3 시간 동안 수신된 프리엠블 심볼들을 하나의 프리엠블 심볼 단위로 분할하는 단계를 포함할 수 있다. 상기 방법은 상기 분할된 각 프리엠블 심볼들을 각각 고속 퓨리에 변환하는 제1 고속 퓨리에 변환 단계를 포함할 수 있다. 상기 방법은 상기 프리엠블 바디에 사용된 프리엠블 시퀀스와 동일한 제1 프리엠블 시퀀스를 생성하는 단계를 포함할 수 있다. 상기 방법은 각 안테나마다 상기 제1 고속 퓨리에 변환된 심볼들에 대하여 상기 프리엠블 시퀀스를 이용하여 상기 프리엠블 심볼들 각각의 심볼 전력을 계산하는 단계를 포함할 수 있다. 상기 방법은 각 안테나마다 상기 전력 계산된 프리엠블 심볼들 내에서 상기 제1 시간에 대응하는 연속하는 프리엠블 심볼들마다 넌코히어런트(non-coherent) 합을 계산하는 단계를 포함할 수 있다. 상기 방법은 각 안테나마다 상기 동일한 위치의 프리엠블 심볼들에 대하여 계산된 넌코히어런트 합들을 결합하는 단계를 포함할 수 있다. 상기 방법은 상기 넌코히어런트 합의 값들 중 최대 에너지 값을 검출하는 단계를 포함할 수 있다. 상기 방법은 상기 최대 에너지 값을 갖는 연속한 프리엠블 심볼들에 대한 제1 지연 값(DF)을 생성하는 단계를 포함할 수 있다. 상기 방법은 상기 제3 시간 동안 수신된 프리엠블 심볼들에서 연속된 2개의 프리엠블 심볼들에 대하여 상기 프리엠블 시퀀스를 이용하여 전력을 계산하는 단계를 포함할 수 있다. 상기 방법은 상기 연속된 2개의 프리엠블 심볼들의 전력을 이용하여 상기 프리엠블 심볼들의 제2 지연 값(DT)을 추정하는 단계를 포함할 수 있다. 상기 방법은 상기 제2 지연 값과 상기 최대 에너지 값을 이용하여 프리엠블의 수신 여부를 결정하는 단계를 포함할 수 있다.
본 개시에 따르면, 이동 통신 시스템의 기지국에서 물리적 임의 접속 채널(PRACH)의 수신을 위한 방법 및 장치를 제공하며, 또한 기지국의 커버리지 확장을 위한 방법 및 장치를 제공할 수 있다.
본 개시의 다른 양태, 이점 및 현저한 특징은 첨부된 도면과 함께 본 개시의 다양한 실시예들을 개시하는 다음의 상세한 설명(detailed description)으로부터 당업자에게 명백해질 것이다.
본 개시의 내용의 특정 실시예들의 상기 및 다른 측면, 특징 및 이점들은 첨부된 도면과 함께 취해진 다음의 설명으로부터 더욱 명백해질 것이다:
도 1은, 본 개시의 실시예에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다.
도 2는 본 개시의 실시예에 따른 이동 통신 시스템에서 사용되는 물리적 임의 접속 채널(Physical Random Access Channel, PRACH)의 구성도이다.
도 3a는 본 개시의 실시예에 따른 이동 통신 시스템의 기지국에서 PRACH 검출기(detector)의 구성 및 동작을 설명하기 위한 도면이다.
도 3b는 본 개시의 실시예에 따른 심볼 전력 계산기의 내부 블록 구성을 설명하기 위한 도면이다.
도 4는 본 개시의 실시예에 따른 PRACH 검출기에서 프리엠블 심볼을 수신하여 프리엠블 검출이 이루어지는 동작을 설명하기 위한 도면이다.
도 5는 본 개시의 실시예에 따른 PRACH 검출기에서 프리엠블 심볼 검출을 설명하기 위한 도면이다.
도 6은 본 개시의 실시예에 따른 슬라이딩 윈도우 상관도(sliding window correlation)를 계산하는 경우를 설명하기 위한 도면이다.
도 7a는 본 개시의 실시예에 따른 M 프리엠블 심볼로 확장 시 PRACH 검출기의 구조를 설명하기 위한 도면이다.
도 7b는 본 개시의 실시예에 따른 도 7a의 실시예에 따른 커버리지 확장 검출부의 구성을 설명하기 위한 도면이다.
도 7c는 본 개시의 실시예에 따른 도 7a의 실시예에 따른 지연 모호성 검출부의 구성을 설명하기 위한 도면이다.
도 8a는 본 개시의 실시예에 따른 지연 모호성 FD 시퀀스 생성기 및 지연 모호성 전력 계산기의 구성을 설명하기 위한 도면이다.
도 8b는 본 개시의 실시예에 따른 지연 모호성 FD 시퀀스 생성기 및 지연 모호성 전력 계산기의 구성을 설명하기 위한 도면이다.
도 9a는 본 개시의 실시예에 따른 지연 모호성 검출부의 지연 추정기에서 지연을 추정하는 경우의 제어 흐름을 설명하기 위한 도면의 일 부분도이고,
도 9b는 본 개시의 실시예에 따른 지연 모호성 검출부의 지연 추정기에서 지연을 추정하는 경우의 제어 흐름을 설명하기 위한 도면의 다른 부분도이며,
도 9c는 본 개시의 실시예에 따른 지연 모호성 검출부의 지연 추정기에서 지연을 추정하는 경우의 제어 흐름을 설명하기 위한 도면의 다른 부분도이다.
도면 전체에서, 동일하거나 유사한 요소, 특징 및 구조를 나타내기 위해 유사한 참조 번호가 사용된다는 점에 유의해야 한다.
첨부된 도면을 참조하는 다음의 설명은 청구의 범위 및 그 등가물에 의해 정의되는 본 발명의 다양한 실시예의 포괄적인 이해를 돕기 위해 제공된다. 이해를 돕기 위해 다양한 특정 세부 사항을 포함하지만 이는 단지 예시로 간주되어야 한다. 따라서, 당업자는 본 개시에 기술된 다양한 실시예의 다양한 변경들 및 수정들이 본 개시의 범위 및 사상을 벗어나지 않고 이루어질 수 있음을 인식할 것이다. 또한, 잘 알려진 기능 및 구성에 대한 설명은 명확성과 간결성을 위해 생략될 수 있습니다.
이하의 설명 및 특허청구의 범위에 사용된 용어 및 단어는 서지적 의미로 제한되지 않으며, 발명자가 개시 내용을 명확하고 일관되게 이해하기 위해 사용하는 것일 뿐이다. 따라서, 본 발명의 다양한 실시예에 대한 다음의 설명은 첨부된 청구의 범위 및 그 등가물에 의해 정의된 바와 같이 본 발명을 제한할 목적이 아니라 예시 목적으로만 제공된다는 것이 당업자에게 명백해야 한다.
단수 형태 "a", "an" 및 "the"는 문맥상 명백하게 달리 지시하지 않는 한 복수 지시대상을 포함하는 것으로 이해되어야 한다. 따라서, 예를 들어 "부품 표면"에 대한 언급은 이러한 표면 중 하나 이상에 대한 언급을 포함한다.
도 1은, 본 개시의 실시예에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave(millimeter wave) 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제 2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps(gigabits per second) 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제 2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
다음으로 본 개시에 따른 물리적 임의 접속 채널(Physical Random Access Channel, PRACH) 구성에 대하여 살펴보기로 한다. 또한 앞서 설명한 전자 장치는 이하의 설명에서 이동 통신 단말 또는 단말과 혼용되어 사용될 수 있으며, 도 1에서 설명한 구조 및/또는 도 1에서 설명한 구조 중 적어도 일부를 포함할 수 있다.
도 2는 본 개시의 실시예에 따른 이동 통신 시스템에서 사용되는 물리적 임의 접속 채널(Physical Random Access Channel, PRACH)의 구성도이다.
도 2를 참고하면, PRACH 프리엠블(200)은 단말(예: 도 1의 전자 장치(101))에서 기지국에 접속하기 위해 전송하는 신호가 될 수 있다. PRACH 프리엠블(200)은 순환 전치(Cyclic Prefix)(210) 부분과 프리엠블 바디(preamble body)(220) 부분으로 구분된다.
CP(210) 부분의 길이는 PRACH 프리엠블(200)의 포맷(format)에 따라 다양한 길이로 정의할 수 있으며, CP(210)의 최대 길이는 프리엠블 바디(preamble body)(220) 부분을 구성하는 하나의 심볼(221 or 222 or 223) 길이와 동일하게 설정할 수 있다. 예를 들어 NR 시스템에서 L=139인 C2 형식(format)의 CP(210)의 길이는 2048Ts2-u로 프리엠블 바디(preamble body)(220) 부분을 구성하는 각 심볼(221 or 222 or 223) 길이와 동일한 길이를 갖는다. 여기서 Ts는 1/30.72[us]이고, u는 임의 접속 부분송파 스페이싱(Random Access Subcarrier Spacing, RASCS) 인덱스(index)로 RASCS는 15X2u [kHz(kilohertz)]이다. 결과적으로 CP(210) 부분의 길이는 최대 하나의 프리엠블 심볼 길이를 갖거나, 하나의 프리엠블 심볼 길이보다 짧은 길이를 갖는다.
PRACH 프리엠블(200)의 프리엠블 바디(preamble body)(220) 부분은 복수의 심볼들(preamble symbols)(221, 222, 223)을 포함할 수 있다. 도 2의 예시에서는 S개의 심볼들(preamble symbols)(220)을 예시하였다. 프리엠블 바디(preamble body)(220) 부분을 구성하는 프리엠블 심볼들(Preamble symbol)의 수는 각 시스템 규격에 명시된 프리엠블 형식(Preamble format)에 따라 다양한 값을 가질 수 있다.
한편, 도 2와 같은 PRACH 프리엠블(200)은 이동 통신 시스템의 표준 중 LTE(Long Term Evolution) 시스템은 물론 5G 시스템인 NR(New Radio) 시스템에서 동일한 형태를 사용하고 있다. 또한, 3GPP(3rd Generation Partnership Project) 규격 Release 16에 도입된 NR-U(New Radio Unlicensed)에서도 Random access을 위해 도 2와 같은 구조의 PRACH 프리엠블(200)을 사용하고 있다.
상기한 구조는 도 1에서 예시한 전자 장치(101)의 보조 프로세서(123)가 커뮤니케이션 프로세서를 포함하는 경우에 커뮤니케이션 프로세서에서 PRACH 프리엠블(200)을 생성하도록 제어하고, 생성된 신호는 통신 모듈(190)을 통해 제1 네트워크(198) 및/또는 제2 네트워크(199)의 기지국으로 전송할 수 있다. 예컨대, 전자 장치(101)는 먼저 기지국이 전송하는 동기 신호를 획득하고, 동기 신호에 기반하여 기지국과 동기화를 수행할 수 있다. 이후 전자 장치(101)는 기지국에 최초 접속할 때, 전자 장치(101)에서 PRACH 프리엠블(200)을 생성하고, 상기 생성된 PRACH 프리엠블(200)을 기지국으로 전송할 수 있다. 기지국은 PRACH 프리엠블(200)을 수신함으로써, 기지국 내에 위치한 전자 장치(101)의 존재(또는 통신의 요구)를 인지(또는 식별)할 수 있다. 이후 절차에 대해서는 각 시스템의 표준 규격에 기재되어 있으므로, 본 개시에서는 추가적인 설명을 생략하기로 한다.
또한 기지국은 기지국 안테나 수에 따라 PRACH 프리엠블(200)을 수신하여 처리할 수 있다. 예컨대, 기지국이 2개의 안테나들을 갖는 경우, 기지국은 2개의 안테나들 중에서 각 안테나로부터 수신된 PRACH 프리엠블(200)을 결합함으로써 신호를 획득할 수 있으며, 기지국이 4개의 안테나들을 갖는 경우, 기지국은 4개의 안테나들 중에서 각 안테나로부터 수신된 PRACH 프리엠블(200)을 결합함으로써 신호를 획득할 수 있다. 이러한 구체적인 PRACH 프리엠블(200)의 획득 과정에 대하여 후술되는 도 3a 및 도 3b를 참조하여 살펴보기로 한다.
도 3a는 본 개시의 실시예에 따른 이동 통신 시스템의 기지국에서 PRACH 검출기(detector)의 구성 및 동작을 설명하기 위한 도면이다.
도 3a를 참조하면, 기지국의 PRACH 검출기(detector)는 앞서 도 2에서 설명한 PRACH 심볼들이 수신되는 형태를 예시하고 있다. 다만, 도 3a와 도 2와 차이점은 CP(210) 부분을 하나의 프리엠블 심볼(Psymbol(0))(211)로 인지되는 형태를 예시하고 있다. 이후 프리엠블 바디(preamble body)(220) 부분에 해당하는 프리엠블 심볼들(221, 222, 223)은 도 2와 동일한 형태이다.
프리엠블 심볼들(211, 221, 222, 223)은 기지국의 PRACH 검출기(300)에서 PRACH 프리엠블(200)을 수신하는 형태에 기반한 것이다. 또한 이러한 프리엠블 심볼 단위로 검출하기 위해 프리엠블 심볼 단위 데이터 생성부를 별도로 구비하여 프리엠블 심볼 단위의 데이터로 구성하도록 할 수도 있다. 즉, 수신된 프리엠블 신호를 프리엠블 심볼(Preamble symbol) 단위로 생성할 수 있다. 예컨대, CP(210) 부분은 0번째 심볼(Psymbol(0))(211)로 생성되고, 1번째 프리엠블 심볼(Psymbol(1))(221)은 그대로 프리엠블 심볼로 형성되며, 그 이후 심볼들에 대해서도 동일하게 프리엠블 심볼 단위로 생성될 수 있다. CP(210) 부분은 앞서 살핀 바와 같이 하나의 프리엠블 심볼의 길이와 같거나 또는 하나의 프리엠블 심볼의 길이보다 짧을 수 있다. 따라서 하나의 프리엠블 심볼의 길이보다 짧은 길이의 심볼을 수신한 경우 '0'을 패딩하여 하나의 프리엠블 심볼 길이가 되도록 0번째 심볼(Psymbol(0))(211)로 구성할 수 있다.
또한 CP(210) 부분은 정상적인 하나의 프리엠블 심볼이 아니기 때문에 심볼 전력 계산기들에서 처리되지 않도록 구성할 수 있다. 도 3a를 참고하면, CP(210) 부분은 하나의 정상적인 프리엠블 심볼이 아닌 것으로 가정하여 N 크기의 고속 퓨리에 변환(Fast Fourier Transform, FFT) 처리기들(301-1, 301-2, 301-3) 로 입력되지 않는 형태를 예시하였다.
도 3a에 따른 PRACH 검출기(300)는 PRACH 프리엠블(200)을 수신하고, CP 부분의 심볼을 제외한 프리엠블 심볼들에 대하여 N 크기의 고속 퓨리에 변환(Fast Fourier Transform, FFT) 처리기들(301-1, 301-2, 301-3)로 각각 입력될 수 있다.
N 크기의 FFT 처리기들(301-1, 301-2, 301-3) (이하, N FFT 처리기)은 모두 동일한 동작을 수행하므로, 하나의 프리엠블 심볼이 입력되어 처리되는 동작을 살펴보기로 한다. 하나의 프리엠블 심볼이 입력되면, N FFT 처리기(301-1, 301-2, 301-3)는 수신된 시간(time) 영역의 신호를 주파수(frequency) 영역의 신호로 변환할 수 있다. 여기서 N은 하나의 프리엠블 심볼이 N개의 샘플로 구성되기 때문에 N 크기의 샘플을 처리함을 의미할 수 있다. 이처럼 각각의 N FFT 처리기들(301-1, 301-2, 301-3)은 시간 영역의 신호를 주파수 영역의 신호로 변환한 후 각각 대응하는 심볼 전력 계산기들(310-1, 310-2, 310-3)로 출력할 수 있다. 또한 N 크기의 FFT 처리기(311)의 동작은 하기 <수학식 1>과 같이 정의될 수 있다.
Figure PCTKR2023002169-appb-img-000001
이후 심볼 전력 계산기들(310-1, 310-2, 310-3)은 각 프리엠블 심볼들(221, 222, 223) 별로 심볼 전력을 계산할 수 있다. 심볼 전력 계산기들(310-1, 310-2, 310-3)은 N FFT 처리기들(301-1, 301-2, 301-3)에서 주파수 영역의 신호로 변환된 프리엠블 심볼들을 각각의 입력으로 하고, 시퀀스 생성기(305)로부터 수신된 시퀀스에 기반하여 각각의 프리엠블 심볼들(221, 222, 223)에 대응한 전력을 계산할 수 있다. 각각의 프리엠블 심볼들(221, 222, 223)은 모두 동일한 심볼들을 가질 수 있으며, 하나의 심볼 내에는 N개의 샘플들로 구성될 수 있다. 심볼 전력 계산기들(310-1, 310-2, 310-3)은 모두 동일한 구성을 가질 수 있으며, 이에 대해서는 도 3b를 참조하여 살펴보기로 한다.
도 3b는 본 개시의 실시예에 따른 심볼 전력 계산기의 내부 블록 구성을 설명하기 위한 도면이다. 도 3b에서는, 하나의 프리엠블 심볼 단위의 데이터가 처리되는 심볼 전력 계산기(310)의 구성이 예시된다.
도 3b를 참조하면, 심볼 전력 계산기(310)는 하나의 N 고속 퓨리에 변환(Fast Fourier Transform, FFT) 처리기(301)로부터의 입력을 처리하기 위한 시퀀스 상관기(312), 역 고속 퓨리에 변환(Inverse Fast Fourier Transform, IFFT) 처리기(313) 및 전력 계산기(314)를 포함할 수 있다. 도 3b를 참조하여 하나의 프리엠블 심볼이 처리되는 과정을 살펴보면 아래와 같다.
각각의 심볼 전력 계산기들(310-1, 310-2, 310-3)은 모두 동일한 구조를 가지므로, 먼저 도 3b를 참조하여 하나의 심볼 전력 계산기(310)의 구성 및 동작에 대하여 살펴보기로 한다. 도 3b에서는 특정한 하나의 심볼 전력 계산기(310)의 구성이 될 수 있다. 여기서 심볼 전력 계산기(310)의 구성 개수는 프리엠블 심볼의 수만큼 구비될 수 있다. 만일 하나의 집적 회로를 통해 구현하는 경우 심볼 전력 계산기(310)는 프리엠블 심볼의 수만큼 병렬 처리를 수행할 수 있다. 또한 도 3a에서 설명한 바와 같이 CP(210) 부분으로 구성되는 Psymbol(0)는 처리되지 않는 것을 가정한다. 하지만, 본 개시에서 CP(210) 부분도 하나의 심볼 전력 계산기(310)에서 처리되는 경우를 배제하는 것은 아님에 유의해야 한다. 따라서 Psymbol(0)을 처리하도록 하는 구성을 갖는 경우 심볼 전력 계산기(310)의 구성 개수는 프리엠블 심볼의 수보다 하나 많은 수만큼 구성되거나 또는 프리엠블 심볼의 수보다 하나 많은 수만큼 병렬 처리되도록 구현할 수 있다.
시퀀스 상관기(312)는 도 3a의 시퀀스 생성기(305)에서 생성된 사용한 주파수 영역(Frequency domain, FD) 시퀀스와 FFT 처리기(301)의 입력을 이용하여 두 신호들 간의 상관(correlation) 처리한 후 출력할 수 있다.
그러면 시퀀스 생성기(305)에 대하여 살펴보기로 한다. 시퀀스 생성기(305)는 전자 장치(101)가 PRACH 프리엠블 전송 시에 사용한 FD의 시퀀스를 생성할 수 있다. 도 3a에 예시된 바와 같이 시퀀스 생성기(305)에서 생성된 시퀀스는 각각의 심볼 전력 계산기들(310-1, 310-2, 310-3)로 입력된다. 구체적으로 시퀀스 생성기(305)는 전자 장치(101)가 PRACH 프리엠블을 위해 사용한 시퀀스와 동일한 시퀀스를 생성할 수 있다. 시퀀스 생성기(305)는, 상기 생성된 시퀀스를 시퀀스 상관기(312)로 입력할 수 있다. 전자 장치(101)는 PRACH 전송에 N개의 서브 캐리어를 갖는 서브캐리어 대역(subcarrier band)에서 N보다 작은 L개의 서브캐리어(subcarrier)만을 이용하여 PRACH 프리엠블을 전송할 수 있다. 따라서 시퀀스 생성기(305)는 전자 장치(101)가 프리엠블 심볼의 전송에 L개의 서브캐리어(subcarrier)만 사용된 경우 나머지 서브캐리어들에 대해서는 '0'으로 처리하고, 실제 PRACH 프리엠블이 전송된 L개의 서브캐리어(subcarrier)에 대해서만 주파수 도메인(frequency domain, FD) 시퀀스를 생성할 수 있다.
시퀀스 상관기(312)는 시퀀스 생성기(305)로부터 출력된 FD 시퀀스와 FFT 처리기(301)의 입력을 상관 처리하고, 상기 상관의 결과를 출력할 수 있다. 상관 처리는 시퀀스 생성기(305)에서 출력된 신호와 N FFT 처리기(301)의 출력 신호 간의 상관도가 높을수록 높은 전력을 갖도록 하는 것을 의미할 수 있다. 시퀀스 상관기(312)의 상관 처리 방식의 일 예로, FFT 변환된 신호에 시퀀스 생성기(305)의 컨쥬게이트(Conjugate) 값을 곱하는 형태가 가능할 수 있다. 시퀀스 상관기(312)에서 상관 처리된 출력은 IFFT 처리기(313)로 입력될 수 있다.
IFFT 처리기(313)의 앞에 N은 앞서 설명한 바와 같이 주파수 영역으로 변환된 N개의 서브캐리어를 의미하는 것이다. 그러므로 IFFT 처리기(313)는 주파수 영역으로 변환되어 상관 처리된 신호를 역 고속 퓨리에 변환을 수행하여 다시 시간 영역의 신호로 출력할 수 있다. 이에 따라 IFFT 처리기(313)의 출력은 상관 처리된 N개의 샘플이 출력되며, IFFT 처리기(313)의 출력은 전력 계산기(314)로 입력될 수 있다.
N 크기의 IFFT 처리기(313)의 동작은 하기 <수학식 2>와 같이 정의될 수 있다.
Figure PCTKR2023002169-appb-img-000002
전력 계산기(314)는 IFFT 처리기(313)에서 출력된 신호의 전력을 계산하여 출력할 수 있다. 이러한 전력 계산기(314)의 전력 계산은 복소수의 절대값 제곱을 통해 각 샘플(Sample)의 전력(Power)을 계산할 수 있다. 이상에서 설명한 도 3b의 심볼 전력 계산기들(310-1, 310-2, 310-3)의 각 출력은 각각 하나의 프리엠블 심볼들의 전력이 될 수 있다.
그러면 다시 도 3a를 참조하여 살펴보기로 한다. 각각의 심볼 전력 계산기들(310-1, 310-2, 310-3)의 출력은 넌코히어런트 합 계산기(non-coherent sum calculator)(320)에서 모든 심볼들의 전력 합이 계산되어 출력될 수 있다. 구체적으로 각 프리엠블 심볼 별로 계산된 샘플 전력은 넌코히어런트 합 계산기(non-coherent sum calculator)(320)에서 각 샘플 별로 프리엠블의 수 즉, S개 만큼 더해져서 출력될 수 있다.
넌코히어런트 합 계산기(320) 이상의 구성들은 각 안테나 별로 구현될 수 있다. 보다 구체적으로 심볼 전력 계산기들(310-1, 310-2, 310-3) 및 넌코히어런트 합 계산기(320)은 각각의 안테나 별로 구비될 수 있다. 예컨대, 기지국이 하나의 안테나만을 갖는 경우 하나의 넌코히어런트 합 계산기(320)만을 포함하며, 하나의 넌코히어런트 합 계산기(320)에 대응하는 심볼 전력 계산기들(310-1, 310-2, 310-3)만으로 구현될 수 있다. 반면에 안테나가 둘 이상인 경우 각 안테나 별로 상기한 구성들을 포함할 수 있다.
안테나 결합기(330)는 하나의 안테나만을 갖는 기지국인 경우 포함되지 않을 수 있다. 하지만 최근 이동 통신 시스템에서는 대체로 복수의 안테나들을 사용하기 때문에 안테나 결합기(330)를 포함할 수 있다. 안테나 결합기(330)는 각 안테나 별로 넌코히어런트 합 계산기(320)의 출력들을 각 심볼 전력 계산기에 대응하여 결합할 수 있다. 이처럼 결합된 신호는 최대 에너지 검출부(340)로 출력될 수 있다.
최대 에너지 검출부(340)는 안테나 결합기(330)으로부터 N개의 전력 값을 이용하여 최대 전력과 지연(delay)을 계산할 수 있다. 여기서 지연은 최대 전력을 갖는 샘플 인덱스(sample index)가 될 수 있다. 도 3a에서 지연(delay)은 DF로 표시되었다.
프리엠블 결정부(350)는 최대 전력과 지연을 수신하고, 미리 설정된 임계값(threshold)과 비교하여 프리엠블의 검출 여부를 결정할 수 있다. 가령, 최대 에너지가 미리 설정된 임계값보다 큰 경우 프리엠블 결정부(350)는 프리엠블이 수신된 것으로 결정할 수 있다. 최대 에너지가 미리 설정된 임계값보다 작은 경우, 프리엠블 결정부(350)는 프리엠블이 수신되지 않은 것으로 결정할 수 있다.
도 3a 및 도 3b를 참고하면, 코히어런트 합(Coherent sum)을 고려하지 않은 구성이 예시되었다. 만일 PRACH 검출기의 구현에 따라 전력 계산 전에 코히어런트 합을 계산하도록 구성할 수 있으나, 본 개시에서는 설명의 간략화를 위해 이를 포함시키지 않았음에 유의해야 한다. 따라서 본 개시의 실시예들에 따른 기지국의 동작들은, 코히어런트 합이 포함된 상황에서도 적용될 수 있다.
이상에서 설명한 PRACH 프리엠블을 수신하는 기지국의 범위(coverage)는 PRACH 프리엠블의 형식에 따라 다양한 형태를 가질 수 있다. 이를 현재 3GPP 표준 중 하나인 NR의 C2 format에서 RASCS에 따른 기지국 범위의 변화는 하기 <표 1>과 같이 예시할 수 있다.
Figure PCTKR2023002169-appb-img-000003
예시된 <표 1>에 따르면, Release 15 NR C2에서 RASCS가 15k에서 120k로 증가함에 따라 표준의 CP 길이에 의한 Coverage는 10km에서 1.25km까지 줄어드는 것을 알 수 있다. 또한 Release 17에서는 52.6GHz(gigahertz) to 72GHz의 band를 위한 후보 RASCS로 240k, 480k, 960k까지 확장하는 것을 고려 중이므로 C2의 Coverage는 0.625km, 0.312km, 0.15625km까지 줄어든다.
이러한 현상을 방지하기 위해 프리엠블 심볼의 길이보다 더 지연을 허용할 수 있는 방안을 고려해 볼 수 있다. 하지만 이는 표준 규격을 수정해야 하기 때문에 쉽지 않다. 따라서, 본 개시에서는, 기지국의 PRACH 검출기(300)에서 프리엠블 심볼이 추가적으로 지연되더라도, 상기 프리엠블 심볼을 검출하기 위한 기술이 서술된다.
도 4는 본 개시의 실시예에 따른 PRACH 검출기에서 프리엠블 심볼을 수신하여 프리엠블 검출이 이루어지는 동작을 설명하기 위한 도면이다.
그러면 먼저 도 3a 및 도 3b에 기반한 PRACH 검출기에서 프리엠블 심볼을 수신하는 동작을 도 4를 참조하여 살펴보기로 한다.
참조부호 410은 단말이 전송한 PRACH 프리엠블을 도 3a 및 도 3b에서 설명한 PRACH 검출기(300)에서 검출하는 경우로, 앞서 설명한 도 2 및 도 3a에 예시한 도면에서의 PRACH 프리엠블과 동일하게 이해할 수 있다. 다만 도 4에서는 참조부호를 달리하여 설명하고 있음에 유의해야 한다. 예컨대, PRACH 검출기(300)는 PRACH 프리엠블(410)에 대하여 도 2에서 예시한 CP(210) 부분이 도 3a에서 설명한 바와 같이 하나의 프리엠블 심볼(Psymbol(0))로 인지한 형태가 될 수 있으며, 그 이후 실제 프리엠블 심볼들(412, 413, 414)이 S개만큼 연속하여 전송될 수 있다.
수신 신호로부터 이처럼 CP의 구간에 대해서도 하나의 프리엠블 심볼의 길이가 되도록 구성하고, 또한 실제 하나의 프리엠블 심볼 각각에 대하여 하나의 프리엠블 심볼 길이만큼이 되도록 구성하는 프리엠블 심볼 구성기(도 3a 및 도 3b에서는 미도시)가 본 개시의 실시예들에 따른 장치(예: 기지국)에 더 포함될 수 있다. 이는 구현의 한 방법에 따른 것이기 때문에 본 개시에서 이러한 장치의 형태적 구현 방식에는 특별한 제약을 두지 않는다.
도 4에서는 CP 부분을 포함한 S+1개의 연속한 프리엠블 심볼들 이후에 다른 프리엠블 심볼들이 수신되는 형태를 예시하고 있다. 이러한 프리엠블들은 실제로 특정한 하나의 단말로부터 전송된 프리엠블 심볼들(415, 416, 417)이 지연되어 수신될 수도 있다. 다른 예로, 상기 프리엠블 심볼들(415, 416, 417)은 앞서 프리엠블 심볼들을 전송한 단말이 아닌 다른 단말로부터 수신된 프리엠블 심볼들일 수도 있다.
참조부호 420은 일반적으로 이동 통신 시스템의 표준 규격에서 요구하는 지연 범위 내에서 프리엠블 심볼들이 수신되는 경우를 예시한 것이다. 따라서 무선 채널을 통해 표준 규약에서 허여하는 시간만큼의 지연(전파 지연 및 다중 경로에 의한 지연을 포함함)인 DF(부분 지연, Fractional delay)(401)만큼 지연된 이후, PRACH 검출기에서 CP(210)에 대응하는 0번째 프리엠블 심볼(421)과 첫 번째 프리엠블 심볼(422), 2번째 프리엠블 심볼(423)의 순서로 수신되며, 마지막 S번째 프리엠블 심볼(424)가 수신될 수 있다. 이에 따라 PRACH 검출기(300)는 참조부호 440과 같이 프리엠블 심볼들(441, 442, 443)을 검출할 수 있다.
한편, 참조부호 430은 PRACH 프리엠블이 하나의 프리엠블 심볼 길이보다 긴 지연을 갖는 경우를 예시한다. 예컨대, 일반적인 전송 지연 간격인 DF(401)와 하나의 프리엠블 심볼 길이만큼의 더 지연된 경우에도 PRACH 검출기(300)는 프리엠블 심볼들을 수신할 수 있다.
참조부호 430과 같이 하나의 프리엠블 심볼의 길이만큼 추가 지연이 되는 경우 프리엠블 검출기의 프리엠블 결정부(350)는 프리엠블 심볼 길이 또는 프리엠블 심볼 길이 N의 M배만큼의 지연이 발생하더라도 이를 정확하게 인지할 수 없다. 즉, DF(401)에 더해 프리엠블 심볼 길이 N만큼 지연되는 경우 실질적인 지연은 DF + N이 된다. 여기서 N은 프리엠블 심볼 길이를 나타낸다.
이때, PRACH 검출기(300)의 프리엠블 결정부(350)는 지연을 계산함에 있어, 모듈러 연산을 수행하게 된다. 이러한 모듈러 연산은 아래 <수학식 3>과 같이 계산될 수 있다.
Figure PCTKR2023002169-appb-img-000004
위의 <수학식 3>의 계산에 기반하여 DF(401)는 0부터 "N-1"까지의 값을 가질 수 있다. 결과적으로 위와 같은 연산이 이루어지기 때문에 PRACH 검출기(300)는 지연 DF(401)만이 있는 경우와 DF + N인 경우를 구분할 수 없다.
지연이 N을 넘어서는 경우 PRACH 검출기(300)는 DF + N의 지연을 갖는 경우를 도 4를 참조하여 보다 구체적으로 살펴보기로 한다. 또한 실제로 N, 2N, 3N 등과 같은 지연이 발생할 수 있으나, 도 4의 참조부호 430은 설명의 편의를 위해 지연이 N인 경우를 가정하였다. 따라서 참조부호 430의 DF + N의 지연을 갖는 경우와 표준에서 허용하는 정상적인 범위의 지연인 DF(401)의 지연인 경우에 대하여 살펴보기로 한다.
PRACH 검출기(300)는 첫 번째 프리엠블 심볼이 수신될 것으로 예상한 Psymbol(1) (432)의 위치 즉, 정상적인 첫 번째 프리엠블 심볼(422)이 수신될 것으로 예상한 위치에서 실제로는 참조부호 431과 같은 Psymbol(0)가 수신될 수 있다. Psymbol(0)는 참조부호 421에 예시한 바와 같이 zero와 CP로 구성되므로 일부 심볼이 없는(zero padding된) 상태가 될 수 있다. 이에 따라 PRACH 검출기(300)는 Psymbol(1)을 예상하여 프리엠블 심볼의 처리를 수행하지만 실제로 Psymbol(0)가 수신되기 때문에 PRACH 검출기(300)의 성능 열화가 발생할 수 있다.
위와 같은 방식으로 PRACH 검출기(300)가 구동되기 때문에 N이 2인 경우 즉, 2개의 프리엠블 심볼의 길이만큼 지연되는 경우 PRACH 검출기(300)의 성능 열화는 더 심화될 수 있다.
또한 앞서 살핀 바와 같이 표준을 그대로 적용하는 경우 기지국의 범위가 심각하게 줄어들게 되는 경우 사업자는 기지국 설치 및 운영이 불가능해질 수도 있다. 또한 기존의 PRACH 검출기(300)를 그대로 이용하는 경우 프리엠블 심볼의 길이보다 긴 지연의 프리엠블 심볼을 수신하는 경우 성능 열화로 정확한 프리엠블 심볼의 검출이 어려워진다는 문제가 있다.
따라서 본 개시에서는 표준 규격의 PRACH 프리엠블의 구조를 변경하지 않고 기지국의 범위를 증대시킬 수 있는 방법 및 그에 따른 검출 장치가 제공된다.
도 5는 본 개시의 실시예에 따른 PRACH 검출기에서 프리엠블 심볼 검출을 설명하기 위한 도면이다.
도 5에서는 앞서 설명한 도 4와 대비하여 동일한 부분에는 동일한 참조부호들을 사용하게 있음에 유의해야 한다. 예를 들어 참조부호 410은 단말이 전송한 PRACH 프리엠블을 PRACH 검출기에서 검출하기 위해 PRACH 검출기에서 심볼로 인식하는 단위를 예시한 것이다.
참조부호 420은 PRACH 프리엠블이 일반적으로 이동 통신 시스템의 표준 규격에서 요구하는 지연 범위 내에서 프리엠블 심볼들이 수신되는 경우를 예시한 것이다. 따라서 참조부호 420은, 무선 채널을 통해 전송된 지연(전파 지연 및 다중 경로에 의한 지연을 포함함)인 DF(401) 만큼 지연된 이후 PRACH 검출기에서 CP(210)에 대응하는 0번째 프리엠블 심볼(421)과 첫 번째 프리엠블 심볼(422), 2번째 프리엠블 심볼(423)의 순서로 수신되며, 마지막 S번째 프리엠블 심볼(424)가 수신되는 경우를 예시한 것이다.
참조부호 430은 DF(401)에 부가하여 RRACH 프리엠블이 하나의 프리엠블 심볼 길이(402)만큼의 지연을 갖는 경우를 예시한 것이다. 예를 들어, 참조부호 430은 DF + N의 지연을 갖는 경우를 예시하였다.
이하, 본 개시에 따라 하나의 프리엠블 심볼의 길이보다 긴 길이만큼 지연이 발생하는 경우와 이동 통신 시스템의 표준 규격에서 요구하는 지연 범위 내에서 프리엠블 심볼들이 수신되는 경우를 식별하기 위한 방법을 살펴보기로 한다.
먼저 참조부호 510에서 위쪽에 예시된 검출 프리엠블 심볼들(511, 512, 513)은 도 2에서 설명한 CP(210) 부분이 제외된 프리엠블 심볼들이 이동 통신 시스템의 표준 규격에서 요구하는 지연 범위 내에서 수신되는 경우가 될 수 있다. 또한 참조부호 510에서 아래쪽에 예시된 프리엠블 심볼들(514, 515, 516)은 CP(210) 부분이 제외된 프리엠블 심볼들이 이동 통신 시스템의 표준 규격에서 요구하는 지연 범위에 부가하여 하나의 프리엠블 심볼 길이만큼 추가 지연된 경우가 될 수 있다.
이하의 설명에서는 설명의 편의를 위해 CP(210) 부분의 범위 내에서 지연이 이루어지는 경우 즉, DF(401)만큼의 지연만 발생하는 검출 프리엠블 심볼들(511, 512, 513)에 대해 적용된 지연을 "제1 지연"이라 칭하기로 한다. 또한 CP(210) 부분의 범위에 추가적으로 하나의 프리엠블 심볼 길이(length of 1 preamble symbol)(402)만큼 추가 지연된 경우 즉, DF + N의 지연을 갖는 검출 프리엠블 심볼들(514, 515, 516)에 대해 적용된 지연을 "제2 지연"이라고 칭하기로 한다.
본 개시에서 설명하고 있는 도 5에서는 도면의 제약으로 인해 하나의 프리엠블 심볼 길이(length of 1 preamble symbol)만큼 추가 지연된 경우만을 예시하였으나, 두 개의 프리엠블 심볼 길이들만큼 지연되는 경우로 확장할 수도 있다. 이런 경우 "제3 지연"을 고려할 수 있다. 제3 지연을 고려하는 경우 첫 번째 프리엠블 심볼의 검출 위치는 참조부호 515의 위치가 될 수 있으며, 총 S개의 프리엠블 심볼을 연속적으로 검출되는 경우가 될 수 있다. 이하에서는 설명의 편의를 위해 제1 지연과 제2 지연만을 이용하여 설명하기로 한다.
2가지 지연들(예: 제1 지연 및 제2 지연)만을 고려하는 경우 PRACH 검출기는 제1 지연에서 프리엠블 심볼들(511, 512, 513)이 수신될 것으로 가정하여 프리엠블 심볼의 검출을 시도할 수 있고, 제2 지연에서 프리엠블 심볼들(514, 515, 516)이 수신될 것으로 가정하여 프리엠블 심볼의 검출을 시도할 수 있다. 즉, PRACH 검출기의 실제 신호의 검출 (detection)은 Psymbol(1)에서 Psymbol(S)까지의 검출(detection)과 Psymbol(2)에서부터 Psymbol(S+1)까지의 검출(detection)이 될 수 있다. 이와 같이 PRACH 검출기가 프리엠블 심볼을 검출하도록 함으로써 지연된 신호의 검출 시 S개의 프리엠블을 이용하는 검출이 항상 존재할 수 있다. 따라서 PRACH 검출기가 1프리엠블 심볼의 길이보다 긴 지연을 갖는 경우에도 검출에 따른 열화를 방지할 수 있다.
하지만, 위의 방식을 사용하더라도 PRACH 검출기는 지연의 모호성을 여전히 가질 수 있다. 예를 들어, 기지국은 프리엠블 심볼이 얼마나 지연된 것인지 가령 DF(401)만큼 지연(제1 지연)된 것인지 또는 DF + N 만큼 지연(제2 지연)된 것인지를 식별해야 한다.
본 개시에서는 지연의 모호성(ambiguity)을 해소하기 위해 CP가 포함된 0번째 프리엠블 심볼을 추가로 검출하도록 할 수 있다. 본 개시에 따라 지연 모호성을 해소하기 위한 프리엠블 검출 방식을 참조부호 520에서 예시하였다.
본 개시에 따른 검출 방식에 대하여 좀 더 구체적으로 설명하면 아래와 같다. PRACH 검출기는 DF(401)의 지연만을 고려하는 제1 지연의 경우를 가정하여 0번째 프리엠블 심볼(521)부터 S번째 프리엠블 심볼(524)까지 수신할 수 있다. 이처럼 제1 지연을 가정하여 수신된 프리엠블 심볼들(521, 522, 523, 524)에 대하여 상관(correlation)을 취한 후 누적 전력을 계산하여 제1 지연으로 가정한 경우의 PRACH 프리엠블에 대한 전력을 측정할 수 있다.
간섭 및 페이딩이나 다른 영향이 없는 상황을 가정하고, 단말이 송신한 프리엠블이 제1 지연에 해당하는 위치에서 프리엠블 신호를 송신한 경우를 가정한다. 또한 제1 지연이라 함은 앞서 표 1에서 예시한 바와 같이 주파수와 거리 간의 관계가 존재함을 알 수 있다. 따라서 제1 지연인 경우라 함은 최대 1 프리엠블 심볼 구간 내의 지연을 갖는 거리에서 단말이 기지국으로 프리엠블 신호를 송신한 경우가 될 수 있다. 또한 제2 지연인 경우라 함은 <표 1>에서 예시한 주파수와 거리 간의 관계보다 하나의 프리엠블 심볼 길이만큼 더 먼 거리에 위치한 단말이 기지국으로 프리엠블 신호를 송신하는 경우가 될 수 있다.
이러한 2가지 경우에 대해서 모호성을 제거하기 위해 PRACH 검출기는 제1 지연을 가정한 프리엠블 심볼들의 누적 전력과 제2 지연을 가정한 프리엠블 심볼들의 누적 전력을 비교하여, 수신된 신호에 발생한 지연이 제1 지연인지 또는 제2 지연인지를 결정할 수 있다.
이를 도 5에 예시한 참조부호 520을 예로 들어 살펴보기로 한다. 기지국의 PRACH 검출기는 DF(401)의 지연(제1 지연)의 경우를 가정하여 0번째 프리엠블 심볼(521)부터 S번째 프리엠블 심볼(524)까지 수신할 수 있다. 또한 기지국의 PRACH 검출기는 DF(401)와 하나의 프리엠블 심볼 길이(N)만큼의 지연인 제2 지연의 경우를 가정하여 0번째 프리엠블 심볼(525)부터 S번째 프리엠블 심볼(528)까지 수신할 수 있다.
이처럼 제1 지연 및 제2 지연을 가정하여 수신된 프리엠블 심볼들에 대하여 상관을 취한 후 누적 전력을 계산하여 제1 지연에 대한 누적 전력 값과 제2 지연에 대한 누적 전력 값을 측정할 수 있다.
만일 단말이 제1 지연 범위 내에서 프리엠블 신호를 송신한 경우라면, 기지국의 PRACH 검출기에서 제1 지연을 가정한 경우의 프리엠블 심볼의 누적 전력 값이 제2 지연을 가정한 경우의 프리엠블 심볼의 누적 전력 보다 큰 값을 가질 것이다. 즉, 제1 지연을 가정한 경우의 누적 전력이 제2 지연을 가정한 경우의 누적 전력보다 하나의 프리엠블 심볼만큼의 전력이 더 높은 누적 전력 값을 갖게 된다.
반대로 단말이 제2 지연의 위치에서 프리엠블 신호를 송신한 경우라면, 제1 지연을 가정한 경우의 누적 전력이 제2 지연을 가정한 경우의 누적 전력보다 하나의 프리엠블 심볼만큼 더 낮은 누적 전력 값을 갖게 된다.
PRACH 검출기는 위와 같은 누적 전력의 계산의 결과를 대비하고 대비한 결과에 기반하여 높은 누적 전력 값을 갖는 프리엠블 심볼의 지연을 실제 지연으로 결정함으로써 지연의 모호성을 해소할 수 있다.
이러한 결정 과정을 도 5의 참조부호 520의 프리엠블 심볼들을 이용하여 살펴보면, 프리엠블 심볼이 S개임을 가정한 상태이므로, 제1 지연을 가정한 첫 번째 프리엠블 심볼(522)인 DAsymbol(0,1)부터 S번째 프리엠블 심볼(524)인 DAsymbol(0,S)까지의 심볼의 전력과 제2 지연을 가정한 0번째 심볼(525)인 DAsymbol(1,0)부터 S-1번째 심볼인 DAsymbol(1,S-1)까지는 공통 또는 유사하게 수신되는 전력이 될 수 있다. 예를 들어, 앞선 설명에 따르면, C2 형식은 zero 값이 없는 경우가 될 수 있다. 이처럼 C2 형식인 경우는 모두 실제 복사된 데이터가 이용될 수 있다. 또한 C2 형식이 아닌 다른 형식의 경우에서 CP 부분과 zero 부분이 포함되므로, 대체로 제1 지연에서 DAsymbol(0,1)부터 DAsymbol(0,S)까지의 심볼의 전력과 제2 지연에서 DAsymbol(1,0)부터 S-1번째 심볼인 DAsymbol(1,S-1)까지의 전력은 유사할 수 있다. 따라서 지연의 모호성을 해결하기 위한 전력은 제1 지연에서의 0번째 심볼(521)인 DAsymbol(0,0)과 제2 지연에서의 S번째 심볼(528)인 DAsymbol(1,S)에 대하여 각각 상관을 계산한 후 상관된 심볼의 전력을 계산함으로써 제1 지연의 전력과 제2 지연의 전력이 계산될 수 있다.
도 6은 본 개시의 실시예에 따른 슬라이딩 윈도우 상관도(sliding window correlation)를 계산하는 경우를 설명하기 위한 도면이다.
먼저 도 4 및 도 5에서 설명한 제1 지연, 즉 DF(401) 지연은 신호의 검출 후에 알 수 있다. 그러므로, DF(401) 지연은 시간 영역(time-domain, TD)에서 슬라이딩 윈도우 상관도(Sliding window correlation)를 통해, 0번째 프리엠블 심볼부터 N-1번째 프리엠블 심볼의 지연 전력을 계산한 후 DF 지연의 전력을 선택하는 과정을 통해 구할 수 있다.
이를 도 6을 참조하여 살펴보기로 한다. 도 6을 참조하면, Psymbol(s)(601) 및 Psymbol(s+1)(602)을 예시하고 있다. 따라서 Psymbol(s)(601)에 대하여 슬라이딩 윈도우 상관을 통해 0부터 N-1까지의 지연된 전력을 계산하여 DF(401) 지연 전력을 선택할 수 있다. 이는 프리엠블 심볼의 최대 지연 길이가 앞서 설명한 표준 규약에 따르면 최대 하나의 프리엠블 심볼 길이까지 지연이 가능하기 때문이다. 그러므로, 참조부호 610의 내부에 기재된 시간 영역 시퀀스(TD sequence)들(611, 612, 613,614)는 0부터 N-1까지의 지연을 의미할 수 있다.
또한 시간-도메인에서 슬라이딩 윈도우 상관은 0부터 N-1까지의 지연이기 때문에 N개의 샘플만을 필요로 함을 알 수 있다. 이에 근거하여 슬라이딩 윈도우를 구현함에 있어, N개의 순환 상관(circular correlation)의 형식으로 구현할 수 있다. 또한 주파수-도메인(FD)에서 입력 신호와 시퀀스 컨쥬게이트(sequence conjugate)의 곱으로 나타낼 수도 있다. 이러한 기법을 이용하여 실제 구현할 수 있다.
이를 다시 도 5를 참조하여 슬라이딩 윈도우 상관을 설명하면, DAsymbol(0,0)(521)의 슬라이딩 윈도우 상관(Sliding window Correlation)은 Psymbol(0)(411)과 Psymbol(1)(412)을 이용하고, DAsymbol(1,S)는 Psymbol(S+1)(415)과 Psymbol(S+2)(416)을 이용하여 계산할 수 있다. 이러한 방식으로 시간-도메인(TD)에서 슬라이딩 윈도우 상관을 통해 DF 지연의 전력을 구할 수 있다.
도 7a는 본 개시의 실시예에 따른 M 프리엠블 심볼로 확장 시 PRACH 검출기의 구조를 설명하기 위한 도면이다. 도 7b는 본 개시의 실시예에 따른 도 7a의 실시예에 따른 커버리지 확장 검출부의 구성을 설명하기 위한 도면이다. 도 7c는 본 개시의 실시예에 따른 도 7a의 실시예에 따른 지연 모호성 검출부의 구성을 설명하기 위한 도면이다.
도 7a를 참조하면, 프리엠블 심볼 단위 데이터 생성부(710), N FFT 처리부(720), 커버리지 확장 검출부(730), 지연 모호성 검출부(740), 프리엠블 결정부(750) 및 시퀀스 생성기(760)을 포함할 수 있다.
프리엠블 심볼 단위 데이터 생성부(710)는 도 4에서 설명한 바와 같이 단말로부터 RACH로 전송되는 프리엠블을 심볼 단위의 데이터로 변환하는 구성이 될 수 있다. 본 개시의 실시예들에서는 지연이 M개의 프리엠블 심볼 단위까지 확장되기 때문에, 도 7a에서는 도 4에 예시된 프리엠블 단위의 심볼이 Psymbol(0)(711), Psymbol(1)(712), Psymbol(3)(713), Psymbol(S)(714), Psymbol(S+1)(715), Psymbol(S+M-1)(716), Psymbol(S+M)(717)까지의 심볼을 심볼 단위로 수신하는 상황이 서술된다.
이를 앞서 설명한 도 4와 대비하여 살펴보면, 아래와 같은 차이가 있다. 도 4를 참조하면, 표준 규격 내 예컨대, 1프리엠블 심볼 길이 이내의 지연만을 허용할 수 있다. 따라서 도 4에 예시한 프리엠블 심볼 단위의 데이터들은 Psymbol(0)(411), Psymbol(1)(412), Psymbol(3)(413), Psymbol(S)(414), Psymbol(S+1)(415), Psymbol(S+2)(416), Psymbol(S+3)(417)에 대하여 예시하였으며, 실제로 기지국의 수신기는 Psymbol(1)(441)부터 Psymbol(S)(443)까지의 심볼만을 수신하여 처리하면 된다.
하지만, 본 개시에서는 M개의 프리엠블 심볼 단위까지 지연하는 경우의 신호를 수신하기 위해 데이터들은 Psymbol(0)(711), Psymbol(1)(712), Psymbol(3)(713), Psymbol(S)(714), Psymbol(S+1)(715), Psymbol(S+M-1)(716), Psymbol(S+M)(717)까지의 프리엠블 심볼까지를 수신하도록 구조를 변경한 것이다. 또한 첫 번째 프리엠블 단위의 심볼인 Psymbol(0)(711)는 CP 부분에 해당하는 프리엠블 심볼이 될 수 있다. CP 부분에 해당하는 프리엠블 심볼의 경우 앞서 설명한 바와 같이 0(zero)의 값을 포함하기 때문에 N FFT 처리기(721)에서 처리되지 않을 수도 있고, N FFT 처리기(721)에서 처리한 후 커버리지 확장부(730)로 입력되지 않도록 구성할 수도 있다.
각 프리엠블 심볼들을 Psymbol(s)로 표시할 때, 수신된 신호를 x[s,i]로 표기할 수 있고, 여기서 s는 Psymbol 인덱스(index)로 0부터 S+M의 범위를 가지며, S는 CP 를 제외한 프리엠블 심볼의 수를 의미하고, i는 0부터 N-1까지의 범위를 갖는다.
만일 1개의 프리엠블 심볼단위의 길이까지만 검출하는 경우 프리엠블 단위의 심볼을 Psymbol(1)(712)~Psymbol(S)(714)까지만 수신하는 형태가 될 수 있다. 도 7a에서는 M개의 프리엠블 심볼 길이 이상까지 확장하고자 하는 경우에 해당하는 도면임을 알 수 있다. 따라서 기지국에서 단말이 전송하는 프리엠블의 심볼 길이를 어느 수준까지 확장할 것인가를 결정함에 따라 프리엠블 심볼 단위 데이터 생성부(710)의 크기가 결정될 수 있다.
프리엠블 심볼 단위 데이터 생성부(710)에서 프리엠블 심볼 단위로 생성된 데이터는 N FFT 처리부(720)로 입력될 수 있다.
하나의 프리엠블 심볼이 입력되면, N FFT 처리부의 각 N FFT 처리기들(721, 722, 723, 724, 725, 726, 727)은 수신된 시간(time) 영역의 신호를 주파수(frequency) 영역의 신호로 변환할 수 있다. 이처럼 각각의 N FFT 처리기들(721, 722, 723, 724, 725, 726, 727)은 시간 영역의 신호를 주파수 영역의 신호로 변환한 후 커버리지 확장 검출부(730)로 제공될 수 있다. N FFT 처리기의 출력을 yfft[s,i]라 할 때, s는 프리엠블 심볼 인덱스로, 0부터 S+M까지의 값을 가지며, i는 하나의 프리엠블 심볼을 구성하는 서브캐리어의 수인 0부터 N-1까지의 값을 가질 수 있다. 또한 S는 CP를 제외한 프리엠블 심볼의 수가 될 수 있다.
커버리지 확장 검출부(730)는 각 N FFT 처리기들(721, 722, 723, 724, 725, 726, 727)의 출력을 수신하여 최대 에너지를 갖는 프리엠블 심볼의 위치 정보와 프리엠블 심볼의 전력을 계산하여 프리엠블 결정부(750)로 제공할 수 있다. 또한 커버리지 확장 검출부(730)는 DF(Fractional delay) 값을 지연 모호성 검출부(740)로 제공할 수 있다.
시퀀스 생성기(760)는 단말이 송신하는 프리엠블 시퀀스를 생성하여 출력할 수 있다. 이러한 시퀀스 생성기(760)는 주파수 도메인(FD)의 시퀀스를 생성하는 장치로 구현할 수도 있고, 시간-도메인(TD)의 시퀀스를 생성하는 장치로 구현할 수도 있다. 시퀀스 생성기(760)에서 생성된 시퀀스는 커버리지 확장 검출부(730)와 지연 모호성 검출부(740)로 입력될 수 있다. 본 개시에서 시퀀스 생성기(760)는 단말이 송신하는 주파수-도메인(FD)의 시퀀스를 생성하는 장치로 구현된 경우를 예로 설명하기로 한다. 시퀀스 생성기(760)의 출력하는 주파수-도메인(FD)의 시퀀스는 sfd[i]의 값을 출력할 수 있으며, i는 하나의 프리엠블 심볼을 구성하는 서브캐리어의 수인 0부터 N-1까지의 값을 가질 수 있다.
그러면 도 7b를 참조하여 커버리지 확장 검출부(730)의 구성 및 각 구성의 동작에 대하여 살펴보기로 한다.
먼저 도 7a에서 설명한 N FFT 처리기들(721, 722, 723, 724, 725, 726, 727) 중 CP 및 Psymbol(S+M)을 처리하는 N FFT 처리기(721, 727)의 출력을 제외한 나머지 N FFT 처리기들(722, 723, 724, 725, 726)의 출력이 각각 심볼 전력 계산기들(731-1, 731-2, 731-3, 731-4, 731-5)로 입력될 수 있다. 도 7b를 참조하면, S+M번째 프리엠블 심볼은 심볼 전력 계산기가 할당되지 않은 형태이다. 이는 넌코히어런트 합 계산기들(732-1, 732-2, 732-3)은 S+M-1까지만 사용하기 때문이다. S+M번째 프리엠블을 변환하는 N FFT 처리기(727)에서의 출력은 지연 모호성 검출부(740)에서만 사용된다.
각각의 심볼 전력 계산기들(731-1, 731-2, 731-3, 731-4, 731-5)은 앞서 3b에서 설명한 바와 같이 시퀀스 상관기, N IFFT 처리기 및 전력 계산기를 포함하는 형태의 구성을 가질 수 있다. 따라서 도 3b의 구성을 이용하여 각각의 심볼 전력 계산기들(731-1, 731-2, 731-3, 731-4, 731-5)의 동작을 살펴보기로 한다.
시퀀스 생성기(760)의 출력은 각각의 심볼 전력 계산기들(731-1, 731-2, 731-3, 731-4, 731-5)로 입력된다. 시퀀스 생성기(760)의 입력은 구체적으로 도 3b에서 예시한 바와 같이 심볼 전력 계산기의 시퀀스 상관기(312)로 입력될 수 있다.
시퀀스 상관기(312)는 N FFT 처리된 주파수 영역의 프리엠블 심볼과 시퀀스 생성기(760)으로부터 입력된 주파수-도메인의 시퀀스 간의 상관을 계산하여 출력할 수 있다. 시퀀스 상관기(312)에서 N FFT 처리된 주파수 영역의 프리엠블 심볼과 시퀀스 생성기(760)으로부터 입력된 주파수-도메인의 시퀀스 간의 상관을 계산하는 것은 두 신호를 곱하는 형태가 될 수 있다. 시퀀스 상관기(312)의 출력을 ycorr[s,i]로 지칭할 수 있다. 여기서 s는 1부터 S+M-1까지의 값을 가지며, i는 앞서 설명한 바와 같이 0부터 N-1까지의 값을 가질 수 있다.
시퀀스 상관기(312)에서 상관이 계산된 값은 N IFFT 처리기(313)로 입력될 수 있다. N IFFT 처리기(313)는 N 크기의 역퓨리에 고속 변환을 수행하여 주파수 영역의 신호를 시간 영역의 신호로 변환할 수 있다. N IFFT 처리기(313)의 출력은 yifft[s,i]로 지칭할 수 있다. 여기서도 s는 1부터 S+M-1까지의 값을 가지며, i는 앞서 설명한 바와 같이 0부터 N-1까지의 값을 가질 수 있다.
N IFFT 처리기(313)에서 시간 영역의 신호로 변환된 신호는 전력 계산기(314)로 입력될 수 있다. 전력 계산기(314)는 복소수의 절대값 제곱을 통해 각 프리엠블 심볼에 포함된 샘플의 전력을 계산할 수 있다. 전력 계산기(314)에서 계산된 출력을 위에서 표기한 방식으로 설명하면, ypow[s,i]로 지칭할 수 있다. 여기서도 s는 1부터 S+M-1까지의 값을 가지며, i는 앞서 설명한 바와 같이 0부터 N-1까지의 값을 가질 수 있다.
도 7b를 참조하면, 위에서 설명된 바와 같은 방식으로 계산된 심볼 전력 값은 넌코히어런트(non-coherent) 합 계산기들(732-1, 732-2. 732-3)로 입력될 수 있다. 넌코히어런트 합 계산기들(732-1, 732-2. 732-3)은 각각 샘플별로 S만큼 더해져서 출력이 이루어질 수 있다. 예를 들어, 하나의 넌코히어런트 합 계산기는 프리엠블 심볼의 길이인 S만큼의 샘플들에 대하여 각 샘플들에 대한 전력 값을 가산한 후 출력할 수 있다. 또한 넌코히어런트 합 계산기들(732-1, 732-2, 732-3)은 프리엠블 심볼의 길이인 S만큼의 샘플들에 대한 전력을 계산하기 때문에 각각 입력되는 심볼들이 하나씩 쉬프트되면서 입력될 수 있다.
이를 도 7b를 참조하여 살펴보면, 첫 번째 넌코히어런트 합 계산기(0)(732-1)는 CP를 제외한 프리엠블 심볼들 중 첫 번째 프리엠블 심볼부터 S번째 프리엠블 심볼까지의 전력 합을 계산하여 출력할 수 있다. 예를 들어, 첫 번째 넌코히어런트 합 계산기(0)(732-1)의 입력은 첫 번째 프리엠블 심볼에 대하여 계산된 전력부터 S번째 프리엠블 심볼까지에 대하여 계산된 전력이 입력이 될 수 있다.
두 번째 넌코히어런트 합 계산기(1)(732-2)는 CP를 제외한 프리엠블 심볼들 중 두 번째 프리엠블 심볼부터 S+1번째 프리엠블 심볼까지의 전력 합을 계산하여 출력할 수 있다. 예를 들어, 두 번째 넌코히어런트 합 계산기(1)(732-2)의 입력은 두 번째 프리엠블 심볼에 대하여 계산된 전력부터 S+1번째 프리엠블 심볼까지에 대하여 계산된 전력이 입력이 될 수 있다.
마지막 넌코히어런트 합 계산기(M-1)(732-3)는 CP를 제외한 프리엠블 심볼들 중 M번째 프리엠블 심볼부터 S+M-1번째 프리엠블 심볼까지의 전력 합을 계산하여 출력할 수 있다. 예를 들어, 마지막 넌코히어런트 합 계산기(M-1)(732-3)의 입력은 M번째 프리엠블 심볼에 대하여 계산된 전력부터 S+M-1번째 프리엠블 심볼까지에 대하여 계산된 전력이 입력이 될 수 있다.
이상에서 설명한 넌코히어런트 합 계산기들(732-1, 732-2, 732-3)의 입력은 도 7b에 예시한 바에 따라 넌코히어런트 합 계산기(r)의 입력은 ypow[s,i]로 지칭할 수 있다. 여기서도 s는 r+1부터 r+S까지의 값을 가질 수 있다.
또한 종래기술에서도 설명한 바와 같이 최근 기지국 및 단말들은 복수의 안테나를 이용하여 신호를 전송할 수 있다. 예컨대, 다중입력다중출력(multiple-input multiple-output, MIMO) 방식을 이용하여 신호를 송신 및 수신할 수 있다. 따라서 프리엠블 신호도 MIMO 방식으로 전송될 수 있다. 이에 따라 기지국에서는 각 안테나 별로 이상에서 상술한 과정이 이루어져야 한다. 또한 각 안테나 별로 위의 과정이 이루어지기 때문에 각 안테나에 대응하여 수신된 동일한 위치의 신호들을 결합할 필요가 있다. 따라서 본 개시에서는 안테나 결합기들(733-1, 733-2, 733-3)를 통해 동일한 위치에서 수신된 프리엠블 신호들의 전력을 각 안테나 별로 결합하는 구성을 가질 수 있다. 만일 단일 안테나만을 사용하는 시스템이라면 안테나 결합기를 포함하지 않도록 구현하는 것은 당업자에게 자명한 것이다.
안테나 결합기들(733-1, 733-2, 733-3)은 동일한 위치에서 수신된 프리엠블 심볼들의 합을 계산할 수 있다. 이를 2개의 안테나를 가정하여 간략히 살펴보면 아래와 같이 설명될 수 있다.
첫 번째 안테나 결합기(733-1)는 제1 안테나로부터 수신된 첫 번째 프리엠블 심볼부터 S번째 프리엠블 심볼까지의 넌코히어런트 합과 제2 안테나로부터 수신된 첫 번째 프리엠블 심볼부터 S번째 프리엠블 심볼까지의 넌코히어런트 합을 더해서 구해진 출력을 제공할 수 있다.
또한 두 번째 안테나 결합기(733-2)는 제1 안테나로부터 수신된 두 번째 프리엠블 심볼부터 S+1번째 넌코히어런트 합과 제2 안테나로부터 수신된 두 번째 프리엠블 심볼부터 S+1번째 넌코히어런트 합을 더해서 구해진 출력을 제공할 수 있다.
본 개시에서 2개의 안테나들을 이용한 것은 설명의 편의성을 위한 것이며, 3개 이상의 안테나들이 이용되는 경우, 해당하는 넌코히어런트 합들을 더한 값이 이용될 수 있다.
각 안테나 결합기들(733-1, 733-2, 733-3)의 출력은 최대 에너지 검출부(734)로 입력될 수 있다. 최대 에너지 검출부(734)는 최대 에너지를 갖는 넌코히어런트 합 계산기를 결정할 수 있다. 최대 에너지 검출부(734)가 최대 에너지를 갖는 넌코히어런트 합 계산기를 결정한다는 것은 결과적으로 실제 프리엠블 신호가 프리엠블 심볼 내에서 어느 시점에 전송되었는지를 결정하는 근거가 될 수 있다. 이에 따라 최대 에너지 검출부(734)는 지연(delay)(DF)을 결정할 수 있다. 예컨대, 최대 에너지 검출부(734)는 최대 전력을 갖는 안테나 결합기의 출력에 기반하여 해당하는 안테나 결합기에 대응하는 프리엠블 심볼의 샘플 인덱스 값을 결정할 수 있다. 이처럼 최대 에너지 검출부(734)의 결정에 기반하여 프리엠블이 프리엠블 심볼 내에서 어느 시점에 수신된 것인지를 결정할 수 있다.
이 때, 넌코히어런트 합 계산기를 하나만 갖도록 구성하는 경우 각 심볼 전력 계산기의 출력단에 스위치가 제공될 수 있다. 따라서 해당 시점에 대응하여 계산된 심볼 전력 값이 넌코히어런트 합 계산기로 입력될 수 있다. 예컨대, 첫 번째 넌코히어런트 합 계산기(0)(732-1)의 동작인 경우 심볼 전력 계산기들(731-1, 731-2, 731-3, 731-4, 731-5) 중 첫 번째 프리엠블 심볼부터 S번째 프리엠블 심볼까지의 전력 합에 대한 심볼 전력 계산기들(731-1, 731-2, 731-3)의 입력만으로 넌코히어런트 합을 계산하도록 심볼 전력 계산기의 출력이 제한될 수 있다. 또한 이를 통해 첫 번째 프리엠블 심볼에 대하여 계산된 전력부터 S번째 프리엠블 심볼까지에 대하여 계산된 전력이 입력이 될 수 있다. 이는 두 번째 넌코히어런트 합 계산기(732-2)의 경우에도 동일한 형태가 되도록 심볼 전력 계산기들의 입력을 제한(731-2, 731-3, 731-4의 입력 사용)할 수 있다.
안테나 결합기는 각 안테나 별로 출력되는 첫 번째 프리엠블 심볼부터 S번째 프리엠블 심볼까지에 대해서만 각 안테나 별 넌코히어런트 합을 입력으로 수신하고, 총 안테나들의 개수만큼 더해진, 넌코히어런트 합들의 총계(total)를 출력으로, 제공할 수 있다. 따라서 안테나 결합기들(733-1, 733-2, 733-3)은 넌 코히어런트 합 계산기(732-1, 732-2, 732-3)의 수인 M개만큼 존재할 수 있다. 또한 안테나 결합기는 이후 프리엠블 심볼 시점에서 두 번째 프리엠블 심볼부터 S+1번째 프리엠블 심볼까지의 각 안테나 별 넌코히어런트 합을 입력으로 수신하고, 총 안테나들에 대응하는 넌코히어런트 합을 출력으로, 제공할 수 있다. 이때, 안테나 결합기 및/또는 각 넌코히어런트 합 계산기는 현재 계산된 프리엠블 심볼의 시작되는 심볼 인덱스 값을 함께 출력하도록 구현함으로써 어느 시점이 프리엠블 심볼에 대하여 계산된 전력 값인지를 식별할 수 있도록 할 수 있다.
한편, PRACH 검출기의 운영에 따라 전력 계산 전에 코히어런트 합(Coherent sum)을 계산하는 블록이 추가될 수 있으나, 설명을 간단하게 하기 위해 본 개시에서는 생략하기로 한다.
다음으로 도 7c를 참조하여 지연 모호성 검출기(740)의 구성 및 그 동작에 대하여 살펴보기로 한다.
앞서 설명한 주파수-도메인(frequency-domain, FD) 시퀀스 생성기(760)는 단말이 송신하는 프리엠블 시퀀스를 생성하고, 상기 생성된 프리앰블 시퀀스를 지연 모호성 검출기(740)로 입력으로서 제공한다. FD 시퀀스 생성기(760)의 입력은 구체적으로 지연 모호성(delay ambiguity) FD 시퀀스 생성기(741)로 입력될 수 있다. 지연 모호성 FD 시퀀스 생성기(741)는 단말이 송신하는 프리엠블 시퀀스를 입력으로 하여 지연 모호성을 검출하기 위한 주파수-도메인의 시퀀스를 생성할 수 있다. 지연 모호성 FD 시퀀스 생성기(741)에서 생성되는 시퀀스를 sfdamb[j]라 하면, j는 0부터 2N-1의 값을 가질 수 있다. 지연 모호성 FD 시퀀스 생성기(741)의 출력은 도 7c에 예시한 바와 같이 지연 모호성 전력 계산기들(742-1, 742-2, 742-3, 742-4, 742-5, 742-6)로 입력될 수 있다.
지연 모호성 전력 계산기들(742-1, 742-2, 742-3, 742-4, 742-5, 742-6)은 각각 서로 다른 인접한 2개의 프리엠블 심볼들의 값을 입력으로 할 수 있다. 이를 더 살펴보면, 지연 모호성 전력 계산기(0)(742-1)은 도 7a에 예시한 Psymbol(0)과 Psymbol(1)의 프리엠블 심볼들을 입력으로 가질 수 있다. 또한 지연 모호성 전력 계산기(2)(742-3)은 도 7a에 예시한 Psymbol(1)과 Psymbol(2)의 프리엠블 심볼들을 입력으로 가질 수 있다. 이러한 순서로 CP 부분을 포함한 각 프리엠블 심볼부터 순차적으로 하나의 프리엠블 심볼만큼씩 이후에 수신된 프리엠블 심볼들을 수신할 수 있다. 이하의 본 개시의 실시예들에서 설명의 편의를 위해 앞서 예시한 CP 부분은 C2 형식(format)을 갖는 경우를 가정하여 설명하기로 한다. 다만, C2 형식이 아닌 경우라도 동일하게 적용될 수 있음은 당업자에게 자명할 것이다.
따라서 지연 모호성 전력 계산기(2M-4)(742-5)은 Psymbol(M-2)과 Psymbol(M-1)의 프리엠블 심볼들을 입력으로 가질 수 있다. 이는 지연 모호성을 해소하기 위해 프리엠블 심볼의 입력 구간에서 어느 위치부터 프리엠블 심볼이 수신되는지를 식별하기 위한 구성이 될 수 있다. 도 7a 내지 도 7c에서 설명하고 있는 것은 M개의 프리엠블 심볼까지의 지연을 허용하는 경우를 가정한 것이기 때문에 어느 위치부터 프리엠블 심볼이 수신되는지를 식별하기 위해서 지연이 허용되는 프리엠블 심볼까지의 앞 구간에서 수신된 전력을 계산할 수 있다.
예를 들어, 지연 모호성 전력 계산기(0)(742-1)는 도 7a에 예시한 Psymbol(0)(711)과 Psymbol(1)(712)의 프리엠블 심볼들을 입력으로 가질 수 있음을 설명하였다. 도 7a에 예시한 Psymbol(0)(711)과 Psymbol(1)(712)의 프리엠블 심볼들은 DAsymbol[0,0](521)의 생성에 사용된다. 따라서 지연 모호성 전력 계산기(0)(742-1)는 도 6에서 설명한 Psymbol(s)(601)과 Psymbol(s+1)(602)에 대한 에너지를 참조부호 610과 같이 계산할 수 있다.
또한 지연 모호성 전력 계산기(2)(742-3)는 도 7a에 예시한 Psymbol(1)(712)과 Psymbol(2)(713)의 프리엠블 심볼들을 입력으로 가질 수 있음을 설명하였다. 도 7a에 예시한 Psymbol(1)(712)과 Psymbol(2)(713)의 프리엠블 심볼들은 DAsymbol[1,0](525)의 생성에 사용된다. 따라서 지연 모호성 전력 계산기(1)(742-3)는 도 6에서 설명한 Psymbol(s)(601)과 Psymbol(s+1)(602)에 대한 에너지를 참조부호 610과 같이 계산할 수 있다.
지연 모호성 전력 계산기(0)(742-1)에서 계산된 전력 값은 yamb[0,i]의 값으로 도 7c에 예시되어 있으며, 지연 추정기(743)로 입력된다. 지연 추정기(743)는 이와 같이 지연 모호성 전력 계산기(0)(742-1)와 지연 모호성 전력 계산기(1)(742-2)에서 계산된 전력 계산 값에 기반하여 에너지가 큰 값을 검출함으로써 실제 전송이 "DF"만큼의 지연인지 또는 "DF + N"만큼의 지연인지를 식별할 수 있다.
이를 다른 예를 들어 한 번 더 설명하면, 지연 모호성 전력 계산기(2r)는 DAsymbol[r,0]를 포함하는 이후 연속하는 인접한 심볼과의 에너지를 도 6에서 설명한 방식과 같이 계산할 수 있다. 또한, 지연 모호성 전력 계산기(2r+1)는 DAsymbol[r+1,S]를 포함하는 이후 연속하는 인접한 심볼과의 에너지를 도 6에서 설명한 방식과 같이 계산할 수 있다. 지연 추정기(743)는 이 값들을 이용하여 지연을 식별할 수 있다.
2 프리엠블 심볼 구간에 심볼 길이만큼 지연이 있는 경우 첫 번째 지연 모호성 전력 계산기(0)(742-1)의 수신 전력은 "zero(0)"이거나 "zero(0)"에 근접한 값을 가질 것이다. 또한 지연 모호성 전력 계산기(2)(742-3)에서 계산된 전력 값은 yamb[2,i]의 값으로 도 7c에 예시되어 있으며, 지연 추정기(743)로 입력된다.
또한 지연 모호성 전력 계산기(1)(742-2)는 프리엠블 심볼의 수가 S개이므로, S개 이후에 수신되는 연속한 심볼들의 전력을 계산할 수 있다. 이는 프리엠블 심볼의 앞 부분만에서 검출된 전력 계산 값에 부가하여 보다 정확하게 얼마만큼의 프리엠블 심볼 길이만큼 지연되었는지를 알기 위함이다. 또한 지연 모호성 전력 계산기(1)(742-1)는 Psymbol(S+1)과 Psymbol(S+2)의 프리엠블 심볼들을 입력으로 가질 수 있다. 지연 모호성 전력 계산기(1)(742-2)에서 계산된 전력 값은 yamb[1,i]의 값으로 도 7c에 예시되어 있으며, 지연 추정기(743)로 입력된다. 그리고 지연 모호성 전력 계산기(3)(742-4)에서 계산된 전력 값은 yamb[3,i]의 값으로 도 7c에 예시되어 있으며, 지연 추정기(743)로 입력된다.
지연 추정기(743)는 수신된 입력을 이용하여 지연이 DF인지 또는 DF+N인지 또는 DF+2N인지 등을 결정할 수 있다. 본 개시에 따른 방법을 사용하는 지연 추정기(743)에서의 동작은 아래와 같이 서술될 수 있다.
CP가 C2 형식(format)을 갖는 경우를 가정하기로 한다. 이때, AmbA는 도 5에서 설명한 "DAsymbol[0,0](521)+ DAsymbol[0,1](522) + DAsymbol[0,2](523) + 쪋 + DAsymbol[0,S](524)"로 가정한다. 그리고 AmbB는 도 5에서 설명한 "DAsymbol[1,0](525) + DAsymbol[1,1](526) + DAsymbol[1,2](527) + 쪋 + DAsymbol[1,S](528)"이 될 수 있다. 이런 경우 지연 추정기(743)는 AmbA와 AmbB 중 큰 에너지 값을 갖는 경우가 실제 PRACH가 전송된 것으로 결정할 수 있다.
본 개시의 보다 바람직한 실시 예로, AmbA와 AmbB에서, AmbA에 해당하는 DAsymbol[0,1](522) + DAsymbol[0,2](523) + 쪋 + DAsymbol[0,S](524)과 AmbB에 해당하는 DAsymbol[1,0](525) + DAsymbol[1,1](526) + DAsymbol[1,2](527) + 쪋 + DAsymbol[1,S-1]의 부분이 공통인 점이 이용될 수 있다. 예를 들어, 지연 추정기(743)는 공통되는 부분을 제외한 나머지 부분의 에너지 값만을 대비하여도 동일한 효과를 얻을 수 있다. 따라서 지연 추정기(743)는 AmbA를 DAsymbol[0,0](521)로 설정하고, AmbB는 DAsymbol[1,S](528)로 설정하여 두 값을 비교함으로써 "DF"의 지연인지 또는 "DF + N"의 지연인지를 결정할 수 있다.
다른 예로, "DF"의 지연과 "DF + 3N"의 지연을 비교하는 경우를 더 살펴보면, 지연 추정기(743)는 AmbA를 앞서와 같이 설정할 수 있다. 그리고 지연 추정기(743)는 AmbB를 "DAsymbol[3,0] + DAsymbol[3,1] + 쪋 + DAsymbol[3,S]"까지로 설정할 수 있다. 그러면, AmbA와 AmbB는 도 5를 이용하여 유추하면 각각 아래와 같이 차이가 있는 부분들만으로 정리될 수 있다.
AmbA = DAsymbol[0,0] + DAsymbol[0,1] + DAsymbol[0,2]
AmbB = DAsymbol[3,S-2] + DAsymbol[3,S-1] + DAsymbol[3,S]
따라서 지연 추정기(743)는 위와 같이 차이가 있는 부분들만으로 설정된 AmbA와 AmbB를 이용하여 전자 장치(단말)로부터 수신된 PRACH가 "DF"의 지연인지 또는 "DF + 3N"의 지연인지를 식별(결정)할 수 있다.
또한 이상에서 설명한 각 지연 모호성 전력 계산기들(742-1, 742-2, 742-3, 742-4, 742-5, 742-6)에서 전력을 계산하는 방식은 아래와 같은 2가지 방식들 중 하나를 이용할 수 있다.
먼저 각 지연 모호성 전력 계산기들(742-1, 742-2, 742-3, 742-4, 742-5, 742-6)은 2개의 인접한 프리엠블 심볼들의 전력을 계산하기 때문에 지연 모호성 FD 시퀀스 생성기(741) 또한 2개의 프리엠블 심볼에 대응하는 시퀀스를 생성하여 출력해야 한다.
또한 각 지연 모호성 전력 계산기들(742-1, 742-2, 742-3, 742-4, 742-5, 742-6)이 2개의 인접한 프리엠블 심볼들에 대한 입력으로, 퓨리에 변환된 심볼을 입력으로 할 수도 있고, 퓨리에 변환되지 않은 심볼들을 입력으로 사용할 수도 있다.
먼저 퓨리에 변환이 되지 않은 심볼들을 입력으로 사용하는 경우 프리엠블 심볼 단위 데이터 생성부(710)의 프리엠블 심볼 단위 생성기들(711, 712, 713, 714, 715, 716, 717)로부터의 입력을 이용할 수 있다. 이러한 입력 값은 각각 x[s,i]와 x[s+1,i]가 될 수 있다.
다른 예로, 퓨리에 변환된 심볼들이 입력되는 경우 각각의 N FFT 처리기들(721, 722, 723, 724, 725, 726, 727)에서 출력된 고속 퓨리에 변환된 값을 입력으로 사용할 수 있다. 이러한 입력 값은 yfft[s,i]와 yfft[s+1,i]로 고속 퓨리에 변환된 값이 될 수 있다.
위의 2가지 경우 모두에 대하여,
Figure PCTKR2023002169-appb-img-000005
의 값을 가질 수 있다. d는 지연 모호성 전력 계산기의 index를 나타낸다.
지연 추정기(743)는 위에서 살핀 바와 같이 각 지연 모호성 전력 계산기들(742-1, 742-2, 742-3, 742-4, 742-5, 742-6)의 출력 값을 수신할 뿐 아니라 앞서 도 7a에서 설명한 바와 같이 커버리지 확장 검출부(730)에서 계산된 DF 값을 이용하여 몇 개의 심볼 길이만큼 지연되어 프리엠블 신호가 수신되는지를 결정(또는 추정)할 수 있다. 예를 들어, 지연 추정기(743)는 프리엠블 심볼 단위의 지연(m)을 추정할 수 있다.
지연 추정기(743)가 추정한 지연을 DT라 할 때, DT는 프리엠블 심볼단위의 지연(m)에 N을 곱한 값과 DF 값의 합(DT = m X N + DF)의 값이 될 수 있다.
여기서 N은 하나의 프리엠블 심볼을 구성하는 샘플의 수이고, m은 프리엠블 심볼단위 지연이며, DF는 프리엠블 심볼 이내의 지연을 나타내는 프렉셔널 지연(Fractional delay)이다.
다시 도 7a를 참조하면, 프리엠블 결정부(750)는 커버리지 확장 검출부(730)에서 출력된 최대 에너지 값과 지연 모호성 검출부(740)에서 출력된 추정한 지연(DT) 값을 이용하여 프리엠블이 수신되었는지 여부를 결정할 수 있다. 예컨대, 프리엠블 결정부(750)는 커버리지 확장 검출부(730)에서 출력된 최대 에너지 값과 미리 설정된 임계값(threshold value)을 비교하여 프리엠블이 수신되었는지 여부를 결정할 수 있다.
프리엠블 결정부(750)는 커버리지 확장 검출부(730)로부터 수신된 최대 에너지가 미리 설정된 임계값 보다 큰 경우 프리엠블이 수신된 것으로 결정할 수 있다. 반대로 프리엠블 결정부(750)는 커버리지 확장 검출부(730)로부터 수신된 최대 에너지가 미리 설정된 임계값보다 작거나 같은 경우 신호가 없는 것으로 결정할 수 있다.
도 8a는 본 개시의 실시예에 따른 지연 모호성 FD 시퀀스 생성기 및 지연 모호성 전력 계산기의 구성을 설명하기 위한 도면이다. 도 8a에서는, 도 7a의 FD 시퀀스 생성기(760)가 동일한 참조부호를 통해 서술되며, Psymbol(s) 생성기(801)와 Psymbol(s+1) 생성기(802)는 새로운 참조부호를 통해 서술된다.
지연 모호성 FD 시퀀스 생성기(810)는 도 7c에서 설명한 지연 모호성 FD 시퀀스 생성기(741)을 구성하는 하나의 실시예가 될 수 있다. 또한 전력 지연 모호성 계산기들(742-1. 742-2, 742-3, 742-4, 742-4, 742-5, 742-6)은 모두 동일한 구성을 가질 수 있다. 도 8a에서는 하나의 전력 지연 모호성 계산기에 대하여 820의 참조부호를 사용하였다. 따라서 도 7c의 전력 지연 모호성 계산기들을 도 8a의 실시 예에 따라 구현하는 경우 참조부호 820의 구성을 가질 수 있다.
먼저 지연 모호성 FD 시퀀스 생성기(810)의 구성을 살펴보면, N IFFT 처리기(811), 제로패더(812) 및 2N FFT 처리기(813)를 포함할 수 있다. FD 시퀀스 생성기(760)는 N FFT 처리된 FD 시퀀스를 생성하여 출력한다. FD 시퀀스 생성기(760)의 출력은 sfd[i]로 표현할 수 있다. 여기서도 앞서 설명한 바와 같이 i는 0부터 N-1의 값을 가질 수 있다. 예를 들어, N 크기의 FD 시퀀스가 생성되어 출력되는 것이다.
N IFFT 처리기(811)는 FD 시퀀스 생성기(760)의 출력을 시간 영역의 신호로 변환하여 출력할 수 있다. N IFFT 처리기(811)에서 시간 영역으로 변환된 출력은 2N FFT 처리기(813)로 입력될 수 있다.
제로 패더(812)는 N 개의 zero(0)를 삽입하여 N IFFT 처리기(811)의 출력과 함께 2N FFT 처리기(813)로 제공할 수 있다.
N IFFT 처리기(811)의 출력과 제로 패더(812)의 출력을 입력으로 하는 2N FFT 처리기(813)는 2N 길이의 FD 시퀀스를 생성하여 전력 지연 모호성 계산기로 제공할 수 있다. FD 시퀀스 생성기(760)을 그대로 이용하지 않는 이유는 아래와 같다.
앞서 도 7c에서 설명한 지연 모호성 전력 계산기들(742-1. 742-2, 742-3, 742-4, 742-4, 742-5, 742-6)이 인접한 2개의 프리엠블 심볼들을 입력으로 한다. 따라서, 지연 모호성 FD 시퀀스 생성기(810)의 출력이 지연 모호성 전력 계산기(820)의 입력에 대응하는 형태 즉, 동일한 길이를 가져야 하기 때문에 전력에 영향을 주지 않는 제로(0) 값을 패딩함으로써 지연 모호성 FD 시퀀스 생성기를 구현하는 것이다. 지연 모호성 FD 시퀀스 생성기(810)에서 생성된 FD 시퀀스는 sfdamb[j]로 출력될 수 있다. 이때, j는 0부터 2N-1까지의 값을 가질 수 있다. 예를 들어, 2N 길이의 FD 시퀀스를 생성할 수 있다.
전력 지연 모호성 계산기(820)는 도 7c에서 설명한 바와 같이 인접한 2개의 프리엠블 심볼을 입력으로 한다. 따라서 2개의 인접한 프리엠블 심볼들을 처리하는 Psymbol(s) 생성기(801)와 Psymbol(s+1) 생성기(802)로부터 프리엠블 심볼들을 수신할 수 있다. 구체적으로 전력 지연 모호성 계산기(820)의 2N FFT 처리기(821)는 Psymbol(s) 생성기(801)와 Psymbol(s+1) 생성기(802)로부터 각각의 프리엠블 심볼들을 수신할 수 있다.
2N FFT 처리기(821)는 각 심볼 생성기들(801, 802)로부터 수신된 시간 영역의 신호를 주파수 영역의 신호로 변환할 수 있다. 이때, 2개의 프리엠블 심볼의 길이에 해당하므로 2N FFT 처리기(821)에서 2개의 프리엠블 심볼을 한 번에 주파수 영역의 신호로 변환할 수 있다.
시퀀스 상관기(822)는 2N FFT 처리기(821)로부터 수신된 2개의 프리엠블 심볼 길이에 대응한 주파수 영역의 신호와 지연 모호성 FD 시퀀스 생성기(810)의 출력에 대하여 상관을 계산할 수 있다. 2N FFT 처리기(821)로부터 출력된 신호와 지연 모호성 FD 시퀀스 생성기(810)의 출력 신호에 대하여 상관을 계산하는 것은, 지연 모호성 FD 시퀀스 생성기(810)의 컨쥬게이트(conjugate)와 2N FFT 처리기(821)의 출력을 곱하여 구할 수 있다.
시퀀스 상관기(822)에서 상관 처리가 이루어진 신호는 2N 길이를 갖는 2개의 신호들을 이용하여 상관 처리를 한 것이기 때문에 2N 길이의 신호이다. 따라서 2N IFFT 처리기(823)는 시퀀스 상관기(822)의 출력을 다시 시간 영역의 신호로 변환시킬 수 있다. 2N IFFT 처리기(823)의 입력이 2N 길이기 때문에 2N 길이의 IFFT를 수행하게 된다.
2N IFFT 처리기(823)의 출력 중 처음부터 N개의 출력은 전력 계산기(824)로 입력되고, 나머지 N개의 입력은 샘플 제거기(825)로 입력될 수 있다. 전력 계산기(824)는 N개의 입력에 대하여 복소수의 절대값 제곱을 수행하여 샘플의 전력을 계산할 수 있다.
또한 샘플 제거기(825)는 입력을 제거할 수 있다. 이는 도 6에서 설명한 바와 같이 0부터 N-1개의 샘플만 필요하기 때문이다. 따라서 샘플 제거기(825)의 입력 제거는, 0 ~ N-1개의 샘플만 필요하기 때문에 뒤의 N개 만큼을 제거하는 과정이 될 수 있다.
안테나 결합기(826)는 전력 계산기(824)의 출력을 수신하여 안테나 별로 계산된 전력의 합을 계산할 수 있다. 안테나 결합기(826)는 앞서 도 7b에서 설명한 안테나 결합기들(733-1, 733-2, 733-3)과 동일한 형태의 계산을 수행할 수 있다. 안테나 결합기(826)의 출력은 도 7c에서 설명한 바와 같이 지연 추정기(743)로 입력될 수 있다.
도 8b는 본 개시의 실시예에 따른 지연 모호성 FD 시퀀스 생성기 및 지연 모호성 전력 계산기의 구성을 설명하기 위한 도면이다.
도 8b를 참고하면, 도 7a에서 설명한 FD 시퀀스 생성기(760)는 동일한 참조부호를 사용하고 있으며, N FFT 처리기들(803, 804)에 대해서는 새로운 참조부호를 사용하기로 한다.
도 8b에 예시한 지연 모호성 FD 시퀀스 생성기(830)는 도 7c에서 설명한 지연 모호성 FD 시퀀스 생성기(741)을 구성하는 하나의 실시예가 될 수 있다. 또한 전력 지연 모호성 계산기들(742-1. 742-2, 742-3, 742-4, 742-4, 742-5, 742-6)은 앞서 설명한 바와 같이 모두 동일한 구성을 가질 수 있다. 도 8b에서도 앞서 도 8a에서 설명한 바와 같이 하나의 전력 지연 모호성 계산기에 대하여 840의 참조부호를 사용하였다. 따라서 도 7c의 전력 지연 모호성 계산기들을 도 8b의 실시 예에 따라 구현하는 경우 참조부호 840의 구성을 가질 수 있다.
먼저 지연 모호성 FD 시퀀스 생성기(830)의 구성을 살펴보면, 도 8a에서 설명한 바와 달리 2배(2x) 보간기(0)(831)로 지연 모호성 FD 시퀀스 생성기(830)가 구현될 수 있다. 지연 모호성 FD 시퀀스 생성기(830)는 FD 시퀀스 생성기(760)의 출력인 sfd[i]을 수신할 수 있다. 지연 모호성 FD 시퀀스 생성기(830)는 sfd[i]에 기반하여 보간(interpolation) 수행하고, 지연 모호성을 검출하기 위해 주파수 도메인의 시퀀스를 생성하고, 상기 생성된 시퀀스를 출력할 수 있다. FD 시퀀스 생성기(760)의 출력은 sfd[i]이고, i는 앞서 설명한 바와 같이 0부터 N-1까지의 값을 가질 수 있으며, N은 자연수이다. 2배 보간기(0)(831)에서의 출력을 sfdamb[j]라 하면, 앞서 도 8a에서 설명한 바와 같이 j는 0부터 2N-1까지의 값을 가질 수 있으며, N은 자연수이다. 즉, 2배 보간기(0)(831)는 2N 길이의 FD 시퀀스를 생성할 수 있다. 2배 보간기(0)(831)의 출력 시퀀스는 sfdamb[j]라 하면, j는 0부터 2N-1까지의 값을 가질 수 있으며, N은 자연수이다.
도 8a를 참조하면, Psymbol(s) 생성기(801)와 Psymbol(s+1) 생성기(802)로부터의 출력이 지연 모호성 전력 계산기(820)의 입력으로 사용되었다. 하지만, 도 8b의 실시예에서는 N FFT 처리기들(803, 804)의 출력이 지연 모호성 전력 계산기(840)의 입력으로 사용될 수 있다.
전력 지연 모호성 계산기(820)는 도 7c에서 설명한 바와 같이 인접한 2개의 프리엠블 심볼을 입력으로 한다. 따라서 2개의 인접한 프리엠블 심볼들을 처리하는 N FFT 처리기들(803, 804)로부터 프리엠블 심볼들을 수신할 수 있다. 구체적으로 전력 지연 모호성 계산기(820)의 서로 다른 2개의 2x 보간기들(841, 842)로 입력될 수 있다.
2x 보간기(0)(841)는 N FFT 처리기(803)의 출력을 입력으로 하고, 2x 보간기(1)(842)는 N FFT 처리기(804)의 출력을 입력으로 하여, 각각 2배의 길이가 되도록 보간을 수행하여 출력할 수 있다. 구체적으로 2x 보간기(0)(841)는 N FFT 처리기(803)로부터 출력된 yfft[s,i]을 보간하여 출력하고, 2x 보간기(1)(842)는 N FFT 처리기(804)로부터 출력된 yfft[s+1]을 보간하여 출력할 수 있다. 여기서 s 값은 앞서 살핀 바와 같이
Figure PCTKR2023002169-appb-img-000006
이 될 수 있다. 또한 N은 자연수이다.
가산기(843)는 2x 보간기(0)(841)의 출력과 2x 보간기(1)(842)의 출력 값을 더하여 시퀀스 상관기(844)로 제공할 수 있다.
시퀀스 상관기(844)는 2x 보간기(0)(831)와 가산기(843)의 각 출력들을 입력으로 하여 상관을 계산할 수 있다. 2x 보간기(0)(831)로부터 출력된 신호와 가산기(843)의 출력 신호에 대하여 상관을 계산하는 것은, 2x 보간기(0)(831)의 컨쥬게이트(conjugate) 가산기(843)의 출력을 곱하여 구할 수 있다.
시퀀스 상관기(844)에서 상관 처리가 이루어진 신호는 2N 길이를 갖는 2개의 신호들을 이용하여 상관 처리를 한 것이기 때문에 2N 길이의 신호이다. 따라서 2N IFFT 처리기(845)는 시퀀스 상관기(844)의 출력을 다시 시간 영역의 신호로 변환시킬 수 있다. 2N IFFT 처리기(845)의 입력이 2N 길이기 때문에 2N 길이의 IFFT를 수행하게 된다.
2N IFFT 처리기(823)의 출력 중 처음부터 N개의 출력은 전력 계산기(846)로 입력되고, 나머지 N개의 입력은 샘플 제거기(847)로 입력될 수 있다. 전력 계산기(846)는 N개의 입력에 대하여 복소수의 절대값 제곱을 수행하여 샘플의 전력을 계산할 수 있다.
또한 샘플 제거기(847)는 입력을 제거할 수 있다. 이는 도 6에서 설명한 바와 같이 0부터 N-1개의 샘플만 필요하기 때문이다. 따라서 샘플 제거기(847)의 입력 제거는, 0 ~ N-1개의 샘플(Sample)만 필요하기 때문에 뒤의 N개 만큼을 제거하는 과정이 될 수 있다.
안테나 결합기(848)는 전력 계산기(846)의 출력을 수신하여 안테나 별로 계산된 전력의 합을 계산할 수 있다. 안테나 결합기(848)는 앞서 도 7b에서 설명한 안테나 결합기들(733-1, 733-2, 733-3)과 동일한 형태의 계산을 수행할 수 있다. 안테나 결합기(848)의 출력은 도 7c에서 설명한 바와 같이 지연 추정기(743)로 입력될 수 있다.
이상에서 설명한 2x 보간기(0)(831)와 전력 지연 모호성 계산기(840)에 포함된 2x 보간기(0)(841) 및 2x 보간기(1)(842)에서 이루어지는 보간 방법을 수학식으로 표현하면, 아래 <수학식 4> 및 <수학식 5>와 같이 표현될 수 있다. <수학식 4>에서는 2x 보간기(0)(841) 및 2x 보간기(1)(842)의 입력 중 짝수(even) 번째 출력에 대한 처리가 이루어지는 경우이고, <수학식 5>는 2x 보간기(0)(841) 및 2x 보간기(1)(842)에서 홀수(odd) 번째 출력에 대한 처리가 이루어지는 경우를 나타낸다.
Figure PCTKR2023002169-appb-img-000007
여기서 i는 앞서 설명한 바와 같이 0부터 N-1까지의 값을 가질 수 있으며, N은 자연수이다.
Figure PCTKR2023002169-appb-img-000008
위 수학식에서도 i는 0부터 N-1까지의 값을 가질 수 있으며, N은 자연수이다. 또한 p는 합(summation)의 인덱스(index)로, 보간(interpolation)에 사용되는 톤(tone)의 위치를 나타내며, q는 0~1의 값을 가지며, 2개의 보간기(interpolator)에 대한 인덱스(index)이다.
위 <수학식 5>에서 w[q,p]는 보간을 위한 가중치(weight)를 나타내며, 아래의 <수학식 6>과 같은 방법으로 계산할 수 있다.
Figure PCTKR2023002169-appb-img-000009
위 <수학식 5>의 복잡도를 감소시키기 위해 <수학식 5>는 아래의 <수학식 7>과 같이 근사화할 수 있으며, T가 1일 때 p=0,1의 가중치만을 이용하므로, 선형 보간(linear interpolation)을 의미할 수 있다.
Figure PCTKR2023002169-appb-img-000010
도 9a, 도 9b, 도 9c는 본 개시의 다양한 실시예들에 따른 지연 모호성 검출부의 지연 추정기에서 지연을 추정하는 경우의 제어 흐름을 설명하기 위한 도면이다.
이하 도 9a 내지 도 9c를 참조하여 지연 추정기(743)에서 이루어지는 지연 모호성을 추정하는 동작에 대하여 살펴보기로 한다.
지연 추정기(743)는 지연 추정이 시작되면, 900동작에서 변수 m과 n을 각각 0으로 초기화할 수 있다. 여기서 변수 m과 n은 기지국에서 프리엠블 심볼 지연의 확장을 결정할 수 있도록 하기 위한 변수가 될 수 있다. 앞서 본 개시에서 설명한 바와 같이 기지국은 하나의 프리엠블 심볼 길이보다 긴 길이로 지연된 프리엠블 심볼을 수신하도록 하기 위한 방안들을 설명하였다. 이에 따라 지연 추정기(743)는 2개의 프리엠블 심볼 길이 또는 그 이상의 프리엠블 심볼 길이만큼 지연되어 프리엠블이 수신되더라도 이를 검출할 수 있어야 한다.
따라서 지연 추정기(743)는 902동작에서 n 값이 M-1보다 작은가를 검사할 수 있다. n이 M-1보다 작은 경우 904동작으로 진행하고, n이 M-1보다 크거나 같은 경우 도 9c의 924동작으로 진행한다. 여기서 M은 기지국에서 허용하는 프리엠블의 지연에 대한 값이 될 수 있다. 앞서 설명에서 표준에 따르면 기지국은 최대 1개의 프리엠블 심볼 길이만큼의 지연만을 허용할 수 있다. 하지만 본 개시에서는 M개의 프리엠블 심볼 길이(여기서 M은 2 이상의 자연수)만큼 지연을 검출하도록 하였으므로, n 값이 (M-1)의 값보다 작은가를 검사하는 것은 M-1번의 비교를 통해 M 심볼 내의 심볼 지연(Delay)을 찾기 위함이다.
902동작의 검사결과 n이 M-1보다 작은 경우 지연 추정기(743)는 904동작에서 J 값을 M-n-1로 설정하고, 변수 k와 AmbA 및 AmbB를 모두 0으로 초기화 할 수 있다. 여기서 J는 비교하는 두 개의 모호 에너지(ambiguity energy)에서 DAsymbol의 차이를 나타내는 변수가 될 수 있다. 0 심볼 지연(symbol delay)와 4 심볼 지연(symbol delay)의 모호 에너지를 비교한다면, J는 4가 된다. 본 개시에 따른 제어 흐름에 따를 때, 지연 추정기(743)는 시작 시 0 심볼 지연의 에너지와 M-1 심볼 지연의 에너지를 비교한다. 0 심볼 지연의 에너지가 M-1 심볼 지연의 에너지보다 작으면, 지연 추정기(743)는 다음 단계에서 1심볼 지연과 M-1 심볼 지연을 비교할 수 있다. 예를 들어, 단계별로 심볼 지연을 하나씩 줄여가면서, 반복이 수행될 수 있다. 따라서 최종적으로 x심볼 지연과 x+1 심볼 지연을 비교하여 비교된 에너지들 중 큰 심볼 에너지 하나를 선택하는 동작이 될 수 있다. 또한 AmbA와 AmbB는 앞선 도 7c에서 설명한 바와 같이 비교하고자 하는 심볼들의 에너지 합이 될 수 있다. 또한 k는 현재 비교하는 2개의 심볼 지연들에서 DAsymbol 차이만큼 더하기 위한 변수가 될 수 있다.
900동작에서 m 값은 0으로 설정되었기 때문에 J 값은 M-1의 값이 되며, 변수 k와 AmbA 및 AmbB는 모두 0의 값으로 설정될 수 있다.
이후 지연 추정기(743)는 906동작에서 k 값이 J보다 작은가를 검사할 수 있다. 지연 추정기(743)는 906동작의 검사결과 k 값이 J 보다 작은 경우 908동작으로 진행하고, k 값이 J 보다 크거나 같은 경우 도 9b의 918동작으로 진행할 수 있다.
지연 추정기(743)는 906동작에서 908동작으로 진행하면, k 값이 (S+1)의 값보다 작은가를 식별할 수 있다. 여기서 S는 프리엠블 심볼의 개수가 될 수 있다. 따라서 908동작은 k 값이 프리엠블 범위 내에 있는가를 식별하기 위한 동작이 될 수 있다. 지연 추정기(743)는 908동작의 검사결과 k 값이 (S+1)의 값보다 작은 경우 910동작으로 진행하고 k 값이 (S+1)의 값보다 크거나 같은 경우 912동작으로 진행할 수 있다.
지연 추정기(743)는 910동작에서 AmbA 값을 Yamb[2 X (m+k), DF]로 계산할 수 있다. Yamb[2 X (m+k), DF]는 앞서 설명한 도 7c에서 지연 모호성 전력 계산기들 중 특정한 전력 계산기의 출력이 될 수 있다. 또한 DF는 전파 지연 및 다중 경로의 지연에 의한 fractional delay로, 최대 에너지 검출부(734)에서 검출된 값이 될 수 있다.
이후 지연 추정기(743)는 912동작에서 k 값이 (J-S-1)보다 크거나 같은지를 식별할 수 있다. 이와 같은 비교는 도 5 및 도 7c에서 설명한 바와 같다. 예컨대, 도 5에서와 같이 1심볼 차이의 모호성 에너지 비교 시에 서로 차이가 발생하는 2개의 에너지 즉, AmbA = DAsymbol[0,0]와 AmbB = DAsymbol[1,S]만을 비교함으로써 계산할 수 있다. 이는 도 7c를 참조하면, AmbA = Yamb[0,DF]로, 도 5에서 설명한 DAsymbol[0,0]이 되며, AmbB = Yamb[1,DF]로 도 5에서 설명한 DAsymbol[1,S]가 될 수 있다. 만약 2심볼 차이가 있는 2개의 모호성 에너지(Ambiguity energy)이 비교 시에 AmbA와 AmbB는 각각 아래와 같이 설정될 수 있다.
AmbA = Yamb[0,DF] + Yamb[2,DF]로, 도 5에서는 DAsymbol[0,0]+ DAsymbol[0,1]에 대응할 수 있다.
AmbB = Yamb[1,DF] + Yamb[3,DF]로, 도 5의 경우 DAsymbol[2,S-1] + DAsymbol[2,S]에 대응할 수 있다.
912동작의 식별 결과 k 값이 (J-S-1)보다 크거나 같은 경우 지연 추정기(743)는 914동작으로 진행하고, k 값이 (J-S-1)보다 작은 경우 916동작으로 진행할 수 있다.
지연 추정기(743)는 914동작에서 AmbB를 Yamb[2 X (m+k)+1, DF]로 계산할 수 있다. 이후 지연 추정기(743)는 916동작에서 k 값을 1 증가시킨 후 906동작으로 진행할 수 있다.
한편 906동작에서 k 값이 J 값보다 크거나 같은 경우 지연 추정기(743)는 도 9b의 918동작으로 진행할 수 있다. 지연 추정기(743)는 918동작에서 AmbA 값이 AmbB 값보다 작은지를 식별할 수 있다. 이 동작은 AmbA 값과 AmbB 값에서 공통 부분을 제외한 차이가 있는 에너지만을 비교하는 과정이 될 수 있다. 만일 AmbA 값이 AmbB 값보다 작은 경우 920동작으로 진행하여 m 값을 1 증가시킬 수 있다. 여기서, m은 비교하는 AmbA에 해당하는 심볼 지연 값을 나타낸다. M이 4인 예에서, m이 0에서 시작할 때, 0심볼과 3심볼을 비교할 수 있다. 이때 3심볼의 에너지가 크면, 이후 m이 1증가하고(m=1), 이에 따라 1심볼과 3심볼을 비교할 수 있다. 비교 결과 1심볼이 큰 경우를 가정하면, 다시 m은 1을 유지하며, 1심볼과 2심볼을 비교할 수 있다. 이러한 비교 과정을 통해 m 값의 유지 또는 증가가 이루어지고, 이에 기반하여 심볼 간격들 간의 에너지 비교가 이루어질 수 있다.
지연 추정기(743)는 918동작에서 또는 920동작에서 922동작으로 진행하는 경우 n 값을 1 증가시킨 후 도 9a의 902동작으로 진행할 수 있다.
한편, 902동작의 검사 결과 n 값이 (M-1) 보다 작지 않은 경우 즉, n 값이 (M-1)과 같거나 또는 (M-1)보다 큰 경우 도 9c의 924동작으로 진행할 수 있다. 지연 추정기(743)는 924동작에서 DT 값을 앞서 설명한 바와 프리엠블 심볼단위의 지연(m)에 N을 곱한 값과 DF 값의 합(DT = m X N + DF)으로 설정한 후 지연 추정을 완료할 수 있다.
이상에서 설명한 방법에 따라 기지국의 프리엠블 검출기 즉, PRACH 검출기(detector)는 기지국이 측정할 수 있는 PRACH 측정 범위가 하나의 프리엠블 심볼 범위에서 M개의 프리엠블 심볼 범위까지 확장될 수 있다. 이는 위의 <표 1>에서 살핀 바와 같이 극도로 좁은 범위만 커버할 수 있는 기지국의 범위를 확장할 수 있는 효과를 가질 수 있다. 또한 기지국에서 PRACH 검출기에서 수신된 프리엠블에 기반하여 단말과 기지국 간의 거리를 예측할 수 있으므로, 데이터의 송/수신에도 이를 활용할 수 있다. 뿐만 아니라 기지국에서 프리엠블 신호를 추정함에 있어 신호의 성능 열화를 방지할 수 있다.
본 개시의 실시예에 따라, 기지국에서 임의 접속(random access) 채널의 프리엠블(preamble) 신호를 검출하기 위한 장치가 제공된다. 상기 장치는, 각 안테나마다 임의 접속 채널을 통해 제3 시간 동안 프리엠블 심볼들을 수신하여 프리엠블 심볼 단위로 변환하기 위한 프리엠블 심볼 단위 데이터 생성부를 포함할 수 있다. 상기 제3 시간은 프리엠블 바디를 구성하는 상기 프리엠블 심볼들의 전송에 필요한 제1 시간과 적어도 둘 이상의 프리엠블 심볼들이 전송되는 제2 시간의 합일 수 있다. 상기 장치는 상기 프리엠블 심볼 단위 데이터 생성부의 각 출력을 각각 고속 퓨리에 변환하기 위한 제1 고속 퓨리에 변환 처리부를 포함할 수 있다. 상기 장치는 상기 프리엠블 바디에 사용된 프리엠블 시퀀스와 동일한 프리엠블 시퀀스를 생성하기 위한 제1 시퀀스 생성기를 포함할 수 있다. 상기 장치는 각 안테나마다 상기 제1 고속 퓨리에 변환된 심볼들에 대하여 상기 프리엠블 시퀀스를 이용하여 상기 프리엠블 심볼들 각각의 심볼 전력을 계산하고, 각 안테나마다 상기 전력 계산된 프리엠블 심볼들 내에서 상기 제1 시간에 대응하는 연속하는 프리엠블 심볼들마다 넌코히어런트(non-coherent) 합을 계산하고, 각 안테나 별로 동일한 위치의 프리엠블 심볼들에 대하여 계산된 넌코히어런트 합을 결합하고, 상기 결합된 넌코히어런트 합들 중 최대 에너지 값과 상기 최대 에너지 값을 갖는 상기 프리엠블 심볼들의 제1 지연 값(DF)을 검출하도록 구성되는 커버리지 확장 검출부를 포함할 수 있다. 상기 장치는 상기 제3 시간 동안 수신된 프리엠블 심볼들에서 연속된 2개의 프리엠블 심볼들에 대하여 상기 프리엠블 시퀀스를 이용하여 전력을 계산하고, 상기 연속된 2개의 프리엠블 심볼들의 전력을 이용하여 상기 프리엠블 심볼들의 제2 지연 값(DT)을 추정하도록 구성되는 지연 모호성 검출부를 포함할 수 있다. 상기 장치는 상기 제2 지연 값과 상기 최대 에너지 값을 이용하여 프리엠블의 수신 여부를 결정하도록 구성되는 프리엠블 결정부를 포함할 수 있다.
예를 들어, 상기 커버리지 확장 검출부는, 상기 제1 시퀀스 생성기의 출력을 이용하여 각 안테나마다 상기 제1 고속 퓨리에 변환기들에 의해 고속 퓨리에 변환된 심볼들 각각에 대한 프리엠블 심볼의 전력을 계산하기 위한 심볼 전력 계산기들을 포함할 수 있다. 상기 커버리지 확장 검출부는, 각 안테나마다 상기 전력 계산된 프리엠블 심볼들 내에서 상기 제1 시간에 대응하는 연속하는 프리엠블 심볼들 단위로 넌코히어런트 합을 계산하기 위한 넌코히어런트 합 계산기들을 포함할 수 있다. 상기 커버리지 확장 검출부는, 각 안테나마다 동일한 위치의 프리엠블 심볼들에 대하여 계산된 넌코히어런트 합을 결합하기 위한 제1 안테나 결합기들을 포함할 수 있다. 상기 커버리지 확장 검출부는, 상기 제1 안테나 결합기들의 출력을 이용하여 상기 결합된 넌코히어런트 합들 중 최대 에너지 값과 상기 최대 에너지 값을 갖는 상기 프리엠블 심볼들의 제1 지연 값을 계산하여 출력하기 위한 최대 에너지 검출부를 포함할 수 있다.
예를 들어, 상기 심볼 전력 계산기들 각각은, 상기 프리엠블 시퀀스를 이용하여 상기 제1 고속 퓨리에 변환된 프리엠블 심볼과 시퀀스 상관을 수행하기 위한 시퀀스 상관기를 포함할 수 있다. 상기 심볼 전력 계산기들 각각은, 상기 시퀀스 상관된 신호를 역 고속 퓨리에 변환하기 위한 제1 역 고속 퓨리에 변환기를 포함할 수 있다. 상기 심볼 전력 계산기들 각각은, 상기 제1 역 고속 퓨리에 변환된 신호의 전력을 계산하기 위한 제1 전력 계산기를 포함할 수 있다.
예를 들어, 상기 지연 모호성 검출부는, 상기 제1 시퀀스 생성기의 출력을 이용하여 제2 시퀀스를 생성하기 위한 제2 시퀀스 생성기를 포함할 수 있다. 상기 지연 모호성 검출부는, 상기 제2 시퀀스 생성기의 출력을 이용하여 상기 수신된 프리엠블 심볼들 중에서 연속된 2개의 프리엠블 심볼들에 대한 전력을 계산하기 위한 제2 전력 계산기들를 포함할 수 있다. 상기 지연 모호성 검출부는, 상기 제1 지연 값과 상기 제2 전력 계산기들의 출력을 이용하여 상기 제2 지연 값을 추정하기 위한 지연 추정기를 포함할 수 있다.
예를 들어, 상기 제2 시퀀스 생성기는, 상기 제1 시퀀스 생성기의 출력을 역 고속 퓨리에 변환하기 위한 제2 역 고속 퓨리에 변환기를 포함할 수 있다. 상기 제2 시퀀스 생성기는, 상기 제1 시퀀스 생성기의 프리엠블 시퀀스 길이만큼의 제로(0) 값을 출력하기 위한 제로 패더를 포함할 수 있다. 상기 제2 시퀀스 생성기는, 상기 제2 역 고속 퓨리에 변환기의 출력과 상기 제로 패더의 출력을 결합하여 고속 퓨리에 변환하기 위한 제2 고속 퓨리에 변환기 포함할 수 있다.
예를 들어, 상기 제2 전력 계산기들 각각은, 상기 연속된 2개의 프리엠블 심볼들을 한 번에 고속 퓨리에 변환하기 위한 제3 고속 퓨리에 변환기를 포함할 수 있다. 상기 제2 전력 계산기들 각각은, 상기 제2 시퀀스 생성기의 출력을 이용하여 상기 제2 고속 퓨리에 변환된 심볼과 상관을 계산하기 위한 제2 시퀀스 상관기를 포함할 수 있다. 상기 제2 전력 계산기들 각각은, 상기 제2 시퀀스 상관기의 출력을 역 고속 퓨리에 변환하기 위한 제3 역 고속 퓨리에 변환기를 포함할 수 있다. 상기 제2 전력 계산기들 각각은, 상기 제3 역 고속 퓨리에 변환된 출력에서 하나의 프리엠블 심볼 길이만큼에 대해서만 전력을 계산하기 위한 전력 계산기를 포함할 수 있다. 상기 제2 전력 계산기들 각각은, 상기 전력 계산이 이루어지지 않는 신호를 제거하기 위한 샘플 제거기를 포함할 수 있다. 상기 제2 전력 계산기들 각각은, 각 안테나 별로 동일한 프리엠블 심볼에 대하여 전력 계산된 값들을 결합하기 위한 제2 안테나 결합기를 포함할 수 있다.
예를 들어, 상기 제2 시퀀스 생성기는, 상기 제1 시퀀스 생성기의 출력을 이용하여 2배의 길이가 되도록 보간(interpolation)을 수행하기 위한 제1 보간기를 포함할 수 있다.
예를 들어, 상기 제2 전력 계산기들 각각은, 상기 연속된 2개의 프리엠블 심볼들에 대하여 하나의 프리엠블 심볼마다 2배의 길이가 되도록 연산하기 위한 제2 보간기 및 제3 보간기를 포함할 수 있다. 상기 제2 전력 계산기들 각각은, 상기 제2 보간기 및 제3 보간기의 출력을 가산하기 위한 가산기를 포함할 수 있다. 상기 제2 전력 계산기들 각각은, 상기 제2 시퀀스 생성기의 출력을 이용하여 상기 가산기의 출력과 상관을 계산하기 위한 제3 시퀀스 상관기를 포함할 수 있다. 상기 제2 전력 계산기들 각각은, 상기 제3 시퀀스 상관기의 출력을 역 고속 퓨리에 변환하기 위한 제4 역 고속 퓨리에 변환기를 포함할 수 있다. 상기 제2 전력 계산기들 각각은, 상기 제4 역 고속 퓨리에 변환된 출력에서 하나의 프리엠블 심볼 길이만큼에 대해서만 전력을 계산하기 위한 전력 계산기를 포함할 수 있다. 상기 제2 전력 계산기들 각각은, 상기 전력 계산이 이루어지지 않는 신호를 제거하기 위한 샘플 제거기를 포함할 수 있다. 각 안테나 별로 동일한 프리엠블 심볼에 대하여 전력 계산된 값들을 결합하기 위한 제3 안테나 결합기를 포함할 수 있다. 예를 들어, 상기 프리엠블 결정부는, 상기 프리엠블이 수신된 것으로 결정된 경우 상기 프리엠블의 수신 위치를 더 결정하도록 구성될 수 있다.
본 개시의 실시예에 따라, 기지국에서 임의 접속(random access) 채널의 프리엠블(preamble) 신호를 검출하기 위한 방법은, 각 안테나마다 임의 접속 채널을 통해 제3 시간 동안 프리엠블 신호를 수신하는 단계를 포함할 수 있다. 상기 제3 시간은 프리엠블 바디를 구성하는 상기 프리엠블 심볼들의 전송에 필요한 제1 시간과 적어도 둘 이상의 프리엠블 심볼이 전송되는 제2 시간의 합일 수 있다. 상기 방법은 상기 제3 시간 동안 수신된 프리엠블 심볼들을 하나의 프리엠블 심볼 단위로 분할하는 단계를 포함할 수 있다. 상기 방법은 상기 분할된 각 프리엠블 심볼들을 각각 고속 퓨리에 변환하는 제1 고속 퓨리에 변환 단계를 포함할 수 있다. 상기 방법은 상기 프리엠블 바디에 사용된 프리엠블 시퀀스와 동일한 제1 프리엠블 시퀀스를 생성하는 단계를 포함할 수 있다. 상기 방법은 각 안테나마다 상기 제1 고속 퓨리에 변환된 심볼들에 대하여 상기 프리엠블 시퀀스를 이용하여 상기 프리엠블 심볼들 각각의 심볼 전력을 계산하는 단계를 포함할 수 있다. 상기 방법은 각 안테나마다 상기 전력 계산된 프리엠블 심볼들 내에서 상기 제1 시간에 대응하는 연속하는 프리엠블 심볼들마다 넌코히어런트(non-coherent) 합을 계산하는 단계를 포함할 수 있다. 상기 방법은 각 안테나마다 상기 동일한 위치의 프리엠블 심볼들에 대하여 계산된 넌코히어런트 합들을 결합하는 단계를 포함할 수 있다. 상기 방법은 상기 넌코히어런트 합의 값들 중 최대 에너지 값을 검출하는 단계를 포함할 수 있다. 상기 방법은 상기 최대 에너지 값을 갖는 연속한 프리엠블 심볼들에 대한 제1 지연 값(DF)을 생성하는 단계를 포함할 수 있다. 상기 방법은 상기 제3 시간 동안 수신된 프리엠블 심볼들에서 연속된 2개의 프리엠블 심볼들에 대하여 상기 프리엠블 시퀀스를 이용하여 전력을 계산하는 단계를 포함할 수 있다. 상기 방법은 상기 연속된 2개의 프리엠블 심볼들의 전력을 이용하여 상기 프리엠블 심볼들의 제2 지연 값(DT)을 추정하는 단계를 포함할 수 있다. 상기 방법은 상기 제2 지연 값과 상기 최대 에너지 값을 이용하여 프리엠블의 수신 여부를 결정하는 단계를 포함할 수 있다.
예를 들어, 상기 방법은 상기 제1 프리엠블 시퀀스를 이용하여 상기 제1 고속 퓨리에 변환된 프리엠블 심볼과 시퀀스 상관을 수행하는 단계를 포함할 수 있다. 상기 방법은 상기 시퀀스 상관된 신호를 역 고속 퓨리에 변환하는 단계를 포함할 수 있다. 상기 방법은 상기 역 고속 퓨리에 변환된 신호의 전력을 계산하는 단계를 포함할 수 있다.
예를 들어, 상기 방법은 상기 프리엠블 시퀀스를 이용하여 상기 프리엠블 시퀀스의 2배 길이가 되는 제2 시퀀스를 생성하는 단계를 포함할 수 있다. 상기 방법은 상기 제2 시퀀스를 이용하여 상기 수신된 프리엠블 심볼들 중에서 연속된 2개의 프리엠블 심볼들에 대한 제2 전력을 계산하는 단계를 포함할 수 있다. 상기 방법은 상기 제1 지연 값과 상기 제2 전력 계산 값들을 이용하여 상기 제2 지연 값을 추정하는 단계를 포함할 수 있다.
예를 들어, 상기 방법은 상기 프리엠블 시퀀스에 역 고속 퓨리에 변환을 수행하는 단계를 포함할 수 있다. 상기 방법은 상기 역 고속 퓨리에 변환된 프리엠블 시퀀스에 동일한 길이의 제로 값을 패딩하는 단계를 포함할 수 있다. 상기 방법은 상기 제로 값이 패딩된 역 고속 퓨리에 변환된 신호를 한 번에 고속 퓨리에 변환하여 생성하는 단계를 더 포함하는, 방법.
예를 들어, 상기 방법은 상기 연속된 2개의 프리엠블 심볼들을 한 번에 고속 퓨리에 변환하는 제3 고속 퓨리에 변환 단계를 포함할 수 있다. 상기 방법은 상기 제2 시퀀스를 이용하여 상기 제2 고속 퓨리에 변환된 심볼과 상관을 계산하는 제2 상관 단계를 포함할 수 있다. 상기 방법은 상기 제2 상관 단계에서 계산된 값을 역 고속 퓨리에 변환하는 제3 역 고속 퓨리에 변환 단계를 포함할 수 있다. 상기 방법은 상기 제3 역 고속 퓨리에 변환된 출력에서 하나의 프리엠블 심볼 길이만큼에 대해서만 전력을 계산하는 단계를 포함할 수 있다. 상기 방법은 상기 전력 계산이 이루어지지 않는 신호를 제거하는 단계를 포함할 수 있다. 상기 방법은 각 안테나 별로 동일한 프리엠블 심볼에 대하여 전력 계산된 값들을 결합하는 단계를 포함할 수 있다.
예를 들어, 상기 방법은 상기 프리엠블 시퀀스를 이용하여 2배의 길이가 되도록 보간(interpolation)을 수행하는 제1 보간 단계를 포함할 수 있다.
예를 들어, 상기 방법은 상기 2개의 연속한 프리엠블 심볼들에 대하여 하나의 프리엠블 심볼마다 2배의 길이가 되도록 연산하는 단계를 포함할 수 있다. 상기 방법은 상기 2배의 길이가 된 2개의 연속한 프리엠블 심볼들을 가산하는 단계를 포함할 수 있다. 상기 방법은 상기 제2 시퀀스 생성기의 출력을 이용하여 상기 가산된 값과 상관을 계산하는 제3 상관 단계를 포함할 수 있다. 상기 방법은 상기 제3 상관된 값을 역 고속 퓨리에 변환하는 제4 역 고속 퓨리에 변환 단계를 포함할 수 있다. 상기 방법은 상기 제4 역 고속 퓨리에 변환된 신호에서 하나의 프리엠블 심볼 길이만큼에 대해서만 전력을 계산하는 단계를 포함할 수 있다. 상기 방법은 상기 전력 계산이 이루어지지 않는 신호를 제거하는 단계를 포함할 수 있다. 상기 방법은 상기 각 안테나 별로 동일한 프리엠블 심볼에 대하여 전력 계산된 값들을 결합하는 단계를 포함할 수 있다.
예를 들어, 상기 방법은 상기 프리엠블이 수신된 것으로 결정된 경우 상기 프리엠블의 수신 위치를 결정하는 단계를 포함할 수 있다.
예를 들어, 상기 방법은 제1 시퀀스 생성기의 출력을 이용하여 각 안테나에 대해 제1 고속 푸리에 변환기에 의해 고속 푸리에 변환된 각 심볼에 대한 프리앰블 심볼의 전력을 심볼 전력 계산기들에 의해 계산하는 단계를 포함할 수 있다. 상기 방법은 각 안테나에 대해 전력 계산된 프리앰블 심볼 내에서 제1 시간 구간에 해당하는 연속된 프리앰블 심볼 단위로 논코히어런트 합산기들에 의해 논코히어런트 합을 계산하는 단계를 포함할 수 있다. 상기 방법은 각각의 안테나에 대해 동일한 위치에서 프리앰블 심볼에 대해 계산된 비일관성 합계를 제1 안테나 커플러들에 의해 결합하는 단계를 포함할 수 있다. 상기 방법은 최대 에너지 검출기에 의해, 제1 안테나 커플러들의 출력을 이용하여 최대 에너지 값을 갖는 프리앰블 심볼의 결합된 비간섭 합과 제1 지연 값 중 최대 에너지 값을 계산하여 출력하는 단계를 포함할 수 있다.
또한 본 명세서와 도면에 개시된 실시 예들은 본 개시의 내용을 쉽게 설명하고, 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 개시의 범위를 한정하고자 하는 것은 아니다. 따라서 본 개시의 범위는 여기에 개시된 실시 예들 이외에도 본 개시의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 개시의 범위에 포함되는 것으로 해석되어야 한다. 예컨대, 도 8a 내지 도 8b에서는 다양한 형태를 예시하고자 하였으나, 본 개시의 모든 형태들을 다 예시할 수 없으며, 본 개시의 사상과 동일한 내용을 기반으로 구성되는 다양한 변형 실시가 가능하다.
본 개시의 내용은 그의 다양한 실시예들을 참조하여 도시되고 설명되었지만, 당업자라면, 첨부된 청구의 범위 및 그 등가물에 의해 정의되는, 본 개시의 사상 및 범위를 벗어나지 않고 형태 및 세부사항의 다양한 변경들이 이루어질 수 있음을 이해할 것이다.

Claims (15)

  1. 기지국에서 임의 접속(random access) 채널의 프리엠블(preamble) 신호를 검출하기 위한 장치에 있어서,
    각 안테나마다 임의 접속 채널을 통해 제3 시간 동안 프리엠블 심볼들을 수신하여 프리엠블 심볼 단위로 변환하기 위한 프리엠블 심볼 단위 데이터 생성부, 상기 제3 시간은 프리엠블 바디를 구성하는 상기 프리엠블 심볼들의 전송에 필요한 제1 시간과 적어도 둘 이상의 프리엠블 심볼들이 전송되는 제2 시간의 합이고;
    상기 프리엠블 심볼 단위 데이터 생성부의 각 출력을 각각 고속 퓨리에 변환하기 위한 제1 고속 퓨리에 변환 처리부;
    상기 프리엠블 바디에 사용된 프리엠블 시퀀스와 동일한 프리엠블 시퀀스를 생성하기 위한 제1 시퀀스 생성기;
    각 안테나마다 상기 제1 고속 퓨리에 변환된 심볼들에 대하여 상기 프리엠블 시퀀스를 이용하여 상기 프리엠블 심볼들 각각의 심볼 전력을 계산하고, 각 안테나마다 상기 전력 계산된 프리엠블 심볼들 내에서 상기 제1 시간에 대응하는 연속하는 프리엠블 심볼들마다 넌코히어런트(non-coherent) 합을 계산하고, 각 안테나 별로 동일한 위치의 프리엠블 심볼들에 대하여 계산된 넌코히어런트 합을 결합하고, 상기 결합된 넌코히어런트 합들 중 최대 에너지 값과 상기 최대 에너지 값을 갖는 상기 프리엠블 심볼들의 제1 지연 값(DF)을 검출하도록 구성되는 커버리지 확장 검출부;
    상기 제3 시간 동안 수신된 프리엠블 심볼들에서 연속된 2개의 프리엠블 심볼들에 대하여 상기 프리엠블 시퀀스를 이용하여 전력을 계산하고, 상기 연속된 2개의 프리엠블 심볼들의 전력을 이용하여 상기 프리엠블 심볼들의 제2 지연 값(DT)을 추정하도록 구성되는 지연 모호성 검출부; 및
    상기 제2 지연 값과 상기 최대 에너지 값을 이용하여 프리엠블의 수신 여부를 결정하도록 구성되는 프리엠블 결정부를 포함하는, 장치.
  2. 제1 항에 있어서, 상기 커버리지 확장 검출부는,
    상기 제1 시퀀스 생성기의 출력을 이용하여 각 안테나마다 상기 제1 고속 퓨리에 변환기들에 의해 고속 퓨리에 변환된 심볼들 각각에 대한 프리엠블 심볼의 전력을 계산하기 위한 심볼 전력 계산기들;
    각 안테나마다 상기 전력 계산된 프리엠블 심볼들 내에서 상기 제1 시간에 대응하는 연속하는 프리엠블 심볼들 단위로 넌코히어런트 합을 계산하기 위한 넌코히어런트 합 계산기들:
    각 안테나마다 동일한 위치의 프리엠블 심볼들에 대하여 계산된 넌코히어런트 합을 결합하기 위한 제1 안테나 결합기들; 및
    상기 제1 안테나 결합기들의 출력을 이용하여 상기 결합된 넌코히어런트 합들 중 최대 에너지 값과 상기 최대 에너지 값을 갖는 상기 프리엠블 심볼들의 제1 지연 값을 계산하여 출력하기 위한 최대 에너지 검출부를 포함하는, 장치.
  3. 제2 항에 있어서, 상기 심볼 전력 계산기들 각각은,
    상기 프리엠블 시퀀스를 이용하여 상기 제1 고속 퓨리에 변환된 프리엠블 심볼과 시퀀스 상관을 수행하기 위한 시퀀스 상관기;
    상기 시퀀스 상관된 신호를 역 고속 퓨리에 변환하기 위한 제1 역 고속 퓨리에 변환기; 및
    상기 제1 역 고속 퓨리에 변환된 신호의 전력을 계산하기 위한 제1 전력 계산기를 포함하는, 장치.
  4. 제1 항에 있어서, 상기 지연 모호성 검출부는,
    상기 제1 시퀀스 생성기의 출력을 이용하여 제2 시퀀스를 생성하기 위한 제2 시퀀스 생성기;
    상기 제2 시퀀스 생성기의 출력을 이용하여 상기 수신된 프리엠블 심볼들 중에서 연속된 2개의 프리엠블 심볼들에 대한 전력을 계산하기 위한 제2 전력 계산기들; 및
    상기 제1 지연 값과 상기 제2 전력 계산기들의 출력을 이용하여 상기 제2 지연 값을 추정하기 위한 지연 추정기를 포함하는, 장치.
  5. 제4 항에 있어서, 상기 제2 시퀀스 생성기는,
    상기 제1 시퀀스 생성기의 출력을 역 고속 퓨리에 변환하기 위한 제2 역 고속 퓨리에 변환기;
    상기 제1 시퀀스 생성기의 프리엠블 시퀀스 길이만큼의 제로(0) 값을 출력하기 위한 제로 패더; 및
    상기 제2 역 고속 퓨리에 변환기의 출력과 상기 제로 패더의 출력을 결합하여 고속 퓨리에 변환하기 위한 제2 고속 퓨리에 변환기 포함하는, 장치.
  6. 제5 항에 있어서, 상기 제2 전력 계산기들 각각은,
    상기 연속된 2개의 프리엠블 심볼들을 한 번에 고속 퓨리에 변환하기 위한 제3 고속 퓨리에 변환기;
    상기 제2 시퀀스 생성기의 출력을 이용하여 상기 제2 고속 퓨리에 변환된 심볼과 상관을 계산하기 위한 제2 시퀀스 상관기;
    상기 제2 시퀀스 상관기의 출력을 역 고속 퓨리에 변환하기 위한 제3 역 고속 퓨리에 변환기;
    상기 제3 역 고속 퓨리에 변환된 출력에서 하나의 프리엠블 심볼 길이만큼에 대해서만 전력을 계산하기 위한 전력 계산기;
    상기 전력 계산이 이루어지지 않는 신호를 제거하기 위한 샘플 제거기; 및
    각 안테나 별로 동일한 프리엠블 심볼에 대하여 전력 계산된 값들을 결합하기 위한 제2 안테나 결합기를 포함하는, 장치.
  7. 제4 항에 있어서, 상기 제2 시퀀스 생성기는,
    상기 제1 시퀀스 생성기의 출력을 이용하여 2배의 길이가 되도록 보간(interpolation)을 수행하기 위한 제1 보간기를 포함하는, 장치.
  8. 제7 항에 있어서, 상기 제2 전력 계산기들 각각은,
    상기 연속된 2개의 프리엠블 심볼들에 대하여 하나의 프리엠블 심볼마다 2배의 길이가 되도록 연산하기 위한 제2 보간기 및 제3 보간기;
    상기 제2 보간기 및 제3 보간기의 출력을 가산하기 위한 가산기;
    상기 제2 시퀀스 생성기의 출력을 이용하여 상기 가산기의 출력과 상관을 계산하기 위한 제3 시퀀스 상관기;
    상기 제3 시퀀스 상관기의 출력을 역 고속 퓨리에 변환하기 위한 제4 역 고속 퓨리에 변환기;
    상기 제4 역 고속 퓨리에 변환된 출력에서 하나의 프리엠블 심볼 길이만큼에 대해서만 전력을 계산하기 위한 전력 계산기;
    상기 전력 계산이 이루어지지 않는 신호를 제거하기 위한 샘플 제거기; 및
    각 안테나 별로 동일한 프리엠블 심볼에 대하여 전력 계산된 값들을 결합하기 위한 제3 안테나 결합기를 포함하는, 장치.
  9. 제1 항에 있어서, 상기 프리엠블 결정부는,
    상기 프리엠블이 수신된 것으로 결정된 경우 상기 프리엠블의 수신 위치를 더 결정하도록 구성되는, 장치.
  10. 기지국에서 임의 접속(random access) 채널의 프리엠블(preamble) 신호를 검출하기 위한 방법에 있어서,
    각 안테나마다 임의 접속 채널을 통해 제3 시간 동안 프리엠블 신호를 수신하는 단계, 상기 제3 시간은 프리엠블 바디를 구성하는 상기 프리엠블 심볼들의 전송에 필요한 제1 시간과 적어도 둘 이상의 프리엠블 심볼이 전송되는 제2 시간의 합이고;
    상기 제3 시간 동안 수신된 프리엠블 심볼들을 하나의 프리엠블 심볼 단위로 분할하는 단계;
    상기 분할된 각 프리엠블 심볼들을 각각 고속 퓨리에 변환하는 제1 고속 퓨리에 변환 단계;
    상기 프리엠블 바디에 사용된 프리엠블 시퀀스와 동일한 제1 프리엠블 시퀀스를 생성하는 단계;
    각 안테나마다 상기 제1 고속 퓨리에 변환된 심볼들에 대하여 상기 프리엠블 시퀀스를 이용하여 상기 프리엠블 심볼들 각각의 심볼 전력을 계산하는 단계;
    각 안테나마다 상기 전력 계산된 프리엠블 심볼들 내에서 상기 제1 시간에 대응하는 연속하는 프리엠블 심볼들마다 넌코히어런트(non-coherent) 합을 계산하는 단계;
    각 안테나마다 상기 동일한 위치의 프리엠블 심볼들에 대하여 계산된 넌코히어런트 합들을 결합하는 단계;
    상기 넌코히어런트 합의 값들 중 최대 에너지 값을 검출하는 단계;
    상기 최대 에너지 값을 갖는 연속한 프리엠블 심볼들에 대한 제1 지연 값(DF)을 생성하는 단계;
    상기 제3 시간 동안 수신된 프리엠블 심볼들에서 연속된 2개의 프리엠블 심볼들에 대하여 상기 프리엠블 시퀀스를 이용하여 전력을 계산하는 단계;
    상기 연속된 2개의 프리엠블 심볼들의 전력을 이용하여 상기 프리엠블 심볼들의 제2 지연 값(DT)을 추정하는 단계; 및
    상기 제2 지연 값과 상기 최대 에너지 값을 이용하여 프리엠블의 수신 여부를 결정하는 단계를 포함하는, 방법.
  11. 제10 항에 있어서,
    상기 제1 프리엠블 시퀀스를 이용하여 상기 제1 고속 퓨리에 변환된 프리엠블 심볼과 시퀀스 상관을 수행하는 단계;
    상기 시퀀스 상관된 신호를 역 고속 퓨리에 변환하는 단계; 및
    상기 역 고속 퓨리에 변환된 신호의 전력을 계산하는 단계를 더 포함하는, 방법.
  12. 제10 항에 있어서,
    상기 프리엠블 시퀀스를 이용하여 상기 프리엠블 시퀀스의 2배 길이가 되는 제2 시퀀스를 생성하는 단계;
    상기 제2 시퀀스를 이용하여 상기 수신된 프리엠블 심볼들 중에서 연속된 2개의 프리엠블 심볼들에 대한 제2 전력을 계산하는 단계; 및
    상기 제1 지연 값과 상기 제2 전력 계산 값들을 이용하여 상기 제2 지연 값을 추정하는 단계를 더 포함하는, 방법.
  13. 제12 항에 있어서,
    상기 프리엠블 시퀀스에 역 고속 퓨리에 변환을 수행하는 단계;
    상기 역 고속 퓨리에 변환된 프리엠블 시퀀스에 동일한 길이의 제로 값을 패딩하는 단계; 및
    상기 제로 값이 패딩된 역 고속 퓨리에 변환된 신호를 한 번에 고속 퓨리에 변환하여 생성하는 단계를 더 포함하는, 방법.
  14. 제13 항에 있어서,
    상기 연속된 2개의 프리엠블 심볼들을 한 번에 고속 퓨리에 변환하는 제3 고속 퓨리에 변환 단계;
    상기 제2 시퀀스를 이용하여 상기 제2 고속 퓨리에 변환된 심볼과 상관을 계산하는 제2 상관 단계;
    상기 제2 상관 단계에서 계산된 값을 역 고속 퓨리에 변환하는 제3 역 고속 퓨리에 변환 단계;
    상기 제3 역 고속 퓨리에 변환된 출력에서 하나의 프리엠블 심볼 길이만큼에 대해서만 전력을 계산하는 단계;
    상기 전력 계산이 이루어지지 않는 신호를 제거하는 단계; 및
    각 안테나 별로 동일한 프리엠블 심볼에 대하여 전력 계산된 값들을 결합하는 단계를 더 포함하는, 방법.
  15. 제13 항에 있어서,
    상기 프리엠블 시퀀스를 이용하여 2배의 길이가 되도록 보간(interpolation)을 수행하는 단계를 더 포함하는, 방법.
PCT/KR2023/002169 2022-02-18 2023-02-14 무선 통신 시스템의 기지국에서 임의 접속 채널의 프리엠블 신호를 검출하기 위한 방법 및 장치 WO2023158197A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/170,961 US20230269121A1 (en) 2022-02-18 2023-02-17 Method and apparatus for detecting preamble signal of random access channel in base station of wireless communication system

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2022-0021653 2022-02-18
KR20220021653 2022-02-18
KR10-2022-0045396 2022-04-12
KR1020220045396A KR20230124450A (ko) 2022-02-18 2022-04-12 무선 통신 시스템의 기지국에서 임의접속 채널의 프리엠블 신호를 검출하기 위한 방법 및 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/170,961 Continuation US20230269121A1 (en) 2022-02-18 2023-02-17 Method and apparatus for detecting preamble signal of random access channel in base station of wireless communication system

Publications (1)

Publication Number Publication Date
WO2023158197A1 true WO2023158197A1 (ko) 2023-08-24

Family

ID=87578480

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/002169 WO2023158197A1 (ko) 2022-02-18 2023-02-14 무선 통신 시스템의 기지국에서 임의 접속 채널의 프리엠블 신호를 검출하기 위한 방법 및 장치

Country Status (1)

Country Link
WO (1) WO2023158197A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090191875A1 (en) * 2008-01-24 2009-07-30 Lg Electronics Inc. Random access channel preamble detection
KR20190035391A (ko) * 2017-09-26 2019-04-03 삼성전자주식회사 프리앰블 심볼의 생성 장치와 방법, 및 프리앰블 심볼의 검출 장치와 방법
KR20190049917A (ko) * 2014-04-16 2019-05-09 상하이 내셔널 엔지니어링 리서치 센터 오브 디지털 텔레비전 컴퍼니, 리미티드 프리앰블 심볼의 생성 및 수신방법과 주파수 영역 심볼의 생성방법 및 장치
KR20190068460A (ko) * 2017-12-08 2019-06-18 한국전자통신연구원 Ofdm 통신시스템의 주파수 도메인 프리앰블 검출 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090191875A1 (en) * 2008-01-24 2009-07-30 Lg Electronics Inc. Random access channel preamble detection
KR20190049917A (ko) * 2014-04-16 2019-05-09 상하이 내셔널 엔지니어링 리서치 센터 오브 디지털 텔레비전 컴퍼니, 리미티드 프리앰블 심볼의 생성 및 수신방법과 주파수 영역 심볼의 생성방법 및 장치
KR20190035391A (ko) * 2017-09-26 2019-04-03 삼성전자주식회사 프리앰블 심볼의 생성 장치와 방법, 및 프리앰블 심볼의 검출 장치와 방법
KR20190068460A (ko) * 2017-12-08 2019-06-18 한국전자통신연구원 Ofdm 통신시스템의 주파수 도메인 프리앰블 검출 장치 및 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JAFAR MOHAMMADI; GERHARD SCHREIBER; THORSTEN WILD; YEJIAN CHEN: "Blind Coherent Preamble Detection via Neural Networks", ARXIV.ORG, CORNELL UNIVERSITY LIBRARY, 201 OLIN LIBRARY CORNELL UNIVERSITY ITHACA, NY 14853, 30 September 2021 (2021-09-30), 201 Olin Library Cornell University Ithaca, NY 14853, XP091062358 *

Similar Documents

Publication Publication Date Title
WO2020116969A1 (en) Optimized transmission for single/double-sided two-way ranging among many devices
WO2021107472A1 (en) Method and user equipment for a signal reception
WO2020091518A1 (en) Random access method, terminal equipment and computer storage medium cross-reference to related application
WO2020204299A1 (ko) 카메라가 수집한 데이터에 기반하여 빔을 제어하는 전자 장치 및 전자 장치의 동작 방법
WO2021054597A1 (en) Electronic device for determining path of line of sight (los) and method for the same
EP3967069A1 (en) Electronic device for performing ranging by using ultra-wideband in wireless communication system, and method of operating the electronic device
WO2021049827A1 (ko) 외부 전자 장치의 위치를 결정하기 위한 전자 장치 및 그 방법
WO2022131521A1 (ko) 터치스크린을 포함하는 입력 장치와 이의 동작 방법
WO2022075724A1 (ko) 원격 간섭 관리 참조 신호를 제공하기 위한 방법, 장치 및 저장 매체
WO2019221388A1 (ko) 무선 통신 시스템에서 채널 추정 방법 및 장치
WO2019078625A1 (en) ELECTRONIC DEVICE SUPPORTING MULTIBAND WIRELESS COMMUNICATIONS AND ITS CONTROL METHOD
WO2015034316A1 (ko) 시변 주파수 기반의 심볼을 이용한 음파 송수신 방법 및 이를 이용한 장치
WO2022154363A1 (ko) 오디오 데이터를 처리하기 위한 오디오 장치 및 그의 동작 방법
WO2022025557A1 (ko) 전자 장치 및 동적 스펙트럼 공유를 지원하는 통신 네트워크에서 주변 셀의 간섭을 제거하는 방법
WO2023158197A1 (ko) 무선 통신 시스템의 기지국에서 임의 접속 채널의 프리엠블 신호를 검출하기 위한 방법 및 장치
WO2021002674A1 (en) Method for adjusting length of golay sequence for object recognition and electronic device therefor
WO2021066473A1 (en) Method for selecting beam and electronic device thereof
WO2012026727A9 (ko) 프리앰블을 이용하여 특성 정보를 공유하는 통신 방법, 상기 프리앰블을 생성하는 방법, 상기 방법들이 적용되는 통신 시스템
WO2021210802A1 (ko) 복수의 채널 임펄스 응답들을 통합하여 감지 대역폭을 확장하는 전자 장치 및 그 제어 방법
WO2022045567A1 (ko) 증강 현실을 위한 타겟 장치 인식 방법 및 장치
WO2022131818A1 (ko) 전기적 스트레스를 제거하는 구조를 포함하는 전자 장치 및 인쇄 회로 기판
WO2022025463A1 (ko) 외부 장치들이 출력하는 컨텐츠의 출력 시점을 동기화하는 전자 장치 및 전자 장치의 동작 방법
WO2017105108A1 (ko) 무선통신시스템에서 데이터 송/수신장치 및 방법
WO2017074101A1 (en) Method and device for transmitting and receiving signals
WO2023033312A1 (ko) 외부 객체에 대한 정보를 획득하기 위한 전자 장치, 방법, 및 컴퓨터 판독가능 저장 매체

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23756609

Country of ref document: EP

Kind code of ref document: A1