WO2023139902A1 - 半導体装置および半導体装置の実装方法 - Google Patents

半導体装置および半導体装置の実装方法 Download PDF

Info

Publication number
WO2023139902A1
WO2023139902A1 PCT/JP2022/042174 JP2022042174W WO2023139902A1 WO 2023139902 A1 WO2023139902 A1 WO 2023139902A1 JP 2022042174 W JP2022042174 W JP 2022042174W WO 2023139902 A1 WO2023139902 A1 WO 2023139902A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
mounting
semiconductor layer
semiconductor
contact angle
Prior art date
Application number
PCT/JP2022/042174
Other languages
English (en)
French (fr)
Inventor
義之 浅井
充 北市
真和 武田
Original Assignee
三星ダイヤモンド工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星ダイヤモンド工業株式会社 filed Critical 三星ダイヤモンド工業株式会社
Publication of WO2023139902A1 publication Critical patent/WO2023139902A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers

Definitions

  • the present invention relates to a semiconductor device and a semiconductor device mounting method.
  • the manufacturing process of semiconductor devices is divided into a process of manufacturing a semiconductor wafer, a process of forming a plurality of semiconductor elements (semiconductor electronic circuits) on a semiconductor wafer, a process of dividing a semiconductor wafer on which a plurality of semiconductor elements are formed and cutting out individual semiconductor chips (semiconductor devices), and a process of manufacturing semiconductor devices using the cut semiconductor devices.
  • Japanese Unexamined Patent Application Publication No. 2002-100000 discloses a technique related to cutting out a semiconductor device
  • Japanese Unexamined Patent Application Publication No. 2002-300001 discloses a technique related to the configuration of a semiconductor device.
  • Patent document 1 provides a method for dividing a substrate with a metal film (such as a SiC substrate) by scribing the surface of the substrate with a metal film (such as a SiC substrate) and then performing bar breaking.
  • the method for dividing a substrate with a metal film according to Patent Document 1 includes a step of forming a scribe line by scribing a first main surface side on which a metal film is provided at a predetermined planned dividing position, dividing the metal film and extending a vertical crack toward the inside of the substrate along the planned dividing position, and further extending the vertical crack by bringing a break bar into contact with the substrate with a metal film from a second main surface side where no metal film is provided, thereby dividing the substrate with a metal film at the planned dividing position. and a step of cutting.
  • Patent Literature 2 aims to suppress the wetting and spreading of the bonding material during die bonding by forming a smooth surface region having a surface roughness smaller than that of the rough surface region on the side surface of the SiC semiconductor device.
  • the SiC semiconductor device of Patent Document 2 has a bonding surface (mounting surface) that is bonded to a support, an element forming surface (non-mounting surface) on the opposite side of the bonding surface, and a side surface that connects the bonding surface and the element forming surface, and includes a rough surface region formed on the side surface at a distance from the element forming surface to the bonding surface side, and a smooth surface region formed on the element forming surface side of the side surface.
  • a SiC semiconductor device (chip) is obtained by cutting a SiC semiconductor wafer (a crystalline brittle material substrate).
  • a SiC semiconductor device is mounted on an object to be connected via a conductive bonding material such as solder.
  • connection objects include lead frames, circuit boards, and electronic components.
  • the liquid (fluid) conductive bonding material may wet and spread on the side surface of the SiC semiconductor layer due to capillary action during mounting.
  • the conductive bonding material wets and spreads on the side surface during mounting, and a wide area of the side surface of the semiconductor layer is covered with the conductive bonding material, there is a risk that a short circuit may occur between the semiconductor layer and the object to be connected.
  • Wafers can be diced using processing methods such as blade dicing and stealth dicing. These processing methods are common techniques used in the cutting of electronic parts, and have been expected to be applied to SiC, which has recently attracted attention as a next-generation power device.
  • the conductive bonding material tends to wet and spread on the side surface of the chip (SiC semiconductor layer) depending on the surface condition of the side surface of the chip. It is conceivable that the side surface of the chip was modified by laser irradiation, and the affinity with the conductive bonding material was increased.
  • the present inventors found that the contact angle between the side surface of a semiconductor device (chip) and a specific solvent (ethylene glycol) during mounting is related to the wetting and spreading of the conductive bonding material on the side surface of the chip, and took the following technical measures in the present invention.
  • Ethylene glycol is also used as a solvent for conductive bonding materials, and according to the findings of the present inventor, it is suitable as a solvent for comparing the relative magnitude of wettability between chip side surfaces having high surface tension and different properties based on the magnitude of the contact angle.
  • the semiconductor device of the present invention is a semiconductor device including a semiconductor layer made of a single crystal, wherein the semiconductor layer has a mounting surface as an element forming surface, a non-mounting surface on the back side of the mounting surface, and a side surface connecting the mounting surface and the non-mounting surface, and the side surface is a cleaved surface, and the contact angle of ethylene glycol with respect to the side surface is 50° or more (preferably 55° or more, usually 90° or less).
  • the semiconductor device is suitable as a semiconductor device mounted on a support with a conductive bonding material.
  • the single crystal is SiC single crystal, GaN single crystal or sapphire single crystal.
  • the semiconductor device of the present invention is preferably obtained by forming scribe lines on a semiconductor wafer including a semiconductor layer made of a single crystal using a scribing tool and then applying an external force along the scribe lines to divide the semiconductor wafer.
  • the contact angle of ethylene glycol with respect to the side surface of the obtained semiconductor device is controlled by setting the conditions for forming the scribe lines and the conditions for dividing by applying an external force along the scribe lines.
  • the side surface of the semiconductor layer has a vertical crack surface corresponding to a vertical crack generated when forming the scribe line, and a divided surface formed when dividing by applying an external force along the scribe line.
  • the vertical crack surface may be provided on the mounting surface side and the dividing surface may be provided on the non-mounting surface side, or the dividing surface may be provided on the mounting surface side and the vertical crack surface may be provided on the non-mounting surface side.
  • the thickness of the vertical crack surface along the thickness direction of the semiconductor layer is in the range of 20% or less, usually 5% or more of the thickness of the semiconductor layer.
  • the contact angle of ethylene glycol with respect to the vertical crack surface is in the range of 50° or more.
  • the contact angle of ethylene glycol with respect to the divided surface is in the range of 50° or more.
  • a method of mounting a semiconductor device is a method of mounting a semiconductor device on a support using a conductive bonding material, comprising: disposing a conductive bonding material on a surface of the support for mounting the semiconductor device; and disposing the semiconductor device on the conductive bonding material disposed on the surface of the support for mounting the semiconductor device, wherein the semiconductor device includes a semiconductor layer made of a single crystal, and the semiconductor layer includes a mounting surface as an element forming surface and a non-mounting surface on the back side of the mounting surface. and a side surface connecting the mounting surface and the non-mounting surface.
  • the side surface is a cleaved surface, and the contact angle of ethylene glycol with respect to the side surface is 50° or more (preferably 55° or more, usually 90° or less).
  • the contact angle of ethylene glycol to the surface of the support on which the semiconductor device is mounted is smaller than the contact angle of ethylene glycol to the side surface of the semiconductor device.
  • the conductive bonding material tends to wet and spread on the surface of the support on which the semiconductor device is mounted during mounting, it is relatively difficult to wet and spread on the side surface of the semiconductor device.
  • the present invention it is possible to suppress the conductive bonding material from wetting and spreading on the side surfaces of the semiconductor layer during mounting.
  • FIG. 1 is a diagram schematically showing an example of a semiconductor device of the present invention
  • FIG. FIG. 4 is a diagram showing images obtained by observing and comparing an image of a cross section parallel to an orientation flat (OF) and an image of a cross section perpendicular to the orientation flat (OF).
  • OF orientation flat
  • OF orientation flat
  • OF orientation flat
  • 4 is a microscope photograph (observation photograph of contact state) showing experimental results of measuring the contact angle of ethylene glycol with respect to the side surface of the SiC semiconductor device of the present invention.
  • semiconductor device 1 An embodiment of a semiconductor device 1 according to the present invention will be described below with reference to the drawings. Note that the semiconductor device 1 may be simply called a chip.
  • This embodiment is an example that embodies the present invention, and does not limit the present invention.
  • the chip 1 of the present invention is suitable for semiconductor power devices, semiconductor high-frequency devices, HEMTs (High Electron Mobility Transistors), other compound semiconductors, and the like.
  • HEMTs High Electron Mobility Transistors
  • a semiconductor wafer which is the base material of the chip 1, will be described by taking the SiC semiconductor wafer 11 as an example.
  • a semiconductor wafer or a SiC semiconductor wafer may be simply called a wafer.
  • FIG. 3 schematically shows an example of a wafer 11 that is a brittle material substrate.
  • the wafer 11 serves as a base material for the chips 1 .
  • the wafer 11 is disc-shaped.
  • the wafer 11 has a first wafer main surface 13 on one side, a second wafer main surface 14 on the other side, and a wafer side surface 15 connecting the first wafer main surface 13 and the second wafer main surface 14 .
  • a plurality of element forming regions 12 corresponding to the chips 1 are formed on the main surface 13 of the first wafer.
  • a cutout portion 16 is formed in the wafer side surface 15 . This notch is called an orientation flat (OF) and is a mark indicating the crystal orientation of the SiC single crystal.
  • One or two orientation flats 16 are provided, for example.
  • a plurality of chips 1 are cut out by cutting the wafer 11 .
  • FIG. 1 An example of the chip 1 is schematically shown in FIG. 1
  • a chip 1 includes a single-crystal semiconductor layer 2 .
  • the semiconductor layer 2 is formed in a chip shape.
  • the semiconductor layer 2 has a first main surface 3 (front surface) on one side, a second main surface 4 (back surface) on the other side, and a side surface 5 connecting the first main surface 3 and the second main surface 4 .
  • the first main surface 3 and the second main surface 4 are formed in the same rectangular shape (square shape in this embodiment) in plan view.
  • the first main surface 3 faces the (0001) plane (silicon plane) of the SiC single crystal.
  • the second main surface 4 faces the (000-1) plane (carbon plane) of the SiC single crystal. Both the (0001) plane and the (000-1) plane correspond to the ⁇ 0001 ⁇ plane.
  • the first main surface 3 is an element formation surface (mounting surface) on which a semiconductor element is formed.
  • the second main surface 4 is a surface to be fixed to the support and is formed as a non-mounting surface. For example, when the chip 1 is mounted on a support, the semiconductor layer 2 is mounted on the support with the non-mounting surface 4 (second main surface 4) facing each other.
  • the chip 1 of this embodiment includes a semiconductor layer 2 made of a single crystal.
  • the semiconductor layer 2 has a mounting surface 3 (first main surface 3) as an element forming surface (front surface), a non-mounting surface 4 (second main surface 4) on the back (opposite) side of the mounting surface 3, and a side surface 5 connecting the mounting surface 3 and the non-mounting surface 4.
  • the chip 1 is mounted on the support with a conductive bonding material.
  • the method for mounting the semiconductor device 1 of the present embodiment is a method for mounting the semiconductor device 1 on a support using a conductive bonding material, and includes a step of disposing a conductive bonding material on the surface 3 of the support on which the semiconductor device 1 is mounted, and a step of disposing the semiconductor device 1 on the conductive bonding material disposed on the surface 3 of the support on which the semiconductor device 1 is mounted.
  • the side surface 5 of the semiconductor layer 2 is a cleaved surface, and the contact angle (wetting angle) of ethylene glycol with respect to the side surface 5 is 50° or more, preferably 55° or more, and usually 90° or less.
  • the contact angle of ethylene glycol with respect to the side surface 5 can be measured, for example, by measuring changes over time using the sessile drop method.
  • An automatic minimal contact angle meter MCA-J2 manufactured by Kyowa Interface Science Co., Ltd.
  • MCA-J2 manufactured by Kyowa Interface Science Co., Ltd.
  • the contact angle of ethylene glycol with respect to the side surface 5 can be measured by ejecting 8.5 pL ⁇ 0.4 pL of ethylene glycol onto the side surface 5 from the inkjet head of the contact angle meter and analyzing the image by the ⁇ /2 method.
  • the conductive bonding material tends to wet and spread on the side surface 5 of the semiconductor layer 2 during mounting (for example, die bonding).
  • the contact angle of ethylene glycol to the surface 3 of the support on which the semiconductor device 1 is mounted is smaller than the contact angle of ethylene glycol to the side surface 5 of the semiconductor device 1 .
  • the conductive bonding material tends to wet and spread on the surface 3 of the support body on which the semiconductor device 1 is mounted, it is relatively difficult for the conductive bonding material to wet and spread on the side surface 5 of the semiconductor device 1 during mounting.
  • the conductive bonding material for example, a silver paste adhesive can be used.
  • the solvent dilutes the conductive bonding material.
  • solvents include organic solvents such as ethylene glycol.
  • the present invention evaluates the wettability of the side surface 5 of the semiconductor device 1 to the conductive bonding material using the contact angle of ethylene glycol (the main solvent of the adhesive) as an index.
  • the conductive bonding material means a conductive bonding material containing a diluting solvent.
  • the single crystal is preferably SiC single crystal, GaN single crystal, or sapphire single crystal.
  • the present invention is applicable to SiC (silicon carbide) single crystals composed of hexagonal crystals. That is, 4H(Hexagonal)-SiC single crystal, 2H-SiC single crystal, and 6H-SiC single crystal are also applicable.
  • the SiC semiconductor device (chip) 1 is used, and the side surfaces 5 of the SiC semiconductor layer 2 are crystal surfaces of a SiC single crystal that are cleaved on four sides.
  • the side surface 5 (surface 4) is a cleaved surface.
  • the chip 1 of the present embodiment is obtained by forming scribe lines L on a wafer (SiC wafer) 11 including a semiconductor layer 2 made of a single crystal using a scribing tool (for example, a scribing wheel), and then dividing the wafer by applying an external force along the scribe lines L.
  • a scribing tool for example, a scribing wheel
  • the side surface 5 of the SiC semiconductor layer 2 is a crystal plane (cleavage plane).
  • the entire side surface 5 is a crystal plane (cleavage plane). Since the side surface 5 (divided surface 5 ) is a cleaved smooth surface and has a small surface roughness, it is possible to suppress the conductive bonding material 8 from wetting and spreading to the side surface 5 of the SiC semiconductor layer 2 .
  • the contact angle with ethylene glycol was measured for each of the side surface 5 of the SiC semiconductor layer 2 of the chip 1 of the present invention by breaking after scribing (SnB: Scribing and Breaking), the side surface of the semiconductor layer of the chip by blade dicing, and the side surface of the semiconductor layer by stealth dicing.
  • the contact angle with ethylene glycol on the side surface 5 of the SiC semiconductor layer 2 of the chip 1 of the present invention was larger than the contact angle measured by other processing methods, and it was found that ethylene glycol hardly spreads on the side surface 5.
  • the chip 1 of the present invention can be obtained by dividing the SiC semiconductor wafer 11, which is a crystalline brittle material, by breaking after scribing, and has a cleaved plane (crystal plane of SiC single crystal) 5.
  • the cleaved surface 5 is a smooth surface and crystal defects do not occur. In blade dicing, a problem arises because the side surface of the chip becomes a surface other than the cleaved surface.
  • a method for cutting out the chips 1 (SiC semiconductor devices 1) from the wafer 11 it is preferable to form scribe lines L on the wafer 11 using a scribing wheel, divide the wafer 11 along the scribe lines L, and cut out the chips 1 individually, in consideration of the cleavability of the SiC single crystal.
  • the side surface 5 of the chip 1 is a cleaved surface (a crystal surface of a SiC single crystal)
  • leakage current and the like do not occur, and the strength is improved.
  • a scribing device that forms scribe lines L on the wafer 11 and a breaking device that divides along the scribe lines L to obtain chips 1 are used.
  • the scribing device and breaking device may be an integral device.
  • the scribing device has a table on which the wafer 11 is placed, a scribing head for forming scribe lines L (vertical cracks) on the surface of the wafer 11, and a scribing beam on which the scribing head is arranged.
  • the directions in which the scribe lines L are formed are the X-axis direction (width direction) of the wafer 11 and the Y-axis direction (delivery direction, longitudinal direction) orthogonal to the X-axis direction.
  • the scribing beam is provided with at least two scribing heads.
  • the scribing head has a first scribing head and a second scribing head that are movable in the X-axis direction (the width direction of the wafer 11) along the guide of the gate-shaped scribing beam by being driven by a motor.
  • the first scribing head is provided with a first scribing tool that forms a scribe line L1 in the X-axis direction on the wafer 11 .
  • the second scribing head is provided with a second scribing tool that forms a Y-axis direction scribe line L2 on the wafer 11 .
  • Each scribing head is movable in the Z-axis direction.
  • the breaking device presses a break bar along the scribe lines L from above against the wafer 11 on which the scribe lines L are formed, thereby dividing the wafer 11 into unit substrates (chips 1).
  • the breaking device has a break table on which the wafer 11 to be broken is mounted, and a gate-shaped beam on which a break bar is attached in a suspended manner and covers the top of the break table.
  • the break bars include a first break bar that divides the wafer 11 along the scribe line L1 in the X-axis direction and a second break bar that divides the wafer 11 along the scribe line L2 in the Y-axis direction.
  • the tip (lower end) of each break bar portion is provided with a linear ridgeline (blade) for dividing the wafer 11 along the scribe lines L1 and L2.
  • the break bar can be raised and lowered in the Z-axis direction with respect to the beam by a lifting mechanism.
  • a pair of receiving blades may be provided below the break bar to receive the pressing force from the wafer 11 against which the break bar is pressed during breaking, instead of the break table.
  • the scribing device and breaking device are not limited to the device configurations described above. That is, in the scribing apparatus, by making the first scribing tool rotatable about the Z-axis direction axis and making the wafer 11 movable in the Y-axis direction, the X-axis direction scribe line and the Y-axis direction scribe line can be formed only by the first scribing tool (without the need for a second scribing tool).
  • breaking along the first scribe line and breaking along the second scribe line can be performed only by the first break bar (without the need for the second break bar).
  • the side surface 5 of the SiC semiconductor layer 2 (the entire divided surface due to the break after scribing) has a vertical crack surface 7 corresponding to a vertical crack generated when forming the scribe line L, and a divided surface 6 formed when dividing by applying an external force along the scribe line L.
  • the crack extends straight in the depth direction, forming a vertical crack with a constant depth.
  • the chip 1 is obtained after this vertical crack is broken, it becomes the “vertical crack surface 7 ” on the side surface 5 of the SiC semiconductor layer 2 .
  • this smooth surface becomes the “divided surface 6” on the side surface 5 of the SiC semiconductor layer 2 .
  • this divided surface 6 becomes a cleaved surface (a crystal surface of the SiC single crystal).
  • a vertical crack surface 7 may be provided on the mounting surface 3 side, and a dividing surface 6 may be provided on the non-mounting surface 4 side.
  • the dividing surface 6 may be provided on the mounting surface 3 side, and the vertical crack surface 7 may be provided on the non-mounting surface 4 side.
  • the thickness (depth) of the vertical crack surface 7 along the thickness direction of the SiC semiconductor layer 2 is in the range of 20% or less of the thickness of the SiC semiconductor layer 2 . If the depth of the vertical crack plane exceeds the prescribed value, the desired cleavage plane cannot be obtained.
  • the thickness direction of the SiC semiconductor layer 2 is the vertical direction along the side surface 5 on the drawing.
  • the direction orthogonal to the thickness direction of the SiC semiconductor layer 2 is the depth direction (front-rear direction) and the width direction (left-right direction) along the side surface 5 on the drawing.
  • the contact angle (wetting angle) of ethylene glycol with respect to the vertical crack surface 7 is preferably in the range of 50° or more (preferably 55° or more, usually 90° or less).
  • the contact angle (wetting angle) of ethylene glycol with respect to the divided surface 6 is preferably in the range of 50° or more (preferably 55° or more, usually 90° or less).
  • FIG. 2 shows an image of a cross section (cross section A) parallel to the orientation flat (OF) and a cross section (cross section B) perpendicular to the orientation flat (OF) observed and compared.
  • FIG. 2 shows the analysis result of the side surface (cleavage surface by break after scribing) 5 of the chip 1 of the present invention (this experimental example), the analysis result of the side surface of the chip by blade dicing (comparative example), and the analysis result of the side surface of the chip by stealth dicing (laser) (comparative example).
  • the divided surface obtained by processing methods such as blade dicing and stealth dicing has a rough surface
  • the divided surface 5 obtained by breaking (SnB) after scribing has a smoother surface and a smaller surface roughness. That is, a good analytical result was obtained that the split surface 5 obtained with SnB had good crystallinity.
  • the split surface 5 obtained with SnB can suppress the wetting and spreading of the conductive bonding material to the side surface 5 of the SiC semiconductor layer 2 .
  • the chip 1 of the present invention it is possible to suppress the conductive bonding material from wetting and spreading on the side surface 5 of the semiconductor layer 2 during mounting.
  • the contact angle ⁇ is the most intuitive indicator of wettability. By paying attention to the value of this contact angle ⁇ , it becomes possible to quantitatively evaluate the wetting phenomenon.
  • FIG. 4 shows a micrograph (observation photograph of the contact state) showing experimental results of measuring the contact angle ⁇ of ethylene glycol with respect to the side surface 5 of the SiC wafer 1 of the present invention.
  • the contact angles ⁇ of ethylene glycol with respect to the side surface 5 of the chip 1 were 62.2°, 60.7°, and 63.3°, and a good result of preventing wetting and spreading on the side surface 5 was obtained. That is, it can be seen that the chip 1 of the present invention is difficult to wet with ethylene glycol.
  • the chip 1 of the present embodiment can be obtained from SnB, the entire side surface 5 of the SiC semiconductor layer 2 is a crystal plane (cleavage plane), the cleaved side surface 5 is a smooth surface with low surface roughness, the contact angle of ethylene glycol with respect to the side surface 5 is large (in a preferred experimental example, the contact angle was 60° or more, specifically, the average value was 62.1° (see FIG. 4)), and the contact angle of the conductive bonding material is large.
  • the conductive bonding material is less likely to wet and spread on the side surface 5 of the SiC semiconductor layer 2 as compared with conventional chips obtained by cutting.
  • the contact angle of ethylene glycol with respect to the side face 5 becomes a specified angle, so that the conductive bonding material becomes spherical on the cleaved side face 5, and it is possible to prevent the side face 5 from wetting and spreading (making it difficult to get wet), and suppress the penetration of the conductive bonding material into the mounting surface 3 (surface) during mounting.
  • the contact angle of the side surface 5 of the semiconductor layer of the chip 1 with respect to ethylene glycol is, for example, when the wafer 11 is divided by breaking after scribing to obtain the chip 1, the specifications of the scribing tool (outer diameter of the scribing wheel, the angle of the cutting edge, the microfabrication of the cutting edge, etc.), the scribing load, the scanning speed of the scribing wheel, the specifications of the break bar (the angle of the cutting edge, the shape of the tip of the cutting edge, etc.), the interval between receiving blades, the hardness of the table, the break load (push amount), and the pressing speed of the break bar.
  • the edge angle of the bing wheel, the scribe load and the scanning speed are important selection criteria. For example, the condition of the side surface 5 of the semiconductor layer can be adjusted by selecting the edge angle of the scribing wheel and the scribing load.
  • This embodiment is an example and is not restrictive.
  • SiC semiconductor device Chip
  • SiC semiconductor layer semiconductor layer
  • Mounting surface first main surface, surface
  • non-mounting surface second main surface, back surface
  • side split plane, crystal plane, cleavage plane
  • Split surface 6
  • Vertical crack surface 11
  • device formation region 13
  • first wafer main surface 14
  • second wafer main surface 15
  • wafer side wall surface 16 orientation flat
  • Y-axis direction Y-axis direction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

実装時に導電接合材が半導体層の側面に濡れ拡がることを抑制することができる半導体装置を提供する。　本発明の半導体装置（１）は、単結晶からなる半導体層（２）を含む半導体装置（１）であって、半導体層（２）は、素子形成面としての実装面（３）と、実装面（３）の裏面側の非実装面（４）と、実装面（３）と非実装面（４）を接続する側面（５）と、を有し、半導体装置（１）は、導電接合材によって支持体に実装されるものであり、半導体層（２）の側面（５）は、劈開された面であり、当該側面（５）に対するエチレングリコールの接触角が５０°以上となる。

Description

半導体装置および半導体装置の実装方法
　本発明は、半導体装置および半導体装置の実装方法に関する。
　半導体デバイスの製造プロセスは、半導体ウェハを製造する工程と、半導体ウェハ上に複数個の半導体素子（半導体電子回路）を形成する工程と、半導体素子が複数形成された半導体ウェハを分断して半導体チップ（半導体装置）を個々に切り出す工程と、切り出された半導体装置を用いて半導体デバイスを製造する工程とに分けられる。
　半導体ウェハから半導体装置を切り出す方法としては、ブレードダイシングで半導体ウェハを分断して、半導体装置を個々に切り出す方法が挙げられる。その他で半導体装置の切り出しなどに関する技術としては、例えば、特許文献１に開示されているものがあり、半導体装置の構成に関する技術としては、例えば、特許文献２に開示されたものがある。
　特許文献１は、メタル膜付き基板（ＳｉＣ基板等）のメタル膜面をスクライブした後、バーブレイクするメタル膜付き基板の分断方法を提供する。特許文献１のメタル膜付き基板の分断方法は、メタル膜が設けられている第１の主面側を所定の分断予定位置においてスクライブすることによりスクライブラインを形成し、メタル膜を分断するとともに分断予定位置に沿って基板内部に対し垂直クラックを伸展させる工程と、メタル膜が設けられていない第２の主面側からメタル膜付き基板に対しブレークバーを当接させることによって垂直クラックをさらに伸展させることで、メタル膜付き基板を分断予定位置において分断する工程と、を備える。
　特許文献２は、ＳｉＣ半導体装置の側面に粗面領域より面粗さの小さい滑面領域を形成することによって、ダイボンディング時の接合材の濡れ拡がりを抑制することを目的としている。
　特許文献２のＳｉＣ半導体装置は、支持体に接合される接合面（実装面）、接合面の反対側の素子形成面（非実装面）、ならびに、接合面および素子形成面を接続する側面を有し、側面に素子形成面から接合面側に間隔を空けて形成された粗面領域と、側面の素子形成面側に形成された滑面領域と、を含む。
日本国再公表特許「再表２０１９／０８２７２４号公報」 日本国特許公報「特許第６６３０４１０号公報」
　ＳｉＣ半導体装置（チップ）は、ＳｉＣ半導体ウェハ（結晶性脆性材料基板）を分断することで得られる。ＳｉＣ半導体装置は、半田等の導電接合材を介して接続対象物に実装される。接続対象物としては、例えば、リードフレーム、回路基板、電子部品が挙げられる。
　チップについては、側面の状態（表面粗さ、材料など）によって、実装時に、例えば、液状（流体）の導電接合材が毛細管現象によって、ＳｉＣ半導体層の側面に濡れ拡がってしまうという課題がある。
　実装時に導電接合材が側面に濡れ拡がり、半導体層の側面の広い範囲が導電接合材によって被覆されると、半導体層と接続対象物の間に短絡（ショート）が生じてしまう虞がある。
　ウェハは、ブレードダイシングやステルスダイシングなどの加工法を用いて分断することができる。これらの加工法は、電子部品の切断加工で採用されている一般的な技術であり、近年、次世代パワーデバイスとして注目されているＳｉＣへも適用が期待されていた。
　しかしながら、ブレードダイシングでチップを得た場合、チップ側面の表面粗さが粗くなるため、導電接合材がチップ（ＳｉＣ半導体層）の側面に濡れ拡がりやすくなる。
　また、ステルスダイシングでチップを得た場合も、チップ側面の表面状態によって、導電接合材がチップ（ＳｉＣ半導体層）側面に濡れ拡がりやすくなる。レーザー照射によりチップ側面が改質され、導電接合材に対する親和性が高くなった可能性が考えられる。
　そこで、本発明は、上記問題点に鑑み、実装時に導電接合材が半導体層の側面に濡れ拡がることを抑制することができる半導体装置および半導体装置の実装方法を提供することを目的とする。
　上記の目的を達成するため、本発明者らは、半導体装置（チップ）の側面と、実装時における特定の溶媒（エチレングリコール）との接触角が、チップ側面への導電接合材の濡れ拡がりに関連することを見出し、本発明において以下の技術的手段を講じた。なお、エチレングリコールは、導電接合材の溶媒としても使用されており、また、本発明者の知見によれば、表面張力が高く、性状の異なるチップ側面同士の濡れ性の相対的な大小を接触角の大小によって比較するための溶媒として適したものである。
　本発明の半導体装置は、単結晶からなる半導体層を含む半導体装置であって、前記半導体層は、素子形成面としての実装面と、前記実装面の裏面側の非実装面と、前記実装面と前記非実装面を接続する側面と、を有し、前記側面は、劈開された面であり、当該側面に対するエチレングリコールの接触角が５０°以上（好ましくは５５°以上、通常は９０°以下）となることを特徴とする。前記半導体装置は、導電接合材によって支持体に実装される半導体装置として好適である。
　好ましくは、前記単結晶は、ＳｉＣ単結晶、ＧａＮ単結晶又はサファイア単結晶のいずれかである。
　本発明の半導体装置は、好ましくは、単結晶からなる半導体層を含む半導体ウェハにスクライビングツールを用いてスクライブラインを形成した後、前記スクライブラインに沿って外力を付与して分断することによって得られるものである。本発明においては、スクライブラインの形成条件及びスクライブラインに沿って外力を付与して分断する際の分断条件の設定によって、得られる半導体装置の側面に対するエチレングリコールの接触角を制御する。
　好ましくは、前記半導体層の側面は、前記スクライブラインを形成する際に発生する垂直クラックに相当する垂直クラック面と、前記スクライブラインに沿って外力を付与して分断する際に形成される分断面と、を有する。
　前記半導体層の側面においては、前記実装面側に前記垂直クラック面が設けられ、前記非実装面側に分断面が設けられてもよく、また、前記実装面側に前記分断面が設けられ、前記非実装面側に前記垂直クラック面が設けられてもよい。
　好ましくは、前記半導体層の厚さ方向に沿った、前記垂直クラック面の厚さは、前記半導体層の厚さの２０％以下、通常は５％以上の範囲とされる。
　好ましくは、前記垂直クラック面に対するエチレングリコールの接触角は、５０°以上の範囲とされる。
　好ましくは、前記分断面に対するエチレングリコールの接触角は、５０°以上の範囲とされる。
　本発明の半導体装置の実装方法は、半導体装置を導電接合材によって支持体に実装する半導体装置の実装方法であって、前記支持体の前記半導体装置を実装する面に、導電接合材を配置する工程と、前記支持体の前記半導体装置を実装する面に配置された前記導電接合材上に前記半導体装置を配置する工程と、を有し、前記半導体装置は、単結晶からなる半導体層を含み、前記半導体層は、素子形成面としての実装面と、前記実装面の裏面側の非実装面と、前記実装面と前記非実装面を接続する側面と、を有し、前記側面は、劈開された面であり、当該側面に対するエチレングリコールの接触角が５０°以上（好ましくは５５°以上、通常は９０°以下）となる。
　好ましくは、前記支持体の前記半導体装置を実装する面に対するエチレングリコールの接触角が前記半導体装置の前記側面に対するエチレングリコールの接触角よりも小さい。この場合、実装時に導電性接合材が前記支持体の前記半導体装置を実装する面に濡れ拡がりやすいため、相対的に前記半導体装置の前記側面に濡れ拡がりにくくなる。
　本発明によれば、実装時に導電接合材が半導体層の側面に濡れ拡がることを抑制することができる。
本発明の半導体装置の一例を模式的に示した図である。 オリエンテーションフラット（ＯＦ）に沿って平行な断面の画像と、オリエンテーションフラット（ＯＦ）に対して垂直方向の断面の画像と、を観察して比較した画像を示した図である。 本発明のＳｉＣ半導体装置が得られるＳｉＣ半導体ウェハの一例を模式的に示した図である。 本発明のＳｉＣ半導体装置の側面に対するエチレングリコールの接触角を測定した実験結果を示す顕微鏡写真（接触状態の観察写真）である。
　以下、本発明にかかる半導体装置１の実施形態を、図を参照して説明する。なお、半導体装置１を、単にチップと呼ぶこともある。
　本実施形態は、本発明を具体化した一例であって、本発明を限定するものではない。
　本発明のチップ１は、半導体パワーデバイス、半導体高周波デバイス、ＨＥＭＴ(High Electron Mobility Transistor：高電子移動度トランジスタ)、その他の化合物半導体などに好適である。
（１）半導体ウェハ
　チップ１の母材となる半導体ウェハについて、ＳｉＣ半導体ウェハ１１を例に挙げて説明する。なお、半導体ウェハやＳｉＣ半導体ウェハを、単にウェハと呼ぶこともある。
　図３に、脆性材料基板であるウェハ１１の一例を模式的に示す。ウェハ１１は、チップ１の母材となる。
　図３に示すように、ウェハ１１は、円盤状である。ウェハ１１は、一方側の第１ウェハ主面１３と、他方側の第２ウェハ主面１４と、第１ウェハ主面１３および第２ウェハ主面１４を接続するウェハ側面１５と、を有している。第１ウェハ主面１３には、チップ１に応じた複数の素子形成領域１２が形成される。ウェハ側面１５には、切り欠き部１６が形成されている。この切り欠き部は、オリエンテーションフラット（ＯＦ）と呼ばれ、ＳｉＣ単結晶の結晶方位を示す目印である。オリエンテーションフラット１６は、例えば１～２個設けられている。ウェハ１１を分断することによって、複数のチップ１が切り出される。
　図１に、チップ１の一例を模式的に示す。
　図１に示すように、チップ１は、単結晶の半導体層２を含む。半導体層２は、チップ状に形成されている。半導体層２は、一方側の第１主面３（表面）と、他方側の第２主面４（裏面）と、第１主面３と第２主面４を接続する側面５と、を有している。
　第１主面３および第２主面４は、平面視で同じ四角形状（本実施形態では正方形状）に形成されている。第１主面３は、ＳｉＣ単結晶の（０００１）面（シリコン面）に面している。第２主面４は、ＳｉＣ単結晶の（０００－１）面（カーボン面）に面している。（０００１）面と（０００－１）面は、いずれも｛０００１｝面に相当する。
　第１主面３は、半導体素子が形成された素子形成面（実装面）である。第２主面４は、支持体に固定される面であり、非実装面として形成されている。例えば、チップ１が支持体に搭載される場合、半導体層２は、非実装面４（第２主面４）を対向させた姿勢で支持体に搭載される。
（２）チップ
　本実施形態のチップ１は、単結晶からなる半導体層２を含むものである。半導体層２は、素子形成面（表面）としての実装面３（第１主面３）と、実装面３の裏面（反対）側の非実装面４（第２主面４）と、実装面３と非実装面４を接続する側面５と、を有する。また、チップ１は、導電接合材によって支持体に実装される。
　なお、本実施形態の半導体装置１の実装方法は、半導体装置１を導電接合材によって支持体に実装する半導体装置１の実装方法であって、支持体の半導体装置１を実装する面３に、導電接合材を配置する工程と、支持体の半導体装置１を実装する面３に配置された導電接合材上に半導体装置１を配置する工程と、を有している。
　半導体層２の側面５は、劈開された面であり、側面５に対するエチレングリコールの接触角（濡れ角）が５０°以上、好ましくは５５°以上、通常は９０°以下となる。
　側面５に対するエチレングリコールの接触角は、例えば、液滴法による経時変化測定によって測定することができる。液滴法による接触角の測定には、自動極少接触角計（協和界面科学（株）製ＭＣＡ－Ｊ２）を使用することができる。例えば、当該接触角計のインクジェットヘッドから８．５ｐＬ±０．４ｐＬのエチレングリコールを側面５に吐出させ、θ／２法により画像解析することにより、側面５に対するエチレングリコールの接触角を測定することができる。
　側面５とエチレングリコールとの接触角が小さくなると、実装（例えば、ダイボンディング）時に、導電接合材が半導体層２の側面５に濡れ拡がりやすい。
　好ましくは、支持体の半導体装置１を実装する面３に対するエチレングリコールの接触角が半導体装置１の側面５に対するエチレングリコールの接触角よりも小さい。この場合、実装時に導電性接合材が支持体の半導体装置１を実装する面３に濡れ拡がりやすいため、相対的に半導体装置１の側面５に濡れ拡がりにくくなる。
　導電接合材については、例えば、銀ペーストの接着剤などが挙げられる。溶媒は、導電接合材を希釈するものである。溶媒については、例えば、エチレングリコールなどの有機溶剤などが挙げられる。本発明は、半導体装置１の側面５の導電接合材に対する濡れ性を、エチレングリコール（接着剤の主溶媒）の接触角を指標として評価するものである。本実施形態においては、導電接合材は希釈する溶媒を含んだ状態の導電性接合材を意味するものとする。
　本発明においては、単結晶は、ＳｉＣ単結晶、ＧａＮ単結晶又はサファイア単結晶のいずれかであるとよい。
　例えば、本発明は、六方晶からなるＳｉＣ（炭化珪素）単結晶が適用可能である。すなわち、４Ｈ(Hexagonal)－ＳｉＣ単結晶や、２Ｈ－ＳｉＣ単結晶や、６Ｈ－ＳｉＣ単結晶も適用可能である。
　本実施形態においては、ＳｉＣ半導体装置（チップ）１とされ、ＳｉＣ半導体層２の側面５は、４面それぞれ劈開されたＳｉＣ単結晶の結晶面とされる。つまり、側面５（４面）は、劈開面とされる。チップ１の分断面５に結晶面（劈開面）を露出させることで、側面５が平滑な面となり、実装時に導電接合材がＳｉＣ半導体層２の側面５に濡れ拡がることを抑制することができる。また、側面５の結晶構造を維持し且つ、チップ１の曲げ強度を高めて信頼性を向上させることができる。
　本実施形態のチップ１は、単結晶からなる半導体層２を含むウェハ（ＳｉＣウェハ）１１にスクライビングツール（例えば、スクライビングホイール）を用いてスクライブラインＬを形成した後、スクライブラインＬに沿って外力を付与して分断することによって得られる。
　チップ１は、ＳｉＣ半導体層２の側面５が結晶面（劈開面）となっている。特に、側面５は、全体が結晶面（劈開面）となっているとよい。側面５（分断面５）は、劈開された平滑面となり表面粗さが小さいため、導電接合材８がＳｉＣ半導体層２の側面５へ濡れ拡がることを抑制することができる。
　ここで、スクライブ後のブレーク（ＳｎＢ：Scribing and Breaking）による本発明のチップ１のＳｉＣ半導体層２の側面５と、ブレードダイシングによるチップの半導体層の側面と、ステルスダイシングによる半導体層の側面のそれぞれに対して、エチレングリコールとの接触角を測定した。測定の結果、本発明のチップ１のＳｉＣ半導体層２の側面５においては、エチレングリコールとの接触角が、他の加工法で測定した接触角より大きく、エチレングリコールが側面５に濡れ広がりにくいことが分かった。
　すなわち、本発明のチップ１は、結晶性脆性材料であるＳｉＣ半導体ウェハ１１を、スクライブ後のブレークで分断することにより得ることができ、劈開面（ＳｉＣ単結晶の結晶面）５を有する。
　劈開面５は平滑な面で結晶欠陥等が発生することはないが、劈開以外の面では凹凸が生じ結晶欠陥等が発生する。ブレードダイシングでは、チップの側面が劈開以外の面となるため課題が生じる。
　このことより、ウェハ１１からチップ１（ＳｉＣ半導体装置１）を切り出す方法としては、ＳｉＣ単結晶の劈開性を考慮し、スクライビングホイールを用いてウェハ１１にスクライブラインＬを形成し、そのスクライブラインＬに沿ってウェハ１１を分断して、チップ１を個々に切り出す方法が好適である。このように、チップ１の側面５を劈開面（ＳｉＣ単結晶の結晶面）とすると、実装時に導電接合材が側面５へ濡れ広がることを抑制することができる。また、漏れ電流等が発生しなくなり、強度も向上する。
　例えば、スクライブ及びスクライブ後のブレークのための装置として、ウェハ１１に対してスクライブラインＬを形成するスクライブ装置と、スクライブラインＬに沿って分断してチップ１を得るブレーク装置を用いる。スクライブ装置とブレーク装置は、一体の装置であってもよい。
　スクライブ装置は、ウェハ１１が載置されるテーブルと、ウェハ１１の表面上にスクライブラインＬ（垂直クラック）を形成するためのスクライブヘッドと、スクライブヘッドが配備されているスクライブビームと、を有する。なお、スクライブラインＬを形成する方向は、ウェハ１１のＸ軸方向（幅方向）と、Ｘ軸方向に直交するＹ軸方向（送出方向、長手方向）である。
　スクライブビームには、スクライブヘッドが少なくとも２つ設けられている。スクライブヘッドは、モータの駆動により、門型のスクライブビームのガイドに沿ってＸ軸方向（ウェハ１１の幅方向）に移動可能な第１のスクライブヘッドと、第２のスクライブヘッドと、を有する。
　第１のスクライブヘッドには、ウェハ１１に対してＸ軸方向のスクライブラインＬ１を形成する第１のスクライビングツールが設けられている。第２のスクライブヘッドには、ウェハ１１に対してＹ軸方向のスクライブラインＬ２を形成する第２のスクライビングツールが設けられている。なお、各スクライブヘッドは、Ｚ軸方向に移動可能となっている。
　ブレーク装置は、スクライブラインＬが形成されたウェハ１１に対して、スクライブラインＬに沿ってブレークバー）を上方から押し当てることで、ウェハ１１を分断して単位基板（チップ１）に分離する。
　ブレーク装置は、ブレーク対象となるウェハ１１を搭載するブレークテーブルと、ブレークバーが吊下状に取り付けられ、ブレークテーブルの上方を覆う門型のビームと、を有する。ブレークバーは、Ｘ軸方向のスクライブラインＬ１に沿ってウェハ１１を分断する第１のブレークバーと、Ｙ軸方向のスクライブラインＬ２に沿ってウェハ１１を分断する第２のブレークバーと、を有している。各ブレークバー部の先端（下端）には、スクライブラインＬ１，Ｌ２に沿ってウェハ１１を分断する直線状の稜線（刃）が設けられている。このブレークバーは、昇降機構により、ビームに対してＺ軸方向に昇降自在となっている。また、ブレークバーと対向する下方は、ブレークテーブルに代えて、ブレーク時にブレークバーが押し当てられたウェハ１１からの押圧力を受け止める２枚一組の受刃が設けられていてもよい。
　なお、スクライブ装置とブレーク装置については、上記した装置構成に限定されない。すなわち、スクライブ装置において、第１のスクライビングツールをＺ軸方向の軸を回転軸として回転可能とし、また、ウェハ１１をＹ軸方向に移動可能とすることによって、第１のスクライビングツールのみによって（第２のスクライビングツールを必要とすることなく）Ｘ軸方向のスクライブラインとＹ軸方向のスクライブラインを形成することができる。また、ブレーク装置において、ウェハ１１（ブレークテーブル）をＺ軸方向の軸を回転軸として回転可能とすることによって、第１のブレークバーのみによって（第２のブレークバーを必要とすることなく）第１のスクライブラインに沿ったブレークと、第２のスクライブラインに沿ったブレークとを行うことができる。
　ＳｉＣ半導体層２の側面５（スクライブ後のブレークによる分断面全体）は、スクライブラインＬを形成する際に発生する垂直クラックに相当する垂直クラック面７と、スクライブラインＬに沿って外力を付与して分断する際に形成される分断面６と、を有する。
　すなわち、スクライビングツールによりウェハ１１に対してスクライブラインＬが形成されるとき、深さ方向に真っすぐにクラックが伸展することで、一定の深さの垂直クラックが形成される。この垂直クラックがブレーク後にチップ１が得られたとき、ＳｉＣ半導体層２の側面５における「垂直クラック面７」となる。
　また、ブレーク時にウェハ１１にブレークバーが押し当てられると、クラックを起点にＳｉＣ結晶材料の劈開性によりウェハ１１が割裂し、平滑な面が露出する。この平滑な面がブレーク後にチップ１が得られたとき、ＳｉＣ半導体層２の側面５における「分断面６」となる。詳しくは、この分断面６が劈開面（ＳｉＣ単結晶の結晶面）となる。
　ＳｉＣ半導体層２の側面５において、実装面３側に垂直クラック面７が設けられ、非実装面４側に分断面６が設けられてもよい。
　ＳｉＣ半導体層２の側面５において、実装面３側に分断面６が設けられ、非実装面４側に垂直クラック面７が設けられてもよい。
　ＳｉＣ半導体層２の厚さ方向に沿った垂直クラック面７の厚さ（深さ）は、ＳｉＣ半導体層２の厚さの２０％以下の範囲とされる。垂直クラック面の深さが規定より超えると、所望の劈開面が得られなくなる。
　図１に示すように、ＳｉＣ半導体層２の厚さ方向は、図面上で側面５に沿った上下方向である。ＳｉＣ半導体層２の厚さ方向に直交する方向は、図面上で側面５に沿った奥行き方向（前後方向）や幅方向（左右方向）である。
　垂直クラック面７に対するエチレングリコールの接触角（濡れ角）は５０°以上(好ましくは５５°以上、通常は９０°以下）の範囲であるとよい。
　垂直クラック面７とエチレングリコールとの接触角が小さくなると、導電接合材がＳｉＣ半導体層２の側面５へ濡れ拡がることを抑制することができなくなる（濡れやすくなる）傾向がある。
　分断面６に対するエチレングリコールの接触角（濡れ角）は５０°以上（好ましくは５５°以上、通常は９０°以下）の範囲であるとよい。
　分断面６とエチレングリコールとの接触角が小さくなると、導電接合材がＳｉＣ半導体層２の側面５へ濡れ拡がることを抑制することができなくなる（濡れやすくなる）傾向がある。
　図２に、オリエンテーションフラット（ＯＦ）に沿って平行な断面（断面Ａ）の画像と、オリエンテーションフラット（ＯＦ）に対して垂直方向の断面（断面Ｂ）の画像と、を観察して比較した画像を示す。
　図２には、本発明のチップ１の側面（スクライブ後のブレークによる劈開面）５の解析結果（本実験例）と、ブレードダイシングによるチップの側面の解析結果（比較例）と、ステルスダイシング（レーザー）によるチップの側面の解析結果（比較例）と、を示す。
　図２に示すように、ブレードダイシングやステルスダイシングなどの加工法で得た分断面は表面粗さが粗くなり、スクライブ後のブレーク（ＳｎＢ）で得た分断面５の方が平滑面となって表面粗さが小さくなる。すなわち、ＳｎＢで得た分断面５は、結晶性が良いという良好な解析結果が得られた。ＳｎＢで得た分断面５の方が、導電接合材のＳｉＣ半導体層２の側面５への濡れ拡がりを抑制することができる。
　すなわち、本発明のチップ１によれば、実装時に導電接合材が半導体層２の側面５に濡れ拡がることを抑制することができる。
［接触角の測定例（実験例）］
　以下に、ＳｉＣウェハ１の切断面５に対するエチレングリコールの接触角θを測定する実験における測定条件及び方法について示す。
Figure JPOXMLDOC01-appb-T000001
　本実験例の測定原理について、以下に述べる。
　液体を固体表面に滴下すると、液体は自らのもつ表面張力で丸くなり、表１の下部に示すような式が成り立つ。このとき、液滴の接線と固体表面のなす角度θを接触角という。
　接触角θは、濡れ性を表す最も直観的な指標である。この接触角θの値に着目することにより、濡れの現象を定量的に評価できるようになる。
　図４に、本発明のＳｉＣウェハ１の側面５に対するエチレングリコールの接触角θを測定した実験結果を示した顕微鏡写真（接触状態の観察写真）を示す。
　図４に示すように、チップ１の側面５に対するエチレングリコールの接触角θが６２．２°，６０．７°，６３．３°となり、側面５への濡れ拡がりを防ぐ良好な結果を得ることができた。すなわち、本発明のチップ１は、エチレングリコールに対して濡れにくいものであることがわかる。
　本実施形態のチップ１は、ＳｎＢにより得ることができ、ＳｉＣ半導体層２の側面５全体が結晶面（劈開面）であり、劈開された側面５は平滑面となって表面粗さが小さく、側面５に対するエチレングリコールの接触角（好適な実験例では６０°以上、具体的には、平均値で６２．１°の接触角を有していた（図４参照））が大きく、導電接合材の接触角も大きいため、ブレードダイシングやステルスダイシングで得られる従来のチップと比較して、導電接合材がＳｉＣ半導体層２の側面５へ濡れ拡がりにくい。
　本実施形態によれば、側面５を劈開面（結晶面）とすることで、側面５に対するエチレングリコールの接触角が規定の角度となるので、劈開された側面５において導電接合材が球体のようになって、側面５への濡れ拡がりを防ぎ（濡れにくくし）、実装時に導電接合材の実装面３（表面）への侵入を抑制することができる。
　チップ１の半導体層の側面５のエチレングリコールに対する接触角は、例えば、スクライブ後のブレークによってウェハ１１を分断してチップ１を得る場合には、スクライビングツールの仕様（スクライビングホイールの外径、刃先角度、刃先の微細加工等）、スクライブ荷重、スクライビングホイールの走査速度、ブレークバーの仕様（刃先角度、刃先の先端形状等）、受刃間隔、テーブル硬度、ブレーク荷重（押込み量）、ブレークバーの押下げ速度に影響され、スクライビングホイールの刃先角度、スクライブ荷重及び走査速度が重要な選定条件となる。例えば、スクライビングホイールの刃先角度及びスクライブ荷重の選定によって、半導体層の側面５の状態を調節することができる。
　本実施形態は例示であって制限的なものではない。
　本明細書、請求の範囲および図面において、明示されていない事項、例えば、作動条件や操作条件、構成物の寸法、重量などの選定は、本明細書、請求の範囲および図面による開示ならびに技術常識に従うことにより、当業者であれば、容易に実施することができる。
　１　ＳｉＣ半導体装置（チップ）
　２　ＳｉＣ半導体層（半導体層）
　３　実装面（第１主面、表面）
　４　非実装面（第２主面、裏面）
　５　側面（分断面、結晶面、劈開面）
　６　分断面
　７　垂直クラック面
１１　ＳｉＣ半導体ウェハ（基板）
１２　装置形成領域
１３　第１ウェハ主面
１４　第２ウェハ主面
１５　ウェハ側壁面
１６　オリエンテーションフラット
Ｌ１　スクライブライン（Ｘ軸方向）
Ｌ２　スクライブライン（Ｙ軸方向）

Claims (12)

  1. 　単結晶からなる半導体層を含む半導体装置であって、
    　前記半導体層は、素子形成面としての実装面と、前記実装面の裏面側の非実装面と、前記実装面と前記非実装面を接続する側面と、を有し、
    　前記側面は、劈開された面であり、当該側面に対するエチレングリコールの接触角が５０°以上となる
    　ことを特徴とする半導体装置。
  2. 　前記半導体装置は、導電接合材によって支持体に実装されるものである
    　ことを特徴とする請求項１に記載の半導体装置。
  3. 　前記単結晶は、ＳｉＣ単結晶、ＧａＮ単結晶又はサファイア単結晶のいずれかである
    　ことを特徴とする請求項１に記載の半導体装置。
  4. 　単結晶からなる半導体層を含む半導体ウェハにスクライビングツールを用いてスクライブラインを形成した後、前記スクライブラインに沿って外力を付与して分断することによって得られる
    　ことを特徴とする請求項１～３のいずれかに記載の半導体装置。
  5. 　前記半導体層の側面は、前記スクライブラインを形成する際に発生する垂直クラックに相当する垂直クラック面と、前記スクライブラインに沿って外力を付与して分断する際に形成される分断面と、を有する
    　ことを特徴とする請求項４に記載の半導体装置。
  6. 　前記半導体層の側面において、前記実装面側に前記垂直クラック面が設けられ、前記非実装面側に分断面が設けられる
    　ことを特徴とする請求項５に記載の半導体装置。
  7. 　前記半導体層の側面において、前記実装面側に前記分断面が設けられ、前記非実装面側に前記垂直クラック面が設けられる
    　ことを特徴とする請求項５に記載の半導体装置。
  8. 　前記半導体層の厚さ方向に沿った前記垂直クラック面の厚さは、前記半導体層の厚さの２０％以下の範囲とされる
    　ことを特徴とする請求項５～７のいずれかに記載の半導体装置。
  9. 　前記垂直クラック面に対するエチレングリコールの接触角は、５０°以上の範囲とされる
    　ことを特徴とする請求項５～８のいずれかに記載の半導体装置。
  10. 　前記分断面に対するエチレングリコールの接触角は、５０°以上の範囲とされる
    　ことを特徴とする請求項５～９のいずれかに記載の半導体装置。
  11. 　半導体装置を導電接合材によって支持体に実装する半導体装置の実装方法であって、
    　前記支持体の前記半導体装置を実装する面に、導電接合材を配置する工程と、
    　前記支持体の前記半導体装置を実装する面に配置された前記導電接合材上に前記半導体装置を配置する工程と、を有し、
    　前記半導体装置は、単結晶からなる半導体層を含み、
    　前記半導体層は、素子形成面としての実装面と、前記実装面の裏面側の非実装面と、前記実装面と前記非実装面を接続する側面と、を有し、
    　前記側面は、劈開された面であり、当該側面に対するエチレングリコールの接触角が５０°以上となる
    　ことを特徴とする半導体装置の実装方法。
  12. 　前記支持体の前記半導体装置を実装する面に対するエチレングリコールの接触角が前記半導体装置の前記側面に対するエチレングリコールの接触角よりも小さい
    　ことを特徴とする請求項１１に記載の半導体装置の実装方法。
PCT/JP2022/042174 2022-01-21 2022-11-14 半導体装置および半導体装置の実装方法 WO2023139902A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-007972 2022-01-21
JP2022007972 2022-01-21

Publications (1)

Publication Number Publication Date
WO2023139902A1 true WO2023139902A1 (ja) 2023-07-27

Family

ID=87347992

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/042174 WO2023139902A1 (ja) 2022-01-21 2022-11-14 半導体装置および半導体装置の実装方法

Country Status (1)

Country Link
WO (1) WO2023139902A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014167745A1 (ja) * 2013-04-10 2014-10-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP2017022422A (ja) * 2016-10-31 2017-01-26 三星ダイヤモンド工業株式会社 スクライブ方法及びスクライブ装置
WO2020066467A1 (ja) * 2018-09-28 2020-04-02 三星ダイヤモンド工業株式会社 ＧａＮ基板の分断方法
JP2021039993A (ja) * 2019-09-02 2021-03-11 株式会社東芝 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014167745A1 (ja) * 2013-04-10 2014-10-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP2017022422A (ja) * 2016-10-31 2017-01-26 三星ダイヤモンド工業株式会社 スクライブ方法及びスクライブ装置
WO2020066467A1 (ja) * 2018-09-28 2020-04-02 三星ダイヤモンド工業株式会社 ＧａＮ基板の分断方法
JP2021039993A (ja) * 2019-09-02 2021-03-11 株式会社東芝 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US11446771B2 (en) Method for producing wafers using ultrasound
US20060223234A1 (en) Semiconductor-device manufacturing method
US7172951B2 (en) Apparatus for controlled fracture substrate singulation
KR100748808B1 (ko) 기판 상에 배열된 디바이스들을 분리하고 스크라이브 스트리트 내의 불필요한 구조물을 제거하기 위한 이중 다이싱 톱날 어셈블리 및 방법
TWI671812B (zh) 半導體晶片之製造方法、半導體晶片及半導體裝置
US20190035684A1 (en) Method for manufacturing silicon carbide semiconductor device
JP2016207908A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2023139902A1 (ja) 半導体装置および半導体装置の実装方法
US20080014720A1 (en) Street smart wafer breaking mechanism
JP6230112B2 (ja) ウェハの製造方法およびウェハの製造装置
JP2015029067A (ja) 半導体片の製造方法
EP1705153A2 (en) Bevel dicing semiconductor components
US11958132B2 (en) SiC ingot processing method and laser processing apparatus
JP5356931B2 (ja) 基板割断装置
US10529623B2 (en) Method of manufacturing light emitting element
JP2014086446A (ja) ＳｉＣウェハの切断方法
JPH05302876A (ja) Ｔｅｍ観察用試料の作成方法及び研磨用治具
CN118077035A (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
WO2023058510A1 (ja) 半導体装置
JP2010182901A (ja) 半導体ウエーハの分割方法
WO2023243557A1 (ja) ＳｉＣ半導体装置及びＳｉＣ半導体装置の製造方法
JP2020181931A (ja) ウエハーのブレイク方法並びにブレイク装置
US20230071868A1 (en) Diamond wafer dividing method and chip manufacturing method
WO2023058509A1 (ja) ＳｉＣ半導体装置
JP2014017358A (ja) 炭化珪素基板およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22922053

Country of ref document: EP

Kind code of ref document: A1