WO2023100508A1

WO2023100508A1 - スイッチング電源装置、スイッチ制御装置、車載機器、及び車両

Info

Publication number: WO2023100508A1
Application number: PCT/JP2022/038734
Authority: WO
Inventors: 元規鶴山; 勲田古部; 啓太糸原
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2021-12-03
Filing date: 2022-10-18
Publication date: 2023-06-08
Anticipated expiration: 2024-06-03
Also published as: US20240322690A1; DE112022005776T5; CN118339754A; JPWO2023100508A1

Abstract

スイッチング電源装置の制御部は、第１スイッチをオン、第２スイッチをオフにする第１状態と、第１スイッチをオフ、第２スイッチをオンにする第２状態と、第１，２スイッチをオフにする第３状態と、第３状態よりも第１，２スイッチの接続ノードの電圧を低くする第４状態と、を有する。前記制御部は、第１周期で第１～４状態を繰り返す第１モードと、前記第１周期よりも長い第２周期で第１～４状態を繰り返す第２モードと、を有する。

Description

スイッチング電源装置、スイッチ制御装置、車載機器、及び車両

　本明細書中に開示されている発明は、入力電圧を出力電圧に降圧するスイッチング電源装置、スイッチ制御装置、車載機器、及び車両に関する。

　従来、軽負荷時の効率が高いスイッチング電源装置として、オン時間固定制御方式のスイッチング電源装置が知られている（例えば特許文献１参照）。

特開２０１０－３５３１６号公報

　オン時間固定制御方式のスイッチング電源装置は、負荷の状態に応じてスイッチング周波数が可変するという特徴を有する。スイッチング周波数が変動すると、ノイズの周波数も変動するので、固定周波数のノイズを抑制するノイズ抑制手段（例えばフィルタ回路など）の効果が減少してしまうことがある。したがって、ノイズが問題となる環境下で使用されるスイッチング電源装置のスイッチング周波数は極力固定であることが望ましい。

　また、負荷が通常範囲内の状態と通常範囲内よりも軽い状態とを取り得る場合、負荷が通常範囲内の状態である場合だけでなく、負荷が通常範囲内よりも軽い状態である場合であっても、正常なスイッチング制御が要求される。

　本明細書中に開示されているスイッチング電源装置は、入力電圧を出力電圧に降圧するよう構成されるスイッチング電源装置である。前記スイッチング電源装置は、第１端が前記入力電圧の印加端に接続可能に構成され、第２端がインダクタの第１端に接続可能に構成される第１スイッチと、第１端が前記インダクタの第１端及び前記第１スイッチの第２端に接続可能に構成され、第２端が前記入力電圧よりも低い低電圧の印加端に接続可能に構成される第２スイッチと、前記第１スイッチ及び前記第２スイッチのオン／オフを制御するよう構成される制御部と、を備える。前記制御部は、前記第１スイッチをオン状態にし、前記第２スイッチをオフ状態にする第１状態と、前記第１スイッチをオフ状態にし、前記第２スイッチをオン状態にする第２状態と、前記第１スイッチ及び前記第２スイッチをオフ状態にする第３状態と、前記第３状態よりも前記第１スイッチと前記第２スイッチとの接続ノードの電圧を低くする第４状態と、を有する。前記制御部は、第１周期で前記第１状態、前記第２状態、前記第３状態、及び前記第４状態を繰り返す第１モードと、前記第１周期よりも長い第２周期で前記第１状態、前記第２状態、前記第３状態、及び前記第４状態を繰り返す第２モードと、を有する。

　本明細書中に開示されている一の態様に係るスイッチ制御装置は、第１端が入力電圧の印加端に接続可能に構成され、第２端がインダクタの第１端に接続可能に構成される第１スイッチのオン／オフと、第１端が前記インダクタの第１端及び前記第１スイッチの第２端に接続可能に構成され、第２端が前記入力電圧よりも低い低電圧の印加端に接続可能に構成される第２スイッチのオン／オフと、を制御するスイッチ制御装置である。前記スイッチ制御装置は、前記第１スイッチをオン状態にし、前記第２スイッチをオフ状態にする第１状態と、前記第１スイッチをオフ状態にし、前記第２スイッチをオン状態にする第２状態と、前記第１スイッチ及び前記第２スイッチをオフ状態にする第３状態と、前記第３状態よりも前記第１スイッチと前記第２スイッチとの接続ノードの電圧を低くする第４状態と、を有する。前記スイッチ制御装置は、第１周期で前記第１状態、前記第２状態、前記第３状態、及び前記第４状態を繰り返す第１モードと、前記第１周期よりも長い第２周期で前記第１状態、前記第２状態、前記第３状態、及び前記第４状態を繰り返す第２モードと、を有する。

　本明細書中に開示されている一の態様に係る車載機器は、上記構成のスイッチング電源装置又は上記構成のスイッチ制御装置を備える。

　本明細書中に開示されている一の態様に係る車両は、上記構成の車載機器と、前記車載機器に電力を供給するバッテリと、を備える。

　本明細書中に開示されている一の態様に係る発明によれば、負荷が通常範囲内よりも軽い状態である場合であっても正常なスイッチング制御が容易であり、高効率化を図ることができる。

図１は、第１実施形態に係るスイッチング電源装置の構成を示す図である。図２は、第１実施形態に係るスイッチング電源装置の動作を示すタイミングチャートである。図３は、第２実施形態に係るスイッチング電源装置の構成を示す図である。図４は、第２実施形態に係るスイッチング電源装置の動作を示すタイムチャートである。図５は、第３実施形態に係るスイッチング電源装置の構成を示す図である。図６は、第３実施形態に係るスイッチング電源装置の動作を示すタイミングチャートである。図７は、第４実施形態に係るスイッチング電源装置の構成を示す図である。図８は、第４実施形態に係るスイッチング電源装置の動作を示すタイミングチャートである。図９は、第５実施形態に係る制御部の第１構成例を示す図である。図１０は、図９に示す制御部の動作を示すタイミングチャートである。図１１は、第５実施形態に係る制御部の第２構成例を示す図である。図１２は、図１１に示す制御部の動作を示すタイミングチャートである。図１３は、第５実施形態に係る制御部の第３構成例を示す図である。図１４は、図１３に示す制御部の動作を示すタイミングチャートである。図１５は、第６実施形態に係る制御部の第１構成例を示す図である。図１６は、図１５に示す制御部の動作を示すタイミングチャートである。図１７は、第６実施形態に係る制御部の第２構成例を示す図である。図１８は、図１７に示す制御部の動作を示すタイミングチャートである。図１９は、第７実施形態に係る設定回路の第１構成例を示す図である。図２０は、図１９に示す設定回路の動作を示すタイミングチャートである。図２１は、第７実施形態に係る設定回路の第２構成例を示す図である。図２２は、図２１に示す設定回路の動作を示すタイミングチャートである。図２３は、第８実施形態に係る制御部の第１構成例を示す図である。図２４は、図２３に示す制御部の動作を示すタイミングチャートである。図２５は、第８実施形態に係る制御部の第２構成例を示す図である。図２６は、図２５に示す制御部の動作を示すタイミングチャートである。図２７は、第８実施形態に係る制御部の第３構成例を示す図である。図２８は、図２７に示す制御部の動作を示すタイミングチャートである。図２９は、第９実施形態に係る制御部の第１構成例を示す図である。図３０は、図２９に示す制御部の動作を示すタイミングチャートである。図３１は、第９実施形態に係る制御部の第２構成例を示す図である。図３２は、図３１に示す制御部の動作を示すタイミングチャートである。図３３は、第９実施形態に係る制御部の第３構成例を示す図である。図３４は、図３３に示す制御部の動作を示すタイミングチャートである。図３５は、車両の一構成例を示す外観図である。

　本明細書において、ＭＯＳトランジスタとは、ゲートの構造が、「導電体または抵抗値が小さいポリシリコン等の半導体からなる層」、「絶縁層」、及び「Ｐ型、Ｎ型、又は真性の半導体層」の少なくとも３層からなるトランジスタをいう。つまり、ＭＯＳトランジスタのゲートの構造は、金属、酸化物、及び半導体の３層構造に限定されない。

　本明細書において、基準電圧とは、理想的な状態において一定である電圧を意味しており、実際には温度変化等により僅かに変動し得る電圧である。

　本明細書において、定電圧とは、理想的な状態において一定である電圧を意味しており、実際には温度変化等により僅かに変動し得る電圧である。

　本明細書において、定電流とは、理想的な状態において一定である電流を意味しており、実際には温度変化等により僅かに変動し得る電流である。

＜第１実施形態＞
　図１は、第１実施形態に係るスイッチング電源装置の構成を示す図である。第１実施形態に係るスイッチング電源装置１Ａ（以下、「スイッチング電源装置１Ａ」という）は、入力電圧ＶＩＮを出力電圧ＶＯＵＴに降圧するスイッチング電源装置であって、制御部ＣＮＴ１と、第１スイッチＳＷ１と、第２スイッチＳＷ２と、インダクタＬ１と、出力コンデンサＣ１と、出力帰還部ＦＢ１と、を備える。スイッチング電源装置１Ａは、軽負荷時に電流連続モードで動作する構成であってもよく、逆流防止機能を有し軽負荷時に電流不連続モードで動作する構成であってもよい。

　制御部ＣＮＴ１は、出力帰還部ＦＢ１の出力に基づき、第１スイッチＳＷ１及び第２スイッチＳＷ２のオン／オフを制御する。言い換えると、制御部ＣＮＴ１は、第１スイッチＳＷ１及び第２スイッチＳＷ２のオン／オフを制御するスイッチ制御装置である。

　第１スイッチＳＷ１は、第１端が入力電圧ＶＩＮの印加端に接続可能に構成され、第２端がインダクタＬ１の第１端に接続可能に構成される。第１スイッチＳＷ１は、入力電圧ＶＩＮの印加端からインダクタＬ１に至る電流経路を導通／遮断する。第１スイッチＳＷ１としては、例えばＰチャネル型ＭＯＳトランジスタ、Ｎチャネル型ＭＯＳトランジスタ等を用いることができる。例えば第１スイッチＳＷ１にＮチャネル型ＭＯＳトランジスタを用いる場合、入力電圧ＶＩＮより大きい電圧を生成するためにブートストラップ回路等をスイッチング電源装置１Ａに設けるようにすればよい。

　第２スイッチＳＷ２は、第１端がインダクタＬ１の第１端及び第１スイッチＳＷ１の第２端に接続可能に構成され、第２端がグランド電位の印加端に接続可能に構成される。第２スイッチＳＷ２は、グランド電位の印加端からインダクタＬ１に至る電流経路を導通／遮断する。第２スイッチＳＷ２としては、例えばＮチャネル型ＭＯＳトランジスタ等を用いることができる。

　第１スイッチＳＷ１及び第２スイッチＳＷ２のスイッチングによって、第１スイッチＳＷ１と第２スイッチＳＷ２の接続ノードにパルス状のスイッチ電圧ＶＳＷが生成される。インダクタＬ１及び出力コンデンサＣ１は、パルス状のスイッチ電圧ＶＳＷを平滑化して出力電圧ＶＯＵＴを生成し、その出力電圧ＶＯＵＴを出力電圧ＶＯＵＴの印加端に供給する。出力電圧ＶＯＵＴの印加端には負荷ＬＤ１が接続され、負荷ＬＤ１に出力電圧ＶＯＵＴが供給される。

　出力帰還部ＦＢ１は、出力電圧ＶＯＵＴに応じた帰還信号を生成して出力する。出力帰還部ＦＢ１としては、例えば出力電圧ＶＯＵＴを抵抗分圧して帰還信号を生成する抵抗分圧回路等を用いることができる。また例えば、出力帰還部ＦＢ１は、出力電圧ＶＯＵＴを取得し、出力電圧ＶＯＵＴそのものを帰還信号として出力する構成であってもよい。なお、出力帰還部ＦＢ１は、出力電圧ＶＯＵＴに応じた帰還信号に加えて、インダクタＬ１を流れる電流（以下、「インダクタ電流ＩＬ」という）に応じた帰還信号も生成して出力する構成であってもよい。出力帰還部ＦＢ１がインダクタ電流ＩＬに応じた帰還信号も生成することで、電流モード制御が可能になる。

　図２は、スイッチング電源装置１Ａの動作を示すタイミングチャートである。制御部ＣＮＴ１は、出力帰還部ＦＢ１から出力される帰還信号に応じて第１状態ＳＴ１の長さを設定する。負荷ＬＤ１が軽負荷であるほど第１状態ＳＴ１の長さは短くなる。

　第１状態ＳＴ１において、制御部ＣＮＴ１は、第１スイッチＳＷ１をオン状態にし、第２スイッチＳＷ２をオフ状態にする。第１状態ＳＴ１において、スイッチ電圧ＶＳＷは、入力電圧ＶＩＮに第１スイッチＳＷ１のボディダイオードの順方向電圧を加えた値になった後、入力電圧ＶＩＮと略同一の値になる。第１状態ＳＴ１において、インダクタ電流ＩＬは時間経過とともに増加する。

　第１状態ＳＴ１が終了すると、制御部ＣＮＴ１は、制御の状態を第１状態ＳＴ１から第２状態ＳＴ２に切り替える。

　第２状態ＳＴ２において、制御部ＣＮＴ１は、第１スイッチＳＷ１をオフ状態にし、第２スイッチＳＷ２をオン状態にする。第２状態ＳＴ２において、スイッチ電圧ＶＳＷは、グランド電位ＧＮＤと略同一の値になる。第２状態ＳＴ２において、インダクタ電流ＩＬは時間経過とともに減少する。

　インダクタ電流ＩＬが所定値まで減少すると、制御部ＣＮＴ１は、第２状態ＳＴ２を終了し、制御の状態を第２状態ＳＴ２から第３状態ＳＴ３に切り替える。インダクタ電流ＩＬが所定値まで減少したか否かを判定する判定部（不図示）は、制御部ＣＮＴ１とは別個に設けられてもよく、制御部ＣＮＴ１に内蔵されてもよい。なお、本実施形態では、上記の所定値を零としている。

　第３状態ＳＴ３において、制御部ＣＮＴ１は、第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にする。第３状態ＳＴ３において、第１スイッチＳＷ１と第２スイッチＳＷ２の接続ノードはハイインピーダンス状態になり、スイッチ電圧ＶＳＷは、出力電圧ＶＯＵＴと略同一の値になる。第２状態ＳＴ２において、インダクタ電流ＩＬは零になる。

　周期信号Ｓ１は、固定周期Ｔｆｉｘでパルスが発生する信号である。周期信号Ｓ１は、制御部ＣＮＴ１の内部で生成される信号でもよく、制御部ＣＮＴ１の外部で生成されて制御部ＣＮＴ１によって取得される信号でもよい。

　周期信号Ｓ１のパルスが立ち上がると、制御部ＣＮＴ１は、第３状態ＳＴ３を終了し、制御の状態を第３状態ＳＴ３から第４状態ＳＴ４に切り替える。

　第４状態ＳＴ４において、制御部ＣＮＴ１は、第１スイッチＳＷ１をオフ状態にし、第２スイッチＳＷ２をオン状態にする。第４状態ＳＴ４において、スイッチ電圧ＶＳＷは、グランド電位ＧＮＤと略同一の値になる。第４状態ＳＴ４において、インダクタ電流ＩＬは出力電圧ＶＯＵＴの印加端から第１スイッチＳＷ１と第２スイッチＳＷ２の接続ノードに向かって流れ、電流量は時間経過ともに増加する。第４状態ＳＴ４において、インダクタ電流ＩＬは回生する。インダクタ電流ＩＬの回生エネルギーが第４状態ＳＴ４から第１状態ＳＴ１に切り替わったときに開放されることにより、第４状態ＳＴ４から第１状態ＳＴ１に切り替わったときにスイッチ電圧ＶＳＷが急峻に上昇する。

　周期信号Ｓ１のパルスが立ち下がると、制御部ＣＮＴ１は、第４状態ＳＴ４を終了し、制御の状態を第４状態ＳＴ４から第１状態ＳＴ１に切り替える。

　制御部ＣＮＴ１は、固定周期Ｔｆｉｘで第１状態ＳＴ１、第２状態ＳＴ２、第３状態ＳＴ３、及び第４状態ＳＴ４を繰り返す。なお、第１状態ＳＴ１と第２状態ＳＴ２との間、第４状態ＳＴ４と第１状態ＳＴ１との間それぞれに、第１スイッチＳＷ１と第２スイッチＳＷ２の双方がオフ状態になるデッドタイム期間を設けることが望ましい。第１状態ＳＴ１と第２状態ＳＴ２との間、第４状態ＳＴ４と第１状態ＳＴ１との間それぞれにデッドタイム期間を設ける場合、固定周期Ｔｆｉｘは、第１状態ＳＴ１、第１状態ＳＴ１と第２状態ＳＴ２との間に設けられるデッドタイム期間、第２状態ＳＴ２、第３状態ＳＴ３、第４状態ＳＴ４、及び第４状態ＳＴ４と第１状態ＳＴ１との間に設けられるデッドタイム期間を合計した期間と一致する。

　スイッチング電源装置１Ａは、固定周期Ｔｆｉｘで動作し第３状態ＳＴ３において損失が生じない構成であるので、スイッチング周波数を変動させることなく高効率化を図ることができる。負荷ＬＤ１が軽負荷であるときには第１状態ＳＴ１の長さが短くなり第３状態ＳＴ３の長さが長くなるので、スイッチング電源装置１Ａは、負荷ＬＤ１が軽負荷であるときの効率を大幅に向上させることができる。

　本実施形態の変形例として、第２スイッチＳＷ２は、第２端が入力電圧ＶＩＮよりも低く且つグランド電位以外の低電圧の印加端に接続可能に構成されてもよい。

＜第２実施形態＞
　第２実施形態において、第１実施形態と同様の構成及び動作については説明を省略する。図３は、第２実施形態に係るスイッチング電源装置の構成を示す図である。第２実施形態に係るスイッチング電源装置１Ｂ（以下、「スイッチング電源装置１Ｂ」という）は、スイッチング電源装置１ＡにスイッチＳＷ３を追加した構成である。

　スイッチＳＷ３はスイッチＳＷ２に並列接続される。すなわち、スイッチＳＷ３の第１端はスイッチＳＷ２の第１端に接続され、スイッチＳＷ３の第２端はスイッチＳＷ２の第２端に接続される。第３スイッチＳＷ３としては、例えばＮチャネル型ＭＯＳトランジスタ等を用いることができる。制御部ＣＮＴ１は、第１スイッチＳＷ１及び第２スイッチＳＷ２のオン／オフに加えて第３スイッチＳＷ３のオン／オフも制御する。

　スイッチＳＷ３は、スイッチＳＷ２よりもオン抵抗（オン状態での第１端と第２端との間の抵抗）及び容量（第１端と第２端との間の寄生容量）の少なくとも一方が小さい。

　図４は、スイッチング電源装置１Ｂの動作を示すタイミングチャートである。スイッチング電源装置１Ｂの動作は、第４状態ＳＴ４において制御部ＣＮＴ１が第２スイッチＳＷ２をオフ状態にする点で、スイッチング電源装置１Ａの動作と異なっている。

　第４状態ＳＴ４において、制御部ＣＮＴ１は、第２スイッチＳＷ２の代わりに、第３スイッチＳＷ３をオン状態にする。上述した通りスイッチＳＷ３はスイッチＳＷ２よりもオン抵抗及び容量の少なくとも一方が小さいので、スイッチング電源装置１Ｂはスイッチング電源装置１Ａよりも第４状態ＳＴ４における損失を小さくすることができる。

　一方、第１状態ＳＴ１、第２状態ＳＴ２、及び第３状態ＳＴ３において、制御部ＣＮＴ１は、第３スイッチＳＷ３をオフ状態にする。

　スイッチング電源装置１Ｂは、固定周期Ｔｆｉｘで動作し第３状態ＳＴ３において損失が生じない構成であるので、スイッチング周波数を変動させることなく高効率化を図ることができる。負荷ＬＤ１が軽負荷であるときには第１状態ＳＴ１の長さが短くなり第３状態ＳＴ３の長さが長くなるので、スイッチング電源装置１Ｂは、負荷ＬＤ１が軽負荷であるときの効率を大幅に向上させることができる。

　本実施形態の変形例として、第４状態ＳＴ４において、制御部ＣＮＴ１は、第２スイッチＳＷ２及び第３スイッチＳＷ３の両方をオン状態にしてもよい。

　また本実施形態の変形例として、第２スイッチＳＷ２の第２端及び第３スイッチＳＷ３の第２端は、入力電圧ＶＩＮよりも低く且つグランド電位以外の低電圧の印加端に接続可能に構成されてもよい。

＜第３実施形態＞
　第３実施形態において、第２実施形態と同様の構成及び動作については説明を省略する。図５は、第３実施形態に係るスイッチング電源装置の構成を示す図である。第３実施形態に係るスイッチング電源装置１Ｃ（以下、「スイッチング電源装置１Ｃ」という）は、スイッチング電源装置１ＡにスイッチＳＷ３、容量Ｃ２、及びスイッチＳＷ４を追加した構成である。

　スイッチＳＷ３の第１端は、第１スイッチＳＷ１と第２スイッチＳＷ２の接続ノードに接続される。スイッチＳＷ３の第２端は、容量Ｃ２の第１端及び第４スイッチＳＷ４の第１端に接続される。容量Ｃ２の第２端及び第４スイッチＳＷ４の第２端はグランド電位に接続される。第３スイッチＳＷ３としては、例えばＮチャネル型ＭＯＳトランジスタ等を用いることができる。第４スイッチＳＷ４としては、例えばＮチャネル型ＭＯＳトランジスタ等を用いることができる。制御部ＣＮＴ１は、第１スイッチＳＷ１及び第２スイッチＳＷ２のオン／オフに加えて第３スイッチＳＷ３及び第４スイッチＳＷ４のオン／オフも制御する。

　スイッチＳＷ３は、スイッチＳＷ２よりもオン抵抗（オン状態での第１端と第２端との間の抵抗）及び容量（第１端と第２端との間の寄生容量）の少なくとも一方が小さい。なお、本実施形態とは異なり、スイッチＳＷ３は、スイッチＳＷ２に対してオン抵抗及び容量が同程度であってもよい。

　スイッチＳＷ４は、容量Ｃ２を放電するためのスイッチである。スイッチＳＷ４がオン状態になると、容量Ｃ２の両端が短絡して容量Ｃ２が放電する。

　図６は、スイッチング電源装置１Ｃの動作を示すタイミングチャートである。スイッチング電源装置１Ｃの動作はスイッチング電源装置１Ｂの動作と基本的に同じである。スイッチング電源装置１Ｃでは、制御部ＣＮＴ１による第４スイッチＳＷ４のオン／オフ制御が追加されている。制御部ＣＮＴ１は、第３スイッチＳＷ３のオン／オフと第４スイッチＳＷ４のオン／オフとを相補的に制御する。すなわち、制御部ＣＮＴ１は、第１状態ＳＴ１、第２状態ＳＴ２、及び第３状態ＳＴ３において第４スイッチＳＷ４をオン状態にし、第４状態ＳＴ４において第４スイッチＳＷ４をオフ状態にする。

　スイッチング電源装置１Ｃでは、第４状態ＳＴ４において、スイッチ電圧ＳＷが、入力電圧ＶＩＮを、第１スイッチＳＷ１の第１端と第２端との間の寄生容量と、第３スイッチＳＷ３の第１端と第２端との間の寄生容量及び容量Ｃ２と、で容量分割した電圧となる。これにより、容量Ｃ２の静電容量値によって、第４状態ＳＴ４におけるスイッチ電圧ＳＷの値を調整することができる。つまり、容量Ｃ２の静電容量値によって、第４状態ＳＴ４から第１状態ＳＴ１に切り替わったときのスイッチ電圧ＶＳＷの立ち上がり具合を調整することができる。

　例えば、制御部ＣＮＴ１を半導体集積回路装置に含め、容量Ｃ２を当該半導体集積回路装置の外付け部品とすることで、第４状態ＳＴ４におけるスイッチ電圧ＳＷの値を調整することが容易になる。

　スイッチング電源装置１Ｃは、固定周期Ｔｆｉｘで動作し第３状態ＳＴ３において損失が生じない構成であるので、スイッチング周波数を変動させることなく高効率化を図ることができる。負荷ＬＤ１が軽負荷であるときには第１状態ＳＴ１の長さが短くなり第３状態ＳＴ３の長さが長くなるので、スイッチング電源装置１Ｃは、負荷ＬＤ１が軽負荷であるときの効率を大幅に向上させることができる。

　また本実施形態の変形例として、第２スイッチＳＷ２の第２端、容量Ｃ２の第２端、及び第４スイッチＳＷ４の第２端は、入力電圧ＶＩＮよりも低く且つグランド電位以外の低電圧の印加端に接続可能に構成されてもよい。

＜第４実施形態＞
　第４実施形態において、第３実施形態と同様の構成及び動作については説明を省略する。図７は、第４実施形態に係るスイッチング電源装置の構成を示す図である。第４実施形態に係るスイッチング電源装置１Ｄ（以下、「スイッチング電源装置１Ｄ」という）は、スイッチング電源装置１Ａに容量Ｃ２を追加した構成である。

　容量Ｃ２の第１端は、第１スイッチＳＷ１と第２スイッチＳＷ２の接続ノードに接続される。制御部ＣＮＴ１は、スイッチＳＷ３の第２端に印加する電圧ＶＡを制御する。例えば、制御部ＣＮＴ１は、第３状態ＳＴ３において電圧ＶＡをＨＩＧＨレベル（例えば出力電圧ＶＯＵＴと同じ値）にし、第１状態ＳＴ１、第２状態ＳＴ２、及び第４状態ＳＴ４において電圧ＶＡをＬＯＷレベル（例えばグランド電位ＧＮＤ）にする。

　第４状態ＳＴ４における電圧ＶＡの値を調整することで、第４状態ＳＴ４から第１状態ＳＴ１に切り替わったときのスイッチ電圧ＶＳＷの立ち上がり具合を調整することができる。

　スイッチング電源装置１Ｄは、固定周期Ｔｆｉｘで動作し第３状態ＳＴ３において損失が生じない構成であるので、スイッチング周波数を変動させることなく高効率化を図ることができる。負荷ＬＤ１が軽負荷であるときには第１状態ＳＴ１の長さが短くなり第３状態ＳＴ３の長さが長くなるので、スイッチング電源装置１Ｄは、負荷ＬＤ１が軽負荷であるときの効率を大幅に向上させることができる。

　また本実施形態の変形例として、第２スイッチＳＷ２の第２端は、入力電圧ＶＩＮよりも低く且つグランド電位以外の低電圧の印加端に接続可能に構成されてもよい。

＜第５実施形態＞
　上述した第１～第４実施形態に係るスイッチング電源装置の各制御部ＣＮＴ１は、負荷ＬＤ１が軽負荷であるほど第１状態ＳＴ１の長さを短くしている。つまり、第１～第４実施形態に係るスイッチング電源装置では、負荷ＬＤ１が軽負荷であるほどスイッチＳＷ１を制御するための制御信号のパルス幅が細くなり、当該制御信号の生成が困難になる。

　第５実施形態に係るスイッチング電源装置は、第１～第４実施形態に係るスイッチング電源装置の上記課題を解決することができるスイッチング電源装置である。

　第５実施形態に係るスイッチング電源装置は、第１実施形態に係るスイッチング電源装置を改良したスイッチング電源装置である。したがって、第５実施形態において、第１実施形態と同様の構成及び動作については説明を省略する。

　第５実施形態に係る制御部ＣＮＴ１は、負荷ＬＤ１が第１範囲（通常負荷状態）であるときに固定周期で第１状態ＳＴ１、第２状態ＳＴ２、第３状態ＳＴ３、及び第４状態ＳＴ４を繰り返す。したがって、第５実施形態に係るスイッチング電源装置は、負荷ＬＤ１が第１範囲であるときにスイッチング周波数を固定することができる。

　第５実施形態に係る制御部ＣＮＴ１は、負荷ＬＤ１が第１範囲より軽負荷である第２範囲（軽負荷状態）であるときに負荷ＬＤ１が軽いほど周期を長くして第１状態ＳＴ１、第２状態ＳＴ２、第３状態ＳＴ３、及び第４状態ＳＴ４を繰り返す。したがって、第５実施形態に係るスイッチング電源装置は、負荷ＬＤ１が第２範囲であるときにスイッチＳＷ１を制御するための制御信号のパルス幅が細くなることを抑制する。つまり、第５実施形態に係るスイッチング電源装置では、負荷ＬＤ１が軽負荷状態であっても正常なスイッチング制御が容易になる。

　第５実施形態に係る制御部ＣＮＴ１は、第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にするデッドタイム期間ＤＴを第４状態ＳＴ４と第１状態ＳＴ１との間に設けている。そして、第５実施形態に係る制御部ＣＮＴ１は、部品のばらつきが無い場合にインダクタ電流ＩＬのゼロクロス点において第１状態ＳＴを開始するように、デッドタイム期間ＤＴの長さ及び第４状態ＳＴ４の長さそれぞれを固定値に設定する。これにより、第５実施形態に係るスイッチング電源装置は、第１スイッチＳＷ１がターンオンするときの損失を低減することができるため、より一層高効率化を図ることができる。

＜＜第５実施形態に係る制御部の第１構成例＞＞
　図９は、第５実施形態に係る制御部ＣＮＴ１の第１構成例を示す図である。図１０は、図９に示す制御部ＣＮＴ１の動作を示すタイミングチャートである。

　図９に示す制御部ＣＮＴ１は、エラーアンプ１と、ＰＷＭ（Pulse Width　Modulation）コンパレータ２と、ＡＮＤゲート３と、ラッチ回路４と、ドライバ５と、ＰＦＭ（Pulse Frequency　Modulation）コンパレータ６と、セレクタ７と、遅延回路８と、ゼロクロス点検出回路９と、ラッチ回路１０と、を備える。なお、図９に示す構成では、ラッチ回路４の一例としてＲＳフリップフロップが用いられ、ラッチ回路１０の一例としてＤフリップフロップが用いられている。そのため、以下の説明では、ラッチ回路４をＲＳフリップフロップ４として説明し、ラッチ回路１０をＤフリップフロップ１０として説明する。

　エラーアンプ１は、出力帰還部ＦＢ１から出力される帰還信号ＶＦＢと基準電圧ＶＲＥＦとの差に応じたエラー信号ＶＥＲＲを出力する。

　ＰＷＭコンパレータ２は、エラー信号ＶＥＲＲとランプ電圧ＶＲＡＭＰとの比較結果であるＰＷＭ信号ＶＰＷＭを出力する。

　ＡＮＤゲート３は、ＰＷＭ信号ＶＰＷＭと遅延信号ＯＮＤＬＹとの論理積であるリセット信号ＲＳＴを出力する。遅延信号ＯＮＤＬＹについて後述する。

　ＲＳフリップフロップ４は、セット端子（Ｓ端子）に供給される信号をＲＳフリップフロップ４の内部で遅延させて遅延信号ＬＯＮ２ＤＬＹを生成する。ＲＳフリップフロップ４は、遅延信号ＬＯＮ２ＤＬＹでセットされリセット信号ＲＳＴでリセットされるオン時間設定電圧ＶＯＮを生成して出力する。

　ドライバ５は、オン時間設定電圧ＶＯＮに基づき第１スイッチＳＷ１及び第２スイッチＳＷ２を制御する。

　ＰＦＭコンパレータ６は、出力帰還部ＦＢ１から出力される帰還信号ＶＦＢと基準電圧ＶＰＦＭＲＥＦとの差に応じた信号ＶＰＦＭＯＵＴを出力する。信号ＶＰＦＭＯＵＴでは、出力電圧ＶＯＵＴが一定値未満になったときにパルスが発生する。

　セレクタ７は、周期信号Ｓ１と信号ＶＰＦＭＯＵＴとのいずれかを選択してＲＳフリップフロップ４のセット端子（Ｓ端子）に供給する。セレクタ７は、軽負荷モード信号ＬＣＭＭＯＤＥがローレベルであるときに周期信号Ｓ１を選択する。セレクタ７は、軽負荷モード信号ＬＣＭＭＯＤＥがハイレベルであるときに信号ＶＰＦＭＯＵＴを選択する。軽負荷モード信号ＬＣＭＭＯＤＥについては後述する。

　遅延回路８は、オン時間設定電圧ＶＯＮを第１所定時間遅延させた遅延信号ＯＮＤＬＹを生成する。遅延回路８は、オン時間設定電圧ＶＯＮを第２所定時間遅延させた遅延信号ＬＣＭＤＬＹを生成する。第２所定時間は、第１所定時間より長い。

　ゼロクロス点検出回路９は、インダクタ電流ＩＬのゼロクロス点を検出し、ゼロクロス点検出信号ＺＸを出力する。ゼロクロス点検出回路９から出力されるゼロクロス点検出信号ＺＸは、インダクタ電流ＩＬが正から減少してゼロクロス点に達したときにハイレベルになる。

　Ｄフリップフロップ１０は、ゼロクロス点検出信号ＺＸに同期して遅延信号ＬＣＭＤＬＹを保持し、保持した遅延信号ＬＣＭＤＬＹの反転信号を出力する。Ｄフリップフロップ１０が保持した遅延信号ＬＣＭＤＬＹの反転信号は、上述した軽負荷モード信号ＬＣＭＭＯＤＥである。

　図９に示す制御部ＣＮＴ１は、第１状態ＳＴ１の開始時点からインダクタ電流ＩＬのゼロクロス点を検出するまでの時間が一定値（第２所定時間）未満であるとき負荷ＬＤ１が軽負荷状態であると判定する。

　図９に示す制御部ＣＮＴ１は、遅延信号ＯＮＤＬＹを用いて、負荷ＬＤ１が軽負荷状態であるときに第１状態ＳＴ１の長さを最小時間（第１所定時間）に設定する。これにより、第１状態ＳＴ１の長さが短くなり過ぎることがないため、正常なスイッチング制御がより一層容易になる。

＜＜第５実施形態に係る制御部の第２構成例＞＞
　図１１は、第５実施形態に係る制御部の第２構成例を示す図である。図１２は、図１１に示す制御部の動作を示すタイミングチャートである。なお、本構成例において第１構成例と同様の部分については適宜説明を省略する。

　図１１に示す制御部ＣＮＴ１は、エラーアンプ１と、ＰＷＭコンパレータ２と、ＲＳフリップフロップ４と、ドライバ５と、ＰＦＭコンパレータ６と、セレクタ７と、を備える。

　本構成例では、ＰＷＭ信号ＶＰＷＭがリセット信号ＲＳＴとなる。

　セレクタ７は、信号ＶＰＦＭＯＵＴがローレベルであるときに周期信号Ｓ１を選択する。セレクタ７は、信号ＶＰＦＭＯＵＴがハイレベルであるときに信号ＶＰＦＭＯＵＴを選択する。

　図１１に示す制御部ＣＮＴ１は、エラー信号ＶＥＲＲが基準電圧ＶＰＦＭＲＥＦを超えているとき負荷ＬＤ１が軽負荷状態であると判定する。

＜＜第５実施形態に係る制御部の第３構成例＞＞
　図１３は、第５実施形態に係る制御部の第３構成例を示す図である。図１４は、図１３に示す制御部の動作を示すタイミングチャートである。なお、本構成例において第２構成例と同様の部分については適宜説明を省略する。

　図１３に示す制御部ＣＮＴ１は、図１１に示す制御部ＣＮＴ１に対して、ＡＮＤゲート３及び遅延回路８が追加されている。

　ＡＮＤゲート３及び遅延回路８は、遅延回路８が遅延信号ＯＮＤＬＹのみを生成する点を除いて第１構成例と同様である。

　図１３に示す制御部ＣＮＴ１は、エラー信号ＶＥＲＲが基準電圧ＶＰＦＭＲＥＦを超えているとき負荷ＬＤ１が軽負荷状態であると判定する。

　図１３に示す制御部ＣＮＴ１は、遅延信号ＯＮＤＬＹを用いて、負荷ＬＤ１が軽負荷状態であるときに第１状態ＳＴ１の長さを最小時間（第１所定時間）に設定する。これにより、第１状態ＳＴ１の長さが短くなり過ぎることがないため、正常なスイッチング制御がより一層容易になる。

＜＜第５実施形態の変形例＞＞
　第５実施形態に係るスイッチング電源装置は、上述した通り第１実施形態に係るスイッチング電源装置を改良したスイッチング電源装置である。しかしながら、第２～第４実施形態に係るスイッチング電源装置に対しても同様の改良を実施することができる。また、第５実施形態に係るスイッチング電源装置に対して、第１～第４実施形態において説明した変形例と同様の変形を実施することもできる。

＜第６実施形態＞
　上述した第１～第５実施形態に係るスイッチング電源装置の各制御部ＣＮＴ１は、負荷ＬＤ１が重負荷であるほど第１状態ＳＴ１の長さを長くしている。つまり、第１～第５実施形態に係るスイッチング電源装置では、負荷ＬＤ１が重負荷であるほどスイッチＳＷ１を制御するための制御信号のパルス幅が太くなり、固定周期Ｔｆｉｘ内での制御が困難になる。

　第６実施形態に係るスイッチング電源装置は、第１～第５実施形態に係るスイッチング電源装置の上記課題を解決することができるスイッチング電源装置である。

　第６実施形態に係るスイッチング電源装置は、第１実施形態に係るスイッチング電源装置を改良したスイッチング電源装置である。したがって、第６実施形態において、第１実施形態と同様の構成及び動作については説明を省略する。

　第６実施形態に係る制御部ＣＮＴ１は、周期信号Ｓ１に基づく固定周期で第１状態ＳＴ１、第２状態ＳＴ２、第３状態ＳＴ３、及び第４状態ＳＴ４を繰り返す。したがって、第６実施形態に係るスイッチング電源装置は、周期信号Ｓ１に同期してスイッチング周波数を固定することができる。

　第６実施形態に係る制御部ＣＮＴ１は、インダクタ電流ＩＬのゼロクロス点を検出するまで周期信号Ｓ１をマスクする。したがって、第６実施形態に係る制御部ＣＮＴ１は、負荷ＬＤ１が通常負荷状態よりも重負荷である重負荷状態であるときに、周期信号Ｓ１に同期せずに動作する。これにより、第６実施形態に係るスイッチング電源装置では、負荷ＬＤ１が重負荷状態であっても正常なスイッチング制御が容易になる。

　第６実施形態に係る制御部ＣＮＴ１は、第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にするデッドタイム期間ＤＴを第４状態ＳＴ４と第１状態ＳＴ１との間に設けている。そして、第６実施形態に係る制御部ＣＮＴ１は、部品のばらつきが無い場合にインダクタ電流ＩＬのゼロクロス点において第１状態ＳＴを開始するように、デッドタイム期間ＤＴの長さ及び第４状態ＳＴ４の長さそれぞれを固定値に設定する。これにより、第６実施形態に係るスイッチング電源装置は、第１スイッチＳＷ１がターンオンするときの損失を低減することができるため、より一層高効率化を図ることができる。

＜＜第６実施形態に係る制御部の第１構成例＞＞
　図１５は、第６実施形態に係る制御部ＣＮＴ１の第１構成例を示す図である。図１６は、図１５に示す制御部ＣＮＴ１の動作を示すタイミングチャートである。

　図１５に示す制御部ＣＮＴ１は、エラーアンプ２１と、ＰＷＭコンパレータ２２と、ＡＮＤゲート２３と、ラッチ回路２４と、ドライバ２５と、ラッチ回路２６と、ＡＮＤゲート２７と、遅延回路２８と、ゼロクロス点検出回路２９と、ラッチ回路３０と、ＮＯＴゲート３１と、を備える。なお、図１５に示す構成では、ラッチ回路２４の一例としてＲＳフリップフロップが用いられ、ラッチ回路２６及び３０それぞれの一例としてＤフリップフロップが用いられている。そのため、以下の説明では、ラッチ回路２４をＲＳフリップフロップ２４として説明し、ラッチ回路２６をＤフリップフロップ２６として説明し、ラッチ回路３０をＤフリップフロップ３０として説明する。

　エラーアンプ２１は、出力帰還部ＦＢ１から出力される帰還信号ＶＦＢと基準電圧ＶＲＥＦとの差に応じたエラー信号ＶＥＲＲを出力する。

　ＰＷＭコンパレータ２２は、エラー信号ＶＥＲＲとランプ電圧ＶＲＡＭＰとの比較結果であるＰＷＭ信号ＶＰＷＭを出力する。

　ＡＮＤゲート２３は、ＰＷＭ信号ＶＰＷＭと遅延信号ＯＮＤＬＹとの論理積であるリセット信号ＲＳＴを出力する。遅延信号ＯＮＤＬＹについて後述する。

　ＲＳフリップフロップ２４は、セット端子（Ｓ端子）に供給される信号をＲＳフリップフロップ４の内部で遅延させて遅延信号ＬＯＮ２ＤＬＹを生成する。ＲＳフリップフロップ４は、遅延信号ＬＯＮ２ＤＬＹでセットされリセット信号ＲＳＴでリセットされるオン時間設定電圧ＶＯＮを生成して出力する。

　ドライバ２５は、オン時間設定電圧ＶＯＮに基づき第１スイッチＳＷ１及び第２スイッチＳＷ２を制御する。

　Ｄフリップフロップ２６は、Ｄ端子に供給される電圧ＶＣＣを周期信号Ｓ１に同期して保持する。Ｄフリップフロップ２６のＤ端子に供給される電圧ＶＣＣの値は、ＡＮＤゲート２７においてハイレベルの信号として処理される値に設定される。Ｄフリップフロップ２６は、ＮＯＴゲート３１から出力されるオン時間設定電圧ＶＯＮの論理反転信号によってクリアされる。

　ＡＮＤゲート２７は、Ｄフリップフロップ２６の出力と、Ｄフリップフロップ３０の出力との論理積をＲＳフリップフロップ２４のセット端子（Ｓ端子）に供給する。

　遅延回路２８は、オン時間設定電圧ＶＯＮを所定時間遅延させた遅延信号ＯＮＤＬＹを生成する。

　ゼロクロス点検出回路２９は、インダクタ電流ＩＬのゼロクロス点を検出し、ゼロクロス点検出信号ＺＸを出力する。ゼロクロス点検出回路２９から出力されるゼロクロス点検出信号ＺＸは、インダクタ電流ＩＬが正から減少してゼロクロス点に達したときにハイレベルになる。

　Ｄフリップフロップ３０は、Ｄ端子に供給される電圧ＶＣＣをゼロクロス点検出信号ＺＸに同期して保持する。Ｄフリップフロップ２６のＤ端子に供給される電圧ＶＣＣの値は、ＡＮＤゲート２７においてハイレベルの信号として処理される値に設定される。Ｄフリップフロップ３０は、ＮＯＴゲート３１から出力されるオン時間設定電圧ＶＯＮの論理反転信号によってクリアされる。

　ＮＯＴゲート３１は、オン時間設定電圧ＶＯＮの論理反転信号をＤフリップフロップ２６及び３０の各クリア端子に供給する。

　図１５に示す制御部ＣＮＴ１は、周期信号Ｓ１のパルス発生よりも後にインダクタ電流ＩＬのゼロクロス点が検出された場合に、インダクタ電流ＩＬのゼロクロス点が検出された時点で第４状態ＳＴ１を開始する。これにより、周期信号Ｓ１のパルス発生よりも後にインダクタ電流ＩＬのゼロクロス点が検出された場合すなわち重負荷の場合に、負荷の大きさに応じてスイッチング周波数を変化させることができる。つまり、重負荷における負荷応答性を良好にすることができる。

＜＜第６実施形態に係る制御部の第２構成例＞＞
　図１７は、第６実施形態に係る制御部の第２構成例を示す図である。図１８は、図１７に示す制御部の動作を示すタイミングチャートである。なお、本構成例において第１構成例と同様の部分については適宜説明を省略する。

　図１７に示す制御部ＣＮＴ１は、図１５に示す制御部ＣＮＴ１からＤフリップフロップ２６を取り除いた構成である。図１７に示す制御部ＣＮＴ１では、ＡＮＤゲート２７は、周期信号Ｓ１と、Ｄフリップフロップ３０の出力との論理積をＲＳフリップフロップ２４のセット端子（Ｓ端子）に供給する。

　図１７に示す制御部ＣＮＴ１は、周期信号Ｓ１のパルス発生よりも後にインダクタ電流ＩＬのゼロクロス点が検出された場合に、インダクタ電流ＩＬのゼロクロス点が検出された時点よりも後の周期信号Ｓ１の次のパルス発生時点で第４状態ＳＴ４を開始する。これにより、周期信号Ｓ１のパルス発生よりも後にインダクタ電流ＩＬのゼロクロス点が検出された場合すなわち重負荷の場合に、スイッチング周波数を周期信号Ｓ１の周波数の倍数で変化させることができる。つまり、スイッチング周波数を離散的かつ限定的にすることができる。

＜＜第６実施形態の変形例＞＞
　第６実施形態に係るスイッチング電源装置は、上述した通り第１実施形態に係るスイッチング電源装置を改良したスイッチング電源装置である。しかしながら、第２～第５実施形態に係るスイッチング電源装置に対しても同様の改良を実施することができる。また、第６実施形態に係るスイッチング電源装置に対して、第１～第５実施形態において説明した変形例と同様の変形を実施することもできる。

＜第７実施形態＞
　上述した第１～第６実施形態に係るスイッチング電源装置の各制御部ＣＮＴ１は、第４状態ＳＴ４の長さを一定にしている。そのため、第１～第６実施形態に係るスイッチング電源装置では、入力電圧ＶＩＮが変動すると、第４状態ＳＴ４において蓄えられるインダクタ電流ＩＬの回生エネルギーがスイッチＳＷ１のソフトスイッチングに対して適切な量でなくなる。つまり、第１～第６実施形態に係るスイッチング電源装置では、入力電圧ＶＩＮが変動すると、効率が低下する。

　第７実施形態に係るスイッチング電源装置は、第１～第６実施形態に係るスイッチング電源装置の上記課題を解決することができるスイッチング電源装置である。

　第７実施形態に係るスイッチング電源装置は、第１実施形態に係るスイッチング電源装置を改良したスイッチング電源装置である。したがって、第７実施形態において、第１実施形態と同様の構成及び動作については説明を省略する。

　第７実施形態に係る制御部ＣＮＴ１は、固定周期で第１状態ＳＴ１、第２状態ＳＴ２、第３状態ＳＴ３、及び第４状態ＳＴ４を繰り返す。したがって、第７実施形態に係るスイッチング電源装置は、スイッチング周波数を固定することができる。

　第７実施形態に係る制御部ＣＮＴ１は、入力電圧ＶＩＮが大きいほど第４状態ＳＴ４の長さを長くする。これにより、後述するデッドタイム期間ＤＴの終了時点においてスイッチ電圧ＶＳＷが入力電圧ＶＩＮより大きくなり、電流がインダクタＬ１から第１スイッチＳＷ１の寄生ダイオードを介して入力電圧ＶＩＮの印加端に流れることを防止可能となる。したがって、第７実施形態に係るスイッチング電源装置は、入力電圧ＶＩＮの値にかかわらず高効率化を図ることができる。

　第７実施形態に係る制御部ＣＮＴ１は、第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にするデッドタイム期間ＤＴを第４状態ＳＴ４と第１状態ＳＴ１との間に設けている。そして、第７実施形態に係る制御部ＣＮＴ１は、部品のばらつきが無い場合にインダクタ電流ＩＬのゼロクロス点において第１状態ＳＴを開始するように、デッドタイム期間ＤＴの長さを固定値に設定し、入力電圧ＶＩＮが一定値であるときの第４状態ＳＴ４の長さを固定値に設定する。これにより、第７実施形態に係るスイッチング電源装置は、第１スイッチＳＷ１がターンオンするときの損失を低減することができるため、より一層高効率化を図ることができる。

＜＜第７実施形態に係る制御部の第１構成例＞＞
　図１９は、第７実施形態に係る設定回路の第１構成例を示す図である。図２０は、図１９に示す設定回路の動作を示すタイミングチャートである。

　第７実施形態に係る制御部ＣＮＴ１の第１構成例は、図１９に示す設定回路を備える。図１９に示す設定回路は、電流源４１と、キャパシタ４２と、短絡スイッチ４３と、電圧源４４と、コンパレータ４５と、を備える。

　電流源４１は、入力電圧ＶＩＮに反比例する電流を出力する。

　キャパシタ４２は、電流源４１によって充電される。キャパシタ４２の充電中、キャパシタ４２の充電電圧ＶＣＡＰは、入力電圧ＶＩＮに反比例する傾きで上昇する。

　短絡スイッチ４３は、キャパシタ４２の充電電圧ＶＣＡＰが定電圧ＶＣを超えるとオンになり、キャパシタ４２の両端を短絡させてキャパシタ４２を放電させる。

　電圧源４４は、定電圧ＶＣを出力する。

　コンパレータ４５は、キャパシタの充電電圧ＶＣＡＰと定電圧ＶＣとの比較結果である電圧ＶＳＴ４を出力する。第７実施形態に係る制御部ＣＮＴ１の第１構成例は、電圧ＶＳＴ４がハイレベルである期間を第４状態とする。

＜＜第７実施形態に係る制御部の第２構成例＞＞
　図２１は、第７実施形態に係る設定回路の第２構成例を示す図である。図２２は、図２１に示す設定回路の動作を示すタイミングチャートである。

　第７実施形態に係る制御部ＣＮＴ１の第２構成例は、図２１に示す設定回路を備える。図２１に示す設定回路は、電流源４１と、キャパシタ４２と、短絡スイッチ４３と、電圧源４４と、コンパレータ４５と、を備える。

　電流源４１は、定電流を出力する。

　キャパシタ４２は、電流源４１によって充電される。キャパシタ４２の充電中、キャパシタ４２の充電電圧ＶＣＡＰは、一定の傾きで上昇する。

　短絡スイッチ４３は、キャパシタ４２の充電電圧ＶＣＡＰが可変電圧ＶＶを超えるとオンになり、キャパシタ４２の両端を短絡させてキャパシタ４２を放電させる。

　電圧源４４は、入力電圧ＶＩＮに比例する可変電圧ＶＶを出力する。

　コンパレータ４５は、キャパシタの充電電圧ＶＣＡＰと可変電圧ＶＶとの比較結果である電圧ＶＳＴ４を出力する。第７実施形態に係る制御部ＣＮＴ１の第２構成例は、電圧ＶＳＴ４がハイレベルである期間を第４状態とする。

＜＜第７実施形態の変形例＞＞
　第７実施形態に係るスイッチング電源装置は、上述した通り第１実施形態に係るスイッチング電源装置を改良したスイッチング電源装置である。しかしながら、第２～第６実施形態に係るスイッチング電源装置に対しても同様の改良を実施することができる。また、第７実施形態に係るスイッチング電源装置に対して、第１～第６実施形態において説明した変形例と同様の変形を実施することもできる。

＜第８実施形態＞
　上述した第５～第８実施形態に係るスイッチング電源装置の各制御部ＣＮＴ１は、デッドタイム期間ＤＴの長さを固定値に設定している。第５～第７実施形態に係るスイッチング電源装置では、部品のばらつきによってデッドタイム期間ＤＴの長さが適切な長さから外れ、スイッチＳＷ１がターンオンしたときの損失が大きくなって効率が低下するおそれがある。

　第８実施形態に係るスイッチング電源装置は、第５～第７実施形態に係るスイッチング電源装置の上記課題を解決することができるスイッチング電源装置である。

　第８実施形態に係るスイッチング電源装置は、第１実施形態に係るスイッチング電源装置を改良したスイッチング電源装置である。したがって、第８実施形態において、第１実施形態と同様の構成及び動作については説明を省略する。

　第８実施形態に係る制御部ＣＮＴ１は、固定周期で第１状態ＳＴ１、第２状態ＳＴ２、第３状態ＳＴ３、及び第４状態ＳＴ４を繰り返す。したがって、第８実施形態に係るスイッチング電源装置は、スイッチング周波数を固定することができる。

　第８実施形態に係る制御部ＣＮＴ１は、第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にするデッドタイム期間ＤＴを第４状態ＳＴ４と第１状態ＳＴ１との間に設けている。そして、第８実施形態に係る制御部ＣＮＴ１は、第４状態ＳＴ４の長さを固定値に設定する。また、第８実施形態に係る制御部ＣＮＴ１は、デッドタイム期間の長さを調整する。これにより、第８実施形態に係るスイッチング電源装置は、部品の特性にばらつきがある場合でも第１スイッチＳＷ１がターンオンするときの損失を低減することができる。したがって、第８実施形態に係るスイッチング電源装置は、部品の特性にばらつきがある場合でもより一層高効率化を図ることができる。

＜＜第８実施形態に係る制御部の第１構成例＞＞
　図２３は、第８実施形態に係る制御部ＣＮＴ１の第１構成例を示す図である。図２４は、図２３に示す制御部ＣＮＴ１の動作を示すタイミングチャートである。

　図２３に示す制御部ＣＮＴ１は、ラッチ回路５１と、遅延回路５２と、ゼロカレントスイッチ遅延回路５３と、ドライバ５４と、ゼロクロス点検出回路５５と、ラッチ回路５６と、アップダウンカウンタ５７と、を備える。なお、図２３に示す構成では、ラッチ回路５１の一例としてＲＳフリップフロップが用いられ、ラッチ回路５６の一例としてＤフリップフロップが用いられている。そのため、以下の説明では、ラッチ回路５１をＲＳフリップフロップ５１として説明し、ラッチ回路５６をＤフリップフロップ５６として説明する。

　ＲＳフリップフロップ５１は、セット端子（Ｓ端子）に供給されるセット信号ＳＥＴでセットされ、リセット端子（Ｒ端子）に供給されるリセット信号ＲＳＴでリセットされる信号ＬＯＮ２を生成して出力する。本構成例では、セット信号ＳＥＴとして周期信号Ｓ１が用いられ、リセット信号ＲＳＴとして図９に示す例と同様の手法によって生成されるＰＷＭ信号ＶＰＷＭが用いられる。

　遅延回路５２は、信号ＬＯＮ２の立ち上がりエッジを所定時間遅延させ信号ＬＯＮ２の立ち下がりエッジを遅延させない遅延信号ＬＯＮ２ＤＬＹを生成する。上記の所定時間は、第４状態ＳＴ４の長さになる。

　ゼロカレントスイッチ遅延回路５３は、遅延信号ＬＯＮ２ＤＬＹを可変時間遅延させたオン時間設定電圧ＶＯＮを生成する。上記の可変時間は、デッドタイム期間ＤＴの長さになる。上記の可変時間は、アップダウンカウンタ５７のカウント値が大きいほど長くなる。

　ドライバ５４は、オン時間設定電圧ＶＯＮに基づき第１スイッチＳＷ１及び第２スイッチＳＷ２を制御する。

　ゼロクロス点検出回路５５は、インダクタ電流ＩＬのゼロクロス点を検出し、ゼロクロス点検出信号ＺＸを出力する。ゼロクロス点検出回路５５から出力されるゼロクロス点検出信号ＺＸは、インダクタ電流ＩＬが負であるときにハイレベルになり、インダクタ電流ＩＬが負でないときにローレベルになる。

　Ｄフリップフロップ５６は、オン時間設定電圧ＶＯＮに同期してゼロクロス点検出信号ＺＸを保持し、保持したゼロクロス点検出信号ＺＸの反転信号を出力する。Ｄフリップフロップ５６が保持したゼロクロス点検出信号ＺＸの反転信号は、信号ＺＣＳＣＡＬである。Ｄフリップフロップ５６のクリア端子に遅延信号ＬＯＮ２ＤＬＹが供給される。遅延信号ＬＯＮ２ＤＬＹがローレベルのときにＤフリップフロップ５６はクリアされ、遅延信号ＬＯＮ２ＤＬＹがハイレベルのときにＤフリップフロップ５６はクリアされない。

　アップダウンカウンタ５７は、オン時間設定電圧ＶＯＮの立ち上がりエッジにおいて信号ＺＣＳＣＡＬがハイレベルであればカウント値を１つデクリメントし、オン時間設定電圧ＶＯＮの立ち上がりエッジにおいて信号ＺＣＳＣＡＬがローレベルであればカウント値を１つインクリメントする。

　図２３に示す制御部ＣＮＴ１は、デッドタイム期間ＤＴの終了時点でインダクタ電流ＩＬが負であれば次のデッドタイム期間ＤＴの長さを長くし、デッドタイム期間ＤＴの終了時点でインダクタ電流ＩＬが正であれば次のデッドタイム期間ＤＴの長さを短くする。したがって、図２３に示す制御部ＣＮＴ１は、第１スイッチＳＷ１がターンオンするタイミングを、インダクタ電流ＩＬのゼロクロス点に近づけることができる。

＜＜第８実施形態に係る制御部の第２構成例＞＞
　図２５は、第８実施形態に係る制御部ＣＮＴ１の第２構成例を示す図である。図２６は、図２５に示す制御部ＣＮＴ１の動作を示すタイミングチャートである。なお、本構成例において第１構成例と同様の部分については適宜説明を省略する。

　図２５に示す制御部ＣＮＴ１は、図２３に示す制御部ＣＮＴ１からゼロクロス点検出回路５５を取り除き、電圧源５８及びコンパレータ５９を追加し、信号ＺＣＳＣＡＬをＤフリップフロップ５６が保持したゼロクロス点検出信号ＺＸとした構成である。図２５に示す制御部ＣＮＴ１では、コンパレータ５９は、スイッチ電圧ＶＳＷと電圧源５８から出力される基準電圧ＶＲＥＦ０との比較結果をＤフリップフロップ５６のＤ端子に供給する。

　図２５に示す制御部ＣＮＴ１は、デッドタイム期間ＤＴの終了時点でスイッチ電圧ＶＳＷが基準電圧ＶＲＥＦ０より小さければ次のデッドタイム期間ＤＴの長さを長くし、デッドタイム期間ＤＴの終了時点でスイッチ電圧ＶＳＷが基準電圧ＶＲＥＦ０より大きければ次のデッドタイム期間ＤＴの長さを短くする。したがって、図２５に示す制御部ＣＮＴ１は、第１スイッチＳＷ１がターンオンするタイミングを、インダクタ電流ＩＬのゼロクロス点に近づけることができる。

＜＜第８実施形態に係る制御部の第３構成例＞＞
　図２７は、第８実施形態に係る制御部ＣＮＴ１の第３構成例を示す図である。図２８は、図２７に示す制御部ＣＮＴ１の動作を示すタイミングチャートである。

　図２７に示す制御部ＣＮＴ１は、ラッチ回路５１と、遅延回路５２と、ドライバ５４と、ゼロクロス点検出回路６０と、ＮＯＴゲート６１と、ラッチ回路６２と、ＡＮＤゲート６３と、を備える。なお、図２７に示す構成では、ラッチ回路５１の一例としてＲＳフリップフロップが用いられ、ラッチ回路６２の一例としてＤフリップフロップが用いられている。そのため、以下の説明では、ラッチ回路５１をＲＳフリップフロップ５１として説明し、ラッチ回路６２をＤフリップフロップ６２として説明する。

　遅延回路５２は、信号ＬＯＮ２を所定時間遅延させた遅延信号ＬＯＮ２ＤＬＹを生成する。上記の所定時間は、第４状態ＳＴ４の長さになる。

　ゼロクロス点検出回路６０は、インダクタ電流ＩＬのゼロクロス点を検出し、ゼロクロス点検出信号ＺＸを出力する。ゼロクロス点検出回路６０から出力されるゼロクロス点検出信号ＺＸは、インダクタ電流ＩＬが負であるときにハイレベルになり、インダクタ電流ＩＬが負でないときにローレベルになる。

　ＮＯＴゲート６１は、ゼロクロス点検出回路６０から出力されるゼロクロス点検出信号ＺＸを反転させる。Ｄフリップフロップ６２は、Ｄ端子に供給される電圧ＶＣＣをゼロクロス点検出信号ＺＸの反転信号に同期して保持し、保持した電圧ＶＣＣを出力する。Ｄフリップフロップ６２のＤ端子に供給される電圧ＶＣＣの値は、ＡＮＤゲート６３においてハイレベルの信号として処理される値に設定される。

　ＡＮＤゲート６３は、遅延信号ＬＯＮ２ＤＬＹとＤフリップフロップ６２の出力との論理積であるオン時間設定電圧ＶＯＮを生成する。

　図２７に示す制御部ＣＮＴ１は、インダクタ電流ＩＬのゼロクロス点において第１状態ＳＴ１を開始する。したがって、図２７に示す制御部ＣＮＴ１は、第１スイッチＳＷ１がターンオンするタイミングを、インダクタ電流ＩＬのゼロクロス点に略一致させることができる。

＜＜第８実施形態の変形例＞＞
　第８実施形態に係るスイッチング電源装置は、上述した通り第１実施形態に係るスイッチング電源装置を改良したスイッチング電源装置である。しかしながら、第２～第７実施形態に係るスイッチング電源装置に対しても同様の改良を実施することができる。また、第８実施形態に係るスイッチング電源装置に対して、第１～第７実施形態において説明した変形例と同様の変形を実施することもできる。

＜第９実施形態＞
　上述した第５、第６、及び第８実施形態に係るスイッチング電源装置の各制御部ＣＮＴ１は、第４状態ＳＴ４の長さを固定値に設定している。また、上述した第７実施形態に係るスイッチング電源装置の各制御部ＣＮＴ１では、入力電圧ＶＩＮが変動しなければ第４状態ＳＴ４の長さは一定である。このため、第５～第８実施形態に係るスイッチング電源装置では、部品のばらつきによって第４状態ＳＴ４の長さが適切な長さから外れ、スイッチＳＷ１がターンオンしたときの損失が大きくなって効率が低下するおそれがある。特に、第４状態ＳＴ４の長さが長すぎて第４状態ＳＴ４においてインダクタＬ１に蓄えられる回生エネルギーが過大になると、デッドタイム期間ＤＴの終了時点でのスイッチ電圧ＶＳＷが入力電圧ＶＩＮより大きくなる。このようにデッドタイム期間ＤＴの終了時点でのスイッチ電圧ＶＳＷが入力電圧ＶＩＮより大きくなると、電流がインダクタＬ１から第１スイッチＳＷ１の寄生ダイオードを介して入力電圧ＶＩＮの印加端に流れて効率が低下する。

　第９実施形態に係るスイッチング電源装置は、第５～第８実施形態に係るスイッチング電源装置の上記課題を解決することができるスイッチング電源装置である。

　第９実施形態に係るスイッチング電源装置は、第１実施形態に係るスイッチング電源装置を改良したスイッチング電源装置である。したがって、第９実施形態において、第１実施形態と同様の構成及び動作については説明を省略する。

　第９実施形態に係る制御部ＣＮＴ１は、固定周期で第１状態ＳＴ１、第２状態ＳＴ２、第３状態ＳＴ３、及び第４状態ＳＴ４を繰り返す。したがって、第９実施形態に係るスイッチング電源装置は、スイッチング周波数を固定することができる。

　第９実施形態に係る制御部ＣＮＴ１は、第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にするデッドタイム期間ＤＴを第４状態ＳＴ４と第１状態ＳＴ１との間に設けている。そして、第９実施形態に係る制御部ＣＮＴ１は、デッドタイム期間ＤＴの長さを固定値に設定する。また、第９実施形態に係る制御部ＣＮＴ１は、第４状態の長さを調整する。これにより、第９実施形態に係るスイッチング電源装置は、部品の特性にばらつきがある場合でも第１スイッチＳＷ１がターンオンするときの損失を低減することができる。したがって、第９実施形態に係るスイッチング電源装置は、部品の特性にばらつきがある場合でもより一層高効率化を図ることができる。

＜＜第９実施形態に係る制御部の第１構成例＞＞
　図２９は、第９実施形態に係る制御部ＣＮＴ１の第１構成例を示す図である。図３０は、図２９に示す制御部ＣＮＴ１の動作を示すタイミングチャートである。

　図２９に示す制御部ＣＮＴ１は、ラッチ回路７１と、遅延回路７２と、ゼロカレントスイッチ遅延回路７３と、ドライバ７４と、電圧源７５と、コンパレータ７６と、ラッチ回路７７と、アップダウンカウンタ７８と、を備える。なお、図２９に示す構成では、ラッチ回路７１の一例としてＲＳフリップフロップが用いられ、ラッチ回路７７の一例としてＤフリップフロップが用いられている。そのため、以下の説明では、ラッチ回路７１をＲＳフリップフロップ７１として説明し、ラッチ回路７７をＤフリップフロップ７７として説明する。

　ＲＳフリップフロップ７１は、セット端子（Ｓ端子）に供給されるセット信号ＳＥＴでセットされ、リセット端子（Ｒ端子）に供給されるリセット信号ＲＳＴでリセットされる信号ＬＯＮ２を生成して出力する。本構成例では、セット信号ＳＥＴとして周期信号Ｓ１が用いられ、リセット信号ＲＳＴとして図９に示す例と同様の手法によって生成されるＰＷＭ信号ＶＰＷＭが用いられる。

　遅延回路７２は、信号ＬＯＮ２を可変時間遅延させた遅延信号ＬＯＮ２ＤＬＹを生成する。上記の可変時間は、第４状態ＳＴ４の長さになる。上記の可変時間は、アップダウンカウンタ７８のカウント値が大きいほど長くなる。

　ゼロカレントスイッチ遅延回路７３は、遅延信号ＬＯＮ２ＤＬＹを所定時間遅延させたオン時間設定電圧ＶＯＮを生成する。上記の所定時間は、デッドタイム期間ＤＴの長さになる。

　ドライバ７４は、オン時間設定電圧ＶＯＮに基づき第１スイッチＳＷ１及び第２スイッチＳＷ２を制御する。

　電圧源７５は、基準電圧ＶＲＥＦ１を出力する。

　コンパレータ７６は、スイッチ電圧ＶＳＷと基準電圧ＶＲＥＦ１との比較結果をＤフリップフロップ７７のＤ端子に供給する。

　Ｄフリップフロップ７７は、オン時間設定電圧ＶＯＮに同期してコンパレータ７６の比較結果を保持し、保持したコンパレータ７６の比較結果を出力する。Ｄフリップフロップ７７が保持したコンパレータ７６の比較結果は、信号ＴｃｈＣＡＬである。Ｄフリップフロップ７７のクリア端子に遅延信号ＬＯＮ２ＤＬＹが供給される。遅延信号ＬＯＮ２ＤＬＹがローレベルのときにＤフリップフロップ７７はクリアされ、遅延信号ＬＯＮ２ＤＬＹがハイレベルのときにＤフリップフロップ７７はクリアされない。

　アップダウンカウンタ７８は、オン時間設定電圧ＶＯＮの立ち上がりエッジにおいて信号ＴｃｈＣＡＬがハイレベルであればカウント値を１つデクリメントし、オン時間設定電圧ＶＯＮの立ち上がりエッジにおいて信号ＴｃｈＣＡＬがローレベルであればカウント値を１つインクリメントする。

　図２９に示す制御部ＣＮＴ１は、デッドタイム期間ＤＴの終了時点でスイッチ電圧ＶＳＷが基準電圧ＶＲＥＦ１より小さければ第４状態ＳＴ４の長さを長くし、デッドタイム期間ＤＴの終了時点でスイッチ電圧ＶＳＷが基準電圧ＶＲＥＦ１より大きければ第４状態ＳＴ４の長さを短くする。したがって、図２９に示す制御部ＣＮＴ１は、第１スイッチがターンオンするタイミングでのスイッチ電圧ＶＳＷを基準電圧ＶＲＥＦ１に近づけることができる。

＜＜第９実施形態に係る制御部の第２構成例＞＞
　図３１は、第９実施形態に係る制御部ＣＮＴ１の第２構成例を示す図である。図３２は、図３１に示す制御部ＣＮＴ１の動作を示すタイミングチャートである。

　図３１に示す制御部ＣＮＴ１は、図２９に示す制御部ＣＮＴ１に対して、ゼロクロス点検出回路７９及びＮＯＴゲート８０を追加した構成である。

　ゼロクロス点検出回路７９は、インダクタ電流ＩＬのゼロクロス点を検出し、ゼロクロス点検出信号ＺＸを出力する。ゼロクロス点検出回路７９から出力されるゼロクロス点検出信号ＺＸは、インダクタ電流ＩＬが負であるときにハイレベルになり、インダクタ電流ＩＬが負でないときにローレベルになる。ＮＯＴゲート８０は、ゼロクロス点検出信号ＺＸを反転させる。

　Ｄフリップフロップ７７は、ゼロクロス点検出信号ＺＸの反転に同期してコンパレータ７６の比較結果を保持し、保持したコンパレータ７６の比較結果を出力する。

　アップダウンカウンタ７８は、インダクタ電流ＩＬのゼロクロス点において信号ＴｃｈＣＡＬがハイレベルであればカウント値を１つデクリメントし、インダクタ電流ＩＬのゼロクロス点において信号ＴｃｈＣＡＬがローレベルであればカウント値を１つインクリメントする。

　図３１に示す制御部ＣＮＴ１は、インダクタ電流ＩＬのゼロクロス点においてスイッチ電圧ＶＳＷが基準電圧ＶＲＥＦ１より小さければ第４状態ＳＴ４の長さを長くし、インダクタ電流ＩＬのゼロクロス点においてスイッチ電圧ＶＳＷが基準電圧ＶＲＥＦ１より大きければ第４状態ＳＴ４の長さを短くする。したがって、図３１に示す制御部ＣＮＴ１は、第１スイッチがターンオンするタイミングでのスイッチ電圧ＶＳＷを基準電圧ＶＲＥＦ１に近づけることができる。

＜＜第９実施形態に係る制御部の第３構成例＞＞
　図３３は、第９実施形態に係る制御部ＣＮＴ１の第３構成例を示す図である。図３４は、図３３に示す制御部ＣＮＴ１の動作を示すタイミングチャートである。

　図３３に示す制御部ＣＮＴ１は、図３１に示す制御部ＣＮＴ１に、電圧源８１と、コンパレータ８２と、ラッチ回路８３と、ＥＸＯＲゲート８４と、ＡＮＤゲート８５と、を追加した構成である。なお、図３３に示す構成では、ラッチ回路８３の一例としてＤフリップフロップが用いられている。そのため、以下の説明では、ラッチ回路８３をＤフリップフロップ８３として説明する。

　電圧源８１は、基準電圧ＶＲＥＦ２を出力する。基準電圧ＶＲＥＦ２は、基準電圧ＶＲＥＦ１より大きい。

　コンパレータ８２は、スイッチ電圧ＶＳＷと基準電圧ＶＲＥＦ２との比較結果をＤフリップフロップ８３のＤ端子に供給する。

　Ｄフリップフロップ８３は、オン時間設定電圧ＶＯＮに同期してコンパレータ８２の比較結果を保持し、保持したコンパレータ８２の比較結果を出力する。Ｄフリップフロップ８３のクリア端子に遅延信号ＬＯＮ２ＤＬＹが供給される。遅延信号ＬＯＮ２ＤＬＹがローレベルのときにＤフリップフロップ８３はクリアされ、遅延信号ＬＯＮ２ＤＬＹがハイレベルのときにＤフリップフロップ８３はクリアされない。

　ＥＸＯＲゲート８４は、Ｄフリップフロップ７７の出力とＤフリップフロップ８３の出力との排他的論理和の反転信号である信号ＡＣＴＩＶＥを生成してアップダウンカウンタ７８に出力する。

　ＡＮＤゲート８５は、Ｄフリップフロップ７７の出力とＤフリップフロップ８３の出力との論理積である信号ＤＯＷＮを生成してアップダウンカウンタ７８に出力する。

　アップダウンカウンタ７８は、信号ＡＣＴＩＶＥがローレベルであるときにカウント動作を行わない。また、アップダウンカウンタ７８は、オン時間設定電圧ＶＯＮの立ち上がりエッジにおいて、信号ＡＣＴＩＶＥがハイレベルであって、信号ＤＯＷＮがハイレベルであるときにカウント値を１つデクリメントする。また、アップダウンカウンタ７８は、オン時間設定電圧ＶＯＮの立ち上がりエッジにおいて、信号ＡＣＴＩＶＥがハイレベルであって、信号ＤＯＷＮがローレベルであるときにカウント値を１つインクリメントする。なお、図３４にてアップダウンカウンタ７８がカウント値を１つインクリメントしているタイミングでは、一見信号ＤＯＷＮがハイレベルであるかのように見える。しかしながら、オン時間設定電圧ＶＯＮの立ち上がりエッジから僅かに遅れて第１スイッチＳＷ１がターンオンするので、スイッチ電圧ＶＳＷはオン時間設定電圧ＶＯＮの立ち上がりエッジから僅かに遅れて急峻に上昇する。したがって、図３４にてアップダウンカウンタ７８がカウント値を１つインクリメントしているタイミングでは、スイッチ電圧ＶＳＷはまだ基準電圧ＶＲＥＦ１未満であって、信号ＤＯＷＮはローレベルである。

　図３３に示す制御部ＣＮＴ１は、デッドタイム期間ＤＴの終了時点でスイッチ電圧ＶＳＷが基準電圧ＶＲＥＦ１より小さければ第４状態ＳＴ４の長さを長くし、デッドタイム期間ＤＴの終了時点でスイッチ電圧ＶＳＷが基準電圧ＶＲＥＦ２より大きければ第４状態ＳＴ４の長さを短くする。したがって、図３３に示す制御部ＣＮＴ１は、第１スイッチがターンオンするタイミングでのスイッチ電圧ＶＳＷを基準電圧ＶＲＥＦ１以上基準電圧ＶＲＥＦ２以下の範囲に近づけることができる。

＜＜第９実施形態の変形例＞＞
　第９実施形態に係るスイッチング電源装置は、上述した通り第１実施形態に係るスイッチング電源装置を改良したスイッチング電源装置である。しかしながら、第２～第８実施形態に係るスイッチング電源装置に対しても同様の改良を実施することができる。また、第９実施形態に係るスイッチング電源装置に対して、第１～第８実施形態において説明した変形例と同様の変形を実施することもできる。

＜用途＞
　次に、先に説明したスイッチング電源装置１の用途例について説明する。図３５は、車載機器を搭載した車両の一構成例を示す外観図である。本構成例の車両Ｘは、車載機器Ｘ１１～Ｘ１７と、これらの車載機器Ｘ１１～Ｘ１７に電力を供給するバッテリ（不図示）と、を搭載している。

　先に説明した第１～第９に係るスイッチング電源装置のいずれかが車両Ｘに搭載される場合、ＡＭラジオ放送の受信に悪影響が出ないようにＡＭ帯域の輻射ノイズを抑えることが求められる。したがって、少なくとも負荷ＬＤ１が通常負荷状態であるときに、スイッチング制御回路１が、第１スイッチＳＷ１と第２スイッチＳＷ２の接続ノードに、１．８ＭＨｚ以上２．１ＭＨｚ以下の電圧を発生させることが望ましい。すなわち、スイッチング制御回路１が、スイッチ電圧ＶＳＷの周波数（スイッチング周波数）を１．８ＭＨｚ以上２．１ＭＨｚ以下にすることが望ましい。スイッチング周波数が１．８ＭＨｚ未満になると、ＡＭ帯域の輻射ノイズが増加し、スイッチング周波数が２．１ＭＨｚより大きくなると、スイッチング損失が許容範囲を超えるからである。

　車載機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

　車載機器Ｘ１２は、ＨＩＤ［high　intensity discharged lamp］やＤＲＬ［daytime running　lamp］などの点消灯制御を行うランプコントロールユニットである。

　車載機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

　車載機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake　system］制御、ＥＰＳ［electric　power Steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。

　車載機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

　車載機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、電動サンルーフ、電動シート、及び、エアコンなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

　車載機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［Electronic　Toll　Collection　System］など、ユーザの任意で車両Ｘに装着される電子機器である。

　なお、先に説明した第１～第９に係るスイッチング電源装置はそれぞれ、車載機器Ｘ１１～Ｘ１７のいずれにも組み込むことが可能である。

＜留意点＞
　なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

　例えば、固定周期Ｔｆｉｘの設定値は変更可能であってもよい。周期信号Ｓ１の周期を変更することで、固定周期Ｔｆｉｘの設定値を変更することができる。

　以上説明した一の態様に係るスイッチング電源装置（１Ａ～１Ｄ）は、入力電圧を出力電圧に降圧するよう構成されるスイッチング電源装置であって、第１端が前記入力電圧の印加端に接続可能に構成され、第２端がインダクタ（Ｌ１）の第１端に接続可能に構成される第１スイッチ（ＳＷ１）と、第１端が前記インダクタの第１端及び前記第１スイッチの第２端に接続可能に構成され、第２端が前記入力電圧よりも低い低電圧の印加端に接続可能に構成される第２スイッチ（ＳＷ２）と、前記第１スイッチ及び前記第２スイッチのオン／オフを制御するよう構成される制御部（ＣＮＴ１）と、を備え、前記制御部は、前記第１スイッチをオン状態にし、前記第２スイッチをオフ状態にする第１状態と、前記第１スイッチをオフ状態にし、前記第２スイッチをオン状態にする第２状態と、前記第１スイッチ及び前記第２スイッチをオフ状態にする第３状態と、前記第３状態よりも前記第１スイッチと前記第２スイッチとの接続ノードの電圧を低くする第４状態と、を有し、第１周期で前記第１状態、前記第２状態、前記第３状態、及び前記第４状態を繰り返す第１モードと、前記第１周期よりも長い第２周期で前記第１状態、前記第２状態、前記第３状態、及び前記第４状態を繰り返す第２モードと、を有する構成（第１の構成）である。

　上記第１の構成であるスイッチング電源装置は、軽負荷状態であっても正常なスイッチング制御が容易であり、高効率化を図ることができる。

　上記第１の構成であるスイッチング電源装置において、前記制御部は、前記第１モード及び前記第２モードそれぞれにおいて、前記第１状態、前記第２状態、前記第３状態、及び前記第４状態を、前記第１状態、前記第２状態、前記第３状態、及び前記第４状態の順で繰り返す構成（第２の構成）であってもよい。

　上記第２の構成であるスイッチング電源装置は、第１スイッチがターンオンするときの損失を抑えることができる。

　上記第１又は第２の構成であるスイッチング電源装置において、前記制御部は、前記第１モードにおいて、前記第１状態、前記第２状態、前記第３状態、及び前記第４状態を、固定周期で繰り返す構成（第３の構成）であってもよい。

　上記第３の構成であるスイッチング電源装置は、スイッチング周波数の変動を抑制することができる。

　上記第３の構成であるスイッチング電源装置において、前記制御部は、前記スイッチング電源装置の負荷が第１範囲であるときに前記第１モードを実行し、前記負荷が前記第１範囲より軽負荷である第２範囲であるときに前記第２モードを実行する構成（第４の構成）であってもよい。

　上記第４の構成であるスイッチング電源装置は、軽負荷状態であるときに第２モードを実行するので、軽負荷状態であっても正常なスイッチング制御が容易である。

　上記第４の構成であるスイッチング電源装置において、前記制御部は、前記第２モードにおいて、前記負荷が軽いほど前記第２周期を長くする構成（第５の構成）であってもよい。

　上記第５の構成であるスイッチング電源装置は、軽負荷状態であるときの正常なスイッチング制御がより一層容易である。

　上記第４又は第５の構成であるスイッチング電源装置において、前記制御部は、前記第１状態の開始時点から前記インダクタを流れる電流のゼロクロス点を検出するまでの時間が一定値未満であるとき前記負荷が前記第２範囲であると判定する構成（第６の構成）であってもよい。

　上記第６の構成であるスイッチング電源装置は、簡単な構成でスイッチング電源装置の負荷が第２範囲であるか否かを判定できる。

　上記第４又は第５の構成であるスイッチング電源装置において、前記制御部は、前記出力電圧に基づく帰還信号と第１基準電圧との誤差を示す誤差信号が第２基準電圧を超えているとき前記負荷が前記第２範囲であると判定する構成（第７の構成）であってもよい。

　上記第７の構成であるスイッチング電源装置は、簡単な構成でスイッチング電源装置の負荷が第２範囲であるか否かを判定できる。

　上記第６又は第７の構成であるスイッチング電源装置において、前記制御部は、前記負荷が前記第２範囲であるときに前記第１状態の長さを最小時間に設定する構成（第８の構成）であってもよい。

　上記第８の構成であるスイッチング電源装置は、第１状態の長さが短くなり過ぎることがないため、正常なスイッチング制御がより一層容易である。

　上記第１～第８いずれかの構成であるスイッチング電源装置において、前記制御部は、前記第１スイッチ及び前記第２スイッチをオフ状態にするデッドタイム期間を前記第４状態と前記第１状態との間に設け、前記インダクタを流れる電流のゼロクロス点において前記第１状態を開始する構成（第９の構成）であってもよい。

　上記第９の構成であるスイッチング電源装置は、第１スイッチがターンオンするときの損失を低減することができるため、より一層高効率化を図ることができる。

　上記第１～第９いずれかの構成であるスイッチング電源装置において、前記制御部は、前記第４状態において前記第１スイッチをオフ状態にし、前記第２スイッチをオン状態にする構成（第１０の構成）であってもよい。

　上記第１０の構成であるスイッチング電源装置は、簡単な制御で第４状態を実現することができる。

　上記第１～第１０いずれかの構成であるスイッチング電源装置において、前記第２スイッチに並列接続可能に構成され、前記第２スイッチよりもオン抵抗及び容量の少なくとも一方が小さい第３スイッチ（ＳＷ３）を備え、前記制御部は、前記第３スイッチのオン／オフを制御するよう構成され、前記制御部は、前記第４状態において前記第１スイッチをオフ状態にし、前記第３スイッチをオン状態にする構成（第１１の構成）であってもよい。

　上記第７の構成であるスイッチング電源装置は、第４状態における損失を小さくすることができる。

　上記第１～第９いずれかの構成であるスイッチング電源装置において、第１端が前記インダクタの第１端及び前記第１スイッチの第２端に接続可能に構成される第３スイッチ（ＳＷ３）と、第１端が前記第３スイッチの第２端に接続され、第２端が前記低電圧の印加端に接続可能に構成される容量（Ｃ２）と、を備え、前記制御部は、前記第３スイッチのオン／オフを制御するよう構成され、前記制御部は、前記第４状態において前記第１スイッチをオフ状態にし、前記第３スイッチをオン状態にする構成（第１２の構成）であってもよい。

　上記第８の構成であるスイッチング電源装置は、容量の静電容量値を調整することで、第４状態が終了した直後における第１スイッチと第２スイッチとの接続ノード電圧の立ち上がり具合を調整することができる。

　上記第１２の構成であるスイッチング電源装置において、前記容量に並列接続可能に構成される第４スイッチ（ＳＷ４）を備え、前記制御部は、前記第４スイッチのオン／オフを制御するよう構成され、前記制御部は、前記第３スイッチのオン／オフと前記第４スイッチのオン／オフとを相補的に制御する構成（第１３の構成）であってもよい。

　上記第１３の構成であるスイッチング電源装置は、容量の放電を適切に行うことができる。

　上記第１～第９いずれかの構成であるスイッチング電源装置において、第１端が前記インダクタの第１端及び前記第１スイッチの第２端に接続可能に構成され、第２端が可変電圧の印加端に接続可能に構成される容量（Ｃ２）を備え、前記制御部は、前記可変電圧を制御するよう構成され、前記制御部は、前記第４状態において前記第１スイッチをオフ状態にし、前記可変電圧の制御により前記容量の第１端と第２端との間に電位差を生じさせる構成（第１４の構成）であってもよい。

　上記第１４の構成であるスイッチング電源装置は、第４状態における可変電圧の値を調整することで、第４状態が終了した直後における第１スイッチと第２スイッチとの接続ノード電圧の立ち上がり具合を調整することができる。

　上記第１～第１４いずれかの構成であるスイッチング電源装置において、前記第１モードにおいて、前記第１スイッチと前記第２スイッチとの接続ノードに、１．８ＭＨｚ以上２．１ＭＨｚ以下の電圧を発生させる構成（第１５の構成）であってもよい。

　上記第１５の構成であるスイッチング電源装置は、第１モードにおいてＡＭ帯域の輻射ノイズを抑制できる。また、上記第１５の構成であるスイッチング電源装置は、スイッチング損失を許容範囲に収めることができる。

　以上説明した一の態様に係るスイッチ制御装置（ＣＮＴ１）は、第１端が入力電圧の印加端に接続可能に構成され、第２端がインダクタ（Ｌ１）の第１端に接続可能に構成される第１スイッチ（ＳＷ１）のオン／オフと、第１端が前記インダクタの第１端及び前記第１スイッチの第２端に接続可能に構成され、第２端が前記入力電圧よりも低い低電圧の印加端に接続可能に構成される第２スイッチ（ＳＷ２）のオン／オフと、を制御するスイッチ制御装置であって、前記第１スイッチをオン状態にし、前記第２スイッチをオフ状態にする第１状態と、前記第１スイッチをオフ状態にし、前記第２スイッチをオン状態にする第２状態と、前記第１スイッチ及び前記第２スイッチをオフ状態にする第３状態と、前記第３状態よりも前記第１スイッチと前記第２スイッチとの接続ノードの電圧を低くする第４状態と、を有し、第１周期で前記第１状態、前記第２状態、前記第３状態、及び前記第４状態を繰り返す第１モードと、前記第１周期よりも長い第２周期で前記第１状態、前記第２状態、前記第３状態、及び前記第４状態を繰り返す第２モードと、有する構成（第１６の構成）である。

　上記第１６の構成であるスイッチ制御装置は、軽負荷状態であっても正常なスイッチング制御が容易であり、高効率化を図ることができる。

　以上説明した一の態様に係る車載機器（Ｘ１１～Ｘ１７）は、上記第１～第１５いずれかの構成のスイッチング電源装置又は上記第１６の構成のスイッチ制御装置を備える構成（第１７の構成）である。

　上記第１７の構成である車載機器に設けられるスイッチング電源装置又はスイッチ制御装置は、軽負荷状態であっても正常なスイッチング制御が容易であり、高効率化を図ることができる。

　以上説明した一の態様に係る車両（Ｘ）は、上記第１７の構成の車載機器と、前記車載機器に電力を供給するバッテリと、を備える構成（第１８の構成）である。

　上記第１８の構成である車両に設けられるスイッチング電源装置又はスイッチ制御装置は、軽負荷状態であっても正常なスイッチング制御が容易であり、高効率化を図ることができる。

　　　１、２１　エラーアンプ
　　　２、２２　ＰＷＭコンパレータ
　　　３、２３、２７、６３、８２、８５　ＡＮＤゲート
　　　４、２４、５１、７１　ラッチ回路
　　　５、２５、５４、７４　ドライバ
　　　６　ＰＦＭコンパレータ
　　　７　セレクタ
　　　８、２８、５２、７２　遅延回路
　　　９、２９、５５、６０、７９　ゼロクロス点検出回路
　　　１０、２６、３０、５６、６２、７７、８３　ラッチ回路
　　　３１、６１、８０　ＮＯＴゲート
　　　４１　電流源
　　　４２　キャパシタ
　　　４３　短絡スイッチ
　　　４４、５８、７５、８０、８１　電圧源
　　　４５、５９、７６、８２　コンパレータ
　　　５３、７３　ゼロカレントスイッチ遅延回路
　　　５７、７８　アップダウンカウンタ
　　　８４　ＥＸＯＲゲート
　　　１Ａ～１Ｄ　第１～第４実施形態に係るスイッチング電源装置
　　　Ｃ１　出力コンデンサ
　　　Ｃ２　容量
　　　ＣＮＴ１　制御部
　　　ＦＢ１　出力帰還部
　　　Ｌ１　インダクタ
　　　ＬＤ１　負荷
　　　ＳＷ１～ＳＷ４　第１～第４スイッチ
　　　Ｘ　車両
　　　Ｘ１１～Ｘ１７　車載機器

Claims

　入力電圧を出力電圧に降圧するよう構成されるスイッチング電源装置であって、
　第１端が前記入力電圧の印加端に接続可能に構成され、第２端がインダクタの第１端に接続可能に構成される第１スイッチと、
　第１端が前記インダクタの第１端及び前記第１スイッチの第２端に接続可能に構成され、第２端が前記入力電圧よりも低い低電圧の印加端に接続可能に構成される第２スイッチと、
　前記第１スイッチ及び前記第２スイッチのオン／オフを制御するよう構成される制御部と、
　を備え、
　前記制御部は、
　前記第１スイッチをオン状態にし、前記第２スイッチをオフ状態にする第１状態と、
　前記第１スイッチをオフ状態にし、前記第２スイッチをオン状態にする第２状態と、
　前記第１スイッチ及び前記第２スイッチをオフ状態にする第３状態と、
　前記第３状態よりも前記第１スイッチと前記第２スイッチとの接続ノードの電圧を低くする第４状態と、
　を有し、
　第１周期で前記第１状態、前記第２状態、前記第３状態、及び前記第４状態を繰り返す第１モードと、
　前記第１周期よりも長い第２周期で前記第１状態、前記第２状態、前記第３状態、及び前記第４状態を繰り返す第２モードと、を有する、スイッチング電源装置。
　前記制御部は、前記第１モード及び前記第２モードそれぞれにおいて、前記第１状態、前記第２状態、前記第３状態、及び前記第４状態を、前記第１状態、前記第２状態、前記第３状態、及び前記第４状態の順で繰り返す、請求項１に記載のスイッチング電源装置。
　前記制御部は、前記第１モードにおいて、前記第１状態、前記第２状態、前記第３状態、及び前記第４状態を、固定周期で繰り返す、請求項１又は請求項２に記載のスイッチング電源装置。
　前記制御部は、前記スイッチング電源装置の負荷が第１範囲であるときに前記第１モードを実行し、前記負荷が前記第１範囲より軽負荷である第２範囲であるときに前記第２モードを実行する、請求項３に記載のスイッチング電源装置。
　前記制御部は、前記第２モードにおいて、前記負荷が軽いほど前記第２周期を長くする、請求項４に記載のスイッチング電源装置。
　前記制御部は、前記第１状態の開始時点から前記インダクタを流れる電流のゼロクロス点を検出するまでの時間が一定値未満であるとき前記負荷が前記第２範囲であると判定する、請求項４又は請求項５に記載のスイッチング電源装置。
　前記制御部は、前記出力電圧に基づく帰還信号と第１基準電圧との誤差を示す誤差信号が第２基準電圧を超えているとき前記負荷が前記第２範囲であると判定する、請求項４又は請求項５に記載のスイッチング電源装置。
　前記制御部は、前記負荷が前記第２範囲であるときに前記第１状態の長さを最小時間に設定する、請求項６または請求項７に記載のスイッチング電源装置。
　前記制御部は、
　前記第１スイッチ及び前記第２スイッチをオフ状態にするデッドタイム期間を前記第４状態と前記第１状態との間に設け、
　前記インダクタを流れる電流のゼロクロス点において前記第１状態を開始する、請求項１～８のいずれか一項に記載のスイッチング電源装置。
　前記制御部は、前記第４状態において前記第１スイッチをオフ状態にし、前記第２スイッチをオン状態にする、請求項１～９のいずれか一項に記載のスイッチング電源装置。
　前記第２スイッチに並列接続可能に構成され、前記第２スイッチよりもオン抵抗及び容量の少なくとも一方が小さい第３スイッチを備え、
　前記制御部は、前記第３スイッチのオン／オフを制御するよう構成され、
　前記制御部は、前記第４状態において前記第１スイッチをオフ状態にし、前記第３スイッチをオン状態にする、請求項１～１０のいずれか一項に記載のスイッチング電源装置。
　第１端が前記インダクタの第１端及び前記第１スイッチの第２端に接続可能に構成される第３スイッチと、
　第１端が前記第３スイッチの第２端に接続され、第２端が前記低電圧の印加端に接続可能に構成される容量と、
　を備え、
　前記制御部は、前記第３スイッチのオン／オフを制御するよう構成され、
　前記制御部は、前記第４状態において前記第１スイッチをオフ状態にし、前記第３スイッチをオン状態にする、請求項１～９のいずれか一項に記載のスイッチング電源装置。
　前記容量に並列接続可能に構成される第４スイッチを備え、
　前記制御部は、前記第４スイッチのオン／オフを制御するよう構成され、
　前記制御部は、前記第３スイッチのオン／オフと前記第４スイッチのオン／オフとを相補的に制御する、請求項１２に記載のスイッチング電源装置。
　第１端が前記インダクタの第１端及び前記第１スイッチの第２端に接続可能に構成され、第２端が可変電圧の印加端に接続可能に構成される容量を備え、
　前記制御部は、前記可変電圧を制御するよう構成され、
　前記制御部は、前記第４状態において前記第１スイッチをオフ状態にし、前記可変電圧の制御により前記容量の第１端と第２端との間に電位差を生じさせる、請求項１～９のいずれか一項に記載のスイッチング電源装置。
　前記第１モードにおいて、前記第１スイッチと前記第２スイッチとの接続ノードに、１．８ＭＨｚ以上２．１ＭＨｚ以下の電圧を発生させる、請求項１～１４のいずれか一項に記載のスイッチング電源装置。
　第１端が入力電圧の印加端に接続可能に構成され、第２端がインダクタの第１端に接続可能に構成される第１スイッチのオン／オフと、第１端が前記インダクタの第１端及び前記第１スイッチの第２端に接続可能に構成され、第２端が前記入力電圧よりも低い低電圧の印加端に接続可能に構成される第２スイッチのオン／オフと、を制御するスイッチ制御装置であって、
　前記第１スイッチをオン状態にし、前記第２スイッチをオフ状態にする第１状態と、
　前記第１スイッチをオフ状態にし、前記第２スイッチをオン状態にする第２状態と、
　前記第１スイッチ及び前記第２スイッチをオフ状態にする第３状態と、
　前記第３状態よりも前記第１スイッチと前記第２スイッチとの接続ノードの電圧を低くする第４状態と、
　を有し、
　第１周期で前記第１状態、前記第２状態、前記第３状態、及び前記第４状態を繰り返す第１モードと、
　前記第１周期よりも長い第２周期で前記第１状態、前記第２状態、前記第３状態、及び前記第４状態を繰り返す第２モードと、を有する、スイッチ制御装置。
　請求項１～１５のいずれか一項に記載のスイッチング電源装置又は請求項１６に記載のスイッチ制御装置を備える、車載機器。
　請求項１７に記載の車載機器と、
　前記車載機器に電力を供給するバッテリと、
　を備える、車両。