WO2023090837A1 - 시냅스 특성 변화를 보상하는 뉴런 회로 및 뉴로모픽 장치 - Google Patents

시냅스 특성 변화를 보상하는 뉴런 회로 및 뉴로모픽 장치 Download PDF

Info

Publication number
WO2023090837A1
WO2023090837A1 PCT/KR2022/018047 KR2022018047W WO2023090837A1 WO 2023090837 A1 WO2023090837 A1 WO 2023090837A1 KR 2022018047 W KR2022018047 W KR 2022018047W WO 2023090837 A1 WO2023090837 A1 WO 2023090837A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
neuron circuit
discharge switching
synaptic
terminal
Prior art date
Application number
PCT/KR2022/018047
Other languages
English (en)
French (fr)
Inventor
박병국
박경철
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to US18/162,617 priority Critical patent/US20230177322A1/en
Publication of WO2023090837A1 publication Critical patent/WO2023090837A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means

Definitions

  • the present invention relates to a neuron circuit capable of compensating for changes in synaptic properties and a neuromorphic device including the same.
  • Neural networks which are currently widely studied, started from imitation of the actual biological nervous system (the concept of memory, learning, and reasoning), but only adopt a similar network structure, and in various aspects such as signal transmission and information expression methods, learning methods, etc. It is different from the nervous system.
  • weights stored in a synapse array may change according to a temperature change or time lapse, which inevitably leads to a decrease in inference accuracy.
  • the present invention proposes a new technique that can operate in consideration of a change in the characteristics of a synaptic element that can occur in a hardware-based neural network (hereinafter referred to as a neuromorphic device).
  • the present invention is to solve the problems of the prior art described above, and an object of the present invention is to provide a neuromorphic device capable of compensating for a change in characteristics of a synaptic device.
  • a neuromorphic device includes a synapse array; and a neuron circuit that is coupled to the synapse array, accumulates an output current of the synapse array, and outputs a spike pulse when the accumulated value exceeds a threshold value, wherein the neuron circuit discharges the accumulated current.
  • the discharge switching element to perform is composed of the same type of synaptic element as the element constituting the synaptic array.
  • the neuron circuit used in the neuromorphic device is coupled to a synaptic array, accumulates the output current of the synaptic array, and outputs a spike pulse when the accumulated value exceeds a threshold value.
  • a discharge switching element including a neuron circuit, but performing an operation of discharging current accumulated in the neuron circuit, is composed of the same type of synaptic element as the element constituting the synapse array.
  • the configuration of the present invention can be generally used in all neuron circuits, it can be applied to all systems such as a sensor as well as a spiking neural network and a neural network using a PWM method.
  • FIG. 1 is a block diagram showing the configuration of a neuromorphic device according to an embodiment of the present invention.
  • FIG. 2 is a block diagram showing the configuration of a neuromorphic device according to an embodiment of the present invention.
  • FIG. 3 is a diagram for explaining the concept of adjusting the gradient of an activation function according to an embodiment of the present invention.
  • FIG. 4 is a circuit diagram showing the configuration of a neuromorphic device according to an embodiment of the present invention.
  • FIG. 5 is a graph showing test results when using a neuron circuit according to an embodiment of the present invention.
  • FIG. 6 is a graph showing test results of a neuromorphic device according to an embodiment of the present invention.
  • FIG. 7 is a graph showing test results of a neuromorphic device according to an embodiment of the present invention.
  • the neuromorphic device of the present invention is manufactured to mimic the human brain in hardware using a semiconductor process, and includes a synaptic element corresponding to a synapse of the brain, a neuron circuit corresponding to a neuron, and various peripheral circuits. it means.
  • FIG. 1 is a block diagram showing the configuration of a neuromorphic device according to an embodiment of the present invention.
  • the neuromorphic device 10 includes a neuron circuit 100 and a synapse array 200 connected to a front end of the neuron circuit 100 .
  • the synapse array 200 is implemented to exert the same functions as synapses in the brain, and is typically implemented based on non-volatile memory devices.
  • the synaptic array 200 corresponds to a plurality of synaptic cells, and stores predetermined weights, respectively.
  • the synapse array 200 may include synaptic cells in which a front-end neuron circuit and a back-end neuron circuit are combined and correspond to the product of the number of the front-end neuron circuit and the back-end neuron circuit.
  • An operation of storing weights in the synapse array 200 or a process of reading stored weights is performed through the same principle as a program operation or a read operation performed in a general non-volatile memory device.
  • the weight means a weight that is multiplied to an input signal in a perceptron structure representing an artificial neural network model, and is additionally defined as a concept including a bias, a special weight having an input of 1.
  • the neuron circuit 100 includes an activation function module 110 and a gradient control unit 120 .
  • the activation function module 110 is a circuit implementation of an activation function that converts an input in an artificial neural network. implemented circuitically.
  • the gradient adjusting unit 120 is a component for compensating for a change in characteristics of a synapse that may occur in a hardware neural network. For example, the gradient control unit 120 may compensate for a change in the weight stored in the synapse according to a change in the external environment such as a change in temperature. In addition, the gradient control unit 120 may compensate for changes in the retention of synapses according to changes in the external environment, such as the passage of time, and changes in weights stored in the synapses accordingly.
  • FIG. 2 is a block diagram showing the configuration of a neuromorphic device according to an embodiment of the present invention.
  • the neuromorphic device 10 includes a neuron circuit 100 and a synapse array 200 .
  • the neuron circuit 100 includes an accumulation unit 130, an ignition unit 140, and a discharge unit 150 as means for implementing the functions of the activation function module 110 and the slope control unit 120.
  • the neuron circuit 100 accumulates the output current of the synapse array 200 and operates to output a spike pulse when the accumulated value exceeds a threshold value.
  • the accumulator 130 accumulates a signal transmitted through the immediately preceding synapse in a charging element such as a capacitor.
  • the ignition unit 140 amplifies or maintains the charging voltage of the charging element above a certain level and transmits it to the output terminal.
  • the discharge unit 150 discharges the charging element by using the discharge switching element during the ignition operation of the ignition unit 140 .
  • the discharge switching element is characterized by consisting of the same type of synaptic element as the element constituting the synaptic array 200 . The background of using such a discharge switching element will be described in detail.
  • FIG. 3 is a diagram for explaining the concept of adjusting the gradient of an activation function according to an embodiment of the present invention.
  • a simple and effective synaptic change compensation method was implemented by paying attention to the input-output relationship of the activation function. That is, it is intended to provide an effect of adjusting the slope of an activation function by using the discharge unit 150 made of synaptic devices of the same type.
  • a one-dimensional graph with a slope of 1 is included, and accordingly, the weight (W) changes by a certain ratio (1+ ⁇ , or 1+ ⁇ , where ⁇ is a positive number and ⁇ is a negative number).
  • W the weight
  • the slope is fixed as in the prior art, distortion occurs at the same rate as the value output by the activation function.
  • the present invention it is intended to provide an effect of adjusting the slope of the activation function by reflecting changes in the external environment. That is, the gradient of the activation function is reduced so that the same output is provided even when an environmental change in which the weight stored in the synapse increases, and the same output is provided even when an environmental change in which the weight stored in the synapse decreases occurs, Increase the slope of the activation function.
  • FIG. 4 is a circuit diagram showing the configuration of a neuromorphic device according to an embodiment of the present invention.
  • the accumulator 130 includes a plurality of switching elements 132 , 134 , 136 , and 138 constituting a current mirror circuit and a capacitor C as a charging element. Through this configuration, the current output from the synapse array 200 is accumulated in the charging element.
  • the specific circuit configuration of the accumulation unit 130 is exemplary, and may be implemented through other types of circuits known in the art.
  • the ignition unit 140 includes a plurality of switching elements 141 and 146 and a plurality of inverters 142, 143, 144 and 145 connected in series.
  • the switching state of the first switching element 141 is adjusted according to the output of the first inverter 142
  • the switching state of the second switching element 146 is adjusted according to the output of the second inverter 143.
  • the specific circuit configuration of the ignition unit 140 is illustrative, and may be implemented through other types of conventionally known circuits including a comparator for comparing a charged voltage with a reference voltage or a circuit for generating a pulse signal.
  • the discharge unit 150 includes a discharge switching element 152 and a first switching element 154 and a second switching element 156 constituting a current mirror.
  • the discharge switching element 152 is an element that is switched by the voltage applied to the output terminal of the ignition unit 140, thereby performing an operation of discharging the current accumulated in the neuron circuit.
  • One terminal of the discharge switching element 152 is connected to the power supply terminal, and the other terminal is connected to the second switching element 156 .
  • the discharge switching element 152 may be implemented in the form of a MOS switching element in which an output of the ignition unit 140 is connected to a gate.
  • one terminal of the first switching element 154 constituting the current mirror is connected to the output terminal of the capacitor C, and the other terminal is grounded.
  • the second switching element 156 has one terminal connected to the other terminal of the discharge switching element 152, and the other terminal of the second switching element 156 is grounded.
  • the discharge switching element 152 is turned on in response to a high level signal output during an ignition operation in which the ignition unit 140 outputs a spike pulse, and the capacitor C is discharged according to the current mirror configuration.
  • the discharge switching element 152 is made of the same type of switching element as the synaptic array 200, it is equally affected by changes in the external environment, and accordingly, the discharge characteristics of the discharge switching element 152 are also different from each synaptic element. exhibits the same characteristics as
  • FIG. 5 is a graph showing test results when using a neuron circuit according to an embodiment of the present invention.
  • the slope of the rise of the membrane potential of the charging device is different depending on the temperature can confirm. That is, as the temperature increases, the slope of the membrane potential rises. Since the discharge switching device 152 is also a synaptic device having the same temperature change characteristics, it can be seen that the amount of current discharged for each temperature also increases. That is, when the external temperature is 25°C (solid line), the amount of discharged current is the smallest, and when the external temperature is 45°C (dotted line), the amount of discharged current increases further, and next, when the external temperature is 65°C (dotted line). chain line), it can be confirmed that the amount of discharged current increases the most.
  • the discharge switching device 152 also adjusts the amount of discharge current of the charging device according to changes in the external environment.
  • 6 and 7 are graphs illustrating test results of a neuromorphic device according to an embodiment of the present invention.
  • 7 shows a case where the synapse is a polysilicon-based synaptic device, and the graph on the left shows a case where the current of the synapse changes over time.
  • the accuracy of the neural network deteriorates when the conventional technique in which the gradient of the activation function is fixed is used.
  • the accuracy is restored to an ideal state when the charging device is discharged through the same type of discharge switching device (polysilicon-based synaptic device) having the same change rate as the weight change over time, as in the present invention.
  • 710 represents an initial state
  • 720 represents a method of discharging a certain amount according to the prior art
  • 730 represents a result according to the present invention.
  • the present invention by using a discharge device of the same kind as the synaptic device to perform a discharge operation on the charging device, the effect of adjusting the slope of the activation function in response to changes in the external environment is provided.
  • An embodiment of the present invention may be implemented in the form of a recording medium including instructions executable by a computer, such as program modules executed by a computer.
  • Computer readable media can be any available media that can be accessed by a computer and includes both volatile and nonvolatile media, removable and non-removable media.
  • Computer readable media may include computer storage media.
  • Computer storage media includes both volatile and nonvolatile, removable and non-removable media implemented in any method or technology for storage of information such as computer readable instructions, data structures, program modules or other data.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Feedback Control In General (AREA)

Abstract

본 발명의 일 측면에 따른 뉴로모픽 장치는, 시냅스 어레이; 및 상기 시냅스 어레이에 결합되며, 상기 시냅스 어레이의 출력 전류를 축적시키고, 축적된 값이 임계값을 초과하면 스파이크 펄스를 출력시키는 뉴런 회로를 포함하되, 상기 뉴런 회로에서 축적된 전류를 방전시키는 동작을 수행하는 방전 스위칭 소자는 상기 시냅스 어레이를 구성하는 소자와 동종의 시냅스 소자로 이루어진 것이다.

Description

시냅스 특성 변화를 보상하는 뉴런 회로 및 뉴로모픽 장치
본 발명은 시냅스의 특성 변화를 보상할 수 있는 뉴런회로와 이를 포함하는 뉴로모픽 장치에 대한 것이다.
최근 인공신경망에 기반한 컴퓨팅 기술이 발전함과 더불어, 하드웨어 기반 뉴럴 네트워크에 대한 연구 개발도 활발하게 이루어지고 있다.
현재 널리 연구되고 있는 뉴럴 네트워크는 실제 생물학적 신경계의 모방(기억, 학습, 추론에 대한 개념)으로부터 시작되었지만, 유사한 네트워크 구조를 채택할 뿐, 신호 전달 및 정보 표현 방법, 학습 방법 등 다양한 측면에서 실제 생물학적 신경계와는 차이점이 있다.
한편, 실제 신경계와 거의 동일하게 동작하는 하드웨어 기반 스파이킹 뉴럴 네트워크 (Spiking Neural Network, SNN)는 아직 기존의 뉴럴 네트워크를 뛰어넘는 성능을 보이는 학습 방법이 개발되지 않아, 실제 산업에서 사용되고 있는 사례는 드물다. 하지만 기존 뉴럴 네트워크를 사용하여 시냅스 가중치를 도출하고 이를 활용해 SNN 방식으로 추론 한다면, 높은 정확도와 동시에 초저전력 컴퓨팅 시스템을 구현할 수 있어, 이에 대한 연구가 활발히 진행되고 있다.
이러한 SNN을 비롯한 뉴럴 네트워크를 하드웨어로 구현할 경우, 온도 변화나 시간의 경과에 따라 시냅스 어레이에 저장되는 가중치가 변화할 수 있으며, 이는 필연적으로 추론 정확도의 저하를 가져오게 된다.
본 발명에서는 이와 같은 종래 기술의 문제점을 해결하기 위해, 하드웨어 기반 뉴럴 네트워크(이하 뉴로모픽 장치라 함)에서 발생할 수 있는 시냅스 소자의 특성 변화를 고려하여 동작할 수 있는 새로운 기술을 제안한다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 시냅스 소자의 특성 변화를 보상할 수 있는 뉴로모픽 장치를 제공하는데 목적이 있다.
다만, 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상술한 기술적 과제를 해결하기 위한 기술적 수단으로서 본 발명의 일 측면에 따른 뉴로모픽 장치는, 시냅스 어레이; 및 상기 시냅스 어레이에 결합되며, 상기 시냅스 어레이의 출력 전류를 축적시키고, 축적된 값이 임계값을 초과하면 스파이크 펄스를 출력시키는 뉴런 회로를 포함하되, 상기 뉴런 회로에서 축적된 전류를 방전시키는 동작을 수행하는 방전 스위칭 소자는 상기 시냅스 어레이를 구성하는 소자와 동종의 시냅스 소자로 이루어진 것이다.
또한, 본 발명의 다른 측면에 따른, 뉴로모픽 장치에 사용되는 뉴런 회로는 시냅스 어레이에 결합되며, 상기 시냅스 어레이의 출력 전류를 축적시키고, 축적된 값이 임계값을 초과하면 스파이크 펄스를 출력시키는 뉴런 회로를 포함하되, 상기 뉴런 회로에서 축적된 전류를 방전시키는 동작을 수행하는 방전 스위칭 소자는 상기 시냅스 어레이를 구성하는 소자와 동종의 시냅스 소자로 이루어진 것이다.
전술한 본원의 과제 해결 수단에 의하면, 시냅스 소자와 동종의 방전 스위칭 소자를 사용하여 충전 소자에 대한 방전 동작을 수행함으로써, 외부 환경 변화에 대해 활성 함수의 기울기를 조절할 수 있는 효과를 제공한다. 이러한 방법을 통해, 기계 학습 모델의 가중치가 저장된 시냅스 소자를 이용하여 추론을 수행하는 과정에서 정확도를 향상시키는 효과를 제공한다.
이러한 본 발명의 구성은 모든 뉴런 회로에 일반적으로 사용될 수 있으므로, 스파이킹 뉴럴 네트워크, PWM 방식을 사용하는 뉴럴 네크워크 뿐만 아니라 센서 등 모든 시스템에 적용할 수 있다.
도 1은 본 발명의 일 실시예에 따른 뉴로모픽 장치의 구성을 도시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 뉴로모픽 장치의 구성을 도시한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 활성 함수 기울기 조절의 개념을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 뉴로모픽 장치의 구성을 도시한 회로도이다.
도 5는 본 발명의 일 실시예에 따른 뉴런 회로를 사용하는 경우의 테스트 결과를 도시한 그래프이다.
도 6은 본 발명의 일 실시예에 따른 뉴로모픽 장치의 테스트 결과를 도시한 그래프이다.
도 7은 본 발명의 일 실시예에 따른 뉴로모픽 장치의 테스트 결과를 도시한 그래프이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본 발명의 뉴로모픽 장치는 반도체 공정을 이용하여 하드웨어적으로 사람의 뇌를 모사하도록 제조된 것으로, 뇌의 시냅스에 해당하는 시냅스 소자, 뉴런에 해당하는 뉴런 회로, 그리고 각종 주변회로를 포함하는 것을 의미한다.
이하 첨부된 도면을 참고하여 본 발명의 일 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 뉴로모픽 장치의 구성을 도시한 블록도이다.
도시된 바와 같이 뉴로모픽 장치(10)는 뉴런 회로(100), 뉴런 회로(100)의 전단에 접속되는 시냅스 어레이(200)를 포함한다.
시냅스 어레이(200)는 뇌의 시냅스와 동일한 기능을 발휘하도록 구현된 것으로, 통상적으로는 비휘발성 메모리 소자에 기반하여 구현되고 있다. 시냅스 어레이(200)는 복수의 시냅스 셀과 대응하는 것으로, 소정의 가중치를 각각 저장하고 있다. 시냅스 어레이(200)에는 전단 뉴런 회로와 후단 뉴런 회로가 결합되고, 전단 뉴런 회로와 후단 뉴런 회로의 개수의 곱에 해당하는 시냅스 셀들을 포함할 수 있다. 시냅스 어레이(200)에 대하여 가중치를 저장하는 동작이나, 저장된 가중치를 독출하는 과정은, 일반적인 비휘발성 메모리 소자에서 수행되는 프로그램 동작 또는 독출 동작과 마찬가지 원리를 통해 수행된다. 여기서, 가중치라 함은 인공 신경망 모형을 나타내는 퍼셉트론 구조 등에서 입력 신호에 곱해지는 가중치(weight)를 의미하며, 추가적으로 입력이 1인 특별한 가중치인 바이어스(bias)를 포함하는 개념으로서 정의한다.
뉴런 회로(100)는 활성 함수 모듈(110)과 기울기 조절부(120)를 포함한다. 활성 함수 모듈(110)은 인공 신경망에서 입력을 변환하는 활성 함수 (activation function)를 회로적으로 구현한 것으로서, 예를 들면, ReLU LReLU (Leaky ReLU), PReLU (Parametric ReLU) 등의 활성 함수의 기능을 회로적으로 구현한다.
기울기 조절부(120)는 하드웨어 뉴럴 네트워크에서 발생할 수 있는 시냅스의 특성 변화를 보상하기 위한 구성이다. 예를 들어, 기울기 조절부(120)는 온도 변화와 같은 외부 환경 변화에 따라 시냅스에 저장된 가중치가 변화하는 것을 보상할 수 있다. 또한, 기울기 조절부(120)는 시간의 경과와 같은 외부 환경 변화에 따라 시냅스의 보존성(retention)이 변화하고 이에 따라 시냅스에 저장된 가중치가 변화하는 것을 보상할 수 있다.
도 2는 본 발명의 일 실시예에 따른 뉴로모픽 장치의 구성을 도시한 블록도이다.
도시된 바와 같이 뉴로모픽 장치(10)는 뉴런 회로(100), 시냅스 어레이(200) 를 포함한다. 이때, 뉴런 회로(100)는 활성 함수 모듈(110)과 기울기 조절부(120)의 기능을 구현하기 위한 수단으로서, 축적부(130), 발화부(140) 및 방전부(150)를 포함한다. 또한, 뉴런 회로(100)는 시냅스 어레이(200)의 출력 전류를 축적시키고, 축적된 값이 임계값을 초과하면 스파이크 펄스를 출력하도록 동작한다.
축적부(130)는 직전의 시냅스 등을 통해 전달되는 신호를 커패시터 등과 같은 충전 소자에 축적한다.
발화부(140)는 충전 소자의 충전 전압이 일정 레벨 이상이 되면 이를 증폭 또는 유지시켜 출력단으로 전달한다.
방전부(150)는 발화부(140)의 발화 동작시 방전 스위칭 소자를 이용하여 충전 소자를 방전시킨다. 이때, 방전 스위칭 소자는 시냅스 어레이(200)를 구성하는 소자와 동종의 시냅스 소자로 이루어진 것을 특징으로 한다. 이러한 방전 스위칭 소자를 사용하는 배경에 대해 상세하게 살펴보기로 한다.
도 3은 본 발명의 일 실시예에 따른 활성 함수 기울기 조절의 개념을 설명하기 위한 도면이다.
앞서, 설명한 바와 같이, 본 발명에서는 시냅스 소자에 작용하는 외적 환경 변화를 보상하고자 한다. 그런데, 이러한 시냅스 특성의 변화를 매 출력 마다 체크하여 보상하는 것은 막대한 시간과 부가적인 시스템이 필요하게 되는 문제가 있다.
본 발명에서는 활성 함수의 입출력 관계에 착안하여 간편하면서도 효과적인 시냅스 변화 보상 방법을 구현하였다. 즉, 시냅스 동종 소자로 이루어진 방전부(150)를 이용하여, 활성 함수의 기울기를 조절하는 효과를 제공하고자 한다.
예를 들여, ReLU 함수의 경우 기울기가 1인 일차원 그래프를 포함하고 있으며, 이에 따라 가중치(W)가 일정 비율(1+α, 또는 1+β, 이때 α는 양수, β는 음수)만큼 변화할 경우, 종래와 같이 기울기가 고정된 경우에는 활성 함수에 의해 출력되는 값 또한 동일한 비율로 왜곡이 발생하게 된다.
이에 본 발명에서는 외부 환경 변화를 반영하여, 활성 함수의 기울기를 조절하는 효과를 제공하고자 한다. 즉, 시냅스에 저장된 가중치가 증가하는 환경 변화가 발생하는 경우에도 동일한 출력이 제공되도록, 활성함수의 기울기를 감소시키고, 시냅스에 저장된 가중치가 감소하는 환경 변화가 발생하는 경우에도 동일한 출력이 제공되도록, 활성함수의 기울기를 증가시킨다.
이를 위해, 방전을 위한 스위칭 소자를 시냅스 소자와 동일한 변화 특성을 갖는 동종 장치를 사용하게 되면, 시냅스 소자의 변화를 반영한 활성함수의 기울기 조절 효과를 제공할 수 있게 된다.
도 4는 본 발명의 일 실시예에 따른 뉴로모픽 장치의 구성을 도시한 회로도이다.
축적부(130)는 커런트 미러 회로를 구성하는 복수의 스위칭 소자(132, 134, 136, 138)와, 충전 소자로서 커패시터(C)를 포함한다. 이러한 구성을 통해, 시냅스 어레이(200)에서 출력되는 전류가 충전 소자에 축적된다. 축적부(130)의 구체적인 회로 구성은 예시적인 것으로서, 종래에 알려진 다른 형태의 회로를 통해서도 구현될 수 있다.
발화부(140)는 복수의 스위칭 소자(141, 146)와 복수의 직렬 접속된 인버터(142, 143, 144, 145)를 포함한다. 제 1 스위칭 소자(141)는 제 1 인버터(142)의 출력에 따라 스위칭 상태가 조절되고, 제 2 스위칭 소자(146)는 제 2 인버터(143)의 출력에 따라 스위칭 상태가 조절된다. 이를 통해, 충전 소자의 전압이 일정 수준 이상으로 증가하면, 제 1 스위칭 소자(141)를 통해 충전 전압이 전달되고, 이는 복수의 인버터를 통과하여, 출력 펄스 형태, 즉 스파이크 펄스가 출력된다. 이때, 제 1 스위칭 소자(141)와 제 2 스위칭 소자(142)가 각각 제 1 인버터(142)와 제 2 인버터(143)의 출력에 의해, 턴온과 턴오프 동작을 교차로 수행하게 된다.
발화부(140)의 구체적인 회로 구성은 예시적인 것으로서, 충전 전압을 기준 전압과 비교하는 비교기 또는 펄스 신호를 생성하는 회로 등을 포함하는 종래에 알려진 다른 형태의 회로를 통해서도 구현될 수 있다.
방전부(150)는 방전 스위칭 소자(152)와 커런트 미러를 구성하는 제 1 스위칭 소자(154)와 제 2 스위칭 소자(156)를 포함한다. 이때, 방전 스위칭 소자(152)는 발화부(140)의 출력단에 인가되는 전압에 의해 스위칭되는 소자로서, 이에 의해 뉴런 회로에 축적된 전류를 방전시키는 동작을 수행한다. 방전 스위칭 소자(152)의 일측 단자는 전원단자에 접속되고, 타측 단자는 제 2 스위칭 소자(156)에 접속된다. 예를 들면, 방전 스위칭 소자(152)는 발화부(140)의 출력이 게이트로 접속되는 MOS 스위칭 소자의 형태로 구현될 수 있다.
또한, 커런트 미러를 구성하는 제 1 스위칭 소자(154)는 커패시터(C)의 출력단에 일측 단자가 접속되고, 타측 단자는 접지된다. 제 2 스위칭 소자(156)는 일측 단자가 방전 스위칭 소자(152)의 타측 단자에 접속되고, 제 2 스위칭 소자(156)의 타측 단자는 접지된다.
이러한 구성을 통해, 발화부(140)가 스파이크 펄스를 출력하는 발화 동작시 출력하는 하이 레벨 신호에 응답하여, 방전 스위칭 소자(152)가 턴온되고, 커런트 미러 구성에 따라 커패시터(C)가 방전된다. 이때, 방전 스위칭 소자(152)는 시냅스 어레이(200) 와 동종의 스위칭 소자로 이루어지기 때문에, 외부 환경 변화의 영향을 동일하게 받게 되고, 그에 따라 방전 스위칭 소자(152)의 방전 특성 역시 각 시냅스 소자와 동일한 특성을 나타내게 된다.
도 5는 본 발명의 일 실시예에 따른 뉴런 회로를 사용하는 경우의 테스트 결과를 도시한 그래프이다.
외부 온도가 25°C(실선)인 경우, 45°C(점선)인 경우, 65°C(일점 쇄선)인 경우, 각 온도에 따라 충전 소자의 막전위(membrane potential)가 상승하는 기울기가 상이해짐을 확인할 수 있다. 즉, 온도가 증가함에 따라 막전위가 상승하는 기울기도 상승하게 되는데, 방전 스위칭 소자(152) 역시 동일한 온도 변화 특성을 갖는 시냅스 소자 이므로, 각 온도별로 방전되는 전류량 역시 증가하는 것을 확인할 수 있다. 즉, 외부 온도가 25°C(실선)인 경우 방전되는 전류량이 가장 작고, 다음으로 외부 온도가 45°C(점선)인 경우 방전되는 전류량이 더 증가하며, 다음으로 외부 온도가 65°C(일점 쇄선)인 경우 방전되는 전류량이 가장 크게 증가함을 확인 할 수 있다.
이와 같이 외부 환경 변화에 따라 방전 스위칭 소자(152) 역시 충전 소자의 방전 전류량을 조절함을 확인할 수 있다.
도 6과 도 7은 본 발명의 일 실시예에 따른 뉴로 모픽 장치의 테스트 결과를 도시한 그래프이다.
도 6은 시냅스가 RRAM 소자인 경우를 나타내며, 좌측 그래프에서는 온도 변화에 따라 시냅스의 전류가 변화하는 경우를 나타내고 있다. 우측 그래프에서는 종래와 같이 활성 함수의 기울기가 고정되는 기술을 사용할 경우, 뉴럴 네트워크(10개의 은닉층을 갖는 SVHN 추론 네트워크)의 정확도가 저하되는 것을 확인할 수 있다. 반면, 본 발명과 같이 온도에 따라 가중치 변화와 동일한 변화율을 갖는 동일한 종류의 방전 스위칭 소자(RRAM 소자)를 통해 충전 소자를 방전한 경우 정확도가 이상적인 상태로 회복되는 것을 확인 할 수 있다. 우측 그래프에서 610은 초기 상태를 나타내고, 620은 종래 기술에 따라 일정량을 방전하는 방법을 나타내며, 630은 본 발명에 따른 결과를 나타낸다.
도 7은 시냅스가 폴리 실리콘 기반 시냅스 소자인 경우를 나타내며, 좌측 그래프에서는 시간 경과에 따라 시냅스의 전류가 변화하는 경우를 나타내고 있다. 우측 그래프에서는 종래와 같이 활성 함수의 기울기가 고정되는 기술을 사용할 경우, 뉴럴 네트워크의 정확도가 저하되는 것을 확인할 수 있다. 반면, 본 발명과 같이 시간에 따라 가중치 변화와 동일한 변화율을 갖는 동일한 종류의 방전 스위칭 소자(폴리 실리콘 기반 시냅스 소자)를 통해 충전 소자를 방전한 경우 정확도가 이상적인 상태로 회복되는 것을 확인할 수 있다. 우측 그래프에서 710은 초기 상태를 나타내고, 720은 종래 기술에 따라 일정량을 방전하는 방법을 나타내며, 730은 본 발명에 따른 결과를 나타낸다.
이와 같이, 본 발명에서는 시냅스 소자와 동종의 방전 소자를 사용하여 충전 소자에 대한 방전 동작을 수행함으로써, 외부 환경 변화에 대해 활성 함수의 기울기를 조절할 수 있는 효과를 제공한다.
특히, 기계 학습 모델의 가중치가 저장된 시냅스 소자와 동종의 소자를 이용하여 추론을 수행하는 과정에서 정확도를 향상시키는 효과를 제공한다.
본 발명의 일 실시예는 컴퓨터에 의해 실행되는 프로그램 모듈과 같은 컴퓨터에 의해 실행가능한 명령어를 포함하는 기록 매체의 형태로도 구현될 수 있다. 컴퓨터 판독 가능 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 가용 매체일 수 있고, 휘발성 및 비휘발성 매체, 분리형 및 비분리형 매체를 모두 포함한다. 또한, 컴퓨터 판독가능 매체는 컴퓨터 저장 매체를 포함할 수 있다. 컴퓨터 저장 매체는 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비휘발성, 분리형 및 비분리형 매체를 모두 포함한다.
본 발명의 방법 및 시스템은 특정 실시예와 관련하여 설명되었지만, 그것들의 구성 요소 또는 동작의 일부 또는 전부는 범용 하드웨어 아키텍쳐를 갖는 컴퓨터 시스템을 사용하여 구현될 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.

Claims (14)

  1. 뉴로모픽 장치에 있어서,
    시냅스 어레이; 및
    상기 시냅스 어레이에 결합되며, 상기 시냅스 어레이의 출력 전류를 축적시키고, 축적된 값이 임계값을 초과하면 스파이크 펄스를 출력시키는 뉴런 회로를 포함하되,
    상기 뉴런 회로에서 축적된 전류를 방전시키는 동작을 수행하는 방전 스위칭 소자는 상기 시냅스 어레이를 구성하는 소자와 동종의 시냅스 소자로 이루어진 것인, 뉴로모픽 장치.
  2. 제1항에 있어서,
    상기 방전 스위칭 소자는 외부 환경 변화에 따라 상기 시냅스 어레이에 저장된 시냅스 가중치 변화를 보상하는 것인, 뉴로모픽 장치.
  3. 제1항에 있어서,
    상기 방전 스위칭 소자는 외부 환경 변화에 따라 상기 뉴런 회로에 의해 구현되는 활성 함수의 기울기 조절 효과를 제공하는 것인, 뉴로모픽 장치.
  4. 제1항에 있어서,
    상기 방전 스위칭 소자는 외부 환경 변화에 따라 상기 뉴런 회로에 의해 구현되는 활성 함수의 기울기를 조절하되,
    시냅스에 저장된 가중치가 증가하는 환경 변화가 발생하는 경우, 상기 방전 스위칭 소자의 동작에 따라 활성 함수의 기울기를 감소시키고,
    시냅스에 저장된 가중치가 감소하는 환경 변화가 발생하는 경우, 상기 방전 스위칭 소자의 동작에 따라 활성 함수의 기울기를 증가시키는 것인, 뉴로모픽 장치.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 외부 환경 변화 요인으로서 온도 변화 또는 시간 변화를 반영하는 것인, 뉴로 모픽 장치.
  6. 제1항에 있어서,
    상기 뉴런회로는
    상기 시냅스 어레이의 출력 전류에 따라 구동되고, 충전 소자에 상기 시냅스 어레이의 출력 전류를 충전시키는 축적부,
    상기 충전 소자의 충전전압을 출력단으로 전달하는 발화부,
    상기 발화부의 발화 동작시 상기 방전 스위칭 소자를 이용하여 상기 충전 소자를 방전시키는 방전부를 포함하는 것인, 뉴로 모픽 장치.
  7. 제6항에 있어서,
    상기 방전부는 커런트 미러를 구성하는 제 1 스위칭 소자 및 제 2 스위칭 소자와 상기 방전 스위칭 소자를 포함하되,
    상기 방전 스위칭 소자는 상기 발화부의 출력단에 의해 스위칭되는 소자이고,
    상기 제 1 스위칭 소자는 상기 충전 소자의 출력단에 일측 단자가 접속되고, 타측 단자는 접지되고,
    상기 제 2 스위칭 소자는 일측 단자가 상기 방전 스위칭 소자의 타측 단자에 접속되고, 타측 단자는 접지된 것인, 뉴로모픽 장치.
  8. 뉴로모픽 장치에 사용되는 뉴런 회로에 있어서,
    시냅스 어레이에 결합되며, 상기 시냅스 어레이의 출력 전류를 축적시키고, 축적된 값이 임계값을 초과하면 스파이크 펄스를 출력시키는 뉴런 회로를 포함하되,
    상기 뉴런 회로에서 축적된 전류를 방전시키는 동작을 수행하는 방전 스위칭 소자는 상기 시냅스 어레이를 구성하는 소자와 동종의 시냅스 소자로 이루어진 것인, 뉴런 회로.
  9. 제8항에 있어서,
    상기 방전 스위칭 소자는 외부 환경 변화에 따라 상기 시냅스 어레이에 저장된 시냅스 가중치 변화를 보상하는 것인, 뉴런 회로.
  10. 제8항에 있어서,
    상기 방전 스위칭 소자는 외부 환경 변화에 따라 상기 뉴런 회로에 의해 구현되는 활성 함수의 기울기 조절 효과를 제공하는 것인, 뉴런 회로.
  11. 제10항에 있어서,
    상기 방전 스위칭 소자는 외부 환경 변화에 따라 상기 뉴런 회로에 의해 구현되는 활성 함수의 기울기를 조절하되,
    시냅스에 저장된 가중치가 증가하는 환경 변화가 발생하는 경우, 상기 방전 스위칭 소자의 동작에 따라 활성 함수의 기울기를 감소시키고,
    시냅스에 저장된 가중치가 감소하는 환경 변화가 발생하는 경우, 상기 방전 스위칭 소자의 동작에 따라 활성 함수의 기울기를 증가시키는 것인, 뉴런 회로.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 외부 환경 변화 요인으로서 온도 변화 또는 시간 변화를 반영하는 것인, 뉴런 회로.
  13. 제8항에 있어서,
    상기 뉴런회로는
    상기 시냅스 어레이의 출력 전류에 따라 구동되고, 커런트 미러 회로를 통해 충전 소자에 상기 시냅스 어레이의 출력 전류를 충전시키는 축적부,
    상기 충전 소자의 충전전압을 증폭하여 출력단으로 전달하는 발화부,
    상기 출력단의 전압에 따라 상기 충전 소자를 방전시키는 상기 방전 스위칭 소자를 포함하는 방전부를 포함하는 것인, 뉴런 회로.
  14. 제13항에 있어서,
    상기 방전부는 커런트 미러를 구성하는 제 1 스위칭 소자 및 제 2 스위칭 소자와 상기 방전 스위칭 소자를 포함하되,
    상기 방전 스위칭 소자는 상기 발화부의 출력단에 의해 스위칭되는 소자이고,
    상기 제 1 스위칭 소자는 상기 충전 소자의 출력단에 일측 단자가 접속되고, 타측 단자는 접지되고,
    상기 제 2 스위칭 소자는 일측 단자가 상기 방전 스위칭 소자의 타측 단자에 접속되고, 타측 단자는 접지된 것인, 뉴런 회로.
PCT/KR2022/018047 2021-11-18 2022-11-16 시냅스 특성 변화를 보상하는 뉴런 회로 및 뉴로모픽 장치 WO2023090837A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/162,617 US20230177322A1 (en) 2021-11-18 2023-01-31 Neuron circuit and neuromorphic device for compensating for change in synaptic properties

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210159694 2021-11-18
KR10-2021-0159694 2021-11-18
KR10-2022-0071872 2022-06-14
KR1020220071872A KR102514649B1 (ko) 2021-11-18 2022-06-14 시냅스 특성 변화를 보상하는 뉴런 회로 및 뉴로모픽 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/162,617 Continuation US20230177322A1 (en) 2021-11-18 2023-01-31 Neuron circuit and neuromorphic device for compensating for change in synaptic properties

Publications (1)

Publication Number Publication Date
WO2023090837A1 true WO2023090837A1 (ko) 2023-05-25

Family

ID=85799940

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/018047 WO2023090837A1 (ko) 2021-11-18 2022-11-16 시냅스 특성 변화를 보상하는 뉴런 회로 및 뉴로모픽 장치

Country Status (3)

Country Link
US (1) US20230177322A1 (ko)
KR (1) KR102514649B1 (ko)
WO (1) WO2023090837A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200088952A (ko) * 2019-01-15 2020-07-24 한국전자통신연구원 스파이크 뉴럴 네트워크 회로 및 이의 동작 방법
KR20210023277A (ko) * 2019-08-22 2021-03-04 고려대학교 산학협력단 단일 게이트의 피드백 전계효과 전자소자를 이용하는 축적 및 발화 뉴런회로
KR20210050966A (ko) * 2019-10-29 2021-05-10 삼성전자주식회사 적층형 뉴로모픽 장치 및 뉴로모픽 컴퓨팅 장치
KR20210058463A (ko) * 2019-11-14 2021-05-24 고려대학교 산학협력단 p-n-p-n 다이오드를 이용한 무전원의 뉴런 모방 회로
KR20210088444A (ko) * 2020-01-06 2021-07-14 서울대학교산학협력단 온칩 학습이 가능한 뉴로모픽 아키텍쳐

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102313796B1 (ko) * 2017-01-25 2021-10-20 한국전자통신연구원 뉴로모픽 연산 장치
KR102592146B1 (ko) 2017-11-06 2023-10-20 삼성전자주식회사 시냅스 가중치 학습을 위한 뉴런 회로, 시스템 및 방법
KR20210050243A (ko) * 2019-10-28 2021-05-07 삼성전자주식회사 뉴로모픽 패키지 장치 및 뉴로모픽 컴퓨팅 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200088952A (ko) * 2019-01-15 2020-07-24 한국전자통신연구원 스파이크 뉴럴 네트워크 회로 및 이의 동작 방법
KR20210023277A (ko) * 2019-08-22 2021-03-04 고려대학교 산학협력단 단일 게이트의 피드백 전계효과 전자소자를 이용하는 축적 및 발화 뉴런회로
KR20210050966A (ko) * 2019-10-29 2021-05-10 삼성전자주식회사 적층형 뉴로모픽 장치 및 뉴로모픽 컴퓨팅 장치
KR20210058463A (ko) * 2019-11-14 2021-05-24 고려대학교 산학협력단 p-n-p-n 다이오드를 이용한 무전원의 뉴런 모방 회로
KR20210088444A (ko) * 2020-01-06 2021-07-14 서울대학교산학협력단 온칩 학습이 가능한 뉴로모픽 아키텍쳐

Also Published As

Publication number Publication date
US20230177322A1 (en) 2023-06-08
KR102514649B1 (ko) 2023-03-29

Similar Documents

Publication Publication Date Title
US5264734A (en) Difference calculating neural network utilizing switched capacitors
KR102092233B1 (ko) 뉴런 회로
JPH01237754A (ja) 人工神経回路網
US20120011089A1 (en) Methods and systems for neural processor training by encouragement of correct output
CN110428050B (zh) 一种基于忆阻器实现多样化stdp学习规则的突触仿生电路
KR20180111156A (ko) 피드-백 라인을 가진 포스트-시냅틱 뉴런을 포함하는 뉴로모픽 소자 및 뉴로모픽 소자의 동작 방법
WO2023090837A1 (ko) 시냅스 특성 변화를 보상하는 뉴런 회로 및 뉴로모픽 장치
KR20210070589A (ko) 스파이킹 신경망의 학습 장치
US20210232900A1 (en) On-chip training neuromorphic architecture
US5155377A (en) Charge domain differential conductance synapse cell for neural networks
US5115492A (en) Digital correlators incorporating analog neural network structures operated on a bit-sliced basis
US9460384B2 (en) Effecting modulation by global scalar values in a spiking neural network
Panchev et al. Spike-timing-dependent synaptic plasticity: from single spikes to spike trains
US20210406650A1 (en) Artificial neuromorphic circuit and operation method
JPH0628504A (ja) ニューラル・ネットワーク
WO2023080701A1 (ko) 스파이킹 뉴럴 네트워크 제공 장치 및 그 동작 방법
WO2023211029A1 (ko) 뉴런 회로
WO2023090597A1 (ko) 스파이크 신호를 병렬처리하는 뉴로모픽 장치
WO2023085545A1 (ko) 하드웨어 기반 인공 신경망 제공 장치
US11443177B2 (en) Artificial neuromorphic circuit and operation method
CN111630528B (zh) 类神经电路以及运作方法
WO2023080433A1 (ko) 커런트 미러 회로 및 이를 포함하는 뉴로모픽 장치
WO2023101255A1 (ko) 뉴로모픽 장치 및 뉴로모픽 장치에서의 변이 특성 보상 방법
WO2023090592A1 (ko) 뉴로모픽 소자를 위한 가중치 전사 장치 및 이를 이용한 가중치 전사 방법
KR20230065141A (ko) 커런트 미러 회로 및 이를 포함하는 뉴로모픽 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22896042

Country of ref document: EP

Kind code of ref document: A1