WO2023085698A1 - 적층형 공통 모드 필터 - Google Patents

적층형 공통 모드 필터 Download PDF

Info

Publication number
WO2023085698A1
WO2023085698A1 PCT/KR2022/017227 KR2022017227W WO2023085698A1 WO 2023085698 A1 WO2023085698 A1 WO 2023085698A1 KR 2022017227 W KR2022017227 W KR 2022017227W WO 2023085698 A1 WO2023085698 A1 WO 2023085698A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
sheet
disposed
coil pattern
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2022/017227
Other languages
English (en)
French (fr)
Inventor
임병국
김희황
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amotech Co Ltd
Original Assignee
Amotech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amotech Co Ltd filed Critical Amotech Co Ltd
Priority to US18/708,354 priority Critical patent/US20250007483A1/en
Publication of WO2023085698A1 publication Critical patent/WO2023085698A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F2017/0093—Common mode choke coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Definitions

  • the present invention relates to a multilayer common mode filter that passes differential mode signal current and removes common mode noise current in an electronic device to which a high-speed signal line is applied.
  • portable terminals adopt the MIPI (Mobile Industry Processor Interface) D-PHY standard as a digital data transmission standard.
  • the MIPI D-PHY standard is a digital data transmission standard that connects the main circuit of a portable terminal and a display or camera, and is a method of transmitting data with a differential signal using two transmission lines.
  • portable terminals require a transmission method capable of transmitting/receiving data at a higher speed than MIPI D-PHY.
  • the MIPI C-PHY standard is a method of differential output by using three transmission lines, sending different voltages to each transmission line from the transmission side, and taking the difference between each line at the reception side.
  • the present invention has been proposed in view of the above circumstances, and an object of the present invention is to provide a multilayer common mode filter in which resistance and inductance of coil patterns constituting each channel are uniformly formed while implementing broadband characteristics.
  • a multilayer common mode filter includes an upper electrode layer composed of a laminate having a first coil pattern, a second coil pattern, and a third coil pattern, a fourth coil pattern, and a fifth coil. It is composed of a laminate having a pattern and a sixth coil pattern, and is composed of a laminate having a lower electrode layer disposed under the upper electrode layer, a capacitance pattern, and a ground pattern, and is disposed under the lower electrode layer, and the first coil patterns to the second coil patterns and a capacitance layer configured to overlap with the six-coil pattern to form additional capacitance.
  • the upper electrode layer and the lower electrode layer constitute an electrode stack
  • the electrode stack includes a first coil pattern, a second coil pattern, a third coil pattern, a fourth coil pattern, a fifth coil pattern, and a sixth coil pattern sequentially.
  • the first coil pattern and the sixth coil pattern form a first coil constituting the first channel
  • the second coil pattern and the third coil pattern are interposed between the first coil pattern and the sixth coil pattern.
  • interposed to form a second coil constituting the second channel and the fourth coil pattern and the fifth coil pattern are interposed between the third coil pattern and the sixth coil pattern to form a third coil constituting the third channel .
  • the upper electrode layer includes a first sheet having a first terminal pattern and a second terminal pattern spaced apart from each other on a first surface, a first coil pattern and a first via hole on the first surface, and a lower portion of the first sheet. a second sheet, a second coil pattern disposed on the first surface, a third sheet disposed under the second sheet, and a third coil pattern disposed on the first surface, and a third coil pattern disposed under the third sheet. Can contain 4 sheets.
  • the first coil pattern is disposed on the first surface of the second sheet, interposed between the first sheet and the second sheet, connected to the sixth coil pattern to form a first channel, and the first coil pattern of the first coil pattern.
  • the end may be connected to the first end of the first terminal pattern, and the second end of the first coil pattern may be positioned on the same line as the first side of the second sheet.
  • the second coil pattern is disposed on the first surface of the third sheet and interposed between the second sheet and the third sheet, and the first end of the second coil pattern passes through the first via hole to the first end of the second terminal pattern.
  • the second end of the second coil pattern may be arranged to be positioned on the same line as the second side of the third sheet.
  • the third coil pattern is disposed on the first surface of the fourth sheet and interposed between the third sheet and the fourth sheet, the first end of the third coil pattern is connected to the first end of the second terminal pattern, and the third coil pattern is connected to the first end of the second terminal pattern.
  • the second end of the coil pattern may be positioned on the same line as the second side of the fourth sheet.
  • the first end of the first terminal pattern is disposed adjacent to the center of the first sheet and connected to the first end of the first coil pattern, and the second end of the first terminal pattern is collinear with the first side of the first sheet.
  • the first end of the second terminal pattern is disposed adjacent to the center of the first sheet and is connected to the first end of the second coil pattern through the first via hole, and the second end of the second terminal pattern
  • the end portion may be arranged so as to be collinear with the first side of the first sheet.
  • the lower electrode layer includes a fifth sheet having a fourth coil pattern disposed on the first surface and disposed below the upper electrode layer, a sixth sheet having a fifth coil pattern disposed on the first surface, and disposed below the fifth sheet; A sixth coil pattern and a second via hole are disposed on the first surface, a seventh sheet disposed under the sixth sheet, and an eighth terminal pattern disposed on the first surface such that the third terminal pattern and the fourth terminal pattern are spaced apart from each other. Sheets may be included.
  • the fourth coil pattern is disposed on the first surface of the fifth sheet and is interposed between the upper electrode layer and the fifth sheet, and the first end of the fourth coil pattern is disposed adjacent to the center of the fifth sheet to form the fifth coil pattern. It is connected to the first end of the pattern, and the second end of the fourth coil pattern may be positioned on the same line as the second side of the fifth sheet.
  • the fifth coil pattern is disposed on the first surface of the sixth sheet and interposed between the fifth and sixth sheets, and the first end of the fifth coil pattern is disposed adjacent to the center of the sixth sheet to form a fourth coil pattern. connected to the first end of the second via hole, connected to the first end of the third terminal pattern through the second via hole, and the second end of the fifth coil pattern disposed to be positioned on the same line as the second side of the sixth sheet can
  • the sixth coil pattern is disposed on the first surface of the seventh sheet and is interposed between the sixth sheet and the seventh sheet, the first end of the sixth coil pattern is disposed adjacent to the center of the sixth sheet, and the fourth coil pattern is disposed adjacent to the center of the sixth sheet. Connected to the first end of the pattern, connected to the first end of the third terminal pattern through the second via hole, and disposed such that the second end of the sixth coil pattern is positioned on the same line as the second side of the seventh sheet It can be.
  • the first end of the third terminal pattern is disposed adjacent to the center of the eighth sheet and connected to the first end of the fifth coil pattern through the second via hole, and the second end of the third terminal pattern is connected to the first end of the eighth sheet. It is disposed on the same line as the first side, the first end of the fourth terminal pattern is disposed adjacent to the center of the eighth sheet and is connected to the first end of the sixth coil pattern, and the second end of the fourth terminal pattern is disposed adjacent to the center of the eighth sheet.
  • the end portion may be arranged to be positioned on the same line as the first side of the eighth sheet.
  • two or less via holes may be formed in each of the plurality of sheets constituting the upper electrode layer and the lower electrode layer.
  • the capacitance layer has a ground pattern disposed on the first surface and is overlapped with a coil pattern included in an electrode stack in which a ninth sheet disposed under the lower electrode layer and an upper electrode layer and a lower electrode layer are stacked to form additional capacitance.
  • Capacitance The pattern may be disposed on the first surface and may include a tenth sheet disposed under the ninth sheet.
  • the grounding pattern is formed in a plate shape and is disposed on the first surface of the ninth sheet, the first grounding pattern having an outer circumference spaced apart from the outer circumference of the ninth sheet, a first end connected to the first grounding pattern, and a second end
  • a second ground pattern and a first ground pattern disposed on the same line as the third side of the ninth sheet are disposed to face the second ground pattern with the first ground pattern interposed therebetween, and a first end is connected to the first ground pattern; , a third ground pattern disposed so that the second end is positioned on the same line as the fourth side of the ninth sheet opposite to the third side of the ninth sheet.
  • the capacitance patterns include a first capacitance pattern disposed on the upper surface of the tenth sheet, a second capacitance pattern disposed to be spaced apart from the first capacitance pattern on the upper surface of the tenth sheet, and the first capacitance pattern and the second capacitance pattern on the upper surface of the tenth sheet. and a third capacitance pattern disposed to be spaced apart from the pattern, wherein first ends of the first capacitance pattern to the third capacitance pattern are disposed on the same line as one of the first and second sides of the tenth sheet. It can be.
  • the capacitance patterns include a fourth capacitance pattern disposed to face the first capacitance pattern on the upper surface of the tenth sheet, and a fifth capacitance pattern disposed to face the second capacitance pattern and spaced apart from the fourth capacitance pattern on the upper surface of the tenth sheet. and a sixth capacitance pattern spaced apart from the fourth capacitance pattern and the fifth capacitance pattern on the upper surface of the tenth sheet and disposed opposite to the third capacitance pattern, wherein first ends of the fourth to sixth capacitance patterns are disposed. They may be arranged to be positioned on the same line as the other one of the first and second sides of the tenth sheet.
  • the capacitance layer may be configured such that a plurality of ground patterns and a plurality of capacitance patterns are alternately stacked.
  • the upper electrode layer, the lower electrode layer, and the capacitance layer constitute a filter stack, and the multilayer common mode filter according to an embodiment of the present invention is disposed on a second side surface of the filter stack, and a second side exposed to the second side surface of the filter stack.
  • An eighth external electrode connected to the second end of the pattern may be included.
  • the distance (interval) between the coil patterns constituting each channel can be constant, so that the resistance and inductance of the coil patterns constituting each channel can be maintained uniformly. there is.
  • the multilayer common mode filter is capable of minimizing changes in inductance characteristics and common mode attenuation characteristics of coil patterns by arranging terminal patterns for connection with external terminals on the uppermost and lowermost parts of the electrode stack. It works.
  • the multilayer common mode filter has an effect of extending an attenuation band by forming an additional notch in common mode attenuation characteristics by disposing a capacitance layer below the electrode stack.
  • additional poles ie, additional capacitance
  • the capacitance layer and the coil patterns together with the poles formed by the coil patterns of the electrode stack so that broadband characteristics can be realized. there is.
  • the multilayer common mode filter has an effect of minimizing a change in inductance characteristics of coil patterns by configuring a constant distance (interval) between channels.
  • the multilayer common mode filter has an effect of improving magnetic coupling (ie, electromagnetic coupling) between the first coil and the third coil and minimizing degradation of the differential signal.
  • the stacked common mode filter can form an electrode stack by stacking sheets having two or less via holes, thereby simplifying the manufacturing process.
  • terminal patterns are disposed on the uppermost and lowermost portions of the electrode stack, and the second coil pattern and the third coil pattern of the second channel are interposed between the first coil pattern and the sixth coil pattern of the first channel. And by disposing the fourth and fifth coil patterns of the third channel between the third and sixth coil patterns, the number of via holes for connecting the coil patterns can be minimized, and two No more than two via holes are formed.
  • FIG. 1 is a perspective view of a multilayer common mode filter according to an embodiment of the present invention.
  • FIG. 2 is a perspective view for explaining the filter stack of FIG. 1;
  • FIG. 3 is an exploded perspective view for explaining an example of the upper electrode layer of FIG. 2;
  • FIG. 3 4 to 7 are views for explaining the upper electrode layer of FIG. 3;
  • FIG. 8 is an exploded perspective view for explaining another example of the upper electrode layer of FIG. 2;
  • FIG. 9 is an exploded perspective view for explaining an example of the lower electrode layer of FIG. 2;
  • FIG. 10 to 13 are views for explaining the lower electrode layer of FIG. 9;
  • FIG. 14 is an exploded perspective view for explaining another example of the upper electrode layer of FIG. 2;
  • FIG. 20 is a diagram for explaining attenuation characteristics of a multilayer common mode filter according to an embodiment of the present invention.
  • FIG. 21 is an exploded perspective view for explaining a modified example of the capacitance layer of FIG. 2;
  • FIG. 22 is a vertical cross-sectional view for explaining the filter stack of FIG. 2;
  • FIG. 23 is a diagram showing an equivalent circuit of a multilayer common mode filter according to an embodiment of the present invention.
  • each layer (film), region, pattern or structure is formed “on” or “under” the substrate, each layer (film), region, pad or pattern.
  • "on” and “under” include both “directly” and “indirectly” formation.
  • the standard for the top or bottom of each floor is based on the drawing.
  • a multilayer common mode filter includes a filter stack 110, a first external electrode 120, a second external electrode 130, a third external electrode 140, a It is configured to include 4 external electrodes 150 , a fifth external electrode 160 , a sixth external electrode 170 , a seventh external electrode 180 and an eighth external electrode 190 .
  • the filter stack 110 is a stack in which an upper electrode layer 200 , a lower electrode layer 300 , and a capacitance layer 500 are stacked.
  • the upper electrode layer 200 is composed of a stack in which a plurality of coil patterns are formed, and is disposed on top of the filter stack 110 . At this time, a magnetic layer formed of ferrite or the like may be further stacked on top of the upper electrode layer 200 .
  • the upper electrode layer 200 is formed by stacking a plurality of sheets on which coil patterns are formed. Coil patterns formed on a plurality of sheets constitute different channels.
  • the upper electrode layer 200 is disposed under a first sheet 210, a second sheet 220 disposed under the first sheet 210, and a lower portion of the second sheet 220. It is configured to include a third sheet 230 and a fourth sheet 240 disposed under the third sheet 230. At this time, a terminal pattern is formed on the first sheet 210 , and a coil pattern is formed on the second sheet 220 to the fourth sheet 240 .
  • a first terminal pattern 212 and a second terminal pattern 213 for connecting the coil pattern of the upper electrode layer 200 to an external terminal are disposed on the first sheet 210 .
  • the first terminal pattern 212 is disposed on the upper surface of the first sheet 210 .
  • the first end 212a of the first terminal pattern 212 is disposed adjacent to the center of the first sheet 210 .
  • the second end 212b of the first terminal pattern 212 is disposed on the same line as the first side of the first sheet 210 . Accordingly, the second end 212b of the first terminal pattern 212 is exposed to the first side surface of the filter stack 110 .
  • the second terminal pattern 213 is disposed on the upper surface of the first sheet 210 to be spaced apart from the first terminal pattern 212 .
  • the first end 213a of the second terminal pattern 213 is disposed adjacent to the center of the first sheet 210 .
  • the second end 213b of the second terminal pattern 213 is disposed on the same line as the first side of the first sheet 210 . Accordingly, the second end 213b of the second terminal pattern 213 is exposed to the first side surface of the filter stack 110 while being spaced apart from the second end 212b of the first terminal pattern 212 .
  • the second sheet 220 is disposed below the first sheet 210 .
  • the first coil pattern 221 constituting the first channel and the first via hole V1 are disposed on the second sheet 220 .
  • the first coil pattern 221 is disposed on the upper surface of the second sheet 220 .
  • the first coil pattern 221 forms a first loop that winds around the center of the second sheet 220 a plurality of times.
  • the first end 221a of the first coil pattern 221 is disposed adjacent to the center of the second sheet 220 .
  • the first end 221a of the first coil pattern 221 is connected to the first end 212a of the first terminal pattern 212 through a via hole.
  • the second end 221b of the first coil pattern 221 is disposed on the same line as the second side of the second sheet 220 .
  • the second end 221b of the first coil pattern 221 is exposed to the second side surface of the filter stack 110 .
  • the second side of the filter stack 110 is a side opposite to the first side of the filter stack 110 .
  • the first via hole V1 is adjacent to the center of the second sheet 220 and is spaced apart from the first end 221a of the first coil pattern 221 .
  • the first via hole V1 is formed to pass through the second sheet 220 .
  • An upper portion of the first via hole V1 is connected to the second terminal pattern 213 .
  • a lower portion of the first via-hole is connected to a coil pattern formed on the third sheet 230 to be described later.
  • the third sheet 230 is disposed below the second sheet 220 .
  • a second coil pattern 231 constituting a second channel is disposed on the third sheet 230 .
  • the second coil pattern 231 is disposed on the upper surface of the third sheet 230 .
  • the second coil pattern 231 forms a second loop that winds around the center of the third sheet 230 a plurality of times.
  • the first end 231a of the second coil pattern 231 is disposed adjacent to the center of the third sheet 230 .
  • the first end 231a of the second coil pattern 231 is connected to the first end 213a of the second terminal pattern 213 through the first via hole V1 of the second sheet 220 .
  • the second end 231b of the second coil pattern 231 is disposed on the same line as the second side of the third sheet 230 .
  • the second end 231b of the second coil pattern 231 is exposed to the second side of the filter stack 110 .
  • the fourth sheet 240 is disposed below the third sheet 230 .
  • a third coil pattern 241 constituting a second channel together with the second coil pattern 231 is disposed on the fourth sheet 240 .
  • the third coil pattern 241 is disposed on the upper surface of the fourth sheet 240 .
  • the third coil pattern 241 forms a third loop that winds around the center of the fourth sheet 240 a plurality of times.
  • the first end 241a of the third coil pattern 241 is disposed adjacent to the center of the fourth sheet 240 .
  • the first end 241a of the third coil pattern 241 is connected to the first end 231a of the second coil pattern 231 through a via hole.
  • the second end 241b of the third coil pattern 241 is disposed on the same line as the second side of the fourth sheet 240 .
  • the second end of the third coil pattern is exposed to the second side of the filter stack 110 .
  • coil patterns and terminal patterns formed on the sheets constituting the upper electrode layer 200 may be transformed into various shapes.
  • the first coil pattern 221 to the third coil pattern 241 may form a rectangular loop.
  • the second ends 221b, 231b, and 241b of the first coil pattern 221 to the third coil pattern 241 are arranged to be positioned on the same line as the first side of each sheet, so that the filter stack 110 It may also be configured to be exposed on one side.
  • the second ends 212b and 213b of the first terminal pattern 212 and the second terminal pattern 213 are arranged to be positioned on the same line as the second side of each sheet, so that the filter stack 110 It may also be configured to be exposed on two sides.
  • the upper electrode layer 200 may be modified in various forms such as the shape of the loop formed by the coil pattern and the position where the end portion is exposed.
  • the first terminal pattern 212, the second terminal pattern 213, the first coil pattern 221, the second coil pattern 231, and the third coil pattern 241 are stacked. The order maintains the order shown in the drawing.
  • the lower electrode layer 300 is composed of a laminate in which a plurality of coil patterns are formed and is disposed below the upper electrode layer 200 .
  • the lower electrode layer 300 is formed by stacking a plurality of sheets on which coil patterns are formed. Coil patterns formed on a plurality of sheets constitute different channels.
  • the lower electrode layer 300 is disposed under a fifth sheet 310, a sixth sheet 320 disposed under the fifth sheet 310, and a lower portion of the sixth sheet 320. It is configured to include a seventh seat 330 and an eighth seat 340 disposed under the seventh seat 330. At this time, a coil pattern is formed on the fifth sheet 310 to the seventh sheet 330 , and a terminal pattern is formed on the eighth sheet 340 .
  • the fifth sheet 310 is disposed below the fourth sheet 240 .
  • a fourth coil pattern 311 constituting a third channel is disposed on the fifth sheet 310 .
  • the fourth coil pattern 311 is disposed on the upper surface of the fifth sheet 310 .
  • the fourth coil pattern 311 forms a fourth loop that winds around the center of the fifth sheet 310 a plurality of times.
  • the first end 311a of the fourth coil pattern 311 is disposed adjacent to the center of the fifth sheet 310 .
  • the second end 311b of the fourth coil pattern 311 is disposed on the same line as the second side of the fifth sheet 310 .
  • the second end 311b of the fourth coil pattern 311 is exposed to the second side surface of the filter stack 110 .
  • the sixth sheet 320 is disposed below the fifth sheet 310 .
  • a fifth coil pattern 321 constituting a third channel is disposed on the sixth sheet 320 together with the fourth coil pattern 311 .
  • the fifth coil pattern 321 is disposed on the upper surface of the sixth sheet 320 .
  • the fifth coil pattern 321 forms a fifth loop that winds around the center of the sixth sheet 320 a plurality of times.
  • the first end 321a of the fifth coil pattern 321 is disposed adjacent to the center of the sixth sheet 320 .
  • the first end 321a of the fifth coil pattern 321 is connected to the first end 311a of the fourth coil pattern 311 through a via hole.
  • the second end 321b of the fifth coil pattern 321 is disposed on the same line as the second side of the fifth sheet 310 . Accordingly, the second end 321b of the fifth coil pattern 321 is exposed to the second side surface of the filter stack 110 .
  • the seventh seat 330 is disposed below the sixth seat 320 .
  • the sixth coil pattern 331 constituting the first channel together with the first coil pattern 221 and the second via hole V2 are disposed on the seventh sheet 330 .
  • the sixth coil pattern 331 is disposed on the upper surface of the seventh sheet 330 .
  • the sixth coil pattern 331 forms a sixth loop that winds around the center of the seventh sheet 330 a plurality of times.
  • the first end 331a of the sixth coil pattern 331 is disposed adjacent to the center of the seventh sheet 330 .
  • the second end 331b of the sixth coil pattern 331 is disposed on the same line as the second side of the seventh sheet 330 . Accordingly, the second end 331b of the sixth coil pattern 331 is exposed to the second side surface of the filter stack 110 .
  • the second via hole V2 is adjacent to the center of the seventh sheet 330 and is spaced apart from the first end 331a of the sixth coil pattern 331 .
  • the second via hole V2 is formed to pass through the seventh sheet 330 .
  • An upper portion of the second via hole V2 is connected to the fifth coil pattern 321 and the sixth coil pattern 331 .
  • a lower portion of the second via hole V2 is connected to a terminal pattern formed on the eighth sheet 340 to be described later.
  • a third terminal pattern 341 and a fourth terminal pattern 342 for connecting the coil pattern of the lower electrode layer 300 to external terminals are disposed on the eighth sheet 340 .
  • the third terminal pattern 341 is disposed on the upper surface of the eighth sheet 340 .
  • the first end 341a of the third terminal pattern 341 is disposed adjacent to the center of the eighth sheet 340 .
  • the first end 341a of the third terminal pattern 341 is connected to the fourth coil pattern 311 and the fifth coil pattern 321 through the second via hole V2 .
  • the second end 341b of the third terminal pattern 341 is disposed on the same line as the first side of the eighth sheet 340 . Accordingly, the second end 341b of the third terminal pattern 341 is exposed to the first side surface of the filter stack 110 .
  • the fourth terminal pattern 342 is disposed on the upper surface of the eighth sheet 340 to be spaced apart from the third terminal pattern 341 .
  • the first end 342a of the fourth terminal pattern 342 is disposed adjacent to the center of the eighth sheet 340 .
  • the first end 342a of the fourth terminal pattern 342 is connected to the sixth coil pattern 331 through a via hole.
  • the second end 342b of the fourth terminal pattern 342 is positioned on the same line as the first side of the eighth sheet 340 . Accordingly, the second end 342b of the fourth terminal pattern 342 is exposed to the first side surface of the filter stack 110 while being spaced apart from the second end 341b of the third terminal pattern 341 .
  • coil patterns and terminal patterns formed on the sheets constituting the lower electrode layer 300 may be transformed into various shapes.
  • the fourth coil pattern 311 to the sixth coil pattern 331 may form a rectangular loop.
  • the second ends 311b, 321b and 331b of the fourth coil pattern 311 to the sixth coil pattern 331 are arranged to be positioned on the same line as the first side of each sheet, so that the first side of the filter stack 110 It may be configured to be exposed to the side.
  • the second ends 341b and 342b of the third terminal pattern 341 and the fourth terminal pattern 342 are arranged to be positioned on the same line as the second side of each sheet, so that the filter stack 110 has the second ends 341b and 342b. It may also be configured to be exposed on two sides.
  • the lower electrode layer 300 may be modified in various forms such as the shape of the loop formed by the coil pattern and the position where the end portion is exposed.
  • the fourth coil pattern 311, the fifth coil pattern 321, the sixth coil pattern 331, the third terminal pattern 341, and the fourth terminal pattern 342 are stacked. The order maintains the order shown in the drawing.
  • the upper electrode layer 200 and the lower electrode layer 300 constitute the electrode stack 400 .
  • the electrode stack 400 includes a first coil pattern 221, a second coil pattern 231, a third coil pattern 241, a fourth coil pattern 311, a fifth coil pattern 321, and a sixth coil.
  • the patterns 331 are configured to be sequentially stacked. At this time, the first coil pattern 221 and the sixth coil pattern 331 form the first coil constituting the first channel, and the second coil pattern 231 and the third coil pattern 241 form the second channel. , and the fourth coil pattern 311 and the fifth coil pattern 321 form a third coil constituting the third channel.
  • the electrode stack 400 includes a first channel coil pattern, a second channel coil pattern, a second channel coil pattern, a third channel coil pattern, a third channel coil pattern, and a first channel coil pattern. are placed sequentially.
  • the distance (interval) between the coil patterns constituting each channel can be constant, so that the resistance and inductance of the coil patterns constituting each channel are uniform. can keep
  • the multilayer common mode filter arranges terminal patterns for connection with external terminals at the top and bottom of the electrode stack 400, thereby improving the inductance characteristics of coil patterns and common mode attenuation (common mode). Attenuation) changes in characteristics can be minimized.
  • the terminal pattern is disposed only at one of the uppermost and lowermost portions, the inductance characteristic of each channel is changed or the inductance characteristic of each coil pattern is changed to change the common mode attenuation characteristic.
  • the terminal patterns 212, 213, 341, and 342 are disposed on the uppermost and lowermost portions of the electrode stack 400, and the first coil pattern of the first channel ( 221) and the sixth coil pattern 331, the second coil pattern 231 and the third coil pattern 241 of the second channel are disposed, and the third coil pattern 241 and the sixth coil pattern 331
  • the fourth coil pattern 311 and the fifth coil pattern 321 of the third channel are disposed, and the third coil pattern 241 and the sixth coil pattern 331
  • the number of via holes for connecting the coil patterns can be minimized.
  • two or less via holes are formed in each sheet.
  • the capacitance layer 500 is composed of a stack in which a ground pattern and a plurality of capacitance patterns are formed, and is disposed below the lower electrode layer 300 .
  • the capacitance layer 500 may be stacked below the lower electrode layer 300 with a magnetic layer formed of ferrite or the like interposed between the capacitance layer 500 and the lower electrode layer 300 .
  • a magnetic layer formed of ferrite or the like may be further stacked under the capacitance layer 500 .
  • the capacitance layer 500 includes a ninth sheet 510 and a tenth sheet 520 disposed under the ninth sheet 510 .
  • the ninth seat 510 is disposed below the eighth seat 340 .
  • a ground pattern is disposed on the ninth sheet 510 .
  • a ground pattern 511 is disposed on the upper surface of the ninth sheet 510 .
  • the ground pattern 511 may include a first ground pattern 511a, a second ground pattern 511b, and a third ground pattern 511c.
  • the first ground pattern 511a is formed in a plate shape and is disposed at the center of the upper surface of the ninth sheet 510 , and the outer circumference is spaced apart from four sides of the ninth sheet 510 .
  • the second ground pattern 511b extends from the third side of the first ground pattern 511a and is positioned on the same line as the third side of the ninth sheet 510 . That is, the first end of the second ground pattern 511b is connected to the third side of the first ground pattern 511a. The second end of the second ground pattern 511b is positioned on the same line as the third side of the ninth sheet 510 .
  • the third ground pattern 511c extends from the fourth side of the first ground pattern 511a and is positioned on the same line as the fourth side of the ninth sheet 510 . That is, the first end of the third ground pattern 511c is connected to the fourth side of the first ground pattern 511a. The second end of the third ground pattern 511c is positioned on the same line as the fourth side of the ninth sheet 510 .
  • the ground pattern 511 is exposed to the third and fourth side surfaces of the filter stack 110 .
  • the tenth seat 520 is disposed below the ninth seat 510 .
  • a capacitance pattern is disposed on the upper surface of the tenth sheet 520 .
  • the capacitance pattern is disposed to overlap the coil pattern included in the electrode stack 400 .
  • the capacitance pattern forms a coil pattern and capacitance. Through this, the capacitance pattern forms an additional notch in the common mode attenuation characteristic to expand the attenuation band so that the multilayer common mode filter has broadband characteristics with an attenuation band between approximately 1 GHz and 10 GHz. let it have
  • the capacitance pattern may include a plurality of patterns disposed at an input terminal of the multilayer common mode filter.
  • the capacitance pattern may include a first capacitance pattern 521 , a second capacitance pattern 522 , and a third capacitance pattern 523 .
  • the first capacitance pattern 521 to the third capacitance pattern 523 are disposed on the input end of the multilayer common mode filter (ie, the first side of the filter stack 110).
  • the first capacitance pattern 521 is disposed on the upper surface of the tenth sheet 520 .
  • the first end 521a of the first capacitance pattern 521 is disposed adjacent to the center of the tenth sheet 520 .
  • the second end 521b of the first capacitance pattern 521 is disposed on the same line as the first side of the tenth sheet 520 . Accordingly, the first capacitance pattern 521 is exposed to the first side of the filter stack 110 .
  • the second capacitance pattern 522 is disposed on the upper surface of the tenth sheet 520 to be spaced apart from the first capacitance pattern 521 .
  • the first end 522a of the second capacitance pattern 522 is disposed adjacent to the center of the tenth sheet 520 .
  • the second end 522b of the second capacitance pattern 522 is disposed on the same line as the first side of the tenth sheet 520 . Accordingly, the second capacitance pattern 522 is exposed to the first side of the filter stack 110 .
  • the third capacitance pattern 523 is disposed on the upper surface of the tenth sheet 520 .
  • the third capacitance pattern 523 is spaced apart from the first capacitance pattern 521 and the second capacitance pattern 522, and is disposed to face the first capacitance pattern 521 with the second capacitance pattern 522 interposed therebetween. .
  • the first end 523a of the third capacitance pattern 523 is disposed adjacent to the center of the tenth sheet 520 .
  • the second end 523b of the third capacitance pattern 523 is disposed on the same line as the first side of the tenth sheet 520 . Accordingly, the third capacitance pattern 523 is exposed to the first side of the filter stack 110 .
  • the capacitance pattern may be composed of a plurality of patterns disposed at an output terminal of the multilayer common mode filter.
  • the first capacitance pattern 521 to the third capacitance pattern 523 are disposed at an output terminal of the multilayer common mode filter (ie, a second side surface of the filter stack 110). That is, the first capacitance pattern 521 , the second capacitance pattern 522 , and the third capacitance pattern 523 are exposed to the second side of the filter stack 110 .
  • the first ends 521a, 522a, and 523a of the first capacitance pattern 521, the second capacitance pattern 522, and the third capacitance pattern 523 are disposed adjacent to the center of the tenth sheet 520.
  • the second ends 521b, 522b, and 523b of the first capacitance pattern 521, the second capacitance pattern 522, and the third capacitance pattern 523 are on the same line as the second side of the tenth sheet 520. arranged so that Accordingly, the first capacitance pattern 521 , the second capacitance pattern 522 , and the third capacitance pattern 523 are exposed to the second side of the filter stack 110 .
  • the capacitance pattern may be composed of a plurality of patterns disposed at the input terminal and the output terminal of the multilayer common mode filter.
  • the capacitance patterns include a first capacitance pattern 521 , a second capacitance pattern 522 , a third capacitance pattern 523 , a fourth capacitance pattern 524 , and a fifth capacitance pattern 525 . ), and a sixth capacitance pattern 526.
  • the first capacitance pattern 521 to the third capacitance pattern 523 are disposed at the input end of the multilayer common mode filter (ie, the first side surface of the filter stack 110), and the fourth capacitance pattern 524 to The sixth capacitance pattern 526 is disposed on the output end of the stacked common mode filter (ie, the second side of the filter stack 110).
  • the first capacitance pattern 521 is disposed on the upper surface of the tenth sheet 520 .
  • the first end 521a of the first capacitance pattern 521 is disposed adjacent to the center of the tenth sheet 520 .
  • the second end 521b of the first capacitance pattern 521 is disposed on the same line as the first side of the tenth sheet 520 . Accordingly, the first capacitance pattern 521 is exposed to the first side of the filter stack 110 .
  • the second capacitance pattern 522 is disposed on the upper surface of the tenth sheet 520 to be spaced apart from the first capacitance pattern 521 .
  • the first end 522a of the second capacitance pattern 522 is disposed adjacent to the center of the tenth sheet 520 .
  • the second end 522b of the second capacitance pattern 522 is disposed on the same line as the first side of the tenth sheet 520 . Accordingly, the second capacitance pattern 522 is exposed to the first side of the filter stack 110 .
  • the third capacitance pattern 523 is disposed on the upper surface of the tenth sheet 520 .
  • the third capacitance pattern 523 is spaced apart from the first capacitance pattern 521 and the second capacitance pattern 522, and is disposed to face the first capacitance pattern 521 with the second capacitance pattern 522 interposed therebetween. .
  • the first end 523a of the third capacitance pattern 523 is disposed adjacent to the center of the tenth sheet 520 .
  • the second end 523b of the third capacitance pattern 523 is disposed on the same line as the first side of the tenth sheet 520 . Accordingly, the third capacitance pattern 523 is exposed to the first side of the filter stack 110 .
  • the fourth capacitance pattern 524 is disposed to face the first capacitance pattern 521 on the upper surface of the tenth sheet 520 .
  • the first end 524a of the fourth capacitance pattern 524 is disposed adjacent to the center of the tenth sheet 520 .
  • the second end 524b of the fourth capacitance pattern 524 is disposed on the same line as the second side of the tenth sheet 520 . Accordingly, the fourth capacitance pattern 524 is exposed to the second side of the filter stack 110 .
  • the fifth capacitance pattern 525 is disposed on the upper surface of the tenth sheet 520 to be spaced apart from the fourth capacitance pattern 524 .
  • the fifth capacitance pattern 525 is disposed to face the second capacitance pattern 522 .
  • the first end 525a of the fifth capacitance pattern 525 is disposed adjacent to the center of the tenth sheet 520 .
  • the second end 525b of the fifth capacitance pattern 525 is disposed on the same line as the second side of the tenth sheet 520 . Accordingly, the fifth capacitance pattern 525 is exposed to the second side of the filter stack 110 .
  • the sixth capacitance pattern 526 is disposed to face the third capacitance pattern 523 on the upper surface of the tenth sheet 520 .
  • the sixth capacitance pattern 526 is spaced apart from the fourth capacitance pattern 524 and the fifth capacitance pattern 525, and is disposed to face the fourth capacitance pattern 524 with the fifth capacitance pattern 525 interposed therebetween. .
  • the first end 526a of the sixth capacitance pattern 526 is disposed adjacent to the center of the tenth sheet 520 .
  • the second end 526b of the sixth capacitance pattern 526 is disposed on the same line as the second side of the tenth sheet 520 . Accordingly, the sixth capacitance pattern 526 is exposed to the second side of the filter stack 110 .
  • the capacitance layer 500 is composed of a ground pattern 511 and a capacitance pattern, is disposed under the electrode stack 400, and forms capacitance with the coil pattern of the electrode stack 400. Accordingly, the multilayer common mode filter may expand an attenuation band by forming an additional notch in the common mode attenuation characteristic.
  • a pole formed by the coil patterns of the electrode stack 400 and an additional pole formed by the capacitance layer 500 and the coil pattern may be formed to realize broadband characteristics.
  • the capacitance layer 500 may include a plurality of ground patterns and a plurality of capacitance patterns to adjust the position of the additional pole.
  • the capacitance layer 500 further includes an eleventh sheet 530 on which a ground pattern 531 is disposed and a twelfth sheet 540 on which a plurality of capacitance patterns 541 are disposed.
  • an eleventh sheet 530 on which a ground pattern 531 is disposed
  • a twelfth sheet 540 on which a plurality of capacitance patterns 541 are disposed.
  • the number of ground patterns 531 and capacitance patterns 541 to be added may vary.
  • the first external electrode 120 is disposed on the second side of the filter stack 110 .
  • the first external electrode 120 is connected to the second end 221b of the first coil pattern 221 and the second end 331b of the sixth coil pattern 331 . Both ends of the first external electrode 120 may be formed to extend to the upper and lower surfaces of the filter stack 110 .
  • the second external electrode 130 is disposed on the second side of the filter stack 110 .
  • the second external electrode 130 is disposed to be adjacent to the fourth side surface of the filter stack 110, and the second end 231b of the second coil pattern 231 and the second end of the third coil pattern 241 ( 241b). Both ends of the second external electrode 130 may be formed to extend to the upper and lower surfaces of the filter stack 110 .
  • the third external electrode 140 is disposed on the second side of the filter stack 110 .
  • the third external electrode 140 is disposed to be adjacent to the third side surface of the filter stack 110 so that the second end 311b of the fourth coil pattern 311 and the second end of the fifth coil pattern 321 ( 321b). Both ends of the third external electrode 140 may be formed to extend to the upper and lower surfaces of the filter stack 110 .
  • the fourth external electrode 150 is disposed on the first side of the filter stack 110 .
  • the fourth external electrode 150 is connected to the second end 212b of the first terminal pattern 212 and the second end 342b of the fourth terminal pattern 342 . Both ends of the fourth external electrode 150 may be formed to extend to the upper and lower surfaces of the filter stack 110 .
  • the fifth external electrode 160 is disposed on the first side of the filter stack 110 .
  • the fifth external electrode 160 is disposed adjacent to the fourth side surface of the filter stack 110 and connected to the second end 213b of the second terminal pattern 213 . Both ends of the fifth external electrode 160 may be formed to extend to the upper and lower surfaces of the filter stack 110 .
  • the sixth external electrode 170 is disposed on the first side of the filter stack 110 .
  • the sixth external electrode 170 is disposed adjacent to the third side surface of the filter stack 110 and is connected to the second end 341b of the third terminal pattern 341 . Both ends of the sixth external electrode 170 may be formed to extend to the upper and lower surfaces of the filter stack 110 .
  • the seventh external electrode 180 is disposed on the third side of the filter stack 110 .
  • the seventh external electrode 180 is connected to the first end of the ground pattern 511 . Both ends of the seventh external electrode 180 may be formed to extend to the upper and lower surfaces of the filter stack 110 .
  • the eighth external electrode 190 is disposed on the fourth side of the filter stack 110 .
  • the eighth external electrode 190 is connected to the second end of the ground pattern 511 . Both ends of the eighth external electrode 190 may be formed to extend to the upper and lower surfaces of the filter stack 110 .
  • the first external electrode 120 and the fourth external electrode 150 operate as inputs and outputs of a first channel constituted by the first coil pattern 221 and the sixth coil pattern 331 .
  • the second external electrode 130 and the fifth external electrode 160 operate as inputs and outputs of a second channel constituted by the second coil pattern 231 and the third coil pattern 241 .
  • the third external electrode 140 and the sixth external electrode 170 operate as inputs and outputs of a third channel constituted by the fourth coil pattern 311 and the fifth coil pattern 321 .
  • the stacked common mode filter includes 6 coil patterns constituting 3 channels.
  • the first coil pattern 221 and the sixth coil pattern 331 constitute a first channel and are respectively disposed above and below the electrode stack 400 .
  • the second coil pattern 231 and the third coil pattern 241 are stacked side by side to form a second channel, and are disposed between the first coil pattern 221 and the sixth coil pattern 331 .
  • the fourth coil pattern 311 and the fifth coil pattern 321 are stacked side by side to form a third channel, and are disposed between the third coil pattern 241 and the sixth coil pattern 331 .
  • the multilayer common mode filter may minimize a change in inductance characteristics of coil patterns by configuring a constant distance (interval) between channels.
  • the multilayer common mode filter arranges terminal patterns connecting coil patterns with external electrodes at the top and bottom of the electrode stack 400, the distance between the coil patterns and the terminal patterns can be configured to be the same for each channel. resistance and inductance of the coil patterns constituting each channel can be uniformly formed.
  • the multilayer common mode filter according to an embodiment of the present invention can improve magnetic coupling (ie, electromagnetic coupling) between the first coil and the third coil and minimize degradation of the differential signal.
  • capacitance is formed between the first coil and the second coil, between the second coil and the third coil, and between the first coil and the third coil.
  • capacitance can be increased without adding an electrode layer composed of a sheet layer having a coil pattern formed thereon.
  • an additional notch is formed in the common mode attenuation characteristic to reduce attenuation. range can be extended.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

광대역 특성을 구현하면서 각 채널을 구성하는 코일 패턴들의 저항 및 인덕턴스를 균일하게 형성하도록 한 적층형 공통 모드 필터를 제시한다. 제시된 적층형 공통 모드 필터는 복수의 코일 패턴을 구비한 적층체로 구성된 상부 전극층, 복수의 코일 패턴을 구비한 적층체로 구성되고, 상부 전극층의 하부에 배치된 하부 전극층 및 커패시턴스 패턴 및 접지 패턴을 구비한 적층체로 구성되어 하부 전극층의 하부에 배치되고, 복수의 코일 패턴과 중첩되어 추가 커패시턴스를 형성하도록 구성된 커패시턴스층을 포함한다.

Description

적층형 공통 모드 필터
본 발명은 고속 신호 라인이 적용된 전자 기기에서 차동 모드(Differential Mode)의 신호 전류를 통과시키고, 공통 모드(Common mode)의 노이즈 전류를 제거하는 적층형 공통 모드 필터에 관한 것이다.
일반적으로 휴대 단말은 디지털 데이터 전송 규격으로서 MIPI(Mobile Industry Processor Interface) D-PHY 규격이 채용하고 있다. MIPI D-PHY 규격은 휴대 단말의 메인 회로와 디스플레이 또는 카메라를 연결하는 디지털 데이터 전송 규격으로, 2개의 전송 라인을 이용한 차동 신호로 데이터를 전송하는 방식이다.
휴대 단말 내에서 송수신되는 데이터가 급속히 커짐에 따라, 휴대 단말은 MIPI D-PHY보다 고속으로 데이터를 송수신할 수 있는 전송 방식을 필요로 하고 있다.
이에, 최근 휴대 단말 업계에서는 MIPI C-PHY 규격을 휴대 단말에 적용하는 연구가 진행되고 있다. MIPI C-PHY 규격은 3개의 전송 라인을 이용하여, 송신측으로부터 각 전송 라인에 상이한 전압을 보내고, 수신측에서 각 라인간의 차분을 취함으로써 차동 출력하는 방식이다.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 공개된　종래 기술이 아닌 사항을 포함할 수 있다.
본 발명은 상기한 사정을 감안하여 제안된 것으로 광대역 특성을 구현하면서 각 채널을 구성하는 코일 패턴들의 저항 및 인덕턴스를 균일하게 형성하도록 한 적층형 공통 모드 필터를 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명의 실시 예에 따른 적층형 공통 모드 필터는 제1 코일 패턴, 제2 코일 패턴 및 제3 코일 패턴을 구비한 적층체로 구성된 상부 전극층, 제4 코일 패턴, 제5 코일 패턴 및 제6 코일 패턴을 구비한 적층체로 구성되고, 상부 전극층의 하부에 배치된 하부 전극층 및 커패시턴스 패턴 및 접지 패턴을 구비한 적층체로 구성되어 하부 전극층의 하부에 배치되고, 제1 코일 패턴 내지 제6 코일 패턴과 중첩되어 추가 커패시턴스를 형성하도록 구성된 커패시턴스층을 포함한다.
이때, 상부 전극층 및 하부 전극층은 전극 적층체를 구성하고, 전극 적층체는 제1 코일 패턴, 제2 코일 패턴, 제3 코일 패턴, 제4 코일 패턴, 제5 코일 패턴 및 제6 코일 패턴이 순차적으로 적층되도록 구성되고, 제1 코일 패턴과 제6 코일 패턴은 제1 채널을 구성하는 제1 코일을 형성하고, 제2 코일 패턴과 제3 코일 패턴은 제1 코일 패턴과 제6 코일 패턴 사이에 개재되어 제2 채널을 구성하는 제2 코일을 형성하고, 제4 코일 패턴 및 제5 코일 패턴은 제3 코일 패턴과 제6 코일 패턴 사이에 개재되어 제3 채널을 구성하는 제3 코일을 형성한다.
상부 전극층은 제1 면에 제1 단자 패턴 및 제2 단자 패턴이 서로 이격되도록 배치된 제1 시트, 제1 면에 제1 코일 패턴 및 제1 비아 홀이 배치되고, 제1 시트의 하부에 배치된 제2 시트, 제1 면에 제2 코일 패턴이 배치되고, 제2 시트의 하부에 배치된 제3 시트 및 제1 면에 제3 코일 패턴이 배치되고, 제3 시트의 하부에 배치된 제4 시트를 포함할 수 있다.
이때, 제1 코일 패턴은 제2 시트의 제1 면에 배치되어 제1 시트 및 제2 시트 사이에 개재되고, 제6 코일 패턴과 연결되어 제1 채널을 형성하고, 제1 코일 패턴의 제1 단부는 제1 단자 패턴의 제1 단부와 연결되고, 제1 코일 패턴의 제2 단부는 제2 시트의 제1 변과 동일선상에 위치하도록 배치될 수 있다.
제2 코일 패턴은 제3 시트의 제1 면에 배치되어 제2 시트 및 제3 시트 사이에 개재되고, 제2 코일 패턴의 제1 단부는 제1 비아 홀을 통해 제2 단자 패턴의 제1 단부와 연결되고, 제2 코일 패턴의 제2 단부는 제3 시트의 제2 변과 동일선상에 위치하도록 배치될 수 있다.
제3 코일 패턴은 제4 시트의 제1 면에 배치되어 제3 시트 및 제4 시트 사이에 개재되고, 제3 코일 패턴의 제1 단부는 제2 단자 패턴의 제1 단부와 연결되고, 제3 코일 패턴의 제2 단부는 제4 시트의 제2 변과 동일선상에 위치하도록 배치될 수 있다.
제1 단자 패턴의 제1 단부는 제1 시트의 중심에 인접하도록 배치되어 제1 코일 패턴의 제1 단부와 연결되고, 제1 단자 패턴의 제2 단부는 제1 시트의 제1 변과 동일선상에 위치하도록 배치되고, 제2 단자 패턴의 제1 단부는 제1 시트의 중심에 인접하도록 배치되어 제1 비아 홀을 통해 제2 코일 패턴의 제1 단부와 연결되고, 제2 단자 패턴의 제2 단부는 제1 시트의 제1 변과 동일선상에 위치하도록 배치될 수 있다.
하부 전극층은 제1 면에 제4 코일 패턴이 배치되고, 상부 전극층의 하부에 배치된 제5 시트, 제1 면에 제5 코일 패턴이 배치되고, 제5 시트의 하부에 배치된 제6 시트, 제1 면에 제6 코일 패턴 및 제2 비아 홀이 배치되고, 제6 시트의 하부에 배치된 제7 시트 및 제1 면에 제3 단자 패턴 및 제4 단자 패턴이 서로 이격되도록 배치된 제8 시트를 포함할 수 있다.
이때, 제4 코일 패턴은 제5 시트의 제1 면에 배치되어 상부 전극층 및 제5 시트 사이에 개재되고, 제4 코일 패턴의 제1 단부는 제5 시트의 중심에 인접하도록 배치되어 제5 코일 패턴의 제1 단부와 연결되고, 제4 코일 패턴의 제2 단부는 제5 시트의 제2 변과 동일선상에 위치하도록 배치될 수 있다.
제5 코일 패턴은 제6 시트의 제1 면에 배치되어 제5 시트 및 제6 시트 사이에 개재되고, 제5 코일 패턴의 제1 단부는 제6 시트의 중심에 인접하도록 배치되어 제4 코일 패턴의 제1 단부와 연결되고, 제2 비아 홀을 통해 제3 단자 패턴의 제1 단부와 연결되고, 제5 코일 패턴의 제2 단부는 제6 시트의 제2 변과 동일선상에 위치하도록 배치될 수 있다.
제6 코일 패턴은 제7 시트의 제1 면에 배치되어 제6 시트 및 제7 시트 사이에 개재되고, 제6 코일 패턴의 제1 단부는 제6 시트의 중심에 인접하도록 배치되고, 제4 코일 패턴의 제1 단부와 연결되고, 제2 비아 홀을 통해 제3 단자 패턴의 제1 단부와 연결되고, 제6 코일 패턴의 제2 단부는 제7 시트의 제2 변과 동일선상에 위치하도록 배치될 수 있다.
제3 단자 패턴의 제1 단부는 제8 시트의 중심에 인접하도록 배치되어 제2 비아 홀을 통해 제5 코일 패턴의 제1 단부와 연결되고, 제3 단자 패턴의 제2 단부는 제8 시트의 제1 변과 동일선상에 위치하도록 배치되고, 제4 단자 패턴의 제1 단부는 제8 시트의 중심에 인접하도록 배치되어 제6 코일 패턴의 제1 단부와 연결되고, 제4 단자 패턴의 제2 단부는 제8 시트의 제1 변과 동일선상에 위치하도록 배치될 수 있다.
이때, 상부 전극층 및 하부 전극층을 구성하는 복수의 시트 각각에는 2개 이하의 비아 홀이 형성될 수 있다.
커패시턴스층은 제1 면에 접지 패턴이 배치되고, 하부 전극층의 하부에 배치된 제9 시트 및 상부 전극층 및 하부 전극층이 적층된 전극 적층체에 포함된 코일 패턴과 중첩되어 추가 커패시턴스를 형성하도록 구성된 커패시턴스 패턴이 제1 면에 배치되고, 제9 시트의 하부에 배치된 제10 시트를 포함할 수 있다.
접지 패턴은 판상으로 형성되고, 제9 시트의 제1 면에 배치되되 외주가 제9 시트의 외주와 이격되도록 배치된 제1 접지 패턴, 제1 단부가 제1 접지 패턴과 연결되고, 제2 단부가 제9 시트의 제3 변과 동일선상에 위치하도록 배치된 제2 접지 패턴 및 제1 접지 패턴을 사이에 두고 제2 접지 패턴과 대향되도록 배치되고, 제1 단부가 제1 접지 패턴과 연결되고, 제2 단부가 제9 시트의 제3변과 대향되는 제9 시트의 제4 변과 동일선상에 위치하도록 배치된 제3 접지 패턴을 포함할 수 있다.
커패시턴스 패턴은 제10 시트의 상면에 배치된 제1 커패시턴스 패턴, 제10 시트의 상면에서 제1 커패시턴스 패턴과 이격되도록 배치된 제2 커패시턴스 패턴 및 제10 시트의 상면에서 제1 커패시턴스 패턴 및 제2 커패시턴스 패턴과 이격되도록 배치된 제3 커패시턴스 패턴을 포함하고, 제1 커패시턴스 패턴 내지 제3 커패시턴스 패턴의 제1 단부들은 제10 시트의 제1 변 및 제2 변 중에서 하나의 변과 동일선상에 위치하도록 배치될 수 있다.
커패시턴스 패턴은 제10 시트의 상면에서 제1 커패시턴스 패턴과 대향되도록 배치된 제4 커패시턴스 패턴, 제10 시트의 상면에서 제4 커패시턴스 패턴과 이격되고, 제2 커패시턴스 패턴과 대향되도록 배치된 제5 커패시턴스 패턴 및 제10 시트의 상면에서 제4 커패시턴스 패턴 및 제5 커패시턴스 패턴과 이격되고, 제3 커패시턴스 패턴과 대향되도록 배치된 제6 커패시턴스 패턴을 포함하고, 제4 커패시턴스 패턴 내지 제6 커패시턴스 패턴의 제1 단부들은 제10 시트의 제1 변 및 제2 변 중에서 다른 하나의 변과 동일선상에 위치하도록 배치될 수 있다.
커패시턴스층은 복수의 접지 패턴 및 복수의 커패시턴스 패턴이 교대로 적층되도록 구성될 수 있다.
상부 전극층, 하부 전극층 및 커패시턴스층을 필터 적층체를 구성하고, 본 발명의 실시 예에 따른 적층형 공통 모드 필터는 필터 적층체의 제2 측면에 배치되고, 필터 적층체의 제2 측면으로 노출된 제1 코일 패턴 및 제6 코일 패턴과 연결된 제1 외부 전극, 필터 적층체의 제2 측면에 배치되고, 필터 적층체의 제2 측면으로 노출된 제2 코일 패턴 및 제3 코일 패턴과 연결된 제2 외부 전극, 필터 적층체의 제2 측면에 배치되되 제1 외부 전극을 사이에 두고 제2 외부 전극과 대향되도록 배치되고, 필터 적층체의 제2 측면으로 노출된 제4 코일 패턴 및 제5 코일 패턴과 연결된 제3 외부 전극, 필터 적층체의 제2 측면과 대향되는 필터 적층체의 제1 측면에 배치되고, 필터 적층체의 제1 측면으로 노출된 제1 단자 패턴 및 제4 단자 패턴과 연결된 제4 외부 전극, 필터 적층체의 제1 측면에 배치되고, 필터 적층체의 제1 측면으로 노출된 제2 단자 패턴과 연결된 제5 외부 전극, 필터 적층체의 제1 측면에 배치되되 제4 외부 전극을 사이에 두고 제5 외부 전극과 대향되도록 배치되고, 필터 적층체의 제1 측면으로 노출된 제3 단자 패턴과 연결된 제6 외부 전극, 필터 적층체의 제3 측면에 배치되고, 필터 적층체의 제3 측면으로 노출된 접지 패턴의 제1 단부와 연결된 제7 외부 전극 및 필터 적층체의 제3 측면과 대향되는 필터 적층체의 제4 측면에 배치되고, 필터 적층체의 제4 측면으로 노출된 접지 패턴의 제2 단부와 연결된 제8 외부 전극을 포함할 수 있다.
본 발명에 의하면, 적층형 공통 모드 필터는 각 채널을 구성하는 코일 패턴들 사이의 거리(간격)가 일정하게 할 수 있어, 각 채널을 구성하는 코일 패턴들의 저항 및 인덕턴스를 균일하게 유지할 수 있는 효과가 있다.
또한, 적층형 공통 모드 필터는 전극 적층체의 최상부 및 최하부에 외부 단자와의 연결을 위한 단자 패턴들을 배치함으로써, 코일 패턴들의 인덕턴스 특성 및 공통 모드 감쇄(Common mode Attenuation) 특성의 변화를 최소화할 수 있는 효과가 있다.
또한, 적층형 공통 모드 필터는 전극 적층체의 하부에 커패시턴스층을 배치함으로써, 공통 모드 감쇄(Common mode Attenuation) 특성에 추가적인 노치(Notch)를 형성하여 감쇄(Attenuation) 대역을 확장할 수 있는 효과가 있다.
또한, 적층형 공통 모드 필터는 전극 적층체의 코일 패턴들이 형성하는 폴(Pole)과 함께 커패시턴스층과 코일 패턴에 의한 추가 폴(Pole, 즉, 추가 커패시턴스)이 형성되어 광대역 특성을 구현할 수 있는 효과가 있다.
또한, 적층형 공통 모드 필터는 각 채널 간의 거리(간격)를 일정하게 구성하여 코일 패턴들의 인덕턴스 특성 변화를 최소화할 수 있는 효과가 있다.
또한, 적층형 공통 모드 필터는 제1 코일 내지 제3 코일 간의 자기 결합(즉, 전자기적 커플링)을 향상시키고, 차동 신호의 열화를 최소화할 수 있는 효과가 있다.
또한, 적층형 공통 모드 필터는 2개 이하의 비아 홀이 형성된 시트들을 적층하여 전극 적층체를 구성할 수 있어 제조 공정을 단순화활 수 있는 효과가 있다.
즉, 적층형 공통 모드 필터는 전극 적층체의 최상부 및 최하부에 단자 패턴을 배치하고, 제1 채널의 제1 코일 패턴 및 제6 코일 패턴 사이에 제2 채널의 제2 코일 패턴 및 제3 코일 패턴을 배치하고, 제3 코일 패턴과 제6 코일 패턴 사이에 제3 채널의 제4 코일 패턴 및 제5 코일 패턴을 배치함으로써, 코일 패턴들을 연결하기 위한 비아 홀의 개수를 최소화할 수 있으며, 각 시트에 2개 이하의 비아 홀이 형성된다.
도 1은 본 발명의 실시 예에 따른 적층형 공통 모드 필터의 사시도.
도 2는 도 1의 필터 적층체를 설명하기 위한 사시도.
도 3은 도 2의 상부 전극층의 일례를 설명하기 위한 분해 사시도.
도 4 내지 도 7은 도 3의 상부 전극층을 설명하기 위한 도면.
도 8은 도 2의 상부 전극층의 다른 일례를 설명하기 위한 분해 사시도.
도 9은 도 2의 하부 전극층의 일례를 설명하기 위한 분해 사시도.
도 10 내지 도 13은 도 9의 하부 전극층을 설명하기 위한 도면.
도 14는 도 2의 상부 전극층의 다른 일례를 설명하기 위한 분해 사시도.
도 15 내지 도 19는 도 2의 커패시턴스층을 설명하기 위한 분해 사시도.
도 20은 본 발명의 실시 예에 따른 적층형 공통 모드 필터의 감쇄 특성을 설명하기 위한 도면.
도 21은 도 2의 커패시턴스층의 변형 예를 설명하기 위한 분해 사시도.
도 22는 도 2의 필터 적층체를 설명하기 위한 수직 단면도.
도 23은 본 발명의 실시 예에 따른 적층형 공통 모드 필터의 등가 회로를 표시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이고, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드　또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는　"직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위　또는 아래에 대한 기준은 도면을 기준으로 하는 것을 원칙으로 한다.
도면은 본 발명의 사상을 이해할 수 있도록 하기 위한 것일 뿐, 도면에 의해서 본 발명의 범위가 제한되는 것으로 해석되지 않아야 한다. 또한 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있다.
도 1을 참조하면, 본 발명의 실시 예에 따른 적층형 공통 모드 필터는 필터 적층체(110), 제1 외부 전극(120), 제2 외부 전극(130), 제3 외부 전극(140), 제4 외부 전극(150), 제5 외부 전극(160), 제6 외부 전극(170), 제7 외부 전극(180) 및 제8 외부 전극(190)을 포함하여 구성된다.
도 2를 참조하면, 필터 적층체(110)는 상부 전극층(200), 하부 전극층(300) 및 커패시턴스층(500)이 적층된 적층체이다.
상부 전극층(200)은 복수의 코일 패턴이 형성된 적층체로 구성되며, 필터 적층체(110)의 최상부에 배치된다. 이때, 상부 전극층(200)의 상부에는 페라이트(ferrite) 등으로 형성된 자성층이 더 적층될 수 있다.
상부 전극층(200)은 코일 패턴이 형성된 복수의 시트들이 적층되어 구성된다. 복수의 시트들에 형성된 코일 패턴들은 서로 다른 채널을 구성한다.
일례로, 도 3을 참조하면, 상부 전극층(200)은 제1 시트(210), 제1 시트(210)의 하부에 배치된 제2 시트(220), 제2 시트(220)의 하부에 배치된 제3 시트(230) 및 제3 시트(230)의 하부에 배치된 제4 시트(240)를 포함하여 구성된다. 이때, 제1 시트(210)에는 단자 패턴이 형성되고, 제2 시트(220) 내지 제4 시트(240)에는 코일 패턴이 형성된다.
도 4를 참조하면, 제1 시트(210)에는 상부 전극층(200)의 코일 패턴을 외부 단자와 연결하기 위한 제1 단자 패턴(212) 및 제2 단자 패턴(213)이 배치된다.
제1 단자 패턴(212)은 제1 시트(210)의 상면에 배치된다. 제1 단자 패턴(212)의 제1 단부(212a)는 제1 시트(210)의 중심에 인접하도록 배치된다. 제1 단자 패턴(212)의 제2 단부(212b)는 제1 시트(210)의 제1 변과 동일선상에 위치하도록 배치된다. 이에, 제1 단자 패턴(212)의 제2 단부(212b)는 필터 적층체(110)의 제1 측면으로 노출된다.
제2 단자 패턴(213)은 제1 단자 패턴(212)과 이격되도록 제1 시트(210)의 상면에 배치된다. 제2 단자 패턴(213)의 제1 단부(213a)는 제1 시트(210)의 중심에 인접하도록 배치된다. 제2 단자 패턴(213)의 제2 단부(213b)는 제1 시트(210)의 제1 변과 동일선상에 위치하도록 배치된다. 이에, 제2 단자 패턴(213)의 제2 단부(213b)는 제1 단자 패턴(212)의 제2 단부(212b)와 이격된 상태로 필터 적층체(110)의 제1 측면으로 노출된다.
도 5를 참조하면, 제2 시트(220)는 제1 시트(210)의 하부에 배치된다. 제2 시트(220)에는 제1 채널을 구성하는 제1 코일 패턴(221)과 제1 비아 홀(V1)이 배치된다.
제1 코일 패턴(221)은 제2 시트(220)의 상면에 배치된다. 제1 코일 패턴(221)은 제2 시트(220)의 중심을 복수회 권회하는 제1 루프를 형성한다. 제1 코일 패턴(221)의 제1 단부(221a)는 제2 시트(220)의 중심에 인접하도록 배치된다. 제1 코일 패턴(221)의 제1 단부(221a)는 비아 홀을 통해 제1 단자 패턴(212)의 제1 단부(212a)와 연결된다. 제1 코일 패턴(221)의 제2 단부(221b)는 제2 시트(220)의 제2 변과 동일선상에 위치하도록 배치된다. 이에, 제1 코일 패턴(221)의 제2 단부(221b)는 필터 적층체(110)의 제2 측면으로 노출된다. 여기서, 필터 적층체(110)의 제2 측면은 필터 적층체(110)의 제1 측면과 대향되는 측면이다.
제1 비아 홀(V1)은 제2 시트(220)의 중심에 인접하고, 제1 코일 패턴(221)의 제1 단부(221a)와 이격되도록 배치된다. 제1 비아 홀(V1)은 제2 시트(220)를 관통하도록 형성된다. 제1 비아 홀(V1)의 상부는 제2 단자 패턴(213)과 연결된다. 제1 바이 홀의 하부는 후술할 제3 시트(230)에 형성된 코일 패턴과 연결된다.
도 6을 참조하면, 제3 시트(230)는 제2 시트(220)의 하부에 배치된다. 제3 시트(230)에는 제2 채널을 구성하는 제2 코일 패턴(231)이 배치된다.
제2 코일 패턴(231)은 제3 시트(230)의 상면에 배치된다. 제2 코일 패턴(231)은 제3 시트(230)의 중심을 복수회 권회하는 제2 루프를 형성한다. 제2 코일 패턴(231)의 제1 단부(231a)는 제3 시트(230)의 중심에 인접하도록 배치된다. 제2 코일 패턴(231)의 제1 단부(231a)는 제2 시트(220)의 제1 비아 홀(V1)을 통해 제2 단자 패턴(213)의 제1 단부(213a)와 연결된다. 제2 코일 패턴(231)의 제2 단부(231b)는 제3 시트(230)의 제2 변과 동일선상에 위치하도록 배치된다. 이에, 제2 코일 패턴(231)의 제2 단부(231b)는 필터 적층체(110)의 제2 측면으로 노출된다.
도 7을 참조하면, 제4 시트(240)는 제3 시트(230)의 하부에 배치된다. 제4 시트(240)에는 제2 코일 패턴(231)과 함께 제2 채널을 구성하는 제3 코일 패턴(241)이 배치된다.
제3 코일 패턴(241)은 제4 시트(240)의 상면에 배치된다. 제3 코일 패턴(241)은 제4 시트(240)의 중심을 복수회 권회하는 제3 루프를 형성한다. 제3 코일 패턴(241)의 제1 단부(241a)는 제4 시트(240)의 중심에 인접하도록 배치된다. 제3 코일 패턴(241)의 제1 단부(241a)는 비아 홀을 통해 제2 코일 패턴(231)의 제1 단부(231a)와 연결된다. 제3 코일 패턴(241)의 제2 단부(241b)는 제4 시트(240)의 제2 변과 동일선상에 위치하도록 배치된다. 이에, 제3코일 패턴의 제2 단부는 필터 적층체(110)의 제2 측면으로 노출된다.
한편, 상부 전극층(200)을 구성하는 시트들에 형성된 코일 패턴 및 단자 패턴은 다양한 형상으로 변형될 수 있다.
일례로, 도 8을 참조하면, 제1 코일 패턴(221) 내지 제3 코일 패턴(241)은 사각형 형상의 루프를 형성할 수 있다. 제1 코일 패턴(221) 내지 제3 코일 패턴(241)의 제2 단부들(221b, 231b, 241b)은 각 시트의 제1 변과 동일선상에 위치하도록 배치되어 필터 적층체(110)의 제1 측면으로 노출되도록 구성될 수도 있다. 이때, 제1 단자 패턴(212) 및 제2 단자 패턴(213)의 제2 단부들(212b, 213b)은 각 시트의 제2 변과 동일선상에 위치하도록 배치되어 필터 적층체(110)의 제2 측면으로 노출되도록 구성될 수도 있다.
이처럼, 상부 전극층(200)은 코일 패턴이 형성하는 루프의 형상, 단부가 노출되는 위치 등이 다양한 형태로 변형될 수 있다. 다만, 상부 전극층(200)은 제1 단자 패턴(212), 제2 단자 패턴(213), 제1 코일 패턴(221), 제2 코일 패턴(231) 및 제3 코일 패턴(241)이 적층되는 순서는 도면에 도시된 순서를 유지한다.
하부 전극층(300)은 복수의 코일 패턴이 형성된 적층체로 구성되며, 상부 전극층(200)의 하부에 배치된다. 하부 전극층(300)은 코일 패턴이 형성된 복수의 시트들이 적층되어 구성된다. 복수의 시트들에 형성된 코일 패턴들을 서로 다른 채널을 구성한다.
일례로, 도 9를 참조하면, 하부 전극층(300)은 제5 시트(310), 제5 시트(310)의 하부에 배치된 제6 시트(320), 제6 시트(320)의 하부에 배치된 제7 시트(330), 제7 시트(330)의 하부에 배치된 제8 시트(340)를 포함하여 구성된다. 이때, 제5 시트(310) 내지 제7 시트(330)에는 코일 패턴이 형성되고, 제8 시트(340)에는 단자 패턴이 형성된다.
도 10을 참조하면, 제5 시트(310)는 제4 시트(240)의 하부에 배치된다. 제5 시트(310)에는 제3 채널을 구성하는 제4 코일 패턴(311)이 배치된다.
제4 코일 패턴(311)은 제5 시트(310)의 상면에 배치된다. 제4 코일 패턴(311)은 제5 시트(310)의 중심을 복수회 권회하는 제4 루프를 형성한다. 제4 코일 패턴(311)의 제1 단부(311a)는 제5 시트(310)의 중심에 인접하도록 배치된다. 제4 코일 패턴(311)의 제2 단부(311b)는 제5 시트(310)의 제2 변과 동일선상에 위치하도록 배치된다. 이에, 제4 코일 패턴(311)의 제2 단부(311b)는 필터 적층체(110)의 제2 측면으로 노출된다.
도 11을 참조하면, 제6 시트(320)는 제5 시트(310)의 하부에 배치된다. 제6 시트(320)에는 제4 코일 패턴(311)과 함께 제3 채널을 구성하는 제5 코일 패턴(321)이 배치된다.
제5 코일 패턴(321)은 제6 시트(320)의 상면에 배치된다. 제5 코일 패턴(321)은 제6 시트(320)의 중심을 복수회 권회하는 제5 루프를 형성한다. 제5 코일 패턴(321)의 제1 단부(321a)는 제6 시트(320)의 중심에 인접하도록 배치된다. 제5 코일 패턴(321)의 제1 단부(321a)는 비아 홀을 통해 제4 코일 패턴(311)의 제1 단부(311a)와 연결된다. 제5 코일 패턴(321)의 제2 단부(321b)는 제5 시트(310)의 제2 변과 동일선상에 위치하도록 배치된다. 이에, 제5 코일 패턴(321)의 제2 단부(321b)는 필터 적층체(110)의 제2 측면으로 노출된다.
도 12를 참조하면, 제7 시트(330)는 제6 시트(320)의 하부에 배치된다. 제7 시트(330)에는 제1 코일 패턴(221)과 함께 제1 채널을 구성하는 제6 코일 패턴(331)과 제2 비아 홀(V2)이 배치된다.
제6 코일 패턴(331)은 제7 시트(330)의 상면에 배치된다. 제6 코일 패턴(331)은 제7 시트(330)의 중심을 복수회 권회하는 제6 루프를 형성한다. 제6 코일 패턴(331)의 제1 단부(331a)는 제7 시트(330)의 중심에 인접하도록 배치된다. 제6 코일 패턴(331)의 제2 단부(331b)는 제7 시트(330)의 제2 변과 동일선상에 위치하도록 배치된다. 이에, 제6 코일 패턴(331)의 제2 단부(331b)는 필터 적층체(110)의 제2 측면으로 노출된다.
제2 비아 홀(V2)은 제7 시트(330)의 중심에 인접하고, 제6 코일 패턴(331)의 제1 단부(331a)와 이격되도록 배치된다. 제2 비아 홀(V2)은 제7 시트(330)를 관통하도록 형성된다. 제2 비아 홀(V2)의 상부는 제5 코일 패턴(321) 및 제6 코일 패턴(331)과 연결된다. 제2 비아 홀(V2)의 하부는 후술할 제8 시트(340)에 형성된 단자 패턴과 연결된다.
도 13을 참조하면, 제8 시트(340)에는 하부 전극층(300)의 코일 패턴을 외부 단자와 연결하기 위한 제3 단자 패턴(341) 및 제4 단자 패턴(342)이 배치된다.
제3 단자 패턴(341)은 제8 시트(340)의 상면에 배치된다. 제3 단자 패턴(341)의 제1 단부(341a)는 제8 시트(340)의 중심에 인접하도록 배치된다. 제3 단자 패턴(341)의 제1 단부(341a)는 제2 비아 홀(V2)을 통해 제4 코일 패턴(311) 및 제5 코일 패턴(321)과 연결된다. 제3 단자 패턴(341)의 제2 단부(341b)는 제8 시트(340)의 제1 변과 동일선상에 위치하도록 배치된다. 이에, 제3 단자 패턴(341)의 제2 단부(341b)는 필터 적층체(110)의 제1 측면으로 노출된다.
제4 단자 패턴(342)은 제3 단자 패턴(341)과 이격되도록 제8 시트(340)의 상면에 배치된다. 제4 단자 패턴(342)의 제1 단부(342a)는 제8 시트(340)의 중심에 인접하도록 배치된다. 제4 단자 패턴(342)의 제1 단부(342a)는 비아 홀을 통해 제6 코일 패턴(331)과 연결된다. 제4 단자 패턴(342)의 제2 단부(342b)는 제8 시트(340)의 제1 변과 동일선상에 위치하도록 배치된다. 이에, 제4 단자 패턴(342)의 제2 단부(342b)는 제3 단자 패턴(341)의 제2 단부(341b)와 이격된 상태로 필터 적층체(110)의 제1 측면으로 노출된다.
한편, 하부 전극층(300)을 구성하는 시트들에 형성된 코일 패턴 및 단자 패턴은 다양한 형상으로 변형될 수 있다.
일례로, 도 14를 참조하면, 제4 코일 패턴(311) 내지 제6 코일 패턴(331)은 사각형 형상의 루프를 형성할 수 있다. 제4 코일 패턴(311) 내지 제6 코일 패턴(331)의 제2 단부들(311b, 321b 331b)은 각 시트의 제1 변과 동일선상에 위치하도록 배치되어 필터 적층체(110)의 제1 측면으로 노출되도록 구성될 수도 있다. 이때, 제3 단자 패턴(341) 및 제4 단자 패턴(342)의 제2 단부들(341b, 342b)은 각 시트의 제2 변과 동일선상에 위치하도록 배치되어 필터 적층체(110)의 제2 측면으로 노출되도록 구성될 수도 있다.
이처럼, 하부 전극층(300)은 코일 패턴이 형성하는 루프의 형상, 단부가 노출되는 위치 등이 다양한 형태로 변형될 수 있다. 다만, 하부 전극층(300)은 제4 코일 패턴(311), 제5 코일 패턴(321), 제6 코일 패턴(331), 제3 단자 패턴(341), 제4 단자 패턴(342)이 적층되는 순서는 도면에 도시된 순서를 유지한다.
상부 전극층(200) 및 하부 전극층(300)은 전극 적층체(400)를 구성한다. 전극 적층체(400)는 제1 코일 패턴(221), 제2 코일 패턴(231), 제3 코일 패턴(241), 제4 코일 패턴(311), 제5 코일 패턴(321) 및 제6 코일 패턴(331)이 순차적으로 적층되도록 구성된다. 이때, 제1 코일 패턴(221)과 제6 코일 패턴(331)은 제1 채널을 구성하는 제1 코일을 형성하고, 제2 코일 패턴(231) 및 제3 코일 패턴(241)은 제2 채널을 구성하는 제2 코일을 형성하고, 제4 코일 패턴(311) 및 제5 코일 패턴(321)은 제3 채널을 구성하는 제3 코일을 형성한다.
이에, 전극 적층체(400)는 제1 채널의 코일 패턴, 제2 채널의 코일 패턴, 제2 채널의 코일 패턴, 제3 채널의 코일 패턴, 제3 채널의 코일 패턴 및 제1 채널의 코일 패턴이 순차적으로 배치된다.
이를 통해, 본 발명의 실시 예에 따른 적층형 공통 모드 필터는 각 채널을 구성하는 코일 패턴들 사이의 거리(간격)가 일정하게 할 수 있어, 각 채널을 구성하는 코일 패턴들의 저항 및 인덕턴스를 균일하게 유지할 수 있다.
또한, 본 발명의 실시 예에 따른 적층형 공통 모드 필터는 전극 적층체(400)의 최상부 및 최하부에 외부 단자와의 연결을 위한 단자 패턴들을 배치함으로써, 코일 패턴들의 인덕턴스 특성 및 공통 모드 감쇄(Common mode Attenuation) 특성의 변화를 최소화할 수 있다. 이때, 최상부 및 최하부 중에서 한곳에만 단자 패턴을 배치하는 경우, 각 채널의 인덕턴스 특성이 변화되거나, 각 코일 패턴의 인덕턴스 특성이 변화하여 공통 모드 감쇄 특성이 변화된다.
한편, 본 발명의 실시 예에 따른 적층형 공통 모드 필터는 전극 적층체(400)의 최상부 및 최하부에 단자 패턴들(212, 213, 341, 342)을 배치하고, 제1 채널의 제1 코일 패턴(221) 및 제6 코일 패턴(331) 사이에 제2 채널의 제2 코일 패턴(231) 및 제3 코일 패턴(241)을 배치하고, 제3 코일 패턴(241)과 제6 코일 패턴(331) 사이에 제3 채널의 제4 코일 패턴(311) 및 제5 코일 패턴(321)을 배치함으로써, 코일 패턴들을 연결하기 위한 비아 홀의 개수를 최소화할 수 있다. 이때, 본 발명의 실시 예에 따른 적층형 공통 모드 필터는 각 시트에 2개 이하의 비아 홀이 형성된다.
커패시턴스층(500)은 접지 패턴과 복수의 커패시턴스 패턴이 형성된 적층체로 구성되며, 하부 전극층(300)의 하부에 배치된다. 이때, 커패시턴스층(500)은 하부 전극층(300)과의 사이에 페라이트 등으로 형성된 자성층이 개재된 상태로 하부 전극층(300)의 하부에 적층될 수 있다. 커패시턴스층(500)의 하부에도 페라이트 등으로 형성된 자성층이 더 적층될 수 있다.
일례로, 도 15를 참조하면, 커패시턴스층(500)은 제9 시트(510), 제9 시트(510)의 하부에 배치된 제10 시트(520)를 포함하여 구성된다.
제9 시트(510)는 제8 시트(340)의 하부에 배치된다. 제9 시트(510)에는 접지 패턴이 배치된다.
도 16을 참조하면, 접지 패턴(511)은 제9 시트(510)의 상면에 배치된다. 접지 패턴(511)은 제1 접지 패턴(511a), 제2 접지 패턴(511b), 제3 접지 패턴(511c)을 포함하여 구성될 수 있다.
제1 접지 패턴(511a)은 판상으로 형성되어 제9 시트(510)의 상면 중앙에 배치되며, 외주가 제9 시트(510)의 네 변들과 이격되도록 배치된다.
제2 접지 패턴(511b)은 제1 접지 패턴(511a)의 제3 변으로부터 연장되어 제9 시트(510)의 제3 변과 동일선상에 위치하도록 배치된다. 즉, 제2 접지 패턴(511b)의 제1 단부는 제1 접지 패턴(511a)의 제3 변과 연결된다. 제2 접지 패턴(511b)의 제2 단부는 제9 시트(510)의 제3 변과 동일 선상에 위치하도록 배치된다.
제3 접지 패턴(511c)은 제1 접지 패턴(511a)의 제4 변으로부터 연장되어 제9 시트(510)의 제4 변과 동일선상에 위치하도록 배치된다. 즉, 제3 접지 패턴(511c)의 제1 단부는 제1 접지 패턴(511a)의 제4 변과 연결된다. 제3 접지 패턴(511c)의 제2 단부는 제9 시트(510)의 제4 변과 동일 선상에 위치하도록 배치된다.
이에, 접지 패턴(511)은 필터 적층체(110)의 제3 측면 및 제4 측면으로 노출된다.
제10 시트(520)는 제9 시트(510)의 하부에 배치된다. 제10 시트(520)의 상면에는 커패시턴스 패턴이 배치된다.
커패시턴스 패턴은 전극 적층체(400)에 포함된 코일 패턴과 중첩되도록 배치된다. 커패시턴스 패턴은 코일 패턴과 정전 용량을 형성한다. 이를 통해, 커패시턴스 패턴은 공통 모드 감쇄(Common mode Attenuation) 특성에 추가적인 노치(Notch)를 형성하여 감쇄(Attenuation) 대역을 확장하여 적층형 공통 모드 필터가 대략 1Ghz 내지 10GHz 사이에서 감쇄 대역을 갖는 광대역 특성을 갖도록 한다.
커패시턴스 패턴은 적층형 공통 모드 필터의 입력단에 배치되는 복수의 패턴으로 구성될 수 있다.
일례로, 도 17을 참조하면, 커패시턴스 패턴은 제1 커패시턴스 패턴(521), 제2 커패시턴스 패턴(522) 및 제3 커패시턴스 패턴(523)을 포함하여 구성될 수 있다. 이때, 제1 커패시턴스 패턴(521) 내지 제3 커패시턴스 패턴(523)은 적층형 공통 모드 필터의 입력단(즉, 필터 적층체(110)의 제1 측면)에 배치된다.
제1 커패시턴스 패턴(521)은 제10 시트(520)의 상면에 배치된다. 제1 커패시턴스 패턴(521)의 제1 단부(521a)는 제10 시트(520)의 중심에 인접하도록 배치된다. 제1 커패시턴스 패턴(521)의 제2 단부(521b)는 제10 시트(520)의 제1 변과 동일선상에 위치하도록 배치된다. 그에 따라, 제1 커패시턴스 패턴(521)은 필터 적층체(110)의 제1 측면으로 노출된다.
제2 커패시턴스 패턴(522)은 제1 커패시턴스 패턴(521)과 이격되도록 제10 시트(520)의 상면에 배치된다. 제2 커패시턴스 패턴(522)의 제1 단부(522a)는 제10 시트(520)의 중심에 인접하도록 배치된다. 제2 커패시턴스 패턴(522)의 제2 단부(522b)는 제10 시트(520)의 제1 변과 동일선상에 위치하도록 배치된다. 그에 따라, 제2 커패시턴스 패턴(522)은 필터 적층체(110)의 제1 측면으로 노출된다.
제3 커패시턴스 패턴(523)은 제10 시트(520)의 상면에 배치된다. 제3 커패시턴스 패턴(523)은 제1 커패시턴스 패턴(521) 및 제2 커패시턴스 패턴(522)과 이격되며, 제2 커패시턴스 패턴(522)을 사이에 두고 제1 커패시턴스 패턴(521)과 대향되도록 배치된다.
제3 커패시턴스 패턴(523)의 제1 단부(523a)는 제10 시트(520)의 중심에 인접하도록 배치된다. 제3 커패시턴스 패턴(523)의 제2 단부(523b)는 제10 시트(520)의 제1 변과 동일선상에 위치하도록 배치된다. 그에 따라, 제3 커패시턴스 패턴(523)은 필터 적층체(110)의 제1 측면으로 노출된다.
커패시턴스 패턴은 적층형 공통 모드 필터의 출력단에 배치되는 복수의 패턴으로 구성될 수도 있다.
일례로, 도 18을 참조하면, 제1 커패시턴스 패턴(521) 내지 제3 커패시턴스 패턴(523)은 적층형 공통 모드 필터의 출력단(즉, 필터 적층체(110)의 제2 측면)에 배치된다. 즉, 제1 커패시턴스 패턴(521), 제2 커패시턴스 패턴(522) 및 제3 커패시턴스 패턴(523)은 필터 적층체(110)의 제2 측면으로 노출되도록 배치된다.
제1 커패시턴스 패턴(521), 제2 커패시턴스 패턴(522) 및 제3 커패시턴스 패턴(523)의 제1 단부들(521a, 522a, 523a)은 제10 시트(520)의 중심에 인접하도록 배치된다. 제1 커패시턴스 패턴(521), 제2 커패시턴스 패턴(522) 및 제3 커패시턴스 패턴(523)의 제2 단부들(521b, 522b, 523b)은 제10 시트(520)의 제2 변과 동일선상에 위치하도록 배치된다. 그에 따라, 제1 커패시턴스 패턴(521), 제2 커패시턴스 패턴(522) 및 제3 커패시턴스 패턴(523)은 필터 적층체(110)의 제2 측면으로 노출된다.
커패시턴스 패턴은 적층형 공통 모드 필터의 입력단 및 출력단에 배치되는 복수의 패턴으로 구성될 수도 있다.
일례로, 도 19를 참조하면, 커패시턴스 패턴은 제1 커패시턴스 패턴(521), 제2 커패시턴스 패턴(522), 제3 커패시턴스 패턴(523), 제4 커패시턴스 패턴(524), 제5 커패시턴스 패턴(525), 제6 커패시턴스 패턴(526)을 포함하여 구성된다. 이때, 제1 커패시턴스 패턴(521) 내지 제3 커패시턴스 패턴(523)은 적층형 공통 모드 필터의 입력단(즉, 필터 적층체(110)의 제1 측면)에 배치되고, 제4 커패시턴스 패턴(524) 내지 제6 커패시턴스 패턴(526)은 적층형 공통 모드 필터의 출력단(즉, 필터 적층체(110)의 제2 측면)에 배치된다.
제1 커패시턴스 패턴(521)은 제10 시트(520)의 상면에 배치된다. 제1 커패시턴스 패턴(521)의 제1 단부(521a)는 제10 시트(520)의 중심에 인접하도록 배치된다. 제1 커패시턴스 패턴(521)의 제2 단부(521b)는 제10 시트(520)의 제1 변과 동일선상에 위치하도록 배치된다. 그에 따라, 제1 커패시턴스 패턴(521)은 필터 적층체(110)의 제1 측면으로 노출된다.
제2 커패시턴스 패턴(522)은 제1 커패시턴스 패턴(521)과 이격되도록 제10 시트(520)의 상면에 배치된다. 제2 커패시턴스 패턴(522)의 제1 단부(522a)는 제10 시트(520)의 중심에 인접하도록 배치된다. 제2 커패시턴스 패턴(522)의 제2 단부(522b)는 제10 시트(520)의 제1 변과 동일선상에 위치하도록 배치된다. 그에 따라, 제2 커패시턴스 패턴(522)은 필터 적층체(110)의 제1 측면으로 노출된다.
제3 커패시턴스 패턴(523)은 제10 시트(520)의 상면에 배치된다. 제3 커패시턴스 패턴(523)은 제1 커패시턴스 패턴(521) 및 제2 커패시턴스 패턴(522)과 이격되며, 제2 커패시턴스 패턴(522)을 사이에 두고 제1 커패시턴스 패턴(521)과 대향되도록 배치된다.
제3 커패시턴스 패턴(523)의 제1 단부(523a)는 제10 시트(520)의 중심에 인접하도록 배치된다. 제3 커패시턴스 패턴(523)의 제2 단부(523b)는 제10 시트(520)의 제1 변과 동일선상에 위치하도록 배치된다. 그에 따라, 제3 커패시턴스 패턴(523)은 필터 적층체(110)의 제1 측면으로 노출된다.
제4 커패시턴스 패턴(524)은 제10 시트(520)의 상면에서 제1 커패시턴스 패턴(521)과 대향되도록 배치된다. 제4 커패시턴스 패턴(524)의 제1 단부(524a)는 제10 시트(520)의 중심에 인접하도록 배치된다. 제4 커패시턴스 패턴(524)의 제2 단부(524b)는 제10 시트(520)의 제2 변과 동일선상에 위치하도록 배치된다. 그에 따라, 제4 커패시턴스 패턴(524)은 필터 적층체(110)의 제2 측면으로 노출된다.
제5 커패시턴스 패턴(525)은 제4 커패시턴스 패턴(524)과 이격되도록 제10 시트(520)의 상면에 배치된다. 제5 커패시턴스 패턴(525)은 제2 커패시턴스 패턴(522)과 대향되도록 배치된다. 제5 커패시턴스 패턴(525)의 제1 단부(525a)는 제10 시트(520)의 중심에 인접하도록 배치된다. 제5 커패시턴스 패턴(525)의 제2 단부(525b)는 제10 시트(520)의 제2 변과 동일선상에 위치하도록 배치된다. 그에 따라, 제5 커패시턴스 패턴(525)은 필터 적층체(110)의 제2 측면으로 노출된다.
제6 커패시턴스 패턴(526)은 제10 시트(520)의 상면에서 제3 커패시턴스 패턴(523)과 대향되도록 배치된다. 제6 커패시턴스 패턴(526)은 제4 커패시턴스 패턴(524) 및 제5 커패시턴스 패턴(525)과 이격되며, 제5 커패시턴스 패턴(525)을 사이에 두고 제4 커패시턴스 패턴(524)과 대향되도록 배치된다.
제6 커패시턴스 패턴(526)의 제1 단부(526a)는 제10 시트(520)의 중심에 인접하도록 배치된다. 제6 커패시턴스 패턴(526)의 제2 단부(526b)는 제10 시트(520)의 제2 변과 동일선상에 위치하도록 배치된다. 그에 따라, 제6 커패시턴스 패턴(526)은 필터 적층체(110)의 제2 측면으로 노출된다.
도 20을 참조하면, 커패시턴스층(500)은 접지 패턴(511)과 커패시턴스 패턴으로 구성되어 전극 적층체(400)의 하부 배치되고, 전극 적층체(400)의 코일 패턴과 커패시턴스를 형성한다. 이에, 적층형 공통 모드 필터는 공통 모드 감쇄(Common mode Attenuation) 특성에 추가적인 노치(Notch)를 형성하여 감쇄(Attenuation) 대역을 확장할 수 있다.
즉, 적층형 공통 모드 필터는 전극 적층체(400)의 코일 패턴들이 형성하는 폴(Pole)과 함께 커패시턴스층(500)과 코일 패턴에 의한 추가 폴(Pole)이 형성되어 광대역 특성을 구현할 수 있다.
한편, 커패시턴스층(500)은 추가 폴의 위치 조절을 위해 복수의 접지 패턴과 복수의 커패시턴스 패턴을 포함하여 구성될 수도 있다.
일례로, 도 21을 참조하면, 커패시턴스층(500)은 접지 패턴(531)이 배치된 제11 시트(530) 및 복수의 커패시턴스 패턴(541)이 배치된 제12 시트(540)를 더 포함하여 구성될 수 있다. 이때, 적층형 공통 모드 필터의 추가 폴의 위치는 커패시턴스에 의해 조절되기 때문에, 추가되는 접지 패턴(531) 및 커패시턴스 패턴(541)의 수가 달라질 수 있다.
제1 외부 전극(120)은 필터 적층체(110)의 제2 측면에 배치된다. 제1 외부 전극(120)은 제1 코일 패턴(221)의 제2 단부(221b) 및 제6 코일 패턴(331)의 제2 단부(331b) 연결된다. 제1 외부 전극(120)의 양단부는 필터 적층체(110)의 상면 및 하면으로 연장되도록 형성될 수 있다.
제2 외부 전극(130)은 필터 적층체(110)의 제2 측면에 배치된다. 제2 외부 전극(130)은 필터 적층체(110)의 제4 측면에 인접하도록 배치되어 제2 코일 패턴(231)의 제2 단부(231b) 및 제3 코일 패턴(241)의 제2 단부(241b)와 연결된다. 제2 외부 전극(130)의 양단부는 필터 적층체(110)의 상면 및 하면으로 연장되도록 형성될 수 있다.
제3 외부 전극(140)은 필터 적층체(110)의 제2 측면에 배치된다. 제3 외부 전극(140)은 필터 적층체(110)의 제3 측면에 인접하도록 배치되어 제4 코일 패턴(311)의 제2 단부(311b) 및 제5 코일 패턴(321)의 제2 단부(321b)와 연결된다. 제3 외부 전극(140)의 양단부는 필터 적층체(110)의 상면 및 하면으로 연장되도록 형성될 수 있다.
제4 외부 전극(150)은 필터 적층체(110)의 제1 측면에 배치된다. 제4 외부 전극(150)은 제1 단자 패턴(212)의 제2 단부(212b) 및 제4 단자 패턴(342)의 제2 단부(342b)와 연결된다. 제4 외부 전극(150)의 양단부는 필터 적층체(110)의 상면 및 하면으로 연장되도록 형성될 수 있다.
제5 외부 전극(160)은 필터 적층체(110)의 제1 측면에 배치된다. 제5 외부 전극(160)은 필터 적층체(110)의 제4 측면에 인접하도록 배치되어 제2 단자 패턴(213)의 제2 단부(213b)와 연결된다. 제5 외부 전극(160)의 양단부는 필터 적층체(110)의 상면 및 하면으로 연장되도록 형성될 수 있다.
제6 외부 전극(170)은 필터 적층체(110)의 제1 측면에 배치된다. 제6 외부 전극(170)은 필터 적층체(110)의 제3 측면에 인접하도록 배치되어 제3 단자 패턴(341)의 제2 단부(341b)와 연결된다. 제6 외부 전극(170)의 양단부는 필터 적층체(110)의 상면 및 하면으로 연장되도록 형성될 수 있다.
제7 외부 전극(180)은 필터 적층체(110)의 제3 측면에 배치된다. 제7 외부 전극(180)은 접지 패턴(511)의 제1 단부와 연결된다. 제7 외부 전극(180)의 양단부는 필터 적층체(110)의 상면 및 하면으로 연장되도록 형성될 수 있다.
제8 외부 전극(190)은 필터 적층체(110)의 제4 측면에 배치된다. 제8 외부 전극(190)은 접지 패턴(511)의 제2 단부와 연결된다. 제8 외부 전극(190)의 양단부는 필터 적층체(110)의 상면 및 하면으로 연장되도록 형성될 수 있다.
제1 외부 전극(120) 및 제4 외부 전극(150)은 제1 코일 패턴(221) 및 제6 코일 패턴(331)이 구성하는 제1 채널의 입력 및 출력으로 동작한다. 제2 외부 전극(130) 및 제5 외부 전극(160)은 제2 코일 패턴(231) 및 제3 코일 패턴(241)이 구성하는 제2 채널의 입력 및 출력으로 동작한다. 제3 외부 전극(140) 및 제6 외부 전극(170)은 제4 코일 패턴(311) 및 제5 코일 패턴(321)이 구성하는 제3 채널의 입력 및 출력으로 동작한다.
도 22를 참조하면, 본 발명의 실시 예에 따른 적층형 공통 모드 필터는 3개의 채널을 구성하는 6개의 코일 패턴을 포함하여 구성된다. 제1 코일 패턴(221) 및 제6 코일 패턴(331)은 제1 채널을 구성하고, 전극 적층체(400)의 상부 및 하부에 각각 배치된다. 제2 코일 패턴(231) 및 제3 코일 패턴(241)은 나란히 적층되어 제2 채널을 구성하고, 제1 코일 패턴(221)과 제6 코일 패턴(331) 사이에 배치된다. 제4 코일 패턴(311) 및 제5 코일 패턴(321)은 나란히 적층되어 제3 채널을 구성하고, 제3 코일 패턴(241)과 제6 코일 패턴(331) 사이에 배치된다. 이를 통해, 적층형 공통 모드 필터는 각 채널 간의 거리(간격)를 일정하게 구성하여 코일 패턴들의 인덕턴스 특성 변화를 최소화할 수 있다.
또한, 적층형 공통 모드 필터는 코일 패턴들을 외부 전극과 연결하는 단자 패턴들을 전극 적층체(400)의 최상부 및 최하부에 배치하기 때문에, 코일 패턴과 단자 패턴 사이의 거리가 채널별로 모두 동일하게 구성할 수 있어 각 채널을 구성하는 코일 패턴들의 저항 및 인덕턴스를 균일하게 형성할 수 있다.
본 발명의 실시 예에 따른 적층형 공통 모드 필터는 제1 코일 내지 제3 코일 간의 자기 결합(즉, 전자기적 커플링)을 향상시키고, 차동 신호의 열화를 최소화할 수 있다.
도 23을 참조하면, 본 발명의 실시 예에 따른 적층형 공통 모드 필터는 제1 코일과 제2 코일 사이, 제2 코일과 제3 코일 사이, 제1 코일과 제3 코일 사이에 정전 용량 이 형성된다.
이때, 상부 전극층(200) 및 하부 전극층(300)으로 구성된 전극 적층체(400)의 하부에 커패시턴스층(500)이 배치됨에 따라, 코일과 커패시턴스 패턴 사이에 커플링 효과(Coupling effect)가 발생하고, 그에 의해 코일과 커패시턴스 패턴 사이에 정전 용량이 추가적으로 형성된다.
이처럼, 본 발명의 실시 예에 따른 적층형 공통 모드 필터는 각 코일과 커패시턴스 패턴 사이에 추가적인 정전 용량이 형성되기 때문에, 코일 패턴이 형성된 시트층으로 구성된 전극층을 추가하지 않고 정전 용량을 증가시킬 수 있다.
또한, 본 발명의 실시 예에 따른 적층형 공통 모드 필터는 코일과 커패시턴스 패턴 사이에서 추가적인 정전 용량이 형성됨에 따라, 공통 모드 감쇄(Common mode Attenuation) 특성에 추가적인 노치(Notch)를 형성하여 감쇄(Attenuation) 대역을 확장할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (19)

  1. 제1 코일 패턴, 제2 코일 패턴 및 제3 코일 패턴을 구비한 적층체로 구성된 상부 전극층;
    제4 코일 패턴, 제5 코일 패턴 및 제6 코일 패턴을 구비한 적층체로 구성되고, 상기 상부 전극층의 하부에 배치된 하부 전극층; 및
    커패시턴스 패턴 및 접지 패턴을 구비한 적층체로 구성되어 상기 하부 전극층의 하부에 배치되고, 상기 제1 코일 패턴 내지 상기 제6 코일 패턴과 중첩되어 추가 커패시턴스를 형성하도록 구성된 커패시턴스층을 포함하는 적층형 공통 모드 필터.
  2. 제1항에 있어서,
    상기 상부 전극층 및 상기 하부 전극층은 전극 적층체를 구성하고,
    상기 전극 적층체는 상기 제1 코일 패턴, 상기 제2 코일 패턴, 상기 제3 코일 패턴, 상기 제4 코일 패턴, 상기 제5 코일 패턴 및 상기 제6 코일 패턴이 순차적으로 적층되도록 구성되고,
    상기 제1 코일 패턴과 상기 제6 코일 패턴은 제1 채널을 구성하는 제1 코일을 형성하고,
    상기 제2 코일 패턴과 상기 제3 코일 패턴은 상기 제1 코일 패턴과 상기 제6 코일 패턴 사이에 개재되어 제2 채널을 구성하는 제2 코일을 형성하고,
    상기 제4 코일 패턴 및 상기 제5 코일 패턴은 상기 제3 코일 패턴과 상기 제6 코일 패턴 사이에 개재되어 제3 채널을 구성하는 제3 코일을 형성하는 적층형 공통 모드 필터.
  3. 제1항에 있어서,
    상기 상부 전극층은,
    제1 면에 제1 단자 패턴 및 제2 단자 패턴이 서로 이격되도록 배치된 제1 시트;
    제1 면에 상기 제1 코일 패턴 및 제1 비아 홀이 배치되고, 상기 제1 시트의 하부에 배치된 제2 시트;
    제1 면에 상기 제2 코일 패턴이 배치되고, 상기 제2 시트의 하부에 배치된 제3 시트; 및
    제1 면에 상기 제3 코일 패턴이 배치되고, 상기 제3 시트의 하부에 배치된 제4 시트를 포함하는 적층형 공통 모드 필터.
  4. 제3항에 있어서,
    상기 제1 코일 패턴은 상기 제2 시트의 제1 면에 배치되어 상기 제1 시트 및 상기 제2 시트 사이에 개재되고, 상기 제6 코일 패턴과 연결되어 제1 채널을 형성하고,
    상기 제1 코일 패턴의 제1 단부는 상기 제1 단자 패턴의 제1 단부와 연결되고,
    상기 제1 코일 패턴의 제2 단부는 상기 제2 시트의 제1 변과 동일선상에 위치하도록 배치된 적층형 공통 모드 필터.
  5. 제3항에 있어서,
    상기 제2 코일 패턴은 상기 제3 시트의 제1 면에 배치되어 상기 제2 시트 및 상기 제3 시트 사이에 개재되고,
    상기 제2 코일 패턴의 제1 단부는 상기 제1 비아 홀을 통해 상기 제2 단자 패턴의 제1 단부와 연결되고,
    상기 제2 코일 패턴의 제2 단부는 상기 제3 시트의 제2 변과 동일선상에 위치하도록 배치된 적층형 공통 모드 필터.
  6. 제3항에 있어서,
    상기 제3 코일 패턴은 상기 제4 시트의 제1 면에 배치되어 상기 제3 시트 및 상기 제4 시트 사이에 개재되고,
    상기 제3 코일 패턴의 제1 단부는 상기 제2 단자 패턴의 제1 단부와 연결되고,
    상기 제3 코일 패턴의 제2 단부는 상기 제4 시트의 제2 변과 동일선상에 위치하도록 배치된 적층형 공통 모드 필터.
  7. 제3항에 있어서,
    상기 제1 단자 패턴의 제1 단부는 상기 제1 시트의 중심에 인접하도록 배치되어 상기 제1 코일 패턴의 제1 단부와 연결되고, 상기 제1 단자 패턴의 제2 단부는 상기 제1 시트의 제1 변과 동일선상에 위치하도록 배치되고,
    상기 제2 단자 패턴의 제1 단부는 상기 제1 시트의 중심에 인접하도록 배치되어 상기 제1 비아 홀을 통해 상기 제2 코일 패턴의 제1 단부와 연결되고, 상기 제2 단자 패턴의 제2 단부는 상기 제1 시트의 제1 변과 동일선상에 위치하도록 배치된 적층형 공통 모드 필터.
  8. 제1항에 있어서,
    상기 하부 전극층은,
    제1 면에 상기 제4 코일 패턴이 배치되고, 상기 상부 전극층의 하부에 배치된 제5 시트;
    제1 면에 상기 제5 코일 패턴이 배치되고, 상기 제5 시트의 하부에 배치된 제6 시트;
    제1 면에 상기 제6 코일 패턴 및 제2 비아 홀이 배치되고, 상기 제6 시트의 하부에 배치된 제7 시트; 및
    제1 면에 제3 단자 패턴 및 제4 단자 패턴이 서로 이격되도록 배치된 제8 시트를 포함하는 적층형 공통 모드 필터.
  9. 제8항에 있어서,
    상기 제4 코일 패턴은 상기 제5 시트의 제1 면에 배치되어 상기 상부 전극층 및 상기 제5 시트 사이에 개재되고,
    상기 제4 코일 패턴의 제1 단부는 상기 제5 시트의 중심에 인접하도록 배치되어 상기 제5 코일 패턴의 제1 단부와 연결되고,
    상기 제4 코일 패턴의 제2 단부는 상기 제5 시트의 제2 변과 동일선상에 위치하도록 배치된 적층형 공통 모드 필터.
  10. 제8항에 있어서,
    상기 제5 코일 패턴은 상기 제6 시트의 제1 면에 배치되어 상기 제5 시트 및 상기 제6 시트 사이에 개재되고,
    상기 제5 코일 패턴의 제1 단부는 상기 제6 시트의 중심에 인접하도록 배치되어 상기 제4 코일 패턴의 제1 단부와 연결되고, 상기 제2 비아 홀을 통해 상기 제3 단자 패턴의 제1 단부와 연결되고,
    상기 제5 코일 패턴의 제2 단부는 상기 제6 시트의 제2 변과 동일선상에 위치하도록 배치된 적층형 공통 모드 필터.
  11. 제8항에 있어서,
    상기 제6 코일 패턴은 상기 제7 시트의 제1 면에 배치되어 상기 제6 시트 및 상기 제7 시트 사이에 개재되고,
    상기 제6 코일 패턴의 제1 단부는 상기 제6 시트의 중심에 인접하도록 배치되고, 상기 제4 코일 패턴의 제1 단부와 연결되고, 상기 제2 비아 홀을 통해 상기 제3 단자 패턴의 제1 단부와 연결되고,
    상기 제6 코일 패턴의 제2 단부는 상기 제7 시트의 제2 변과 동일선상에 위치하도록 배치된 적층형 공통 모드 필터.
  12. 제8항에 있어서,
    상기 제3 단자 패턴의 제1 단부는 상기 제8 시트의 중심에 인접하도록 배치되어 상기 제2 비아 홀을 통해 상기 제5 코일 패턴의 제1 단부와 연결되고, 상기 제3 단자 패턴의 제2 단부는 상기 제8 시트의 제1 변과 동일선상에 위치하도록 배치되고,
    상기 제4 단자 패턴의 제1 단부는 상기 제8 시트의 중심에 인접하도록 배치되어 상기 제6 코일 패턴의 제1 단부와 연결되고, 상기 제4 단자 패턴의 제2 단부는 상기 제8 시트의 제1 변과 동일선상에 위치하도록 배치된 적층형 공통 모드 필터.
  13. 제1항에 있어서,
    상기 상부 전극층 및 상기 하부 전극층을 구성하는 복수의 시트 각각에는 2개 이하의 비아 홀이 형성된 적층형 공통 모드 필터.
  14. 제1항에 있어서,
    상기 커패시턴스층은,
    제1 면에 상기 접지 패턴이 배치되고, 상기 하부 전극층의 하부에 배치된 제9 시트; 및
    상기 상부 전극층 및 상기 하부 전극층이 적층된 전극 적층체에 포함된 코일 패턴과 중첩되어 추가 커패시턴스를 형성하도록 구성된 상기 커패시턴스 패턴이 제1 면에 배치되고, 상기 제9 시트의 하부에 배치된 제10 시트를 포함하는 적층형 공통 모드 필터.
  15. 제14항에 있어서,
    상기 접지 패턴은,
    판상으로 형성되고, 상기 제9 시트의 제1 면에 배치되되 외주가 상기 제9 시트의 외주와 이격되도록 배치된 제1 접지 패턴;
    제1 단부가 상기 제1 접지 패턴과 연결되고, 제2 단부가 상기 제9 시트의 제3 변과 동일선상에 위치하도록 배치된 제2 접지 패턴; 및
    상기 제1 접지 패턴을 사이에 두고 상기 제2 접지 패턴과 대향되도록 배치되고, 제1 단부가 상기 제1 접지 패턴과 연결되고, 제2 단부가 상기 제9 시트의 제3변과 대향되는 상기 제9 시트의 제4 변과 동일선상에 위치하도록 배치된 제3 접지 패턴을 포함하는 적층형 공통 모드 필터.
  16. 제14항에 있어서,
    상기 커패시턴스 패턴은,
    상기 제10 시트의 상면에 배치된 제1 커패시턴스 패턴;
    상기 제10 시트의 상면에서 상기 제1 커패시턴스 패턴과 이격되도록 배치된 제2 커패시턴스 패턴; 및
    상기 제10 시트의 상면에서 상기 제1 커패시턴스 패턴 및 상기 제2 커패시턴스 패턴과 이격되도록 배치된 제3 커패시턴스 패턴을 포함하고,
    상기 제1 커패시턴스 패턴 내지 상기 제3 커패시턴스 패턴의 제1 단부들은 상기 제10 시트의 제1 변 및 제2 변 중에서 하나의 변과 동일선상에 위치하도록 배치된 적층형 공통 모드 필터.
  17. 제16항에 있어서,
    상기 커패시턴스 패턴은,
    상기 제10 시트의 상면에서 상기 제1 커패시턴스 패턴과 대향되도록 배치된 제4 커패시턴스 패턴;
    상기 제10 시트의 상면에서 상기 제4 커패시턴스 패턴과 이격되고, 상기 제2 커패시턴스 패턴과 대향되도록 배치된 제5 커패시턴스 패턴; 및
    상기 제10 시트의 상면에서 상기 제4 커패시턴스 패턴 및 상기 제5 커패시턴스 패턴과 이격되고, 상기 제3 커패시턴스 패턴과 대향되도록 배치된 제6 커패시턴스 패턴을 포함하고,
    상기 제4 커패시턴스 패턴 내지 상기 제6 커패시턴스 패턴의 제1 단부들은 상기 제10 시트의 제1 변 및 제2 변 중에서 다른 하나의 변과 동일선상에 위치하도록 배치된 적층형 공통 모드 필터.
  18. 제14항에 있어서,
    상기 커패시턴스층은 복수의 접지 패턴 및 복수의 커패시턴스 패턴이 교대로 적층되도록 구성된 적층형 공통 모드 필터.
  19. 제1항에 있어서,
    상기 상부 전극층, 상기 하부 전극층 및 상기 커패시턴스층을 필터 적층체를 구성하고,
    상기 필터 적층체의 제2 측면에 배치되고, 상기 필터 적층체의 제2 측면으로 노출된 상기 제1 코일 패턴 및 상기 제6 코일 패턴과 연결된 제1 외부 전극;
    상기 필터 적층체의 제2 측면에 배치되고, 상기 필터 적층체의 제2 측면으로 노출된 상기 제2 코일 패턴 및 상기 제3 코일 패턴과 연결된 제2 외부 전극;
    상기 필터 적층체의 제2 측면에 배치되되 상기 제1 외부 전극을 사이에 두고 상기 제2 외부 전극과 대향되도록 배치되고, 상기 필터 적층체의 제2 측면으로 노출된 상기 제4 코일 패턴 및 상기 제5 코일 패턴과 연결된 제3 외부 전극;
    상기 필터 적층체의 제2 측면과 대향되는 상기 필터 적층체의 제1 측면에 배치되고, 상기 필터 적층체의 제1 측면으로 노출된 제1 단자 패턴 및 제4 단자 패턴과 연결된 제4 외부 전극;
    상기 필터 적층체의 제1 측면에 배치되고, 상기 필터 적층체의 제1 측면으로 노출된 제2 단자 패턴과 연결된 제5 외부 전극;
    상기 필터 적층체의 제1 측면에 배치되되 상기 제4 외부 전극을 사이에 두고 상기 제5 외부 전극과 대향되도록 배치되고, 상기 필터 적층체의 제1 측면으로 노출된 제3 단자 패턴과 연결된 제6 외부 전극;
    상기 필터 적층체의 제3 측면에 배치되고, 상기 필터 적층체의 제3 측면으로 노출된 상기 접지 패턴의 제1 단부와 연결된 제7 외부 전극; 및
    상기 필터 적층체의 제3 측면과 대향되는 상기 필터 적층체의 제4 측면에 배치되고, 상기 필터 적층체의 제4 측면으로 노출된 상기 접지 패턴의 제2 단부와 연결된 제8 외부 전극을 더 포함하는 적층형 공통 모드 필터.
PCT/KR2022/017227 2021-11-10 2022-11-04 적층형 공통 모드 필터 Ceased WO2023085698A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/708,354 US20250007483A1 (en) 2021-11-10 2022-11-04 Laminated common mode filter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210153712A KR102740377B1 (ko) 2021-11-10 2021-11-10 적층형 공통 모드 필터
KR10-2021-0153712 2021-11-10

Publications (1)

Publication Number Publication Date
WO2023085698A1 true WO2023085698A1 (ko) 2023-05-19

Family

ID=86336057

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/017227 Ceased WO2023085698A1 (ko) 2021-11-10 2022-11-04 적층형 공통 모드 필터

Country Status (3)

Country Link
US (1) US20250007483A1 (ko)
KR (1) KR102740377B1 (ko)
WO (1) WO2023085698A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240168672A (ko) * 2023-05-23 2024-12-02 엘지이노텍 주식회사 다층 필터 및 이를 포함하는 프론트 엔드 모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141827A (ja) * 2008-12-15 2010-06-24 Murata Mfg Co Ltd ノイズフィルタ
JP2015228438A (ja) * 2014-06-02 2015-12-17 Tdk株式会社 積層コイル部品
KR20160057916A (ko) * 2014-11-14 2016-05-24 주식회사 아모텍 회로 보호 소자
KR101735599B1 (ko) * 2015-11-11 2017-05-16 주식회사 모다이노칩 회로 보호 소자
KR20170093537A (ko) * 2016-02-05 2017-08-16 주식회사 아모텍 차동 및 공통 모드 겸용 필터

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6740854B2 (ja) 2016-10-24 2020-08-19 Tdk株式会社 積層コモンモードフィルタ
JP6879275B2 (ja) * 2017-11-29 2021-06-02 株式会社村田製作所 電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141827A (ja) * 2008-12-15 2010-06-24 Murata Mfg Co Ltd ノイズフィルタ
JP2015228438A (ja) * 2014-06-02 2015-12-17 Tdk株式会社 積層コイル部品
KR20160057916A (ko) * 2014-11-14 2016-05-24 주식회사 아모텍 회로 보호 소자
KR101735599B1 (ko) * 2015-11-11 2017-05-16 주식회사 모다이노칩 회로 보호 소자
KR20170093537A (ko) * 2016-02-05 2017-08-16 주식회사 아모텍 차동 및 공통 모드 겸용 필터

Also Published As

Publication number Publication date
KR102740377B1 (ko) 2024-12-09
KR20230067946A (ko) 2023-05-17
US20250007483A1 (en) 2025-01-02

Similar Documents

Publication Publication Date Title
WO2017146394A1 (ko) 연성회로기판
WO2020009539A1 (ko) 콤보 안테나 모듈
WO2017138745A1 (ko) 연성회로기판
WO2018117718A1 (en) Sound bar apparatus having detachable sound transducer
WO2023085698A1 (ko) 적층형 공통 모드 필터
WO2022108036A1 (ko) 기판 커넥터
WO2023234695A1 (ko) 하이브리드 안테나 기판
WO2021194240A1 (ko) 무선 전력 송수신용 안테나 모듈
WO2021071144A1 (ko) 적층형 공통 모드 필터
WO2024071722A1 (ko) 적층형 공통 모드 필터
WO2024128785A1 (ko) 동작 대역폭을 가지고, 유연하고 얇은 28 ghz 및 77 ghz용 메타물질 흡수체의 단위셀 및 이를 포함하는 메타물질 흡수체
WO2018034483A1 (ko) 근거리 통신용 안테나 모듈
WO2020022698A1 (ko) 벤딩 내구성이 향상된 전송선로
WO2023080607A1 (ko) 적층형 공통 모드 필터
WO2020145590A1 (ko) 도파관 필터
WO2023101446A1 (ko) 커플러
WO2020204437A1 (ko) 평판형 변압기
WO2024071719A1 (ko) 적층형 공통 모드 필터
WO2025095218A1 (ko) 위상 천이기
WO2024049071A1 (ko) 적층형 공통 모드 필터
WO2019035559A1 (ko) 복합 소자 제조 방법 및 이에 의해 제조된 복합 소자
WO2024096551A1 (ko) 적층형 공통 모드 필터
WO2018012701A1 (ko) 접이식 개구결합 급전 패치 안테나 및 이의 제조 방법
WO2024049072A1 (ko) 적층형 공통 모드 필터
WO2021261833A1 (ko) 안테나모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22893119

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18708354

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 22893119

Country of ref document: EP

Kind code of ref document: A1