WO2023080433A1 - 커런트 미러 회로 및 이를 포함하는 뉴로모픽 장치 - Google Patents

커런트 미러 회로 및 이를 포함하는 뉴로모픽 장치 Download PDF

Info

Publication number
WO2023080433A1
WO2023080433A1 PCT/KR2022/013961 KR2022013961W WO2023080433A1 WO 2023080433 A1 WO2023080433 A1 WO 2023080433A1 KR 2022013961 W KR2022013961 W KR 2022013961W WO 2023080433 A1 WO2023080433 A1 WO 2023080433A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
terminal
current mirror
mirror circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2022/013961
Other languages
English (en)
French (fr)
Inventor
박병국
박종혁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SNU R&DB Foundation
Original Assignee
Seoul National University R&DB Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220072160A external-priority patent/KR20230065141A/ko
Application filed by Seoul National University R&DB Foundation filed Critical Seoul National University R&DB Foundation
Priority to US17/978,733 priority Critical patent/US20230135734A1/en
Publication of WO2023080433A1 publication Critical patent/WO2023080433A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Definitions

  • I out real is the actual current value flowing through the output terminal of the current mirror 100
  • V DD is the power supply voltage value
  • V n1 is the first node voltage value
  • G 2 is the transconductance of the second switching element S2 ( transconductance) value.
  • the neuromorphic device includes a synapse 300, a first current mirror circuit 100, a compensation circuit 200, a second current mirror circuit 120, a capacitor (C mem ) and Any one or more of the ignition units 400 may be included.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Neurology (AREA)
  • Software Systems (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • General Health & Medical Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 개시의 일 실시예는 커런트 미러 회로 및 이를 포함하는 뉴로모픽 장치에 관한 것으로서, 보상 회로를 이용하여 커런트 미러 회로에 이상적인 전류값을 흐르게 하며, 입력 노드의 전압이 증가하여도 커런트 미러 회로의 선형성을 향상시킬 수 있는 커런트 미러 회로 및 이를 포함하는 뉴로모픽 장치를 제공한다.

Description

커런트 미러 회로 및 이를 포함하는 뉴로모픽 장치
본 개시의 실시예는 커런트 미러 회로에 관한 것으로서, 보다 상세하게는 뉴로모픽 장치에 적용될 수 있는 커런트 미러 회로에 관한 것이다.
최근 인공신경망에 기반한 컴퓨팅 기술이 발전함과 더불어, 스파이킹 뉴럴 네트워크(Spiking Neural Network, SNN)에 대한 연구 개발도 활발하게 이루어지고 있다. 스파이킹 뉴럴 네트워크는 실제 생물학적 신경계의 모방(기억, 학습, 추론에 대한 개념)으로부터 시작되었지만, 유사한 네트워크 구조를 채택할 뿐, 신호 전달 및 정보 표현 방법, 학습 방법 등 다양한 측면에서 실제 생물학적 신경계와는 차이점이 있다.
한편, 실제 신경계와 거의 동일하게 동작하는 하드웨어 기반 SNN은 아직 기존의 뉴럴 네트워크를 뛰어넘는 성능을 보이는 학습 방법이 개발되지 않아, 실제 산업에서 사용되고 있는 사례는 드물다. 하지만 기존 뉴럴 네트워크를 사용하여 시냅스 가중치를 도출하고 이를 활용해 SNN 방식으로 추론한다면, 높은 정확도와 동시에 초저전력 컴퓨팅 시스템을 구현할 수 있어, 이에 대한 연구가 활발히 진행되고 있다.
이러한 SNN을 비롯한 뉴럴 네트워크를 하드웨어로 구현하기 위해, 커런트 미러(Current mirror) 회로가 사용될 수 있다. 도 1에 도시된 바와 같이, 종래의 커런트 미러 회로는 모스펫(MOSFET) 2개를 이용하여 구현된다. 종래의 커런트 미러 회로는 흘려줘야 하는 전류의 값이 증가할수록, 입력 노드의 전압이 올라가게 된다.
커런트 미러 회로의 입력 노드 전압이 증가함에 따라, 커런트 미러 회로에서 생성되어야하는 이상적인 전류값보다 작은 전류값이 생성되게 된다. 따라서, 종래의 커런트 미러 회로의 경우, 입력 노드의 전압이 증가함에 따라 선형성이 나빠지게 된다. 이에 따라, 뉴럴 네트워크를 하드웨어적으로 구현한 뉴로모픽 장치에 일반적인 커런트 미러 회로를 적용하기에는 어려움이 있다.
본 개시의 실시예에 따른 커런트 미러 회로 및 이를 포함하는 뉴로모픽 장치는 입력 노드의 전압이 증가하여도 커런트 미러 회로의 선형성을 향상시키기 위한 것이다.
다만, 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 개시의 실시예에 따른 커런트 미러 회로는, 제1 단자에 전원 전압이 인가되고, 제2 단자는 접지되며, 상기 제1 단자와 다이오드 접속된 제3 단자를 포함하는 제1 스위칭 소자, 제2 단자가 접지되고, 제3 단자가 상기 제1 스위칭 소자의 제3 단자와 접속되는 제2 스위칭 소자 및 상기 제2 스위칭 소자에 병렬 접속된 보상회로를 포함하되, 상기 보상 회로는, 상기 전원 전압에 대응하는 커런트 미러 회로의 이상적인 전류값과 커런트 미러 회로에 흐르는 실제 전류값의 차이값만큼의 전류를 보상하여, 커런트 미러 회로에 상기 전원 전압에 대응하는 이상적인 전류값이 흐르도록 한다.
또한, 본 개시의 실시예에 따른 보상회로는, 제1 단자가 상기 제2 스위칭 소자의 제1 단자와 접속되고, 제2 단자는 접지되며, 제3 단자는 상기 제1 스위칭 소자의 제3 단자와 상기 제2 스위칭 소자의 제3 단자의 접속노드에 접속되는 하나 이상의 제3 스위칭 소자를 포함한다.
본 개시의 실시예에 따른 커런트 미러 회로 및 이를 포함하는 뉴로모픽 장치는 입력 노드의 전압이 증가하여도 커런트 미러 회로의 선형성을 향상시킬 수 있다.
도 1은 종래의 커런트 미러 회로의 회로도이다.
도 2는 본 개시의 실시예에 따른 커런트 미러 회로의 개념도이다.
도 3은 본 개시의 실시예에 따른 커런트 미러 회로의 회로도이다.
도 4는 본 개시의 실시예에 따른 커런트 미러 회로의 특성 그래프이다.
도 5는 본 개시의 실시예에 따른 보상 회로의 보상 전류 그래프이다.
도 6는 본 개시의 실시예에 따른 커런트 미러 회로가 적용된 뉴로모픽 장치의 회로도이다.
아래에서는 첨부한 도면을 참조하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 개시의 실시예를 상세히 설명한다. 그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 개시를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 개시의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도 2 및 도 3을 참조하여 본 개시의 실시예에 따른 커런트 미러 회로를 설명한다.
도 2에 도시된 바와 같이 본 개시의 실시예에 따른 커런트 미러 회로(1)는 종래의 커런트 미러(100)에 보상 회로(200)가 추가된 구조를 가진다. 보상 회로(200)는 커런트 미러(100)와 병렬 연결되며, 입력 노드(n1)의 전압 변화에 따라 왜곡되는 커런트 미러(100)의 전류량(이상적인 전류 값- 실제 흐르는 전류 값)만큼의 보상 전류를 흘려주어 커런트 미러(100)의 선형성을 향상시킨다.
커런트 미러(100)에서, 컨덕턴스부(G, 110)는 제1 노드(n1)에 연결된 구성의 컨덕턴스 값에 대응될 수 있다. 따라서, 컨덕턴스부 (110)는 제1 노드에 연결된 회로, 장치의 컨덕턴스 값을 의미할 수 있다.
본 개시의 실시예에 따른 커런트 미러 회로(1)는 제1 스위칭 소자(S1)와 제2 스위칭 소자(S2) 및 보상 회로를 포함한다. 제1 스위칭 소자(S1)는 제1 단자에 전원 전압이 인가되고, 제2 단자는 접지되며, 상기 제1 단자와 다이오드 접속된 제3 단자를 포함한다. 제2 스위칭 소자(S2)는 제2 단자가 접지되고, 제3 단자가 상기 제1 스위칭 소자의 제3 단자와 접속된다.
제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2)는 모스펫(MOSFET) 소자 또는 NMOS소자를 이용할 수 있다. 하지만, 본 개시가 이에 제한되는 것은 아니며 다른 형태의 스위칭 소자를 사용하는 것도 가능하다.
제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2)로 NMOS가 사용되는 경우, 제1 스위칭 소자(S1)는, 제1 노드(n1)에 연결된 드레인, 제1 노드(n1)에 연결된 게이트, 및 접지에 연결된 소스를 포함한다. 제2 스위칭 소자(S2)는 제1 노드(n1)에 연결되는 게이트, 제2 노드(n2)에 연결되는 드레인, 및 접지에 연결된 소스를 포함한다.
이와 같이, 제1 스위칭 소자(S1)와 제2 스위칭 소자(S2)는 각각의 게이트와 소스 가 동일한 전압값을 가지게 된다. 따라서, 제1 스위칭 소자(S1)와 제2 스위칭 소자(S2)의 W(채널 폭) 의 비에 따라 전류를 복사하게 된다.
하지만, 본 개시의 실시예에 따른 커런트 미러(100)의 구체적인 회로 구성은 예시적인 것으로서, 종래에 알려진 다른 형태의 회로를 통해서도 구현될 수 있다.
보상 회로(200)는 제2 스위칭 소자(S2)에 병렬 접속된 것으로서, 전원 전압에 대응하는 커런트 미러(100)의 이상적인 전류값과 커런트 미러(100)에 흐르는 실제 전류값의 차이값만큼의 전류를 보상하여, 커런트 미러(100)에 전원 전압에 대응하는 이상적인 전류값이 흐르도록 한다.
보상 회로(200)는 제2 스위칭 소자(S2)에 병렬로 연결되는 제3 스위칭 소자(S3)를 포함할 수 있다. 제3 스위칭 소자(S3)는 제1 단자가 상기 제2 스위칭 소자의 제1 단자와 접속되고, 제2 단자는 접지되며, 제3 단자는 상기 제1 스위칭 소자의 제3 단자와 상기 제2 스위칭 소자의 제3 단자의 접속노드에 접속된다.
제3 스위칭 소자(S3)는 모스펫(MOSFET) 소자 또는 NMOS를 이용할 수 있다. 하지만, 본 개시가 이에 제한되는 것은 아니며 다른 형태의 스위칭 소자를 사용하는 것도 가능하다.
보상 회로(200)가 NMOS 소자를 이용하는 경우, 제3 스위칭 소자(S3)는 제1 노드(n1)에 연결된 게이트, 제2 노드(n2)에 연결된 드레인, 및 접지에 연결된 소스를 포함한다.
이 때, 커런트 미러(100)를 구성하는 제1 스위칭 소자(S1)와 제2 제 스위칭 소자(S2)는 숏 채널(Short Channel)을 가지며, 제3 스위칭 소자(S3)는 롱 채널(Long Channel)을 가질 수 있다.
또한, 보상 회로(200)는 커런트 미러(100)에 1개의 스위칭 소자가 병렬로 연결되는 구조 이외에도, 커런트 미러(100)에 복수개의 스위칭 소자가 병렬로 연결되는 구조를 포함할 수 있다. 따라서, 제3 스위칭 소자(S3)는 복수개의 스위칭 소자를 의미할 수 있다.
커런트 미러(100)로 입력되는 전류(Iin)의 값이 증가하는 경우, 제1 노드(n1)의 전압이 상승한다. 제1 노드(n1)의 전압이 상승하는 경우에도 보상 회로(200)가 전류의 왜곡 값을 추가로 흘려주기 때문에 커런트 미러 회로(1)의 선형성을 향상시킬 수 있다.
즉, 보상 회로는 전원 전압에 대응하는 커런트 미러 회로의 이상적인 전류값과 커런트 미러 회로에 흐르는 실제 전류값의 차이값만큼의 전류를 보상하여, 커런트 미러 회로에 전원 전압에 대응하는 이상적인 전류값이 흐르도록 한다.
따라서, 본 개시의 실시예에 따른 커런트 미러 회로(1)는 전원 전압에 대응하는 이상적인 전류값을 생성하기 때문에, 전력 소모 측면에서도 이상적인 전력 소모가 가능하다.
이하, 도 4를 참조하여 본 개시의 실시예에 따른 커런트 미러 회로(1)의 선형성을 설명한다.
도 4는, 커런트 미러 회로의 이상적인 전류 특성(Ideal), 본 개시의 실시예에 따른 커런트 미러 회로(1)의 전류 특성(Compensated), 종래 커런트 미러 회로(100)의 전류 특성(Uncompensated)을 나타낸다.
도 4에 도시된 바와 같이, 종래의 커런트 미러 회로(100)는 이상적인 전류(Ideal Current)의 값이 증가하는 경우, 이상적인 전류(Ideal Current)와 생성되는 전류(Drain Current)의 값 사이의 선형성이 감소하게 된다.
본 개시의 실시예에 따른 커런트 미러 회로(1)는 보상 회로(200)가 연결되어 왜곡된 전류의 값을 보상할 수 있다. 따라서, 이상적인 전류(Ideal Current)의 값이 증가하는 경우에도, 이상적인 전류(Ideal Current)와 생성되는 전류(Drain Current)의 값 사이의 선형성이 유지된다.
이하, 도 5를 참조하여, 본 개시의 실시예에 따른 보상 회로(200)의 보상 전류를 나타낸다.
도 5에 도시된 바와 같이, 제1 노드(n1)의 전압은 0.3V 에서 0.8V 범위로 조절될 수 있다. 도 5의 그래프는 제1 노드(n1)의 전압에 따른 커런트 미러 회로의 이상적인 전류값과 실제 전류값의 차이를 나타낸다. 즉, 제1 노드(n1)의 전압이 증가하는 경우 커런트 미러 회로(100)의 이상적인 전류값과 실제 전류 값의 차이는 증가한다.
따라서, 보상 회로(200)는 도 5에 도시된 이상적인 전류값과 실제 전류 값의 차이만큼의 보상 전류를 흐르게 한다. 즉, 보상 회로(200)는 제1 노드(n1)의 전압값이 증가할수록 더 많은 보상 전류를 흐르게 하여 커런트 미러 회로(1)의 선형성을 향상 시킬 수 있다.
구체적으로, 본 개시의 실시예에 따른 커런트 미러 회로(1)의 동작은 아래의 수학식을 이용하여 표현될 수 있다. 먼저, 수학식 1을 이용하여 커런트 미러(100)에 흘러야 하는 이상적인 전류값을 도출할 수 있다. 그리고, 수학식 2를 이용하여 커런트 미러(100)에 흐르는 실제 전류값을 도출할 수 있다.
[수학식 1]
Figure PCTKR2022013961-appb-img-000001
여기서, Iin, ideal은 커런트 미러 회로(100)의 입력단에 흘러야 하는 이상적인 전류값, VDD는 전원 전압값, Vth은 제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2)의 문턱 전압값(Threshold voltage), G는 제1 노드에 연결된 장치 또는 회로의 컨덕턴스 값을 의미한다.
[수학식 2]
Figure PCTKR2022013961-appb-img-000002
여기서, Iin, real은 커런트 미러 (100)의 입력단에 흐르는 실제 전류값, VDD는 전원 전압값, Vn1은 제1 노드 전압값, G1은 제1 스위칭 소자(S1)의 트랜스 컨덕턴스(transconductance)값이다. 수학식 2에서 제1 노드 전압값을 구하면 다음의 수학식 3과 같다.
[수학식 3]
Figure PCTKR2022013961-appb-img-000003
수학식 3을 수학식 2에 대입하고, 수학식 1을 이용하면 다음의 수학식 4를 도출할 수 있다.
[수학식 4]
Figure PCTKR2022013961-appb-img-000004
여기서, Iin, max은 커런트 미러(100)의 입력단에 흐르는 최대 전류값으로 다음의 수학식 5를 이용하여 도출될 수 있다.
[수학식 5]
Figure PCTKR2022013961-appb-img-000005
입력 전류값(Iin, max)을 도출하는 방식과 동일한 방식을 이용하여, 출력 전류값(Iout, max)에 관한 아래의 수학식 6을 도출할 수 있다.
[수학식 6]
Figure PCTKR2022013961-appb-img-000006
Figure PCTKR2022013961-appb-img-000007
Figure PCTKR2022013961-appb-img-000008
Figure PCTKR2022013961-appb-img-000009
여기서, Iout, real은 커런트 미러(100)의 출력단에 흐르는 실제 전류값, VDD는 전원 전압값, Vn1은 제1 노드 전압값, G2은 제2 스위칭 소자(S2)의 트랜스 컨덕턴스(transconductance)값이다.
따라서, 이상적으로 흘려주어야 하는 전류와 실제 흐르는 전류값의 차이만큼 보상을 해야한다. 보상 전류값(Icompensation)을 도출하기 위해서 아래의 수학식 7을 이용할 수 있다.
[수학식 7]
Figure PCTKR2022013961-appb-img-000010
또한, 수학식 7을 2차식으로 근사하면, 아래의 수학식 8을 도출할 수 있다. 따라서, 롱 채널(Long Channel) 모스펫(MOSFET)을 보상회로로 사용할 수 있다.
[수학식 8]
Figure PCTKR2022013961-appb-img-000011
여기서, G3은 보상회로에 포함된 제3 스위칭 소자(S3)의 트랜스 컨덕턴스(transconductance)값이다.
이와 같이, 보상 회로는 커런트 미러 회로의 이상적인 전류값과 커런트 미러 회로에 흐르는 실제 전류값의 차이값만큼의 전류를 보상하여, 커런트 미러 회로에 이상적인 전류값이 흐르도록 할 수 있다.
이하, 도 6을 참조하여, 본 개시의 실시예에 따른 커런트 미러 회로가 적용된 뉴로모픽 장치의 구조를 설명한다.
뉴로모픽 장치는 커런트 미러 회로의 입력단에 연결되는 시냅스(300), 커런트 미러 회로의 출력단에 연결되는 발화부(400)를 포함할 수 있다.
시냅스(300) 는 복수의 시냅스 소자를 포함하는 시냅스 어레이 형태로 구현되며, 실질적으로 동일한 형태를 갖도록 구현될 수 있다. 시냅스 어레이는 뇌의 시냅스와 동일한 기능을 발휘하도록 구현된 것으로, 통상적으로는 비휘발성 메모리 소자에 기반하여 구현되고 있다.
시냅스 어레이는 복수의 시냅스 셀과 대응하는 것으로, 소정의 가중치를 각각 저장하고 있다. 시냅스 어레이에는 전단 뉴런 회로와 후단 뉴런 회로가 결합되는데, 전단 뉴런 회로와 후단 뉴런 회로의 개수의 곱에 해당하는 시냅스 셀을 포함할 수 있다.
시냅스 어레이에 대하여 가중치를 저장하는 동작이나, 저장된 가중치를 독출하는 과정은, 일반적인 비휘발성 메모리 소자에서 수행되는 프로그램 동작 또는 독출동작과 마찬가지 원리를 통해 수행된다. 여기서, 가중치라 함은 인공 신경망 모형을 나타내는 퍼셉트론 구조 등에서 입력 신호에 곱해지는 가중치(weight)를 의미하며, 추가적으로 입력이 1인 특별한 가중치인 바이어스(bias)를 포함하는 개념으로서 정의한다.
커런트 미러(100)는 시냅스(300)를 통해 전달되는 신호를 커패시터 등과 같은 충전 소자에 축적한다. 발화부(400)는 충전 소자의 충전 전압이 일정 레벨 이상이 되면 스파이크를 발생시키게 된다.
상술한 바와 같이, 커런트 미러(100)에 보상 회로(200)를 병렬 연결함에 따라 커런트 미러(100)의 선형성을 향상시킬 수 있다. 따라서, 뉴로모픽 장치의 동작 정확도 및 성능 또한 향상시킬 수 있다.
구체적으로 도 6에 도시된 바와 같이, 뉴로모픽 장치는 시냅스(300), 제1 커런트 미러 회로(100), 보상 회로(200), 제2 커런트 미러 회로(120), 커패시터(Cmem) 및 발화부(400) 중 어느 하나 이상을 포함할 수 있다.
시냅스(300)는, 제1 커런트 미러 회로(100)의 입력단인 제1 노드(n1)에 연결된다. 제1 커런트 미러 회로(100)는 제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2)를 포함한다. 따라서, 시냅스(300)의 출력단이 제1 스위칭 소자(S1)의 제1 단자에 접속된다.
제1 스위칭 소자(S1)은, 제1 단자가 시냅스(300)의 출력단에 접속되고, 제 2단자는 접지되며, 제 1 단자와 다이오드 접속된 제 3 단자를 포함한다. 제2 스위칭 소자(S2)는 제2 단자가 접지되고, 제3 단자가 상기 제1 스위칭 소자의 제3 단자와 접속된다.
상술한 바와 같이, 제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2)는 모스펫 소자 또는 NMOS가 이용될 수 있다. 제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2)가 NMOS 소자를 이용하는 경우, 제1 스위칭 소자(S1)는 제1 드레인 단자와 제1 게이트 단자가 제1 노드(n1)에 연결되고 제1 소스 단자는 접지에 연결된다. 제2 스위칭 소자(S2)는, 제2 게이트 단자가 제1 노드(n1)에 연결되고, 제2 드레인 단자가 제2 노드(n2)에 연결되고, 제2 소드 단자는 접지에 연결된다.
보상 회로(200)는 제2 스위칭 소자(S2)와 병렬 연결되는 제3 스위칭 소자(S3)를 포함할 수 있다. 제3 스위칭 소자(S3)는 제1 커런트 미러 회로(100)와 동일한 스위칭 소자가 이용될 수 있다. 따라서, 제3 스위칭 소자(S3)는 모스펫(MOSFET) 소자 또는 NMOS소자가 이용될 수 있다.
보상 회로(200)가 NMOS 소자를 이용하는 경우, 제3 스위칭 소자(S3)는, 제3 게이트 단자가 제1 노드(n1)에 연결되고, 제3 드레인 단자는 제2 노드(n1)에 연결되며, 제3 소스 단자는 접지에 연결된다.
이 때, 커런트 미러(100)를 구성하는 제1 스위칭 소자(S1)와 제2 제 스위칭 소자(S2) 는 숏 채널(Short Channel)을 가지며, 제3 스위칭 소자(S3)는 롱 채널(Long Channel)을 가질 수 있다.
또한, 제3 스위치 소자(S3)는 한 개의 스위칭 소자가 아닌 복수개의 스위칭 소자를 의미할 수 있다. 즉, 보상 회로(200)는 한 개의 스위칭 소자로 구성되는 것뿐만 아니라, 복수개의 스위칭 소자가 병렬로 연결되는 구조를 포함할 수 있다.
제2 커런트 미러 회로(120)는 제1 커런트 미러 회로(100)의 출력단과 연결된다. 제2 커런트 미러 회로(120)는 제1 커런트 미러 회로(100)의 제2 스위칭 소자(S2)에 흐르는 전류가 입력되는 제3 스위칭 소자(S3) 및 제3 스위칭 소자(S3)의 전류가 복사되어 흐르는 제4 스위칭 소자(S4)를 포함할 수 있다.
제4 스위칭 소자(S4) 및 제5 스위칭 소자(S5)는 제1 커런트 미러 회로(100)에 사용되는 스위칭 소자와 다른 타입의 스위칭 소자가 사용된다. 따라서, 제4 스위칭 소자(S4) 및 제5 스위칭 소자(S5)는 PMOS를 이용할 수 있다. 하지만, 본 개시가 이에 제한되는 것은 아니며 다른 형태의 스위칭 소자를 사용하는 것도 가능하다.
제4 스위칭 소자(S4) 및 제5 스위칭 소자(S5)가 PMOS 소자를 이용하는 경우, 제4 스위칭 소자(S4)는 제4 드레인 단자가 전압원(VDD)에 연결되며, 제4 게이트 단자와 제4 소스 단자가 제2 노드(n2)에 연결된다. 제5 스위칭 소자(S5)는, 제5 드레인 단자가 전압원(VDD)에 연결되며, 제5 게이트 단자가 제2 단자(n2)에 연결되고, 제5 소스 단자는 제3 노드(n3)에 연결된다.
커패시터(Cmem)는 시냅스(300)의 출력 신호를 축적하여 저장할 수 있다. 구체적으로, 시냅스(300)의 출력 신호가 제1 커런트 미러 회로(100) 및 제2 커런트 미러 회로(120)를 통해 커패시터(Cmem)에 축적될 수 있다. 즉, 커패시터(Cmem)는, 시냅스 어레이의 출력 전류를 축적할 수 있다.
커패시터(Cmem)는 일단이 제2 커런트 미러 회로(120)의 출력단에 접속하고, 타단은 접지된다. 즉, 커패시터(Cmem)는 일단이 제3 노드(n3)에 연결되고 타단이 접지에 연결된다.
발화부(400)는 커패시터(Cmem)의 충전 전압이 일정 레벨 이상이 되면 스파이크를 발생시켜 다음 뉴런 회로로 전달할 수 있다. 발화부(400) 및 다음 뉴런 회로의 시냅스는, 제3 노드에 직렬로 연결된다. 즉, 발화부(400)는 입력단이 제2 커런트 미러 회로(120)의 출력단에 접속하고, 타단은 다음 뉴런 회로의 시냅스와 접속된다.
이와 같이, 뉴로모픽 장치 또는 SNN 회로에 있어서, 시냅스 각각에 저장되어 있는 가중치 값과 입력 값을 곱한 가중치 합을 커런트 미러 회로를 이용하여 흘려줄 때, 커런트 미러 회로(100)에 보상 회로(200)가 추가됨에 따라 이상적인 전류값을 커런트 미러 회로에서 흐르게 할 수 있다. 따라서, 뉴로모픽 장치 또는 SNN 회로의 동작 정확도 및 성능을 향상 시킬 수 있다,
본 개시의 일 실시예는 컴퓨터에 의해 실행되는 프로그램 모듈과 같은 컴퓨터에 의해 실행가능한 명령어를 포함하는 기록 매체의 형태로도 구현될 수 있다. 컴퓨터 판독 가능 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 가용 매체일 수 있고, 휘발성 및 비휘발성 매체, 분리형 및 비분리형 매체를 모두 포함한다. 또한, 컴퓨터 판독가능 매체는 컴퓨터 저장 매체를 포함할 수 있다. 컴퓨터 저장 매체는 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비휘발성, 분리형 및 비분리형 매체를 모두 포함한다.
본 개시의 방법 및 시스템은 특정 실시예와 관련하여 설명되었지만, 그것들의 구성 요소 또는 동작의 일부 또는 전부는 범용 하드웨어 아키텍쳐를 갖는 컴퓨터 시스템을 사용하여 구현될 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
발명의 실시를 위한 형태는 상술한 발명의 실시를 위한 최선의 형태와 같다.
본 개시는 뉴로모픽 장치 기술로서 뉴로모픽 관련 산업에 이용 가능하므로, 산업상 이용가능성을 갖는다.
[부호의 설명]
1: 커런트 미러 회로
100: 제1 커런트 미러 회로
200: 보상 회로
300: 시냅스
400: 발화부

Claims (7)

  1. 커런트 미러 회로에 있어서,
    제1 단자에 전원 전압이 인가되고, 제2 단자는 접지되며, 상기 제1 단자와 다이오드 접속된 제3 단자를 포함하는 제1 스위칭 소자;
    제2 단자가 접지되고, 제3 단자가 상기 제1 스위칭 소자의 제3 단자와 접속되는 제2 스위칭 소자 및
    상기 제2 스위칭 소자에 병렬 접속된 보상 회로를 포함하되,
    상기 보상 회로는, 상기 전원 전압에 대응하는 커런트 미러 회로의 이상적인 전류값과 커런트 미러 회로에 흐르는 실제 전류값의 차이값만큼의 전류를 보상하여, 커런트 미러 회로에 상기 전원 전압에 대응하는 이상적인 전류값이 흐르도록 하는, 커런트 미러 회로.
  2. 제1항에 있어서,
    상기 보상 회로는,
    제1 단자가 상기 제2 스위칭 소자의 제1 단자와 접속되고, 제2 단자는 접지되며, 제3 단자는 상기 제1 스위칭 소자의 제3 단자와 상기 제2 스위칭 소자의 제3 단자의 접속노드에 접속되는 하나 이상의 제3 스위칭 소자를 포함하는, 커런트 미러 회로.
  3. 제2항에 있어서,
    상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는 모스펫(MOSFET) 소자를 포함할 수 있으며,
    상기 제1 스위칭 소자 및 상기 제2 스위칭 소자는 숏 채널(Short Channel)을 가지며, 상기 제3 스위칭 소자는 롱 채널(Long Channel)을 가지는, 커런트 미러 회로.
  4. 뉴로모픽 장치에 있어서,
    시냅스, 제1 커런트 미러 회로, 제2 커런트 미러 회로, 커패시터및 발화부를 포함하며,
    상기 제 1 커런트 미러 회로는 제 1 단자에 상기 시냅스의 출력단이 접속되고, 제 2단자는 접지되며, 상기 제 1 단자와 다이오드 접속된 제 3 단자를 포함하는 제 1 스위칭 소자;
    제 2 단자가 접지되고, 제 3 단자가 상기 제 1 스위칭 소자의 제 3 단자와 접속되는 제2 스위칭 소자 및
    상기 제 2 스위칭 소자에 병렬 접속된 보상 회로를 포함하되,
    상기 보상 회로는, 전원 전압에 대응하는 커런트 미러 회로의 이상적인 전류값과 커런트 미러 회로에 흐르는 실제 전류값의 차이값만큼의 전류를 보상하여, 커런트 미러 회로에 상기 전원 전압에 대응하는 이상적인 전류값이 흐르도록 하는, 뉴로모픽 장치.
  5. 제4항에 있어서,
    상기 보상 회로는,
    제1 단자가 상기 제2 스위칭 소자의 제1 단자와 접속되고, 제2 단자는 접지되며, 제3 단자는 상기 제1 스위칭 소자의 제3 단자와 상기 제2 스위칭 소자의 제3 단자의 접속노드에 접속되는 하나 이상의 제3 스위칭 소자
    를 포함하는, 뉴로모픽 장치.
  6. 제5항에 있어서,
    상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는 모스펫(MOSFET) 소자를 포함할 수 있으며,
    상기 제1 스위칭 소자 및 상기 제2 스위칭 소자는 숏 채널(Short Channel)을 가지며, 상기 제3 스위칭 소자는 롱 채널(Long Channel)을 가지는, 뉴로모픽 장치.
  7. 제4항에 있어서,
    상기 제2 커런트 미러 회로는,
    상기 제1 커런트 미러 회로의 제2 스위칭 소자에 흐르는 전류가 입력되는 제3 스위칭 소자 및
    상기 제3 스위칭 소자의 전류가 복사되어 흐르는 제4 스위칭 소자를 포함하는, 뉴로모픽 장치.
PCT/KR2022/013961 2021-11-04 2022-09-19 커런트 미러 회로 및 이를 포함하는 뉴로모픽 장치 Ceased WO2023080433A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/978,733 US20230135734A1 (en) 2021-11-04 2022-11-01 Current mirror circuit and neuromorphic device including same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210150804 2021-11-04
KR10-2021-0150804 2021-11-04
KR10-2022-0072160 2022-06-14
KR1020220072160A KR20230065141A (ko) 2021-11-04 2022-06-14 커런트 미러 회로 및 이를 포함하는 뉴로모픽 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/978,733 Continuation US20230135734A1 (en) 2021-11-04 2022-11-01 Current mirror circuit and neuromorphic device including same

Publications (1)

Publication Number Publication Date
WO2023080433A1 true WO2023080433A1 (ko) 2023-05-11

Family

ID=86241275

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/013961 Ceased WO2023080433A1 (ko) 2021-11-04 2022-09-19 커런트 미러 회로 및 이를 포함하는 뉴로모픽 장치

Country Status (2)

Country Link
KR (1) KR102683553B1 (ko)
WO (1) WO2023080433A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010104198A (ko) * 2000-05-12 2001-11-24 다니구찌 이찌로오, 기타오카 다카시 트랜지스터를 구비하는 고전압 스위치 회로 및 그를구비하는 반도체 기억 장치
KR20030000478A (ko) * 2001-06-25 2003-01-06 주식회사 하이닉스반도체 듀얼 모드 전압 레벨 검출장치
KR20070026041A (ko) * 2005-08-30 2007-03-08 산요덴키가부시키가이샤 정전류 회로
KR20170091039A (ko) * 2016-01-29 2017-08-08 에스아이아이 세미컨덕터 가부시키가이샤 전압 전류 변환 회로 및 이것을 구비한 스위칭 레귤레이터
KR102092233B1 (ko) * 2018-07-12 2020-03-23 서울대학교 산학협력단 뉴런 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010104198A (ko) * 2000-05-12 2001-11-24 다니구찌 이찌로오, 기타오카 다카시 트랜지스터를 구비하는 고전압 스위치 회로 및 그를구비하는 반도체 기억 장치
KR20030000478A (ko) * 2001-06-25 2003-01-06 주식회사 하이닉스반도체 듀얼 모드 전압 레벨 검출장치
KR20070026041A (ko) * 2005-08-30 2007-03-08 산요덴키가부시키가이샤 정전류 회로
KR20170091039A (ko) * 2016-01-29 2017-08-08 에스아이아이 세미컨덕터 가부시키가이샤 전압 전류 변환 회로 및 이것을 구비한 스위칭 레귤레이터
KR102092233B1 (ko) * 2018-07-12 2020-03-23 서울대학교 산학협력단 뉴런 회로

Also Published As

Publication number Publication date
KR20230104572A (ko) 2023-07-10
KR102683553B1 (ko) 2024-07-10

Similar Documents

Publication Publication Date Title
US7859223B2 (en) Battery montoring apparatus and daisy chain interface suitable for use in a battery monitoring apparatus
WO2020141768A1 (ko) 절연저항 측정 장치 및 방법
WO2015008902A1 (en) Fingerprint recognition sensor capable of sensing fingerprint using optical and capacitive method
WO2022163996A1 (ko) 자기주의 기반 심층 신경망 모델을 이용한 약물-표적 상호작용 예측 장치 및 그 방법
WO2020101457A2 (ko) 지도학습기반의 합의 진단방법 및 그 시스템
WO2023211029A1 (ko) 뉴런 회로
WO2022145829A1 (ko) 잠재인자에 기반한 협업 필터링을 사용하여 사용자의 정답확률을 예측하는 학습 컨텐츠 추천 시스템 및 그것의 동작방법
WO2021015386A1 (ko) 데이터 기반 강화 학습 장치 및 방법
US5001481A (en) MOS transistor threshold compensation circuit
WO2021002523A1 (ko) 뉴로모픽 장치
WO2023090837A1 (ko) 시냅스 특성 변화를 보상하는 뉴런 회로 및 뉴로모픽 장치
WO2023022298A1 (ko) 비트라인 멀티 레벨 전압 센싱 회로
WO2021054629A1 (ko) 전류 구동 디지털 아날로그 변환기
WO2025121537A1 (ko) 문턱전압 변동의 보상 기능을 갖는 인공신경망 뉴런 회로
JP3199707B2 (ja) 半導体演算回路及び演算装置
KR102683553B1 (ko) 커런트 미러 회로 및 이를 포함하는 뉴로모픽 장치
Figueroa et al. On-chip compensation of device-mismatch effects in analog VLSI neural networks
WO2020242121A1 (ko) 신경망 훈련이 가능한 시냅스 모방 소자
WO2023101255A1 (ko) 뉴로모픽 장치 및 뉴로모픽 장치에서의 변이 특성 보상 방법
US4788595A (en) Image sensor driving circuit
Shibata et al. A self-learning neural-network LSI using neuron MOSFETs
EP0349205A2 (en) Differential analog comparator
WO2024205370A1 (ko) 업데이트 셀과 이를 포함하는 뉴로모픽 회로 및 뉴로모픽 회로의 동작 방법
JPH10116309A (ja) ニューロンｍｏｓトランジスタを有する増幅器回路の中の自動調整動作点調整装置
WO2022203239A1 (ko) 싱글엔드 누적연산증폭기를 이용한 터치입력 감지장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22890169

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22890169

Country of ref document: EP

Kind code of ref document: A1