WO2023074755A1

WO2023074755A1 - 抵抗率測定システム

Info

Publication number: WO2023074755A1
Application number: PCT/JP2022/039988
Authority: WO
Inventors: 正良山田; 理行福澤
Original assignee: 国立大学法人京都工芸繊維大学
Priority date: 2021-10-29
Filing date: 2022-10-26
Publication date: 2023-05-04
Also published as: JP2023067013A

Abstract

抵抗率測定システムは、周期的な波形を有する電圧を保護電極（２３）と基板支持体（３１）との間に発生させる電圧発生部と、容量探針部（２０）を基板（Ｗ）に近接させ且つ基板（Ｗ）との間に空隙（Ｇ）が形成された状態で保護電極（２３）と基板支持体（３１）との間に電圧が印加されたときの探針電極（２１）に流れ込む電流を電圧に変換する電流電圧変換部と、電流電圧変換部から出力されるアナログ電圧を変換して得られるディジタルデータをフーリエ変換するフーリエ変換部と、フーリエ変換により得られる実数成分と虚数成分とから、振幅成分と位相成分を算出する振幅位相算出部と、実数成分、虚数成分、振幅成分および位相成分のうちの少なくとも１つの周波数依存性に基づいて抵抗率を算出する抵抗率算出部と、を備える。

Description

抵抗率測定システム

　本発明は、抵抗率測定システムに関するものである。

　ＧａＡｓ、ＩｎＰ、ＳｉＣ等の化合物半導体のうち半絶縁性を有するものは集積回路やパワーデバイスを作製するための半導体基板として広く用いられている。このような半絶縁性半導体基板（以下、基板と略称することもある。）は、融液からの引き上げ法や昇華法等で結晶成長された化合物半導体のインゴットを薄く輪切りにした後、研磨することによって製造されている。基板上に形成するFETなどの電子デバイスの特性が基板の抵抗率に大きく影響されるために、その抵抗率が所定の範囲内であり、基板全体にわたる抵抗率分布が均一であることが求められている。このために、基板の抵抗率の平均値や標準偏差値、さらには、基板全面にわたる抵抗率分布を測定することが必須となっている。

　基板の抵抗率を測定する従来方法として、基板を導電性基板支持体に載置して基板表面に導電性触子を接触させた状態で、導電性触子と導電性基板支持体との間に電圧を印加したときに流れる電流を測定する方法（例えば特許文献１参照）、また、基板表面に複数のオーミック電極を形成した状態で、４端子法にて抵抗率を測定する方法（例えば特許文献２参照）、更に、基板表面に複数の導電性のプローブを接触させた状態で、プローブ間に流れる電流を測定する方法（例えば特許文献３参照）が用いられてきた。

　しかし、これらの方法では、基板表面に導電性触子を接触したりオーミック電極を形成したりすることで、基板表面が損傷したり破壊したりするという課題があった。また、導電性触子と基板表面との界面における電気的な不安定性さ或いは半絶縁性半導体基板にオーミック電極を形成することの困難さ等により、抵抗率を高精度且つ安定して測定することができないという課題があった。更に、基板全面にわたる抵抗率分布を測定する場合、比較的長い時間を要するという課題もあった。

　これに対して、基板の損傷や破壊をしない測定方法として、容量探針を用いる非破壊測定方法がある（例えば非特許文献１、非特許文献２参照）。これらの非破壊測定方法では、導電性の基板支持体に基板の一方の面を接触した状態で載置し、導電性の探針電極とこの探針電極の側面を絶縁して取り囲む保護電極からなる容量探針を、前述の基板の他方の面に近接させた状態で、保護電極を接地電位で維持するとともに探針電極を電荷増幅器の端子に接続して擬似接地電位として、ある特定の波形を有する電圧を基板支持体に印加した時の電荷増幅器の出力端子から出力される出力電圧を測定する。

　特に、非特許文献１には、波形が単極性の単発階段波である電圧を基板支持体に印加すると、電荷増幅器の出力電圧を表す電荷量Ｑ（ｔ）について、時刻ｔ＝０における電荷量Ｑ（０）、時刻ｔ＝∞における電荷量Ｑ（∞）および時刻ｔ＝τにおける電荷量Ｑ（τ）として、方程式Ｑ（τ）＝Ｑ（∞）－（１／ｅ）(Ｑ（∞）－Ｑ（０））が成立することを理論的に導き、誘電緩和時間τから抵抗率ρが求まることが開示されている。しかしながら、電荷量Ｑ（ｔ）の実測定においては、単発階段波の立ち上がりが瞬時ではなくある程度の時間をかけて立ち上がっており、電荷増幅器も理想的なものではなく、その利得と位相には周波数依存性があるとともに直流ドリフト等にも影響される。このため、非特許文献１に開示された非破壊測定方法には、測定精度や測定時間に課題があった。特に、抵抗率ρが大きい場合、Ｑ（∞）の測定に比較的長い時間を要するとともに電荷増幅器の直流ドリフトの影響が大きくなりＱ（∞）の測定精度が低下してしまう。一方、抵抗率ρが小さい場合、単発階段波形の立ち上り時間と電荷増幅器の利得と位相の周波数依存性との影響によりＱ（０）の測定精度が低下するという課題があった。

　上述の非破壊測定方法の課題を解決するために、非特許文献２に見られるように本発明者は、基板支持体に単極性の単発階段波電圧ではなく両極性で周期的に繰り返す矩形波電圧を印加すること、さらに、電荷増幅器からの出力電圧の時間応答を解析するのではなく周波数応答を解析することを提案し、半絶縁性半導体基板の製造分野において、極めて有用な基板評価技術になることを既に示した。

特開昭６３－３３６６６号公報特開平０２－２４５７３号公報特開平０５－１６４７９５号公報

R. Stibal, J. Windscheif, W. Janz, Semicond. Sci. Technol. Vol. 6, 1991,pp. 995-1001. M. Fukuzawa, M. Yamada, Institute of Physics, Conference Series Number174, Paper presented at 29th International Symposium Compound Semiconductors, Lausanne, Switzerland, 7-10 October 2002, pp. 85-88

　しかしながら、非特許文献２には、前述の課題を解決する具体的な方法や抵抗率を測定する方法、更には、抵抗率を測定するシステムの具体的な構成が開示されていない。

　本発明は、上記事由に鑑みてなされたものであり、被測定物の抵抗率および被測定物における抵抗率分布を非破壊で高精度かつ高速に測定できる抵抗率測定システムを提供することを目的とする。

　上記目的を達成するため、本発明に係る抵抗率測定システムは、
　被測定物を支持する導電性の基板支持体と、
　柱状の探針電極と、筒状であり前記探針電極を囲繞するように配置された保護電極と、前記探針電極と前記保護電極との間に介在する筒状の絶縁体部と、を有し、前記探針電極の前記基板支持体側の端部と前記保護電極の前記基板支持体側の端部とが同一の仮想平面上に配置されている容量探針部と、
　前記保護電極を接地電位とした予め設定された設定周期の周期的な波形を有する電圧を、前記保護電極と前記基板支持体との間に発生させる電圧発生部と、
　前記容量探針部を前記基板支持体に支持された前記被測定物に近接させ且つ前記被測定物との間に空隙が形成された状態で、前記電圧発生部により前記保護電極と前記基板支持体との間に前記周期的な波形を有する電圧が印加され且つ前記探針電極を擬似接地電位に維持したときの前記探針電極に流れ込む電流を電圧に変換する電流電圧変換部と、
　前記電流電圧変換部から出力されるアナログ電圧を、前記設定周期に同期し且つ前記設定周期の１／Ｎの時間間隔でサンプリングして、ディジタルデータに変換するアナログ／ディジタル変換部と、
　前記アナログ／ディジタル変換部からのディジタルデータをフーリエ変換するフーリエ変換部と、
　前記フーリエ変換により得られる実数成分と虚数成分とから、振幅成分と位相成分を算出する振幅位相算出部と、
　前記実数成分、前記虚数成分、前記振幅成分および前記位相成分のうちの少なくとも１つの周波数依存性に基づいて、抵抗率を算出する抵抗率算出部と、を備える。

　また、本発明に係る抵抗率測定システムは、
　前記抵抗率算出部が、予め設定された前記電流電圧変換部の周波数伝達関数に基づいて、前記実数成分、前記虚数成分、前記振幅成分および前記位相成分のうちの少なくとも１つの周波数依存性に基づいて、前記抵抗率を算出する、ものであってもよい。

　また、本発明に係る抵抗率測定システムは、
　前記周波数伝達関数が、前記被測定物が前記基板支持体に支持されていない状態で、前記周期的な波形を有する電圧が前記基板支持体と前記保護電極との間に印加されたときに前記アナログ／ディジタル変換部が出力するディジタルデータをフーリエ変換して得られる実数成分と虚数成分とに基づいて求められる、ものであってもよい。

　また、本発明に係る抵抗率測定システムは、
　前記周期的な波形が、前記設定周期で変動する鋸波であってもよい。

　また、本発明に係る抵抗率測定システムは、
　前記周期的な波形が、前記設定周期で変動する矩形波であってもよい。

　また、本発明に係る抵抗率測定システムは、
　前記周期的な波形が、前記設定周期で変動する三角波であってもよい。

　また、本発明に係る抵抗率測定システムは、
　前記被測定物が、半絶縁性半導体基板であり、
　前記設定周期が、前記被測定物の誘電緩和時間より長くてもよい。

　また、本発明に係る抵抗率測定システムは、
　前記容量探針部と前記基板支持体とを相対的に移動させる移動機構と、
　前記移動機構を制御する制御部と、を更に備え、
　前記制御部は、前記被測定物の複数個所で抵抗率を測定するように前記移動機構を制御する、ものであってもよい。

　本発明によれば、容量探針部、被測定物および基板支持体が、導電性を有する探針電極、空隙、被測定物、導電性を有する基板支持体の順に並ぶように配置されるため、容量探針部が被測定物に接触しない。従って、被測定物の損傷や破壊、更に、被測定物との接触部分における電気的不安定性の影響等の課題は生じない。したがって、被測定物の抵抗率および被測定物の抵抗率分布を非破壊で且つ高精度で安定的に測定できる。

　また、本発明によれば、容量探針部の保護電極を接地電位とし探針電極を電流電圧変換部の端子に接続しているので探針電極は擬似接地電位となるため、容量探針部と基板支持体との間の電界分布は、容量探針部の保護電極の外周部分では端面効果のために不均一となる。但し、探針電極部分、即ち、容量探針部が測定する対象領域での前述の電界分布は均一であり、保護電極から探針電極に流れ込む漏れ電流などの好ましくない電流の影響も受けなくなる。従って、高精度な抵抗率測定が可能になる。

　更に、本発明によれば、電圧発生部が発生する電圧の設定周期に同期して電流電圧変換部とアナログ／ディジタル変換部を動作させるので、設定周期毎にディジタルデータの加算処理を行うことにより測定時の電気的ノイズ成分を低減することができる。従って、測定時の電気的ノイズに起因した抵抗率の測定値のばらつきを抑制できる。

　また、本発明によれば、電圧発生部が発生する電圧の設定周期の１／Ｎの時間間隔で得られたディジタルデータをフーリエ変換するので、角周波数における実数成分と虚数成分、並びに、実数成分と虚数成分とから振幅成分と位相成分とを即座に算出できる。従って、実数成分、虚数成分、振幅成分および位相成分それぞれの周波数依存性を一度で高速に算出することができるので、被測定物における直流ドリフトのような測定には好ましくない電流の発生の影響も除去できる。それ故、抵抗率測定を高速且つ高精度に行うことができる。

実施の形態に係る抵抗率測定システムの機構系の概略構成図である。実施の形態に係る容量探針部、基板、基板支持体、および絶縁支持体の配置を示す概略拡大断面図である。実施の形態に係る探針電極、空隙、基板、および基板支持体が形成する電気的等価回路図である。実施の形態に係る抵抗率測定システムの計測演算制御系のブロック図である。実施の形態に係る電圧発生部が発生する電圧の鋸波の波形の一例を示す図である。実施の形態に係る電圧発生部が発生する電圧の矩形波の波形の一例を示す図である。実施の形態に係る電圧発生部が発生する電圧の三角波の波形の一例を示す図である。実施の形態に係る矩形波応答時のサンプリング間隔とサンプリング回数と周期との関係を示す図である。

　以下、本発明を実施する場合の形態について、本発明の抵抗率測定システムの機構系と計測制御系を分けて、図面を参照して具体的に説明する。

　図１は、本発明の抵抗率測定システムの機構系の概略図である。抵抗率測定システムの機構系は、容量探針部２０と、基板Ｗと、基板支持体３１と、絶縁支持体３２と、移動機構９０と、を備える。移動機構９０は、Ｘ軸ステージ９１とＹ軸ステージ９２とＺ軸ステージ９３とを有する。Ｚ軸ステージ９３は、容量探針部２０が取り付けられた移動台（図示せず）を、矢印ＡＲ１３に示すようにＺ軸方向に沿って昇降させる。即ち、容量探針部２０は、Ｚ軸ステージ９３により上下方向に移動可能となっている。Ｘ軸ステージ９１は、絶縁支持体３２が取り付けられた移動台９１ａを矢印ＡＲ１１に示すようにＸ軸方向に沿って移動させる。Ｙ軸ステージ９２は、Ｘ軸ステージ９１が取り付けられた移動台９２ａを矢印ＡＲ１２に示すようにＹ軸方向に沿って移動させる。Ｙ軸ステージ９２は、ベース（図示せず）に固定されている。

　絶縁支持体３２は、絶縁性材料から平板状に形成されたものである。基板支持体３１は、導電性材料から平板状に形成されたものであり、絶縁支持体３２の鉛直上方に配設されている。これにより、基板支持体３１は、Ｘ軸ステージ９１とＹ軸ステージ９２とにより水平面内で移動可能となっている。そして、容量探針部２０は、探針面２４が基板Ｗの上面に対して空隙Ｇを保って、水平面内で移動することができる。

　被測定対象物である基板Ｗは、基板支持体３１の上面に載置された状態で基板支持体３１により支持される。基板Ｗの形状は一般的に円盤状の薄板であるが、他の形状のものであってもよい。

　図２は、容量探針部２０、基板Ｗ、基板支持体３１の配置を示す概略拡大断面図である。容量探針部２０は、導電性を有する円柱状の探針電極２１と、円筒状であり探針電極２１を囲繞するように配置された導電性を有する保護電極２３と、探針電極２１と保護電極２３との間に介在する円筒状の絶縁体部２２と、を有する。ここで、探針電極２１の基板支持体３１側の端部と保護電極２３の基板支持体３１側の端部とが同一の仮想平面ＶＰ１上に配置されている。言い換えると、容量探針部２０は、導電性を有する探針電極２１と導電性を有する保護電極２３と探針電極２１と保護電極２３との間に介在して絶縁する絶縁体部２２とを有する。そして、探針電極２１の基板支持体３１側の端面と保護電極２３の基板支持体３１側の端面とが同一の仮想平面ＶＰ１内に存在する探針面２４になるようにして、探針電極２１と絶縁体部２２および保護電極２３が一体に形成されている。ここで、探針電極２１の中心軸と絶縁体部２２の筒軸と保護電極２３の筒軸とが一致している。なお、探針電極２１の形状は、円柱状に限定されるものではなく、例えば角柱体或いは他の形状であってもよい。また、絶縁体部２２および保護電極２３の形状も、円筒状に限定されるものではなく、角筒状或いは他の形状であってもよい。探針電極２１、保護電極２３および基板支持体３１は、それぞれ、導線を介して端子ａ、端子ｂ、端子ｃに接続されている。

　容量探針部２０が有する探針電極２１と保護電極２３とは、後述するように、擬似的に等電位にして用いられる。したがって、保護電極２３から探針電極２１に、あるいは、その逆方向に伝わるリーク電流は流れ込まない。空隙Ｇを狭くして基板支持体３１と保護電極２３との間に電圧を印加した場合、容量探針部２０と基板Ｗとの間の電気力線は図２中の矢印で示すようになる。保護電極２３の外周の下方部分では端面効果のために不均一となるが、探針電極２１の下方部分である測定対象領域では均一になる。

　測定対象領域の基板Ｗの上面に仮想電極があると想定して、仮想電極と基板支持体３１とが基板Ｗを挟んで形成している容量と抵抗とを、それぞれＣ_ｓ、Ｒ_ｓとし、また、仮想電極と探針電極２１とが空隙Ｇを隔てて形成している容量をＣ_ａとすると、探針電極２１、空隙Ｇ、基板Ｗおよび基板支持体３１が形成する電気的等価回路図は図３に示すようになる。なお、容量探針部２０の保護電極２３と仮想電極或いは探針電極２１との間の容量については省略している。

　図２に示すように、探針面２４と基板支持体３１との間隔をｄ_０、基板の厚さをｄ_ｓ、空隙Ｇの距離をｄ_ａとしたとする。そして、半絶縁性の半導体基板の抵抗率と比誘電率とを、それぞれ、ρとε_ｒ、真空の誘電率をε_０とし、前述の仮想電極の電極面積をＡとすれば、Ｃ_ｓ＝ε_０ε_ｒＡ／ｄ_ｓ、Ｒ_ｓ＝ρｄ_ｓ／Ａとなる。また、誘電緩和時間をτ_ｓとすると、τ_ｓ＝Ｃ_ｓＲ_ｓ＝ε_０ε_ｒρとなる。ここで、τ_ｓは、電極面積或いは電極間隔などの幾何学的形状に依存しない物質固有のものである。また、容量Ｃ_ａは、Ｃ_ａ＝ε_０Ａ／ｄ_ａとなる。以下での式の取り扱いを簡便にするためにτ_ａ＝Ｃ_ａＲ_sとする。なお、τ_ｓ、τ_ａは、時間の単位を持ち、電気回路工学分野では時定数と呼ばれる。本発明の目的である抵抗率ρの測定は、比誘電率ε_ｒが既知であれば誘電緩和時間τ_ｓを測定することと等価になる。

　図４は、本発明の抵抗率測定システムの計測演算制御系の概略図である。抵抗率測定システムの計測演算制御系は、電圧発生部４０と、電流電圧変換部５０と、アナログ／ディジタル変換部６０と、Ｘ軸ドライバ９６、Ｙ軸ドライバ９７、および、Ｚ軸ドライバ９８と、パーソナルコンピュータ（以下、「ＰＣ」と称する。）１００と、を有する。

　電圧発生部４０は、波形メモリ４１と、ディジタル／アナログ変換回路４２と、電力増幅回路４３と、を有し、前述の保護電極２３を接地電位とした予め設定された設定周期の周期的な波形を有する電圧を、保護電極２３と基板支持体３１との間に発生させる。電圧発生部４０は、ＰＣ１００の制御部９５から出力される波形クロックＷ_ｃｌｋに同期して波形メモリ４１に記録された波形データをディジタル／アナログ変換回路４２に逐次送出し、電力増幅回路４３を経て、任意波形の周期的な電圧Ｖⁱⁿ（ｔ）を発生させる。電圧発生部４０が発生する電圧は、電力増幅回路４３の出力に接続された端子ｃ’と接地電位の端子ｂ’に供給される。端子ｃ’と端子ｂ’とは、それぞれ、図１に示す端子ｃと端子ｂとに接続される。電圧発生部４０は、図５Ａ乃至図５Ｃに示すような鋸波、矩形波、三角波などの前述の設定周期を有する周期的な電圧を波形クロックＷ_ｃｌｋに同期して発生することができる。以後、設定周期をＴとして説明する。

　図４に戻って、電流電圧変換部５０は、容量探針部２０を基板支持体３１に支持された基板Ｗに近接させ且つ基板Ｗとの間に空隙Ｇが形成された状態で、電圧発生部４０により保護電極２３と基板支持体３１との間に周期的な波形を有する電圧が印加され且つ探針電極２１を擬似接地電位に維持したときの探針電極２１に流れ込む電流を電圧に変換する。電流電圧変換部５０は、演算増幅器５２と帰還受動素子５１とを有する。電流電圧変換部５０の入力端子は、端子ａ’と端子ｂ’である。端子ａ’と端子ｂ’とは、それぞれ、図１に示す容量探針部２０の端子ａと端子ｂとに接続される。なお、帰還受動素子５１は、それが容量成分のみの場合、電荷増幅器と呼ばれ、帰還受動素子５１は、それが抵抗成分のみの場合、電流増幅器と呼ばれることがある。演算増幅器５２は、利得が大きく、位相遅れが少なく、入力インピーダンスが大きく且つ入力バイアス電流または入力バイアス電圧が小さいものほど好ましい。

　電流電圧変換部５０の端子に流れ込む電流は、帰還受動素子５１に流れ出す電流と演算増幅器５２の負の端子に流れ込む電流の和となる。演算増幅器５２の入力インピーダンスが極めて大きいために演算増幅器５２の負の端子に流れ込む電流は極めて小さく、電流電圧変換部５０の端子に流れ込む電流は、帰還受動素子５１に流れ出す電流に等しくなる。演算増幅器５２の正の端子は接地電位に保たれているので、電流電圧変換部５０の端子、すなわち、演算増幅器５２の負の端子は、擬似接地電位になる。演算増幅器５２の利得や位相、および、帰還受動素子５１のインピーダンスは一般的に周波数依存性をもっている。そして、電流電圧変換部５０の周波数依存性は、実数成分と虚数成分とを有する周波数伝達関数で表される。

　アナログ／ディジタル変換部６０は、サンプリング／ホールド回路６１とアナログ／ディジタル変換回路６２とを有し、電流電圧変換部５０から出力されるアナログ電圧を、前述の設定周期に同期し且つ設定周期の１／Ｎの時間間隔でサンプリングして、ディジタルデータに変換する。アナログ／ディジタル変換部６０の入力は、電流電圧変換部５０の電圧出力と端子ｇとに接続される。電流電圧変換部５０の出力を切り離して端子ｇに外部アナログ電圧出力を接続すれば、電流電圧変換部５０の出力電圧以外のアナログ電圧を測定することもできる。図６は、電圧発生部４０が矩形波電圧を発生しているときに電流電圧変換部５０から出力される電圧をサンプリングするタイミングを表したものである。制御部９５は、図６に示すように、電圧発生部４０が発生する周期的な波形の電圧の設定周期ＴをＮ分割した時間間隔Δｔ毎に、すなわち、時刻ｔ＝ｎΔｔ（ｎ＝１，２，３，・・・）にサンプリングクロックＳ_ｃｌｋをアナログ／ディジタル変換部６０に送出する。アナログ／ディジタル変換部６０は、出力されたサンプリングクロックＳ_ｃｌｋに同期して、電流電圧変換部５０から出力される電圧をサンプリング／ホールド回路６１によりサンプリング／ホールドした後アナログ／ディジタル変換回路６２によって変換した時系列のディジタルデータＤ_ｎ（ｎ＝１，２，３，・・・）を、ＰＣ１００の後述するインタフェースへ出力する。

　ＰＣ１００は、汎用のＰＣであり、ＣＰＵ（Central Processing Unit）と主記憶部と補助記憶部とインタフェースと各部を接続するバスとを有する。主記憶部は、揮発性メモリから構成され、ＣＰＵの作業領域として使用される。補助記憶部は、不揮発性メモリから構成され、ＣＰＵが実行するプログラムを記憶する。そして、ＣＰＵは、補助記憶部が記憶するプログラムを主記憶部に読み込んで実行することにより、前処理部８１、フーリエ変換部７０、振幅位相算出部８２、抵抗率算出部８３および制御部９５として機能する。

　制御部９５は、システムクロックに同期して、電圧発生部４０に波形クロックＷ_ｃｌｋを、アナログ／ディジタル変換部６０にサンプリングクロックＳ_ｃｌｋを送出する。また、制御部９５は、Ｘ軸ドライバ９６、Ｙ軸ドライバ９７、および、Ｚ軸ドライバ９８に、位置指令パルスを送出して、Ｘ軸ステージ９１、Ｙ軸ステージ９２、および、Ｚ軸ステージ９３の位置決めを行う。

　前処理部８１は、アナログ／ディジタル変換部６０から入力される時系列のディジタルデータＤ_ｎ（ｎ＝１，２，３，・・・）を１周期毎（ｎ＝１，２，３，・・・，Ｎ）に区切りＭ周期分の加算平均する処理を実行する。時系列のディジタルデータＤ_ｎ（ｎ＝１，２，３，・・・）は、図３に示す電気的等価回路図で表される回路から出力される複素出力電圧をサンプリングして得られるデータである。時系列のディジタルデータＤ_ｎ（ｎ＝１，２，３，・・・）を１周期毎（ｎ＝１，２，３，・・・，Ｎ）に区切りＭ周期分のディジタルデータをＤ_ｎ、ｍ（ｎ＝１，２，３，・・・，Ｎ、ｍ＝１，２，３，・・・，Ｍ）、即ち、Ｄ_1,1，Ｄ_2,1，Ｄ_3,1，・・・，Ｄ_N,1、Ｄ_1,2，Ｄ_2,2，Ｄ_3,2，・・・，Ｄ_N,2、Ｄ_1,3,Ｄ_2,3，Ｄ_3,2,・・・，Ｄ_N,3、・・・Ｄ_1,M，Ｄ_2,M，Ｄ_3,M，・・・，Ｄ_N,Mとし、加重平均処理した周期的なディジタルデータをＥ_n（ｎ=１，２，３，・・・，Ｎ）とすれば、Ｅ₁＝（Ｄ_1,1＋Ｄ_1,2＋Ｄ_1,3＋・・・＋Ｄ_1,M）／Ｍ、Ｅ₂＝（Ｄ_2,1＋Ｄ_2,2＋Ｄ_2,3＋・・・＋Ｄ_2,M）／Ｍ、Ｅ₃＝（Ｄ_3,1＋Ｄ_3,2＋Ｄ_3,3＋・・・＋Ｄ_3,M）／Ｍ、・・・、Ｅ_N＝（Ｄ_N,1＋Ｄ_N,2＋Ｄ_N,3＋・・・＋Ｄ_N,M）／Ｍとなる。この前処理を多周期に渡って行えば、ディジタルデータのノイズ低減、すなわち、抵抗率測定の高精度化につながるが、測定時間が長くなる。したがって、この前処理を何周期まで行うかは、抵抗率測定の高精度化と高速化のトレードオフで決めればよい。そして、前処理部８１は、前述の加重平均処理を実行することにより生成したディジタルデータＥ_n（ｎ=１，２，３，・・・，Ｎ）を、フーリエ変換部７０に通知する。

　フーリエ変換部７０は、アナログ／ディジタル変換部６０から入力されるディジタルデータをフーリエ変換する。より詳細には、フーリエ変換部７０は、アナログ／ディジタル変換部６０から入力され前処理部８１で加重平均処理が実行されたディジタルデータをフーリエ変換する。このフーリエ変換部７０は、ディジタルデータＥ_n（ｎ＝１，２，３，・・・，Ｎ）に対して、Ｎが２のべき乗のときは高速フーリエ変換（ＦＦＴ）のアルゴリズムを用いてフーリエ変換を実行し、Ｎが２のべき乗以外のときは離散フーリエ変換（ＤＦＴ）のアルゴリズムを用いてフーリエ変換を実行する。なお、ＦＦＴの変換速度は、ＤＦＴの変換速度に比べて極めて速い。このフーリエ変換の結果、角周波数ｎω_ｎ（ｎ＝１，２，３，・・・，Ｎ）に対して、複素出力電圧の実数成分Ｐ_n、虚数成分Ｑ_nを得る。

　ここで、フーリエ変換部７０が実行するフーリエ級数解析について詳細に説明する。電圧発生部４０から出力される周期的な電圧Ｖⁱⁿ（ｔ）は、フーリエ級数展開でき、周期をＴ、角周波数をω_n＝２πｎ／Ｔとすれば、下記式（１）のように表される。

（ｎ＝１，２，３，・・・，∞）
　　　・・・式（１）

　また、式（１）におけるフーリエ係数ａ_ｎおよびｂ_ｎは、下記式（２）および式（３）で表される。ａ_０は電圧Ｖⁱⁿ（ｔ）の平均値すなわち直流成分である。以下では、式の取扱いを簡便にするためにａ_０＝０として扱う。これは、Ｖⁱⁿ（ｔ）が両極性の正負対称波形である場合に相当する。

（ｎ＝１，２，３，・・・，∞）
　　　・・・式（２）

（ｎ＝１，２，３，・・・，∞）
　　　・・・式（３）

　式（１）乃至式（３）のように正弦波と余弦波を用いたフーリエ級数は、別表現となる複素数を用いた複素フーリエ級数と複素フーリエ係数で表してもよい。ここでは、具体的な式を示すのは省略する。

　電圧発生部４０から実際に出力される電圧は有限の立ち上り時間と立ち下り時間を持っているので、式（１）から式（３）までは、Ｎ項までの部分和とするのが適切である。部分和とした場合、ギブスの現象といわれる不連続点近傍における振動的な現象を生じるが、これを緩和するためにハミング窓などを使って各項を重み付け、すなわち、各項の係数ａ_nとｂ_nを補正すればよい。あるいは、後述するが、電圧発生部４０から出力される電圧を実際に測定し、各項の係数ａ_nとｂ_nを予め算出しておけばよい。

　電圧発生部４０から出力される電圧が、図５Ａ乃至図５Ｃに示すように、振幅が｜Ｖ^ｉｎ｜の鋸波電圧、矩形波電圧、あるいは、三角波電圧の三種類について考察する。電圧発生部４０から出力される電圧の波形が、図５Ａに示すように、鋸状波である場合、前述の式（１）は次の式（４）のようになる。

（ｎ＝１，２，３，・・・，∞）
　　　・・・式（４）

　式（４）から、鋸波電圧は、正弦波電圧の和のみで構成され、その周波数は奇数波成分および偶数成分を持ち、奇数成分の振幅は正となり、偶数成分の振幅は負となり、周波数が高くなるほど振幅の絶対値は奇数倍に減少していくことが分かる。

　電圧発生部４０から出力される電圧の波形が、図５Ｂに示すように、矩形波である場合、式（１）は次の式（５）のようになる。

（ｎは正の奇数）
　　　・・・式（５）

　式（５）から、矩形波電圧は、正弦波電圧の和のみで構成され、その周波数は奇数波成分しか持たず、周波数が高くなるほど振幅が奇数倍に減少していくことが分かる。

　電圧発生部４０から出力される電圧の波形が、図５Ｃに示すように、三角波である場合、式（１）は次の式（６）のようになる。

（ｎは正の奇数）
　　　・・・式（６）

　式（６）から、三角波電圧は、余弦波電圧の和のみで構成され、その周波数は奇数波成分しか持たず、周波数が高くなるほど振幅は奇数倍の２乗に減少、すなわち、高調波成分は急激に減少していくことが分かる。

　ここで、角周波数ω_ｎの複素電圧Ｖ^ｉｎ _ｎ（ω_ｎ）を、図３に示す電気的等価回路図の端子ａと端子ｃとの間に印加した場合について考察する。端子ａと端子ｃとの間の複素インピーダンスをＺ_ｎ（ω_ｎ）、虚数単位をｊとすると、複素インピーダンスの逆数である複素アドミッタンスＺ_ｎ ^－１（ω_ｎ）は、下記式（７）で表される。

　　　・・・式（７）

　そして、端子ａと端子ｃとの間に流れる複素電流をＩｎ（ωｎ）とすれば、下記式（８）の関係式が得られる。

　　　・・・式（８）

　電圧Ｖ^ｉｎ（ｔ）を複素フーリエ級数展開したときの第n項目の複素電圧をＶ^ｉｎ _ｎ（ω_ｎ）、電流電圧変換部５０の周波数伝達関数の実数成分をＧ（ω_ｎ）、虚数成分をＦ（ω_ｎ）とすれば、電流電圧変換部５０に複素電流Ｉ_ｎ（ω_ｎ）を入力したとき、電流電圧変換部５０が出力する複素出力電圧Ｖ_ｎ（ω_ｎ）は、前述の式（８）を代入して、下記式（９）のようになる。

　　　・・・式（９）

　また、複素出力電圧の実数成分Ｒｅ［Ｖ_ｎ（ω_ｎ）］と虚数成分Ｉｍ［Ｖ_ｎ（ω_ｎ）］は、それぞれ、下記式（１０）および式（１１）で表される。

　　　・・・式（１０）

　　　・・・式（１１）

　図４に戻って、振幅位相算出部８２は、フーリエ変換により得られる実数成分Ｐ_nと虚数成分Ｑ_nとから、振幅成分と位相成分を算出する。具体的には、振幅位相算出部８２は、各角周波数成分に直交性があることを利用して、角周波数ω_n（ｎ＝１，２，３，・・・，Ｎ）毎に算出する。振幅位相算出部８２は、フーリエ変換により得られる実数成分Ｐ_nと虚数成分Ｑ_nの場合、振幅成分をＳ_n＝［Ｐ_n ²＋Ｑ_n ²］^1/2、位相成分をＵ_n＝ａｒｃｔａｎ（Ｑ_n／Ｐ_n）として算出する。

　ここで、複素出力電圧の振幅成分｜Ｖ_ｎ（ω_ｎ）｜と位相成分φ_ｎ（ω_ｎ）は、それぞれ、下記式（１２）および式（１３）で表される。

　　　・・・式（１２）

　　　・・・式（１３）

　なお、式（１０）乃至式（１３）において、γ＝τ_ａ／τ_ｓ＝ｄ_ｓ／ε_ｒｄ_ａとした。

　次に、本実施の形態に係る抵抗率測定システム１０を用いて、電圧発生部４０から出力される周期的な電圧Ｖ^ｉｎ（ｔ）を複素フーリエ級数展開したときの複素電圧Ｖ^ｉｎ _ｎ（ω_ｎ）を測定する方法について説明する。図４に示す電流電圧変換部５０の出力を切り離して電圧発生部４０の出力端子である端子ｃ’をアナログ／ディジタル変換部６０のサンプリング／ホールド回路６１の入力端子ｇに接続する。電圧発生部４０が出力する電圧をアナログ／ディジタル変換部６０によってディジタルデータとし、そのディジタルデータをフーリエ変換部７０によってフーリエ変換すれば、複素電圧Ｖ^ｉｎ _ｎ（ω_ｎ）が得られる。

　次に、本実施の形態に係る抵抗率測定システムを用いて、電流電圧変換部５０の周波数伝達関数の実数成分Ｇ（ω_ｎ）と虚数成分Ｆ（ω_ｎ）を測定する方法について説明する。図４に示す電圧発生部４０の出力端子である端子ｃ’を電流電圧変換部５０の端子である端子ａ’に接続して、電圧発生部４０が出力する電圧をアナログ／ディジタル変換部６０によってディジタルデータとし、そのディジタルデータをフーリエ変換部７０によってフーリエ変換すれば、電流電圧変換部５０の周波数伝達関数の実数成分Ｇ（ω_ｎ）と虚数成分Ｆ（ω_ｎ）が直接得られる。

　また、図２と図３において基板Ｗを基板支持体３１上に載置しない状態で、すなわち、ｄ_ｓ＝０、ｄ_ａ＝ｄ_０としたときＣ_ａ＝Ｃ_０＝ε_０Ａ／ｄ_０、τ_ｓ→∞であり、電圧発生部４０が出力する電圧をアナログ／ディジタル変換部６０によってディジタルデータとし、そのディジタルデータをフーリエ変換部７０によってフーリエ変換すれば、前述の式（８）および式（９）から下記式（１４）が得られる。

（ｎ＝１，２，３，・・・，Ｎ）
　　　・・・式（１４）

　従って、予めｊω_ｎＣ_０Ｖ^ｉｎ _ｎ（ω_ｎ）が測定されていれば、式（１４）から電流電圧変換部５０の周波数伝達関数の実数成分Ｇ（ω_ｎ）と虚数成分Ｆ（ω_ｎ）とが得られる。

　なお、本実施の形態に係る抵抗率測定システムにおいて、基板Ｗを基板支持体３１上に載置しない状態では、ｄ_ｓ＝０、ｄ_ａ＝ｄ_０としたときＣ_ａ＝Ｃ_０、τ_ｓ→∞となる。そして、図４に示す電圧発生部４０の出力端子である端子ｃ’をアナログ／ディジタル変換部６０のサンプリング／ホールド回路６１の入力側に接続して、電圧発生部４０が出力する電圧をアナログ／ディジタル変換部６０によってディジタルデータに変換してから、そのディジタルデータをフーリエ変換部７０によってフーリエ変換することで、ｊω_ｎＣ_０Ｖ^ｉｎ _ｎ（ω_ｎ）が得られる。

　抵抗率算出部８３は、前述の複素出力電圧の実数成分、虚数成分、振幅成分および位相成分のうちの少なくとも１つの周波数依存性に基づいて、抵抗率を算出する。前述のように、容量探針部２０の探針面２４と基板支持体３１との間隔をｄ_０、基板の厚さをｄ_ｓ、空隙Ｇの距離をｄ_ａとしたとする。そして、被測定物である半絶縁性の半導体基板の抵抗率と比誘電率とを、それぞれ、ρとε_ｒ、真空の誘電率をε_０とし、前述の仮想電極の電極面積をＡとすれば、Ｃ_ｓ＝ε_０ε_ｒＡ／ｄ_ｓ、Ｒ_ｓ＝ρｄ_ｓ／Ａとなる。そして、誘電緩和時間をτ_ｓとすると、τ_ｓ＝Ｃ_ｓＲ_ｓ＝ε_０ε_ｒρとなる。そこで、抵抗率算出部８３は、前述の誘電緩和時間τ_ｓを算出し、算出したτ_ｓからρ＝ε_０ε_ｒ／τ_ｓの関係式を用いて抵抗率ρを算出する。

　ここで、抵抗率算出部８３が、誘電緩和時間τ_sを算出する方法について説明する。フーリエ変換部７０が、周期的なディジタルデータＥ_ｎ（ｎ＝１，２，３，・・・，Ｎ）に対して高速フーリエ変換あるいは離散フーリエ変換を実行することにより得られる実数成分Ｐ_ｎ、虚数成分Ｑ_ｎ、振幅成分Ｓ_ｎ＝［Ｐ_ｎ ^２＋Ｑ_ｎ ^２］^１／２、位相成分Ｕ_ｎ＝ａｒｃｔａｎ（Ｑ_ｎ／Ｐ_ｎ）は、それぞれ、角周波数ω_ｎ（ｎ＝１，２，３，・・・，Ｎ）毎に、式（１０）、式（１１）、式（１２）および式（１３）を満たすことになり、成分毎にＮ個の方程式からなる連立方程式が得られる。そして、Ｖ^ｉｎ _ｎ（ω_ｎ）、Ｇ（ω_ｎ）、Ｆ（ω_ｎ）の角周波数依存性が無視できる場合、或いは、予め測定されており既知である場合、式（１０）、式（１１）並びに式（１２）は、τ_ｓ、γおよびＣ_ａを未知数とした連立方程式となり、式（１３）は、τ_ｓとγを未知数とした連立方程式となる。そこで、抵抗率算出部８３は、これらの連続方程式を用いてτ_ｓを算出する。なお、抵抗率算出部８３は、γを幾何学的寸法であるｄ_ｓとｄ_ａおよび被測定物の比誘電率ε_ｒとから算出し、Ｃ_ａを幾何学的寸法であるＡおよびｄ_ａと真空中の誘電率ε_０とから算出する。また、抵抗率算出部８３は、周期的なディジタルデータＥ_ｎ（ｎ＝１，２，３，・・・，Ｎ）に対して高速フーリエ変換あるいは離散フーリエ変換を行った結果から得られた実数成分Ｐ_ｎ、虚数成分Ｑ_ｎ、振幅成分Ｓ_ｎ＝［Ｐ_ｎ ^２＋Ｑ_ｎ ^２］^１／２、位相成分Ｕ_ｎ＝ａｒｃｔａｎ（Ｑ_ｎ／Ｐ_ｎ）が、角周波数ω_ｎ毎に式（１０）、式（１１）、式（１２）或いは式（１３）の全てに満たすように、τ_sを算出してもよい。

　抵抗率算出部８３が、式（１２）で与えられている｜Ｖ_ｎ（ω_ｎ）｜とフーリエ変換で求めた振幅成分Ｓ_ｎとから、誘電緩和時間τ_ｓを算出する。以下、｜Ｖ_ｎ（ω_ｎ）｜が依存するパラメータτ_ｓ、γ、Ｃ_ａを含めて、｜Ｖ_ｎ（ω_ｎ）｜を｜Ｖ_ｎ（ω_ｎ：τ_ｓ，γ，Ｃ_ａ）|と表す。抵抗率算出部８３は、下記式（１５）に示すような、各角周波数ω_ｎにおける｜Ｖ_ｎ（ω_ｎ：τ_ｓ，γ，Ｃ_ａ）|とＳ_ｎとの差の二乗の平均、すなわち、分散ｓ^２を表す誤差関数を用いる。

（ｎ＝１，２，３，・・・，Ｎ）
　　　・・・式（１５）

　抵抗率算出部８３は、式（１５）の誤差関数で表される分散ｓ^２が最尤推定値になるパラメータτ_ｓ、γ、Ｃ_ａを算出する。ここで、抵抗率算出部８３は、反復法であるガウス・ニュートン法、レーベンバーグ・マーカート法等の非線形最小二乗法を用いてパラメータτ_ｓ、γ、Ｃ_ａを算出する。最小二乗法を用いて近似的に算出する場合、式（１２）で与えられている｜Ｖ_ｎ（ω_ｎ）｜または振幅成分Ｓ_ｎの中に外れ値または異常値が含まれている場合、近似の尤もらしさが極端に低下する虞がある。そこで、パラメータγとＣ_ａについては、予め測定した幾何学的寸法と被測定物の比誘電率ε_ｒとを用いたり、最小二乗法におけるパラメータγとＣ_ａの値の探索範囲を限定したりするのが好ましい。そして、抵抗率算出部８３は、算出したτ_ｓからρ＝ε_０ε_ｒ／τ_ｓの関係式を用いて抵抗率ρを算出する。

　以上説明したように、本実施の形態に係る抵抗率測定システムによれば、容量探針部２０、基板Ｗおよび基板支持体３１が、導体（探針電極２１）－絶縁体（空隙Ｇ）－半絶縁体（基板Ｗ）－導体（基板支持体３１）の順に鉛直上方から下方に向かって並ぶように配置され、容量探針部２０が基板Ｗに接触しない。従って、基板Ｗの損傷や破壊、更に、基板Ｗとの接触部分における電気的不安定性の影響等の課題が生じない。したがって、基板Ｗの抵抗率および基板Ｗの抵抗率分布を非破壊で且つ高精度で安定的に測定できる。

　また、本実施の形態に係る抵抗率測定システムによれば、容量探針部２０の保護電極２３を接地電位とし探針電極２１を電流電圧変換部５０の端子ａ’に接続しているので、探針電極２１が擬似接地電位となり、容量探針部２０と基板支持体３１との間の電界分布は、容量探針部２０の保護電極２３の外周部分で端面効果のために不均一となる。但し、探針電極２１部分すなわち容量探針部２０が測定する対象領域では電界分布が均一になるとともに、保護電極２３から探針電極２１に流れ込む漏れ電流の発生のような好ましくない電流の影響を受けなくなる。従って、抵抗率の測定精度を高めることができる。

　更に、本実施の形態に係る抵抗率測定システムによれば、電圧発生部４０が発生する電圧の設定周期に同期して電流電圧変換部５０とアナログ／ディジタル変換部６０を動作させるので、設定周期毎にディジタルデータを加算処理することにより測定時の電気的ノイズ成分を低減することができる。従って、測定時の電気的ノイズに起因した抵抗率の測定値のばらつきを抑制できる。

　また、本実施の形態に係る抵抗率測定システムによれば、電圧発生部４０が発生する電圧の設定周期Ｔの１／Ｎの時間間隔ΔＴ（＝Ｔ／Ｎ）で得られたディジタルデータをフーリエ変換することにより、電圧発生部４０が発生する電圧の、角周波数ω_ｎ（＝２πｎ／Ｔ、ｎ＝０，１，２，・・・，Ｎ）における実数成分と虚数成分、並びに、実数成分および虚数成分から振幅成分と位相成分とを即座に算出できる。従って、実数成分、虚数成分、振幅成分および位相成分の周波数依存性が一度で高速に得られるので、基板Ｗ中に発生する直流ドリフトのような好ましくない電流の発生の影響を除去できる。それ故、抵抗率測定を高速且つ高精度に行うことができる。

　更に、本実施の形態に係る抵抗率測定システムによれば、電流電圧変換部５０の周波数伝達関数の実数成分Ｇ（ω_ｎ）と虚数成分Ｆ（ω_ｎ）とを予め求めておくので、電圧発生部４０が発生する電圧の設定周期Tの１／Ｎの時間間隔ΔＴ（＝Ｔ／Ｎ）で得られたディジタルデータのフーリエ変換で得られた実数成分と虚数成分を容易に補正できる。従って、電流電圧変換部５０の利得と位相の周波数依存性の影響を除去することができるので、高精度な抵抗率測定が可能になる。

　また、本実施の形態に係る抵抗率測定システムによれば、基板Ｗを基板支持体３１に載置しない状態で容量探針部２０を基板支持体３１に近接して測定したディジタルデータをフーリエ変換することにより、電流電圧変換部５０の周波数伝達関数の実数成分Ｇ（ω_ｎ）と虚数成分Ｆ（ω_ｎ）とを求める。このため、電流電圧変換部５０の周波数伝達関数の実数成分Ｇ（ω_ｎ）と虚数成分Ｆ（ω_ｎ）とを比較的容易に求めることができる。

　更に、本実施の形態に係る抵抗率測定システムによれば、電圧発生部４０が発生する電圧の波形が、設定周期Ｔの鋸波、矩形波または三角波である。これにより、電圧の波形をフーリエ級数展開すれば、角周波数ω_ｎ（＝２πｎ／Ｔ、ｎ＝０，１，２，・・・，Ｎ）の正弦波または余弦波の和で表現される。即ち、電圧発生部４０は、基本角周波数ω_１から超高角周波数ω_∞までの正弦波または余弦波の和で表される波形の電圧を印加することになるので、抵抗率を算出する際の処理を高速化できる。

　また、本実施の形態に係る抵抗率測定システムによれば、電圧発生部４０が発生する電圧の設定周期Ｔが基板Ｗの誘電緩和時間τ_ｓよりも長い。これにより、誘電緩和時間τ_ｓの逆数である誘電緩和周波数ω_ｓが基本角周波数ω_１から超高角周波数ω_Ｍまでの角周波数範囲内になるように設定することができる。従って、電圧発生部４０が発生する電圧の、フーリエ変換後の実数成分、虚数成分、振幅成分、および、位相成分のうちの少なくとも１つの周波数依存性から、高精度に抵抗率を算出することができる。

　更に、本実施の形態に係る抵抗率測定システムによれば、容量探針部２０と基板Ｗとの間に空隙Ｇが形成された状態で、容量探針部２０を基板支持体３１に対して相対的に移動させることができる。これにより、基板Ｗを損傷させずに基板Ｗにおける複数の位置で抵抗率を高速かつ高精度に測定できるので、抵抗率分布を高速かつ高精度に測定することができる。

　以上、本発明の実施の形態について説明したが、本発明は前述の実施の形態の構成に限定されるものではない。例えば、抵抗率算出部８３は、前述の式（１０）、式（１１）で表されるＲｅ［Ｖ_ｎ（ω_ｎ）］と虚数成分Ｉｍ［Ｖ_ｎ（ω_ｎ）］ならびにフーリエ変換で求めた実数成分Ｐ_ｎと虚数成分Ｑ_ｎとから、誘電緩和時間τ_ｓを算出するものであってもよい。以下、Ｒｅ［Ｖ_ｎ（ω_ｎ）］ならびにＩｍ［Ｖ_ｎ（ω_ｎ）］を、τ_ｓ、γ、Ｃ_ａをパラメータとした、Ｒｅ［Ｖ_ｎ（ω_ｎ：τ_ｓ，γ，Ｃ_ａ）］並びにＩｍ［Ｖ_ｎ（ω_ｎ：τ_ｓ，γ，Ｃ_ａ）］と表す。具体的には、抵抗率算出部８３が、下記式（１６）に示すような、各角周波数ω_ｎにおけるＲｅ［Ｖ_ｎ（ω_ｎ：τ_ｓ，γ，Ｃ_ａ）］とＰ_ｎとの差の二乗の平均と、Ｉｍ［Ｖ_ｎ（ω_ｎ：τ_ｓ，γ，Ｃ_ａ）］とＱ_ｎとの差の二乗の平均とを、それぞれ重み付けして足し合わせた分散ｓ^２を表す誤差関数を用いるものであってもよい。

（ｎ＝１，２，３，・・・，Ｎ）
　　　・・・式（１６）

　ここで、実数成分の重み係数と虚数成分の重み係数とを、それぞれ、ｗとｖとしている。抵抗率算出部８３は、式（１６）の誤差関数で表される分散ｓ^２が最尤推定値になるパラメータτ_ｓ、γ、Ｃ_ａを最小二乗法によって算出する。

　また、抵抗率算出部８３は、前述の式（１３）で与えられているφ_ｎ（ω_ｎ）とフーリエ変換で求めた位相成分Ｕ_ｎとから、誘電緩和時間τ_ｓを算出するものであってもよい。以下、φ_ｎ（ω_ｎ）を、τ_ｓ、γをパラメータとした、φ_ｎ（ω_ｎ）をφ_ｎ（ω_ｎ：τ_ｓ，γ）と表す。具体的には、抵抗率算出部８３が、下記式（１７）に示すような、各角周波数ω_nにおけるφ_ｎ（ω_ｎ：τ_ｓ，γ）とＵ_ｎとの差の二乗の平均、即ち、分散ｓ^２を表す誤差関数を用いるものであってもよい。

（ｎ＝１，２，３，・・・，Ｎ）
　　　・・・式（１７）

　抵抗率算出部８３は、式（１７）の誤差関数で表される分散ｓ^２が最尤推定値になるパラメータτ_ｓ、γを最小二乗法によって算出する。ここで、式（１７）の誤差関数で表される分散ｓ^２は、前述の式（１５）または式（１６）と異なり、パラメータＣ_ａに依存しない。従って、抵抗率算出部８３は、最小二乗法によりパラメータτ_ｓ，γをより早く算出することができる。

　本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、この発明を説明するためのものであり、本発明の範囲を限定するものではない。すなわち、本発明の範囲は、実施の形態ではなく、請求の範囲によって示される。そして、請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、この発明の範囲内とみなされる。

　本出願は、２０２１年１０月２９日に出願された日本国特許出願特願２０２１－１７７９２９号に基づく。本明細書中に日本国特許出願特願２０２１－１７７９２９号の明細書、特許請求の範囲および図面全体を参照として取り込むものとする。

　本発明は、半絶縁性半導体基板の抵抗率、抵抗率分布を測定するための抵抗率測定システムとして好適である。

２０：容量探針部、２１：探針電極、２２：絶縁体部、２３：保護電極、２４：探針面、３０：基板、３１：基板支持体、３２：絶縁支持体、４０：電圧発生部、４１：波形メモリ、４２：ディジタル／アナログ変換回路、４３：電力増幅回路、５０：電流電圧変換部、５１：帰還受動素子、５２：演算増幅器、６０：アナログ／ディジタル変換部、６１：サンプリング／ホールド回路、６２：アナログ／ディジタル変換回路、７０：フーリエ変換部、８１：前処理部、８２：振幅位相算出部、８３：抵抗率算出部、９０：移動機構、９１：Ｘ軸ステージ、９１ａ，９２ａ：移動台、９２：Ｙ軸ステージ、９３：Ｚ軸ステージ、９５：制御部、９６：Ｘ軸ドライバ、９７：Ｙ軸ドライバ、９８：Ｚ軸ドライバ、１００：ＰＣ、ａ，ａ’，ｂ，ｂ’，ｃ，ｃ’，ｇ：端子、Ｇ：空隙、ＶＰ１：仮想平面

Claims

　被測定物を支持する導電性の基板支持体と、
　柱状の探針電極と、筒状であり前記探針電極を囲繞するように配置された保護電極と、前記探針電極と前記保護電極との間に介在する筒状の絶縁体部と、を有し、前記探針電極の前記基板支持体側の端部と前記保護電極の前記基板支持体側の端部とが同一の仮想平面上に配置されている容量探針部と、
　前記保護電極を接地電位とした予め設定された設定周期の周期的な波形を有する電圧を、前記保護電極と前記基板支持体との間に発生させる電圧発生部と、
　前記容量探針部を前記基板支持体に支持された前記被測定物に近接させ且つ前記被測定物との間に空隙が形成された状態で、前記電圧発生部により前記保護電極と前記基板支持体との間に前記周期的な波形を有する電圧が印加され且つ前記探針電極を擬似接地電位に維持したときの前記探針電極に流れ込む電流を電圧に変換する電流電圧変換部と、
　前記電流電圧変換部から出力されるアナログ電圧を、前記設定周期に同期し且つ前記設定周期の１／Ｎの時間間隔でサンプリングして、ディジタルデータに変換するアナログ／ディジタル変換部と、
　前記アナログ／ディジタル変換部からのディジタルデータをフーリエ変換するフーリエ変換部と、
　前記フーリエ変換により得られる実数成分と虚数成分とから、振幅成分と位相成分を算出する振幅位相算出部と、
　前記実数成分、前記虚数成分、前記振幅成分および前記位相成分のうちの少なくとも１つの周波数依存性に基づいて、抵抗率を算出する抵抗率算出部と、を備える、
　抵抗率測定システム。
　前記抵抗率算出部は、予め設定された前記電流電圧変換部の周波数伝達関数に基づいて、前記実数成分、前記虚数成分、前記振幅成分および前記位相成分のうちの少なくとも１つの周波数依存性に基づいて、前記抵抗率を算出する、
　請求項１に記載の抵抗率測定システム。
　前記周波数伝達関数は、前記被測定物が前記基板支持体に支持されていない状態で、前記周期的な波形を有する電圧が前記基板支持体と前記保護電極との間に印加されたときに前記アナログ／ディジタル変換部が出力するディジタルデータをフーリエ変換して得られる実数成分と虚数成分とに基づいて求められる、
　請求項２に記載の抵抗率測定システム。
　前記周期的な波形は、前記設定周期で変動する鋸波である、
　請求項１から請求項３のいずれか１項に記載の抵抗率測定システム。
　前記周期的な波形は、前記設定周期で変動する矩形波である、
　請求項１から請求項３のいずれか１項に記載の抵抗率測定システム。
　前記周期的な波形は、前記設定周期で変動する三角波である、
　請求項１から請求項３のいずれか１項に記載の抵抗率測定システム。
　前記被測定物は、半絶縁性半導体基板であり、
　前記設定周期は、前記被測定物の誘電緩和時間より長い、
　請求項１から請求項６のいずれか１項に記載の抵抗率測定システム。
　前記容量探針部と前記基板支持体とを相対的に移動させる移動機構と、
　前記移動機構を制御する制御部と、を更に備え、
　前記制御部は、前記被測定物の複数個所で抵抗率を測定するように前記移動機構を制御する、
　請求項１から請求項７のいずれか１項に記載の抵抗率測定システム。