JP2008243921A

JP2008243921A - 容量値測定方法及び容量値測定器

Info

Publication number: JP2008243921A
Application number: JP2007078922A
Authority: JP
Inventors: Norio Koike; 典雄小池
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2007-03-26
Filing date: 2007-03-26
Publication date: 2008-10-09

Abstract

【課題】ゲート絶縁膜の容量値Ｃを高精度に且つ安定して算出することが可能な容量値測定方法及び容量値測定器を提供する。
【解決手段】ＭＩＳ構造の複素インピーダンスＺの周波数依存性を測定した後、当該測定結果に基づいて、複素インピーダンスＺの虚部（反転値）測定値−Ｉｍ（Ｚ）の周波数依存性におけるピーク高さＲｐ／２を算出し、当該算出結果を用いて並列抵抗の抵抗値Ｒｐを算出する。また、前記測定結果に基づいて、複素インピーダンスＺの実部Ｒｅ（Ｚ）の低周波測定値（Ｒｐ＋Ｒｓ）を算出し、当該算出結果及び算出した抵抗値Ｒｐを用いて直列抵抗の抵抗値Ｒｓを算出する。以上の結果に基づいて、Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓであるときの周波数ｆを求め、当該周波数ｆ及び算出した抵抗値Ｒｐをｆ（Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓ）＝１／（２πＲｐＣ）の関係式に代入することによって、容量値Ｃを算出する。
【選択図】図１

Description

本発明は、ＭＩＳ（metal insulator semiconductor ）型半導体装置で使用されるゲート絶縁膜の容量値測定に関し、特に、リーク電流の大きい極薄ゲート絶縁膜の容量値の高精度測定に関する。

近年、半導体集積回路装置の高集積化に伴って、その中で使用されるＭＩＳトランジスタの微細化が進行している。それに伴い、ＭＩＳトランジスタに使用されるゲート絶縁膜の薄膜化も著しく、膜厚２．０ｎｍ程度又はそれよりも小さい膜厚のゲート絶縁膜も使用されるようになってきた。

このような極薄膜においては、従来のゲート絶縁膜と異なり、直接トンネリングに起因するリーク電流が無視できない。一方、ＭＩＳキャパシタ等のＭＩＳ構造の電気容量値の電圧依存性を評価するＣ−Ｖ測定技術は、ゲート絶縁膜の膜厚や膜質の評価に必要な技術であるが、このリーク電流成分のために従来のＣ−Ｖ測定法では大きい容量値測定誤差が生じてしまい、従来のＣ−Ｖ測定法の使用が困難な状況になっている。

以下、従来のＣ−Ｖ測定技術を用いたＭＩＳ構造の容量値測定法について説明する。

図７は、ゲート絶縁膜の容量値測定用のＭＩＳ構造（断面構成）と容量値測定器（概略構成）とを示している。図７に示すように、基板２３の上にはゲート絶縁膜２１を介してゲート電極２２が形成されている。基板２３におけるゲート電極２２の両側にはソース・ドレイン領域２４が形成されている。ここで、ゲート絶縁膜２１を挟むゲート電極２２と基板２３とがＭＩＳキャパシタを構成しており、ゲート絶縁膜２１の容量値測定用に、インピーダンス測定器２５としてＬＣＲメータ又はインピーダンス・アナライザ等が設けられている。

インピーダンス測定器２５の一端子はゲート電極２２に接続されており、他端子は基板２３及びソース・ドレイン領域２４に接続されている。従って、ＭＩＳ構造に印加されるゲート電圧の大きさが蓄積領域又は空乏領域のときは、基板２３とゲート電極２２との間の容量値が測定される。また、ゲート電圧の大きさが反転領域のときは、ソース・ドレイン領域２４と電気的に接続された反転層がゲート絶縁膜２１直下に形成されるため、ソース・ドレイン領域２４とゲート電極２２との間の容量値が測定される。

インピーダンス測定器２５は、ＤＣバイアスに１０〜３０ｍＶ程度の微小な高周波のＡＣ信号を重ね合わせてＭＩＳ構造に印加することにより、当該ＭＩＳ構造の複素インピーダンスＺを測定し、その測定結果を用いて容量値を算出する。この容量値算出に際しては、ＭＩＳ構造の等価回路として後述する２素子モデルが使用される。

ところで、ゲート絶縁膜の膜厚が３．５ｎｍ以上である場合には、ゲート絶縁膜の絶縁性は非常に良く、Ｃ−Ｖ測定中のリーク電流をほとんど無視できるので、容量値測定対象となる素子の等価回路を、例えば図８に示すような２素子直列モデルを用いて表すことができる。図８に示すように、容量値Ｃの容量２６と、抵抗値Ｒｓの直列抵抗２７とが互いに直列に接続されている。尚、容量２６は、図１に示すゲート絶縁膜２１の容量に対応し、直列抵抗２７は、図１に示すゲート電極２２及び基板２３等の直列抵抗を一つに合わせたものに対応する。

図８に示す２素子直列等価回路モデルにおいて複素インピーダンスＺは次式（１）によって表される。

Ｚ＝Ｒｓ−ｊ／（２πｆＣ）・・・（１）
式（１）において、ｊは虚数単位、πは円周率、ｆは測定周波数である。

例えばＬＣＲメータ等のインピーダンス測定器２５の内部には、式（１）を使用して複素インピーダンスＺの実部Ｒｅ（Ｚ）及び虚部Ｉｍ（Ｚ）からそれぞれＲｓ及びＣを求める機能が組み込まれている。

ところが、膜厚が３．０ｎｍ以下の極薄ゲート絶縁膜においてはリーク電流が無視できなくなり、図８に示す従来の２素子等価回路モデルによって容量値を正しく計算できなくなるという問題点が生じる。

それに対して、膜厚が３．０ｎｍ以下の極薄ゲート絶縁膜を持つＭＩＳ構造の等価回路を、例えば図９に示すような３素子モデルを用いて表すことができる。図９に示すように、３素子モデルは、容量値Ｃの容量２６と、容量２６に並列に接続された抵抗値Ｒｐの並列抵抗２８と、容量２６及び並列抵抗２８に直列に接続された抵抗値Ｒｓの直列抵抗２７とから構成されている。尚、並列抵抗２８はリーク電流成分に対応する。

このような３素子等価回路モデルにおける容量値Ｃ等のパラメータを求める手法として、複素インピーダンスＺの周波数依存性を測定し、当該複素インピーダンスＺの虚部Ｉｍ（Ｚ）のピークの位置及び高さから容量値Ｃ等のパラメータを計算する方法が提案されている（例えば非特許文献１参照）。

以下、図１０を参照しながら、従来の３素子等価回路モデルのパラメータを求める手法について説明する。尚、図１０において、「２９」は複素インピーダンスＺの実部Ｒｅ（Ｚ）の周波数依存性であり、「３０」は複素インピーダンスＺの虚部Ｉｍ（Ｚ）の極性を反転させた値−Ｉｍ（Ｚ）の周波数依存性であり、横軸は測定周波数ｆの対数スケールであり、縦軸は複素インピーダンスＺの実部Ｒｅ（Ｚ）及び虚部（反転値）−Ｉｍ（Ｚ）のそれぞれの対数スケールである。

ここで、ゲート絶縁膜にリーク電流が生じる場合、複素インピーダンスＺの虚部反転値−Ｉｍ（Ｚ）はピークを持つ。

図９に示す３素子等価回路モデルにおいては、複素インピーダンスＺの実部Ｒｅ（Ｚ）及び虚部Ｉｍ（Ｚ）はそれぞれ次式（２）及び（３）によって表される。

Ｒｅ（Ｚ）＝Ｒｐ／［１＋（２πｆＲｐＣ）²］＋Ｒｓ・・・（２）
Ｉｍ（Ｚ）＝−（２πｆＣＲｐ²）／［１＋（２πｆＲｐＣ）²］・・・（３）
ここで、−Ｉｍ（Ｚ）のピークの高さはＲｐ／２になり、当該ピークのときの周波数ｆはｆpeak＝１／（２πＲｐＣ）になる。また、複素インピーダンスＺの実部Ｒｅ（Ｚ）は低周波数ではＲｐ＋Ｒｓになる。

また、複素インピーダンスＺの虚部−Ｉｍ（Ｚ）の実測値からピーク高さＲｐ／２及びピーク周波数ｆpeak＝１／（２πＲｐＣ）を求める際には、当該実測値の中で比較的ピークに近い３点を選び、両対数スケールにおいて、それらの３点を通る２次関数を使用してピーク高さ及びピーク周波数を算出することができる。

以下、図１１を参照しながら、従来技術において３素子等価回路モデルのパラメータＲｐ、Ｒｓ及びＣを求める具体的な手順について説明する。

図１１は、従来技術における３素子等価回路モデルのパラメータを求める手順を示すフロー図である。図１１のフロー図に示す方法は、パラメータを求めるためのステップＳ１１〜Ｓ１４を含んでいる。

まず、ステップＳ１１において、ＭＩＳ構造の複素インピーダンスＺの周波数依存性をインピーダンス・アナライザ等を用いて測定する。

次に、ステップＳ１２において、ステップＳ１１での測定結果に基づいて−Ｉｍ（Ｚ）のピーク高さＲｐ／２を算出し、当該算出結果から抵抗値Ｒｐを算出する。

続いて、ステップＳ１３において、ステップＳ１１での測定結果に基づいてＲｅ（Ｚ）の低周波での値Ｒｐ＋Ｒｓを算出し、当該算出結果及びステップＳ１２で算出した抵抗値Ｒｐを用いて抵抗値Ｒｓを算出する。

さらに、ステップＳ１４において、ステップＳ１１での測定結果に基づいて−Ｉｍ（Ｚ）のピーク周波数ｆpeakを求め、当該ピーク周波数ｆpeak及びステップＳ１２で算出した抵抗値Ｒｐをｆpeak＝１／（２πＲｐＣ）の関係式に代入することによって、容量値Ｃを算出する。

以上に説明した図１１に示す手順をＣ−Ｖ測定の対象となる各ゲート電圧において実施することにより、極薄ゲート絶縁膜のＣ−Ｖ測定を実現することができる。

また、図９に示すような３素子等価回路モデルにおける容量値Ｃ等のパラメータを求める手法として、前述の方法のほかに、複素インピーダンスＺの周波数依存性の実測値に対して、適切な値を初期値とする非線型最小二乗法等の数値反復計算を使用することにより、式（２）及び式（３）中の３素子等価回路モデルのパラメータを求める方法も提案されている（例えば非特許文献２参照）。
M. Matsumura他、Extraction of the capacitance of a metal oxide semiconductor tunnel diode (MISTD) biased in accumulation、Jpn. J. Appl. Phys. 、日本国、1999年8月、vol. 38 、pp.L845-L847 L. Pantisano他、A comprehensive model to accurately calculate the gate capacitance and the leakage from DC to 100MHz for ultra thin dielectrics 、Proc. IEEE International Conference on Microelectronic Test Structures、アメリカ合衆国、2006年、pp.222-225

しかしながら、従来の−Ｉｍ（Ｚ）のピークを使用した容量値測定方法においては、−Ｉｍ（Ｚ）の周波数依存性におけるピーク周辺での傾きが小さいため、−Ｉｍ（Ｚ）の測定誤差の影響が大きい。その結果、−Ｉｍ（Ｚ）のピーク周波数を精度良く求めることができなくなるので、容量値Ｃの誤差が大きくなってしまうという問題点がある。

一方、従来の非線型最小二乗法等の数値反復計算を使用した容量値測定方法においては、初期値とする値が適切ではない場合には数値反復計算が収束せず、計算結果が安定して得られないという問題点がある。

前記に鑑み、本発明は、ゲート絶縁膜の容量値Ｃを高精度に且つ安定して算出することが可能な容量値測定方法及び容量値測定器を提供することを目的とする。

前記の目的を達成するために、本願発明者らは、容量値測定方法及び容量値測定器において、従来のように複素インピーダンスＺの虚部反転値−Ｉｍ（Ｚ）のピークを利用する代わりに、複素インピーダンスＺの実部Ｒｅ（Ｚ）における虚部反転値−Ｉｍ（Ｚ）のピークに対応する点を利用するという発明を想到した。

より具体的には、本発明に係る第１の容量値測定方法は、ゲート絶縁膜が半導体基板とゲート電極とによって挟まれたＭＩＳ構造の等価回路を構成する、容量値Ｃの容量、前記容量に並列に接続された抵抗値Ｒｐの並列抵抗、及び前記容量及び前記並列抵抗に直列に接続された抵抗値Ｒｓの直列抵抗からなる３素子モデルを用いて前記容量値Ｃを測定する絶縁膜の容量値測定方法であって、前記ＭＩＳ構造の複素インピーダンスＺの周波数依存性を測定する工程（ａ）と、前記工程（ａ）での測定結果に基づいて、前記複素インピーダンスＺの虚部Ｉｍ（Ｚ）の反転測定値−Ｉｍ（Ｚ）の周波数依存性におけるピーク高さ（Ｒｐ／２）を算出し、当該算出結果を用いて前記抵抗値Ｒｐを算出する工程（ｂ）と、前記工程（ａ）での測定結果に基づいて、前記複素インピーダンスＺの実部Ｒｅ（Ｚ）の低周波測定値（Ｒｐ＋Ｒｓ）を算出し、当該算出結果及び前記工程（ｂ）で算出した前記抵抗値Ｒｐを用いて前記抵抗値Ｒｓを算出する工程（ｃ）と、前記工程（ａ）での測定結果並びに前記工程（ｂ）及び前記工程（ｃ）での算出結果に基づいて、Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓであるときの周波数ｆ（Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓ）を求め、当該周波数ｆ（Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓ）及び前記工程（ｂ）で算出した前記抵抗値Ｒｐをｆ（Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓ）＝１／（２πＲｐＣ）の関係式に代入することによって、前記容量値Ｃを算出する工程（ｄ）とを備えている。

尚、本発明において、低周波とは、複素インピーダンスＺの虚部Ｉｍ（Ｚ）の反転測定値のピーク周波数ｆpeakよりも十分に低い周波数であって、複素インピーダンスＺの実部Ｒｅ（Ｚ）の周波数依存性がほとんど見られない周波数を意味し、実際には例えば１ｋＨｚ程度の周波数である。

また、本発明に係る第２の容量値測定方法は、前述の本発明の第１の容量値測定方法において、前記工程（ｄ）の後に、前記工程（ｂ）、前記工程（ｃ）及び前記工程（ｄ）で算出した前記抵抗値Ｒｐ、前記抵抗値Ｒｓ及び前記容量値Ｃをそれぞれ初期値として数値反復計算を行う工程（ｅ）と、前記数値反復計算の結果が収束したかどうかを判断する工程（ｆ）と、前記工程（ｆ）で前記数値反復計算の結果が収束したと判断した場合に、当該収束値である、最適化後の前記抵抗値Ｒｐ、前記抵抗値Ｒｓ及び前記容量値Ｃを出力する工程（ｇ）と、前記工程（ｆ）で前記数値反復計算の結果が収束しなかったと判断した場合に、前記初期値である、前記工程（ｂ）、前記工程（ｃ）及び前記工程（ｄ）で算出した前記抵抗値Ｒｐ、前記抵抗値Ｒｓ及び前記容量値Ｃを出力する工程（ｈ）とをさらに備えている。

尚、本発明において、数値反復計算とは、非線型最小二乗法等の最適化法の数値反復計算を意味し、例えば非線型最小二乗法の具体的な手法としては、ニュートン・ラフソン法や修正マルカート法等がある。

また、本発明に係る第１の容量値測定器は、前述の本発明の第１の容量値測定方法を行う容量値測定器であって、ＭＩＳ構造にＤＣバイアスを印加するＤＣバイアス源と、前記ＤＣバイアス源に直列に接続された周波数可変のＡＣ信号源と、前記ＭＩＳ構造に流れる電流を測定するＡＣ電流計と、前記ＭＩＳ構造に印加される電圧を測定するＡＣ電圧計と、前記ＡＣ信号源、前記ＡＣ電流計及び前記ＡＣ電圧計のそれぞれから出力されるデータに基づいて、前記ＭＩＳ構造の複素インピーダンスＺの周波数依存性を出力するインピーダンス算出部と、前記インピーダンス算出部の出力結果に基づいて、前記工程（ｂ）、前記工程（ｃ）及び前記工程（ｄ）を実施し、前記抵抗値Ｒｐ、前記抵抗値Ｒｓ及び前記容量値Ｃを出力する３素子モデルパラメータ抽出部とを備えている。

また、本発明に係る第２の容量値測定器は、前述の本発明の第２の容量値測定方法を行う容量値測定器であって、ＭＩＳ構造にＤＣバイアスを印加するＤＣバイアス源と、前記ＤＣバイアス源に直列に接続された周波数可変のＡＣ信号源と、前記ＭＩＳ構造に流れる電流を測定するＡＣ電流計と、前記ＭＩＳ構造に印加される電圧を測定するＡＣ電圧計と、前記ＡＣ信号源、前記ＡＣ電流計及び前記ＡＣ電圧計のそれぞれから出力されるデータに基づいて、前記ＭＩＳ構造の複素インピーダンスＺの周波数依存性を出力するインピーダンス算出部と、前記インピーダンス算出部の出力結果に基づいて、前記工程（ｂ）、前記工程（ｃ）及び前記工程（ｄ）を実施し、前記抵抗値Ｒｐ、前記抵抗値Ｒｓ及び前記容量値Ｃを出力する３素子モデルパラメータ抽出部と、前記３素子モデルパラメータ抽出部が出力した前記抵抗値Ｒｐ、前記抵抗値Ｒｓ及び前記容量値Ｃをそれぞれ初期値として数値反復計算を行い、前記数値反復計算の結果が収束した場合に、当該収束値である最適化後の前記抵抗値Ｒｐ、前記抵抗値Ｒｓ及び前記容量値Ｃを出力する３素子モデルパラメータ最適化部とを備えている。

本発明に係る容量値測定方法及び容量値測定器によると、複素インピーダンスＺの虚部反転値−Ｉｍ（Ｚ）のピークに対応する複素インピーダンスＺの実部Ｒｅ（Ｚ）の値（Ｒｐ／２＋Ｒｓ）は、前記式（２）に示すように、実部Ｒｅ（Ｚ）が低周波での値（Ｒｐ＋Ｒｓ）から単調減少していく途中の値であるため、周波数ｆに対して大きい依存性を有する。このため、虚部反転値−Ｉｍ（Ｚ）のピーク周波数と等価な周波数ｆ（Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓ）を精度良く求めることができるので、容量値Ｃの測定精度を大幅に向上させることができる。

さらに、本発明の容量値測定は、数値反復計算を使用することなく解析的な計算のみによって行うことができるので、数値反復計算の問題点である計算が収束しないという事態を回避して容量値Ｃを安定して算出することもできる。

（第１の実施形態）
以下、本発明の第１の実施形態に係る容量値測定方法について、図面を参照しながら説明する。

図１は、本実施形態の容量値測定方法をＭＩＳ構造の複素インピーダンスＺの周波数依存性の実測値に基づいて説明するものである。本実施形態において、測定対象となるＭＩＳ構造は、例えば膜厚２．２ｎｍのＳｉＯＮ膜からなるゲート絶縁膜が半導体基板とゲート電極とによって挟まれた構造であり、当該膜厚のゲート絶縁膜では直接トンネリングに起因するリーク電流を無視することができない。尚、測定対象となるＭＩＳ構造は、ソース・ドレイン領域が設けられたトランジスタであってもよいし、ソース・ドレイン領域が設けられていないキャパシタであってもよい。また、ゲート絶縁膜の下側の半導体基板は、絶縁性基板上に半導体層が設けられたものであってもよい。

図１において、曲線「１」は複素インピーダンスＺの実部Ｒｅ（Ｚ）の周波数依存性であり、曲線「２」は複素インピーダンスＺの虚部Ｉｍ（Ｚ）の極性を反転させた値−Ｉｍ（Ｚ）の周波数依存性であり、「３」は複素インピーダンスＺの実部Ｒｅ（Ｚ）の値がＲｐ／２＋Ｒｓになる点（つまり虚部反転値−Ｉｍ（Ｚ）のピークに対応する点）、横軸は測定周波数ｆの対数スケールであり、縦軸は複素インピーダンスＺの実部Ｒｅ（Ｚ）及び虚部反転値−Ｉｍ（Ｚ）のそれぞれの線形スケールである。

例えば図９に示すような３素子等価回路モデルにおいては、図１並びに前記式（２）及び前記（３）に示すように、−Ｉｍ（Ｚ）の周波数依存性「２」が周波数ｆpeak＝１／（２πＲｐＣ）において高さＲｐ／２のピーク値を持つとき、実部Ｒｅ（Ｚ）の周波数依存性「３」が低周波数領域での値Ｒｐ＋ＲｓからＲｐ／２低下して、点「３」におけるＲｐ／２＋Ｒｓの値となる。このとき、虚部反転値−Ｉｍ（Ｚ）と実部Ｒｅ（Ｚ）との差はＲｓとなる。

そこで、本実施形態においては、まず、従来方法と同様に、虚部反転値−Ｉｍ（Ｚ）の実測値の中からピークに近い３点を選び、両対数スケールにおいて、それらの３点を通る２次関数を使用してピーク高さＲｐ／２を算出し、その算出結果を用いて抵抗値Ｒｐを求める。

尚、虚部反転値−Ｉｍ（Ｚ）の実測値の中から選ぶピークに近い点の数は４点以上であっても良い。また、ピーク高さの算出において片対数スケールではなく両対数スケールを使用するのは、両対数スケールを使用した方がピーク付近の虚部反転値−Ｉｍ（Ｚ）の傾きの変化が小さくなって２次関数によるフィッティング精度が向上するからである。

また、従来の虚部反転値−Ｉｍ（Ｚ）からピーク周波数を求める方法においては、−Ｉｍ（Ｚ）の周波数依存性におけるピーク周辺での傾きが小さいため、−Ｉｍ（Ｚ）の測定誤差の影響がピーク周波数において特に大きく現れるのに対し、本実施形態のように虚部反転値−Ｉｍ（Ｚ）からピーク高さＲｐ／２を求める場合には、−Ｉｍ（Ｚ）の測定誤差の影響がピーク高さＲｐ／２にそのまま現れるだけであって、当該誤差の影響が特に大きく現れることはない。

続いて、算出した抵抗値Ｒｐと、実部Ｒｅ（Ｚ）の低周波数領域での値Ｒｐ＋Ｒｓとを用いて抵抗値Ｒｓを求める。そして、実部Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓとなるときの周波数ｆ（Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓ）を求め、当該周波数ｆ（Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓ）と算出した抵抗値Ｒｐとをｆ（Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓ）＝１／（２πＲｐＣ）の関係式に代入することによって、容量値Ｃを求めることができる。

次に、図２を参照しながら、本実施形態の容量値測定方法、つまり３素子等価回路モデルのパラメータを求める手順について具体的に説明する。図２は、本実施形態における３素子等価回路モデルのパラメータを求める手順を示すフロー図である。図２のフロー図に示す方法は、パラメータを求めるためのステップＳ１〜Ｓ４を含んでいる。

まず、ステップＳ１において、ＭＩＳ構造の複素インピーダンスＺの周波数依存性を例えばインピーダンス・アナライザ等を用いて測定する。

次に、ステップＳ２において、ステップＳ１での測定結果に基づいて−Ｉｍ（Ｚ）のピーク高さＲｐ／２を算出し、当該算出結果から抵抗値Ｒｐを算出する。

次に、ステップＳ３において、ステップＳ１での測定結果に基づいてＲｅ（Ｚ）の低周波での値Ｒｐ＋Ｒｓを算出し、当該算出結果及びステップＳ２で算出した抵抗値Ｒｐを用いて抵抗値Ｒｓを算出する。

次に、ステップＳ４において、ステップＳ１での測定結果並びにステップＳ２及びステップＳ３での算出結果に基づいて、Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓであるときの周波数ｆ（Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓ）を求め、当該周波数ｆ（Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓ）及びステップＳ２で算出した抵抗値Ｒｐをｆ（Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓ）＝１／（２πＲｐＣ）の関係式に代入することによって、容量値Ｃを算出する。

以上に説明した図２に示す手順をＣ−Ｖ測定の対象となる各ゲート電圧において実施することにより、極薄ゲート絶縁膜のＣ−Ｖ測定を実現することができる。

図３は、以上に述べた本実施形態の容量値測定（Ｃ−Ｖ測定）の実施例を、従来の−Ｉｍ（Ｚ）のピークを使用する方法と比較した結果を示している。

図３において、横軸はゲート電圧Ｖｇを示し、縦軸は容量値Ｃを示す。また、点線「４」は従来の−Ｉｍ（Ｚ）のピークを使用する方法によるＣ−Ｖ測定結果であり、実線「５」は本実施形態によるＣ−Ｖ測定結果であり、破線「６」は物理的なゲート絶縁膜の膜厚を用いて算出したゲート絶縁膜の容量値の目標値であり、破線「７」は２素子直列等価回路モデルを使用する方法によるＣ−Ｖ測定結果である。

尚、従来の−Ｉｍ（Ｚ）のピークを使用する方法及び本実施形態の方法のいずれにおいても−Ｉｍ（Ｚ）のピークを使用しているが、Ｖｇ＝０Ｖ付近のリーク電流が少ない条件では、−Ｉｍ（Ｚ）のピークを観測することができなくなるため、容量値測定に３素子等価回路モデルを使用することはできなくなる。この場合、測定周波数ｆ＝１ＭＨｚとして、式（１）を使用して２素子直列等価回路モデルにおける複素インピーダンスＺの実部Ｒｅ（Ｚ）及び虚部Ｉｍ（Ｚ）からそれぞれＲｓ及びＣを求め、破線「７」に示すＣ−Ｖ測定結果を得た。

一方、Ｖｇ＜０Ｖの高電圧側の蓄積領域、及びＶｇ＞０Ｖの反転領域のそれぞれにおいては、−Ｉｍ（Ｚ）のピークが観測されるため、３素子等価回路モデルを使用することができる。これらの蓄積領域及び反転領域に対しては、図３に示すように、従来の方法及び本実施形態の方法のそれぞれによりＣ−Ｖ曲線が得られている。ここで、本実施形態の方法によるＣ−Ｖ曲線「５」は、従来の方法によるＣ−Ｖ曲線「４」と比べてはるかに滑らかな曲線になっていることがわかる。さらに、Ｖｇ＝−３．０Ｖ程度の蓄積領域において本実施形態の方法により得られた容量値Ｃは、ゲート絶縁膜の容量値の目標値「６」とほぼ一致している。このように、本実施形態の方法によって、極薄ゲート絶縁膜の容量値Ｃを高精度に測定することができる。

すなわち、本実施形態によると、複素インピーダンスＺの虚部反転値−Ｉｍ（Ｚ）のピークに対応する複素インピーダンスＺの実部Ｒｅ（Ｚ）の値（Ｒｐ／２＋Ｒｓ）は、図１及び前記式（２）に示すように、実部Ｒｅ（Ｚ）が低周波での値（Ｒｐ＋Ｒｓ）から単調減少していく途中の値であるため、周波数ｆに対して大きい依存性を有する。このため、虚部反転値−Ｉｍ（Ｚ）のピーク周波数と等価な周波数ｆ（Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓ）を精度良く求めることができるので、容量値Ｃの測定精度を大幅に向上させることができる。

また、本実施形態によると、数値反復計算を使用することなく解析的な計算のみによって容量値測定を行うことができるので、数値反復計算の問題点である計算が収束しないという事態を回避して容量値Ｃを安定して算出することもできる。

尚、本実施形態の容量値測定方法における解析的な計算等は、例えばインピーダンス・アナライザ等のインピーダンス測定器とは別個のコンピュータ上で動作するプログラムにより実行することが可能である。

（第２の実施形態）
前述の本発明の第１の実施形態に係る容量値測定方法は、例えばインピーダンス測定器の内部に組み込んだ複素インピーダンスＺの周波数依存性測定機能と容量値Ｃ等の３素子等価回路モデルパラメータ算出機能とを有する容量値測定器によって実施することも可能である。

以下、本発明の第２の実施形態に係る容量値測定器として、第１の実施形態に係る容量値測定方法を実行する容量値測定器について、図面を参照しながら説明する。

図４は、本実施形態における３素子等価回路モデルの容量値Ｃ等のパラメータを求める容量値測定器の構成を示している。

図４に示すように、本実施形態の容量値測定器８は、例えば図９に示すような３素子モデルパラメータ（容量値Ｃの容量、抵抗値Ｒｓの直列抵抗、抵抗値Ｒｐの並列抵抗）で表されるＭＩＳ構造１６にＤＣバイアス（Ｖｄｃ）を印加するＤＣバイアス源９と、ＤＣバイアス源９に直列に接続された周波数（ｆ）可変のＡＣ信号源１０と、ＭＩＳ構造１６に流れる電流を測定するＡＣ電流計１１と、ＭＩＳ構造１６に印加される電圧を測定するＡＣ電圧計１２と、インピーダンス算出部１３と、３素子モデルパラメータ抽出部１４とを備えている。インピーダンス算出部１３は、ＡＣ信号源１０、ＡＣ電流計１１及びＡＣ電圧計１２のそれぞれから出力されるデータに基づいて、ＭＩＳ構造１６の複素インピーダンスＺ（ｆ，Ｖｄｃ）の周波数依存性を出力する。３素子モデルパラメータ抽出部１４は、インピーダンス算出部１３の出力結果に基づいて、第１の実施形態のステップＳ２〜Ｓ４を実施し、容量値Ｃ（Ｖｄｃ）、抵抗値Ｒｐ（Ｖｄｃ）及び抵抗値Ｒｓ（Ｖｄｃ）を出力する。

ここで、容量値測定器８において、「インピーダンス測定器」は、例えば、ＤＣバイアス源９、ＡＣ信号源１０、ＡＣ電流計１１、ＡＣ電圧計１２及びインピーダンス算出部１３から構成されている。また、３素子モデルパラメータ抽出部１４は、例えば、インピーダンス測定器とは別個に容量値測定器８に内蔵されているコンピュータ上で動作するプログラムである。

具体的には、容量値測定器８において、ＤＣバイアス電圧源９によりＭＩＳ構造１６にＤＣバイアスＶｄｃを印加する。このとき、ＤＣバイアスＶｄｃに加えて、ＡＣ信号源１０により、例えば１０〜３０ｍＶ程度の微小なＡＣ信号の周波数ｆを、例えば１ｋＨｚから１００ＭＨｚまで掃引しながらＭＩＳ構造１６に印加する。このとき、各周波数においてＭＩＳ構造１６に流れるＡＣ電流の振幅及び位相をＡＣ電流計１１により測定すると共に、各周波数においてＭＩＳ構造１６の両端に印加されるＡＣ電圧の振幅及び位相をＡＣ電圧計１２により測定する。そして、インピーダンス算出モジュール１３において、これらのＡＣ電流及びＡＣ電圧のそれぞれの振幅及び位相の測定値に基づいて、各ＤＣバイアスＶｄｃにおけるＭＩＳ構造１６の複素インピーダンスＺの周波数（ｆ）依存性を求める。そして、容量値測定器８の内部に組み込まれた３素子モデルパラメータ算出モジュール１４において、インピーダンス算出部１３の出力結果に基づいて、前述の第１の実施形態の方法におけるステップＳ２〜Ｓ４を実施し、各ＤＣバイアスＶｄｃに対する３素子モデルパラメータＣ、Ｒｐ及びＲｓを算出する。

以上に説明したように、本実施形態によると、第１の実施形態に係る容量値測定方法を実行することができるので、第１の実施形態と同様の効果が得られる。

尚、本実施形態の容量値測定器８において、ＤＣバイアスＶｄｃについては所定の１バイアスのみを（つまり１バイアスずつ）ＭＩＳ構造１６に印加することによって３素子モデルパラメータＣ、Ｒｐ及びＲｓを測定する仕様を用いてもよい。或いは、本実施形態の容量値測定器８において、ＤＣバイアスＶｄｃを所定の範囲に亘って掃引することによって、複数のＤＣバイアスＶｄｃのそれぞれにおける３素子モデルパラメータＣ、Ｒｐ及びＲｓを求め、その結果を例えば画面上にプロットし又は数値データとしてデータファイル若しくはデータバス等に出力する仕様を用いてもよい。

（第３の実施形態）
以下、本発明の第３の実施形態に係る容量値測定方法について、図面を参照しながら説明する。本実施形態において、測定対象となるＭＩＳ構造は、例えば膜厚２．２ｎｍのＳｉＯＮ膜からなるゲート絶縁膜が半導体基板とゲート電極とによって挟まれた構造であり、当該膜厚のゲート絶縁膜では直接トンネリングに起因するリーク電流を無視することができない。尚、測定対象となるＭＩＳ構造は、ソース・ドレイン領域が設けられたトランジスタであってもよいし、ソース・ドレイン領域が設けられていないキャパシタであってもよい。また、ゲート絶縁膜の下側の半導体基板は、絶縁性基板上に半導体層が設けられたものであってもよい。

図５は、本実施形態における３素子等価回路モデルのパラメータを求める手順を示すフロー図である。図５のフロー図に示す方法は、パラメータを求めるためのステップＳ１〜Ｓ８を含んでいる。尚、本実施形態におけるステップＳ１〜Ｓ４は、前述の第１の実施形態のステップＳ１〜Ｓ４と同様である。

すなわち、まず、ステップＳ１において、ＭＩＳ構造の複素インピーダンスＺの周波数依存性を例えばインピーダンス・アナライザ等を用いて測定する。

次に、ステップＳ２において、ステップＳ１での測定結果に基づいて複素インピーダンスＺの虚部反転値−Ｉｍ（Ｚ）のピーク高さＲｐ／２を算出し、当該算出結果から抵抗値Ｒｐを算出する。

次に、ステップＳ３において、ステップＳ１での測定結果に基づいて複素インピーダンスＺの実部Ｒｅ（Ｚ）の低周波での値Ｒｐ＋Ｒｓを算出し、当該算出結果及びステップＳ２で算出した抵抗値Ｒｐを用いて抵抗値Ｒｓを算出する。

次に、ステップＳ５において、ステップＳ２〜Ｓ４で算出された抵抗値Ｒｐ、抵抗値Ｒｓ及び容量値Ｃをそれぞれ初期値として、例えば非線型最小二乗法等の数値反復計算を行うことにより、抵抗値Ｒｐ、抵抗値Ｒｓ及び容量値Ｃのそれぞれを最適化する。

次に、ステップＳ６において、ステップＳ５での数値反復計算が収束したかどうかを判断し、当該数値反復計算が収束したと判断した場合にはステップＳ７に進み、当該数値反復計算の収束値である最適化後の抵抗値Ｒｐ、抵抗値Ｒｓ及び容量値Ｃのそれぞれを出力する。また、ステップＳ６において、ステップＳ５での数値反復計算が収束しなかったと判断した場合にはステップＳ８に進み、ステップＳ５での数値反復計算の初期値である、ステップＳ２〜Ｓ４で算出された抵抗値Ｒｐ、抵抗値Ｒｓ及び容量値Ｃのそれぞれを出力する。

本実施形態によると、数値反復計算の初期値として、第１の実施形態の方法により高精度で求めた３素子モデルパラメータ（抵抗値Ｒｐ、抵抗値Ｒｓ及び容量値Ｃ）を使用するため、数値反復計算が収束する可能性が高くなるので、容量値計算の安定性が向上する。また、仮に数値反復計算が収束しなかった場合でも、第１の実施形態の方法により高精度で求めた容量値Ｃ等のパラメータを出力することができるため、極薄ゲート絶縁膜の容量値についても高精度の測定値を確実に得ることができる。

尚、本実施形態の容量値測定方法における解析的計算及び数値反復計算等は、例えばインピーダンス・アナライザ等のインピーダンス測定器とは別個のコンピュータ上で動作するプログラムにより実行することが可能である。

また、本実施形態の容量値測定方法における数値反復計算として非線型最小二乗法を用いたが、これに代えて、例えば、誤差の分布に応じた適切な最尤法等を用いてもよい。

（第４の実施形態）
前述の本発明の第３の実施形態に係る容量値測定方法は、例えばインピーダンス測定器の内部に組み込んだ複素インピーダンスＺの周波数依存性測定機能と容量値Ｃ等の３素子等価回路モデルパラメータ算出機能及び３素子等価回路モデルパラメータ最適化機能とを有する容量値測定器によって実施することも可能である。

以下、本発明の第４の実施形態に係る容量値測定器として、第３の実施形態に係る容量値測定方法を実行する容量値測定器について、図面を参照しながら説明する。

図６は、本実施形態における３素子等価回路モデルの容量値Ｃ等のパラメータを求める容量値測定器の構成を示している。

図６に示すように、本実施形態の容量値測定器８は、例えば図９に示すような３素子モデルパラメータ（容量値Ｃの容量、抵抗値Ｒｓの直列抵抗、抵抗値Ｒｐの並列抵抗）で表されるＭＩＳ構造１６にＤＣバイアス（Ｖｄｃ）を印加するＤＣバイアス源９と、ＤＣバイアス源９に直列に接続された周波数（ｆ）可変のＡＣ信号源１０と、ＭＩＳ構造１６に流れる電流を測定するＡＣ電流計１１と、ＭＩＳ構造１６に印加される電圧を測定するＡＣ電圧計１２と、インピーダンス算出部１３と、３素子モデルパラメータ抽出部１４と、３素子モデルパラメータ最適化部１５とを備えている。インピーダンス算出部１３は、ＡＣ信号源１０、ＡＣ電流計１１及びＡＣ電圧計１２のそれぞれから出力されるデータに基づいて、ＭＩＳ構造１６の複素インピーダンスＺ（ｆ，Ｖｄｃ）の周波数依存性を出力する。３素子モデルパラメータ抽出部１４は、インピーダンス算出部１３の出力結果に基づいて、第３の実施形態のステップＳ２〜Ｓ４を実施し、容量値Ｃ０（Ｖｄｃ）、抵抗値Ｒｐ０（Ｖｄｃ）及び抵抗値Ｒｓ０（Ｖｄｃ）を出力する。３素子モデルパラメータ最適化部１５は、３素子モデルパラメータ抽出部１４が出力した容量値Ｃ０（Ｖｄｃ）、抵抗値Ｒｐ０（Ｖｄｃ）及び抵抗値Ｒｓ０（Ｖｄｃ）をそれぞれ初期値として、例えば非線型最小二乗法等の数値反復計算を行い、当該数値反復計算の結果が収束した場合に、当該収束値である、最適化後の容量値Ｃ（Ｖｄｃ）、抵抗値Ｒｐ（Ｖｄｃ）及び抵抗値Ｒｓ（Ｖｄｃ）を出力する。

ここで、容量値測定器８において、「インピーダンス測定器」は、例えば、ＤＣバイアス源９、ＡＣ信号源１０、ＡＣ電流計１１、ＡＣ電圧計１２及びインピーダンス算出部１３から構成されている。また、３素子モデルパラメータ抽出部１４及び３素子モデルパラメータ最適化部１５は、例えば、インピーダンス測定器とは別個に容量値測定器８に内蔵されているコンピュータ上で動作するプログラムである。

具体的には、容量値測定器８において、ＤＣバイアス電圧源９によりＭＩＳ構造１６にＤＣバイアスＶｄｃを印加する。このとき、ＤＣバイアスＶｄｃに加えて、ＡＣ信号源１０により、例えば１０〜３０ｍＶ程度の微小なＡＣ信号の周波数ｆを、例えば１ｋＨｚから１００ＭＨｚまで掃引しながらＭＩＳ構造１６に印加する。このとき、各周波数においてＭＩＳ構造１６に流れるＡＣ電流の振幅及び位相をＡＣ電流計１１により測定すると共に、各周波数においてＭＩＳ構造１６の両端に印加されるＡＣ電圧の振幅及び位相をＡＣ電圧計１２により測定する。そして、インピーダンス算出モジュール１３において、これらのＡＣ電流及びＡＣ電圧のそれぞれの振幅及び位相の測定値に基づいて、各ＤＣバイアスＶｄｃにおけるＭＩＳ構造１６の複素インピーダンスＺの周波数（ｆ）依存性を求める。そして、容量値測定器８の内部に組み込まれた３素子モデルパラメータ抽出モジュール１４において、前述の第３の実施形態の方法におけるステップＳ２〜Ｓ４を実施し、各ＤＣバイアスＶｄｃに対する３素子モデルパラメータＣ０、Ｒｐ０及びＲｓ０を算出する。

最後に、容量値測定器８の内部に組み込まれた３素子モデルパラメータ最適化モジュール１５において、３素子モデルパラメータ抽出モジュール１４で算出された３素子モデルパラメータＣ０、Ｒｐ０及びＲｓ０を初期値として、前述の第３の実施形態の方法におけるステップＳ５〜Ｓ８を実施し、数値反復計算の結果が収束した場合に、各ＤＣバイアスＶｄｃに対して、当該収束値である最適化後の３素子モデルパラメータＣ、Ｒｐ及びＲｓを出力する。

以上に説明したように、本実施形態によると、第３の実施形態に係る容量値測定方法を実行することができるので、第３の実施形態と同様の効果が得られる。

また、本実施形態の３素子モデルパラメータ最適化部１５における数値反復計算として非線型最小二乗法を用いたが、これに代えて、例えば、誤差の分布に応じた適切な最尤法等を用いてもよい。

以上に説明したように、本発明は、ゲート絶縁膜の容量値Ｃを高精度に且つ安定して算出することが可能な容量値測定方法及び容量値測定器を提供するものであり、特に、リーク電流の大きい極薄ゲート絶縁膜の膜厚や膜質の評価等に有用である。

図１は、本発明の第１の実施形態に係る容量値測定方法の説明図である。図２は、本発明の第１の実施形態に係る容量値測定方法の手順を示すフロー図である。図３は、本発明の第１の実施形態に係る容量値測定方法の実施結果を従来の方法と比較して示す図である。図４は、本発明の第２の実施形態に係る容量値測定器の構成を示す図である。図５は、本発明の第３の実施形態に係る容量値測定方法の手順を示すフロー図である。図６は、本発明の第４の実施形態に係る容量値測定器の構成を示す図である。図７は、ゲート絶縁膜の容量値測定用のＭＩＳ構造の構成を示す図である。図８は２素子直列等価回路モデルの説明図である。図９は３素子等価回路モデルの説明図である。図１０は、従来の容量値測定方法の説明図である。図１１は、従来の容量値測定方法の手順を示すフロー図である。

符号の説明

１、２９複素インピーダンスＺの実部Ｒｅ（Ｚ）の周波数依存性
２、３０複素インピーダンスＺの虚部反転値−Ｉｍ（Ｚ）の周波数依存性
３複素インピーダンスＺの実部Ｒｅ（Ｚ）の値がＲｐ／２＋Ｒｓになる点
４従来の容量値測定方法による容量値測定結果
５本発明の容量値測定方法による容量値測定結果
６容量値の目標値
７２素子直列等価回路モデルを用いた容量値測定方法による容量値測定結果
８容量値測定器
９ＤＣバイアス電圧源
１０ＡＣ信号源
１１ＡＣ電流計
１２ＡＣ電圧計
１３インピーダンス算出部
１４３素子モデルパラメータ抽出部
１５３素子モデルパラメータ最適化部
１６３素子モデルパラメータで表されるＭＩＳ構造
２１ゲート絶縁膜
２２ゲート電極
２３基板
２４ソース・ドレイン領域
２５インピーダンス測定器
２６容量
２７直列抵抗
２８並列抵抗

Claims

ゲート絶縁膜が半導体基板とゲート電極とによって挟まれたＭＩＳ構造の等価回路を構成する、容量値Ｃの容量、前記容量に並列に接続された抵抗値Ｒｐの並列抵抗、及び前記容量及び前記並列抵抗に直列に接続された抵抗値Ｒｓの直列抵抗からなる３素子モデルを用いて前記容量値Ｃを測定する容量値測定方法であって、
前記ＭＩＳ構造の複素インピーダンスＺの周波数依存性を測定する工程（ａ）と、
前記工程（ａ）での測定結果に基づいて、前記複素インピーダンスＺの虚部Ｉｍ（Ｚ）の反転測定値−Ｉｍ（Ｚ）の周波数依存性におけるピーク高さ（Ｒｐ／２）を算出し、当該算出結果を用いて前記抵抗値Ｒｐを算出する工程（ｂ）と、
前記工程（ａ）での測定結果に基づいて、前記複素インピーダンスＺの実部Ｒｅ（Ｚ）の低周波測定値（Ｒｐ＋Ｒｓ）を算出し、当該算出結果及び前記工程（ｂ）で算出した前記抵抗値Ｒｐを用いて前記抵抗値Ｒｓを算出する工程（ｃ）と、
前記工程（ａ）での測定結果並びに前記工程（ｂ）及び前記工程（ｃ）での算出結果に基づいて、Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓであるときの周波数ｆ（Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓ）を求め、当該周波数ｆ（Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓ）及び前記工程（ｂ）で算出した前記抵抗値Ｒｐをｆ（Ｒｅ（Ｚ）＝Ｒｐ／２＋Ｒｓ）＝１／（２πＲｐＣ）の関係式に代入することによって、前記容量値Ｃを算出する工程（ｄ）とを備えていることを特徴とする容量値測定方法。
請求項１に記載の容量値測定方法において、
前記工程（ｄ）の後に、前記工程（ｂ）、前記工程（ｃ）及び前記工程（ｄ）で算出した前記抵抗値Ｒｐ、前記抵抗値Ｒｓ及び前記容量値Ｃをそれぞれ初期値として数値反復計算を行う工程（ｅ）と、
前記数値反復計算の結果が収束したかどうかを判断する工程（ｆ）と、
前記工程（ｆ）で前記数値反復計算の結果が収束したと判断した場合に、当該収束値である、最適化後の前記抵抗値Ｒｐ、前記抵抗値Ｒｓ及び前記容量値Ｃを出力する工程（ｇ）と、
前記工程（ｆ）で前記数値反復計算の結果が収束しなかったと判断した場合に、前記初期値である、前記工程（ｂ）、前記工程（ｃ）及び前記工程（ｄ）で算出した前記抵抗値Ｒｐ、前記抵抗値Ｒｓ及び前記容量値Ｃを出力する工程（ｈ）とをさらに備えていることを特徴とする容量値測定方法。
請求項１に記載の容量値測定方法を行う容量値測定器であって、
ＭＩＳ構造にＤＣバイアスを印加するＤＣバイアス源と、
前記ＤＣバイアス源に直列に接続された周波数可変のＡＣ信号源と、
前記ＭＩＳ構造に流れる電流を測定するＡＣ電流計と、
前記ＭＩＳ構造に印加される電圧を測定するＡＣ電圧計と、
前記ＡＣ信号源、前記ＡＣ電流計及び前記ＡＣ電圧計のそれぞれから出力されるデータに基づいて、前記ＭＩＳ構造の複素インピーダンスＺの周波数依存性を出力するインピーダンス算出部と、
前記インピーダンス算出部の出力結果に基づいて、前記工程（ｂ）、前記工程（ｃ）及び前記工程（ｄ）を実施し、前記抵抗値Ｒｐ、前記抵抗値Ｒｓ及び前記容量値Ｃを出力する３素子モデルパラメータ抽出部とを備えていることを特徴とする容量値測定器。
請求項２に記載の容量値測定方法を行う容量値測定器であって、
ＭＩＳ構造にＤＣバイアスを印加するＤＣバイアス源と、
前記ＤＣバイアス源に直列に接続された周波数可変のＡＣ信号源と、
前記ＭＩＳ構造に流れる電流を測定するＡＣ電流計と、
前記ＭＩＳ構造に印加される電圧を測定するＡＣ電圧計と、
前記ＡＣ信号源、前記ＡＣ電流計及び前記ＡＣ電圧計のそれぞれから出力されるデータに基づいて、前記ＭＩＳ構造の複素インピーダンスＺの周波数依存性を出力するインピーダンス算出部と、
前記インピーダンス算出部の出力結果に基づいて、前記工程（ｂ）、前記工程（ｃ）及び前記工程（ｄ）を実施し、前記抵抗値Ｒｐ、前記抵抗値Ｒｓ及び前記容量値Ｃを出力する３素子モデルパラメータ抽出部と、
前記３素子モデルパラメータ抽出部が出力した前記抵抗値Ｒｐ、前記抵抗値Ｒｓ及び前記容量値Ｃをそれぞれ初期値として数値反復計算を行い、前記数値反復計算の結果が収束した場合に、当該収束値である最適化後の前記抵抗値Ｒｐ、前記抵抗値Ｒｓ及び前記容量値Ｃを出力する３素子モデルパラメータ最適化部とを備えていることを特徴とする容量値測定器。