WO2023012432A1 - Melangeur a n chemins a rejection d'harmoniques - Google Patents

Melangeur a n chemins a rejection d'harmoniques Download PDF

Info

Publication number
WO2023012432A1
WO2023012432A1 PCT/FR2022/051543 FR2022051543W WO2023012432A1 WO 2023012432 A1 WO2023012432 A1 WO 2023012432A1 FR 2022051543 W FR2022051543 W FR 2022051543W WO 2023012432 A1 WO2023012432 A1 WO 2023012432A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
path
signals
square
mixer circuit
Prior art date
Application number
PCT/FR2022/051543
Other languages
English (en)
Inventor
Ali ALSHAKOUSH
Sylvain Bourdel
Florence Annick Marie PODEVIN
Estelle LAUGA-LARROZE
Laurent FESQUET
Original Assignee
Université Grenoble Alpes
Institut Polytechnique De Grenoble
Centre National De La Recherche Scientifique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Université Grenoble Alpes, Institut Polytechnique De Grenoble, Centre National De La Recherche Scientifique filed Critical Université Grenoble Alpes
Priority to EP22758571.8A priority Critical patent/EP4381598A1/fr
Publication of WO2023012432A1 publication Critical patent/WO2023012432A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0086—Reduction or prevention of harmonic frequencies

Definitions

  • TITLE N-WAY MIXER WITH HARMONIC REJECTION
  • mixer circuit with N-path harmonic rejection, also referred to in a simplified manner as “mixer circuit”.
  • a conventional N-path mixer circuit synthesizes an effective local oscillator signal equivalent to a uniformly sampled sinusoid of period T0 by means of amplifiers and switches present along branches connected in parallel on each path.
  • the output signal of such a mixer circuit is equivalent to a signal obtained by mixing the input signal with this effective oscillator signal.
  • Each path comprises at least one capacitor and is configured to generate an output signal across this capacitor.
  • the output signal on each path corresponds to a signal obtained by mixing the input signal with the effective oscillator signal lo(t) which is represented here in Fig. 1 B in the time domain and FIG. 1 C in the frequency domain.
  • the first harmonic which appears in the spectrum of the effective oscillator signal is the harmonic of rank (N-1), corresponding to the harmonic around the frequency (N-1 )/T0.
  • Each branch comprises at least one amplifier and at least one switch controlled by a square control signal of period T0 so as to uniformly sample the input signal with H samples per period in each path.
  • an N-path mixer circuit with harmonic rejection and differential architecture wherein the N paths are connected to a common input node at which an input signal is received; in which each path comprises a capacitor and a plurality of branches connected in parallel, each branch comprising a switch connected on one side to an amplifier and on the other side to the capacitor of the path; each path being configured to sample the input signal by means of the switches in the branches of the path concerned, to integrate the signals sampled by means of the capacitor and to generate at the terminals of the capacitor an output signal, the output signal being equivalent to a signal obtained by mixing the input signal with a sampled effective oscillator signal of period T0; each switch being controlled by a square oscillator signal of period T0 from among two groups of G square oscillator signals of distinct phases, each square oscillator signal being the delayed version of TO/2 with respect to another signal of square oscillator of the same group; the effective oscillator signal corresponding to the sum of a first effective signal and a second effective signal; the first effective signal corresponding to
  • M is equal to G-1 and P is equal to G+1. According to one or more embodiments, M is equal to G+1 and P is equal to G-1.
  • a square oscillator signal in each of the first and second groups, has, when the square oscillator signals are ordered in order of increasing phase shift, a phase shift equal to T0/G by relative to a previous square oscillator signal.
  • At least one branch comprises K sub-branches controlled by K square oscillator signals forming a subgroup of signals and having a duty cycle equal to i/(K*M) of so as to form an equivalent square oscillator signal with a duty cycle equal to i/M, with K>1.
  • a square oscillator signal belonging to a subgroup of signals has, when the control signals of this subgroup are ordered in order of increasing phase shift, a phase shift equal to ( T0*i)/(K*M) with respect to a previous square oscillator signal of the same signal subgroup.
  • a mixer circuit with N paths with harmonic rejection and differential architecture in which the N paths are connected to a common input node at the level of which an input signal is received; in which each path comprises a capacitor and a plurality of branches connected in parallel, each branch comprising a switch connected on one side to an amplifier and on the other side to the capacitor of the path; each path being configured to sample the input signal by means of the switches in the branches of the path concerned, to integrate the sampled signals by means of the capacitor and to generate across the capacitor an output signal, the output signal being equivalent to a signal obtained by mixing the input signal with a sampled effective oscillator signal of period T0; each switch being controlled by a square oscillator signal of period T0 from among a total number of G square oscillator signals of distinct phases used in the N paths, each square oscillator signal being the delayed version of TO/2 with respect to another square oscillator signal; wherein the duty cycle of the square oscillator signals of the branches is equal to i/M, M being an integer, the duty cycle of the square oscillator
  • the gains of the branch amplifiers can be equal to 1. Furthermore, the mixer circuits described here can comprise a single amplifier per path, the amplifier being common to the branches constituting this path.
  • Fig. 1 B represents an example of an effective oscillator signal obtained for the mixer circuit of FIG. 1A;
  • Fig. 1C represents the frequency spectrum of the effective oscillator signal shown in Fig. 1B and the frequency response obtained for the mixer circuit of FIG. 1A;
  • Fig. 2B shows an example of control signals that can be used for the mixer circuit of FIG. 2A;
  • Fig. 2C represents an example of the effective oscillator signal obtained for the mixer circuit of FIG. 2A;
  • Fig. 2D represents the frequency response obtained with the effective oscillator signal shown in Fig. 2C;
  • Fig. 3A-B shows an example of control signals usable for the mixer circuit of FIG. 3A-A;
  • Fig. 3A-C schematically represents a mixer circuit equivalent to the mixer circuit of Fig. 3A-A;
  • Fig. 3B shows an example of the actual oscillator signal obtained for the mixer circuit of FIG. 3A-A;
  • Fig. 3B-E represents the frequency response obtained with the effective oscillator signal presented in Fig. 3B-D;
  • Fig. 4 schematically represents a mixer circuit according to a so-called “LNA-first” embodiment
  • Fig. 5 schematically represents a mixer circuit according to a so-called “mixer-first” embodiment;
  • Fig. 5B shows an example of control signals usable for the mixer circuit of FIG. 5A;
  • Fig. 6 is a table of amplifier gains usable in mixer circuits of different orders
  • FIG. 7 Fig. 7A illustrates the timing properties of an effective oscillator signal obtained for a mixer circuit; Fig. 7B illustrates the properties of the frequency response obtained with the effective oscillator signal of FIG. 7A;
  • Fig. 8 schematically represents a mixer circuit with two gain stages;
  • Fig. 8B schematically represents a mixer circuit with a gain stage;
  • Fig. 9 illustrates the timing properties of control signals usable in a mixer circuit according to FIG. 8A or 8B;
  • Fig. 9B illustrates the time properties of an effective oscillator signal obtained for a mixer circuit according to FIG. 8A or 8B for control signals according to FIG. 9A;
  • Fig. 9C illustrates the properties of the frequency response obtained with the effective oscillator signal of FIG. 9B;
  • Fig. 10 Fig. 10A illustrates timing properties of control signals usable in a mixer circuit according to FIG. 8A or 8B;
  • Fig. 10B illustrates timing properties of control signals usable in a mixer circuit according to FIG. 8A or 8B;
  • Fig. 10C illustrates timing properties of control signals usable in a mixer circuit according to FIG. 8A or 8B;
  • Fig. 10D illustrates timing properties of control signals usable in a mixer circuit according to FIG. 8A or 8B;
  • Fig. 11 illustrates time properties of an effective oscillator signal obtained for control signals according to FIG. 10A; Fig. 11B illustrates time properties of an effective oscillator signal obtained for control signals according to FIG. 10B; Fig. 11C illustrates time properties of an effective oscillator signal obtained for control signals according to FIG. 10C; Fig. 11D illustrates time properties of an effective oscillator signal obtained for control signals according to FIG. 10D; [0031] Fig. 12: Fig. 12A illustrates properties of the frequency response obtained with the effective oscillator signal according to FIG. 11A; Fig. 12B illustrates properties of the frequency response obtained with the effective oscillator signal according to FIG. 11B; Fig. 12C illustrates properties of the frequency response obtained with the effective oscillator signal according to FIG. 11C; Fig. 12D illustrates properties of the frequency response obtained with the effective oscillator signal according to FIG. 11D;
  • Fig. 13A schematically illustrates a multi-stage gain mixer circuit
  • Fig. 13A-B illustrates time properties of an effective oscillator signal obtained for control signals according to FIG. 13A-A;
  • Fig. 13B illustrates properties of the frequency response obtained with the effective oscillator signal according to FIG. 13A-B;
  • Fig. 14 illustrates timing properties of control signals usable in a mixer circuit according to FIG. 13A;
  • Fig. 15 compares the time properties of two effective oscillator signals;
  • Fig. 15B compares the properties of the frequency response obtained with the two effective oscillator signals according to FIG. 15A;
  • Fig. 16A schematically illustrates a two-stage gain mixer circuit
  • Fig. 16A-B schematically illustrates a single gain stage mixer circuit
  • Fig. 16B illustrates timing properties of control signals usable in a mixer circuit according to FIG. 16A-A or 16A-B;
  • Fig. 17 illustrates time properties of a first effective oscillator signal obtained from control signals according to FIG. 16B;
  • Fig. 17B illustrates time properties of a second effective oscillator signal obtained from control signals according to FIG. 16B;
  • Fig. 17C illustrates time properties of an effective oscillator signal obtained from control signals according to FIG. 16B in a mixer circuit according to FIG. 16A-A or 16A-B;
  • Fig. 18 illustrates properties of the frequency response obtained with the effective oscillator signal according to FIG. 17A;
  • Fig. 18B illustrates properties of the frequency response obtained with the effective oscillator signal according to FIG. 17B;
  • Fig. 18C illustrates properties of the frequency response obtained with the effective oscillator signal according to FIG. 17C;
  • FIG. 19 Fig. 19A schematically represents a mixer circuit with two gain stages; Fig. 19B schematically illustrates a single gain stage mixer circuit;
  • FIG. 20 Fig. 20 illustrates timing properties of control signals usable in a mixer circuit according to FIG. 19A or 19B;
  • Fig. 21 illustrates temporal properties of a first effective oscillator signal obtained from control signals according to FIG. 20;
  • Fig. 21B illustrates time properties of a second effective oscillator signal obtained from control signals according to FIG. 20;
  • Fig. 21C illustrates time properties of a total effective oscillator signal obtained from control signals according to FIG. 20 in a mixer circuit according to FIG. 19A or 19B;
  • Fig. 22 illustrates properties of the frequency response obtained with the effective oscillator signal according to FIG. 21A;
  • Fig. 22B illustrates properties of the frequency response obtained with the effective oscillator signal according to FIG. 21B;
  • Fig. 22C illustrates properties of the frequency response obtained with the effective oscillator signal according to FIG. 21C;
  • FIG. 23 Fig. 23A schematically illustrates a mixer circuit with two gain stages; Fig. 23B schematically illustrates a single gain stage mixer circuit;
  • Fig. 24 illustrates timing properties of control signals usable in a mixer circuit according to FIG. 23A or 23B;
  • FIG. 25 Fig. 25A schematically represents a mixer circuit with two gain stages; Fig. 25B schematically illustrates a single gain stage mixer circuit;
  • Fig. 26 illustrates timing properties of control signals usable in a mixer circuit according to FIG. 25A or 25B;
  • FIG. 27 schematically represents a differential mixer circuit according to an exemplary embodiment
  • Fig. 28 illustrates timing properties of a first effective oscillator signal obtained from control signals according to FIG. 26;
  • Fig. 28B illustrates time properties of a second effective oscillator signal obtained from control signals according to FIG. 26;
  • Fig. 28C illustrates time properties of a total effective oscillator signal obtained from control signals according to FIG. 26 in a mixer circuit according to FIG. 27;
  • FIG. 29 Fig. 29A illustrates properties of the frequency response obtained with the effective oscillator signal according to FIG. 28A; Fig. 29B illustrates properties of the frequency response obtained with the effective oscillator signal according to FIG. 28B; Fig. 29C illustrates properties of the frequency response obtained with the effective oscillator signal according to FIG. 28C.
  • Fig. 3A-A or Fig. 3A-B the various parts identified by the letters -A-, -B-, -C-, -D- or -E- are denoted Fig. 3A-A or Fig. 3A-B, etc., in the exemplary case of a figure identified with number and letter as FIG. 3A or Fig. 1A, Fig. 1B in the example case of a figure identified with number as FIG. 1.
  • FIG. 1A The principle of an N-path mixer circuit structure is shown in FIG. 1A.
  • a path is configured to generate a branch output signal across this capacitor Ci.
  • the circuit output signal on each path corresponds to a signal obtained by mixing the input signal with the local oscillator signal eflo(t ).
  • RF radio frequency
  • LO square local oscillator
  • the mixing of the RF signal with the fundamental signal of the LO signals at the frequency F0 performs a frequency transposition which is the function of an RF mixer.
  • the mixer circuit is frequency selective. This mixer circuit can be used to produce an RF filter in which the RF signal is sampled again to be re-transposed into the starting RF frequency band.
  • each control signal is a square signal lo(t) of period T0 and is delayed by T0/N with respect to the previous control signal (S1, S2,...SN). There is therefore no time overlap between the different control signals S1 to SN.
  • FIG. 1 B represents the temporal variations of the local oscillator signal lo(t) used to control each of the switches of FIG. 1A.
  • This local oscillator signal is also called control signal.
  • the spectral lines drawn in dotted lines in FIG. 1C represents the EFLO(f) spectrum of the effective oscillator signal eflo(t) and correspond to the maximums (peaks) in the frequency response H(f).
  • the presence of harmonics in the EFLO(f) spectrum of the local oscillator signal periodizes the frequency response of the mixer (H(f)) as shown in Figure 1C.
  • Hi is denoted by the rank of the i th harmonic not rejected in the frequency response.
  • H0 the rank of the i th harmonic not rejected in the frequency response.
  • H0 1.
  • the frequency components present in the spectrum of the RF input signal at the frequencies i*F0 will also be transposed to the same frequency as the useful signal by spectral folding effect and will cause interference between these harmonics at the frequencies i*F0 and the corresponding frequencies in the RF input signal.
  • FIG. 2A shows a differential structure N-path mixer circuit.
  • the first path comprises 2 switches respectively controlled by signals S1+ and S1 -, delayed relative to each other by half a period.
  • the second path and the signals S2+ and S2- and so on for all the other paths up to path N using the signals SN+ and SN-.
  • the EFLO(f) spectrum does not contain even harmonics: the even order harmonics have been rejected due to the differential structure.
  • Fig. 3A-A is an example of such an architecture.
  • the other 6 are connected 2 by 2 in differential to the same amplifier.
  • the control signals S1 to S8 shown in FIG. 3A-B are time shifted relative to each other.
  • the complete mixer circuit is equivalent to a circuit for mixing the input RF signal with an effective oscillator signal eflo(t) and generating at output a signal BB, called baseband signal, the signal eflo (t) being here a sinusoid sampled at the frequency N*F0.
  • the frequency response H(f) is shown in FIG. 3B-E and the positions of the peaks of this frequency response correspond to the frequencies of the non-rejected harmonics in the EFLO(f) frequency spectrum.
  • the number of samples H and the number of different phases G in the control signals in each path is an important criterion of the harmonic rejection and not the number of paths N. Subsequently, it is this number of phase G which will be considered.
  • the number of samples H per period can be equal to the total number G of phases of the control signals generated per period TO. It should be noted that the number of samples H considered here includes the samples of zero value.
  • the number of distinct phase signals is also equal to the total number of control signals.
  • FIG. 4 A general N-path harmonic rejection mixer circuit architecture is shown in FIG. 4.
  • This generic architecture includes N paths.
  • the effective number of branches in a path can be less than H.
  • harmonic rejection architectures it is possible to reduce the number N of paths while having the same harmonic rejection rate.
  • Such "conventional" architectures reject harmonics up to the harmonic of order (H-1) (not included).
  • the amplifiers can be placed upstream of the paths, before the switches, as in FIG. 4, we then speak of “LNA first” architecture, or as in FIG. 5A, we then speak of “mixer first” architecture. In both cases, the principle of harmonic rejection is the same. In all the embodiments described in this document, it is possible to opt either for a “mixer first” architecture or “LNA first”. For simplicity, only “LNA first” architectures will be described in detail here.
  • the control signals S1 to S8 adapted to the mixer circuit of FIG. 5A are shown in FIG. 5B. If these signals are ordered in order of occurrence of their rising edge (in order of increasing phase shift), a signal is shifted in time by TO/8 compared to the previous one by TO/8. This corresponds to distinct successive phase shifts of 45°, 90°, 135°, etc.
  • HR-N-PM Harmon Rejection N-Path Mixer
  • the denomination HR-6-PM designates structures rejecting harmonics up to order 5 not included
  • the denomination HR-8-PM designates structures rejecting up to order 7 not included.
  • the denomination HR-N-PM designates structures rejecting up to the order (N-1) not included.
  • the number of samples H is equal to the number of phases G per period T0 and is chosen equal to the number of paths N, each of the control signals being time-shifted by T0/H with respect to to the previous control signal. But the value of H can differ from N and G in the general case.
  • the number of differential amplifiers per path is equal to Hg, since the differential amplifiers are shared between the paths.
  • the number of switches per path is equal to Sw/N.
  • the Hf column gives the effective number of branches per path. It can be seen that the complexity of N-path mixers with harmonic rejection increases with the rank of the smallest harmonic that one wishes to reject. For example, based on this table of FIG.
  • G7 +1 / -1 , +1 .41 / -1 .41 , +1 / 1
  • a mixer is said to be of order H when the first harmonic to appear in EFLO is the harmonic of order H-1.
  • a first method of harmonic rejection consists in using control signals having duty cycles equal to i/M with M different from G, G being equal to the number of distinct phases in the signals of command and i varying from 1 to M-1 .
  • duty cycle control signals i/M are used where M is different from G so that the duty cycle is neither equal to 1/G nor a multiple of 1/G.
  • a second method of harmonic rejection consists in applying a delay of T0/2P to a first group of control signals of a path, which synthesizes a first effective oscillator signal efloa(t ), with respect to a second group of control signals of the same path, which synthesizes a second effective oscillator signal eflob(t), where P is the rank of a harmonic (here odd) to be rejected, the signal of effective oscillator corresponding to the sum of the first effective signal and the second effective signal.
  • the control signals are grouped into two groups of signals: the first effective signal is equal to the sum weighted by the gains of the amplifiers of the control signals of a first group of signals and the second effective signal is equal to the weighted sum by the gains of the amplifiers of the control signals of a second group of signals, each control signal of the second group being phase-shifted by T0/2P with respect to a corresponding signal of the first group.
  • the first method of harmonic rejection by using control signals having duty cycles equal to i/M can be combined with the second method of harmonic rejection by using a 1/2P delay. It is thus possible to further improve the harmonic rejection at equal circuit structure complexity.
  • control signals are always square oscillator signals (also called rectangular signals).
  • a 2-amplifier differential architecture is shown in Fig. 8A.
  • the differential architecture can be implemented with a single amplifier as shown in Fig. 8B.
  • each path comprises a capacitor and several branches connected in parallel, each branch comprising a switch connected on one side to an amplifier and on the other side to the capacitor. path.
  • Each path is configured to sample the input signal by means of the switches in the branches of the path concerned, integrate the signals sampled by means of the capacitance of the path and generate at the terminals of the capacitance of the path an output signal.
  • first path switches include signals S1, S2, S4, S5, second path switches include signals S2, S3, S5, S6, third path switches include signals S3, S4, S6, S1 , etc.
  • This principle is general and applicable to all the architectures presented.
  • control signals Si(t) have a duty cycle of 1/6 as shown in FIG. 9A.
  • Fig. 9A shows the time domain control signals for conventionally controlling the switches of the mixer circuit of FIG. 8A or 8B.
  • Fig. 9B shows the effective local oscillator signal eflo(t), obtained with these control signals, in the time domain.
  • Fig. 9C shows the frequency response H(f) obtained with this effective local oscillator signal EFLO(f).
  • the 5th order harmonic can be suppressed.
  • Each control signal has a phase shift equal to T0/G with respect to a previous control signal in the group of signals.
  • the 6 control signals S1 to S6 are square with period T0 and width i*T0/5, inducing a non-zero temporal overlap between two consecutive signals.
  • Fig. 12B shows the frequency response H(f) obtained with the effective local oscillator signal of FIG. 11 B.
  • Fig. 12C shows the frequency response H(f) obtained with the effective local oscillator signal of FIG. 11 C.
  • Fig. 12D shows the frequency response H(f) obtained with the effective local oscillator signal of Fig. 11 D.
  • the structure rejects harmonics up to order 7 (not included) instead of order 5 (not included) in the classic version.
  • the control signals Si(t) make it possible to obtain an effective oscillator signal eflo(t) like the one shown in Fig. 13B.
  • the structure is of order 8 and makes it possible to reject harmonics up to order 7 (not included) as shown in Fig. 13B representing the frequency response H(f).
  • the 7th order harmonic can be suppressed.
  • Each control signal has a phase shift equal to T0/G with respect to a previous control signal in the group of signals.
  • a circular permutation is performed in all of the control signals S1 to S8 when the signals are ordered in the order of occurrence of the first rising signal edge.
  • the first path switches include the signals
  • S3, S6, S2, S5, S1, second path switches include signals
  • the signal to be applied to a switch is chosen according to the gain of the amplifier to which this switch is connected so that the sum weighted by the gains of the amplifiers of these signals produces in each path a corresponding effective oscillator signal to a sinusoid sampled with a step of T0/H.
  • H-order harmonic rejection for example of the HR-H-PM type
  • the mixer circuit is equivalent to an 8th order mixer circuit, type HR-8-PM, since such a classic 8th order mixer rejects up to the 7th harmonic not included.
  • performance in terms of harmonic rejection is obtained which is equivalent to that of a more complex architecture. It is therefore possible to reduce the number of branches and therefore the number of amplifiers, switches and the number of signals to be generated.
  • This structure does not require than 2 identical differential amplifiers of gain 1, thus overcoming mismatching problems.
  • the first (respectively second) effective signal equal to the sum weighted by the gains of the amplifiers connected to the branches of the control signals of the first (respectively second) group of signals, comprises 4 electrical levels (non-uniform samples) per period.
  • Each command signal in a signal group has a phase shift equal to T0/G relative to a previous command signal in the same signal group.
  • This mixer circuit is described in more detail below.
  • the control signals are represented in the time domain in FIG. 16B.
  • the control signals are divided into two groups A and B.
  • Sj X the order number in the group concerned
  • x a for a signal from group A
  • the first group A consists of the signals Sia, S2a, Ssa, 84a-82a is shifted by a quarter of a period (TO/4) with respect to the signal Si a .
  • Ssa is offset by a quarter period (TO/4) relative to signal S2a.
  • S4a is offset by a quarter period (TO/4) relative to the signal Ssa. If a is offset by a quarter period (TO/4) relative to signal S4a.
  • the signals Si a and Ssa, respectively S2a and S4a are thus shifted by a half period (TO/2) between them so as to allow the production of a differential structure in each path. Indeed, in a differential structure, the control signals of two branches connected in differential on the same amplifier are always offset by a half period TO/2.
  • the second group B consists of the signals S-it>, S2t>, Ssb, S4t>.
  • S2b is shifted by a quarter period (TO/4) relative to signal S .
  • Ssb is offset by a quarter period (TO/4) relative to signal S2b.
  • S4b is shifted by a quarter period (TO/4) by relative to signal Sab.
  • S is offset by a quarter period (TO/4) relative to signal S4b.
  • the signals S and Ssb, respectively S2b and S4b, are thus shifted by a half period TO/2 between them so as to allow the realization of the differential structure in each path.
  • the signal S is shifted by A with respect to the signal Si a ;
  • the signal S2b is shifted by A with respect to the signal S2a ; And so on.
  • control signals For each path, part of the control signals belong to group A while the other signals are the corresponding signals in group B.
  • the control signals are Sia, Ssa, S , Ssb, with Si a , Ssa in the A group and the corresponding signals S , Ssb in the B group so as to obtain the harmonic rejection effect in each path according to the second harmonic rejection method.
  • the control signals S, Ssb of the second part of the branches are offset by T0/10 with respect to the control signals Si a , Ssa of the first part of the branches. The same goes for the second, third and fourth paths.
  • Fig. 18C shows the frequency response H(f) obtained with the total effective oscillator signal.
  • this mixer circuit is therefore equivalent to an 8th order mixer circuit.
  • FIG. 19B A differential architecture equivalent to that of FIG. 19A but with a single gain stage 1 and a single path is shown in FIG. 19B.
  • FIG. 19B These architectures are identical to those of Figs. 16A-A and 16A-B respectively and will not be described again.
  • this architecture only requires two identical differential amplifiers for an architecture with two gain stages or one differential amplifier for an architecture with one gain stage, thus overcoming mismatching problems. All the amplifier gains are equal to 1. As for example #3 this architecture can be reduced to a single path and a single amplifier as shown in Fig. 19B.
  • the first (respectively second) effective signal of the path equal to the sum of the control signals of the first (respectively second) group of signals weighted by the gain of the amplifiers connected to the branches of the path, comprises 4 samples per period.
  • Each command signal in a signal group has a phase shift equal to T0/G relative to a previous command signal in the same signal group.
  • the usable control signals are represented in the time domain in FIG. 20.
  • the signals are divided into 2 groups A and B and the explanations associated with example #3 are applicable to example #4.
  • the first group A consists of the signals Sia; S2a; Sa; 84a while the second group B consists of the signals S; S2b; S3b! S4b-
  • the signal S is shifted by A with respect to the signal Si a ;
  • signal S2b is shifted by A relative to signal S2a; And so on.
  • control signals For each path, part of the control signals belong to group A while the other signals are the corresponding signals in group B.
  • the control signals are Sia, Ssa, S , Ssb, with Si a , Ssa in the A group and the corresponding signals S , Ssb in the B group so as to obtain the harmonic rejection effect in each path according to the second harmonic rejection method.
  • the shift of A T0/6 between efloa(t) and eflob(t) is visible.
  • Fig. 22C shows the frequency response H(f) obtained with the total effective oscillator signal.
  • first method of harmonic rejection here also called third method of harmonic rejection
  • M is equal to the rank of the harmonic to be rejected.
  • the control signal of this branch is equivalent to the sum of the control signals of the various sub-branches constituting this branch.
  • the number of sub-branches (and therefore of switches and control signals) per path is therefore obtained by multiplying the number of branches by the factor K. This variant will be illustrated in more detail in examples 5 and 6 below .
  • FIG. 23A An alternative embodiment of example #3 is represented in FIG. 23A in the version with two gain stages and in FIG. 23B in the version with a single gain stage.
  • This variant of the mixer circuit applies the third method of harmonic rejection in combination with the second method of harmonic rejection.
  • the effective oscillator signal eflo(t) of the path corresponding to the sum of all these path control signals is shown in this Fig. 24 and allows non-uniform sampling at 8 samples per period T0.
  • the gains of the amplifiers are equal to 1.
  • the temporal form of this effective oscillator signal eflo(t) thus comprises successively - a level of amplitude 1 and duration T0/10;
  • FIG. 25A An alternative embodiment of example #4 is represented in FIG. 25A in the version with two gain stages and in Fig. 25B in the version with a single gain stage.
  • This variant of the mixer circuit applies the third method of harmonic rejection in combination with the second method of harmonic rejection.
  • the control signals are all 1/15 duty cycle square signals.
  • the control signals Sr are the delayed version of TO/2 of the signals Sj + .
  • the effective oscillator signal eflo(t) corresponding to the sum of all these control signals is shown in this Fig. 26 and allows non-uniform sampling at 8 samples per period T0.
  • the gains of the amplifiers are all equal to 1.
  • the temporal form of this effective oscillator signal eflo(t) thus comprises successively
  • the effective oscillator signal eflo(t) equal to the sum efloa(t)+eflob(t) is a signal with 2*H samples per period.
  • FIG. 27 An example mixer circuit is shown in Fig. 27. For simplicity only one path has been shown. Two groups of signals are used: a first group A comprising the signals S1a to S8a and a first group B comprising the signals S1b to S8b, each signal Sib of the group B being delayed by A with respect to the signal Sia of the corresponding group A. In each branch, two switches are connected in parallel, one being controlled by a group A Sia signal and the other being controlled by a group B Sib signal so as to benefit from the second method of harmonic rejection. For example, the switch controlled by the signal S1a of a first group is connected in parallel with the switch controlled by the corresponding signal S1b.
  • This application of the second harmonic rejection method with use of pairs of switches connected in parallel, one of which is controlled by a group A signal Sia and the other is controlled by a group B signal Sib, can be used in combination with the first rejection method harmonic or the variant of the first harmonic rejection method, for example in examples #3 and #4 described above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Circuit mélangeur à N chemins (P1, P2,…, PN) à réjection d'harmonique. Les N chemins sont connectés à un nœud d'entrée commun au niveau duquel est reçu un signal d'entrée, chaque chemin (P1, P2,…, PN) étant configuré pour échantillonner le signal d'entrée et générer aux bornes d'une capacité (C) un signal de sortie, le signal de sortie étant équivalent à un signal obtenu par mélange du signal d'entrée avec un signal d'oscillateur effectif de période T0 échantillonné. Chaque chemin comprend une pluralité de branches connectées en parallèle, chaque branche comprenant un interrupteur connecté d'un coté à un amplificateur et de l'autre coté à la capacité du chemin, chaque interrupteur étant commandé par un signal d'oscillateur carré de période T0. Le rapport cyclique et/ou le retard entre les signaux d'oscillateurs carrés sont ajustés de sorte à augmenter la réjection d'harmoniques impairs.

Description

TITRE : MELANGEUR A N CHEMINS A REJECTION D’HARMONIQUES
Domaine technique
[0001] Le présent document concerne un circuit mélangeur à réjection d’harmoniques à N chemins, dénommé également de manière simplifiée « circuit mélangeur ».
Arrière-plan technique
[0002] Un circuit mélangeur à N chemins conventionnel synthétise un signal effectif d’oscillateur local équivalent à une sinusoïde de période T0 échantillonnée uniformément au moyen d’amplificateurs et d’interrupteurs présents le long de branches connectées en parallèle sur chaque chemin. Le signal de sortie d’un tel circuit mélangeur est équivalent à un signal obtenu par mélange du signal d’entrée avec ce signal d’oscillateur effectif.
[0003] Un schéma d’exemple d’un circuit mélangeur à N=4 chemins est représenté à la Fig. 1A. Dans un tel circuit mélangeur les N=4 chemins sont connectés à un nœud d’entrée commun auquel est appliqué un signal d’entrée Vin. Chaque chemin comprend au moins une capacité et est configuré pour générer un signal de sortie aux bornes de cette capacité. Le signal de sortie sur chaque chemin correspond à un signal obtenu par mélange du signal d’entrée avec le signal d’oscillateur effectif lo(t) qui est ici représenté Fig. 1 B dans le domaine temporel et Fig. 1 C dans le domaine fréquentiel.
[0004] Du fait de l’utilisation pour la commande des interrupteurs de signaux de commande carrés, qui sont par nature riches en harmoniques, le signal d’oscillateur effectif présente de nombreuses harmoniques à des fréquences kFO multiples de la fréquence F0= 1/T0 avec k>1. Dans ce document, on parle d’harmonique de rang n lorsque l’harmonique est à la fréquence nFO. La présence de ces harmoniques, notamment les harmoniques de premiers rangs, limite la bande passante du circuit mélangeur et la plage de fréquence utilisable pour le circuit mélangeur.
[0005] La réponse fréquentielle H(f) d’un circuit mélangeur à N chemins est périodisée à la fréquence F0=1/T0 et présente des maximums (i.e. pics) aux fréquences nFO (sauf pour n=N) à cause de la présence d’harmoniques aux fréquences nFO (sauf pour n=N) dans le spectre EFLO(f) du signal d’oscillateur local effectif. La périodisation de la réponse fréquentielle du mélangeur provoque, en sortie, le repliement spectral des harmoniques présentes en entrée à nFO (sauf n=N), ce qui constitue le principal défaut de ces circuits mélangeurs.
[0006] Typiquement, dans une structure à N chemins et N échantillons uniformément répartis par période dans chaque chemin, le premier harmonique qui apparait dans le spectre du signal d’oscillateur effectif est l’harmonique de rang (N-1 ), correspondant à l’harmonique autour de la fréquence (N-1 )/T0.
[0007] Afin d’améliorer la réjection d’harmoniques, des architectures différentielles de circuit mélangeur à réjection d’harmoniques comprenant plusieurs branches par chemin ont été proposées. La Fig. 3A-A est un exemple d’une telle architecture et sera décrite plus en détail ci-dessous. Les harmoniques de rang pair sont rejetés du fait de la structure différentielle. Chaque branche comprend au moins un amplificateur et au moins un interrupteur commandé par un signal de commande carré de période T0 de sorte à échantillonner uniformément le signal d’entrée avec H échantillons par période dans chaque chemin. Les branches contiennent des amplificateurs dont les gains sont calculés de sorte qu’ils correspondent aux valeurs d’une sinusoïde échantillonnée uniformément à des instants réguliers i*T0/H avec i=1 à H. Le nombre de branches est théoriquement égal au nombre d’échantillons de sinusoïde à générer, soit H=8 dans l’exemple de la Fig. 3A- A. Mais dans le cas présent, les 2 branches devant être connectées à un amplificateur de gain nul n’ont pas besoin d’être réalisées. Ainsi, dans le cas de la Fig. 3A-A, on a un amplificateur par branche et un interrupteur par branche et 6 branches par chemin.
[0008] Il apparaît le besoin d’améliorer la réjection d’harmoniques tout en conservant une structure de circuit simple.
Résumé
[0009] Selon un aspect, est décrit un circuit mélangeur à N chemins à réjection d’harmonique et architecture différentielle ; dans lequel les N chemins sont connectés à un nœud d’entrée commun au niveau duquel est reçu un signal d’entrée; dans lequel chaque chemin comprend une capacité et une pluralité de branches connectées en parallèle, chaque branche comprenant un interrupteur connecté d’un coté à un amplificateur et de l’autre coté à la capacité du chemin ; chaque chemin étant configuré pour échantillonner le signal d’entrée au moyen des interrupteurs dans les branches du chemin concerné, intégrer les signaux échantillonnés au moyen de la capacité et générer aux bornes de la capacité un signal de sortie, le signal de sortie étant équivalent à un signal obtenu par mélange du signal d’entrée avec un signal d’oscillateur effectif de période T0 échantillonné ; chaque interrupteur étant commandé par un signal d’oscillateur carré de période T0 parmi deux groupes de G signaux d’oscillateur carrés de phases distinctes, chaque signal d’oscillateur carré étant la version retardée de TO/2 par rapport à un autre signal d’oscillateur carré du même groupe; le signal d’oscillateur effectif correspondant à la somme d’un premier signal effectif et d’un deuxième signal effectif ; le premier signal effectif correspondant à la somme pondérée par la valeur des gains des amplificateurs de chaque branche des signaux d’oscillateur carrés d’un chemin appartenant à un premier groupe de G signaux d’oscillateur carrés de phases distinctes ; le deuxième signal effectif correspondant à la somme pondérée par la valeur des gains des amplificateurs de chaque branche des signaux d’oscillateur carrés d’un chemin appartenant à un deuxième groupe de G signaux d’oscillateur carrés de phases distinctes ; chaque signal d’oscillateur carré du deuxième groupe utilisé dans un chemin étant déphasé d’un retard substantiellement égal à T0/2P par rapport à un signal d’oscillateur carré correspondant du premier groupe utilisé dans le même chemin, P étant un entier impair strictement supérieur à 1 , de sorte que le deuxième signal effectif est substantiellement égal au premier signal effectif déphasé temporellement de T0/2P. [0010] Selon un ou plusieurs modes de réalisation, le rapport cyclique des signaux d’oscillateur carrés des branches est égal à i/M, M étant un entier, le rapport cyclique n’étant ni égal à 1/G ni multiple de 1/G.
[0011] Selon un ou plusieurs modes de réalisation, M=P+2 ou P=M+2.
[0012] Selon un ou plusieurs modes de réalisation, M est égal à G-1 et P est égal à G+1. Selon un ou plusieurs modes de réalisation, M est égal à G+1 et P est égal à G-1 .
[0013] Selon un ou plusieurs modes de réalisation, dans chacun des premier et deuxième groupes, un signal d’oscillateur carré présente, lorsque les signaux d’oscillateur carrés sont ordonnés par ordre de déphasage croissant, un déphasage égal à T0/G par rapport à un précédent signal d’oscillateur carré.
[0014] Selon un ou plusieurs modes de réalisation, au moins une branche comprend K sous-branches commandées par K signaux d’oscillateur carrés formant un sous-groupe de signaux et présentant un rapport cyclique égal à i/(K*M) de sorte à former un signal d’oscillateur carré équivalent de rapport cyclique égal à i/M, avec K>1.
[0015] Selon un ou plusieurs modes de réalisation, un signal d’oscillateur carré appartenant à un sous-groupe de signaux présente, lorsque les signaux de commande de ce sous-groupe sont ordonnés par ordre de déphasage croissant, un déphasage égal à (T0*i)/(K*M) par rapport à un précédent signal d’oscillateur carré du même sous-groupe de signaux.
[0016] Selon un autre aspect est décrit un circuit mélangeur à N chemins à réjection d’harmonique et architecture différentielle, dans lequel les N chemins sont connectés à un nœud d’entrée commun au niveau duquel est reçu un signal d’entrée ; dans lequel chaque chemin comprend une capacité et une pluralité de branches connectées en parallèle, chaque branche comprenant un interrupteur connecté d’un coté à un amplificateur et de l’autre coté à la capacité du chemin ; chaque chemin étant configuré pour échantillonner le signal d’entrée au moyen des interrupteurs dans les branches du chemin concerné, intégrer les signaux échantillonnés au moyen de la capacité et générer aux bornes de la capacité un signal de sortie, le signal de sortie étant équivalent à un signal obtenu par mélange du signal d’entrée avec un signal d’oscillateur effectif de période T0 échantillonné ; chaque interrupteur étant commandé par un signal d’oscillateur carré de période T0 parmi un nombre total de G signaux d’oscillateur carrés de phases distinctes utilisés dans les N chemins, chaque signal d’oscillateur carré étant la version retardée de TO/2 par rapport à un autre signal d’oscillateur carré; dans lequel le rapport cyclique des signaux d’oscillateur carrés des branches est égal à i/M, M étant un entier, le rapport cyclique n’étant ni égal à 1/G ni multiple de 1/G. Selon un ou plusieurs modes de réalisation, un signal d’oscillateur carré présente, lorsque les signaux d’oscillateur carrés sont ordonnés par ordre de déphasage croissant, un déphasage égal à TO/G par rapport à un précédent signal d’oscillateur carré.
[0017] Dans les circuits mélangeurs décrits ici les gains des amplificateurs des branches peuvent être égaux à 1 . En outre, les circuits mélangeurs décrits ici peuvent comprendre un seul amplificateur par chemin, l’amplificateur étant commun aux branches constituant ce chemin.
Brève description des figures
[0018] D'autres caractéristiques et avantages résulteront de la description détaillée qui va suivre, effectuée sur la base de modes de réalisation et d’exemples donnés à titre illustratif et non limitatif, en faisant référence aux figures annexées dans lesquelles : [0019] Fig. 1 : Fig. 1A représente de manière schématique un circuit mélangeur à N=4 chemins, chaque chemin étant constitué d’une seule branche, et les signaux de commande associés; Fig. 1 B représente un exemple de signal d’oscillateur effectif obtenu pour le circuit mélangeur de la Fig. 1A; Fig. 1C représente le spectre en fréquence du signal d’oscillateur effectif présenté à la Fig. 1 B et la réponse fréquentielle obtenue pour le circuit mélangeur de la Fig. 1A;
[0020] Fig. 2: Fig. 2A représente de manière schématique un circuit mélangeur différentiel à N=3 chemins avec H=2 branches par chemin; Fig. 2B représente un exemple de signaux de commande utilisables pour le circuit mélangeur de la Fig. 2A; Fig. 2C représente un exemple de signal d’oscillateur effectif obtenu pour le circuit mélangeur de la Fig. 2A; Fig. 2D représente la réponse fréquentielle obtenue avec le signal d’oscillateur effectif présenté à la Fig. 2C;
[0021] Fig. 3A: Fig. 3A-A représente de manière schématique un circuit mélangeur différentiel avec N=1 chemin d’un circuit mélangeur; Fig. 3A-B représente un exemple de signaux de commande utilisables pour le circuit mélangeur de la Fig. 3A-A; Fig. 3A-C représente de manière schématique un circuit mélangeur équivalent au circuit mélangeur de la Fig. 3A-A;
[0022] Fig. 3B: Fig. 3B-D représente un exemple de signal d’oscillateur effectif obtenu pour le circuit mélangeur de la Fig. 3A-A; Fig. 3B-E représente la réponse fréquentielle obtenue avec le signal d’oscillateur effectif présenté à la Fig. 3B-D;
[0023] Fig. 4: Fig. 4 représente de manière schématique un circuit mélangeur selon un mode de réalisation dit « LNA-first »;
[0024] Fig. 5: Fig. 5A représente de manière schématique un circuit mélangeur selon un mode de réalisation dit « mixer-first »; Fig. 5B représente un exemple de signaux de commande utilisables pour le circuit mélangeur de la Fig. 5A;
[0025] Fig. 6: Fig. 6 est un tableau de gains d’amplificateurs utilisables dans des circuits mélangeurs de différents ordres;
[0026] Fig. 7: Fig. 7A illustre les propriétés temporelles d’un signal d’oscillateur effectif obtenu pour un circuit mélangeur; Fig. 7B illustre les propriétés de la réponse fréquentielle obtenue avec le signal d’oscillateur effectif de la Fig. 7A;
[0027] Fig. 8: Fig. 8A représente de manière schématique un circuit mélangeur à deux étages de gain; Fig. 8B représente de manière schématique un circuit mélangeur à un étage de gain;
[0028] Fig. 9: Fig. 9A illustre les propriétés temporelles de signaux de commande utilisables dans un circuit mélangeur selon la Fig. 8A ou 8B; Fig. 9B illustre les propriétés temporelles d’un signal d’oscillateur effectif obtenu pour un circuit mélangeur selon la Fig. 8A ou 8B pour des signaux de commande selon la Fig. 9A; Fig. 9C illustre les propriétés de la réponse fréquentielle obtenue avec le signal d’oscillateur effectif de la Fig. 9B; [0029] Fig. 10: Fig. 10A illustre des propriétés temporelles de signaux de commande utilisables dans un circuit mélangeur selon la Fig. 8A ou 8B; Fig. 10B illustre des propriétés temporelles de signaux de commande utilisables dans un circuit mélangeur selon la Fig. 8A ou 8B; Fig. 10C illustre des propriétés temporelles de signaux de commande utilisables dans un circuit mélangeur selon la Fig. 8A ou 8B; Fig. 10D illustre des propriétés temporelles de signaux de commande utilisables dans un circuit mélangeur selon la Fig. 8A ou 8B;
[0030] Fig. 11 : Fig. 11 A illustre des propriétés temporelles d’un signal d’oscillateur effectif obtenu pour des signaux de commande selon la Fig. 10A; Fig. 11 B illustre des propriétés temporelles d’un signal d’oscillateur effectif obtenu pour des signaux de commande selon la Fig. 10B; Fig. 11C illustre des propriétés temporelles d’un signal d’oscillateur effectif obtenu pour des signaux de commande selon la Fig. 10C; Fig. 11 D illustre des propriétés temporelles d’un signal d’oscillateur effectif obtenu pour des signaux de commande selon la Fig. 10D; [0031] Fig. 12: Fig. 12A illustre des propriétés de la réponse fréquentielle obtenue avec le signal d’oscillateur effectif selon la Fig. 11A; Fig. 12B illustre des propriétés de la réponse fréquentielle obtenue avec le signal d’oscillateur effectif selon la Fig. 11 B; Fig. 12C illustre des propriétés de la réponse fréquentielle obtenue avec le signal d’oscillateur effectif selon la Fig. 11 C; Fig. 12D illustre des propriétés de la réponse fréquentielle obtenue avec le signal d’oscillateur effectif selon la Fig. 11 D;
[0032] Fig. 13A: Fig. 13A-A représente de manière schématique un circuit mélangeur à plusieurs étages de gain; Fig. 13A-B illustre des propriétés temporelles d’un signal d’oscillateur effectif obtenu pour des signaux de commande selon la Fig. 13A-A;
[0033] Fig. 13B: Fig. 13B illustre des propriétés de la réponse fréquentielle obtenue avec le signal d’oscillateur effectif selon la Fig. 13A-B;
[0034] Fig. 14: Fig. 14 illustre des propriétés temporelles de signaux de commande utilisables dans un circuit mélangeur selon la Fig. 13A;
[0035] Fig. 15: Fig. 15A compare les propriétés temporelles de deux signaux d’oscillateur effectifs; Fig. 15B compare les propriétés de la réponse fréquentielle obtenue avec les deux signaux d’oscillateur effectifs selon la Fig. 15A;
[0036] Fig. 16A: Fig. 16A-A représente de manière schématique un circuit mélangeur à deux étages de gain; Fig. 16A-B représente de manière schématique un circuit mélangeur à un étage de gain;
[0037] Fig. 16B: Fig. 16B illustre des propriétés temporelles de signaux de commande utilisables dans un circuit mélangeur selon la Fig. 16A-A ou 16A-B;
[0038] Fig. 17: Fig. 17A illustre des propriétés temporelles d’un premier signal d’oscillateur effectif obtenu à partir de signaux de commande selon la Fig. 16B; Fig. 17B illustre des propriétés temporelles d’un deuxième signal d’oscillateur effectif obtenu à partir de signaux de commande selon la Fig. 16B; Fig. 17C illustre des propriétés temporelles d’un signal d’oscillateur effectif obtenu à partir de signaux de commande selon la Fig. 16B dans un circuit mélangeur selon la Fig. 16A-A ou 16A-B;
[0039] Fig. 18: Fig. 18A illustre des propriétés de la réponse fréquentielle obtenue avec le signal d’oscillateur effectif selon la Fig. 17A; Fig. 18B illustre des propriétés de la réponse fréquentielle obtenue avec le signal d’oscillateur effectif selon la Fig. 17B; Fig. 18C illustre des propriétés de la réponse fréquentielle obtenue avec le signal d’oscillateur effectif selon la Fig. 17C;
[0040] Fig. 19: Fig. 19A représente de manière schématique un circuit mélangeur à deux étages de gain; Fig. 19B représente de manière schématique un circuit mélangeur à un étage de gain;
[0041] Fig. 20: Fig. 20 illustre des propriétés temporelles de signaux de commande utilisables dans un circuit mélangeur selon la Fig. 19A ou 19B;
[0042] Fig. 21 : Fig. 21 A illustre des propriétés temporelles d’un premier signal d’oscillateur effectif obtenu à partir de signaux de commande selon la Fig. 20; Fig. 21 B illustre des propriétés temporelles d’un deuxième signal d’oscillateur effectif obtenu à partir de signaux de commande selon la Fig. 20; Fig. 21 C illustre des propriétés temporelles d’un signal d’oscillateur effectif total obtenu à partir de signaux de commande selon la Fig. 20 dans un circuit mélangeur selon la Fig. 19A ou 19B;
[0043] Fig. 22: Fig. 22A illustre des propriétés de la réponse fréquentielle obtenue avec le signal d’oscillateur effectif selon la Fig. 21A; Fig. 22B illustre des propriétés de la réponse fréquentielle obtenue avec le signal d’oscillateur effectif selon la Fig. 21 B; Fig. 22C illustre des propriétés de la réponse fréquentielle obtenue avec le signal d’oscillateur effectif selon la Fig. 21 C;
[0044] Fig. 23: Fig. 23A représente de manière schématique un circuit mélangeur à deux étages de gain; Fig. 23B représente de manière schématique un circuit mélangeur à un étage de gain;
[0045] Fig. 24: Fig. 24 illustre des propriétés temporelles de signaux de commande utilisables dans un circuit mélangeur selon la Fig. 23A ou 23B;
[0046] Fig. 25: Fig. 25A représente de manière schématique un circuit mélangeur à deux étages de gain; Fig. 25B représente de manière schématique un circuit mélangeur à un étage de gain;
[0047] Fig. 26: Fig. 26 illustre des propriétés temporelles de signaux de commande utilisables dans un circuit mélangeur selon la Fig. 25A ou 25B;
[0048] Fig. 27: Fig. 27 représente de manière schématique un circuit mélangeur différentiel selon un exemple de réalisation;
[0049] Fig. 28: Fig. 28A illustre des propriétés temporelles d’un premier signal d’oscillateur effectif obtenu à partir de signaux de commande selon la Fig. 26; Fig. 28B illustre des propriétés temporelles d’un deuxième signal d’oscillateur effectif obtenu à partir de signaux de commande selon la Fig. 26 ; Fig. 28C illustre des propriétés temporelles d’un signal d’oscillateur effectif total obtenu à partir de signaux de commande selon la Fig. 26 dans un circuit mélangeur selon la Fig. 27 ;
[0050] Fig. 29: Fig. 29A illustre des propriétés de la réponse fréquentielle obtenue avec le signal d’oscillateur effectif selon la Fig. 28A; Fig. 29B illustre des propriétés de la réponse fréquentielle obtenue avec le signal d’oscillateur effectif selon la Fig. 28B; Fig. 29C illustre des propriétés de la réponse fréquentielle obtenue avec le signal d’oscillateur effectif selon la Fig. 28C.
[0051] Dans les figures, les différentes parties identifiées par les lettres -A-, -B-, -C-, -D- ou -E- sont notées Fig. 3A-A ou Fig. 3A-B, etc, dans le cas d’exemple d’une figure identifiée avec numéro et lettre comme la Fig. 3A ou Fig. 1 A, Fig. 1 B dans le cas d’exemple d’une figure identifiée avec numéro comme la Fig. 1.
[0052] Description détaillée
[0053] Le principe d’une structure de circuit mélangeur à N chemins est représenté sur la Fig. 1A. Dans un tel circuit mélangeur les N=4 chemins sont connectés à un nœud d’entrée commun auquel est généré un signal d’entrée Vin. Chaque chemin comprend une capacité Ci (i=1 à 4). Chaque chemin peut être ouvert ou fermé par un interrupteur Si (i=1 à 4). Un chemin est configuré pour générer un signal de sortie de branche aux bornes de cette capacité Ci. Le signal de sortie du circuit sur chaque chemin correspond à un signal obtenu par mélange du signal d’entrée avec le signal d’oscillateur local eflo(t).
[0054] Ce circuit mélangeur effectue dans chaque chemin un échantillonnage (uniforme dans cet exemple) d’un signal radio fréquence (RF) d’entrée Vin par un signal d’oscillateur local (OL) carré lo(t), de rapport cyclique rc=1/N, transmis vers N capacités C1 à CN (N=4 sur la Fig. 1A) de sortie à travers N interrupteurs S1 à SN. Sur la Fig. 1A, où une branche seulement relie la capacité Ci au nœud d’entrée, chaque couple interrupteur Si / capacité Ci forme un chemin.
[0055] Le mélange du signal RF avec le signal fondamental des signaux d’OL à la fréquence F0 réalise une transposition en fréquence qui est la fonction d’un mélangeur RF. En plus de réaliser un mélange de fréquences, le circuit mélangeur est sélectif en fréquence. Ce circuit mélangeur peut servir à réaliser un filtre RF dans lequel le signal RF est échantillonné à nouveau pour être re-transposé dans la bande de fréquence RF de départ.
[0056] Les signaux de commande associés aux interrupteurs S1 à SN sont représentés sur la partie gauche de la Fig. 1A : chaque signal de commande est un signal carré lo(t) de période T0 et est retardé de T0/N par rapport au signal de commande précédent (S1 , S2, ...SN). Il n’y a donc pas de recouvrement temporel entre les différents signaux de commande S1 à SN.
[0057] La Fig. 1 B représente les variations temporelles du signal d’oscillateur local lo(t) utilisé pour commander chacun des interrupteurs de la Fig. 1A. Ce signal d’oscillateur local est également appelé signal de commande. Ce signal de commande est un signal carré de période T0 avec un rapport cyclique de 1/N=1/4.
[0058] Les raies spectrales dessinées en pointillés sur la Fig. 1C représente le spectre EFLO(f) du signal d’oscillateur effectif eflo(t) et correspondent aux maximums (pics) dans la réponse fréquentielle H(f). La présence des harmoniques dans le spectre EFLO(f) du signal d’oscillateur local périodise la réponse fréquentielle du mélangeur (H(f)) telle que représenté sur la figure 1C.
[0059] Dans ce document, on note Hi le rang du ième harmonique non rejeté dans la réponse fréquentielle. Par convention, H0=1. Comme illustré par l’exemple de la Fig. 1C, le spectre EFLO(f) comprend des harmoniques de rang H0=1 , H1 =2, H2=3, H3=5, H4=6, H5=7 mais ne présente pas d’harmonique aux rangs p*N pour p entier positif. Ce qui revient à dire que les harmoniques de rang i=p*N sont nulles, les harmoniques non nulles étant aux fréquences i*F0 pour i entier positif et i p*N.
[0060] Du fait de la présence de ces harmoniques aux fréquences i*F0 dans le spectre des signaux de commande Si(t) appliqués sur les interrupteurs, les composantes fréquentielles présentes dans le spectre du signal d’entrée RF aux fréquences i*F0 seront aussi transposées à la même fréquence que le signal utile par effet de repliement spectral et provoqueront des interférences entre ces harmoniques aux fréquences i*F0 et les fréquences correspondantes dans le signal d’entrée RF.
[0061] Ce phénomène limite l’utilisation des mélangeurs à N chemins et plusieurs solutions ont été proposées pour palier à ce problème. Une solution à ce problème repose sur l’utilisation d’une structure différentielle.
[0062] La Fig. 2A représente un circuit mélangeur à N chemins à structure différentielle. Chaque chemin i=1 à N comprend deux branches connectées en différentiel permettant de transmettre le signal RF Vin d’entrée et son opposé sur deux interrupteurs pilotés par des signaux de commande, retardés l’un par rapport à l’autre d’une demi-période TO/2. [0063] La Fig. 2B représente les variations temporelles des signaux de commandes des interrupteurs Si+(t) et Si-(t) dans le domaine temporel pour i=1 , 2 et N. Par exemple, le premier chemin comprend 2 interrupteurs commandés respectivement par des signaux S1+ et S1 -, retardés l’un par rapport à l’autre d’une demi-période. De même pour le deuxième chemin et les signaux S2+ et S2- et ainsi de suite pour tous les autres chemins jusqu’au chemin N utilisant les signaux SN+ et SN-.
[0064] Lorsque deux branches sont ainsi connectées en différentiel, le chemin i est alors équivalent à un mélangeur élémentaire piloté par un signal d’oscillateur effectif (eflo(t)) égal à la différence des signaux d’OL Si+(t) et Si-(t), soit eflo(t)= Si+(t) - Si-(t). Comme représenté à la Fig. 2C, où pour exemple N=4, le signal d’oscillateur effectif est la différence de 2 signaux carrés de période T0, de rapport cyclique rc=1/N avec N=4, et déphasés de TO/2 entre eux. Comme représenté à la Fig. 2D, le spectre EFLO(f) ne contient pas d’harmonique paire : les harmoniques de rang pair ont été rejetés du fait de la structure différentielle. En conséquence, la bande de réjection de ce mélangeur est augmentée et le premier harmonique qui vient générer des interférences est celui de rang H1 =3 comme le montre la Fig. 2D : des pics de fréquence sont présents aux fréquences 3*F0, 5*F0, 7*F0, etc, correspondant aux harmoniques non rejetés mais pas aux fréquences 2*F0, 4*F0, etc, correspondant aux harmoniques rejetés.
[0065] Afin d’améliorer encore la réjection d’harmoniques, des architectures de circuit mélangeur à plusieurs branches par chemin ont été proposées. La Fig. 3A-A est un exemple d’une telle architecture. Les branches contiennent des amplificateurs dont les gains sont calculés de sorte qu’ils correspondent aux valeurs d’une sinusoïde échantillonnée uniformément à des instants réguliers i*T0/N avec i=1 à N (N=8 dans cet exemple). Le nombre de branches est théoriquement égal au nombre d’échantillons de sinusoïde à générer, soit N=8, mais dans le cas présent les 2 branches devant être connectées à un amplificateur de gain nul n’ont pas besoin d’être réalisées. Les 6 autres sont reliées 2 par 2 en différentiel à un même amplificateur.
[0066] Les signaux de commande S1 à S8 représentés à la Fig. 3A-B sont décalés temporellement les uns par rapport aux autres. Les signaux de commandes sont des signaux carrés, de rapport cyclique rc=1/N=1/8 sur la Fig. 3A-B, décalés temporellement de T0/N=T0/8 sur la Fig. 3A-B, les uns par rapport aux autres et sans recouvrement temporel entre eux.
[0067] Comme représenté sur la Fig. 3A-C, le circuit mélangeur complet est équivalent à un circuit de mélange du signal RF d’entrée avec un signal d’oscillateur effectif eflo(t) et générant en sortie un signal BB, dit signal de bande de base, le signal eflo(t) étant ici une sinusoïde échantillonnée à la fréquence N*F0.
[0068] Le signal de commande à appliquer à un interrupteur est choisi en fonction du gain de l’amplificateur auquel cet interrupteur est connecté de sorte que la somme pondérée par les gains des amplificateurs des signaux de commande S1 à S8 produise, dans chaque chemin, un signal d’oscillateur effectif correspondant à une sinusoïde échantillonnée avec un pas de T0/N avec N=8. Cette sinusoïde échantillonnée est représentée à la Fig. 3B-D et correspond au cas d’un circuit mélangeur à structure différentielle avec N=8.
[0069] La réponse fréquentielle H(f) est représentée à la Fig. 3B-E et les positions des pics de cette réponse fréquentielle correspondent aux fréquences des harmoniques non rejetés dans le spectre en fréquence EFLO(f). Comme cela est visible, le premier harmonique non rejeté est de rang H1 =7 et le second harmonique non rejeté est de rang H2=9. Par conséquent, la bande de réjection du mélangeur est augmentée et le premier harmonique qui vient générer des interférences est celui de rang 7.
[0070] Il apparait que le nombre d’échantillons H et le nombre de phases G différentes dans les signaux de commande dans chaque chemin est un critère important de la réjection d’harmonique et non le nombre de chemins N. Par la suite, c’est ce nombre de phase G qui sera considéré. Le nombre d’échantillons H par période peut être égal au nombre total G de phases des signaux de commande générés par période TO. Il est à noter qu’on inclut dans le nombre d’échantillons H considéré ici les échantillons de valeur nulle. Le nombre de signaux de phases distinctes est également égal au nombre total de signaux de commande.
[0071] Une architecture générale de circuit mélangeur à réjection d’harmonique à N chemins est représentée sur la Fig. 4. Cette architecture générique comprend N chemins. Chaque chemin comprend H branches connectées en parallèle pour générer H échantillons de sinusoïde à des instants réguliers h*T0/H avec h=0 à H-1 , chaque branche servant à générer un de ces H échantillons et incluant un amplificateur dont la valeur du gain correspond à la valeur de l’échantillon de la sinusoïde.
[0072] Les gains des amplificateurs correspondent aux valeurs d’échantillons d’une sinusoïde échantillonnée à la fréquence H*F0 avec F0=1/T0 et sont donnés par l’équation Math.1 normalisée.
[0073] [Math.1]
Figure imgf000013_0001
[0074] Il est à noter que lorsque la valeur de l’échantillon de sinusoïde est égale à zéro, il n’est pas nécessaire de prévoir une branche correspondante de gain nul : ainsi le nombre effectif de branches dans un chemin peut être inférieur à H.
[0075] Les architectures dites « conventionnelles » à N chemins à réjection d’harmoniques utilisent une telle architecture générale avec un signal effectif eflo(t) synthétisé à partir d’une sinusoïde échantillonnée tous les T0/H avec H=N.
[0076] Dans les architectures à réjection d’harmoniques, il est possible de réduire le nombre N de chemins tout en ayant le même taux de réjection d’harmonique. Le taux de réjection est directement lié au nombre H d’échantillons et ce nombre H est utilisé pour fixer le rapport cyclique des signaux de commande à rc=1/H. De telles architectures « conventionnelles » rejettent les harmoniques jusqu’à l’harmonique de rang (H-1 ) (non comprise).
[0077] Les amplificateurs peuvent être placés en amont des chemins, avant les interrupteurs, comme sur la Fig. 4, on parle alors d’architecture « LNA first », ou bien comme sur la Fig. 5A, on parle alors d’architecture « mixer first ». Dans les deux cas, le principe de la réjection d’harmoniques est le même. Dans tous les modes de réalisation décrit dans ce document, il est possible d’opter soit pour une architecture « mixer first » ou « LNA first ». Par souci de simplification, seules les architectures « LNA first » seront décrites en détail ici.
[0078] Les signaux de commande S1 à SH (par exemple H=8) adaptés au circuit mélangeur de la Fig. 4 sont représentés à la Fig. 4 à gauche. Si on ordonne ces signaux par ordre d’occurrence de leur front montant (c’est-à-dire par ordre de déphasage croissant), un signal est décalé temporellement de T0/H par rapport au précédent de T0/H. De la même manière, les signaux de commande S1 à S8 adaptés au circuit mélangeur de la Fig. 5A sont représentés à la Fig. 5B. Si on ordonne ces signaux par ordre d’occurrence de leur front montant (par ordre de déphasage croissant), un signal est décalé temporellement de TO/8 par rapport au précédent de TO/8. Ce qui correspond à des déphasages successifs distincts de 45°, 90°, 135°, etc.
[0079] Le tableau 1 reproduit à la Fig. 6 donne les différentes valeurs de gain G0 à G13 et les ordres de réjection (Hr=H-2) pour des architectures dites « conventionnelles » jusqu’à H=14. Les architectures de circuit mélangeur à N chemins à réjection d’harmoniques où H=N sont nommées de façon conventionnelle HR-N-PM (Harmonie Rejection N-Path Mixer). Ainsi la dénomination HR-6-PM désigne des structures rejetant les harmoniques jusqu’au rang 5 non inclus, la dénomination HR-8-PM désigne des structures rejetant jusqu’à l’ordre 7 non inclus. Plus généralement la dénomination HR-N- PM désigne des structures rejetant jusqu’à l’ordre (N-1 ) non inclus.
[0080] Dans les architectures dites « conventionnelles » le nombre d’échantillons H est égal au nombre de phases G par période T0 et est choisi égal au nombre de chemins N, chacun des signaux de commande étant décalé temporellement de T0/H par rapport au signal de commande précédent. Mais la valeur de H peut différer de N et de G dans le cas général.
[0081] Le tableau de la Fig. 6 donne en colonne Hg le nombre d’amplificateurs différentiels pour les N chemin et en colonne Sw le nombre d’interrupteurs pour les N chemins pour une structure HR-N-PM, avec H=N. Le nombre d’amplificateurs différentiels par chemin est égal à Hg, car les amplificateurs différentiels sont mutualisés entre les chemins. Le nombre d’interrupteur par chemin est égal à Sw/N. La colonne Hf donne le nombre effectif de branches par chemin. On peut voir que la complexité des mélangeurs à N chemins à réjection d’harmoniques croît avec le rang de la plus petite harmonique que l’on souhaite rejeter. Par exemple, en se basant sur ce tableau de la Fig. 6, pour rejeter jusqu’au 6ème harmonique inclus il faut une structure d’ordre N=H=8 avec Hf=6 branches par chemin, chaque chemin comprenant 6 interrupteurs et 3 amplificateurs différentiels différents de gains respectifs G0 à G7 (+1 / -1 , +1 ,41 / -1 ,41 , +1 / 1 ), aucune branche n’étant prévue pour les 2 échantillons de valeur nulle. Ce qui fait un total de 6*8=48 interrupteurs et 3 amplificateurs différentiels pour le circuit mélangeur comme représenté à la Fig. 4.
[0082] La complexité des mélangeurs à N chemins à réjection d’harmoniques croit ainsi avec le rang de la plus petite harmonique que l’on souhaite rejeter. D’une part, cela entraine une surconsommation de la puissance et de la surface du circuit, ce qui réduit le champ des applications, notamment pour réaliser des systèmes à large bande qui nécessitent des réjections d’harmoniques de rang élevé. D’autre part, le calibrage du circuit se complexifie lorsque le nombre d’amplificateurs croît. En effet, cette architecture est très sensible au « dés-appairage » des gains des amplificateurs entre les différentes branches d’un chemin comme les branches de gain opposé par exemple et des systèmes de calibration complexes sont nécessaires pour atteindre de bonnes performances. Ces limitations viennent du fait qu’elles utilisent un signal effectif eflo(t) synthétisé à partir d’une sinusoïde échantillonnée uniformément à la fréquence H*F0, avec un signal d’horloge de rapport cyclique égal à 1/H.
[0083] On définit l’ordre d’un mélangeur par rapport à l’ordre qu’aurait un mélangeur à réjection d’harmonique conventionnel HR-H-PM pour lequel H=G=N. Dans le cas général, un mélangeur est dit d’ordre H lorsque le premier harmonique à apparaître dans EFLO est l’harmonique de rang H-1.
[0084] Première méthode de réjection d’harmonique
[0085] Selon la présente description, une première méthode de réjection d’harmonique consiste à utiliser des signaux de commandes présentant des rapports cycliques égaux à i/M avec M différent de G, G étant égal au nombre de phases distinctes dans les signaux de commande et i variant de 1 à M-1 . Cette propriété permet de synthétiser des signaux effectifs eflo(t) spécifiques permettant d’améliorer les performances des architectures existantes par réjection d’harmoniques d’ordre supérieur ou bien d’obtenir des performances équivalentes à niveau de complexité inférieur, avec un nombre de branches et d’amplificateurs réduit. En réduisant le nombre d’amplificateurs nécessaire, l’appairage est simplifié. De plus la consommation décroît et la surface utilisée diminue.
[0086] Ainsi, des signaux de commande de rapport cyclique i/M sont utilisés où M est différent de G de sorte que le rapport cyclique n’est ni égal à 1/G ni multiple de 1/G. Un exemple de signal de commande de rapport cyclique rc=1/3 (M=3) et de période T0 est représenté à la Fig. 7A.
[0087] Le spectre d’un signal carré de rapport cyclique 1/M et de période T0 est donné par l’équation Math.22 ci-dessous, régie par la convolution d’un signal porteur g(t), de largeur T0/M=1/(MF0) et d’amplitude 1 , par un peigne de Dirac, noté dans Math.21 [0088] [Math.21]
Figure imgf000016_0001
[0090] La présence de la fonction sinus cardinal (sine) fait apparaitre un zéro dans le spectre aux fréquences multiples de M*F0 comme représenté sur la Fig. 7B pour M=3. Ainsi l’utilisation de signaux de commande ayant des rapports cycliques multiples de 1/M annule les harmoniques de rang k*M (les harmoniques de rang 3, 6, 9 etc dans l’exemple de la Fig. 7B).
[0091] Deuxième méthode de réjection d’harmonique
[0092] Selon la présente description, une deuxième méthode de réjection d’harmonique consiste à appliquer un retard de T0/2P à un premier groupe de signaux de commande d’un chemin, qui synthétise un premier signal d’oscillateur effectif efloa(t), par rapport à un deuxième groupe de signaux de commande du même chemin, qui synthétise un deuxième signal d’oscillateur effectif eflob(t), où P est le rang d’un harmonique (ici impair) à rejeter, le signal d’oscillateur effectif correspondant à la somme du premier signal effectif et du deuxième signal effectif.
[0093] Les signaux de commande sont groupés dans deux groupes de signaux : le premier signal effectif est égal à la somme pondérée par les gains des amplificateurs des signaux de commande d’un premier groupe de signaux et le deuxième signal effectif est égal à la somme pondérée par les gains des amplificateurs des signaux de commande d’un deuxième groupe de signaux, chaque signal de commande du deuxième groupe étant déphasé de T0/2P par rapport à un signal correspondant du premier groupe.
[0094] Le principe repose ainsi sur la combinaison des deux signaux efloa(t) et eflob(t) : le signal eflob(t) est retardé par rapport au premier signal efloa(t) d’une valeur égale à A=T0/2P pour supprimer un harmonique de rang P présente dans le signal efloa(t). D’après la propriété du retard de la transformée de Fourier rappelée par l’équation Math.3, le retard périodise le spectre et l’harmonique de rang P devient opposée à celle du signal d’origine selon l’équation Math.4 permettant ainsi sa suppression lors de la recombinaison (par sommation dans le domaine temporel eflo(t)= efloa(t)+ eflob(t) et également sommation dans le domaine spectral EFLO(f)=EFLOa(f)+EFLOb(f)).
[0095] [Math.3] eflob(t) = efloa (t ^) EFLOb(f) = EFLOa(f). e 2pfo
[0096] [Math.4] EFLOb(Pf0) = EFLOa(Pfo).e~in = -EFLOa(Pf0)
[0097] La première méthode de réjection d’harmoniques par utilisation de signaux de commande ayant des rapports cycliques égaux à i/M, peut être combinée avec la deuxième méthode de réjection d’harmonique par utilisation d’un retard 1/2P. Il est ainsi possible d’améliorer encore la réjection d’harmonique à complexité de structure de circuit égale.
[0098] Ainsi en utilisant des signaux de commandes spécifiques, générés selon la première méthode et/ou selon la deuxième méthode, pour un circuit mélangeur à réjection d’harmonique à N chemins à architecture différentielle, qui, avec une architecture de circuit « classique » d’ordre H aboutirait à un signal d’oscillateur effectif eflo(t) comprenant des premiers harmoniques impairs non-rejetés de rang H1 et H2 (typiquement H1= H-1 et H2=H+1 pour une architecture différentielle) respectivement, avec H1<H2, on peut : soit rejeter l’harmonique de rang H1 en utilisant la première méthode en fixant M=H1 , et, optionnellement, rejeter en outre l’harmonique de rang H2 en utilisant la deuxième méthode en fixant P=H2 ; soit rejeter l’harmonique de rang H1 en utilisant la deuxième méthode en fixant P=H1 , et, optionnellement, rejeter en outre l’harmonique de rang H2 en utilisant la première méthode en fixant M=H2.
[0099] Différents exemples vont être décrits plus en détail. Dans ces différents exemples les signaux de commandes sont toujours des signaux d’oscillateur carrés (appelés également signaux rectangulaires).
[0100] Exemple #1
[0101] Un exemple d’application de la première méthode de réjection d’harmonique va être décrit pour une structure de mélangeur à N chemins classique de type HR-6-PM (ordre 6). Cet exemple illustre l’amélioration des performances en termes de réjection d’harmonique sans augmenter la complexité de l’architecture.
[0102] Une structure conventionnelle de mélangeur à réjection d’harmoniques classique avec N=H=6 nécessite 2 gains unitaires (GO, G1 (+1 / -1 , +1 / 1 ) selon le tableau de la Fig. 6). Une architecture différentielle à 2 amplificateurs est illustrée par la Fig. 8A. En variante, l’architecture différentielle peut être implémentée avec un seul amplificateur selon ce qui est représenté par la Fig. 8B.
[0103] Dans un circuit mélangeur à réjection d’harmoniques à N chemins, chaque chemin comprend une capacité et plusieurs branches connectées en parallèle, chaque branche comprenant un interrupteur connecté d’un coté à un amplificateur et de l’autre coté à la capacité du chemin. Chaque chemin est configuré pour échantillonner le signal d’entrée au moyen des interrupteurs dans les branches du chemin concerné, intégrer les signaux échantillonnés au moyen de la capacité du chemin et générer aux bornes de la capacité du chemin un signal de sortie.
[0104] Dans cet exemple, d’un chemin à un autre, une permutation circulaire est effectuée dans l’ensemble des signaux de commande. Par exemple, les interrupteurs du premier chemin comprennent les signaux S1 , S2, S4, S5, les interrupteurs du deuxième chemin comprennent les signaux S2, S3, S5, S6, les interrupteurs du troisième chemin comprennent les signaux S3, S4, S6, S1 , etc. Ce principe est général et applicable à toutes les architectures présentées.
[0105] Dans les architectures conventionnelles, les signaux de commande Si(t) ont un rapport cyclique de 1/6 comme représenté sur la Fig. 9A. La Fig. 9A montre les signaux de commande dans le domaine temporel destinés à commander de façon conventionnelle les interrupteurs du circuit mélangeur de la Fig. 8A ou 8B. La Fig. 9B montre le signal d’oscillateur local effectif eflo(t), obtenu avec ces signaux de commande, dans le domaine temporel. La Fig. 9C montre la réponse fréquentielle H(f) obtenue avec ce signal d’oscillateur local effectif EFLO(f).
[0106] La Fig. 9A montre que les 6 signaux de commande de période T0 et de rapport cyclique rc= 1/6 (de largeur TO/6) sont sans recouvrement dans le domaine temporel. La structure est d’ordre 6 et permet de rejeter les harmoniques jusqu’au rang 5 (non compris) comme le montre les pics de la réponse en fréquence de la Fig. 9C correspondant aux harmoniques de rang 1-11 =5 et H2=7.
[0107] En appliquant la première méthode de réjection d’harmonique par modification du rapport cyclique des signaux de commande, on peut supprimer l’harmonique de rang 5. Dans cet exemple, on utilise un groupe de G=6 signaux de commande de phases distinctes et le nombre de niveaux distincts (correspondant au nombre d’échantillons dans le cas présent d’un échantillonnage non-uniforme) par période dans eflo est égal à 8. On utilise un rapport cyclique multiple rc=i/5 (M=G-1 =5), soit un rapport cyclique rc=i/M, ce qui permet d’annuler l’harmonique de rang H1=G-1 =5. Chaque signal de commande présente un déphasage égal à T0/G par rapport à un précédent signal de commande dans le groupe de signaux.
[0108] Les FIGS. 10A-10D montrent les signaux de commandes S1 à S6 dans les cas de rapport cyclique i/5 : rc=1/5 ; rc=2/5 ; rc=3/5 ; rc=4/5 respectivement. Les 6 signaux de commande S1 à S6 sont carrés de période T0 et de largeur i*T0/5, induisant un recouvrement temporel non nul entre deux signaux consécutifs.
[0109] La Fig. 11A montre, dans le domaine temporel, le signal d’oscillateur local effectif eflo(t) obtenu avec les signaux de commande de rapport cyclique rc=1/5 de la Fig. 10A. La Fig. 12A montre la réponse fréquentielle H(f) obtenue avec le signal d’oscillateur local effectif de la Fig. 11 A. Cette réponse fréquentielle présente un pic à une fréquence correspondant à un harmonique non rejeté de rang H2=7, l’harmonique de rang 1-11=5 ayant été rejeté dans le spectre du signal d’oscillateur local en fixant M=5 de sorte que le pic correspondant dans la réponse fréquentielle a disparu.
[0110] La Fig. 11 B montre dans le domaine temporel le signal d’oscillateur local effectif eflo(t) obtenu avec les signaux de commande de rapport cyclique rc=2/5 de la Fig. 10B. La Fig. 12B montre la réponse fréquentielle H(f) obtenue avec le signal d’oscillateur local effectif de la Fig. 11 B. Cette réponse fréquentielle présente un pic à une fréquence correspondant à un harmonique non rejeté de rang H2=7, l’harmonique de rang 1-11=5 ayant été rejeté dans le spectre du signal d’oscillateur local en fixant M=5 de sorte que le pic correspondant dans la réponse fréquentielle a disparu.
[0111] La Fig. 11C montre dans le domaine temporel le signal d’oscillateur local effectif eflo(t) obtenu avec les signaux de commande de rapport cyclique rc=3/5 de la Fig. 10C. La Fig. 12C montre la réponse fréquentielle H(f) obtenue avec le signal d’oscillateur local effectif de la Fig. 11 C. Cette réponse fréquentielle présente un pic à une fréquence correspondant à un harmonique non rejeté de rang H2=7, l’harmonique de rang 1-11 =5 ayant été rejeté dans le spectre EFLO(f) en fixant M=5 de sorte que le pic correspondant dans H(f) a disparu.
[0112] La Fig. 11 D montre dans le domaine temporel le signal d’oscillateur local effectif eflo(t) obtenu avec les signaux de commande de rapport cyclique rc=4/5 de la Fig. 10D. La Fig. 12D montre la réponse fréquentielle H(f) obtenue avec le signal d’oscillateur local effectif de la Fig. 11 D. Cette réponse fréquentielle présente un pic à une fréquence correspondant à un harmonique non rejeté de rang H2=7, l’harmonique de rang 1-11 =5 ayant été rejeté dans le spectre EFLO(f) en fixant M=5 de sorte que le pic correspondant dans H(f) a disparu.
[0113] Ainsi, en utilisant la même architecture mais contrôlée par des signaux de commande ayant des rapports cycliques égaux à 1/5 ou 2/5 ou 3/5 ou 4/5, comme présentés sur les Fig. 10A-10D la structure rejette les harmoniques jusqu’au rang 7 (non compris) au lieu du rang 5 (non compris) dans la version classique.
[0114] Exemple #2
[0115] Un autre exemple d’application de la première méthode de réjection d’harmonique va être décrit pour une structure de mélangeur à N chemins classique de type HR-8-PM. Cet exemple illustre l’amélioration des performances en termes de réjection d’harmonique sans augmenter la complexité de l’architecture.
[0116] Théoriquement les architectures différentielles d’ordre 8 (N=H=8) comprennent 4 banches différentielles pour synthétiser les 8 échantillons de la sinusoïde. Dans la pratique, 2 échantillons étant nuis, il suffit de 3 branches différentielles pour synthétiser les 6 échantillons non nuis. Ainsi une structure à N=8 chemins et 3 branches différentielles par chemin est utilisable comme représenté sur la Fig. 13A-A.
[0117] Dans les architectures conventionnelles, les signaux de commande Si(t) (i=1 à 8) sont des signaux carrés de période T0 avec un rapport cyclique de rc=1/8, sans recouvrement temporel entre eux. Les signaux de commande Si(t) permettent d’obtenir un signal d’oscillateur effectif eflo(t) comme celui représenté sur la Fig. 13B.
[0118] La structure est d’ordre 8 et permet de rejeter les harmoniques jusqu’au rang 7 (non compris) comme le montre la Fig. 13B représentant la réponse fréquentielle H(f). [0119] En appliquant la première méthode de réjection d’harmonique par modification du rapport cyclique des signaux de commande, on peut supprimer l’harmonique de rang 7. Dans cet exemple, on utilise un groupe de G=8 signaux de commande de phases distinctes et le nombre de niveaux distincts (correspondant au nombre d’échantillons dans le cas présent d’un échantillonnage non-uniforme) par période obtenus dans eflo(t) est égal à 12. On utilise un rapport cyclique multiple de 1/7 (M=G-1 =7), soit un rapport cyclique rc=i/M, ce qui permet d’annuler l’harmonique de rang G-1 =7. Chaque signal de commande présente un déphasage égal à T0/G par rapport à un précédent signal de commande dans le groupe de signaux.
[0120] La Fig. 14 montre dans le domaine temporel les G=8 signaux de commande carrés Si (i=1 à 8), de période T0 et de rapport cyclique 1/7 (donc de largeur TO/7) destinés à commander les interrupteurs du circuit mélangeur de la Fig. 13A-A. Ceci induit un recouvrement temporel non nul entre deux signaux consécutifs Si(t) et S(i+1 )(t).
[0121] Dans cet exemple, d’un chemin à un autre, une permutation circulaire est effectuée dans l’ensemble des signaux de commande S1 à S8 lorsqu’on ordonne les signaux dans l’ordre d’occurrence du premier front de signal montant comme représenté en Fig. 14. Par exemple, les interrupteurs du premier chemin comprennent les signaux
57, S3, S6, S2, S5, S1 , les interrupteurs du deuxième chemin comprennent les signaux
58, S4, S7, S3, S6, S2, etc. En pratique, le signal à appliquer à un interrupteur est choisi en fonction du gain de l’amplificateur auquel cet interrupteur est connecté de sorte que la somme pondérée par les gains des amplificateurs de ces signaux produise dans chaque chemin un signal d’oscillateur effectif correspondant à une sinusoïde échantillonnée avec un pas de T0/H.
[0122] La Fig. 15A montre la différence entre un signal d’oscillateur effectif eflo(t) avec un rapport cyclique rc=1/8 selon la Fig. 13B et un signal d’oscillateur effectif eflo(t) de rapport cyclique rc=1/7 selon la Fig. 14A: dans cet exemple on a 12 niveaux électriques (échantillons non-uniformes) par période T0 avec un déphasage de TO/8 d’un signal au précédent. La résolution temporelle est ainsi augmentée (T0/56=T0/7-T0/8).
[0123] Comme illustré par la réponse fréquentielle de la Fig. 15B, en utilisant la même architecture selon la Fig. 13A-A contrôlée par des signaux de commande ayant un rapport cyclique égal à rc=1/7 (M=G-1 =7), tels que ceux de la Fig. 14, la structure rejette les harmoniques jusqu’au rang H2=9 (non compris) au lieu du rang 1-11 =7 (non compris) dans la version classique obtenue en utilisant les signaux de commande de rapport cyclique rc=1/8 correspondant au signal d’oscillateur effectif de la Fig. 13B.
[0124] En outre, comme expliqué pour l’exemple #1 au regard des figures Figs. 10A-10D, dans l’exemple #2 le rapport cyclique peut être égal à i/7 avec i entier compris entre 1 et M-1 =6, les signaux de commande S1 à S8 carrés de période T0 et de largeur i*T0/7, induisant un recouvrement temporel non nul entre deux signaux consécutifs Si(t) et S(i+1 )(t).
[0125] En généralisant les exemples #1 et #2, et en se basant sur une structure différentielle rejetant les harmoniques pairs, un circuit mélangeur à réjection d’harmoniques d’ordre H (par exemple de type HR-H-PM) rejette les harmoniques jusqu’à l’ordre H1 =H-1 (non compris). En utilisant la première méthode de réjection d’harmonique, c’est-à-dire en utilisant des signaux de commande ayant des rapports cycliques égaux à i/M avec M=H-1 et i compris entre 1 et M-1 , on peut augmenter la réjection d’harmonique sur les harmoniques impairs au moins jusqu’à l’ordre H2=H+1 (non compris) de sorte que le signal d’oscillateur effectif ne comprend pas d’harmonique de rang H1 =1-1-1 .
[0126] Exemple #3
[0127] Dans cet exemple, on montre comment, en combinant la première méthode de réjection d’harmonique avec la deuxième méthode de réjection d’harmonique, on peut utiliser des architectures de circuit mélangeur à N chemins en utilisant des signaux de commandes configurés pour rejeter les harmoniques de rang H1 (dans cet exemple, H1 = 3) et de rang H2 (dans cet exemple H2= 5).
[0128] On obtient avec une architecture simplifiée un circuit mélangeur à N chemins qui est équivalent à une architecture classique d’ordre plus élevé (H=8). Dans cet exemple, le circuit mélangeur est équivalent à un circuit mélangeur d’ordre 8, de type HR-8-PM, puisque qu’un tel mélangeur classique d’ordre 8 rejette jusqu’à l’harmonique de rang 7 non comprise. Ainsi on obtient avec une architecture simplifiée des performances en termes de réjection d’harmonique qui sont équivalentes à celles d’une architecture plus complexe. Il est donc possible de réduire le nombre de branches et donc le nombre d’amplificateurs, d’interrupteurs et le nombre de signaux à générer.
[0129] Une architecture différentielle équivalente à une structure HR-8-PM d’ordre H=8 avec deux étages de gain est représentée sur la Fig. 16A-A. Cette structure ne nécessite que 2 amplificateurs différentiels identiques de gain 1 , palliant ainsi aux problèmes de dés-appariement. Cette structure utilise N=4 chemins et 16 signaux de commande mais la structure peut comprendre un nombre inférieur de chemins, par exemple seulement N=1 chemin. Une architecture différentielle équivalente à celle de la Fig. 16A-A mais avec un seul étage de gain 1 et un seul chemin est représentée sur la Fig. 16A-B mais la structure peut comprendre un nombre différent de chemins, au maximum N=4 chemins. Dans ces 2 structures, seulement 4 interrupteurs par chemin sont utilisés et tous les gains sont égaux à 1.
[0130] Dans l’exemple de la Fig. 16A-A, on utilise deux groupes de G=4 signaux de commande de phases distinctes et le nombre d’échantillons par période obtenus dans eflo(t) est égal à 8. Le premier (respectivement deuxième) signal effectif, égal à la somme pondérée par les gains des amplificateurs connectés aux branches des signaux de commande du premier (respectivement deuxième) groupe de signaux, comprend 4 niveaux électriques (échantillons non-uniformes) par période. On utilise un rapport cyclique de 1/3 (M=G-1 =3) pour tous les signaux de commande, ce qui permet de rejeter l’harmonique de rang 1-11 =3. Chaque signal de commande d’un groupe de signaux présente un déphasage égal à T0/G par rapport à un précédent signal de commande dans le même groupe de signaux. Chaque signal de commande du deuxième groupe est déphasé par rapport à un signal correspondant du premier groupe d’un retard égal à T0/2P, de sorte à rejeter l’harmonique de rang H2=H1 +2=P=G+1 =5. Ce circuit mélangeur est décrit plus en détail ci-dessous.
[0131] Pour le premier chemin P1 , les signaux de commande Sia, Ssa, S , Ssb sont utilisés pour commander les interrupteurs des 4 branches et produire un signal d’oscillateur effectif à H=8 échantillons par période T0. De même, pour le deuxième chemin P2, les signaux de commande S2a, S4a, S2b, S4b sont utilisés pour commander les interrupteurs des 4 branches et produire un signal d’oscillateur effectif à H=8 échantillons par période. Pour le troisième chemin P3, les signaux de commande Ssa, Sia, Ssb, S sont utilisés pour commander les interrupteurs des 4 branches et produire un signal d’oscillateur effectif à H=8 échantillons par période. Enfin pour le quatrième chemin P4, les signaux de commandes S4a, S2a, S4b, S2b sont utilisés pour commander les interrupteurs des 4 branches et produire un signal d’oscillateur effectif à H=8 échantillons par période.
[0132] Les signaux de commande sont représentés dans le domaine temporel sur la Fig. 16B. Les signaux de commande sont répartis en deux groupes A et B. Les signaux de commande sont notés SjX où i est le numéro d’ordre dans le groupe concerné, avec x=a pour un signal du groupe A et x=b pour un signal du groupe B. [0133] Pour chaque chemin, 2 des 4 signaux de commande du premier groupe A sont combinés pour générer un premier signal d’oscillateur effectif (efloa(t)) et 2 des 4 signaux de commande du deuxième groupe B sont combinés pour générer un deuxième signal d’oscillateur effectif (eflob(t)) déphasé par rapport au premier signal d’oscillateur effectif. [0134] La première méthode de réjection d’harmonique est appliquée en utilisant des signaux de commande carré de rapport cyclique 1/M avec M différent de G=4 (M n’est ni égal à 1/G ni multiple de 1/G). Ici M=3 : les signaux de commande sont tous des signaux carrés de période T0 et de rapport cyclique rc=1/M=1/3 de sorte à rejeter le rang H1 (dans cet exemple, H1 = 3). L’harmonique de rang 1-11 =3 est ainsi rejeté, ainsi que tous les harmoniques de rang multiple de H1 : les harmoniques de rang 6, 9, 12, etc, sont donc également rejetés. En outre, du fait de la structure différentielle, les harmoniques de rang pair sont rejetés. Ainsi le premier harmonique qui apparait en appliquant la première méthode de réjection d’harmonique est l’harmonique de rang H2=5.
[0135] Selon la deuxième méthode de réjection d’harmonique, le deuxième signal d’oscillateur effectif (eflob(t)) est décalé temporellement de A=T0/2P=T0/10 par rapport au premier signal d’oscillateur effectif (efloa(t)) de sorte à supprimer l’harmonique de rang P=H2=5 dans le signal d’oscillateur effectif total, déterminé comme la somme des premier et deuxième signaux d’oscillateur effectifs.
[0136] Dans l’exemple de la Fig. 16B, le premier groupe A est constitué par les signaux Sia, S2a, Ssa, 84a- 82a est décalé d’un quart de période (TO/4) par rapport au signal Sia. Ssa est décalé d’un quart de période (TO/4) par rapport au signal S2a. S4a est décalé d’un quart de période (TO/4) par rapport au signal Ssa. Sia est décalé d’un quart de période (TO/4) par rapport au signal S4a. Les signaux Sia et Ssa, respectivement S2a et S4a, sont ainsi décalés d’une demie période (TO/2) entre eux de sorte à permettre la réalisation d’une structure différentielle dans chaque chemin. En effet, dans une structure différentielle, les signaux de commande de deux branches connectées en différentiel sur un même amplificateur sont toujours décalés d’une demie période TO/2.
[0137] La Fig. 17A montre dans le domaine temporel le premier signal d’oscillateur effectif (efloa(t)) avec H/2=4 échantillons par période T0 obtenu avec les signaux du premier groupe A utilisés dans un chemin. La Fig. 18A montre la réponse fréquentielle Ha(f) obtenue avec le premier signal d’oscillateur effectif (efloa(t)). On observe des pics correspondant aux harmoniques non rejetés de rang H2=5 et H3=7 dans cette réponse fréquentielle.
[0138] Le deuxième groupe B est constitué par les signaux S-it>, S2t>, Ssb, S4t>. S2b est décalé d’un quart de période (TO/4) par rapport au signal S . Ssb est décalé d’un quart de période (TO/4) par rapport au signal S2b. S4b est décalé d’un quart de période (TO/4) par rapport au signal Sab. S est décalé d’un quart de période (TO/4) par rapport au signal S4b. Les signaux S et Ssb, respectivement S2b et S4b, sont ainsi décalés d’une demie période TO/2 entre eux de sorte à permettre la réalisation de la structure différentielle dans chaque chemin.
[0139] La Fig. 17B montre dans le domaine temporel le deuxième signal d’oscillateur effectif (eflob(t)) avec H/2=4 échantillons par période T0 obtenu avec les signaux du deuxième groupe B utilisés dans un chemin. Le décalage de A=T0/2P=T0/(2*5)=T0/10 entre efloa(t) et eflob(t) est visible. La Fig. 18B montre la réponse fréquentielle Hb(f) obtenue avec le deuxième signal d’oscillateur effectif (eflob(t)). On observe des pics correspondant aux harmoniques non rejetés de rang H2=5 et H3=7 dans cette réponse fréquentielle.
[0140] En outre, chaque signal d’indice b du deuxième groupe B est décalé de A=T0/2P=T0/(2*5)=T0/10 par rapport au signal correspondant d’indice a du premier groupe A. Par exemple, le signal S est décalé de A par rapport au signal Sia; le signal S2b est décalé de A par rapport au signal S2a; et ainsi de suite.
[0141] Pour chaque chemin, une partie des signaux de commande appartient au groupe A tandis que les autres signaux sont les signaux correspondants dans le groupe B. Par exemple, pour le premier chemin P1 , les signaux de commande sont Sia, Ssa, S , Ssb, avec Sia, Ssa dans le groupe A et les signaux correspondants S , Ssb dans le groupe B de sorte à obtenir l’effet de réjection d’harmonique dans chaque chemin selon la deuxième méthode de réjection d’harmonique. On notera ainsi que, selon les Fig. 16A-A et Fig. 16A- B, pour le premier chemin, les signaux de commande S , Ssb de la deuxième partie des branches sont décalés de T0/10 par rapport aux signaux de commande Sia, Ssa de la première partie des branches. Il en va de même pour les deuxième, troisième et quatrième chemins.
[0142] La Fig. 17C montre dans le domaine temporel le signal d’oscillateur effectif total eflo(t)= efloa(t)+ eflob(t) avec H=8 échantillons par période T0 obtenu pour le circuit mélangeur de la Fig. 16A-A ou 16A-B. La Fig. 18C montre la réponse en fréquence H(f) obtenue avec le signal d’oscillateur effectif total. Par rapport aux réponses en fréquence des Figs. 18A et 18B, on observe que le pic correspondant à l’harmonique rejeté de rang H2=5 a été supprimé dans la réponse en fréquence obtenue avec le signal d’oscillateur effectif total, mais que le pic correspondant à l’harmonique non rejeté de rang H3=7 est conservé : ce circuit mélangeur est donc équivalent à un circuit mélangeur d’ordre 8. [0143] Dans l’exemple #3 décrit ici, la première méthode de réjection d’harmonique a été utilisée avec des signaux de commande carré de rapport cyclique 1/M pour rejeter l’harmonique de rang H1 (M=H1 =3=G-1 ) et la deuxième méthode de réjection d’harmonique a été utilisée pour rejeter l’harmonique de rang H2 avec un retard entre les deux signaux d’oscillateur effectif de T0/2P (P=H2=5=G+1 , soit un retard de T0/10).
[0144] Exemple #4
[0145] Dans cet exemple, on montre comment il est possible d’utiliser la première méthode de réjection d’harmonique avec des signaux de commande carré de rapport cyclique 1/M, avec M=H2 de sorte à rejeter l’harmonique de rang H2 (M=H2=5) et la deuxième méthode de réjection d’harmonique pour rejeter l’harmonique de rang H1 avec un retard entre les deux signaux d’oscillateur effectif de T0/2P (P=H1 =3, soit un retard de A=T0/6).
[0146] Une architecture différentielle équivalente à une structure HR-8-PM d’ordre 2H=8 avec deux étages de gain est représentée sur la Fig. 19A. Une architecture différentielle équivalente à celle de la Fig. 19A mais avec un seul étage de gain 1 et un seul chemin est représentée sur la Fig. 19B. Ces architectures sont identiques à celles des Figs. 16A-A et 16A-B respectivement et ne seront pas décrites à nouveau.
[0147] Comme pour l’exemple #3, cette architecture ne nécessite que deux amplificateurs différentiels identiques pour une architecture à deux étages de gain ou un amplificateur différentiel pour une architecture à un étage de gain palliant ainsi aux problèmes de dés- appariement. Tous les gains des amplificateurs sont égaux à 1. Comme pour l’exemple #3 cette architecture peut être réduite à un seul chemin et un seul amplificateur comme présenté sur la Fig. 19B.
[0148] Comme dans l’exemple #3, on utilise deux groupes de G=4 signaux de commande de phases distinctes dans chaque groupe et le nombre de niveau électriques (échantillons non-uniformes) par période dans eflo(t) est égal à 8. Le premier (respectivement deuxième) signal effectif du chemin, égal à la somme des signaux de commande du premier (respectivement deuxième) groupe de signaux pondérée par le gain des amplificateurs connectés aux branches du chemin, comprend 4 échantillons par période. [0149] On utilise dans l’exemple #4 un rapport cyclique rc=1/5 (M=G+1 =5) pour tous les signaux de commande, ce qui permet de rejeter l’harmonique de rang H2=5. Chaque signal de commande d’un groupe de signaux présente un déphasage égal à T0/G par rapport à un précédent signal de commande dans le même groupe de signaux. Chaque signal de commande du deuxième groupe est déphasé par rapport à un signal correspondant du premier groupe d’un retard égal à T0/2P=T0/6, de sorte à rejeter l’harmonique de rang H1 =P=3.
[0150] Les signaux de commande utilisables sont représentés dans le domaine temporel à la Fig. 20. Comme pour l’exemple #3, les signaux sont répartis en 2 groupes A et B et les explications associées à l’exemple #3 sont applicables à l’exemple #4. [0151] Dans l’exemple de la Fig. 20, le premier groupe A est constitué par les signaux Sia ; S2a ; Ssa ; 84a tandis que le deuxième groupe B est constitué par les signaux S ; S2b ; S3b ! S4b-
[0152] Chaque signal de commande est un signal carré de rapport cyclique rc=1/M=1/5 de sorte à rejeter l’harmonique de rang H2=M=5.
[0153] En outre, chaque signal d’indice b du deuxième groupe B est décalé de A=T0/2P=T0/(2*3)=T0/6 par rapport au signal correspondant d’indice a du premier groupe A. Par exemple, le signal S est décalé de A par rapport au signal Sia ; le signal S2b est décalé de A par rapport au signal S2a ; et ainsi de suite.
[0154] Pour chaque chemin, une partie des signaux de commande appartient au groupe A tandis que les autres signaux sont les signaux correspondants dans le groupe B. Par exemple, pour le premier chemin P1 , les signaux de commande sont Sia, Ssa, S , Ssb, avec Sia, Ssa dans le groupe A et les signaux correspondants S , Ssb dans le groupe B de sorte à obtenir l’effet de réjection d’harmonique dans chaque chemin selon la deuxième méthode de réjection d’harmonique.
[0155] La Fig. 21 A montre dans le domaine temporel le premier signal d’oscillateur effectif (efloa(t)) avec H/2=4 échantillons par période T0 de largeur TO/5 obtenu pour un chemin avec les signaux du premier groupe A. La Fig. 22A montre la réponse en fréquence Ha(f) obtenue pour un chemin pour le premier signal d’oscillateur effectif (efloa(t)) obtenu avec les signaux du premier groupe A. On observe des pics correspondant aux harmoniques non rejetés de rang 1-11 =3 et H3=7 dans cette réponse en fréquence, mais pas de pic correspondant à l’harmonique de rang H2=5 rejeté grâce à la première méthode de réjection d’harmonique.
[0156] La Fig. 21 B montre dans le domaine temporel le deuxième signal d’oscillateur effectif (eflob(t)) avec H/2=4 échantillons par période T0 de largeur TO/5 obtenu pour un chemin avec les signaux du deuxième groupe B. Le décalage de A=T0/6 entre efloa(t) et eflob(t) est visible. La Fig. 22B montre la réponse en fréquence Hb(f) obtenue pour un chemin avec le deuxième signal d’oscillateur effectif (eflob(t)) obtenu avec les signaux du deuxième groupe B. On observe des pics correspondant aux harmoniques non rejetés de rang H 1 =3 et H3=7 dans cette réponse fréquentielle, mais pas de pic correspondant à l’harmonique de rang H2=5 rejeté grâce à la première méthode de réjection d’harmonique.
[0157] La Fig. 21 C montre dans le domaine temporel le signal d’oscillateur effectif total pour un chemin eflo(t)= efloa(t)+ eflob(t) avec H=8 échantillons par période T0 obtenu pour le circuit mélangeur. La Fig. 22C montre la réponse fréquentielle H(f) obtenue avec le signal d’oscillateur effectif total. Par rapport aux spectres des Figs. 21 A et 21 B, on observe que le pic correspondant à l’harmonique rejeté de rang 1-11 =3 a été supprimé dans la réponse fréquentielle H(f) obtenue avec signal d’oscillateur effectif total, mais qu’il subsiste un pic correspondant à l’harmonique de rang H3=7 non rejeté : ce circuit mélangeur est donc équivalent à un circuit mélangeur d’ordre 8.
[0158] Variante de la première méthode de réjection d’harmonique
[0159] Selon une variante de la première méthode de réjection d’harmonique, appelée ici également troisième méthode de réjection d’harmonique, on synthétise, comme dans la première méthode des signaux de commande carrés de rapport cyclique i/M, où M est égal au rang de l’harmonique à rejeter.
[0160] En outre, les signaux de commande sont associés par sous-groupes de K signaux de sorte à obtenir pour chaque sous-groupe un signal de commande équivalent de rapport cyclique rc=i/M, M étant le rang de l’harmonique H1 ou H2 à rejeter. Chaque branche comprend dans ce cas K sous-branches et les signaux de commande de ces K sous-branches constituent un sous-groupe de signaux de rapport cyclique rc = i/(K*M) i=1 à (K*M-1). Le signal de commande de cette branche est équivalent à la somme des signaux de commande des différentes sous-branches constituant cette branche. On obtient donc le nombre de sous-branches (et donc d’interrupteurs et de signaux de commande) par chemin en multipliant le nombre de branches par le facteur K. Cette variante sera illustrée plus en détail dans les exemples 5 et 6 ci-dessous.
[0161] Exemple #5
[0162] Une variante de réalisation de l’exemple #3 est représentée à la Fig. 23A dans la version avec deux étages de gain et à la Fig. 23B dans la version avec un seul étage de gain. Ici un seul chemin est montré par souci de simplification mais la structure du circuit mélangeur peut comprendre par exemple N=3 chemins. Cette variante du circuit mélangeur applique la troisième méthode de réjection d’harmonique en combinaison avec la deuxième méthode de réjection d’harmonique.
[0163] Cette variante permet de simplifier la génération des signaux de commandes, mais implique d’ajouter des interrupteurs et sous-branches (ici K=5 sous-branches par branche du circuit de l’exemple #3) dans chaque chemin. Le circuit mélangeur de la Fig. 23A ou 23B comprend ainsi 4*5=20 sous-branches par chemin et autant d’interrupteurs par chemin.
[0164] Pour éviter la génération de signaux de commande carrés de rapport cyclique rc= 1/3 avec un retard de A=T0/10 qui peut être complexe d’un point de vue pratique, il est possible d’utiliser des signaux de commande ayant un rapport cyclique de rc= 1/15, associés par sous-groupes de K=5 signaux pour obtenir des signaux carrés équivalents de rapport cyclique 1/3, et d’appliquer un retard de TO/2 pour obtenir les signaux symétriques. La réalisation d’un retard de TO/2 est relativement simple car elle peut être obtenue à partir de signaux numériques complémentaires.
[0165] On utilise deux groupes de G=10 signaux de commande de phases distinctes. On notera que le signal eflo(t) obtenu pour l’exemple #5 est identique au signal eflo(t) de l’exemple #3 avec un même nombre d’échantillons. Mais dans l’exemple #5 on utilise pour le synthétiser des sous-groupes de K=5 signaux de rapport cyclique rc=1/15 pour obtenir pour chaque sous-groupe un signal de commande équivalent de rapport cyclique rc=1/3, ce qui permet de rejeter l’harmonique de rang 1-11 =3. Chaque signal de commande d’un sous-groupe de signaux présente un déphasage égal à TO/15 par rapport à un précédent signal de commande dans le même sous-groupe de signaux. Chaque signal de commande du deuxième groupe est déphasé par rapport à un signal correspondant du premier groupe d’un retard égal à T0/2P=T0/10, de sorte à rejeter l’harmonique de rang H2=P=5.
[0166] Les signaux de commande Sj+ et Sr pour i=1 à 5 et i=10 à 14 de chaque chemin sont représentés à la Fig. 24. Les signaux de commande sont tous des signaux carrés de rapport cyclique rc=1/15 (de largeur TO/15). Au sein d’une même période, le signal de commande Sr est la version retardée de TO/2 du signal Sj+ correspondant pour i=1 à 5 et le signal de commande Sj+ est la version retardée de TO/2 du signal Sr correspondant pour i=10 à 14. Plus généralement, le signal de commande Sr est la version retardée de TO/2 du signal Sj+ est si on considère deux périodes successives.
[0167] Les K=5 signaux de commande carrés d’un sous-groupe (sous-groupe A+ avec Sj+ pour i=1 à 5 ou sous-groupe A- avec Sr pour i=1 à 5) de rapport cyclique 1/15 des sous- branches sont associés pour obtenir un signal carré équivalent au signal carré de rapport cyclique 1/3 d’une branche correspondante de l’exemple #3. De même, les K=5 signaux de commande carrés d’un sous-groupe (sous-groupe B+ avec Sj+ pour i=10 à 14 ou sous- groupe B- avec Sr pour i=10 à 14) de rapport cyclique 1/15 des sous-branches sont associés pour obtenir un signal carré équivalent au signal carré de rapport cyclique 1/3 d’une branche correspondante de l’exemple #3.
[0168] En outre, les signaux de commande Sr pour i=10 à 14 sont la version retardée de A=T0/2P=T0/10 des signaux Sj+ pour i=1 à 5. De même, les signaux de commande Sj+ pour i=10 à 14 sont la version retardée de A=T0/2P=T0/10 des signaux Sr pour i=1 à 5. [0169] Le signal d’oscillateur effectif eflo(t) du chemin correspondant à la somme de tous ces signaux de commande du chemin est représenté sur cette Fig. 24 et permet un échantillonnage non uniforme à 8 échantillons par période T0. Ici les gains des amplificateurs sont égaux à 1 . La forme temporelle de ce signal d’oscillateur effectif eflo(t) comprend ainsi successivement - un palier d’amplitude 1 et de durée T0/10 ;
- un palier d’amplitude 2 et de durée 7*T0/30 ;
- un palier d’amplitude 1 et de durée T0/10 ;
- un palier d’amplitude 0 et de durée TO/15 ;
- un palier d’amplitude -1 et de durée T0/10 ;
- un palier d’amplitude -2 et de durée 7*T0/30 ;
- un palier d’amplitude -1 et de durée T0/10 ;
- un palier d’amplitude 0 et de durée TO/15.
[0170] Le premier groupe A de signaux de commande est constitué pour le chemin par les signaux de commande S7 et Sr i=1 à 5 et permet de générer le signal d’oscillateur effectif efloa(t). Le premier groupe A de signaux est constitué d’un premier sous-groupe A+ de signaux (S7 pour i=1 à 5) et d’un deuxième sous-groupe A- de signaux (Sr pour i=1 à 5).
[0171] Le deuxième groupe B de signaux de commande est constitué pour le chemin par les signaux de commande S7 et Sr i=10 à 14 et permet de générer le deuxième signal d’oscillateur effectif eflob(t) retardé de A=T0/(2*P)= T0/10 par rapport au premier signal d’oscillateur effectif efloa(t). Le deuxième groupe B de signaux est constitué d’un premier sous-groupe B+ de signaux (S7 pour i=10 à 14) et d’un deuxième sous-groupe B- de signaux (Sr pour i=10 à 14).
[0172] Dans l’exemple #5, la troisième méthode de réjection d’harmonique a été utilisée avec des signaux de commande carré de rapport cyclique 1/M, M=15, qui sont associés par sous-groupes de K=5 signaux de commande de sorte à reproduire certains des signaux de l’exemple #3 et ainsi de rejeter l’harmonique de rang H1 (M/K=15/5=H 1 =3) et la deuxième méthode de réjection d’harmonique a été utilisée pour rejeter l’harmonique de rang H2 avec un retard entre les deux signaux d’oscillateur effectif de T0/2P (P=H2=5, soit un retard de A=T0/10).
[0173] Comme pour l’exemple #3, ce circuit mélangeur de l’exemple #5 permet de rejeter les harmoniques H1 =3 et H2=5 et est équivalent à un circuit mélangeur d’ordre 8.
[0174] Exemple #6
[0175] Une variante de réalisation de l’exemple #4 est représentée à la Fig. 25A dans la version avec deux étages de gain et à la Fig. 25B dans la version avec un seul étage de gain. Ici un seul chemin est montré par souci de simplification, mais la structure du circuit mélangeur peut comprendre par exemple N=5 chemins. Cette variante du circuit mélangeur applique la troisième méthode de réjection d’harmonique en combinaison avec la deuxième méthode de réjection d’harmonique.
[0176] Cette variante permet de simplifier la génération des signaux de commandes, mais implique d’ajouter des interrupteurs et sous-branches (ici K=3 sous-branches par branche du circuit de l’exemple #4) dans chaque chemin. Le circuit mélangeur de la Fig. 25A ou 25B comprend ainsi 4*3= 12 sous-branches par chemin et autant d’interrupteurs par chemin.
[0177] Pour éviter la génération de signaux de commande carrés de rapport cyclique rc= 1/5 avec un retard de A=T0/6 qui peut être complexe d’un point de vue pratique, il est possible d’utiliser des signaux de commande ayant un rapport cyclique de rc= 1/15, associés par sous-groupes de K=3 signaux pour obtenir des signaux carrés équivalents de rapport cyclique 1/5, et d’appliquer un retard de TO/2 pour obtenir les signaux symétriques. La réalisation d’un retard de TO/2 est relativement simple car elle peut être obtenue à partir de signaux numériques complémentaires.
[0178] On utilise deux groupes de G=6 signaux de commande de phases distinctes. On notera que le signal eflo(t) obtenu pour l’exemple #6 est identique au signal eflo(t) de l’exemple #4 avec un même nombre d’échantillons par période. Mais dans l’exemple #6 on utilise pour le synthétiser des sous-groupes de K=3 signaux de rapport cyclique rc=1/15 pour obtenir pour chaque sous-groupe un signal de commande équivalent de rapport cyclique rc=1/5, ce qui permet de rejeter l’harmonique de rang H2=5. Chaque signal de commande d’un sous-groupe de signaux présente un déphasage égal à TO/15 par rapport à un précédent signal de commande dans le même sous-groupe de signaux. Chaque signal de commande du deuxième groupe est déphasé par rapport à un signal correspondant du premier groupe d’un retard égal à T0/2P=T0/6, de sorte à rejeter l’harmonique de rang H1 =P=3.
[0179] Les signaux de commande Sj+ et Sr i=1 à 3 et i=11 à 13 du premier chemin sont représentés à la Fig. 26. Les signaux de commande sont tous des signaux carrés de rapport cyclique 1/15. Les signaux de commande Sr sont la version retardée de TO/2 des signaux Sj+.
[0180] Les K=3 signaux de commande carrés d’un sous-groupe (sous-groupe A+ avec Sj+ pour i=1 à 3 ou sous-groupe A- avec Sr pour i=1 à 3) de rapport cyclique 1/15 des sous- branches sont associés pour obtenir un signal carré équivalent au signal carré de rapport cyclique 1/5 d’une branche correspondante de l’exemple #4. De même, les K=3 les signaux de commande carrés d’un sous-groupe (sous-groupe B+ avec Sj+ pour i=11 à 13 ou sous-groupe B- avec Sr pour i=11 à 13) de rapport cyclique 1/15 des sous-branches sont associés pour obtenir un signal carré équivalent au signal carré de rapport cyclique 1/5 d’une branche correspondante de l’exemple #4.
[0181] En outre, le signal de commande Sr pour i=11 à 13 sont la version retardée de A=T0/2P=T0/6 du signal Sj+ pour i=1 à 3. De même, le signal de commande Sj+ pour i=11 à 13 est la version retardée de A=T0/2P=T0/6 du signal Sr pour i=1 à 3.
[0182] Le signal d’oscillateur effectif eflo(t) correspondant à la somme de tous ces signaux de commande est représenté sur cette Fig. 26 et permet un échantillonnage non uniforme à 8 échantillons par période T0. Ici les gains des amplificateurs sont tous égaux à 1 . La forme temporelle de ce signal d’oscillateur effectif eflo(t) comprend ainsi successivement
- un palier d’amplitude 1 et de durée 5*T0/30=T0/6 ;
- un palier d’amplitude 2 et de durée T0/30 ;
- un palier d’amplitude 1 et de durée 5*T0/30= TO/6 ;
- un palier d’amplitude 0 et de durée 4*T0/30 ;
- un palier d’amplitude -1 et de durée 5*T0/30= TO/6 ;
- un palier d’amplitude -2 et de durée T0/30 ;
- un palier d’amplitude -1 et de durée 5*T0/30= TO/6 ;
- un palier d’amplitude 0 et de durée 4*T0/30.
[0183] Le premier groupe A de signaux de commande est constitué pour le chemin par les signaux de commande Sj+ et Sr pour i=1 à 3 et permet de générer le premier signal d’oscillateur effectif efloa(t). Le premier groupe A de signaux est constitué d’un premier sous-groupe A+ de signaux (Sj+ pour i=1 à 3) et d’un deuxième sous-groupe A- de signaux (Sr pour i=1 à 3).
[0184] Le deuxième groupe B de signaux de commande est constitué pour le chemin par les signaux de commande Sj+ et Sr pour i=11 à 13 et permet de générer le deuxième signal d’oscillateur effectif eflob(t) retardé de A=T0/2P= TO/6 par rapport au premier signal d’oscillateur effectif efloa(t). Le deuxième groupe B de signaux est constitué d’un premier sous-groupe B+ de signaux (Sj+ pour i=11 à 13) et d’un deuxième sous-groupe B- de signaux (Sr pour i=11 à 13).
[0185] Dans l’exemple #6, la troisième méthode de réjection d’harmonique a été utilisée avec des signaux de commande carré de rapport cyclique 1/M, M=15, qui sont associés par sous-groupes de K=3 signaux de commande de sorte de reproduire certains des signaux de l’exemple 4 et ainsi de rejeter l’harmonique de rang H2 (H2=M/K=15/3=5) et la deuxième méthode de réjection d’harmonique a été utilisée pour rejeter l’harmonique de rang H 1 =3 avec un retard entre les deux signaux d’oscillateur effectif de T0/2P (P=H1 =3, soit un retard de A=T0/6).
[0186] Comme pour l’exemple #4, le circuit mélangeur de l’exemple #6 permet de rejeter les harmoniques H1 =3 et H2=5 et est équivalent à un circuit mélangeur d’ordre 8.
[0187] Exemple #?
[0188] Il est possible de généraliser la deuxième méthode de réjection d’harmonique à un mélangeur d’ordre H, HR-H-PM. Tout mélangeur d’ordre H laissant apparaître un des harmoniques de rang H-1 et H+1 dans le spectre de signal d’oscillateur local effectif (eflo(t)) peut être amélioré en combinant son signal d’oscillateur efloa(t) avec un signal eflob(t) retardé, qui est de forme temporelle identique à efloa(t) mais est retardé de A=T0/2P avec P=H1=H-1 afin de supprimer l’harmonique de rang H-1 , soit eflob(t)= efloa(t-A). Le signal d’oscillateur effectif eflo(t) égal à la somme efloa(t) + eflob(t) est un signal à 2*H échantillons par période.
[0189] Dans le cas d’exemple d’un mélangeur d’ordre 8 classique, HR-8-PM, l’harmonique de rang H1 =7 peut être rejeté par combinaison avec un signal d’oscillateur effectif retardé de A=T0/14= T0/(2*7), ce qui a pour effet de rejeter l’harmonique de rang H1 =7.
[0190] Un circuit mélangeur d’exemple est représenté Fig. 27. Par souci de simplicité seul un chemin a été représenté. Deux groupes de signaux sont utilisés : un premier groupe A comprenant les signaux S1a à S8a et un premier groupe B comprenant les signaux S1b à S8b, chaque signal Sib du groupe B étant retardé de A par rapport au signal Sia du groupe A correspondant. Dans chaque branche, deux interrupteurs sont connectés en parallèle, l’un étant commandé par un signal Sia du groupe A et l’autre étant commandé par un signal Sib du groupe B de sorte à bénéficier de la deuxième méthode de réjection d’harmonique. Par exemple, l’interrupteur commandé par le signal S1a d’un premier groupe est connecté en parallèle de l’interrupteur commandé par le signal S1 b correspondant.
[0191] La Fig. 28A montre le signal d’oscillateur local effectif efloa(t) dans le domaine temporel avec H=8 échantillons par période. La réponse fréquentielle correspondante est représentée à la Fig. 29A et fait apparaitre des pics correspondant aux harmoniques de rang H1=7 et H2= 9.
[0192] La Fig. 28B montre le signal d’oscillateur local effectif eflob(t) dans le domaine temporel avec H=8 échantillons par période. Le signal eflob(t) est retardé de A=T0/14 par rapport à efloa(t) dans comme représenté sur la Fig. 28B. La réponse fréquentielle correspondante est représentée à la Fig. 29B et fait apparaitre des pics correspondant aux harmoniques de rang H1 =7 et H2= 9.
[0193] Le signal d’oscillateur effectif eflo(t)= efloa(t) + eflob(t) avec 2*H=16 échantillons par période est représenté dans le domaine temporel à la Fig. 28C. La réponse fréquentielle correspondante est représenté à la Fig. 29C et ne comprend pas de pic correspondant à l’harmonique rejeté de rang H 1=7, mais il subsiste un pic correspondant à l’harmonique non rejeté de rang H2= 9 dans le spectre EFLO(f).
[0194] Cette application de la deuxième méthode de réjection d’harmonique avec utilisation de paires d’interrupteurs connectés en parallèle, dont l’un est commandé par un signal Sia du groupe A et l’autre est commandé par un signal Sib du groupe B, peut être utilisée en combinaison avec la première méthode de réjection d’harmonique ou la variante de la première méthode de réjection d’harmonique, par exemple dans les exemples #3 et #4 décrits précédemment.
[0195] Différentes méthodes et architectures d’exemple ont été présentées pour permettre d’améliorer la réjection d’harmoniques dans les circuits mélangeur à un ou plusieurs chemins. Les principes sous-jacents à ces exemples sont généralisables et applicables à d’autres architectures (qu’elles soient des filtres à N chemins, des « LNA first » ou « mixer first), quel que soit le nombre de chemins, quel que soit le nombre d’étages de gain, etc.

Claims

REVENDICATIONS
1. Circuit mélangeur à N chemins (P1, P2,..., PN) à réjection d’harmonique et architecture différentielle, dans lequel les N chemins sont connectés à un nœud d’entrée commun au niveau duquel est reçu un signal d’entrée; dans lequel chaque chemin (P1 , P2, PN) comprend une capacité et une pluralité de branches connectées en parallèle, chaque branche comprenant un interrupteur connecté d’un coté à un amplificateur et de l’autre coté à la capacité du chemin ; chaque chemin (P1 , P2,..., PN) étant configuré pour échantillonner le signal d’entrée au moyen des interrupteurs dans les branches du chemin concerné, intégrer les signaux échantillonnés au moyen de la capacité et générer aux bornes de la capacité (C) un signal de sortie, le signal de sortie étant équivalent à un signal obtenu par mélange du signal d’entrée avec un signal d’oscillateur effectif de période T0 échantillonné ; chaque interrupteur étant commandé par un signal d’oscillateur carré de période T0 parmi deux groupes de G signaux d’oscillateur carrés de phases distinctes, chaque signal d’oscillateur carré étant la version retardée de TO/2 par rapport à un autre signal d’oscillateur carré du même groupe; le signal d’oscillateur effectif correspondant à la somme d’un premier signal effectif et d’un deuxième signal effectif ; le premier signal effectif correspondant à la somme pondérée par la valeur des gains des amplificateurs de chaque branche des signaux d’oscillateur carrés d’un chemin appartenant à un premier groupe de G signaux d’oscillateur carrés de phases distinctes ; le deuxième signal effectif correspondant à la somme pondérée par la valeur des gains des amplificateurs de chaque branche des signaux d’oscillateur carrés d’un chemin appartenant à un deuxième groupe de G signaux d’oscillateur carrés de phases distinctes ; chaque signal d’oscillateur carré du deuxième groupe utilisé dans un chemin étant déphasé d’un retard substantiellement égal à T0/2P par rapport à un signal d’oscillateur carré correspondant du premier groupe utilisé dans le même chemin, P étant un entier impair strictement supérieur à 1 , de sorte que le deuxième signal effectif est substantiellement égal au premier signal effectif déphasé temporellement de T0/2P.
32
2. Circuit mélangeur selon la revendication 1, dans lequel le rapport cyclique des signaux d’oscillateur carrés des branches est égal à i/M, M étant un entier, le rapport cyclique n’étant ni égal à 1/G ni multiple de 1/G.
3. Circuit mélangeur selon la revendication 2, dans lequel M=P+2 ou P=M+2.
4. Circuit mélangeur selon la revendication 2 ou 3, dans lequel M est égal à G-1 et P est égal à G+1 .
5. Circuit mélangeur selon la revendication 2 ou 3, dans lequel M est égal à G+1 et P est égal à G-1 .
6. Circuit mélangeur selon la revendication 2, dans lequel, dans chacun des premier et deuxième groupes, un signal d’oscillateur carré présente, lorsque les signaux d’oscillateur carrés sont ordonnés par ordre de déphasage croissant, un déphasage égal à TO/G par rapport à un précédent signal d’oscillateur carré.
7. Circuit mélangeur selon l’une quelconque des revendications 1 à 6 dans lequel au moins une branche comprend K sous-branches commandées par K signaux d’oscillateur carrés formant un sous-groupe de signaux et présentant un rapport cyclique égal à i/(K*M) de sorte à former un signal d’oscillateur carré équivalent de rapport cyclique égal à i/M.
8. Circuit mélangeur selon la revendication 7 dans lequel un signal d’oscillateur carré appartenant à un sous-groupe de signaux présente, lorsque les signaux de commande de ce sous-groupe sont ordonnés par ordre de déphasage croissant, un déphasage égal à (T0*i)/(K*M) par rapport à un précédent signal d’oscillateur carré du même sous-groupe de signaux.
9. Circuit mélangeur à N chemins (P1 , P2,..., PN) à réjection d’harmonique et architecture différentielle, dans lequel les N chemins sont connectés à un nœud d’entrée commun au niveau duquel est reçu un signal d’entrée ; dans lequel chaque chemin (P1 , P2, ..., PN) comprend une capacité et une pluralité de branches connectées en parallèle, chaque branche comprenant un
33 interrupteur connecté d’un coté à un amplificateur et de l’autre coté à la capacité du chemin ; chaque chemin (P1 , P2,..., PN) étant configuré pour échantillonner le signal d’entrée au moyen des interrupteurs dans les branches du chemin concerné, intégrer les signaux échantillonnés au moyen de la capacité et générer aux bornes de la capacité (C) un signal de sortie, le signal de sortie étant équivalent à un signal obtenu par mélange du signal d’entrée avec un signal d’oscillateur effectif de période T0 échantillonné ; chaque interrupteur étant commandé par un signal d’oscillateur carré de période T0 parmi un nombre total de G signaux d’oscillateur carrés de phases distinctes utilisés dans les N chemins, chaque signal d’oscillateur carré étant la version retardée de TO/2 par rapport à un autre signal d’oscillateur carré; dans lequel le rapport cyclique des signaux d’oscillateur carrés des branches est égal à i/M, M étant un entier, le rapport cyclique n’étant ni égal à 1/G ni multiple de 1/G.
10. Circuit mélangeur selon la revendication 9, dans lequel un signal d’oscillateur carré présente, lorsque les signaux d’oscillateur carrés sont ordonnés par ordre de déphasage croissant, un déphasage égal à T0/G par rapport à un précédent signal d’oscillateur carré.
11 . Circuit mélangeur selon l’une quelconque des revendications précédentes dans lequel les gains des amplificateurs des branches sont égaux à 1 .
12. Circuit mélangeur selon la revendication 11 comprenant un seul amplificateur par chemin, l’amplificateur étant commun aux branches constituant ce chemin.
PCT/FR2022/051543 2021-08-02 2022-08-01 Melangeur a n chemins a rejection d'harmoniques WO2023012432A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP22758571.8A EP4381598A1 (fr) 2021-08-02 2022-08-01 Melangeur a n chemins a rejection d'harmoniques

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR2108404 2021-08-02
FR2108404A FR3125934B1 (fr) 2021-08-02 2021-08-02 Melangeur a n chemins a rejection d’harmoniques

Publications (1)

Publication Number Publication Date
WO2023012432A1 true WO2023012432A1 (fr) 2023-02-09

Family

ID=78212218

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2022/051543 WO2023012432A1 (fr) 2021-08-02 2022-08-01 Melangeur a n chemins a rejection d'harmoniques

Country Status (3)

Country Link
EP (1) EP4381598A1 (fr)
FR (1) FR3125934B1 (fr)
WO (1) WO2023012432A1 (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110006849A1 (en) * 2009-07-07 2011-01-13 Samsung Electronics Co., Ltd. Harmonic rejection mixer and harmonic rejection mixing method
US20150180521A1 (en) * 2012-07-19 2015-06-25 The Trustees Of Columbia University In The City Of New York Circuits and methods for performing harmonic rejection mixing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110006849A1 (en) * 2009-07-07 2011-01-13 Samsung Electronics Co., Ltd. Harmonic rejection mixer and harmonic rejection mixing method
US20150180521A1 (en) * 2012-07-19 2015-06-25 The Trustees Of Columbia University In The City Of New York Circuits and methods for performing harmonic rejection mixing

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AL SHAKOUSH A ET AL: "Low Complexity Architecture of N-Path Mixers for Low Power Application", 2019 17TH IEEE INTERNATIONAL NEW CIRCUITS AND SYSTEMS CONFERENCE (NEWCAS), IEEE, 23 June 2019 (2019-06-23), pages 1 - 4, XP033692491, DOI: 10.1109/NEWCAS44328.2019.8961234 *

Also Published As

Publication number Publication date
EP4381598A1 (fr) 2024-06-12
FR3125934B1 (fr) 2024-09-06
FR3125934A1 (fr) 2023-02-03

Similar Documents

Publication Publication Date Title
EP0779704B1 (fr) Dispositif mélangeur à réjection de fréquence image
FR2849728A1 (fr) Procede et dispositif pour la transmission avec une faible diaphonie
EP3809287B1 (fr) Procédé de simplification d&#39;un filtre et dispositifs associés
EP1331729A1 (fr) Amplificateur linéaire à précorrection
EP3785367B1 (fr) Systeme et procede de linearisation en bande de base pour un amplificateur de puissance radiofrequence de classe g
EP3809288B1 (fr) Procédé de filtrage à latence nulle et dispositifs associés
EP3809286B1 (fr) Procédé de filtrage avec latence réduite et dispositifs associés
FR2680924A1 (fr) Procede de filtrage adapte d&#39;un signal transforme en sous-bandes, et dispositif de filtrage correspondant.
FR2767429A1 (fr) Dispositif permettant d&#39;apparier des retards dans un amplificateur de puissance
WO2023012432A1 (fr) Melangeur a n chemins a rejection d&#39;harmoniques
FR2969804A1 (fr) Filtrage perfectionne dans le domaine transforme.
JP7230568B2 (ja) 適応等化回路および光受信器
EP2668719B1 (fr) Filtre de pondération, procédés et dispositifs d&#39;émission et de réception d&#39;un signal analogique et programme d&#39;ordinateur correspondants
EP2504963B1 (fr) Systeme et procede d&#39;emission reception d&#39;un signal numerique sur voie radio
EP1101283B1 (fr) Procede de realisation de filtres numeriques de nyquist a interferences nulles entre symboles, et dispositif de filtrage correspondant
FR3036012A1 (fr) Filtre analogique
WO2012136729A1 (fr) Procédé et dispositif de traitement d&#39;un signal d&#39;entrée pour augmenter le rapport signal sur bruit et convertisseur correspondant
WO2011007057A1 (fr) Reduction de la sensibilite de la demodulation a la gigue du signal d&#39;horloge d&#39;echantillonage
EP0784886A1 (fr) Dispositif de dephasage et d&#39;attenuation passif et aperiodique de signaux electriques
WO2024208899A1 (fr) Procédé de génération d&#39;un signal radiofréquences, produits programme d&#39;ordinateur et dispositifs correspondants
FR3088156A1 (fr) Interpolateur a rang eleve
CA1190614A (fr) Systeme de filtration adaptif destine a annuler un ou plusieurs signaux d&#39;interference de forme sinusoidale
FR3083657A1 (fr) Dispositif de transposition en frequence et procede de transposition en frequence correspondant.
FR3123772A1 (fr) Procede et systeme de transmission radio point-a-point multicanaux avec limitation des pertes de couplage
CH158400A (fr) Installation de radio-communication.

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22758571

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022758571

Country of ref document: EP

Effective date: 20240304