WO2022270185A1 - フィルタ装置およびそれを搭載した高周波フロントエンド回路 - Google Patents

フィルタ装置およびそれを搭載した高周波フロントエンド回路 Download PDF

Info

Publication number
WO2022270185A1
WO2022270185A1 PCT/JP2022/020811 JP2022020811W WO2022270185A1 WO 2022270185 A1 WO2022270185 A1 WO 2022270185A1 JP 2022020811 W JP2022020811 W JP 2022020811W WO 2022270185 A1 WO2022270185 A1 WO 2022270185A1
Authority
WO
WIPO (PCT)
Prior art keywords
filter
capacitor
filter device
resonator
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/020811
Other languages
English (en)
French (fr)
Inventor
昌弘 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2023529698A priority Critical patent/JP7613586B2/ja
Priority to CN202280044497.XA priority patent/CN117546413A/zh
Publication of WO2022270185A1 publication Critical patent/WO2022270185A1/ja
Priority to US18/527,442 priority patent/US12580546B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/075—Ladder networks, e.g. electric wave filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Definitions

  • the present disclosure relates to a filter device and a high-frequency front-end circuit equipped with the same, and more specifically to technology for improving attenuation characteristics in a diplexer.
  • Patent Document 1 discloses a diplexer with a high-band filter and a low-band filter.
  • each of the high-band filter and the low-band filter is configured by a multi-stage LC resonance circuit.
  • Each filter of such a diplexer is generally desired to have a small insertion loss in the passband and a large attenuation characteristic in the non-passband.
  • an attenuation characteristic with a large amount of attenuation in non-passbands is required.
  • the present disclosure has been made to solve such problems, and its object is to improve the attenuation characteristics of non-pass bands in a filter device including a plurality of filters.
  • a filter device includes an input terminal, a first ground electrode and a second ground electrode facing each other, and a first filter and a second filter connected to the input terminal.
  • the first filter has a first passband.
  • the second filter has a second passband higher than the first passband.
  • Each of the first filter and the second filter includes a plurality of stages of resonators arranged between the first ground electrode and the second ground electrode.
  • the first-stage resonator connected to the input terminal includes a first capacitor connected to the second ground electrode and a first inductor connected between the first capacitor and the first ground electrode.
  • a first-stage resonator connected to the input terminal includes a second capacitor connected between the input terminal and the second ground electrode, and a capacitor connected between the second capacitor and the second ground electrode. and a connected second inductor.
  • the first filter (low-band filter) and the second filter (high-band filter) that constitute the filter device include multiple stages of resonators arranged between two opposing ground electrodes.
  • a first-stage resonator of the low-band filter is composed of a capacitor and an inductor connected in series between two ground electrodes.
  • a first-stage resonator of the high-band filter is configured as a so-called closed-loop resonator in which a capacitor and an inductor are both connected to one ground electrode.
  • FIG. 1 is a block diagram of a communication device having a high-frequency front-end circuit to which the filter device of Embodiment 1 is applied;
  • FIG. 2 is an equivalent circuit diagram of the filter device according to Embodiment 1.
  • FIG. 1 is an outline view of a filter device according to Embodiment 1.
  • FIG. 2 is a perspective view showing the inside of the filter device according to Embodiment 1;
  • FIG. 2 is an exploded perspective view showing an example of the detailed structure of the filter device according to Embodiment 1;
  • FIG. 4 is a diagram for explaining pass characteristics of the filter device of the first embodiment and the filter device of the comparative example;
  • FIG. 11 is a perspective view showing the inside of a filter device according to Embodiment 2;
  • FIG. 10 is a diagram for explaining pass characteristics in the filter device according to the second embodiment
  • FIG. FIG. 11 is a perspective view showing the inside of a filter device according to Embodiment 3
  • FIG. 11 is a diagram for explaining pass characteristics in the filter device of Embodiment 3
  • FIG. 11 is a perspective view showing the inside of a filter device according to Embodiment 4
  • FIG. 12 is a diagram for explaining pass characteristics in the filter device of the fourth embodiment
  • FIG. FIG. 11 is a perspective view showing the inside of a filter device according to Embodiment 5
  • FIG. 11 is a diagram for explaining pass characteristics in the filter device of Embodiment 5;
  • FIG. 1 is a block diagram of communication device 10 including high-frequency front-end circuit 20 to which filter device 100 according to an embodiment is applied.
  • the high-frequency front-end circuit 20 demultiplexes a high-frequency signal received by the antenna device ANT into a plurality of predetermined frequency bands and transmits the divided signals to subsequent processing circuits.
  • the high-frequency front-end circuit 20 is used, for example, in mobile terminals such as mobile phones, smart phones, and tablets, and communication devices such as personal computers with communication functions.
  • communication device 10 includes a high-frequency front-end circuit 20 including a filter device 100 and an RF signal processing circuit (hereinafter also referred to as "RFIC") 30.
  • a high-frequency front-end circuit 20 shown in FIG. 1 is a reception front-end circuit.
  • High-frequency front-end circuit 20 includes a filter device 100 and amplifier circuits LNA1 and LNA2.
  • the filter device 100 includes an antenna terminal TA which is a common terminal, a first terminal T1, a second terminal T2, and filters FLT1 and FLT2.
  • Filter device 100 is a diplexer including a filter FLT1 (first filter) and a filter FLT2 (second filter) having passbands in different frequency ranges. In the following description, filter device 100 may be referred to as a "diplexer".
  • the filter FLT1 is connected between the antenna terminal TA and the first terminal T1.
  • the filter FLT1 is a low-band filter having a passband in the frequency range of the low band (LB) group and a non-passband in the frequency range of the high band (HB) group.
  • Filter FLT2 is connected between antenna terminal TA and second terminal T2.
  • the filter FLT2 is a high-band filter having a pass band in the frequency range of the high band group and a non-pass band in the frequency range of the low band group.
  • Filter FLT1 and filter FLT2 are bandpass filters.
  • Each of the filters FLT1 and FLT2 passes high-frequency signals corresponding to the passband of each filter among the high-frequency signals received by the antenna device ANT. Thereby, the high-frequency signal received by the antenna device ANT is demultiplexed into signals of a plurality of predetermined frequency bands.
  • Each of the amplifier circuits LNA1 and LNA2 is a so-called low-noise amplifier.
  • Amplifier circuits LNA1 and LNA2 amplify the high-frequency signal that has passed through filter device 100 with low noise, and transmit the amplified signal to RFIC30.
  • the RFIC 30 is an RF signal processing circuit that processes high frequency signals transmitted and received by the antenna device ANT. Specifically, the RFIC 30 performs signal processing such as down-conversion on a high-frequency signal input from the antenna device ANT via the reception-side signal path of the high-frequency front-end circuit 20, and converts the received signal generated by the signal processing into Output to a baseband signal processing circuit (not shown).
  • signal processing such as down-conversion on a high-frequency signal input from the antenna device ANT via the reception-side signal path of the high-frequency front-end circuit 20, and converts the received signal generated by the signal processing into Output to a baseband signal processing circuit (not shown).
  • the high-frequency front-end circuit 20 is a reception-system front-end circuit as shown in FIG. OUT1 and a second output terminal OUT2.
  • the high-frequency front-end circuit can also be used as a transmission system front-end circuit.
  • each of the first terminal T1 and the second terminal T2 of the filter device 100 becomes an input terminal, and the antenna terminal TA becomes a common output terminal.
  • a power amplifier is used instead of the low-noise amplifier as the amplifier included in the amplifier circuit.
  • FIG. 2 is a diagram showing an example of an equivalent circuit of the filter device (diplexer) 100 in FIG.
  • the filter FLT1 is connected between the antenna terminal TA and the first terminal T1.
  • the filter FLT2 is connected between the antenna terminal TA and the second terminal T2.
  • the filters FLT1 and FLT2 include multiple stages of LC parallel resonators each composed of a capacitor and an inductor. Specifically, filter FLT1 includes resonators RCL1 to RCL4 that are LC parallel resonators, and filter FLT2 includes resonators RCH1 to RCH3 that are LC parallel resonators.
  • Filter FLT1 includes capacitors C1 to C3 in addition to resonators RCL1 to RCL4. One end of the capacitor C1 is connected to the antenna terminal TA, and the other end of the capacitor C1 is connected to one end of the resonator RCL1 and the capacitor C2. Resonator RCL1 is connected between the other end of capacitor C1 and ground terminal GND. Resonator RCL1 includes a capacitor C11 and an inductor L11 connected in parallel between capacitor C1 and ground terminal GND. Resonator RCL2 is connected between the other end of capacitor C2 and ground terminal GND. Resonator RCL2 includes a capacitor C12 and an inductor L12 connected in parallel between capacitor C2 and ground terminal GND.
  • Resonator RCL3 is connected between the other end of capacitor C3 and ground terminal GND.
  • Resonator RCL3 includes a capacitor C13 and an inductor L13 connected in parallel between capacitor C3 and ground terminal GND.
  • the resonator RCL4 is connected between the first terminal T1 and the ground terminal GND.
  • Resonator RCL4 includes a capacitor C14 and an inductor L14 connected in parallel between first terminal T1 and ground terminal GND.
  • Filter FLT2 includes capacitors C21 to C23 and inductor L21 in addition to resonators RCH1 to RCH3. Capacitors C21 and C22 and an inductor L21 are connected in series between the antenna terminal TA and the second terminal T2. Capacitor C23 is connected in parallel with series-connected capacitors C21 and C22.
  • the resonator RCH1 is connected between the antenna terminal TA and the ground terminal GND.
  • Resonator RCH1 includes a capacitor C31 and an inductor L31 connected in parallel between antenna terminal TA and ground terminal GND.
  • the resonator RCH2 is connected between the connection node N1 between the capacitors C21 and C22 and the ground terminal GND.
  • Resonator RCH2 includes a capacitor C32 and an inductor L32 connected in parallel between connection node N1 and ground terminal GND.
  • the resonator RCH3 is connected between the connection node N2 between the capacitor C22 and the inductor L21 and the ground terminal GND.
  • Resonator RCH3 includes a capacitor C33 and an inductor L33 connected in parallel between connection node N2 and ground terminal GND.
  • the resonators RCL1 to RCL4 are magnetically coupled with each other.
  • resonators RCH1 to RCH3 are magnetically coupled to each other.
  • Such magnetic coupling between the resonators forms attenuation poles on the high frequency side and the low frequency side of the passband, so the filters FLT1 and FLT2 function as bandpass filters.
  • the passband of the filter FLT1 is set to 6240 MHz to 6740 MHz corresponding to channel 5 (CH5) of the ultra-wide band (UWB), and the filter The passband of FLT2 is set to 7736 MHz to 8238 MHz corresponding to UWB channel 9 (CH9). Therefore, in filter device 100, filter FLT1 functions as a low-band filter, and filter FLT2 functions as a high-band filter.
  • FIG. 3 is an outline view of the filter device 100.
  • FIG. 4 is a perspective view showing the inside of the filter device 100 of FIG. 2
  • FIG. 5 is an exploded perspective view showing an example of the detailed structure of the filter device 100. As shown in FIG.
  • the filter device 100 includes a rectangular parallelepiped or substantially rectangular parallelepiped dielectric substrate 110 formed by stacking a plurality of dielectric layers LY1 to LY12 in a predetermined direction.
  • Each dielectric layer of dielectric substrate 110 is made of ceramic such as low temperature co-fired ceramics (LTCC) or resin.
  • inductors and capacitors forming filters FLT1 and FLT2 are formed by a plurality of electrodes provided on each dielectric layer and a plurality of vias arranged between the dielectric layers. 4 and 5, the dielectric layer of the dielectric substrate 110 is omitted, and only conductors such as electrodes, vias and terminals arranged inside the dielectric substrate 110 are shown.
  • the dielectric substrate 110 is a multilayer substrate as described above will be described as an example. good.
  • the term "via” refers to a conductor provided in a dielectric layer for connecting electrodes provided in different dielectric layers. Vias are formed, for example, by conductive paste, plating, and/or metal pins.
  • the direction in which the dielectric layers LY1 to LY12 are laminated on the dielectric substrate 110 is defined as the “Z-axis direction”, and along the long side of the dielectric substrate 110 perpendicular to the Z-axis direction The direction along the short side of the dielectric substrate 110 is defined as the "Y-axis direction”.
  • the positive direction of the Z-axis in each drawing may be referred to as the upper side, and the negative direction may be referred to as the lower side.
  • dielectric substrate 110 includes a top surface 111, a bottom surface 112, and side surfaces 113-116.
  • a directional mark DM for specifying the direction of the filter device 100 is arranged on the upper surface 111 (first layer LY1) of the dielectric substrate 110 .
  • the lower surface 112 (twelfth layer LY12) of the dielectric substrate 110 is provided with external terminals (antenna terminal TA, first terminal T1, second Two terminals T2 and a ground terminal GND) are arranged. That is, the antenna terminal TA, the first terminal T1, the second terminal T2 and the ground terminal GND form an LGA (Land Grid Array).
  • the filter FLT1 is provided on the left side (negative direction of the X axis) of the dielectric substrate 110, and the filter FLT2 is provided on the right side (positive direction of the X axis).
  • resonators RCL1 to RCL4 are arranged in order from side surface 114 of dielectric substrate 110 in the negative Y-axis direction toward side surface 113 in the positive Y-axis direction.
  • resonators RCH1 to RCH3 are arranged in order from side surface 114 toward side surface 113 of dielectric substrate 110.
  • antenna terminal TA arranged on lower surface 112 (twelfth layer LY12) of dielectric substrate 110 is connected to capacitor electrode PCLA arranged on seventh layer LY7 by via VA1 and via VLA. be.
  • capacitor electrode PCLA arranged on seventh layer LY7 by via VA1 and via VLA.
  • the capacitor electrode PCL1 is connected to one end of the linear plate electrode PL3 arranged on the fourth layer LY4 by a via VL10.
  • a via V11 is connected to the other end of the plate electrode PL3.
  • the plate electrode PL3 is connected by a via VL11 to the plate electrode PG1 arranged over substantially the entire surface of the second layer LY2.
  • Vias VL10, VL11 and plate electrode PL3 constitute inductor L11 in FIG.
  • the plate electrode PG1 is connected to the plate electrode PG2 arranged on the eleventh layer LY11 by vias VGL1 to VGL5, VGH2 and VGH3.
  • the plate electrode PG2 is connected to the ground terminal GND arranged on the lower surface 112 (twelfth layer LY12) of the dielectric substrate 110 by vias VG1 to VG6. That is, the plate electrodes PG1 and PG2 function as ground electrodes.
  • capacitor electrode PCL1 also overlaps part of the plate electrode PG2 of the eleventh layer LY11 when the dielectric substrate 110 is viewed from above in the Z-axis direction.
  • Capacitor C11 in FIG. 2 is configured by capacitor electrode PCL1 and plate electrode PG2. Therefore, vias VL10 and VL11, plate electrode PL3, capacitor electrode PCL1 and plate electrode PG2 constitute resonator RCL1.
  • Capacitor C2 in FIG. 2 is configured by capacitor electrode PCL1 and capacitor electrode PCL20.
  • the capacitor electrode PCL20 is connected to the capacitor electrode PCL21 arranged on the tenth layer LY10 and the plate electrode PG1 on the second layer LY2 by a via VL20.
  • Via VL20 constitutes inductor L12 in FIG.
  • Capacitor electrodes PCL20, PCL21 and plate electrode PG2 constitute capacitor C12 in FIG. Therefore, capacitor electrodes PCL20, PCL21 and via VL20 constitute resonator RCL2.
  • a capacitor electrode PCL31 is arranged on the tenth layer LY10.
  • the capacitor electrode PCL31 is connected to the capacitor electrode PCL34 arranged on the eighth layer LY8 and the plate electrode PG1 on the second layer LY2 by a via VL30.
  • Via VL30 constitutes inductor L13 in FIG.
  • a capacitor electrode PCL30 connected to the vias VGL5 and VGL6 is arranged on the eighth layer LY8.
  • the capacitor electrode PCL31 partially overlaps the plate electrode PG2 and the capacitor electrode PCL30 of the eleventh layer LY11. That is, the capacitor C13 in FIG. 2 is configured by the capacitor electrodes PCL30, PCL31 and the plate electrode PG2. Therefore, capacitor electrodes PCL30, PCL31 and via VL30 constitute resonator RCL3.
  • Capacitor C3 in FIG. 2 is formed by capacitor electrode PCL34 and capacitor electrode PCL4.
  • a part of the capacitor electrode PCL4 also overlaps the plate electrode PG2 of the eleventh layer LY11 when the dielectric substrate 110 is viewed from the Z-axis direction.
  • Capacitor C14 in FIG. 2 is formed by capacitor electrode PCL4 and plate electrode PG2.
  • the capacitor electrode PCL4 is connected to the plate electrode PG1 of the second layer LY2 by a via VL40. Via VL40 constitutes inductor L14 in FIG. Therefore, capacitor electrode PCL4 and via VL40 constitute resonator RCL4.
  • the capacitor electrode PCL4 is connected to the first terminal T1 arranged on the bottom surface 112 (twelfth layer LY12) by a via VLB.
  • the antenna terminal TA arranged on the bottom surface 112 of the dielectric substrate 110 is connected to the capacitor electrode PCH1 arranged on the ninth layer LY9 by vias VA1 and VH10.
  • the capacitor C31 in FIG. 2 is configured by the capacitor electrode PCH1 and the plate electrode PG2.
  • the capacitor electrode PCH1 is connected by a via VH11 to one end of the linear plate electrode PL1 arranged on the third layer LY3.
  • a via VGH1 is connected to the other end of the plate electrode PL1.
  • the capacitor electrode PCH1 is connected to the plate electrode PG2 on the eleventh layer LY11 by a via VGH1.
  • Vias VH11, VGH1 and plate electrode PL1 form inductor L31 in FIG. Therefore, capacitor electrode PCH1, vias VH11 and VGH1, and plate electrode PL1 constitute resonator RCH1.
  • the capacitor electrode PCH1 is connected to the capacitor electrode PCH12 arranged on the sixth layer LY6 by a via VH12. A part of the capacitor electrode PCH12 overlaps the capacitor electrode PCH2 arranged on the seventh layer LY7 when the dielectric substrate 110 is viewed from above in the Z-axis direction.
  • the capacitor C21 in FIG. 2 is configured by the capacitor electrode PCH12 and the capacitor electrode PCH2.
  • the capacitor electrode PCH2 partially overlaps the capacitor electrode PCH23 arranged on the sixth layer LY6 and the plate electrode PG2 on the eleventh layer LY11 when the dielectric substrate 110 is viewed from the Z-axis direction.
  • the capacitor C23 in FIG. 2 is configured by the capacitor electrode PCH2 and the capacitor electrode PCH23.
  • a capacitor C32 in FIG. 2 is formed by the capacitor electrode PCH2 and the plate electrode PG2.
  • the capacitor electrode PCH2 is connected to the plate electrode PG1 of the second layer LY2 by a via VH20.
  • Via VH20 constitutes inductor L32 in FIG. Therefore, capacitor electrode PCH2 and via VH20 constitute resonator RCH2.
  • capacitor electrodes PCH12 and PCH23 on the sixth layer LY6 partially overlap the capacitor electrode PCH13 on the fifth layer LY5 when the dielectric substrate 110 is viewed from the Z-axis direction.
  • Capacitor electrodes PCH12, PCH23 and PCH13 constitute capacitor C13 in FIG.
  • the capacitor electrode PCH23 is connected to the capacitor electrode PCH3 arranged on the ninth layer LY9 by a via VH30.
  • a portion of the capacitor electrode PCH3 overlaps the plate electrode PG2 of the eleventh layer LY11 when the dielectric substrate 110 is viewed from above in the Z-axis direction. That is, the capacitor C33 in FIG. 2 is configured by the capacitor electrode PCH3 and the plate electrode PG2.
  • the capacitor electrode PCH3 is connected by a via VH31 to the plate electrode PG1 on the second layer LY2 and the plate electrode PL2 arranged on the fourth layer LY4. Via VH31 constitutes inductor L33 in FIG. Therefore, capacitor electrode PCH3 and via VH31 constitute resonator RCH3.
  • the flat plate electrode PL2 on the fourth layer LY4 is connected to the second terminal T2 on the bottom surface 112 (twelfth layer LY12) by a via VHA, as shown in FIG. Plate electrode PL2 and via VHA form inductor L21 in FIG.
  • the first-stage resonator RCL1 of the filter FLT1 which is a low-band filter, includes a capacitor C11 connected to the plate electrode PG2 and a capacitor C11 connected to the plate electrode PG2. It is composed of a capacitor C11 and an inductor L11 connected between the plate electrode PG1. Capacitor C11 is formed by capacitor electrode PCL1 and plate electrode PG2, and inductor L11 is formed by vias VL10 and VL11 and plate electrode PL3. Therefore, the resonator RCL1 is connected between the plate electrodes PG1 and PG2.
  • the first-stage resonator RCH1 of the filter FLT2 which is a high-band filter, is composed of a capacitor C31 connected to the plate electrode PG2 and an inductor L31 connected between the capacitor C31 and the plate electrode PG2. ing. That is, both the capacitor C31 and the inductor L31 are connected to the plate electrode PG2 and are not connected to the plate electrode PG1.
  • Capacitor C31 is formed by capacitor electrode PCH1 and plate electrode PG2, and inductor L31 is formed by vias VH11, VGH1 and plate electrode PL1.
  • Inductor L31 is a loop-shaped inductor. Therefore, the resonator RCH1 is a closed-loop resonator having a loop-shaped inductor.
  • the filter FLT1 which is a low-band filter
  • the inductance value is smaller than that of a loop-shaped inductor.
  • the coupling with the adjacent resonators is strengthened. With such a configuration, it is possible to realize an attenuation characteristic in which the amount of attenuation on the high frequency side is greater than the passband of the filter FLT1, which is a low-band filter.
  • the directions of currents flowing through opposing vias are opposite to each other.
  • the magnetic flux in the air core portion of the ring-shaped inductor formed by the electrode PL3 is strengthened, and the inductance value can be increased.
  • the resonator RCH1 is not connected to the flat plate electrode PG1, which is the ground electrode shared by the multiple stages of resonators, the coupling with other adjacent resonators is weakened.
  • FIG. 6 is a diagram for explaining pass characteristics of the filter device 100 of the first embodiment and the filter device of the comparative example.
  • the first-stage resonator of the low-band filter is a closed-loop resonator.
  • the first-stage resonator of the band filter is composed of a resonator that does not include a loop-shaped inductor.
  • FIG. 6 the insertion loss and return loss of the low-band and high-band filters are shown. Insertion losses are indicated by solid lines LN10, LN15, LN20 and LN25. Reflection losses are indicated by dashed lines LN11, LN16, LN21 and LN26.
  • both the low-band filter and the high-band filter have significantly greater attenuation in the frequency band around 0 to 5 GHz, which is lower than the passband. and the steepness of the attenuation is further increased.
  • the first-stage resonator of the high-band filter is configured as a closed-loop resonator, and the first-stage resonator of the low-band filter
  • the attenuation characteristic in the non-pass band on the lower frequency side than the pass band can be improved.
  • the filter device is a diplexer including two filters, but the features of the present disclosure may be applied to a multiplexer including three or more filters.
  • “Filter FLT1” and “filter FLT2” in the first embodiment correspond to “first filter” and “second filter” in the present disclosure, respectively.
  • “Plate electrode PG1” and “Plate electrode PG2” in Embodiment 1 respectively correspond to “first ground electrode” and “second ground electrode” in the present disclosure.
  • “Capacitor C11” and “Capacitor C31” in the first embodiment correspond to “first capacitor” and “second capacitor” in the present disclosure, respectively.
  • “Inductor L11” and “inductor L31” in the first embodiment correspond to “first inductor” and “second inductor” in the present disclosure, respectively.
  • Via VH11 and “via VGH1” in the first embodiment correspond to “first via” and “second via” in the present disclosure, respectively.
  • the “plate electrode PL1” in Embodiment 1 corresponds to the “first line electrode” in the present disclosure.
  • Via VL10” and “via VL11” in the first embodiment correspond to “sixth via” and “seventh via” in the present disclosure, respectively.
  • the “plate electrode PL3” in Embodiment 1 corresponds to the “second line electrode” in the present disclosure.
  • Embodiment 2 In Embodiment 2, another configuration of the first-stage resonator in the high-band filter will be described.
  • FIG. 7 is a perspective view showing the inside of a filter device 100A according to Embodiment 2.
  • FIG. 7, the resonator RCH1 of the filter FLT2, which is the high-band filter in the filter device 100 shown in FIG. 4, is replaced with a resonator RCH1A.
  • the plate electrode PL1 in the resonator RCH1 is replaced with a plate electrode PL1A.
  • the plate electrode PL1A has a substantially L-shape when viewed from the Z-axis direction, and is connected to the via VGH2 in addition to the vias VH11 and VGH1.
  • the resonator RCH1A forms a closed-loop resonator with the vias VH11 and VGH1 and the plate electrode PL1A, and is connected to both the plate electrodes PG1 and PG2 with the via VGH2.
  • the closed-loop resonator is also connected to the plate electrode PG1, which is a common ground electrode, so that the coupling with other adjacent resonators can be strengthened compared to the resonator RCH1 of the first embodiment. .
  • filter device 100A of the second embodiment has the same configuration as filter device 100 except for resonator RCH1A, and description of elements that overlap with filter device 100 will not be repeated.
  • FIG. 8 is a diagram for explaining pass characteristics in the filter device 100A of the second embodiment.
  • solid lines LN30 and LN35 indicate insertion losses
  • dashed lines LN31 and LN36 indicate reflection losses.
  • the filter device 100A also in the configuration of the filter device 100A, compared to the filter device of the comparative example in FIG. Compared to the filter device 100 of Embodiment 1, since the coupling with the adjacent resonators is stronger, the attenuation in the entire frequency band on the lower frequency side than the passband is slightly smaller. The attenuation around 5 GHz is larger than that of the filter device 100 of the first embodiment.
  • the filter device 100A by connecting the resonator RCH1A, which is a closed-loop resonator, to a common ground electrode, it is possible to adjust the degree of coupling with adjacent resonators while securing the inductance.
  • the filter device 100A it is possible to increase the amount of attenuation in the frequency band on the lower frequency side than the passband, and in particular, it is possible to increase the amount of attenuation in the vicinity of 5 GHz.
  • the "plate electrode PL1A” in Embodiment 2 corresponds to the "first line electrode” in the present disclosure.
  • the “via VGH2" in the second embodiment corresponds to the "third via” in the present disclosure.
  • Embodiment 3 In Embodiment 3, still another configuration of the first-stage resonator in the high-band filter will be described.
  • FIG. 9 is a perspective view showing the inside of a filter device 100B according to Embodiment 3.
  • FIG. 9, the resonator RCH1 of the high-band filter in the filter device 100 shown in FIG. 4 is replaced with a resonator RCH1B.
  • the plate electrode PL1 in the resonator RCH1 is replaced with a plate electrode PL1B.
  • the plate electrode PL1B has a substantially L-shape when viewed from the Z-axis direction, and is connected to the vias VGH2 and VGH3 in addition to the vias VH11 and VGH1.
  • the resonator RCH1B forms a closed-loop resonator with the vias VH11, VGH1 and the plate electrode PL1B, and is connected to both the plate electrodes PG1, PG2 with the vias VGH2, VGH3. Therefore, the inductance in the resonator RCH1B can be ensured as in the case of the second embodiment, and the coupling with the adjacent resonator can be further strengthened compared to the case of the second embodiment.
  • filter device 100B of Embodiment 3 has the same configuration as filter device 100 except for resonator RCH1B, and the description of elements that overlap with filter device 100 will not be repeated.
  • FIG. 10 is a diagram for explaining pass characteristics in the filter device 100B of the third embodiment.
  • solid lines LN40 and LN45 indicate insertion losses
  • dashed lines LN41 and LN46 indicate reflection losses.
  • the attenuation in the vicinity of 4 to 5 GHz is also greater than that of filter device 100 of the first embodiment.
  • the filter device 100B by connecting the resonator RCH1B, which is a closed-loop resonator, to a common ground electrode, it is possible to adjust the degree of coupling with adjacent resonators while securing the inductance.
  • the filter device 100B it is possible to increase the amount of attenuation in the frequency band on the lower frequency side than the passband, and in particular, it is possible to increase the amount of attenuation in the vicinity of 4 to 5 GHz.
  • the "plate electrode PL1B" in Embodiment 3 corresponds to the "first line electrode” in the present disclosure.
  • “Via VGH2" and “via VGH3” in the third embodiment respectively correspond to “third via” and “fourth via” in the present disclosure.
  • Embodiment 4 In Embodiment 4, still another configuration of the first-stage resonator in the high-band filter will be described.
  • FIG. 11 is a perspective view showing the inside of a filter device 100C according to Embodiment 4.
  • FIG. 11, the resonator RCH1 of the filter FLT2, which is the high-band filter in the filter device 100 shown in FIG. 4, is replaced with a resonator RCH1C.
  • the plate electrode PL1 in the resonator RCH1 is replaced with a plate electrode PL1C, and the via VGH1 is removed.
  • the plate electrode PL1C has a substantially L-shape when viewed in plan from the Z-axis direction, and is connected to the via VH11 and the via VGH2.
  • the resonator RCH1 forms a closed-loop resonator with the vias VH11 and VGH2 and the plate electrode PL1C, and is further connected to the plate electrode PG1 with the via VGH2.
  • filter device 100C of the fourth embodiment has the same configuration as filter device 100 except for resonator RCH1C, and description of elements that overlap with filter device 100 will not be repeated.
  • FIG. 12 is a diagram for explaining pass characteristics in the filter device 100C of the fourth embodiment.
  • solid lines LN50 and LN55 indicate insertion losses
  • dashed lines LN51 and LN56 indicate reflection losses.
  • the attenuation in the frequency band on the low frequency side of the passband is greater than in the filter device of the comparative example in FIG.
  • the via VGH2 instead of the via VGH1 forms a loop-shaped inductor.
  • the Q value of the resonator RCH1C is improved compared to the resonator RCH1.
  • the "plate electrode PL1C" in Embodiment 4 corresponds to the "first line electrode” in the present disclosure.
  • the portion between the plate electrode PL1C and the plate electrode PG2 in the “via VGH2” corresponds to the “second via” in the present disclosure
  • the portion between the plate electrode PL1C and the plate electrode PG1 in the “via VGH2” corresponds to the “second via”.
  • the part in between corresponds to the "fifth via” in the present disclosure.
  • Embodiment 5 In Embodiment 5, another configuration of the first-stage resonator in the low-band filter will be described.
  • FIG. 13 is a perspective view showing the inside of a filter device 100D according to Embodiment 5.
  • the resonator RCL1 of the filter FLT1 which is the low-band filter in the filter device 100A of the second embodiment shown in FIG. 7, is replaced with a resonator RCL1D.
  • the inductor L11 is configured by one via VL10D, and the via VL10D connects the capacitor C11 and the plate electrode PG1.
  • the length of the inductor is shorter, so the value of the inductance is smaller.
  • the insertion loss can be expected to be reduced as compared with the configuration of the second embodiment, although it is not clearly shown in the characteristic diagram.
  • filter device 100D of the fifth embodiment has the same configuration as filter device 100 except for resonator RCH1C, and the description of elements that overlap with filter device 100 will not be repeated.
  • FIG. 14 is a diagram for explaining pass characteristics in the filter device 100D of the fifth embodiment.
  • solid lines LN60 and LN65 indicate insertion losses
  • dashed lines LN61 and LN66 indicate reflection losses.
  • the first-stage resonator of the high-band filter has the configuration of the resonator RCH1A of the second embodiment. , 3 and 4 may be combined.
  • the "via VL10D" in Embodiment 5 corresponds to the "eighth via” in the present disclosure.
  • 10 communication device 20 high frequency front end circuit, 30 RFIC, 100, 100A to 100D filter device, 110 dielectric substrate, 111 top surface, 112 bottom surface, 113 to 116 side surface, ANT antenna device, C1 to C3, C11 to C14, C21 ⁇ C23, C31 to C33 Capacitor, DM Directional mark, FLT1, FLT2 Filter, GND Ground terminal, IN Input terminal, L11 to L14, L21, L31 to L33 Inductor, LNA1, LNA2 Amplifier circuit, LY1 to LY12 Dielectric layer, N1, N2 Connection nodes, OUT1, OUT2 Output terminals, PCH1 to PCH3, PCH12, PCH13, PCH23, PCL1, PCL4, PCL20, PCL21, PCL30, PCL31, PCL34, PCLA Capacitor electrodes, PG1, PG2, PL1 to PL3, PL1A to PL1C plate electrode, RCH1 to RCH3, RCH

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

フィルタ装置（１００）は、入力端子（ＴＡ）と、互いに対向する接地電極（ＰＧ１，ＰＧ２）と、入力端子（ＴＡ）に接続されたフィルタ（ＦＬＴ１，ＦＬＴ２）とを備える。フィルタ（ＦＬＴ１）は、第１通過帯域を有する。フィルタ（ＦＬＴ２）は、第１通過帯域よりも高い第２通過帯域を有する。フィルタ（ＦＬＴ１，ＦＬＴ２）の各々は、接地電極（ＰＧ１）と接地電極（ＰＧ２）との間に配置された複数段の共振器を含む。フィルタ（ＦＬＴ１）の１段目の共振器（ＲＣＬ１）は、接地電極（ＰＧ２）に接続されたキャパシタ（Ｃ１１）と、キャパシタ（Ｃ１１）と接地電極（ＰＧ１）との間に接続されたインダクタ（Ｌ１１）とを含む。フィルタ（ＦＬＴ２）の１段目の共振器（ＲＣＨ１）は、入力端子（ＴＡ）と接地電極（ＰＧ２）との間に接続されたキャパシタ（Ｃ３１）と、キャパシタ（Ｃ３１）と接地電極（ＰＧ２）との間に接続されたインダクタ（Ｌ３１）を含む。

Description

フィルタ装置およびそれを搭載した高周波フロントエンド回路
　本開示は、フィルタ装置およびそれを搭載した高周波フロントエンド回路に関し、より特定的には、ダイプレクサにおける減衰特性を向上させる技術に関する。
　国際公開第２０２１／０２９１５４号明細書（特許文献１）には、ハイバンドフィルタおよびローバンドフィルタを備えたダイプレクサが開示されている。国際公開第２０２１／０２９１５４号明細書（特許文献１）に記載されたダイプレクサにおいて、ハイバンドフィルタおよびローバンドフィルタの各々は、複数段のＬＣ共振回路によって構成されている。
国際公開第２０２１／０２９１５４号明細書
　このようなダイプレクサの各フィルタにおいては、一般的に、通過帯域における挿入損失が小さいこと、および、非通過帯域における減衰特性が大きいことが望まれる。特に、２つのフィルタの通過帯域が近接するような場合には、非通過帯域における減衰量が大きな減衰特性が必要とされる。
　本開示は、このような課題を解決するためになされたものであって、その目的は、複数のフィルタを含むフィルタ装置において、非通過帯域の減衰特性を向上させることである。
　本開示に係るフィルタ装置は、入力端子と、互いに対向する第１接地電極および第２接地電極と、入力端子に接続された第１フィルタおよび第２フィルタとを備える。第１フィルタは、第１通過帯域を有する。第２フィルタは、第１通過帯域よりも高い第２通過帯域を有する。第１フィルタおよび第２フィルタの各々は、第１接地電極と第２接地電極との間に配置された複数段の共振器を含む。第１フィルタにおいて、入力端子に接続される１段目の共振器は、第２接地電極に接続された第１キャパシタと、第１キャパシタと第１接地電極との間に接続された第１インダクタとを含む。第２フィルタにおいて、入力端子に接続される１段目の共振器は、入力端子と第２接地電極との間に接続された第２キャパシタと、第２キャパシタと第２接地電極との間に接続された第２インダクタとを含む。
　本開示のフィルタ装置によれば、フィルタ装置を構成する第１フィルタ（ローバンドフィルタ）および第２フィルタ（ハイバンドフィルタ）は、対向する２つの接地電極間に配置された複数段の共振器を含む。ローバンドフィルタの１段目の共振器は、２つ接地電極間に直列に接続されたキャパシタおよびインダクタにより構成されている。ハイバンドフィルタの１段目の共振器は、一方の接地電極にキャパシタおよびインダクタが共に接続された、いわゆる閉ループ型の共振器として構成されている。このような構成により、各フィルタにおいて通過帯域よりも低周波数側の非通過帯域の減衰特性を向上させることができる。
実施の形態１のフィルタ装置が適用される高周波フロントエンド回路を有する通信装置のブロック図である。 実施の形態１に係るフィルタ装置の等価回路図である。 実施の形態１に係るフィルタ装置の外形図である。 実施の形態１に係るフィルタ装置の内部を示す斜視図である。 実施の形態１に係るフィルタ装置の詳細な構造の一例を示す分解斜視図である。 実施の形態１のフィルタ装置と比較例のフィルタ装置における通過特性を説明するための図である。 実施の形態２に係るフィルタ装置の内部を示す斜視図である。 実施の形態２のフィルタ装置における通過特性を説明するための図である。 実施の形態３に係るフィルタ装置の内部を示す斜視図である。 実施の形態３のフィルタ装置における通過特性を説明するための図である。 実施の形態４に係るフィルタ装置の内部を示す斜視図である。 実施の形態４のフィルタ装置における通過特性を説明するための図である。 実施の形態５に係るフィルタ装置の内部を示す斜視図である。 実施の形態５のフィルタ装置における通過特性を説明するための図である。
　以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
　［実施の形態１］
　（通信装置の基本構成）
　図１は、実施の形態に従うフィルタ装置１００が適用された高周波フロントエンド回路２０を含む通信装置１０のブロック図である。高周波フロントエンド回路２０は、アンテナ装置ＡＮＴで受信された高周波信号を、予め定められた複数の周波数帯域に分波して後続の処理回路へ伝達する。高周波フロントエンド回路２０は、たとえば、携帯電話、スマートフォンあるいはタブレットなどの携帯端末や、通信機能を備えたパーソナルコンピュータなどの通信装置に用いられる。
　図１を参照して、通信装置１０は、フィルタ装置１００を含む高周波フロントエンド回路２０と、ＲＦ信号処理回路（以下、「ＲＦＩＣ」とも称する。）３０とを含む。図１に示される高周波フロントエンド回路２０は、受信系フロントエンド回路である。高周波フロントエンド回路２０は、フィルタ装置１００と、増幅回路ＬＮＡ１，ＬＮＡ２とを含む。
　フィルタ装置１００は、共通端子であるアンテナ端子ＴＡと、第１端子Ｔ１と、第２端子Ｔ２と、フィルタＦＬＴ１，ＦＬＴ２とを含む。フィルタ装置１００は、互いに異なる周波数範囲を通過帯域とするフィルタＦＬＴ１（第１フィルタ）およびフィルタＦＬＴ２（第２フィルタ）を含むダイプレクサである。以降の説明においては、フィルタ装置１００を「ダイプレクサ」と称する場合がある。
　フィルタＦＬＴ１は、アンテナ端子ＴＡと第１端子Ｔ１との間に接続される。フィルタＦＬＴ１は、ローバンド（ＬＢ）群の周波数範囲を通過帯域とし、ハイバンド（ＨＢ）群の周波数範囲を非通過帯域とするローバンドフィルタである。フィルタＦＬＴ２は、アンテナ端子ＴＡと第２端子Ｔ２との間に接続される。フィルタＦＬＴ２は、ハイバンド群の周波数範囲を通過帯域とし、ローバンド群の周波数範囲を非通過帯域とするハイバンドフィルタである。なお、フィルタＦＬＴ１およびフィルタＦＬＴ２は、バンドパスフィルタである。
　フィルタＦＬＴ１，ＦＬＴ２の各々は、アンテナ装置ＡＮＴで受信された高周波信号のうち、各フィルタの通過帯域に対応する高周波信号を通過させる。これにより、アンテナ装置ＡＮＴで受信された高周波信号を予め定められた複数の周波数帯域の信号に分波する。
　増幅回路ＬＮＡ１，ＬＮＡ２の各々は、いわゆる低雑音増幅器である。増幅回路ＬＮＡ１，ＬＮＡ２は、フィルタ装置１００を通過した高周波信号を低雑音で増幅して、ＲＦＩＣ３０へ伝達する。
　ＲＦＩＣ３０は、アンテナ装置ＡＮＴで送受信された高周波信号を処理するＲＦ信号処理回路である。具体的には、ＲＦＩＣ３０は、アンテナ装置ＡＮＴから高周波フロントエンド回路２０の受信側信号経路を介して入力された高周波信号を、ダウンコンバートなどにより信号処理し、当該信号処理により生成された受信信号をベースバンド信号処理回路（図示せず）へ出力する。
　図１のように高周波フロントエンド回路２０が受信系フロントエンド回路である場合、フィルタ装置１００においては、アンテナ端子ＴＡが入力端子ＩＮとなり、第１端子Ｔ１および第２端子Ｔ２がそれぞれ第１出力端子ＯＵＴ１および第２出力端子ＯＵＴ２となる。一方で、高周波フロントエンド回路は送信系フロントエンド回路としても用いることができる。この場合には、フィルタ装置１００の第１端子Ｔ１および第２端子Ｔ２の各々が入力端子となり、アンテナ端子ＴＡが共通の出力端子となる。その場合、増幅回路に含まれる増幅器として、ローノイズアンプに代えてパワーアンプが用いられる。
　（フィルタ装置の構成）
　図２は、図１におけるフィルタ装置（ダイプレクサ）１００の等価回路の一例を示す図である。図１で説明したように、フィルタＦＬＴ１はアンテナ端子ＴＡと第１端子Ｔ１との間に接続されている。また、フィルタＦＬＴ２はアンテナ端子ＴＡと第２端子Ｔ２との間に接続されている。
　フィルタＦＬＴ１，ＦＬＴ２は、各々がキャパシタおよびインダクタにより構成される、複数段のＬＣ並列共振器を含む。具体的には、フィルタＦＬＴ１はＬＣ並列共振器である共振器ＲＣＬ１～ＲＣＬ４を含み、フィルタＦＬＴ２はＬＣ並列共振器である共振器ＲＣＨ１～ＲＣＨ３を含む。
　フィルタＦＬＴ１は、共振器ＲＣＬ１～ＲＣＬ４に加えて、キャパシタＣ１～Ｃ３を含む。キャパシタＣ１の一方端はアンテナ端子ＴＡに接続されており、キャパシタＣ１の他方端は共振器ＲＣＬ１とキャパシタＣ２の一方端とに接続されている。共振器ＲＣＬ１は、キャパシタＣ１の他方端と接地端子ＧＮＤとの間に接続されている。共振器ＲＣＬ１は、キャパシタＣ１と接地端子ＧＮＤとの間に互いに並列接続されたキャパシタＣ１１およびインダクタＬ１１を含む。共振器ＲＣＬ２は、キャパシタＣ２の他方端と接地端子ＧＮＤとの間に接続されている。共振器ＲＣＬ２は、キャパシタＣ２と接地端子ＧＮＤとの間に互いに並列接続されたキャパシタＣ１２およびインダクタＬ１２を含む。
　キャパシタＣ３の一方端は第１端子Ｔ１に接続されており、他方端は共振器ＲＣＬ３に接続されている。共振器ＲＣＬ３は、キャパシタＣ３の他方端と接地端子ＧＮＤとの間に接続されている。共振器ＲＣＬ３は、キャパシタＣ３と接地端子ＧＮＤとの間に互いに並列接続されたキャパシタＣ１３およびインダクタＬ１３を含む。共振器ＲＣＬ４は、第１端子Ｔ１と接地端子ＧＮＤとの間に接続されている。共振器ＲＣＬ４は、第１端子Ｔ１と接地端子ＧＮＤとの間に互いに並列接続されたキャパシタＣ１４およびインダクタＬ１４を含む。
　フィルタＦＬＴ２は、共振器ＲＣＨ１～ＲＣＨ３に加えて、キャパシタＣ２１～Ｃ２３と、インダクタＬ２１とを含む。アンテナ端子ＴＡと第２端子Ｔ２との間に、キャパシタＣ２１，Ｃ２２およびインダクタＬ２１が直列に接続されている。キャパシタＣ２３は、直列接続されたキャパシタＣ２１，Ｃ２２に対して並列に接続される。
　共振器ＲＣＨ１は、アンテナ端子ＴＡと接地端子ＧＮＤとの間に接続されている。共振器ＲＣＨ１は、アンテナ端子ＴＡと接地端子ＧＮＤとの間に互いに並列接続されたキャパシタＣ３１およびインダクタＬ３１を含む。
　共振器ＲＣＨ２は、キャパシタＣ２１とキャパシタＣ２２との間の接続ノードＮ１と、接地端子ＧＮＤとの間に接続されている。共振器ＲＣＨ２は、当該接続ノードＮ１と接地端子ＧＮＤとの間に互いに並列接続されたキャパシタＣ３２およびインダクタＬ３２を含む。
　共振器ＲＣＨ３は、キャパシタＣ２２とインダクタＬ２１との間の接続ノードＮ２と、接地端子ＧＮＤとの間に接続されている。共振器ＲＣＨ３は、当該接続ノードＮ２と接地端子ＧＮＤとの間に互いに並列接続されたキャパシタＣ３３およびインダクタＬ３３を含む。
　フィルタＦＬＴ１において、共振器ＲＣＬ１～ＲＣＬ４は互いに磁気結合している。また、フィルタＦＬＴ２において、共振器ＲＣＨ１～ＲＣＨ３は互いに磁気結合している。このような、共振器間の磁気結合によって、通過帯域よりも高周波数側および低周波数側に減衰極が形成されるので、フィルタＦＬＴ１，ＦＬＴ２はバンドパスフィルタとして機能する。
　実施の形態１のフィルタ装置１００の例においては、フィルタＦＬＴ１の通過帯域は超広帯域無線通信規格（ＵＷＢ：Ultra　Wide　Band）のチャンネル５（ＣＨ５）に対応する６２４０ＭＨｚ～６７４０ＭＨｚに設定されており、フィルタＦＬＴ２の通過帯域はＵＷＢのチャンネル９（ＣＨ９）に対応する７７３６ＭＨｚ～８２３８ＭＨｚに設定されている。したがって、フィルタ装置１００においては、フィルタＦＬＴ１がローバンドフィルタとして機能し、フィルタＦＬＴ２がハイバンドフィルタとして機能する。
　次に、図３～図５を用いて、フィルタ装置１００の詳細な構成について説明する。図３は、フィルタ装置１００の外形図である。図４は図２のフィルタ装置１００の内部を示す斜視図であり、図５はフィルタ装置１００の詳細な構造の一例を示す分解斜視図である。
　フィルタ装置１００は、複数の誘電体層ＬＹ１～ＬＹ１２が所定の方向に積層されることによって形成された、直方体または略直方体の誘電体基板１１０を備えている。誘電体基板１１０の各誘電体層は、たとえば低温同時焼成セラミックス（ＬＴＣＣ：Low　Temperature　Co-fired　Ceramics）などのセラミック、あるいは樹脂により形成されている。誘電体基板１１０の内部において、各誘電体層に設けられた複数の電極、および、誘電体層間に配置された複数のビアによって、フィルタＦＬＴ１，ＦＬＴ２を構成するインダクタおよびキャパシタが構成される。なお、図４～図５においては、誘電体基板１１０の誘電体層は省略してあり、誘電体基板１１０の内部に配置される電極、ビアおよび端子の導電体のみが示されている。なお、以下の説明においては、説明を容易にするために、誘電体基板１１０が上記のような多層基板である場合を例として説明するが、誘電体基板１１０は単層の基板であってもよい。
　本明細書において「ビア」とは、異なる誘電体層に設けられた電極を接続するために、誘電体層中に設けられた導体を示す。ビアは、たとえば、導電ペースト、めっき、および／または金属ピンなどによって形成される。また、以下の説明においては、誘電体基板１１０における誘電体層ＬＹ１～ＬＹ１２が積層されている方向を「Ｚ軸方向」とし、Ｚ軸方向に垂直であって誘電体基板１１０の長辺に沿った方向を「Ｘ軸方向」とし、誘電体基板１１０の短辺に沿った方向を「Ｙ軸方向」とする。また、以下では、各図におけるＺ軸の正方向を上側、負方向を下側と称する場合がある。
　図３～図５を参照して、誘電体基板１１０は、上面１１１と、下面１１２と、側面１１３～１１６とを含む。誘電体基板１１０の上面１１１（第１層ＬＹ１）には、フィルタ装置１００の方向を特定するための方向性マークＤＭが配置されている。図３に示されるように、誘電体基板１１０の下面１１２（第１２層ＬＹ１２）には、当該フィルタ装置１００と外部機器とを接続するための外部端子（アンテナ端子ＴＡ、第１端子Ｔ１、第２端子Ｔ２および接地端子ＧＮＤ）が配置されている。すなわち、アンテナ端子ＴＡ、第１端子Ｔ１、第２端子Ｔ２および接地端子ＧＮＤは、ＬＧＡ（Land　Grid　Array）を構成している。
　図４においては、概略的には、誘電体基板１１０の左側（Ｘ軸の負方向）部分にフィルタＦＬＴ１が設けられ、右側（Ｘ軸の正方向）部分にフィルタＦＬＴ２が設けられている。フィルタＦＬＴ１においては、誘電体基板１１０のＹ軸の負方向の側面１１４から、Ｙ軸の正方向の側面１１３に向かって、共振器ＲＣＬ１～ＲＣＬ４が順に配置されている。また、フィルタＦＬＴ２においては、誘電体基板１１０の側面１１４から側面１１３に向かって、共振器ＲＣＨ１～ＲＣＨ３が順に配置されている。
　まず、フィルタＦＬＴ１の詳細について説明する。図５を参照して、誘電体基板１１０の下面１１２（第１２層ＬＹ１２）に配置されたアンテナ端子ＴＡは、ビアＶＡ１およびビアＶＬＡによって、第７層ＬＹ７に配置されたキャパシタ電極ＰＣＬＡに接続される。誘電体基板１１０をＺ軸方向から平面視した場合に、キャパシタ電極ＰＣＬＡの一部は、第９層ＬＹ９に配置されたキャパシタ電極ＰＣＬ１の一部と重なっている。キャパシタ電極ＰＣＬＡとキャパシタ電極ＰＣＬ１とによって、図２におけるキャパシタＣ１が構成される。
　キャパシタ電極ＰＣＬ１は、ビアＶＬ１０によって第４層ＬＹ４に配置された直線状の平板電極ＰＬ３の一方端に接続される。平板電極ＰＬ３の他方端には、ビアＶ１１が接続されている。平板電極ＰＬ３は、ビアＶＬ１１によって第２層ＬＹ２のほぼ全面にわたって配置された平板電極ＰＧ１に接続されている。ビアＶＬ１０，ＶＬ１１および平板電極ＰＬ３によって、図２におけるインダクタＬ１１が構成される。
　平板電極ＰＧ１は、ビアＶＧＬ１～ＶＧＬ５，ＶＧＨ２，ＶＧＨ３によって、第１１層ＬＹ１１に配置された平板電極ＰＧ２に接続されている。平板電極ＰＧ２は、ビアＶＧ１～ＶＧ６によって、誘電体基板１１０の下面１１２（第１２層ＬＹ１２）に配置された接地端子ＧＮＤに接続されている。すなわち、平板電極ＰＧ１，ＰＧ２は接地電極として機能する。
　また、キャパシタ電極ＰＣＬ１の一部は、誘電体基板１１０をＺ軸方向から平面視した場合に、第１１層ＬＹ１１の平板電極ＰＧ２の一部にも重なっている。キャパシタ電極ＰＣＬ１と平板電極ＰＧ２とによって、図２におけるキャパシタＣ１１が構成される。したがって、ビアＶＬ１０，ＶＬ１１、平板電極ＰＬ３、キャパシタ電極ＰＣＬ１および平板電極ＰＧ２によって、共振器ＲＣＬ１が構成される。
　さらに、キャパシタ電極ＰＣＬ１との一部は、誘電体基板１１０をＺ軸方向から平面視した場合に、第９層ＬＹ９に配置されたキャパシタ電極ＰＣＬ２０にも重なっている。キャパシタ電極ＰＣＬ１とキャパシタ電極ＰＣＬ２０とによって、図２におけるキャパシタＣ２が構成される。
　キャパシタ電極ＰＣＬ２０は、ビアＶＬ２０によって、第１０層ＬＹ１０に配置されたキャパシタ電極ＰＣＬ２１と、第２層ＬＹ２の平板電極ＰＧ１とに接続される。ビアＶＬ２０によって、図２におけるインダクタＬ１２が構成される。誘電体基板１１０をＺ軸方向から平面視した場合に、キャパシタ電極ＰＣＬ２０の一部およびキャパシタ電極ＰＣＬ２１の一部は、第１１層ＬＹ１１の平板電極ＰＧ２に重なっている。キャパシタ電極ＰＣＬ２０，ＰＣＬ２１と平板電極ＰＧ２とによって、図２におけるキャパシタＣ１２が構成される。したがって、キャパシタ電極ＰＣＬ２０，ＰＣＬ２１およびビアＶＬ２０によって、共振器ＲＣＬ２が構成される。
　第１０層ＬＹ１０には、キャパシタ電極ＰＣＬ３１が配置されている。キャパシタ電極ＰＣＬ３１は、ビアＶＬ３０によって、第８層ＬＹ８に配置されたキャパシタ電極ＰＣＬ３４と、第２層ＬＹ２の平板電極ＰＧ１とに接続される。ビアＶＬ３０によって、図２におけるインダクタＬ１３が構成される。また、第８層ＬＹ８には、ビアＶＧＬ５，ＶＧＬ６に接続されたキャパシタ電極ＰＣＬ３０が配置されている。誘電体基板１１０をＺ軸方向から平面視した場合に、キャパシタ電極ＰＣＬ３１は、第１１層ＬＹ１１の平板電極ＰＧ２およびキャパシタ電極ＰＣＬ３０と部分的に重なっている。すなわち、キャパシタ電極ＰＣＬ３０，ＰＣＬ３１と平板電極ＰＧ２とによって、図２におけるキャパシタＣ１３が構成される。したがって、キャパシタ電極ＰＣＬ３０，ＰＣＬ３１およびビアＶＬ３０によって、共振器ＲＣＬ３が構成される。
　誘電体基板１１０をＺ軸方向から平面視した場合に、第８層ＬＹ８のキャパシタ電極ＰＣＬ３４の一部は、第９層ＬＹ９に配置されたキャパシタ電極ＰＣＬ４の一部と重なっている。キャパシタ電極ＰＣＬ３４とキャパシタ電極ＰＣＬ４とによって、図２におけるキャパシタＣ３が構成される。また、キャパシタ電極ＰＣＬ４の一部は、誘電体基板１１０をＺ軸方向から平面視した場合に、第１１層ＬＹ１１の平板電極ＰＧ２にも重なっている。キャパシタ電極ＰＣＬ４と平板電極ＰＧ２とによって、図２におけるキャパシタＣ１４が構成される。キャパシタ電極ＰＣＬ４は、ビアＶＬ４０によって、第２層ＬＹ２の平板電極ＰＧ１に接続されている。ビアＶＬ４０によって、図２におけるインダクタＬ１４が構成される。したがって、キャパシタ電極ＰＣＬ４およびビアＶＬ４０によって、共振器ＲＣＬ４が構成される。
　キャパシタ電極ＰＣＬ４は、ビアＶＬＢによって、下面１１２（第１２層ＬＹ１２）に配置された第１端子Ｔ１に接続される。このような構成によって、アンテナ端子ＴＡで受信された高周波信号における、フィルタＦＬＴ１の通過帯域の範囲内の信号は、共振器ＲＣＬ１、共振器ＲＣＬ２，共振器ＲＣＬ３および共振器ＲＣＬ４を伝播して第１端子Ｔ１から出力される。
　次に、フィルタＦＬＴ２の詳細について説明する。誘電体基板１１０の下面１１２に配置されたアンテナ端子ＴＡは、ビアＶＡ１およびビアＶＨ１０によって、第９層ＬＹ９に配置されたキャパシタ電極ＰＣＨ１に接続される。キャパシタ電極ＰＣＨ１の一部は、誘電体基板１１０をＺ軸方向から平面視した場合に、第１１層ＬＹ１１の平板電極ＰＧ２に重なっている。キャパシタ電極ＰＣＨ１と平板電極ＰＧ２とよって、図２におけるキャパシタＣ３１が構成される。
　キャパシタ電極ＰＣＨ１は、ビアＶＨ１１によって、第３層ＬＹ３に配置された直線状の平板電極ＰＬ１の一方端に接続される。平板電極ＰＬ１の他方端にはビアＶＧＨ１が接続されている。キャパシタ電極ＰＣＨ１は、ビアＶＧＨ１によって第１１層ＬＹ１１の平板電極ＰＧ２に接続されている。ビアＶＨ１１，ＶＧＨ１および平板電極ＰＬ１によって、図２におけるインダクタＬ３１が構成される。したがって、キャパシタ電極ＰＣＨ１、ビアＶＨ１１，ＶＧＨ１および平板電極ＰＬ１によって、共振器ＲＣＨ１が構成される。
　さらに、キャパシタ電極ＰＣＨ１は、ビアＶＨ１２によって、第６層ＬＹ６に配置されたキャパシタ電極ＰＣＨ１２に接続される。キャパシタ電極ＰＣＨ１２の一部は、誘電体基板１１０をＺ軸方向から平面視した場合に、第７層ＬＹ７に配置されたキャパシタ電極ＰＣＨ２に重なっている。キャパシタ電極ＰＣＨ１２とキャパシタ電極ＰＣＨ２とよって、図２におけるキャパシタＣ２１が構成される。
　キャパシタ電極ＰＣＨ２は、誘電体基板１１０をＺ軸方向から平面視した場合に、第６層ＬＹ６に配置されたキャパシタ電極ＰＣＨ２３および第１１層ＬＹ１１の平板電極ＰＧ２と部分的に重なっている。キャパシタ電極ＰＣＨ２とキャパシタ電極ＰＣＨ２３とよって、図２におけるキャパシタＣ２３が構成される。また、キャパシタ電極ＰＣＨ２と平板電極ＰＧ２とによって、図２におけるキャパシタＣ３２が構成される。
　キャパシタ電極ＰＣＨ２は、ビアＶＨ２０によって、第２層ＬＹ２の平板電極ＰＧ１に接続される。ビアＶＨ２０によって、図２におけるインダクタＬ３２が構成される。したがって、キャパシタ電極ＰＣＨ２とビアＶＨ２０とによって、共振器ＲＣＨ２が構成される。
　第６層ＬＹ６のキャパシタ電極ＰＣＨ１２，ＰＣＨ２３は、誘電体基板１１０をＺ軸方向から平面視した場合に、第５層ＬＹ５に配置されたキャパシタ電極ＰＣＨ１３と部分的に重なっている。キャパシタ電極ＰＣＨ１２，ＰＣＨ２３，ＰＣＨ１３によって、図２におけるキャパシタＣ１３が構成される。
　さらに、キャパシタ電極ＰＣＨ２３は、ビアＶＨ３０によって、第９層ＬＹ９に配置されたキャパシタ電極ＰＣＨ３に接続される。キャパシタ電極ＰＣＨ３の一部は、誘電体基板１１０をＺ軸方向から平面視した場合に、第１１層ＬＹ１１の平板電極ＰＧ２と重なっている。すなわち、キャパシタ電極ＰＣＨ３と平板電極ＰＧ２とによって、図２におけるキャパシタＣ３３が構成される。
　キャパシタ電極ＰＣＨ３は、ビアＶＨ３１によって、第２層ＬＹ２の平板電極ＰＧ１および第４層ＬＹ４に配置された平板電極ＰＬ２に接続される。ビアＶＨ３１によって、図２におけるインダクタＬ３３が構成される。したがって、キャパシタ電極ＰＣＨ３とビアＶＨ３１とによって共振器ＲＣＨ３が構成される。
　第４層ＬＹ４の平板電極ＰＬ２は、図４に示されるように、ビアＶＨＡによって下面１１２（第１２層ＬＹ１２）の第２端子Ｔ２に接続される。平板電極ＰＬ２およびビアＶＨＡによって、図２におけるインダクタＬ２１が構成される。
　このような構成によって、アンテナ端子ＴＡで受信された高周波信号における、フィルタＦＬＴ２の通過帯域の範囲内の信号は、共振器ＲＣＨ１、共振器ＲＣＨ２および共振器ＲＣＨ３を伝播して第２端子Ｔ２から出力される。
　ここで、図４に示されるように、実施の形態１のフィルタ装置１００においては、ローバンドフィルタであるフィルタＦＬＴ１の１段目の共振器ＲＣＬ１は、平板電極ＰＧ２に接続されたキャパシタＣ１１と、当該キャパシタＣ１１と平板電極ＰＧ１との間に接続されたインダクタＬ１１とによって構成されている。キャパシタＣ１１はキャパシタ電極ＰＣＬ１と平板電極ＰＧ２とによって構成され、インダクタＬ１１はビアＶＬ１０，ＶＬ１１および平板電極ＰＬ３によって構成される。このため、共振器ＲＣＬ１は、平板電極ＰＧ１と平板電極ＰＧ２との間に接続されている。
　一方、ハイバンドフィルタであるフィルタＦＬＴ２の１段目の共振器ＲＣＨ１は、平板電極ＰＧ２に接続されたキャパシタＣ３１と、当該キャパシタＣ３１と平板電極ＰＧ２との間に接続されたインダクタＬ３１とによって構成されている。すなわち、キャパシタＣ３１およびインダクタＬ３１の双方が平板電極ＰＧ２に接続された構成となっており、平板電極ＰＧ１には接続されていない。キャパシタＣ３１はキャパシタ電極ＰＣＨ１と平板電極ＰＧ２とによって構成され、インダクタＬ３１はビアＶＨ１１，ＶＧＨ１および平板電極ＰＬ１によって構成される。インダクタＬ３１はループ形状のインダクタである。このため、共振器ＲＣＨ１は、ループ形状のインダクタを有する、閉ループ型の共振器となっている。
　ローバンドフィルタであるフィルタＦＬＴ１のように、平板電極ＰＧ１，ＰＧ２の２つの接地電極の間にインダクタおよびキャパシタを直列に接続した共振器の構成では、ループ形状のインダクタに比べてインダクタンスの値が小さくなる。また、他の共振器と共用される平板電極ＰＧ１に直接接続されていることから、隣接する共振器との結合が強くなる。このような構成により、ローバンドフィルタであるフィルタＦＬＴ１の通過帯域よりも高周波数側の減衰量が大きな減衰特性を実現することができる。
　一方で、ハイバンドフィルタであるフィルタＦＬＴ２の共振器ＲＣＨ１のように、ループ形状のインダクタを有する構成の場合、対向するビアを流れる電流の向きが互いに反対方向となるため、ビアＶＬ１０，ＶＬ１１および平板電極ＰＬ３で構成される円環形状のインダクタの空芯部における磁束が強められ、インダクタンスの値を大きくすることができる。また、共振器ＲＣＨ１は複数段の共振器で共用される接地電極の平板電極ＰＧ１に接続されていないため、隣接する他の共振器との結合が弱くなる。そのため、共振器ＲＣＨ１を閉ループ型の共振器とすることによって、共振器ＲＣＨ１における通過帯域よりも低周波数側の減衰量が大きな減衰特性を実現することができる。
　（通過特性）
　図６は、実施の形態１のフィルタ装置１００と比較例のフィルタ装置における通過特性を説明するための図である。なお、図には示していないが、比較例のフィルタ装置は、実施の形態１のフィルタ装置１００とは反対に、ローバンドフィルタの１段目の共振器が閉ループ型の共振器で構成され、ハイバンドフィルタの１段目の共振器がループ形状のインダクタを含まない共振器で構成されている。図６においては、ローバンドフィルタおよびハイバンドフィルタの挿入損失および反射損失が示されている。挿入損失は、実線ＬＮ１０，ＬＮ１５，ＬＮ２０，ＬＮ２５で示されている。反射損失は、破線ＬＮ１１，ＬＮ１６，ＬＮ２１，ＬＮ２６で示されている。
　図６に示されるように、実施の形態１のフィルタ装置１００のほうが、ローバンドフィルタおよびハイバンドフィルタのいずれにおいても、通過帯域よりも低い０～５ＧＨｚ付近の周波数帯域における減衰量が大幅に大きくなっており、さらに減衰の急峻度が大きくなっている。
　以上のように、各フィルタが複数段の共振器を含んで構成されるフィルタ装置（ダイプレクサ）において、ハイバンドフィルタの１段目の共振器を閉ループ型の共振器として構成し、ローバンドフィルタの１段目の共振器を非ループ型の共振器として構成することによって、通過帯域よりも低周波数側の非通過帯域における減衰特性を向上させることができる。
　なお、上記の説明においては、フィルタ装置が２つのフィルタを含むダイプレクサの場合を例として説明したが、本開示の特徴は３つ以上のフィルタを含むマルチプレクサに適用してもよい。
　本実施の形態１における「フィルタＦＬＴ１」および「フィルタＦＬＴ２」は、本開示における「第１フィルタ」および「第２フィルタ」にそれぞれ対応する。本実施の形態１における「平板電極ＰＧ１」および「平板電極ＰＧ２」は、本開示における「第１接地電極」および「第２接地電極」にそれぞれ対応する。本実施の形態１における「キャパシタＣ１１］および「キャパシタＣ３１」は、本開示における「第１キャパシタ」および「第２キャパシタ」にそれぞれ対応する。本実施の形態１における「インダクタＬ１１］および「インダクタＬ３１」は、本開示における「第１インダクタ」および「第２インダクタ」にそれぞれ対応する。本実施の形態１における「ビアＶＨ１１」および「ビアＶＧＨ１」は、本開示における「第１ビア」および「第２ビア」にそれぞれ対応する。本実施の形態１における「平板電極ＰＬ１」は、本開示における「第１線路電極」に対応する。本実施の形態１における「ビアＶＬ１０」および「ビアＶＬ１１」は、本開示における「第６ビア」および「第７ビア」にそれぞれ対応する。本実施の形態１における「平板電極ＰＬ３」は、本開示における「第２線路電極」に対応する。
　［実施の形態２］
　実施の形態２においては、ハイバンドフィルタにおける１段目の共振器の他の構成について説明する。
　（フィルタ装置の構成）
　図７は、実施の形態２に係るフィルタ装置１００Ａの内部を示す斜視図である。図７においては、図４に示したフィルタ装置１００におけるハイバンドフィルタであるフィルタＦＬＴ２の共振器ＲＣＨ１が、共振器ＲＣＨ１Ａに置き換えられた構成となっている。より詳細には、共振器ＲＣＨ１における平板電極ＰＬ１が平板電極ＰＬ１Ａに置き換えられている。平板電極ＰＬ１Ａは、Ｚ軸方向から平面視した場合に略Ｌ字形状を有しており、ビアＶＨ１１，ＶＧＨ１に加えてビアＶＧＨ２にも接続されている。すなわち、共振器ＲＣＨ１Ａは、ビアＶＨ１１，ＶＧＨ１および平板電極ＰＬ１Ａによって閉ループ型の共振器を構成するとともに、ビアＶＧＨ２によって平板電極ＰＧ１，ＰＧ２の双方に接続される構成となっている。閉ループ型の共振器が、共用の接地電極である平板電極ＰＧ１にも接続されることにより、実施の形態１の共振器ＲＣＨ１に比べて、隣接する他の共振器との結合を強めることができる。
　なお、実施の形態２のフィルタ装置１００Ａにおいて、共振器ＲＣＨ１Ａ以外の構成はフィルタ装置１００と同じであり、フィルタ装置１００と重複する要素の説明は繰り返さない。
　（通過特性）
　図８は、実施の形態２のフィルタ装置１００Ａにおける通過特性を説明するための図である。図８において、実線ＬＮ３０，ＬＮ３５は挿入損失を示しており、破線ＬＮ３１，ＬＮ３６は反射損失を示している。
　図８を参照して、フィルタ装置１００Ａの構成においても、図６の比較例のフィルタ装置に比べると、通過帯域よりも低周波数側の周波数帯域における減衰量が大きくなっている。なお、実施の形態１のフィルタ装置１００と比べると、隣接する共振器との結合が強くなっているため、通過帯域よりも低周波数側の周波数帯域全体の減衰量はやや小さくなっているが、５ＧＨｚ付近の減衰量は実施の形態１のフィルタ装置１００よりも大きい。
　このように、閉ループ型の共振器で構成される共振器ＲＣＨ１Ａが共通の接地電極に接続されることによって、インダクタスを確保しつつ、隣接する共振器との結合度合いを調整することができる。これにより、フィルタ装置１００Ａにおいては、通過帯域よりも低周波数側の周波数帯域における減衰量を大きくすることができ、特に５ＧＨｚ付近の減衰量を大きくすることができる。
　なお、実施の形態２における「平板電極ＰＬ１Ａ」は、本開示における「第１線路電極」に対応する。実施の形態２における「ビアＶＧＨ２」は、本開示における「第３ビア」に対応する。
　［実施の形態３］
　実施の形態３においては、ハイバンドフィルタにおける１段目の共振器のさらに他の構成について説明する。
　（フィルタ装置の構成）
　図９は、実施の形態３に係るフィルタ装置１００Ｂの内部を示す斜視図である。図９においては、図４に示したフィルタ装置１００におけるハイバンドフィルタの共振器ＲＣＨ１が、共振器ＲＣＨ１Ｂに置き換えられた構成を有している。より詳細には、共振器ＲＣＨ１における平板電極ＰＬ１が平板電極ＰＬ１Ｂに置き換えられている。平板電極ＰＬ１Ｂは、Ｚ軸方向から平面視した場合に略Ｌ字形状を有しており、ビアＶＨ１１，ＶＧＨ１に加えてビアＶＧＨ２，ＶＧＨ３にも接続されている。すなわち、共振器ＲＣＨ１Ｂは、ビアＶＨ１１，ＶＧＨ１および平板電極ＰＬ１Ｂによって閉ループ型の共振器を構成するとともに、ビアＶＧＨ２，ＶＧＨ３によって平板電極ＰＧ１，ＰＧ２の双方に接続される構成となっている。そのため、実施の形態２の場合と同様に共振器ＲＣＨ１Ｂにおけるインダクタンスを確保するとともに、実施の形態２の場合よりも隣接する共振器との結合をさらに強めることができる。
　なお、実施の形態３のフィルタ装置１００Ｂにおいて、共振器ＲＣＨ１Ｂ以外の構成はフィルタ装置１００と同じであり、フィルタ装置１００と重複する要素の説明は繰り返さない。
　（通過特性）
　図１０は、実施の形態３のフィルタ装置１００Ｂにおける通過特性を説明するための図である。図１０において、実線ＬＮ４０，ＬＮ４５は挿入損失を示しており、破線ＬＮ４１，ＬＮ４６は反射損失を示している。
　図１０を参照して、フィルタ装置１００Ｂの構成においても、図６の比較例のフィルタ装置に比べると、通過帯域よりも低周波数側の周波数帯域における減衰量が大きくなっている。なお、フィルタ装置１００Ｂにおいても、４～５ＧＨｚ付近の減衰量は、実施の形態１のフィルタ装置１００よりも大きい。
　このように、閉ループ型の共振器で構成される共振器ＲＣＨ１Ｂが共通の接地電極に接続されることによって、インダクタスを確保しつつ、隣接する共振器との結合度合いを調整することができる。これにより、フィルタ装置１００Ｂにおいては、通過帯域よりも低周波数側の周波数帯域における減衰量を大きくすることができ、特に４～５ＧＨｚ付近の減衰量を大きくすることができる。
　なお、実施の形態３における「平板電極ＰＬ１Ｂ」は、本開示における「第１線路電極」に対応する。実施の形態３における「ビアＶＧＨ２」および「ビアＶＧＨ３」は、本開示における「第３ビア」および「第４ビア」にそれぞれ対応する。
　［実施の形態４］
　実施の形態４においては、ハイバンドフィルタにおける１段目の共振器のさらに他の構成について説明する。
　（フィルタ装置の構成）
　図１１は、実施の形態４に係るフィルタ装置１００Ｃの内部を示す斜視図である。図１１においては、図４に示したフィルタ装置１００におけるハイバンドフィルタであるフィルタＦＬＴ２の共振器ＲＣＨ１が、共振器ＲＣＨ１Ｃに置き換えられた構成となっている。より詳細には、共振器ＲＣＨ１における平板電極ＰＬ１が平板電極ＰＬ１Ｃに置き換えられるとともに、ビアＶＧＨ１が除かれた構成となっている。平板電極ＰＬ１Ｃは、Ｚ軸方向から平面視した場合に略Ｌ字形状を有しており、ビアＶＨ１１およびビアＶＧＨ２に接続されている。
　すなわち、共振器ＲＣＨ１は、ビアＶＨ１１，ＶＧＨ２および平板電極ＰＬ１Ｃによって閉ループ型の共振器を構成するとともに、ビアＶＧＨ２によってさらに平板電極ＰＧ１に接続される構成となっている。
　なお、実施の形態４のフィルタ装置１００Ｃにおいて、共振器ＲＣＨ１Ｃ以外の構成はフィルタ装置１００と同じであり、フィルタ装置１００と重複する要素の説明は繰り返さない。
　（通過特性）
　図１２は、実施の形態４のフィルタ装置１００Ｃにおける通過特性を説明するための図である。図１２において、実線ＬＮ５０，ＬＮ５５は挿入損失を示しており、破線ＬＮ５１，ＬＮ５６は反射損失を示している。
　図１２を参照して、フィルタ装置１００Ｃの構成においても、図６の比較例のフィルタ装置に比べると、通過帯域よりも低周波数側の周波数帯域における減衰量が大きくなっている。なお、共振器ＲＣＨ１Ｃにおいては、ビアＶＧＨ１に代えてビアＶＧＨ２によってループ形状のインダクタが構造されているため、実施の形態１の共振器ＲＣＨ１に比べるとループ形状のインダクタの空芯径が大きくなり、共振器ＲＣＨ１ＣのＱ値が共振器ＲＣＨ１に比べて向上する。これにより、図１２の特性図では明確には示されていないが、挿入損失の低減が期待できる。
　なお、実施の形態４における「平板電極ＰＬ１Ｃ」は、本開示における「第１線路電極」に対応する。実施の形態４において、「ビアＶＧＨ２」における平板電極ＰＬ１Ｃと平板電極ＰＧ２との間の部分が本開示における「第２ビア」に対応し、「ビアＶＧＨ２」における平板電極ＰＬ１Ｃと平板電極ＰＧ１との間の部分が本開示における「第５ビア」に対応する。
　［実施の形態５］
　実施の形態５においては、ローバンド側のフィルタにおける１段目の共振器の他の構成について説明する。
　（フィルタ装置の構成）
　図１３は、実施の形態５に係るフィルタ装置１００Ｄの内部を示す斜視図である。図１３においては、図７に示した実施の形態２のフィルタ装置１００ＡにおけるローバンドフィルタであるフィルタＦＬＴ１の共振器ＲＣＬ１が、共振器ＲＣＬ１Ｄに置き換えられた構成となっている。より詳細には、共振器ＲＣＬ１Ｄにおいては、インダクタＬ１１が１つのビアＶＬ１０Ｄによって構成されており、当該ビアＶＬ１０ＤによってキャパシタＣ１１と平板電極ＰＧ１とが接続されている。共振器ＲＣＬ１Ｄでは、実施の形態１における共振器ＲＣＬ１に比べると、インダクタの長さが短くなっているため、インダクタンスの値が小さくなる。これによって、特性図では明確には示される程ではないものの、実施の形態２の構成と比べて、挿入損失の低減が期待できる。
　なお、実施の形態５のフィルタ装置１００Ｄにおいて、共振器ＲＣＨ１Ｃ以外の構成はフィルタ装置１００と同じであり、フィルタ装置１００と重複する要素の説明は繰り返さない。
　（通過特性）
　図１４は、実施の形態５のフィルタ装置１００Ｄにおける通過特性を説明するための図である。図１４において、実線ＬＮ６０，ＬＮ６５は挿入損失を示しており、破線ＬＮ６１，ＬＮ６６は反射損失を示している。
　図１２を参照して、フィルタ装置１００Ｄの構成においても、実施の形態２のフィルタ装置１００Ａと同様に、図６の比較例のフィルタ装置に比べると、通過帯域よりも低周波数側の周波数帯域における減衰量が大きくなっている。さらに、図１４の特性図では明確には示されてはいないが、共振器ＲＣＬ１Ｄのインダクタンスの値が小さくなっているため、図８の実施の形態２のフィルタ装置１００Ａに比べて、挿入損失の低減が期待できる。
　なお、実施の形態５においては、ハイバンドフィルタの１段目の共振器が実施の形態２の共振器ＲＣＨ１Ａの構成である場合について説明したが、所望のフィルタ特性に応じて、実施の形態１，３，４で説明したハイバンドフィルタの構成と組み合わせてもよい。
　実施の形態５における「ビアＶＬ１０Ｄ」は、本開示における「第８ビア」に対応する。
　今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１０　通信装置、２０　高周波フロントエンド回路、３０　ＲＦＩＣ、１００，１００Ａ～１００Ｄ　フィルタ装置、１１０　誘電体基板、１１１　上面、１１２　下面、１１３～１１６　側面、ＡＮＴ　アンテナ装置、Ｃ１～Ｃ３，Ｃ１１～Ｃ１４，Ｃ２１～Ｃ２３，Ｃ３１～Ｃ３３　キャパシタ、ＤＭ　方向性マーク、ＦＬＴ１，ＦＬＴ２　フィルタ、ＧＮＤ　接地端子、ＩＮ　入力端子、Ｌ１１～Ｌ１４，Ｌ２１，Ｌ３１～Ｌ３３　インダクタ、ＬＮＡ１，ＬＮＡ２　増幅回路、ＬＹ１～ＬＹ１２　誘電体層、Ｎ１，Ｎ２　接続ノード、ＯＵＴ１，ＯＵＴ２　出力端子、ＰＣＨ１～ＰＣＨ３，ＰＣＨ１２，ＰＣＨ１３，ＰＣＨ２３，ＰＣＬ１，ＰＣＬ４，ＰＣＬ２０，ＰＣＬ２１，ＰＣＬ３０，ＰＣＬ３１，ＰＣＬ３４，ＰＣＬＡ　キャパシタ電極、ＰＧ１，ＰＧ２，ＰＬ１～ＰＬ３，ＰＬ１Ａ～ＰＬ１Ｃ　平板電極、ＲＣＨ１～ＲＣＨ３，ＲＣＨ１Ａ～ＲＣＨ１Ｃ，ＲＣＬ１～ＲＣＬ４，ＲＣＬ１Ｄ　共振器、Ｔ１　第１端子、Ｔ２　第２端子、ＴＡ　アンテナ端子、Ｖ１１，ＶＡ１，ＶＧ１～ＶＧ６，ＶＧＨ１～ＶＧＨ３，ＶＧＬ１～ＶＧＬ６，ＶＨ１０～ＶＨ１２，ＶＨ２０，ＶＨ３０，ＶＨ３１，ＶＨＡ，ＶＬ１０Ｄ，ＶＬ１０，ＶＬ１１，ＶＬ２０，ＶＬ３０，ＶＬ４０，ＶＬＡ　ビア。

Claims (8)

  1. 　入力端子と、
    　互いに対向する第１接地電極および第２接地電極と、
    　前記入力端子に接続され、第１通過帯域を有する第１フィルタと、
    　前記入力端子に接続され、前記第１通過帯域よりも高い第２通過帯域を有する第２フィルタとを備え、
    　前記第１フィルタおよび前記第２フィルタの各々は、前記第１接地電極と前記第２接地電極との間に配置された複数段の共振器を含み、
    　前記第１フィルタにおいて、前記入力端子に接続される１段目の共振器は、
    　　前記第２接地電極に接続された第１キャパシタと、
    　　前記第１キャパシタと前記第１接地電極との間に接続された第１インダクタとを含み、
    　前記第２フィルタにおいて、前記入力端子に接続される１段目の共振器は、
    　　前記入力端子と前記第２接地電極との間に接続された第２キャパシタと、
    　　前記第２キャパシタと前記第２接地電極との間に接続された第２インダクタとを含む、フィルタ装置。
  2. 　前記第２インダクタは、
    　　前記第２キャパシタに接続された第１ビアと、
    　　前記第２接地電極に接続された第２ビアと、
    　　前記第１ビアと前記第２ビアとを接続する第１線路電極とを含む、請求項１に記載のフィルタ装置。
  3. 　前記第２インダクタは、前記第１線路電極、前記第１接地電極、および前記第２接地電極に接続される第３ビアをさらに含む、請求項２に記載のフィルタ装置。
  4. 　前記第２インダクタは、前記第１線路電極、前記第１接地電極、および前記第２接地電極に接続される第４ビアをさらに含む、請求項３に記載のフィルタ装置。
  5. 　前記第２インダクタは、前記第２ビアと前記第１接地電極とを接続する第５ビアをさらに含む、請求項２に記載のフィルタ装置。
  6. 　前記第１インダクタは、
    　　前記第１キャパシタに接続された第６ビアと、
    　　前記第１接地電極に接続された第７ビアと、
    　　前記第６ビアと前記第７ビアとを接続する第２線路電極とを含む、請求項１～５のいずれか１項に記載のフィルタ装置。
  7. 　前記第１インダクタは、前記第１キャパシタと前記第１接地電極とを接続する第８ビアを含む、請求項１～５のいずれか１項に記載のフィルタ装置。
  8. 　請求項１～７のいずれか１項に記載のフィルタ装置を備えた、高周波フロントエンド回路。
PCT/JP2022/020811 2021-06-25 2022-05-19 フィルタ装置およびそれを搭載した高周波フロントエンド回路 Ceased WO2022270185A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023529698A JP7613586B2 (ja) 2021-06-25 2022-05-19 フィルタ装置およびそれを搭載した高周波フロントエンド回路
CN202280044497.XA CN117546413A (zh) 2021-06-25 2022-05-19 滤波器装置及搭载该滤波器装置的高频前端电路
US18/527,442 US12580546B2 (en) 2021-06-25 2023-12-04 Filter apparatus and radio-frequency front end circuit incorporating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021105871 2021-06-25
JP2021-105871 2021-06-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/527,442 Continuation US12580546B2 (en) 2021-06-25 2023-12-04 Filter apparatus and radio-frequency front end circuit incorporating the same

Publications (1)

Publication Number Publication Date
WO2022270185A1 true WO2022270185A1 (ja) 2022-12-29

Family

ID=84544525

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/020811 Ceased WO2022270185A1 (ja) 2021-06-25 2022-05-19 フィルタ装置およびそれを搭載した高周波フロントエンド回路

Country Status (4)

Country Link
US (1) US12580546B2 (ja)
JP (1) JP7613586B2 (ja)
CN (1) CN117546413A (ja)
WO (1) WO2022270185A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001136045A (ja) * 1999-08-23 2001-05-18 Murata Mfg Co Ltd 積層型複合電子部品
JP2001144566A (ja) * 1999-11-17 2001-05-25 Murata Mfg Co Ltd 共振器、フィルタおよびフィルタモジュール
WO2021029154A1 (ja) * 2019-08-10 2021-02-18 株式会社村田製作所 ダイプレクサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001136045A (ja) * 1999-08-23 2001-05-18 Murata Mfg Co Ltd 積層型複合電子部品
JP2001144566A (ja) * 1999-11-17 2001-05-25 Murata Mfg Co Ltd 共振器、フィルタおよびフィルタモジュール
WO2021029154A1 (ja) * 2019-08-10 2021-02-18 株式会社村田製作所 ダイプレクサ

Also Published As

Publication number Publication date
CN117546413A (zh) 2024-02-09
US20240097638A1 (en) 2024-03-21
JP7613586B2 (ja) 2025-01-15
JPWO2022270185A1 (ja) 2022-12-29
US12580546B2 (en) 2026-03-17

Similar Documents

Publication Publication Date Title
US7606184B2 (en) Multiplexers employing bandpass-filter architectures
US7339445B2 (en) BAW duplexer without phase shifter
US7199684B2 (en) Filter circuit with a filter stage and balun on a single substrate
KR20210130636A (ko) 고주파 모듈 및 통신 장치
US12244287B2 (en) Filter device and multiplexer
US20230238936A1 (en) Filter device and high-frequency front end circuit having same mounted thereon
JP7131711B2 (ja) バラン
US10903812B2 (en) Trap filter and filter circuit
CN116827293A (zh) 一种宽带多级Wilkinson功分器及装置
JP2010154138A (ja) 積層型マルチプレクサ
JP7613586B2 (ja) フィルタ装置およびそれを搭載した高周波フロントエンド回路
KR100332889B1 (ko) 이동통신용 듀얼폰 단말기의 원칩화된 출력파워 제어장치및 그 제조방법
US12334620B2 (en) Marchand balun formed in a laminated substrate and including main lines and sub-lines formed by partial lines having specified distance relationships
US12388162B2 (en) Marchand balun formed in a laminated substrate and including a main line and sub-lines, where a parallel line is connected to a sub-line
JP7613477B2 (ja) フィルタ装置、ならびに、それを搭載した高周波フロントエンド回路およびダイプレクサ
JP7683743B2 (ja) フィルタ装置およびそれを搭載した高周波フロントエンド回路
US12230859B2 (en) Balun
JP7732417B2 (ja) フィルタ装置およびそれを備えた高周波フロントエンド回路
CN223053000U (zh) 射频功率放大器、射频前端模组
US20250330137A1 (en) Filter device
JP2026013176A (ja) フィルタ装置および高周波フロントエンド回路
WO2023013267A1 (ja) フィルタ装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22828104

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023529698

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280044497.X

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22828104

Country of ref document: EP

Kind code of ref document: A1