WO2022267117A1 - 编码方法、解码方法、编码装置、解码装置 - Google Patents

编码方法、解码方法、编码装置、解码装置 Download PDF

Info

Publication number
WO2022267117A1
WO2022267117A1 PCT/CN2021/106933 CN2021106933W WO2022267117A1 WO 2022267117 A1 WO2022267117 A1 WO 2022267117A1 CN 2021106933 W CN2021106933 W CN 2021106933W WO 2022267117 A1 WO2022267117 A1 WO 2022267117A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
bit
display data
initial display
preset
Prior art date
Application number
PCT/CN2021/106933
Other languages
English (en)
French (fr)
Inventor
刘金风
Original Assignee
Tcl华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tcl华星光电技术有限公司 filed Critical Tcl华星光电技术有限公司
Priority to US17/430,129 priority Critical patent/US20240015311A1/en
Publication of WO2022267117A1 publication Critical patent/WO2022267117A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6575—Implementations based on combinatorial logic, e.g. Boolean circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/184—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being bits, e.g. of the compressed video stream

Definitions

  • the present application relates to the technical field of digital signal processing, and in particular to an encoding method, a decoding method, an encoding device, and a decoding device.
  • the digital signal is transmitted from the Tcon terminal to the Driver terminal in the digital channel, and the digital signal to be transmitted needs to be coded before baseband transmission. Since there is no independent clock signal in the transmission process, the clock signal is embedded into the digital signal to be transmitted. When six or more consecutive 0s or consecutive 1s appear in the digital signal to be transmitted, the receiving end may easily misidentify the embedded clock signal. Therefore, it is necessary to encode the digital signal to be transmitted so that the digital signal becomes a square wave waveform with a certain jump, so as to avoid too many consecutive 0s or 1s, which will cause errors in the clock synchronization information received by the receiving end, and eventually lead to error codes.
  • Embodiments of the present application provide an encoding method, a decoding method, an encoding device, and a decoding device, aiming to solve the problem of slow transmission caused by too much encoded data in the encoding method in the prior art.
  • the embodiment of the present application provides an encoding method, the method including:
  • the encoded data includes the first display data and the second display data.
  • the initial display data includes at least one eight-bit data, and any one of the initial display data is the first target data;
  • the determination of the first initial display data that is prone to bit errors and the second initial display data that is not prone to bit errors in the initial display data includes:
  • the preset signal transmission criterion judging whether the first target data has a continuous preset number of 0s or 1s;
  • the first target data is the first initial display data that is prone to bit errors
  • the first target data is the second initial display data which is less prone to error.
  • judging whether the first target data has a continuous preset number of 0s or 1s includes:
  • judging whether there is a continuous preset number of 0s or 1s in the first target data includes:
  • judging whether there is a continuous preset number of 0s or 1s in the first target data includes:
  • judging whether there is a continuous preset number of 0s or 1s in the first target data includes:
  • the first initial display data includes at least one eight-bit data, and any one eight-bit data in the first initial display data is used as the second target data;
  • the encoding of the first initial display data by using the first preset logical operation to obtain the first display data includes:
  • Exclusive OR/XOR operations are performed on the zeroth data and the first data in the second target data to obtain XOR values/XOR values;
  • replacing the first preset data in the first target data with the first bit data to obtain the first display data includes:
  • the method also includes:
  • the second initial display data includes at least one eight-bit data, and any one eight-bit data in the second initial display data is used as the third target data;
  • Encoding the second initial display data by using a second preset logic operation to obtain second display data includes:
  • the embodiment of the present application also provides a decoding method, wherein the method includes:
  • the third preset data in the coded data is replaced with the fourth bit data to obtain decoded initial display data.
  • the embodiment of the present application further provides an encoding device, the encoding device includes:
  • a first acquiring unit configured to acquire initial display data to be transmitted
  • a first judging unit configured to determine first initial display data that is prone to bit errors and second initial display data that is not prone to bit errors among the initial display data;
  • a first coding unit configured to use a first preset logical operation to code the first initial display data to obtain first display data
  • a second coding unit configured to use a second preset logical operation to code the second initial display data to obtain second display data
  • An output unit configured to output coded data, where the coded data includes the first display data and the second display data.
  • the initial display data includes at least one eight-bit data, any one of the initial display data is used as the first target data, and the first judging unit is used for:
  • a preset signal transmission criterion judging whether the first target data has a continuous preset number of 0s or 1s;
  • the first target data is the first initial display data that is prone to bit errors; if not, the first target data is the second initial display data that is not likely to cause bit errors.
  • the first judging unit is also used for:
  • the first initial display data includes at least one eight-bit data, and any eight-bit data in the first initial display data is used as the second target data; the first coding unit is used for:
  • the first encoding unit is configured to: use the zeroth bit data in the second target data as the first encoded data;
  • the second initial display data includes at least one eight-bit data, and any eight-bit data in the second initial display data is used as the third target data; the second coding unit is used for:
  • the embodiment of the present application further provides a decoding device, which includes:
  • a second acquisition unit configured to acquire encoded data to be decoded
  • a second judging unit configured to judge third preset data for which preset logic operations are performed in the encoded data
  • a decoding unit configured to use a third preset logical operation to decode the third preset data to obtain fourth bit data
  • a replacement unit configured to replace the third preset data in the encoded data with the fourth bit data to obtain decoded initial display data.
  • the present application also provides a computer device, the computer device comprising:
  • processors one or more processors
  • One or more application programs wherein the one or more application programs are stored in the memory and configured to be executed by the processor to implement the encoding method described in any one of the first aspects, or configured To be executed by the processor to implement the decoding method described in any one of the second aspect.
  • the present application also provides a computer-readable storage medium, on which a computer program is stored, and the computer program is loaded by a processor to execute the steps in the encoding method described in any one of the first aspect, Or to execute the steps in the decoding method described in any one of the second aspect.
  • An encoding method, a decoding method, an encoding device, and a decoding device filter out the first initial display data that is prone to bit errors and the second initial display data that are not likely to cause bit errors among the initial display data to be transmitted.
  • To display data complex logic operations are only performed on the first initial display data, while the second initial display data is output after simple encoding, which reduces the computational complexity of encoding and achieves high-quality data transmission with minimal calculation; Improved data transmission efficiency.
  • FIG. 1 is a schematic flow chart of an embodiment of an encoding method provided in an embodiment of the present application
  • FIG. 2 is a schematic flow diagram of an embodiment of obtaining the first display data provided by the embodiment of the present application
  • FIG. 3 is a schematic flow diagram of an embodiment of an encoding process provided by an embodiment of the present application.
  • FIG. 4 is a schematic diagram of an embodiment of an encoding device provided in an embodiment of the present application.
  • FIG. 5 is a schematic diagram of an embodiment of a decoding device provided in an embodiment of the present application.
  • first and second are used for descriptive purposes only, and cannot be interpreted as indicating or implying relative importance or implicitly specifying the quantity of indicated technical features.
  • a feature defined as “first” or “second” may explicitly or implicitly include one or more of said features.
  • “plurality” means two or more, unless otherwise specifically defined.
  • connection should be understood in a broad sense, for example, it can be a fixed connection or a detachable connection. Connected, or integrally connected; it can be mechanically connected, or electrically connected, or can communicate with each other; it can be directly connected, or indirectly connected through an intermediary, and it can be the internal communication of two components or the interaction of two components relation. Those of ordinary skill in the art can understand the specific meanings of the above terms in this application according to specific situations.
  • a first feature being “on” or “under” a second feature may include direct contact between the first and second features, and may also include the first and second features Not in direct contact but through another characteristic contact between them.
  • “above”, “above” and “above” the first feature on the second feature include that the first feature is directly above and obliquely above the second feature, or simply means that the first feature is horizontally higher than the second feature.
  • "Below”, “under” and “under” the first feature to the second feature include that the first feature is directly below and obliquely below the second feature, or simply means that the first feature is less horizontally than the second feature.
  • Embodiments of the present application provide an encoding method, a decoding method, an encoding device, and a decoding device, which will be described respectively below.
  • a schematic flow chart of an embodiment of an encoding method provided in the embodiment of the present application may include:
  • any one of the initial display data can be used as the first target data; and the first initial display data that is prone to bit errors in the initial display data and the first initial display data that is not prone to bit errors can be determined.
  • Initial display data which may include:
  • the first target data determines whether the first target data has a continuous preset number of 0s or 1s; if it exists, the first target data is the first initial display data that is prone to bit errors; if it does not exist, the first target data is not Second initial display data prone to bit errors.
  • the continuous preset number of 0s or 1s may be five consecutive 0s or 1s; that is, it is determined whether there are five consecutive 0s or 1s in the first target data.
  • bit errors are not likely to occur during data transmission, ensuring the quality of data during transmission. Therefore, in the embodiment of the present application, it is necessary to judge the first initial display data that is prone to bit errors and the second initial display data that are not prone to bit errors in the initial display data according to the preset signal transmission criteria.
  • determining whether the first target data has a continuous preset number of 0s or 1s may include:
  • the first target data is eight-bit data
  • the eight-bit data is from the zeroth bit to the seventh bit
  • the logical value of the bit number of each bit is 0 or 1. If the logical values of the fourth to seventh data in the first target data are the same, then there are four consecutive data with the same logical value in the first target data; the probability of a bit error in the first target data during transmission will become larger, and the first target data needs to be encoded.
  • judging whether there is a continuous preset number of 0s or 1s in the first target data may also include:
  • the initial display data is usually encoded, and the encoded data is transmitted; encoding the initial display data by using different encoding methods can increase or decrease the calculation amount of encoding.
  • the first initial display data is data that is prone to bit errors during transmission, so it is necessary to use a more complicated encoding method to encode the first initial display data to ensure that the first display data obtained after encoding will not be lost during transmission. Bit errors are prone to occur.
  • the first initial display data may be encoded by using the first preset logic operation to obtain the first display data.
  • the initial display data is usually encoded, and the encoded data is transmitted. Since the second initial display data is data that is not prone to bit errors, there is no need for more complicated encoding for the second initial display data, and bit errors are not likely to occur during transmission. Therefore, the second initial display data can be encoded by using the second preset logical operation to obtain the second display data.
  • the first display data obtained after complex encoding and the second display data obtained after simple encoding are directly output; that is, the encoded data that needs to be transmitted after encoding the initial display data.
  • An embodiment of the present application provides an encoding method, by filtering out the first initial display data that is prone to bit errors and the second initial display data that is not prone to bit errors among the initial display data to be transmitted, and only the first initial display data Complicated logic operations are performed, while the second initial display data is output only after simple encoding, which reduces the computational complexity of encoding, realizes high-quality data transmission with minimal calculation, and improves data transmission efficiency.
  • the flow diagram of an embodiment of obtaining the first display data provided by the embodiment of the present application may include:
  • Exclusive OR/XOR operation is performed on the zeroth data and the first data in the second target data to obtain an XOR value/XOR value.
  • specific methods for encoding are also different.
  • the first preset logic operation at this time is a negation operation.
  • N[1] -M[1]
  • N[4] -M[ 4]
  • N[7] - M[7]
  • N[6] - M[6]; that is, the first preset data in the second target data is M[1], M[4], M[7] and M[6] ].
  • logical operation is performed on the first preset data in the second target data, and after the first bit data is obtained, the first preset data at the corresponding position in the second target data is directly replaced with the first bit data, the first display data can be obtained.
  • the encoded data has more bits than the initial display data; for example, the initial display data is eight-bit data, while the encoded data can be nine-bit data or ten-bit data Wait.
  • the first display data at this time is nine-bit data.
  • the number of bits of the first display data is one more than the number of bits of the initial display data, that is, the first display data is nine-bit data.
  • the second bit data may be inserted into the second target data first, or the first preset data may be replaced with the first bit data first.
  • the second preset data in the second target data can be negated to obtain the third bit data;
  • the second preset data of is replaced with the third bit data to obtain the first display data.
  • the first preset logic operation is performed on the first preset data in the target data; and when the XOR value/XOR value is not 1, the first preset logic operation is performed on the second preset data in the second target data.
  • N[0] - M[0]
  • N[5] - M[5]
  • N[7] -M[7]
  • N[6] -M[6].
  • the encoded first display data is nine-bit data. Therefore, when replacing the second display data with the third bit data, the second bit data still needs to be inserted to finally obtain the first display data.
  • the second initial display data that is not prone to bit errors
  • only simple encoding is required.
  • using any eight-bit data in the second initial display data as the third target data, and using the second preset logical operation to encode the second initial display data to obtain the second display data may include:
  • the third target data it is only necessary to select the zeroth bit data in the third target data as the second coded data, and perform a second preset logical operation on the second coded data to obtain the third bit data; Then insert the third bit of data into the first bit of the third target data. There is no need to encode bit data at other positions in the third target data, which reduces the amount of calculation for encoding.
  • a schematic flow diagram of an embodiment of the encoding process provided by the embodiment of the present application may include:
  • the initial display data is the first initial display data that is prone to bit errors, it is necessary to judge whether the XOR value of M[0] and M[1] is 1; Bit data to encode.
  • the XOR value is 1, perform the first preset logic operation on the first preset data in the first initial display data; when the XOR value is not 1, perform the first preset logic operation on the first preset data in the first initial display data
  • the data is subjected to a first preset logical operation.
  • N[1] - M[1]
  • N[4] - M[4]
  • N[7] - M[7]
  • N[6] - M[6]
  • N[0] - M[0]
  • N[5] - M[5]
  • the embodiment of the present application also provides a decoding method, including acquiring the encoded data to be decoded; judging the third preset data in the encoded data that needs to be subjected to preset logic operations; Decoding the data to obtain fourth bit data; replacing the third preset data in the encoded data with fourth bit data to obtain decoded initial display data.
  • the first initial display data that is prone to bit errors and the second initial display data that are not uniformly error-prone are encoded differently during encoding, it is actually necessary to distinguish the first encoding that is prone to bit errors during decoding.
  • the post data, and the second coded data that is not prone to error; and the error prone and error prone are for the initial display data before encoding.
  • the initial display data after decoding is eight-bit data
  • the encoded data is nine-bit data
  • the embodiment of the present application also provides an encoding device, as shown in FIG. 4 , which is a schematic diagram of an embodiment of the encoding device provided in the embodiment of the present application.
  • the encoding device includes:
  • a first acquiring unit 401 configured to acquire initial display data to be transmitted
  • the first judging unit 402 is configured to determine the first initial display data that is prone to bit errors among the initial display data, and the second initial display data that is not prone to bit errors;
  • the first coding unit 403 is configured to use a first preset logic operation to code the first initial display data to obtain the first display data;
  • the second coding unit 404 is configured to use a second preset logic operation to code the second initial display data to obtain second display data;
  • the output unit 405 is configured to output coded data, where the coded data includes first display data and second display data.
  • the encoding device provided in the embodiment of the present application only performs the encoding on the first initial display data by filtering out the first initial display data that is prone to bit errors and the second initial display data that is not easy to cause bit errors among the initial display data to be transmitted. Complicated logical operations, while the second initial display data is output only after simple encoding, which reduces the computational complexity of encoding, realizes high-quality data transmission with minimal calculation, and improves data transmission efficiency.
  • the initial display data includes at least one eight-bit data, and any data in the initial display data is used as the first target data, and the first judging unit 402 can specifically be used for:
  • the preset signal transmission criterion it is judged whether the first target data has a continuous preset number of 0 or 1; if it exists, the first target data is the first initial display data that is prone to bit errors; if it does not exist, the first target data A target data is the second initial display data which is not prone to error.
  • the first judging unit 402 can also be used to: judge whether the logic values of the fourth to seventh data in the first target data are the same; or judge whether the zeroth data in the first target data Whether the logical values of the data to the fifth digit are the same.
  • the first initial display data includes at least one eight-bit data, and any eight-bit data in the first initial display data is used as the second target data; the first encoding unit 403 can specifically be used for:
  • the first coding unit 403 can also be used to: use the zeroth data in the second target data as the first coded data; perform a negation operation on the first coded data to obtain the second bit data; The second bit data is inserted into the first bit of the second target data to obtain the first display data.
  • the second initial display data includes at least one eight-bit data, and any eight-bit data in the second initial display data is used as the third target data; the second encoding unit 404 can be specifically configured to: select the third target The zeroth data in the data is used as the second encoded data; the second encoded data is negated to obtain the third bit data; the third bit data is inserted into the first bit of the third target data to obtain the second display data.
  • FIG. 5 is a schematic diagram of an embodiment of the decoding device provided in the embodiment of the present application, which may include:
  • the second acquiring unit 501 is configured to acquire encoded data to be decoded
  • the second judging unit 502 is configured to judge third preset data for which preset logic operation is performed in the coded data
  • a decoding unit 503 configured to use a third preset logical operation to decode the third preset data to obtain fourth bit data;
  • the replacing unit 504 is configured to replace the third preset data in the encoded data with the fourth bit data to obtain decoded initial display data.
  • the present application also provides a kind of computer equipment, and described computer equipment comprises:
  • processors one or more processors
  • One or more application programs wherein the one or more application programs are stored in the memory and configured to be executed by the processor to implement the encoding method as described in any one of the above, or configured to be processed by The device is executed to realize the decoding method described in any one of the above.
  • the present application also provides a computer-readable storage medium, on which a computer program is stored, and the computer program is loaded by a processor to execute the steps in any of the encoding methods described above, or to execute any of the above The steps in the decoding method described in item.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本申请公开一种编码方法、解码方法、编码装置、解码装置、计算机设备和存储介质，筛选出易发生误码的第一初始显示数据和不易发生误码的第二初始显示数据，对第一初始显示数据进行复杂的逻辑运算，第二初始显示数据进行简单编码后输出，减少编码计算复杂度，以最小的计算实现数据高质量传输；提高数据传输效率。

Description

编码方法、解码方法、编码装置、解码装置 技术领域
本申请涉及数字信号处理技术领域，尤其涉及一种编码方法、解码方法、编码装置、解码装置。
 背景技术
在现有的TFT-LCD产品中，数字信号在数字信道中从Tcon端传输至Driver端，需要对待传输的数字信号先编码再进行基带传输。由于传输过程中无独立的时钟信号，时钟信号被嵌入至待传输的数字信号中。当待传输的数字信号中出现六个及以上的连续0或连续1时，接收端容易误识别嵌入的时钟信号。因此要对待传输的数字信号进行编码，使数字信号变为具有一定跳变的方波波形，以免连续的0或1的个数过多，导致接收端接收到的时钟同步信息容易发生错误，最终导致误码。
 技术问题
目前数据传输领域使用最广泛的编码方案是通过一系列的逻辑运算实现的，通常是对所有的数据封包（package）（即比特流）进行逻辑运算，这就导致了数据在传输过程中需要耗费大量时间用于数据编码和解码，从而导致数据传输慢而影响响应时间、画质等问题。
 技术解决方案
本申请实施例提供一种编码方法、解码方法、编码装置、解码装置，旨在解决现有技术下的编码方法，编码数据过多导致传输较慢的问题。
第一方面，本申请实施例提供一种编码方法，所述方法包括：
获取待传输的初始显示数据；
确定所述初始显示数据中易发生误码的第一初始显示数据，和不易发生误码的第二初始显示数据；
利用第一预设逻辑运算对所述第一初始显示数据进行编码，得到第一显示数据；
利用第二预设逻辑运算对所述第二初始显示数据进行编码，得到第二显示数据；
输出编码后数据，所述编码后数据包括所述第一显示数据和所述第二显示数据。
进一步地，所述初始显示数据包括至少一个八比特数据，以所述初始显示数据中任意一个数据为第一目标数据；
所述确定所述初始显示数据中易发生误码的第一初始显示数据，和不易发生误码的第二初始显示数据，包括：
根据所述预设信号传输准则，判断所述第一目标数据是否有连续的预设数量的0或1；
若存在，则所述第一目标数据为容易发生误码的第一初始显示数据；
若不存在，则所述第一目标数据为不容易发生误码的第二初始显示数据。
进一步地，所述根据所述预设信号传输准则，判断所述第一目标数据是否有连续的预设数量的0或1，包括：
判断所述第一目标数据中的第四位数据至第七位数据的逻辑值是否相同。
进一步地，所述根据所述预设信号传输准则，判断所述第一目标数据中是否有连续的预设数量的0或1，包括：
判断所述第一目标数据中的第零位数据至第五位数据的逻辑值是否相同。
进一步地，所述根据所述预设信号传输准则，判断所述第一目标数据中是否有连续的预设数量的0或1，包括：
判断所述第一目标数据中第一位数据至第六位数据的逻辑值是否相同。
进一步地，所述根据所述预设信号传输准则，判断所述第一目标数据中是否有连续的预设数量的0或1，包括：
判断所述第一目标数据中第零位数据至第四位数据的逻辑值是否相同，且第六位数据和第七位的逻辑值相反。
进一步地，所述第一初始显示数据包括至少一个八比特数据，以所述第一初始显示数据中任意一个八比特数据作为第二目标数据；
所述利用第一预设逻辑运算对所述第一初始显示数据进行编码，得到第一显示数据，包括：
对所述第二目标数据中的第零位数据和第一位数据进行异或/同或运算，得到异或值/同或值；
判断所述异或值/同或值是否为1；
若所述异或值/同或值为1，则对所述第一目标数据中第一预设数据进行取非运算，得到第一比特数据；
将所述第一目标数据中的所述第一预设数据替换为所述第一比特数据，得到所述第一显示数据。
进一步地，所述将所述第一目标数据中的所述第一预设数据替换为所述第一比特数据，得到所述第一显示数据，包括：
以所述第一目标数据中的第零位数据为第一编码数据；
对所述第一编码数据进行取非运算，得到第二比特数据；
将所述第二比特数据插入所述第一目标数据，并将所述第一目标数据中的所述第一预设数据替换为所述第一比特数据，得到所述第一显示数据。
进一步地，所述方法还包括：
若所述异或值/同或值不为1，则对所述第二目标数据中的第二预设数据进行取非运算，得到第二比特数据；
将所述第一目标数据中的所述第二预设数据替换为所述第二比特数据，得到所述第一显示数据。
进一步地，所述第二初始显示数据包括至少一个八比特数据，以所述第二初始显示数据中任意一个八比特数据作为第三目标数据；
利用第二预设逻辑运算对所述第二初始显示数据进行编码，得到第二显示数据，包括：
选取所述第三目标数据中的第零位数据作为第二编码数据；
对所述第二编码数据进行取非运算，得到第三比特数据；
将所述第三比特数据插入所述第三目标数据中的首位，得到所述第二显示数据。
第二方面，本申请实施例还提供一种解码方法，其中，所述方法包括：
获取待解码的编码后数据；
判断所述编码后数据中进行预设逻辑运算的第三预设数据；
利用第三预设逻辑运算对所述第三预设数据进行解码，得到第四比特数据；
将所述编码后数据中的第三预设数据替换为所述第四比特数据，得到解码后的初始显示数据。
第三方面，本申请实施例还提供一种编码装置，所述编码装置包括：
第一获取单元，用于获取待传输的初始显示数据；
第一判断单元，用于确定所述初始显示数据中易发生误码的第一初始显示数据，和不易发生误码的第二初始显示数据；
第一编码单元，用于利用第一预设逻辑运算对所述第一初始显示数据进行编码，得到第一显示数据；
第二编码单元，用于利用第二预设逻辑运算对所述第二初始显示数据进行编码，得到第二显示数据；
输出单元，用于输出编码后数据，所述编码后数据包括所述第一显示数据和所述第二显示数据。
进一步地，所述初始显示数据包括至少一个八比特数据，以所述初始显示数据中任意一个数据为第一目标数据，所述第一判断单元用于：
根据预设信号传输准则，判断所述第一目标数据是否有连续的预设数量的0或1；
若存在，则所述第一目标数据为容易发生误码的第一初始显示数据；若不存在，则所述第一目标数据为不容易发生误码的第二初始显示数据。
进一步地，所述第一判断单元还用于：
判断所述第一目标数据中的第四位数据至第七位数据的逻辑值是否相同；
或判断所述第一目标数据中的第零位数据至第五位数据的逻辑值是否相同。
进一步地，第一初始显示数据包括至少一个八比特数据，以第一初始显示数据中任意一个八比特数据作为第二目标数据；所述第一编码单元用于：
对所述第二目标数据中的第零位数据和第一位数据进行异或/同或运算，得到异或值/同或值；判断所述异或值/同或值是否为1；
若所述异或值/同或值为1，则对所述第二目标数据中第一预设数据进行取非运算，得到第一比特数据；
将所述第二目标数据中的所述第一预设数据替换为所述第一比特数据，得到第一显示数据。
进一步地，所述第一编码单元用于：以所述第二目标数据中的第零位数据为第一编码数据；
对所述第一编码数据进行取非运算，得到第二比特数据；
将所述第二比特数据插入所述第二目标数据的首位，得到第一显示数据。
进一步地，第二初始显示数据包括至少一个八比特数据，以所述第二初始显示数据中任意一个八比特数据作为第三目标数据；所述第二编码单元用于：
选取所述第三目标数据中的第零位数据作为第二编码数据；
对所述第二编码数据进行取非运算，得到第三比特数据；将所述第三比特数据插入所述第三目标数据中的首位，得到第二显示数据。
第四方面，本申请实施例还提供一种解码装置，所述解码装置包括：
第二获取单元，用于获取待解码的编码后数据；
第二判断单元，用于判断所述编码后数据中进行预设逻辑运算的第三预设数据；
解码单元，用于利用第三预设逻辑运算对所述第三预设数据进行解码，得到第四比特数据；
替换单元，用于将所述编码后数据中的第三预设数据替换为所述第四比特数据，得到解码后的初始显示数据。
第五方面，本申请还提供一种计算机设备，所述计算机设备包括：
一个或多个处理器；
存储器；以及
一个或多个应用程序，其中所述一个或多个应用程序被存储于所述存储器中，并配置为由所述处理器执行以实现第一方面中任一项所述的编码方法，或者配置为由所述处理器执行以实现第二方面中任一项所述的解码方法。
第六方面，本申请还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器进行加载，以执行第一方面任一项所述的编码方法中的步骤，或者以执行第二方面中任一项所述的解码方法中的步骤。
 有益效果
本申请实施例提供的一种编码方法、解码方法、编码装置、解码装置，通过筛选出待传输的初始显示数据中容易发生误码的第一初始显示数据和不容易发生误码的第二初始显示数据，仅对第一初始显示数据进行复杂的逻辑运算，而第二初始显示数据仅进行简单编码后就输出，减少了编码的计算复杂度，以最小的计算实现数据的高质量传输；也提高了数据的传输效率。
 附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的编码方法一实施例流程示意图；
图2为本申请实施例提供的得到第一显示数据一实施例流程示意图；
图3为本申请实施例提供的编码流程一实施例流程示意图；
图4为本申请实施例提供的编码装置一实施例示意图；
图5为本申请实施例提供的解码装置一实施例示意图。
 本发明的实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本申请实施例提供一种编码方法、解码方法、编码装置、解码装置，以下分别进行说明。
如图1所示，为本申请实施例提供的编码方法一实施例流程示意图，可以包括：
11、获取待传输的初始显示数据。
在本申请的实施例中，待传输的初始显示数据可以包括至少一个八比特数据，例如：M[7:0]=01010011等；且在本申请的实施例中初始显示数据对应的八比特数据从第零位开始，至第七位结束。
12、确定初始显示数据中易发生误码的第一初始显示数据和不易发生误码的第二初始显示数据。
具体的，在本申请的实施例中，可以以初始显示数据中任意一个数据为第一目标数据；而确定初始显示数据中易发生误码的第一初始显示数据，和不易发生误码的第二初始显示数据，可以包括：
确定所述第一目标数据是否有连续的预设数量的0或1；若存在，则第一目标数据为容易发生误码的第一初始显示数据；若不存在，则第一目标数据为不容易发生误码的第二初始显示数据。
在信号传输过程中，存在一个信号传输准则，即传输数据尽可能少的存在连续的0或1，这样才能保证数据传输的准确性。若是一个数据中存在多个连续的0或1，则该数据在传输过程中有很大概率会发生误码。而在本申请的实施例中，连续的预设数量的0或1可以为连续的五个0或1；即判断第一目标数据中是否有连续的五个0或1。
当第一目标数据中连续的0或1的数量不超过时，数据传输过程中不容易发生误码，保证数据在传输时的质量。因此在本申请的实施例中，需要根据预设的信号传输准则，判断初始显示数据中易发生误码的第一初始显示数据，以及不容易发生误码的第二初始显示数据。
在本申请的一个具体实施例中，确定第一目标数据是否有连续的预设数量的0或1，可以包括：
断第一目标数据中的第四位数据至第七位数据的逻辑值是否相同。
具体的，由于第一目标数据为八比特数据，且八比特数据的从第零位到第七位，且每一位的比特数的逻辑值为0或1。若是第一目标数据中第四位数据至第七位数据的逻辑值相同，则第一目标数据中存在四个连续的逻辑值相同的数据；第一目标数据在传输过程中发生误码的概率会变大，需要对第一目标数据进行编码处理。
在本申请的其他实施例中，根据预设信号传输准则，判断第一目标数据中是否有连续的预设数量的0或1，还可以包括：
判断第一目标数据中第零位数据至第五位数据的逻辑值是否相同。
在另一些实施例中，还可以判断第一目标数据中第一位数据至第六位数据的逻辑值是否相同。或是判断第一目标数据中第零位数据至第四位数据的逻辑值是否相同，且第六位数据和第七位的逻辑值相反。
13、利用第一预设逻辑运算对第一初始显示数据进行编码，得到第一显示数据。
其中，在初始显示数据传输的过程中，通常会对初始显示数据进行编码，将编码后的数据进行传输；利用不同的编码方法对初始显示数据进行编码，可以增加或减少编码的计算量。
而第一初始显示数据是在传输过程中容易发生误码的数据，因此需要利用较为复杂的编码方法对第一初始显示数据进行编码，才能保证编码后得到的第一显示数据在传输过程中不容易发生误码。
在本申请的实施例中，可以利用第一预设逻辑运算对第一初始显示数据进行编码，得到第一显示数据。
14、利用第二预设逻辑运算对第一初始显示数据进行编码，得到第二显示数据。
其中，在初始显示数据传输的过程中，通常会对初始显示数据进行编码，将编码后的数据进行传输。由于第二初始显示数据是不容易发生误码的数据，因此对于第二初始显示数据来说无需进行较为复杂的编码，传输过程中不容易发生误码。因此可以利用第二预设逻辑运算对第二初始显示数据进行编码，得到第二显示数据。
15、输出编码后数据，编码后数据包括第一显示数据和第二显示数据。
在上述实施例中，进行复杂编码后的得到的第一显示数据和进行简单编码后的第二显示数据，直接输出；即为初始显示数据进行编码后需要传输的编码后数据。
本申请实施例提供一种编码方法，通过筛选出待传输的初始显示数据中容易发生误码的第一初始显示数据和不容易发生误码的第二初始显示数据，仅对第一初始显示数据进行复杂的逻辑运算，而第二初始显示数据仅进行简单编码后就输出，减少了编码的计算复杂度，以最小的计算实现数据的高质量传输；也提高了数据的传输效率。
如图2所示，为本申请实施例提供的得到第一显示数据一实施例流程示意图，可以包括：
21、对第二目标数据中的第零位数据和第一位数据进行异或/同或运算，得到异或值/同或值。
具体的，以容易发生误码的第一初始显示数据中的任意一个数据为第二目标数据，第二目标数据可以为八比特数据，且八比特数据按照一定的顺序排列，例如可以为：M[7:0]=01010011。而对于不同的第二目标数据来说，进行编码的具体方法也不同。
在本申请的实施例中，可以对第二目标数据中的M[0]和M[1]进行异或/同或运算，得到异或值/同或值。具体的，若M[0]=0，M[1]=1，则两者的异或值为1，同或值为0。
在本申请的另一些实施例中，也可以判断M[6]和M[7]两者的异或值/同或值是否为1。而在本申请的实施例中，通常是判断相邻的两个比特数据的异或值/同或值是否为1。
22、判断异或值/同或值是否为1。
23、若异或值/同或值为1，则对第二目标数据中的第一预设数据进行取非运算，得到第一比特数据。
在本申请的实施例中，在对第一初始显示数据进行编码时，实际上只会利用预设的逻辑运算对第一初始显示数据中的部分比特数据进行编码，进一步减少逻辑运算。因此，当异或值/同或值为1时，对第二目标数据中的第一预设数据进行取非运算，得到第一比特数据。即此时的第一预设逻辑运算为取非运算。
在一个具体实施例中，若是异或值/同或值为1，则编码后的数据N[8:0]中的N[1]=- M[1]、N[4]=- M[4]、N[7]=- M[7]，且N[6]=- M[6]；即此时第二目标数据中的第一预设数据为M[1]、M[4]、M[7]和M[6]。
24、将第二目标数据中的第一预设数据替换为第一比特数据，得到第一显示数据。
在本申请实施例中，对第二目标数据中的第一预设数据进行逻辑运算，得到第一比特数据后，直接将第二目标数据中对应位置的第一预设数据替换为第一比特数据，可以得到第一显示数据。
例如，将第二目标数据中的M[1]替换为N[1]，而M[4]替换为N[4]，M[6]替换为N[6]，M[7]替换为N[7]以得到第一显示数据。
需要说明的是，在上述实施例中，将第一预设数据替换为第一比特数据之后，得到的仍是八比特数据。但在实际的编解码过程中，通常情况下，编码后的数据比初始显示数据的比特数要多；例如初始显示数据为八比特数据，而编码后的数据可以为九比特数据或十比特数据等。
因此，在第一预设数据替换为第一比特数据之后，还需要以第二目标数据中的第零位数据作为第一编码数据；对第一编码数据进行取非运算，得到第二比特数据；将第二比特数据插入第二目标数据中的首位，最终得到第一显示数据。此时的第一显示数据为九比特数据。
在一个具体实施例中，以第二目标数据为M[7:0]=01010011为例，此时选择第零位比特数据M[0]=0作为编码数据。可以对编码数据M[0]=0进行取非运算，得到-M[0]=1，即得到第二比特数据。
再将第二比特数据插入第二目标数据中的首位，同时将第二目标数据中的第一预设数据替换为第一比特数据，最终得到第一显示数据N[8:0]=110011000。且由于插入了一位比特数据，因此第一显示数据的比特数比初始显示数据的比特数多一位，即第一显示数据为九比特数据。
需要说明的是，在上述实施例中，可以先将第二比特数据插入第二目标数据中，也可以先将第一预设数据替换为第一比特数据。
在另一些实施例中，若是异或值/同或值不为1，则可以对第二目标数据中的第二预设数据进行取非运算，得到第三比特数据；将第二目标数据中的第二预设数据替换为第三比特数据，得到第一显示数据。
即在本申请的实施例中，根据异或值/同或值是否为1，来选择对第二目标数据中的哪些数据进行逻辑运算；当异或值/同或值为1，对第二目标数据中的第一预设数据进行第一预设逻辑运算；而当异或值/同或值不为1，对第二目标数据中的第而预设数据进行第一预设逻辑运算。
具体的，当异或值/同或值不为1时，可以使得N[0]=- M[0]，N[5]=- M[5]、N[7]=- M[7]以及N[6]=- M[6]。利用前述方法得到第三比特数据后，就可以得到编码后的第一显示数据。
需要说明的是，不论对第一目标数据中的哪些位置的比特数据进行编码，编码后的第一显示数据为九比特数据。因此在将第二显示数据替换为第三比特数据时，仍然要插入第二比特数据，最终得到第一显示数据。
在本申请的另一些实施例中，对于不容易发生误码的第二初始显示数据来说，仅需要进行简单编码即可。具体的，以第二初始显示数据中任意一个八比特数据为第三目标数据，利用第二预设逻辑运算对第二初始显示数据进行编码，得到第二显示数据，可以包括：
选取第三目标数据中的第零位数据作为第二编码数据；对第二编码数据进行取非运算，得到第三比特数据；将第三比特数据插入第三目标数据中的首位，得到第二显示数据。
具体的，对于第三目标数据来说，仅需要选取第三目标数据中的第零位数据作为第二编码数据，并对第二编码数据进行第二预设逻辑运算，得到第三比特数据；再将第三比特数据插入第三目标数据中的首位即可。无需再对第三目标数据中其他位置上的比特数据进行编码，减少了编码的计算量。
具体的，直接得到第三比特数据- M[0]，再将- M[0]插入第三目标数据中的首位，得到N[8:0]。
如图3所示，为本申请实施例提供的编码流程一实施例流程示意图，可以包括：
获取待编码的初始显示数据M[7:0],可以先对所有的初始显示数据进行简单编码，得到N[8:1]= M[7:0]，且N[0]=-M[0]；再根据预设的信号传输准则，判断容易发生误码的第一初始显示数据。若初始显示数据为不容易发生误码的第二初始显示数据，则-M[0]即为第三比特数据，直接将第三比特数据插入第二初始显示数据中，即可得到第二初始显示数据编码后的第二显示数据。即将N[0]=-M[0]插入N[8:1]中，得到N[8:0]。
而若是初始显示数据为容易发生误码的第一初始显示数据，则需要判断M[0]和M[1]的异或值是否为1；根据异或值来确定第一初始显示数据中需要进行编码的比特数据。当异或值为1时，对第一初始显示数据中的第一预设数据进行第一预设逻辑运算；当异或值不为1时，对第一初始显示数据中的第二预设数据进行第一预设逻辑运算。
具体的，当异或值为1时，N[1]=- M[1]、N[4]=- M[4]、N[7]=- M[7]，且N[6]=- M[6]；当异或值不为1时，N[0]=- M[0]，N[5]=- M[5]、N[7]=- M[7]以及N[6]=- M[6]；而其他位置上的比特数据保持不变。
在上述实施例中，此时得到的编码后的数据N[8:1]仍为八比特数据，需要将N[0]=-M[0]插入N[8:1]的首位，以得到最终的第一显示数据。
本申请实施例还提供一种解码方法，包括获取待解码的编码后数据；判断编码后数据中需要进行预设逻辑运算的第三预设数据；利用第三预设逻辑运算对第三预设数据进行解码，得到第四比特数据；将编码后数据中的第三预设数据替换为第四比特数据，得到解码后的初始显示数据。
其中，由于进行编码时对容易误码的第一初始显示数据和不统一误码的第二初始显示数据进行了不同的编码，因此实际上在解码时也需要区分容易发生误码的第一编码后数据，和不容易发生误码的第二编码后数据；且容易发生误码和不容易发生误码是针对编码前的初始显示数据来说的。
对于容易发生误码的第一编码后数据来说，需要确定第一编码后数据中进行了编码的第三预设数据，以对第三预设数据进行解码。
同时由于解码后初始显示数据为八比特数据，而编码后数据为九比特数据，因此还需要去除编码后数据中插入的数据；通常为首位比特数据。
本申请实施例还提供一种编码装置，如图4所示，为本申请实施例提供的编码装置一实施例示意图，该编码装置包括：
第一获取单元401，用于获取待传输的初始显示数据；
第一判断单元402，用于确定初始显示数据中易发生误码的第一初始显示数据，和不易发生误码的第二初始显示数据；
第一编码单元403，用于利用第一预设逻辑运算对第一初始显示数据进行编码，得到第一显示数据；
第二编码单元404，用于利用第二预设逻辑运算对第二初始显示数据进行编码，得到第二显示数据；
输出单元405，用于输出编码后数据，编码后数据包括第一显示数据和第二显示数据。
本申请实施例提供的编码装置，通过筛选出待传输的初始显示数据中容易发生误码的第一初始显示数据和不容易发生误码的第二初始显示数据，仅对第一初始显示数据进行复杂的逻辑运算，而第二初始显示数据仅进行简单编码后就输出，减少了编码的计算复杂度，以最小的计算实现数据的高质量传输；也提高了数据的传输效率。
在本申请的一些实施例中，初始显示数据包括至少一个八比特数据，以初始显示数据中任意一个数据为第一目标数据，第一判断单元402具体可以用于：
根据预设信号传输准则，判断第一目标数据是否有连续的预设数量的0或1；若存在，则第一目标数据为容易发生误码的第一初始显示数据；若不存在，则第一目标数据为不容易发生误码的第二初始显示数据。
在上述实施例中，第一判断单元402还可以用于：判断第一目标数据中的第四位数据至第七位数据的逻辑值是否相同；或判断第一目标数据中的第零位数据至第五位数据的逻辑值是否相同。
在本申请的另一些实施例中，第一初始显示数据包括至少一个八比特数据，以第一初始显示数据中任意一个八比特数据作为第二目标数据；第一编码单元403具体可以用于：
对第二目标数据中的第零位数据和第一位数据进行异或/同或运算，得到异或值/同或值；判断异或值/同或值是否为1；若异或值/同或值为1，则对第二目标数据中第一预设数据进行取非运算，得到第一比特数据；将第二目标数据中的第一预设数据替换为第一比特数据，得到第一显示数据。
在上述实施例中，第一编码单元403还可以用于：以第二目标数据中的第零位数据为第一编码数据；对第一编码数据进行取非运算，得到第二比特数据；将第二比特数据插入第二目标数据的首位，得到第一显示数据。
在上述实施例中，第二初始显示数据包括至少一个八比特数据，以第二初始显示数据中任意一个八比特数据作为第三目标数据；第二编码单元404具体可以用于：选取第三目标数据中的第零位数据作为第二编码数据；对第二编码数据进行取非运算，得到第三比特数据；将第三比特数据插入第三目标数据中的首位，得到第二显示数据。
本申请实施例还提供一种解码装置，如图5所示，为本申请实施例提供的解码装置一实施例示意图，可以包括：
第二获取单元501，用于获取待解码的编码后数据；
第二判断单元502，用于判断编码后数据中进行预设逻辑运算的第三预设数据；
解码单元503，用于利用第三预设逻辑运算对第三预设数据进行解码，得到第四比特数据；
替换单元504，用于将编码后数据中的第三预设数据替换为第四比特数据，得到解码后的初始显示数据。
本申请还提供一种计算机设备，所述计算机设备包括：
一个或多个处理器；
存储器；以及
一个或多个应用程序，其中所述一个或多个应用程序被存储于所述存储器中，并配置为由所述处理器执行以实现如上任一项所述的编码方法，或者配置为由处理器执行以实现如上任一项所述的解码方法。
本申请还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器进行加载，以执行如上任一项所述的编码方法中的步骤，或者以执行如上任一项所述的解码方法中的步骤。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种编码方法、解码方法、编码装置、解码装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (20)

  1. 一种编码方法，其中，所述方法包括：
    获取待传输的初始显示数据；
    确定所述初始显示数据中易发生误码的第一初始显示数据，和不易发生误码的第二初始显示数据；
    利用第一预设逻辑运算对所述第一初始显示数据进行编码，得到第一显示数据；
    利用第二预设逻辑运算对所述第二初始显示数据进行编码，得到第二显示数据；
    输出编码后显示数据，所述编码后显示数据包括所述第一显示数据和所述第二显示数据。
  2. 根据权利要求1所述的编码方法，其中，所述初始显示数据包括至少一个八比特数据，以所述初始显示数据中任意一个数据为第一目标数据；
    所述判断所述初始显示数据中易发生误码的第一初始显示数据，和不易发生误码的第二初始显示数据，包括：
    根据预设信号传输准则，判断所述第一目标数据是否有连续的预设数量的0或1；
    若存在，则所述第一目标数据为容易发生误码的第一初始显示数据；
    若不存在，则所述第一目标数据为不容易发生误码的第二初始显示数据。
  3. 根据权利要求2所述的编码方法，其中，所述根据所述预设信号传输准则，判断所述第一目标数据是否有连续的预设数量的0或1，包括：
    判断所述第一目标数据中的第四位数据至第七位数据的逻辑值是否相同。
  4. 根据权利要求2所述的编码方法，其中，所述根据所述预设信号传输准则，判断所述第一目标数据中是否有连续的预设数量的0或1，包括：
    判断所述第一目标数据中的第零位数据至第五位数据的逻辑值是否相同。
  5. 根据权利要求2所述的编码方法，其中，所述根据所述预设信号传输准则，判断所述第一目标数据中是否有连续的预设数量的0或1，包括：
    判断所述第一目标数据中第一位数据至第六位数据的逻辑值是否相同。
  6. 根据权利要求2所述的编码方法，其中，所述根据所述预设信号传输准则，判断所述第一目标数据中是否有连续的预设数量的0或1，包括：
    判断所述第一目标数据中第零位数据至第四位数据的逻辑值是否相同，且第六位数据和第七位的逻辑值相反。
  7. 根据权利要求1所述的编码方法，其中，所述第一初始显示数据包括至少一个八比特数据，以所述第一初始显示数据中任意一个八比特数据作为第二目标数据；
    所述利用第一预设逻辑运算对所述第一初始显示数据进行编码，得到第一显示数据，包括：
    对所述第二目标数据中的第零位数据和第一位数据进行异或/同或运算，得到异或值/同或值；
    判断所述异或值/同或值是否为1；
    若所述异或值/同或值为1，则对所述第二目标数据中第一预设数据进行取非运算，得到第一比特数据；
    将所述第二目标数据中的所述第一预设数据替换为所述第一比特数据，得到所述第一显示数据。
  8. 根据权利要求7所述的编码方法，其中，所述将所述第二目标数据中的所述第一预设数据替换为所述第一比特数据，得到所述第一显示数据，包括：
    以所述第二目标数据中的第零位数据为第一编码数据；
    对所述第一编码数据进行取非运算，得到第二比特数据；
    将所述第二比特数据插入所述第二目标数据的首位，得到所述第一显示数据。
  9. 根据权利要求7所述的编码方法，其中，所述方法还包括：
    若所述异或值/同或值不为1，则对所述第二目标数据中的第二预设数据进行取非运算，得到第三比特数据；
    将所述第二目标数据中的所述第二预设数据替换为所述第三比特数据，得到所述第一显示数据。
  10. 根据权利要求1所述的编码方法，其中，所述第二初始显示数据包括至少一个八比特数据，以所述第二初始显示数据中任意一个八比特数据作为第三目标数据；
    利用第二预设逻辑运算对所述第二初始显示数据进行编码，得到第二显示数据，包括：
    选取所述第三目标数据中的第零位数据作为第二编码数据；
    对所述第二编码数据进行取非运算，得到第三比特数据；
    将所述第三比特数据插入所述第三目标数据中的首位，得到所述第二显示数据。
  11. 一种解码方法，其中，所述方法包括：
    获取待解码的编码后数据；
    判断所述编码后数据中进行预设逻辑运算的第三预设数据；
    利用第三预设逻辑运算对所述第三预设数据进行解码，得到第四比特数据；
    将所述编码后数据中的第三预设数据替换为所述第四比特数据，得到解码后的初始显示数据。
  12. 一种编码装置，其中，所述编码装置包括：
    第一获取单元，用于获取待传输的初始显示数据；
    第一判断单元，用于确定所述初始显示数据中易发生误码的第一初始显示数据，和不易发生误码的第二初始显示数据；
    第一编码单元，用于利用第一预设逻辑运算对所述第一初始显示数据进行编码，得到第一显示数据；
    第二编码单元，用于利用第二预设逻辑运算对所述第二初始显示数据进行编码，得到第二显示数据；
    输出单元，用于输出编码后数据，所述编码后数据包括所述第一显示数据和所述第二显示数据。
  13. 根据权利要求12所述的编码装置，其中，所述初始显示数据包括至少一个八比特数据，以所述初始显示数据中任意一个数据为第一目标数据，所述第一判断单元用于：
    根据预设信号传输准则，判断所述第一目标数据是否有连续的预设数量的0或1；
    若存在，则所述第一目标数据为容易发生误码的第一初始显示数据；若不存在，则所述第一目标数据为不容易发生误码的第二初始显示数据。
  14. 根据权利要求13所述的编码装置，其中，所述第一判断单元还用于：
    判断所述第一目标数据中的第四位数据至第七位数据的逻辑值是否相同；
    或判断所述第一目标数据中的第零位数据至第五位数据的逻辑值是否相同。
  15. 根据权利要求12所述的编码装置，其中，第一初始显示数据包括至少一个八比特数据，以第一初始显示数据中任意一个八比特数据作为第二目标数据；所述第一编码单元用于：
    对所述第二目标数据中的第零位数据和第一位数据进行异或/同或运算，得到异或值/同或值；
    判断所述异或值/同或值是否为1；
    若所述异或值/同或值为1，则对所述第二目标数据中第一预设数据进行取非运算，得到第一比特数据；
    将所述第二目标数据中的所述第一预设数据替换为所述第一比特数据，得到第一显示数据。
  16. 根据权利要求13所述的编码装置，其中，所述第一编码单元用于：以所述第二目标数据中的第零位数据为第一编码数据；
    对所述第一编码数据进行取非运算，得到第二比特数据；
    将所述第二比特数据插入所述第二目标数据的首位，得到第一显示数据。
  17. 根据权利要求13所述的编码装置，其中，第二初始显示数据包括至少一个八比特数据，以所述第二初始显示数据中任意一个八比特数据作为第三目标数据；所述第二编码单元用于：
    选取所述第三目标数据中的第零位数据作为第二编码数据；
    对所述第二编码数据进行取非运算，得到第三比特数据；将所述第三比特数据插入所述第三目标数据中的首位，得到第二显示数据。
  18. 一种解码装置，其中，所述解码装置包括：
    第二获取单元，用于获取待解码的编码后数据；
    第二判断单元，用于判断所述编码后数据中进行预设逻辑运算的第三预设数据；
    解码单元，用于利用第三预设逻辑运算对所述第三预设数据进行解码，得到第四比特数据；
    替换单元，用于将所述编码后数据中的第三预设数据替换为所述第四比特数据，得到解码后的初始显示数据。
  19. 一种计算机设备，其中，所述计算机设备包括：
    一个或多个处理器；
    存储器；以及
    一个或多个应用程序，其中所述一个或多个应用程序被存储于所述存储器中，并配置为由所述处理器执行以实现如权利要求1至8所述的编码方法，或者配置为由处理器执行以实现如权利要求9所述的解码方法。
  20. 一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器进行加载，以执行如权利要求1至8所述的编码方法中的步骤，或者以执行如权利要求9所述的解码方法中的步骤。
PCT/CN2021/106933 2021-06-21 2021-07-16 编码方法、解码方法、编码装置、解码装置 WO2022267117A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/430,129 US20240015311A1 (en) 2021-06-21 2021-07-16 Encoding method, decoding method, encoding device, and decoding device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110684561.8A CN113473130B (zh) 2021-06-21 2021-06-21 编码方法、解码方法、编码装置、解码装置
CN202110684561.8 2021-06-21

Publications (1)

Publication Number Publication Date
WO2022267117A1 true WO2022267117A1 (zh) 2022-12-29

Family

ID=77868792

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/106933 WO2022267117A1 (zh) 2021-06-21 2021-07-16 编码方法、解码方法、编码装置、解码装置

Country Status (3)

Country Link
US (1) US20240015311A1 (zh)
CN (1) CN113473130B (zh)
WO (1) WO2022267117A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100164760A1 (en) * 2006-01-12 2010-07-01 Nxp B.V. Coding scheme for serial data communications
CN108694918A (zh) * 2017-06-09 2018-10-23 京东方科技集团股份有限公司 编码方法及装置、解码方法及装置及显示装置
CN110474709A (zh) * 2018-05-11 2019-11-19 深圳市华星光电技术有限公司 编码方法、设备及可读存储介质
CN112492386A (zh) * 2020-11-09 2021-03-12 Tcl华星光电技术有限公司 解码方法、解码装置及可读存储介质
CN112947875A (zh) * 2021-01-28 2021-06-11 Tcl华星光电技术有限公司 数据编码方法、装置、存储介质及计算机设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7940850B2 (en) * 2008-05-09 2011-05-10 At&T Intellectual Property Ii, Lp Method for encoding frame data
CN104052577B (zh) * 2014-06-23 2017-11-24 硅谷数模半导体（北京）有限公司 信号传输的处理方法和装置及视频数据的传输方法和系统
CN110401925A (zh) * 2019-05-07 2019-11-01 杭州迪普科技股份有限公司 一种通讯消息的生成方法及装置
EP3994865A1 (en) * 2019-07-03 2022-05-11 Saudi Arabian Oil Company Systems and methods for securely transferring selective datasets between terminals with multi-applications support
CN112929032A (zh) * 2021-01-26 2021-06-08 Tcl华星光电技术有限公司 数据编码方法、装置、存储介质及计算机设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100164760A1 (en) * 2006-01-12 2010-07-01 Nxp B.V. Coding scheme for serial data communications
CN108694918A (zh) * 2017-06-09 2018-10-23 京东方科技集团股份有限公司 编码方法及装置、解码方法及装置及显示装置
CN110474709A (zh) * 2018-05-11 2019-11-19 深圳市华星光电技术有限公司 编码方法、设备及可读存储介质
CN112492386A (zh) * 2020-11-09 2021-03-12 Tcl华星光电技术有限公司 解码方法、解码装置及可读存储介质
CN112947875A (zh) * 2021-01-28 2021-06-11 Tcl华星光电技术有限公司 数据编码方法、装置、存储介质及计算机设备

Also Published As

Publication number Publication date
CN113473130A (zh) 2021-10-01
CN113473130B (zh) 2023-10-03
US20240015311A1 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
CN110086575A (zh) 编码方法、解码方法、相关装置及存储介质
US20150139355A1 (en) Devices and methods for facilitating data inversion to limit both instantaneous current and signal transitions
WO2022095173A1 (zh) 解码方法、解码装置及可读存储介质
CN103229444A (zh) 编码/解码方法、装置及系统
JP3621038B2 (ja) デジタルビデオコーディング方法及び装置
WO2022267117A1 (zh) 编码方法、解码方法、编码装置、解码装置
TW201322717A (zh) 時脈嵌入的資料傳輸方法以及資料編碼
US7903004B2 (en) Decoding apparatus and method
US20150049800A1 (en) Estimation of entropy encoding bits in video compression
US6510248B1 (en) Run-length decoder with error concealment capability
US10573215B2 (en) Method and device for simplifying TCON signal processing
CN113472481B (zh) 一种解码方法及解码设备
CN113407358B (zh) 数据编码方法、装置及存储介质
US9973209B2 (en) Processor and data processing method thereof
CN116506097B (zh) 数据处理方法、电子设备及存储介质
CN113630211B (zh) 编码方法及存储介质
CN107705340A (zh) 一种图像解码的方法及装置
KR20060099805A (ko) 비트 스트림 인코딩 / 디코딩 장치
TW201006251A (en) Symbol-sharing differential pulse code modulator/demodulator, multiple differential pulse code modulator/demodulator, image encoding/decoding system and method thereof
WO2020133380A1 (zh) 一种图像的块内编码或解码方法、数据处理装置和电子设备
CN111599300A (zh) 信号处理方法、发送及接收信号装置、以及显示装置
CN102349272A (zh) 编码流解码装置
JP2719222B2 (ja) 算術符号化装置
CN116932447A (zh) 译码处理方法、装置、接口、电子设备及存储介质
CN117595966A (zh) 一种解比特选择方法、装置、设备和存储介质

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 17430129

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21946605

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21946605

Country of ref document: EP

Kind code of ref document: A1