WO2022260331A1 - 포토다이오드 및 그 제조 방법 - Google Patents

포토다이오드 및 그 제조 방법 Download PDF

Info

Publication number
WO2022260331A1
WO2022260331A1 PCT/KR2022/007671 KR2022007671W WO2022260331A1 WO 2022260331 A1 WO2022260331 A1 WO 2022260331A1 KR 2022007671 W KR2022007671 W KR 2022007671W WO 2022260331 A1 WO2022260331 A1 WO 2022260331A1
Authority
WO
WIPO (PCT)
Prior art keywords
guard ring
region
semiconductor substrate
insulating layer
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2022/007671
Other languages
English (en)
French (fr)
Inventor
박종철
김태현
노길선
강일석
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Advanced Institute of Science and Technology KAIST
Original Assignee
Korea Advanced Institute of Science and Technology KAIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Advanced Institute of Science and Technology KAIST filed Critical Korea Advanced Institute of Science and Technology KAIST
Publication of WO2022260331A1 publication Critical patent/WO2022260331A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/221—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers

Definitions

  • the present invention relates to photodiodes, and more particularly to photodiodes having circular arc sections.
  • a photodiode is a device that converts light into an electrical signal. Photodiodes are installed in various products such as mobile phones, smart watches, and biometric sensors.
  • the photodiode since the photodiode usually has a certain enhancement of a rectangular structure, it is difficult to manufacture a shape such as a ring shape.
  • the ring-shaped photodiode has a circular area not used when manufacturing the photodiode.
  • the ring-shaped photodiode has an unused substrate area even when it has a matrix shape or a hexagonal array on the substrate.
  • One technical problem to be solved by the present invention is to separate a ring-shaped photodiode into a plurality of arc sections, and to make the inner radius of curvature of the arc section and the outer radius of curvature of the arc section the same, thereby maximizing the usable area of the substrate.
  • One technical problem to be solved by the present invention is to provide a method of manufacturing a photodiode having an arc section shape.
  • a photodiode includes an arcuate section, wherein the arcuate section comprises: an inner curved portion having a first curvature; outer curved parts spaced apart in a first direction and having the same structure as the inner curved part; a first radius portion extending from one end of the inner curved portion in a radial direction from the center of the outer curved portion; a second radius portion extending radially from the center of the outer curved portion at the other end of the inner curved portion; a first straight line portion connecting one end of the first radius portion and the outer curved portion; and a second straight portion connecting the first radius portion and the tartan of the outer curved portion.
  • the central angle of the arc section may be 90 degrees.
  • a first insulating layer disposed on the semiconductor substrate
  • a guard ring region formed inside the first doped region and doped with a second conductivity type different from the first conductivity type
  • an antireflective layer disposed on the insulating layer is further included, and disposed between the first doped region and the guard ring region to contact the semiconductor substrate and surround the guard ring region. It may further include an auxiliary insulating layer disposed thereon, wherein the thickness of the auxiliary insulating layer is greater than that of the insulating layer, and the insulating layer and the sub-reflective layer may be disposed to cover the auxiliary insulating layer.
  • a method of manufacturing a photodiode includes forming an auxiliary insulating film on a semiconductor substrate and patterning the auxiliary insulating film to form an auxiliary insulating film pattern inside a circular arc section; After forming an insulating film on the semiconductor substrate on which the auxiliary insulating film pattern is formed, ion implantation is performed to form an active region of the second conductivity type, a guard ring region of the second conductivity type surrounding the active region, and a first conductivity type surrounding the guard ring region.
  • first doped regions respectively; forming an antireflective layer on the semiconductor substrate and patterning the antireflective layer and the insulating layer to form a first via hole connected to the first doped region and a second via hole connected to the guard ring region; forming a first via, a first electrode, a second via, and a second electrode by depositing and patterning a conductive layer to fill the first via hole and the second via hole; forming a cutting line by performing anisotropic etching on the upper surface of the semiconductor substrate along the circular arc section; and polishing the rear surface of the semiconductor substrate after attaching a polymer film to the upper surface of the semiconductor substrate.
  • the method further includes attaching a separation film to the polished rear surface of the semiconductor substrate, removing the polymer film, and extending the separation film to prevent collision between devices.
  • ion implantation is performed to form an active region, a guard ring region surrounding the active region, and a first doped region surrounding the guard ring region, respectively.
  • the forming may include forming the guard ring region using a first photoresist pattern and a second impurity through an ion implantation process; forming the first doped region with a second photoresist pattern and a first impurity material through an ion implantation process; and forming the active region with a third photoresist pattern and a second impurity through an ion implantation process.
  • Photodiodes having circular arc sections according to an embodiment of the present invention may be combined in a ring shape to provide symmetric light sensing efficiency in a wide area.
  • the method of manufacturing a photodiode according to an embodiment of the present invention can provide maximum integration without wasted area by using a curved portion such as a circular arc section.
  • FIG. 1 is a plan view of an optical sensor provided in a ring shape by arranging four photodiodes according to an embodiment of the present invention.
  • FIG. 2 is a plan view illustrating a radius of curvature for the shape of the photodiode of FIG. 1 .
  • 3 is a plan view illustrating the shape of one photodiode.
  • FIG. 4 shows a form in which photodiodes according to an embodiment of the present invention are arranged on a semiconductor substrate before being cut.
  • FIG. 5 is a diagram illustrating an optical sensor in which photodiodes are arranged according to another embodiment of the present invention.
  • FIG. 6 is a plan view illustrating a photodiode according to an exemplary embodiment of the present invention.
  • FIG. 7 is a cross-sectional view taken along line A-A' of FIG. 6;
  • 8A to 8I are diagrams illustrating a method of manufacturing a photodiode according to an embodiment of the present invention.
  • the smart watch may detect a pulse wave signal using a photoplethysmography (PPG) sensor.
  • PPG photoplethysmography
  • the PPG sensor injects light into the living body and observes the reflected light that is reflected.
  • a photodiode having an arc section shape may be applied to the photodiode used in the PPG sensor. Accordingly, the photodiode can detect a lot of reflected light and collect the reflected light over a wide area to stably measure biosignals.
  • a photodiode having a circular arc section according to an embodiment of the present invention can be manufactured economically by eliminating wasted area during manufacturing.
  • the photodiodes of the circular section may be arranged in a ring shape to collect many optical signals.
  • Photodiodes having arc sections according to an embodiment of the present invention are combined with each other to have substantially the same shape as a circular ring, thereby providing symmetry of the optical sensor and maximizing space utilization.
  • FIG. 1 is a plan view of an optical sensor provided in a ring shape by arranging four photodiodes according to an embodiment of the present invention.
  • FIG. 2 is a plan view illustrating a radius of curvature for the shape of the photodiode of FIG. 1 .
  • 3 is a plan view illustrating the shape of one photodiode.
  • the optical sensor 100 includes four photodiodes 110a to 110d to form a ring shape.
  • the four photodiodes 110a to 110d are arranged to be continuously connected to each other to form a ring shape. That is, the four photodiodes may be disposed on a circumference having a constant radius in the first to fourth quadrants based on the center of the ring.
  • the photodiode 110a includes a circular arc section 10 .
  • the arc section includes an inner curved portion 111 having a first curvature R1; an outer curved portion 112 spaced apart in a first direction (x-axis direction) and having the same structure as the inner curved portion 111; a first radius portion 113 extending from one end of the inner curved portion 111 in a radial direction from the center C of the outer curved portion 112; a second radius portion 114 extending radially from the center C of the outer curved portion 112 at the other end of the inner curved portion 111; a first straight portion 115 connecting one end of the first radius portion 113 and the outer curved portion 112; and a second straight portion 116 connecting the tartan of the first radius portion 113 and the outer curved portion 115.
  • a central angle of the arc section may be 90 degrees. Specifically, based on the center (C) of the outer curved portion 112, the angle between the first radius portion 113 and the second radius portion may be 90 degrees. Accordingly, the outer curve of the ring-shaped optical sensor 100 substantially forms a circumference of the first radius.
  • the optical sensor 100 provides a ring shape by combining four photodiodes.
  • a light source is disposed at the center of the optical sensor, and light provided by the light source is reflected from the skin and detected by the optical sensor. Accordingly, the optical sensor can secure symmetry and obtain an optical signal in a wide area.
  • FIG. 4 shows a form in which photodiodes according to an embodiment of the present invention are arranged on a semiconductor substrate before being cut.
  • the semiconductor substrate 211 is a silicon substrate, and a plurality of photodiodes 110 are sequentially arranged on the silicon substrate 211 . Adjacent photodiodes 110 are continuously arranged without empty spaces. Thus, there is no wasted space.
  • FIG. 5 is a diagram illustrating an optical sensor in which photodiodes are arranged according to another embodiment of the present invention.
  • photodiodes 110a to 110d are arranged on a circumference of a second radius R2 based on the center.
  • the second radius R2 is greater than the first radius R1 of the circular arc section of the photodiode. Accordingly, the photodiodes 110a to 110d are spaced apart from each other.
  • a light emitting element 130 is disposed at the center of the optical sensor 110 .
  • FIG. 6 is a plan view illustrating a photodiode according to an exemplary embodiment of the present invention.
  • FIG. 7 is a cross-sectional view taken along line A-A' of FIG. 6;
  • the photodiode 110 includes a first doped region 214 formed along the outline of the circular arc section 10 and doped to a first conductivity type on a semiconductor substrate 211; a guard ring region 213 formed inside the first doped region 214 and doped with a second conductivity type different from the first conductivity type; an active region 212 formed inside the guard ring region 213, connected to the guard ring region 213, and doped with a second conductivity type; a first insulating layer 216 disposed on the semiconductor substrate 211; and a first electrode 218 disposed in the first doped region 214 at a corner of the circular arc section; a first via 218a penetrating the first insulating layer 216 and connecting the first electrode 218 and the first doped region 214; a second electrode 219 disposed on the guard ring region 214 along the guard ring region 214; and a second via 219b passing through the first insulating layer 216 and connecting the second electrode 2
  • the semiconductor substrate 211 may be doped with a first conductivity type.
  • the first conductivity type may be formed by being lightly doped with an N-type impurity.
  • the N-type impurity may be phosphorus (P) or arsenic (As).
  • the first doped region 214 may be heavily doped with a first conductivity type.
  • the first doped region may form an outermost edge of the circular arc section.
  • the depth of the first doped region may be about 3 ⁇ m.
  • the guard ring region 213 may be spaced apart from the first doped region 214 .
  • the guard ring region 213 may be heavily doped with a second conductivity type.
  • the second conductivity type may be formed by being doped with a P-type impurity.
  • the P-type impurity may be boron (B), Ga, or In.
  • the guard ring area 213 is disposed to surround the active area 212 .
  • the depth of the guard ring region 213 may be about 3 ⁇ m.
  • the active region 212 is of the second conductivity type, and the depth of the active region 212 may be smaller than that of the guard ring region 213 .
  • a doping concentration of the active region 212 may be greater than that of the guard ring region 213 .
  • the guard ring region 213 may also be doped simultaneously.
  • the active region and the semiconductor substrate therebelow may form a depletion region. Light may form carriers in the depletion region.
  • the first insulating layer 216 may function as a buffer layer that protects the semiconductor substrate when impurity ions are implanted.
  • the first insulating layer 216 may be a silicon oxide film.
  • the first electrode 218 may be formed of sequentially stacked Ti/Au.
  • the Ti layer may act as an adhesive layer, and the Au layer may act as an electrode.
  • the first electrode 218 may be disposed at a corner of the circular arc section and electrically connected to an external wire.
  • the first electrode may be a cathode.
  • the first electrode and the second electrode may apply a reverse bias to a PN junction.
  • a first via 218a may be disposed below the first electrode 218 through the insulating layer 216 to electrically connect the first electrode 218 to the first doped region 214. have.
  • the first via may be formed simultaneously with the first electrode.
  • the second electrode 219 includes a pad area and a line area, and the pad area may be electrically connected to an external wire.
  • the second electrode 219 may be formed of Ti/Au.
  • the Ti layer may act as an adhesive layer, and the Au layer may act as an electrode.
  • the second electrode may be an anode.
  • a line area may be disposed along the guard ring area 213 , and a voltage by an external power source may be applied to the guard ring area 213 .
  • the second electrode 219 may be formed simultaneously with the first electrode 218 .
  • the second via 219a may be disposed along the guard ring region 213 and pass through the insulating layer 216 and electrically connect the second electrode and the guard ring region.
  • the second via 219a may be formed simultaneously with the second electrode 219 .
  • An anti-reflective layer 217 may be disposed on the insulating layer 216 .
  • the anti-reflection layer 217 may have a stacked structure of sequentially stacked silicon nitride layers/silicon oxide layers.
  • the silicon nitride layer may have a thickness of 40 nm and the silicon oxide layer may have a thickness of 20 nm.
  • the auxiliary insulating layer 215 may be disposed between the first doped region 214 and the guard ring region 213 to contact the semiconductor substrate 211 and surround the guard ring region 213. .
  • a thickness of the auxiliary insulating layer 215 may be greater than a thickness of the insulating layer 216 , and the insulating layer 216 and the sub-reflective layer 217 may be disposed to cover the auxiliary insulating layer 215 .
  • the auxiliary insulating layer 215 is a silicon oxide film and has a sufficient thickness to protect a semiconductor outside the active region. For example, when an electric wire passes through the auxiliary insulating layer 215, the influence on the lower semiconductor surface can be reduced.
  • the auxiliary insulating layer 215 may operate as a field oxide.
  • 8A to 8I are diagrams illustrating a method of manufacturing a photodiode according to an embodiment of the present invention.
  • a method of manufacturing a photodiode includes forming an auxiliary insulating film on a semiconductor substrate 211 and patterning the auxiliary insulating film to form an auxiliary insulating film pattern 215 inside a circular arc section; After forming an insulating film 216 on the semiconductor substrate 211 on which the auxiliary insulating film pattern 215 is formed, ion implantation is performed to form an active region 212 of the second conductivity type and a guard ring region of the second conductivity type surrounding the active region.
  • a conductive layer is deposited and patterned to fill the first via hole 218b and the second via hole 219b, and the first via 218a, the first electrode 218, the second via 219a, and the second electrode forming (219); forming a cutting line 255 by performing anisotropic etching on the upper surface of the semiconductor substrate 211 along the circular arc section 10; and polishing the rear surface of the semiconductor substrate 211 after attaching the polymer film 260 to the upper surface of the semiconductor substrate 211 .
  • an auxiliary insulating layer is formed on a semiconductor substrate 211 and the auxiliary insulating layer is patterned to form an auxiliary insulating layer pattern 215 inside the arc section.
  • the auxiliary insulating film pattern 215 is a silicon oxide film, and the thickness of the auxiliary insulating film pattern 215 may be 0.1 um to 5 nm.
  • the auxiliary insulating layer pattern 215 may be a field oxide that separates the active region 212 from the peripheral region.
  • the auxiliary insulating layer pattern 215 may be formed along the arcuate section 10 at regular intervals in the arcuate section.
  • an insulating film is formed on a semiconductor substrate on which an auxiliary insulating film pattern is formed, and then ions are implanted to form an active region of a second conductivity type, a guard ring region of a second conductivity type surrounding the active region, and the guard.
  • a first doped region of a first conductivity type surrounding the ring region may be formed.
  • the guard ring region 213 of the second conductivity type may be formed using a first photoresist pattern 251 and a second impurity through an ion implantation process.
  • the second conductivity type may be a P type.
  • the first photoresist pattern 251 may be removed.
  • the guard ring area 213 may be disposed to surround the active area.
  • the first doped region 214 may be formed through an ion implantation process of a second photoresist pattern 252 and a first impurity material.
  • the first doped region 214 is doped with a first impurity, and the first impurity may be an N-type impurity.
  • the first doped region 214 may be disposed to surround the guard ring region 213 and may be spaced apart from the guard ring region 213 at regular intervals.
  • a space between the guard ring region 213 and the first doped region 214 may be a low-concentration region or an intrinsic region of the first conductivity type of the semiconductor substrate.
  • the second photoresist pattern 252 may be removed.
  • the active region 212 may be formed using a third photoresist pattern 253 and a second impurity through an ion implantation process.
  • the active region 212 may be doped with a second impurity of a second conductivity type at a high concentration, and the second conductivity type may be a P type.
  • the active region 212 and the semiconductor therebelow form a depletion region, and carriers are generated by light, and the carriers may move to the first doped region 214 or the guard ring region 213 . Subsequently, the third photoresist pattern 253 is removed.
  • an antireflective layer 217 is formed on the semiconductor substrate 211, and the antireflective layer 217 and the insulating layer 216 are patterned to be connected to the first doped region 214.
  • a first via hole 218b and a second via hole 219b connected to the guard ring region 213 are respectively formed.
  • the first via hole 218b may have a hole shape penetrating the anti-reflective layer 217 and the insulating layer 216 .
  • the first via hole 218b may be disposed at a corner of the circular arc section.
  • the second via hole 219b may have a trench shape extending along the guard ring region 213 through the antireflective layer 217 and the insulating layer 216 .
  • a conductive layer is deposited and patterned to fill the first via hole 218b and the second via hole 219b, thereby forming the first via 218a, the first electrode 218, and the second via 219a. ), and the second electrode 219 is formed.
  • the first via, the first electrode, the second via, and the second electrode may be formed by a lift-off process or a patterning process after depositing a conductive film.
  • the first via 218a, the first electrode 218, the second via 219a, and the second electrode 219 may have a Ti/Au stack structure.
  • a cutting line 255 may be formed by anisotropically etching an upper surface of the semiconductor substrate 211 along the circular arc section 10 .
  • the cutting line 255 may be formed by etching the semiconductor substrate to a depth of several tens of micrometers or more using the photoresist pattern 254 as an etching mask.
  • the cutting line 255 forms the circular arc section 10, and the photodiodes are later separated from each other by the cutting line 255.
  • the circular arc section is difficult to cut with a conventional dicing saw, and also difficult to cut with a laser dicing technique. Therefore, an anisotropic etching method is used.
  • the rear surface of the semiconductor substrate 211 is polished.
  • the polishing may be performed by chemical mechanical polishing.
  • the polymer film 260 may be a polymer film.
  • the polymer film 260 may be adhered to the upper surface of the semiconductor substrate 211 through an adhesive. After the adhesive or the polymer film 260 is polished, adhesive force is removed by ultraviolet rays to separate the semiconductor substrate 211 and the polymer film 260 .
  • the separation film 262 is attached to the polished rear surface of the semiconductor substrate, the polymer film 260 is removed and the separation film 262 is extended to prevent collision between devices. do.
  • the separation film 262 may be a polymer film for rear polishing or a blue tape.
  • the separation film 262 is extended to separate the photodiode elements from each other, so that the photodiode elements can be prevented from colliding with each other during pickup.

Landscapes

  • Light Receiving Elements (AREA)

Abstract

본 발명의 일 실시에에 따른 포토다이오드는 원호 섹션을 포함하고, 상기 원호 섹션은, 제1 곡률을 가진 내측 곡선부; 제1 방향으로 이격되고 상기 내측 곡선부와 동일한 구조를 가진 외측 곡선부; 상기 내측 곡선부의 일단에서 상기 외측 곡선부의 중심으로부터 반경 방향으로 연장되는 제1 반경부; 상기 내측 곡선부의 타단에서 상기 외측 곡선부의 중심으로부터 반경 방향으로 연장되는 제2 반경부; 상기 제1 반경부와 상기 외측 곡선부의 일단을 연결하는 제1 직선부; 및 상기 제1 반경부와 상기 외측 곡선부의 타탄을 연결하는 제2 직선부를 포함한다.

Description

포토다이오드 및 그 제조 방법
본 발명은 포토다이오드에 관한 것으로, 더 구체적으로, 원호 섹션을 가지는 포토다이오드에 관한 것이다.
포토다이오드는 광을 전기신호로 변환하는 소자이다. 포토다이오드는 휴대폰, 스마트 워치, 생체 센서 등 다양한 제품에 탑재된다.
그러나, 포토다이오드는 통상적으로 사각형 구조의 일정한 향상을 가지고 있어 링 형태와 같은 형태를 제적하기 어렵다.
링 형태의 포토다이오드는 포토다이오드의 제작시 사용하지 않는 원형 영역을 구비한다. 또한, 링 형태의 포토다이오드는 기판 상에 매트릭스 형태 또는 육각 배열을 가지는 경우에도 사용하지 않는 기판 영역을 구비한다.
링 형태의 포토다이오드는 반도체 기판에서 소자들을 분리하기 위하여 통상적인 다이싱 톱이나 레이저 다이싱 기술을 사용하기 어렵다.
본 발명의 해결하고자 하는 일 기술적 과제는 링 형태의 포토다이오드를 복수의 원호 섹션으로 분리하고, 원호 섹션의 내측 곡률 반경과 원호 섹션의 외측 곡률 반경을 동일하게 하여 기판의 사용면적을 극대화한 포토다이오드를 제공한다.
본 발명의 해결하고자 하는 일 기술적 과제는 원호 섹션 형태의 포토다이오드의 제조 방법을 제공하는 것이다.
본 발명의 일 실시에에 따른 포토다이오드는 원호 섹션을 포함하고, 상기 원호 섹션은, 제1 곡률을 가진 내측 곡선부; 제1 방향으로 이격되고 상기 내측 곡선부와 동일한 구조를 가진 외측 곡선부; 상기 내측 곡선부의 일단에서 상기 외측 곡선부의 중심으로부터 반경 방향으로 연장되는 제1 반경부; 상기 내측 곡선부의 타단에서 상기 외측 곡선부의 중심으로부터 반경 방향으로 연장되는 제2 반경부; 상기 제1 반경부와 상기 외측 곡선부의 일단을 연결하는 제1 직선부; 및 상기 제1 반경부와 상기 외측 곡선부의 타탄을 연결하는 제2 직선부를 포함한다.
본 발명의 일 실시예에 있어서, 상기 원호 섹션의 중심각은 90도 일 수 있다.
본 발명의 일 실시예에 있어서, 원호 섹션의 외곽선을 따라 형성되고 반도체 기판에 제1 도전형으로 도핑된 제1 도핑 영역; 상기 제1 도핑 영역의 안쪽에 형성되고 상기 제1 도전형과 다른 제2 도전형으로 도핑된 가드링 영역; 상기 가드링 영역의 안쪽에 형성되고 상기 가드링 영역과 연결되고 제2 도전형으로 도핑된 활성 영역; 상기 반도체 기판 상에 배치된 제1 절연층; 상기 원호 섹션의 모서리에서 상기 제1 도핑 영역에 배치된 제1 전극; 상기 제1 절연층을 관통하여 제1 전극과 상기 제1 도핑 영역을 연결하는 제1 비아; 상기 가드링 영역을 따라 상기 가드링 영역 상에 배치된 제2 전극; 및 상기 제1 절연층을 관통하여 상기 제2 전극과 상기 가드링 영역을 연결하는 제2 비아; 를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연층 상에 배치된 무반사층을 더 포함하고, 상기 제1 도핑 영역과 상기 가드링 영역 사이에서 상기 반도체 기판과 접촉하여 배치되고 상기 가드링 영역을 감싸도록 배치되는 보조 절연층을 더 포함하고, 상기 보조 절연층의 두께는 상기 절연층의 두께보다 크고, 상기 절연층 및 상기 부반사층은 상기 보조 절연층을 덮도록 배치될 수 있다.
본 발명의 일 실시예에 따른 포토다이오드의 제조 방법은, 반도체 기판 상에 보조 절연막을 형성하고 상기 보조 절연막을 패터닝하여 원호 섹션의 내측에 보조 절연막 패턴을 형성하는 단계; 보조 절연막 패턴이 형성된 반도체 기판 상에 절연막을 형성한 후 이온 주입하여 제2 도전형의 활성 영역, 상기 활성영역을 감싸는 제2 도전형의 가드링 영역, 상기 가드링 영역을 감싸는 제1 도전형의 제1 도핑 영역을 각각 형성하는 단계; 상기 반도체 기판 상에 무반사층을 형성하고, 상기 무반사층 및 상기 절연층을 패터닝하여 상기 제1 도핑 영역에 연결되는 제1 비아홀 및 상기 가드링 영역에 연결되는 제2 비아홀을 형성하는 단계; 상기 제1 비아홀 및 상기 제2 비아홀을 채우도록 도전층을 증착하고 패터닝하여 제1 비아, 제1 전극, 제2 비아, 및 제2 전극을 형성하는 단계; 상기 원호 섹션을 따라 상기 반도체 기판의 상부면을 이방석 식각을 하여 절단선을 형성하는 단계; 및 상기 반도체 기판의 상부면에 폴리머 필름을 부착한 후 상기 반도체 기판의 배면을 연마하는 단계;를 포함한다.
본 발명의 일 실시예에 있어서, 상기 반도체 기판의 연마된 배면에 분리용 필름을 부착한 후 상기 폴리머 필름을 제거하고, 상기 분리용 필름을 연장하여 소자 사이의 충돌을 방지하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 보조 절연막 패턴이 형성된 반도체 기판 상에 절연막을 형성한 후 이온 주입하여 활성 영역, 상기 활성영역을 감싸는 가드링 영역, 상기 가드링 영역을 감싸는 제1 도핑 영역을 각각 형성하는 단계는, 제1 포토레지스트 패턴과 제2 불순물로 이온 주입 공정을 통하여 상기 가드링 영역을 형성하는 단계; 제2 포토레지스트 패턴과 제1 불술물로 이온 주입 공정을 통하여 상기 제1 도핑 영역을 형성하는 단계; 및 제3 포토레지스트 패턴과 제2 불순물로 이온 주입 공정을 통하여 상기 활성 영역을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 원호 섹션을 가지는 포토다이오드들은 링 형상으로 조합하여 넓은 영역에서 대칭적인 광 감지 효율을 제공할 수 있다.
본 발명의 일 실시예에 따른 포토다이오드의 제조 방법은 원호 섹션과 같은 곡선 부위를 이용하여 낭비되는 면적없이 최대의 집적도를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 4 개의 포토다이오드를 배열하여 링 형태를 제공하는 광센서의 평면도이다.
도 2는 도 1의 포토다이오드의 형상을 위하여 곡률 반경을 설명하는 평면도이다.
도 3은 하나의 포토다이오드의 형상을 설명하는 평면도이다.
도 4는 본 발명의 일 실시예에 따른 포토다이오드들이 절단되기 전에 반도체 기판에 배열된 형태를 나타낸다.
도 5는 본 발명의 다른 실시예에 따른 포토다이오드들이 배열된 광학 센서를 설명하는 도면이다.
도 6은 본 발명의 일 실시예에 따른 포토다이오드를 설명하는 평면도이다.
도 7은 도 6의 A-A' 선을 따라 자른 단면도이다.
도 8a 내지 도 8i는 본 발명의 일 실시예에 따른 포토다이오드를 제조하는 방법을 설명하는 도면들이다.
스마트 워치는 PPG(PhotoPlethysmoGraphy) 센서를 이용하여 맥파 신호를 검출할 수 있다. PPG 센서는 광을 생체에 주입한 후 반사되어 나오는 반사광을 관측한다. PPG 센서에 사용되는 포토다이오드는 원호 섹션의 형태를 가진 포토다이오드가 적용될 수 있다. 이에 따라, 상기 포토다이오드는 많은 반사광을 감지하고 넓은 영역에 대하여 반사광을 수집하여 안정적인 생체 신호 계측을 수행할 수 있다.
본 발명의 일 실시예에 따른 원호 섹션을 가진 포토다이오드는 제작시 낭비되는 면적을 제거하여 경제적인 포토다이오드를 제작할 수 있다. 또한, 원호 섹션의 포토다이오들은 링 형태로 배열되어 많은 광 신호를 수집할 수 있다.
본 발명의 일 실시예에 따른 원호 섹션을 가진 포토다이오드들은 서로 결합하여 실질적으로 원형의 링 형상과 동일하여 광센서의 대칭성을 제공하고 공간 활용을 극대화할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 구성요소는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 4 개의 포토다이오드를 배열하여 링 형태를 제공하는 광센서의 평면도이다.
도 2는 도 1의 포토다이오드의 형상을 위하여 곡률 반경을 설명하는 평면도이다.
도 3은 하나의 포토다이오드의 형상을 설명하는 평면도이다.
도 1 내지 도 3을 참조하면, 광학 센서(100)는 링 형상을 이루도록 4개의 포토다이오드(110a~110d)를 포함한다. 4개의 포토다이오드(110a~110d)는 링형상을 이루도록 서로 연속적으로 연결되도록 배열된다. 즉, 4 개의 포토다이오드는 링의 중심을 기준으로 제1 내지 제4 사분면에 일정한 반경을 가진 원주 상에 배치될 수 있다.
포토다이오드(110a)는 원호 섹션(10)을 포함한다. 상기 원호 섹션은, 제1 곡률(R1)을 가진 내측 곡선부(111); 제1 방향(x축 방향)으로 이격되고 상기 내측 곡선부(111)와 동일한 구조를 가진 외측 곡선부(112); 상기 내측 곡선부(111)의 일단에서 상기 외측 곡선부(112)의 중심(C)으로부터 반경 방향으로 연장되는 제1 반경부(113); 상기 내측 곡선부(111)의 타단에서 상기 외측 곡선부(112)의 중심(C)으로부터 반경 방향으로 연장되는 제2 반경부(114); 상기 제1 반경부(113)와 상기 외측 곡선부(112)의 일단을 연결하는 제1 직선부(115); 및 상기 제1 반경부(113)와 상기 외측 곡선부(115)의 타탄을 연결하는 제2 직선부(116)를 포함하는 것을 특징으로 한다.
상기 원호 섹션의 중심각은 90도일 수 있다. 구체적으로, 상기 외측 곡선부(112)의 중심(C)을 기준으로, 상기 제1 반경부(113)와 상기 제2 반경부 사이의 각은 90도일 수 있다. 이에 따라, 링형태의 광센서(100)의 외측 곡선은 실질적으로 상기 제1 반경의 원둘레를 형성한다.
광학 센서(100)는 4개의 포토다이오드를 조합하여 링 형태를 제공한다. PPG 센서에서, 광원은 상기 광학 센서의 중심에 배치되고, 광원이 제공한 빛은 피부에서 반사되어 상기 광학 센서에서 감지될 수 있다. 이에 따라, 상기 광센서는 대칭성을 확보하고 넓은 영역에서 광신호를 획득할 수 있다.
도 4는 본 발명의 일 실시예에 따른 포토다이오드들이 절단되기 전에 반도체 기판에 배열된 형태를 나타낸다.
도 4를 참조하면, 반도체 기판(211)은 실리콘 기판이고, 상기 실리콘 기판(211) 상에 복수의 포토다이오드들(110)이 서로 연속적으로 배열된다. 이웃한 포토다이오드들(110)은 빈공간없이 연속적으로 배열된다. 따라서, 낭비되는 공간이 없다.
도 5는 본 발명의 다른 실시예에 따른 포토다이오드들이 배열된 광학 센서를 설명하는 도면이다.
도 5를 참조하면, 4개의 포토다이오드들(110a~110d)이 중심을 기준으로 제2 반경(R2)의 원주 상에 배열된다. 상기 제2 반경(R2)은 포토다이오드의 원호 섹션의 제1 반경(R1)보다 크다. 이에 따라, 포토다이오드들(110a~110d)은 서로 이격되어 배치된다. 광학 센서(110)의 중심에는 발광 소자(130)가 배치된다.
도 6은 본 발명의 일 실시예에 따른 포토다이오드를 설명하는 평면도이다.
도 7은 도 6의 A-A' 선을 따라 자른 단면도이다.
도 6 및 도 7을 참조하면, 포토다이오드(110)는, 원호 섹션(10)의 외곽선을 따라 형성되고 반도체 기판(211)에 제1 도전형으로 도핑된 제1 도핑 영역(214); 상기 제1 도핑 영역(214)의 안쪽에 형성되고 상기 제1 도전형과 다른 제2 도전형으로 도핑된 가드링 영역(213); 상기 가드링 영역(213)의 안쪽에 형성되고 상기 가드링 영역(213)과 연결되고 제2 도전형으로 도핑된 활성 영역(212); 상기 반도체 기판(211) 상에 배치된 제1 절연층(216); 및 상기 원호 섹션의 모서리에서 상기 제1 도핑 영역(214)에 배치된 제1 전극(218); 상기 제1 절연층(216)을 관통하여 제1 전극(218)과 상기 제1 도핑 영역(214)을 연결하는 제1 비아(218a); 상기 가드링 영역(214)을 따라 상기 가드링 영역(214) 상에 배치된 제2 전극(219); 및 상기 제1 절연층(216)을 관통하여 상기 제2 전극(219)과 상기 가드링 영역(213)을 연결하는 제2 비아(219b); 를 포함한다.
상기 반도체 기판(211)은 제1 도전형으로 도핑될 수 있다. 상기 제1 도전형은 N형 불순물로 저농도로 도핑되어 형성될 수 있다. N형 불순물은 인(P) 또는 비소(As)일 수 있다.
제1 도핑 영역(214)은 제1 도전형으로 고농도 도핑될 수 있다. 상기 제1 도핑 영역은 상기 원호 섹션의 최외곽 테두리를 형성할 수 있다. 상기 제1 도핑 영역의 깊이는 3um 수준일 수 있다.
가드링 영역(213)은 상기 제1 도핑 영역(214)과 이격되어 배치될 수 있다. 상기 가드링 영역(213)은 제2 도전형으로 고농도 도핑될 수 있다. 상기 제2 도전형은 P 형 불순물로 도핑되어 형성될 수 있다. P 형 불순물은 붕소(B), Ga, In일 수 있다. 상기 가드링 영역(213)은 상기 활성 영역(212)을 감싸도록 배치된다. 상기 가드링 영역(213)의 깊이는 3um 수준일 수 있다.
활성 영역(212)은 제2 도전형이고, 활성 영역(212)의 깊이는 상기 가드링 영역(213)의 깊이보다 작을 수 있다. 상기 활성 영역(212)의 도핑 농도는 상기 가드링 영역(213)의 도핑농도보다 클 수 있다. 상기 활성 영역(212)을 도핑하는 경우, 상기 가드링 영역(213)에도 동시에 도핑될 수 있다. 상기 활성 영역과 그 하부의 반도체 기판은 공핍영역을 형성할 수 있다. 광은 상기 공핍 영역에 캐리어를 형성할 수 있다.
제1 절연층(216)은 불순물의 이온 주입시 반도체 기판을 보호하는 버퍼층으로 동작할 수 있다. 상기 제1 절연층(216)은 실리콘 산화막일 수 있다.
제1 전극(218)은 차례로 적층된 Ti/Au으로 형성될 수 있다. 상기 Ti층은 접착층으로 동작하고, Au층은 전극으로 동작할 수 있다. 상기 제1 전극(218)의 상기 원호 섹션의 모서리에 배치되어 외부 배선과 전기적으로 연결될 수 있다. 상기 제1 전극은 음극일 수 있다. 상기 제1 전극과 상기 제2 전극은 PN 접합에 역방향 바이어스를 인가할 수 있다.
제1 비아(218a)는 상기 제1 전극(218)을 상기 제1 도핑 영역(214)과 전기적 연결을 위하여 상기 절연층(216)을 관통하여 상기 제1 전극(218)의 하부에 배치될 수 있다. 상기 제1 비아는 상기 제1 전극과 동시에 형성될 수 있다.
제2 전극(219)은 패드 영역과 라인 영역을 포함하고, 패드 영역은 외부 배선과 전기적으로 연결될 수 있다. 제2 전극(219)은 Ti/Au으로 형성될 수 있다. 상기 Ti층은 접착층으로 동작하고, Au층은 전극으로 동작할 수 있다. 상기 제2 전극은 양극일 수 있다. 또한, 라인 영역은 상기 가드링 영역(213)을 따라 배치되고, 외부 전원에 의한 전압을 상기 가드링 영역(213)에 인가할 수 있다. 제2 전극(219)은 상기 제1 전극(218)과 동시에 형성될 수 있다.
제2 비아(219a)는 상기 가드링 영역(213)을 따라 상기 절연층(216)을 관통하여 배치되고 상기 제2 전극과 상기 가드링 영역을 전기적으로 연결할 수 있다. 상기 제2 비아(219a)는 상기 제2 전극(219)과 동시에 형성될 수 있다.
무반사층(217)은 상기 절연층(216) 상에 배치될 수 있다. 상기 무반사층(217)은 차례로 적층된 실리콘 질화막/실리콘 산화막의 적층 구조일 수 있다. 상기 실리콘 질화막은 40nm 수준이고, 상기 실리콘 산화막은 20 nm 수준일 수 있다.
보조 절연층(215)은 상기 제1 도핑 영역(214)과 상기 가드링 영역(213) 사이에서 상기 반도체 기판(211)과 접촉하여 배치되고 상기 가드링 영역(213)을 감싸도록 배치될 수 있다. 상기 보조 절연층(215)의 두께는 상기 절연층(216)의 두께보다 크고, 상기 절연층(216) 및 상기 부반사층(217)은 상기 보조 절연층(215)을 덮도록 배치될 수 있다. 상기 보조 절연층(215)은 실리콘 산화막으로 충분한 두께를 가지고, 활성 영역의 외측에서 반도체를 보호할 수 있다. 예를 들어, 상기 보조 절연층(215) 상에 전기 배선이 지나가는 경우, 그 하부의 반도체 표면에 영향을 감소시킬 수 있다. 상기 보조 절연층(215)은 필드 산화막(field oxide)으로 동작할 수 있다.
도 8a 내지 도 8i는 본 발명의 일 실시예에 따른 포토다이오드를 제조하는 방법을 설명하는 도면들이다.
도 8a 내지 도 8i를 참조하면, 포토다이오드를 제조 방법은, 반도체 기판(211) 상에 보조 절연막을 형성하고 상기 보조 절연막을 패터닝하여 원호 섹션의 내측에 보조 절연막 패턴(215)을 형성하는 단계; 보조 절연막 패턴(215)이 형성된 반도체 기판(211) 상에 절연막(216)을 형성한 후 이온 주입하여 제2 도전형의 활성 영역(212), 상기 활성영역을 감싸는 제2 도전형의 가드링 영역(213), 상기 가드링 영역(213)을 감싸는 제1 도전형의 제1 도핑 영역(214)을 각각 형성하는 단계; 상기 반도체 기판(211) 상에 무반사층(217)을 형성하고, 상기 무반사층(217) 및 상기 절연층(216)을 패터닝하여 상기 제1 도핑영역(214)에 연결되는 제1 비아홀(218b) 및 상기 가드링 영역(213)에 연결되는 제2 비아홀(219b)을 형성하는 단계; 상기 제1 비아홀(218b) 및 상기 제2 비아홀(219b)을 채우도록 도전층을 증착하고 패터닝하여 제1 비아(218a), 제1 전극(218), 제2 비아(219a), 및 제2 전극(219)을 형성하는 단계; 상기 원호 섹션(10)을 따라 상기 반도체 기판(211)의 상부면을 이방석 식각을 하여 절단선(255)을 형성하는 단계; 및 상기 반도체 기판(211)의 상부면에 폴리머 필름(260)을 부착한 후 상기 반도체 기판(211)의 배면을 연마하는 단계;를 포함한다.
도 8a를 참조하면, 반도체 기판(211) 상에 보조 절연막을 형성하고 상기 보조 절연막을 패터닝하여 원호 섹션의 내측에 보조 절연막 패턴(215)을 형성한다. 상기 보조 절연막 패턴(215)은 실리콘 산화막이며, 상기 보조 절연막 패턴(215)의 두께는 0.1 um 내지 5 nm 일 수 있다. 상기 보조 절연막 패턴(215)은 활성 영역(212)과 주변 영역을 구분하는 필드옥사이드(field oxide)일 수 있다. 상기 보조 절연막 패턴(215)은 원호 섹션에서 일정한 간격을 가지고 상기 원호 섹션(10)을 따라 형성될 수 있다.
도 8b 내지 도 8d를 참조하면, 보조 절연막 패턴이 형성된 반도체 기판 상에 절연막을 형성한 후 이온 주입하여 제2 도전형의 활성 영역, 상기 활성영역을 감싸는 제2 도전형의 가드링 영역, 상기 가드링 영역을 감싸는 제1 도전형의 제1 도핑 영역을 각각 형성할 수 있다.
도 8b를 참조하면, 제1 포토레지스트 패턴(251)과 제2 불순물로 이온 주입 공정을 통하여 상기 제2 도전형의 가드링 영역(213)을 형성할 수 있다. 상기 제2 도전형은 P형일 수 있다. 이어서, 상기 제1 포토레지스터 패턴(251)을 제거할 수 있다. 가드링 영역(213)은 상기 활성 영역을 감싸도록 배치될 수 있다.
도 8c를 참조하면, 제2 포토레지스트 패턴(252)과 제1 불술물로 이온 주입 공정을 통하여 상기 제1 도핑 영역(214)을 형성할 수 있다. 상기 제1 도핑 영역(214)은 제1 불순물로 도핑되고, 상기 제1 불순물은 N형 불순물일 수 있다. 상기 제1 도핑 영역(214)은 상기 가드링 영역(213)을 감싸도록 배치되고 상기 가드링 영역(213)에서 일정한 간격으로 이격될 수 있다. 상기 가드링 영역(213)과 상기 제1 도핑 영역(214) 사이는 상기 반도체 기판의 제1 도전형의 저농도 영역 또는 진성 영역일 수 있다. 이어서, 상기 제2 포토레지스트 패턴(252)은 제거될 수 있다.
도 8d를 참조하면, 제3 포토레지스트 패턴(253)과 제2 불순물로 이온 주입 공정을 통하여 상기 활성 영역(212)을 형성할 수 있다. 상기 활성 영역(212)은 고농도의 제2 도전형으로 제2 불순물로 도핑되고, 상기 제2 도전형은 P형일 수 있다. 상기 활성 영역(212)과 그 하부의 반도체는 공핍 영역을 형성하고, 빛에 의하여 케리어를 생성하고, 상기 캐리어는 상기 제1 도핑 영역(214) 또는 가드링 영역(213)으로 이동할 수 있다. 이어서, 상기 제3 포토레지스트 패턴(253)은 제거된다.
도 8e를 참조하면, 상기 반도체 기판(211) 상에 무반사층(217)을 형성하고, 상기 무반사층(217) 및 상기 절연층(216)을 패터닝하여 상기 제1 도핑영역(214)에 연결되는 제1 비아홀(218b) 및 상기 가드링 영역(213)에 연결되는 제2 비아홀(219b)을 각각 형성한다.
상기 제1 비아홀(218b)은 상기 무반사층(217) 및 상기 절연층(216)을 관통하는 홀 형상일 수 있다. 상기 제1 비아홀(218b)은 원호 섹션의 모서리 부위에 배치될 수 있다. 상기 제2 비아홀(219b)은 상기 무반사층(217) 및 상기 절연층(216)을 관통하여 상기 가드링 영역(213)을 따라 연장되는 트렌치 형상일 수 있다.
도 8f를 참조하면, 상기 제1 비아홀(218b) 및 상기 제2 비아홀(219b)을 채우도록 도전층을 증착하고 패터닝하여 제1 비아(218a), 제1 전극(218), 제2 비아(219a), 및 제2 전극(219)을 형성한다. 제1 비아, 제1 전극, 제2 비아, 및 제2 전극는 리프트 오프 공정 또는 도전막을 증착하고 패터닝 공정에 의하여 형성될 수 있다. 제1 비아(218a), 제1 전극(218), 제2 비아(219a), 및 제2 전극(219)은 Ti/Au 의 적층 구조일 수 있다.
도 8g를 참조하면, 상기 원호 섹션(10)을 따라 상기 반도체 기판(211)의 상부면을 이방성 식각을 하여 절단선(255)을 형성할 수 있다. 절단선(255)은 포토레지스트 패턴(254)을 식각 마스크로 상기 반도체 기판을 수십 마이크로미터 이상의 깊이로 식각하여 형성될 수 있다. 절단선(255)은 상기 원호 섹션(10)을 형성하고, 상기 절단선(255)에 의하여 포토다이오드들은 추후 서로 분리된다. 상기 원호 섹션은 통상적인 다이싱 톱(Dicing Saw)으로 절단하기 어려우며, 또한 레이저 다이싱 기법으로 절단하기 어렵다. 따라서, 이방성 식각 방식이 사용된다.
도 8h를 참조하면, 상기 반도체 기판(211)의 상부면에 폴리머 필름(260)을 부착한 후 상기 반도체 기판(211)의 배면을 연마한다. 상기 연마는 화학 기계적 연마에 의하여 수행될 수 있다. 상기 폴리머 필름(260)은 폴리머 필름일 수 있다.
폴리머 필름(260)은 접착제를 통하여 상기 반도체 기판(211)의 상부면과 접착될 수 있다. 상기 접착제 또는 상기 폴리머 필름(260)은 연마 후 자외선에 의하여 접착력을 제거하여, 반도체 기판(211)과 폴리머 필름(260)을 분리한다.
도 8i를 참조하면, 상기 반도체 기판의 연마된 배면에 분리용 필름(262)을 부착한 후 상기 폴리머 필름(260)을 제거하고, 상기 분리용 필름(262)을 연장하여 소자 사이의 충돌을 방지한다.
상기 분리용 필름(262)은 배면 연마용 폴리머 필름 또는 블루 테이프일 수 있다. 상기 분리용 필름(262)은 연장시키어 포토다이오드 소자들을 서로 분리시키어, 픽업시 포토다이오드 소자들은 서로 충돌 방지될 수 있다.
본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.

Claims (7)

  1. 포토다이오드는 원호 섹션을 포함하고,
    상기 원호 섹션은:
    제1 곡률을 가진 내측 곡선부;
    제1 방향으로 이격되고 상기 내측 곡선부와 동일한 구조를 가진 외측 곡선부;
    상기 내측 곡선부의 일단에서 상기 외측 곡선부의 중심으로부터 반경 방향으로 연장되는 제1 반경부;
    상기 내측 곡선부의 타단에서 상기 외측 곡선부의 중심으로부터 반경 방향으로 연장되는 제2 반경부;
    상기 제1 반경부와 상기 외측 곡선부의 일단을 연결하는 제1 직선부; 및
    상기 제1 반경부와 상기 외측 곡선부의 타탄을 연결하는 제2 직선부를 포함하는 것을 특징으로 하는 포토다이오드.
  2. 제1 항에 있어서,
    상기 원호 섹션의 중심각은 90도 인 것을 특징으로 하는 포토다이오드.
  3. 제1 항에 있어서,
    원호 섹션의 외곽선을 따라 형성되고 반도체 기판에 제1 도전형으로 도핑된 제1 도핑 영역;
    상기 제1 도핑 영역의 안쪽에 형성되고 상기 제1 도전형과 다른 제2 도전형으로 도핑된 가드링 영역;
    상기 가드링 영역의 안쪽에 형성되고 상기 가드링 영역과 연결되고 제2 도전형으로 도핑된 활성 영역;
    상기 반도체 기판 상에 배치된 제1 절연층;
    상기 원호 섹션의 모서리에서 상기 제1 도핑 영역에 배치된 제1 전극;
    상기 제1 절연층을 관통하여 제1 전극과 상기 제1 도핑 영역을 연결하는 제1 비아;
    상기 가드링 영역을 따라 상기 가드링 영역 상에 배치된 제2 전극; 및
    상기 제1 절연층을 관통하여 상기 제2 전극과 상기 가드링 영역을 연결하는 제2 비아; 를 포함하는 것을 특징으로 하는 포토다이오드.
  4. 제1 항에 있어서,
    상기 절연층 상에 배치된 무반사층을 더 포함하고,
    상기 제1 도핑 영역과 상기 가드링 영역 사이에서 상기 반도체 기판과 접촉하여 배치되고 상기 가드링 영역을 감싸도록 배치되는 보조 절연층을 더 포함하고,
    상기 보조 절연층의 두께는 상기 절연층의 두께보다 크고,
    상기 절연층 및 상기 부반사층은 상기 보조 절연층을 덮도록 배치되는 것을 특징으로 하는 포토다이오드.
  5. 반도체 기판 상에 보조 절연막을 형성하고 상기 보조 절연막을 패터닝하여 원호 섹션의 내측에 보조 절연막 패턴을 형성하는 단계;
    보조 절연막 패턴이 형성된 반도체 기판 상에 절연막을 형성한 후 이온 주입하여 제2 도전형의 활성 영역, 상기 활성영역을 감싸는 제2 도전형의 가드링 영역, 상기 가드링 영역을 감싸는 제1 도전형의 제1 도핑 영역을 각각 형성하는 단계;
    상기 반도체 기판 상에 무반사층을 형성하고, 상기 무반사층 및 상기 절연층을 패터닝하여 상기 제1 도핑 영역에 연결되는 제1 비아홀 및 상기 가드링 영역에 연결되는 제2 비아홀을 형성하는 단계;
    상기 제1 비아홀 및 상기 제2 비아홀을 채우도록 도전층을 증착하고 패터닝하여 제1 비아, 제1 전극, 제2 비아, 및 제2 전극을 형성하는 단계;
    상기 원호 섹션을 따라 상기 반도체 기판의 상부면을 이방석 식각을 하여 절단선을 형성하는 단계; 및
    상기 반도체 기판의 상부면에 폴리머 필름을 부착한 후 상기 반도체 기판의 배면을 연마하는 단계;를 포함하는 것을 특징으로 하는 포토다이오드의 제조 방법.
  6. 제 5 항에 있어서,
    상기 반도체 기판의 연마된 배면에 분리용 필름을 부착한 후 상기 폴리머 필름을 제거하고, 상기 분리용 필름을 연장하여 소자 사이의 충돌을 방지하는 단계를 더 포함하는 것을 특징으로 하는 포토다이오드의 제조 방법.
  7. 제 5 항에 있어서,
    보조 절연막 패턴이 형성된 반도체 기판 상에 절연막을 형성한 후 이온 주입하여 활성 영역, 상기 활성영역을 감싸는 가드링 영역, 상기 가드링 영역을 감싸는 제1 도핑 영역을 각각 형성하는 단계는:
    제1 포토레지스트 패턴과 제2 불순물로 이온 주입 공정을 통하여 상기 가드링 영역을 형성하는 단계;
    제2 포토레지스트 패턴과 제1 불술물로 이온 주입 공정을 통하여 상기 제1 도핑 영역을 형성하는 단계; 및
    제3 포토레지스트 패턴과 제2 불순물로 이온 주입 공정을 통하여 상기 활성 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 포토다이오드의 제조 방법.
PCT/KR2022/007671 2021-06-09 2022-05-30 포토다이오드 및 그 제조 방법 Ceased WO2022260331A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0074584 2021-06-09
KR1020210074584A KR102640615B1 (ko) 2021-06-09 2021-06-09 포토다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
WO2022260331A1 true WO2022260331A1 (ko) 2022-12-15

Family

ID=84426120

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/007671 Ceased WO2022260331A1 (ko) 2021-06-09 2022-05-30 포토다이오드 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR102640615B1 (ko)
WO (1) WO2022260331A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116387394A (zh) * 2023-06-05 2023-07-04 苏州焜原光电有限公司 光敏元环形分布双波段超晶格探测器芯片组件及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070004900A (ko) * 2004-04-05 2007-01-09 닛본 덴끼 가부시끼가이샤 포토 다이오드와 그 제조 방법
KR20110100927A (ko) * 2010-03-05 2011-09-15 삼성전자주식회사 포토다이오드 및 이의 제조 방법, 이를 이용한 광전 소자
KR20140019984A (ko) * 2012-08-07 2014-02-18 한국전자통신연구원 가드링 구조를 갖는 아발란치 포토다이오드 및 그 제조 방법
US20160079300A1 (en) * 2009-02-10 2016-03-17 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
KR20160050574A (ko) * 2014-10-30 2016-05-11 한국과학기술연구원 포토다이오드 및 포토다이오드 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102413976B (zh) * 2009-06-16 2014-05-07 株式会社钨钛合金 切削用刀片和端面铣刀
IL224910A0 (en) * 2012-02-28 2013-07-31 Johnson & Johnson Vision Care A method for arranging ring parts on a board for functional layers of @עדשות@עיניות

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070004900A (ko) * 2004-04-05 2007-01-09 닛본 덴끼 가부시끼가이샤 포토 다이오드와 그 제조 방법
US20160079300A1 (en) * 2009-02-10 2016-03-17 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
KR20110100927A (ko) * 2010-03-05 2011-09-15 삼성전자주식회사 포토다이오드 및 이의 제조 방법, 이를 이용한 광전 소자
KR20140019984A (ko) * 2012-08-07 2014-02-18 한국전자통신연구원 가드링 구조를 갖는 아발란치 포토다이오드 및 그 제조 방법
KR20160050574A (ko) * 2014-10-30 2016-05-11 한국과학기술연구원 포토다이오드 및 포토다이오드 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116387394A (zh) * 2023-06-05 2023-07-04 苏州焜原光电有限公司 光敏元环形分布双波段超晶格探测器芯片组件及制备方法
CN116387394B (zh) * 2023-06-05 2023-08-18 苏州焜原光电有限公司 光敏元环形分布双波段超晶格探测器芯片组件及制备方法

Also Published As

Publication number Publication date
KR102640615B1 (ko) 2024-02-27
KR20220165935A (ko) 2022-12-16

Similar Documents

Publication Publication Date Title
EP1840967B1 (en) Photodiode array
US8871557B2 (en) Photomultiplier and manufacturing method thereof
CN102576716B (zh) 颜色最佳化图像传感器
US20170365636A1 (en) Multiband optoelectronic device for colorimetric applications and related manufacturing process
JP2004511106A (ja) 半導体装置およびその製造方法
US11335823B2 (en) Silicon carbide ultraviolet light photodetector
CN110277414A (zh) 受光装置及受光装置的制造方法
KR20180007493A (ko) 이미지 센서 제조 방법
WO2021131759A1 (ja) 半導体光検出素子
WO2017112821A1 (en) Tilted photodetector cell
WO2021131758A1 (ja) 半導体光検出素子
US5223919A (en) Photosensitive device suitable for high voltage operation
JP4077063B2 (ja) ＢｉＣＭＯＳ内蔵受光半導体装置
CN114613793A (zh) 半导体结构
KR102640615B1 (ko) 포토다이오드 및 그 제조 방법
US8043927B2 (en) Method of manufacturing a CMOS image sensor
CN113380905B (zh) 一种硅基光探测器以及制备方法、电子设备
CN115084305A (zh) 一种硅基短波近红外单光子雪崩二极管及其制作方法
JP2024127279A (ja) 光検出装置
CN110611000A (zh) 一种背入式雪崩光电探测器芯片及其制作方法
CN114242802A (zh) 一种背照式光电探测器及其阵列
EP0280368B1 (en) A photosensitive device
US20260129992A1 (en) Light detection element and method for manufacturing light detection element
US20260130005A1 (en) Light detection element
US20260129997A1 (en) Light detection element

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22820459

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22820459

Country of ref document: EP

Kind code of ref document: A1