KR102640615B1 - 포토다이오드 및 그 제조 방법 - Google Patents

포토다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR102640615B1
KR102640615B1 KR1020210074584A KR20210074584A KR102640615B1 KR 102640615 B1 KR102640615 B1 KR 102640615B1 KR 1020210074584 A KR1020210074584 A KR 1020210074584A KR 20210074584 A KR20210074584 A KR 20210074584A KR 102640615 B1 KR102640615 B1 KR 102640615B1
Authority
KR
South Korea
Prior art keywords
guard ring
region
semiconductor substrate
photodiode
curved portion
Prior art date
Application number
KR1020210074584A
Other languages
English (en)
Other versions
KR20220165935A (ko
Inventor
박종철
김태현
노길선
강일석
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020210074584A priority Critical patent/KR102640615B1/ko
Priority to PCT/KR2022/007671 priority patent/WO2022260331A1/ko
Publication of KR20220165935A publication Critical patent/KR20220165935A/ko
Application granted granted Critical
Publication of KR102640615B1 publication Critical patent/KR102640615B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명의 일 실시에에 따른 포토다이오드는 원호 섹션을 포함하고, 상기 원호 섹션은, 제1 곡률을 가진 내측 곡선부; 제1 방향으로 이격되고 상기 내측 곡선부와 동일한 구조를 가진 외측 곡선부; 상기 내측 곡선부의 일단에서 상기 외측 곡선부의 중심으로부터 반경 방향으로 연장되는 제1 반경부; 상기 내측 곡선부의 타단에서 상기 외측 곡선부의 중심으로부터 반경 방향으로 연장되는 제2 반경부; 상기 제1 반경부와 상기 외측 곡선부의 일단을 연결하는 제1 직선부; 및 상기 제1 반경부와 상기 외측 곡선부의 타탄을 연결하는 제2 직선부를 포함한다.

Description

포토다이오드 및 그 제조 방법{The Photodiode And The Fabrication Method Of The Same}
본 발명은 포토다이오드에 관한 것으로, 더 구체적으로, 원호 섹션을 가지는 포토다이오드에 관한 것이다.
포토다이오드는 광을 전기신호로 변환하는 소자이다. 포토다이오드는 휴대폰, 스마트 워치, 생체 센서 등 다양한 제품에 탑재된다.
그러나, 포토다이오드는 통상적으로 사각형 구조의 일정한 향상을 가지고 있어 링 형태와 같은 형태를 제적하기 어렵다.
링 형태의 포토다이오드는 포토다이오드의 제작시 사용하지 않는 원형 영역을 구비한다. 또한, 링 형태의 포토다이오드는 기판 상에 매트릭스 형태 또는 육각 배열을 가지는 경우에도 사용하지 않는 기판 영역을 구비한다.
링 형태의 포토다이오드는 반도체 기판에서 소자들을 분리하기 위하여 통상적인 다이싱 톱이나 레이저 다이싱 기술을 사용하기 어렵다.
본 발명의 해결하고자 하는 일 기술적 과제는 링 형태의 포토다이오드를 복수의 원호 섹션으로 분리하고, 원호 섹션의 내측 곡률 반경과 원호 섹션의 외측 곡률 반경을 동일하게 하여 기판의 사용면적을 극대화한 포토다이오드를 제공한다.
본 발명의 해결하고자 하는 일 기술적 과제는 원호 섹션 형태의 포토다이오드의 제조 방법을 제공하는 것이다.
본 발명의 일 실시에에 따른 포토다이오드는 원호 섹션을 포함하고, 상기 원호 섹션은, 제1 곡률을 가진 내측 곡선부; 제1 방향으로 이격되고 상기 내측 곡선부와 동일한 구조를 가진 외측 곡선부; 상기 내측 곡선부의 일단에서 상기 외측 곡선부의 중심으로부터 반경 방향으로 연장되는 제1 반경부; 상기 내측 곡선부의 타단에서 상기 외측 곡선부의 중심으로부터 반경 방향으로 연장되는 제2 반경부; 상기 제1 반경부와 상기 외측 곡선부의 일단을 연결하는 제1 직선부; 및 상기 제1 반경부와 상기 외측 곡선부의 타탄을 연결하는 제2 직선부를 포함한다.
본 발명의 일 실시예에 있어서, 상기 원호 섹션의 중심각은 90도 일 수 있다.
본 발명의 일 실시예에 있어서, 원호 섹션의 외곽선을 따라 형성되고 반도체 기판에 제1 도전형으로 도핑된 제1 도핑 영역; 상기 제1 도핑 영역의 안쪽에 형성되고 상기 제1 도전형과 다른 제2 도전형으로 도핑된 가드링 영역; 상기 가드링 영역의 안쪽에 형성되고 상기 가드링 영역과 연결되고 제2 도전형으로 도핑된 활성 영역; 상기 반도체 기판 상에 배치된 제1 절연층; 상기 원호 섹션의 모서리에서 상기 제1 도핑 영역에 배치된 제1 전극; 상기 제1 절연층을 관통하여 제1 전극과 상기 제1 도핑 영역을 연결하는 제1 비아; 상기 가드링 영역을 따라 상기 가드링 영역 상에 배치된 제2 전극; 및 상기 제1 절연층을 관통하여 상기 제2 전극과 상기 가드링 영역을 연결하는 제2 비아; 를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연층 상에 배치된 무반사층을 더 포함하고, 상기 제1 도핑 영역과 상기 가드링 영역 사이에서 상기 반도체 기판과 접촉하여 배치되고 상기 가드링 영역을 감싸도록 배치되는 보조 절연층을 더 포함하고, 상기 보조 절연층의 두께는 상기 절연층의 두께보다 크고, 상기 절연층 및 상기 부반사층은 상기 보조 절연층을 덮도록 배치될 수 있다.
본 발명의 일 실시예에 따른 포토다이오드의 제조 방법은, 반도체 기판 상에 보조 절연막을 형성하고 상기 보조 절연막을 패터닝하여 원호 섹션의 내측에 보조 절연막 패턴을 형성하는 단계; 보조 절연막 패턴이 형성된 반도체 기판 상에 절연막을 형성한 후 이온 주입하여 제2 도전형의 활성 영역, 상기 활성영역을 감싸는 제2 도전형의 가드링 영역, 상기 가드링 영역을 감싸는 제1 도전형의 제1 도핑 영역을 각각 형성하는 단계; 상기 반도체 기판 상에 무반사층을 형성하고, 상기 무반사층 및 상기 절연층을 패터닝하여 상기 제1 도핑 영역에 연결되는 제1 비아홀 및 상기 가드링 영역에 연결되는 제2 비아홀을 형성하는 단계; 상기 제1 비아홀 및 상기 제2 비아홀을 채우도록 도전층을 증착하고 패터닝하여 제1 비아, 제1 전극, 제2 비아, 및 제2 전극을 형성하는 단계; 상기 원호 섹션을 따라 상기 반도체 기판의 상부면을 이방석 식각을 하여 절단선을 형성하는 단계; 및 상기 반도체 기판의 상부면에 폴리머 필름을 부착한 후 상기 반도체 기판의 배면을 연마하는 단계;를 포함한다.
본 발명의 일 실시예에 있어서, 상기 반도체 기판의 연마된 배면에 분리용 필름을 부착한 후 상기 폴리머 필름을 제거하고, 상기 분리용 필름을 연장하여 소자 사이의 충돌을 방지하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 보조 절연막 패턴이 형성된 반도체 기판 상에 절연막을 형성한 후 이온 주입하여 활성 영역, 상기 활성영역을 감싸는 가드링 영역, 상기 가드링 영역을 감싸는 제1 도핑 영역을 각각 형성하는 단계는, 제1 포토레지스트 패턴과 제2 불순물로 이온 주입 공정을 통하여 상기 가드링 영역을 형성하는 단계; 제2 포토레지스트 패턴과 제1 불술물로 이온 주입 공정을 통하여 상기 제1 도핑 영역을 형성하는 단계; 및 제3 포토레지스트 패턴과 제2 불순물로 이온 주입 공정을 통하여 상기 활성 영역을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 원호 섹션을 가지는 포토다이오드들은 링 형상으로 조합하여 넓은 영역에서 대칭적인 광 감지 효율을 제공할 수 있다.
본 발명의 일 실시예에 따른 포토다이오드의 제조 방법은 원호 섹션과 같은 곡선 부위를 이용하여 낭비되는 면적없이 최대의 집적도를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 4 개의 포토다이오드를 배열하여 링 형태를 제공하는 광센서의 평면도이다.
도 2는 도 1의 포토다이오드의 형상을 위하여 곡률 반경을 설명하는 평면도이다.
도 3은 하나의 포토다이오드의 형상을 설명하는 평면도이다.
도 4는 본 발명의 일 실시예에 따른 포토다이오드들이 절단되기 전에 반도체 기판에 배열된 형태를 나타낸다.
도 5는 본 발명의 다른 실시예에 따른 포토다이오드들이 배열된 광학 센서를 설명하는 도면이다.
도 6은 본 발명의 일 실시예에 따른 포토다이오드를 설명하는 평면도이다.
도 7은 도 6의 A-A' 선을 따라 자른 단면도이다.
도 8a 내지 도 8i는 본 발명의 일 실시예에 따른 포토다이오드를 제조하는 방법을 설명하는 도면들이다.
스마트 워치는 PPG(PhotoPlethysmoGraphy) 센서를 이용하여 맥파 신호를 검출할 수 있다. PPG 센서는 광을 생체에 주입한 후 반사되어 나오는 반사광을 관측한다. PPG 센서에 사용되는 포토다이오드는 원호 섹션의 형태를 가진 포토다이오드가 적용될 수 있다. 이에 따라, 상기 포토다이오드는 많은 반사광을 감지하고 넓은 영역에 대하여 반사광을 수집하여 안정적인 생체 신호 계측을 수행할 수 있다.
본 발명의 일 실시예에 따른 원호 섹션을 가진 포토다이오드는 제작시 낭비되는 면적을 제거하여 경제적인 포토다이오드를 제작할 수 있다. 또한, 원호 섹션의 포토다이오들은 링 형태로 배열되어 많은 광 신호를 수집할 수 있다.
본 발명의 일 실시예에 따른 원호 섹션을 가진 포토다이오드들은 서로 결합하여 실질적으로 원형의 링 형상과 동일하여 광센서의 대칭성을 제공하고 공간 활용을 극대화할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 구성요소는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 4 개의 포토다이오드를 배열하여 링 형태를 제공하는 광센서의 평면도이다.
도 2는 도 1의 포토다이오드의 형상을 위하여 곡률 반경을 설명하는 평면도이다.
도 3은 하나의 포토다이오드의 형상을 설명하는 평면도이다.
도 1 내지 도 3을 참조하면, 광학 센서(100)는 링 형상을 이루도록 4개의 포토다이오드(110a~110d)를 포함한다. 4개의 포토다이오드(110a~110d)는 링형상을 이루도록 서로 연속적으로 연결되도록 배열된다. 즉, 4 개의 포토다이오드는 링의 중심을 기준으로 제1 내지 제4 사분면에 일정한 반경을 가진 원주 상에 배치될 수 있다.
포토다이오드(110a)는 원호 섹션(10)을 포함한다. 상기 원호 섹션은, 제1 곡률(R1)을 가진 내측 곡선부(111); 제1 방향(x축 방향)으로 이격되고 상기 내측 곡선부(111)와 동일한 구조를 가진 외측 곡선부(112); 상기 내측 곡선부(111)의 일단에서 상기 외측 곡선부(112)의 중심(C)으로부터 반경 방향으로 연장되는 제1 반경부(113); 상기 내측 곡선부(111)의 타단에서 상기 외측 곡선부(112)의 중심(C)으로부터 반경 방향으로 연장되는 제2 반경부(114); 상기 제1 반경부(113)와 상기 외측 곡선부(112)의 일단을 연결하는 제1 직선부(115); 및 상기 제1 반경부(113)와 상기 외측 곡선부(115)의 타탄을 연결하는 제2 직선부(116)를 포함하는 것을 특징으로 한다.
상기 원호 섹션의 중심각은 90도일 수 있다. 구체적으로, 상기 외측 곡선부(112)의 중심(C)을 기준으로, 상기 제1 반경부(113)와 상기 제2 반경부 사이의 각은 90도일 수 있다. 이에 따라, 링형태의 광센서(100)의 외측 곡선은 실질적으로 상기 제1 반경의 원둘레를 형성한다.
광학 센서(100)는 4개의 포토다이오드를 조합하여 링 형태를 제공한다. PPG 센서에서, 광원은 상기 광학 센서의 중심에 배치되고, 광원이 제공한 빛은 피부에서 반사되어 상기 광학 센서에서 감지될 수 있다. 이에 따라, 상기 광센서는 대칭성을 확보하고 넓은 영역에서 광신호를 획득할 수 있다.
도 4는 본 발명의 일 실시예에 따른 포토다이오드들이 절단되기 전에 반도체 기판에 배열된 형태를 나타낸다.
도 4를 참조하면, 반도체 기판(211)은 실리콘 기판이고, 상기 실리콘 기판(211) 상에 복수의 포토다이오드들(110)이 서로 연속적으로 배열된다. 이웃한 포토다이오드들(110)은 빈공간없이 연속적으로 배열된다. 따라서, 낭비되는 공간이 없다.
도 5는 본 발명의 다른 실시예에 따른 포토다이오드들이 배열된 광학 센서를 설명하는 도면이다.
도 5를 참조하면, 4개의 포토다이오드들(110a~110d)이 중심을 기준으로 제2 반경(R2)의 원주 상에 배열된다. 상기 제2 반경(R2)은 포토다이오드의 원호 섹션의 제1 반경(R1)보다 크다. 이에 따라, 포토다이오드들(110a~110d)은 서로 이격되어 배치된다. 광학 센서(110)의 중심에는 발광 소자(130)가 배치된다.
도 6은 본 발명의 일 실시예에 따른 포토다이오드를 설명하는 평면도이다.
도 7은 도 6의 A-A' 선을 따라 자른 단면도이다.
도 6 및 도 7을 참조하면, 포토다이오드(110)는, 원호 섹션(10)의 외곽선을 따라 형성되고 반도체 기판(211)에 제1 도전형으로 도핑된 제1 도핑 영역(214); 상기 제1 도핑 영역(214)의 안쪽에 형성되고 상기 제1 도전형과 다른 제2 도전형으로 도핑된 가드링 영역(213); 상기 가드링 영역(213)의 안쪽에 형성되고 상기 가드링 영역(213)과 연결되고 제2 도전형으로 도핑된 활성 영역(212); 상기 반도체 기판(211) 상에 배치된 제1 절연층(216); 및 상기 원호 섹션의 모서리에서 상기 제1 도핑 영역(214)에 배치된 제1 전극(218); 상기 제1 절연층(216)을 관통하여 제1 전극(218)과 상기 제1 도핑 영역(214)을 연결하는 제1 비아(218a); 상기 가드링 영역(214)을 따라 상기 가드링 영역(214) 상에 배치된 제2 전극(219); 및 상기 제1 절연층(216)을 관통하여 상기 제2 전극(219)과 상기 가드링 영역(213)을 연결하는 제2 비아(219b); 를 포함한다.
상기 반도체 기판(211)은 제1 도전형으로 도핑될 수 있다. 상기 제1 도전형은 N형 불순물로 저농도로 도핑되어 형성될 수 있다. N형 불순물은 인(P) 또는 비소(As)일 수 있다.
제1 도핑 영역(214)은 제1 도전형으로 고농도 도핑될 수 있다. 상기 제1 도핑 영역은 상기 원호 섹션의 최외곽 테두리를 형성할 수 있다. 상기 제1 도핑 영역의 깊이는 3um 수준일 수 있다.
가드링 영역(213)은 상기 제1 도핑 영역(214)과 이격되어 배치될 수 있다. 상기 가드링 영역(213)은 제2 도전형으로 고농도 도핑될 수 있다. 상기 제2 도전형은 P 형 불순물로 도핑되어 형성될 수 있다. P 형 불순물은 붕소(B), Ga, In일 수 있다. 상기 가드링 영역(213)은 상기 활성 영역(212)을 감싸도록 배치된다. 상기 가드링 영역(213)의 깊이는 3um 수준일 수 있다.
활성 영역(212)은 제2 도전형이고, 활성 영역(212)의 깊이는 상기 가드링 영역(213)의 깊이보다 작을 수 있다. 상기 활성 영역(212)의 도핑 농도는 상기 가드링 영역(213)의 도핑농도보다 클 수 있다. 상기 활성 영역(212)을 도핑하는 경우, 상기 가드링 영역(213)에도 동시에 도핑될 수 있다. 상기 활성 영역과 그 하부의 반도체 기판은 공핍영역을 형성할 수 있다. 광은 상기 공핍 영역에 캐리어를 형성할 수 있다.
제1 절연층(216)은 불순물의 이온 주입시 반도체 기판을 보호하는 버퍼층으로 동작할 수 있다. 상기 제1 절연층(216)은 실리콘 산화막일 수 있다.
제1 전극(218)은 차례로 적층된 Ti/Au으로 형성될 수 있다. 상기 Ti층은 접착층으로 동작하고, Au층은 전극으로 동작할 수 있다. 상기 제1 전극(218)의 상기 원호 섹션의 모서리에 배치되어 외부 배선과 전기적으로 연결될 수 있다. 상기 제1 전극은 음극일 수 있다. 상기 제1 전극과 상기 제2 전극은 PN 접합에 역방향 바이어스를 인가할 수 있다.
제1 비아(218a)는 상기 제1 전극(218)을 상기 제1 도핑 영역(214)과 전기적 연결을 위하여 상기 절연층(216)을 관통하여 상기 제1 전극(218)의 하부에 배치될 수 있다. 상기 제1 비아는 상기 제1 전극과 동시에 형성될 수 있다.
제2 전극(219)은 패드 영역과 라인 영역을 포함하고, 패드 영역은 외부 배선과 전기적으로 연결될 수 있다. 제2 전극(219)은 Ti/Au으로 형성될 수 있다. 상기 Ti층은 접착층으로 동작하고, Au층은 전극으로 동작할 수 있다. 상기 제2 전극은 양극일 수 있다. 또한, 라인 영역은 상기 가드링 영역(213)을 따라 배치되고, 외부 전원에 의한 전압을 상기 가드링 영역(213)에 인가할 수 있다. 제2 전극(219)은 상기 제1 전극(218)과 동시에 형성될 수 있다.
제2 비아(219a)는 상기 가드링 영역(213)을 따라 상기 절연층(216)을 관통하여 배치되고 상기 제2 전극과 상기 가드링 영역을 전기적으로 연결할 수 있다. 상기 제2 비아(219a)는 상기 제2 전극(219)과 동시에 형성될 수 있다.
무반사층(217)은 상기 절연층(216) 상에 배치될 수 있다. 상기 무반사층(217)은 차례로 적층된 실리콘 질화막/실리콘 산화막의 적층 구조일 수 있다. 상기 실리콘 질화막은 40nm 수준이고, 상기 실리콘 산화막은 20 nm 수준일 수 있다.
보조 절연층(215)은 상기 제1 도핑 영역(214)과 상기 가드링 영역(213) 사이에서 상기 반도체 기판(211)과 접촉하여 배치되고 상기 가드링 영역(213)을 감싸도록 배치될 수 있다. 상기 보조 절연층(215)의 두께는 상기 절연층(216)의 두께보다 크고, 상기 절연층(216) 및 상기 부반사층(217)은 상기 보조 절연층(215)을 덮도록 배치될 수 있다. 상기 보조 절연층(215)은 실리콘 산화막으로 충분한 두께를 가지고, 활성 영역의 외측에서 반도체를 보호할 수 있다. 예를 들어, 상기 보조 절연층(215) 상에 전기 배선이 지나가는 경우, 그 하부의 반도체 표면에 영향을 감소시킬 수 있다. 상기 보조 절연층(215)은 필드 산화막(field oxide)으로 동작할 수 있다.
도 8a 내지 도 8i는 본 발명의 일 실시예에 따른 포토다이오드를 제조하는 방법을 설명하는 도면들이다.
도 8a 내지 도 8i를 참조하면, 포토다이오드를 제조 방법은, 반도체 기판(211) 상에 보조 절연막을 형성하고 상기 보조 절연막을 패터닝하여 원호 섹션의 내측에 보조 절연막 패턴(215)을 형성하는 단계; 보조 절연막 패턴(215)이 형성된 반도체 기판(211) 상에 절연막(216)을 형성한 후 이온 주입하여 제2 도전형의 활성 영역(212), 상기 활성영역을 감싸는 제2 도전형의 가드링 영역(213), 상기 가드링 영역(213)을 감싸는 제1 도전형의 제1 도핑 영역(214)을 각각 형성하는 단계; 상기 반도체 기판(211) 상에 무반사층(217)을 형성하고, 상기 무반사층(217) 및 상기 절연층(216)을 패터닝하여 상기 제1 도핑영역(214)에 연결되는 제1 비아홀(218b) 및 상기 가드링 영역(213)에 연결되는 제2 비아홀(219b)을 형성하는 단계; 상기 제1 비아홀(218b) 및 상기 제2 비아홀(219b)을 채우도록 도전층을 증착하고 패터닝하여 제1 비아(218a), 제1 전극(218), 제2 비아(219a), 및 제2 전극(219)을 형성하는 단계; 상기 원호 섹션(10)을 따라 상기 반도체 기판(211)의 상부면을 이방석 식각을 하여 절단선(255)을 형성하는 단계; 및 상기 반도체 기판(211)의 상부면에 폴리머 필름(260)을 부착한 후 상기 반도체 기판(211)의 배면을 연마하는 단계;를 포함한다.
도 8a를 참조하면, 반도체 기판(211) 상에 보조 절연막을 형성하고 상기 보조 절연막을 패터닝하여 원호 섹션의 내측에 보조 절연막 패턴(215)을 형성한다. 상기 보조 절연막 패턴(215)은 실리콘 산화막이며, 상기 보조 절연막 패턴(215)의 두께는 0.1 um 내지 5 nm 일 수 있다. 상기 보조 절연막 패턴(215)은 활성 영역(212)과 주변 영역을 구분하는 필드옥사이드(field oxide)일 수 있다. 상기 보조 절연막 패턴(215)은 원호 섹션에서 일정한 간격을 가지고 상기 원호 섹션(10)을 따라 형성될 수 있다.
도 8b 내지 도 8d를 참조하면, 보조 절연막 패턴이 형성된 반도체 기판 상에 절연막을 형성한 후 이온 주입하여 제2 도전형의 활성 영역, 상기 활성영역을 감싸는 제2 도전형의 가드링 영역, 상기 가드링 영역을 감싸는 제1 도전형의 제1 도핑 영역을 각각 형성할 수 있다.
도 8b를 참조하면, 제1 포토레지스트 패턴(251)과 제2 불순물로 이온 주입 공정을 통하여 상기 제2 도전형의 가드링 영역(213)을 형성할 수 있다. 상기 제2 도전형은 P형일 수 있다. 이어서, 상기 제1 포토레지스터 패턴(251)을 제거할 수 있다. 가드링 영역(213)은 상기 활성 영역을 감싸도록 배치될 수 있다.
도 8c를 참조하면, 제2 포토레지스트 패턴(252)과 제1 불술물로 이온 주입 공정을 통하여 상기 제1 도핑 영역(214)을 형성할 수 있다. 상기 제1 도핑 영역(214)은 제1 불순물로 도핑되고, 상기 제1 불순물은 N형 불순물일 수 있다. 상기 제1 도핑 영역(214)은 상기 가드링 영역(213)을 감싸도록 배치되고 상기 가드링 영역(213)에서 일정한 간격으로 이격될 수 있다. 상기 가드링 영역(213)과 상기 제1 도핑 영역(214) 사이는 상기 반도체 기판의 제1 도전형의 저농도 영역 또는 진성 영역일 수 있다. 이어서, 상기 제2 포토레지스트 패턴(252)은 제거될 수 있다.
도 8d를 참조하면, 제3 포토레지스트 패턴(253)과 제2 불순물로 이온 주입 공정을 통하여 상기 활성 영역(212)을 형성할 수 있다. 상기 활성 영역(212)은 고농도의 제2 도전형으로 제2 불순물로 도핑되고, 상기 제2 도전형은 P형일 수 있다. 상기 활성 영역(212)과 그 하부의 반도체는 공핍 영역을 형성하고, 빛에 의하여 케리어를 생성하고, 상기 캐리어는 상기 제1 도핑 영역(214) 또는 가드링 영역(213)으로 이동할 수 있다. 이어서, 상기 제3 포토레지스트 패턴(253)은 제거된다.
도 8e를 참조하면, 상기 반도체 기판(211) 상에 무반사층(217)을 형성하고, 상기 무반사층(217) 및 상기 절연층(216)을 패터닝하여 상기 제1 도핑영역(214)에 연결되는 제1 비아홀(218b) 및 상기 가드링 영역(213)에 연결되는 제2 비아홀(219b)을 각각 형성한다.
상기 제1 비아홀(218b)은 상기 무반사층(217) 및 상기 절연층(216)을 관통하는 홀 형상일 수 있다. 상기 제1 비아홀(218b)은 원호 섹션의 모서리 부위에 배치될 수 있다. 상기 제2 비아홀(219b)은 상기 무반사층(217) 및 상기 절연층(216)을 관통하여 상기 가드링 영역(213)을 따라 연장되는 트렌치 형상일 수 있다.
도 8f를 참조하면, 상기 제1 비아홀(218b) 및 상기 제2 비아홀(219b)을 채우도록 도전층을 증착하고 패터닝하여 제1 비아(218a), 제1 전극(218), 제2 비아(219a), 및 제2 전극(219)을 형성한다. 제1 비아, 제1 전극, 제2 비아, 및 제2 전극는 리프트 오프 공정 또는 도전막을 증착하고 패터닝 공정에 의하여 형성될 수 있다. 제1 비아(218a), 제1 전극(218), 제2 비아(219a), 및 제2 전극(219)은 Ti/Au 의 적층 구조일 수 있다.
도 8g를 참조하면, 상기 원호 섹션(10)을 따라 상기 반도체 기판(211)의 상부면을 이방성 식각을 하여 절단선(255)을 형성할 수 있다. 절단선(255)은 포토레지스트 패턴(254)을 식각 마스크로 상기 반도체 기판을 수십 마이크로미터 이상의 깊이로 식각하여 형성될 수 있다. 절단선(255)은 상기 원호 섹션(10)을 형성하고, 상기 절단선(255)에 의하여 포토다이오드들은 추후 서로 분리된다. 상기 원호 섹션은 통상적인 다이싱 톱(Dicing Saw)으로 절단하기 어려우며, 또한 레이저 다이싱 기법으로 절단하기 어렵다. 따라서, 이방성 식각 방식이 사용된다.
도 8h를 참조하면, 상기 반도체 기판(211)의 상부면에 폴리머 필름(260)을 부착한 후 상기 반도체 기판(211)의 배면을 연마한다. 상기 연마는 화학 기계적 연마에 의하여 수행될 수 있다. 상기 폴리머 필름(260)은 폴리머 필름일 수 있다.
폴리머 필름(260)은 접착제를 통하여 상기 반도체 기판(211)의 상부면과 접착될 수 있다. 상기 접착제 또는 상기 폴리머 필름(260)은 연마 후 자외선에 의하여 접착력을 제거하여, 반도체 기판(211)과 폴리머 필름(260)을 분리한다.
도 8i를 참조하면, 상기 반도체 기판의 연마된 배면에 분리용 필름(262)을 부착한 후 상기 폴리머 필름(260)을 제거하고, 상기 분리용 필름(262)을 연장하여 소자 사이의 충돌을 방지한다.
상기 분리용 필름(262)은 배면 연마용 폴리머 필름 또는 블루 테이프일 수 있다. 상기 분리용 필름(262)은 연장시키어 포토다이오드 소자들을 서로 분리시키어, 픽업시 포토다이오드 소자들은 서로 충돌 방지될 수 있다.
본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.
원호 섹션: 10
내측 곡선부: 111
외측 곡선부: 112
제1 반경부: 113
제2 반경부: 114
제1 직선부: 115
제2 직선부: 116

Claims (7)

  1. 포토다이오드는 원호 섹션을 포함하고,
    상기 원호 섹션은:
    제1 곡률을 가진 내측 곡선부;
    제1 방향으로 이격되고 상기 내측 곡선부와 동일한 구조를 가진 외측 곡선부;
    상기 내측 곡선부의 일단에서 상기 외측 곡선부의 중심으로부터 반경 방향으로 연장되는 제1 반경부;
    상기 내측 곡선부의 타단에서 상기 외측 곡선부의 중심으로부터 반경 방향으로 연장되는 제2 반경부;
    상기 제1 반경부의 일단과 상기 외측 곡선부의 일단을 연결하는 제1 직선부; 및
    상기 제2 반경부의 일단과 상기 외측 곡선부의 타단을 연결하는 제2 직선부를 포함하는 것을 특징으로 하는 포토다이오드.
  2. 제1 항에 있어서,
    상기 원호 섹션의 중심각은 90도 인 것을 특징으로 하는 포토다이오드.
  3. 제1 항에 있어서,
    원호 섹션의 외곽선을 따라 형성되고 반도체 기판에 제1 도전형으로 도핑된 제1 도핑 영역;
    상기 제1 도핑 영역의 안쪽에 형성되고 상기 제1 도전형과 다른 제2 도전형으로 도핑된 가드링 영역;
    상기 가드링 영역의 안쪽에 형성되고 상기 가드링 영역과 연결되고 제2 도전형으로 도핑된 활성 영역;
    상기 반도체 기판 상에 배치된 제1 절연층;
    상기 원호 섹션의 모서리에서 상기 제1 도핑 영역에 배치된 제1 전극;
    상기 제1 절연층을 관통하여 제1 전극과 상기 제1 도핑 영역을 연결하는 제1 비아;
    상기 가드링 영역을 따라 상기 가드링 영역 상에 배치된 제2 전극; 및
    상기 제1 절연층을 관통하여 상기 제2 전극과 상기 가드링 영역을 연결하는 제2 비아; 를 포함하는 것을 특징으로 하는 포토다이오드.
  4. 제 3 항에 있어서,
    상기 제1 절연층 상에 배치된 무반사층을 더 포함하고,
    상기 제1 도핑 영역과 상기 가드링 영역 사이에서 상기 반도체 기판과 접촉하여 배치되고 상기 가드링 영역을 감싸도록 배치되는 보조 절연층을 더 포함하고,
    상기 보조 절연층의 두께는 상기 제1 절연층의 두께보다 크고,
    상기 제1 절연층 및 상기 무반사층은 상기 보조 절연층을 덮도록 배치되는 것을 특징으로 하는 포토다이오드.
  5. 반도체 기판 상에 보조 절연막을 형성하고 상기 보조 절연막을 패터닝하여 원호 섹션의 내측에 보조 절연막 패턴을 형성하는 단계;
    보조 절연막 패턴이 형성된 반도체 기판 상에 절연막을 형성한 후 이온 주입하여 제2 도전형의 활성 영역, 상기 활성영역을 감싸는 제2 도전형의 가드링 영역, 상기 가드링 영역을 감싸는 제1 도전형의 제1 도핑 영역을 각각 형성하는 단계;
    상기 반도체 기판 상에 무반사층을 형성하고, 상기 무반사층 및 상기 절연막을 패터닝하여 상기 제1 도핑 영역에 연결되는 제1 비아홀 및 상기 가드링 영역에 연결되는 제2 비아홀을 형성하는 단계;
    상기 제1 비아홀 및 상기 제2 비아홀을 채우도록 도전층을 증착하고 패터닝하여 제1 비아, 제1 전극, 제2 비아, 및 제2 전극을 형성하는 단계;
    상기 원호 섹션을 따라 상기 반도체 기판의 상부면을 이방성 식각을 하여 절단선을 형성하는 단계; 및
    상기 반도체 기판의 상부면에 폴리머 필름을 부착한 후 상기 반도체 기판의 배면을 연마하는 단계;를 포함하는 것을 특징으로 하는 포토다이오드의 제조 방법.
  6. 제 5 항에 있어서,
    상기 반도체 기판의 연마된 배면에 분리용 필름을 부착한 후 상기 폴리머 필름을 제거하고, 상기 분리용 필름을 연장하여 소자 사이의 충돌을 방지하는 단계를 더 포함하는 것을 특징으로 하는 포토다이오드의 제조 방법.
  7. 제 5 항에 있어서,
    보조 절연막 패턴이 형성된 반도체 기판 상에 절연막을 형성한 후 이온 주입하여 활성 영역, 상기 활성영역을 감싸는 가드링 영역, 상기 가드링 영역을 감싸는 제1 도핑 영역을 각각 형성하는 단계는:
    제1 포토레지스트 패턴과 제2 불순물로 이온 주입 공정을 통하여 상기 가드링 영역을 형성하는 단계;
    제2 포토레지스트 패턴과 제1 불순물로 이온 주입 공정을 통하여 상기 제1 도핑 영역을 형성하는 단계; 및
    제3 포토레지스트 패턴과 제2 불순물로 이온 주입 공정을 통하여 상기 활성 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 포토다이오드의 제조 방법.
KR1020210074584A 2021-06-09 2021-06-09 포토다이오드 및 그 제조 방법 KR102640615B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210074584A KR102640615B1 (ko) 2021-06-09 2021-06-09 포토다이오드 및 그 제조 방법
PCT/KR2022/007671 WO2022260331A1 (ko) 2021-06-09 2022-05-30 포토다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210074584A KR102640615B1 (ko) 2021-06-09 2021-06-09 포토다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20220165935A KR20220165935A (ko) 2022-12-16
KR102640615B1 true KR102640615B1 (ko) 2024-02-27

Family

ID=84426120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210074584A KR102640615B1 (ko) 2021-06-09 2021-06-09 포토다이오드 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR102640615B1 (ko)
WO (1) WO2022260331A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116387394B (zh) * 2023-06-05 2023-08-18 苏州焜原光电有限公司 光敏元环形分布双波段超晶格探测器芯片组件及制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602005026507D1 (de) * 2004-04-05 2011-04-07 Nec Corp Fotodiode und herstellungsverfahren dafür
KR101776955B1 (ko) * 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
RU2490099C1 (ru) * 2009-06-16 2013-08-20 Тунгалой Корпорейшн Режущая пластина и торцевая фреза
KR101701920B1 (ko) * 2010-03-05 2017-02-03 삼성전자주식회사 포토다이오드 및 이의 제조 방법, 이를 이용한 광전 소자
SG193124A1 (en) * 2012-02-28 2013-09-30 Johnson & Johnson Vision Care Method of arranging ring segments on a wafer for functionalized layers of an ophthalmic lens
KR20140019984A (ko) * 2012-08-07 2014-02-18 한국전자통신연구원 가드링 구조를 갖는 아발란치 포토다이오드 및 그 제조 방법
KR101666400B1 (ko) * 2014-10-30 2016-10-14 한국과학기술연구원 포토다이오드 및 포토다이오드 제조 방법

Also Published As

Publication number Publication date
KR20220165935A (ko) 2022-12-16
WO2022260331A1 (ko) 2022-12-15

Similar Documents

Publication Publication Date Title
US9257589B2 (en) Single photon avalanche diode with second semiconductor layer burried in epitaxial layer
US8871557B2 (en) Photomultiplier and manufacturing method thereof
US10522696B2 (en) Lateral single-photon avalanche diode and method of producing a lateral single-photon avalanche diode
US9978802B2 (en) Multiband optoelectronic device for colorimetric applications and related manufacturing process
US11189741B2 (en) Photodiode device, photodiode detector and methods of fabricating the same
US7741141B2 (en) Photodiode having increased proportion of light-sensitive area to light-insensitive area
US11335823B2 (en) Silicon carbide ultraviolet light photodetector
WO2007103287A2 (en) Front side electrical contact for photodetector array and method of making same
KR102640615B1 (ko) 포토다이오드 및 그 제조 방법
JP6975110B2 (ja) 光検出素子、光検出システム、ライダー装置及び車
WO2021131758A1 (ja) 半導体光検出素子
WO2021131759A1 (ja) 半導体光検出素子
CN111628033B (zh) 光电探测装置的制造方法
CN115084306B (zh) 一种集成化硅基宽光谱单光子雪崩二极管及制作方法
WO2021131760A1 (ja) 半導体光検出素子
JP2008117952A (ja) 半導体装置
KR101283534B1 (ko) 실리콘 광전자 증배 소자의 제조방법
CN114068754B (zh) 双面雪崩光电二极管及其制备方法
CN115084305A (zh) 一种硅基短波近红外单光子雪崩二极管及其制作方法
CN115084306A (zh) 一种集成化硅基宽光谱单光子雪崩二极管及制作方法
CN117116957A (zh) 一种单光子雪崩二极管阵列及其制备方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant