WO2022248487A1 - Optoelektronischer halbleiterchip und bauteil - Google Patents

Optoelektronischer halbleiterchip und bauteil Download PDF

Info

Publication number
WO2022248487A1
WO2022248487A1 PCT/EP2022/064074 EP2022064074W WO2022248487A1 WO 2022248487 A1 WO2022248487 A1 WO 2022248487A1 EP 2022064074 W EP2022064074 W EP 2022064074W WO 2022248487 A1 WO2022248487 A1 WO 2022248487A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
index
radiation
semiconductor chip
facet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2022/064074
Other languages
English (en)
French (fr)
Inventor
Hubert Halbritter
Sven GERHARD
Bruno JENTZSCH
Tilman RÜGHEIMER
Christoph Walter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to JP2023571208A priority Critical patent/JP7627364B2/ja
Priority to DE112022001141.6T priority patent/DE112022001141A5/de
Priority to US18/563,049 priority patent/US20240275125A1/en
Priority to CN202280036788.4A priority patent/CN117355999A/zh
Publication of WO2022248487A1 publication Critical patent/WO2022248487A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02255—Out-coupling of light using beam deflecting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H01S5/02326—Arrangements for relative positioning of laser diodes and optical components, e.g. grooves in the mount to fix optical fibres or lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/185—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02218—Material of the housings; Filling of the housings
    • H01S5/02234—Resin-filled housings; the housings being made of resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02253—Out-coupling of light using lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0267—Integrated focusing lens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0281—Coatings made of semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0287—Facet reflectivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1082—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region with a special facet structure, e.g. structured, non planar, oblique
    • H01S5/1085—Oblique facets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2018—Optical confinement, e.g. absorbing-, reflecting- or waveguide-layers
    • H01S5/2027—Reflecting region or layer, parallel to the active layer, e.g. to modify propagation of the mode in the laser or to influence transverse modes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers

Definitions

  • An optoelectronic semiconductor chip is specified.
  • a component with such an optoelectronic semiconductor chip is specified.
  • One problem to be solved is to specify an optoelectronic semiconductor chip and a component that can be produced efficiently.
  • the optoelectronic semiconductor chip comprises a carrier.
  • the carrier can be the component that mechanically carries and supports the semiconductor chip. It is possible for the carrier to be used to electrically connect the semiconductor chip.
  • the optoelectronic semiconductor chip comprises a
  • Quantization layer sequence containing one or more active zones for generating radiation.
  • the at least one active zone contains in particular at least one pn junction and/or at least one quantum well structure.
  • quantum well does not convey any meaning with regard to a dimensionality of the quantization.
  • quantum well thus includes, for example, multi-dimensional quantum wells, one-dimensional quantum wires and quantum dots to be regarded as zero-dimensional, as well as any combination of these structures.
  • the semiconductor layer sequence is preferably based on a III-V compound semiconductor material.
  • the semiconductor material is, for example, a nitride
  • Compound semiconductor material such as Al n In ] __ nm Ga m N or around a
  • phosphide compound semiconductor material such as Al n In ] __ nm Ga m P or also an arsenide
  • Compound semiconductor material such as Al n In ] __ nm Ga m As or such as Al n Ga m In ] __ nm AspP ] __p, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1 and 0 ⁇ k ⁇ 1 is.
  • 0 ⁇ n ⁇ 0.8, 0.4 ⁇ m ⁇ 1 and n+m ⁇ 0.95 and also 0 ⁇ k ⁇ 0.5 applies to at least one layer or to all layers of the semiconductor layer sequence.
  • the semiconductor layer sequence is preferably based on the material system Al n In ] __ nm Ga m N or Al n In ] __ nm Ga m As. Radiation generated by the active zone during operation is in particular in the spectral range between and including 350 nm and 600 nm or between 590 nm and 960 nm inclusive.
  • the optoelectronic semiconductor chip comprises an optically high-index layer.
  • This at least one high-index layer is located on at least one coupling-out facet of the semiconductor layer sequence.
  • the at least one coupling-out facet is used for radiation coupling-out of the radiation from the semiconductor layer sequence.
  • the optoelectronic semiconductor chip comprises an optically low-index coating.
  • the low-index coating is preferably located directly on an outside of the high-index layer. The outside faces away from the semiconductor layer sequence. In interaction with the high-index layer, the low-index coating serves for the total reflection of the radiation.
  • the semiconductor layer sequence is set up to guide the radiation in the active zone perpendicularly to a growth direction of the semiconductor layer sequence.
  • the semiconductor layer sequence can have a waveguide and surrounding cladding layers, the at least one active zone being located in the waveguide.
  • the term parallel means, for example, that the radiation is guided at an angle of no more than 15° or no more than 5° or no more than 2° to a normal plane to the direction of growth.
  • the high-index layer is set up to deflect the radiation on the outside parallel to the direction of growth. This applies, for example, with an angular tolerance of no more than 45° or no more than 15° or no more than 5°.
  • the optoelectronic semiconductor chip comprises a carrier, a semiconductor layer sequence on the carrier with at least one active zone for generating radiation, an optically high-index layer on a decoupling facet of the semiconductor layer sequence for radiation decoupling, and an optically low-index coating directly on an outside of the high-index layer for the total reflection of the radiation.
  • the semiconductor layer sequence is set up to guide the radiation in the active zone perpendicularly to a growth direction of the semiconductor layer sequence.
  • the high-index layer is designed to deflect the radiation on the outside parallel to the direction of growth, the high-index layer and the low-index coating interacting so that an interface between the high-index layer and the low-index coating is set up for total reflection of the radiation.
  • the semiconductor chip is, in particular, a surface-emitting laser with a horizontal cavity, also referred to as an HCSEL.
  • “Surface-emitting” can mean that an emission side is oriented perpendicular to a growth direction of the semiconductor layer sequence, and “horizontal” can mean in a direction parallel to the emission side Deflection element, in particular formed from the combination of the high-index layer and the low-index coating, the associated decoupling facet forming, for example, a 45° deflection prism or being oriented parallel to the growth direction.
  • the semiconductor chip can thus be designed cost-effectively as a laser, since LED-like processes can be used in production and no specific laser processes, such as scribing and breaking, are necessary.
  • wafer-level processing without the separation process that is otherwise necessary for mirror coating in lasers, a number of applications can be served, for example pumping of wavelength conversion substances, for example in projection applications.
  • Other possible fields of application are in the aviation sector and in the automotive sector or in the field of general lighting.
  • the surface emission allows particularly flat housing and thus high synergies with LED package technology.
  • the optoelectronic semiconductor chip is a semiconductor laser. This means that the semiconductor chip is set up to emit coherent radiation during operation.
  • the high-index layer has a refractive index that is at least 0.6 or at least 0.8 or at least 1.0 higher than the low-index coating. This applies in particular at room temperature, ie 300 K, or at an intended operating temperature of the semiconductor chip.
  • a refractive index difference between the active zone and the high-index layer is at most 0.3 or at most 0.2 or at most 0.1 or at most 0.05. This applies in particular at room temperature, ie 300 K, or at an intended operating temperature of the semiconductor chip.
  • the high-index layer is located directly on the coupling-out facet and the coupling-out facet is oriented transversely to the growth direction.
  • an angle between the growth direction and the coupling-out facet is then at least 15° or at least 30° and/or at most 75° or at most 60°, for example 45°.
  • the optoelectronic semiconductor chip also includes one or more output mirrors directly on the output facet.
  • the at least one output mirror is in particular a Bragg mirror.
  • the high-index layer is located directly on the coupling-out mirror and the coupling-out facet is oriented parallel to the growth direction (G).
  • Terms such as parallel or perpendicular apply here and below, in particular with an angle tolerance of no more than 15° or no more than 10° or no more than 5°.
  • the high-index layer is a planarization layer for the coupling-out facet and/or for the coupling-out mirror. This means that unevenness or roughness can occur through the high-index layer of the decoupling facet can be reduced.
  • the high-index layer can be smoother and/or more planar on a side facing away from the decoupling facet than the decoupling facet itself. Irrespective of this, the decoupling facet, averaged over unevenness or roughness, is preferably a planar surface.
  • the high-index layer is an angle correction layer for the coupling-out facet, so that an angle between the outside and the coupling-out facet is between 0.1° and 20° inclusive or between 0.2° and 10° inclusive or between 0.2° and 0.2° inclusive 3°.
  • a coupling-out direction of the radiation can be set and/or adjusted precisely by means of the high-index layer, compared to the coupling-out facet itself.
  • the optoelectronic semiconductor chip further comprises a metallization which reflects the radiation directly on a side of the low-index coating which is remote from the coupling-out facet.
  • a metallization means that a proportion of the radiation generated in the semiconductor layer sequence that has passed through the low-index coating can still be used.
  • the carrier is a growth substrate of the semiconductor layer sequence.
  • the radiation can be emitted through the carrier.
  • the carrier is a replacement carrier, to which the semiconductor layer sequence is attached by means of a connecting means. That means it is possible that the growth substrate
  • Semiconductor layer sequence was replaced by the replacement carrier or that the replacement carrier is present in addition to the growth substrate. It is possible in this case for the radiation to be emitted in the direction away from the carrier, in particular away from the replacement carrier, due to the outside.
  • the carrier has a recess for the semiconductor layer sequence, so that the carrier has a support surface facing the coupling-out facet.
  • the low-index coating can be applied to the support surface and the high-index layer can sit on the low-index coating.
  • the semiconductor layer sequence viewed in plan view and in at least one region without an active zone, is fastened to the low-index coating, which is applied to the carrier, with a fastening means.
  • the fastener may be based on at least one metal.
  • a further facet of the semiconductor layer sequence which is opposite the coupling-out facet is oriented obliquely to the growth direction.
  • the further facet is oriented parallel to the direction of growth.
  • a further support surface assigned to the further facet is oriented parallel to the direction of growth, so that the further support surface is set up to extend from the active zone to reflect radiation components of the radiation reaching the further support surface back into the active zone.
  • the optoelectronic semiconductor chip also includes optics for beam correction for the radiation.
  • the optics are located, for example, entirely or partially over the outside.
  • the optic may be larger than the outside when viewed in plan. It is possible that the optics are created from within the carrier.
  • a component with at least one optoelectronic semiconductor chip as described in connection with one or more of the above-mentioned embodiments, is specified. Features of the component are therefore also disclosed for the optoelectronic semiconductor chip and vice versa.
  • the component includes a multiplicity of optoelectronic semiconductor chips and a mounting platform.
  • the semiconductor chips are mounted on the mounting platform and the emission directions of the semiconductor chips are matched to one another by means of the optics of the semiconductor chips.
  • FIG. 1 shows a schematic sectional illustration parallel to a resonator longitudinal direction of an exemplary embodiment of an optoelectronic semiconductor chip described here
  • FIGS 2 to 5 schematic sectional representations of method steps for producing the optoelectronic semiconductor chip from Figure 1,
  • Figure 6 is a schematic sectional view of a
  • FIGS. 9 and 10 show schematic sectional illustrations of exemplary embodiments of optoelectronic semiconductor chips described here.
  • Figure 11 is a schematic plan view of a
  • FIGS. 12 to 16 schematic sectional illustrations of exemplary embodiments of optoelectronic semiconductor chips described here
  • FIGS. 17 to 28 schematic sectional representations of method steps for the production of an exemplary embodiment of an optoelectronic semiconductor chip described here
  • FIGS. 29 to 31 show schematic sectional illustrations of exemplary embodiments of optoelectronic semiconductor chips described here.
  • FIGS. 32 to 34 show schematic sectional illustrations of exemplary embodiments of components with optoelectronic semiconductor chips described here.
  • FIG. 1 shows an exemplary embodiment of an optoelectronic semiconductor chip 1.
  • the semiconductor chip 1 is preferably a laser diode chip.
  • the semiconductor chip 1 includes a semiconductor layer sequence 3, which is made of AlInGaN, for example.
  • an active zone 33 in the semiconductor layer sequence 3 is set up to generate blue light, green light and/or near-ultraviolet radiation R during operation.
  • the active zone 33 can be embedded in a waveguide of the semiconductor layer sequence 3 and the waveguide can be delimited by cladding layers of the semiconductor layer sequence 3, not shown explicitly.
  • the semiconductor layer sequence 3 can also be located on a growth substrate 21 as a carrier 2 .
  • the semiconductor layer sequence 3 has two coupling-out facets 34 which are oriented at approximately 45° to a growth direction G of the semiconductor layer sequence 3 .
  • the semiconductor layer sequence 3 narrows in the direction away from the growth substrate 21.
  • Radiation generated leaves the semiconductor layer sequence 3 through the coupling-out facets 34 .
  • An optically high-index layer 4 is located directly on each of the coupling-out facets 34.
  • the high-index layer 4 has the same or approximately the same refractive index as the semiconductor layer sequence 3.
  • the high-index layer 4 is made of NbO or LiNbO, for example, and can be Gel process applied, or is made of ZnS or sputtered, amorphous GaN.
  • An outside 45 of the high-index layer 4 is comparatively smooth and can be oriented exactly at a 45° angle to the growth direction G. This means that the high-index layer 4 can be used to correct an alignment of the coupling-out facets 34 and to smooth the coupling-out facets 34 .
  • An optically low-index coating 5 is located directly on the outside 45.
  • the low-index coating 5 is preferably electrically insulating and is made, for example, of SiOg or of a fluoride such as MgF or CaF.
  • the low-index coating 5 can be comparatively thin.
  • the outside 45 is set up for total reflection of the radiation R.
  • a fastening means 63 is optionally located laterally next to the high-index layer 4.
  • the fastening means 63 is preferably electrically conductive and can be a solder.
  • the backup carrier is 22 preferably structured to match the high-index layer 4 and is made of sapphire, for example.
  • the active zone 33 is therefore located in or on a recess 24 in the further carrier 2, 22.
  • the low-index coating 5 can be broken through on a contact side 30 of the semiconductor layer sequence 3 facing the replacement carrier 22, so that an electrical contacting means 64 can reach the semiconductor layer sequence 3 through the low-index coating 5.
  • the low-index coating 5 is optionally located directly on the replacement carrier 22 on a support surface 25 of the replacement carrier 22.
  • the supporting surface 25 can be followed by a region which is oriented perpendicularly to the growth direction G. This area can optionally be followed by a further area that runs away from the growth substrate 21 .
  • the radiation R generated in the active zone 33 thus passes through the decoupling facets 34 into the high-index layer 4 and to the respective outer side 45.
  • the radiation R is directed to the growth substrate 21 by means of total reflection and, for example, from two areas on an emission side 37 of the growth substrate 21 emitted.
  • An exemplary manufacturing method for the optoelectronic semiconductor chip 1 according to FIG. 1 is illustrated in FIGS.
  • the semiconductor layer sequence 3 is produced and structured on the growth substrate 21, so that the active zone 33 only remains in a region between pre-facets 35.
  • the semiconductor layer sequence 3 is structured by means of dry etching, since the correct angle of the coupling-out facet 34 of, for example, 45° can only be produced with difficulty by means of wet etching. Due to the dry etching, however, the pre-facets 35 are comparatively rough.
  • the pre-facets 35 are smoothed, so that the decoupling facets 34 arise.
  • the optically high-index layer 4 is produced and structured.
  • the outer sides 45 and an opening for the electrical contact means are thereby produced.
  • the high-index layer 4 can be oriented flat and perpendicular to the growth direction G on the contact side 30, except for the opening.
  • the outer sides 45 are oriented at a 45° angle to the growth direction G, for example.
  • the high-index layer 4 can optionally have flanks running parallel to the growth direction G.
  • a tolerance with which an angle of the decoupling facets 34 of, for example, 45° to the growth direction G in FIGS. 2 and 3 can be generated is, for example, 0.5°.
  • the angle of the outer sides 45 due to the other material of the high-index layer 4 can be produced, for example, with a tolerance of just 0.1° or just 0.05°.
  • An angle between the outer sides 45 and the associated decoupling facets 34 is thus, for example, at least 0.1° and/or at most 3°.
  • FIG. 5 illustrates that the further carrier 2, 22 is provided in a pre-structured manner and provided with the low-index coating 5. Likewise, the low-index coating 5 is already structured and the electrical contacting means 64 is optionally placed.
  • FIG. 1 A further exemplary embodiment of the semiconductor chip 1 is illustrated in FIG.
  • a further facet 36 is present, which is opposite the only one outcoupling facet 34 .
  • the further facet 36 is oriented parallel to the growth direction G.
  • the high-index layer 4 is also located directly on the further facet 36, but not the low-index coating 5.
  • the low-index coating 5 there is a End mirror coating 65 present, for example a Bragg mirror.
  • the further facet 36 is assigned a further support surface 26, which is oriented parallel to the growth direction G, as is the assigned flank of the high-index layer 4.
  • the end mirror coating 65 can begin at the opening for the electrical contact means 64 .
  • the end mirror coating 65 does not replace the low-index coating 5 but is additionally applied to a side of the low-index coating 5 facing the semiconductor layer sequence 3 .
  • FIGS. 1 to 5 apply in the same way to FIG. 6, and vice versa.
  • FIGS. 7 and 8 show plan views of the semiconductor layer sequence 3, with the further carrier 2, 22 and the low-refractive-index coating 5 not being shown to simplify the illustration.
  • That part of the semiconductor layer sequence 3 which remains after the production of the coupling-out facets 45 is shaped as a truncated pyramid. This means that all lateral facets on this part of the semiconductor layer sequence 3 are oriented transversely to the growth direction G and have an angle to the growth direction G of approximately 45°, for example.
  • FIG. 8 illustrates that the facets that do not come into contact with the radiation R can be aligned parallel or approximately parallel to the growth direction G.
  • Two of the decoupling facets 34 are present in each of FIGS. 7 and 8, as illustrated, for example, in connection with FIG.
  • the structures of FIGS. 7 and 8 can also be used in the case of a semiconductor chip 1 with only one decoupling facet 45 and, for example, with a further facet 36, compare FIG. 6.
  • the exemplary embodiments of Figures 9 and 10 relate in particular to GaN-based HCSEL lasers with etched facets and low power density on the emission side 37, for example for the emission of blue or green radiation R.
  • these semiconductor chips 1, as in Figures 9 and 10 shown it is possible to dispense with a hermetically gas-tight housing or package around the semiconductor chip 1.
  • GaN-based lasers Due to their high power density and narrow radiation characteristics, GaN-based lasers usually require a hermetically sealed housing to protect a decoupling facet. This is associated with considerable expense.
  • the decoupling facet 34 and/or the further facet 36 can be produced by means of etching, as in the preceding exemplary embodiments.
  • TIR deflection mirrors in order to implement a surface emitter according to the HCSEL concept; TIR stands for total internal reflection. Overall, this means a considerable cost reduction and performance advantages compared to other approaches and solutions, for example using external deflection mirrors or the adhesion of prisms or the like.
  • the AlInGaN-based semiconductor layer sequence 3 is applied to the carrier 2, which is a growth substrate 21 made of GaN, for example, with a refractive index of approximately 2.46.
  • the decoupling facet 34 and the further facet 36 lying opposite are oriented parallel to one another and to the growth direction G.
  • a highly reflective Bragg mirror is preferably located as an end mirror coating 65 on the further facet 36.
  • the decoupling facet 34 is preferably provided directly with a decoupling mirror 61, which has a lower reflectivity for the radiation R, for example a reflectivity of at least 30% and/or of a maximum of 80%.
  • End mirror coating 65 can also serve as passivation of facets 34,36.
  • the optically high-index layer 4 is located directly on a side of the output mirror 61 facing away from the semiconductor layer sequence 3 and is made, for example, of NbO with a refractive index of approximately 2.44 or of ZnS with a refractive index of approximately 2.47.
  • the outside 45 is oriented at a 45° angle to the growth direction G, for example. Directly on the outside 45 is the optically low refractive index coating 5, for example made of SiO x ,
  • the low-index coating 5 preferably has a constant layer thickness over areas of the outside 45 that come into contact with the radiation R.
  • a reflective metallization 62 is located directly on a side of the low-index coating 5 that is remote from the semiconductor layer sequence 3.
  • the reflective metallization 62 is, for example, made of Al, Ag, Au or a Cr-Au layer system, depending on the wavelength of the radiation R.
  • the carrier 2 preferably has a thickness of at least 200 ⁇ m and/or at most 2 mm.
  • the thickness of the carrier 2 is 0.3 mm.
  • An effective thickness of the high-index layer 4 in the plane of the active zone 33 and in the direction parallel to the active zone 33 is, for example, at least 2 ⁇ m or at least 8 ⁇ m and/or at most 0.2 mm or at most 0.1 mm or at 30 pm at most. This means that the effective thickness of the high-index layer 4 can be significantly smaller than the thickness of the carrier 2.
  • a thickness of the low-index coating 5 is, for example, at least 0.2 ⁇ m and/or at most 2 ⁇ m.
  • the emission side 37 of the carrier 2 is optionally provided with an antireflection coating 66, for example a 1/4 layer made of SiO x or of SiO x Ny, at least in a region relevant to the radiation R.
  • a first electrical contact layer 91 and a second electrical contact layer 92 which are metallic layers, for example, are preferably located on the carrier 2 on the emission side 37 and on the contact side 30 of the semiconductor layer sequence 3.
  • a carrier top side 20 of the carrier 2, on which the semiconductor layer sequence 3 is located is flat.
  • the carrier top 20 can also be structured, see FIG. 10, in order to be able to adapt the thickness of the carrier 2 according to the specific requirements.
  • the carrier 2 is thicker in the area of the semiconductor layer sequence 3 than in the area of the low-index coating 5.
  • NbO can be easily etched in order to produce the 45° outside 45, for example.
  • FIG. 11 illustrates a plan view of the semiconductor chip 1 according to FIG.
  • the semiconductor layer sequence 3 can thus be rectangular when viewed from above and all facets can be aligned parallel to the growth direction G.
  • FIG. 12 shows an exemplary embodiment of the semiconductor chip 1 in which the semiconductor layer sequence 3 is based on the AlInGaAs material system and the active zone 33 is set up for generating red or near-infrared radiation R.
  • the semiconductor layer sequence 3 can include a plurality of the active zones 33 .
  • the active zones 33 can all be set up to generate radiation R of the same wavelength or for radiation R of different wavelengths.
  • FIG. 12 illustrates that an optical system 7 can be produced on or in the carrier 2 .
  • the optics 7 is, for example, a collimating lens.
  • Such an optical system 7 can also be present in all other exemplary embodiments.
  • the semiconductor chip 1 of FIG. 1 is a GaAs-based HCSEL, set up for pulsed operation, with etched facets 34, 36.
  • Pulsed GaAs lasers for example for LiDAR applications and in particular triple-stack lasers with three active zones 33 and thus a thick, epitaxially grown semiconductor layer sequence 3, if implemented as an HCSEL, require an exact 45° bevel over the entire semiconductor layer sequence 3 away, which is difficult to achieve due to the different materials in the active zones 33. If this is not ensured, high losses arise, above all for the lower-lying active zones 33 and the associated waveguides. In particular, it is difficult over the entire thickness of the Semiconductor layer sequence 3 away to meet the 45 ° slope exactly if the slope is still part of the resonator.
  • the facets 34, 36 are produced by means of etching and have the integrated, on-chip TIR deflection mirror, so that an HCSEL is implemented.
  • efficiencies of the same order of magnitude as with standard edge emitter approaches can be achieved.
  • a further advantage is that a deviation from the ideal 45° slope in the concept described here can be compensated for by compensation optics 7 on the emission side 37 . This also applies to semiconductor chips 1 with only one active zone 33.
  • the carrier 1 is in particular a GaAs growth substrate 21 with a refractive index of approximately 3.6, which is transparent for wavelengths above approximately 870 nm about 2.28 and is high index compared to the low index coating 5 with an index of refraction less than 2.0.
  • the low-index coating 5 is made of SiO x , MgF or CaF, for example.
  • the reflective metallization 62 is made of Al, Ag, Au or Cr-Au, for example.
  • an anti-reflective coating 66 present between the carrier 2 and the high-index layer 4 to prevent.
  • the antireflection coating 66 is, for example, a 1/4 layer of TiO x , particularly if the high refractive index layer 5 is of SiO x Ny or of NbO, where the SiO x Ny can in particular have a refractive index of approximately 1.75.
  • a multilayer system such as a Bragg layer sequence, can also be used for the antireflection coating 66 .
  • the optics 7 can also include fast-axis compensation and/or be set up for angle correction with regard to the 90° deflection of the radiation R.
  • the optics 7 are, for example, glued or bonded or etched into the carrier 2 .
  • FIG. 13 shows that the low-index coating 5 can also be designed as a Bragg layer stack. This means that in this case the low-index coating 5 does not have to act as a totally reflective coating in conjunction with the high-index layer 4 . The same applies to all other exemplary embodiments.
  • FIG. 14 shows that the optics 7 do not have to be a convex or biconvex converging lens, but can also be formed by a meta-optics or by a diffractive optical element or can include a corresponding component. The same applies to all other exemplary embodiments.
  • FIGS. 12 and 13 apply in the same way to FIG. 14, and vice versa.
  • the growth substrate 21 has been replaced by the replacement carrier 22.
  • the emission side 37 is thus located on a side of the high-index layer 4 which is remote from the carrier 2.
  • the anti-reflection coating 66 can again be present.
  • FIGS. 12 to 14 apply in the same way to FIG. 15, and vice versa.
  • FIG. 16 shows, based on FIG. 15, that the low-index coating 5 can be designed as a Bragg mirror, analogously to FIG. 13. Otherwise, the statements relating to FIGS. 13 and 15 apply in the same way to FIG. 16, and vice versa.
  • FIG. 17 to 28 a manufacturing method for a semiconductor chip 1 is shown, which is constructed according to Figure 15, with the exception of the shape of the optional reflective metallization 62. So is shown in Figure 17 that the semiconductor layer sequence 3 with the active zones 33 is continuously grown on the growth substrate 21 .
  • the semiconductor layer sequence 3 is structured so that the decoupling facet 34 and the further facet 36 arise.
  • These facets 34, 36 are aligned parallel to the direction G of growth.
  • the facets 34, 36 are not produced by scratching and breaking, but by etching. This etching can include or be a wet-chemical and/or a dry-chemical process.
  • the end mirror coating 65 and the output mirror 61 are produced on the facets 34, 36.
  • the end mirror coating 65 and the output mirror 61 are preferably Bragg mirrors.
  • an initial layer 41 for the high-index layer is deposited.
  • the starting layer 41 can be applied over a large area, optionally only on the output mirror 61.
  • FIG. 21 shows that the high-index layer 4 is structured by means of etching, so that the outside 45 is formed. Then, see FIG. 22, the low-index coating 5 is produced, preferably with a constant layer thickness.
  • At least one metal for the optional reflective metallization 62 is then applied. In contrast to what is shown in FIG. 15, this metal can also be applied over a large area and relatively thickly. This metal can also be on a side facing away from the semiconductor layer sequence 3 End mirror coating 65 are different than shown in Figure 23.
  • a thickness of the reflective metallization 62 in a direction parallel to the growth direction G can be greater than or equal to the thickness of the semiconductor layer sequence 3 .
  • the layers 4, 5, 62 are planarized so that the layers
  • 5, 62 can terminate flush with the semiconductor layer sequence 3 and with the mirrors 61, 65 in the direction away from the growth substrate 21.
  • Semiconductor layer sequence 3 of the replacement carrier 22 is attached, which is made of Si or Ge, for example. After the replacement carrier 22 had been attached, the growth substrate 21 was removed.
  • the antireflection coating 66 is applied so that the emission side 37 results.
  • FIG. 28 illustrates that the electrical contact layers 91, 92 are attached to the substitute carrier 22 and to the semiconductor layer sequence 3.
  • FIGS. 17 to 28 serves as an example for the production of semiconductor chips 1, similar to that shown in FIG. 15, but can of course be adapted to the production requirements for the semiconductor chips 1 according to the other exemplary embodiments.
  • FIGS. 29 to 31 relate to exemplary embodiments of the semiconductor chips 1, which are equipped with an anti-beam tilt optics 7 are provided, ie with an optical system that can compensate for a misalignment of the outside 45 and/or an undesired tilting of the radiation R relative to the carrier 2. This allows efficient HCSEL designs to be implemented.
  • a +/- 1° variation in the outside 45 means a +/- 5° tilt of the emitted radiation R, for example due to the refractive index differences. This is very unfavorable for many applications which require the radiation R to be adjusted, collimated and/or focused.
  • this output beam tilting can be compensated for, analogously to a radial LED, for example.
  • the laser mode is typically only a few 100 nm 2 pm wide at its starting point, but the carrier 2 is significantly thicker, the beam size on the 45° outside 45 can be assumed to be a point emitter for the lens design.
  • the distance between the lens surface is also well defined by the carrier thickness.
  • corresponding radial lens shapes can be realized by means of etching processes.
  • Other lens shapes can also be meta-optical structures or diffractive structures, for example.
  • compression and/or fast-axis collimation or pre-collimation can be carried out here or integrated into the optical functionality.
  • the further facet 36 can also be aligned at a 45° angle to the growth direction G.
  • the coupling-out mirror 61 can also be placed between the carrier 2 and the area of the
  • Semiconductor layer sequence 3 can be fitted with the at least one active zone 33, as is also possible in all other exemplary embodiments.
  • a phosphor layer 67 for changing the wavelength of the radiation R can be present on or instead of the antireflection coating 66 .
  • FIG. 31 shows that the optics 7 can be designed as a diffractive optical element or as meta-optics.
  • FIG. 32 shows an exemplary embodiment of a component 10 which has a semiconductor chip 1 according to one of previous embodiments includes.
  • the semiconductor chip 1 is located on a mounting platform 11, for example a ceramic substrate.
  • the mounting platform 11 is provided with electrically conductive coatings 12 for making electrical contact with the semiconductor chip 1 .
  • the electrical contact is made using an electrical connection 15, which can be a bonding wire.
  • a semiconductor chip 1 is thus installed, for example, in an SMD housing, which can have contact surfaces for soldering to a printed circuit board on the underside.
  • the housing substrate that is to say the mounting platform 11, can be a ceramic material, for example made of A1N, which has electrical vias between its main sides.
  • a further potential-free contact for heat dissipation can be implemented on an underside.
  • the semiconductor chip 1 can be encapsulated in the housing, not shown, for example with an organic casting compound, such as an epoxy resin, or with a silicone. If necessary, further optical elements, for example lenses, can be part of the component 10 or the housing.
  • the housing substrate ie the mounting platform 11
  • leadframe parts 14 may be present are mechanically connected to one another with a carrier material 13 .
  • the component 10 according to FIG. 34 contains a large number of the semiconductor chips 1, it being possible for all the semiconductor chips 1 to be structurally identical or for different types of semiconductor chips 1, for example for generating radiation R of different colors, to be installed.
  • the electrical connection of a plurality of semiconductor chips 1 takes place, for example, as a series connection. This allows the use of commercially available drivers and reduces the required cable cross-sections. Several electrical strands per assembly platform 11 are possible.
  • the common assembly platform 11 can be designed as an SMD housing, for example based on at least one ceramic.
  • the mounting platform 11 can be designed as a printed circuit board made of a metal substrate, for example Al or Cu, a dielectric with high heat conduction and the structured conductor level.
  • the semiconductor chips 1 can in turn be encapsulated, for example with an organic casting compound, such as epoxy resin, or with a silicone.
  • an organic casting compound such as epoxy resin
  • Other optical elements such as lenses, can be part of the structure.
  • the component 10 can include a suitable component, such as an NTC, for temperature monitoring, not shown.
  • the carrier material 13 can have soldering pads or a plug for electrical contacting and boreholes for attachment to a heat sink, not shown.
  • the optics 7 make it possible, in particular, to precisely match the emission directions of the individual semiconductor chips 1 to one another.
  • the optics 7 can optionally be individually adapted to the respective requirements, ie at the semiconductor chip level.
  • the components shown in the figures preferably follow one another in the specified order, in particular directly one after the other, unless otherwise described. Components that are not touching in the figures are preferably at a distance from one another. If lines are drawn parallel to one another, the associated areas are preferably also aligned parallel to one another. In addition, the relative positions of the drawn components in the figures are correctly represented unless otherwise indicated.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

In mindestens einer Ausführungsform umfasst der optoelektronische Halbleiterchip (1): - einen Träger (2), - eine Halbleiterschichtenfolge (3) an dem Träger (2) mit mindestens einer aktive Zone (33) zur Erzeugung einer Strahlung (R), - eine optisch hochbrechende Schicht (4) an einer Auskoppelfacette (34) der Halbleiterschichtenfolge (3) zur Strahlungsauskopplung, und - eine optisch niedrigbrechende Beschichtung (5) direkt an einer Außenseite (45) der hochbrechenden Schicht (4) zur Totalreflexion der Strahlung (R), wobei - die Halbleiterschichtenfolge (3) dazu eingerichtet ist, die Strahlung (R) in der aktiven Zone (33) senkrecht zu einer Wachstumsrichtung (G) der Halbleiterschichtenfolge (3) zu führen, und - die hochbrechenden Schicht (4) dazu eingerichtet ist, die Strahlung (R) an der Außenseite (45) parallel zur Wachstumsrichtung (G) umzulenken.

Description

Beschreibung
OPTOELEKTRONISCHER HALBLEITERCHIP UND BAUTEIL
Es wird ein optoelektronischer Halbleiterchip angegeben. Darüber hinaus wird ein Bauteil mit einem solchen optoelektronischen Halbleiterchip angegeben.
In den Druckschriften US 2009/0097519 Al und WO 2019/170636 Al finden sich Halbleiterlaser mit schräg orientierten Umlenkfacetten .
Eine zu lösende Aufgabe liegt darin, einen optoelektronischen Halbleiterchip und ein Bauteil anzugeben, die effizient herstellbar sind.
Diese Aufgabe wird unter anderem durch einen optoelektronischen Halbleiterchip und durch ein Bauteil mit den Merkmalen der unabhängigen Patentansprüche gelöst. Bevorzugte Weiterbildungen sind Gegenstand der abhängigen Ansprüche .
Gemäß zumindest einer Ausführungsform umfasst der optoelektronische Halbleiterchip einen Träger. Bei dem Träger kann es sich um die den Halbleiterchip mechanisch tragende und stützende Komponente handeln. Es ist möglich, dass der Träger zum elektrischen Anschließen des Halbleiterchips dient.
Gemäß zumindest einer Ausführungsform umfasst der optoelektronische Halbleiterchip eine
Halbleiterschichtenfolge, in der sich eine oder mehrere aktive Zonen zur Erzeugung von Strahlung befinden. Die mindestens eine aktive Zone beinhaltet insbesondere wenigstens einen pn-Übergang und/oder mindestens eine QuantentopfStruktur . Die Bezeichnung Quantentopf entfaltet keine Bedeutung hinsichtlich einer Dimensionalität der Quantisierung. Der Begriff Quantentopf umfasst somit zum Beispiel mehrdimensionale Quantentröge, eindimensionale Quantendrähte und als nulldimensional anzusehende Quantenpunkte sowie jede Kombination dieser Strukturen.
Die Halbleiterschichtenfolge basiert bevorzugt auf einem III- V-Verbindungshalbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-
Verbindungshalbleitermaterial wie AlnIn]__n-mGamN oder um ein
Phosphid-Verbindungshalbleitermaterial wie AlnIn]__n-mGamP oder auch um ein Arsenid-
Verbindungshalbleitermaterial wie AlnIn]__n-mGamAs oder wie AlnGamIn]__n-mAspP]__p, wobei jeweils 0 < n < 1, 0 < m < 1 und n + m < 1 sowie 0 < k < 1 ist. Zum Beispiel gilt dabei für zumindest eine Schicht oder für alle Schichten der Halbleiterschichtenfolge 0 < n < 0,8, 0,4 < m < 1 und n + m < 0,95 sowie 0 < k < 0,5. Dabei kann die
Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Bevorzugt basiert die Halbleiterschichtenfolge auf dem Materialsystem AlnIn]__n-mGamN oder AlnIn]__n-mGamAs. Eine von der aktiven Zone im Betrieb erzeugte Strahlung liegt insbesondere im Spektralbereich zwischen einschließlich 350 nm und 600 nm oder zwischen einschließlich 590 nm und 960 nm.
Gemäß zumindest einer Ausführungsform umfasst der optoelektronische Halbleiterchip eine optisch hochbrechenden Schicht. Diese zumindest eine hochbrechenden Schicht befindet sich an zumindest einer Auskoppelfacette der Halbleiterschichtenfolge. Die zumindest einer Auskoppelfacette dient zu einer Strahlungsauskopplung der Strahlung aus der Halbleiterschichtenfolge.
Gemäß zumindest einer Ausführungsform umfasst der optoelektronische Halbleiterchip eine optisch niedrigbrechende Beschichtung. Die niedrigbrechende Beschichtung befindet sich bevorzugt direkt an einer Außenseite der hochbrechenden Schicht. Die Außenseite ist der Halbleiterschichtenfolge abgewandt. Im Zusammenspiel mit der hochbrechenden Schicht dient die niedrigbrechende Beschichtung zur Totalreflexion der Strahlung.
Gemäß zumindest einer Ausführungsform ist die Halbleiterschichtenfolge dazu eingerichtet, die Strahlung in der aktiven Zone senkrecht zu einer Wachstumsrichtung der Halbleiterschichtenfolge zu führen. Dazu kann die Halbleiterschichtenfolge einen Wellenleiter und umgebende Mantelschichten aufweisen, wobei sich die mindestens eine aktive Zone in dem Wellenleiter befindet. Der Begriff parallel bedeutet zum Beispiel dass die Strahlung mit einem Winkel von höchstens 15° oder von höchstens 5° oder von höchstens 2° zu einer Normalenebene zur Wachstumsrichtung geführt wird. Gemäß zumindest einer Ausführungsform ist die hochbrechende Schicht dazu eingerichtet, die Strahlung an der Außenseite parallel zur Wachstumsrichtung umzulenken. Dies gilt zum Beispiel mit einer Winkeltoleranz von höchstens 45° oder von höchstens 15° oder von höchstens 5°.
In mindestens einer Ausführungsform umfasst der optoelektronische Halbleiterchip einen Träger, eine Halbleiterschichtenfolge an dem Träger mit mindestens einer aktive Zone zur Erzeugung einer Strahlung, eine optisch hochbrechende Schicht an einer Auskoppelfacette der Halbleiterschichtenfolge zur Strahlungsauskopplung, und eine optisch niedrigbrechende Beschichtung direkt an einer Außenseite der hochbrechenden Schicht zur Totalreflexion der Strahlung. Dabei ist die Halbleiterschichtenfolge dazu eingerichtet, die Strahlung in der aktiven Zone senkrecht zu einer Wachstumsrichtung der Halbleiterschichtenfolge zu führen. Die hochbrechende Schicht ist dazu eingerichtet, die Strahlung an der Außenseite parallel zur Wachstumsrichtung umzulenken, wobei die hochbrechende Schicht und die niedrigbrechende Beschichtung Zusammenwirken, sodass eine Grenzfläche zwischen der hochbrechenden Schicht und der niedrigbrechenden Beschichtung für eine Totalreflexion der Strahlung eingerichtet ist.
Bei dem Halbleiterchip handelt es sich insbesondere um einen oberflächenemittierenden Laser mit einer horizontalen Kavität, auch als HCSEL bezeichnet. "Oberflächenemittierend' kann bedeuten, dass eine Emissionsseite senkrecht zu einer Wachstumsrichtung der Halbleiterschichtenfolge orientiert ist, und 'horizontal' kann in Richtung parallel zur Emissionsseite bedeuten. Somit erfolgt bei dem hier beschriebenen Halbleiterchip bevorzugt ein Einbau eines Umlenkelements, insbesondere gebildet aus der Kombination aus der hochbrechenden Schicht und der niedrigbrechenden Beschichtung, wobei die zugehörige Auskoppelfacette zum Beispiel ein 45°-Umlenkprisma bildet oder parallel zur Wachstumsrichtung orientiert ist. Der Halbleiterchip kann dadurch kosteneffizient als Laser gestaltet werden, da LED ähnliche Prozesse bei der Herstellung verwendet werden können und keine spezifischen Laser-Prozesse, wie Ritzen und Brechen, nötig sind.
Neben der deutlich kostengünstigeren Realisierung, Wafer- Level-Prozessierung ohne den - für eine Spiegelbeschichtung bei Lasern ansonsten nötigen Vereinzelungsprozess - können eine Reihe von Applikationen bedient werden, zum Beispiel das Pumpen von Wellenlängenkonversionsstoffen, etwa in Projektionsanwendungen. Weitere mögliche Anwendungsfelder liegen im Luftfahrtbereich sowie im Automobilbereich oder im Bereich der Allgemeinbeleuchtung. Zusätzlich erlaubt die Oberflächenemission besonders flache Gehäuse und damit hohe Synergien zur LED-Packagetechnologie.
Gemäß zumindest einer Ausführungsform ist der optoelektronische Halbleiterchip ein Halbleiterlaser. Das heißt, im Betrieb ist der Halbleiterchip zur Emission einer kohärenten Strahlung eingerichtet.
Gemäß zumindest einer Ausführungsform weist bei einer Wellenlänge maximaler Intensität der Strahlung die hochbrechende Schicht einen um mindestens 0,6 oder um mindestens 0,8 oder um mindestens 1,0 höheren Brechungsindex auf als die niedrigbrechende Beschichtung. Dies gilt insbesondere bei Raumtemperatur, also 300 K, oder bei einer bestimmungsgemäßen Betriebstemperatur des Halbleiterchips. Gemäß zumindest einer Ausführungsform beträgt ein Brechungsindexunterschied zwischen der aktiven Zone und der hochbrechenden Schicht höchstens 0,3 oder höchstens 0,2 oder höchstens 0,1 oder höchstens 0,05. Dies gilt insbesondere bei Raumtemperatur, also 300 K, oder bei einer bestimmungsgemäßen Betriebstemperatur des Halbleiterchips.
Gemäß zumindest einer Ausführungsform befindet sich die hochbrechende Schicht unmittelbar an der Auskoppelfacette und die Auskoppelfacette ist quer zur Wachstumsrichtung orientiert. Zum Beispiel beträgt ein Winkel zwischen der Wachstumsrichtung und der Auskoppelfacette dann mindestens 15° oder mindestens 30° und/oder höchstens 75° oder höchstens 60°, zum Beispiel 45°.
Gemäß zumindest einer Ausführungsform umfasst der optoelektronische Halbleiterchip ferner einen oder mehrere Auskoppelspiegel direkt an der Auskoppelfacette. Der mindestens eine Auskoppelspiegel ist insbesondere ein Bragg- Spiegel .
Gemäß zumindest einer Ausführungsform befindet sich die hochbrechende Schicht unmittelbar an dem Auskoppelspiegel und die Auskoppelfacette ist parallel zur Wachstumsrichtung (G) orientiert. Begriffe wie parallel oder senkrecht gelten hier und im Folgenden insbesondere mit einer Winkeltoleranz von höchstens 15° oder von höchstens 10° oder von höchstens 5°.
Gemäß zumindest einer Ausführungsform ist die hochbrechende Schicht eine Planarisierungsschicht für die Auskoppelfacette und/oder für den Auskoppelspiegel. Das heißt, durch die hochbrechende Schicht können Unebenheiten oder eine Rauheit der Auskoppelfacette verringert werden. Mit anderen Worten kann die hochbrechende Schicht an einer der Auskoppelfacette abgewandten Seite glatter und/oder ebener sein als die Auskoppelfacette selbst. Ungeachtet dessen ist die Auskoppelfacette, über Unebenheiten oder eine Rauheit hinweg gemittelt, bevorzugt eine ebene Fläche.
Gemäß zumindest einer Ausführungsform ist die hochbrechende Schicht eine Winkelkorrekturschicht für die Auskoppelfacette, sodass ein Winkel zwischen der Außenseite und der Auskoppelfacette zwischen einschließlich 0,1° und 20° oder zwischen einschließlich 0,2° und 10° oder zwischen einschließlich 0,2° und 3° liegt. Das heißt, mittels der hochbrechenden Schicht kann eine Auskoppelrichtung der Strahlung präzise eingestellt und/oder justiert werden, verglichen mit der Auskoppelfacette selbst.
Gemäß zumindest einer Ausführungsform umfasst der optoelektronische Halbleiterchip ferner eine für die Strahlung reflektierende Metallisierung direkt an einer der Auskoppelfacette abgewandten Seite der niedrigbrechenden Beschichtung. Durch eine solche Metallisierung lässt sich ein durch die niedrigbrechende Beschichtung gelangender Anteil der in der Halbleiterschichtenfolge erzeugten Strahlung noch nutzen.
Gemäß zumindest einer Ausführungsform ist der Träger ein Aufwachssubstrat der Halbleiterschichtenfolge. Dabei kann die Strahlung durch den Träger hindurch abgestrahlt werden.
Gemäß zumindest einer Ausführungsform ist der Träger ein Ersatzträger, an dem die Halbleiterschichtenfolge mittels eines Verbindungsmittels befestigt ist. Das heißt, es ist möglich, dass das Aufwachssubstrat der
Halbleiterschichtenfolge durch den Ersatzträger ersetzt wurde oder dass der Ersatzträger zusätzlich zum Aufwachssubstrat vorhanden ist. Es ist in diesem Fall möglich, dass die Strahlung aufgrund der Außenseite in Richtung vom Träger weg, insbesondere vom Ersatzträger weg, abgestrahlt wird.
Gemäß zumindest einer Ausführungsform weist der Träger eine Ausnehmung für die Halbleiterschichtenfolge auf, sodass der Träger eine der Auskoppelfacette zugewandte Stützfläche aufweist. Die niedrigbrechende Beschichtung kann in diesem Fall auf die Stützfläche aufgebracht sein und die hochbrechende Schicht kann auf der niedrigbrechenden Beschichtung aufsitzen.
Gemäß zumindest einer Ausführungsform ist die Halbleiterschichtenfolge, in Draufsicht gesehen und in mindestens einem Bereich ohne aktive Zone, mit einem Befestigungsmittel an der niedrigbrechenden Beschichtung, die auf dem Träger aufgebracht ist, befestigt. Das Befestigungsmittel kann auf mindestens einem Metall basieren.
Gemäß zumindest einer Ausführungsform ist eine der Auskoppelfacette gegenüberliegende weitere Facette der Halbleiterschichtenfolge schräg zur Wachstumsrichtung orientiert. Alternativ ist die weitere Facette parallel zur Wachstumsrichtung orientiert.
Gemäß zumindest einer Ausführungsform ist eine der weiteren Facette zugeordnete weitere Stützfläche parallel zur Wachstumsrichtung orientiert, sodass die die weitere Stützfläche dazu eingerichtet ist, aus der aktiven Zone an die weitere Stützfläche gelangende Strahlungsanteile der Strahlung zurück in die aktive Zone zu reflektieren.
Gemäß zumindest einer Ausführungsform umfasst der optoelektronische Halbleiterchip ferner eine Optik zur Strahlkorrektur für die Strahlung. Die Optik befindet sich in Draufsicht gesehen zum Beispiel ganz oder Teilweise über der Außenseite. Die Optik kann, in Draufsicht gesehen, größer sein als die Außenseite. Es ist möglich, dass die Optik aus dem Träger heraus erzeugt ist.
Darüber hinaus wird ein Bauteil mit mindestens einem optoelektronischen Halbleiterchip, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben, angegeben. Merkmale des Bauteils sind daher auch für den optoelektronischen Halbleiterchip offenbart und umgekehrt .
In mindestens einer Ausführungsform umfasst das Bauteil eine Vielzahl der optoelektronischen Halbleiterchips sowie eine Montageplattform. Die Halbleiterchips sind auf der Montageplattform montiert und mittels der Optiken der Halbleiterchips sind Abstrahlrichtungen der Halbleiterchips aneinander angepasst.
Nachfolgend werden ein hier beschriebener optoelektronischer Halbleiterchip und ein hier beschriebenes Bauteil unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein. Es zeigen:
Figur 1 eine schematische Schnittdarstellung parallel zu einer Resonatorlängsrichtung eines Ausführungsbeispiels eines hier beschriebenen optoelektronischen Halbleiterchips,
Figuren 2 bis 5 schematische Schnittdarstellungen von Verfahrensschritten zur Herstellung des optoelektronischen Halbleiterchips aus Figur 1,
Figur 6 eine schematische Schnittdarstellung eines
Ausführungsbeispiels eines hier beschriebenen optoelektronischen Halbleiterchips,
Figuren 7 und 8 schematische Draufsichten auf
Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterchips,
Figuren 9 und 10 schematische Schnittdarstellungen von Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterchips,
Figur 11 eine schematische Draufsichten auf ein
Ausführungsbeispiel eines hier beschriebenen optoelektronischen Halbleiterchips,
Figuren 12 bis 16 schematische Schnittdarstellungen von Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterchips, Figuren 17 bis 28 schematische Schnittdarstellungen von Verfahrensschritten zur Herstellung eines Ausführungsbeispiels eines hier beschriebenen optoelektronischen Halbleiterchips,
Figuren 29 bis 31 schematische Schnittdarstellungen von Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterchips, und
Figuren 32 bis 34 schematische Schnittdarstellungen von Ausführungsbeispielen von Bauteilen mit hier beschriebenen optoelektronischen Halbleiterchips.
In Figur 1 ist ein Ausführungsbeispiel eines optoelektronischen Halbleiterchips 1 gezeigt. Bei dem Halbleiterchip 1 handelt es sich bevorzugt um einen Laserdiodenchip. Der Halbleiterchip 1 umfasst eine Halbleiterschichtenfolge 3, die zum Beispiel aus AlInGaN ist. Zum Beispiel ist eine aktive Zone 33 in der Halbleiterschichtenfolge 3 dazu eingerichtet im Betrieb, blaues Licht, grünes Licht und/oder nahultraviolette Strahlung R zu erzeugen. Die aktive Zone 33 kann in einem Wellenleiter der Halbleiterschichtenfolge 3 eingebettet sein und der Wellenleiter kann von Mantelschichten der Halbleiterschichtenfolge 3 begrenzt sein, nicht explizit gezeichnet. Die Halbleiterschichtenfolge 3 kann sich als einem Träger 2 noch an einem Aufwachssubstrat 21 befinden.
Die Halbleiterschichtenfolge 3 weist zwei Auskoppelfacetten 34 auf, die ungefähr 45° zu einer Wachstumsrichtung G der Halbleiterschichtenfolge 3 orientiert sind. Dabei verschmälert sich die Halbleiterschichtenfolge 3 in Richtung weg von dem Aufwachssubstrat 21. Die in der aktiven Zone 33 erzeugte Strahlung verlässt die Halbleiterschichtenfolge 3 durch die Auskoppelfacetten 34 hindurch.
Direkt an den Auskoppelfacetten 34 befindet sich je eine optisch hochbrechende Schicht 4. Die hochbrechende Schicht 4 weist den gleichen oder ungefähr den gleichen Brechungsindex auf wie die Halbleiterschichtenfolge 3. Die hochbrechende Schicht 4 ist zum Beispiel aus NbO oder aus LiNbO und kann mittels eines Sol-Gel-Verfahrens aufgebracht sein, oder ist aus ZnS oder auch aus gesputtertem, amorphem GaN. Eine Außenseite 45 der hochbrechenden Schicht 4 ist vergleichsweise glatt und kann exakt in einem 45°-Winkel zur Wachstumsrichtung G orientiert sein. Das heißt, mittels der hochbrechenden Schicht 4 kann eine Korrektur einer Ausrichtung der Auskoppelfacetten 34 und eine Glättung der Auskoppelfacetten 34 erfolgen.
Direkt an der Außenseite 45 befindet sich eine optisch niedrigbrechende Beschichtung 5. Die niedrigbrechende Beschichtung 5 ist bevorzugt elektrisch isolierend und ist zum Beispiel aus SiOg oder aus einem Fluorid, wie MgF oder CaF. Die niedrigbrechende Beschichtung 5 kann vergleichsweise dünn sein. Im Zusammenspiel der hochbrechenden Schicht 4 und der niedrigbrechenden Beschichtung 5 ist die Außenseite 45 für eine Totalreflexion der Strahlung R eingerichtet.
Seitlich neben der hochbrechenden Schicht 4 befindet sich optional ein Befestigungsmittel 63. Das Befestigungsmittel 63 ist bevorzugt elektrisch leitfähig und kann ein Lot sein.
Über das Befestigungsmittel 63 ist eine elektrische Kontaktierung und eine mechanische Anbindung der Halbleiterschichtenfolge 3 an einen Ersatzträger 22 als weiterem Träger 2 ermöglicht. Der Ersatzträger 22 ist bevorzugt passend zur hochbrechenden Schicht 4 strukturiert und ist zum Beispiel aus Saphir. Somit befindet sich die aktive Zone 33 in oder an einer Ausnehmung 24 des weiteren Trägers 2, 22.
Für eine weitere elektrische Kontaktierung der Halbleiterschichtenfolge 3 kann die niedrigbrechende Beschichtung 5 an einer dem Ersatzträger 22 zugewandten Kontaktseite 30 der Halbleiterschichtenfolge 3 durchbrochen sein, sodass ein elektrisches Kontaktierungsmittel 64 durch die niedrigbrechende Beschichtung 5 zur Halbleiterschichtenfolge 3 gelangen kann. An einer Stützfläche 25 des Ersatzträgers 22 befindet sich die niedrigbrechende Beschichtung 5 optional direkt an dem Ersatzträger 22.
In Richtung weg von der Halbleiterschichtenfolge 3 kann der Stützfläche 25 ein Bereich folgen, der senkrecht zur Wachstumsrichtung G orientiert ist. Diesem Bereich kann optional ein weiterer Bereich nachfolgen, der weg vom Aufwachssubstrat 21 verläuft.
Ferner ist es optional möglich, dass sich an der Kontaktseite 30 zwischen der niedrigbrechenden Beschichtung 5 und der hochbrechenden Schicht 4 ein Spalt 8 befindet.
Die in der aktiven Zone 33 erzeugte Strahlung R gelangt also durch die Auskoppelfacetten 34 in die hochbrechende Schicht 4 und an die jeweilige Außenseite 45. An den Außenseiten 45 wird die Strahlung R mittels Totalreflexion zum Aufwachssubstrat 21 gelenkt und beispielsweise aus zwei Gebieten an einer Abstrahlseite 37 des Aufwachssubstrats 21 emittiert . In den Figuren 2 bis 5 ist ein beispielhaftes Herstellungsverfahren für den optoelektronischen Halbleiterchip 1 gemäß Figur 1 illustriert.
Gemäß Figur 2 wird die Halbleiterschichtenfolge 3 auf dem Aufwachssubstrat 21 erzeugt und strukturiert, sodass die aktive Zone 33 nur in einem Bereich zwischen Vorfacetten 35 verbleibt. Das Strukturieren der Halbleiterschichtenfolge 3 erfolgt mittels Trockenätzen, da mittels Nassätzen nur schwierig der korrekte Winkel der Auskoppelfacette 34 von zum Beispiel 45° erzeugt werden kann. Aufgrund des Trockenätzens sind die Vorfacetten 35 allerdings vergleichsweise rau.
Im optionalen Schritt der Figur 3 erfolgt eine Glättung der Vorfacetten 35, sodass die Auskoppelfacetten 34 entstehen.
Gemäß Figur 4 wird die optisch hochbrechende Schicht 4 erzeugt und strukturiert. Dabei werden die Außenseiten 45 und eine Öffnung für das elektrische Kontaktierungsmittel erzeugt. Damit kann die hochbrechende Schicht 4 an der Kontaktseite 30, bis auf die Öffnung, eben und senkrecht zur Wachstumsrichtung G orientiert sein. Die Außenseiten 45 sind zum Beispiel in einem 45°-Winkel zur Wachstumsrichtung G orientiert. Nahe an dem Träger 2, außerhalb eines Bereichs, in dem die Strahlung R auf die Außenseiten 45 trifft, kann die hochbrechende Schicht 4 optional parallel zur Wachstumsrichtung G verlaufende Flanken aufweisen.
Eine Toleranz, mit der ein Winkel der Auskoppelfacetten 34 von zum Beispiel 45° zur Wachstumsrichtung G in den Figuren 2 und 3 erzeugt werden kann, liegt zum Beispiel bei 0,5°. Dagegen kann der Winkel der Außenseiten 45 aufgrund des anderen Materials der hochbrechenden Schicht 4 zum Beispiel mit einer Toleranz von lediglich 0,1° oder von lediglich 0,05° erzeugt werden. Ein Winkel zwischen den Außenseiten 45 und den zugehörigen Auskoppelfacetten 34 liegt somit zum Beispiel bei mindestens 0,1° und/oder bei höchstens 3°.
In Figur 5 ist illustriert, dass der weitere Träger 2, 22 vorstrukturiert und mit der niedrigbrechenden Beschichtung 5 versehen bereitgestellt wird. Ebenso ist die niedrigbrechende Beschichtung 5 bereits strukturiert und optional ist das elektrische Kontaktierungsmittel 64 platziert.
In einem weiteren Verfahrensschritt, nicht gezeichnet, erfolgt das Zusammenfügen der Komponenten aus den Figuren 4 und 5, um zum Halbleiterchip 1 der Figur 1 zu gelangen.
Mit dem Verfahren der Figuren 2 bis 5 lassen sich somit geätzte Auskoppelfacetten 34 in Kombination mit der hochbrechenden Schicht 4 für perfekte Flanken hersteilen, um Ungenauigkeiten im Ätzwinkel zu kompensieren. Ein Erzeugen von Facetten mittels Ritzen und Brechen ist somit nicht erforderlich, um die gewünschte hohe Genauigkeit im Flankenwinkel zu erzielen, einhergehend mit einer Kostenersparnis .
In Figur 6 ist ein weiteres Ausführungsbeispiel des Halbleiterchips 1 illustriert. In diesem Fall ist eine weitere Facette 36 vorhanden, die der nur einen Auskoppelfacette 34 gegenüberliegt. Die weitere Facette 36 ist parallel zur Wachstumsrichtung G orientiert. Auch an der weitere Facette 36 befindet sich direkt die hochbrechende Schicht 4, jedoch nicht die niedrigbrechende Beschichtung 5. Anstatt der niedrigbrechenden Beschichtung 5 ist eine Endspiegelbeschichtung 65 vorhanden, zum Beispiel ein Bragg- Spiegel. Demgemäß ist der weiteren Facette 36 eine weitere Stützfläche 26 zugeordnet, die parallel zur Wachstumsrichtung G orientiert ist, ebenso wie die zugeordnete Flanke der hochbrechenden Schicht 4.
Die Endspiegelbeschichtung 65 kann an der Öffnung für das elektrische Kontaktierungsmittel 64 beginnen. Alternativ zur Darstellung in Figur 6 ist es ebenso möglich, dass die Endspiegelbeschichtung 65 die niedrigbrechende Beschichtung 5 nicht ersetzt, sondern zusätzlich auf eine der Halbleiterschichtenfolge 3 zugewandte Seite der niedrigbrechenden Beschichtung 5 aufgebracht ist.
Im Übrigen gelten die Ausführungen zu den Figuren 1 bis 5 in gleicher Weise für Figur 6, und umgekehrt.
In den Figuren 7 und 8 sind Draufsichten auf die Halbleiterschichtenfolge 3 gezeigt, wobei zur Vereinfachung der Darstellung der weitere Träger 2, 22 sowie die niedrigbrechende Beschichtung 5 nicht gezeichnet sind.
Gemäß Figur 7 ist der nach dem Erzeugen der Auskoppelfacetten 45 stehen bleibende Teil der Halbleiterschichtenfolge 3 als Pyramidenstumpf geformt. Das heißt, alle seitlichen Facetten an diesem Teil der Halbleiterschichtenfolge 3 sind quer zur Wachstumsrichtung G orientiert und weisen zum Beispiel einen Winkel zur Wachstumsrichtung G von ungefähr 45° auf.
Demgegenüber ist in Figur 8 veranschaulicht, dass die mit der Strahlung R nicht in Berührung kommenden Facetten parallel oder näherungsweise parallel zur Wachstumsrichtung G ausgerichtet sein können. In den Figuren 7 und 8 sind jeweils zwei der Auskoppelfacetten 34 vorhanden, wie zum Beispiel in Verbindung mit Figur 1 veranschaulicht. Genauso können die Strukturen der Figuren 7 und 8 aber auch bei einem Halbleiterchip 1 mit nur einer Auskoppelfacette 45 und zum Beispiel mit einer weiteren Facette 36 angewandt werden, vergleiche Figur 6.
Im Übrigen gelten die Ausführungen zu den Figuren 1 bis 6 in gleicher Weise für die Figuren 7 und 8, und umgekehrt.
Die Ausführungsbeispiele der Figuren 9 und 10 betreffen insbesondere GaN-basierte HCSEL-Laser mit geätzten Facetten und niedriger Leistungsdichte an der Abstrahlseite 37, zum Beispiel zur Emission von blauer oder grüner Strahlung R. Insbesondere bei diesen Halbleiterchips 1, wie in den Figuren 9 und 10 gezeigt, ist es möglich, auf ein hermetisch gasdichtes Gehäuse oder Package um den Halbleiterchip 1 herum zu verzichten.
GaN-basierte Laser benötigen aufgrund Ihrer hohen Leistungsdichte und engen Abstrahlcharakteristik zum Schutz einer Auskoppelfacette üblicherweise ein hermetisch dichtes Gehäuse. Dies ist mit erheblichen Kostenaufwand verbunden. Durch eine Auskopplung durch den Träger 2 hindurch und durch eine Umlenkung der Strahlung R in den Träger 2 wird die Strahlung R in ihrem Verlauf insbesondere bei den Halbeiterchips 1 gemäß der Figuren 9 und 10 derart aufgeweitet, sodass eine Leistungsdichte an der Abstrahlseite 37 soweit absinkt, dass keine hermetische Verkapselung mehr nötig ist. Dabei können die Auskoppelfacette 34 und/oder die weitere Facette 36 wie in den vorangehenden Ausführungsbeispielen mittels Ätzen erzeugt sein. Ferner sind integrierte, on-chip TIR-Umlenkspiegel vorhanden, um einen Oberflächenemitter gemäß dem HCSEL-Konzept zu realisieren; TIR steht dabei für total internal reflection. Dies bedeutet insgesamt eine erhebliche Kostenreduktion und Performance-Vorteile gegenüber anderen Ansätzen und Lösungen, zum Beispiel mittels externer Umlenkspiegel oder dem Ankleben von Prismen oder dergleichen.
Gemäß der Figuren 9 und 10 ist die auf AlInGaN-basierende Halbleiterschichtenfolge 3 auf dem Träger 2 aufgebracht, das zum Beispiel ein Aufwachssubstrat 21 aus GaN ist, mit einem Brechungsindex von ungefähr 2,46. Die Auskoppelfacette 34 und die gegenüberliegende weitere Facette 36 sind parallel zueinander und zur Wachstumsrichtung G orientiert. An der weiteren Facette 36 befindet sich bevorzugt ein hochreflektierender Bragg-Spiegel als Endspiegelbeschichtung 65. Die Auskoppelfacette 34 ist bevorzugt direkt mit einem Auskoppelspiegel 61 versehen, der eine niedrigere Reflektivität für die Strahlung R aufweist, zum Beispiel eine Reflektivität von mindestens 30 % und/oder von höchstens 80 %. Der Auskoppelspiegel 61 und/oder die
Endspiegelbeschichtung 65 können auch als Passivierung der Facetten 34, 36 dienen.
Die optisch hochbrechende Schicht 4 befindet sich direkt an einer der Halbleiterschichtenfolge 3 abgewandten Seite des Auskoppelspiegels 61 und ist zum Beispiel aus NbO mit einem Brechungsindex von ungefähr 2,44 oder aus ZnS mit einem Brechungsindex von ungefähr 2,47. Die Außenseite 45 ist zum Beispiel in einem 45°-Winkel zur Wachstumsrichtung G ausgerichtet . Direkt an der Außenseite 45 befindet sich die optisch niedrigbrechende Beschichtung 5, die zum Beispiel aus SiOx,
MgF oder CaF ist und bevorzugt einen Brechungsindex von höchstens 2,0 aufweist. Die niedrigbrechende Beschichtung 5 weist bevorzugt über Bereiche der Außenseite 45 hinweg, die in Kontakt mit der Strahlung R geraten, eine konstante Schichtdicke auf.
Optional befindet sich direkt auf einer der Halbleiterschichtenfolge 3 abgewandten Seite der niedrigbrechenden Beschichtung 5 eine reflektierende Metallisierung 62, alternativ ein Bragg-Spiegel. Die reflektierende Metallisierung 62 ist zum Beispiel aus Al, Ag, Au oder aus einem Schichtsystem Cr-Au, abhängig von der Wellenlänge der Strahlung R.
Um die Leistungsdichte der Strahlung R an der Abstrahlseite 37 ausreichend zu reduzieren, weist der Träger 2 bevorzugt eine Dicke von mindestens 200 pm und/oder von höchstens 2 mm auf. Zum Beispiel liegt die Dicke des Trägers 2 bei 0,3 mm.
Eine effektive Dicke der hochbrechenden Schicht 4 in der Ebene der aktiven Zone 33 und in Richtung parallel zur aktiven Zone 33 liegt zum Beispiel bei mindestens 2 pm oder bei mindestens 8 pm und/oder bei höchstens 0,2 mm oder bei höchstens 0,1 mm oder bei höchstens 30 pm. Das heißt, die effektive Dicke der der hochbrechenden Schicht 4 kann deutlich kleiner sein als die Dicke des Trägers 2.
Eine Dicke der niedrigbrechenden Beschichtung 5 beträgt zum Beispiel mindestens 0,2 pm und/oder höchstens 2 pm. Die Abstrahlseite 37 des Trägers 2 ist optional zumindest in einem für die Strahlung R relevanten Bereich mit einer Antireflexbeschichtung 66 versehen, zum Beispiel einer 1/4- Schicht aus SiOx oder aus SiOxNy.
An dem Träger 2 an der Abstrahlseite 37 sowie an der Kontaktseite 30 der Halbleiterschichtenfolge 3 befinden sich bevorzugt eine erste elektrische Kontaktschicht 91 und eine zweite elektrische Kontaktschicht 92, die beispielsweise metallische Schichten sind.
Gemäß Figur 9 ist eine Trägeroberseite 20 des Trägers 2, an der sich die Halbleiterschichtenfolge 3 befindet, eben. Die Trägeroberseite 20 kann aber auch strukturiert sein, siehe Figur 10, um die Dicke des Trägers 2 gemäß den konkreten Anforderungen anpassen zu können. Zum Beispiel ist der Träger 2 im Bereich der Halbleiterschichtenfolge 3 dicker als im Bereich der niedrigbrechenden Beschichtung 5.
Durch die sehr gute Brechungsindexanpassung von NbO und GaN erfolgen keine störenden Reflektionen an den entsprechenden Grenzflächen beim Übergang NbO/GaN. Zudem lässt sich NbO als nicht-kristallines Material gut ätzen, um zum Beispiel die 45°-Außenseite 45 zu erzeugen.
In Figur 11 ist eine Draufsicht auf den Halbleiterchip 1 gemäß Figur 9 illustriert. Die Halbleiterschichtenfolge 3 kann in Draufsicht gesehen somit rechteckig sein und alle Facetten können parallel zur Wachstumsrichtung G ausgerichtet sein.
Im Übrigen gelten die Ausführungen zu den Figuren 1 bis 8 in gleicher Weise für die Figuren 9 bis 11, und umgekehrt. In Figur 12 ist ein Ausführungsbeispiel des Halbleiterchips 1 gezeigt, bei dem die Halbleiterschichtenfolge 3 auf dem Materialsystem AlInGaAs basiert und die aktive Zone 33 zur Erzeugung von roter oder nahinfraroter Strahlung R eingerichtet ist. Wie auch in allen anderen Ausführungsbeispielen kann die Halbleiterschichtenfolge 3 mehrere der aktiven Zonen 33 umfassen. Die aktiven Zonen 33 können alle zur Erzeugung von Strahlung R der gleichen Wellenlänge eingerichtet sein oder für Strahlung R verschiedener Wellenlängen.
Außerdem ist in Figur 12 illustriert, dass an oder in dem Träger 2 eine Optik 7 erzeugt sein kann. Die Optik 7 ist zum Beispiel eine Kollimationslinse. Eine solche Optik 7 kann auch in allen anderen Ausführungsbeispielen vorhanden sein. Insbesondere handelt es sich bei dem Halbeiterchip 1 der Figur 1 um einen auf GaAs basierenden, für einen Impulsbetrieb eingerichteten HCSEL mit geätzten Facetten 34, 36.
Gepulste GaAs-Laser, zum Beispiel für LiDAR-Anwendungen und insbesondere Triple-Stack Laser mit drei aktiven Zonen 33 und somit einer dicken, epitaktisch gewachsenen Halbleiterschichtenfolge 3, benötigen, falls als HCSEL realisiert, eine exakte 45°-Schräge über die komplette Halbleiterschichtenfolge 3 hinweg, was aufgrund der unterschiedlichen Materialien in den aktiven Zonen 33 schwer zu erreichen ist. Ist dies nicht sichergestellt, entstehen hohe Verluste, vor allem für die tieferliegenden aktiven Zonen 33 und die zugehörigen Wellenleiter. Insbesondere ist es schwierig, über die komplette Dicke der Halbleiterschichtenfolge 3 hinweg die 45°-Schräge exakt zu treffen, falls die Schräge noch Teil des Resonators ist.
Auch bei dem GaAs-basierten Halbleiterchip 1 der Figur 12 sind die Facetten 34, 36 mittels Ätzen erzeugt und weisen den integrierten, on-chip TIR-Umlenkspiegel auf, sodass ein HCSEL realisiert ist. Dies bedeutet eine erhebliche Kostenreduktion und Performance-Vorteile gegenüber anderen Ansätzen und Lösungen, wie mittels externer Umlenkspiegel, dem Ankleben von Prismen und dergleichen. Mit diesem Konzept können Effizienzen in der gleichen Größenordnung wie bei Standard- Kantenemitter-Ansätzen erzielt werden. Dies gilt insbesondere, da die 45°-Außenseite 45 außerhalb des eigentlichen Resonators liegt. Ein weiterer Vorteil ist, dass sich eine Abweichung von der idealen 45°-Schräge in dem hier beschriebenen Konzept durch eine Kompensationsoptik 7 an der Abstrahlseite 37 kompensieren lässt. Dies gilt auch für Halbleiterchips 1 mit nur einer aktiven Zone 33.
Beim Halbleiterchip 1 gemäß Figur 12 ist der Träger 1 insbesondere ein GaAs-Aufwachssubstrat 21 mit einem Brechungsindex von ungefähr 3,6, das transparent für Wellenlängen oberhalb von ungefähr 870 nm. Die optisch hochbrechende Schicht 5 ist wiederum zum Beispiel aus NbO mit einem Brechungsindex von ungefähr 2,28 und ist hochbrechend im Vergleich zur niedrigbrechenden Beschichtung 5 mit einem Brechungsindex kleiner als 2,0. Die niedrigbrechende Beschichtung 5 ist zum Beispiel aus SiOx, MgF oder CaF. Die reflektierende Metallisierung 62 ist zum Beispiel aus Al, Ag, Au oder Cr-Au.
Um eine Reflexion der Strahlung R an der Grenzfläche zwischen der Trägeroberseite 20 und der hochbrechenden Schicht 4 zu unterbinden, ist zwischen dem Träger 2 und der hochbrechenden Schicht 4 bevorzugt eine Antireflexbeschichtung 66 vorhanden. Die Antireflexbeschichtung 66 ist zum Beispiel eine 1/4- Schicht aus TiOx, insbesondere falls die hochbrechende Schicht 5 aus SiOxNy oder aus NbO ist, wobei das SiOxNy insbesondere einen Brechungsindex von ungefähr 1,75 aufweisen kann. Alternativ zu einer einschichtigen
Antireflexbeschichtung 66 kann auch eine Mehrschichtsystem, wie eine Bragg-Schichtenfolge, verwendet werden.
Die Optik 7 kann auch eine Fast-Axis-Kompensation umfassen und/oder für eine Winkelkorrektur bezüglich der 90°-Umlenkung der Strahlung R eingerichtet sein. Die Optik 7 ist zum Beispiel aufgeklebt oder gebondet oder in den Träger 2 geätzt.
Im Übrigen gelten die Ausführungen zu den Figuren 1 bis 11 in gleicher Weise für Figur 12, und umgekehrt.
In Figur 13 ist dargestellt, dass die niedrigbrechende Beschichtung 5 auch als Bragg-Schichtenstapel ausgeführt sein kann. Das heißt, die niedrigbrechende Beschichtung 5 braucht in diesem Fall nicht als im Zusammenspiel mit der hochbrechenden Schicht 4 totalreflektierende Beschichtung wirken. Das gleiche gilt für alle anderen Ausführungsbeispiele .
Im Übrigen gelten die Ausführungen zu Figur 12 in gleicher Weise für Figur 13, und umgekehrt.
In Figur 14 ist veranschaulicht, dass die hochbrechende Schicht 4, die niedrigbrechende Beschichtung 5 und die optionale reflektierende Metallisierung 62 an der Kontaktseite 30 nicht zu planarisiert sein brauchen. Das gleiche gilt für alle anderen Ausführungsbeispiele.
Außerdem ist in Figur 14 dargestellt, dass die Optik 7 keine konvexe oder bikonvexe Sammellinse zu sein braucht, sondern auch durch eine Metaoptik oder durch ein diffraktives optisches Element gebildet sein kann oder eine entsprechende Komponente umfasst. Das gleiche gilt für alle anderen Ausführungsbeispiele .
Im Übrigen gelten die Ausführungen zu den Figuren 12 und 13 in gleicher Weise für Figur 14, und umgekehrt.
Beim Ausführungsbeispiel gemäß Figur 15 ist das Aufwachssubstrat 21 durch den Ersatzträger 22 ersetzt worden. Somit befindet sich die Abstrahlseite 37 an einer vom Träger 2 abgewandten Seite der hochbrechenden Schicht 4. Es kann wiederum die Antireflexbeschichtung 66 vorhanden sein.
Im Übrigen gelten die Ausführungen zu den Figuren 12 bis 14 in gleicher Weise für Figur 15, und umgekehrt.
In Figur 16 ist gezeigt, basierend auf Figur 15, dass die niedrigbrechende Beschichtung 5 als Bragg-Spiegel ausgeführt sein kann, analog zu Figur 13. Im Übrigen gelten die Ausführungen zu den Figuren 13 und 15 in gleicher Weise für Figur 16, und umgekehrt.
In den Figuren 17 bis 28 ist ein Herstellungsverfahren für einen Halbleiterchip 1 gezeigt, der entsprechend der Figur 15 aufgebaut ist, mit Ausnahme der Form der optionalen reflektierende Metallisierung 62. So ist in Figur 17 dargestellt, dass die Halbleiterschichtenfolge 3 mit den aktiven Zonen 33 durchgehend auf dem Aufwachssubstrat 21 gewachsen wird.
Gemäß Figur 18 wird die Halbleiterschichtenfolge 3 strukturiert, sodass die Auskoppelfacette 34 sowie die weitere Facette 36 entstehen. Diese Facetten 34, 36 sind parallel zur Wachstumsrichtung G ausgerichtet. Die Facetten 34, 36 werden dabei nicht mittels Ritzen und Brechen, sondern mittels Ätzen erzeugt. Dieses Ätzen kann ein nasschemisches und/oder ein trockenchemisches Verfahren beinhalten oder sein.
Im Schritt der Figur 19 werden die Endspiegelbeschichtung 65 sowie der Auskoppelspiegel 61 an den Facetten 34, 36 erzeugt. Die Endspiegelbeschichtung 65 sowie die Auskoppelspiegel 61 sind bevorzugt Bragg-Spiegel.
Im Schritt der Figur 20 wird eine Ausgangsschicht 41 für die hochbrechende Schicht abgeschieden. Dabei kann die Ausgangsschicht 41 großflächig aufgebracht werden, optional nur an dem Auskoppelspiegel 61.
In Figur 21 ist gezeigt, dass die hochbrechende Schicht 4 mittels Ätzen strukturiert wird, sodass die Außenseite 45 entsteht. Daraufhin wird, siehe Figur 22, die niedrigbrechende Beschichtung 5 erzeugt, bevorzugt mit einer konstanten Schichtdicke.
Daraufhin wird zumindest ein Metall für die optionale reflektierende Metallisierung 62 aufgebracht. Anders als in Figur 15 dargestellt, kann dieses Metall auch großflächig und relativ dick aufgebracht werden. Dieses Metall kann sich auch an einer der Halbleiterschichtenfolge 3 abgewandten Seite der Endspiegelbeschichtung 65 befinden, anders als in Figur 23 gezeigt. Eine Dicke der reflektierenden Metallisierung 62 in Richtung parallel zur Wachstumsrichtung G kann größer oder gleich der Dicke der Halbleiterschichtenfolge 3 sein.
Im optionalen Schritt der Figur 24 erfolgt eine Planarisierung der Schichten 4, 5, 62, sodass die Schichten
4, 5, 62 in Richtung weg von dem Aufwachssubstrat 21 bündig mit der Halbleiterschichtenfolge 3 sowie mit den Spiegeln 61, 65 abschließen können.
Gemäß Figur 25 ist ein Umbonden erfolgt, sodass an einer dem Aufwachssubstrat 21 abgewandten Seite der
Halbleiterschichtenfolge 3 der Ersatzträger 22 angebracht ist, der zum Beispiel aus Si oder aus Ge ist. Nach dem Anbringen des Ersatzträgers 22 wurde das Aufwachssubstrat 21 entfernt .
Im Schritt der Figur 26 wird die Antireflexbeschichtung 66 aufgebracht, sodass die Abstrahlseite 37 resultiert.
Schließlich ist in Figur 28 veranschaulicht, dass die elektrischen Kontaktschichten 91, 92 am Ersatzträger 22 sowie an der Halbleiterschichtenfolge 3 angebracht werden.
Das Verfahren der Figuren 17 bis 28 dient beispielhaft zur Herstellung von Halbleiterchips 1, ähnlich wie in Figur 15 gezeigt, kann aber natürlich an die Herstellungserfordernisse für die Halbleiterchips 1 gemäß der anderen Ausführungsbeispiele angepasst werden.
Speziell die Figuren 29 bis 31 betreffen Ausführungsbeispiel der Halbleiterchips 1, die mit einer Anit-Beam-Tilt-Optik 7 versehen sind, also mit einer Optik, die eine Falschstellung der Außenseite 45 und/oder eine unerwünschte Verkippung der Strahlung R, relativ zum Träger 2, kompensieren kann. Damit lassen sich effizient HCSEL-Bauformen realisieren.
Aufgrund von Toleranzen bei der Realisierung der Außenseite 45 im Ätzprozess kommt es zu einer Neigung oder Schieflage im Abstrahlwinkel, auch als Tilt bezeichnet. Zum Beispiel bedeutet eine +/- 1°-Schwankung in der Außenseite 45 einen Tilt von +/- 5° der emittierten Strahlung R, etwa aufgrund der Brechungsindexunterschiede. Dies ist sehr ungünstig für viele Anwendungen, welche eine Justage, Kollimierung und/oder Fokussierung der Strahlung R benötigen.
Durch den Einbau von entsprechenden Linsendesigns zum Beispiel in das GaN-Substrat 21 lassen sich diese Ausgangsstrahlverkippungen kompensieren, analog wie bei einer zum Beispiel radialen LED. Insbesondere, da die Lasermode in ihrem Ausgangspunkt typisch nur wenige 100 nm 2 pm breit ist, aber der Träger 2 wesentlich dicker ist, kann man für das Linsendesign die Strahlgröße an der 45°-Außenseite 45 als Punktstrahler annehmen. Über die Trägerdicke ist zudem der Abstand der Linsenoberfläche gut definiert. Zum Beispiel lassen sich mittels Ätzverfahren entsprechende radiale Linsenformen realisieren. Andere Linsenformen können auch zum Beispiel metaoptische Strukturen oder diffraktive Strukturen sein. Als weiterer Vorteil kann hier eine Kompressions und/oder Fast-Axis-Kollimation oder Vorkollimation vorgenommen werden oder in die optische Funktionalität mitintegriert werden.
Ein Tilt-Korrektur ist demgemäß in Figur 29 veranschaulicht. Zur Vereinfachung der Darstellung sind dabei die hochbrechende Schicht 4 und die niedrigbrechende Beschichtung 5 nur sehr schematisch illustriert.
Wie auch in allen anderen Ausführungsbeispielen kann auch die weitere Facette 36 in einem 45°-Winkel zur Wachstumsrichtung G ausgerichtet sein. Der Auskoppelspiegel 61 kann auch zwischen dem Träger 2 und dem Bereich der
Halbleiterschichtenfolge 3 mit der zumindest einen aktiven Zone 33 angebracht sein, wie dies ebenso in allen anderen Ausführungsbeispielen möglich ist.
Im Übrigen gelten die Ausführungen zu den Figuren 1 bis 28 in gleicher Weise für Figur 29, und umgekehrt.
Gemäß Figur 30 erfolgt zusätzlich zur Tilt-Korrektur auch eine Fast-Axis-Korrektur.
Außerdem kann, wie dies ebenso in allen anderen Ausführungsbeispielen möglich ist, an oder anstatt der Antireflexbeschichtung 66 eine LeuchtstoffSchicht 67 für eine Wellenlängenänderung der Strahlung R vorhanden sein.
Im Übrigen gelten die Ausführungen zu Figur 29 in gleicher Weise für Figur 30, und umgekehrt.
In Figur 31 ist gezeigt, dass die Optik 7 als diffraktives optisches Element oder als Metaoptik gestaltet sein kann.
Im Übrigen gelten die Ausführungen zu den Figuren 29 und 30 in gleicher Weise für Figur 31.
In Figur 32 ist ein Ausführungsbeispiel eines Bauteils 10 gezeigt, das einen Halbeiterchip 1 gemäß einem der vorangehenden Ausführungsbeispiele umfasst. Der Halbleiterchip 1 befindet sich an einer Montageplattform 11, zum Beispiel eine Keramiksubstrat. Die Montageplattform 11 ist mit elektrisch leitfähigen Beschichtungen 12 zur elektrischen Kontaktierung des Halbleiterchips 1 versehen.
Zum Beispiel erfolgt die elektrische Kontaktierung mit Hilfe einer elektrischen Verbindung 15, die ein Bonddraht sein kann.
Ein Halbleiterchip 1 wird also zum Beispiel in ein SMD- Gehäuse eingebaut, welches auf der Unterseite Kontaktflächen für die Verlötung mit einer Leiterplatte aufweisen kann. Das Gehäusesubstrat, also die Montageplattform 11, kann eine Keramik, etwa aus A1N, sein, welche elektrische Durchkontaktierungen zwischen ihren Hauptseiten besitzt. Auf einer Unterseite kann neben den beiden elektrischen Kontakten ein weiterer potenzialfreier Kontakt zur Wärmeableitung ausgeführt sein.
Zum mechanischen Schutz kann der Halbleiterchip 1 im Gehäuse verkapselt sein, nicht gezeichnet, beispielsweise mit einer organischen Vergussmasse, wie einem Epoxidharz, oder mit einem Silikon. Sofern erforderlich, können weitere optische Elemente, zum Beispiel Linsen, Teil des Bauteils 10 oder des Gehäuses sein.
Im Übrigen gelten die Ausführungen zu den Figuren 29 bis 31 in gleicher Weise für Figur 32.
Das Gehäusesubstrat, also die Montageplattform 11, kann auch ein Metall-Leadframe, zum Beispiel aus Cu, sein, wie ein QFN- Gehäuse. Dazu können Leiterrahmenteile 14 vorhanden sein, die mit einem Trägermaterial 13 mechanisch miteinander verbunden sind.
Im Übrigen gelten die Ausführungen zu Figur 32 in gleicher Weise für Figur 33.
Das Bauteil 10 gemäß Figur 34 beinhaltet eine Vielzahl der Halbleiterchips 1, wobei alle Halbleiterchips 1 baugleich sein können oder verschieden Arten von Halbleiterchips 1, zum Beispiel zur Erzeugung von Strahlung R unterschiedlicher Farben, verbaut sein können.
Das heißt, mehrere der Halbleiterchips 1 werden auf einer gemeinsamen Montageplattform 11 aufgebaut und kontaktiert.
Die elektrische Verbindung mehrerer Halbleiterchips 1 erfolgt zum Beispiel als Serienschaltung. Dies erlaubt es, handelsübliche Treiber zu verwenden und reduziert die erforderlichen Leitungsquerschnitte. Mehrere elektrische Stränge pro Montageplattform 11 sind möglich.
Die gemeinsame Montageplattform 11 kann, wie in Figur 32, als SMD-Gehäuse, beispielsweise basierend auf zumindest einer Keramik, ausgeführt sein. Alternativ die Montageplattform 11 als Leiterplatte aus einem Metallsubstrat, zum Beispiel Al oder Cu, einem Dielektrikum mit hoher Wärmeleitung und der strukturierten Leiterebene ausgeführt sein.
Zum mechanischen Schutz können die Halbleiterchips 1 wiederum verkapselt sein, zum Beispiel mit einer organischen Vergussmasse, wie Epoxidharz, oder mit einem Silikon. Weitere optische Elemente, wie Linsen, können Teil des Aufbaus sein. Das Bauteil 10 kann zur Temperaturüberwachung ein geeignetes Bauelement, wie einen NTC, umfassen, nicht gezeichnet.
Im Fall einer Leiterplatte als Montageplattform 11 kann das Trägermaterial 13 Lötpads oder einen Stecker für die elektrische Kontaktierung sowie Bohrlöcher für die Befestigung auf einer Wärmesenke aufweisen, nicht gezeichnet.
Mittels der Optiken 7 ist es insbesondere möglich, die Abstrahlrichtungen der einzelnen Halbleiterchips 1 präzise aneinander anzupassen. Dazu können die Optiken 7 optional individuell an die jeweiligen Erfordernisse, also auf Halbleiterchipebene, angepasst sein.
Die in den Figuren gezeigten Komponenten folgen bevorzugt in der angegebenen Reihenfolge aufeinander, insbesondere unmittelbar aufeinander, sofern nichts anderes beschrieben ist. Sich in den Figuren nicht berührende Komponenten weisen bevorzugt einen Abstand zueinander auf. Sofern Linien parallel zueinander gezeichnet sind, sind die zugeordneten Flächen bevorzugt ebenso parallel zueinander ausgerichtet. Außerdem sind die relativen Positionen der gezeichneten Komponenten zueinander in den Figuren korrekt wiedergegeben, falls nichts anderes angegeben ist.
Die hier beschriebene Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102021 113 856.6, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugszeichenliste
1 optoelektronischer Halbleiterchip
2 Träger
20 Trägeroberseite
21 Aufwachssubstrat
22 Ersatzträger
23 Verbindungsmittel
24 Ausnehmung
25 Stützfläche
26 weitere Stützfläche
3 Halbleiterschichtenfolge
30 Kontaktseite
33 aktive Zone
34 Auskoppelfacette
35 Vorfacette
36 weitere Facette
37 Abstrahlseite
4 optisch hochbrechende Schicht
41 Ausgangsschicht für die hochbrechende Schicht
45 Außenseite der hochbrechenden Schicht
5 optisch niedrigbrechende Beschichtung
61 Auskoppelspiegel
62 reflektierende Metallisierung
63 Befestigungsmittel
64 elektrisches Kontaktierungsmittel
65 Endspiegelbeschichtung
66 Antireflexbeschichtung
67 LeuchtstoffSchicht
7 Optik
8 Spalt
91 erste elektrische Kontaktschicht
92 zweite elektrische Kontaktschicht 10 Bauteil
11 Montageplattform
12 elektrisch leitfähige Beschichtung
13 Trägermaterial 14 Leiterrahmenteil
15 elektrische Verbindung
G Wachstumsrichtung der Halbleiterschichtenfolge

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip (1) mit
- einem Träger (2),
- einer Halbleiterschichtenfolge (3) an dem Träger (2) mit mindestens einer aktive Zone (33) zur Erzeugung einer Strahlung (R),
- einer optisch hochbrechenden Schicht (4) an einer Auskoppelfacette (34) der Halbleiterschichtenfolge (3) zur Strahlungsauskopplung, und
- einer optisch niedrigbrechenden Beschichtung (5) direkt an einer Außenseite (45) der hochbrechenden Schicht (4) zur Totalreflexion der Strahlung (R), wobei
- die Halbleiterschichtenfolge (3) dazu eingerichtet ist, die Strahlung (R) in der aktiven Zone (33) senkrecht zu einer Wachstumsrichtung (G) der Halbleiterschichtenfolge (3) zu führen, und
- die hochbrechenden Schicht (4) dazu eingerichtet ist, die Strahlung (R) an der Außenseite (45) parallel zur Wachstumsrichtung (G) umzulenken,
- der Träger (2) ein Ersatzträger (22) ist und die Strahlung (R) aufgrund der Außenseite (45) in Richtung vom Träger (2) weg abgestrahlt wird,
- der Träger (2) eine Ausnehmung (24) für die Halbleiterschichtenfolge (3) aufweist, sodass der Träger (2) eine der Auskoppelfacette (34) zugewandte Stützfläche (25) aufweist und die niedrigbrechenden Beschichtung (5) auf die Stützfläche (25) aufgebracht ist und die hochbrechende Schicht (4) auf der niedrigbrechenden Beschichtung (5) aufsitzt, und
- die Halbleiterschichtenfolge (3), in Draufsicht gesehen und in mindestens einem Bereich ohne aktive Zone (33), mit einem Befestigungsmittel (63) an der niedrigbrechenden Beschichtung (5), die auf dem Träger (2) aufgebracht ist, befestigt ist.
2. Optoelektronischer Halbleiterchip (1) nach dem vorhergehenden Anspruch, das ein Halbleiterlaser ist, wobei bei einer Wellenlänge maximaler Intensität der Strahlung (R) die hochbrechende Schicht (4) einen um mindestens 0,6 höheren Brechungsindex aufweist als die niedrigbrechende Beschichtung (5). 3. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei ein Brechungsindexunterschied zwischen der aktiven Zone (33) und der hochbrechenden Schicht (4) höchstens 0,
3 beträgt, wobei sich die hochbrechende Schicht (4) unmittelbar an der Auskoppelfacette (34) befindet und die Auskoppelfacette (34) quer zur Wachstumsrichtung (G) orientiert ist.
4. Optoelektronischer Halbleiterchip (1) nach einem der Ansprüche 1 und 2, ferner umfassend einen Auskoppelspiegel (61) direkt an der Auskoppelfacette (34), wobei sich die hochbrechende Schicht (4) unmittelbar an dem Auskoppelspiegel (61) befindet und die Auskoppelfacette (34) parallel zur Wachstumsrichtung (G) orientiert ist.
5. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei die hochbrechende Schicht (4) eine
Planarisierungsschicht für die Auskoppelfacette (34) und/oder für den Auskoppelspiegel (61) ist.
6. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei die hochbrechende Schicht (4) eine
Winkelkorrekturschicht für die Auskoppelfacette (34) ist, sodass ein Winkel zwischen der Außenseite (45) und der Auskoppelfacette (34) zwischen einschließlich 0,1° und 20° liegt.
7. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, ferner umfassend eine für die Strahlung (R) reflektierende Metallisierung (62) direkt an einer der Auskoppelfacette (34) abgewandten Seite der niedrigbrechenden Beschichtung (5).
8. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei die niedrigbrechende Beschichtung (5) an einer dem Träger (2) zugewandten Kontaktseite (30) der Halbleiterschichtenfolge (3) durchbrochen ist, sodass ein elektrisches Kontaktierungsmittel (64) durch die niedrigbrechende Beschichtung (5) zur Halbleiterschichtenfolge (3) geführt ist, wobei sich an der Stützfläche (25) des Trägers 2 die niedrigbrechende Beschichtung (5) direkt an dem Träger (2) befindet .
9. Optoelektronischer Halbleiterchip (1) nach dem vorhergehenden Anspruch, wobei sich an der Kontaktseite (30) zwischen der niedrigbrechenden Beschichtung (5) und der hochbrechenden Schicht (4) ein Spalt (8) befindet.
10. Optoelektronischer Halbleiterchip (1) nach dem vorhergehenden Anspruch, wobei sich in lateraler Richtung, also in Richtung senkrecht zur Wachstumsrichtung (G) und weg von der
Halbleiterschichtenfolge (3), an die Stützfläche (25) ein erster Bereich des Trägers (2) anschließt, der senkrecht zur Wachstumsrichtung (G) orientiert ist und sich an den ersten Bereich ein zweiter Bereich des Trägers (2) anschließt und sich im zweiten Bereich eine Dicke des Träges (2) in Richtung weg von der Halbleiterschichtenfolge (3) verringert.
11. Optoelektronischer Halbleiterchip (1) nach dem vorhergehenden Anspruch, wobei das Befestigungsmittel (63) auf mindestens einem Metall basiert oder eine Metalllegierung ist.
12. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei eine der Auskoppelfacette (34) gegenüberliegende weitere Facette (36) schräg zur Wachstumsrichtung (G) orientiert ist, und wobei eine der weiteren Facette (35) zugeordnete weitere Stützfläche (26) parallel zur Wachstumsrichtung (G) orientiert ist, sodass die die weitere Stützfläche (26) dazu eingerichtet ist, aus der aktiven Zone (33) an die weitere Stützfläche (26) gelangende Strahlungsanteile der Strahlung (R) zurück in die aktive Zone (33) zu reflektieren.
13. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, ferner umfassend eine Optik (7) zur Strahlkorrektur für die Strahlung (R), wobei sich die Optik (7) in Draufsicht gesehen über der Außenseite (45) befindet.
14. Optoelektronischer Halbleiterchip (1) nach dem vorhergehenden Anspruch, wobei die Optik (7) aus dem Träger (2) heraus erzeugt ist.
15. Bauteil (10) mit - einer Vielzahl von Halbleiterchips (1) nach zumindest einem der Ansprüche 13 und 14, und - einer Montageplattform (11), wobei die Halbleiterchips (1) auf der Montageplattform (11) montiert sind und mittels der Optiken (7) der Halbleiterchips (1) Abstrahlrichtungen der Halbleiterchips (1) aneinander angepasst sind.
PCT/EP2022/064074 2021-05-28 2022-05-24 Optoelektronischer halbleiterchip und bauteil Ceased WO2022248487A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2023571208A JP7627364B2 (ja) 2021-05-28 2022-05-24 光電子半導体チップ及び構成要素
DE112022001141.6T DE112022001141A5 (de) 2021-05-28 2022-05-24 Optoelektronischer halbleiterchip und bauteil
US18/563,049 US20240275125A1 (en) 2021-05-28 2022-05-24 Optoelectronic semiconductor chip and component
CN202280036788.4A CN117355999A (zh) 2021-05-28 2022-05-24 光电子半导体芯片和组件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021113856.6 2021-05-28
DE102021113856.6A DE102021113856A1 (de) 2021-05-28 2021-05-28 Optoelektronischer halbleiterchip und bauteil

Publications (1)

Publication Number Publication Date
WO2022248487A1 true WO2022248487A1 (de) 2022-12-01

Family

ID=82163465

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/064074 Ceased WO2022248487A1 (de) 2021-05-28 2022-05-24 Optoelektronischer halbleiterchip und bauteil

Country Status (5)

Country Link
US (1) US20240275125A1 (de)
JP (1) JP7627364B2 (de)
CN (1) CN117355999A (de)
DE (2) DE102021113856A1 (de)
WO (1) WO2022248487A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023103983A1 (de) * 2023-02-17 2024-08-22 Ams-Osram International Gmbh Laservorrichtung, photonische schaltung und photonische anordnung
DE102024101908A1 (de) * 2024-01-23 2025-07-24 Ams-Osram International Gmbh Laserbauelement und verfahren zur herstellung eines laserbauele-ments

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4971927A (en) * 1989-04-25 1990-11-20 International Business Machines Corporation Method of making embedded integrated laser arrays and support circuits
EP2043210A2 (de) * 2007-09-28 2009-04-01 OSRAM Opto Semiconductors GmbH Halbleiterlaser und Verfahren zum Herstellen des Halbleiterlasers
US20090097519A1 (en) 2007-09-28 2009-04-16 Osram Opto Semiconductor Gmbh Semiconductor Laser and Method for Producing the Semiconductor Laser
US20100111126A1 (en) * 2008-10-30 2010-05-06 Junichiro Shimizu Semiconductor lasers
WO2019170636A1 (de) 2018-03-06 2019-09-12 Osram Opto Semiconductors Gmbh Halbleiterlaser

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030043582A1 (en) 2001-08-29 2003-03-06 Ball Semiconductor, Inc. Delivery mechanism for a laser diode array
JP4634010B2 (ja) * 2003-01-28 2011-02-16 株式会社日立製作所 半導体光素子
US7394841B1 (en) * 2007-01-18 2008-07-01 Epicrystals Oy Light emitting device for visual applications
JP2007329487A (ja) * 2007-06-25 2007-12-20 Sharp Corp レーザ素子および光記録再生装置
DE102008061152B4 (de) * 2008-12-09 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP2010251649A (ja) 2009-04-20 2010-11-04 Hitachi Ltd 面出射型レーザモジュールおよび面受光型モジュール
JP6508466B2 (ja) * 2015-05-29 2019-05-08 セイコーエプソン株式会社 光源装置およびプロジェクター
JP2018198247A (ja) * 2017-05-23 2018-12-13 市光工業株式会社 発光装置及び車両用灯具
DE102018128751A1 (de) * 2018-11-15 2020-05-20 Osram Opto Semiconductors Gmbh Halbleiterlaser
JP7479506B2 (ja) * 2020-04-24 2024-05-08 エイエムエス－オスラム インターナショナル ゲーエムベーハー 半導体レーザ、ｌｉｄａｒシステム、および半導体レーザを有するレーザシステム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4971927A (en) * 1989-04-25 1990-11-20 International Business Machines Corporation Method of making embedded integrated laser arrays and support circuits
EP2043210A2 (de) * 2007-09-28 2009-04-01 OSRAM Opto Semiconductors GmbH Halbleiterlaser und Verfahren zum Herstellen des Halbleiterlasers
US20090097519A1 (en) 2007-09-28 2009-04-16 Osram Opto Semiconductor Gmbh Semiconductor Laser and Method for Producing the Semiconductor Laser
US20100111126A1 (en) * 2008-10-30 2010-05-06 Junichiro Shimizu Semiconductor lasers
WO2019170636A1 (de) 2018-03-06 2019-09-12 Osram Opto Semiconductors Gmbh Halbleiterlaser

Also Published As

Publication number Publication date
DE102021113856A1 (de) 2022-12-01
CN117355999A (zh) 2024-01-05
DE112022001141A5 (de) 2023-12-07
JP2024519808A (ja) 2024-05-21
JP7627364B2 (ja) 2025-02-05
US20240275125A1 (en) 2024-08-15

Similar Documents

Publication Publication Date Title
EP2149160B1 (de) Optoelektronisches bauelement und verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente
EP2162928B1 (de) Verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente und optoelektronisches bauelement
EP1792351B1 (de) Gehäuse für ein optoelektronisches bauelement, optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2019170636A1 (de) Halbleiterlaser
DE102004057802B4 (de) Strahlungemittierendes Halbleiterbauelement mit Zwischenschicht
DE102005053274A1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips und Halbleiterbauelement
EP2612372B1 (de) Leuchtdiodenchip
EP2270875A1 (de) Strahlungsmittierendes Halbleiterbauelement und dessen Herstellungsverfahren
DE102006035635A1 (de) Beleuchtungsanordnung
WO2019076890A1 (de) Licht emittierendes bauelement
WO2022248487A1 (de) Optoelektronischer halbleiterchip und bauteil
US9076931B2 (en) Optoelectronic component and method for producing same
DE102012103160A1 (de) Laserdiodenvorrichtung
DE112018008290B4 (de) Strahlungsemittierendes halbleiterbauelement
DE102008048903B4 (de) Optoelektronisches Bauteil
DE102019131502A1 (de) Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
WO2018219667A1 (de) Halbleiterlaserdiode mit zwei resonatoren
DE112022000389B4 (de) Optoelektronischer halbleiterchip
WO2023041704A1 (de) Licht emittierender halbleiterchip und verfahren zur herstellung eines licht emittierenden halbleiterchips
WO2023078912A1 (de) Oberflächenemittierender halbleiterlaser und verfahren zur herstellung eines oberflächenemittierenden halbleiterlasers
EP1788674B1 (de) Laserdiode mit integrierter Monitordiode
DE10220333B4 (de) Strahlungsemittierendes Halbleiterbauelement mit einer Mehrzahl von Strukturelementen
DE10208170A1 (de) Strahlungsemittierendes Halbleiterbauelement mit einer vertikalen Emissionsrichtung und dessen Herstellungsverfahren
WO1997004509A2 (de) Halbleiterlaserchip und infrarot-emitter-bauelement
WO2014139893A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22732912

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112022001141

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 2023571208

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280036788.4

Country of ref document: CN

Ref document number: 18563049

Country of ref document: US

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112022001141

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22732912

Country of ref document: EP

Kind code of ref document: A1