WO2022244421A1 - Method for producing silicon wafer - Google Patents

Method for producing silicon wafer Download PDF

Info

Publication number
WO2022244421A1
WO2022244421A1 PCT/JP2022/011671 JP2022011671W WO2022244421A1 WO 2022244421 A1 WO2022244421 A1 WO 2022244421A1 JP 2022011671 W JP2022011671 W JP 2022011671W WO 2022244421 A1 WO2022244421 A1 WO 2022244421A1
Authority
WO
WIPO (PCT)
Prior art keywords
cutting
silicon wafer
main surface
cutting step
silicon
Prior art date
Application number
PCT/JP2022/011671
Other languages
French (fr)
Japanese (ja)
Inventor
佑宜 田中
史朗 豊田
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to CN202280034494.8A priority Critical patent/CN117296133A/en
Priority to KR1020237038795A priority patent/KR20240009938A/en
Publication of WO2022244421A1 publication Critical patent/WO2022244421A1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • B28D5/045—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools by cutting with wires or closed-loop blades
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Abstract

The present invention relates to a method for producing a silicon wafer in which a silicon ingot is cut using a wire saw or a band saw to produce a main surface A and a main surface B, the method having a first cutting step for performing cutting to create the main surface A and a second cutting step for performing cutting to create the main surface B, the conditions in the first cutting step and the conditions in the second cutting step being configured to be different from each other, and the amount of damage to the main surface A and the amount of damage to the main surface B being made different from each other. There is thereby provided a novel method for producing a silicon wafer with which there is obtained a silicon wafer having a curve.

Description

シリコンウェーハの製造方法Silicon wafer manufacturing method
　本発明は、シリコンウェーハの製造方法に関する。 The present invention relates to a method for manufacturing silicon wafers.
　近年、半導体ウェーハ直径の大型化が望まれており、この直径大型化に伴い、インゴットの切断にはワイヤソーが使用されている。ワイヤソー装置は、例えば、ワイヤ（高張力鋼線）を高速走行させて、ここにスラリーを掛けながら、インゴット（ワーク）を押し当てて切断し、多数のウェーハを同時に切り出す装置である（特許文献１参照）。また、インゴットからウェーハを１枚ずつ切り出す装置としては例えばバンドソーがある。 In recent years, there has been a desire to increase the diameter of semiconductor wafers, and along with this increase in diameter, wire saws are being used to cut ingots. A wire saw device is, for example, a device that runs a wire (high-tensile steel wire) at high speed, applies slurry to it, presses an ingot (workpiece) to cut it, and simultaneously cuts out a large number of wafers (Patent Document 1). reference). A band saw, for example, is an apparatus for cutting out wafers from an ingot one by one.
　また、シリコンウェーハをエピタキシャル成長用基板とし、該エピタキシャル成長用基板上にエピタキシャル層を成長させる場合、格子不整合のため反りが発生することがある。その対策として、エピタキシャル成長用基板の研削または研磨加工により、エピタキシャル層による反りと逆向きの反りを持ったシリコンウェーハを製造する方法等がある（特許文献２）。この場合、エピタキシャル成長後にエピタキシャルウェーハをフラットにすることができる。 Also, when a silicon wafer is used as a substrate for epitaxial growth and an epitaxial layer is grown on the substrate for epitaxial growth, warpage may occur due to lattice mismatch. As a countermeasure, there is a method of manufacturing a silicon wafer having a warp in the opposite direction to that of the epitaxial layer by grinding or polishing a substrate for epitaxial growth (Patent Document 2). In this case, the epitaxial wafer can be flattened after epitaxial growth.
　また、エピタキシャルウェーハ以外でも、ＳＯＩウェーハ等の貼り合せ基板では、熱膨張係数の差から酸化膜とシリコン側との間に応力が発生し、片側のみ酸化膜が除去されると反りが発生する問題がある。このように、エピタキシャル成長用基板やＳＯＩウェーハ等の貼り合わせ基板用のシリコン基板として、予め反りを有するシリコンウェーハが求められていた。 In addition to epitaxial wafers, in bonded substrates such as SOI wafers, stress is generated between the oxide film and the silicon side due to the difference in coefficient of thermal expansion, and when the oxide film is removed on only one side, warping occurs. There is As described above, there has been a demand for silicon wafers having warpage in advance as silicon substrates for epitaxial growth substrates and bonded substrates such as SOI wafers.
　特許文献３には、ワイヤソーによるワークの切断において、切断時に供給するスラリーの温度を変えることにより、ローラーのワーク軸方位の変位を制御することで、ワーク全体に渡り同一の形状に反らせて切断する方法が記載されている。 In Patent Document 3, in cutting a work with a wire saw, by changing the temperature of the slurry supplied at the time of cutting, by controlling the displacement of the work axial direction of the roller, the entire work is warped into the same shape and cut. method is described.
　特許文献４には、ワイヤソーにてワークを切断する際に、波状ワイヤーを使用し、ワークのフィード速度を制御することにより、一方向に反ったワーク形状を作製する方法が記載されている。 Patent Literature 4 describes a method of producing a workpiece that is warped in one direction by using a wavy wire and controlling the feed speed of the workpiece when cutting the workpiece with a wire saw.
　特許文献５には、基板に凸状のＳＯＲＩを有する一方の面と、凹状のＳＯＲＩを有する他方の面を有し、厚みバラツキが３μｍ以下である基板で、成膜や高温熱処理を行っても変形の無い又は少ない基板とその製造方法が記載されている。 In Patent Document 5, a substrate having one surface having a convex SORI and the other surface having a concave SORI and having a thickness variation of 3 μm or less is used. A substrate with little or no deformation and a method of making the same are described.
　特許文献６には、片面がワイヤソーによる切断面でもう一方の面が平面研削面であり、平研面が凹状の５～１５μｍの反りを有する圧電性基板であって、支持基板に有機接着層にて貼り合わされた時に変形の無い平らな基板とその製造方法が記載されている。 Patent Document 6 discloses a piezoelectric substrate having one surface cut by a wire saw and the other surface ground surface, the ground surface having a concave warp of 5 to 15 μm, and an organic adhesive layer on a support substrate. A flat substrate that is free of deformation when bonded together with a flat substrate and a method of making the same is described.
特開平９－２６２８２６号公報JP-A-9-262826 特開２００８－１４０８５６号公報JP 2008-140856 A 特開２００８－７８４７４号公報JP 2008-78474 A 特開２０１５－１５６４３３号公報JP 2015-156433 A 特開２０１８－２０７０９７号公報JP 2018-207097 A 特開２０２１－３４６２９号公報Japanese Patent Application Laid-Open No. 2021-34629
　上記のように、エピタキシャル成長の成長用基板等の用途において、反りを有するシリコンウェーハが得られるシリコンウェーハの製造方法が求められていた。 As described above, there has been a demand for a silicon wafer manufacturing method capable of obtaining warped silicon wafers in applications such as growth substrates for epitaxial growth.
　本発明は、反りを有するシリコンウェーハが得られる、新規なシリコンウェーハの製造方法を提供することを目的とする。 An object of the present invention is to provide a novel method for manufacturing a silicon wafer that can obtain a warped silicon wafer.
　上記目的を達成するために、本発明は、ワイヤソー又はバンドソーによりシリコンインゴットを切断して、主表面Ａと主表面Ｂを有するシリコンウェーハを製造するシリコンウェーハの製造方法であって、前記主表面Ａを作り出す切断を行う第１の切断工程と、前記主表面Ｂを作り出す切断を行う第２の切断工程とを有し、前記第１の切断工程における条件と前記第２の切断工程における条件を異なるものとすることにより、前記主表面Ａに対するダメージと前記主表面Ｂに対するダメージを異ならせることを特徴とするシリコンウェーハの製造方法を提供する。 In order to achieve the above object, the present invention provides a silicon wafer manufacturing method for manufacturing a silicon wafer having a main surface A and a main surface B by cutting a silicon ingot with a wire saw or a band saw, wherein the main surface A and a second cutting step for cutting to create the main surface B, wherein the conditions in the first cutting step and the conditions in the second cutting step are different Thus, a method of manufacturing a silicon wafer is provided in which the damage to the main surface A and the damage to the main surface B are made different.
　このようなシリコンウェーハの製造方法により、主表面Ａと主表面Ｂとに異なる度合いのダメージを与えることができ、その結果、シリコンウェーハに反りを与えることができる。 With such a silicon wafer manufacturing method, the main surface A and the main surface B can be damaged to different degrees, and as a result, the silicon wafer can be warped.
　このとき、前記第１の切断工程と前記第２の切断工程において、それぞれ異なる番手の砥粒を用いて切断を行うことができる。 At this time, in the first cutting step and the second cutting step, abrasive grains of different counts can be used for cutting.
　また、前記第１の切断工程と前記第２の切断工程のうち、いずれか一方を固定砥粒を用いた切断を行うものとし、もう一方を遊離砥粒を用いた切断を行うものとすることができる。 Further, one of the first cutting step and the second cutting step is performed using fixed abrasive grains, and the other is performed using free abrasive grains. can be done.
　主表面Ａと主表面Ｂとにそれぞれ異なる度合いのダメージを与えるためには、これらの手法を採用することができる。 These methods can be employed to give different degrees of damage to main surface A and main surface B.
　また、本発明のシリコンウェーハの製造方法では、前記ワイヤソーにより前記シリコンインゴットの切断を行い、前記第１の切断工程と、前記第２の切断工程とを、それぞれ１回ずつ行うことができる。 Further, in the silicon wafer manufacturing method of the present invention, the silicon ingot can be cut by the wire saw, and the first cutting step and the second cutting step can be performed once each.
　このような方法により各切断工程を行うことによって、簡便な方法で各切断工程において切断条件を変更することができる。 By performing each cutting step by such a method, it is possible to change the cutting conditions in each cutting step in a simple manner.
　また、本発明のシリコンウェーハの製造方法では、前記バンドソーにより前記シリコンインゴットの切断を行い、前記第１の切断工程と、前記第２の切断工程とを、交互に行うことができる。 Further, in the silicon wafer manufacturing method of the present invention, the silicon ingot can be cut by the band saw, and the first cutting step and the second cutting step can be alternately performed.
　このような方法により各切断工程を行うことによって、異なる度合いのダメージが与えられた主表面Ａと主表面Ｂを有するシリコンウェーハを、シリコンインゴットから１枚ずつ製造することができる。 By performing each cutting step by such a method, it is possible to manufacture silicon wafers each having main surface A and main surface B damaged to different degrees from a silicon ingot.
　また、本発明のシリコンウェーハの製造方法では、前記製造するシリコンウェーハにおけるＢｏｗの絶対値を１０μｍ以上とすることができる。 In addition, in the silicon wafer manufacturing method of the present invention, the absolute value of Bow in the manufactured silicon wafer can be 10 μm or more.
　本発明のシリコンウェーハの製造方法では、反りの指標パラメータであるＢｏｗの値をこのように大きな値とすることができる。 In the silicon wafer manufacturing method of the present invention, the value of Bow, which is an index parameter of warpage, can be set to such a large value.
　また、本発明のシリコンウェーハの製造方法では、前記製造するシリコンウェーハにおける前記主表面Ａ及び前記主表面Ｂのそれぞれを、光源波長を５３２ｎｍとしたラマン分光法で測定したときのラマン分光スペクトルにおけるシリコンの１次ピーク位置の差が０．１ｃｍ－１以上となるようにすることができる。 Further, in the method for producing a silicon wafer of the present invention, each of the main surface A and the main surface B in the silicon wafer to be produced is measured by Raman spectroscopy with a light source wavelength of 532 nm. can be set to 0.1 cm −1 or more.
　このように、ラマン分光法によりシリコンウェーハの各主表面を測定することにより、簡便にダメージの度合いを評価することができる。また、シリコンウェーハの各主表面において上記ピーク差を有することによって、大きな反りを発生させることができる。 Thus, by measuring each main surface of the silicon wafer by Raman spectroscopy, the degree of damage can be easily evaluated. Further, by having the above peak difference on each main surface of the silicon wafer, a large warp can be generated.
　本発明のシリコンウェーハの製造方法により、主表面Ａと主表面Ｂとに異なる度合いのダメージを与えることができ、その結果、シリコンウェーハに反りを与えることができる。また、本発明のシリコンウェーハの製造方法では、シリコンウェーハに大きな反りを発生させることができる。このようにして製造されたシリコンウェーハは、例えば、エピタキシャルウェーハの製造において、エピタキシャル成長により発生する反りを打ち消すように用いることにより、エピタキシャルウェーハにおける反りを低減することができる。本発明のシリコンウェーハの製造方法により製造されたシリコンウェーハは反りが例えばＢｏｗの絶対値で１０μｍ以上と大きな値とすることができるので、ヘテロエピタキシャル成長を行うような大きな反りを伴う操作を行う場合であっても、反りを打ち消すように本発明の製造方法によって製造したシリコンウェーハを使用することができる。 According to the silicon wafer manufacturing method of the present invention, different degrees of damage can be given to the main surface A and the main surface B, and as a result, the silicon wafer can be warped. Moreover, in the method for manufacturing a silicon wafer of the present invention, a large warp can be generated in the silicon wafer. A silicon wafer manufactured in this way can be used, for example, in the manufacture of an epitaxial wafer so as to cancel the warpage caused by the epitaxial growth, thereby reducing the warpage of the epitaxial wafer. A silicon wafer manufactured by the method for manufacturing a silicon wafer of the present invention can have a warpage as large as, for example, 10 μm or more in absolute value of Bow. Even if there is, a silicon wafer manufactured by the manufacturing method of the present invention can be used so as to cancel the warp.
本発明のシリコンウェーハの製造方法の一例を示すフロー図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a flowchart which shows an example of the manufacturing method of the silicon wafer of this invention. 本発明のシリコンウェーハの製造方法における第１の態様の一例を模式的に示す概略断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a schematic sectional drawing which shows typically an example of the 1st aspect in the manufacturing method of the silicon wafer of this invention. 本発明のシリコンウェーハの製造方法の別の一例を示すフロー図である。FIG. 3 is a flowchart showing another example of the method for manufacturing a silicon wafer of the present invention; 本発明のシリコンウェーハの製造方法における第２の態様の一例を模式的に示す概略断面図である。FIG. 2 is a schematic cross-sectional view schematically showing an example of a second aspect of the method for manufacturing a silicon wafer of the present invention; 実施例及び比較例のそれぞれのシリコンウェーハにおける、両主表面間のラマン分光スペクトルのシリコンの１次ピーク位置の差とＢｏｗの関係を示すグラフである。4 is a graph showing the relationship between the difference in primary peak position of silicon in the Raman spectroscopy spectrum between both main surfaces and Bow in each of the silicon wafers of Example and Comparative Example.
　上述のように、従来より、反りを有するシリコンウェーハが得られるシリコンウェーハの製造方法が求められていた。 As described above, conventionally, there has been a demand for a silicon wafer manufacturing method that can obtain warped silicon wafers.
　本発明者らは、シリコンインゴットをスライスしてシリコンウェーハを製造するときに、ウェーハの表裏にダメージ差が生じると、ウェーハを反らせながら切断が進行し、最終的に大きく反ったウェーハを得られることを見出した。そこで本発明としては、主表面Ａと主表面Ｂを有するシリコンウェーハを製造する際に、一方の主表面Ａを作り出す第１の切断工程と、もう一方の主表面Ｂを作り出す第２の切断工程においてダメージ差が生じるように切断を行うことを想到した。本発明者らは、以上のような知見を元に、本発明を完成させた。 The inventors of the present invention have found that when a silicon ingot is sliced to produce silicon wafers, if there is a difference in damage between the front and back of the wafer, cutting progresses while warping the wafer, ultimately resulting in a greatly warped wafer. I found Therefore, as the present invention, when manufacturing a silicon wafer having a main surface A and a main surface B, a first cutting step for creating one main surface A and a second cutting step for creating the other main surface B are performed. I came up with the idea of cutting so that there is a difference in damage between the two. The present inventors completed the present invention based on the above findings.
　以下、図面を参照して本発明を詳細に説明するが、本発明はこれらに限定されるものではない。 Although the present invention will be described in detail below with reference to the drawings, the present invention is not limited thereto.
　本発明のシリコンウェーハの製造方法では、上記のように、シリコンインゴットを切断して、主表面Ａと主表面Ｂを有するシリコンウェーハを製造する。このシリコンウェーハの製造方法では、まず、図１のＳ１１に示したように、主表面Ａを作り出す切断を行う第１の切断工程を行う（工程Ｓ１１）。次に、図１のＳ１２に示したように、主表面Ｂを作り出す切断を行う第２の切断工程を行う（工程Ｓ１２）。なお、工程Ｓ１１と工程Ｓ１２は、後述のように、繰り返して行うこともできる。本発明では、上記の第１の切断工程（工程Ｓ１１）における条件と第２の切断工程（工程Ｓ１２）における条件を異ならせる。これにより、主表面Ａに対するダメージと主表面Ｂに対するダメージを異ならせる。 In the silicon wafer manufacturing method of the present invention, a silicon ingot is cut to manufacture silicon wafers having main surfaces A and B as described above. In this silicon wafer manufacturing method, first, as shown in S11 of FIG. 1, a first cutting step for cutting to create the main surface A is performed (step S11). Next, as shown in S12 of FIG. 1, a second cutting step for cutting to create the main surface B is performed (step S12). In addition, process S11 and process S12 can also be performed repeatedly like the after-mentioned. In the present invention, the conditions in the first cutting step (step S11) and the conditions in the second cutting step (step S12) are made different. Thereby, the damage to the main surface A and the damage to the main surface B are made different.
　このようにして、シリコンウェーハの２つの主表面のうち、主表面Ａに対するダメージと主表面Ｂに対するダメージを異ならせることにより、該シリコンウェーハに反りを発生させることができる。 In this way, by differentiating the damage on the main surface A and the damage on the main surface B of the two main surfaces of the silicon wafer, the silicon wafer can be warped.
　主表面Ａと主表面Ｂに与えるダメージを異ならせるように切断条件を設定すればよく、設定する切断条件の差異については様々なものを採用することができる。例えば、第１の切断工程と第２の切断工程において、それぞれ異なる番手の砥粒を用いて切断を行うことが挙げられる。また、第１の切断工程と第２の切断工程のうち、いずれか一方を固定砥粒を用いた切断を行うものとし、もう一方を遊離砥粒を用いた切断を行うものとすることもできる。また、第１の切断工程及び第２の切断工程のともに加工液は特に限定されない。固定砥粒方式であれば純水でも問題なく、また遊離砥粒方式であれば界面活性剤などの添加物が含まれていても構わない。 The cutting conditions may be set so that the damage given to the main surface A and the main surface B are different, and various differences in the cutting conditions to be set can be adopted. For example, in the first cutting step and the second cutting step, cutting may be performed using abrasive grains of different counts. Further, one of the first cutting step and the second cutting step may be performed using fixed abrasive grains, and the other may be performed using free abrasive grains. . Moreover, the working liquid is not particularly limited in both the first cutting process and the second cutting process. In the case of the fixed abrasive method, there is no problem with pure water, and in the case of the free abrasive method, additives such as surfactants may be contained.
　以下、さらに具体的に本発明の態様について説明する。 Hereinafter, aspects of the present invention will be described more specifically.
［第１の態様］
　この態様では、ワイヤソーによりシリコンインゴットの切断を行い、第１の切断工程と、第２の切断工程とを、それぞれ１回ずつ行う。この態様について、図１と、図２（ａ）～（ｄ）に示した概略断面図を参照して説明する。この態様では、まず、図２（ａ）に示したように、切断しようとするシリコンインゴット１０を準備し、ワイヤソーの切断のため、ビーム４１に固定する。次に、図１のＳ１１、図２（ｂ）に示したように、シリコンインゴット１０に対して第１の切断工程を行う。第１の切断工程における切断箇所２１は、主表面Ａを作り出す切断箇所である（後述の図２（ｄ）参照）。このときの切断されたシリコンインゴット（ウェーハ列）１１における、ウェーハ厚さ（隣り合う切断箇所２１の間隔）は、最終的に製造するウェーハ３１、３２（後述の図２（ｄ）参照）の２倍程度以上とする。 [First aspect]
In this aspect, the silicon ingot is cut by a wire saw, and the first cutting step and the second cutting step are performed once each. This aspect will be described with reference to FIG. 1 and schematic cross-sectional views shown in FIGS. 2(a) to 2(d). In this embodiment, first, as shown in FIG. 2(a), a silicon ingot 10 to be cut is prepared and fixed to a beam 41 for cutting with a wire saw. Next, as shown in S11 of FIG. 1 and FIG. 2B, the silicon ingot 10 is subjected to a first cutting step. A cut portion 21 in the first cutting step is a cut portion that creates the main surface A (see FIG. 2(d) described later). In the silicon ingot (wafer array) 11 cut at this time, the wafer thickness (interval between adjacent cut points 21) is 2 Double or more.
　次に、図１のＳ１２、図２（ｃ）に示したように、第１の切断工程を行って切断されたシリコンインゴット（ウェーハ列）１１に対して条件を変えて第２の切断工程を行う。第２の切断工程における切断箇所２２は、主表面Ｂを作り出す切断箇所である（後述の図２（ｄ）参照）。第２の切断工程は、図２（ｂ）のウェーハ列１１を構成する各ウェーハを半分程度の厚さで２分割するように行う。 Next, as shown in S12 of FIG. 1 and FIG. 2(c), the silicon ingot (wafer array) 11 cut by performing the first cutting step is subjected to the second cutting step under different conditions. conduct. A cut portion 22 in the second cutting step is a cut portion that creates the main surface B (see FIG. 2(d) described later). In the second cutting step, each wafer constituting the wafer row 11 of FIG. 2(b) is divided into two by about half thickness.
　以上のようにして第１の切断工程及び第２の切断工程の両方により切断されたシリコンインゴット（ウェーハ列）１２を得る。この切断されたシリコンインゴット（ウェーハ列）１２をビーム４１から取り外し、主表面Ａと主表面Ｂを有するシリコンウェーハを得ることができる。 As described above, silicon ingots (wafer row) 12 cut by both the first cutting process and the second cutting process are obtained. By removing this cut silicon ingot (wafer array) 12 from the beam 41, a silicon wafer having a main surface A and a main surface B can be obtained.
　図２（ｄ）には、図２（ｃ）中の破線部３０で囲んだ部分のシリコンウェーハ３１、３２を示した。図２（ｄ）に示したように、シリコンウェーハ３１及びシリコンウェーハ３２は、それぞれ主表面Ａと主表面Ｂを有している。シリコンウェーハ３１及びシリコンウェーハ３２のそれぞれの主表面Ａは図２（ｂ）に示した切断箇所２１により作り出されたものであり、これらの主表面Ａは、図２（ｃ）の段階では向かい合っている。また、シリコンウェーハ３１及びシリコンウェーハ３２のそれぞれの主表面Ｂは図２（ｃ）に示した切断箇所２２により作り出されたものである。 FIG. 2(d) shows the silicon wafers 31 and 32 surrounded by the dashed line portion 30 in FIG. 2(c). As shown in FIG. 2(d), the silicon wafer 31 and the silicon wafer 32 have a main surface A and a main surface B, respectively. The respective main surfaces A of the silicon wafer 31 and the silicon wafer 32 are created by the cutting portion 21 shown in FIG. there is The main surface B of each of the silicon wafers 31 and 32 is produced by the cut portion 22 shown in FIG. 2(c).
　以下、製造されたシリコンウェーハ３１を代表して説明する。本発明のシリコンウェーハの製造方法では、シリコンウェーハ３１は、それぞれ異なる度合いのダメージを与えられた主表面Ａと主表面Ｂを有する。そのため、シリコンウェーハ３１に反りを発生させることができる。主表面Ａに大きいダメージを与え、主表面Ｂに主表面Ａよりも小さいダメージを与えた場合、主表面Ａの側が凸に、主表面Ｂの側が凹になるようにシリコンウェーハ３１に反りが発生する。本発明のシリコンウェーハの製造方法によって製造されたシリコンウェーハ３１では、反りを大きくすることができ、特に、反りの指標パラメータであるＢｏｗの絶対値（｜Ｂｏｗ｜）を１０μｍ以上とすることができる。 The manufactured silicon wafer 31 will be described below as a representative. In the silicon wafer manufacturing method of the present invention, the silicon wafer 31 has a main surface A and a main surface B that are damaged to different degrees. Therefore, the silicon wafer 31 can be warped. When the main surface A is greatly damaged and the main surface B is less damaged than the main surface A, the silicon wafer 31 is warped so that the main surface A side is convex and the main surface B side is concave. do. In the silicon wafer 31 manufactured by the silicon wafer manufacturing method of the present invention, warpage can be increased, and in particular, the absolute value of Bow (|Bow|), which is an index parameter of warpage, can be 10 μm or more. .
　Ｂｏｗの絶対値が１０μｍ以上であるようなシリコンウェーハは、ヘテロエピタキシャル成長用の基板としても十分に用いることができる。ヘテロエピタキシャル成長の場合、格子不整合が大きいが、上記のようにＢｏｗの絶対値が１０μｍ以上もあれば、ヘテロエピタキシャル成長に伴う基板の反りを打ち消すように基板を用いることができる。 A silicon wafer having an absolute value of Bow of 10 μm or more can be sufficiently used as a substrate for heteroepitaxial growth. In the case of heteroepitaxial growth, the lattice mismatch is large, but if the absolute value of Bow is 10 μm or more as described above, the substrate can be used so as to cancel out the warpage of the substrate accompanying the heteroepitaxial growth.
　また、製造したシリコンウェーハ３１の反りの指標を、ラマン分光法により簡便に評価することもできる。この測定方法では、シリコンウェーハ３１における主表面Ａ及び主表面Ｂのそれぞれを、光源波長を５３２ｎｍとしたラマン分光法で測定する。この測定は、光源波長５３２ｎｍのレーザーラマン分光顕微鏡を用いて得たスペクトルから、シリコンの１次ピーク位置（５２０ｃｍ－１付近）をローレンツ関数によってフィッティングすることで求めることができる。例えば、ラマン分光顕微鏡を用いて、シリコンウェーハの表面５０箇所で測定し、その１次ラマンピーク位置の平均値を求める。この平均値をダメージ量の指標として用いることができる。さらに、この１次ラマンピークの位置の測定を、主表面Ａ及び主表面Ｂの両面に対して行い、そのピーク位置の差（Δ（Ａ－Ｂ）と表すことができる。）とすることができる。 In addition, the index of warpage of the manufactured silicon wafer 31 can be easily evaluated by Raman spectroscopy. In this measurement method, each of the main surface A and the main surface B of the silicon wafer 31 is measured by Raman spectroscopy with a light source wavelength of 532 nm. This measurement can be obtained by fitting the primary peak position of silicon (near 520 cm −1 ) from the spectrum obtained using a laser Raman spectroscopic microscope with a light source wavelength of 532 nm using the Lorentzian function. For example, using a Raman spectroscopic microscope, measurements are made at 50 points on the surface of a silicon wafer, and the average value of the primary Raman peak positions is obtained. This average value can be used as an indicator of the amount of damage. Furthermore, the position of the primary Raman peak is measured on both the main surface A and the main surface B, and the difference between the peak positions (which can be expressed as Δ (AB)) can be used. can.
　本発明では、このラマン分光スペクトルにおけるシリコンの１次ピーク位置の差が０．１ｃｍ－１以上となるようにシリコンウェーハ３１を製造することができる。ラマン分光スペクトルにおけるシリコンの１次ピーク位置は、シリコンウェーハに対するダメージの度合いと相関関係があるため、シリコンウェーハ３１の反りをラマン分光スペクトルにより評価することができる。例えば、シリコンウェーハ３１において、上記１次ピーク位置の差が０．１ｃｍ－１以上であれば、概ね、Ｂｏｗの絶対値も１０μｍ以上とすることができる。 In the present invention, the silicon wafer 31 can be manufactured so that the difference between the silicon primary peak positions in the Raman spectrum is 0.1 cm −1 or more. Since the primary peak position of silicon in the Raman spectrum has a correlation with the degree of damage to the silicon wafer, warping of the silicon wafer 31 can be evaluated by the Raman spectrum. For example, in the silicon wafer 31, if the difference in primary peak position is 0.1 cm −1 or more, the absolute value of Bow can be approximately 10 μm or more.
　シリコンウェーハの主表面Ａ及びＢを作り出す切断においてどのような切断条件にすれば、Ｂｏｗの絶対値やラマン分光法による１次ピーク位置の差がどの程度になるかは、実験を行って容易に決定することができる。 It is easy to conduct an experiment to find out what kind of cutting conditions should be used in cutting to create the main surfaces A and B of the silicon wafer and how much the difference between the absolute value of Bow and the primary peak position by Raman spectroscopy will be. can decide.
　このような第１の態様を行うことができるワイヤソーは通常のワイヤソー装置を用いることができる。ただし、上記のように切断箇所２１、２２の位置を調整する必要がある。そのような切断箇所２１、２２の位置の調整は、例えば、第１の切断工程において、ワイヤが巻回されていているローラーのワイヤ溝の奇数番にワイヤを通して切断を行い、その後に第１の切断工程においてワイヤ溝の偶数番に通して切断を行うことにより行うことができる。 A normal wire saw device can be used as a wire saw that can perform such a first aspect. However, it is necessary to adjust the positions of the cutting points 21 and 22 as described above. Such adjustment of the positions of the cutting points 21 and 22 is performed, for example, in the first cutting step, by passing the wire through odd-numbered wire grooves of the roller around which the wire is wound, and then cutting the first wire. This can be done by passing the wires through the even-numbered grooves and cutting them in the cutting process.
　また、第１の態様では、通常のワイヤソー装置を用いることができ、また、第１の切断工程及び第２の切断工程は、ともに、固定砥粒方式又は遊離砥粒方式のいずれでも問題ない。また、上記のように、第１の切断工程と第２の切断工程においては、それぞれ異なる番手の砥粒を用いて切断を行うことができる。例えば、第１の切断工程で高番手の砥粒、第２の切断工程で低番手の砥粒とすることができる。なお、砥粒の番手を変えて切断を行う場合は、固定砥粒のほうが望ましい。固定砥粒であれば、切断を経ても実効的な番手が変わる可能性がほぼ変わらない。遊離砥粒方式の場合、砥粒を含む加工液がワイヤとインゴットの摺動部に供給されるが、加工液を循環して使用することが一般的である。この場合は切断を経て砥粒が破砕し、実効的な番手が変わってしまう可能性がある。ただし、その場合でも、第１の切断工程における条件と第２の切断工程における条件を異なるものとすることにより、本発明の効果を得ることができる。 In addition, in the first aspect, a normal wire saw device can be used, and both the first cutting process and the second cutting process can be either the fixed abrasive grain method or the free abrasive grain method. Further, as described above, in the first cutting step and the second cutting step, the cutting can be performed using abrasive grains of different counts. For example, high count abrasive grains can be used in the first cutting step, and low count abrasive grains can be used in the second cutting step. In addition, when cutting is performed by changing the grit size of abrasive grains, fixed abrasive grains are preferable. With fixed abrasive grains, there is almost no change in the possibility that the effective count will change even after cutting. In the case of the free-abrasive grain method, a working liquid containing abrasive grains is supplied to the sliding portion between the wire and the ingot, and it is common to circulate the working liquid for use. In this case, there is a possibility that the abrasive grains will be crushed through cutting and the effective count will change. However, even in that case, the effect of the present invention can be obtained by making the conditions in the first cutting step different from the conditions in the second cutting step.
　また、第１の態様では、第１の切断工程と第２の切断工程のうち、いずれか一方を固定砥粒を用いた切断を行うものとし、もう一方を遊離砥粒を用いた切断を行うものとすることにより、主表面Ａに対するダメージと主表面Ｂに対するダメージを異ならせることもできる。この場合、固定砥粒を用いた切断と、遊離砥粒を用いた切断とは、異なる番手の砥粒であってもよく、同一の番手の砥粒であってもよい。 Further, in the first aspect, one of the first cutting step and the second cutting step is performed by cutting using fixed abrasive grains, and the other is performed by cutting using free abrasive grains. By doing so, the damage to the main surface A and the damage to the main surface B can be made different. In this case, the cutting using the fixed abrasive grains and the cutting using the free abrasive grains may be different grain counts, or may be the same count grains.
［第２の態様］
　この態様では、バンドソーによりシリコンインゴットの切断を行い、第１の切断工程と、前記第２の切断工程とを、交互に行う。この態様について、図３と、図４（ａ）～（ｆ）に示した概略断面図を参照して説明する。この態様では、まず、図４（ａ）に示したように、切断しようとするシリコンインゴット５０を準備し、バンドソーの切断のため、固定部材８１に固定する。次に、図３のＳ２１、図４（ｂ）に示したように、シリコンインゴット５０に対して第１の切断工程を行う（工程Ｓ２１）。第１の切断工程における切断箇所６１は、主表面Ａを作り出す切断箇所である。なお、この図４（ｂ）の第１の切断工程の段階で、一部が切断されたシリコンインゴット５１とともに、シリコンウェーハ７１が作製されるが、これは主表面Ａと主表面Ｂを有するシリコンウェーハではない（図４（ｇ）も参照）。 [Second aspect]
In this aspect, the silicon ingot is cut by a band saw, and the first cutting step and the second cutting step are alternately performed. This aspect will be described with reference to FIG. 3 and schematic sectional views shown in FIGS. 4(a) to 4(f). In this mode, first, as shown in FIG. 4A, a silicon ingot 50 to be cut is prepared and fixed to a fixing member 81 for cutting with a band saw. Next, as shown in S21 of FIG. 3 and FIG. 4B, a first cutting step is performed on the silicon ingot 50 (step S21). A cutting point 61 in the first cutting step is a cutting point that creates the main surface A. As shown in FIG. At the stage of the first cutting step in FIG. 4(b), a silicon wafer 71 is manufactured together with the partially cut silicon ingot 51. This is a silicon wafer 71 having a main surface A and a main surface B. It is not a wafer (see also FIG. 4(g)).
　次に、図３のＳ２２、図４（ｃ）に示したように、第１の切断工程を行って一部が切断されたシリコンインゴット５１に対して第２の切断工程を行う（工程Ｓ２２）。第２の切断工程における切断箇所６２は、主表面Ｂを作り出す切断箇所である。このようにして、第１の切断工程の切断位置６１及び第２の切断工程の切断箇所６２により、シリコンウェーハ７２が製造される。シリコンウェーハ７２は、図４（ｃ）、（ｇ）に示したように、主表面Ａと主表面Ｂを有している。また、図４（ｃ）に示したように、一部が切断されたシリコンインゴット５２が残る。 Next, as shown in S22 of FIG. 3 and FIG. 4C, a second cutting process is performed on the silicon ingot 51 partially cut by performing the first cutting process (step S22). . A cutting point 62 in the second cutting step is a cutting point that creates the main surface B. As shown in FIG. In this way, the silicon wafer 72 is manufactured by the cutting position 61 in the first cutting step and the cutting portion 62 in the second cutting step. The silicon wafer 72 has a main surface A and a main surface B as shown in FIGS. 4(c) and 4(g). Moreover, as shown in FIG. 4(c), a silicon ingot 52 partially cut remains.
　次に、図３のＳ２３、図４（ｄ）に示したように、一部が切断されたシリコンインゴット５２に対して、再度、第１の切断工程を行う（工程Ｓ２３）。これにより、第２の切断工程における切断箇所６２と第１の切断工程における切断箇所６３に挟まれたシリコンウェーハ７３が製造される。このシリコンウェーハ７３も、上記シリコンウェーハ７２と同様に、主表面Ａと主表面Ｂを有している（図４（ｄ）、（ｇ）参照）。また、図４（ｄ）に示したように、一部が切断されたシリコンインゴット５３が残る。 Next, as shown in S23 of FIG. 3 and FIG. 4(d), the silicon ingot 52 partially cut is again subjected to the first cutting step (step S23). As a result, the silicon wafer 73 sandwiched between the cut portion 62 in the second cutting step and the cut portion 63 in the first cutting step is manufactured. Like the silicon wafer 72, this silicon wafer 73 also has a main surface A and a main surface B (see FIGS. 4(d) and 4(g)). Moreover, as shown in FIG. 4(d), a silicon ingot 53 partially cut remains.
　次に、図３のＳ２４、図４（ｅ）に示したように、一部が切断されたシリコンインゴット５３に対して、再度、第２の切断工程を行う（工程Ｓ２４）。これにより、第１の切断工程における切断箇所６３と第２の切断工程における切断箇所６４に挟まれたシリコンウェーハ７４が製造される。このシリコンウェーハ７４も、上記シリコンウェーハ７２、７３と同様に、主表面Ａと主表面Ｂを有している（図４（ｅ）、（ｇ）参照）。また、図４（ｅ）に示したように、一部が切断されたシリコンインゴット５４が残る。 Next, as shown in S24 of FIG. 3 and FIG. 4(e), the silicon ingot 53 partially cut is again subjected to the second cutting step (step S24). As a result, a silicon wafer 74 sandwiched between the cut portion 63 in the first cutting step and the cut portion 64 in the second cutting step is manufactured. Like the silicon wafers 72 and 73, this silicon wafer 74 also has a main surface A and a main surface B (see FIGS. 4(e) and 4(g)). Moreover, as shown in FIG. 4(e), the silicon ingot 54 partially cut remains.
　次に、図３のＳ２５、図４（ｆ）に示したように、一部が切断されたシリコンインゴット５４に対して、再度、第１の切断工程を行う（工程Ｓ２５）。これにより、第２の切断工程における切断箇所６４と第１の切断工程における切断箇所６５に挟まれたシリコンウェーハ７５が製造される。このシリコンウェーハ７５も、上記シリコンウェーハ７２、７３、７４と同様に、主表面Ａと主表面Ｂを有している（図４（ｆ）、（ｇ）参照）。また、図４（ｆ）に示したように、一部が切断されたシリコンインゴット５５が残る。 Next, as shown in S25 of FIG. 3 and FIG. 4(f), the first cutting step is performed again on the partially cut silicon ingot 54 (step S25). As a result, the silicon wafer 75 sandwiched between the cut portion 64 in the second cutting step and the cut portion 65 in the first cutting step is manufactured. Like the silicon wafers 72, 73 and 74, this silicon wafer 75 also has a main surface A and a main surface B (see FIGS. 4(f) and 4(g)). Moreover, as shown in FIG. 4(f), a silicon ingot 55 partially cut remains.
　以下、同様の繰り返しにより、主表面Ａと主表面Ｂを有するシリコンウェーハを製造することができる。 Hereafter, a silicon wafer having main surface A and main surface B can be manufactured by repeating the same steps.
　バンドソーは、通常、固定砥粒であるので、第１の切断工程と第２の切断工程では、砥粒の番手を異ならせることができる。 Since band saws usually use fixed abrasive grains, the number of abrasive grains can be made different between the first cutting process and the second cutting process.
［その他の態様］
　本発明のシリコンウェーハの製造方法では、第１の切断工程における条件と第２の切断工程における条件を異なるものとすることによって、主表面Ａに対するダメージと主表面Ｂに対するダメージを異ならせればよく、上記の第１の態様及び第２の態様以外の態様でもよい。例えば、第１の切断工程をワイヤーソーを用いて行い、第２の切断工程をバンドソーを用いて行うこともできる。この場合、ワイヤーソーを用いた切断は遊離砥粒で行い、バンドソーを用いた切断は固定砥粒で行うようなことも可能である。 [Other aspects]
In the silicon wafer manufacturing method of the present invention, the damage to the main surface A and the damage to the main surface B may be differentiated by making the conditions in the first cutting step different from the conditions in the second cutting step. Modes other than the above-described first mode and second mode may be used. For example, the first cutting step can be performed using a wire saw, and the second cutting step can be performed using a band saw. In this case, it is also possible to perform cutting using a wire saw with free abrasive grains and cutting using a band saw with fixed abrasive grains.
　以下、本発明の実施例及び比較例を挙げて本発明についてより具体的に説明するが、これは本発明を限定するものではない。 The present invention will be described in more detail below with reference to examples and comparative examples of the present invention, but these are not intended to limit the present invention.
［実施例１～４の共通条件］
　図１、図２（ａ）～（ｄ）に示した第１の態様のように、ワイヤソーを用いてシリコンインゴットの切断を行い、シリコンウェーハを製造した。 [Common conditions for Examples 1 to 4]
Silicon wafers were produced by cutting a silicon ingot using a wire saw as in the first mode shown in FIGS. 1 and 2(a) to (d).
　まず、ワイヤソーにより切断するワークとして、直径約３００ｍｍの円柱状のシリコン単結晶インゴット１０を準備した。このシリコン単結晶インゴット１０をビーム４１に固定した（図２（ａ）参照）。ワイヤソーとしては、線径１２０μｍのものを用いた。 First, a cylindrical silicon single crystal ingot 10 with a diameter of about 300 mm was prepared as a work to be cut with a wire saw. This silicon single crystal ingot 10 was fixed to the beam 41 (see FIG. 2(a)). A wire saw having a wire diameter of 120 μm was used.
　次に、図１のＳ１１、図２（ｂ）に示したように、線径１２０μｍのワイヤソーを用いて、シリコンインゴット１０を切断した（工程Ｓ１１、第１の切断工程）。次に、図１のＳ１２、図２（ｃ）に示したように、線径１２０μｍのワイヤソーを用いて、切断されたシリコンインゴット（ウェーハ列）１１をさらに切断した（工程Ｓ１２、第２の切断工程）。なお、切断時の送り速度は０．２５ｍｍ／ｍｉｎ、張力は２５Ｎとした。ワイヤの走行速度に関しては、遊離砥粒の場合は８００ｍ／ｍｉｎ、固定砥粒の場合は１２００ｍ／ｍｉｎとした。 Next, as shown in S11 of FIG. 1 and FIG. 2B, the silicon ingot 10 was cut using a wire saw with a wire diameter of 120 μm (step S11, first cutting step). Next, as shown in S12 of FIG. 1 and FIG. 2C, a wire saw with a wire diameter of 120 μm was used to further cut the cut silicon ingot (wafer row) 11 (step S12, second cutting process). The feed speed during cutting was 0.25 mm/min, and the tension was 25N. The running speed of the wire was set to 800 m/min for free abrasive grains and 1200 m/min for fixed abrasive grains.
　このようにして、主表面Ａと主表面Ｂを有するシリコンウェーハを製造し、各実施例ごとにサンプルを５枚取り出した。 In this way, silicon wafers having main surface A and main surface B were manufactured, and five samples were taken out from each example.
　各実施例の切断条件は以下の通りである。
（実施例１）
　第１の切断工程は番手＃１０００の固定砥粒ワイヤを用いて、第２の切断工程は番手＃１２００の固定砥粒ワイヤを用いた。
（実施例２）
　第１の切断工程は番手＃１０００の固定砥粒ワイヤを用いて、第２の切断工程は番手＃１５００の固定砥粒ワイヤを用いた。
（実施例３）
　第１の切断工程は番手＃１０００の固定砥粒ワイヤを用いて、第２の切断工程は番手＃２０００の固定砥粒ワイヤを用いた。
（実施例４）
　第１の切断工程は番手＃２０００の遊離砥粒ワイヤを用いて、第２の切断工程は番手＃２０００の固定砥粒ワイヤを用いた。 The cutting conditions for each example are as follows.
(Example 1)
The first cutting step used a #1000 fixed abrasive wire, and the second cutting step used a #1200 fixed abrasive wire.
(Example 2)
The first cutting step used a #1000 fixed abrasive wire, and the second cutting step used a #1500 fixed abrasive wire.
(Example 3)
The first cutting step used a #1000 fixed abrasive wire, and the second cutting step used a #2000 fixed abrasive wire.
(Example 4)
The first cutting step used a #2000 loose abrasive wire, and the second cutting step used a #2000 fixed abrasive wire.
［比較例１］
　基本的には実施例１～４と同様に行ったが、第１の切断工程、第２の切断工程ともに、番手＃１０００のダイヤモンド砥粒の固定砥粒で同じ条件で切断を行った。切断位置は実施例１～４と同様とした。 [Comparative Example 1]
Basically, it was performed in the same manner as in Examples 1 to 4, but in both the first cutting step and the second cutting step, cutting was performed under the same conditions with fixed abrasive grains of #1000 diamond abrasive grains. The cutting position was the same as in Examples 1-4.
［測定結果］
（Ｂｏｗの絶対値）
　実施例、比較例でそれぞれ切断して製造した５枚のシリコンウェーハを静電容量式の変位計であるコベルコ科研製ＳＷＢ－３３０で測定し、得られた直径プロファイルから、Ｂｏｗを求めた。そして、Ｂｏｗの絶対値の５枚の平均値を算出した。 [Measurement result]
(absolute value of Bow)
Five silicon wafers produced by cutting in each of the examples and comparative examples were measured with a capacitive displacement gauge SWB-330 manufactured by Kobelco Research Institute, and the Bow was obtained from the obtained diameter profile. Then, the average value of the absolute value of Bow for the five sheets was calculated.
（ラマン分光法による測定）
・実施例、比較例でそれぞれ切断して製造した５枚のシリコンウェーハについて、ナノフォトン社のラマン分光顕微鏡にて面内３点を測定し、３点×５枚＝１５点のピーク位置の平均値を算出した。 (Measurement by Raman spectroscopy)
- For five silicon wafers cut and manufactured in each of the examples and comparative examples, three points in the plane are measured with a Raman spectroscopic microscope of Nanophoton, and the average of the peak positions of 3 points x 5 sheets = 15 points value was calculated.
　各実施例及び比較例の切断条件及び測定結果を、表１及び図５に示した。 The cutting conditions and measurement results for each example and comparative example are shown in Table 1 and FIG.
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000001
［測定結果］
　実施例１～４では、ピーク差を０．０７ｃｍ－１以上とすることができ、また、Ｂｏｗの絶対値を６μｍ以上とすることができた。これにより、製造したシリコンウェーハに反りを与えることができた。 [Measurement result]
In Examples 1 to 4, the peak difference could be 0.07 cm −1 or more, and the absolute value of Bow could be 6 μm or more. This made it possible to warp the manufactured silicon wafer.
　また、図５からわかるように、上記の実施例及び比較例において、主表面Ａと主表面Ｂのラマンピーク位置の差が０．１ｃｍ－１を超えた場合において｜Ｂｏｗ｜が１０μｍを超える反りを生成することができた。 As can be seen from FIG. 5, in the above examples and comparative examples, | Bow | was able to generate
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiments. The above embodiment is an example, and any device that has substantially the same configuration as the technical idea described in the claims of the present invention and produces similar effects is the present invention. It is included in the technical scope of the invention.

Claims (7)

  1. 　ワイヤソー又はバンドソーによりシリコンインゴットを切断して、主表面Ａと主表面Ｂを有するシリコンウェーハを製造するシリコンウェーハの製造方法であって、
    　前記主表面Ａを作り出す切断を行う第１の切断工程と、
    　前記主表面Ｂを作り出す切断を行う第２の切断工程と
    　を有し、
    　前記第１の切断工程における条件と前記第２の切断工程における条件を異なるものとすることにより、前記主表面Ａに対するダメージと前記主表面Ｂに対するダメージを異ならせることを特徴とするシリコンウェーハの製造方法。     A silicon wafer manufacturing method for manufacturing a silicon wafer having a main surface A and a main surface B by cutting a silicon ingot with a wire saw or a band saw,
    a first cutting step for cutting to create the main surface A;
    a second cutting step for cutting to create the main surface B,
    Manufacture of a silicon wafer characterized in that the damage to the main surface A and the damage to the main surface B are made different by making the conditions in the first cutting step different from the conditions in the second cutting step. Method.
  2. 　前記第１の切断工程と前記第２の切断工程において、それぞれ異なる番手の砥粒を用いて切断を行うことを特徴とする請求項１に記載のシリコンウェーハの製造方法。 2. The method for manufacturing a silicon wafer according to claim 1, wherein in the first cutting step and the second cutting step, abrasive grains of different counts are used for cutting.
  3. 　前記第１の切断工程と前記第２の切断工程のうち、いずれか一方を固定砥粒を用いた切断を行うものとし、もう一方を遊離砥粒を用いた切断を行うものとすることを特徴とする請求項１又は請求項２に記載のシリコンウェーハの製造方法。 One of the first cutting step and the second cutting step is characterized in that cutting is performed using fixed abrasive grains, and the other cutting is performed using free abrasive grains. The method for manufacturing a silicon wafer according to claim 1 or 2, wherein
  4. 　前記ワイヤソーにより前記シリコンインゴットの切断を行い、
    　前記第１の切断工程と、前記第２の切断工程とを、それぞれ１回ずつ行うことを特徴とする請求項１から請求項３のいずれか１項に記載のシリコンウェーハの製造方法。     Cutting the silicon ingot with the wire saw,
    4. The method of manufacturing a silicon wafer according to any one of claims 1 to 3, wherein the first cutting step and the second cutting step are performed once each.
  5. 　前記バンドソーにより前記シリコンインゴットの切断を行い、
    　前記第１の切断工程と、前記第２の切断工程とを、交互に行うことを特徴とする請求項１から請求項３のいずれか１項に記載のシリコンウェーハの製造方法。     Cutting the silicon ingot with the band saw,
    4. The method of manufacturing a silicon wafer according to claim 1, wherein the first cutting step and the second cutting step are alternately performed.
  6. 　前記製造するシリコンウェーハにおけるＢｏｗの絶対値を１０μｍ以上とすることを特徴とする請求項１から請求項５のいずれか１項に記載のシリコンウェーハの製造方法。 The method for manufacturing a silicon wafer according to any one of claims 1 to 5, characterized in that the absolute value of Bow in the manufactured silicon wafer is 10 µm or more.
  7. 　前記製造するシリコンウェーハにおける前記主表面Ａ及び前記主表面Ｂのそれぞれを、光源波長を５３２ｎｍとしたラマン分光法で測定したときのラマン分光スペクトルにおけるシリコンの１次ピーク位置の差が０．１ｃｍ－１以上となるようにすることを特徴とする請求項１から請求項６のいずれか１項に記載のシリコンウェーハの製造方法。 When each of the main surface A and the main surface B in the silicon wafer to be manufactured is measured by Raman spectroscopy with a light source wavelength of 532 nm, the difference between the primary peak positions of silicon in the Raman spectrum is 0.1 cm − 7. The method for manufacturing a silicon wafer according to any one of claims 1 to 6, characterized in that the number is set to be 1 or more.
PCT/JP2022/011671 2021-05-20 2022-03-15 Method for producing silicon wafer WO2022244421A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280034494.8A CN117296133A (en) 2021-05-20 2022-03-15 Method for manufacturing silicon wafer
KR1020237038795A KR20240009938A (en) 2021-05-20 2022-03-15 Manufacturing method of silicon wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021085156A JP2022178384A (en) 2021-05-20 2021-05-20 Silicon wafer manufacturing method
JP2021-085156 2021-05-20

Publications (1)

Publication Number Publication Date
WO2022244421A1 true WO2022244421A1 (en) 2022-11-24

Family

ID=84140520

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/011671 WO2022244421A1 (en) 2021-05-20 2022-03-15 Method for producing silicon wafer

Country Status (4)

Country Link
JP (1) JP2022178384A (en)
KR (1) KR20240009938A (en)
CN (1) CN117296133A (en)
WO (1) WO2022244421A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008035530A1 (en) * 2006-09-22 2008-03-27 Shin-Etsu Handotai Co., Ltd. Cutting method and epitaxial wafer manufacturing method
JP2013032278A (en) * 2008-09-08 2013-02-14 Sumitomo Electric Ind Ltd Method for producing substrate
JP2014195025A (en) * 2013-03-29 2014-10-09 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 Slicing method of semiconductor single crystal ingot
WO2015125366A1 (en) * 2014-02-20 2015-08-27 株式会社Sumco Silicon wafer manufacturing method and silicon wafer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3656317B2 (en) 1996-03-27 2005-06-08 信越半導体株式会社 Work cutting method and apparatus using wire saw
JP5250968B2 (en) 2006-11-30 2013-07-31 株式会社Ｓｕｍｃｏ Epitaxial silicon wafer, method for manufacturing the same, and silicon wafer for epitaxial growth.
JP7035777B2 (en) 2017-06-02 2022-03-15 信越化学工業株式会社 Semiconductor substrates and their manufacturing methods
JP7439415B2 (en) 2019-08-28 2024-02-28 住友金属鉱山株式会社 Piezoelectric substrate, piezoelectric substrate manufacturing method, and composite substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008035530A1 (en) * 2006-09-22 2008-03-27 Shin-Etsu Handotai Co., Ltd. Cutting method and epitaxial wafer manufacturing method
JP2013032278A (en) * 2008-09-08 2013-02-14 Sumitomo Electric Ind Ltd Method for producing substrate
JP2014195025A (en) * 2013-03-29 2014-10-09 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 Slicing method of semiconductor single crystal ingot
WO2015125366A1 (en) * 2014-02-20 2015-08-27 株式会社Sumco Silicon wafer manufacturing method and silicon wafer

Also Published As

Publication number Publication date
CN117296133A (en) 2023-12-26
JP2022178384A (en) 2022-12-02
KR20240009938A (en) 2024-01-23

Similar Documents

Publication Publication Date Title
JP7320130B2 (en) Method for processing silicon carbide wafers with relaxed positive curvature
TWI429523B (en) Method for simultaneously cutting a compound rod of semiconductor material into a multiplicity of wafers
JP5014737B2 (en) Method for manufacturing SiC single crystal substrate
JP7400879B2 (en) Silicon carbide substrate and silicon carbide epitaxial substrate
JP7406914B2 (en) SiC wafer and SiC wafer manufacturing method
CN112513348B (en) SiC wafer and method for producing SiC wafer
JP2016139751A (en) Sapphire substrate polishing method and sapphire substrate obtained
JP2010021394A (en) Method of manufacturing semiconductor wafer
WO2022244421A1 (en) Method for producing silicon wafer
KR102606186B1 (en) SiC SUBSTRATE AND SiC EPITAXIAL WAFER
WO2006109502A1 (en) Method and apparatus for evaluating semiconductor wafer and semiconductor wafer manufacturing method
JP5569167B2 (en) Method for producing group III nitride single crystal substrate
US8844511B2 (en) Method for slicing a multiplicity of wafers from a crystal composed of semiconductor material
JP7268784B1 (en) SiC substrate and SiC epitaxial wafer
JP2005255463A (en) Sapphire substrate and its producing method
JP2006071354A (en) Crystallinity evaluation method of crystal surface layer
JP2014213403A (en) Method for reducing warpage of substrate, method for manufacturing substrate, and sapphire substrate
WO2012147472A1 (en) Compound semiconductor single crystal substrate and method for manufacturing same
JP2009051678A (en) Manufacturing method of sapphire substrate
KR20090066110A (en) Holder unit and apparatus for slicing ingot having the holder unit

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22804340

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE